DE112018006749T5 - Speicherzelle mit floating-gate-struktur mit flacher oberseite - Google Patents

Speicherzelle mit floating-gate-struktur mit flacher oberseite Download PDF

Info

Publication number
DE112018006749T5
DE112018006749T5 DE112018006749.1T DE112018006749T DE112018006749T5 DE 112018006749 T5 DE112018006749 T5 DE 112018006749T5 DE 112018006749 T DE112018006749 T DE 112018006749T DE 112018006749 T5 DE112018006749 T5 DE 112018006749T5
Authority
DE
Germany
Prior art keywords
floating gate
flat top
memory cell
gate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112018006749.1T
Other languages
English (en)
Inventor
James Walls
Mel Hymas
Sonu Daryanani
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microchip Technology Inc
Original Assignee
Microchip Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Microchip Technology Inc filed Critical Microchip Technology Inc
Publication of DE112018006749T5 publication Critical patent/DE112018006749T5/de
Granted legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42328—Gate electrodes for transistors with a floating gate with at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/02—Structural aspects of erasable programmable read-only memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/02—Structural aspects of erasable programmable read-only memories
    • G11C2216/04—Nonvolatile memory cell provided with a separate control gate for erasing the cells, i.e. erase gate, independent of the normal read control gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/02—Structural aspects of erasable programmable read-only memories
    • G11C2216/10—Floating gate memory cells with a single polysilicon layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

Eine Speicherzelle, z. B. eine Flash-Speicherzelle, weist ein Substrat, ein Floating Gate mit flacher Oberseite, das über dem Substrat ausgebildet ist, und einen Oxidbereich mit flacher Oberseite auf, der über dem Floating Gate mit flacher Oberseite ausgebildet ist. Das Floating Gate mit flacher Oberseite kann eine Seitenwand mit einer im Allgemeinen konkaven Form aufweisen, die einen spitzen Winkel an einer oberen Ecke des Floating Gate definiert, wodurch eine Programmier- oder Löscheffizienz der Speicherzelle verbessert werden kann. Das Floating Gate mit flacher Oberseite und der darüber liegende Oxidbereich können ohne thermische Oxidation des Floating Gate ausgebildet werden, die ein herkömmliches „Football-Oxid“ ausbildet. Eine Wortleitung und ein separates Lösch-Gate können über dem Floating Gate und dem Oxidbereich ausgebildet sein. Das Lösch-Gate kann das Floating Gate um eine wesentlich größere Strecke überlappen, als die Wortleitung das Floating Gate überlappt, wodurch die Programmier- und Löschkopplung an das Floating Gate unabhängig voneinander optimiert werden können.

Description

  • VERWANDTE PATENTANMELDUNG
  • Diese Anmeldung beansprucht die Priorität vor der vorläufigen US-Patentanmeldung Nr. 62 / 613,036 , die am 2. Januar 2018 eingereicht wurde und auf die hiermit für alle Zwecke Bezug genommen wird.
  • TECHNISCHES GEBIET DER ERFINDUNG
  • Die vorliegende Offenbarung bezieht sich auf Speicherzellen, z. B. Flash-Speicherzellen, und insbesondere auf eine Speicherzelle mit einer Floating-Gate-Struktur mit flacher Oberseite.
  • HINTERGRUND DER ERFINDUNG
  • Bestimmte Speicherzellen, z. B. Flash-Speicherzellen, beinhalten zumindest ein Floating Gate, das durch ein oder mehrere Programmier- / Lösch-Gates, Wortleitungen oder andere leitende Elemente programmiert und gelöscht wird. Einige Speicherzellen verwenden ein gemeinsames Programmier- / Lösch-Gate, das sich über ein Floating Gate erstreckt, um die Zelle sowohl zu programmieren als auch zu löschen. In einigen Implementierungen wird das Floating Gate durch eine Poly1-Schicht ausgebildet, während das Programmier- / Lösch-Gate durch eine Poly2-Schicht ausgebildet wird, die das darunter liegende Floating Gate aus Poly 1 in lateraler Richtung teilweise überlappt. Für einige Speicherzellen beinhaltet der Herstellungsprozess einen thermischen Floating-Gate-Oxidationsprozess, der ein footballförmiges Oxid über dem Polyl Floating Gate ausbildet, wie nachstehend erörtert wird.
  • 1 veranschaulicht eine Teilquerschnittsansicht einer beispielhaften Speicherzelle 10A, z. B. einer Flash-Speicherzelle, die ein Polyl Floating Gate 14 und einen darüber liegenden football-förmigen Oxidbereich („Football-Oxid“) 16 aufweist, der über einem Substrat 12 ausgebildet ist, und ein Poly2-Gate 18 (z. B. eine Wortleitung, ein Lösch-Gate oder ein gemeinsames Programmier- / Lösch-Gate), das sich teilweise über dem Floating Gate 14 erstreckt. Das Football-Oxid 16 wird über dem Floating Gate 14 durch einen auf das Floating Gate 14 angewandten thermischen Oxidationsprozess ausgebildet, wodurch nach oben weisende Spitzen 15 an den Rändern des Floating Gates 14 definiert werden. Eine oder mehrere dieser FG-Spitzen 15 können eine leitende Kopplung mit benachbarten Programmier- / Lösch-Gates definieren. Beispielsweise kann die in 1 gezeigte FG-Spitze 15 auf der rechten Seite der FG 14 eine leitende Kopplung mit dem benachbarten Poly2-Gate 18 definieren.
  • Nach dem Ausbilden des Floating Gates 14 und des Football-Oxids 16 kann eine Source-Dotierstoff-Implantation durchgeführt werden, die durch die Seitenkante des Floating Gates 14 selbstausgerichtet ist, gefolgt von einem Tempervorgang, der den Source-Dotierstoff derart nach außen diffundiert, dass sich der ergebende Source-Bereich, wie in 1 gezeigt, teilweise unter das Floating Gate 14 erstreckt. Während der Implantation des Source-Dotierstoffs kann jedoch ein Teil des Dotierstoffs durch das Football-Oxid 16 und in das darunter liegende Floating Gate 14 eindringen, was zu einem Mattieren oder zu einem Abstumpfen einer oder mehrerer Floating-Gate-Spitzen 15 führen kann, z. B. nach aufeinanderfolgenden Oxidationsschritten (wobei der im Floating Gate 14 absorbierte Dotierstoff die Oxidation der Floating-Gate-Spitzen 15 fördert). Dieses Mattieren oder Abstumpfen der Floating-Gate-Spitze(n) 15 kann die Effizienz der Lösch- und / oder Programmiervorgänge der Speicherzelle 10A verringern.
  • 2A und 2B veranschaulichen beispielhafte Querschnitte, die zu ausgewählten Zeitpunkten während eines herkömmlichen Herstellungsprozesses für eine herkömmliche Flash-Speicherzelle mit mehreren Floating Gates aufgenommen wurden. Wie in 2A gezeigt, kann eine Polyl-Schicht 30 über einem Siliziumsubstrat abgeschieden werden. Eine Nitridschicht kann dann unter Verwendung bekannter Techniken abgeschieden und strukturiert werden, um eine harte Maske 32 auszubilden. Wie in 2B gezeigt, kann dann ein Floating-Gate-Oxidationsprozess durchgeführt werden, der ein Football-Oxid 16 über durch die Nitridmaske 32 freigelegten Bereichen der Polyl-Schicht 30 ausbildet (wodurch nachfolgend die Floating Gates 14 definiert werden). Anschließend kann die Nitridmaske 32 entfernt werden, gefolgt von einem Plasmaätzen, um Teile der Polyl-Schicht 30 zu entfernen, die von jeweiligem Football-Oxid 16 unbedeckt sind, wodurch die laterale Ausdehnung jedes Floating Gates 14 definiert wird. Dem kann, abhängig von der speziellen Implementierung, eine Source-Implantation und / oder Ausbildung einer Poly2-Schicht folgen (z. B. um eine Wortleitung, ein Lösch-Gate, ein Kopplungs-Gate usw. auszubilden).
  • 3 zeigt ein anderes Beispiel einer gespiegelten Speicherzelle 10B (z. B. eine SuperFlash-Zelle), die zwei voneinander beabstandete Floating Gates 14, eine Wortleitung 20, die über jedem Floating Gate 14 ausgebildet ist, und ein gemeinsames Lösch-Gate oder „Kopplungs-Gate“ 22, das zwischen beiden Floating Gates 14 ausgebildet ist und sich über diese erstreckt (so dass die Programmier- und Löschkopplungen zu jedem jeweiligen Floating Gate 14 entkoppelt sind) und einen Source-Bereich beinhaltet, der unterhalb des gemeinsamen Lösch-Gate ausgebildet ist. In dieser Zelle kann der Source-Bereich ausgebildet werden, bevor die Wortleitungen 20 und das Kopplungs-Gate 22 ausgebildet werden. Während der Source-Implantierung sind die Teile jedes Floating Gates 14, die nicht durch Abdeckmittel maskiert sind, relativ ungeschützt, so dass ein Teil des Source-Dotierstoffs durch jedes Football-Oxid 16 und in jedes darunter liegende Floating Gate 14 eindringen kann, was zu einem Mattieren oder Abstumpfen der über dem Source-Bereich befindlichen Floating-Gate-Spitzen 15 führen kann, wie oben erörtert.
  • ZUSAMMENFASSUNG
  • Ausführungsformen der vorliegenden Offenbarung stellen eine Speicherzelle (z. B. eine Flash-Speicherzelle) und ein Verfahren zum Ausbilden einer Speicherzelle mit zumindest einem Floating Gate mit flacher Oberseite und einer Oxidkappe (die auch eine flache Oberseite aufweisen kann) bereit. In einigen Ausführungsformen kann die Speicherzelle ausgebildet werden, ohne eine thermische Oxidation des Floating Gate durchzuführen, die bei herkömmlichen Verfahren durchgeführt wird, um das konventionelle Football-Oxid über dem Floating Gate zu erzeugen. Das Merkmal des Entfernens des thermischen Oxidationsschritts des Floating Gate und das resultierende Floating Gate mit flacher Oberseite und die resultierende Oxidkappe können verschiedene Vorteile gegenüber herkömmlichen Prozessen und Speicherzellen bieten, wie hierin erörtert wird.
  • Ausführungsformen der vorliegenden Erfindung können einen oder alle der folgenden Vorteile bereitstellen. Erstens wächst in einigen Ausführungsformen die Größe des Floating Gate, wie es durch in FG-Nitrid geätzte Öffnungen definiert ist, nicht. Somit kann das Eindringen von Oxid unter die Ränder von FG-Nitrid während der thermischen Oxidation verringert oder beseitigt werden. Weiterhin kann der Nitrid-Abstandshalter, der üblicherweise zum Schutz der FG-Spitzen während HVII (High Voltage Ion Implant) des Source-Bereichs verwendet wird, in seiner Dicke verringert oder vollständig beseitigt werden. Weiterhin bewegt ein dünnerer (oder weggelassener) Abstandshalter das HVII näher an die FG-Kante und kann somit die Verwendung einer niedrigeren HVII-Implantationsenergie ermöglichen.
  • Zusätzlich können Ausführungsformen eine Verbesserung der Programmier- / Löscheffizienz bereitstellen, die die Verwendung niedrigerer Betriebsspannungen (z. B. Mittelspannungs-(MV-) Vorrichtungen anstelle von Hochspannung (HV)) ermöglichen kann. Der Wegfall von HV-Geräten kann den Prozessablauf vereinfachen (Kosten senken) und ein weiteres Schrumpfen der Zellen ermöglichen. Weiterhin können offenbarte Verfahren eine verbesserte Kontrolle der Zelle in der Photolithographie bereitstellen. Die Zelle kann eine starke Empfindlichkeit für die Überlappung von Poly2 zu Polyl aufweisen, was sie zu einem wichtigen Kontrollparameter in der Fabrikation macht. Das Vorgeschlagene kann die Kritikalität dieser Ausrichtung verringern, da die Kopplung von Poly2 an Poly 1 allein durch die Seitenwand eingestellt werden kann. Die obere Oberfläche des Poly2 kann mit der dicken Oxidschicht von dem Floating Gate Polyl beabstandet sein, z. B. wie in 4 gezeigt, die unten erörtert wird.
  • Einige Ausführungsformen ermöglichen das Variieren der Dicke oder Dotierung des Polyl unabhängig von der Speicherzelle, z. B. wie durch Anforderungen für einen Poly2-Poly1-Kondensator definiert. Im Gegensatz dazu setzt der herkömmliche Ansatz eine enge Grenze dieser Polyl-Floating-Gate-Parameter, die typischerweise so eingestellt werden, dass eine bestimmte Form der über dem Floating Gate erzeugten Football-Oxidation erreicht wird, um eine scharfe Polyl-Spitze für die Löscheffizienz zu erzeugen.
  • Eine Ausführungsform stellt ein Verfahren zum Ausbilden einer Speicherzelle bereit, einschließlich des Ausbildens einer Polyschicht über einem Substrat; Ausbilden einer bemusterten Maske, die einen ersten Teil der Polyschicht bedeckt und einen flachen zweiten Teil der Polyschicht mit einer flachen Oberseite unbedeckt lässt; Abscheiden einer Oxidschicht über dem unbedeckten flachen zweiten Teil der Polyschicht; Entfernen von Teilen der Polyschicht, um ein Floating Gate mit flacher Oberseite zu definieren, das den zweiten Teil der Polyschicht beinhaltet; Abscheiden einer Abstandsschicht über dem Floating Gate mit flacher Oberseite und der Oxidschicht; und Durchführen einer Source-Implantation in dem Substrat neben dem Floating Gate mit flacher Oberseite, wobei die Abstandsschicht das darunter liegende Floating Gate mit flacher Oberseite vom Source-Implantat abschirmt.
  • Das Verfahren kann durchgeführt werden, ohne eine thermische Oxidation des Floating Gate durchzuführen, die in herkömmlichen Verfahren durchgeführt wird, um das übliche „Football-“ Oxid über dem Floating Gate zu erzeugen.
  • In einigen Ausführungsformen wird die Oxidschicht unter Verwendung einer HDP- (High-Density-Plasma-) Oxidabscheidung über dem unbedeckten zweiten Teil der Polyschicht mit flacher Oberseite abgeschieden.
  • In einigen Ausführungsformen weist die Oxidschicht eine flache Bodenfläche in Kontakt mit der flachen Oberseite des Floating Gate und eine flache Oberseite auf. Eine chemischmechanische Planarisierung (CMP) kann durchgeführt werden, um die flache obere Oberfläche der Oxidschicht zu definieren.
  • In einigen Ausführungsformen weist das Floating Gate zumindest eine Seitenwand mit einer im Allgemeinen konkaven Form auf. Die im Allgemeinen konkave Form der Seitenwand des Floating Gates kann einen spitzen Winkel an einer oberen Ecke des Floating Gates definieren, was die Programmier- oder Löscheffizienz der Speicherzelle verbessert.
  • In einigen Ausführungsformen weist die strukturierte Maske Nitrid auf. Weiterhin weist die Abstandsschicht in einigen Ausführungsformen eine Nitridschicht mit einer Dicke von weniger als 300 Ä, z. B. im Bereich von 150 bis 250 Ä auf.
  • Das Verfahren kann weiterhin das Ausbilden einer Wortleitung und eines separaten Lösch-Gates über dem Floating Gate aufweisen. In einigen Ausführungsformen überlappt die Wortleitung das Floating Gate um eine erste Strecke und das Lösch-Gate überlappt das Floating Gate um eine zweite Strecke, die wesentlich größer ist als die erste Strecke. Zum Beispiel kann die zweite Strecke zumindest 1,5-mal, zumindest 2-mal, zumindest 3-mal, zumindest 4-mal, zumindest 5-mal, zumindest 6-mal, zumindest 7-mal, zumindest 8-mal, zumindest 9-mal oder zumindest 10-mal so groß sein wie die erste Strecke.
  • In einigen Ausführungsformen umfasst die Speicherzelle eine Flash-Speicherzelle, z. B. eine SuperFlash-Speicherzelle.
  • Andere Ausführungsformen stellen eine Speicherzelle bereit, die durch das oben offenbarte Verfahren ausgebildet wird, z. B. ein Verfahren, das das Ausbilden einer Polyschicht über einem Substrat aufweist; Ausbilden einer bemusterten Maske, die einen ersten Teil der Polyschicht bedeckt und einen flachen zweiten Teil der Polyschicht mit einer flachen Oberseite unbedeckt lässt; Abscheiden einer Oxidschicht über dem unbedeckten flachen zweiten Teil der Polyschicht; Entfernen von Teilen der Polyschicht, um ein Floating Gate mit flacher Oberseite zu definieren, das den zweiten Teil der Polyschicht beinhaltet; Abscheiden einer Abstandsschicht über dem Floating Gate mit flacher Oberseite und der Oxidschicht; und Durchführen einer Source-Implantation in dem Substrat neben dem Floating Gate mit flacher Oberseite, wobei die Abstandsschicht das darunter liegende Floating Gate mit flacher Oberseite vom Source-Implantat abschirmt.
  • Somit stellen Ausführungsformen der vorliegenden Erfindung eine Speicherzelle bereit, z. B. eine Flash-Speicherzelle, die ausgebildet wird, ohne eine thermische Oxidation des Floating Gate durchzuführen, die in herkömmlichen Techniken durchgeführt wird, um das herkömmliche „Football-Oxid“ über dem Floating Gate zu erzeugen.
  • Andere Ausführungsformen stellen eine Speicherzelle bereit, z. B. eine Flash-Speicherzelle, die ein Substrat, ein über dem Substrat ausgebildetes Floating Gate mit flacher Oberseite und eine flache Oberseite aufweist, eine über dem Floating Gate mit flacher Oberseite gebildete Oxidschicht und einen dotierten Source-Bereich in dem Substrat neben dem Floating Gate und teilweise unter dem Floating Gate beinhaltet. Die Speicherzelle kann eine Wortleitung und ein separates Lösch-Gate enthalten, das über dem Floating Gate ausgebildet ist, wobei die Wortleitung das Floating Gate um eine erste Strecke überlappt und das Lösch-Gate das Floating Gate um eine zweite Strecke überlappt, die wesentlich größer ist als die erste Strecke.
  • Figurenliste
  • Beispielhafte Gesichtspunkte der vorliegenden Offenbarung werden nachstehend in Verbindung mit den Figuren beschrieben, in denen:
    • 1 eine Teilquerschnittsansicht einer beispielhaften herkömmlichen Speicherzelle veranschaulicht, die ein schwimmendes Polyl-Gate, ein über dem Floating Gate gebildetes „Football-Oxid“ und ein gemeinsames Poly2-Programmier- / Lösch-Gate beinhaltet, das sich teilweise über das Floating Gate erstreckt.
    • 2A und 2B beispielhafte Querschnitte veranschaulichen, die zu ausgewählten Zeiten während eines herkömmlichen Verfahrens zum Ausbilden von Floating Gates mit einem herkömmlichen „Football-Oxid“ über jedem Floating Gate aufgenommen wurden.
    • 3 eine beispielhafte gespiegelte Speicherzelle (z. B. eine SuperFlash-Zelle) veranschaulicht, die zwei Floating Gates, eine über jedem Floating Gate ausgebildete Wortleitung und ein über beiden Floating Gates ausgebildetes gemeinsames Lösch-Gate beinhaltet, wobei das Floating Gate unter das gemeinsame Lösch-Gate hineinragen und durch herkömmliche Verarbeitungsschritte mattiert oder abgestumpft werden kann.
    • 4 einen Querschnitt einer beispielhaften Speicherzellenstruktur mit einem Floating Gate mit einem darüber liegenden flachen Oxidbereich mit einem „Football-Oxid“ und einer zusätzlichen Oxidablagerung gemäß einer Ausführungsform der vorliegenden Erfindung veranschaulicht.
    • 5 ein beispielhaftes Verfahren zum Ausbilden der in 4 gezeigten beispielhaften Speicherzellenstruktur gemäß einer Ausführungsform veranschaulicht.
    • 6 einen Querschnitt einer beispielhaften Speicherzellenstruktur veranschaulicht, die ein Floating Gate mit flacher Oberseite mit einem darüber liegenden Oxidbereich mit flacher Oberseite gemäß einer Ausführungsform der vorliegenden Erfindung beinhaltet.
    • 7 einen beispielhaften Prozess zum Ausbilden der in 6 gezeigten beispielhaften Speicherzellenstruktur gemäß einer Ausführungsform veranschaulicht.
    • 8 einen anderen beispielhaften Prozess zum Ausbilden der in 6 gezeigten beispielhaften Speicherzellenstruktur gemäß einer Ausführungsform veranschaulicht.
    • 9 einen Querschnitt einer beispielhaften Speicherzelle veranschaulicht, die ein Floating Gate mit flacher Oberseite, eine Oxidkappe mit flacher Oberseite über dem Floating Gate mit flacher Oberseite und ein über dem Floating Gate ausgebildetes Wortleitungs- und Lösch-Gate gemäß einer Ausführungsform aufweist.
  • DETAILLIERTE BESCHREIBUNG
  • Ausführungsformen der vorliegenden Offenbarung stellen eine Speicherzelle (z. B. eine Flash-Speicherzelle) und ein Verfahren zum Ausbilden einer Speicherzelle mit zumindest einem Floating Gate mit flacher Oberseite und einer Oxidkappe (die auch eine flache Oberseite aufweisen kann) bereit. Die Speicherzelle kann ausgebildet werden, ohne eine thermische Oxidation des Floating Gate durchzuführen, die in herkömmlichen Techniken durchgeführt wird, um das herkömmliche „Fußball“-Oxid über dem Floating Gate zu erzeugen. Das Merkmal des Entfernens der thermischen Oxidation des Floating-Gates und der resultierenden Floating-Gate- und Oxidkappe mit flacher Oberseite kann verschiedene Vorteile gegenüber herkömmlichen Prozessen und Speicherzellen bieten, wie hierin diskutiert.
  • Die offenbarten Konzepte können auf alle geeigneten Arten von Speicherzellen angewendet werden, z. B. Flash-Speicherzellen. Beispielsweise können die offenbarten Konzepte auf bestimmte SuperFlash-Speicherzellen angewendet werden, die von Microchip Technology Inc. hergestellt werden und Hauptsitz in 2355 W. Chandler Blvd., Chandler, Arizona 85224 aufweist, oder auf modifizierte Versionen solcher Speicherzellen.
  • 4 zeigt einen Querschnitt einer beispielhaften Speicherzellenstruktur 100, die gemäß einer Ausführungsform der vorliegenden Erfindung ausgebildet wurde. Die Speicherzellenstruktur 100 weist ein Floating Gate 104 auf, das über einem Substrat 102 ausgebildet ist, und einen Oxidbereich mit flacher Oberseite oder eine „Oxidkappe“ 106, die über dem Floating Gate 104 ausgebildet ist, und eine Abstandsschicht 108 (z. B. eine Nitridschicht), die über dem Floating Gate 104 / der Oxid 106 Struktur ausgebildet ist. Der Oxidbereich 106 mit flacher Oberseite kann ausgebildet werden, indem ein „Football-Oxid“ über einer Floating-Gate-Struktur ausgebildet und anschließend ein Oxid abgeschieden und verarbeitet wird, um einen Oxidbereich 106 mit flacher Oberseite zu definieren. Die in 4 gezeigte beispielhafte Struktur kann in jeder geeigneten Speicherzelle, z. B. SuperFlash oder anderen Flash-Speicherzellen mit einem oder mehreren Floating Gates 104 angewendet oder eingebaut werden.
  • 5 zeigt ein beispielhaftes Verfahren 150 zum Ausbilden der in 4 gezeigten beispielhaften Speicherzellenstruktur 100. Bei 152 wird eine Gate-Oxidation durchgeführt oder tritt auf einer oberen Oberfläche des Substrats 102 auf. Bei 154 wird eine Polyl-Schicht über dem Substrat 102 abgeschieden. Bei 156 wird eine Nitridschicht über der Polyl-Schicht 102 abgeschieden. Bei 158 wird eine Floating-Gate-Struktur aus der Polyl-Schicht ausgebildet, z. B. durch einen FG-Lithographie- und Nitrid-Ätzprozess. Bei 160 wird eine FG-Polyoxidation durchgeführt, die über der Floating-Gate-Struktur ein fußballförmiges Oxid ausbildet und die konkave Oberseite der Floating-Gate-Struktur definieren kann. Bei 162 kann eine HDP-Oxidabscheidung über dem football-förmigen Oxid durchgeführt werden. Bei 164 kann ein CMP an dem HDP-Oxid durchgeführt werden, um den in 4 gezeigten Oxidbereich 106 mit flacher Oberseite zu definieren. Bei 166 kann ein Floating-Gate-Nitridentfernungsprozess durchgeführt werden. Bei 168 kann ein Polyl-Ätzen durchgeführt werden, um die in 4 gezeigte Form des Floating Gates 104 zu definieren, indem die Teile von Polyl auf der lateralen Seite des dargestellten Floating Gates 104 entfernt werden. Bei 170 kann eine Abstandsschicht 108 über der Struktur abgeschieden werden. Beispielsweise kann die Abstandsschicht 108 eine Nitridschicht mit einer Dicke im Bereich von 200 Å bis 600 Å oder im Bereich von 300 Å bis 500 Å , z. B. einer Dicke von etwa 400 Ä, aufweisen. Die Abstandsschicht 108 kann zum Ausrichten eines Source-Implantats, z. B. eines HVII- (High Voltage Ion Implant) Source-Implantats, verwendet werden, um einen Source-Bereich im Substrat 102 auszubilden. Die Abstandsschicht 8 kann eine Opferschicht sein, die nach der Source-Implantation zur anschließenden Verarbeitung der Zelle entfernt wird, z. B. Aufwachsen einer Tunneloxidschicht und Abscheiden und Ätzen einer Poly2-Schicht, um eine Wortleitung, ein Lösch-Gate und / oder andere Programmier- oder Löschknoten auszubilden.
  • 6 veranschaulicht einen Teil einer anderen beispielhaften Speicherzellenstruktur 200 mit einem Floating Gate mit flacher Oberseite 204 und einer Oxidkappe mit flacher Oberseite oder einem „Pfosten“-Bereich 206, der gemäß einer Ausführungsform der vorliegenden Offenbarung über dem Floating Gate mit flacher Oberseite 204 ausgebildet ist. Das Floating Gate mit flacher Oberseite 204 und die darüber liegende Oxidkappe mit flacher Oberseite 206 können auf jede geeignete Weise ausgebildet werden, beispielsweise unter Verwendung der in den nachstehend diskutierten in 7 oder 8 gezeigten Verfahren.
  • Wie in 6 gezeigt, kann der Prozess des Ausbildens der Speicherzellenstruktur 200 (z. B. unter Verwendung des Verfahrens von 7 oder 8) konkave Floating Gate-Seitenwände 205 ausbilden, die spitze (<90 Grad) oder wiedereintretende obere Ecken oder „Spitzen“ 207 des Floating Gate 204 definieren können, die die Lösch- und / oder Programmiereffizienz der Speicherzelle erhöhen können. Die Seitenwände 205 des Floating Gate können aufgrund von Spannungskräften, Fluidstrom des Oxids während seines Wachstums und / oder des Oxidationsprozesses selbst konkav werden.
  • Zusätzlich kann die durch diesen Prozess erzeugte Oxidkappe 206 von der Seitenwandoxidschicht 211 nach innen versetzt sein, um eine Stufe in dem Oxidbereich 206 nahe den oberen Ecken 207 des Floating Gates 204 zu definieren. Als Ergebnis dieser Stufe kann der über dem Oxid 206 abgeschiedene Nitrid-Abstandshalter 208 sich vertikal ausdehnende Bereiche 209 definieren, die über den oberen Ecken des Floating Gates ausgerichtet sind und als Abschirmungen wirken, die vor einem Eindringen eines Source-Implantat-Dotierstoffs in das Floating Gate Poly 204 schützen, um dadurch die Schärfe der Floating Gate Spitzen 207 aufrechtzuerhalten.
  • 7 veranschaulicht ein beispielhaftes Verfahren 250 zum Ausbilden der in 6 gezeigten beispielhaften Speicherzellenstruktur 200 gemäß einer beispielhaften Ausführungsform. Bei 252 wird eine Gate-Oxidation durchgeführt oder tritt auf einer oberen Oberfläche des Substrats 202 auf. Bei 254 wird eine Poly I-Schicht über dem Substrat 202 abgeschieden. Bei 256 wird eine Nitridschicht über der Polyl-Schicht 202 abgeschieden. Bei 258 wird eine Floating-Gate-Struktur mit flacher Oberseite aus der Polyl-Schicht ausgebildet, z. B. durch einen FG-Lithographie- und Nitridätzprozess. Bei 260 kann eine HDP-Oxidabscheidung direkt an der Floating-Gate-Struktur mit flacher Oberseite durchgeführt werden. Im Gegensatz zum beispielhaften Verfahren 150 (5) zur Ausbildung der in 4 gezeigten Zellenstruktur 100 kann in dieser Ausführungsform der FG-Poly-Oxidationsschritt zur Bildung eines football-förmigen Oxids über der Floating-Gate-Struktur (Schritt 160 des oben diskutierten Verfahrens 150) weggelassen werden. Bei 262 kann ein CMP an dem HDP-Oxid durchgeführt werden, um den in 4 gezeigten Oxidbereich 206 mit flacher Oberseite zu definieren. Bei 264 kann ein Nitridentfernungsprozess am Floating Gate durchgeführt werden. Bei 266 kann ein Polyl-Ätzen durchgeführt werden, um die in 4 gezeigte Form des Floating Gate 204 zu definieren, indem die Anteile von Polyl auf der lateralen Seite des veranschaulichten Floating Gate 204 entfernt werden.
  • Bei 268 kann eine Abstandsschicht 208 über die Struktur abgeschieden werden. Aufgrund des verringerten Oxidrückzugs kann die erforderliche oder optimale Dicke der Abstandsschicht 208 im Vergleich zu der Abstandsschicht 108, die bei der Ausbildung der in oben diskutierter 4 gezeigten Speicherzellenstruktur 100 verwendet wird, verringert sein. Beispielsweise kann die Abstandsschicht 208 eine Nitridschicht mit einer Dicke im Bereich von 100 Å bis 400 Ä oder im Bereich von 150 Å bis 300 Ä, z. B. mit einer Dicke von etwa 200 Ä, aufweisen. Bei 270 kann ein HVII- (High Voltage Ion Implant) Source-Implantation durchgeführt werden, um einen Source-Implantatbereich in dem Substrat 202 auszubilden, der mit der Abstandsschicht 208 selbstausgerichtet sein kann. Beispielsweise kann das Source-Implantat selbst ausgerichtet werden durch eine durch die Abstandsschicht 208 definierte äußere Seitenkante, z. B. die in 6 gezeigte Seitenkante 220A oder 220B, abhängig von den relevanten Abmessungen der verschiedenen Bereiche der Abstandsschicht 208 und / oder der Intensität / Leistung der HVII-Source-Implantation. Die Abstandsschicht 208 kann zum Ausrichten eines Source-Implantats, z. B. eines HVII- (High Voltage Ion Implant) Source-Implantats, verwendet werden, um einen Source-Bereich in dem Substrat 202 auszubilden. Zusätzlich kann, wie oben erörtert, die Abstandsschicht 208 sich vertikal erstreckende Bereiche 209 enthalten, die über den oberen Ecken des Floating Gate ausgerichtet sind, die als Abschirmungen dienen, die vor dem Eindringen des Source-Implantat-Dotierstoffs in das Floating Gate Poly 204 schützen, um dadurch die Schärfe der Floating Gate-Spitzen 207 aufrechtzuerhalten. Die Abstandsschicht 208 kann eine Opferschicht sein, die nach der HVII-Source-Implantation zur anschließenden Verarbeitung der Zelle entfernt wird, z. B. zum Aufwachsen einer Tunneloxidschicht und zum Abscheiden und Ätzen einer Poly2-Schicht, um eine Wortleitung, ein Lösch-Gate und / oder andere Programmier- oder Löschknoten auszubilden.
  • 8 zeigt ein anderes beispielhaftes Verfahren 300 zum Ausbilden der in 6 gezeigten beispielhaften Speicherzellenstruktur 200 gemäß einer beispielhaften Ausführungsform. Bei 302 wird eine Gate-Clean-Oxidation an einer oberen Oberfläche des Substrats 202 durchgeführt. Bei 304 wird eine FG-Poly (Polyl) -Schicht über dem Substrat 202 abgeschieden. Bei 306 wird eine FG-Polyimplantation durchgeführt. Bei 308 wird eine Reinigung und Abscheidung von FG-Nitrid durchgeführt. Bei 310 wird ein FG-Fotolack ausgebildet. Bei 312 wird ein FG-Nitridätzen durchgeführt. Bei 314 wird ein Zell-Vt-(Spannungsschwellen) Implantation durchgeführt. Bei 316 wird ein Abdeckstreifen ausgebildet. Bei 318 wird eine Nassreinigung durchgeführt. Bei 320 wird eine FG-Poly-Oxidreinigung durchgeführt.
  • Bei 322 wird eine HDP-Oxidabscheidung über der Floating-Gate-Struktur mit einer ausgewählten Oxiddicke durchgeführt, z. B. im Bereich von 1000 Å bis 2500 Ä oder im Bereich von 1300 Å bis 2000 Ä oder im Bereich von 1500 Å bis 1800 Å , zum Beispiel bei einer Dicke von ungefähr 1650 Ä . Bei 324 wird ein FG-Oxid-CMP durchgeführt, z. B. bis zu einer Tiefe, die ungefähr 1200 Ä der Nitridschicht hinterlässt. Bei 326 kann eine FG-Nitridentfernung durchgeführt werden, z. B. ein Plasmaätzen, um die 1200 Ä Nitriddicke zu entfernen. Bei 328 kann ein FG-Nachfüllimplantation durchgeführt werden. Bei 330 wird eine Nassreinigung durchgeführt. Bei 332 wird ein POP-Photoresist (Poly-Oxid-Poly) ausgebildet. Bei 334 wird ein FG / POP-Ätz- und In-situ-Ascheprozess durchgeführt. Bei 336 wird ein Abdeckstreifen ausgebildet. Bei 338 wird ein FG-Nitrid-Abstandshalter über der Struktur abgeschieden. Bei 340 wird ein HVII- (High Voltage Ion Implant) Fotolack ausgebildet.
  • Bei 342 wird eine HVII-Source-Implantation durchgeführt. Wie oben diskutiert, kann der FG-Nitrid-Abstandshalter sich vertikal erstreckende Bereiche 209 beinhalten, die über den oberen Ecken des Floating Gate ausgerichtet sind und als Abschirmungen wirken, die vor dem Eindringen des HVII-Dotierstoffs in das FG-Poly schützen, um dadurch die Schärfe der Floating-Gate-Spitzen zu erhalten. Bei 344 wird ein Abdeckstreifen ausgebildet. Bei 346 wird der FG-Nitrid-Abstandshalter zur anschließenden Verarbeitung der Zelle entfernt. Zum Beispiel kann durch Aufwachsen eine Tunneloxidschicht über der Struktur ausgebildet werden, gefolgt vom Abscheiden und Ätzen einer Poly2-Schicht, um eine Wortleitung, ein Lösch-Gate und / oder andere Programmier- oder Löschknoten auszubilden.
  • 9 veranschaulicht einen Teil einer Speicherzelle 300 mit der in 6 gezeigten Speicherzellenstruktur 200 und einer Wortleitung 310, die sich über eine erste Seite des Floating Gate 204 erstreckt, und einem Lösch-Gate 312, das sich teilweise über eine zweite Seite des Floating Gate 204 erstreckt. Die Wortleitung 310 und das Lösch-Gate 312 können auf jede geeignete Weise ausgebildet werden, z. B. durch Aufwachsen eines Tunneloxids 314 über der Struktur und Abscheiden und Ätzen einer Poly2-Schicht, um die Wortleitung 310 und das Lösch-Gate 312 zu definieren.
  • Wie gezeigt, kann das Lösch-Gate 312 das Floating Gate 204 („EG / FG-Überlappung“) um eine wesentlich größere Strecke überlappen, als die Wortleitung 310 das Floating Gate 204 überlappt („WL / FG-Überlappung“). Beispielsweise kann die EG / FG-Überlappung zumindest 1,5-mal, zumindest 2-mal, zumindest 3-mal, zumindest 4-mal, zumindest 5-mal, zumindest 6-mal, zumindest 7-mal, zumindest 8-mal, zumindest 9-mal oder zumindest 10-mal so groß sein wie die WL / FG-Überlappung. Diese asymmetrische Programmier- / Lösch-FG-Überlappung über dem Floating-Gate 204 mit flacher Oberseite kann bestimmte Vorteile bereitstellen. Beispielsweise kann zusätzlich zur Verringerung der WL / FG-Überlappung eine Verringerung der Höhe / Dicke (TFG) und / oder der Dotierung des Floating Gate 204 die unerwünschte Seitenwandkopplung zwischen der Wortleitung (Poly2) 310 und dem Floating Gate (Polyl) 204 verringern. Als weiteres Beispiel kann zusätzlich zur Erhöhung der EG / FG-Überlappung eine Verringerung der Höhe / Dicke der Oxidkappe (Toc) die Kopplung zwischen dem Lösch-Gate (Poly2) 312 und dem Floating-Gate (Polyl) 304 erhöhen. Die FG-Zelle 300 mit flacher Oberseite kann daher eine unabhängige Steuerung der Polyl-Dicke (TFG) und / oder der Dotierung und der Oxidkappen-Dicke Toc ermöglichen. Zusätzlich dazu ermöglichen die offenbarten Verfahren eine unabhängige Optimierung der Programmier- und Löscheffizienz in den Speicherzellen.
  • Die vorliegende Erfindung wurde in Bezug auf eine oder mehrere bevorzugte Ausführungsformen beschrieben, und es sollte anerkannt werden, dass viele Äquivalente, Alternativen, Variationen und Modifikationen, abgesehen von den ausdrücklich angegebenen (z. B. Herstellungsverfahren, Product-by-Process usw.) möglich sind und im Schutzumfang der Erfindung liegen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 62/613036 [0001]

Claims (22)

  1. Verfahren zum Ausbilden einer Speicherzelle, wobei das Verfahren aufweist: Ausbilden einer Polyschicht über einem Substrat; Ausbilden einer bemusterten Maske, die einen ersten Teil der Polyschicht bedeckt und einen zweiten Teil mit flacher Oberseite der Polyschicht unbedeckt lässt, der eine flache obere Oberfläche aufweist; Abscheiden einer Oxidschicht über dem unbedeckten zweiten Teil mit flacher Oberseite der Polyschicht; Entfernen von Teilen der Polyschicht, um ein Floating Gate mit flacher Oberseite zu definieren, das den zweiten Teil der Polyschicht beinhaltet; Abscheiden einer Abstandsschicht über dem Floating Gate mit flacher Oberseite und der Oxidschicht; und Durchführen einer Source-Implantation in dem Substrat neben dem Floating Gate mit flacher Oberseite, wobei die Abstandsschicht das darunter liegende Floating Gate mit flacher Oberseite von dem Source-Implantat abschirmt.
  2. Verfahren nach Anspruch 1, wobei das Verfahren ohne thermische Oxidation des Floating Gate durchgeführt wird.
  3. Verfahren nach einem der Ansprüche 1 bis 2, wobei die Oxidschicht eine flache Bodenfläche in Kontakt mit der flachen Oberseite des Floating Gate und eine flache Oberseite aufweist.
  4. Verfahren nach einem der Ansprüche 1 bis 3, welches das Durchführen einer chemisch-mechanischen Planarisierung (CMP) zum Definieren der flachen oberen Oberfläche der Oxidschicht aufweist.
  5. Verfahren nach einem der Ansprüche 1 bis 4, wobei das Floating Gate zumindest eine Seitenwand aufweist, die eine im Allgemeinen konkave Form aufweist.
  6. Verfahren nach Anspruch 5, wobei die im Allgemeinen konkave Form der Seitenwand des Floating Gate einen spitzen Winkel an einer oberen Ecke des Floating Gate definiert, wodurch eine Programmier- oder Löscheffizienz der Speicherzelle verbessert wird.
  7. Verfahren nach einem der Ansprüche 1 bis 6, wobei die Abstandsschicht eine Nitridschicht mit einer Dicke von weniger als 300 Ä aufweist.
  8. Verfahren nach einem der Ansprüche 1 bis 7, das weiterhin das Ausbilden einer Wortleitung und eines separaten Lösch-Gates über dem Floating Gate aufweist.
  9. Verfahren nach Anspruch 8, wobei die Wortleitung das Floating Gate um eine Wortleitungsüberlappungsstrecke überlappt und das Lösch-Gate das Floating Gate um eine zweite Lösch-Gate-Überlappungsstrecke überlappt, die wesentlich größer ist als die Wortleitungsüberlappungsstrecke.
  10. Verfahren nach Anspruch 9, wobei die Überlappungsstrecke des Lösch-Gates zumindest dreimal so groß ist wie die Überlappungsstrecke der Wortleitung.
  11. Verfahren nach einem der Ansprüche 1 bis 10, wobei die Speicherzelle eine Flash-Speicherzelle aufweist.
  12. Speicherzelle, ausgebildet durch ein Verfahren, das aufweist: Ausbilden einer Polyschicht über einem Substrat; Ausbilden einer bemusterten Maske, die einen ersten Teil der Polyschicht bedeckt und einen zweiten Teil mit flacher Oberseite der Polyschicht unbedeckt lässt, die eine flache obere Oberfläche aufweist; Abscheiden einer Oxidschicht über dem unbedeckten zweiten Teil mit flacher Oberseite der Polyschicht; Entfernen von Teilen der Polyschicht, um ein Floating Gate mit flacher Oberseite zu definieren, das den zweiten Teil der Polyschicht beinhaltet; Abscheiden einer Abstandsschicht über dem Floating Gate mit flacher Oberseite und der Oxidschicht; und Durchführen einer Source-Implantation in dem Substrat neben dem Floating Gate mit flacher Oberseite, wobei die Abstandsschicht das darunter liegende Floating Gate mit flacher Oberseite von dem Source-Implantat abschirmt.
  13. Speicherzelle nach Anspruch 12, wobei die Speicherzelle ausgebildet wird, ohne eine thermische Oxidation des Floating Gate durchzuführen.
  14. Speicherzelle nach einem der Ansprüche 12 bis 13, wobei die im Allgemeinen konkave Form der Seitenwand des Floating Gate einen spitzen Winkel an einer oberen Ecke des Floating Gate definiert, wodurch eine Programmier- oder Löscheffizienz der Speicherzelle verbessert wird.
  15. Speicherzelle nach einem der Ansprüche 12 bis 14, wobei der Prozess des Ausbildens der Speicherzelle weiterhin das Ausbilden einer Wortleitung und eines separaten Lösch-Gates über dem Floating Gate aufweist.
  16. Flash-Speicherzelle, die aufweist: ein Substrat; ein Floating Gate mit flacher Oberseite, das über dem Substrat ausgebildet ist und eine flache obere Oberfläche aufweist; eine Oxidschicht, die über dem Floating Gate mit flacher Oberseite ausgebildet ist; einen dotierten Source-Bereich in dem Substrat neben dem Floating Gate, der sich teilweise unter das Floating Gate erstreckt.
  17. Flash-Speicherzelle nach Anspruch 16, wobei die Oxidschicht eine flache Oberseite aufweist.
  18. Flash-Speicherzelle nach einem der Ansprüche 16 bis 17, wobei die im Allgemeinen konkave Form der Seitenwand des Floating Gates einen spitzen Winkel an einer oberen Ecke des Floating Gates definiert.
  19. Flash-Speicherzelle nach einem der Ansprüche 16 bis 18, die weiterhin eine Wortleitung und ein separates Lösch-Gate aufweist, die über dem Floating Gate ausgebildet sind.
  20. Flash-Speicherzelle nach Anspruch 19, wobei die Wortleitung das Floating Gate um eine erste Strecke überlappt und das Lösch-Gate das Floating Gate um eine zweite Strecke überlappt, die wesentlich größer ist als die erste Strecke.
  21. Speicherzelle, ausgebildet durch eines der Verfahren nach Anspruch 1 bis 11.
  22. Halbleitervorrichtung, die ein der Speicherzellen nach Anspruch 12 bis 21 aufweist.
DE112018006749.1T 2018-01-02 2018-12-19 Speicherzelle mit floating-gate-struktur mit flacher oberseite Granted DE112018006749T5 (de)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201862613036P 2018-01-02 2018-01-02
US62/613,036 2018-01-02
US15/921,858 2018-03-15
US15/921,858 US10700077B2 (en) 2018-01-02 2018-03-15 Memory cell with a flat-topped floating gate structure
PCT/US2018/066373 WO2019135906A1 (en) 2018-01-02 2018-12-19 Memory cell with a flat-topped floating gate structure

Publications (1)

Publication Number Publication Date
DE112018006749T5 true DE112018006749T5 (de) 2020-09-17

Family

ID=67059856

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112018006749.1T Granted DE112018006749T5 (de) 2018-01-02 2018-12-19 Speicherzelle mit floating-gate-struktur mit flacher oberseite

Country Status (5)

Country Link
US (1) US10700077B2 (de)
CN (1) CN111542927B (de)
DE (1) DE112018006749T5 (de)
TW (1) TW201931574A (de)
WO (1) WO2019135906A1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107305892B (zh) * 2016-04-20 2020-10-02 硅存储技术公司 使用两个多晶硅沉积步骤来形成三栅极非易失性闪存单元对的方法
US10424589B2 (en) 2018-02-13 2019-09-24 Microchip Technology Incorporated Floating gate spacer for controlling a source region formation in a memory cell
US11018147B1 (en) * 2020-02-04 2021-05-25 Silicon Storage Technology, Inc. Method of forming split gate memory cells with thinned tunnel oxide
US11488970B2 (en) * 2020-07-09 2022-11-01 Silicon Storage Technology, Inc. Method of forming split gate memory cells with thinner tunnel oxide

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5313421A (en) * 1992-01-14 1994-05-17 Sundisk Corporation EEPROM with split gate source side injection
JPH0883855A (ja) * 1994-09-13 1996-03-26 Mitsubishi Electric Corp 不揮発性半導体記憶装置およびその製造方法
KR100215883B1 (ko) * 1996-09-02 1999-08-16 구본준 플래쉬 메모리 소자 및 그 제조방법
US6130132A (en) 1998-04-06 2000-10-10 Taiwan Semiconductor Manufacturing Company Clean process for manufacturing of split-gate flash memory device having floating gate electrode with sharp peak
US6136653A (en) * 1998-05-11 2000-10-24 Mosel Vitelic, Inc. Method and device for producing undercut gate for flash memory
JP2000216274A (ja) 1999-01-26 2000-08-04 Seiko Epson Corp 半導体装置及びその製造方法
US6876031B1 (en) * 1999-02-23 2005-04-05 Winbond Electronics Corporation Method and apparatus for split gate source side injection flash memory cell and array with dedicated erase gates
US6071777A (en) 1999-04-29 2000-06-06 Winbond Electronics Corporation Method for a self-aligned select gate for a split-gate flash memory structure
US7202170B2 (en) 2004-01-20 2007-04-10 Taiwan Semiconductor Manufacturing Co., Ltd. Method of improving etching profile of floating gates for flash memory devices
US7315056B2 (en) * 2004-06-07 2008-01-01 Silicon Storage Technology, Inc. Semiconductor memory array of floating gate memory cells with program/erase and select gates
KR20060097884A (ko) * 2005-03-07 2006-09-18 삼성전자주식회사 스플리트 게이트형 비휘발성 메모리 소자 및 그 형성 방법
KR100654359B1 (ko) 2005-08-25 2006-12-08 삼성전자주식회사 비휘발성 메모리 소자 제조 방법
US7785966B2 (en) 2006-12-21 2010-08-31 Taiwan Semiconductor Manufacturing Co., Ltd. Method for fabricating floating gates structures with reduced and more uniform forward tunneling voltages
CN101958240A (zh) * 2009-07-16 2011-01-26 中芯国际集成电路制造(上海)有限公司 浮栅放电尖角的制作方法
US8273625B2 (en) * 2010-04-09 2012-09-25 Taiwan Semiconductor Manufacturing Company, Ltd. Structure for flash memory cells

Also Published As

Publication number Publication date
WO2019135906A1 (en) 2019-07-11
CN111542927A (zh) 2020-08-14
US20190206881A1 (en) 2019-07-04
US10700077B2 (en) 2020-06-30
TW201931574A (zh) 2019-08-01
CN111542927B (zh) 2024-04-23

Similar Documents

Publication Publication Date Title
DE112018006749T5 (de) Speicherzelle mit floating-gate-struktur mit flacher oberseite
DE19527682B4 (de) Verfahren zur Herstellung einer EEPROM-Flashzelle
DE19619705C2 (de) Nichtflüchtige Halbleiterspeichervorrichtung mit einem in einem Graben angeordneten Gateelektrodenabschnitt und deren Herstellungsverfahren
DE112005000665B4 (de) Ladungseinfangende Speicherzellenanordnung und Herstellungsverfahren
DE19612948B4 (de) Verfahren zur Herstellung einer Halbleitereinrichtung mit vertiefter Kanalstruktur
DE102009021744B4 (de) Verfahren zum Herstellen einer Speicherzellen-Anordnung
DE19730762B4 (de) Flash-Speicherzelle und Verfahren zu deren Herstellung
DE102005045863B4 (de) Nichtflüchtiges Speicherbauelement und Verfahren zu seiner Herstellung
DE4329304C2 (de) Flash-EEPROM und Herstellungsverfahren dafür
DE19638969C2 (de) EEPROM mit einem Polydistanz-Floating-Gate und Verfahren zu deren Herstellung
DE112006000208B4 (de) Speicherbauelement mit trapezförmigen Bitleitungen und Verfahren zur Herstellung desselben, und Array von Speicherelementen
DE3033333A1 (de) Elektrisch programmierbare halbleiterspeichervorrichtung
DE19511846A1 (de) Eine zweikanalige TRENCH-EEPROM-Struktur auf SOI und Verfahren zur Herstellung derselben
DE102013111011A1 (de) Verfahren zur Herstellung einer Speicherzelle, Verfahren zur Herstellung einer Speicherzellenanordnung und Speicherzelle
DE10228565A1 (de) Nicht-flüchtige Speichervorrichtung und Herstellungsverfahren derselben
DE112017006252T5 (de) Split-Gate-Flashzelle, die auf ausgeschnittenem Substrat geformt ist
DE102012210675A1 (de) Flash-Speicher mit doppeltem Gate
DE112013005974B4 (de) Verfahren zur Herstellung einer Splitgatevorrichtung sowie Verfahren zur Herstellung einer Splitgatevorrichtung und einer Peripherievorrichtung
DE102004043517B4 (de) Halbleiterspeicherbauelement mit Speicherzellen mit Floating-Gate-Elektrode und Herstellungsverfahren
DE3540422C2 (de) Verfahren zum Herstellen integrierter Strukturen mit nicht-flüchtigen Speicherzellen, die selbst-ausgerichtete Siliciumschichten und dazugehörige Transistoren aufweisen
DE69637352T2 (de) Verfahren zur Herstellung einer vertikalen nichtflüchtigen Speicherzelle
DE112013005987B4 (de) Halbleitervorrichtung mit nichtflüchtiger Speicherzelle und Verfahren zur Herstellung
DE69732618T2 (de) Eine asymmetrische Zelle für eine Halbleiterspeichermatrix und deren Herstellungsmethode
DE3139846A1 (de) Mos-eprom-zelle und verfahren zu deren herstellung
DE10206057B4 (de) Nichtflüchtiges Speicherbauelement und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0029423000

Ipc: H01L0029788000

R018 Grant decision by examination section/examining division