CN111542927B - 具有平顶浮栅结构的存储器单元 - Google Patents
具有平顶浮栅结构的存储器单元 Download PDFInfo
- Publication number
- CN111542927B CN111542927B CN201880084766.9A CN201880084766A CN111542927B CN 111542927 B CN111542927 B CN 111542927B CN 201880084766 A CN201880084766 A CN 201880084766A CN 111542927 B CN111542927 B CN 111542927B
- Authority
- CN
- China
- Prior art keywords
- floating gate
- memory cell
- oxide layer
- mesa
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000007667 floating Methods 0.000 title claims abstract description 208
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 230000003647 oxidation Effects 0.000 claims abstract description 20
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 20
- 238000000034 method Methods 0.000 claims description 54
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 34
- 229920005591 polysilicon Polymers 0.000 claims description 34
- 125000006850 spacer group Chemical group 0.000 claims description 28
- 230000008569 process Effects 0.000 claims description 26
- 239000007943 implant Substances 0.000 claims description 22
- 238000000151 deposition Methods 0.000 claims description 18
- 230000001154 acute effect Effects 0.000 claims description 4
- 230000004888 barrier function Effects 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims description 2
- 230000007704 transition Effects 0.000 claims 6
- 238000002347 injection Methods 0.000 claims 2
- 239000007924 injection Substances 0.000 claims 2
- 239000000463 material Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 58
- 150000004767 nitrides Chemical class 0.000 description 20
- 239000002019 doping agent Substances 0.000 description 9
- 230000008878 coupling Effects 0.000 description 8
- 238000010168 coupling process Methods 0.000 description 8
- 238000005859 coupling reaction Methods 0.000 description 8
- 238000002513 implantation Methods 0.000 description 8
- 230000008021 deposition Effects 0.000 description 7
- 238000005468 ion implantation Methods 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000000149 penetrating effect Effects 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 244000208734 Pisonia aculeata Species 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
- H01L29/42328—Gate electrodes for transistors with a floating gate with at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
- G11C2216/02—Structural aspects of erasable programmable read-only memories
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
- G11C2216/02—Structural aspects of erasable programmable read-only memories
- G11C2216/04—Nonvolatile memory cell provided with a separate control gate for erasing the cells, i.e. erase gate, independent of the normal read control gate
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
- G11C2216/02—Structural aspects of erasable programmable read-only memories
- G11C2216/10—Floating gate memory cells with a single polysilicon layer
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种存储器单元，例如闪存存储器单元，该存储器单元包括衬底、形成在衬底上方的平顶浮栅以及形成在平顶浮栅上方的平顶氧化物区域。平顶浮栅可具有侧壁，该侧壁具有在浮栅的顶角处限定锐角的大致凹形形状，这可改善存储器单元的编程或擦除效率。平顶浮栅和覆盖氧化物区域可在没有形成常规“足球氧化物”的浮栅热氧化的情况下形成。字线和单独的擦除栅可以形成在浮栅和氧化物区域上方。擦除栅与浮栅的重叠距离可显著大于字线与浮栅的重叠距离，这可以允许与浮栅耦合的编程和擦除独立进行优化。
Description
相关专利申请
本申请要求于2018年1月2日提交的共同拥有的美国临时专利申请No.62/613,036的优先权，该申请出于所有目的据此以引用方式并入本文。
技术领域
本公开涉及存储器单元，例如闪存存储器单元，并且更具体地讲，涉及具有平顶浮栅结构的存储器单元。
背景技术
某些存储器单元(例如，闪存存储器单元)包括通过一个或多个编程/擦除栅、字线或其他导电元件编程和擦除的至少一个浮栅。一些存储器单元使用在浮栅上方延伸的公共编程/擦除栅来对单元进行编程和擦除两者。在一些具体实施中，浮栅由Poly1层形成，而编程/擦除栅由在横向方向上与下面的Poly1浮栅部分重叠的Poly2层形成。对于一些存储器单元，制造工艺包括浮栅热氧化工艺，该工艺在Poly1浮栅上形成足球形氧化物，如下所述。
图1示出了示例性存储器单元10A(例如，闪存存储器单元)的局部剖视图，该示例性存储器单元包括Poly1浮栅14和在衬底12上形成的上覆足球形氧化物区域(“足球氧化物”)16，以及部分地在浮栅14上方延伸的Poly2栅18(例如，字线、擦除栅或公共编程/擦除栅)。通过浮栅14上的热氧化工艺在浮栅14上方形成足球氧化物16，该热氧化工艺在浮栅14的边缘处限定向上指向的尖端15。这些FG尖端15可限定到相邻编程/擦除栅(例如，图1所示的Poly2栅18)的导电耦合。
在形成浮栅14和足球氧化物16之后，可执行源极掺杂剂注入，该源极掺杂剂注入通过浮栅14的侧向边缘自对准，之后进行退火工艺，该退火工艺使源极掺杂剂向外扩散，使得所得源极区部分地在浮栅14下方延伸，如图1所示。然而，在源极掺杂剂注入期间，掺杂剂的一部分可穿透足球氧化物16并进入下面的浮栅14，这可导致一个或多个浮栅尖端15变钝或钝化，例如在后续氧化步骤之后(其中浮栅14中吸收的掺杂剂促进浮栅尖端15的氧化)。浮栅尖端15的这种变钝或钝化可降低存储器单元10A的擦除和/或编程操作的效率。
图2A和2B示出了在图2中所示的常规存储单元10A(例如，包括多个浮栅的闪存存储器单元)的常规制造工艺期间的选定时间处截取的示例横截面。如图2A所示，可以在硅衬底上沉积Poly1层30。然后可以使用已知技术沉积并图案化氮化物层以形成硬掩模32。如图2B所示，然后可以执行浮栅氧化工艺，其在通过氮化物掩模32暴露的Poly1层30的区域上方形成足球氧化物16(这随后限定浮栅14)。随后可以去除氮化物掩模32，接着进行等离子体蚀刻以去除未被每个足球氧化物16覆盖的Poly1层30的部分，这限定了每个浮栅14的横向范围。这之后可以进行源极注入和/或形成Poly2层(例如，以形成字线、擦除栅、耦合栅等)，这取决于特定的具体实施。
图3示出了另一个示例性镜像存储器单元10B(例如，SuperFlash单元)，其包括两个间隔开的浮栅14、形成在每个浮栅14上方的字线20，以及公共擦除栅或“耦合栅”22，该公共擦除栅或“耦合栅”形成在两个浮栅14之间并在它们上方延伸(使得至每个相应浮栅14的编程耦合和擦除耦合被解耦)；以及源极区，该源极区形成在公共擦除栅下方。在该单元中，可以在形成字线20和耦合栅22之前形成源极区。在源极注入期间，每个浮栅14的未被抗蚀剂掩蔽的部分相对不受保护，使得源极掺杂剂的一部分可穿透每个足球氧化物16并进入每个下面的浮栅14，这可导致位于源极区上方的浮栅尖端15变钝或钝化，如上所述。
发明内容
本公开的实施方案提供了一种存储器单元(例如，闪存存储器单元)以及用于形成具有至少一个平顶浮栅和氧化物盖(其也可以是平顶的)的存储器单元的方法。在一些实施方案中，存储器单元可在不执行浮栅热氧化的情况下形成，该浮栅热氧化以常规技术执行以在浮栅上方产生常规的足球氧化物。去除浮栅热氧化步骤的特征以及所得的平顶浮栅和氧化物盖可提供优于常规工艺和存储器单元的各种优点，如本文所讨论。
本发明的实施方案可提供以下优点中的任一个或全部。首先，在一些实施方案中，由蚀刻在FG氮化物中的开口限定的浮栅的尺寸不生长。因此，可减少或消除热氧化期间在FG氮化物边缘下的氧化物侵入。此外，常规用于在源极区的HVII(高电压离子注入)期间保护FG尖端的氮化物间隔物的厚度可减小或完全消除。此外，较薄的(或省略的)间隔物使HVII移动更靠近FG边缘，从而可允许使用较低的HVII注入能量。
此外，实施方案可提供编程/擦除效率的改善，这可允许使用较低的操作电压(例如，中电压(MV)设备而不是高电压(HV))。HV设备的消除可简化工艺流程(降低成本)并允许进一步的单元收缩。此外，本发明所公开的工艺可提供在光刻法中对单元的改善的控制。该单元可以对poly2到poly1重叠有很强的敏感性，使其成为Fab中重要的控制参数。本发明可降低这种对准的重要性，因为poly2与poly1的耦合可以仅通过侧壁来设定。poly2的顶表面可以与具有厚氧化物层的浮栅poly1隔开，例如，如下文所讨论的图4所示。
一些实施方案允许与存储器单元无关地改变poly1的厚度或掺杂，例如，如对poly2-poly1电容器的要求所定义的。相比之下，常规方法设定这些poly1浮栅参数的窄边界，这些参数通常被设定为实现在浮栅上方形成的足球氧化物的某种形状，以形成用于擦除效率的尖锐poly1尖端。
一个实施方案提供了一种形成存储器单元的方法，包括在衬底上方形成多晶硅层；形成图案化掩模，该图案化掩模覆盖多晶硅层的第一部分并且暴露具有平坦顶表面的多晶硅层的平顶第二部分；在多晶硅层的暴露的平顶第二部分上方沉积氧化物层；去除多晶硅层的部分以限定包括多晶硅层的第二部分的平顶浮栅；在平顶浮栅和氧化物层上方沉积隔层；以及在与平顶浮栅相邻的衬底中执行源极注入，其中隔层屏蔽下面的平顶浮栅免受源极注入。
可在不执行浮栅热氧化的情况下执行该方法，该热氧化以常规技术执行以在浮栅上方产生常规“足球”氧化物。
在一些实施方案中，使用HDP(高密度等离子体)氧化物沉积，将氧化物层沉积在多晶硅层的暴露的平顶第二部分上。
在一些实施方案中，氧化物层具有与浮栅的平坦顶表面接触的平坦底表面，以及平坦顶表面。可执行化学机械平面化(CMP)以限定氧化物层的平坦顶表面。
在一些实施方案中，浮栅具有至少一个具有大致凹形形状的侧壁。浮栅侧壁的大致凹形形状可在浮栅的顶角处限定锐角，这改善了存储器单元的编程或擦除效率。
在一些实施方案中，图案化掩模包含氮化物。另外，在一些实施方案中，隔层包括厚度小于例如在/>范围内的氮化物层。
该方法还可以包括在浮栅上方形成字线和单独的擦除栅。在一些实施方案中，字线与浮栅重叠第一距离，并且擦除栅与浮栅重叠显著大于第一距离的第二距离。例如，第二距离可为第一距离的至少1.5倍、至少2倍、至少3倍、至少4倍、至少5倍、至少6倍、至少7倍、至少8倍、至少9倍或至少10倍。
在一些实施方案中，存储器单元包括闪存存储器单元，例如SuperFlash存储器单元。
其他实施方案提供了通过上文公开的工艺形成的存储器单元，例如，包括以下步骤的工艺：在衬底上方形成多晶硅层；形成图案化掩模，该图案化掩模覆盖多晶硅层的第一部分并且暴露具有平坦顶表面的多晶硅层的平顶第二部分；在多晶硅层的暴露的平顶第二部分上方沉积氧化物层；去除多晶硅层的部分以限定包括多晶硅层的第二部分的平顶浮栅；在平顶浮栅和氧化物层上方沉积隔层；以及在与平顶浮栅相邻的衬底中执行源极注入，其中隔层屏蔽下面的平顶浮栅免受源极注入。
因此，本发明的实施方案提供了在不执行浮栅热氧化的情况下形成的存储器单元，例如闪存存储器单元，该浮栅热氧化以常规技术执行以在浮栅上方产生常规“足球氧化物”。
其他实施方案提供了存储器单元，例如闪存存储器单元，该存储器单元包括衬底、形成在衬底上方并且具有平坦顶表面的平顶浮栅、形成在平顶浮栅上方的氧化物层以及衬底中与浮栅相邻并且部分地在浮栅下方延伸的掺杂源极区。存储器单元可包括形成在浮栅上方的字线和单独的擦除栅，其中字线与浮栅重叠第一距离，并且擦除栅与浮栅重叠显著大于第一距离的第二距离。
附图说明
下文结合附图描述了本公开的示例方面，其中：
图1示出了示例性常规存储器单元的局部剖视图，该存储器单元包括Poly1浮栅、形成在浮栅上方的“足球氧化物”以及部分地在浮栅上方延伸的Poly2公共编程/擦除栅。
图2A和图2B示出了在用于在每个浮栅上形成具有常规“足球氧化物”的浮栅的常规工艺期间的选定时间处的示例横截面。
图3示出了示例性镜像存储器单元(例如，SuperFlash单元)，其包括两个浮栅、形成在每个浮栅上方的字线，以及形成在两个浮栅上方的公共擦除栅，其中，通过常规处理步骤可以使在公共擦除栅下面的浮栅尖端变钝或钝化。
图4示出了根据本发明的一个实施方案的示例性存储器单元结构的横截面，该存储器单元结构包括浮栅，该浮栅具有包括“足球氧化物”和附加的氧化物沉积的上覆平顶氧化物区域。
图5示出了根据一个实施方案的用于形成图4所示的示例性存储器单元结构的示例性工艺。
图6示出了根据本发明的一个实施方案的示例性存储器单元结构的横截面，该存储器单元结构包括具有上覆平顶氧化物区域的平顶浮栅。
图7示出了根据一个实施方案的用于形成图6所示的示例性存储器单元结构的示例性工艺。
图8示出了根据一个实施方案的用于形成图6所示的示例性存储器单元结构的另一示例性工艺。
图9示出根据一个实施方案的示例性存储器单元的横截面，该示例性存储器单元包括平顶浮栅、平顶浮栅上方的平顶氧化物盖、以及形成在浮栅上方的字线和擦除栅。
具体实施方式
本公开的实施方案提供了一种存储器单元(例如，闪存存储器单元)以及用于形成具有至少一个平顶浮栅和氧化物盖(其也可以是平顶的)的存储器单元的方法。存储器单元可在不执行浮栅热氧化的情况下形成，该热氧化以常规技术执行以在浮栅上方产生常规“足球”氧化物。去除浮栅热氧化的特征以及所得的平顶浮栅和氧化物盖可提供优于常规工艺和存储器单元的各种优点，如本文所讨论。
本发明所公开的概念可应用于任何合适类型的存储器单元，例如闪存存储器单元。例如，所公开的概念可以应用于由Microchip Technology Inc.制造的某些SuperFlash存储器单元，其总部位于2355W.Chandler Blvd.,Chandler,Arizona 85224，或此类存储器单元的修改版本。
图4示出了根据本发明的实施方案形成的示例性存储器单元结构100的横截面。存储器单元结构100包括在衬底102上方形成的浮栅104，以及在浮栅104上方形成的平顶氧化物区域或“氧化物盖”106，在浮栅104/氧化物106结构上方形成的隔层108(例如，氮化物层)。平顶氧化物区域106可通过在浮栅结构上方形成“足球氧化物”以及后续的氧化物沉积和处理以限定平顶氧化物区域106来形成。图4所示的示例结构可以被应用或结合在任何合适的存储器单元中，例如SuperFlash或具有一个或多个浮栅104的其他闪存存储器单元。
图5示出了形成图4所示的示例性存储器单元结构100的示例性方法150。在152处，在衬底102的顶表面上执行或发生栅极氧化。在154处，将poly1层沉积在衬底102上方。在156处，在poly1层102上方沉积氮化物层。在158处，例如通过FG光刻和氮化物蚀刻工艺，从poly1层形成浮栅结构。在160处，执行FG多晶硅氧化，这可在浮栅结构上方形成足球形氧化物并限定浮栅结构的凹形上表面。在162处，可在足球形氧化物上方执行HDP氧化物沉积。在164处，可对HDP氧化物执行CMP以限定图4所示的平顶氧化物区域106。在166处，可以执行浮栅氮化物去除工艺。在168处，可以通过去除所示浮栅104的横向侧上的poly1部分来执行poly1蚀刻以限定图4所示的浮栅104的形状。在170处，可在该结构上方沉积隔层108。例如，隔层108可以包括氮化物层，该氮化物层的厚度在的范围内，或者在的范围内，例如，厚度约为/>隔层108可用于对准源极注入，例如HVII(高压离子注入)源极注入，以在衬底102中形成源极区。隔层108可以是牺牲层，该牺牲层在源极注入之后被去除以用于单元的后续处理，例如，生长隧道氧化物层并沉积和蚀刻poly2层以形成字线、擦除栅和/或其他编程或擦除节点。
图6示出根据本发明的一个实施方案的另一个示例性存储器单元结构200的一部分，该存储器单元结构具有平顶浮栅204以及形成在平顶浮栅204上方的平顶氧化物盖或“螺柱”区206。平顶浮栅204和上覆平顶氧化物盖206可以任何合适的方式形成，例如使用图7或图8所示的方法，如下所述。
如图6所示，形成存储器单元结构200的工艺(例如，使用图7或图8的方法)可形成凹形浮栅侧壁205，其可限定浮栅204的锐角(<90度)或凹状上角部或“尖端”207，这可增加存储器单元的擦除和/或编程效率。浮栅侧壁205可由于应力、氧化物在其生长时的流体流动和/或氧化过程本身而变成凹形。
此外，通过该工艺形成的氧化物盖206可从侧壁氧化物层211向内偏移，以在氧化物区域206中在浮栅204的上角部207附近限定步骤。作为该步骤的结果，沉积在氧化物206上方的氮化物间隔物208可限定在浮栅的上角部上方对准的竖直延伸区209，该竖直延伸区充当防止源极注入掺杂剂向下穿透到浮栅多晶硅204中的屏蔽，从而保持浮栅尖端207的锐度。
图7示出根据示例性实施方案的形成图6所示的示例性存储器单元结构200的示例性方法250。在252处，在衬底202的顶表面上执行或发生栅极氧化。在254处，将poly1层沉积在衬底202上方。在256处，将氮化物层沉积在poly1层202上方。在258处，例如通过FG光刻和氮化物蚀刻工艺，从poly1层形成平顶浮栅结构。在260处，可直接在平顶浮栅结构上执行HDP氧化物沉积。因此，与用于形成图4所示的单元结构100的示例性方法150(图5)不同，在该实施方案中，可以省略在浮栅结构上方形成足球形氧化物的FG多晶硅氧化步骤(上述方法150的步骤160)。在262处，可对HDP氧化物执行CMP以限定图4所示的平顶氧化物区域206。在264处，可执行浮栅氮化物去除工艺。在266处，可以通过去除所示浮栅204的横向侧上的poly1部分来执行poly1蚀刻以限定图4所示的浮栅204的形状。
在268处，可在该结构上方沉积隔层208。由于减少了氧化物拉回，因此与上述图4所示的存储器单元结构100的形成中使用的隔层108相比，可以减小隔层208的所需厚度或最佳厚度。例如，隔层208可以包括氮化物层，该氮化物层的厚度在的范围内，或者在/>的范围内，例如，厚度大约为/>在270处，可执行HVII(高压离子注入)源极注入，以在衬底202中形成可与隔层208自对准的源极注入区。例如，源极注入可通过由隔层208限定的外部侧向边缘(例如，图6所示的侧向边缘220A或者220B)自对准，这取决于隔层208的各个区域的相关尺寸和/或HVII源极注入的强度/功率。隔层208可用于对准源极注入，例如HVII(高压离子注入)源极注入，以在衬底202中形成源极区。此外，如上所述，隔层208可包括在浮栅的上角部上方对准的竖直延伸区209，该竖直延伸区充当防止源极注入掺杂剂向下穿透到浮栅多晶硅204中的屏蔽，从而保持浮栅尖端207的锐度。隔层208可以是牺牲层，该牺牲层在HVII源极注入之后被去除以用于单元的后续处理，例如，生长隧道氧化物层并沉积和蚀刻poly2层以形成字线、擦除栅和/或其他编程或擦除节点。
图8示出根据示例性实施方案的形成图6所示的示例性存储器单元结构200的另一示例性方法300。在302处，在衬底202的顶表面上执行栅极清洁氧化。在304处，将FG多晶硅(poly1)层沉积在衬底202上方。在306处，执行FG多晶硅注入。在308处，执行FG氮化物清洁和沉积。在310处，形成FG光致抗蚀剂。在312处，执行FG氮化物蚀刻。在314处，执行单元Vt(电压阈值)注入。在316处，执行抗蚀剂剥离。在318处，执行湿式清洁。在320处，执行FG多晶硅氧化物清洁。
在322处，在浮栅结构上方执行HDP氧化物沉积，其中所选氧化物厚度例如在至/>的范围内，或在/>至/>的范围内，或在/>至/>的范围内，例如厚度为约/>在324处，执行FG氧化物CMP，例如达到留下大约/>的氮化物层的深度。在326处，可执行FG氮化物去除，例如等离子蚀刻以去除/>氮化物厚度。在328处，可执行FG顶部朝上注入。在330处，执行湿式清洁。在332处，形成POP(多晶硅氧化物多晶硅)光致抗蚀剂。在334处，执行FG/POP蚀刻和原位灰分工艺。在336处，执行抗蚀剂剥离。在338处，将FG氮化物间隔物沉积在该结构上方。在340处，形成HVII(高压离子注入)光致抗蚀剂。
在342处，执行HVII源极注入。如上所述，FG氮化物间隔物可包括在浮栅的上角部上方对准的竖直延伸区209，该竖直延伸区充当防止HVII掺杂剂向下渗透到FG多晶硅中的屏蔽，从而保持浮栅尖端的锐度。在344处，执行抗蚀剂剥离。在346中，去除FG氮化物间隔物以用于单元的后续处理。例如，隧道氧化物层可在该结构上方生长，然后沉积并蚀刻poly2层以形成字线、擦除栅和/或其他编程或擦除节点。
图9示出了存储器单元300的一部分，该存储器单元包括图6所示的存储器单元结构200，以及在浮栅204的第一侧上方延伸的字线310，以及部分地在浮栅204的第二侧上方延伸的擦除栅312。字线310和擦除栅312可以任何合适的方式形成，例如，通过在结构上方生长隧道氧化物314并沉积和蚀刻poly2层以限定字线310和擦除栅312。
如图所示，擦除栅312可以与浮栅204重叠(“EG/FG重叠”)显著大于字线310与浮栅204重叠(“WL/FG重叠”)的距离。例如，EG/FG重叠可以是WL/FG重叠的至少1.5倍、至少2倍、至少3倍、至少4倍、至少5倍、至少6倍、至少7倍、至少8倍、至少9倍或至少10倍。在平顶浮栅204上方该不对称的编程/擦除FG重叠可提供某些优点。例如，除了减小WL/FG重叠之外，浮栅204的高度/厚度(TFG)的减小和/或掺杂可以减小字线(poly2)310和浮栅(poly1)204之间的不希望的侧壁耦合。又如，除了增加EG/FG重叠以外，氧化物盖高度/厚度(TOC)的减小可以增加擦除栅(poly2)312和浮栅(poly1)304之间的耦合。因此，平顶FG单元300可以允许对poly1厚度(TFG)和/或掺杂以及氧化物盖厚度TOC的独立控制。此外，本发明所公开的技术允许对存储器单元中的编程和擦除效率进行独立优化。
已关于一个或多个优选的实施方案描述了本公开，并且应当理解，除了明确宣称的那些之外(例如，制造方法、通过工艺制造的产品等)，许多等同物、替代物、变型和修改是可能的并且在本公开的范围内。
Claims (27)
1.一种形成存储器单元的方法，所述方法包括：
在衬底上方形成多晶硅层；
形成图案化掩模，所述图案化掩模覆盖所述多晶硅层的第一部分并且暴露具有平坦顶表面的所述多晶硅层的平顶第二部分；
在所述多晶硅层的所述暴露的平顶第二部分上方沉积氧化物层；
去除所述多晶硅层的部分以限定平顶浮栅，所述平顶浮栅包括所述多晶硅层的所述第二部分以及所述浮栅的相对侧上的顶角，所述浮栅上方的氧化物层包括：
(a)覆盖所述浮栅的相对横向侧上的浮栅侧壁的浮栅侧壁部分；以及
(b)盖部分，所述盖部分位于所述浮栅的顶侧上方并且包括在所述盖部分的相对侧上竖直延伸的盖部分侧壁，
其中所述氧化物层限定了从所述浮栅侧壁部分到所述盖部分的阶梯式转变，所述阶梯式转变覆盖所述浮栅的顶角，使得所述氧化物层的所述盖部分具有比所述氧化物层的所述浮栅侧壁部分更小的横向周界占用空间；
在所述平顶浮栅和所述氧化物层上方沉积隔层，所述隔层包括在所述浮栅的顶角上方与所述氧化物层的浮栅侧壁部分横向对齐的竖直延伸的侧壁区域；以及
在与所述平顶浮栅相邻的所述衬底中执行源极注入以形成与所述隔层的边缘自对齐的掺杂源极注入区。
2.根据权利要求1所述的方法，其特征在于，所述方法在没有浮栅热氧化的情况下执行。
3.根据权利要求1所述的方法，其特征在于，所述氧化物层具有与所述浮栅的所述平坦顶表面接触的平坦底表面，以及平坦顶表面。
4.根据权利要求1所述的方法，其特征在于，包括执行化学机械平面化(CMP)以限定所述氧化物层的所述平坦顶表面。
5.根据权利要求1所述的方法，其特征在于，所述浮栅具有至少一个侧壁，所述至少一个侧壁具有凹形形状。
6.根据权利要求5所述的方法，其特征在于，所述浮栅侧壁的所述凹形形状在所述浮栅的顶角处限定锐角，这改善了所述存储器单元的编程或擦除效率。
7.根据权利要求1所述的方法，其特征在于，所述隔层包括具有小于的厚度的氮化物层。
8.根据权利要求1所述的方法，其特征在于，还包括在所述浮栅上方形成字线和单独的擦除栅。
9.根据权利要求8所述的方法，其特征在于，所述字线与所述浮栅重叠字线重叠距离，并且所述擦除栅与所述浮栅重叠大于所述字线重叠距离的擦除栅第二距离。
10.根据权利要求9所述的方法，其特征在于，所述擦除栅重叠距离是所述字线重叠距离的至少三倍。
11.根据权利要求1所述的方法，其特征在于，所述存储器单元为闪存存储器单元。
12.一种通过包括以下步骤的工艺形成的存储器单元：
在衬底上方形成多晶硅层；
形成图案化掩模，所述图案化掩模覆盖所述多晶硅层的第一部分并且暴露具有平坦顶表面的所述多晶硅层的平顶第二部分；
在所述多晶硅层的所述暴露的平顶第二部分上方沉积氧化物层；
去除所述多晶硅层的部分以限定平顶浮栅，所述平顶浮栅包括所述多晶硅层的所述第二部分以及所述浮栅的相对侧上的顶角，所述浮栅上方的氧化物层包括：
(a)覆盖所述浮栅的相对横向侧上的浮栅侧壁的浮栅侧壁部分；以及
(b)盖部分，所述盖部分位于所述浮栅的顶侧上方并且包括在所述盖部分的相对侧上竖直延伸的盖部分侧壁，
其中所述氧化物层限定了从所述浮栅侧壁部分到所述盖部分的阶梯式转变，所述阶梯式转变覆盖所述浮栅的顶角，使得所述氧化物层的所述盖部分具有比所述氧化物层的所述浮栅侧壁部分更小的横向周界占用空间；
在所述平顶浮栅和所述氧化物层上方沉积隔层，所述隔层包括在所述浮栅的顶角上方与所述氧化物层的浮栅侧壁部分横向对齐的竖直延伸的侧壁区域；以及
在与所述平顶浮栅相邻的所述衬底中执行源极注入以形成与所述隔层的边缘自对齐的掺杂源极注入区。
13.根据权利要求12所述的存储器单元，其特征在于，所述存储器单元在不执行浮栅热氧化的情况下形成。
14.根据权利要求12所述的存储器单元，其特征在于，所述浮栅侧壁的凹形形状在所述浮栅的顶角处限定锐角，这改善了所述存储器单元的编程或擦除效率。
15.根据权利要求12所述的存储器单元，其特征在于，形成所述存储器单元的方法还包括在所述浮栅上方形成字线和单独的擦除栅。
16.一种闪存存储器单元，包括：
衬底；
平顶浮栅，所述平顶浮栅形成在所述衬底上方并且具有平坦顶表面以及所述浮栅的相对侧上的顶角；
氧化物层，所述氧化物层形成在所述平顶浮栅上方，所述氧化物层包括：
(a)覆盖所述浮栅的相对横向侧上的浮栅侧壁的浮栅侧壁部分；以及
(b)盖部分，所述盖部分位于所述浮栅的顶侧上方并且包括在所述盖部分的相对侧上竖直延伸的盖部分侧壁，
其中所述氧化物层限定了从所述浮栅侧壁部分到所述盖部分的阶梯式转变，所述阶梯式转变覆盖所述浮栅的顶角，使得所述氧化物层的所述盖部分具有比所述氧化物层的所述浮栅侧壁部分更小的横向周界占用空间；
隔层，所述隔层形成在所述氧化物层上方，所述隔层包括在所述浮栅的顶角上方与所述氧化物层的浮栅侧壁部分横向对齐的竖直延伸的侧壁区域；以及
掺杂源极注入区，所述掺杂源极注入区在所述衬底中与所述浮栅相邻，所述掺杂源极注入区与所述隔层的边缘自对齐。
17.根据权利要求16所述的闪存存储器单元，其特征在于，所述氧化物层的所述盖部分是平顶的。
18.根据权利要求16所述的闪存存储器单元，其特征在于，还包括形成于所述浮栅上方的字线和单独的擦除栅。
19.根据权利要求18所述的闪存存储器单元，其特征在于，所述字线与所述浮栅重叠第一距离，并且所述擦除栅与所述浮栅重叠大于所述第一距离的第二距离。
20.根据权利要求19所述的闪存存储器单元，其特征在于，所述第二距离是所述第一距离的至少三倍。
21.根据权利要求16所述的闪存存储器单元，其特征在于，所述浮栅侧壁中的至少一个侧壁具有凹形形状。
22.根据权利要求21所述的闪存存储器单元，其特征在于，每个浮栅侧壁的凹形形状在所述浮栅的顶角处限定锐角。
23.根据权利要求16所述的闪存存储器单元，其特征在于，所述氧化物层具有与所述浮栅的所述平坦顶表面接触的平坦底表面，以及平坦顶表面。
24.根据权利要求16所述的闪存存储器单元，其特征在于，所述闪存存储器单元为分离式浮栅单元，所述闪存存储器单元进一步包括：
形成在所述衬底上方并且具有平坦顶表面的另外的平顶浮栅；
形成在所述另外的平顶浮栅上方的另外的氧化物层；
其中所述掺杂源极注入区在所述衬底中部分地在所述浮栅下方延伸并且部分地在所述另外的浮栅下方延伸。
25.根据权利要求24所述的闪存存储器单元，进一步包括：
形成在所述浮栅上方的字线；
形成在所述另外的浮栅上方的另外的字线；以及
形成在所述浮栅和所述另外的浮栅上方的共享擦除栅。
26.根据权利要求25所述的闪存存储器单元，其特征在于，所述字线与所述浮栅重叠第一距离，并且所述擦除栅与所述浮栅重叠大于所述第一距离的第二距离。
27.根据权利要求16所述的闪存存储器单元，其特征在于，所述隔层包括氮化物隔层。
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201862613036P | 2018-01-02 | 2018-01-02 | |
| US62/613,036 | 2018-01-02 | ||
| US15/921,858 US10700077B2 (en) | 2018-01-02 | 2018-03-15 | Memory cell with a flat-topped floating gate structure |
| US15/921,858 | 2018-03-15 | ||
| PCT/US2018/066373 WO2019135906A1 (en) | 2018-01-02 | 2018-12-19 | Memory cell with a flat-topped floating gate structure |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111542927A CN111542927A (zh) | 2020-08-14 |
| CN111542927B true CN111542927B (zh) | 2024-04-23 |
Family
ID=67059856
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201880084766.9A Active CN111542927B (zh) | 2018-01-02 | 2018-12-19 | 具有平顶浮栅结构的存储器单元 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US10700077B2 (zh) |
| CN (1) | CN111542927B (zh) |
| DE (1) | DE112018006749T5 (zh) |
| TW (1) | TW201931574A (zh) |
| WO (1) | WO2019135906A1 (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107305892B (zh) * | 2016-04-20 | 2020-10-02 | 硅存储技术公司 | 使用两个多晶硅沉积步骤来形成三栅极非易失性闪存单元对的方法 |
| US11018147B1 (en) * | 2020-02-04 | 2021-05-25 | Silicon Storage Technology, Inc. | Method of forming split gate memory cells with thinned tunnel oxide |
| US11488970B2 (en) * | 2020-07-09 | 2022-11-01 | Silicon Storage Technology, Inc. | Method of forming split gate memory cells with thinner tunnel oxide |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6071777A (en) * | 1999-04-29 | 2000-06-06 | Winbond Electronics Corporation | Method for a self-aligned select gate for a split-gate flash memory structure |
| CN1841783A (zh) * | 2005-03-07 | 2006-10-04 | 三星电子株式会社 | 分裂栅极存储单元及制造其阵列的方法 |
| CN101958240A (zh) * | 2009-07-16 | 2011-01-26 | 中芯国际集成电路制造(上海)有限公司 | 浮栅放电尖角的制作方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5313421A (en) * | 1992-01-14 | 1994-05-17 | Sundisk Corporation | EEPROM with split gate source side injection |
| JPH0883855A (ja) * | 1994-09-13 | 1996-03-26 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置およびその製造方法 |
| KR100215883B1 (ko) * | 1996-09-02 | 1999-08-16 | 구본준 | 플래쉬 메모리 소자 및 그 제조방법 |
| US6130132A (en) | 1998-04-06 | 2000-10-10 | Taiwan Semiconductor Manufacturing Company | Clean process for manufacturing of split-gate flash memory device having floating gate electrode with sharp peak |
| US6136653A (en) * | 1998-05-11 | 2000-10-24 | Mosel Vitelic, Inc. | Method and device for producing undercut gate for flash memory |
| JP2000216274A (ja) | 1999-01-26 | 2000-08-04 | Seiko Epson Corp | 半導体装置及びその製造方法 |
| US6876031B1 (en) * | 1999-02-23 | 2005-04-05 | Winbond Electronics Corporation | Method and apparatus for split gate source side injection flash memory cell and array with dedicated erase gates |
| US7202170B2 (en) | 2004-01-20 | 2007-04-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of improving etching profile of floating gates for flash memory devices |
| US7315056B2 (en) * | 2004-06-07 | 2008-01-01 | Silicon Storage Technology, Inc. | Semiconductor memory array of floating gate memory cells with program/erase and select gates |
| KR100654359B1 (ko) | 2005-08-25 | 2006-12-08 | 삼성전자주식회사 | 비휘발성 메모리 소자 제조 방법 |
| US7785966B2 (en) | 2006-12-21 | 2010-08-31 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for fabricating floating gates structures with reduced and more uniform forward tunneling voltages |
| US8273625B2 (en) * | 2010-04-09 | 2012-09-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure for flash memory cells |
-
2018
- 2018-03-15 US US15/921,858 patent/US10700077B2/en active Active
- 2018-11-28 TW TW107142372A patent/TW201931574A/zh unknown
- 2018-12-19 DE DE112018006749.1T patent/DE112018006749T5/de active Granted
- 2018-12-19 WO PCT/US2018/066373 patent/WO2019135906A1/en active Application Filing
- 2018-12-19 CN CN201880084766.9A patent/CN111542927B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6071777A (en) * | 1999-04-29 | 2000-06-06 | Winbond Electronics Corporation | Method for a self-aligned select gate for a split-gate flash memory structure |
| CN1841783A (zh) * | 2005-03-07 | 2006-10-04 | 三星电子株式会社 | 分裂栅极存储单元及制造其阵列的方法 |
| CN101958240A (zh) * | 2009-07-16 | 2011-01-26 | 中芯国际集成电路制造(上海)有限公司 | 浮栅放电尖角的制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2019135906A1 (en) | 2019-07-11 |
| DE112018006749T5 (de) | 2020-09-17 |
| CN111542927A (zh) | 2020-08-14 |
| TW201931574A (zh) | 2019-08-01 |
| US10700077B2 (en) | 2020-06-30 |
| US20190206881A1 (en) | 2019-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11652162B2 (en) | Method of forming a three-gate non-volatile flash memory cell using two polysilicon deposition steps | |
| JP4004948B2 (ja) | 水平に向けたエッジをもつフローティングゲートメモリセルの半導体メモリアレーを形成するセルフ・アライン型方法及びそれにより形成されたメモリアレー | |
| EP3017476B1 (en) | Formation of self-aligned source for split-gate non-volatile memory cell | |
| US6962851B2 (en) | Nonvolatile memories and methods of fabrication | |
| CN111542927B (zh) | 具有平顶浮栅结构的存储器单元 | |
| KR101992590B1 (ko) | 분리형-게이트, 트윈-비트 비휘발성 메모리 셀 | |
| KR100480619B1 (ko) | 프로그램 및 소거 특성이 개선된 ｓｏｎｏｓ ｅｅｐｒｏｍ및 그 제조방법 | |
| CN112074958A (zh) | 具有不同绝缘栅极氧化物的分裂栅闪存存储器单元及其形成方法 | |
| KR100694973B1 (ko) | 플래쉬 메모리 소자의 제조방법 | |
| CN111033694B (zh) | 具有用于保护浮动栅免受源注入影响的氧化物罩和间隔物层的存储器单元 | |
| US20020011625A1 (en) | Scalable tunnel oxide window with no isolation edges | |
| KR100791331B1 (ko) | 비휘발성 메모리 장치 및 그 제조 방법 | |
| WO2021002892A1 (en) | Method of forming split-gate flash memory cell with spacer defined floating gate and discretely formed polysilicon gates | |
| US7301193B2 (en) | Structure and method for low Vss resistance and reduced DIBL in a floating gate memory cell | |
| KR100509828B1 (ko) | 스플리트형 플래시 메모리 셀의 게이트 전극 및 그 제조방법 | |
| CN111712900A (zh) | 用于控制存储器单元中的源极区形成的浮栅间隔部 | |
| US6890821B2 (en) | Method and system for forming source regions in memory devices | |
| US20110086482A1 (en) | Apparatus and associated method for making a floating gate cell with increased overlay between the control gate and floating gate | |
| CN113921528A (zh) | 一种sonos存储器及其制备方法 | |
| KR20060125176A (ko) | 반도체 소자 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |