DE112017003627T5 - Gate-Treiberschaltung für Leistungsumwandlungsvorrichtung - Google Patents

Gate-Treiberschaltung für Leistungsumwandlungsvorrichtung Download PDF

Info

Publication number
DE112017003627T5
DE112017003627T5 DE112017003627.5T DE112017003627T DE112017003627T5 DE 112017003627 T5 DE112017003627 T5 DE 112017003627T5 DE 112017003627 T DE112017003627 T DE 112017003627T DE 112017003627 T5 DE112017003627 T5 DE 112017003627T5
Authority
DE
Germany
Prior art keywords
turn
transistor
gate
gate driver
gate drive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112017003627.5T
Other languages
English (en)
Inventor
Juncheng LU
Hua Bai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hella GmbH and Co KGaA
Original Assignee
Hella GmbH and Co KGaA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hella GmbH and Co KGaA filed Critical Hella GmbH and Co KGaA
Publication of DE112017003627T5 publication Critical patent/DE112017003627T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/28—Modifications for introducing a time delay before switching
    • H03K17/284—Modifications for introducing a time delay before switching in field effect transistor switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0635—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors and diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H01L29/7805—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode in antiparallel, e.g. freewheel diode
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/337—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only in push-pull configuration
    • H02M3/3376—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only in push-pull configuration with automatic control of output voltage or current
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/04123—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/12—Modifications for increasing the maximum permissible switched current
    • H03K17/122—Modifications for increasing the maximum permissible switched current in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H03K17/163—Soft switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
    • H03K17/602—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H03K17/6872—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor using complementary field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)

Abstract

Eine Vorrichtung beinhaltet eine Gate-Treiberschaltung und einen GaN-HEMT-Schalter, wobei die Gate-Treiberschaltung einen Gate-Treiberausgang aufweist, um als Reaktion auf ein Gate-Steuersignal ein Gate-Treibersignal zu erzeugen. Der Schalter weist ein Gate auf, das mit der Gate-Treiberschaltung über einen Gate-Treiberwiderstand verbunden ist. Die Gate-Treiberschaltung beinhaltet einen NPN- (oder NMOS-)Einschalttransistor und einen PNP- (oder PMOS-)Ausschalttransistor. Die Gate-Treiberschaltung beinhaltet einen Einschaltwiderstand mit einem ersten Widerstandswert, der mit dem Einschalttransistor verbunden ist, und einen Ausschaltwiderstand mit einem zweiten Widerstandswert, der mit dem Ausschalttransistor verbunden ist. Der Einschalt- und der Ausschalttransistor, der Gate-Treiberwiderstand, die Schaltvorrichtung, nicht jedoch der Einschalt- und der Ausschaltwiderstand, sind in einer integrierten Schaltung angeordnet, um eine Gate-Treiber-Schleifeninduktivität zu reduzieren. Der erste und der zweite Widerstandswert können unterschiedlich sein, um die Einschalt- und Ausschaltgeschwindigkeiten der Schaltvorrichtung anzupassen.

Description

  • QUERVERWEIS AUF VERWANDTE ANMELDUNGEN
  • Diese Anmeldung beansprucht den Vorteil der vorläufigen US-Patentanmeldung Nr. 62/365,157 , eingereicht am 21. Juli 2016 (die Anmeldung '157), wobei die Anmeldung '157 hiermit durch Bezugnahme aufgenommen ist, als wäre sie vollständig hierin dargelegt.
  • STAND DER TECHNIK
  • Technisches Gebiet
  • Die vorliegende Offenbarung betrifft allgemein Leistungselektroniksysteme und insbesondere eine Gate-Treiberschaltung für eine Leistungsumwandlungsvorrichtung.
  • Hintergrund
  • Diese Hintergrundbeschreibung ist im Folgenden lediglich zum Zweck der Kontextbereitstellung gegeben. Daher werden sämtliche Aspekte dieser Hintergrundbeschreibung, soweit sich diese nicht anderweitig als Stand der Technik qualifizieren, weder ausdrücklich noch implizit als Stand der Technik gegenüber der vorliegenden Offenbarung zugelassen.
  • Bei einer Leistungselektronikschaltung ist die Gestaltung einer sogenannten Gate-Treiberschaltung wichtig und schwierig, aufgrund elektrischen Beanspruchung, die durch die betreffende Schaltvorrichtung, die während des Schaltvorgangs durch die Treiberschaltung gesteuert wird, verursacht wird. Eine elektrische Spannungsbeanspruchung wirkt sich zum Beispiel während des Ausschaltvorgangs auf die betreffende Schaltvorrichtung aus, während eine elektrische Strombeanspruchung während des Einschaltvorgangs auftritt. Bei einigen Anwendungen können unterschiedliche Schaltgeschwindigkeiten zum EIN-Schalten gegenüber dem AUSSchalten wünschenswert und/oder implementiert sein. Im Einzelnen bestimmt die Schaltgeschwindigkeit die Schaltverluste. Je schneller die Schaltgeschwindigkeit, umso geringer sind die Schaltverluste und umso höher ist damit die Schaltfrequenz. Andererseits bedeutet dies bei gleichen Verlustgrad, dass der Halbleiter mit schnellerer Schaltgeschwindigkeit eine höhere Schaltfrequenz aufweist, was zu kleineren passiven Komponenten und damit zu einer höheren Leistungsdichte führt. Bei den herkömmlichen Si-IGBTs beispielsweise kann die Schaltgeschwindigkeit etwa >100 Nanosekunden (ns) zum Ein-/Ausschalten betragen, während ein solcher Wert bei einer GaN-Vorrichtung auf -10 ns sinken kann, was bedeutet, dass die Schaltverluste -1/10 der von herkömmlichen Si-Vorrichtungen entsprechen. Dies führt zu einer wesentlich höheren Effizienz oder einer 10mal höheren Leistungsdichte.
  • Der durch die Gate-Treiberschaltung implementierte Mechanismus beinhaltet ein Laden und Entladen der Eingangskapazität Ciss der gesteuerten Schaltvorrichtung. Theoretisch bedeuten unterschiedliche Schaltgeschwindigkeiten und Einschalt-/Ausschaltzeiten unterschiedliche Impedanzen einer Gate-Treiberschleife.
  • Des Weiteren werden Vorrichtungen mit breitem Bandabstand (WBG), wie Siliciumcarbid(SiC)- und Galliumnitrid(GaN)-Vorrichtungen, aufgrund von ihrer Fähigkeit für höhere Schaltfrequenzen, niedrigeren Schaltverlusten und einer höheren thermischen Belastbarkeit, verglichen mit konventionellen Silicium(Si)-Vorrichtungen, zunehmend beliebter. Im Fall eines Anreicherungsmodus-GaN-HEMT kann man verstehen, dass die parasitäre Kapazität deutlich kleiner ist als bei herkömmlichen Silicium-Vorrichtungen ist (z. B. ~pF-Ebene). Dieser reduzierte Pegel ermöglicht schnellere Schaltgeschwindigkeiten; allerdings erfordert diese Eigenschaft auch größere Vorsicht beim Steuern und Reduzieren der Gate-Treiber-Schleifeninduktivität, um unerwünschte Nebeneffekte wie induziertes Schwingen der Gate-Spannung zu minimieren.
  • Dementsprechend besteht daher eine Notwendigkeit, eines oder mehrere der Probleme im Stand der Technik zu überwinden.
  • Die vorstehende Erörterung dient einzig dazu, das vorliegende Fachgebiet zu veranschaulichen, und sollte nicht als Verleugnung des Anspruchschutzumfangs verstanden werden.
  • KURZDARSTELLUNG
  • Ausführungsformen gemäß den vorliegenden Lehren setzen eine integrierte Gate-Treiberschaltung und Leistungsschaltvorrichtung, wie eine WBG-Schaltvorrichtung (z. B. GaN-HEMT) um, die eine Gate-Treiber-Schleifeninduktivität reduziert. Diese Reduzierung hat eine Reihe von Vorteilen, einschließlich zumindest einer Reduzierung des Schwingens an einem Gate-Anschluss einer Schaltvorrichtung. Darüber hinaus ermöglichen die Ausführungsformen gemäß den vorliegenden Lehren eine verbesserte Flexibilität beim Anpassen der Schaltgeschwindigkeit (z. B. durch Ermöglichung separater Anpassungen der Einschalt- und Ausschaltzeiten), was sich beispielsweise zur Verwendung in einer Leistungsumwandlungsvorrichtung eignet.
  • Eine Vorrichtung gemäß der vorliegenden Offenbarung beinhaltet in einer Ausführungsform eine Gate-Treiberschaltung und eine Schaltvorrichtung mit breitem Bandabstand, beispielsweise eine GaN-HEMT-Vorrichtung. Die Gate-Treiberschaltung weist mindestens einen Gate-Treiberausgang auf, der dafür ausgelegt ist, als Reaktion auf ein Gate-Steuersignal, das an einem Eingang der Gate-Treiberschaltung angelegt ist, ein Gate-Treibersignal zu erzeugen. Die Schaltvorrichtung mit breitem Bandabstand (WBG) weist ein Gate, ein Drain und eine Source auf, wobei das Gate mit der Gate-Treiberschaltung über einen Gate-Treiberwiderstand elektrisch verbunden ist. Das Drain und die Source können dafür ausgelegt sein, elektrisch mit einer Last verbunden zu werden (z. B. und/oder einer Source und/oder einer Last oder anderen elektrischen Schaltungen, wie im Stand der Technik bekannt).
  • Die Gate-Treiberschaltung beinhaltet einen Einschalttransistor und einen Ausschalttransistor, ausgewählt aus einem von (i) einem Paar bipolarer Sperrschichttransistoren (BJT) und (ii) einem Paar Feldeffekttransistoren mit CMOS-Gate-Treiber. Die Gate-Treiberschaltung beinhaltet ferner einen Einschaltwiderstand, der einen ersten Widerstandswert aufweist, der mit dem Einschalttransistor verbunden ist, und einen Ausschaltwiderstand, der einen zweiten Widerstandswert aufweist, der mit dem Ausschalttransistor verbunden ist. Bei einer Ausführungsform ist der Einschalttransistor im Pfad des elektrischen Stroms für einen Einschaltvorgang angeordnet, während der Ausschaltwiderstand im Pfad des elektrischen Stroms für den Ausschaltvorgang angeordnet ist. Bei einer Ausführungsform kann sich der erste Widerstandswert von dem zweiten Widerstandswert unterscheiden, um Schaltgeschwindigkeiten anzupassen.
  • Die vorstehenden und andere Aspekte, Merkmale, Details, Nutzen und Vorteile der vorliegenden Offenbarung werden durch Lesen der folgenden Beschreibung und Ansprüche und durch Betrachtung der zugehörigen Zeichnungen ersichtlich.
  • Figurenliste
    • 1 ist ein Schema und Blockdiagramm eines isolierten elektrischen AC-DC-Leistungswandlers, in dem eine Gate-Treiberschaltungsausführungsform gemäß den vorliegenden Lehren verwendet werden kann.
    • 2 ist ein schaubildliches Schema und Blockdiagramm eines isolierten elektrischen AC-DC-Leistungswandlers, in dem eine Gate-Treiberschaltungsausführungsform gemäß den vorliegenden Lehren verwendet werden kann.
    • 3 zeigt vereinfachte Zeitdiagramme eines ersten Satzes von Steuerschaltsignalen im Zusammenhang mit einem AC-DC-Gleichrichter auf Vollbrückenbasis aus 2.
    • 4 zeigt vereinfachte Zeitdiagramme eines zweiten Satzes von Steuerschaltsignalen zum Steuern des Betriebs des netzseitigen DC-AC-Umrichters und des batterieseitigen AC-DC-Gleichrichters (H-Brücke) aus 2.
    • 5 ist ein Zeitdiagramm von Parametern zur Bestimmung der Schaltzeitpunkte in 4.
    • 6A-6B sind vereinfachte schematische Ersatzschaltbilder einer Gate-Treiberschaltung, die jeweils einen Fluss elektrischen Stroms während eines Einschaltvorgangs und eines Ausschaltvorgangs zeigen.
    • 7 ist ein vereinfachtes schematisches Diagramm einer Gate-Treiberschaltungsausführungsform gemäß den vorliegenden Lehren.
    • 8A-8B sind vereinfachte schematische Diagramme, die weitere Gate-Treiberschaltungsausführungsformen zeigen, die jeweils bipolare Sperrschichttransistoren (BJT) und CMOS-Gate-Treibertransistoren verwenden.
    • 9 ist eine vereinfachte schematische und schaubildliche Ansicht einer weiteren Gate-Treiberschaltungsausführungsform, wie in einer integrierten Schaltung implementiert.
    • 10-11 sind Zeitdiagramme, die jeweils ein Gate-Steuersignal in eine Gate-Treiberschaltung und das resultierende Gate-Treibersignal zeigen.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Verschiedene Ausführungsformen sind hierin für verschiedene Vorrichtungen, Systeme und/oder Verfahren beschrieben. Es werden zahlreiche spezifische Details dargelegt, um ein genaues Verständnis der gesamten Struktur, Funktion, Herstellung und Verwendung der in der Beschreibung beschriebenen und in den zugehörigen Zeichnungen veranschaulichten Ausführungsformen zu ermöglichen. Der Fachmann wird jedoch verstehen, dass die Ausführungsformen ohne derartige spezifische Details umgesetzt werden können. In anderen Fällen wurden hinlänglich bekannte Betriebe, Komponenten und Elemente nicht ausführlich beschrieben, um die in der Beschreibung beschriebenen Ausführungsformen nicht zu verkomplizieren. Der Durchschnittsfachmann wir verstehen, dass es sich bei den hierin beschriebenen und veranschaulichten Ausführungsformen um nicht einschränkende Beispiele handelt und es sich daher verstehen sollte, dass die hierin offenbarten spezifischen strukturellen und funktionalen Details repräsentativ sein können und den Schutzumfang der Ausführungsformen, deren Schutzumfang allein durch die beigefügten Ansprüche definiert wird, nicht notwendigerweise beschränken.
  • Ein Bezug in dieser Beschreibung auf „verschiedene Ausführungsformen“, „einige Ausführungsformen“, „eine bestimmte Ausführungsform“ oder „eine Ausführungsform“ oder dergleichen bedeutet, dass ein bestimmtes Merkmal, eine Struktur oder Eigenschaft, die in Verbindung mit der Ausführungsform beschrieben wird, in mindestens einer Ausführungsform beinhaltet ist. Die Vorkommen der Formulierung „bei verschiedenen Ausführungsformen“, „bei einigen Ausführungsformen“, „bei einer bestimmten Ausführungsform“ oder „bei einer Ausführungsform“ oder dergleichen an verschiedenen Stellen in der Beschreibung beziehen sich nicht notwendigerweise alle auf dieselbe Ausführungsform. Darüber hinaus können bestimmte Merkmale, Strukturen oder Eigenschaften in einer oder mehreren Ausführungsformen auf beliebige Weise kombiniert werden. Somit können bestimmte Merkmale, Strukturen oder Eigenschaften, die in Verbindung mit einer bestimmten Ausführungsform beschrieben werden, vollständig oder teilweise und ohne Einschränkung mit den Merkmalen, Strukturen oder Eigenschaften von einer oder mehreren anderen Ausführungsformen kombiniert werden, vorausgesetzt, dass eine solche Kombination nicht unlogisch oder funktionsuntüchtig ist.
  • Die vorliegenden Lehren betreffen eine verbesserte Gate-Treiberschaltung, die sinnvoll bei einer Vielzahl von Anwendungen ausgeübt werden kann, darunter, als Beispiel, ein Hochfrequenzleistungswandler, wie zu sehen durch Bezugnahme auf US-Patentanmeldung Nr. 15/198,887 , eingereicht am 30. Juni 2016 (die Anmeldung '887) mit dem Titel „ELECTRIC POWER CONVERSION APPARATUS HAVING SINGLE-PHASE AND MULTI-PHASE OPERATION MODES“, wobei diese Anmeldung '887 hiermit durch Bezugnahme aufgenommen ist, als wäre sie vollständig hierin dargelegt.
  • Bevor mit der ausführlichen Beschreibung einer verbesserten Gate-Treiberschaltung in Verbindung mit 6-10 fortgefahren wird, wird zunächst eine kurze Beschreibung einer beispielhaften Leistungsumwandlungsvorrichtung gegeben, in welcher die Ausführungsformen der vorliegenden Gate-Treiberschaltung verwendet werden können.
  • Unter Bezugnahme auf die Zeichnungen, bei denen in den verschiedenen Ansichten gleiche Bezugszeichen verwendet werden, um identische oder ähnliche Komponenten zu kennzeichnen, ist 1 ein vereinfachtes Schema und Blockdiagramm einer isolierten elektrischen AC-DC-Leistungsumwandlungsvorrichtung 20 (im Folgenden „Umwandlungsvorrichtung“). Die Umwandlungsvorrichtung 20 aus 1-2 kann eine verbesserte Gate-Treiberschaltung und/oder eine(n) integrierte(n) Gate-Treiberschaltung/Schalter verwenden, wie in 6-10 ausführlich beschrieben. Ausführungsformen einer solchen Gate-Treiberschaltung können eine verbesserte Flexibilität hinsichtlich der Schaltgeschwindigkeitsflexibilität bereitstellen. Bei weiteren Ausführungsformen kann ein erhöhter Grad der Integration von der Gate-Treiberschaltung und einer WBG-Schaltvorrichtung (z. B. GaN HEMT) eine Gate-Treiber-Schleifeninduktivität reduzieren, was wiederum ein Schwingen des Gate-Anschlusses und damit verbundene Nebeneffekte reduzieren kann.
  • Bei der veranschaulichten Ausführungsform ist die Umwandlungsvorrichtung 20 mit einer AC-Eingangsleistungsquelle 22 verbunden und weist eine Eingangsdrossel 24 auf, die dafür ausgelegt ist, den netzseitigen Strom zu glätten. Die Umwandlungsvorrichtung 20 ist ferner dafür ausgelegt, ein Gleichspannungssignal an einem Ausgangsknoten 26 auszugeben, das verwendet werden kann, um eine wiederaufladbare Batterie 27, beispielsweise etwa eine Elektrofahrzeug(EV)-Batterie, zu laden. Die Batterie 27 ist als einen Batteriespannungsquellenabschnitt 28 (hierin gelegentlich als Vb oder Vbat bezeichnet) und einen Batteriewiderstand 30 (hierin gelegentlich als Rb bezeichnet) beinhaltend gezeigt. Die AC-Source 22 (AC-Leistungsquelle) ist dafür ausgelegt, einen Eingangswechselstrom auf einem bestimmten Eingangswechselspannungspegel bereitzustellen. Die AC-Source 22 kann eine primäre AC-Leistungsquelle oder ein elektrisches System für ein Gebäude oder dergleichen sein, die innerhalb eines insgesamt größeren elektrischen AC-Leistungsnetzes (im Folgenden gelegentlich als Netzleistung, Netzspannung, netzseitig usw. bezeichnet) bereitgestellt ist. Die AC-Source 22 kann einphasig oder mehrphasig (z. B. 3phasig) sein. Abhängig vom Standort kann die AC-Source 22 120 Volt oder 240 Volt bei 60 Hz, 110 Volt oder 220 Volt bei 50 Hz oder 380-480 Volt bei 50 Hz (3-Phasen-Strom) ausgeben. Die Spannung Vb der wiederaufladbaren Batterie 27 kann nominal zwischen etwa 200-500 VDC liegen. Bei einer Ausführungsform kann die Umwandlungsvorrichtung 20 eine Ausgangsspannung von etwa 360 V aufweisen.
  • Die Umwandlungsvorrichtung 20 beinhaltet zwei Hauptstufen, wobei eine erste Stufe 32 einen AC-AC-Wandler 34 umfasst und eine zweite Stufe 36 einen AC-DC-Gleichrichter 38 umfasst. Die Stufen sind elektrisch isoliert, jedoch mittels eines Transformators 40 verbunden, der eine Primärwicklung 42 und eine Sekundärwicklung 44 aufweist.
  • Die erste Stufe 32 kann einen indirekten Matrixkonverter (MC) als den AC-AC-Wandler 34 umfassen und kann zur Herstellung davon die gleichen Herangehensweisen wie auf dem Gebiet bekannt umfassen. Man sollte jedoch verstehen, dass der Wandler 34 einen echten Matrixkonverter umfassen kann. Der AC-AC-Wandler 34 vom indirekten Matrixkonvertertyp weist minimale Energiespeicheranforderungen auf, was die Notwendigkeit von sperrigen und lebensdauerbegrenzten energiespeichernden Kondensatoren beseitigt, und weist eine verbesserte Effizienz auf, zum Beispiel durch Zusammenführen von drei Stufen, wie auf dem Fachgebiet bekannt (siehe Stand der Technik), herunter auf zwei Stufen, und wie zu sehen durch Bezugnahme auf die US-Patentanmeldung Nr. 14/789,412 , eingereicht am 01. Juli 2016 (im Folgenden die Anmeldung '412 mit dem Titel „ELECTRIC POWER CONVERSION APPARATUS“), wobei die Anmeldung '412 hiermit durch Bezugnahme aufgenommen ist, als wäre sie vollständig hierin dargelegt. Eine Beseitigung des Zwischenkreiskondensators kann zudem die Leistungsdichte der Vorrichtung insgesamt erhöhen.
  • 2 zeigt eine elektrische Leistungsumwandlungsvorrichtung, ausgewiesen als 20a, die einen indirekten Matrixkonverter aufweist. Die Umwandlungsvorrichtung 20a beinhaltet zwei Hauptstufen, und zwar eine erste Stufe 32, die einen AC-AC-Wandler in Form von einem indirekten Matrixkonverter beinhaltet, und eine zweite Stufe 36, die einen AC-DC-Gleichrichterteil 36 beinhaltet.
  • Auf der Eingangs(Netz)-Seite zeigt 2 eine Wechselstrom(Netz)-Source 22, bei der es sich um ein einphasiges 60-Hz-120-Volt-Wechselstrom(AC)-Spannungssignal oder alternativ um ein einphasiges 50-Hz-AC-Signal oder eine mehrphasige (z. B. 3-Phasen) Wechselstrom(AC)-Source handeln kann. Auf der Ausgangs(Batterie)-Seite zeigt 2 eine wiederaufladbare Batterie Vb mit einem Batteriewiderstand Rb .
  • Die erste Stufe 32 beinhaltet eine Eingangsdrossel 24 (gelegentlich als „L“ bezeichnet), einen indirekten Matrixkonverter, eine Kopplungsdrossel Ls und einen Transformator 40, der Primärwicklungen 42 und Sekundärwicklungen 44 beinhaltet.
  • Die Eingangsdrossel 24 ist mit der AC-Source 22 elektrisch in Reihe geschaltet und dafür ausgelegt, den neztseitigen Strom in Bezug auf die AC-Source 22 zu glätten. Die Größe der Drossel 24 ist abhängig vom Glättungsgrad und der Schaltfrequenz. Bei einer Ausführungsform kann die Drossel 24 eine Größe von etwa 10 Mikro-Henry (µH) aufweisen.
  • Bei einer Ausführungsform beinhaltet der indirekte Matrixkonverter einen Vollbrückengleichrichter 66 (AC-DC-Umrichter), einen Filterkondensator, ausgewiesen als Cin und einen DC-AC-Vollbrückenumrichter 68. Der indirekte Matrixkonverter ist für eine AC-AC-Umwandlung ausgelegt und beinhaltet ferner eine Eingangsschnittstelle, die dafür ausgelegt ist, ein erstes AC-Signal von der AC-Source 22 zu empfangen, und eine Ausgangsschnittstelle, die dafür ausgelegt ist, ein zweites AC-Signal zu erzeugen. Wie in 2 gezeigt, ist die Eingangsschnittstelle des indirekten Matrixkonverters über Drossel 24 mit beiden Seiten der AC-Source 22 verbunden. Die Ausgangsschnittstelle des indirekten Matrixkonverters ist über die Kopplungsdrossel Ls mit beiden Enden der Primärwicklung 42 verbunden.
  • Vollbrückengleichrichter 66 stellt ein Mittel zur Gleichrichtung des ersten Wechselstrom(AC)-Eingangssignals an Knoten 74 (d. h., das in einer ersten Netzfrequenz, beispielsweise 60 Hz, vorliegt) und zur Erzeugung eines ersten gleichgerichteten Ausgangssignals an Knoten 76 dar. Das erste gleichgerichtete Signal beinhaltet eine erste Gleichstrom(DC)-Komponente. Der Gleichrichter 66 kann vier Halbleiterschalter beinhalten, ausgewiesen als M1 , M2 , M3 , M4 , die in einer Vollbrückenkonfiguration angeordnet sind und mit der Netzfrequenz arbeiten. Die Schalter M1 , M2 , M3 , M4 können konventionelle, auf dem Gebiet bekannte Halbleiterschalter umfassen, z. B. MOSFET- oder IGBT-Vorrichtungen. Bei einer Ausführungsform können die Schalter M1 , M2 , M3 , M4 einen N-Kanal-Leistungs-MOSFET umfassen, verfügbar unter der Handelsbezeichnung und/oder der Teilenummer STY139N65M5 von STMicroelectronics, Coppell, Texas, USA.
  • Kondensator Cin ist über den Ausgang von Gleichrichter 66, zwischen dem Knoten 76 und einem Masseknoten 78, verbunden. Der Kondensator Cin ist größenmäßig so ausgelegt, dass er hochfrequente Oberwellen aus dem gleichgerichteten Signal an Knoten 76 herausfiltert (z. B. relativ klein: ~uF-Ebene). Es sollte sich verstehen, dass Cin nicht zur Energiespeicherung verwendet wird, sondern vielmehr zu Filterungszwecken verwendet wird und daher kein großer, sperriger Zwischenkreiskondensator ist, wie bei konventionellen 3-Stufen-Umrichtern üblich, bei dem der Zwischenkreiskondensator in der Millifarad-Größenordnung (~mF) vorliegen kann. Durch die verringerte Größe von Cin kann die Leistungsdichte erhöht und die Lebensdauer der Umwandlungsvorrichtung 20a verlängert werden.
  • Der DC-AC-Umrichter 68 ist elektrisch mit dem Ausgang des Gleichrichters 66 verbunden (d. h. verbunden über Knoten 76, 78). Der DC-AC-Umrichter 68 ist dafür ausgelegt, das erste (gleichgerichtete) DC-Signal an Knoten 76 in ein zweites AC-Signal umzuwandeln. Wie veranschaulicht, kann der DC-AC-Umrichter 68 vier Halbleiterschalter umfassen, die ausgewiesen sind als S1 , S2 , S3 , S4 und in einer Vollbrückenkonfiguration angeordnet sind, die mit einer zweiten Frequenz, und zwar einer Schaltfrequenz fs , arbeitet. Die zweite, die Schaltfrequenz fs , ist im Allgemeinen viel höher als die erste, die Netzfrequenz. Bei einer Ausführungsform kann die zweite, die Schaltfrequenz, zwischen ungefähr 135 kHz bis 500 kHz betragen, während die erste, die Netzfrequenz, 60 Hz (oder 50 Hz) betragen kann. Die Halbleiterschalter S1 , S2 , S3 , S4 können handelsübliche Komponenten umfassen, die auf dem Fachgebiet bekannt sind, nur als Beispiel eine GaN-High-Electron-Mobility-Transistor(HEMT)-Vorrichtung, wie beispielsweise einen Anreicherungsmodus-GaN-Transistor, bekannt der unter der Handelsbezeichnung und/oder Teilenummer GS66516T von GaN System Corp., Ann Arbor, Michigan, USA.
  • Drossel Ls ist zwischen dem DC-AC-Umrichter 68 und der Primärwicklung 42 elektrisch in Reihe geschaltet.
  • Der Transformator 40 bildet eine elektrische Isolationsvorrichtung und beinhaltet eine Primärwicklung 42 und eine elektrisch isolierte und magnetisch gekoppelte Sekundärwicklung 44. Der Transformator 40 ist, wie bekannt, gekennzeichnet durch ein Windungsverhältnis zwischen der Sekundärwicklung und der Primärwicklung.
  • Die zweite Stufe 36 der Umwandlungsvorrichtung 20a beinhaltet einen AC-DC-Umrichter 70 und einen Ausgangskondensator, ausgewiesen als Co .
  • Der AC-DC-Umrichter 70 ist mit der zweiten Wicklung 44 des Transformators 40 verbunden und dafür ausgelegt, das an der Sekundärwicklung 44 induzierte AC-Signal zu einem zweiten gleichgerichteten Ausgangssignal an Ausgangsknoten 80 umzuwandeln oder gleichzurichten. Das Ausgangssignal, das am Ausgangsknoten 80 von der einphasigen Umwandlungsvorrichtung 20a erzeugt wird, weist eine DC-Komponente und mindestens eine AC-Komponente auf, wobei die mindestens eine AC-Komponente Oberwelle zweiter Ordnung der Netzfrequenz beinhaltet (z. B. eine 120-Hz-Komponente für eine 60-Hz-Netzfrequenz).
  • Bei der veranschaulichten Ausführungsform kann der AC-DC-Umrichter 70 vier Halbleiterschalter umfassen, ausgewiesen als Schalter S5 , S6 , S7 , S8 , die in einer aktiven H-Brücken(Vollbrücken)-Schaltanordnung 70 angeordnet sind. Bei einer Ausführungsform wird die H-Brücken-Schaltanordnung 70 so gesteuert, dass sie mit der vorstehend genannten Schaltfrequenz fs arbeitet (d. h. die Schalter S1~S8 werden so gesteuert, dass sie mit der gleichen Schaltfrequenz fs arbeiten). Die Halbleiter-Schalter S5 , S6 , S7 , S8 können handelsübliche Komponenten umfassen, zum Beispiel eine GaN-High-Electron-Mobility-Transistor(HEMT)-Vorrichtung, wie beispielsweise einen Anreicherungsmodus-GaN-Transistor, bekannt der unter der Handelsbezeichnung und/oder Teilenummer GS66516T von GaN System Corp., Ann Arbor, Michigan, USA.
  • Der Ausgangskondensator Co ist über den Ausgang der H-Brücke 70 zwischen dem Ausgangsknoten 80 und einem Ausgangsmasseknoten 82 verbunden und ist größenmäßig so ausgelegt, dass er hochfrequente Oberwellen aus dem Ausgangssignal an Knoten 80 herausfiltert (z. B. relativ klein: ~uF-Ebene). Bei einer Ausführungsform kann der Kondensator Co eine Größe von etwa 100 µF aufweisen.
  • Die Umwandlungsvorrichtung 20a beinhaltet ferner eine elektronische Steuereinheit 46 (im Folgenden Steuerung 46), die dafür ausgelegt ist, eine gewünschte Steuerstrategie für den Betrieb der Umwandlungsvorrichtung 20a zu implementieren. Die Steuerung 46 beinhaltet einen Prozessor 48 und einen Speicher 50. Der Prozessor 48 kann Verarbeitungsfähigkeiten sowie eine Eingabe/Ausgabe(I/O)-Schnittstelle aufweisen, über die der Prozessor 48 mehrere Eingabesignale empfangen kann und mehrere Ausgabesignale (z. B. Gate-Treibersignale für Schalter M1~M4 und S1~S8) erzeugen kann. Der Speicher 50 ist zur Speicherung von Daten und Anweisungen oder Code (d. h. Software) für den Prozessor 48 vorgesehen. Der Speicher 50 kann verschiedene Formen von permanentem (d. h. nichtflüchtigem) Speicher, einschließlich Flash-Speicher oder Nur-Lese-Speicher (ROM), einschließlich verschiedener Formen programmierbarer Nur-Lese-Speicher (z. B. PROM, EPROM, EEPROM), und/oder nichtpermanentem Speicher, einschließlich Direktzugriffsspeicher (RAM), einschließlich statischer Direktzugriffsspeicher (SRAM), dynamische Direktzugriffsspeicher (DRAM) und synchroner dynamischer Direktzugriffsspeicher (SDRAM), beinhalten.
  • Obwohl in 2 nicht gezeigt, kann die Umwandlungsvorrichtung 20a außerdem eine Treiberschaltung zur Schnittstellenbildung zwischen den Ausgängen der Steuerung 46 und den Gate-Anschlüssen der Halbleiterschalter beinhalten. Bei einer Ausführungsform können solche Gate-Treibervorrichtungen/-schaltungen handelsübliche Komponenten umfassen, wie zum Beispiel einen handelsüblichen Chip, der auf dem Fachgebiet bekannt ist, wie beispielsweise einen Gate-Treiberchip, verfügbar unter der Teilenummer IXD_614 von IXYS Corporation, Milpitas, Kalifornien, USA. Bei anderen Ausführungsformen, die mit den vorliegenden Lehren übereinstimmen, kann eine verbesserte Gate-Treiberschaltung, welche nachstehend in Verbindung mit 6-10 beschrieben ist, insbesondere in Verbindung mit den vorstehend genannten GaN-Schaltvorrichtungen verwendet werden.
  • Der Speicher 50 speichert ausführbaren Code in Form einer Hauptsteuerlogik 51, die dafür ausgelegt ist, den Betrieb der Umwandlungsvorrichtung 20a gemäß einer gewünschten Steuerstrategie zu steuern. Die Hauptsteuerlogik 51 ist, wenn durch den Prozessor 48 ausgeführt, dafür ausgelegt, als Reaktion auf ein oder mehrere Eingangssignale, die verschiedenen Gate-Treibersignale für die Schalter M1~M4 und S1~S8 zu erzeugen. Die Hauptsteuerlogik 51 kann programmierte Logikblöcke beinhalten, um bestimmte Funktionen zu implementieren, einschließlich, aber ohne Einschränkung, Gleichrichterlogik 58, Blindleistungskompensations(BLK)-Logik 60, Nullspannungsschaltungs(NSS)-Logik 62 und, optional, Steuerlogik 64 für das aktive Filter-Tastverhältnis, wie zu sehen durch Bezugnahme auf die US-Anmeldung Nr. 15/198,887 , eingereicht am 30. Juni 2016 (die Anmeldung '887) mit dem Titel „ELECTRIC POWER CONVERSION APPARATUS HAVING SINGLE-PHASE AND MULTI-PHASE OPERATION MODES“, wobei diese Anmeldung '887 hiermit durch Bezugnahme aufgenommen ist, als wäre sie vollständig hierin dargelegt.
  • Die Netzgleichrichterlogik 58 ist dafür ausgelegt, die Gate-Treibersignale für die Schalter M1~M4 des Gleichrichters 66 zu erzeugen. Um dies zu erreichen, kann die Umwandlungsvorrichtung 20a einen Netzspannungssensor 52 (in Blockform gezeigt) beinhalten, der dafür ausgelegt ist, ein Signal auszugeben, das eine Netzspannung, einschließlich einer Polarität (d. h. positiv oder negativ) anzeigt. Der Spannungssensor 52 kann auf der Netzseite angeordnet sein (d. h. elektrisch verbunden mit der AC-Source 22), um die Netzspannung zu überwachen. Bei einer Ausführungsform kann der Netzspannungssensor 52 konventionelle Komponenten umfassen, die auf dem Fachgebiet bekannt sind.
  • 3 zeigt Zeitdiagramme der Gate-Treibersignale (d. h. Schaltsteuersignale), die durch die Netzgleichrichterlogik 58 der Steuerung 46 erzeugt werden. Der M1~M4- basierte H-Brückengleichrichter 66 wird die AC-Netzspannung in eine DC-Spannung gleichrichten. Die Schaltfrequenz von M1~M4 ist die gleiche wie bei der Netzspannung (z. B. 50-60 Hz). Es ist zu beachten, dass M1~M4 durch das Erfassen der Polarität der Netzspannung gesteuert werden. Demnach werden, wenn die Netzspannung positiv ist, M1 und M4 eingeschaltet (d. h. VGS von M1 und M4 ist hoch). Wenn die Netzspannung negativ ist, werden M2 und M3 eingeschaltet. Die Gate-Treibersignale für die Schalter M1 und M4 im Einklang, während Schalter M2 und M3 im Einklang arbeiten. Zusätzlich ist die Kombination aus M1M4 komplementär zu der Kombination aus M2M3. Insgesamt handelt es sich bei allen der Schalter M1 ~ M4 um aktive Schalter, die mit der Netzfrequenz, z. B. 60 Hz, gemäß den Nulldurchgängen der Ausgabe von Netzspannungssensor 52 arbeiten.
  • Unter erneuter Bezugnahme auf 2 ist eine Blindleistungskompensations(BLK)-Steuerlogik 60 im Allgemeinen dafür ausgelegt, den Betrieb (d. h. Leitung oder Nichtleitung) der Schalter S1~S8 in einer derartigen Weise zu handhaben, dass der Momentanstrom der AC-Source 22 so gesteuert wird, dass er in Phase mit der Momentanspannung der AC-Source 22 ist. Um einen einheitlichen oder nahezu einheitlichen Leistungsfaktor (d. h. einen Zustand, in dem die Spannung und der Strom auf Netzseite in Phase sind) zu erreichen, beinhaltet die Umwandlungsvorrichtung 20a einen Netzstromsensor 54. Bei einer Ausführungsform ist der Netzstromsensor 54 dafür ausgelegt, den Strom durch die Drossel 24 zu ermitteln und der Steuerung 46 ein Signal bereitzustellen, das den Pegel des aus der AC-Source 22 entnommenen elektrischen Stroms anzeigt. Bei diesem Signal handelt es sich somit um ein Netzstromanzeigesignal. Bei einer Ausführungsform implementiert die Steuerung 46, über die BLK-Logik 60, eine Blindleistungskompensation durch Steuerung der Gate-Treibersignale für die Schalter S1~S8. Diese ist nachstehend ausführlicher beschrieben. Der Netzstromsensor 54 kann konventionelle Komponenten umfassen, die auf dem Fachgebiet bekannt sind.
  • Eine Logik 62 zur Nullspannungsschaltung (NSS) ist im Allgemeinen dafür ausgelegt, die Schalter S1~S8 in einer derartigen Weise zu handhaben, dass sie vorzugsweise mit einer Spannung von Null oder nahe Null ein- und ausgeschaltet werden. Um die Nullspannungsschaltung zum Einschalten des Schalters aufrechtzuerhalten, sollte Strom, vor der Einschaltaktion, im Allgemeinen in umgekehrter Richtung von der Source zum Drain fließen, was einen Abfall der Schalterspannung auf Null bewirkt. Somit nimmt der Schalter, während der Schaltereinschaltung, nur die Stromänderung mit einer Spannung, die gegenwärtig vom Drain bis zur Source des Schalters vorliegt, vor, die immer nahe Null ist, was wiederum die Einschaltverluste eliminiert, um dadurch die NSS-Einschaltung zu erreichen. Für weitere Informationen kann Bezug genommen werden auf die US-Patentanmeldung Nr. 14/744,998 , eingereicht am 19. Juni 2015 (im Folgenden die Anmeldung '998 mit dem Titel „GATE DRIVE CIRCUIT“), wobei die Anmeldung '998 hiermit durch Bezugnahme aufgenommen ist, als wäre sie vollständig hierin dargelegt.
  • 4 zeigt Zeitdiagramme der Gate-Treibersignale (d. h. einen zweiten Satz von Schaltersteuersignalen) zur Steuerung des Betriebs der Schalter S1~S8 in einer Ausführungsform mit einzelner Schaltfrequenz. Bei der veranschaulichten Ausführungsform werden S1~S8 mit der gleichen Schaltfrequenz fs bei einem Tastverhältnis von 50 % betrieben. Um die hohe Systemleistungsdichte zu erreichen, sollte die Schaltfrequenz fs so hoch wie möglich sein. Die Gate-Treibersignale für S1 , S2 , S3 und S4 , S5 und S6 sowie S7 und S8 sind komplementär. Die Hauptsteuerlogik 51 ist dafür ausgelegt, eine Phasenverschiebung zwischen den Gate-Treibersignalen für S5 und S7 einzubringen. Eine Vielzahl von Faktoren, einschließlich der Schaltfrequenz fs und der ermittelten Phasenverschiebung zwischen S5 und S7 , entscheiden zusammengenommen über die von der Primärseite des Transformators 40 auf die Sekundärseite übertragene Leistung. Mit anderen Worten bieten die vorstehend genannten Faktoren zwei (2) Freiheitsgrade zur Steuerung der übertragenen Leistung. Um NSS zu erreichen, muss die S5 -zu-S7 -Phasenverschiebung unterdessen innerhalb eines bestimmten Bereichs liegen, was auch die Schaltfrequenz fs auf einen bestimmten Wert einschränkt. Der Strom durch Drossel Ls ist in 4 ebenfalls gezeigt, in zeitlicher Beziehung zu den Zuständen der Schalter S1~S8.
  • Die Hauptsteuerlogik 51, in Übereinstimmung mit der BLK-Logik 60 und der NSS-Logik 62, ermittelt mindestens zwei Parameter, ausgewiesen in 4-5 als g_full und w_full. Der Parameter g_full entspricht einer Zeitverzögerung zwischen S2 - und S8 -Abfallflanken, wohingegen der Parameter w_full einer Zeitverzögerung zwischen S1 - und S6 -Abfallflanken entspricht. Die S5 -zu-S7 -Phasenverschiebung ist zwischen g_full und w_full definiert, wie in 4 grafisch gezeigt.
  • 5 ist ein Zeitdiagramm, das Wellenformen der vorstehend beschriebenen Parameter g_full und w_full zeigt, wobei diese zwei Parameter von der Steuerung 46 verwendet werden, um die Phasenverschiebung zwischen S5 und S7 zu ermitteln. Der Parameter fs_full entspricht der Schaltfrequenz fs .
  • Bei einer Ausführungsform wird die Hauptsteuerlogik 51 durch die Steuerung 46 ausgeführt, wobei die Funktionen der Gleichrichterlogik 58, der BLK-Logik 60 und der NSS-Logik 62 gleichzeitig umgesetzt werden. In diesem Zusammenhang kann der w_full-Parameter durch die Steuerung 46 bestimmt werden, gemäß der Gleichung (1): w _ f u l l ( t ) : = 0,5 ⋅ ( | v ( t ) | − 2 ⋅ g _ f u l l ( t ) ⋅ | v ( t ) | ) V 2 ⋅ n _ f u l l
    Figure DE112017003627T5_0001
    wobei V(t) die auf der Netzseite des Wandlers 20a (d. h. Eingangsknoten 74 - 2) gemessene Spannung ist, V2 die gemessene Ausgangsspannung des Wandlers an Knoten 80 ist und n_full das Windungsverhältnis des Transformators 40 ist (d. h. Ns / Np, wobei Ns die Anzahl sekundärer Windungen ist und Np die Anzahl primärer Windungen ist). Der Parameter g_full in Gleichung (1) wird durch einen Systementwickler bestimmt, um NSS-Schaltung zu erzielen. Bei einer Ausführungsform gilt g_full = 0,5(gmin + gmax), wobei die Funktionen von gmin und gmax in den nachstehenden Gleichungen (2) und (3) gegeben sind: g m i n _ f u l l ( t ) : = 2 I s _ f u l l ⋅ L f ⋅ f s a | v ( t ) | + V 2 ⋅ n _ f u l l
    Figure DE112017003627T5_0002
     g m a x _ f u l l ( t ) : = V 2 2 ⋅ n _ f u l l 2 − V 2 ⋅ n _ f u l l ⋅ | v ( t ) | + 2 ⋅ ( | v ( t ) | ) 2 4 ⋅ V 2 2 ⋅ n _ f u l l 2 + 4 ⋅ ( | v ( t ) | ) 2
    Figure DE112017003627T5_0003
    wobei gmin durch die minimale Blindenergie zum Erreichen einer Nullspannungsschaltung (NSS) ermittelt wird und Is_full der minimale Strom zum Erreichen von NSS ist, Lf die Reiheninduktivität auf der Primärseite (dargestellt in 2 durch Ls) ist und fsa die maximale Systemschaltfrequenz ist. Die Variablen V(t) und V2 sind vorstehend definiert.
  • Der Parameter g_max wird darüber hinaus durch die monotone Zone der Regelgröße definiert (momentan übertragene Leistung vs. g_full).
  • Im Betrieb variiert die Steuerung 46 die Schaltfrequenz fs in Echtzeit während des Vorgangs. Mit anderen Worten variiert die Steuerung 46, die die Hauptsteuerlogik 51 (und die vorstehend genannten untergeordneten Logikmodule) ausführt, die Betriebsschaltfrequenz von S1~S8 während des Echtzeitbetriebs. Zunächst bestimmen die Schaltfrequenz der Schalter S1~S8 (d. h. fs_full oder hierin gelegentlich als fs bezeichnet) und der Parameter g_full zusammen die momentane Leistung. Des Weiteren wird der Parameter g_full durch g_full = 0,5(gmin + gmax) definiert, wie vorstehend angemerkt. Somit wird die Schaltfrequenz fs_full bestimmt durch die momentane Leistung und g_full, wie in nachstehender Gleichung (4):
  • f s _ f u l l ( t ) : = [ 2 ⋅ | v ( t ) | ⋅ ( 1 − 2 ⋅ w _ f u l l ( t ) ) ⋅ | v ( t ) | + 2 ⋅ V 2 ⋅ n _ f u l l ⋅ g _ f u l l ( t ) 4 ⋅ L f ⋅ P t r a n s _ f u l l ( t ) ⋅ ( 0,5 − g _ f u l l ( t ) ) , f s a ]
    Figure DE112017003627T5_0004
  • Darüber hinaus sollte es sich verstehen, dass die NSS-Implementierung die Schaltfrequenz einschränken kann. In diesem Zusammenhang bestimmen die Parameter g_full und fs_full zusammen die übertragene Leistung. Der Parameter g_full wird durch NSS bestimmt, und die Schaltfrequenz wird durch die erforderliche übertragene Leistung und den Parameter g_full (oder NSS) bestimmt. Zusätzlich erfordert eine Blindleistungskompensation (BLK), dass die von der Primärseite zur Sekundärseite des Transformators übertragene Leistung in Phase mit der AC-Eingangsspannung ist, die zusammen durch die Parameter g_full und fs_full bestimmt wird, wie vorstehend beschrieben.
  • Gate-Treiberschaltung. 6A-6B sind vereinfachte Ersatzschaltbilder einer Gate-Treiberschaltung, die jeweils einen Fluss elektrischen Stroms während eines Einschaltvorgangs und eines Ausschaltvorgangs zeigen. Der zugrundeliegende Mechanismus der Ansteuerung von Leistungsschaltern ist das Laden oder Entladen einer Eingangskapazität (Ciss ) der Schaltvorrichtung unter Verwendung eines jeweiligen Treiberkondensators (d. h. als eine Leistungsquelle).
  • 6A zeigt eine Leistungsschaltvorrichtung 84, die ein Gate 86, ein Drain 88, und eine damit verbundene Source 90 aufweist. Ebenfalls gezeigt sind die Kapazitäten Cgs , Cds und Cgd , die mit der Vorrichtung 84 verbunden sind, wobei diese jedoch keine einzelnen Komponenten sind, sondern vielmehr eine Eigenschaft der Vorrichtung selbst - teilweise begründet in deren Aufbau. Die Gate-Treiberschaltung ist modelliert unter Verwendung von einem Einschalttransistor Qon und einem Ausschalttransistor Qoff , die in einer Push-Pull-Anordnung verbunden, wobei die Push-Pull-Anordnung durch ein Gate-Steuersignal 92 gesteuert wird. 6A zeigt ferner Kondensatoren Con und Coff , die durch eine separate Leistungsquelle (nicht gezeigt) geladen werden und in dem Gate-Treibermechanismus verwendet werden, um die Gate-Eingangskapazität zu laden und zu entladen. Zuletzt zeigt 6A einen Gate-Treiberwiderstand Rg , der zwischen einem Ausgang der Gate-Treiberschaltung (d. h. dem gemeinsamen Knoten zwischen den Emittern von Qon und Qoff ) und dem Gate 86 der Schaltvorrichtung 84 verbunden ist. 6A zeigt, als starke Linie, den Pfad des elektrischen Stroms während eines Ausschaltvorgangs. Wie zu erkennen ist, beinhaltet dieser Pfad den Gate-Widerstand Rg , die Vorrichtung Cgs , den Ausschalttransistor Qoff sowie die Ausschalt-Source Coff . Diese Schaltung ist in 6B, bis auf die Darstellung des Pfads des elektrischen Stroms während des Einschaltvorgangs, im Wesentlichen repliziert. Wie zu erkennen ist, beinhaltet dieser Pfad ebenfalls den Gate-Widerstand Rg und die Vorrichtung Cgs , unterscheidet sich jedoch dahingehend, dass er stattdessen den Einschalttransistor Qon sowie die Einschalt-Source Con beinhaltet. Aufgrund der unterschiedlichen Pfade des elektrischen Stroms kann es theoretisch zu (einer) unterschiedlichen Schaltgeschwindigkeit(en) kommen, welche wiederum unterschiedliche Impedanz(en) der Gate-Treiberschleife mit sich bringt.
  • 7 ist ein vereinfachtes schematisches Diagramm einer Ausführungsform gemäß den vorliegenden Lehren. Diese Ausführungsform bietet Flexibilität beim unterschiedlichen Abändern der Schleife für die Ausschalt- und Einschaltvorgänge, was wiederum die Zeiteinteilung, Schaltgeschwindigkeiten usw. verändert. Es ist eine Vorrichtung 100a bereitgestellt, die für Leistungsschaltanwendungen geeignet ist und eine Gate-Treiberschaltung 102a beinhaltet. Die Gate-Treiberschaltung 102a ist dafür ausgelegt, separate Einschalt- und Ausschaltzeiten (-geschwindigkeiten) bereitzustellen durch Aufnahme eines Einschaltwiderstands (RON ) und eines separaten, möglicherweise unterschiedlich bewerteten Ausschaltwiderstands (ROFF ), die in den jeweiligen Lade- und Entladestrompfaden, die vorstehend in Verbindung mit 6A-6B beschrieben sind, angeordnet sind.
  • Unter anhaltender Bezugnahme auf 7 beinhaltet die Vorrichtung 100a eine Gate-Treiberschaltung 102a und eine Schaltvorrichtung 104a mit breiten Bandabstand (WBG), beispielsweise eine GaN-HEMT-Vorrichtung, die vorstehend erwähnt wurde, (z. B. kann handelsübliche Komponenten umfassen, zum Beispiel einen Anreicherungsmodus-GaN-Transistor, verfügbar unter der Handelsbezeichnung und/oder Teilenummer GS66516T von GaN Systems Corp., Ann Arbor, Michigan, USA).
  • Die Gate-Treiberschaltung 102a beinhaltet mindestens einen Gate-Treiberausgang 106 (d. h. in 7 sind zwei gezeigt, ausgewiesen als 1061 und 1062), die dafür ausgelegt ist, als Reaktion auf ein Gate-Steuersignal 108, das an einem Eingangsknoten der Gate-Treiberschaltung angelegt ist, mindestens ein entsprechendes Gate-Treibersignal an diesem zu erzeugen. Die Gate-Treiberschaltung 102a kann auch ein Paar Leistungsquellen beinhalten, etwa ein Paar Kondensatoren, ausgewiesen als 110 (CON ) und 112 (COFF ). Es können separate Schaltungen (nicht gezeigt) bereitgestellt werden, um diese Gate-Treiberkondensatoren 110, 112 zu laden. Die Kondensatoren 110 (CON ) und 112 (COFF ) sind dafür ausgelegt, jeweilige Einschalt- und Ausschaltspannungen gemäß der dargestellten Polarität bereitzustellen.
  • Die Schaltvorrichtung 104a beinhaltet ein Gate 114, ein Drain 116 und eine Source 118, wobei das Gate 114, in der veranschaulichten Ausführungsform, über das Paar Gate-Treiberwiderstände, und zwar einen Einschaltwiderstand 122 (auch als RON ausgewiesen) und einen separaten, potenziell unterschiedlich bewerteten Ausschaltwiderstand 122 (auch als ROFF ausgewiesen), elektrisch mit der Gate-Treiberschaltung 102a verbunden ist. Das Drain 116 und die Source 118 können dafür ausgelegt sein, elektrisch mit einer externen Schaltung oder Schaltungen (z. B. einer Source oder Sources, einer Last oder Lasten) verbunden zu werden, in Blockdiagramm der Einfachheit halber als Last 124 gezeigt. Es ist jedoch zu beachten, dass die Last 124 mit Vorrichtung 100a auf viele verschiedene Arten verbunden sein kann, die auf dem Fachgebiet bekannt sind, einschließlich eingebaut in einer Leistungsumwandlungsvorrichtung wie der, die in Verbindung mit 1-5 gezeigt und beschrieben ist.
  • Die Gate-Treiberschaltung 102a kann eine Push-Pull-Transistorschaltung 126 beinhalten, die mindestens einen Einschalttransistor 128 (QON ) und einen Ausschalttransistor 130 (QOFF ) umfasst, ausgewählt aus einem von (i) einem Paar bipolarer Sperrschichttransistoren (BJT) und (ii) einem Paar Feldeffekttransistoren mit CMOS-Gate-Treiber. Bei der veranschaulichten Ausführungsform kann ein Einschalttransistor 128 (QON ) einen bipolaren Sperrschichttransistor vom NPN-Typ umfassen, während ein Ausschalttransistor 130 (QOFF ) einen bipolaren Sperrschichttransistor vom PNP-Typ umfassen kann, die zum Beispiel in einer Emitter-Folgeregleranordnung elektrisch verbunden sind. Alternativ kann der Einschalttransistor 128 (QON ) einen Transistor vom NMOS-Typ umfassen, während der Ausschalttransistor 130 (QOFF ) einen Transistor vom PMOS-Typ umfassen kann.
  • Bei der veranschaulichten Ausführungsform kann der Einschaltwiderstand 122 (RON ) einen ersten Widerstandswert aufweisen und ist zwischen dem Einschalttransistor 128 und dem Gate 114 verbunden gezeigt, während der Ausschaltwiderstand 122 (ROFF ) einen zweiten Widerstandswert aufweisen kann und zwischen dem Ausschalttransistor 130 und dem Gate 114 verbunden gezeigt ist. Der erste Widerstand kann einen anderen Wert als der zweite Widerstand aufweisen, sodass sich eine Einschalt(Anstiegs)zeit der Schaltvorrichtung 104a von einer Ausschalt(Abnahme)zeit der Schaltvorrichtung 104a unterscheiden kann. Es ist zu beachten, dass der Strompfad des Einschaltvorgangs Ron (nicht jedoch Roff ), CGS (in 7 nicht gezeigt), QON und CON beinhaltet. Ferner ist zu beachten, dass der Strompfad des Ausschaltvorgangs Roff (nicht jedoch Ron ), CGS (in 7 nicht gezeigt), QOFF und COFF beinhaltet. Die vorstehende Anordnung ermöglicht eine verbesserte Flexibilität, welche ausgeübt werden kann, um die Einschalt- und Ausschaltgeschwindigkeit(en) so zu steuern, dass sie sich unterscheiden.
  • Bei Verwendung der Gate-Treiberschaltung aus 7 in Kombination mit, zum Beispiel, einer WBG-Schaltvorrichtung (z. B. GaN-HEMTs), würden die Einschalt-/Ausschaltwiderstände 120, 122 jedoch typischerweise zwischen der/den BJT-Transistorschaltung(en) und dem GaN-HEMT angeordnet sein, wodurch ein physischer Abstand der BJT-Schaltung von dem GaN-HEMT typischerweise getrennt oder erhöht werden kann. Bei herkömmlichen Silicium-Schaltern wirkt sich eine solche Trennung normalerweise nicht auf die Schaltleistung aus. Für sehr schnelle Schaltvorrichtungen, wie GaN-HEMTs, ist es wünschenswert, die Gate-Treiberschleife im größtmöglichen Umfang zu verkleinern (z. B. um die Gate-Treiber-Schleifeninduktivität im größtmöglichen Umfang zu reduzieren).
  • 8A-8B sind vereinfachte schematische Diagramme weiterer Ausführungsformen, die die vorstehend beschriebe Flexibilität beim Einstellen jeweiliger Einschalt- und Ausschaltgeschwindigkeiten aufweisen, zusätzlich aber die Leistungsschaltvorrichtung 104 mit der Gate-Treiberschaltung 12 integrieren, um so die Gate-Treiberschleife zu reduzieren und dadurch die Gate-Treiber-Schleifeninduktivität zu verringern.
  • 8A zeigt eine Vorrichtung 100b, welche, außer wie nachstehend beschrieben, die gleiche wie die Vorrichtung 100a aus 7 ist. In 8A werden ähnliche Bezugszeichen verwendet, wie in 7 verwendet wurden, welche jedoch das Suffix „b“ anstelle des Suffixes „a“ erhalten. 8A zeigt eine GaN-Schaltvorrichtung 104b, die die gleiche sein kann, wie vorstehend in 7 beschrieben, und die zusätzlich Kapazitäten Cgs , Cds und Cgd aufweist, die mit der Vorrichtung 104b selbst verbunden sind; allerdings handelt es sich bei diesen nicht um separate Komponenten, sondern vielmehr um eine Eigenschaft der Vorrichtung selbst - teilweise begründet in deren Aufbau. Des Weiteren sind die Einschalt- und Ausschalttransistoren als BJT-Vorrichtungen 128b, 130b gezeigt, wobei die Vorrichtung 128b ein BJT vom NPN-Typ ist und die Vorrichtung 130b ein BJT vom PNP-Typ ist.
  • Ein einzelner Gate-Treiberwiderstand 132 ist zwischen dem Ausgangsknoten 106b der Gate-Treiberschaltung 102b und dem Gate 114 der GaN-Vorrichtung 104b bereitgestellt. Es sind ein Einschaltwiderstand 134 (RON ) und ein separater Ausschaltwiderstand 136 (ROFF ) bereitgestellt, von denen jeder jeweilige erste und zweite Widerstandswerte aufweist. Der Einschaltwiderstand 134 (RON ) ist zwischen dem Kollektor des Einschalttransistors 128b und dem positiven Anschluss des Gate-Treiberkondensators (Leistungsquelle) 110 angeordnet. Der Ausschaltwiderstand 136 (ROFF ) ist zwischen dem Kollektor des Ausschalttransistors 130b und dem negativen Anschluss des Treiberkondensators (Leistungsquelle) 112 angeordnet. Es sollte sich verstehen, dass der Strompfad des Einschaltvorgangs, genau wie in 7, Ron (nicht jedoch Roff ), Rg , CGS (in 7 nicht gezeigt), QON und CON beinhaltet. Ferner ist zu beachten, dass der Strompfad des Ausschaltvorgangs Roff (nicht jedoch Ron ), Rg , CGS (in 7 nicht gezeigt), QOFF und COFF beinhaltet. Die vorstehende Anordnung ermöglicht eine verbesserte Flexibilität, welche ausgeübt werden kann, um die Einschalt- und Ausschaltgeschwindigkeit(en) so zu steuern, dass sie sich unterscheiden.
  • Anders als bei der Ausführungsform aus 7 sind jedoch alle von dem Einschalt- und dem Ausschalttransistor 128b, 130b, der Schaltvorrichtung 104b und dem Gate-Treiberwiderstand 132 (Rg ), rein beispielhaft, innerhalb derselben integrierten Schaltung (IC) integriert, was die Gate-Treiber-Schleifeninduktivität, aufgrund einer Verringerung mindestens der Distanz erforderlicher elektrischer Verbindungen, deutlich reduzieren kann. Mit anderen Worten integriert die Ausführungsform aus 8A Q on, Qoff , Rg und den GaN-HEMT miteinander, um eine IC auf einem Chip umzusetzen, wodurch die Gate-Treiber-Schleifeninduktivität deutlich kleiner wird.
  • Es sollte sich verstehen, dass der Einschalt- und der Ausschaltwiderstand 134, 136 außerhalb der/dem integrierten Schaltung/Paket platziert werden können, um dem Systementwickler dadurch zu ermöglichen, gewünschte Werte für die Widerstände 134, 136 auszuwählen, um damit die Schaltgeschwindigkeit(en) anzupassen, wie vorstehend beschrieben. Der in dieser Ausführungsform erreichte Effekt ist ähnlich zu 7; die Ausführungsform aus 8A erzielt jedoch einen höheren Grad der Systemintegration.
  • 8B ist abgesehen von der Verwendung von Transistoren 128c, 130c vom CMOS-Gate-Treibertyp, wie beispielsweise Feldeffekttransistoren vom NMOSbeziehungsweise PMOS-Typ, die gleiche wie 8A. Im Zusammenhang mit der Ausführungsform aus 8B sind die Bezugszeichen die gleichen wie in 8A, abgesehen von den Bezugszeichen, die eine angefügte Endung „c“ anstelle von einer angehängten Endung „b“ wie in 8A beinhalten.
  • 9 ist eine schematische und schaubildliche Ansicht einer Vorrichtung 100d gemäß einer weiteren Ausführungsform. Die Vorrichtung 100d kann die gleiche sein wie Vorrichtung 100b und 100c, außer wie nachstehend angegeben. Diesbezüglich sind der Einschalttransistor 128d (Qon), Ausschalttransistor 130d (Qoff), die Schaltvorrichtung 104d (z. B. GaN-HEMT) und der Gate-Treiberwiderstand 138 der Vorrichtung 100d auf einem Halbleiter-Die oder Substrat 140 ausgebildet und zusammen in einer integrierten Schaltung/Packung integriert. Wie bei Vorrichtung 100b, 100c können der Einschalttransistor 128d und der Ausschalttransistor 130d jeweils unter Verwendung von einem von (i) bipolaren Sperrschichttransistoren wie NPN- und PNP-BJTs oder (ii) Feldeffekttransistoren mit CMOS-Gate-Treiber wie NMOS- und PMOS-FETs implementiert sein. Zudem kann der Gate-Treiberwiderstand 138, wie gezeigt, so angeordnet sein, dass er die verbundenen Emitter der Transistoren 128d, 130d des Gates 114 der Schaltvorrichtung 104d elektrisch verbindet. Diese Anordnung reduziert die Verbindungsdistanz und verringert und/oder eliminiert zudem die Anzahl der metallischen Verbindungen dazwischen, sodass die Induktivität der Gate-Treiberschleife verringert wird. 9 zeigt zusätzlich ein Gate-Steuersignal 142, beispielsweise ein Pulsweitenmodulations(PWM)-Signal (z. B. erzeugt durch Steuerung 46 - 2), das auf die gemeinsam verbundenen Basisanschlüsse der Transistoren 128d, 130d angewendet dargestellt ist.
  • 10-11 sind Zeitdiagramme, die ein Gate-Steuersignal und das resultierende Gate-zu-Source-Signal (VGS ) zeigen. Im Einzelnen zeigt 10 ein Gate-Steuersignal 142, das mindestens einen AUS-Zustand 144 und einen EIN-Zustand 146 beinhaltet. Bei einer Ausführungsform ist der EIN-Zustand 146, wenn bestätigt, dafür ausgelegt, den Zielschalter, beispielsweise die Schaltvorrichtung 104d, einzuschalten, während der AUS-Zustand 144, wenn bestätigt, im Gegenzug dafür ausgelegt ist, den Zielschalter 104d auszuschalten. Wie in 9 gezeigt, wird das Gate-Steuersignal 142 am Eingang der Gate-Treiberschaltung 26d angelegt.
  • 11 ist mit 10 entlang der Zeitachse ausgerichtet und zeigt die resultierende Gate-zu-Source-Spannung (VGS ) der Schaltvorrichtung. Es kommt zu einer Zeitverzögerung 148 (tdon ) zwischen dem Zeitpunkt, zu dem das Gate-Steuersignal 142 bestätigt wird, und dem Zeitpunkt, zu dem das Laden der Vorrichtungseingangskapazität (CGS ) beginnt. Diese Verzögerung kann, zumindest teilweise, auf den Einschalttransistor und eine Einschaltverzögerung vor Beginn der Leitung zurückgeführt werden. Danach erfährt die Gate-zu-Source-Spannung VGS über einen Zeitraum 150 (tr) hinweg, der der Zeit entspricht, die es dauert, um die Eingangskapazität CGS über RON und Rg zu laden, einen Spannungsanstieg. Wenn das Gate-Steuersignal 142 abgewiesen wird, kommt es ebenfalls zu einer Verzögerung 152 (tdoff ), die, zumindest teilweise, auf die Zeit, bis sich der Einschalttransistor 128d ausschaltet und sich der Ausschalttransistor 130d einschaltet und das Entladen beginnt, zurückzuführen ist. Danach gibt es einen Zeitraum 154 (tf ), in dem VGS von einem hohen Pegel, der ausreicht, um ein Leiten der Schaltvorrichtung 104d zu bewirken, auf einen reduzierten Pegel fällt, der ausreicht, um die Schaltvorrichtung 104d auszuschalten. Der Zeitraum 154 entspricht der Zeit zum Entladen von CGS über ROFF und Rg mittels Qoff . Es sollte sich verstehen, dass im Fall einer WBG-Schaltvorrichtung, insbesondere einer GaN-HEMT-Vorrichtung, eine negative Gate-zu-Source-Spannung bevorzugt werden kann, um den Schalter auszuschalten. Dementsprechend wird, wie zum Beispiel in 9 gezeigt, eine Source 112 negativer Polarität (z. B. ein Kondensator) nicht nur verwendet, um CGS zu entladen, sondern vorzugsweise auch, um CGS negativ zu laden, sodass VGS negativ wird, wodurch eine verlässliche Ausschaltung der GaN-HEMT-Vorrichtung sichergestellt wird.
  • Lediglich als Beispiel kann RON bei einer Ausführungsform etwa 10 Ohm betragen, ROFF 1 Ohm betragen und RG 1 Ohm betragen. Es sollte sich jedoch verstehen, dass ein Vorteil der vorliegenden Lehren in der Flexibilität liegt, und dass die tatsächlichen Werte für RON , ROFF und RG , abhängig von den Zeit-/Geschwindigkeitsvorgaben einer bestimmten Anwendung, stark variieren können.
  • Ausführungsformen gemäß den vorliegenden Lehren setzen eine integrierte Gate-Treiberschaltung und Leistungsschaltvorrichtung, wie eine WBG-Schaltvorrichtung (z. B. GaN-HEMT) um, die die Gate-Treiber-Schleifeninduktivität reduziert. Dies hat eine Reihe von Vorteilen, einschließlich zumindest einer Reduzierung des Schwingens an dem Gate-Anschluss der Schaltvorrichtung. Dies reduziert die Gate-Schleifeninduktivität und ermöglicht es einem Benutzer gleichzeitig, die Schaltgeschwindigkeiten durch beliebiges Ändern der Werte Ron und Roff anzupassen, insbesondere bei GaN-Vorrichtungen, die sehr empfindlich gegenüber externer Schleifeninduktivität sind. Ausführungsformen gemäß den vorliegenden Lehren können daher eine verbesserte Flexibilität beim Anpassen der Schaltgeschwindigkeit(en) ermöglichen, beispielsweise durch Ermöglichung separater Einschalt- und Ausschaltgeschwindigkeiten.
  • Es sollte sich verstehen, dass eine elektronische Steuereinheit, wie hierin beschrieben, eine herkömmliche Verarbeitungsvorrichtung, wie im Stand der Technik bekannt, beinhalten kann, die in der Lage ist, programmierte Anweisungen, die in einem dazugehörigen Speicher gespeichert werden, auszuführen, die alle in Übereinstimmung mit der hierin beschriebenen Funktionalität arbeiten. Soweit die hierin beschriebenen Verfahren in Software ausgeführt sind, kann die resultierende Software in einem dazugehörigen Speicher gespeichert werden und kann zudem die Mittel zur Durchführung solcher Verfahren bilden. Eine Implementierung bestimmter Ausführungsformen, wenn dies in Software geschieht, würde, angesichts der befähigenden Beschreibung, nicht mehr als eine routinemäßige Anwendung von Programmierkenntnissen eines Durchschnittsfachmanns erfordern. Eine derartige elektronische Steuereinheit kann ferner von einem Typ sein, der sowohl ROM als auch RAM, eine Kombination aus nichtflüchtigem Speicher und flüchtigem (modifizierbarem) Speicher, aufweist, sodass eine beliebige Software gespeichert werden kann und dennoch eine Speicherung und Verarbeitung dynamisch erzeugter Daten und/oder Signale möglich ist.
  • Obgleich vorstehend nur bestimmte Ausführungsformen zu einem gewissen Genauigkeitsgrad beschrieben wurden, könnte ein Fachmann zahlreiche Veränderungen an den offenbarten Ausführungsformen vornehmen, ohne vom Schutzumfang dieser Offenbarung abzuweichen. Es ist beabsichtigt, dass die gesamte in der vorstehenden Beschreibung enthaltene oder in den zugehörigen Zeichnungen gezeigte Sache als rein veranschaulichend und nicht einschränkend ausgelegt wird. Es können Änderungen im Detail oder am Aufbau vorgenommen werden, ohne von der Erfindung, wie in den beigefügten Ansprüchen definiert, abzuweichen.
  • Jedwedes Patent, Veröffentlichung oder anderes Offenbarungsmaterial, vollständig oder teilweise, das hierin durch Bezugnahme als aufgenommen gilt, ist hierin nur in dem Umfang aufgenommen, dass die aufgenommenen Materialien nicht mit vorhandenen Definitionen, Erklärungen oder anderen in dieser Offenbarung dargelegten Offenbarungsmaterialien in Widerspruch stehen. Als solches und soweit erforderlich ersetzt die Offenbarung, wie hierin ausdrücklich dargelegt, jedwedes widersprüchliche Material, das hierin durch Bezugnahme aufgenommen ist. Jedes Material, oder Teile davon, das durch Bezugnahme als hierin aufgenommen gilt, das jedoch mit vorhandenen Definitionen, Erklärungen oder anderen hierin dargelegten Offenbarungsmaterialien in Widerspruch steht, wird nur in dem Maße aufgenommen, dass kein Widerspruch zwischen dem aufgenommenen Material und dem vorhandenen Offenbarungsmaterial entsteht.
  • Während eine oder mehrere bestimmte Ausführungsformen gezeigt und beschrieben wurden, wird ein Fachmann verstehen, dass verschiedene Modifikationen vorgenommen werden können, ohne vom Grundgedanken und Schutzumfang der vorliegenden Lehren abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 62365157 [0001]
    • US 15198887 [0015, 0037]
    • US 14789412 [0020]
    • US 14744998 [0041]

Claims (20)

  1. Vorrichtung, umfassend: eine Gate-Treiberschaltung, die mindestens einen Gate-Treiberausgang aufweist, der dafür ausgelegt ist, ein Gate-Treibersignal an dem Gate-Treiberausgang als Reaktion auf ein Gate-Steuersignal an einem Eingang davon zu erzeugen; eine Schaltvorrichtung mit breitem Bandabstand (WBG), die ein Gate, ein Drain und eine Source aufweist, wobei das Gate der WBG-Schaltvorrichtung mit der Gate-Treiberschaltung über einen Gate-Treiberwiderstand elektrisch verbunden ist, wobei das Drain und die Source dafür ausgelegt sind, elektrisch mit einer Last verbunden zu werden; wobei die Gate-Treiberschaltung eine Push-Pull-Transistorschaltung beinhaltet, die mindestens einen Einschalttransistor und einen Ausschalttransistor umfasst, ausgewählt aus einem von (i) einem Paar bipolarer Sperrschichttransistoren (BJT) und (ii) einem Paar Feldeffekttransistoren mit CMOS-Gate-Treiber, wobei die Gate-Treiberschaltung ferner einen Einschaltwiderstand, der einen ersten, mit dem Einschalttransistor verbundenen Widerstandswert aufweist, und einen Ausschaltwiderstand, der einen zweiten, mit dem Ausschalttransistor verbundenen Widerstandswert aufweist, beinhaltet.
  2. Vorrichtung nach Anspruch 1, wobei der Einschalttransistor und der Ausschalttransistor jeweils einen NPN-Transistor und einen PNP-Transistor umfassen, wobei der NPN-Transistor und der PNP-Transistor in einem Emitter-Folgeregleraufbau angeordnet sind, wobei ein erster Emitter des NPN-Transistors mit einem zweiten Emitter des PNP-Transistors an einem gemeinsamen Knoten verbunden ist, der den Gate-Treiberausgang definiert.
  3. Vorrichtung nach Anspruch 2, wobei der gemeinsame Knoten direkt mit dem Gate-Treiberwiderstand verbunden ist.
  4. Vorrichtung nach Anspruch 3, wobei der Gate-Treiberwiderstand direkt mit dem Gate der WBG-Schaltvorrichtung verbunden ist.
  5. Vorrichtung nach Anspruch 2, wobei der Einschaltwiderstand elektrisch zwischen einem Kollektoranschluss des NPN-Transistors und einer Leistungsquelle verbunden ist.
  6. Vorrichtung nach Anspruch 5, wobei die Leistungsquelle eine Leistungsquelle mit positiver Polarität umfasst.
  7. Vorrichtung nach Anspruch 2, wobei der Ausschalttransistor elektrisch zwischen einem Kollektoranschluss des PNP-Transistors und einer Leistungsquelle verbunden ist.
  8. Vorrichtung nach Anspruch 7, wobei die Leistungsquelle eine Leistungsquelle mit negativer Polarität umfasst.
  9. Vorrichtung nach Anspruch 2, wobei jeweilige Gate-Anschlüsse des NPN-Transistors und des PNP-Transistors an einem Eingangsknoten, der den Gate-Treiberschaltungseingang definiert, an dem das Gate-Steuersignal angelegt ist, elektrisch verbunden.
  10. Vorrichtung nach Anspruch 1, wobei die WBG-Schaltvorrichtung einen High Electron Mobility Transistor (HEMT) umfasst.
  11. Vorrichtung nach Anspruch 10, wobei der HEMT eine GaN-High-Electron-Mobility-Transistor(HEMT)-Vorrichtung umfasst.
  12. Vorrichtung nach Anspruch 1, wobei der Einschalttransistor, der Ausschalttransistor, der Gate-Treiberwiderstand und die WBG-Schaltvorrichtung auf einem gemeinsamen Substrat gebildet sind.
  13. Vorrichtung nach Anspruch 12, wobei der Einschaltwiderstand und der Ausschaltwiderstand nicht auf dem gemeinsamen Substrat angeordnet sind.
  14. Vorrichtung nach Anspruch 12, wobei das gemeinsame Substrat in einem integrierten Schaltungspaket angeordnet ist.
  15. Vorrichtung nach Anspruch 1, wobei das Gate-Steuersignal ein Pulsweitenmodulations(PWM)-Signal umfasst.
  16. Vorrichtung nach Anspruch 1, wobei der Einschalttransistor und der Ausschalttransistor jeweils NMOS- und PMOS-Feldeffekttransistoren umfassen.
  17. Vorrichtung nach Anspruch 1, ferner umfassend eine elektronische Steuereinheit, die dafür ausgelegt ist, die Gate-Treiberschaltung gemäß einer Nullspannungsschaltungs(NSS)-Strategie zu steuern.
  18. Vorrichtung nach Anspruch 17, wobei die elektronische Steuereinheit dafür ausgelegt ist, die Gate-Treiberschaltung beim Übergang des Gate-Treibersignals vom Aus-Zustand zum Ein-Zustand gemäß der NSS-Strategie zu steuern.
  19. Vorrichtung nach Anspruch 1, wobei die Gate-Treiberschaltung und die WBG-Schaltvorrichtung in einer Brückenschaltung verwendet werden.
  20. Vorrichtung nach Anspruch 1, wobei sich der erste Widerstandswert von dem zweiten Widerstandswert derart unterscheidet, dass sich eine Einschaltgeschwindigkeit der WBG-Schaltvorrichtung von einer Ausschaltgeschwindigkeit der WBG-Schaltvorrichtung unterscheidet.
DE112017003627.5T 2016-07-21 2017-07-20 Gate-Treiberschaltung für Leistungsumwandlungsvorrichtung Pending DE112017003627T5 (de)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201662365157P 2016-07-21 2016-07-21
US62/365,157 2016-07-21
US15/287,144 2016-10-06
US15/287,144 US9748949B1 (en) 2016-07-21 2016-10-06 Gate drive circuit for power conversion apparatus
PCT/IB2017/054410 WO2018015924A2 (en) 2016-07-21 2017-07-20 Gate drive circuit for power conversion apparatus

Publications (1)

Publication Number Publication Date
DE112017003627T5 true DE112017003627T5 (de) 2019-04-11

Family

ID=59561235

Family Applications (2)

Application Number Title Priority Date Filing Date
DE112017003627.5T Pending DE112017003627T5 (de) 2016-07-21 2017-07-20 Gate-Treiberschaltung für Leistungsumwandlungsvorrichtung
DE112017003652.6T Pending DE112017003652T5 (de) 2016-07-21 2017-07-20 Hybridschalter mit GaN-HEMT und MOSFET

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE112017003652.6T Pending DE112017003652T5 (de) 2016-07-21 2017-07-20 Hybridschalter mit GaN-HEMT und MOSFET

Country Status (4)

Country Link
US (3) US9735771B1 (de)
CN (2) CN109690951B (de)
DE (2) DE112017003627T5 (de)
WO (2) WO2018015921A2 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107959491B (zh) * 2017-12-29 2024-03-19 英迪迈智能驱动技术无锡股份有限公司 一种高效节能型p+n沟道驱动电路
US10778114B2 (en) 2018-01-31 2020-09-15 Gan Systems Inc. Enhanced performance hybrid three-level inverter/rectifier
US10686411B2 (en) * 2018-06-27 2020-06-16 Zhanming LI Gate drivers and voltage regulators for gallium nitride devices and integrated circuits
FR3084801B1 (fr) * 2018-08-06 2020-08-28 Commissariat Energie Atomique Circuit de commande de bras d'onduleur
CN112805910A (zh) * 2018-08-08 2021-05-14 黑拉有限责任两合公司 硅基设备的性能增强
CN113571515B (zh) 2020-04-29 2024-04-09 广东致能科技有限公司 一种驱动电路、驱动ic以及驱动系统
CN113765339A (zh) * 2020-06-01 2021-12-07 株式会社村田制作所 避免并联式半导体开关中的寄生振荡的方法及对应的装置
US11489441B2 (en) * 2020-06-02 2022-11-01 Texas Instruments Incorporated Reference voltage generation circuits and related methods
US11677396B2 (en) * 2020-12-16 2023-06-13 Gan Systems Inc. Hybrid power stage and gate driver circuit
US11747390B2 (en) 2021-01-15 2023-09-05 Innoscience (Suzhou) Technology Co., Ltd. Apparatus and method for measuring dynamic on-resistance of GaN-based device
CN112928808B (zh) * 2021-01-28 2022-12-13 湖南炬神电子有限公司 一种GaN充电器控制电路
DE102022208138A1 (de) 2022-08-04 2024-02-15 Zf Friedrichshafen Ag Verfahren zur Ansteuerung einer Schaltungsanordnung für Leistungshalbleiter eines Inverters, sowie Schaltungsanordnung

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69025045T2 (de) * 1989-12-04 1996-05-30 Toshiba Kawasaki Kk Leistungswandler vom Brückentyp mit verbessertem Wirkungsgrad
JPH08195663A (ja) * 1994-11-14 1996-07-30 Fuji Electric Co Ltd スイッチング半導体素子の制御回路
US6172550B1 (en) * 1996-08-16 2001-01-09 American Superconducting Corporation Cryogenically-cooled switching circuit
WO2002095914A2 (en) * 2001-02-06 2002-11-28 Harman International Industries, Inc. Half-bridge gate driver circuit
GB0208600D0 (en) * 2002-04-15 2002-05-22 Nottingham University Power converter
KR100684794B1 (ko) 2005-08-11 2007-02-20 삼성에스디아이 주식회사 플라즈마 표시 장치 및 게이트 구동 장치
JP5186095B2 (ja) 2006-10-02 2013-04-17 株式会社日立製作所 ゲート駆動回路
US8243476B2 (en) * 2007-05-09 2012-08-14 International Rectifier Corporation HEMT/GaN half-bridge circuit
US7965126B2 (en) 2008-02-12 2011-06-21 Transphorm Inc. Bridge circuits and their components
CN101847377B (zh) * 2009-03-27 2012-05-30 北京京东方光电科技有限公司 液晶显示器栅极驱动装置
JP5130310B2 (ja) * 2010-03-17 2013-01-30 日立アプライアンス株式会社 電圧駆動型半導体素子のゲート駆動回路及び電力変換装置
US20120235710A1 (en) * 2011-03-15 2012-09-20 Infineon Technologies Ag Circuit Arrangement with a MOSFET and an IGBT
JP5854895B2 (ja) 2011-05-02 2016-02-09 三菱電機株式会社 電力用半導体装置
DE112012006181B4 (de) 2012-04-06 2017-08-31 Mitsubishi Electric Corporation Komposithalbleiterschaltvorrichtung
US20130321038A1 (en) * 2012-06-01 2013-12-05 Wei Zhao Drive way for FET
US20140225163A1 (en) * 2013-02-11 2014-08-14 International Rectifier Corporation Inverter Circuit Including Short Circuit Protected Composite Switch
US9406674B2 (en) * 2013-07-12 2016-08-02 Infineon Technologies Americas Corp. Integrated III-nitride D-mode HFET with cascoded pair half bridge
US9443938B2 (en) * 2013-07-19 2016-09-13 Transphorm Inc. III-nitride transistor including a p-type depleting layer
US9443787B2 (en) * 2013-08-09 2016-09-13 Infineon Technologies Austria Ag Electronic component and method
WO2015097836A1 (ja) 2013-12-27 2015-07-02 株式会社日立産機システム 電力変換装置および電力変換装置の制御方法
US9735238B2 (en) * 2014-01-15 2017-08-15 Virginia Tech Intellectual Properties, Inc. Avoiding internal switching loss in soft switching cascode structure device
US9509284B2 (en) * 2014-03-04 2016-11-29 Infineon Technologies Austria Ag Electronic circuit and method for operating a transistor arrangement
US9722581B2 (en) 2014-07-24 2017-08-01 Eaton Corporation Methods and systems for operating hybrid power devices using driver circuits that perform indirect instantaneous load current sensing
JP6238860B2 (ja) 2014-09-01 2017-11-29 三菱電機株式会社 電力用スイッチングデバイス駆動回路
US9536967B2 (en) * 2014-12-16 2017-01-03 Transphorm Inc. Recessed ohmic contacts in a III-N device
US9484908B1 (en) 2015-06-19 2016-11-01 Hella Corporate Center Usa, Inc. Gate drive circuit

Also Published As

Publication number Publication date
CN109690951B (zh) 2023-09-12
WO2018015921A2 (en) 2018-01-25
US20180026628A1 (en) 2018-01-25
WO2018015921A3 (en) 2018-03-01
CN109643994A (zh) 2019-04-16
DE112017003652T5 (de) 2019-04-04
US9954522B2 (en) 2018-04-24
CN109690951A (zh) 2019-04-26
WO2018015924A3 (en) 2018-03-01
US9735771B1 (en) 2017-08-15
US9748949B1 (en) 2017-08-29
CN109643994B (zh) 2023-10-13
WO2018015924A2 (en) 2018-01-25

Similar Documents

Publication Publication Date Title
DE112017003627T5 (de) Gate-Treiberschaltung für Leistungsumwandlungsvorrichtung
DE112018001480T5 (de) Vorrichtung zur Realisierung einer schnellen Batterieladung und eines Motorantriebs für Elektrofahrzeuge unter Verwendung eines AC/DC-Wandlers
DE102018112088A1 (de) Pwm-gesteuerter resonanzwandler
DE112017006120T5 (de) Bootstrap-kondensator-überspannungs-überwachungsschaltung für wandler auf gan-transistorbasis
EP3028377B1 (de) Gleichspannungswandler
DE102010031615A1 (de) Ladevorrichtung mit galvanischer Trennung und vielfältigen Betriebsarten
DE102015114371A1 (de) System und verfahren für einen schalter mit einem selbstleitenden transistor und einem selbstsperrenden transistor
DE102011087368A1 (de) Anordnung und verfahren zum bootstrapping eines schaltertreibers
DE102010043556A1 (de) Vorrichtung und Verfahren zum Kommutieren von Induktivitätsströmen unter Verwendung eines Matrix-Umrichters
DE102014107815A1 (de) System und Verfahren zum Ansteuern von Transistoren
DE112017007042T5 (de) Leistungswandlervorrichtung
EP2863528A1 (de) Einsatz eines Wechselrichters als Gleichstrom-Wander
DE102011087431A1 (de) Anordnung und Verfahren zum Treiben eines Kaskodenschalters
DE102017102103A1 (de) System und verfahren für einen kaskodeschalter
DE102018109434A1 (de) Minimieren des klingelns bei halbleitervorrichtungen mit großem bandabstand
DE112022003262T5 (de) Multi-Niveau-Strukturen und Verfahren für Schaltnetzteile
DE102017108646A1 (de) Verfahren und vorrichtung zum effizienten schalten in semiresonanten leistungswandlern
DE102008010467A1 (de) Schaltungsanordnung und Verfahren zum verlustarmen Schalten einer Schaltungsanordnung
DE102017101272A1 (de) Treiber für einen High-Side-Schalter eines Kaskodenschalters
DE102020105507A1 (de) Spannungsbegrenzermodul, spannungsbegrenzervorrichtung und leistungsumsetzvorrichtung
DE112012001853T5 (de) Leistungsmodul mit einem Mehrfach-Resonanz-Schaltkreis (Ausführungsformen)
DE60109473T2 (de) Resonanzumsetzer
DE102018110808A1 (de) Halbbrückenschaltung
WO2018145899A1 (de) Dc/dc-wandler mit vollbrückenansteuerung
DE102010038511A1 (de) Überspannungsschutzschaltung für mindestens einen Zweig einer Halbbrücke, Wechselrichter, Gleichspannungswandler und Schaltungsanordnung zum Betrieb einer elektrischen Maschine

Legal Events

Date Code Title Description
R082 Change of representative

Representative=s name: HL KEMPNER PATENTANWAELTE, SOLICITORS (ENGLAND, DE

Representative=s name: HL KEMPNER PATENTANWALT, RECHTSANWALT, SOLICIT, DE

R012 Request for examination validly filed