DE112017003652T5 - Hybridschalter mit GaN-HEMT und MOSFET - Google Patents

Hybridschalter mit GaN-HEMT und MOSFET Download PDF

Info

Publication number
DE112017003652T5
DE112017003652T5 DE112017003652.6T DE112017003652T DE112017003652T5 DE 112017003652 T5 DE112017003652 T5 DE 112017003652T5 DE 112017003652 T DE112017003652 T DE 112017003652T DE 112017003652 T5 DE112017003652 T5 DE 112017003652T5
Authority
DE
Germany
Prior art keywords
gate drive
drive signal
gate
mosfet
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112017003652.6T
Other languages
English (en)
Inventor
Juncheng LU
Hua Bai
Hui Teng
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hella GmbH and Co KGaA
Original Assignee
Hella GmbH and Co KGaA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hella GmbH and Co KGaA filed Critical Hella GmbH and Co KGaA
Publication of DE112017003652T5 publication Critical patent/DE112017003652T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/28—Modifications for introducing a time delay before switching
    • H03K17/284—Modifications for introducing a time delay before switching in field effect transistor switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0635—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors and diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H01L29/7805—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode in antiparallel, e.g. freewheel diode
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/337—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only in push-pull configuration
    • H02M3/3376—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only in push-pull configuration with automatic control of output voltage or current
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/04123—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/12—Modifications for increasing the maximum permissible switched current
    • H03K17/122—Modifications for increasing the maximum permissible switched current in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H03K17/163—Soft switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
    • H03K17/602—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H03K17/6872—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor using complementary field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electronic Switches (AREA)
  • Power Conversion In General (AREA)

Abstract

Eine Hybridschaltervorrichtung umfasst eine Gate-Ansteuerschaltung, die ein Gate-Ansteuersignal erzeugt, und einen GaN-Transistor mit hoher Elektronenbeweglichkeit (high electron mobility transistor - HEMT) mit einem ersten Gate, einem ersten Drain und einer ersten Source. Ein Silicium(Si)-MOSFET weist ein zweites Gate, einen zweiten Drain und eine zweite Source auf. Der GaN-HEMT und der Si-MOSFET sind in einer Parallelanordnung verbunden, so dass (i) der erste Drain und der zweite Drain elektrisch verbunden sind und (ii) die erste Source und die zweite Source elektrisch verbunden sind. Das zweite Gate ist mit dem Ausgang der Gate-Ansteuerschaltung verbunden, um das Gate-Ansteuersignal zu empfangen. Ein Verzögerungsblock weist einen Eingang auf, der mit dem Ausgang der Gate-Ansteuerschaltung verbunden ist, und ein Ausgang des Verzögerungsblocks ist dazu ausgestaltet, ein verzögertes Gate-Ansteuersignal zum Ansteuern des GaN-HEMT zu erzeugen.

Description

  • QUERVERWEIS AUF VERWANDTE ANMELDUNGEN
  • Diese Patentanmeldung beansprucht den Vorteil der vorläufigen US-Patentanmeldung Nr. 62/365,157 , eingereicht am 21. Juli 2016 (die '157-Patentanmeldung), wobei diese '157-Patentanmeldung hiermit durch Bezugnahme aufgenommen ist, als ob sie vollumfänglich hierin dargelegt wäre.
  • ALLGEMEINER STAND DER TECHNIK
  • Fachgebiet
  • Die vorliegende Offenbarung betrifft allgemein Leistungselektroniksysteme und insbesondere einen Hybridschalter, der einen GaN-Transistor mit hoher Elektronenbeweglichkeit (high electron mobility transistor - HEMT) und einen Silicium(Si)-Metall-Oxid-Halbleiter-Feldeffekttransistor (metal-oxide-semiconductor field-effect transistor- MOSFET) umfasst.
  • Allgemeiner Stand der Technik
  • Diese Beschreibung des Standes der Technik erfolgt nachstehend lediglich zum Zweck eines Bereitstellens von Kontext. Daher werden alle Aspekte dieser Beschreibung des Standes der Technik in dem Maße, in dem sie sich nicht anderweitig als Stand der Technik qualifizieren, weder ausdrücklich noch stillschweigend als Stand der Technik gegen die vorliegende Offenbarung anerkannt.
  • In einer Leistungselektronikschaltung kann eine Hochstrom-Leistungsfähigkeit bereitgestellt werden, indem mehrere Halbleiterschalter in einer parallel geschalteten Anordnung elektrisch verbunden werden, um das gemeinsame Übernehmen des Laststroms zu gestatten. Eine parallel geschaltete Anordnung ist wünschenswert, weil eine derartige parallel geschaltete Anordnung insgesamt einen viel niedrigeren Leitwiderstand aufweisen kann, verglichen mit einem einzelnen Schalter. Der reduzierte Leitwiderstand kann einen Leitungsverlust reduzieren, was einen Gesamtwirkungsgrad des Systems erhöhen kann. Siliciumschalter (z. B. MOSFET) sind zur Benutzung in Leistungsanwendungen bekannt; diese Schalter werden jedoch aufgrund relativ hoher Schaltverluste nicht mit sehr hoher Schaltfrequenz betrieben.
  • Vorrichtungen mit breiter Bandlücke (wide bandgap - WBG), wie etwa Siliciumcarbid(SiC)- und Galliumnitrid(GaN)-Vorrichtungen, werden aufgrund ihrer/s höheren Schaltfrequenzfähigkeit, geringeren Schaltverlustes und höheren Wärmetauglichkeit, verglichen mit herkömmlichen Silicium(Si)-Vorrichtungen, immer beliebter. WBG-Vorrichtungen sind jedoch noch immer mit ihren ganz eigenen Herausforderungen behaftet.
  • Erstens ist ihre Stromfähigkeit, verglichen mit den Siliciumvorrichtungen, für einige Anwendungen noch nicht hoch genug. Für derartige Hochstrom-Anwendungen ist es erforderlich, mehrere WBG-Schalter parallel zu schalten, was die Systemkosten erhöht. Zweitens ist, insbesondere für eine GaN-Transistor mit hoher Elektronenbeweglichkeit (high electron mobility transistor- HEMT) genannte Vorrichtung ihr Rückwärtsleitungsverlust viel höher als beispielsweise für eine Silicium-MOSFET-Vorrichtung, wenn der Schalter nicht „ein“ ist. Diese Eigenschaft eines Rückwärtsleitungsverlustes begrenzt den Systemwirkungsgrad.
  • Es besteht daher eine Notwendigkeit, ein oder mehrere Probleme auf dem Fachgebiet auszuräumen.
  • Die vorstehende Erörterung soll lediglich das vorliegende Gebiet veranschaulichen und sollte nicht als ein Widerruf des Umfangs der Ansprüche verstanden werden.
  • KURZDARSTELLUNG
  • Derzeitige Lösungen, die Siliciumschaltvorrichtungen (z. B. MOSFETs) benutzen, werden aufgrund relativ hoher Schaltverluste typischerweise nicht mit sehr hohen Schaltfrequenzen betrieben, während derzeitige Lösungen, die GaN-HEMTs benutzen, einen relativ größeren Vorwärts/Rückwärts-Leitungsverlust aufweisen. Eine Vorrichtung gemäß den vorliegenden Lehren schaltet bei Anwendungen mit Nullspannungsschaltungs- (zero voltage switching - ZVS) Einschaltung eine Vorrichtung mit breiter Bandlücke (z. B. GaN-HEMT) parallel mit einem Siliciumschalter (z. B. Si-MOSFET). Allgemein ist die Schaltfrequenz der Vorrichtung viel höher als für ausschließlich Siliciumschalter aufweisende Systeme, da der Ausschaltverlust, beispielsweise, eines GaN-HEMT im Wesentlichen vernachlässigbar ist. Außerdem wird der Leitungsverlust größtenteils durch den, beispielsweise, Si-MOSFET-Schalter übernommen. In einer alternativen Ausführungsform können weitere Si-MOSFET-Schalter miteinander parallel geschaltet werden, um den Leitungsverlust weiter zu senken, was die Systemkosten nicht erheblich erhöht. Eine Ausführungsform gemäß den vorliegenden Lehren stellt eine wirtschaftliche Lösung bereit, ohne das Hochfrequenzschaltverhalten von GaN-HEMT-Vorrichtungen zu beeinträchtigen, und ermöglicht die Konstruktion eines Leistungselektroniksystems mit hohem Wirkungsgrad, hoher Leistungsdichte und niedrigen Kosten.
  • Eine Vorrichtung gemäß der vorliegenden Offenbarung umfasst eine Gate-Ansteuerschaltung mit wenigstens einem Gate-Ansteuerausgang, die dazu ausgestaltet ist, ein Gate-Ansteuersignal daran zu erzeugen, und eine Schaltvorrichtung mit breiter Bandlücke, beispielsweise einen Transistor mit hoher Elektronenbeweglichkeit (high electron mobility transistor - HEMT), wobei der HEMT ein erstes Gate, einen ersten Drain und eine erste Source aufweist. Die Vorrichtung umfasst ferner einen Halbleiterschalter mit einem zweiten Gate, einem zweiten Drain und einer zweiten Source. Der HEMT und der Halbleiterschalter sind in einer Parallelanordnung verbunden, wobei (i) der erste Drain und der zweite Drain elektrisch verbunden sind und (ii) die erste Source und die zweite Source elektrisch verbunden sind. Das zweite Gate ist mit dem Ausgang der Gate-Ansteuerschaltung verbunden, um das Gate-Ansteuersignal zu empfangen. Die Vorrichtung umfasst ferner einen Verzögerungsblock mit einem Eingang, der mit dem Ausgang der Gate-Ansteuerschaltung verbunden ist, und einem Ausgang, der dazu ausgestaltet ist, ein verzögertes Gate-Ansteuersignal zu erzeugen. Das erste Gate des HEMT ist mit dem Ausgang des Verzögerungsblocks verbunden, um das verzögerte Gate-Ansteuersignal zu empfangen.
  • Ein Betriebsverfahren wird ebenfalls angegeben.
  • Der vorstehende und andere Aspekte, Merkmale, Details, Nutzen und Vorteile der vorliegenden Offenbarung erschließen sich beim Lesen der folgenden Beschreibung und Ansprüche und beim Durchsehen der beigefügten Zeichnungen.
  • Figurenliste
    • 1 ist ein schematisches Schaubild und Blockschaltbild einer Vorrichtung mit parallel geschalteten Transistoren gemäß einer Ausführungsform der vorliegenden Offenbarung.
    • 2 ist eine schematische Darstellung einer alternativen Ausführungsform unter Benutzung einer Nachbildung der Anordnung von 1.
    • 3 stellt vereinfachte Zeitdiagramme eines Gate-Ansteuersignals und eines verzögerten Gate-Ansteuersignals dar, die den Betrieb der Ausführungsform von 2 widerspiegeln.
    • Die 4-7 sind schematische Darstellungen der Ausführungsform von 2, die unterschiedliche Betriebsmodi zeigen.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Vorliegend werden verschiedene Ausführungsformen für verschiedene Vorrichtungen, Systeme und/oder Verfahren beschrieben. Es werden zahlreiche konkrete Details dargelegt, um für ein tiefgehendes Verständnis der Gesamtstruktur, Funktion, Herstellung und Benutzung der Ausführungsformen, wie in der Beschreibung beschrieben und in den beigefügten Zeichnungen dargestellt, zu sorgen. Für den Fachmann versteht es sich jedoch, dass die Ausführungsformen ohne diese konkreten Details praktiziert werden können. In anderen Fällen wurden hinlänglich bekannte Vorgänge, Komponenten und Elemente nicht im Einzelnen beschrieben, um die Ausführungsformen, die in der Beschreibung beschrieben werden, nicht unklar zu machen. Für den Durchschnittsfachmann versteht es sich, dass die Ausführungsformen, die vorliegend beschrieben werden und dargestellt sind, nicht einschränkende Beispiele sind, und somit ist klar, dass die konkreten strukturellen und funktionellen Details, die vorliegend offenbart werden, repräsentativ sein können und den Umfang der Ausführungsformen nicht unbedingt beschränken; der Umfang derselben wird allein durch die angefügten Ansprüche definiert.
  • Eine Bezugnahme im Rahmen der Beschreibung auf „verschiedene Ausführungsformen“, einige Ausführungsformen“, „genau eine Ausführungsform“ oder „eine Ausführungsform“ oder dergleichen bedeutet, dass ein(e) bestimmte(s) Merkmal, Struktur oder Eigenschaft, die in Verbindung mit der Ausführungsform beschrieben wird, in wenigstens einer Ausführungsform inbegriffen ist. Somit beziehen sich Vorkommen der Formulierungen „in verschiedenen Ausführungsformen“, „in einigen Ausführungsformen“, „in genau einer Ausführungsform“ oder „in einer Ausführungsform“ oder dergleichen an Stellen im Rahmen der Beschreibung nicht unbedingt alle auf die gleiche Ausführungsform. Daneben können die bestimmten Merkmale, Strukturen oder Eigenschaften in einer oder mehreren Ausführungsformen in jeder geeigneten Weise kombiniert sein. Somit können die bestimmten Merkmale, Strukturen oder Eigenschaften, die in Verbindung mit einer Ausführungsform dargestellt sind oder beschrieben werden, ohne Einschränkung ganz oder teilweise mit den Merkmalen, Strukturen oder Eigenschaften einer oder mehrerer anderer Ausführungsformen kombiniert sein, sofern eine derartige Kombination nicht unlogisch oder funktionsuntauglich ist.
  • Schaltverluste. Wie oben beschrieben, treten bei Siliciumschaltern (z. B. MOSFETs) allgemein Schaltverluste auf, wenn sie beispielsweise ausgeschaltet werden. Wie unten näher beschrieben wird, wird aufgrund einer Zeitverzögerung, die in die entsprechenden Gate-Ansteuersignale eingefügt ist, der Si-MOSFET ausgeschaltet, während der GaN-HEMT noch ein ist. Dementsprechend gibt es keine Schaltverluste für die Si-MOSFETs.
  • Rückwärtsleitungsverlust. Oben wurde ein so genannter Rückwärtsleitungsverlust für GaN-HEMT-Vorrichtungen beschrieben. Dies erklärt sich dadurch, dass die GaN-HEMT-Vorrichtungen aufgrund des Nichtvorhandenseins der Body-Diode einen Rückwärtsleitungsmodus aufweist, der anders ist als bei Si-MOSFETs. Insbesondere leitet, wenn Vgd höher ist als eine Rückwärtsschwellenspannung Vth_gd, das zweidimensionale Elektronengas (2DEG) von GaN-HEMTs den Strom mit dem Spannungsabfall wie in Gleichung (1) gezeigt. V sd = V t h _ g d − V g s _ o f f + i d * R d s o n
    Figure DE112017003652T5_0001
  • Um einen potenzielle Durchschlag in einer Brückenschaltung zu verhindern, ist immer eine negative Vgs_off bevorzugt, um GaN-HEMT-Schalter auszuschalten, was jedoch den Totzeit-Verlust erhöht. Beispielsweise ist für den 650 V/60 V GaN-HEMT, der durch GaN Systems Inc angeboten wird, Vth_gd = 2 V. Wenn Vgs_off = -5 V, um den GaN-HEMT-Schalter auszuschalten, was für normale Si- oder SiC-MOSFETs typisch ist, beträgt der Rückwärtsspannungsabfall des GaN-HEMT wenigstens 7 V (z. B. nach Gleichung (1)). Um dieses Problem eines unangemessenen Rückwärtsleitungsverlustes zu lösen, könnten Optionen entweder ein Reduzieren von Vgs_off auf Null oder alternativ ein Verringern der Totzeit (d. h. Verkürzen der Zeit, in welcher der GaN-HEMT-Schalter AUS ist) umfassen. Diese Optionen können beide den korrekten Betrieb des Systems beeinträchtigen.
  • Um die Vorzüge von GaN-HEMT-Schaltern vollumfänglicher zu nutzen und ihren relativ großen Rückwärtsleitungsverlust zu vermeiden, wird gemäß den Lehren der vorliegenden Patentanmeldung ein Hybridschalter bereitgestellt, der einen GaN-HEMT-Schalter benutzt, der mit einem Si-MOSFET-Schalter parallel geschaltet ist. Wie unten beschrieben wird, überwindet eine derartige Hybridschaltervorrichtung den Rückwärtsleitungsverlust in dem GaN-HEMT-Schalter, während sie auch Schaltverluste in einem Si-MOSFET-Schalter überwindet, wenn sie in Anwendungen mit Nullspannungsschaltungs- (zero-voltage-switching - ZVS) Einschaltung benutzt wird.
  • Nunmehr auf die Zeichnungen Bezug nehmend, wobei gleiche Bezugszeichen benutzt werden, um gleiche oder ähnliche Komponenten in den verschiedenen Ansichten zu kennzeichnen, ist 1 eine schematische Ansicht einer Ausführungsform einer Hybridschaltervorrichtung 10. Die Vorrichtung 10 umfasst eine parallel geschaltete Schalteranordnung, die zur Benutzung in einem Leistungselektroniksystem geeignet ist. Die Ausführungsform von 1 kann als eine einzelne Schalteranordnung angesehen werden, die zur Benutzung in größeren Konstruktionen, wie etwa in 2 in der Anwendung einer Brücke gezeigt, nachgebildet werden kann, um mit Bezug auf (eine) Last(en) und/oder Stromquelle in einer Vielzahl von auf dem Fachgebiet bekannten Weisen verbunden zu werden.
  • In der dargestellten Ausführungsform umfasst die Vorrichtung 10 eine Gate-Ansteuerschaltung 12 mit wenigstens einem Gate-Ansteuerschaltungs-Ausgang 14. Die Gate-Ansteuerschaltung 12 kann einen Halbleiterchip umfassen und ferner dazu ausgestaltet sein, auf eine Vielzahl von Eingangssignalen (z. B. Spannungs- und/oder Strom-Eingangssignale) zu reagieren, um unter anderem ein Gate-Ansteuersignal 16 (am besten in 3 gezeigt) an dem Gate-Ansteuerschaltungs-Ausgang 14 auszugeben. Insbesondere kann die Gate-Ansteuerschaltung 12 das Gate-Ansteuersignal 16 gemäß einer vorgegebenen Steuerlösung erzeugen. Das Fachgebiet ist voll mit beispielhaften Steuerstrategien; dies hängt von der konkreten Anwendung ab. Alternativ kann die Verarbeitung, die nötig ist, um ein Gate-Ansteuersignal zu erzeugen, durch eine elektronische Steuereinheit (electronic control unit - ECU) durchgeführt werden, wie unten näher beschrieben.
  • Wie in 3 gezeigt, umfasst das Gate-Ansteuersignal 16 wenigstens einen EIN-Zustand 18 und einen AUS-Zustand 20. In einer Ausführungsform ist der EIN-Zustand 18, wenn er durch die Gate-Ansteuerschaltung 12 geltend gemacht wird, dazu ausgestaltet, den Zielschalter einzuschalten, während der AUS-Zustand 20, wenn er geltend gemacht wird, gegenteilig dazu ausgestaltet ist, den Zielschalter auszuschalten.
  • In einer Ausführungsform kann die Gate-Ansteuerschaltung 12 eine herkömmliche Vorrichtung umfassen, die auf dem Fachgebiet handelsüblich ist, beispielsweise bekannte integrierte MOSFET/GaN-Gate-Ansteuerschaltungen („Chip“). In der dargestellten Ausführungsform kann für GaN-HEMT-Vorrichtungen die Gate-Ansteuerschaltung 12 eine Gate-Ansteuerschaltung namens Half-Bridge Gate Driver for Enhancement Mode GaN FETs (z. B. wie in 2), Modell Nr. LM5113, umfassen, die von Texas Instruments, Dallas, Texas, USA, zu beziehen ist. In einer Ausführungsform kann das Gate-Ansteuersignal 16, vorliegend mitunter auch als VG_MOS bezeichnet, eine Ausgangsspannung VG_MOS aufweisen, die im Bereich zwischen etwa +7 V für den EIN-Zustand 18 bis -5 V für den AUS-Zustand 20 liegt.
  • Auch wenn 1 eine Gate-Ansteuerschaltung 12 zeigt, die eine spezifische Steuervorrichtung sein kann, kann die Vorrichtung 10 außerdem eine elektronische Steuereinheit (electronic control unit - ECU) 100 umfassen, die dazu ausgestaltet ist, eine gewünschte Steuerstrategie für den Betrieb der Hybridschaltervorrichtung 10 zu realisieren, oder eine solche als Ersatz für die Gate-Ansteuerschaltung 12 aufweisen. Die ECU 100 umfasst einen Prozessor 102 und einen Speicher 104. Der Prozessor 102 kann Verarbeitungsfähigkeiten sowie eine Eingang/Ausgang- (input/output - I/O) Schnittstelle, über die der Prozessor 102 mehrere Eingangssignale empfangen (Eingangssignalblock 106, der (ein) Eingangssignal(e) 108 bereitstellt) und mehrere Ausgangssignale (z. B. (ein) Gate-Ansteuersignal(e) in einer Ausführungsform) erzeugen kann, umfassen. Ein Speicher 104 ist zur Speicherung von Daten und Anweisungen oder von Code (d. h. Software) für den Prozessor 102 bereitgestellt.
  • Der Speicher 104 kann verschiedene Formen von nichtflüchtigem (d. h. nicht temporärem) Speicher, darunter Flash-Speicher oder Nur-Lese-Speicher (read only memory - ROM), darunter verschiedene Formen von programmierbarem Nur-Lese-Speicher (z. B. PROM, EPROM, EEPROM), und/oder flüchtigem Speicher, darunter Direktzugriffsspeicher (random access memory - RAM), darunter statischen Direktzugriffsspeicher (static random access memory - SRAM), dynamischen Direktzugriffsspeicher (dynamic random access memory - DRAM) und synchronen dynamischen Direktzugriffsspeicher (synchronous dynamic random access memory-SDRAM) umfassen.
  • In einer Ausführungsform kann eine Lösung zur Einschaltsteuerung von Schaltvorrichtungen sein, eine Nullspannungsschaltungs- (zero voltage switching - ZVS) Strategie anzuwenden. Wie gezeigt, kann die Steuerstrategie zur Ausschaltsteuerung und Einschaltsteuerung (einschließlich der ZVS-Steuerung) als Betriebssteuerlogik 110 realisiert sein, die Prozessoranweisungen umfasst, die in dem Speicher 104 gespeichert werden können und dazu ausgestaltet sind, durch den Prozessor 102 ausgeführt zu werden. Alternativ kann die Betriebssteuerlogik zum Steuern des Betriebs der Hybridschaltervorrichtung 10 (d. h. Ausschalt- und Einschaltsteuerung) in Hardware realisiert sein. Wie gezeigt, kann die ECU 100 ein Steuersignal 112 erzeugen, das die Gate-Ansteuerschaltung 12 dazu steuert, das Gate-Ansteuersignal 16 geltend zu machen und nicht geltend zu machen (siehe 3 für Zeitdiagramm). Das Fachgebiet ist voll mit Lehren zum Realisieren einer Nullspannungsschaltungs- (zero voltage switching - ZVS) Steuerstrategie. Allgemein sollte, um ein Nullspannungsschalten zur Einschaltung eines Schalters aufrechtzuerhalten, vor dem Einschaltvorgang der Strom rückwärts fließen, was bewirkt, dass die Schalterspannung auf Null fällt. Somit nimmt während der Einschaltung des Schalters der Schalter die Stromänderung nur bei einer dann über ihm herrschenden Spannung vor, die immer nahe Null ist, was wiederum den Einschaltverlust eliminiert, um dadurch die ZVS-Einschaltung zu erreichen. Weitere Informationen können durch Heranziehen der US-Patentanmeldung Nr. 14/744,988 , eingereicht am 19. Juni 2015 (die '988-Patentanmeldung) mit dem Titel „GATE DRIVE CIRCUIT“ gewonnen werden. Die '988-Patentanmeldung wird hiermit durch Bezugnahme aufgenommen ist, als ob sie vollumfänglich hierin dargelegt wäre.
  • Mit fortgesetzter Bezugnahme auf 1 umfasst die Hybridschaltervorrichtung 10 ferner einen Schalter mit breiter Bandlücke, wie etwa einen GaN-Transistor mit hoher Elektronenbeweglichkeit (high electron mobility transistor - HEMT) 26, der ein erstes Gate 28, einen ersten Drain 30 und eine erste Source 32 umfasst. In einer Ausführungsform kann der GaN-HEMT-Schalter 26 handelsübliche Komponenten umfassen, beispielsweise einen GaN-Anreicherungstransistor, der unter dem/r Handelsnamen und/oder Teilenummer GS66516T von GaN Systems Corp., Ann Arbor, Michigan, USA, angeboten wird.
  • Die Hybridschaltervorrichtung 10 umfasst ferner einen oder mehrere Siliciumschalter, wie etwa einen Silicium(Si)-Metall-Oxid-Halbleiter-Feldeffekttransistor (metal-oxide-semiconductor field-effect transistor - MOSFET) 34, der ein zweites Gate 36, einen zweiten Drain 38 und eine zweite Source 40 umfasst. In einer Ausführungsform kann der MOSFET 34 handelsübliche Komponenten umfassen, beispielsweise einen n-Kanal-Leistungs-MOSFET, der unter dem/r Handelsnamen und/oder Teilenummer STY139N65M5 von STMicroelectronics, Coppell, Texas, USA, angeboten wird.
  • Der GaN-HEMT 26 und der Si-MOSFET 34 sind in einer Parallelanordnung elektrisch miteinander verbunden, wobei (i) der erste Drain 30 und der zweite Drain 38 elektrisch verbunden sind und (ii) die erste Source 32 und die zweite Source 40 ebenfalls elektrisch verbunden sind. Wie in 1 gezeigt, ist das zweite Gate 36 elektrisch mit dem Gate-Ansteuerschaltungs-Ausgang 14 verbunden, um das Gate-Ansteuersignal 16 (VG_MOS) zu empfangen.
  • Die Hybridschaltervorrichtung 10 umfasst ferner einen Verzögerungsblock 22 mit einem Eingang, der mit dem Gate-Ansteuerschaltungs-Ausgang 14 verbunden ist, wobei dieser Eingang dazu ausgestaltet ist, das Gate-Ansteuersignal 16 (VG_MOS) zu empfangen. Der Verzögerungsblock 22 umfasst ferner einen Ausgang, der dazu ausgestaltet ist, ein verzögertes Gate-Ansteuersignal zu erzeugen, das mit VG_GaN bezeichnet ist. Das erste Gate 28 des GaN-HEMT 26 ist elektrisch mit dem Ausgang des Verzögerungsblocks 22 verbunden, um das verzögerte Gate-Ansteuersignal (VG_GaN) zu empfangen. Wie erwähnt, arbeitet der Verzögerungsblock 22 dahingehend, eine Zeitverzögerung zwischen den Gate-Signalen der zwei Schalter 26, 34 einzufügen. In einer Ausführungsform kann der Verzögerungsblock 22 eine Widerstand-Kondensator-(resistor-capacitor - RC) Schaltung herkömmlicher Konstruktion umfassen. In einer Ausführungsform kann der Verzögerungsblock 22 dazu ausgestaltet sein, eine Zeitverzögerung von höchstens etwa 100 Nanosekunden (ns) einzufügen.
  • 2 zeigt, wie die Hybridschaltervorrichtung 10 als Teil einer Brückenschaltung (siehe externe Schaltung 42) benutzt werden kann. Es sollte sich verstehen, dass die Hybridschaltervorrichtung 10 in anderen Anwendungen benutzt werden kann, wie beispielsweise einer Halbbrücke, einer H-Brücke, einem dreiphasigen Wechselrichter und dergleichen. In dieser Hinsicht ist, wie gezeigt, die Hybridschalteranordnung in der Vorrichtung 10 von 1 nachgebildet, wobei ein „oberer“ Schalter die gleichen Komponenten enthält wie in der Ausführungsform von 1, wobei deren Bezugszeichen eine tiefgestellte „1“ umfassen, während der „untere“ Schalter die gleichen Komponenten enthält wie in der Ausführungsform von 1, wobei deren Bezugszeichen eine tiefgestellte „2“ umfassen. Der Source-Anschluss des „oberen“ Schalters, genauer die Source-Anschlüsse 321 und 401 , sind an einem gemeinsamen Knoten 44 elektrisch mit dem Drain-Anschluss des „unteren“ Schalters, genauer den Drain-Anschlüssen 302 und 382 , verbunden. Wie ferner gezeigt, ist die elektronische Steuereinheit 100 dazu ausgestaltet, Steuersignale 1121 und 1122 zum entsprechenden Steuern des Betriebs der „oberen“ und „unteren“ Hybridschaltervorrichtung zu erzeugen.
  • 3 ist ein Zeitdiagramm der Gate-Ansteuersignale und verzögerten Gate-Ansteuersignale, das für die Ausführungsform von 2 anwendbar ist. Insbesondere ist die zeitliche Abfolge der Gate-Ansteuersignale 161 , 16 2 (auch als Signale VG_MOS1 und VG_MOS2 gezeigt) auf einer gemeinsamen Zeitleiste gezeigt, ebenso wie die entsprechenden verzögerten Gate-Ansteuersignale 241, 242 (auch als Signale VG_GaN1 und VG_GaN2 gezeigt).
  • Nunmehr auf die 4-7 Bezug nehmend, erfolgt nun eine Beschreibung des Betriebs der Ausführungsform von 2 gemäß der Zeitsteuerung der Signale, die in 3 gezeigt ist. Konkret kann der Betrieb der Ausführungsform von 2 in sechs separate Zeiträume oder Modi gegliedert werden.
  • Modus 1: [t0 , t1 ]. Während des Zeitraums zwischen den Zeiten t0 , t1 sind alle Schalter (d. h. die Schalter 261 , 341 , 262 , 342 ) aus. Dies ist dadurch bedingt, dass alle Gate-Ansteuersignale nicht geltend gemacht werden und im AUS-Zustand sind. In einer beispielhaften Nullspannungsschaltungs- (zero voltage switching - ZVS) Anwendung wird angenommen, dass der Strom IL , der in 2 gezeigt ist, positiv ist - dies ist in 4 gezeigt. Daher fließt der Strom IL durch den „oberen“ Schalter, der den GaN-HEMT 261 und den Si-MOSFET 341 umfasst. Da der GaN-HEMT 261 einen Abfall von etwa 7 V aufweist - wie oben in Verbindung mit Gleichung (1) beschrieben-, verglichen mit dem Spannungsabfall von nur etwa 1~2V der Body-Diode des Si-MOSFET 341 , fließt der Strom IL jedoch durch die Body-Diode des Si-MOSFET 341 , wie in 4 gezeigt.
  • Modus 2: [t1 , t2 ]. Während des Zeitraums zwischen den Zeiten t1 , t2 ist der obere Si-MOSFET 341 ein, während die anderen Schalter aus bleiben (d. h. die anderen Schalter 261 , 262 , 342 bleiben aus). Dies ist dadurch bedingt, dass (i) ungeachtet der Geltendmachung des Gate-Ansteuersignals 161 (VG_MOS1) der Verzögerungsblock 22 die entsprechende Geltendmachung des Gate-Ansteuersignals 241 (VG_GaN1) zeitverzögert hat; und (ii) die Gate-Ansteuersignale 162, 242 (VG_MOS2, VG_GaN2) auch beide im AUS-Zustand sind. ZVS-Anwendung bedeutet, dass der Strom IL , der in 2 gezeigt ist, positiv ist - wie auch in 4 gezeigt. Daher fließt der Strom IL durch den Kanal des oberen Si-MOSFET 341 . Da der GaN-HEMT 261 in diesem Beispiel einen Abfall von etwa 7 V aufweist (siehe oben in Verbindung mit Gleichung (1)), verglichen mit dem viel kleineren Spannungsabfall über dem Kanal des Si-MOSFET 341 (d. h. der Spannungsabfall des MOSFET-Kanals ist aufgrund eines kleinen Widerstands - beträgt ~ mΩ - viel kleiner), fließt der Strom IL durch den Kanal des Si-MOSFET 341 .
  • Modus 3: [t2 , t3 ]. Während des Zeitraums zwischen den Zeiten t2 , t3 sind sowohl der obere GaN-HEMT 261 als auch der Si-MOSFET 341 ein, während die unteren Schalter aus bleiben (d. h. die unteren Schalter 262 , 342 bleiben aus). Dies ist dadurch bedingt, dass die Einschaltverzögerung, die durch den Verzögerungsblock 22 eingefügt wird, verstrichen ist und somit sowohl das obere Gate-Ansteuer- und das obere verzögerte Gate-Ansteuersignal 161 , 241 (VG_MOS1, VG_GaN1) beide geltend gemacht werden und im EIN-Zustand sind, während das untere Gate-Ansteuer- und das untere verzögerte Gate-Ansteuersignal 162 , 242 (VG_MOS2, VG_GaN2) nicht geltend gemacht werden und im AUS-Zustand sind. In einer Ausführungsform kann der Widerstand des MOSFET-Kanals viel kleiner gemacht werden als derjenige des GaN-HEMT, indem weitere Si-MOSFETs (nicht gezeigt) parallel geschaltet werden, was relativ erschwinglich ist. Dementsprechend fließt, wie in 5 gezeigt, der Strom IL meistenteils noch immer durch den Kanal des Si-MOSFET 341 , obwohl ein kleinerer Teil des Stroms IL durch den GaN-HEMT 261 fließt. Dementsprechend wird bei einem Betrieb in den Modi 1-3 ein Rückwärtsleitungsverlust durch den GaN-HEMT 261 hindurch, der möglicherweise aufgetreten wäre, wenn der GaN HEMT 261 allein benutzt würde, somit vermieden.
  • Modus 4: [t3 , t4 ]. Während des Zeitraums zwischen den Zeiten t3 , t4 ist der obere GaN-HEMT 261 EIN und der obere Si-MOSFET 341 ist AUS, während die unteren Schalter ebenfalls aus bleiben (d. h. die unteren Schalter 262 , 342 bleiben aus). Dies ist dadurch bedingt, dass (i) ungeachtet der Nichtgeltendmachung des Gate-Ansteuersignals 161 (VG_MOS1), um den oberen Si-MOSFET AUSzuschalten, der Verzögerungsblock 22 die entsprechende Nichtgeltendmachung des Gate-Ansteuersignals 241 (VG_GaN1), das den oberen GaN-HEMT 261 steuert, zeitverzögert hat. Weiterhin werden die Gate-Ansteuersignale 162 , 242 (VG_MOS2, VG_GaN2) beide nicht geltend gemacht und sind somit im AUS-Zustand. In der Summe sind alle Schalter außer dem oberen GaN-HEMT 261 aus. Um während dieses Zeitraums eine ZVS für die untere Hybridschalteranordnung zu realisieren, sollte die Polarität des elektrischen Stroms IL umgekehrt werden, wie in 6 gezeigt. Es sollte klar sein, dass, wenn der obere Si-MOSFET 341 durch eine Nichtgeltendmachung des Gate-Ansteuersignals 161 (VG_MOS1) ausgeschaltet ist, der GaN-HEMT 261 bedingt durch die Zeitverzögerung, die durch den Verzögerungsblock 22 eingefügt wird, noch an ist. In der Folge wird der Si-MOSFET 341 daher ZVS-ausgeschaltet. Es gibt keinen Ausschaltverlust für den oberen Si-MOSFET 341 .
  • Außerdem zeigen, obwohl der obere GaN-HEMT 261 bei t = t4 hart ausgeschaltet wird, Versuchsergebnisse, dass die Ausschaltung des GaN-HEMT 261 ignorierbar ist. Konkreter ist, verglichen mit dem Verlust bei harter Einschaltung, der oben genannte Verlust bei harter Ausschaltung viel kleiner. Daher sind Ausführungsformen im Einklang mit den Lehren der vorliegenden Offenbarung in der Lage, mit einer viel höheren Schaltfrequenz zu laufen, da der Schaltverlust des Si-MOSFET null ist.
  • Modus 5: [t4 , t5 ]. Während des Zeitraums zwischen den Zeiten t4 , t5 sind alle Schalter (d. h. die Schalter 261 , 341 , 262 , 342 ) aus. Dies ist dadurch bedingt, dass alle Gate-Ansteuersignale nicht geltend gemacht werden und im AUS-Zustand sind. Erneut fließt, ähnlich wie in Modus 1, da die Body-Diode des unteren Si-MOSFET 342 einen viel kleineren Spannungsabfall aufweist als diejenige des GaN-HEMT 262 , der Strom IL stattdessen durch die Body-Diode des unteren MOSFET 342 , die nur einen Spannungsabfall von etwa 1~2 V aufweist.
  • Modus 6: [t5 , t6 ]. Während des Zeitraums zwischen den Zeiten t5 , t6 ist der untere Si-MOSFET 342 ein, während die anderen Schalter aus bleiben (d. h. die anderen Schalter 261 , 262 , 341 bleiben aus). Dies ist dadurch bedingt, dass (i) ungeachtet der Geltendmachung des Gate-Ansteuersignals 162 (VG_MOS1) der Verzögerungsblock 22 die entsprechende Geltendmachung des Gate-Ansteuersignals 242 (VG_GaN2) zeitverzögert hat; und (ii) die Gate-Ansteuersignale 161 , 241 (VG_MOS1, VG_GaN1) ebenfalls beide im AUS-Zustand sind. Ähnlich wie in Modus 2 oben, fließt der Strom IL durch den Kanal des unteren Si-MOSFET 342 , wie in 7 gezeigt. Da der GaN-HEMT 262 in diesem Beispiel einen Abfall von etwa 7 V aufweist (siehe oben in Verbindung mit Gleichung (1)), verglichen mit dem viel kleineren Spannungsabfall über dem Kanal des Si-MOSFET 342 (d. h. der Spannungsabfall des MOSFET-Kanals ist aufgrund eines kleinen Widerstands - beträgt ~ mΩ - viel kleiner), fließt der Strom IL durch den Kanal des unteren Si-MOSFET 342 . In der Summe ist der untere Si-MOSFET EIN, was bewirkt, dass der gesamte Strom durch seinen Kanal fließt. Zur Zeit t = t6 ist der untere GaN-HEMT 162 ZVS-EIN - dies geschieht, nachdem die Zeitverzögerung, die durch den Verzögerungsblock eingefügt wird, abgelaufen ist.
  • Daher können zusammenfassend die folgenden Merkmale der Hybridschaltervorrichtung beschrieben werden. Erstens fließt kein Strom durch GaN-HEMTs, wenn alle Schalter AUS sind. Daher kann für GaN-HEMTs der relative große Rückwärtsleitungsverlust vermieden werden. Zweitens werden alle Si-MOSFETs ausgeschaltet, wenn die GaN-HEMTs noch an sind. Daher gibt es keinen Ausschaltverlust für die Si-MOSFETs. Drittens werden alle Schalter ZVS-eingeschaltet. Daher weisen alle Si-MOSFETs keinerlei Schaltverlust, sondern höchstens Leitungsverluste auf. Viertens übernehmen alle GaN-HEMTs den Ausschaltverlust nur mit einem sehr kleinen Vorwärts/Rückwärts-Leitungsverlust und null Einschaltverlust. Daher wird der gesamte Leitungsverlust durch die Si-MOSFETs übernommen. Alle Ausschaltverluste werden durch die GaN-HEMTs übernommen. Die vorstehend beschriebene Hybridschaltervorrichtung nutzt vollumfänglich die Vorteile sowohl der Si-MOSFET-Vorrichtungen als auch der GaN-HEMT-Vorrichtungen.
  • Es sollte sich verstehen, dass eine elektronische Steuereinheit, wie vorliegend beschrieben, eine herkömmliche Verarbeitungsvorrichtung umfassen kann, die auf dem Fachgebiet bekannt und imstande ist, vorab programmierte Anweisungen auszuführen, die in einem zugehörigen Speicher gespeichert sind, wobei alle gemäß der vorliegend beschriebenen Funktionalität arbeiten. In dem Maße, wie die vorliegend beschriebenen Verfahren in Software verkörpert sind, kann die resultierende Software in einem zugehörigen Speicher gespeichert werden und auch das Mittel zum Durchführen dieser Verfahren bilden. Eine Realisierung bestimmter Ausführungsformen, sofern in Software vorgenommen, würde angesichts der vorstehenden befähigenden Beschreibung nicht mehr als eine routinemäßige Anwendung von Programmierungsfertigkeiten durch einen Durchschnittsfachmann erfordern. Eine derartige elektronische Steuereinheit kann ferner von der Art sein, die sowohl ROM, RAM, eine Kombination aus nichtflüchtigem und flüchtigem (modifizierbarem) Speicher, aufweist, so dass beliebige Software gespeichert werden kann und dennoch eine Speicherung und Verarbeitung dynamisch erzeugter Daten und/oder Signale gestattet ist.
  • Auch wenn oben nur bestimmte Ausführungsformen mit einem bestimmten Grad an Konkretheit beschrieben wurden, könnte der Fachmann zahlreiche Änderungen an den offenbarten Ausführungsformen vornehmen, ohne vom Umfang dieser Offenbarung abzuweichen. Alles, was in der obigen Beschreibung enthalten oder in den beigefügten Zeichnungen gezeigt ist, soll lediglich als veranschaulichend und nicht als einschränkend ausgelegt werden. Änderungen an Details oder Struktur können vorgenommen werden, ohne von der Erfindung, wie in den angefügten Ansprüchen definiert, abzuweichen.
  • Jede(s) Patent, Veröffentlichung oder andere Offenbarungsmaterial, ganz oder teilweise, das erklärtermaßen durch Bezugnahme hierin aufgenommen ist, ist hierin nur in dem Maße aufgenommen, wie die aufgenommenen Materialien mit vorhandenen Definitionen, Aussagen oder anderem Offenbarungsmaterial, die/das in dieser Offenbarung dargelegt sind/ist, nicht im Widerspruch stehen. Somit und in dem notwendigen Maße hat die Offenbarung, wie vorliegend explizit dargelegt, Vorrang vor jeglichem im Widerspruch stehenden Material, das durch Bezugnahme hierin aufgenommen ist. Jegliches Material, oder ein Teil davon, das erklärtermaßen durch Bezugnahme hierin aufgenommen ist, aber mit vorhandenen Definitionen, Aussagen oder anderem Offenbarungsmaterial, das vorliegend dargelegt ist, im Widerspruch steht, ist nur in dem Maße aufgenommen, wie kein Widerspruch zwischen diesem aufgenommenen Material und dem vorhandenen Offenbarungsmaterial auftritt.
  • Auch wenn eine oder mehrere konkrete Ausführungsformen gezeigt und beschrieben wurden, versteht es sich für den Fachmann, dass verschiedene Änderungen und Abwandlungen vorgenommen werden können, ohne vom Wesen und Umfang der vorliegenden Lehren abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 62365157 [0001]
    • US 14744988 [0025]

Claims (12)

  1. Vorrichtung, umfassend: eine Gate-Ansteuerschaltung mit wenigstens einem Gate-Ansteuerausgang, die dazu ausgestaltet ist, ein Gate-Ansteuersignal an dem Gate-Ansteuerausgang zu erzeugen; eine Schaltvorrichtung mit breiter Bandlücke (wide bandgap - WBG) mit einem ersten Gate, einem ersten Drain und einer ersten Source; einen Halbleiterschalter mit einem zweiten Gate, einem zweiten Drain und einer zweiten Source, wobei die WBG-Schaltvorrichtung und der Halbleiterschalter in einer Parallelanordnung verbunden sind, wobei (i) der erste Drain und der zweite Drain elektrisch verbunden sind und (ii) die erste Source und die zweite Source elektrisch verbunden sind, wobei das zweite Gate mit dem Ausgang der Gate-Ansteuerschaltung verbunden ist, um das Gate-Ansteuersignal zu empfangen, und einen Verzögerungsblock mit einem Eingang, der mit dem Ausgang der Gate-Ansteuerschaltung verbunden ist, und einem Ausgang, der dazu ausgestaltet ist, ein verzögertes Gate-Ansteuersignal zu erzeugen, wobei das erste Gate der WBG-Schaltvorrichtung mit dem Ausgang des Verzögerungsblocks verbunden ist, um das verzögerte Gate-Ansteuersignal zu empfangen.
  2. Vorrichtung nach Anspruch 1, wobei die WBG-Schaltvorrichtung einen Transistor mit hoher Elektronenbeweglichkeit (high electron mobility transistor- HEMT) umfasst.
  3. Vorrichtung nach Anspruch 2, wobei der HEMT eine als GaN-Transistor mit hoher Elektronenbeweglichkeit (high electron mobility transistor - HEMT) ausgebildete Vorrichtung umfasst.
  4. Vorrichtung nach Anspruch 1, wobei der Halbleiterschalter eine Silicium(Si)-MOSFET-Vorrichtung umfasst.
  5. Vorrichtung nach Anspruch 4, wobei der Si-MOSFET eine Body-Diode zwischen der zweiten Source und dem zweiten Drain umfasst.
  6. Vorrichtung nach Anspruch 1, wobei der Verzögerungsblock eine Widerstand-Kondensator- (resistor-capacitor - RC) Schaltung umfasst.
  7. Vorrichtung nach Anspruch 1, wobei das Gate-Ansteuersignal einen Ein-Zustand und einen Aus-Zustand umfasst, und wobei, wenn das Gate-Ansteuersignal aus dem AUS-Zustand in den EIN-Zustand übergeht, der Verzögerungsblock einen Übergang des verzögerten Gate-Ansteuersignals aus dem AUS-Zustand in den EIN-Zustand verzögert.
  8. Vorrichtung nach Anspruch 7, die ferner eine elektronische Steuereinheit umfasst, die dazu ausgestaltet ist, die Gate-Ansteuerschaltung gemäß einer Nullspannungsschaltungs- (zero voltage switching - ZVS) Strategie zu steuern.
  9. Vorrichtung nach Anspruch 8, wobei die elektronische Steuereinheit dazu ausgestaltet ist, die Gate-Ansteuerschaltung dazu zu steuern, das Gate-Ansteuersignal in dem Ein- oder Aus-Zustand auszugeben.
  10. Vorrichtung nach Anspruch 8, wobei die elektronische Steuereinheit dazu ausgestaltet ist, die Gate-Ansteuerschaltung beim Überführen des Gate-Ansteuersignals aus dem Aus-Zustand in den Ein-Zustand gemäß der ZVS-Strategie zu steuern.
  11. Vorrichtung nach Anspruch 2, wobei der HEMT und der Halbleiterschalter eine erste Hybridschalteranordnung ausbilden, wobei die Vorrichtung ferner eine zweite Hybdridschalteranordnung umfasst, welche die erste Hybridschalteranordnung nachbildet, und wobei die erste und zweite Source der ersten Hybridschalteranordnung an einem gemeinsamen Knoten mit dem ersten und zweiten Drain der zweiten Hybridschalteranordnung verbunden sind.
  12. Vorrichtung nach Anspruch 11, wobei die erste und zweite Anordnung in einer Brückenschaltung benutzt werden.
DE112017003652.6T 2016-07-21 2017-07-20 Hybridschalter mit GaN-HEMT und MOSFET Pending DE112017003652T5 (de)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201662365157P 2016-07-21 2016-07-21
US62/365,157 2016-07-21
US15/261,051 2016-09-09
US15/261,051 US9735771B1 (en) 2016-07-21 2016-09-09 Hybrid switch including GaN HEMT and MOSFET
PCT/IB2017/054407 WO2018015921A2 (en) 2016-07-21 2017-07-20 Hybrid switch including gan hemt and mosfet

Publications (1)

Publication Number Publication Date
DE112017003652T5 true DE112017003652T5 (de) 2019-04-04

Family

ID=59561235

Family Applications (2)

Application Number Title Priority Date Filing Date
DE112017003627.5T Pending DE112017003627T5 (de) 2016-07-21 2017-07-20 Gate-Treiberschaltung für Leistungsumwandlungsvorrichtung
DE112017003652.6T Pending DE112017003652T5 (de) 2016-07-21 2017-07-20 Hybridschalter mit GaN-HEMT und MOSFET

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE112017003627.5T Pending DE112017003627T5 (de) 2016-07-21 2017-07-20 Gate-Treiberschaltung für Leistungsumwandlungsvorrichtung

Country Status (4)

Country Link
US (3) US9735771B1 (de)
CN (2) CN109690951B (de)
DE (2) DE112017003627T5 (de)
WO (2) WO2018015924A2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102022208138A1 (de) 2022-08-04 2024-02-15 Zf Friedrichshafen Ag Verfahren zur Ansteuerung einer Schaltungsanordnung für Leistungshalbleiter eines Inverters, sowie Schaltungsanordnung

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107959491B (zh) * 2017-12-29 2024-03-19 英迪迈智能驱动技术无锡股份有限公司 一种高效节能型p+n沟道驱动电路
US10778114B2 (en) 2018-01-31 2020-09-15 Gan Systems Inc. Enhanced performance hybrid three-level inverter/rectifier
US10686411B2 (en) * 2018-06-27 2020-06-16 Zhanming LI Gate drivers and voltage regulators for gallium nitride devices and integrated circuits
FR3084801B1 (fr) * 2018-08-06 2020-08-28 Commissariat Energie Atomique Circuit de commande de bras d'onduleur
CN112805910A (zh) * 2018-08-08 2021-05-14 黑拉有限责任两合公司 硅基设备的性能增强
CN110649914A (zh) * 2019-10-24 2020-01-03 英诺赛科（珠海）科技有限公司 氮化镓hemt管集成电路、反激电路、无桥pfc电路及激光雷达
CN113571515B (zh) * 2020-04-29 2024-04-09 广东致能科技有限公司 一种驱动电路、驱动ic以及驱动系统
CN113765339A (zh) * 2020-06-01 2021-12-07 株式会社村田制作所 避免并联式半导体开关中的寄生振荡的方法及对应的装置
US11489441B2 (en) * 2020-06-02 2022-11-01 Texas Instruments Incorporated Reference voltage generation circuits and related methods
US11677396B2 (en) * 2020-12-16 2023-06-13 Gan Systems Inc. Hybrid power stage and gate driver circuit
WO2022151308A1 (en) 2021-01-15 2022-07-21 Innoscience (Suzhou) Technology Co., Ltd. APPARATUS AND METHOD FOR MEASURING DYNAMIC ON-RESISTANCE OF GaN-BASED DEVICE
CN112928808B (zh) * 2021-01-28 2022-12-13 湖南炬神电子有限公司 一种GaN充电器控制电路

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5123746A (en) * 1989-12-04 1992-06-23 Kabushiki Kaisha Toshiba Bridge type power converter with improved efficiency
JPH08195663A (ja) * 1994-11-14 1996-07-30 Fuji Electric Co Ltd スイッチング半導体素子の制御回路
US6172550B1 (en) * 1996-08-16 2001-01-09 American Superconducting Corporation Cryogenically-cooled switching circuit
AU2002320548A1 (en) * 2001-02-06 2002-12-03 Harman International Industries, Inc. Half-bridge gate driver circuit
GB0208600D0 (en) * 2002-04-15 2002-05-22 Nottingham University Power converter
KR100684794B1 (ko) 2005-08-11 2007-02-20 삼성에스디아이 주식회사 플라즈마 표시 장치 및 게이트 구동 장치
JP5186095B2 (ja) 2006-10-02 2013-04-17 株式会社日立製作所 ゲート駆動回路
US8243476B2 (en) * 2007-05-09 2012-08-14 International Rectifier Corporation HEMT/GaN half-bridge circuit
US7965126B2 (en) 2008-02-12 2011-06-21 Transphorm Inc. Bridge circuits and their components
CN101847377B (zh) * 2009-03-27 2012-05-30 北京京东方光电科技有限公司 液晶显示器栅极驱动装置
JP5130310B2 (ja) * 2010-03-17 2013-01-30 日立アプライアンス株式会社 電圧駆動型半導体素子のゲート駆動回路及び電力変換装置
US20120235710A1 (en) * 2011-03-15 2012-09-20 Infineon Technologies Ag Circuit Arrangement with a MOSFET and an IGBT
JP5854895B2 (ja) 2011-05-02 2016-02-09 三菱電機株式会社 電力用半導体装置
US9419605B2 (en) 2012-04-06 2016-08-16 Mitsubishi Electric Corporation Composite semiconductor switching device
US20130321038A1 (en) * 2012-06-01 2013-12-05 Wei Zhao Drive way for FET
US20140225163A1 (en) * 2013-02-11 2014-08-14 International Rectifier Corporation Inverter Circuit Including Short Circuit Protected Composite Switch
US9406674B2 (en) * 2013-07-12 2016-08-02 Infineon Technologies Americas Corp. Integrated III-nitride D-mode HFET with cascoded pair half bridge
WO2015009514A1 (en) * 2013-07-19 2015-01-22 Transphorm Inc. Iii-nitride transistor including a p-type depleting layer
US9443787B2 (en) * 2013-08-09 2016-09-13 Infineon Technologies Austria Ag Electronic component and method
CN105556816B (zh) * 2013-12-27 2018-04-13 株式会社日立产机系统 电力转换装置和电力转换装置的控制方法
US9735238B2 (en) * 2014-01-15 2017-08-15 Virginia Tech Intellectual Properties, Inc. Avoiding internal switching loss in soft switching cascode structure device
US9509284B2 (en) * 2014-03-04 2016-11-29 Infineon Technologies Austria Ag Electronic circuit and method for operating a transistor arrangement
US9722581B2 (en) 2014-07-24 2017-08-01 Eaton Corporation Methods and systems for operating hybrid power devices using driver circuits that perform indirect instantaneous load current sensing
JP6238860B2 (ja) 2014-09-01 2017-11-29 三菱電機株式会社 電力用スイッチングデバイス駆動回路
US9536967B2 (en) * 2014-12-16 2017-01-03 Transphorm Inc. Recessed ohmic contacts in a III-N device
US9484908B1 (en) 2015-06-19 2016-11-01 Hella Corporate Center Usa, Inc. Gate drive circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102022208138A1 (de) 2022-08-04 2024-02-15 Zf Friedrichshafen Ag Verfahren zur Ansteuerung einer Schaltungsanordnung für Leistungshalbleiter eines Inverters, sowie Schaltungsanordnung

Also Published As

Publication number Publication date
WO2018015924A2 (en) 2018-01-25
US9748949B1 (en) 2017-08-29
DE112017003627T5 (de) 2019-04-11
WO2018015921A3 (en) 2018-03-01
US20180026628A1 (en) 2018-01-25
CN109643994B (zh) 2023-10-13
WO2018015921A2 (en) 2018-01-25
CN109643994A (zh) 2019-04-16
US9954522B2 (en) 2018-04-24
CN109690951A (zh) 2019-04-26
US9735771B1 (en) 2017-08-15
CN109690951B (zh) 2023-09-12
WO2018015924A3 (en) 2018-03-01

Similar Documents

Publication Publication Date Title
DE112017003652T5 (de) Hybridschalter mit GaN-HEMT und MOSFET
DE102016114820B4 (de) System und Verfahren für einen Schalter mit einem selbstleitenden Transistor und einem selbstsperrenden Transistor
DE102015114373B4 (de) System und verfahren für einen schalter mit einem selbstleitenden transistor und einem selbstsperrenden transistor
DE112017006120T5 (de) Bootstrap-kondensator-überspannungs-überwachungsschaltung für wandler auf gan-transistorbasis
DE102015114365B4 (de) System und verfahren zum generieren einer hilfsspannung
DE112017002655B4 (de) Integrierte Gate-Treiberschaltung zum Ansteuern eines Anreicherungs-GaN-Feldeffekttransistors
DE102015114371B4 (de) System und verfahren für einen schalter mit einem selbstleitenden transistor und einem selbstsperrenden transistor
DE102006010528A1 (de) Batterie-Verpolschutz durch Nmos
DE19902520A1 (de) Hybrid-Leistungs-MOSFET
DE102009016627A1 (de) Ohne Ansteuerung sperrendes Schaltsystem
DE102014110985A1 (de) MOSFET-Treibervorrichtung
DE102014108576B4 (de) Treiberschaltung mit Miller-Clamping-Funktionalität für Leistungshalbleiterschalter, Leistungshalbleiterschalter und Wechselrichterbrücke
DE102013213447A1 (de) Integrierte Schaltung mit wenigstens zwei Schaltern
DE102015102878B4 (de) Elektronische Ansteuerschaltung
DE102016103130B4 (de) Schaltungsanordnung mit einer Gleichrichterschaltung und Verfahren
DE102005027442B4 (de) Schaltungsanordnung zum Schalten einer Last
EP3507895B1 (de) Ändern eines schaltzustands einer schalt-halbbrücke
DE112010003761T5 (de) Gate-Ansteuerschaltung
DE102013218228A1 (de) Gleichspannungswandler
DE202012009919U1 (de) Flyback-Converter-Schaltung
DE102015101975A1 (de) Als elektronischer Schalter betreibbare elektronische Schaltung
DE202017106662U1 (de) Schaltung mit einem Gatetreiber
DE102016216993A1 (de) Bootstrap-Kompensierungsschaltung und Leistungsmodul
DE102014106417A1 (de) Systeme und Verfahren zum Eliminieren von Übergangsverlusten in DC-DC-Wandlern
DE10328782B4 (de) Steuerschaltung für einen MOSFET zur Synchrongleichrichtung

Legal Events

Date Code Title Description
R082 Change of representative

Representative=s name: HL KEMPNER PATENTANWAELTE, SOLICITORS (ENGLAND, DE

Representative=s name: HL KEMPNER PATENTANWALT, RECHTSANWALT, SOLICIT, DE

R012 Request for examination validly filed