DE112017002655B4 - Integrierte Gate-Treiberschaltung zum Ansteuern eines Anreicherungs-GaN-Feldeffekttransistors - Google Patents

Integrierte Gate-Treiberschaltung zum Ansteuern eines Anreicherungs-GaN-Feldeffekttransistors Download PDF

Info

Publication number
DE112017002655B4
DE112017002655B4 DE112017002655.5T DE112017002655T DE112017002655B4 DE 112017002655 B4 DE112017002655 B4 DE 112017002655B4 DE 112017002655 T DE112017002655 T DE 112017002655T DE 112017002655 B4 DE112017002655 B4 DE 112017002655B4
Authority
DE
Germany
Prior art keywords
circuit
gate driver
effect transistor
integrated
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112017002655.5T
Other languages
English (en)
Other versions
DE112017002655T5 (de
Inventor
Michael A. de Rooij
David C. Reusch
Suvankar Biswas
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Efficient Power Conversion Corp
Original Assignee
Efficient Power Conversion Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Efficient Power Conversion Corp filed Critical Efficient Power Conversion Corp
Publication of DE112017002655T5 publication Critical patent/DE112017002655T5/de
Application granted granted Critical
Publication of DE112017002655B4 publication Critical patent/DE112017002655B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/0406—Modifications for accelerating switching in composite switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
    • H03K3/0233—Bistable circuits
    • H03K3/02337—Bistables with hysteresis, e.g. Schmitt trigger
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Ceramic Engineering (AREA)
  • Electronic Switches (AREA)
  • Logic Circuits (AREA)
  • Dc-Dc Converters (AREA)

Abstract

Integrierte Gate-Treiberschaltung zum Ansteuern eines Anreicherungs-GaN-Feldeffekttransistors, wobei die integrierte Gate-Treiberschaltung die folgenden Elemente umfasst, die in einem einzelnen Chip vollständig integriert sind:einen Gate-Treiber, der umfasst:eine erste Logikinverterschaltung;eine Versorgungsspannungs-Pegelwandlerschaltung mit einem Eingang und mit einem Ausgang, wobei die Versorgungsspannungs-Pegelwandlerschaltung ein auf Masse bezogenes digitales Signal von 0-5 V an dem Eingang in ein digitales Signal von 0-10 V an dem Ausgang umsetzt, wobei die Versorgungsspannungs-Pegelwandlerschaltung zwei Stufen aufweist:eine erste Stufe, die als Bootstrap-Versorgung wirkt, aufweisend einen Anreicherungs-GaN-Feldeffekttransistor (10) mit einem Source-Anschluss, der mit einem Gate-Anschluss und der Versorgungsspannung verbunden ist, wobei der Anreicherungs-GaN-Feldeffekttransistor (10) als Diode wirkt, um einen Bootstrap-Kondensator (22) zu laden; undeine zweite Stufe aufweisend eine zweite Logikinverterschaltung mit einer Versorgungsspannung von 10 V, wenn ihre Ausgabe hoch ist, und einer Versorgungsspannung von 5 V, wenn ihre Ausgabe tief ist; undeine Ausgangsstufe; undeine Unterspannungs-Sperrschaltung, die mit dem Gate-Treiber verbunden ist, wobei die Unterspannungs-Sperrschaltung umfasst:eine Spannungsreferenzschaltung zum Erzeugen einer vorgegebenen Spannungsreferenz; undeinen Komparator zum Empfangen der Ausgabe der Spannungsreferenzschaltung und zum Verhindern des Betriebs des Gate-Treibers, falls die Versorgungsspannung unter die vorgegebene Spanungsreferenz fällt.

Description

  • HINTERGRUND DER ERFINDUNG
  • 1. Gebiet der Erfindung:
  • Die vorliegende Erfindung betrifft eine integrierte Gate-Treiberschaltung zum Ansteuern eines Anreicherungs-GaN-Feldeffekttransistors.
  • 2. Beschreibung des verwandten Standes der Technik:
  • In letzter Zeit wurden als Ersatz für Feldeffekttransistoren (FET) auf Siliciumgrundlage Hochleistungs-GaN-Feldeffekttransistoren eingeführt. GaN bietet wegen der hohen Elektronenbeweglichkeit und dem hohen Durchbruchfeld von Galliumnitrid gegenüber Vorrichtungen auf Siliciumgrundlage eine bessere Leistungsfähigkeit, was zu einem niedrigen Durchlasswiderstand, schnellem Schalten und höheren Betriebstemperaturen führt. Normal ausgeschaltete Anreicherungs-GaN-Feldeffekttransistoren sind bevorzugt, da sie schnell sind (anders als in der Verarmungsbetriebsart Majoritätsladungsträger sind), keine Sperrverzögerung (QRR) aufweisen und weniger Leistung als Verarmungsvorrichtungen verbrauchen.
  • Gate-Treiber für Anreicherungs-GaN-Feldeffekttransistoren wie etwa der tiefseitige Gate-Treiber LM5114 sind von Texas Instruments verfügbar. Allerdings wird der LM5114 selbst in einem Siliciumprozess hergestellt, der mit GaN nicht kompatibel ist. Dies verhindert die monolithische Integration des anzusteuernden Anreicherungs-GaN-Feldeffekttransistors. Die Zwei-Chip-Lösung ermöglicht nicht die niedrigst mögliche Gate-Schleifen-Schaltungsinduktivität und kann somit mit der Leistungsfähigkeit einer vollständig monolithisch integrierten Lösung nicht konkurrieren. Ein Gate-Treiber, der mit dem Anreicherungs-GaN-Feldeffekttransistor integriert ist, hat zwangsläufig eine viel niedrigere Laufzeitverzögerung, verbraucht weniger Leistung und ermöglicht eine sehr kurze Ein-Zeitdauer.
  • Das US-Patent 9,525,413 schlägt eine integrierte Lösung vor, d. h. einen Anreicherungs-GaN-Transistor mit einem monolithisch integrierten GaN-Treiber, der zwei kleinere Anreicherungs-GaN-Transistoren in einer Halbbrückenkonfiguration umfasst. Der hochseitige GaN-Transistor der Halbbrücke stellt die Gate-Ansteuerspannung für das Gate des GaN-Transistors bereit und der tiefseitige GaN-Transistor klemmt das Gate des GaN-Schalters an die Source. Diese Lösung erfordert einen diskreten Zwei-Spannungs-Vortreiber.
  • Aus der Offenlegungsschrift US 2016 / 0 105 173 A1 ist ein Anreicherungs-GaN-FET mit synchroner Bootstrap-Versorgung bekannt, der dazu eine externe Schaltung aufweist.
  • Aus der Offenlegungsschrift US 2016 / 0 079 979 A1 ist ein Hochspannungs-Pegelwandler zum Ansteuern von Halbbrückenschaltungen bekannt, mit einer Bootstrap-Schaltung zur Spannungsversorgung eines hochseitigen Transistors.
  • Die Aufgabe besteht darin, den Anreicherungs-GaN-Feldeffekttransistor mit einem vollständigen Gate-Treiber in einer einzigen integrierten Baugruppe zu integrieren, und einen vorteilhaften vollständig integrierten Gate-Treiber zu schaffen, der von einer einzigen 5 V-Versorgung arbeiten kann, der ohne starke Beschränkungen des Tastverhältnisses und der Frequenz einen niedrigen Leistungsverbrauch aufweist, der schnelle Übergänge und eine niedrige Laufzeitverzögerung aufweist und der einen Pullup- und einen Pull-down-Widerstandswert aufweist, der an den FET, den er ansteuert, angepasst ist, und der eine UVLO-Schaltungsanordnung enthält.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Die vorliegende Erfindung löst die oben erwähnten Aufgaben durch Schaffung eines vollständig integrierten Gate-Treibers mit den Merkmalen des Anspruchs 1, der Pulse bis zu 10 ns unterstützen kann. Eine solche Fähigkeit zu niedrigen Pulsen ermöglicht sehr hochfrequente Umsetzer mit >10 MHz und außerdem Umsetzer mit hohem Untersetzungsverhältnis wie etwa von 48 V auf 1 V oder weniger. Weiterbildungen sind in den abhängigen Patentansprüchen angegeben.
  • Genauer schafft die vorliegende Erfindung einen vollständig integrierten Gate-Treiber, der einen digitalen Logiksignalinverter, eine Versorgungsspannungs-Pegelwandlerschaltung, eine UVLO-Schaltung, eine Ausgangspufferstufe und (optional) einen anzusteuernden FET umfasst, die alle in einer einzigen Baugruppe oder in einem einzigen Chip integriert sind.
  • Die Ausgangsansteuerungs-Schaltungsanordnung enthält einen hochseitigen Anreicherungs-GaN-FET, der im Vergleich zu dem niederseitigen Anreicherungs-GaN-FET invertiert ist. Der invertierte hochseitige Anreicherungs-GaN-FET ermöglicht anstelle einer Source-Folger-Topologie einen Schaltbetrieb und stellt somit eine digitale Spannung zum Steuern des Haupt-FET, der durch die Schaltung angesteuert wird, bereit.
  • Außerdem enthält der vollständig integrierte Gate-Treiber der vorliegenden Erfindung einen neuen Niederspannungs-„Pegelwandler“ und -„Stromverstärker“. Die Eingabe ist ein auf Masse bezogenes digitales Signal von 0-5 V und die Ausgabe ist ein digitales Signal von 0-10 V. Das Signal ist für die oben diskutierte invertierte Ausgabeansteuerungsstufe nutzbar.
  • Weitere Merkmale und Vorteile der vorliegenden Erfindung gehen für den Fachmann hervor, wenn die folgende Beschreibung zusammen mit den beigefügten Zeichnungen gelesen wird.
  • Figurenliste
    • 1 ist ein Schaltplan eines bevorzugten Ausführungsbeispiels des digitalen Logiksignalinverters der vorliegenden Erfindung.
    • 2 ist eine schematische Darstellung eines bevorzugten Ausführungsbeispiels des Pegelwandlers der vorliegenden Erfindung.
    • 3 ist die Ausgangspufferstufe des Gate-Treibers.
    • 4 ist eine Implementierung einer Zwei-Eingangs-NAND-Logik.
    • 5 ist eine Implementierung einer Zwei-Eingangs-NOR-Logik.
    • 6 ist eine Implementierung einer Zwei-Eingangs-ODER-Logik.
    • 7 ist eine Implementierung einer Zwei-Eingangs-UND-Logik.
    • 8 ist eine Schaltung des vollständigen selbständigen Gate-Treibers.
    • 9 ist die Schaltung des vollständigen Gate-Treibers, in der der anzusteuernde Haupt-FET mit dem Treiber integriert ist.
    • 10 zeigt eine grundlegende Spannungsreferenzschaltung, die nur N-Kanal-Anreicherungs-GaN-FETs enthält.
    • 11 zeigt die grundlegende Unterspannungs-Sperrschaltung (UVLO-Schaltung) der vorliegenden Erfindung.
    • 12 zeigt den Gate-Treiber der vorliegenden Erfindung, der die oben beschriebene UVLO-Schaltungsanordnung, die mit dem Haupt-FET integriert ist, enthält.
    • 13 zeigt den Haupt-Gate-Treiber der vorliegenden Erfindung (ohne UVLO), der eine FET-Schaltungsanordnung für synchrone Bootstrap-Versorgung enthält.
    • 14 zeigt den vollständigen Gate-Treiber der vorliegenden Erfindung, der alle zuvor beschriebenen Merkmale einschließlich UVLO, des integrierten FET für synchronen Bootstrap, des Haupttreibers und des Haupt-FET enthält.
    • 15 zeigt ein alternatives Ausführungsbeispiel der Komparator/UVLO-Schaltung.
  • AUSFÜHRLICHE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSBEISPIELE
  • In der folgenden ausführlichen Beschreibung wird Bezug genommen auf beispielhafte Ausführungsbeispiele der vorliegenden Erfindung. Die beispielhaften Ausführungsbeispiele sind mit ausreichenden Einzelheiten beschrieben, um zu ermöglichen, dass sie der Fachmann auf dem Gebiet verwirklicht. Selbstverständlich können andere Ausführungsbeispiele genutzt werden und können verschiedene strukturelle, logische und elektrische Änderungen vorgenommen werden.
  • Die Grundbausteine eines Gate-Treibers sind ein Logikinverter, ein Signalpegelwandler und eine Ausgabeansteuerungsstufe. Um den Gate-Treiber abzuschalten, falls die Source-Spannung unter einen vorgegebenen Schwellenwert fällt, ist außerdem eine Unterspannungs-Sperrschaltung (UVLO-Schaltung) erwünscht.
  • 1 ist ein Schaltplan eines bevorzugten Ausführungsbeispiels des digitalen Logiksignalinverters der vorliegenden Erfindung. In GaN ist die Versorgungsspannung 5 V, sodass logisch hoch 5 V und logisch tief 0 V sind. Der Inverter der vorliegenden Erfindung ist mit einigen bemerkenswerten Ausnahmen ähnlich Standard-NMOS-Logikinvertern: (a) der Transistor 4 (Q2; wG = 10 µm) ist ein Anreicherungs-GaN-Transistor und keine Verarmungsvorrichtung, wie sie typisch in NMOS ist, (b) da keine Verarmungsvorrichtung verwendet ist, ist der Transistor 2 (Q1; wG = 20 µm), ebenfalls ein Anreicherungs-GaN-Feldeffekttransistor, hinzugefügt, um das Gate des Transistors 4 (Q2) zu laden und ihn dadurch eingeschaltet zu halten. Der Transistor 6 (Q3; wG = 120 µm) ist ebenfalls ein Anreicherungs-GaN-Feldeffekttransistor - der Durchlasswiderstand des Transistors 6 (Q3) ist sechsmal kleiner als der Durchlasswiderstand von Q2.
  • Der Logikinverter der vorliegenden Erfindung arbeitet unter Verwendung des Transistors 2 (Q1) als eine Bootstrap-Diode (Gate zur Source kurzgeschlossen) mit CGS des Transistors 4 (Q2), was schnellere Übergänge schafft. Die Diode lädt das Gate des Transistors 4 (Q2) (CGS) und den Kondensator 8 (C4 = 0,2 pF) auf nahezu 5 V, wenn der Transistor 6 (Q3) eingeschaltet wird, d. h. auf die Eingangs-(Ain-)Logik von 1 (5 V), sodass der Transistor 4 (Q2) immer eingeschaltet ist und Strom leitet. Dies ermöglicht einen schnellen Spannungsanstieg. Der Transistor 4 (Q2) verbraucht die meiste Leistung in der IC. Da der Drain des Transistors 6 (Q3) ebenfalls mit dem Ausgang (Yout ) verbunden ist, beträgt die Ausgabe nahezu 0 V und invertiert somit die Eingabe. In dieser Betriebsart zieht der Transistor 6 (Q3), der ein großer FET ist, den Transistor 4 (Q2) aus der Sättigung, sodass ein Strom durch ihn fließt. Dieser Strom ist notwendig, wenn sich das Eingangssignal auf 0 V ändert, um die Ausgabe hochzuziehen, was die logische Eingabe erneut invertiert. Der Kondensator 8 (C4) wird zur zusätzlichen Speicherung über die durch CGS des Transistors 4 (Q2) bereitgestellte hinaus verwendet und erhöht somit die Zeitdauer, die die Schaltung eine logisch hohe Ausgabe „halten“ kann. Der Hauptvorteil des Logikinverters der vorliegenden Erfindung ist, dass nur N-Kanal-Anreicherungs-GaN-FETs verwendet sind.
  • 2 ist eine schematische Darstellung eines bevorzugten Ausführungsbeispiels des Pegelwandlers der vorliegenden Erfindung. Die Hauptfunktion des Pegelwandlers ist das Erhöhen des Spannungsbetrags der Eingabe (Ain) um den Faktor zwei nur für logisch hoch. Eine logisch tiefe Eingabe von 0 V bleibt 0 V. Diese Schaltung verwendet zwei Eingaben, wobei die zweite einfach eine invertierte Version von Ain ist. Dies kann unter Verwendung des zuvor beschriebenen Inverters erfolgen.
  • Der Pegelwandler der vorliegenden Erfindung arbeitet im Wesentlichen auf dieselbe Weise wie die Inverterschaltung zuzüglich einiger Änderungen. Er umfasst zwei Stufen: (1) Versorgungsspannungs-Pegelwandler-Transistoren 10 (Q4) und 12 (Q5); und (2) eine Inverter- und Hochspannungspufferstufe, die aus Transistoren 14 (Q6), 16 (Q7) und 18 (Q8) besteht. Abgesehen davon, dass ihre Versorgungsspannung 10 V und nicht 5 V (der Drain des Transistors 16 (Q7)) ist, wenn die Ausgabe hoch (Yout) ist, und 5 V ist, wenn die Ausgabe tief ist (wobei sie genau wie der Inverter arbeitet), arbeitet die zweite Stufe auf dieselbe Weise wie der Logikinverter. Die erste Stufe arbeitet als eine Bootstrap-Versorgung, bei der die Spannung über den Kondensator 20 (C1 = 5 pF) den Pegel des invertierten Eingangssignals von zwischen 0 V und 5 V auf zwischen 5 V und 10 V wandelt. Der Transistor 10 (Q4) wirkt in diesem Fall als Diode, die ermöglicht, dass der Transistor 12 (Q5) mit 0 V (aus) und 5 V (ein) über sein Gate schaltet. Der Kondensator 22 (C2 = 50 pF) wird geladen, wenn Ain tief ist, was ebenfalls der Fall ist, wenn der Transistor 12 (Q5) durch C1 eingeschaltet ist. Die Transistoren 10 (Q4; wG = 10 µm), 12 (Q5; wG = 50 µm), 14 (Q6; wG = 10 µm), 16 (Q7; wG = 10 µm) und 18 (Q8; wG = 60 µm) sind jeweils vorzugsweise Anreicherungs-GaN-Feldeffekttransistoren. Die hier gegebenen Gate-Breiten sind nur beispielhaft - es sind die Verhältnisse zwischen ihnen, die wichtig sind. Der Kondensator 24 (C5) ist 2 pF.
  • 3 ist die Ausgangspufferstufe des Gate-Treibers. Sie verwendet zwei komplementäre Eingänge (Ain und Ain ). Es wird angemerkt, dass die Ausgangsansteuerungs-Schaltungsanordnung einen hochseitigen Anreicherungs-GaN-FET 26 (Q9) (wG = 1,2 mm), Q5, enthält, der im Vergleich zu dem tiefseitigen Anreicherungs-GaN-FET 28 (Q10) (wG = 1,2 mm) invertiert ist. Der invertierte hochseitige Anreicherungs-GaN-FET 26 (Q9) ermöglicht anstelle einer Source-Folger-Topologie einen Schaltbetrieb und stellt somit eine digitale Spannung zum Steuern des Haupt-FET, der durch die Schaltung angesteuert wird, bereit.
  • Genauer wird der Transistor 28 (Q10) eingeschaltet und macht somit die Ausgabe (Yout) tief (0 V), wenn die logische Eingabe Ain tief (0 V) ist und Ain hoch (5 V) ist. Außerdem wird das obere FET-Gate des Transistors 26 (Q9) stark in Sperrrichtung vorgespannt (ein einzigartiges Merkmal von GaN-FETs, das die „Körperdioden“-Spannung erhöht), sodass er nicht leiten kann, obwohl er in Sperrrichtung (Drain und Source) eingebaut ist. Wenn die logische Eingabe Ain von der Pegelwandlerstufe hoch (10 V) ist und Ain tief ist, schaltet der Transistor 26 (Q9) ein und der Transistor 28 (Q10) aus. Diese Stufe erhöht erheblich die Stromsenken- oder Stromquellenfähigkeit des Treibers.
  • 4 ist eine Implementierung einer Zwei-Eingangs-NAND-Logik. Sie beruht mit einer kleinen Ausnahme auf dem zuvor beschriebenen Logikinverter. Der Eingangs-FET ist für die zwei Eingänge zweigeteilt und ihre Verbindungen sind kaskadiert. Dies erfordert, dass beide FETs 6 und 32 (Q3 und Q4) EIN-geschaltet werden, bevor sie leiten können und den Zustand des Transistors 4 (Q2) und dadurch den Ausgang ändern können, sodass sich ein NAND-Gatter ergibt. Die Transistoren 2 (Q1; wG = 10 µm), 4 (Q2; wG = 20 µm), 6 (Q3; wG = 120 µm) und 32 (Q4; wG = 120 µm) sind alle Anreicherungs-GaN-Feldeffekttransistoren. Der Transistor 2 (Q1) wird als eine Diode zum Laden des Kondensators 8 (C4) verwendet, wenn beide Transistoren 6 und 32 (Q3 und Q4) eingeschaltet sind. Dies verhindert, dass der Kondensator 8 (C4) richtig lädt, wenn einer der Transistoren 6 und 32 (Q3 und Q4) ausgeschaltet gehalten ist, und würde die Leistungsfähigkeit der Ausgabe stark verschlechtern. Die Transistoren 31 (Q8; wG = 10 µm), 33 (Q9) und der Kondensator 35 (C7) beheben dieses Problem. Die Schaltung arbeitet dadurch, dass sie ermöglicht, dass sich der Kondensator 35 (C7) lädt, wenn der Transistor 32 (Q4) eingeschaltet und der Transistor 8 (Q3) ausgeschaltet ist. Wenn der Transistor 32 (Q3) eingeschaltet ist, kann der Kondensator 35 (C7) den Kondensator 8 (C4) durch den Transistor 33 (Q9; wG = 10 µm) laden und somit den Betrieb für die Schaltung wiederherstellen.
  • 5 ist eine Implementierung einer Zwei-Eingangs-NOR-Logik. Sie beruht mit einer kleinen Ausnahme auf dem zuvor beschriebenen Logikinverter aus 1. Der Eingangs-FET ist für die zwei Eingänge zweigeteilt und ihre Verbindungen sind parallelgeschaltet. Dies erfordert, dass einer der zwei FETs 6 und 32 (Q3 und Q4) EINgeschaltet ist, um den Zustand von Q2 und somit die Ausgabe zu ändern, was somit ein NOR-Gatter liefert.
  • 6 ist eine Implementierung einer Zwei-Eingangs-ODER-Logik. Sie beruht auf der NOR-Logik aus 5, wobei am Ende eine Inverterstufe hinzugefügt ist, um die Polarität zu ändern. Die Transistoren 34 (Q5; wG = 10 µm), 36 (Q6; wG = 20 µm) und 38 (Q7; wG = 120 µm) sind analog zu den Transistoren 2 (Q1), 4 (Q2) und 6 (Q3) und sind alle Anreicherungs-GaN-Feldeffekttransistoren.
  • 7 ist eine Implementierung einer Zwei-Eingangs-UND-Logik. Sie beruht auf der NAND-Logik aus 4, wobei am Ende eine Inverterstufe hinzugefügt ist, um die Polarität zu ändern.
  • 8 ist eine Schaltung des vollständigen Gate-Treibers. Sie umfasst die zuvor beschriebenen drei Stufen: (1) Inverter (1), (2) Pegelwandler (2) und (3) Ausgangspuffer (3). Außerdem ist die Ausgangsstufe geöffnet, um YoutH und YoutL zu liefern. Dies ermöglicht eine externe Programmierung der Gate-Widerstände, damit der Treiber die Ein- und Ausschaltcharakteristiken des FET, der angesteuert wird, unabhängig ändert. Somit wird die Anpassung für kleinere FETs (die angesteuert werden) verbessert.
  • 9 ist die Schaltung des vollständigen Gate-Treibers, in dem der anzusteuernde Haupt-FET mit dem Treiber integriert ist. Abgesehen davon, dass die Ausgangsstufe mit dem Haupt-FET (Q100; wG = 300 mm) verbunden ist, ist sie derselbe Entwurf wie der vollständige Treiber aus 8. Dies beseitigt eine externe Programmierung der FET-Spannung, da der Treiber bereits für den FET, den er ansteuert, optimiert worden ist.
  • Wie zuvor erwähnt wurde, ist es erwünscht, für den Gate-Treiber eine Unterspannungs-Sperrschaltung (UVLO-Schaltung) bereitzustellen. Die UVLO-Schaltung der vorliegenden Erfindung umfasst zwei Spannungsreferenzschaltungen und einen Komparator. Eine der Spannungsreferenzschaltungen vergleicht eine vorgegebene Spannung mit der gemessenen Versorgungsspannung und die andere Spannungsreferenzschaltung ist für die Konstantstromquelle des Komparators verwendet.
  • 10 zeigt die grundlegende Spannungsreferenzschaltung, die nur N-Kanal-Anreicherungs-GaN-FETs enthält. Die Referenz umfasst den Transistor 46 (Q27; wG = 10 µm), den Widerstand 44 (R27 = 160 kS2, den Stromeinstellungswiderstandswert) und den Transistor 48 (Q28; wG = 10 µm). Mit dem Gate des Transistors 48 (Q28), das mit seinem Drain verbunden ist, wird der Transistor 48 (Q28) zu einer beschränkten Spannungsreferenz, wenn ein Strom gezogen wird. Irgendein Versuch, die Spannung über den Schwellenwert des FET zu erhöhen, führt zu einer Zunahme des Senkenstroms durch den Transistor 48 (Q28). Die Transistoren 46 (Q27) und 48 (Q28) sind vorzugsweise skalierbare Anreicherungs-GaN-Feldeffekttransistoren EPC25V mit einer Gate-Breite von 10 µm.
  • 11 zeigt die grundlegende Unterspannungs-Sperrschaltung (UVLO-Schaltung) der vorliegenden Erfindung. Der Zweck der UVLO-Schaltung ist es, den Betrieb einer anderen Schaltung zu sperren/zu verhindern, falls die Versorgungsspannung unter einem vorgegebenen Wert liegt. Wenn die vorgegebene Versorgungsspannung erreicht ist, gibt die UVLO-Schaltung die andere Schaltung (in diesem Fall die Gate-Treiberschaltung) für den Betrieb frei. Dies verhindert, dass die Anreicherungs-GaN-FETs des Gate-Treibers in vielen Leistungsschaltanwendungen unter ihrer Schwellenspannung betrieben werden. Die UVLO-Schaltung umfasst drei Teile: (1) eine Spannungsreferenz (vorgegebene Spannung), die mit der gemessenen Versorgungsspannung verglichen werden soll, (2) eine Spannungsreferenz, die für die Konstantstromquelle des Komparators verwendet wird, (3) eine Komparatorstufe. Die zwei Spannungsreferenzschaltungen sind dieselben, wie sie zuvor diskutiert wurden und in 10 gezeigt sind. Eine Referenz wird als eine feste Referenz für den Vergleich mit der Versorgungsspannung durch den Komparator verwendet und die zweite Referenz wird als eine feste Referenz zum Erzeugen des Stromspiegels in dem Komparator verwendet. Der Komparator ist der klassische Stromspiegeltyp. Der Transistor 58 (Q26) in dem Komparator ist verwendet, um zu der Schaltung eine Hysterese hinzuzufügen, die eine Schwingung verhindert. Der UVLO-Ausgang wird durch den Transistor 52 (Q25) als ein digitales Logiksignal eingestellt. Die Transistoren 50 (Q22), 52 (Q25), 54 (Q24), 56 (Q23) und 58 (Q26) sind alle vorzugsweise skalierbare Anreicherungs-GaN-Feldeffekttransistoren EPC25V mit einer Gate-Breite von 10 µm.
  • 12 zeigt den vollständigen selbständigen Gate-Treiber der vorliegenden Erfindung, der die oben beschriebene UVLO-Schaltungsanordnung enthält, integriert mit dem Haupt-FET. Der Haupt-FET in 12 ist ein Anreicherungs-GaN-FET EPC2019 oder äquivalent - die hier beschriebene Schaltung ist zum Ansteuern dieses FET-Typs optimiert worden. Allerdings kann die Gate-Ansteuerschaltung der vorliegenden Erfindung offensichtlich mit anderen Haupt-FETs integriert (und zu deren Ansteuern optimiert) werden.
  • 13 zeigt eine Version des grundlegenden Gate-Treibers (ohne UVLO), der einen Gate-Treiber und einen FET 60 (Q19) für eine synchrone Bootstrap-Versorgung enthält. Die Nennspannung des FET für synchrone Bootstrap-Versorgung sollte wenigstens 5 V höher als die des Haupt-FET sein, da der HB-Knoten eine Ladespannung für die Bootstrap-Versorgung von 5 V enthält.
  • Abgesehen davon, dass sie die Endausgangspufferstufe nicht erfordert, ist die Versorgungs-Gate-Treiberschaltung 62 des FET für synchronen Bootstrap aus 13 nahezu gleich der Gate-Treiberschaltung 64 des Haupt-FET. Die Hauptgründe dafür sind: (1) Der FET für synchronen Bootstrap erfordert über das Gate +5 V und -5 V, was durch die Ausgabe von + 10 V und 0 V des Niederspannungs-Pegelwandlers erzeugt wird; und (2) der FET für synchronen Bootstrap ist sehr klein, sodass er keinen erheblichen Strom zum Ansteuern erfordert. Der 5 V-Versatz wird durch die Source des FET für synchronen Bootstrap bereitgestellt, die mit der 5 V-Versorgung verbunden ist. Da für die Zeiteinstellung und für die Pegelwandlung intern gesorgt wird, erfordert diese Lösung keine externe Schaltung.
  • Die Zeiteinstellung für den Gate-Treiber aus 13 wird in zwei Phasen erzielt: (1) Das Einschalten muss gegenüber dem Einschalten des Haupt-FET verzögert werden, um zu ermöglichen, dass der Haupt-FET vollständig angereichert wird. Dies wird unter Verwendung des Haupt-FET-Gate-Signals als die Signalquelle für den Gate-Treiber des FET für synchronen Bootstrap erzielt; und (2) das Ausschalten muss zusammen oder eher als das des Haupt-FET erfolgen. Dies wird dadurch erzielt, dass das invertierte Anfangssignal des Haupt-Gate-Treibers direkt zum Ansteuern des Transistors Q18 verwendet wird, sodass der Treiber des FET für synchronen Bootstrap umgangen wird. Dieses Signal kommt effektiv bei dem FET für synchronen Bootstrap an, bevor es den Haupt-FET erreicht.
  • 14 zeigt den vollständigen Gate-Treiber der vorliegenden Erfindung, der alle zuvor beschriebenen Merkmale einschließlich UVLO, integriertem FET für synchronen Bootstrap, dem Haupttreiber und dem Haupt-FET enthält.
  • 15 zeigt ein alternatives Ausführungsbeispiel der Komparator/UVLO-Schaltung. In der Ausführungsform von 11 sind Widerstände für Lasten verwendet. In dem GaN-Prozess belegen Widerstände physikalisch viel Raum auf dem Einzelchip und kommen mit großen Toleranzschwankungen (~20 %), was alles unerwünschte Eigenschaften sind. In der Ausführungsform von 15 sind viele der Widerstände durch Anreicherungs-GaN-FETs ersetzt, wobei das Gate an den Drain gebunden ist, was die Anreicherungs-GaN-FETs zu nichtlinearen Widerständen macht. Die Toleranzen zwischen den Anreicherungs-GaN-FETs sind erheblich enger und sie nehmen außerdem erheblich weniger Fläche auf dem Einzelchip ein. In 15 sind die FET-Lasten für die Spannungserfassung für die UVLO sowie als Lasten für die Stromspiegelschaltung verwendet.
  • Die obige Beschreibung und die Zeichnungen sind nur als veranschaulichend für spezifische Ausführungsbeispiele anzusehen, die die hier beschriebenen Merkmale und Vorteile erzielen. An spezifischen Prozessbedingungen können Änderungen und Ersetzungen vorgenommen werden. Dementsprechend werden die Ausführungsbeispiele der Erfindung nicht als durch die vorstehende Beschreibung und durch die Zeichnungen beschränkt angesehen.

Claims (6)

  1. Integrierte Gate-Treiberschaltung zum Ansteuern eines Anreicherungs-GaN-Feldeffekttransistors, wobei die integrierte Gate-Treiberschaltung die folgenden Elemente umfasst, die in einem einzelnen Chip vollständig integriert sind: einen Gate-Treiber, der umfasst: eine erste Logikinverterschaltung; eine Versorgungsspannungs-Pegelwandlerschaltung mit einem Eingang und mit einem Ausgang, wobei die Versorgungsspannungs-Pegelwandlerschaltung ein auf Masse bezogenes digitales Signal von 0-5 V an dem Eingang in ein digitales Signal von 0-10 V an dem Ausgang umsetzt, wobei die Versorgungsspannungs-Pegelwandlerschaltung zwei Stufen aufweist: eine erste Stufe, die als Bootstrap-Versorgung wirkt, aufweisend einen Anreicherungs-GaN-Feldeffekttransistor (10) mit einem Source-Anschluss, der mit einem Gate-Anschluss und der Versorgungsspannung verbunden ist, wobei der Anreicherungs-GaN-Feldeffekttransistor (10) als Diode wirkt, um einen Bootstrap-Kondensator (22) zu laden; und eine zweite Stufe aufweisend eine zweite Logikinverterschaltung mit einer Versorgungsspannung von 10 V, wenn ihre Ausgabe hoch ist, und einer Versorgungsspannung von 5 V, wenn ihre Ausgabe tief ist; und eine Ausgangsstufe; und eine Unterspannungs-Sperrschaltung, die mit dem Gate-Treiber verbunden ist, wobei die Unterspannungs-Sperrschaltung umfasst: eine Spannungsreferenzschaltung zum Erzeugen einer vorgegebenen Spannungsreferenz; und einen Komparator zum Empfangen der Ausgabe der Spannungsreferenzschaltung und zum Verhindern des Betriebs des Gate-Treibers, falls die Versorgungsspannung unter die vorgegebene Spanungsreferenz fällt.
  2. Integrierte Gate-Treiberschaltung nach Anspruch 1, dadurch gekennzeichnet, dass alle Transistoren in der integrierten Gate-Treiberschaltung Anreicherungs-GaN-Feldeffekttransistoren sind.
  3. Integrierte Schaltung aufweisend die integrierte Gate-Treiberschaltung nach Anspruch 2, dadurch gekennzeichnet, dass der anzusteuernde Anreicherungs-GaN-Feldeffekttransistor in die integrierte Schaltung integriert ist.
  4. Integrierte Gate-Treiberschaltung nach Anspruch 1, dadurch gekennzeichnet, dass die Ausgangsstufe eine Halbbrückenschaltung umfasst, die aus einem hochseitigen Anreicherungs-GaN-Feldeffekttransistor (26) und aus einem tiefseitigen Anreicherungs-GaN-Feldeffekttransistor (28) gebildet ist, wobei der hochseitige Anreicherungs-GaN-Feldeffekttransistor (26) relativ zu dem tiefseitigen Anreicherungs-GaN-Feldeffekttransistor (28) invertiert ist.
  5. Integrierte Gate-Treiberschaltung nach Anspruch 1, dadurch gekennzeichnet, dass die integrierte Gate-Treiberschaltung ferner einen Feldeffekttransistor (60) für eine synchrone Bootstrap-Versorgung und eine Versorgungs-Gate-Treiberschaltung (62) des Feldeffekttransistors (60) umfasst.
  6. Integrierte Gate-Treiberschaltung nach Anspruch 5, dadurch gekennzeichnet, dass die Versorgungs-Gate-Treiberschaltung (62) des Feldeffekttransistors (60) dieselbe wie die des Gate-Treibers ohne die Ausgangsstufe ist.
DE112017002655.5T 2016-05-25 2017-05-25 Integrierte Gate-Treiberschaltung zum Ansteuern eines Anreicherungs-GaN-Feldeffekttransistors Active DE112017002655B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201662341318P 2016-05-25 2016-05-25
US62/341,318 2016-05-25
PCT/US2017/034461 WO2017205618A1 (en) 2016-05-25 2017-05-25 Enhancement mode fet gate driver ic

Publications (2)

Publication Number Publication Date
DE112017002655T5 DE112017002655T5 (de) 2019-03-07
DE112017002655B4 true DE112017002655B4 (de) 2023-08-24

Family

ID=60411907

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112017002655.5T Active DE112017002655B4 (de) 2016-05-25 2017-05-25 Integrierte Gate-Treiberschaltung zum Ansteuern eines Anreicherungs-GaN-Feldeffekttransistors

Country Status (7)

Country Link
US (1) US10243546B2 (de)
JP (1) JP7080185B2 (de)
KR (1) KR102109851B1 (de)
CN (1) CN109155627B (de)
DE (1) DE112017002655B4 (de)
TW (1) TWI641218B (de)
WO (1) WO2017205618A1 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11056875B2 (en) * 2018-02-23 2021-07-06 Maxim Integrated Products, Inc. Systems and methods for gate driver with field-adjustable UVLO
CN108768145B (zh) * 2018-05-25 2019-07-02 电子科技大学 适用于GaN功率开关器件的高速半桥栅驱动电路
TWI732280B (zh) * 2018-08-28 2021-07-01 美商高效電源轉換公司 串級自舉式GaN功率開關及驅動器
TWI716980B (zh) * 2018-08-28 2021-01-21 美商高效電源轉換公司 使用具回授之主動前置驅動器的GaN驅動器
US11687110B2 (en) * 2018-09-26 2023-06-27 Efficient Power Conversion Corporation Multi-channel pulse current generator with charging
US10454481B1 (en) * 2019-04-04 2019-10-22 Navitas Semiconductor, Inc GaN logic circuits
US10601302B1 (en) 2019-04-04 2020-03-24 Navitas Semiconductor, Inc. Bootstrap power supply circuit
US11394380B2 (en) 2019-08-09 2022-07-19 Texas Instruments Incorporated Gate drivers and auto-zero comparators
WO2021191726A1 (ja) 2020-03-27 2021-09-30 株式会社半導体エネルギー研究所 半導体装置、増幅器および電子機器
US11489441B2 (en) * 2020-06-02 2022-11-01 Texas Instruments Incorporated Reference voltage generation circuits and related methods
CN113433998B (zh) * 2021-07-06 2022-06-24 西安电子科技大学芜湖研究院 一种功率驱动器
WO2023107885A1 (en) 2021-12-08 2023-06-15 Efficient Power Conversion Corporation Active bootstrapping drivers

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160079979A1 (en) 2014-09-16 2016-03-17 Navitas Semiconductor Inc. Pulsed level shift and inverter circuits for gan devices
US20160105173A1 (en) 2014-10-10 2016-04-14 Efficient Power Conversion Corporation High voltage zero qrr bootstrap supply
US9525413B2 (en) 2014-03-12 2016-12-20 Gan Systems Inc. Power switching systems comprising high power e-mode GaN transistors and driver circuitry

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4724342A (en) * 1986-02-12 1988-02-09 Hughes Aircraft Company Push-pull DCFL driver circuit
EP0764365A2 (de) * 1995-04-10 1997-03-26 Koninklijke Philips Electronics N.V. Pegelschieber und damit ausgerüsteter treiber für die seite mit den hohen spannungen
US6037720A (en) * 1998-10-23 2000-03-14 Philips Electronics North America Corporation Level shifter
US6859087B2 (en) * 2002-10-31 2005-02-22 International Rectifier Corporation Half-bridge high voltage gate driver providing protection of a transistor
TW200525869A (en) * 2004-01-28 2005-08-01 Renesas Tech Corp Switching power supply and semiconductor IC
JP2008205767A (ja) * 2007-02-20 2008-09-04 Seiko Epson Corp レベルシフト回路および電気光学装置
JP4525696B2 (ja) * 2007-04-04 2010-08-18 三菱電機株式会社 電源電圧低下保護回路
US8063616B2 (en) 2008-01-11 2011-11-22 International Rectifier Corporation Integrated III-nitride power converter circuit
JP5136198B2 (ja) 2008-05-14 2013-02-06 ソニー株式会社 半導体デバイス、表示パネル及び電子機器
US8054110B2 (en) 2009-01-20 2011-11-08 University Of South Carolina Driver circuit for gallium nitride (GaN) heterojunction field effect transistors (HFETs)
KR101057676B1 (ko) * 2009-04-13 2011-08-18 실리콘 디스플레이 (주) 레벨시프터 및 이를 갖는 어레이 기판
KR20110037367A (ko) * 2009-10-06 2011-04-13 페어차일드코리아반도체 주식회사 스위치 구동 회로 및 구동 방법
US8581625B2 (en) * 2011-05-19 2013-11-12 Semiconductor Energy Laboratory Co., Ltd. Programmable logic device
JP2012078839A (ja) 2011-11-07 2012-04-19 Semiconductor Energy Lab Co Ltd 表示装置の駆動回路
JP2013198125A (ja) * 2012-03-22 2013-09-30 Fujitsu Semiconductor Ltd 半導体装置
US9660639B2 (en) 2012-12-21 2017-05-23 Gan Systems Inc. Distributed driver circuitry integrated with GaN power transistors
EP2800274B1 (de) * 2013-04-30 2017-09-13 Nxp B.V. Torantriebsschaltung
US9007117B2 (en) 2013-08-02 2015-04-14 Infineon Technologies Dresden Gmbh Solid-state switching device having a high-voltage switching transistor and a low-voltage driver transistor
US20150162832A1 (en) * 2013-12-09 2015-06-11 International Rectifier Corporation Group III-V Voltage Converter with Monolithically Integrated Level Shifter, High Side Driver, and High Side Power Switch
CN103915990B (zh) * 2014-04-18 2016-05-18 电子科技大学 一种用于GaN功率器件的驱动电路
JP6444647B2 (ja) * 2014-08-06 2018-12-26 ルネサスエレクトロニクス株式会社 半導体装置
US9559683B2 (en) * 2014-08-29 2017-01-31 Infineon Technologies Austria Ag System and method for a switch having a normally-on transistor and a normally-off transistor
EP3001563B1 (de) * 2014-09-25 2019-02-27 Nexperia B.V. Kaskodentransistorschaltung
CN104917467B (zh) * 2015-06-24 2017-08-25 江苏博普电子科技有限责任公司 一种GaN微波功率放大器用漏极调制电路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9525413B2 (en) 2014-03-12 2016-12-20 Gan Systems Inc. Power switching systems comprising high power e-mode GaN transistors and driver circuitry
US20160079979A1 (en) 2014-09-16 2016-03-17 Navitas Semiconductor Inc. Pulsed level shift and inverter circuits for gan devices
US20160105173A1 (en) 2014-10-10 2016-04-14 Efficient Power Conversion Corporation High voltage zero qrr bootstrap supply

Also Published As

Publication number Publication date
JP2019519150A (ja) 2019-07-04
US10243546B2 (en) 2019-03-26
WO2017205618A1 (en) 2017-11-30
KR102109851B1 (ko) 2020-05-13
TW201813305A (zh) 2018-04-01
CN109155627B (zh) 2023-04-11
DE112017002655T5 (de) 2019-03-07
KR20190009800A (ko) 2019-01-29
TWI641218B (zh) 2018-11-11
JP7080185B2 (ja) 2022-06-03
US20170346475A1 (en) 2017-11-30
CN109155627A (zh) 2019-01-04

Similar Documents

Publication Publication Date Title
DE112017002655B4 (de) Integrierte Gate-Treiberschaltung zum Ansteuern eines Anreicherungs-GaN-Feldeffekttransistors
DE112017006120B4 (de) Bootstrap-kondensator-überspannungs-überwachungsschaltung für wandler auf gan-transistorbasis
DE69403964T2 (de) Steuerschaltung mit einem Pegelschieber zum Schalten eines eletronischen Schalters
DE19902520B4 (de) Hybrid-Leistungs-MOSFET
DE102013217173B4 (de) Schaltungsanordnung umfassend eine Halbbrücke und Schaltungsanordnung zum Ansteuern eines High-Side-Schalters
DE69216142T2 (de) Vereinfachte Ausgangspufferschaltung mit niedriger Störspannung
EP0665634B1 (de) Schaltungsanordnung mit einem Feldeffekttransistor
DE102016114820A1 (de) System und Verfahren für einen Schalter mit einem selbstleitenden Transistor und einem selbstsperrenden Transistor
DE112017003652T5 (de) Hybridschalter mit GaN-HEMT und MOSFET
EP0043489A1 (de) Schalter mit in Serie geschalteten MOS-FET
DE102007052143A1 (de) Halbleitervorrichtung
DE102006029474A1 (de) Aktive Ansteuerung von normalerweise eingeschalteten bzw. normalerweise ausgeschalteten, in einer Kaskoden-Konfiguration angeordneten Bauteilen über eine asymmetrische CMOS-Schaltung
DE102015102878B4 (de) Elektronische Ansteuerschaltung
DE102005027442B4 (de) Schaltungsanordnung zum Schalten einer Last
DE102014202643A1 (de) Halbleitervorrichtungs-Ansteuerschaltung und Halbleitervorrichtungs-Ansteuereinheit
DE102019104691B4 (de) Diodenschaltung
DE3854155T2 (de) GaAs-Mesfet-Logik-Schaltungen mit Gegentakt-Ausgangspufferschaltungen.
EP0022931A1 (de) Schaltungsanordnung zur Spannungspegelumsetzung und zugehöriges Verfahren
DE102009008757A1 (de) Abtastschalter mit geringem Leckverlust und Verfahren
EP0992114B1 (de) Ansteuerschaltung für ein steuerbares halbleiterbauelement
DE102019118420A1 (de) Ansteuereinrichtung zur Ansteuerung eines Leistungshalbleiterschalters
DE102017112248B4 (de) Elektronische Schaltung mit mehreren in Reihe geschalteten elektronischen Schaltern und einer Ansteuerschaltung und Verfahren
DE102004022800A1 (de) MOSFET-Gate-Treiberschaltung
DE102016223312A1 (de) Leistungshalbleiterbaugruppe für ein Kraftfahrzeug, Kraftfahrzeug und Verfahren zum Betreiben einer Leistungshalbleiterbaugruppe
EP3462615A1 (de) Optimierte kaskodenstrukturen

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final