KR20190009800A - 인핸스먼트 모드 fet 게이트 드라이버 ic - Google Patents
인핸스먼트 모드 fet 게이트 드라이버 ic Download PDFInfo
- Publication number
- KR20190009800A KR20190009800A KR1020187037100A KR20187037100A KR20190009800A KR 20190009800 A KR20190009800 A KR 20190009800A KR 1020187037100 A KR1020187037100 A KR 1020187037100A KR 20187037100 A KR20187037100 A KR 20187037100A KR 20190009800 A KR20190009800 A KR 20190009800A
- Authority
- KR
- South Korea
- Prior art keywords
- fet
- gate driver
- enhancement mode
- circuit
- transistor
- Prior art date
Links
- 230000001360 synchronised effect Effects 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 8
- 230000000903 blocking effect Effects 0.000 claims description 2
- 230000005669 field effect Effects 0.000 claims description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 45
- 229910002601 GaN Inorganic materials 0.000 description 44
- 238000010586 diagram Methods 0.000 description 26
- 239000003990 capacitor Substances 0.000 description 11
- 230000008859 change Effects 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- SQVRNKJHWKZAKO-PFQGKNLYSA-N N-acetyl-beta-neuraminic acid Chemical compound CC(=O)N[C@@H]1[C@@H](O)C[C@@](O)(C(O)=O)O[C@H]1[C@H](O)[C@H](O)CO SQVRNKJHWKZAKO-PFQGKNLYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/0406—Modifications for accelerating switching in composite switches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/06—Modifications for ensuring a fully conducting state
- H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
- H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
- H03K3/0233—Bistable circuits
- H03K3/02337—Bistables with hysteresis, e.g. Schmitt trigger
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Ceramic Engineering (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
- Dc-Dc Converters (AREA)
Abstract
디지털 논리 신호 인버터, 레벨 시프터 회로, UVLO 회로, 출력 버퍼단 및 구동되는 FET를 포함하는 완전 집적된 GaN 드라이버가 단일 패키지에 모두 집적되어 있다. 레벨 시프터 회로는 입력에서 접지 기준 0-5V 디지털 신호를 출력에서 0-10V 디지털 신호로 변환한다. 출력 구동 회로는 로우 사이드 GaN FET와 비교하여 반전된 하이 사이드 GaN FET를 포함한다. 반전된 하이 사이드 GaN FET는 소스 팔로워 토폴로지가 아닌 스위치 동작을 허용하는 회로에 의해 구동되는 메인 FET를 제어하는 디지털 전압을 제공한다.
Description
본 발명은 게이트 드라이버에 관한 것으로, 구체적으로 로우-사이드 인핸스먼트 모드(enhancement mode) 갈륨 나이트라이드(GaN) FET(Field Effect Transistor)를 구동하기 위한 집적 회로(IC)에 관한 것이다.
고출력 GaN 트랜지스터는 최근에 실리콘 기반 트랜지스터를 대체하기 위해 도입되었다. GaN은 전자 이동도가 높고 질화갈륨의 역방향 항복전장(breakdown field)이 크기 때문에 실리콘 기반 소자보다 우수한 성능을 제공하고, 낮은 온-저항, 빠른 스위칭 및 높은 작동 온도를 제공한다. 상시 불통 인핸스먼트 모드(Normally-off enhancement mode) GaN 트랜지스터는 고속이고(공핍 모드와 달리 다수 캐리어), 역 회복(QRR)이 없으며 공핍 모드 장치보다 적은 전력을 소비하므로 바람직하다.
인핸스먼트 모드 GaN 트랜지스터용 게이트 드라이버는 LM5114 로우-사이드(Low-Side) 게이트 드라이버와 같은 텍사스 인스트루먼트(Texas Instruments)로부터 입수할 수 있다. 그러나 LM5114 자체는 GaN과 호환되지 않는 실리콘 공정으로 제조된다. 이는 구동될 인핸스먼트 모드 GaN 트랜지스터의 모놀리식(monolithic) 집적을 방지한다. 2칩 솔루션은 가능한 가장 낮은 게이트 루프 회로 인덕턴스를 허용하지 않으므로 완전히 모놀리식 집적 솔루션의 성능과 경쟁할 수 없다. 인핸스먼트 모드 GaN 트랜지스터와 집적된 게이트 드라이버는 필연적으로 매우 낮은 전달 지연을 가지고, 더 적은 전력을 소모하며, 매우 짧은 온-타임 지속 시간을 허용한다.
미국 특허 9525413호는 집적 솔루션, 즉 하프 브리지(half bridge) 구성에서 2개의 작은 인핸스먼트 모드 GaN 트랜지스터를 포함하는 모놀리식 집적 GaN 드라이버를 갖는 인핸스먼트 모드 GaN 트랜지스터를 제안한다. 하프 브리지의 하이 사이드(high side) GaN 트랜지스터는 게이트 구동 전압을 GaN 트랜지스터의 게이트에 제공하고, 로우 사이드 GaN 트랜지스터는 GaN 스위치의 게이트를 소스에 고정시킨다. 이 솔루션에는 개별 이중 전압 프리 드라이버가 필요하다. 전술한 이유들로, 인핸스먼트 모드 GaN 트랜지스터를 완전한 게이트 드라이버와 단일 집적 패키지에 통합하는 것이 유리하다.
특히, 단일 5V 전원으로 동작할 수 있고, 듀티 사이클(duty cycle) 및 주파수에 심각한 제한이 없이 낮은 전력 소비를 가지고, 빠른 전이, 낮은 전파 시간, 및 구동하는 FET와 일치하는 풀업 및 풀다운 저항을 가지며, UVLO 회로를 포함하는 완전 집적 GaN 드라이버를 제공하는 것이 바람직하다.
본 발명은 10ns까지의 펄스를 지원할 수 있는 전술한 특징을 갖는 완전 집적 GaN 드라이버를 제공하는 것을 기술적 과제로 한다. 이러한 저주파 펄스 성능은 10MHz 이상의 고주파수 변환기와 48V to 1V 또는 그 이하의 스탭 다운 비율 변환기에 관한 것이다.
본 발명은 단일 패키지 또는 칩에 집적되는 디지털 논리 신호 인버터, 레벨 시프터 회로, UVLO 회로, 출력 버퍼단 및 (선택적으로) 구동될 FET를 포함하는 완전 집적 GaN 드라이버를 제공한다.
출력 구동 회로는 로우 사이드 GaN FET와 비교하여 반전된 하이 사이드 GaN FET를 포함한다. 반전된 하이 사이드 GaN FET는 소스 팔로워 토폴로지(source follower topology)가 아닌 스위치 동작을 허용하여 회로에 의해 구동되는 주 FET를 제어하는 디지털 전압을 제공한다.
본 발명에 따른 완전 집적 GaN 게이트 드라이버는 새로운 저전압 레벨 시프터(level shifter) 및 전류 증폭기(current amplifier)를 포함한다. 입력은 접지 기준 0-5V 디지털 신호이며, 출력은 0-10V 디지털 신호이다. 이 신호는 전술한 역 출력 구동 단계에 유용한 효과가 있다.
도 1은 본 발명의 디지털 논리 신호 인버터의 바람직한 실시예의 개략도이다.
도 2는 본 발명의 레벨 시프터의 바람직한 실시예의 개략도이다.
도 3은 게이트 드라이버의 출력 버퍼 단계를 나타내는 도면이다.
도 4는 2 입력 NAND 로직의 구현예를 나타내는 도면이다.
도 5는 2 입력 NOR 로직의 구현예를 나타내는 도면이다.
도 6은 2 입력 OR 로직의 구현예를 나타내는 도면이다.
도 7는 2 입력 AND 로직의 구현예를 나타내는 도면이다.
도 8은 완전한 독립 게이트 드라이버 회로를 나타내는 도면이다.
도 9는 구동될 메인 FET가 드라이버와 집적되는 완전한 게이트 드라이버의 회로를 나타내는 도면이다.
도 10은 N-타입 인핸스먼트 모드 GaN FET만을 포함하는 기본 전압 레퍼런스 회로를 나타내는 도면이다.
도 11은 본 발명의 기본적인 저전압 차단(UVLO) 회로를 나타내는 도면이다.
도 12는 본 발명의 메인 FET와 집약된 UVLO 회로를 포함하는 게이트 드라이버를 나타내는 도면이다.
도 13은 본 발명의 동기화 부트스트랩 공급 FET 회로를 포함하는 메인 게이트 드라이버(UVLO 미포함)를 나타내는 도면이다.
도 14는 본 발명의 UVLO, 집적된 동기화 부트스트랩 FET, 메인 드라이버 및 메인 FET를 포함한 완전한 게이트 드라이버를 나타내는 도면이다.
도 15는 비교기/UVLO 회로의 다른 실시예를 나타내는 도면이다.
도 2는 본 발명의 레벨 시프터의 바람직한 실시예의 개략도이다.
도 3은 게이트 드라이버의 출력 버퍼 단계를 나타내는 도면이다.
도 4는 2 입력 NAND 로직의 구현예를 나타내는 도면이다.
도 5는 2 입력 NOR 로직의 구현예를 나타내는 도면이다.
도 6은 2 입력 OR 로직의 구현예를 나타내는 도면이다.
도 7는 2 입력 AND 로직의 구현예를 나타내는 도면이다.
도 8은 완전한 독립 게이트 드라이버 회로를 나타내는 도면이다.
도 9는 구동될 메인 FET가 드라이버와 집적되는 완전한 게이트 드라이버의 회로를 나타내는 도면이다.
도 10은 N-타입 인핸스먼트 모드 GaN FET만을 포함하는 기본 전압 레퍼런스 회로를 나타내는 도면이다.
도 11은 본 발명의 기본적인 저전압 차단(UVLO) 회로를 나타내는 도면이다.
도 12는 본 발명의 메인 FET와 집약된 UVLO 회로를 포함하는 게이트 드라이버를 나타내는 도면이다.
도 13은 본 발명의 동기화 부트스트랩 공급 FET 회로를 포함하는 메인 게이트 드라이버(UVLO 미포함)를 나타내는 도면이다.
도 14는 본 발명의 UVLO, 집적된 동기화 부트스트랩 FET, 메인 드라이버 및 메인 FET를 포함한 완전한 게이트 드라이버를 나타내는 도면이다.
도 15는 비교기/UVLO 회로의 다른 실시예를 나타내는 도면이다.
이하의 설명에서, 본 발명의 예시적인 실시예가 참조된다. 예시적인 실시예들은 당업자가 실시할 수 있도록 충분히 상세하게 설명된다. 그러나 다른 실시예 또한 채택될 수 있고 다양한 구조적, 논리적 및 전기적인 변화가 이루어질 수 있다.
게이트 드라이버의 기본 빌딩 블록은 로직 인버터, 신호 레벨 시프터 및 출력 드라이브 스테이지이다. 저전압 차단(UVLO) 회로는 소스 전압이 미리 결정된 임계값 아래로 떨어지면 게이트 드라이버를 셧 다운하는 것이 바람직하다.
도 1은 본 발명의 디지털 논리 신호 인버터의 바람직한 실시예의 개략도이다. GaN에서 공급 전압은 5V이므로 로직 하이는 5V이고 로직 로우는 0V이다. 본 발명의 인버터는 몇가지 주목할만한 예외를 제외하고는 표준 NOMOS 로직 인버터와 유사하다. 트랜지스터(4)(Q2, wG=10um)는 인핸스먼트 모드 GaN 트랜지스터로, NMOS에서 전형적인 공핍 모드 장치가 아니고, 공핍 모드 장치가 사용되지 않기 때문에 인핸스먼트 모드 GaN 트랜지스터인 트랜지스터(2)(Q1, wG=20um)가 트랜지스터(4)의 게이트를 충전하도록 추가되어 트랜지스터(4)(Q2)를 온으로 유지한다. 트랜지스터(6)(Q3, wG=120um)는 인핸스먼트 모드 GaN 트랜지스터이다. 트랜지스터(6)(Q3)의 온 저항은 트랜지스터(Q2)의 온 저항보다 6배 낮다.
본 발명의 논리 인버터는 트랜지스터(4)(O2)의 CGS와 함께 부트스트랩 다이오드(게이트가 소스에 단락됨)로서 트랜지스터(2)(Q1)를 사용함으로써 동작하며, 이는 빠른 전이를 가능하게 한다. 트랜지스터(6)(Q3)이 켜지면 입력(Ain) 로직이 1(5V)일 때 다이오드는 트랜지스터(4)(Q2) 및 커패시터(8)(C4=0.2pF)의 게이트를 거의 5V로 충전하므로 트랜지스터(4)(Q2)는 항상 켜져 있고 전류를 흐르게 한다. 이를 통해 빠른 전압 상승이 가능하다. 트랜지스터(4)(Q2)는 IC의 대부분의 전력을 소모한다. 트랜지스터(6)(Q3)의 드레인도 출력(
)에 연결되기 때문에 출력은 0V에 가까울 것이므로 입력을 반전시킨다. 이 모드에서 트랜지스터(6)(Q3)은 대형 FET이므로 포화 상태에서 트랜지스터(4)(Q2)를 끌어 당기므로 전류가 흐른다. 이 전류는 입력 신호가 0V로 변경되어 출력을 하이로 끌어 올린 후 다시 논리 입력을 반전할 때 필요하다. 커패시터(8)(C4)는 트랜지스터(4)(Q2)의 CGS에 의해 제공되는 것 이상의 추가 저장을 위해 사용되므로 회로가 로직 하이 출력을 유지할 수 있는 시간을 증가시킨다. 본 발명의 논리 인버터의 주요 이점은 N-타입 인핸스먼트 모드 전용 FET가 사용된다는 것이다.
도 2는 본 발명의 레벨 시프터의 바람직한 실시예의 개략도이다. 레벨 시프터의 주요 기능은 로직 하이만을 위해 입력(Ain)의 전압 크기를 2배로 증가시킨다. 0V의 로직 로우 입력은 0V로 유지된다. 이 회로는 두 개의 입력을 사용하는데, 두번째 입력은 단순히 Ain의 반전된 형태이다. 이전에 설명된 인버터를 사용하여 이를 수행할 수 있다.
본 발명의 레벨 시프터는 인버터 회로와 본질적으로 동일한 방식이고 약간의 수정사항이 있다. 그것은 두 단계로 구성된다. 첫번째 단계로 공급 전압 레벨 시프터 트랜지스터(10)(Q4), 공급 전압 레벨 시프터 트랜지스터(12)(Q5), 트랜지스터(14)(Q6), 트랜지스터 (16)(Q7), 및 트랜지스터(18)(Q8)로 구성된 인버터 및 고전압 버퍼 스테이지를 포함한다. 두번째 단계로 레벨 시프터의 전원 전압이 10V인 경우, 출력이 하이(Yout)일 때 전원 전압이 5V(트랜지스터(16)의 드레인)가 아닌 경우, 출력이 로우일 때 전원 전압이 5V인 경우를 제외하면 로직 인버터와 동일한 방식으로 작동한다. 첫번째 단계는 커패시터(20)(C1=5pF) 레벨의 전압이 0V와 5V 사이에서 반전된 입력 신호를 5V와 10V 사이로 이동시키는 부트스트랩 전원으로 작동한다. 트랜지스터(10)(Q4)는 트랜지스터(12)(Q5)가 게이트를 통해 0V(off) 및 5V(on)로 스위칭할 수 있게 하는 다이오드로 동작한다. 커패시터(22)(C2=50pF)는 Ain이 로우일 때 충전되고, 이는 트랜지스터(12)(Q5)가 C1을 통해 턴온되는 때이다. 트랜지스터(10)(Q4, wG=10um), 트랜지스터(12)(Q5, wG=50um), 트랜지스터(14)(Q6, wG=10um), 트랜지스터(16)(Q7, wG=10um) 및 트랜지스터(18)(Q4, wG=60um) 각각은 바람직하게는 인핸스먼트 모드 GaN 트랜지스터이다. 본 명세서에서 제공되는 게이트 폭은 단지 예시일 뿐이며, 이들 사이의 비율은 중요하다. 커패시터(24)(C5)는 2pF이다.
도 3은 게이트 드라이버의 출력 버퍼 단계를 나타내는 도면이다. 게이트 드라이버는 두개의 보완 입력(Ain, 
)을 사용한다. 출력 구동 회로는 로우 사이드 인핸스먼트 모드 GaN FET(28)(Q10, wG=1.2mm)와 비교하여 반전된 하이 사이드 인핸스먼트 모드 GaN FET(26)(Q9, wG=12.mm)를 포함한다. 반전된 하이 사이드 GaN FET(26)는 소스 팔러워 토폴로지가 아닌 스위치 동작을 가능하게 하여 회로에 의해 구동되는 메인 FET를 제어하는 디지털 전압을 제공한다.
구체적으로, 로직 입력(Ain)이 로우(0V)이고 입력(
)이 하이일 때, 트랜지스터(28)(Q10)가 턴온되어 출력(Yout)을 로우(0V)로 만든다. 또한, 트랜지스터(26)(Q9)의 상부 FET 게이트는 역방향(드레인 및 소스)에 설치되더라도 전도할 수 없도록 고도로 역 바이어스된다(바디 다이오드 전압을 증가시키는 GaN FET의 독특한 특징). 논리 입력(Ain)이 레벨 시프터 스테이지로부터 하이(10V)이고 입력(
)이 로우일 때, 트랜지스터(26)(Q9)는 턴온되고 트랜지스터(28)(Q10)는 턴오프된다. 이 단계는 드라이버의 전류 싱크 또는 소스 기능을 크게 향상시킨다.
도 4는 2 입력 NAND 로직의 구현예를 나타내는 도면이다. 이는 하나의 작은 예외를 제외하고 전술한 논리 인버터를 기반으로 한다. 입력 FET는 2개의 입력과 그 연결이 캐스캐이딩 되도록 2개로 나뉜다. 이것은 트랜지스터(6, 32)(Q3, Q4)가 트랜지스터(4)(Q2)의 상태 및 그에 따른 출력을 전도 및 변경하기 전에 온 되어야 하므로 NANA 게이트를 생성한다. 트랜지스터(2)(Q1, wG=10um), 트랜지스터(4)(Q2, wG=20um), 트랜지스터(6)(Q3, wG=120um), 트랜지스터(32)(Q4, wG=120um)는 모두 인핸스먼트 모드 GaN 트랜지스터이다. 트랜지스터(2)(Q1)는 트랜지스터(6, 32)(O3, Q4)가 모두 턴 온될때 커패시터(8)(C4)를 충전하는 다이오드로 사용된다. 이는 트랜지스터(6, 32)(Q3, Q4) 중 하나가 오프로 유지될 때 커패시터(8)(C4)가 적절히 충전되는 것을 방지하고 출력의 성능을 심각하게 저하시킬 수 있다. 트랜지스터(31)(Q8, wG=10um), 트랜지스터(33)(Q9, wG=10um) 및 커패시터(35)(C7)는 이 문제를 해결할 수 있다. 이 회로는 트랜지스터(32)(Q3)가 켜지고 트랜지스터(8)(Q3)이 꺼진 경우 커패시터(35)(C7)가 충전되도록 허용한다. 트랜지스터(32)(Q4)가 켜지면 커패시터(35)(C7)는 트랜지스터(33)(Q9)을 통해 커패시터(8)(C4)을 충전할 수 있어 회로에 대한 동작을 복구할 수 있다.
도 5는 2 입력 NOR 로직의 구현예를 나타내는 도면이다. 이는 하나의 사소한 예외를 제외하고 전술한 도 1의 논리 인버터에 기초한다. 입력 FET는 2개의 입력에 대하여 2개로 나누어지고 병렬로 연결된다. 이는 2개의 FET(6, 32)(Q3, Q4) 중 하나가 온 상태가 되어 트랜지스터(Q2)의 상태를 바꿔 출력을 요구하므로 NOR 게이트를 생성한다.
도 6은 2 입력 OR 로직의 구현예를 나타내는 도면이다. 이는 도 5의 NOR 로직에 기초로 하고, 극성을 바꾸기 위해 마지막에 인버터 스테이지가 추가되어 있다. 트랜지스터(2)(Q1), 트랜지스터(4)(Q2), 및 트랜지스터(6)(Q3)과 유사한 트랜지스터(34)(Q5, wG=10um), 트랜지스터(36)(Q6, wG=20um), 트랜지스터(38)(Q7, wG=120um)는 모두 인핸스먼트 모드 GaN 트랜지스터이다.
도 7는 2 입력 AND 로직의 구현예를 나타내는 도면이다. 이는 도 4의 NAND 로직에 기초로 하고, 극성을 바꾸기 위해 마지막에 인버터 스테이지가 추가되어 있다.
도 8은 완전한 독립 게이트 드라이버 회로를 나타내는 도면이다. 이는 도 1의 인버터, 도 2의 레벨 시프터, 및 도 3의 출력 버퍼의 3단계로 구성된다. 출력 단계는 YoutH 및 YoutL을 산출하기 위해 개방된다. 이를 통해 드라이버를 위한 게이트 레지스터의 외부 프로그래밍을 통해 구동되는 FET의 턴온 및 턴오프 특성을 독립적으로 변경함으로써 보다 작은 FET(구동중인)의 매칭을 향상시킬 수 있다.
도 9는 구동될 메인 FET가 드라이버와 집적되는 완전한 게이트 드라이버의 회로를 나타내는 도면이다. 이는 출력 스테이지가 메인 FET(Q100, wG=300mm)에 연결된다는 점을 제외하면 도 8의 완전한 드라이버와 유사하다. 이는 드라이버가 이미 구동되는 FET에 최적화되어 있으므로 FET 전압의 외부 프로그래밍을 제거한다.
전술한 바와 같이, 게이트 드라이버에 저전압 차단(UVLO) 회로를 제공하는 것이 바람직하다. 본 발명에 따른 UVLO 회로는 2개의 전압 레퍼런스 회로 및 비교기를 포함한다. 전압 레퍼런스 회로 중 하나는 측정된 전원 전압에 대해 미리 결정된 전압을 비교하고 다른 전압 레퍼런스 회로는 비교기의 정전류 소스에 사용된다.
도 10은 N-타입 인핸스먼트 모드 GaN FET만을 포함하는 기본 전압 레퍼런스 회로를 나타내는 도면이다. 이는 트랜지스터(46)(Q27, wG=10um), 저항(44)(R27=160kΩ, 전류 설정 저항), 트랜지스터(48)(Q28, wG=10um)를 포함한다. 트랜지스터(48)(Q28)의 게이트가 드레인에 연결된 상태에서 트랜지스터(48)(Q28)은 전류를 싱킹(sinking)할 때 제한된 전압 레퍼런스가 된다. FET의 임계값을 초과하는 전압을 증가시키려는 시도는 트랜지스터(48)(Q28)에 의한 싱크 전류를 증가시킨다. 트랜지스터(46)(Q27) 및 트랜지스터(48)(Q28)는 바람직하게 10um의 게이트 폭을 갖는 EPC25V 확장 가능 인핸스먼트 모드 GaN 트랜지스터이다.
도 11은 본 발명의 기본적인 저전압 차단(UVLO) 회로를 나타내는 도면이다. UVLO 회로의 목적은 공급 전압이 미리 결정된 값보다 낮으면 다른 회로의 작동을 잠그거나 방지하는 것이다. 일단 소정의 공급 전압이 도달하면, UVLO 회로는 작동을 위해 다른 회로(이 경우, 게이트 드라이버 회로)를 해제한다. 이는 많은 전력 스위칭 어플리케이션에서 게이트 드라이버의 GaN FET가 임계 전압 이하로 동작하는 것을 방지한다. UVLO 회로는 측정된 공급 전압과 비교할 전압 레퍼런스(미리 결정된 전압), 비교기의 정전류 소스에 사용되는 전압 레퍼런스, 비교기 스테이지의 3개의 파트로 구성된다. 2개의 전압 레퍼런스 회로는 전술한 도 1에 도시된 것과 동일하다. 하나의 레퍼런스 전압은 비교기에 의해 공급 전압과 비교하기 위한 고정 레퍼런스 전압으로 사용되며, 두번째 레퍼런스 전압는 고정 레퍼런스 전압으로 사용되어 비교기에 전류 미러를 생성한다. 비교기는 고전적인 전류 미러 유형이다. 비교기의 트랜지스터(58)(Q26)는 발진을 방지하는 회로에 히스테리시스를 추가하는데 사용된다. UVLO 출력은 트랜지스터(52)(Q25)에 의해 디지털 논리 신호로서 설정된다. 트랜지스터(50)(Q22), 트랜지스터(52)(Q25), 트랜지스터(54)(Q24), 트랜지스터(56)(Q23), 및 트랜지스터(58)(Q26)은 모두 바람직하게는 10um의 게이트 폭을 갖는 EPC25V 확장 가능 인핸스먼트 모드 GaN 트랜지스터이다.
도 12는 본 발명의 메인 FET와 집약된 UVLO 회로를 포함하는 게이트 드라이버를 나타내는 도면이다. 메인 FET는 EPC2019 인핸스먼트 모드 GaN FET 또는 등가물이다. 본 명세서에 기재된 회로는 이러한 유형의 FET를 구동하도록 최적화되어 있다. 그러나, 본 발명의 게이트 구동회로는 다른 메인 FET와 집적(및 구동을 위해 최적화)될 수 있음은 당업자에게 자명하다.
도 13은 본 발명의 동기식 부트스트랩 공급 FET 회로를 포함하는 메인 게이트 드라이버(UVLO 미포함)를 나타내는 도면이다. HB 노드에는 5V의 부트스트랩 전원을 위한 충전 전압이 포함되므로 동기식 부트스트랩 전원 FET의 정격 전압은 메인 FET보다 적어도 5V 높아야 한다.
도 13의 동기식 부트스트랩 FET 공급 게이트 구동 회로(62)는 최종 출력 버퍼 스테이지를 필요로 하지 않는 것을 제외하고는 메인 FET 게이트 드라이버 회로(64)와 거의 동일하다. 주된 이유는 다음과 같다. 첫째로, 동기식 부트스트랩 FET는 저전압 레벨 시프터의 +10V 및 0V 출력에 의해 생성되는 게이트 양단에 +5V 및 -5V가 필요하다. 두번째로 동기식 부트스트랩 FET는 매우 작기때문에 상당한 전류를 필요로 하지 않는다. 5V 오프셋은 5V 전원에 연결된 동기식 부트스트랩 FET 소스에 의해 제공된다. 이는 타이밍 및 레벨 시프팅이 내부적으로 처리되기 ?문에 전형적인 인핸스먼트 모드 GaN FET 동기식 부트스트랩 공급(예를 들어, 미국 특허 출원 공보 제 2016/0105173호 참조)의 전형적인 외부 회로를 필요로 하지 않는다.
도 13의 게이트 드라이버의 타이밍은 두 단계로 달성된다. 첫째로, 메인 FET가 완전히 향상될 수 있도록 메인 FET가 켜지는 동안 지연되어야 한다. 이는 동기식 부트스트랩 FET 게이트 드라이버의 신호 소스로 메인 FET 게이트 신호를 사용하여 달성된다. 두번째로, 메인 FET와 함께 또는 더 빨리 꺼져야 한다. 이것은 메인 게이트 드라이버의 초기 반전 신호를 사용하여 트랜지스터(Q18)을 직접 구동함으로써 달성되며, 동기식 부트스트랩 FET 드라이버를 우회할 수 있다. 이 신호는 메인 FET에 도달하기 전에 효과적으로 동기식 부트스트랩 FET에 도달한다.
도 14는 본 발명의 UVLO, 집적된 동기화 부트스트랩 FET, 메인 드라이버 및 메인 FET를 포함한 완전한 게이트 드라이버를 나타내는 도면이다. UVLO, 집적된 동기화 부트스트랩 FET, 메인 드라이버 및 메인 FET는 전술한 모든 특징과 동일하다.
도 15는 비교기/UVLO 회로의 다른 실시예를 나타내는 도면이다. 도 11의 실시예에서 저항은 부하를 위해 사용된다. GaN 공정에서 저항은 다이(die)상에서 물리적으로 많은 공간을 점유하며, 바람직하지 않은 특성인 20% 이내의 큰 공차 변화를 가져온다. 도 15에 도시된 바와 같이, 다수의 저항기가 인핸스먼트 모드 GaN FET로 대체되고, 여기서 게이트는 드레인에 연결되어 인핸스먼트 모드 GaN FET는 비선형 저항이 될 수 있다. GaN FET 사이의 허용 오차는 상당히 엄격하고 다이에서도 훨씬 적은 면적을 차지한다. 도 15에 도시된 바와 같이, FET의 부하는 전류 미러 회로에 대한 부하뿐만 아니라 UVLO에 대한 전압 감지를 위해서도 사용된다.
전술한 설명 및 도면은 단지 본 명세서에 설명된 특징 및 이점을 달성하는 특정 실시예를 예시하는 것으로 간주된다. 특정 공정 조건에 대한 수정 및 대체는 가능하므로, 본 발명의 실시예는 전술한 설명 및 도면에 의해 제한되는 것으로 간주되지 않는다.
Claims (6)
- 게이트 드라이버; 및
상기 게이트 드라이버에 연결된 저전압 차단 회로를 하나의 칩 내에 완전히 집적하여 포함하고,
상기 게이트 드라이버는,
논리 인버터 회로;
출력과 입력을 갖고 상기 입력에서의 접지 기준 0-5V 디지털 신호를 상기 출력에서 0-10V 디지털 신호로 변환하는 레벨 시프터 회로; 및
FET를 구동하는 출력 스테이지를 포함하고,
상기 저전압 차단 회로는,
미리 결정된 전압 레퍼런스를 생성하기 위한 전압 레퍼런스 회로; 및
상기 전압 레퍼런스 회로의 출력을 수신하고 공급 전압이 상기 미리 결정된 전압 레퍼런스보다 낮으면 게이트 드라이버의 동작을 방지하기 위한 비교기를 포함하는 것을 특징으로 하는,
인핸스먼트 모드 GaN 전계 효과 트랜지스터(FET)를 구동하기 위한 집적 게이트 드라이버 회로.
- 제 1항에 있어서,
상기 집적 게이트 드라이버 회로 내의 모든 트랜지스터는 인핸스먼트 모드 GaN FET인 것을 특징으로 하는,
인핸스먼트 모드 GaN FET를 구동하기 위한 집적 게이트 드라이버 회로.
- 제 2항에 있어서,
구동될 GaN FET를 더 포함하는 것을 특징으로 하는,
인핸스먼트 모드 GaN FET를 구동하기 위한 집적 게이트 드라이버 회로.
- 제 1항에 있어서,
상기 출력 스테이지는 하이 사이드 인핸스먼트 모드 GaN 트랜지스터 및 로우 사이드 인핸스먼트 모드 GaN 트랜지스터로 형성된 하프 브리지 회로를 포함하고,
상기 하이 사이드 인핸스먼트 모드 GaN 트랜지스터는 상기 로우 사이드 인핸스먼트 모드 GaN 트랜지스터와 반전된 것을 특징으로 하는,
인핸스먼트 모드 GaN FET를 구동하기 위한 집적 게이트 드라이버 회로.
- 제 1항에 있어서,
동기식 부트스트랩 FET 공급 게이트 구동 회로를 더 포함하는 것을 특징으로 하는,
인핸스먼트 모드 GaN FET를 구동하기 위한 집적 게이트 드라이버 회로.
- 제 5항에 있어서,
상기 동기식 부트 스트랩 FET 공급 게이트 구동 회로는 상기 출력 스테이지가 없는 게이트 드라이버와 실질적으로 동일한 것을 특징으로 하는,
인핸스먼트 모드 GaN FET를 구동하기 위한 집적 게이트 드라이버 회로.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201662341318P | 2016-05-25 | 2016-05-25 | |
| US62/341,318 | 2016-05-25 | ||
| PCT/US2017/034461 WO2017205618A1 (en) | 2016-05-25 | 2017-05-25 | Enhancement mode fet gate driver ic |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20190009800A true KR20190009800A (ko) | 2019-01-29 |
| KR102109851B1 KR102109851B1 (ko) | 2020-05-13 |
Family
ID=60411907
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020187037100A KR102109851B1 (ko) | 2016-05-25 | 2017-05-25 | 인핸스먼트 모드 fet 게이트 드라이버 ic |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US10243546B2 (ko) |
| JP (1) | JP7080185B2 (ko) |
| KR (1) | KR102109851B1 (ko) |
| CN (1) | CN109155627B (ko) |
| DE (1) | DE112017002655B4 (ko) |
| TW (1) | TWI641218B (ko) |
| WO (1) | WO2017205618A1 (ko) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11056875B2 (en) * | 2018-02-23 | 2021-07-06 | Maxim Integrated Products, Inc. | Systems and methods for gate driver with field-adjustable UVLO |
| CN108768145B (zh) * | 2018-05-25 | 2019-07-02 | 电子科技大学 | 适用于GaN功率开关器件的高速半桥栅驱动电路 |
| TWI716980B (zh) * | 2018-08-28 | 2021-01-21 | 美商高效電源轉換公司 | 使用具回授之主動前置驅動器的GaN驅動器 |
| TWI732280B (zh) * | 2018-08-28 | 2021-07-01 | 美商高效電源轉換公司 | 串級自舉式GaN功率開關及驅動器 |
| US11687110B2 (en) * | 2018-09-26 | 2023-06-27 | Efficient Power Conversion Corporation | Multi-channel pulse current generator with charging |
| US10601302B1 (en) | 2019-04-04 | 2020-03-24 | Navitas Semiconductor, Inc. | Bootstrap power supply circuit |
| US10454481B1 (en) * | 2019-04-04 | 2019-10-22 | Navitas Semiconductor, Inc | GaN logic circuits |
| US11394380B2 (en) | 2019-08-09 | 2022-07-19 | Texas Instruments Incorporated | Gate drivers and auto-zero comparators |
| US20230353110A1 (en) | 2020-03-27 | 2023-11-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, amplifier, and electronic device |
| US11489441B2 (en) * | 2020-06-02 | 2022-11-01 | Texas Instruments Incorporated | Reference voltage generation circuits and related methods |
| CN113433998B (zh) * | 2021-07-06 | 2022-06-24 | 西安电子科技大学芜湖研究院 | 一种功率驱动器 |
| WO2023107885A1 (en) * | 2021-12-08 | 2023-06-15 | Efficient Power Conversion Corporation | Active bootstrapping drivers |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002529045A (ja) * | 1998-10-23 | 2002-09-03 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | レベルシフタ |
| JP2004201486A (ja) * | 2002-10-31 | 2004-07-15 | Internatl Rectifier Corp | トランジスタの保護を備えた半ブリッジ高電圧ゲートドライバ |
| KR20100113408A (ko) * | 2009-04-13 | 2010-10-21 | 실리콘 디스플레이 (주) | 레벨시프터 및 이를 갖는 어레이 기판 |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4724342A (en) | 1986-02-12 | 1988-02-09 | Hughes Aircraft Company | Push-pull DCFL driver circuit |
| EP0764365A2 (en) | 1995-04-10 | 1997-03-26 | Koninklijke Philips Electronics N.V. | Level-shifting circuit and high-side driver including such a level-shifting circuit |
| TW200525869A (en) * | 2004-01-28 | 2005-08-01 | Renesas Tech Corp | Switching power supply and semiconductor IC |
| JP2008205767A (ja) * | 2007-02-20 | 2008-09-04 | Seiko Epson Corp | レベルシフト回路および電気光学装置 |
| JP4525696B2 (ja) * | 2007-04-04 | 2010-08-18 | 三菱電機株式会社 | 電源電圧低下保護回路 |
| US8063616B2 (en) | 2008-01-11 | 2011-11-22 | International Rectifier Corporation | Integrated III-nitride power converter circuit |
| JP5136198B2 (ja) | 2008-05-14 | 2013-02-06 | ソニー株式会社 | 半導体デバイス、表示パネル及び電子機器 |
| US8054110B2 (en) * | 2009-01-20 | 2011-11-08 | University Of South Carolina | Driver circuit for gallium nitride (GaN) heterojunction field effect transistors (HFETs) |
| KR20110037367A (ko) * | 2009-10-06 | 2011-04-13 | 페어차일드코리아반도체 주식회사 | 스위치 구동 회로 및 구동 방법 |
| US8581625B2 (en) * | 2011-05-19 | 2013-11-12 | Semiconductor Energy Laboratory Co., Ltd. | Programmable logic device |
| JP2012078839A (ja) | 2011-11-07 | 2012-04-19 | Semiconductor Energy Lab Co Ltd | 表示装置の駆動回路 |
| JP2013198125A (ja) * | 2012-03-22 | 2013-09-30 | Fujitsu Semiconductor Ltd | 半導体装置 |
| US9660639B2 (en) | 2012-12-21 | 2017-05-23 | Gan Systems Inc. | Distributed driver circuitry integrated with GaN power transistors |
| EP2800274B1 (en) * | 2013-04-30 | 2017-09-13 | Nxp B.V. | Gate driver circuit |
| US9007117B2 (en) * | 2013-08-02 | 2015-04-14 | Infineon Technologies Dresden Gmbh | Solid-state switching device having a high-voltage switching transistor and a low-voltage driver transistor |
| US20150162832A1 (en) | 2013-12-09 | 2015-06-11 | International Rectifier Corporation | Group III-V Voltage Converter with Monolithically Integrated Level Shifter, High Side Driver, and High Side Power Switch |
| WO2015135072A1 (en) * | 2014-03-12 | 2015-09-17 | Gan Systems Inc. | Power switching systems comprising high power e-mode gan transistors and driver circuitry |
| CN103915990B (zh) * | 2014-04-18 | 2016-05-18 | 电子科技大学 | 一种用于GaN功率器件的驱动电路 |
| JP6444647B2 (ja) | 2014-08-06 | 2018-12-26 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US9559683B2 (en) * | 2014-08-29 | 2017-01-31 | Infineon Technologies Austria Ag | System and method for a switch having a normally-on transistor and a normally-off transistor |
| US9859732B2 (en) * | 2014-09-16 | 2018-01-02 | Navitas Semiconductor, Inc. | Half bridge power conversion circuits using GaN devices |
| EP3001563B1 (en) * | 2014-09-25 | 2019-02-27 | Nexperia B.V. | A cascode transistor circuit |
| US9667245B2 (en) | 2014-10-10 | 2017-05-30 | Efficient Power Conversion Corporation | High voltage zero QRR bootstrap supply |
| CN104917467B (zh) * | 2015-06-24 | 2017-08-25 | 江苏博普电子科技有限责任公司 | 一种GaN微波功率放大器用漏极调制电路 |
-
2017
- 2017-05-25 DE DE112017002655.5T patent/DE112017002655B4/de active Active
- 2017-05-25 CN CN201780031960.6A patent/CN109155627B/zh active Active
- 2017-05-25 US US15/605,219 patent/US10243546B2/en active Active
- 2017-05-25 JP JP2018560037A patent/JP7080185B2/ja active Active
- 2017-05-25 WO PCT/US2017/034461 patent/WO2017205618A1/en active Application Filing
- 2017-05-25 KR KR1020187037100A patent/KR102109851B1/ko active IP Right Grant
- 2017-05-25 TW TW106117466A patent/TWI641218B/zh active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002529045A (ja) * | 1998-10-23 | 2002-09-03 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | レベルシフタ |
| JP2004201486A (ja) * | 2002-10-31 | 2004-07-15 | Internatl Rectifier Corp | トランジスタの保護を備えた半ブリッジ高電圧ゲートドライバ |
| KR20100113408A (ko) * | 2009-04-13 | 2010-10-21 | 실리콘 디스플레이 (주) | 레벨시프터 및 이를 갖는 어레이 기판 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20170346475A1 (en) | 2017-11-30 |
| JP7080185B2 (ja) | 2022-06-03 |
| TW201813305A (zh) | 2018-04-01 |
| DE112017002655B4 (de) | 2023-08-24 |
| US10243546B2 (en) | 2019-03-26 |
| TWI641218B (zh) | 2018-11-11 |
| CN109155627B (zh) | 2023-04-11 |
| JP2019519150A (ja) | 2019-07-04 |
| KR102109851B1 (ko) | 2020-05-13 |
| WO2017205618A1 (en) | 2017-11-30 |
| CN109155627A (zh) | 2019-01-04 |
| DE112017002655T5 (de) | 2019-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102109851B1 (ko) | 인핸스먼트 모드 fet 게이트 드라이버 ic | |
| TWI822264B (zh) | 電子電路及操作一電子電路之方法 | |
| KR102458233B1 (ko) | 고전압 영 qrr 부트스트랩 전원 | |
| JP5011585B2 (ja) | 電力素子の駆動回路 | |
| US5666280A (en) | High voltage integrated circuit driver for half-bridge circuit employing a jet to emulate a bootstrap diode | |
| US8723564B2 (en) | Driving circuit | |
| US10122274B2 (en) | Multi-function power control circuit using enhancement mode gallium nitride (GaN) high electron mobility transistors (HEMTs) | |
| US8148957B2 (en) | Power switch-mode circuit with devices of different threshold voltages | |
| CN111799992A (zh) | GaN半桥电路和GaN自举电源电压发生器电路 | |
| JP2011509629A (ja) | 集積ｉｉｉ族窒化物電力変換回路 | |
| US9379699B2 (en) | Switch driver with a low-cost cross-conduction-preventing circuit | |
| KR20130029337A (ko) | 반도체장치 | |
| US11451130B2 (en) | Circuit to transfer a signal between different voltage domains and corresponding method to transfer a signal | |
| Rouger et al. | Modular multilevel SOI-CMOS active gate driver architecture for SiC MOSFETs | |
| CN109075693B (zh) | 功率元件的驱动电路 | |
| JPH11205123A (ja) | 高耐圧パワー集積回路 | |
| JP2010200560A (ja) | ゲート駆動回路 | |
| JP2024014878A (ja) | 半導体装置 | |
| US11881759B2 (en) | Circuit to transfer a signal between different voltage domains and corresponding method to transfer a signal | |
| KR102026929B1 (ko) | 전력 스위치용 게이트 구동회로 | |
| US7102416B2 (en) | High side switching circuit | |
| US10581429B2 (en) | Electronic circuit with several electronic switches connected in series and a drive circuit | |
| Zhou et al. | A fully integrated floating gate driver with adaptive gate drive technique for high-voltage applications | |
| US20200235727A1 (en) | Switching element drive device | |
| TW202324933A (zh) | 預驅動自舉式驅動器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| A302 | Request for accelerated examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |