DE102016114820A1 - System und Verfahren für einen Schalter mit einem selbstleitenden Transistor und einem selbstsperrenden Transistor - Google Patents

System und Verfahren für einen Schalter mit einem selbstleitenden Transistor und einem selbstsperrenden Transistor Download PDF

Info

Publication number
DE102016114820A1
DE102016114820A1 DE102016114820.2A DE102016114820A DE102016114820A1 DE 102016114820 A1 DE102016114820 A1 DE 102016114820A1 DE 102016114820 A DE102016114820 A DE 102016114820A DE 102016114820 A1 DE102016114820 A1 DE 102016114820A1
Authority
DE
Germany
Prior art keywords
transistor
normally
switch
node
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102016114820.2A
Other languages
English (en)
Other versions
DE102016114820B4 (de
Inventor
Bernhard Zojer
Matteo-Alessandro Kutschak
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of DE102016114820A1 publication Critical patent/DE102016114820A1/de
Application granted granted Critical
Publication of DE102016114820B4 publication Critical patent/DE102016114820B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
    • H02M1/4208—Arrangements for improving power factor of AC input
    • H02M1/4233—Arrangements for improving power factor of AC input using a bridge converter comprising active switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/21—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/217—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M7/219—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only in a bridge configuration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/10—Modifications for increasing the maximum permissible switched voltage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H02M1/0054—Transistor switching losses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K2017/6875—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors using self-conductive, depletion FETs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K2017/6878—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors using multi-gate field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0081—Power supply means, e.g. to the switch driver
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Conversion In General (AREA)
  • Ceramic Engineering (AREA)
  • Electronic Switches (AREA)

Abstract

Gemäß einer Ausführungsform beinhaltet ein Verfahren, einen Rückwärtsstrom durch einen ersten Schalter zu leiten, der einen selbstleitenden Transistor in Reihe mit einem selbstsperrenden Transistor zwischen einem ersten Schalterknoten und einem zweiten Schalterknoten enthält. Während der Rückwärtsstrom geleitet wird, wird der erste Schalter ausgeschaltet, indem der selbstsperrende Transistor über einen Steuerknoten des selbstsperrenden Transistors ausgeschaltet wird und eine Ansteuerspannung des selbstleitenden Transistors reduziert wird, indem eine Spannung zwischen dem Steuerknoten des selbstleitenden Transistors und einem Referenzknoten des selbstleitenden Transistors reduziert wird. Nachdem der erste Schalter ausgeschaltet ist, wird ein zweiter Schalter, der mit dem ersten Schalter gekoppelt ist, eingeschaltet.

Description

  • Die vorliegende Offenbarung bezieht sich im Allgemeinen auf ein elektronisches Bauelement und insbesondere auf ein System und ein Verfahren für ein System und Verfahren für einen Schalter mit einem selbstleitenden Transistor und einem selbstsperrenden Transistor.
  • Hochspannungs-Schalttransistoren, wie zum Beispiel MOSFETs, Sperrschicht-Feldeffekttransistoren (JFET, Junction Field Effect Transistor) und Galliumnitrid(GaN)-High Electron Mobility Transistoren (HEMT) werden üblicherweise als Halbleiterschalter in Hochspannungs- und Hochleistungsbauelementen verwendet, wie zum Beispiel in Schaltnetzteilen, Motorsteuerungen und Hochspannungs- und Hochleistungs-Schaltschaltungen. Einige dieser Bauelemente, wie zum Beispiel GaN-HEMT, weisen die Fähigkeit auf, dass sie bei sehr hohen Spannungen betrieben werden können, ohne dass das Bauelement ausfällt oder beschädigt wird.
  • Einige Bauelemente, wie zum Beispiel JFET und GaN-HEMT, können so hergestellt werden, dass sie eine negative Schwellenspannung aufweisen, wodurch bewirkt wird, dass das Bauelement leitfähig ist, wenn Nullspannung über Gate und Source dieser Transistoren anliegt. Solche Bauelemente werden dementsprechend als „selbstleitende“ Bauelemente oder Transistoren bezeichnet, weil die Bauelemente unter Bedingungen von Null-Vorspannung effektiv ein sind. Bei Verwendung solcher selbstleitender Transistoren werden im Allgemeinen Vorkehrungen getroffen, um sicherzustellen, dass eine Spannung generiert wird, um sicherzustellen, dass der selbstleitende Transistor ausgeschaltet werden kann. Zum Beispiel wird in einer in einem Schaltnetzteil verwendeten Treiberschaltung eine negative Spannung generiert oder bereitgestellt, die eine Spannung aufweist, die ausreichend unterhalb des Schwellenwerts des selbstleitenden Transistors liegt, um sicherzustellen, dass das Bauelement wirklich wie beabsichtigt ausgeschaltet wird. Alternativ kann der selbstleitende Schalter in einer Reihenverbindung mit einem selbstsperrenden Schalter betrieben werden, um insgesamt ein selbstsperrendes Verhalten zu erreichen.
  • Gemäß einer Ausführungsform beinhaltet ein Verfahren, einen Rückwärtsstrom durch einen ersten Schalter zu leiten, der einen selbstleitenden Transistor in Reihe mit einem selbstsperrenden Transistor zwischen einem ersten Schalterknoten und einem zweiten Schalterknoten enthält. Während der Rückwärtsstrom geleitet wird, wird der erste Schalter ausgeschaltet, indem der selbstsperrende Transistor über einen Steuerknoten des selbstsperrenden Transistors ausgeschaltet wird und eine Ansteuerspannung des selbstleitenden Transistors reduziert wird, indem eine Spannung zwischen dem Steuerknoten des selbstleitenden Transistors und einem Referenzknoten des selbstleitenden Transistors reduziert wird. Nach Ausschalten des ersten Schalters wird ein zweiter Schalter, der mit dem ersten Schalter gekoppelt ist, eingeschaltet.
  • Für ein vollständigeres Verständnis der vorliegenden Erfindung und ihrer Vorteile wird jetzt Bezug auf die folgenden Beschreibungen in Verbindung mit den zugehörigen Zeichnungen genommen:
  • 1a und 1b veranschaulichen konventionelle Schalteransteuerungssystems für in Reihe verbundene Schalter;
  • 2a bis 2c veranschaulichen sowohl ein Blockschaltbild eines zusammengesetzten Schalters wie auch eine zugehörige I-/U-Kurve und eine Zustandstabelle;
  • 3a bis 3d veranschaulichen ausführungsgemäße zusammengesetzte Schaltschaltungen und ein zugehöriges Zeitdiagramm;
  • 4a, 4b und 4c veranschaulichen ausführungsgemäße zusammengesetzte Schaltschaltungen;
  • 5a und 5b veranschaulichen ein Kurvendiagramm von ausführungsgemäßen zusammengesetzten Schaltschaltungen;
  • 6 veranschaulicht ein ausführungsgemäßes Schaltnetzteil; und
  • 7 veranschaulicht ein Flussdiagramm eines ausführungsgemäßen Verfahrens.
  • Entsprechende Nummerierungen und Symbole in unterschiedlichen Figuren beziehen sich im Allgemeinen auf entsprechende Teile, es sei denn, es ist anders angegeben. Die Figuren sind gezeichnet, um die maßgeblichen Aspekte der bevorzugten Ausführungsformen klar zu veranschaulichen, und sind nicht notwendigerweise maßstabsgetreu gezeichnet. Um gewisse Ausführungsformen klarer zu veranschaulichen, kann ein Buchstabe auf eine Figurennummer folgen, der Varianten der gleichen Struktur, des gleichen Materials oder Prozessschrittes veranschaulicht.
  • Die Herstellung und die Verwendung von derzeit bevorzugten Ausführungsformen werden unten ausführlich erörtert. Es versteht sich jedoch, dass die vorliegende Erfindung viele anwendbare erfindungsgemäße Konzepte bereitstellt, welche in einer großen Vielzahl spezifischer Zusammenhänge umgesetzt werden können. Die erörterten spezifischen Ausführungsformen dienen lediglich der Veranschaulichung spezifischer Wege, die Erfindung herzustellen und zu verwenden, und schränken nicht den Schutzbereich der Erfindung ein.
  • Die vorliegende Erfindung wird in Hinsicht auf bevorzugte Ausführungsformen in einem spezifischen Kontext, einem System und einem Verfahren zum Ansteuern eines Schalters, der einen selbstleitenden Transistor in Reihe mit einem selbstsperrenden Transistor aufweist, beschrieben. Ausführungsformen der vorliegenden Erfindung können auch auf verschiedene Systeme angewandt werden, die solch eine Schaltungsstruktur nutzen, zum Beispiel Schaltnetzteile.
  • In einer Ausführungsform der vorliegenden Erfindung enthält eine Schaltsteuerung, die dazu ausgebildet ist, einen zusammengesetzten Schalter, der einen selbstleitenden Transistor in Reihe mit einem selbstsperrenden Transistor aufweist, anzusteuern, eine Treiberschaltung, die dazu ausgebildet ist, zeitgleich den selbstleitenden Transistor und den selbstsperrenden Transistor auszuschalten, falls der Schalter in einem „Dioden“-Modus (Rückwärtsleitung) betrieben wird. Solch ein Betriebsmodus kann zum Beispiel auftreten, wenn ein mit einem Halbbrückenschalter gekoppelter Induktor als eine Stromquelle fungiert. In einigen Ausführungsformen reduziert das zeitgleiche Ausschalten sowohl des selbstleitenden Transistors als auch des selbstsperrenden Transistors den durch das Entladen von parasitären Kapazitanzen des selbstleitenden Transistors verursachten Leistungsverlust.
  • Gewisse Arten von Leistungstransistoren, wie zum Beispiel Sperrschicht-Feldeffekttransistoren (JFETs), Galliumnitrid(GaN)-High Electron Mobility Transistoren (HEMT), Siliciumkarbid-(SiC)-FETs und MOSFET-Bauelemente vom Verarmungstyp verhalten sich als „selbstleitende“ Bauelemente insofern, als sie in einem leitenden Zustand sind, wenn null Volt zwischen einem Steuerknoten und einem Referenzknoten des Transistors angelegt werden, was in diesem Fall dem Gate und der Source des Transistors entspricht. In einigen Ausführungsformen können diese selbstleitenden Bauelemente als n-Kanal- oder p-Kanal-Bauelemente umgesetzt sein. Um diese Transistoren auszuschalten, wird eine ausreichend hohe negative Gate-Spannung zwischen dem Gate und der Source des Transistors angelegt. Zum Beispiel kann im Fall eines GaN-HEMT diese Rückwärtsspannung zwischen etwa –5 V und etwa –8 V liegen; allerdings können in einigen Bauelementen auch Ausschaltspannungen außerhalb dieses Bereichs auftreten. Dementsprechend besteht in einigen Systemen, wie zum Beispiel in solchen, die Ladungspumpen nutzen, um negative Vorspannungen zu erzeugen, das Risiko, dass der selbstleitende Transistor einen Kurzschluss zwischen den Leistungsversorgungsschienen des Bauelements verursachen kann, bevor die Ladungspumpe ausreichend Zeit hat, eine ausreichend hohe negative Spannung zum Ausschalten des selbstleitenden Transistors zu produzieren. Außerdem besteht auch ein Risiko von Kurzschlüssen während verschiedener Fehlerzustände.
  • Eine Art, in der dieses Problem behandelt worden ist, ist durch Koppeln des selbstleitenden Transistors in Reihe mit einem selbstsperrenden Transistor, so dass ein MOSFET-Bauelement vom Anreicherungstyp sich in einer Kaskodenkonfiguration befindet, wie in 1a veranschaulicht wird. Wie gezeigt wird, ist die Source des selbstleitenden Transistors 102 mit dem Drain des selbstsperrenden Transistors 104 am Knoten S‘ gekoppelt, und das Gate G des selbstsperrenden Transistors 104 wird von der Treiberschaltung 106 angesteuert. Die Diode 109 stellt die Body-Diode des selbstsperrenden Transistors 104 dar.
  • Hier fungiert das Gate G des selbstsperrenden Transistors 104 als der Steueranschluss, der durch die Treiberschaltung 106 angesteuert wird, wohingegen das Gate des selbstleitenden Transistors 102 mit der Source S des selbstsperrenden Transistors 104 verbunden ist. Während des Hochfahrens ist die Reihenkombination des selbstleitenden Transistors und des selbstsperrenden Transistors nicht leitend. Sobald die erforderliche Versorgungsspannung verfügbar wird, kann der selbstsperrende Transistor mit einem Eingangssignal angesteuert werden, so dass der selbstleitende Transistor als ein Kaskodenbauelement funktioniert. Falls der Stromfluss durch den Schalter in die Rückwärtsrichtung gezwungen wird, wird die Body-Diode BD des selbstsperrenden Transistors 104 in Durchlassrichtung vorgespannt, somit fließt Strom in der Richtung der Polarität der Body-Diode. Aufgrund der Schaltungstopologie (d. h. Verbinden des Gate-Knotens G des selbstleitenden Transistors 102 mit dem Source-Knoten S des selbstsperrenden Transistors 104) bleibt der selbstleitende Transistor in seinem Ein-Zustand, d. h. VGD > 0.
  • Die Spannungsquelle 108, die eine Spannung VP aufweist, stellt Leistung für die Treiberschaltung 106 bereit. Wenn somit der Ausgang der Treiberschaltung 106 high ist, kann dem Gate des selbstsperrenden Transistors 104 eine Spannung von ungefähr VP bereitgestellt werden. Wenn auf der anderen Seite der Ausgang der Treiberschaltung 106 low ist, werden zwischen dem Gate und der Source des Transistors 104 null Volt bereitgestellt, wodurch der selbstsperrende Transistor 104 ausgeschaltet wird.
  • Es gibt allerdings eine Reihe von Problemen mit dem zusammengesetzten Bauelement, wenn es als eine Kaskode betrieben wird. Zunächst können Schaltverluste auftreten, weil die Gate-Source-Kapazitanz des selbstleitenden Transistors 102 von der Hochspannungsleistungsversorgung und nicht von der niedrigen Gate-Treiber-Versorgungsspannung aufgeladen wird. Weiterhin können zusätzliche Schaltverluste wegen der Drain-Kapazitanz des selbstsperrenden Transistors 104 auftreten, der ein sehr großes Bauelement sein kann, um eine niedrige Impedanz aufzuweisen. Weil die parasitäre Drain-Kapazitanz des selbstsperrenden Transistors 104 während des Betriebs aufgeladen und entladen wird, geht Leistung verloren. In einigen Fällen kann die Treiberschaltung 106, die zum Ansteuern des selbstsperrenden Transistors 104 verwendet wird, auf den Drain des selbstsperrenden Transistors bezogen werden, um Transienten zu reduzieren, wie es in der gleichzeitig anhängigen und gemeinsam übertragenen US-Patentanmeldung 14/473.101 , eingereicht am 29. August 2014, beschrieben wird, die durch Bezugnahme hier in ihrer Gänze aufgenommen wird.
  • Ein anderes Problem mit der Kaskodenkonfiguration ist, dass es ein Potential für Spannungsbeanspruchung am selbstsperrenden Transistor 104 gibt. Während des Betriebs kann zum Beispiel die Spannung am Knoten S’ große Spannungstransienten aufgrund von kapazitiver Kopplung vom Drain des selbstleitenden Transistors 102 aufweisen. Mit anderen Worten: Die Spannung am Knoten S’ übersteigt den negativen Schwellenwert des selbstleitenden Transistors 102 und kann in einigen schnellen Schaltbedingungen 20 V und mehr erreichen. Es existiert ein Ausgleich zwischen der Spannungsbeanspruchung am Knoten S’ und Schaltverlusten.
  • 1b veranschaulicht eine andere Art und Weise, in der ein zusammengesetztes Bauelement, das einen selbstleitenden Transistor und einen selbstsperrenden Transistor enthält, betrieben werden kann. Hier wird das Gate G1 des selbstleitenden Transistors 102 direkt unter Verwendung der Treiberstufe 107 angesteuert, und das Gate G2 des selbstsperrenden Transistors 104 wird gemäß der Ausgabe des Unterspannungs-Abschaltblocks 110 eingeschaltet, der den selbstsperrenden Transistor 104 einschaltet, nachdem die Leistungsversorgung 112 eine Spannung erreicht hat, die ausreichend ist, um den selbstleitenden Transistor 102 auszuschalten. Während des normalen Betriebs bleibt der selbstsperrende Transistor 104 in einem Ein-Zustand. Während des Hochfahrens und bei Störungszuständen kann der selbstsperrende Transistor 104 ausgeschaltet werden, und die Diode D1 verhindert, dass die Drain-Spannung des selbstsperrenden Transistors hohe Spannungen erreicht, indem das Gate G1 des selbstleitenden Transistors 102 mit der Source-Spannung des selbstsperrenden Transistors 104 geklemmt wird. Bei solch einer direkt angesteuerten Konfiguration können die dedizierten Treiberstufen allerdings erforderlich sein, um sowohl das Gate G1 als auch G2 des selbstleitenden Transistors 102 und des selbstsperrenden Transistors 104 anzusteuern. Ein anderes Problem des direkt angesteuerten Ansatzes ist, dass ein hoher Rückwärtsstrom über die in Reihe verbundenen Bauelemente zu einem hohen Spannungsabfall über dem selbstleitenden Transistor 102 führt.
  • Eine weitere Art und Weise, in der das zusammengesetzte Bauelement betrieben werden kann, ist ein Ansatz mit „dualer Ansteuerung“, bei dem der zusammengesetzte Schalter entweder als ein Kaskodenbauelement angesteuert wird, bei dem das Schaltsignal an den selbstsperrenden Transistor angelegt wird, oder als ein direkt angesteuertes Bauelement angesteuert wird, bei dem das Schaltsignal an den selbstleitenden Transistor angelegt wird, wie in der US-Patentanmeldung 14/473.207 , eingereicht am 29. August 2014, beschrieben wird, die durch Bezugnahme hier in ihrer Gänze aufgenommen wird.
  • 2a veranschaulicht eine verallgemeinernde Ansicht des ausführungsgemäßen Schaltungssystems 200, das einen verallgemeinerten zusammengesetzten Leistungstransistor Qsc enthält, der eine Hochspannungs-Schalttransistorkomponente Q1-HV aufweist, die in Reihe mit einer Niederspannungs-Schalttransistorkomponente Q2-LV gekoppelt ist. Dieser verallgemeinerte zusammengesetzte Leistungstransistor Qsc ist mit der verallgemeinerten Last 202 gekoppelt, die zum Beispiel einen Induktor, eine Diode, einen Schalter und/oder andere elektronische Komponenten enthalten kann. In einer Ausführungsform können sowohl die Hochspannungs-Schalttransistorkomponente Q1-HV als auch die Niederspannungs-Schalttransistorkomponente Q2-LV unter Verwendung der dedizierten 2-Pegel-Gate-Treibersignale VG1 bzw. VG2 so gesteuert werden, dass sie entweder in einem „Ein“-Zustand (niedrige Impedanz) oder in einem „Aus“-Zustand (hohe Impedanz) sind. In einer Ausführungsform wird die Niederspannungs-Schalttransistorkomponente Q2-LV durch einen selbstsperrenden Niederspannungstransistor umgesetzt, der zum „Ein“-Schalten mit einer positiven Spannung VP gekoppelt ist, wohingegen die Hochspannungs-Schalttransistorkomponente Q1-HV unter Verwendung eines selbstleitenden Hochspannungstransistors umgesetzt wird, der mit einem Treibersignal VN gekoppelt ist, das eine Steuerspannung produziert, um die Hochspannungs-Schalttransistorkomponente Q1-HV „aus“ zu schalten.
  • 2b veranschaulicht eine I/U-Kurve verschiedener Betriebsmodi für den verallgemeinerten zusammengesetzten Leistungstransistor Qsc. Die Linie A entspricht dem Fall, in dem die Steuerknoten sowohl der Hochspannungs-Schalttransistorkomponente Q1-HV als auch der Niederspannungs-Schalttransistorkomponente Q2-LV dazu ausgelegt sind, im Betrieb im ersten Quadranten „aus“ geschaltet zu sein. Wie in 2b gezeigt wird, ist allerdings, wenn über dem Leistungstransistor Qsc eine Rückwärtsspannung angelegt wird, die resultierende Rückwärtsspannung gleich der Summe der Body-Dioden-Spannung jeder Schalttransistorkomponente: der Diodenspannung Vd1 für die Hochspannungs-Schalttransistorkomponente Q1-HV und der Diodenspannung Vd2 für die Niederspannungs-Schalttransistorkomponente Q2-LV.
  • Die Linie B entspricht dem Fall, in dem im Betrieb im ersten Quadranten die Hochspannungs-Schalttransistorkomponente Q1-HV „ein“ geschaltet ist und die Niederspannungs-Schalttransistorkomponente Q2-LV „aus“ geschaltet ist. Somit sperrt die Reihenkombination aus der Hochspannungs-Schalttransistorkomponente Q1-HV und der Niederspannungs-Schalttransistorkomponente Q2-LV Strom im ersten Quadranten, der einer Vorwärtsrichtung entspricht. In der Rückwärtsrichtung entspricht die Rückwärtsspannung allerdings der Diodenspannung Vd2 für die Niederspannungs-Schalttransistorkomponente Q2-LV im Betrieb im dritten Quadranten.
  • Die Linie C entspricht dem Fall, in dem im Betrieb im ersten Quadranten die Hochspannungs-Schalttransistorkomponente Q1-HV „aus“ geschaltet ist und die Niederspannungs-Schalttransistorkomponente Q2-LV „ein“ geschaltet ist. Wenn eine Rückwärtsspannung über dem Leistungstransistor Qsc angelegt wird, ist die resultierende Rückwärtsspannung gleich der Diodenspannung Vd1 für die Hochspannungs-Schalttransistorkomponente Q1-HV.
  • Die Linie D entspricht schließlich dem Fall, in dem die Steuerknoten sowohl der Hochspannungs-Schalttransistorkomponente Q1-HV als auch der Niederspannungs-Schalttransistorkomponente Q2-LV dazu ausgelegt sind, sowohl im Betrieb im ersten als auch im dritten Quadranten „ein“ geschaltet zu sein.
  • In einer Ausführungsform findet die grundsätzliche Schaltfunktion des verallgemeinerten zusammengesetzten Leistungstransistors Qsc im ersten Quadranten der I/U-Charakteristika statt, das heißt, die Spannung und der Strom des verallgemeinerten zusammengesetzten Leistungstransistors Qsc bleiben bei einer Polarität, wie im ersten Quadranten des in 2b gezeigten I/U-Kurvenbilds dargestellt wird. In vielen Anwendungen, wie zum Beispiel Schaltnetzteilen, kann der verallgemeinerte zusammengesetzte Leistungstransistor Qsc auch im dritten Quadranten der 2b betrieben werden, das heißt mit einer umgekehrten Spannungs- und Strompolarität. Während viele Transistorschalter nicht dazu ausgelegt sind, hohe Rückwärtsspannungen zu sperren, können diese Transistorschalter als eine ideale Diode genutzt werden, die Strom in der Rückwärtsrichtung leitet. Wie in 2b gezeigt wird, hängt der Spannungsabfall einer solchen Diode für einen gegebenen Strom vom Steuerstatus des jeweiligen Transistors ab. Zum Beispiel kann im „Ein“-Zustand ein sehr geringer Spannungsabfall erreicht werden, wie in Hinsicht auf die Linie D in 2b gezeigt wird. Allerdings bleibt in verschiedenen Ausführungsformen der verallgemeinerte zusammengesetzte Leistungstransistor Qsc für eine gewisse Zeitspanne in einem „Aus“-Zustand, wenn er vom ersten Quadranten in den dritten Quadranten übergeht, damit übermäßiger, durch zwei leitende Leistungsbauelemente verursachter Leistungsverlust vermieden wird. Diese Zeitspanne, in der der verallgemeinerte zusammengesetzte Leistungstransistor Qsc in einem „Aus“-Zustand bleibt, kann als eine „Totzeit“ bezeichnet werden.
  • 2c veranschaulicht eine Tabelle, in der die verschiedenen Modi A, B, C und D zusammengefasst werden, in denen der verallgemeinerte zusammengesetzte Leistungstransistor Qsc arbeiten kann, wie oben beschrieben wird. Dementsprechend gibt es einen „Ein“-Zustand D, in dem der Leistungstransistor Qsc in der Vorwärtsrichtung arbeitet, und drei „Aus“-Zustände, in denen der Leistungstransistor Qsc Strom in der Vorwärtsrichtung sperrt und in der Rückwärtsrichtung leitet. In allen Fällen hängt die Rückwärtsspannung, bei der der Leistungstransistor Qsc leitet, davon ab, welcher Zustand A, B, C oder D ausgewählt ist.
  • Der kleine ohmsche Spannungsabfall im „Ein“-Zustand wird um eine zusätzliche, zustandsabhängige Spannung ΔVdio in den „Aus“-Zuständen erhöht, wie in der Tabelle in 2c gezeigt wird. In Ausführungsformen, bei denen die Niederspannungs-Schalttransistorkomponente Q2-LV als ein MOSFET vom Anreicherungstyp umgesetzt ist, enthält die Niederspannungs-Schalttransistorkomponente Q2-LV eine physikalische Body-Diode, die in einigen Ausführungsformen eine Rückwärts-Diodenspannung Vd2 von ungefähr 0,8 V aufweist. Andere Rückwärtsspannungen sind möglich, abhängig von der speziellen Struktur der Niederspannungs-Schalttransistorkomponente Q2-LV. In Ausführungsformen, bei denen die Hochspannungs-Schalttransistorkomponente Q1-HV unter Verwendung eines GaN-HEMT umgesetzt wird, ergibt sich der Rückwärtsspannungsabfall Vd1 durch die Spannungsdifferenz des Schwellenwerts Vth und des negativen Gate-Ansteuerpegels VN, d. h. Vd1 = Vth – VN.
  • In Ausführungsformen der vorliegenden Erfindung wird der Leistungstransistor Qsc durch den Übergang vom Zustand D in den Zustand A ausgeschaltet, während der Leistungstransistor Qsc Rückwärtsstrom leitet. Mit anderen Worten: Der Leistungstransistor wird im Zustand D als eine Diode betrieben, und dann wird sowohl der selbstleitende Transistor Q1 als auch der selbstsperrende Transistor Q2 zum gleichen Zeitpunkt ausgeschaltet, damit der Leistungstransistor Qsc in den Zustand A übergeht.
  • 3a veranschaulicht ein Treibersystem 300, das dazu ausgebildet ist, ausführungsgemäße Schaltverfahren umzusetzen. Wie gezeigt wird, enthält das Treibersystem 300 die Treiberschaltung 306 mit einem Ausgang, der mit der Gate-Verbindung G2 des selbstsperrenden Transistors 302 gekoppelt ist, und die Treiberschaltung 308 mit einem Ausgang, der mit der Gate-Verbindung G1 des selbstleitenden Transistors 302 gekoppelt ist. Die positive Knotenversorgung der negativen Leistungsversorgung 312, der negative Knoten der positiven Leistungsversorgung 310, die negative Versorgung der Treiberschaltung 306 und die positive Versorgung der Treiberschaltung 308 sind alle mit der Source S des selbstsperrenden Transistors 304 gekoppelt. Die Treiberschaltungen 306 und 308 können unter Verwendung von im Fachgebiet bekannten Gate-Treiberschaltungen umgesetzt werden. Zum Beispiel kann in einigen Ausführungsformen eine Treiberstufe UCC 275x von Texas Instruments oder eine Treiberstufe 2EDN752x von Infineon Technologies verwendet werden, um die Treiberschaltungen 306 und 308 umzusetzen.
  • Während des Betriebs wird der selbstsperrende Transistor 304 eingeschaltet, indem eine positive Spannung VP der Leistungsversorgung 310 über die Treiberstufe 306 an seiner Gate-Verbindung G2 angelegt wird, und er wird ausgeschaltet, indem die Gate-Verbindung G2 des selbstsperrenden Transistors 304 mit seinem Source-Knoten S gekoppelt wird. Der selbstleitende Transistor 302 wird eingeschaltet, indem das Potential am Source-Knoten S des selbstsperrenden Transistors 304 an die Gate-Verbindung G1 des selbstleitenden Transistors 302 angelegt wird. Der selbstleitende Transistor 302 wird ausgeschaltet, indem die negative Spannung VN der Leistungsversorgung 312 zwischen seiner Gate-Verbindung G1 und der Source S angelegt wird. Wie gezeigt wird, werden die Schaltsignale VinC und VinD an den Eingang der Treiberstufen 306 bzw. 308 angelegt.
  • In einer Ausführungsform werden die Spannungen VP und VN der Leistungsversorgungen 310 und 312 entsprechend den Schwellenspannungen des selbstsperrenden Transistors 304 bzw. des selbstleitenden Transistors 302 gesetzt. In einem Beispiel liegt für das Treibersystem 300 die Spannung VP der Leistungsversorgung 310 zwischen etwa 5 V und etwa 12 V; und die Spannung VN der Leistungsversorgung 312 liegt zwischen etwa 10 V und etwa 15 V. In alternativen Ausführungsformen können andere Spannungen verwendet werden. In einigen Ausführungsformen kann zum Beispiel die Spannung VN der Leistungsversorgung 312 dazu ausgelegt sein, die Gate-Ansteuerspannung am Knoten G1 zu reduzieren, ohne den selbstleitenden Transistor 302 vollständig auszuschalten und/oder ohne eine Spannungstoleranz unterhalb des Schwellenwerts des selbstleitenden Transistors 302 bereitzustellen. In einigen Ausführungsformen ist die Spannung VN zum Beispiel im Wesentlichen gleich der Schwellenspannung des selbstleitenden Transistors 302.
  • Die Leistungsversorgungen 310 und 312 können unter Verwendung von im Fachgebiet bekannten Gleichspannungs-Leistungsversorgungssystemen umgesetzt werden. Zum Beispiel können diese Leistungsversorgungen unter Verwendung der Sekundär- oder Hilfswicklung eines Transformators in einem Schaltnetzteil zusammen mit einer Diode und/oder einem Synchrongleichrichter umgesetzt werden. In einigen Ausführungsformen können die Spannungen Vp und/oder VN weiterhin unter Verwendung zum Beispiel eines linearen Spannungsreglers geregelt werden. Alternativ können andere bekannte Leistungsversorgungsschemata verwendet werden.
  • 3b veranschaulicht eine ausführungsgemäße Halbbrücken-Schaltschaltung 330, die Folgendes enthält: einen High-Side-Schalter 334, der den selbstsperrenden Transistor 304 1 in Reihe gekoppelt mit dem selbstleitenden Transistor 302 1 enthält, und einen Low-Side-Schalter 336, der den selbstsperrenden Transistor 304 2 in Reihe gekoppelt mit dem selbstleitenden Transistor 302 2 enthält. Die Gates des selbstsperrenden Transistors 304 1 und des selbstleitenden Transistors 302 1 werden von den Treiberschaltungen 306 1 bzw. 308 1 angesteuert, die von der positiven Spannungsversorgung 310 1 und der negativen Spannungsversorgung 312 1 versorgt werden.
  • Gleichermaßen werden die Gates des selbstsperrenden Transistors 304 2 und des selbstleitenden Transistors 302 2 von den Treiberschaltungen 306 2 bzw. 308 2 angesteuert, die von der positiven Spannungsversorgung 310 2 und der negativen Spannungsversorgung 312 2 versorgt werden.
  • In einer Ausführungsform wird der High-Side-Schalter 334 mit einer Funktionalität einer Diode betrieben, und der Low-Side-Schalter 336 wird mit einer Funktionalität eines Schalters betrieben, zum Beispiel in einer Hochsetzkonfiguration. Alternativ kann der High-Side-Schalter 334 mit einer Funktionalität eines Schalters betrieben werden, und der Low-Side-Schalter 336 kann mit einer Funktionalität einer Diode betrieben werden. In einigen Fällen kann die Funktionalität einer Diode und eines Schalters zwischen dem High-Side-Schalter 334 und dem Low-Side-Schalter 336 wechseln, um Zweiwege-Gleichrichtung durchzuführen. Die Stromquelle 332, die den Laststrom ILoad ansteuert, stellt eine induktive Last dar.
  • Falls der High-Side-Schalter in einem Kaskodenmodus arbeiten würde, in dem der selbstsperrende Transistor 304 1 den Schaltzustand steuert, würden die Gate-Source-Kapazitanz CGS des selbstleitenden Transistors 302 1 und die Drain-Source-Kapazitanz des selbstsperrenden Transistors 304 i durch den vom Low-Side-Schalter 336 geleiteten Schaltstrom aufgeladen werden, wenn der Laststrom ILoad von der High-Side-„Diode“ 334 zum Low-Side-Schalter 336 kommutiert wird. Dieser Ladestrom fließt durch die hohe Versorgungsspannung VPw und kann erheblichen Leistungsverlust verursachen.
  • In Ausführungsformen der vorliegenden Erfindung kann die Wirkung dieses Leistungsverlusts reduziert werden, indem die Gate-Source-Kapazitanz CGS des selbstleitenden Transistors 302 1 auf die negative Versorgungs-VN der Gate-Treiberstufe 308 1 aufgeladen wird, bevor der Low-Side-Schalter 336 einschaltet, wie im Zeitdiagramm in 3c zu sehen ist, was angibt, dass der selbstleitende Transistor 302 1 und der selbstsperrende Transistor 304 1 zeitgleich zum Zeitpunkt tDA ausgeschaltet werden, bevor der Low-Side-Schalter 336 zum Zeitpunkt ton eingeschaltet wird. Dies entspricht einem direkten Übergang vom Zustand D zum Zustand A. In verschiedenen Ausführungsformen werden die Kapazitanzen des High-Side-Schalters 334 von der Gate-Treiberschaltung 308 1 aufgeladen, anstatt von einer Hochspannungs-Leistungsversorgung VPw, um geringeren Leistungsverlust und geringere Spannungsbeanspruchung an den Bauelementen des High-Side-Schalters 334 zu erreichen. In einigen Ausführungsformen kann die Spannung VN der Leistungsversorgung 312 1 dazu ausgelegt sein, die Gate-Ansteuerspannung am Knoten G1D zu reduzieren, ohne den selbstleitenden Transistor 302 1 vollständig auszuschalten und/oder ohne eine Spannungstoleranz unterhalb des Schwellenwerts des selbstleitenden Transistors 302 1 bereitzustellen. Diese Reduzierung der Gate-Ansteuerspannung reduziert effektiv den Übertragungswirkleitwert des selbstleitenden Transistors 302 1. In einigen Ausführungsformen ist die Spannung VN zum Beispiel im Wesentlichen gleich der Schwellenspannung des selbstleitenden Transistors 302 1. In solchen Ausführungsformen ist die reduzierte Gate-Ansteuerung zum Transistor 302 1 ausreichend, um durch Aufladen und Entladen der CGS des selbstleitenden Transistors 302 1 verursachten Leistungsverlust zu verhindern.
  • In einigen Ausführungsformen gibt es eine Totzeit td1 zwischen dem Ausschalten des High-Side-Schalters 334 und dem Einschalten des Low-Side-Schalters 336, um Shoot-Through-Strom zu verhindern. In dem veranschaulichten Beispiel aus 3c wird der selbstleitende Transistor 302 1 zum Zeitpunkt tAB wieder eingeschaltet, wodurch der High-Side-Schalter 334 in den Zustand B gebracht wird, um die Rückwärtsspannung während der Totzeit td2 zwischen dem Ausschalten des Schalters zum Zeitpunkt toff und dem Einschalten des selbstsperrenden Transistors 304 1 zu reduzieren. In verschiedenen Ausführungsformen kann das Steuern des Low-Side-Schalters 336 in verschiedenen Modi erreicht werden, zum Beispiel einem direkt angesteuerten Modus, in dem der selbstsperrende Transistor 304 2 ein bleibt, während der selbstleitende Transistor 302 2 geschaltet wird, einem Kaskodenmodus, in dem der selbstleitende Transistor 302 2 ein bleibt und der selbstsperrende Transistor 304 2 geschaltet wird, oder einem Modus, in dem der selbstleitende Transistor 302 2 und der selbstsperrende Transistor 304 2 zeitgleich geschaltet werden. Die Auswahl, welcher dieser Modi verwendet werden, kann gemäß der speziellen Anwendung und ihrer Spezifikationen erfolgen.
  • 3d veranschaulicht den zusammengesetzten Schalter 350 gemäß einer alternativen Ausführungsform der vorliegenden Erfindung, der ein GaN-HEMT-Bauelement 352 mit zweifachem Gate nutzt, das in Reihe mit den selbstsperrenden Transistoren 304 1 und 304 2 gekoppelt ist. Während des Betriebs werden die Gates des selbstsperrenden Transistors 304 1 und des selbstsperrenden Transistors 304 2 von den Treiberschaltungen 306 1 bzw. 306 2 angesteuert. Gleichermaßen werden die beiden Gates des GaN-HEMT-Bauelements 352 von den Treiberschaltungen 308 1 bzw. 308 2 angesteuert. Der Betrieb läuft gemäß der Ausführungsform der 3b und 3c wie oben beschrieben weiter. In verschiedenen Ausführungsformen ist der zusammengesetzte Schalter 350 in der Lage, in beiden Richtungen Spannungen zu sperren und Ströme zu leiten.
  • 4a veranschaulicht eine ausführungsgemäße Schaltschaltung 400, bei der sowohl der selbstleitende Transistor 302 als auch der selbstsperrende Transistor unter Verwendung der gleichen Treiberschaltung 406 angesteuert werden. Wie gezeigt wird, ist der Ausgang der Treiberschaltung 406 mit dem Gate des selbstsperrenden Transistors 304 verbunden und mit dem Gate des selbstleitenden Transistors 302 über den Kondensator CGG gekoppelt. Während des Betriebs, wenn der Ausgang der Treiberschaltung 406 nach high auf die von der Leistungsversorgung 408 produzierte Spannung VP gezogen wird, ist das Gate des selbstleitenden Transistors 302 durch die Diode DGS an die Source geklemmt, und somit wird CGG auf die positive Ansteuerspannung VP aufgeladen.
  • Wenn der Ausgang des Gate-Treibers 406 von einem High-Zustand in einen Low-Zustand übergeht, zum Beispiel von einer Spannung von etwa VP auf null Volt, wird die Spannung am Gate des selbstleitenden Transistors 302 über den Kondensator CGG von etwa null Volt auf etwa -VP Volt gezogen. Die angelegte negative Spannung kann unter oder über dem Schwellenwert des selbstleitenden Transistors 302 liegen. Zusätzlich wird, wenn der High-Side-Transistor 302 ausgeschaltet wird, die Diode DGS in Sperrrichtung vorgespannt, was verhindert, dass der Kondensator CGG schnell entladen wird. Das Entladen von CGG wird durch die Zeitkonstante CGG·RGS gesteuert.
  • Überdies stellt der Widerstand RGS einen Ersatz für die Kaskodenverbindung der Ursprungscharakteristik bereit. Somit verhalten sich beide Schaltungen in Hinsicht auf das statische Verhalten und die Sicherheit ähnlich. Durch Verwendung einer Treiberschaltung 406 mit einfachem Gate können sowohl der selbstleitende Transistor 302 als auch der selbstsperrende Transistor 304, die unterschiedliche Schwellenspannungen aufweisen, zeitgleich angesteuert werden. In einigen Ausführungsformen kann die Funktion der Diode DGS durch andere Schaltungen umgesetzt werden, die eine Klemmfunktion durchführen können. Zum Beispiel kann ein Schalter, der dazu ausgebildet ist, einzuschalten, wenn die Spannung zwischen den Knoten G1D und Sw positiv ist, und auszuschalten, wenn die Spannung zwischen den Knoten G1D und Sw negativ ist, anstelle von oder zusätzlich zur Diode DGS verwendet werden. In weiteren Ausführungsformen können andere Schaltungskomponenten verwendet werden.
  • 4b veranschaulicht eine ausführungsgemäße Halbbrücken-Schaltschaltung 430, die die in 4a gezeigte ausführungsgemäße Schaltschaltung 400 nutzt. Die Halbbrücken-Schaltschaltung 430 enthält Folgendes: einen High-Side-Schalter 434, der den selbstsperrenden Transistor 304 1 in Reihe gekoppelt mit dem selbstleitenden Transistor 302 1 enthält, und einen Low-Side-Schalter 436, der den selbstsperrenden Transistor 304 2 in Reihe gekoppelt mit dem selbstleitenden Transistor 302 2 enthält. Der Gate-Knoten G2D des selbstsperrenden Transistors 304 1 wird von der Treiberschaltung 406 1 angesteuert, und der Gate-Knoten G1D des selbstleitenden Transistors 302 1 wird über den Kondensator CGG1 von der Treiberschaltung 406 1 angesteuert, wie oben in Hinsicht auf die ausführungsgemäße Schaltschaltung 400 beschrieben wird. Die Diode DGS1 und der Widerstand RGS1 sind zwischen dem Gate-Knoten G1D und dem Source-Knoten Sw gekoppelt, um den Gate-Knoten G1D an die Source Sw zu klemmen, bevor der selbstleitende Transistor 302 1 ausgeschaltet wird. Gleichermaßen wird der Gate-Knoten G2S des selbstsperrenden Transistors 304 2 von der Treiberschaltung 406 2 angesteuert, und der Gate-Knoten G1S des selbstleitenden Transistors 302 2 wird über den Kondensator CGG2 von der Treiberschaltung 406 2 angesteuert, wie oben in Hinsicht auf die ausführungsgemäße Schaltschaltung 400 beschrieben wird. Die Diode DGS2 und der Widerstand RGS2 sind zwischen dem Gate-Knoten G1S und Masse gekoppelt, um dem Gate-Knoten G1S eine Vorspannung bereitzustellen, bevor der selbstleitende Transistor 302 2 ausgeschaltet wird. In einer Ausführungsform werden die Treiberschaltungen 406 1 und 406 2 von den Leistungsversorgungen 408 1 bzw. 408 2 versorgt.
  • In einem Ausführungsbeispiel werden die selbstleitenden Transistoren 302 1 und 302 2 unter Verwendung eines GaN-HEMT mit 650 V/100 mΩ umgesetzt, der eine Schwellenspannung von etwa –7 V aufweist, und die selbstsperrenden Transistoren 304 1 und 304 2 werden unter Verwendung eines n-Kanal-MOSFET vom Anreicherungstyp mit 30 V/2 mΩ umgesetzt. CGG hat 3 nF, und RGS hat 500 Ω. Es versteht sich, dass in alternativen Ausführungsformen der vorliegenden Erfindung andere Komponentenarten und andere Werte verwendet werden können, abhängig von der speziellen Ausführungsform und ihren Spezifikationen.
  • 4c veranschaulicht den zusammengesetzten Schalter 450 gemäß einer alternativen Ausführungsform der vorliegenden Erfindung, der ein GaN-HEMT-Bauelement 452 mit zweifachem Gate nutzt, das in Reihe mit den selbstsperrenden Transistoren 304 1 und 304 2 gekoppelt ist. Wie gezeigt wird, ist ein Gate des GaN-HEMT-Bauelements 452 an den Ausgang der Treiberschaltung 406 1 über den Kondensator CGG1, DGS1 und RGS1 angeschlossen, und das andere Gate des GaN-HEMT-Bauelements 452 ist an den Ausgang der Treiberschaltung 406 2 über den Kondensator CGG2, DGS2 und RGS2 angeschlossen. Während des Betriebs werden die Gates des selbstsperrenden Transistors 304 1 und des selbstsperrenden Transistors 304 2 von den Treiberschaltungen 406 1 bzw. 406 2 angesteuert. Die Gates des GaN-HEMT-Bauelements 452 sind durch ihre jeweiligen Kondensatoren CGG1 und CGG2 gebootstrapped, wie oben in Hinsicht auf die Ausführungsformen in den 4a und 4b beschrieben wird. In verschiedenen Ausführungsformen ist der zusammengesetzte Schalter 450 in der Lage, in beiden Richtungen Spannungen zu sperren und Ströme zu leiten.
  • 5a veranschaulicht ein Kurvendiagramm einer Simulation der ausführungsgemäßen, in 4b gezeigten Halbbrücken-Schaltschaltung 430. Die linke Seite des Kurvendiagramms stellt die Leistung der Schaltung dar, wenn sie in einem Kaskode-Betriebsmodus angesteuert wird, d. h. mit RGS = 0, während die rechte Seite des Diagramms die Leistung der Schaltung darstellt, wenn sie in einem ausführungsgemäßen Betriebsmodus mit dualer Ansteuerung angesteuert wird. Auf der ersten Achse wird die Gate-Source-Spannung des selbstsperrenden High-Side-Transistors 304 1 als die Linie 502 gezeigt, und die Gate-Source-Spannung des selbstsperrenden Low-Side-Transistors 304 2 wird als die Linie 506 gezeigt. Die Gate-Source-Spannung des selbstleitenden High-Side-Transistors wird als Linie 504 gezeigt. Auf der zweiten Achse wird der Strom durch den High-Side-Schalter 434 als Linie 503 dargestellt, und auf der dritten Achse werden die Spannungen über dem High-Side-Schalter 434 und dem Low-Side-Schalter 436 als Linien 510 bzw. 508 dargestellt. Die Drain-Source-Spannung des selbstsperrenden Transistors 304 1 (für diese Simulation als ein MOSFET umgesetzt) wird als Linie 512 auf der vierten Achse dargestellt.
  • Wie in Hinsicht auf die Linie 503 gezeigt wird, die den Strom durch den High-Side-Schalter darstellt, fließt während der „Ein“-Transienten bei etwa 0,2 μs in der Simulation eine Stromtransiente von etwa 20 A durch den High-Side-Schalter 434, wenn der Schalter 434 im Kaskodenmodus ist (RGS = 0). Im Vergleich ist die Stromtransiente durch den High-Side-Schalter kleiner als 15 A, wenn der Schalter 434 in einem ausführungsgemäßen Modus mit dualer Ansteuerung aktiviert ist, was geringere Leistungsaufnahme in die Simulation bei etwa 1,2 μs angibt. Wie weiter in Hinsicht auf die Linie 512 gezeigt wird, ist die Drain-Source-Spannung des selbstsperrenden Transistors 304 1 im High-Side-Schalter 434 etwa 25 V während des Kaskoden-Betriebsmodus. Dagegen ist die Drain-Source-Spannung des selbstsperrenden Transistors 304 1 im High-Side-Schalter 434 während des ausführungsgemäßen Betriebsmodus mit dualer Ansteuerung nur etwa 5 V, was angibt, dass weniger Spannungsbeanspruchung auf das Bauelement angewandt wird.
  • 5b veranschaulicht ein Kurvendiagramm, das eine simulierte Energieaufnahme der ausführungsgemäßen, in 4b gezeigten Halbbrücken-Schaltschaltung 430 zeigt. Die linke Seite des Kurvendiagramms stellt die Energieaufnahme der Schaltung dar, wenn sie in einem Kaskode-Betriebsmodus angesteuert wird, während die rechte Seite des Diagramms die Energieaufnahme der Schaltung darstellt, wenn sie in einem ausführungsgemäßen Betriebsmodus mit dualer Ansteuerung angesteuert wird. Die Linie 520 stellt die Energieaufnahme des Schalters 434 bei einem Laststrom von 10 A dar, und die Linie 522 stellt die Energieaufnahme des Schalters 434 bei einem Laststrom von 1 A dar. Die Zeitachse entspricht dem Kurvendiagramm in 5a.
  • Wie in Hinsicht auf die Linie 520 gezeigt wird, die die Energieaufnahme des Schalters 434 bei 10 A Laststrom darstellt, werden bei 0,2 μs etwa 29 μJ Energie aufgrund der „Ein“-Transienten abgeführt. Zwischen etwa 0,2 μs und etwa 0,7 μs werden zusätzliche 6 μJ aufgrund von Leitungsverlusten aufgenommen, und bei 0,7 μs werden weitere 3 μJ Energie aufgrund von Schaltverlusten abgeführt, bei insgesamt 38 μJ an aufgenommener Energie, wenn der High-Side-Schalter 434 in einem Kaskode-Betriebsmodus arbeitet. Dagegen werden während des ausführungsgemäßen Betriebsmodus mit dualer Ansteuerung etwa 10 μJ aufgrund von Stromtransienten bei etwa 1,2 μs in die Simulation aufgenommen. Zwischen etwa 1,2 μs und etwa 1,7 μs werden 6 μJ aufgrund von Leitungsverlusten aufgenommen, und bei 1,7 μs werden weitere 9 μJ Energie aufgrund von Schaltverlusten abgeführt, bei insgesamt 25 μJ an Energie. Somit nimmt das ausführungsgemäße Schaltschema mit dualer Ansteuerung etwa 44 % weniger Energie auf als das Kaskode-Schaltschema bei einem Laststrom von 10 A.
  • Wie in Hinsicht auf die Linie 522 gezeigt wird, die eine Energieaufnahme bei 1 A Laststrom darstellt, werden bei 0,2 μs etwa 21 μJ an Energie aufgrund einer Stromtransienten im High-Side-Schalter 434 abgeführt, und bei 0,7 μs werden weitere 3 μJ an Energie aufgrund von Schaltverlusten abgeführt, bei insgesamt 23 μJ an aufgenommener Energie, wenn der High-Side-Schalter 434 in einem Kaskode-Betriebsmodus arbeitet. Wegen des geringeren Laststroms sind die Leitungsverluste zu vernachlässigen. Dagegen werden während des ausführungsgemäßen Betriebsmodus mit dualer Ansteuerung bei etwa 1,2 μs in der Simulation etwa 5 μJ aufgrund von Stromtransienten aufgenommen, und bei 1,7 μs werden weitere 3 μJ Energie aufgrund von Schaltverlusten abgeführt, bei insgesamt 8 μJ an Energie. Somit nimmt das ausführungsgemäße Schaltschema mit dualer Ansteuerung etwa 65 % weniger Energie auf als das Kaskode-Schaltschema bei einem Laststrom von 1 A.
  • 6 veranschaulicht den Schaltleistungswandler 600 gemäß einer Ausführungsform der vorliegenden Erfindung, der dazu ausgebildet ist, ein Wechselspannungs-Eingangssignal zu wandeln, wie zum Beispiel eine 50 Hz bis 60 Hz Netzspannung am Eingangsport Vin in eine Ausgangsgleichspannung am Ausgangsport Vout. In einer Ausführungsform ist der Schaltleistungswandler 600 zum Beispiel dazu ausgelegt, einen Wechselspannungseingang mit 120 V oder 240 V Netzleitungseingangsspannung von 50 Hz bis 60 Hz in eine Ausgangsgleichspannung von etwa 400 V zu wandeln. Alternativ können andere Eingänge und Spannungen, die bei den gleichen oder bei unterschiedlichen Frequenzbereichen betrieben werden, verwendet werden.
  • Der Schaltleistungswandler 600 enthält eine H-Brücke, die unter Verwendung des ausführungsgemäßen zusammengesetzten Schalters und Treiberstufen 602 und 606 mit dualer Ansteuerung gemäß den hier beschriebenen Ausführungsformen umgesetzt ist. Diese H-Brücke ist mit dem Eingangsport Vin über den Induktor 612 gekoppelt. Während des Betriebs des Schaltleistungswandlers 600 magnetisieren und entmagnetisieren der zusammengesetzte Schalter und die Treiberstufen 602 und 606 den Induktor 612, so dass Leistung vom Eingangsport Vin zum Ausgangsport Vout übertragen wird. Die Schaltschaltungen 604 und 608, die die MOSFET-Schalttransistoren enthalten, werden als Synchrongleichrichter betrieben, die einen Rückleitungsstrompfad bereitstellen, und können in einigen Ausführungsformen auch unter Verwendung von Dioden umgesetzt sein. Der Kondensator 614 stellt die Eingangskapazitanz des Schaltleistungswandlers 600 dar, und der Kondensator 610 stellt die Lastkapazitanz des Schaltleistungswandlers 600 dar. Jeder ausführungsgemäße zusammengesetzte Schalter und Treiberstufe 602 und 606 enthält einen selbstleitenden Transistor, der in Reihe mit einem selbstsperrenden Transistor gekoppelt ist, und ist dazu ausgelegt, ein Schaltsignal am Eingangspin Vin zu empfangen. In einer Ausführungsform stellt die Steuerung 618 dem ausführungsgemäßen zusammengesetzten Schalter und den Treiberstufen 602 und 606 und den Schaltschaltungen 604 und 608 Schaltsignale bereit, deren Timing dazu ausgebildet ist, ein Wechselspannungseingangssignal am Eingangsport Vin in ein Gleichspannungs-Ausgangssignal am Port Vout zu wandeln. Die Steuerung 618 kann unter Verwendung einer im Fachgebiet bekannten Schaltleistungssteuerung auf Basis einer H-Brücke umgesetzt sein. Solche Steuerungen können eine Analogsteuerung enthalten, die analoge PWM-Generierungsschaltkreise integriert, und/oder eine Digitalsteuerung, die unter Verwendung einer dedizierten digitalen Logik, eines Prozessors, wie zum Beispiel ein Mikroprozessor oder ein Mikrocontroller, und/oder einer Kombination daraus umgesetzt ist. In einigen Ausführungsformen kann die Steuerung 618 Strom- und/oder Spannungsrückkopplung von verschiedenen Knoten und Stromzweigen des Schaltleistungswandlers 600 nutzen, um Rückführungsregelung der Ausgangsspannung, des Ausgangsstroms und/oder der Eingangsströme bereitzustellen. Zum Beispiel kann das Schalten der Signale S1, S2, die mit dem zusammengesetzten Schalter und den Treiberstufen 606 und 602 gekoppelt sind, und der Signale S3 und S4, die mit den Schaltschaltungen 604 und 608 gekoppelt sind, dazu ausgelegt sein, eine gesteuerte Ausgangsspannung und einen gesteuerten Eingangsstrom bereitzustellen, so dass Leistungsfaktorkorrektur erreicht wird.
  • In einigen Ausführungsformen können während der Halbperioden der einen Polarität der zusammengesetzte Schalter und die Treiberstufe 602 mit der Funktionalität einer Diode und der zusammengesetzte Schalter und die Treiberstufe 606 mit der Funktionalität eines Schalters betrieben werden, und während der Halbperioden der entgegengesetzten Polarität können der zusammengesetzte Schalter und die Treiberstufe 602 mit der Funktionalität einer Diode und der zusammengesetzte Schalter und die Treiberstufe 606 betrieben werden, um Vollweggleichrichtung zu erreichen. In solchen Ausführungsformen erfasst der Polaritätssensor 616 die Polarität von Vin und bewirkt, dass die Steuerung 618 den zusammengesetzten Schalter und die Treiberstufen 602 und 606 steuert, um die Schaltsignale S1 und S2 bereitzustellen, die gemäß diesen alternierenden Schalter- und Diodenmodi arbeiten.
  • Die ausführungsgemäßen Schalttreiberstufen können auch bei anderen Schaltungen als bei Halbbrücken-Ansteuerschaltungen angewendet werden. Zum Beispiel können ausführungsgemäße Schalttreiberstufen auf eine symmetrische Art und Weise angewendet werden, um bidirektionale GaN-Schalter mit zwei Gate-Verbindungen anzusteuern, wie oben in Hinsicht auf die 3d und 4c erwähnt wird.
  • 7 veranschaulicht ein Flussdiagramm eines ausführungsgemäßen Verfahrens 700 zum Betreiben eines ersten Schalters, der zwischen einem ersten Schalterknoten und einem zweiten Schalterknoten gekoppelt ist, wobei der erste Schalter einen selbstleitenden Transistor enthält, der in Reihe mit einem selbstsperrenden Transistor gemäß den hier beschriebenen Ausführungsformen gekoppelt ist. Im Schritt 702 wird ein Rückwärtsstrom durch den ersten Schalter geleitet. Im Schritt 704 wird der erste Schalter eingeschaltet, indem der selbstleitende Transistor über einen Steuerknoten des selbstleitenden Transistors eingeschaltet wird und der selbstsperrende Transistor über einen Steuerknoten des selbstsperrenden Transistors eingeschaltet wird. In verschiedenen Ausführungsformen entspricht der Rückwärtsstrom einer positiven Spannung zwischen dem zweiten Schalterknoten und dem ersten Schalterknoten.
  • Im Schritt 706 wird, während der Rückwärtsstrom geleitet wird, der erste Schalter ausgeschaltet, indem der selbstsperrende Transistor über den Steuerknoten des selbstsperrenden Transistors ausgeschaltet wird und eine Ansteuerspannung des selbstleitenden Transistors reduziert wird, indem eine Spannung zwischen dem Steuerknoten des selbstleitenden Transistors und einem Referenzknoten des selbstleitenden Transistors reduziert wird. Nachdem der erste Schalter ausgeschaltet worden ist, wird im Schritt 708 ein zweiter Schalter, der zwischen dem ersten Schalter und einem Versorgungsknoten gekoppelt ist, eingeschaltet.
  • Es werden hier Ausführungsformen der vorliegenden Offenbarung zusammengefasst. Andere Ausführungsformen können ebenfalls anhand der Gesamtheit der Spezifikation und der hier beanspruchten Ansprüche verstanden werden. Ein allgemeiner Aspekt beinhaltet ein Verfahren zum Betreiben eines ersten Schalters, der zwischen einem ersten Schalterknoten und einem zweiten Schalterknoten gekoppelt ist, wobei der erste Schalter einen selbstleitenden Transistor enthält, der in Reihe mit einem selbstsperrenden Transistor gekoppelt ist. Das Verfahren beinhaltet das Einschalten des ersten Schalters, indem der selbstleitende Transistor über einen Steuerknoten des selbstleitenden Transistors eingeschaltet und der selbstsperrende Transistor über einen Steuerknoten des selbstsperrenden Transistors eingeschaltet wird, was einen Rückwärtsstrom durch den ersten Schalter leitet, wobei der Rückwärtsstrom einer positiven Spannung zwischen dem zweiten Schalterknoten und dem ersten Schalterknoten entspricht. Während der Rückwärtsstrom geleitet wird, wird der erste Schalter ausgeschaltet, indem der selbstsperrende Transistor über den Steuerknoten des selbstsperrenden Transistors ausgeschaltet wird und eine Ansteuerspannung des selbstleitenden Transistors reduziert wird, indem eine Spannung zwischen dem Steuerknoten des selbstleitenden Transistors und einem Referenzknoten reduziert wird. Ein zweiter Schalter, der zwischen dem ersten Schalter und einem Versorgungsknoten gekoppelt ist, wird nach dem Ausschalten des ersten Schalters eingeschaltet.
  • Die Realisierungen können eines oder mehrere der folgenden Merkmale beinhalten. Das Verfahren, bei dem der zweite Schalter zwischen dem zweiten Schalterknoten und dem Versorgungsknoten gekoppelt ist. Das Verfahren, wobei das Ausschalten des selbstsperrenden Transistors und das Reduzieren der Ansteuerspannung des selbstleitenden Transistors zum im Wesentlichen gleichen Zeitpunkt durchgeführt werden. In einigen Ausführungsformen ist der Referenzknoten des selbstleitenden Transistors ein Source-Knoten des selbstsperrenden Transistors, der zweite Schalterknoten ist ein Source-Knoten des selbstsperrenden Transistors, und der erste Schalterknoten ist ein Drain-Knoten des selbstleitenden Transistors.
  • Der selbstleitende Transistor kann ein erstes n-Kanal-Bauelement enthalten, und der selbstsperrende Transistor enthält ein zweites n-Kanal-Bauelement. In einigen Ausführungsformen ist der selbstleitende Transistor ein Galliumnitrid(GaN)-High Electron Mobility Transistor (HEMT), und der selbstsperrende Transistor ist ein MOSFET vom Anreicherungstyp.
  • In einer Ausführungsform beinhaltet das Ausschalten des selbstsperrenden Transistors das Ansteuern des Steuerknotens des selbstsperrenden Transistors von einer ersten Spannung auf eine zweite Spannung unter Verwendung einer ersten Ansteuerschaltung; und das Reduzieren der Ansteuerspannung des selbstleitenden Transistors beinhaltet das Ansteuern des Steuerknotens des selbstleitenden Transistors mit einem Kondensator, der einen ersten, mit dem Steuerknoten des selbstsperrenden Transistors gekoppelten Anschluss, und einen zweiten, mit dem Steuerknoten des selbstleitenden Transistors gekoppelten Anschluss aufweist. Das Einschalten des selbstsperrenden Transistors über den Steuerknoten des selbstsperrenden Transistors kann das Ansteuern des Steuerknotens des selbstsperrenden Transistors von der zweiten Spannung auf die erste Spannung beinhalten; und das Einschalten des selbstleitenden Transistors über einen Steuerknoten des selbstleitenden Transistors kann das Ansteuern des Steuerknotens des selbstleitenden Transistors unter Verwendung einer Klemmschaltung, die zwischen dem Steuerknoten des selbstleitenden Transistors und einem Source-Koten des selbstsperrenden Transistors gekoppelt ist, beinhalten. In einigen Ausführungsformen enthält die Klemmschaltung eine Diode, die zwischen dem Steuerknoten des selbstleitenden Transistors und dem Source-Knoten des selbstsperrenden Transistors gekoppelt ist.
  • In einer Ausführungsform wird das Einschalten des ersten Schalters, das Ausschalten des selbstsperrenden Transistors und das Reduzieren der Ansteuerspannung des selbstleitenden Transistors als Reaktion auf ein Schaltsignal durchgeführt. Das Leiten des Rückwärtsstroms kann das Einspeisen des Rückwärtsstroms unter Verwendung eines Induktors beinhalten, und das Verfahren kann weiterhin das Magnetisieren des Induktors vor dem Einspeisen des Rückwärtsstroms beinhalten. Das Magnetisieren kann durch Anlegen einer ersten Spannung über dem Induktor unter Verwendung eines zweiten Schalters, der mit dem Induktor und dem ersten Schalter gekoppelt ist, durchgeführt werden.
  • In einer Ausführungsform beinhaltet das Ausschalten des selbstsperrenden Transistors das Ansteuern des Steuerknotens des selbstsperrenden Transistors von einer ersten Spannung auf eine zweite Spannung unter Verwendung einer ersten Ansteuerschaltung; und das Reduzieren der Ansteuerspannung des selbstleitenden Transistors beinhaltet das Verringern der Ansteuerspannung von einer dritten Spannung auf eine vierte Spannung unter Verwendung einer zweiten Ansteuerschaltung. Die vierte Spannung kann unterhalb eines Einschalt-Schwellenwerts des selbstleitenden Transistors liegen, allerdings liegt die vierte Spannung in anderen Ausführungsformen nicht unterhalb eines Einschalt-Schwellenwerts des selbstleitenden Transistors. Der erste Schalter und der zweite Schalter sind in einigen Ausführungsformen in einer Halbbrückenkonfiguration angeordnet, und in einigen Ausführungsformen beinhaltet das Einschalten des zweiten Schalters weiterhin das Einschalten des zweiten Schalters eine erste Zeitspanne nach dem Ausschalten des ersten Schalters.
  • Ein anderer allgemeiner Aspekt beinhaltet eine Schaltung, die Folgendes enthält: einen ersten Treiberanschluss, der zum Verkoppeln mit einem Steuerknoten eines selbstsperrenden Transistors, der in Reihe mit einem selbstleitenden Transistor gekoppelt ist, ausgelegt ist, wobei der selbstsperrende Transistor und der selbstleitende Transistor einen ersten Schalter bilden, der zwischen einem ersten Schalterknoten und einem zweiten Schalterknoten gekoppelt ist; einen zweiten Treiberanschluss, der zum Verkoppeln mit einem Steuerknoten eines selbstleitenden Transistors ausgelegt ist; einen dritten Treiberanschluss, der zum Verkoppeln mit einem Steuerknoten eines zweiten Schalters, der zwischen dem ersten Schalter und einem Versorgungsknoten gekoppelt ist, ausgelegt ist; und eine Treiberschaltung. Die Treiberschaltung ist zu Folgendem ausgelegt: den selbstsperrenden Transistor über den ersten Treiberanschluss einzuschalten und den selbstleitenden Transistor über den zweiten Treiberanschluss einzuschalten, wenn der erste Schalter einen Rückwärtsstrom leitet, den ersten Schalter auszuschalten, indem der selbstsperrende Transistor über den ersten Treiberanschluss ausgeschaltet und eine Ansteuerspannung des selbstleitenden Transistors über den zweiten Treiberanschluss reduziert wird, indem eine Spannung zwischen dem Steuerknoten des selbstleitenden Transistors und einem Referenzknoten verringert wird, wobei der Rückwärtsstrom einer positiven Spannung zwischen dem zweiten Schalterknoten und dem ersten Schalterknoten entspricht; und den zweiten Schalter nach dem Ausschalten des ersten Schalters einzuschalten.
  • Die Realisierungen können eines oder mehrere der folgenden Merkmale beinhalten. Die Schaltung, bei der die Treiberschaltung dazu ausgebildet ist, den ersten Schalter auszuschalten, indem zum im Wesentlichen gleichen Zeitpunkt der selbstleitende Transistor ausgeschaltet und die Ansteuerspannung des selbstleitenden Transistors reduziert wird. Die Schaltung, in der der Referenzknoten des selbstleitenden Transistors ein Source-Knoten des selbstsperrenden Transistors ist, der zweite Schalterknoten ein Source-Knoten des selbstsperrenden Transistors ist und der erste Schalterknoten ein Drain-Knoten des selbstleitenden Transistors ist.
  • In einigen Ausführungsformen enthält die Schaltung weiterhin den selbstsperrenden Transistor und den selbstleitenden Transistor und/oder den zweiten Schalter, die zwischen dem zweiten Schalterknoten und dem Versorgungsknoten gekoppelt sein können. In einer Ausführungsform enthält der selbstsperrende Transistor einen MOSFET vom Anreicherungstyp, und der selbstleitende Transistor enthält einen Galliumnitrid(GaN)-High Electron Mobility Transistor (HEMT). Der erste Schalter und der zweite Schalter können in einer Halbbrückenkonfiguration angeordnet sei.
  • Die Treiberschaltung kann eine erste Treiberstufe, die einen Ausgang aufweist, der mit dem ersten Treiberanschluss gekoppelt ist, und eine zweite Treiberstufe, die einen Ausgang aufweist, der mit dem zweiten Treiberanschluss gekoppelt ist, enthalten. In einer anderen Ausführungsform enthält die Treiberschaltung eine erste Treiberstufe, die einen Ausgang aufweist, der mit dem ersten Treiberanschluss gekoppelt ist, einen Kondensator, der zwischen dem ersten Treiberanschluss und dem zweiten Treiberanschluss gekoppelt ist, und eine Klemmschaltung, die zwischen dem zweiten Treiberanschluss und dem zweiten Schalterknoten gekoppelt ist. Die beanspruchte Schaltung kann zum Beispiel unter Verwendung einer Diode umgesetzt sein. Die Schaltung kann weiterhin einen Widerstand enthalten, der parallel zur Diode gekoppelt ist.
  • In einer Ausführungsform reduziert die Treiberschaltung die Ansteuerspannung auf eine Spannung unterhalb eines Schwellenwerts des selbstleitenden Transistors. Alternativ reduziert die Treiberschaltung die Ansteuerspannung des selbstleitenden Transistors auf eine Spannung, die nicht unterhalb eines Schwellenwerts des selbstleitenden Transistors liegt.
  • Ein weiterer allgemeiner Aspekt enthält eine Schaltung mit einem selbstleitenden Transistor, der in Reihe mit einem selbstsperrenden Transistor gekoppelt ist, eine Gate-Ansteuerschaltung mit einem Ausgang, der mit einem Steuerknoten des selbstsperrenden Transistors gekoppelt ist, einen Kondensator, der zwischen dem Steuerknoten des selbstsperrenden Transistors und einem Steuerknoten des selbstleitenden Transistors gekoppelt ist, und eine Klemmschaltung, die zwischen dem Steuerknoten des selbstleitenden Transistors und dem Source-Knoten des selbstsperrenden Transistors gekoppelt ist.
  • Die Realisierungen können eines oder mehrere der folgenden Merkmale beinhalten. Die Schaltung, in der die Klemmschaltung eine Diode enthält und/oder weiterhin einen Widerstand enthält, die zwischen dem Gate des selbstleitenden Transistors und einer Source des selbstsperrenden Transistors gekoppelt ist.
  • Zu Vorteilen einiger Ausführungsformen zählen reduzierte Leistungsaufnahme und reduzierte Belastung der Bauelemente, wenn die ausführungsgemäßen zusammengesetzten Schalter in einem ausführungsgemäßen dualen Ansteuerungsmodus betrieben werden. Zu einem weiterer Vorteil einiger Ausführungsformen zählt die Fähigkeit, einen zusammengesetzten Schalter unter Verwendung einer Treiberschaltung mit einfachem Gate und einiger billiger Komponenten anzusteuern, was zu Einsparungen bei den Bauelementekosten und der Schaltungsfläche führt.
  • Während diese Erfindung unter Bezugnahme auf veranschaulichende Ausführungsformen beschrieben worden ist, soll diese Beschreibung nicht in einem einschränkenden Sinn ausgelegt werden. Verschiedene Modifikationen und Kombinationen der veranschaulichenden Ausführungsformen, wie auch anderer Ausführungsformen der Erfindung, werden sich für Fachleute unter Bezugnahme auf die Beschreibung ergeben.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 14/473101 [0021]
    • US 14/473207 [0024]

Claims (28)

  1. Verfahren zum Betreiben eines ersten Schalters, der zwischen einen ersten Schalterknoten und einem zweiten Schalterknoten gekoppelt ist, wobei der erste Schalter einen selbstleitenden Transistor enthält, der in Reihe mit einem selbstsperrenden Transistor gekoppelt ist, wobei das Verfahren aufweist: Leiten eines Rückwärtsstroms durch den ersten Schalter, wobei der Rückwärtsstrom zu einer positiven Spannung zwischen dem zweiten Schalterknoten und dem ersten Schalterknoten korrespondiert; Einschalten des ersten Schalters, was das Einschalten des selbstleitenden Transistors über einen Steuerknoten des selbstleitenden Transistors und ein Einschalten des selbstsperrenden Transistors über einen Steuerknoten des selbstsperrenden Transistors umfasst; Ausschalten des ersten Schalters, während der Rückwärtsstrom geleitet wird, was das Ausschalten des selbstsperrenden Transistors über den Steuerknoten des selbstsperrenden Transistors und das Reduzieren einer Ansteuerspannung des selbstleitenden Transistors, indem eine Spannung zwischen dem Steuerknoten des selbstleitenden Transistors und einem Referenzknoten des selbstleitenden Transistors reduziert wird, umfasst; und Einschalten eines zweiten Schalters, der zwischen den ersten Schalter und einen Versorgungsknoten gekoppelt ist, nach Ausschalten des ersten Schalters.
  2. Verfahren nach Anspruch 1, bei dem der zweite Schalter zwischen den zweiten Schalterknoten und den Versorgungsknoten gekoppelt ist.
  3. Verfahren nach Anspruch 1 oder 2, bei dem das Ausschalten des selbstleitenden Transistors und das Reduzieren der Ansteuerspannung des selbstleitenden Transistors zum im Wesentlichen gleichen Zeitpunkt durchgeführt werden.
  4. Verfahren nach einem der vorhergehenden Ansprüche, bei dem: der selbstleitende Transistor einen Galliumnitrid-(GaN)-High Electron Mobility Transistor (HEMT) aufweist; und der selbstsperrende Transistor einen Anreicherungs-MOSFET aufweist.
  5. Verfahren nach einem der vorhergehenden Ansprüche, bei dem: das Ausschalten des selbstsperrenden Transistors das Ansteuern des Steuerknotens des selbstsperrenden Transistors von einer ersten Spannung auf eine zweite Spannung unter Verwendung einer ersten Ansteuerschaltung aufweist; und das Reduzieren der Ansteuerspannung des selbstleitenden Transistors das Ansteuern des Steuerknotens des selbstleitenden Transistors mit einem Kondensator aufweist, der einen ersten, mit dem Steuerknoten des selbstsperrenden Transistors gekoppelten Anschluss, und einen zweiten, mit dem Steuerknoten des selbstleitenden Transistors gekoppelten Anschluss aufweist.
  6. Verfahren nach Anspruch 5, bei dem: das Einschalten des selbstsperrenden Transistors über den Steuerknoten des selbstsperrenden Transistors das Ansteuern des Steuerknotens des selbstsperrenden Transistors von der zweiten Spannung auf die erste Spannung aufweist; und das Einschalten des selbstleitenden Transistors über einen Steuerknoten des selbstleitenden Transistors das Ansteuern des Steuerknotens des selbstleitenden Transistors unter Verwendung einer Klemmschaltung aufweist, die zwischen dem Steuerknoten des selbstleitenden Transistors und einem Source-Koten des selbstsperrenden Transistors gekoppelt ist.
  7. Verfahren nach Anspruch 6, bei dem die Klemmschaltung eine Diode aufweist, die zwischen den Steuerknoten des selbstleitenden Transistors und den Source-Knoten des selbstsperrenden Transistors gekoppelt ist.
  8. Verfahren nach einem der vorhergehenden Ansprüche, bei dem das Einschalten des ersten Schalters, das Ausschalten des selbstsperrenden Transistors und das Reduzieren der Ansteuerspannung des selbstleitenden Transistors als Reaktion auf ein Schaltsignal durchgeführt werden.
  9. Verfahren nach Anspruch 1, bei dem: das Ausschalten des selbstsperrenden Transistors das Ansteuern des Steuerknotens des selbstsperrenden Transistors von einer ersten Spannung auf eine zweite Spannung unter Verwendung einer ersten Ansteuerschaltung aufweist; und das Reduzieren der Ansteuerspannung des selbstleitenden Transistors das Verringern der Ansteuerspannung von einer dritten Spannung auf eine vierte Spannung unter Verwendung einer zweiten Ansteuerschaltung aufweist.
  10. Verfahren nach Anspruch 9, bei dem die vierte Spannung unterhalb eines Einschaltschwellenwerts des selbstleitenden Transistors liegt.
  11. Verfahren nach einem der vorhergehenden Ansprüche, bei dem das Einschalten des zweiten Schalters weiterhin das Einschalten des zweiten Schalters eine erste Zeitdauer nach dem Ausschalten des ersten Schalters aufweist.
  12. Schaltung, die aufweist: einen ersten Treiberanschluss, der dazu ausgebildet ist, mit einem Steuerknoten eines selbstsperrenden Transistors gekoppelt zu werden, der in Reihe mit einem selbstleitenden Transistor gekoppelt ist, wobei der selbstsperrende Transistor und der selbstleitende Transistor einen ersten Schalter bilden, der zwischen einen ersten Schalterknoten und einem zweiten Schalterknoten gekoppelt ist; einen zweiten Treiberanschluss, der dazu ausgebildet ist, mit einem Steuerknoten eines selbstleitenden Transistors gekoppelt zu werden; einen dritten Treiberanschluss, der dazu ausgebildet ist, mit einem Steuerknoten eines zweiten Schalters gekoppelt zu werden, der zwischen den ersten Schalter und einen Versorgungsknoten gekoppelt ist; und eine Treiberschaltung, die dazu ausgelegt ist, den selbstsperrenden Transistor über den ersten Treiberanschluss einzuschalten und den selbstleitenden Transistor über den zweiten Treiberanschluss einzuschalten, den ersten Schalter auszuschalten, wenn der erste Schalter einen Rückwärtsstrom leitet, indem der selbstsperrende Transistor über den ersten Treiberanschluss ausgeschaltet und eine Ansteuerspannung des selbstleitenden Transistors über den zweiten Treiberanschluss reduziert wird, indem eine Spannung zwischen dem Steuerknoten des selbstleitenden Transistors und einem Referenzknoten verringert wird, wobei der Rückwärtsstrom mit einer positiven Spannung zwischen dem zweiten Schalterknoten und dem ersten Schalterknoten korrespondiert; und den zweiten Schalter nach dem Ausschalten des ersten Schalters einzuschalten.
  13. Schaltung nach Anspruch 12, bei der die Treiberschaltung dazu ausgebildet ist, den ersten Schalter auszuschalten, indem zum im Wesentlichen gleichen Zeitpunkt der selbstleitende Transistor ausgeschaltet und die Ansteuerspannung des selbstleitenden Transistors reduziert wird.
  14. Schaltung nach Anspruch 12 oder 13, bei der: der Referenzknoten des selbstleitenden Transistors ein Source-Knoten des selbstsperrenden Transistors ist; der zweite Schalterknoten ein Source-Knoten des selbstsperrenden Transistors ist; und der erste Schalterknoten ein Drain-Knoten des selbstleitenden Transistors ist.
  15. Schaltung nach einem der Ansprüche 12 bis 14, die weiterhin den selbstsperrenden Transistor und den selbstleitenden Transistor aufweist.
  16. Schaltung nach Anspruch 15, die weiterhin den zweiten Schalter aufweist.
  17. Schaltung nach Anspruch 16, bei der der zweite Schalter zwischen den zweiten Schalterknoten und den Versorgungsknoten gekoppelt ist.
  18. Schaltung nach einem der Ansprüche 15 bis 17, bei der: der selbstsperrende Transistor einen MOSFET vom Anreicherungstyp aufweist; und der selbstleitende Transistor einen Galliumnitrid(GaN)-High Electron Mobility Transistor (HEMT) aufweist.
  19. Schaltung nach einem der Ansprüche 12 bis 18, bei der die Treiberschaltung aufweist: eine erste Treiberstufe, die einen Ausgang aufweist, der mit dem ersten Treiberanschluss gekoppelt ist; und eine zweite Treiberstufe, die einen Ausgang aufweist, der mit dem zweiten Treiberanschluss gekoppelt ist.
  20. Schaltung nach einem der Ansprüche 12 bis 19, bei der die Treiberschaltung aufweist: eine erste Treiberstufe, die einen Ausgang aufweist, der mit dem ersten Treiberanschluss gekoppelt ist; einen Kondensator, der zwischen den ersten Treiberanschluss und den zweiten Treiberanschluss gekoppelt ist; und eine Klemmschaltung, die zwischen dem zweiten Treiberanschluss und dem zweiten Schalterknoten gekoppelt ist.
  21. Schaltung nach Anspruch 20, bei der die Klemmschaltung eine Diode aufweist.
  22. Schaltung nach Anspruch 21, die weiterhin einen Widerstand aufweist, der parallel zur Diode gekoppelt ist.
  23. Schaltung nach einem der Ansprüche 12 bis 22, bei der die Treiberschaltung die Ansteuerspannung auf eine Spannung unterhalb eines Schwellenwerts des selbstleitenden Transistors reduziert.
  24. Schaltung nach einem der Ansprüche 12 bis 23, bei der die Treiberschaltung die Ansteuerspannung des selbstleitenden Transistors auf eine Spannung reduziert, die nicht unterhalb eines Schwellenwerts des selbstleitenden Transistors liegt.
  25. Schaltung nach einem der Ansprüche 12 bis 24, bei der der erste Schalter und der zweite Schalter in einer Halbbrücken-Konfiguration angeordnet sind.
  26. Schaltung, die aufweist: einen selbstleitenden Transistor, der in Reihe mit einem selbstsperrenden Transistor gekoppelt ist; eine Gate-Ansteuerschaltung mit einem Ausgang, der mit einem Steuerknoten des selbstsperrenden Transistors gekoppelt ist; einen Kondensator, der zwischen den Steuerknoten des selbstsperrenden Transistors und einen Steuerknoten des selbstleitenden Transistors gekoppelt ist; und eine Klemmschaltung, die zwischen den Steuerknoten des selbstleitenden Transistors und einen Source-Knoten des selbstsperrenden Transistors gekoppelt ist.
  27. Schaltung nach Anspruch 26, bei der die Klemmschaltung eine Diode aufweist.
  28. Schaltung nach Anspruch 26 oder 27, die weiterhin einen Widerstand aufweist, der zwischen das Gate des selbstleitenden Transistors und ein Source des selbstsperrenden Transistors gekoppelt ist.
DE102016114820.2A 2015-08-10 2016-08-10 System und Verfahren für einen Schalter mit einem selbstleitenden Transistor und einem selbstsperrenden Transistor Active DE102016114820B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/822,530 2015-08-10
US14/822,530 US9793260B2 (en) 2015-08-10 2015-08-10 System and method for a switch having a normally-on transistor and a normally-off transistor

Publications (2)

Publication Number Publication Date
DE102016114820A1 true DE102016114820A1 (de) 2017-02-16
DE102016114820B4 DE102016114820B4 (de) 2024-03-21

Family

ID=57908180

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016114820.2A Active DE102016114820B4 (de) 2015-08-10 2016-08-10 System und Verfahren für einen Schalter mit einem selbstleitenden Transistor und einem selbstsperrenden Transistor

Country Status (3)

Country Link
US (1) US9793260B2 (de)
CN (1) CN106452025A (de)
DE (1) DE102016114820B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019104691A1 (de) * 2019-02-25 2020-08-27 Infineon Technologies Ag Diodenschaltung

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017127112A1 (en) * 2016-01-22 2017-07-27 Halliburton Energy Services, Inc. Solid state protection circuits
FR3059490B1 (fr) * 2016-11-25 2018-11-16 Exagan Dispositif de commutation d'un circuit de puissance presentant un circuit passif de protection
US10033298B1 (en) * 2017-01-20 2018-07-24 General Electric Company Automatic short circuit protection switching device systems and methods
CN108696109B (zh) * 2017-04-07 2023-08-29 雅达电子国际有限公司 堆叠式mosfet电路和操作堆叠式mosfet电路的方法
US10502773B2 (en) * 2017-08-16 2019-12-10 Connaught Electronics Ltd. System and method for diagnosing electrical faults
JP6951662B2 (ja) * 2017-08-31 2021-10-20 株式会社オートネットワーク技術研究所 電源システム
CN109600026B (zh) * 2017-09-30 2021-02-19 维谛公司 一种图腾柱电路中的氮化镓器件的驱动方法及装置
EP3503365B1 (de) * 2017-12-22 2020-06-10 GE Energy Power Conversion Technology Limited Verfahren und einrichtung zur ansteuerung von mosfet-schaltmodulen
US10972093B2 (en) 2018-01-30 2021-04-06 Delta Electronics, Inc. Auxiliary circuit and power converter
JP6779932B2 (ja) * 2018-03-20 2020-11-04 株式会社東芝 半導体装置
CN108696268B (zh) * 2018-05-24 2021-09-24 南京工程学院 一种常开型GaN FET的直接驱动电路
US10680069B2 (en) * 2018-08-03 2020-06-09 Infineon Technologies Austria Ag System and method for a GaN-based start-up circuit
CN112805912B (zh) 2018-10-09 2024-05-28 艾斯多姆有限公司 基于电荷的开关矩阵及其方法
US20220263501A1 (en) * 2019-06-17 2022-08-18 Smartd Technologies Inc. Dynamic balancing of transistors
CN110535332B (zh) * 2019-09-11 2020-07-28 上海南芯半导体科技有限公司 一种多相位电荷泵的驱动电路
JP7358227B2 (ja) * 2019-12-19 2023-10-10 株式会社東芝 半導体装置
JP7455604B2 (ja) 2020-02-14 2024-03-26 株式会社東芝 ノーマリオン型トランジスタの駆動回路及び駆動方法
CN111478689B (zh) * 2020-03-31 2022-06-28 深圳芯能半导体技术有限公司 耗尽型晶体管驱动电路及芯片
CN111398764B (zh) * 2020-03-31 2022-06-14 中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室）） 功率管电压测试方法、装置和测试电路
EP3930159B1 (de) * 2020-06-26 2023-05-17 Siemens Aktiengesellschaft Aktive gleichrichterschaltung
DE102020208058A1 (de) * 2020-06-29 2021-12-30 Siemens Aktiengesellschaft Gleichrichter, Energieversorgungsgerät und Anlage
US11095229B1 (en) * 2020-09-24 2021-08-17 Monolithic Power Systems, Inc. High switching frequency direct AC to AC converter
KR20220042765A (ko) 2020-09-28 2022-04-05 삼성전자주식회사 비휘발성 메모리 장치, 이를 포함하는 시스템, 및 이의 제조 방법
US20240339997A1 (en) * 2021-10-29 2024-10-10 Visic Technologies Ltd. Power switch with normally on transistor
US11705803B1 (en) * 2022-06-28 2023-07-18 Monolithic Power Systems, Inc. Gate driver with improved switching performance and the driving method thereof
US12074588B2 (en) 2022-07-13 2024-08-27 Infineon Technologies Austria Ag Cascode device with one or more normally-on gates
US12057828B2 (en) * 2022-10-06 2024-08-06 Infineon Technologies Austria Ag Bidirectional power switch

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160065203A1 (en) 2014-08-29 2016-03-03 Infineon Technologies Austria Ag System and Method for a Switch Having a Normally-on Transistor and a Normally-off Transistor
US20160065064A1 (en) 2014-08-29 2016-03-03 Infineon Technologies Austria Ag System and Method for a Switch Having a Normally-on Transistor and a Normally-off Transistor

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55136726A (en) * 1979-04-11 1980-10-24 Nec Corp High voltage mos inverter and its drive method
US4945266A (en) * 1987-11-18 1990-07-31 Mitsubishi Denki Kabushiki Kaisha Composite semiconductor device
US5285369A (en) 1992-09-01 1994-02-08 Power Integrations, Inc. Switched mode power supply integrated circuit with start-up self-biasing
US5746499A (en) * 1995-04-28 1998-05-05 L.A. Gear, Inc. Footwear with pulsed lights
DE19943785A1 (de) * 1998-09-25 2000-03-30 Siemens Ag Elektronische Schalteinrichtung mit mindestens zwei Halbleiterbauelementen
DE19902520B4 (de) * 1999-01-22 2005-10-06 Siemens Ag Hybrid-Leistungs-MOSFET
US7408399B2 (en) 2005-06-27 2008-08-05 International Rectifier Corporation Active driving of normally on, normally off cascoded configuration devices through asymmetrical CMOS
US20070170897A1 (en) * 2006-01-26 2007-07-26 Advanced Analogic Technologies, Inc. High-Frequency Power MESFET Buck Switching Power Supply
DE102006029928B3 (de) * 2006-06-29 2007-09-06 Siemens Ag Elektronische Schalteinrichtung mit zumindest zwei Halbleiterschaltelementen
US7961482B2 (en) 2007-05-09 2011-06-14 International Rectifier Corporation Bi-directional HEMT/GaN half-bridge circuit
JP4983434B2 (ja) * 2007-06-26 2012-07-25 セイコーエプソン株式会社 液体吐出装置、及び、液体吐出方法
US7777553B2 (en) 2008-04-08 2010-08-17 Infineon Technologies Austria Ag Simplified switching circuit
CH700697A2 (de) * 2009-03-27 2010-09-30 Eth Zuerich Schalteinrichtung mit einer kaskodeschaltung.
US8228114B1 (en) * 2009-09-30 2012-07-24 Arkansas Power Electronics International, Inc. Normally-off D-mode driven direct drive cascode
US8233250B2 (en) * 2009-12-23 2012-07-31 R2 Semiconductor, Inc. Over voltage protection of switching converter
JP5012930B2 (ja) * 2010-02-15 2012-08-29 株式会社デンソー ハイブリッドパワーデバイス
JP5197658B2 (ja) * 2010-03-10 2013-05-15 株式会社東芝 駆動回路
DE102010027832B3 (de) 2010-04-15 2011-07-28 Infineon Technologies AG, 85579 Halbleiterschaltanordnung mit einem selbstleitenden und einem selbstsperrenden Transistor
US8369054B2 (en) * 2010-06-08 2013-02-05 Hong Kong Applied Science And Technology Research Institute Co., Ltd. NMOS-based feedback power-clamp for on-chip ESD protection
US8558584B2 (en) * 2010-11-30 2013-10-15 Infineon Technologies Ag System and method for bootstrapping a switch driver
JP5616980B2 (ja) * 2011-01-14 2014-10-29 パナソニック株式会社 半導体スイッチ素子の駆動装置
US20120262220A1 (en) * 2011-04-13 2012-10-18 Semisouth Laboratories, Inc. Cascode switches including normally-off and normally-on devices and circuits comprising the switches
JP5290354B2 (ja) * 2011-05-06 2013-09-18 シャープ株式会社 半導体装置および電子機器
EP2618481A1 (de) * 2012-01-19 2013-07-24 Nxp B.V. Leistungsverstärkerschaltung und Steuerverfahren
JP5979998B2 (ja) * 2012-06-18 2016-08-31 ルネサスエレクトロニクス株式会社 半導体装置及びそれを用いたシステム
US8995158B2 (en) 2012-07-11 2015-03-31 Infineon Technologies Dresden Gmbh Circuit arrangement with a rectifier circuit
EP2693639B1 (de) * 2012-07-30 2015-09-09 Nxp B.V. Kaskodenhalbleiterbauelemente
KR101922117B1 (ko) * 2012-08-16 2018-11-26 삼성전자주식회사 트랜지스터를 포함하는 전자소자 및 그 동작방법
JPWO2014034346A1 (ja) * 2012-08-28 2016-08-08 シャープ株式会社 複合型半導体装置
US9455697B2 (en) * 2012-09-28 2016-09-27 Infineon Technologies Austria Ag Switch circuit with a first transistor device and a second transistor device connected in series
US8876813B2 (en) * 2013-03-14 2014-11-04 St. Jude Medical, Inc. Methods, systems, and apparatus for neural signal detection
JP5996465B2 (ja) * 2013-03-21 2016-09-21 株式会社東芝 半導体装置
JP6223729B2 (ja) * 2013-06-25 2017-11-01 株式会社東芝 半導体装置
US9159725B2 (en) * 2013-07-19 2015-10-13 Texas Instruments Incorporated Controlled on and off time scheme for monolithic cascoded power transistors
WO2015135072A1 (en) * 2014-03-12 2015-09-17 Gan Systems Inc. Power switching systems comprising high power e-mode gan transistors and driver circuitry
US9083343B1 (en) * 2014-05-28 2015-07-14 United Silicon Carbide, Inc. Cascode switching circuit
US9350342B2 (en) * 2014-08-29 2016-05-24 Infineon Technologies Austria Ag System and method for generating an auxiliary voltage
EP3001563B1 (de) * 2014-09-25 2019-02-27 Nexperia B.V. Kaskodentransistorschaltung
JP2016139996A (ja) * 2015-01-28 2016-08-04 株式会社東芝 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160065203A1 (en) 2014-08-29 2016-03-03 Infineon Technologies Austria Ag System and Method for a Switch Having a Normally-on Transistor and a Normally-off Transistor
US20160065064A1 (en) 2014-08-29 2016-03-03 Infineon Technologies Austria Ag System and Method for a Switch Having a Normally-on Transistor and a Normally-off Transistor

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019104691A1 (de) * 2019-02-25 2020-08-27 Infineon Technologies Ag Diodenschaltung
US10879885B2 (en) 2019-02-25 2020-12-29 Infineon Technologies Ag Diode circuit
DE102019104691B4 (de) 2019-02-25 2022-10-13 Infineon Technologies Ag Diodenschaltung

Also Published As

Publication number Publication date
CN106452025A (zh) 2017-02-22
US20170047841A1 (en) 2017-02-16
US9793260B2 (en) 2017-10-17
DE102016114820B4 (de) 2024-03-21

Similar Documents

Publication Publication Date Title
DE102016114820B4 (de) System und Verfahren für einen Schalter mit einem selbstleitenden Transistor und einem selbstsperrenden Transistor
DE102015114371B4 (de) System und verfahren für einen schalter mit einem selbstleitenden transistor und einem selbstsperrenden transistor
DE112017006120B4 (de) Bootstrap-kondensator-überspannungs-überwachungsschaltung für wandler auf gan-transistorbasis
DE102015114373B4 (de) System und verfahren für einen schalter mit einem selbstleitenden transistor und einem selbstsperrenden transistor
DE102015114365B4 (de) System und verfahren zum generieren einer hilfsspannung
DE102011087368B4 (de) Treiberschaltung, Anordnung und Verfahren zum Bootstrapping eines Schaltertreibers
DE102011087434B4 (de) Schaltung und drei Verfahren zum Treiben eines Schalters
DE19750168B4 (de) Drei Spannungsversorgungen für Treiberschaltungen von Leistungs-Halbleiterschaltern
DE102007061978B4 (de) Schaltungsanordnung zum Bereitstellen einer Spannungsversorgung für eine Transistor-Treiberschaltung
DE102012200490B4 (de) Verfahren und Schaltung zum Ansteuern eines Schalttransistors sowie integrierte Schaltung und Netzteil damit
DE112012001674T5 (de) Kaskodenschalter mit selbstsperrenden und selbstleitenden Bauelementen und die Schalter umfassende Schaltungen
EP1783910B1 (de) Schaltungsanordnung und ein Verfahren zur galvanisch getrennten Ansteuerung eines Halbleiterschalters
DE102013219475B4 (de) Elektronischer schaltkreis mit einem elektronischenschalter und einem überwachungsschaltkreis
DE112013005027B4 (de) Flyback-Converter-Schaltung
DE112016005884B4 (de) Gate-treiberschaltung und energie-umwandlungseinrichtung, die die gate-treiberschaltung enthält
DE69329791T2 (de) Schaltkreis zur abschaltung einer induktiven last
DE102016224706A1 (de) Gate-Antriebsschaltung für Halbleiterschaltgeräte
DE102014114160A1 (de) Halbbrücken-Gate-Treiber-Steuerung
DE102014107815A1 (de) System und Verfahren zum Ansteuern von Transistoren
DE102017124748A1 (de) Konfigurierbare klemmschaltung
DE102015104946B4 (de) Elektronische Treiberschaltung und Verfahren
DE102011087431A1 (de) Anordnung und Verfahren zum Treiben eines Kaskodenschalters
DE102015109948A1 (de) System und Verfahren für eine selbstleitende getaktete Leistungsversorgung
DE102019104691B4 (de) Diodenschaltung
DE102017101272A1 (de) Treiber für einen High-Side-Schalter eines Kaskodenschalters

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R083 Amendment of/additions to inventor(s)
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R130 Divisional application to

Ref document number: 102016016069

Country of ref document: DE