JP4983434B2 - 液体吐出装置、及び、液体吐出方法 - Google Patents

液体吐出装置、及び、液体吐出方法 Download PDF

Info

Publication number
JP4983434B2
JP4983434B2 JP2007167802A JP2007167802A JP4983434B2 JP 4983434 B2 JP4983434 B2 JP 4983434B2 JP 2007167802 A JP2007167802 A JP 2007167802A JP 2007167802 A JP2007167802 A JP 2007167802A JP 4983434 B2 JP4983434 B2 JP 4983434B2
Authority
JP
Japan
Prior art keywords
transistor
voltage
discharge
charging
current source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007167802A
Other languages
English (en)
Other versions
JP2009006505A (ja
Inventor
篤 梅田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2007167802A priority Critical patent/JP4983434B2/ja
Priority to US12/145,725 priority patent/US8083309B2/en
Publication of JP2009006505A publication Critical patent/JP2009006505A/ja
Application granted granted Critical
Publication of JP4983434B2 publication Critical patent/JP4983434B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175Coupling arrangements; Interface arrangements
    • H03K19/017509Interface arrangements
    • H03K19/017518Interface arrangements using a combination of bipolar and field effect transistors [BIFET]
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B41PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41JTYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01Ink jet
    • B41J2/015Ink jet characterised by the jet generation process
    • B41J2/04Ink jet characterised by the jet generation process generating single droplets or particles on demand
    • B41J2/045Ink jet characterised by the jet generation process generating single droplets or particles on demand by pressure, e.g. electromechanical transducers
    • B41J2/04501Control methods or devices therefor, e.g. driver circuits, control circuits
    • B41J2/04541Specific driving circuit
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B41PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41JTYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01Ink jet
    • B41J2/015Ink jet characterised by the jet generation process
    • B41J2/04Ink jet characterised by the jet generation process generating single droplets or particles on demand
    • B41J2/045Ink jet characterised by the jet generation process generating single droplets or particles on demand by pressure, e.g. electromechanical transducers
    • B41J2/04501Control methods or devices therefor, e.g. driver circuits, control circuits
    • B41J2/0455Details of switching sections of circuit, e.g. transistors
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B41PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41JTYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01Ink jet
    • B41J2/015Ink jet characterised by the jet generation process
    • B41J2/04Ink jet characterised by the jet generation process generating single droplets or particles on demand
    • B41J2/045Ink jet characterised by the jet generation process generating single droplets or particles on demand by pressure, e.g. electromechanical transducers
    • B41J2/04501Control methods or devices therefor, e.g. driver circuits, control circuits
    • B41J2/04581Control methods or devices therefor, e.g. driver circuits, control circuits controlling heads based on piezoelectric elements
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B41PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41JTYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01Ink jet
    • B41J2/015Ink jet characterised by the jet generation process
    • B41J2/04Ink jet characterised by the jet generation process generating single droplets or particles on demand
    • B41J2/045Ink jet characterised by the jet generation process generating single droplets or particles on demand by pressure, e.g. electromechanical transducers
    • B41J2/04501Control methods or devices therefor, e.g. driver circuits, control circuits
    • B41J2/04588Control methods or devices therefor, e.g. driver circuits, control circuits using a specific waveform
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/60Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
    • H03K17/66Switching arrangements for passing the current in either direction at will; Switching arrangements for reversing the current at will
    • H03K17/665Switching arrangements for passing the current in either direction at will; Switching arrangements for reversing the current at will connected to one load terminal only
    • H03K17/666Switching arrangements for passing the current in either direction at will; Switching arrangements for reversing the current at will connected to one load terminal only the output circuit comprising more than one controlled bipolar transistor
    • H03K17/667Switching arrangements for passing the current in either direction at will; Switching arrangements for reversing the current at will connected to one load terminal only the output circuit comprising more than one controlled bipolar transistor using complementary bipolar transistors
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008Arrangements for reducing power consumption
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01Modifications for accelerating switching
    • H03K19/013Modifications for accelerating switching in bipolar transistor circuits
    • H03K19/0136Modifications for accelerating switching in bipolar transistor circuits by means of a pull-up or down element
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K2217/00Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0036Means reducing energy consumption

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Particle Formation And Scattering Control In Inkjet Printers (AREA)
  • Coating Apparatus (AREA)

Description

本発明は、液体吐出装置、及び、液体吐出方法に関する。
充放電によって液体を吐出させるための動作をする素子と、素子への電流の吐き出しや素子からの電流の吸い込みを行うトランジスタとを有する液体吐出装置が知られている。この液体吐出装置では、バイポーラトランジスタに入力されたアナログ信号の電流を増幅することで駆動信号を生成し、素子へ印加している。この液体吐出装置には、トランジスタにおける消費電力を抑制すべく、電源電圧を異ならせた2つのトランジスタ対を設けたものがある(例えば特許文献1を参照。)。
特開平11−170529号公報
この液体吐出装置では、アナログ信号の電圧に応じてトランジスタ対が切り替えられるので、1つのトランジスタ対を有するものに比べて省電力が図れる。しかし、各組のトランジスタがそれぞれ電流増幅をするので、この点に改善の余地があった。
本発明は、このような事情に鑑みてなされたものであり、その目的は省電力化を図ることにある。
前記目的を達成するための主たる発明は、
充放電に伴って液体を吐出させるための動作をする素子と、
前記素子の動作を定める電圧変化パターンの信号を生成する信号生成部と、
第1電流源と、
前記素子の放電時に移動される電荷により充電され前記素子の充電時に蓄えられた電荷を放出するコンデンサを含み、前記第1電流源よりも電圧が低い第2電流源と、
前記素子の充電時に前記アナログ信号の電流増幅を行い、前記素子を充電する第1充電用トランジスタと、
第2充電用トランジスタと、
前記第2充電用トランジスタの動作を制御すべく電圧レベルが定められた制御信号を出力する第3充電用トランジスタと、
充電用ダイオードと、
充電用ツェナーダイオードと、
前記素子の放電時に前記アナログ信号の電流増幅を行い、前記素子を放電する第1放電用トランジスタと、
第2放電用トランジスタと、
前記第2放電用トランジスタの動作を制御すべく電圧レベルが定められた制御信号を出力する第3放電用トランジスタと、
放電用ダイオードと、
放電用ツェナーダイオードと、
を備え、
前記充電用ツェナーダイオードは前記信号生成部と前記第3充電用トランジスタの制御端子に電気的に接続し、前記第3充電用トランジスタの第2充電用トランジスタ制御用端子は前記第2充電用トランジスタの制御端子に電気的に接続し、前記第3充電用トランジスタの接地側端子はグランドに電気的に接続し、
前記第1電流源は前記第2充電用トランジスタの電源側端子に電気的に接続し、前記第2充電用トランジスタの接地側端子は前記第1充電用トランジスタの電源側端子に電気的に接続し、前記第1充電用トランジスタの接地側端子は前記素子に電気的に接続し、前記第1電流源から前記素子への第1充電経路を形成し、
前記コンデンサは前記充電用ダイオードのアノードと電気的に接続し、前記充電用ダイオードのカソードは前記第1充電用トランジスタの電源側端子に電気的に接続し、前記第2電流源から前記素子への第2充電経路を形成し、
前記放電用ツェナーダイオードは前記信号生成部と前記第3放電用トランジスタの制御端子に電気的に接続し、前記第3放電用トランジスタの第2放電用トランジスタ制御用端子は前記第2放電用トランジスタの制御端子に電気的に接続し、前記第3放電用トランジスタの電源側端子は前記第1電流源に接続し、
前記素子は前記第1放電用トランジスタの電源側端子に電気的に接続し、前記第1放電用トランジスタの接地側端子は前記第2放電用トランジスタの電源側端子に電気的に接続し、前記第2放電用トランジスタの接地側端子はグランドに電気的に接続し、前記素子から前記グランドへの第1放電経路を形成し、
前記第1放電用トランジスタの接地側端子は前記放電用ダイオードのアノードと電気的に接続し、前記放電用ダイオードのカソードは前記コンデンサと電気的に接続し、前記素子から前記コンデンサへの第2放電経路を形成し、
前記素子の充電中に、前記電圧変化パターンに応じて前記第1充電経路と前記第2充電経路のいずれかが選択され、
前記素子の放電中に、前記電圧変化パターンに応じて前記第1放電経路と前記第2放電経路のいずれかが選択される、液体吐出装置である。
本明細書の記載、及び添付図面の記載により、少なくとも次のことが明らかにされる。
すなわち、(A)充放電に伴って液体を吐出させるための動作をする素子と、(B)前記素子の動作を定める電圧変化パターンのアナログ信号を生成するアナログ信号生成部と、(C)前記素子の充電時に前記アナログ信号の電流増幅を行ない、前記素子に向けて電流を吐き出す充電用トランジスタであって、(C1)電流源が接続される電流源用端子と、(C2)前記電流を吐き出すための吐き出し端子と、を有する充電用トランジスタと、(D)複数の前記電流源から、少なくとも1つの前記電流源を前記アナログ信号の電圧に応じて選択し、前記電流源用端子に接続する電流源接続部と、(E)を有する、液体吐出装置を実現できることが明らかにされる。
このような液体吐出装置によれば、アナログ信号の電圧に適した電流源を用いることができ、省電力化が図れる。
かかる液体吐出装置であって、前記電流源接続部は、電圧の異なる複数の前記電流源から、少なくとも1つの前記電流源を選択することが好ましい。この場合において、前記電流源接続部は、前記素子の充電中に、選択対象の電流源を切り替えることが好ましい。
このような液体吐出装置によれば、アナログ信号の電圧に適した電圧の電流源を用いることができるので、充電用トランジスタの消費電力を抑制できる。
かかる液体吐出装置であって、複数の前記電流源は、所定電圧の第1電流源と、前記所定電圧よりも低い他の所定電圧の第2電流源とを有し、前記電流源接続部は、前記第1電流源と前記電流源用端子との間に設けられる電流源用スイッチと、前記アナログ信号の電圧に基づいて、前記電流源用スイッチの動作を制御すべく電圧レベルが定められた制御信号を、前記電流源用スイッチに出力する制御回路とを有することが好ましい。
このような液体吐出装置によれば、制御回路における設定の仕方次第で電流源の切り替えタイミングを定めることができ、増幅後のアナログ信号における歪みを防止できる。
かかる液体吐出装置であって、複数の前記電流源は、所定電圧の第1電流源と、前記所定電圧よりも低い他の所定電圧の第2電流源とを有し、前記電流源接続部は、前記第1電流源と前記電流源用端子との間に設けられる電流源用スイッチと、前記第2電流源と前記電流源用端子との間に設けられ、前記第2電流源から前記電流源用端子への電荷の移動を許容し、前記電流源用端子から前記第2電流源への電荷の移動を阻止する素子とを有することが好ましい。
このような液体吐出装置によれば、第2電流源から第1電流源に切り替える場合、或いは、第1電流源から第2電流源へ切り替える場合に、電流源用スイッチを制御すればよい。このため、構成や制御の簡素化が図れる。
かかる液体吐出装置であって、前記電流源用スイッチは、トランジスタを有することが好ましい。
このような液体吐出装置によれば、簡単な構成で第1電流源の接続や遮断を制御できる。
かかる液体吐出装置であって、前記第1電流源は、電源回路を有し、前記第2電流源は、コンデンサを有することが好ましい。
このような液体吐出装置によれば、第2電流源が有するコンデンサについて、蓄えられた電荷が消費されて電荷の供給が困難になっても、第1電流源が有する電源回路から電荷を供給できる。このため、装置の信頼性を高めることができる。
かかる液体吐出装置であって、前記コンデンサは、前記素子の放電時に移動される電荷によって充電されることが好ましい。そして、前記素子の放電時に前記アナログ信号の電流増幅を行ない、前記素子から電流を吸い込む放電用トランジスタであって、前記電流を吸い込むための吸い込み端子と、電荷を放出するための放出用端子と、を有する放電用トランジスタと、前記コンデンサを含む複数の電荷の放出先から、少なくとも1つの前記放出先を前記アナログ信号の電圧に応じて選択し、前記放出用端子に接続する放出先接続部と、を有することが好ましい。また、前記第2電流源は、前記素子の充電時に、前記コンデンサに蓄えられた電荷を放出することが好ましい。
このような液体吐出装置によれば、省電力化が図れる。
また、次の液体吐出装置を実現できることも明らかにされる。
すなわち、(A)充放電に伴って液体を吐出させるための動作をする素子と、(B)前記素子の動作を定める電圧変化パターンのアナログ信号を生成するアナログ信号生成部と、(C)前記素子の放電時に前記アナログ信号の電流増幅を行ない、前記素子から電流を吸い込む放電用トランジスタであって、(C1)前記電流を吸い込むための吸い込み端子と、(C2)電荷を放出するための放出用端子と、を有する放電用トランジスタと、(D)複数の電荷の放出先から、少なくとも1つの前記放出先を前記アナログ信号の電圧に応じて選択し、前記放出用端子に接続する放出先接続部と、(E)を有する、液体吐出装置を実現できることも明らかにされる。
このような液体吐出装置によれば、アナログ信号の電圧に適した放出先を用いることができ、省電力化が図れる。
かかる液体吐出装置であって、前記放出先接続部は、電圧の異なる複数の前記放出先から、少なくとも1つの前記放出先を選択することが好ましい。この場合において、前記放出先接続部は、前記素子の放電中に、選択対象の放出先を切り替えることが好ましい。
このような液体吐出装置によれば、アナログ信号の電圧に適した電圧の放出先に電荷を放出できるので、放電用トランジスタの消費電力を抑制できる。
かかる液体吐出装置であって、複数の前記放出先は、所定電圧の第1放出先と、前記所定電圧よりも高い他の所定電圧の第2放出先とを有し、前記放出先接続部は、前記放出用端子と前記第1放出先との間に設けられる放出先用スイッチと、前記アナログ信号の電圧に基づいて、前記放出先用スイッチの動作を制御すべく電圧レベルが定められた制御信号を、前記放出先用スイッチに出力する制御回路とを有することが好ましい。
このような液体吐出装置によれば、制御回路における設定の仕方次第で放出先の切り替えタイミングを定めることができ、増幅後のアナログ信号における歪みを防止できる。
かかる液体吐出装置であって、複数の前記放出先は、所定電圧の第1放出先と、前記所定電圧よりも高い他の所定電圧の第2放出先とを有し、前記放出先接続部は、前記放出用端子と前記第1放出先との間に設けられる放出先用スイッチと、前記放出用端子と前記第2放出先との間に設けられ、前記放出用端子から前記第2放出先への電荷の移動を許容し、前記第2放出先から前記放出用端子への電荷の移動を阻止する素子とを有することが好ましい。
このような液体吐出装置によれば、第2放出先から第1放出先に切り替える場合、或いは、第1放出先から第2放出先へ切り替える場合に、放出先用スイッチを制御すればよい。このため、構成や制御の簡素化が図れる。
かかる液体吐出装置であって、前記放出先用スイッチは、トランジスタであることが好ましい。
このような液体吐出装置によれば、簡単な構成で第1放出先の接続や遮断を制御できる。
かかる液体吐出装置であって、前記第1放出先は、グランドであり、前記第2放出先は、コンデンサであることが好ましい。
また、次の液体吐出方法を実現できることも明らかにされる。
すなわち、(A)充放電に伴って液体を吐出させるための動作をする素子の動作を定める電圧変化パターンのアナログ信号を生成すること、(B)前記素子の充電時に、複数の電流源から少なくとも1つの前記電流源を前記アナログ信号の電圧に応じて選択すること、(C)選択した電流源を用いて前記アナログ信号の電流増幅を行ない、前記素子に向けて電流を吐き出すこと、(D)を行う、液体吐出方法を実現できることも明らかにされる。
また、次の液体吐出方法を実現できることも明らかにされる。
すなわち、(A)充放電に伴って液体を吐出させるための動作をする素子の動作を定める電圧変化パターンのアナログ信号を生成すること、(B)前記素子の放電時に、複数の放電先から少なくとも1つの前記放電先を前記アナログ信号の電圧に応じて選択すること、(C)前記アナログ信号の電流増幅を行なって前記素子から電流を吸い出し、選択した放電先に電荷を放出すること、(D)を行う、液体吐出方法を実現できることも明らかにされる。
===第1実施形態===
<印刷システムについて>
図1は、印刷システムの構成を説明するブロック図である。例示した印刷システムは、プリンタ1と、コンピュータCPとを有する。プリンタ1は液体吐出装置に相当し、用紙、布、フィルム等の媒体に向けて、液体の一種であるインクを吐出する。媒体は、液体が吐出される対象となる対象物であり、例えば用紙である。コンピュータCPは、プリンタ1と通信可能に接続されている。プリンタ1に画像を印刷させるため、コンピュータCPは、その画像に応じた印刷データをプリンタ1に送信する。この印刷データには、ドット形成データが含まれる。ドット形成データは、用紙の上に形成されるドットに関するデータ(ドットの色や大きさ等のデータ)であり、例えば2ビットのデータによって構成される。
===プリンタ1の概要===
プリンタ1は、用紙搬送機構20、キャリッジ移動機構30、駆動信号生成回路40、ヘッドユニット50、検出器群60、プリンタ側コントローラ70、及び、電源部80を有する。
用紙搬送機構20は、媒体としての用紙を搬送方向に搬送させる。キャリッジ移動機構30は、ヘッドユニット50を所定方向(例えば紙幅方向)に移動させる。ヘッドユニット50が有するヘッド52は、液体の一種であるインクを用紙に向けて吐出させる。駆動信号生成回路40は、駆動信号COMを生成する。この駆動信号COMは、用紙への印刷時に使用されるものであり、例えば図3に一部分を示すように、駆動パルスを含む一連の信号である。ここで、駆動パルスとは、ヘッド52が有するピエゾ素子52a(図2を参照。)に、所定の動作を行わせるための電圧変化パターンである。
ヘッドユニット50は、ヘッド制御部51とヘッド52とを有する。図2に示すように、ヘッド52は、ピエゾ素子52aを有する。ピエゾ素子52aは、液体を吐出させるための動作をする素子に相当し、ヘッド52が有するノズル(図示せず。)に応じた複数設けられる。例えば、1色のインクに対応して96個〜180個のピエゾ素子52aが設けられる。このピエゾ素子52aは、電荷を保持可能な容量性素子の一種であり、駆動信号COMの必要部分が印加されることで充放電される。そして、ピエゾ素子52aは充放電に伴って変形し、ヘッド52内の圧力室(図示せず。)に貯留されたインクに圧力変化を生じさせる。この圧力変化によってノズルからインクが吐出される。従って、ピエゾ素子52aの変形はインクを吐出させるための動作に相当する。また、この動作は、駆動信号COMの電圧変化パターンによって定められる。
ヘッド制御部51は、駆動信号生成回路40で生成された駆動信号COMの必要部分を、選択的にピエゾ素子52aへ印加する。このため、ヘッド制御部51は、駆動信号COMの供給線の途中に、ピエゾ素子52a毎に設けられた複数のスイッチ51aを有する。そして、ヘッド制御部51は、各スイッチ51aを制御することで、駆動信号COMの必要部分をピエゾ素子52aへ印加させる。このとき、必要部分の選択の仕方次第で、所望の量のインクをノズルから吐出させることができる。
検出器群60は、プリンタ1の状況を監視する複数の検出器によって構成される。これらの検出器による検出結果は、プリンタ側コントローラ70に出力される。プリンタ側コントローラ70は、コンピュータCPから受け取った印刷データや各検出器からの検出結果に基づいて制御対象部を制御し、用紙に画像を印刷させる。
電源部80は、駆動信号生成回路40が有する電流増幅用のトランジスタに供給するための電源を生成する。この電源部80は、第1電源(42V電源)を生成する第1電源生成回路81と、第2電源(24V電源)を生成する第2電源生成回路82とを有する。なお、第1電源生成回路81は、電源回路に相当する。
===プリンタ1の要部===
<プリンタ側コントローラ70について>
プリンタ側コントローラ70は、プリンタ1における全体的な制御を行う。例えば、プリンタ側コントローラ70は、用紙搬送機構20、キャリッジ移動機構30、駆動信号生成回路40、及び、ヘッドユニット50を制御する。図1に示すように、プリンタ側コントローラ70は、インタフェース部71と、CPU72と、メモリ73と、制御ユニット74とを有する。インタフェース部71は、コンピュータCPとの間でデータの受け渡しを行う。CPU72は、プリンタ1の全体的な制御を行う。メモリ73は、コンピュータプログラムを格納する領域や作業領域等を確保する。CPU72は、メモリ73に記憶されているコンピュータプログラムに従い、各制御対象部を制御する。例えば、CPU72は、制御ユニット74を介して用紙搬送機構20やキャリッジ移動機構30を制御する。また、CPU72は、ヘッド52の動作を制御するためのヘッド制御信号をヘッド制御部51に送信したり、駆動信号COMを生成させるための制御信号を駆動信号生成回路40に送信したりする。
ここで、駆動信号COMを生成させるための制御信号はDACデータとも呼ばれ、例えば複数ビットのデジタルデータである。このDACデータは、駆動信号生成回路40で生成される駆動信号COMの電圧変化パターンを定めるためのデータである。すなわち、DACデータは、駆動信号生成回路40が有する波形生成回路41(図2を参照。)で生成される電圧波形信号COM´の電圧を定める。このDACデータは、駆動信号COMの電圧を間接的に示しているともいえるので、電圧波形情報に相当する。このDACデータはメモリ73の所定領域に記憶されている。そして、駆動信号COMの生成時にCPU72によって読み出される。
<駆動信号生成回路40について>
駆動信号生成回路40は、駆動信号COMを生成する駆動信号生成装置に相当する。従って、プリンタ1は、駆動信号生成装置を組み込んだ液体吐出装置といえる。図2に示すように、駆動信号生成回路40は、波形生成回路41と、電流増幅回路42と、コンデンサ43と、第1選択回路44と、第2選択回路45とを有する。
<波形生成回路41について>
波形生成回路41は、DACデータで定められる電圧変化パターンの電圧波形信号COM´を生成する。すなわち、波形生成回路41は、デジタルアナログコンバータを有し、デジタルデータであるDACデータを、アナログ信号である電圧波形信号COM´に変換する。この電圧波形信号COM´は、駆動信号COMの基となる電圧波形の信号である。すなわち、駆動信号COMの電圧変化パターンを定める信号といえる。ここで、ピエゾ素子52aは、駆動信号COMの印加部分の電圧変化パターンに応じた動作をする。このため、電圧波形信号COM´は、ピエゾ素子52aの動作を定める電圧変化パターンのアナログ信号に相当する。また、波形生成回路41は、アナログ信号を生成するアナログ信号生成部に相当する。なお、波形生成回路41において、電圧波形信号COM´の出力端子は2チャンネル分設けられている。これは、電流増幅回路42が有する2つのトランジスタで、電圧波形信号COM´が用いられることによる。
<電流増幅回路42について>
電流増幅回路42は、電流増幅部に相当し、アナログ信号である電圧波形信号COM´についてその電流を増幅し、駆動信号COMとして出力する。この電流増幅回路42は、電流増幅用のトランジスタとして、相補的に接続されたNPN型トランジスタ42aとPNP型トランジスタ42bとを有する。
NPN型トランジスタ42aは、ピエゾ素子52aの充電時に動作する充電用トランジスタである。このNPN型トランジスタ42aのコレクタは、第1選択回路44を介して第1電源生成回路81やコンデンサ43に接続される。また、NPN型トランジスタ42aのエミッタは、駆動信号COMの供給線に接続され、ベースは、電圧波形信号COM´の供給線に接続される。このNPN型トランジスタ42aは、電圧波形信号COM´の電圧上昇時にオン状態になり、電圧波形信号COM´の電流増幅を行ってピエゾ素子52aへ吐き出す。この電流増幅時において、第1電源生成回路81やコンデンサ43は電流源として機能する。このため、NPN型トランジスタ42aのコレクタは、電流源が接続される電流源用端子に相当する。また、増幅された電流は、NPN型トランジスタ42aのエミッタから吐き出される。このため、エミッタは、電流を吐き出すための吐き出し端子に相当する。さらに、電圧波形信号COM´(アナログ信号)は、NPN型トランジスタ42aのベースに入力される。このため、NPN型トランジスタ42aのベースは、アナログ信号が入力されるアナログ信号入力端子に相当する。
PNP型トランジスタ42bは、ピエゾ素子52aの放電時に動作する放電用トランジスタである。このPNP型トランジスタ42bのエミッタは、駆動信号COMの供給線に接続され、ベースは電圧波形信号COM´の供給線に接続される。また、PNP型トランジスタ42bのコレクタは、第2選択回路45を介してグランドやコンデンサ43に接続される。このPNP型トランジスタ42bは、電圧波形信号COM´の電圧下降時にオン状態になり、電圧波形信号COM´の電流増幅を行ってピエゾ素子52aから電流を吸い込む。この電流増幅時において、電流はエミッタから吸い込まれる。このため、PNP型トランジスタ42bのエミッタは、電流を吸い込むための吸い込み端子に相当する。また、電荷は、PNP型トランジスタ42bのコレクタから、第2選択回路45を介してグランドやコンデンサ43へ放出される。このため、PNP型トランジスタ42bのコレクタは、電荷を放出するための放出用端子に相当する。また、グランドやコンデンサ43は、電荷の放出先に相当する。さらに、電圧波形信号COM´(アナログ信号)は、PNP型トランジスタ42bのベースに入力される。このため、PNP型トランジスタ42bのベースは、アナログ信号が入力されるアナログ信号入力端子に相当する。
以上の説明から判るように、この電流増幅回路42では、波形生成回路41から出力される電圧波形信号COM´によって各トランジスタ42a,42bの動作が制御される。その結果、電流増幅回路42から出力される駆動信号COMの電圧は、電流増幅の過程において多少変動されるが、電圧波形信号COM´の電圧に概ね等しくなる。
<コンデンサ43について>
コンデンサ43は、NPN型トランジスタ42aに対しては電流源として機能する。一方、PNP型トランジスタ42bに対しては、電荷の放出先として機能する。本実施形態のコンデンサ43は、定格が24Vのものであり、その正側端子には、抵抗82aを介して第2電源生成回路82が接続されている。このため、コンデンサ43は、電圧が24Vの第2電源によって徐々に充電され、24Vの電流源として機能する。また、コンデンサ43の正側端子には、第1選択回路44を介してNPN型トランジスタ42aのコレクタが接続され、第2選択回路45を通じてPNP型トランジスタ42bのコレクタが接続される。
詳細は後述するが、第1選択回路44は、電圧波形信号COM´が所定電圧未満の場合に、NPN型トランジスタ42aのコレクタにコンデンサ43を接続する。また、電圧波形信号COM´が所定電圧以上の場合に、NPN型トランジスタ42aのコレクタに第1電源生成回路81を接続する。前述したように、第1電源生成回路81もコンデンサ43と同様にNPN型トランジスタ42aにおける電流源として機能する。そして、第1電源生成回路81が生成する第1電源は電圧が42Vである。コンデンサ43から供給される電圧は24Vであり、第1電源の電圧よりも低い。このため、第1電源生成回路81は所定電圧の第1電流源に相当し、コンデンサ43は所定電圧よりも低い他の所定電圧の第2電流源に相当する。
また、第2選択回路45は、電圧波形信号COM´が所定電圧以下の場合に、PNP型トランジスタ42bのコレクタにグランドを接続する。また、電圧波形信号COM´が所定電圧よりも高い場合に、PNP型トランジスタ42bのコレクタにコンデンサ43を接続する。前述したように、グランド及びコンデンサ43は、PNP型トランジスタ42bにおける電荷の放出先に相当する。そして、グランドは電圧が0Vであり、コンデンサ43から供給される電圧は24Vである。このように、コンデンサ43から供給される電圧は、グランドの電圧よりも高い。このため、グランドは所定電圧の第1放出先に相当し、コンデンサ43は所定電圧よりも高い他の所定電圧の第2放出先に相当する。
<第1選択回路44について>
前述したように、第1選択回路44は、電流源としての第1電源生成回路81及びコンデンサ43について、NPN型トランジスタ42aのコレクタに接続するものを、電圧波形信号COM´の電圧に応じて選択する。このため、第1選択回路44は、複数の電流源から、少なくとも1つの電流源をアナログ信号の電圧に応じて選択し、電流源用端子に接続する電流源接続部に相当する。この第1選択回路44は、第1PNP型トランジスタ44aと、第1NPN型トランジスタ44bと、第1ダイオード44cとを有する。
第1PNP型トランジスタ44aは、電流源用スイッチとして機能するものであり、電流増幅回路42が有するNPN型トランジスタ42aのコレクタに対する、第1電源生成回路81の接続や遮断を制御する。この第1PNP型トランジスタ44aは、エミッタが第1電源生成回路81に接続され、コレクタがNPN型トランジスタ42aのコレクタに接続されている。また、第1PNP型トランジスタ44aのベースは、抵抗44dを介して第1NPN型トランジスタ44bのコレクタに接続されている。
第1NPN型トランジスタ44bは、制御信号生成素子として機能するものであり、電圧波形信号COM´(アナログ信号)に基づき、第1PNP型トランジスタ44aの動作を制御するための制御信号を生成する。この第1NPN型トランジスタ44bは、エミッタがコンデンサ43の正側端子に接続され、ベースが抵抗44eを介して電圧波形信号COM´の供給線に接続されている。また、コレクタは、前述したように抵抗44dを介して第1PNP型トランジスタ44aのベースに接続されている。
第1ダイオード44cは、電流増幅回路42が有するNPN型トランジスタ42aのコレクタに第1電源生成回路81が接続されていないとき、コンデンサ43に蓄えられた電荷をこのNPN型トランジスタ42aのコレクタに供給する。すなわち、NPN型トランジスタ42aへの電荷の移動を許容する。また、第1ダイオード44cは、このNPN型トランジスタ42aのコレクタに第1電源生成回路81が接続されているとき、第1電源がコンデンサ43に供給されることを阻止する。このため第1ダイオード44cのカソードは、電流増幅回路42のNPN型トランジスタ42aのコレクタに接続され、アノードは、コンデンサ43の正側端子に接続されている。この第1ダイオード44cは、電荷の所定方向への移動を阻止する素子の一種であり、電流源用ダイオードに相当する。
以上のように構成された第1選択回路44では、第1NPN型トランジスタ44bのエミッタがコンデンサ43の正側端子に接続されているので、電圧波形信号COM´の電圧が所定電圧(コンデンサ43からの供給電圧に0.6Vを加えた電圧)未満の場合、第1NPN型トランジスタ44bはオフ状態になる。この場合、第1PNP型トランジスタ44aのエミッタとベースの電位が揃うので、第1PNP型トランジスタ44aもオフ状態になる。その結果、第2電流源としてのコンデンサ43が、電流増幅回路42のNPN型トランジスタ42aに接続された状態になる。すなわち、電流増幅回路42のNPN型トランジスタ42aとコンデンサ43とが、第1ダイオード44cを通じ、電荷を移動可能な状態で接続される。
電圧波形信号COM´の電圧が所定電圧以上になると、第1NPN型トランジスタ44bはオン状態になる。この場合、第1NPN型トランジスタ44bのエミッタとコレクタとがほぼ同じ電圧になる。すなわち、コンデンサ43からの供給電圧で揃う。これに伴い、第1PNP型トランジスタ44aのベースもコンデンサ43からの供給電圧まで下がる。そして、第1PNP型トランジスタ44aがオン状態になって、エミッタとコレクタとがほぼ同じ電圧になる。すなわち、第1電源の電圧で揃う。言い換えれば、第1電流源としての第1電源生成回路81が、電流増幅回路42のNPN型トランジスタ42aに接続された状態になる。このとき、第1ダイオード44cのカソード側の電圧が、アノード側の電圧よりも十分に高くなる。このため、コンデンサ43からNPN型トランジスタ42aへの電荷の移動は行われない。すなわち、コンデンサ43とNPN型トランジスタ42aとは電気的に遮断された状態になる。
<第2選択回路45について>
前述したように、第2選択回路45は、電荷の放出先としてのグランド及びコンデンサ43に関し、PNP型トランジスタ42bのコレクタに接続するものを、電圧波形信号COM´の電圧に応じて選択する。このため、第2選択回路45は、複数の放出先から、少なくとも1つの放出先をアナログ信号の電圧に応じて選択し、放出用端子に接続する放出先接続部に相当する。この第2選択回路45は、第2NPN型トランジスタ45aと、第2PNP型トランジスタ45bと、第2ダイオード45cとを有する。
第2NPN型トランジスタ45aは、放出先用スイッチとして機能するものであり、電流増幅回路42が有するPNP型トランジスタ42bのコレクタに対する、グランドの接続や遮断を制御する。この第2NPN型トランジスタ45aは、コレクタがPNP型トランジスタ42bのコレクタに接続され、エミッタがグランドに接続される。また、第2NPN型トランジスタ45aのベースは、抵抗45dを介して第2PNP型トランジスタ45bのコレクタに接続されている。
第2PNP型トランジスタ45bは、制御信号生成素子として機能するものであり、電圧波形信号COM´(アナログ信号)に基づき、第2NPN型トランジスタ45aの動作を制御するための制御信号を生成する。この第2PNP型トランジスタ45bは、エミッタがコンデンサ43の正側端子に接続され、ベースが抵抗45eを介して電圧波形信号COM´の供給線に接続されている。また、コレクタは、前述したように抵抗45dを介して第2NPN型トランジスタ45aのベースに接続されている。
第2ダイオード45cは、電流増幅回路42が有するPNP型トランジスタ42bのコレクタにグランドが接続されていないとき、このPNP型トランジスタ42bのコレクタから放出された電荷を、コンデンサ43に移動させる。すなわち、コンデンサ43への電荷の移動を許容する。また、第2ダイオード45cは、このPNP型トランジスタ42bのコレクタにグランドが接続されているとき、コンデンサ43に蓄えられた電荷がグランドに放出されてしまうことを阻止する。このため第2ダイオード45cのカソードは、コンデンサ43の正側端子に接続され、アノードは、PNP型トランジスタ42bのコレクタに接続されている。そして、この第2ダイオード45cは、電荷の所定方向への移動を阻止する素子の一種であり、放出用ダイオードに相当する。
以上のように構成された第2選択回路45では、第2PNP型トランジスタ45bのエミッタがコンデンサ43の正側端子に接続されているので、電圧波形信号COM´の電圧が所定電圧(コンデンサ43からの供給電圧から0.6Vを減じた電圧)よりも高い場合、第2PNP型トランジスタ45bはオフ状態になる。この場合、第2NPN型トランジスタ45aのエミッタとベースの電位が揃うので、第2NPN型トランジスタ45aもオフ状態になる。その結果、第2放出先としてのコンデンサ43が、電流増幅回路42のPNP型トランジスタ42bに接続された状態になる。すなわち、電流増幅回路42のPNP型トランジスタ42bとコンデンサ43とが、第2ダイオード45cを通じ、電荷を移動可能な状態で接続される。
電圧波形信号COM´の電圧が所定電圧以下になると、第2PNP型トランジスタ45bはオン状態になる。この場合、第2PNP型トランジスタ45bのエミッタとコレクタとがほぼ同じ電圧になる。すなわち、コンデンサ43からの供給電圧で揃う。これに伴い、第2NPN型トランジスタ45aのベースはコンデンサ43からの供給電圧まで上昇する。そして、第2NPN型トランジスタ45aがオン状態になって、エミッタとコレクタとがほぼ同じ電圧になる。すなわち、グランドの電圧で揃う。その結果、第1放出先としてのグランドが、電流増幅回路42のPNP型トランジスタ42bに接続された状態になる。このとき、第2ダイオード45cのカソード側の電圧が、アノード側の電圧よりも十分に高くなる。このため、コンデンサ43からPNP型トランジスタ42b(グランド)へ電荷は移動されない。すなわち、コンデンサ43とPNP型トランジスタ42bとは電気的に遮断された状態になる。
===プリンタ1の動作===
次に、プリンタ1の動作について説明する。なお、このプリンタ1は、印刷動作時における駆動信号生成回路40の動作に特徴を有している。簡単に説明すると、まず、プリンタ側コントローラ70から波形生成回路41に対してDACデータを出力し、ピエゾ素子52aの動作を定める電圧変化パターンの電圧波形信号COM´(アナログ信号)を生成する。そして、ピエゾ素子52aの充電時には、電圧波形信号COM´の電圧に応じて第1電源生成回路81とコンデンサ43とを選択し、選択した方を用いて電圧波形信号COM´の電流増幅を行なう。そして、ピエゾ素子52aに向けて電流を吐き出す。一方、ピエゾ素子52aの放電時には、電圧波形信号COM´の電圧に応じてコンデンサ43とグランドとを選択する。そして、電圧波形信号COM´の電流増幅を行って、ピエゾ素子52aから電流を吸い出し、選択した方に電荷を放出する。
このような構成を採ることで、第1選択回路44が有する各トランジスタ44a,44bや、第2選択回路45が有する各トランジスタ45a,45bについては発熱が抑制される。これは、これらのトランジスタがスイッチング動作を行っていることによる。このため、大きなヒートシンクを設ける等の発熱対策を施さなくても済む。また、電流増幅回路42が有する各トランジスタ42a,42bについては、電流源の電圧や電荷の放出先の電圧が、電圧波形信号COM´の電圧に応じて切り替えられる。このため、単一電圧の電流源を用いた場合や電荷の放出先をグランドだけにした場合に比べ、エミッタ−コレクタ間の電圧差を小さくすることができる。これにより、各トランジスタ42a,42bの発熱を抑制でき、消費電力を抑えることができる。また、ヒートシンクを小型化することもできる。さらに、第2電流源として機能するコンデンサ43には、ピエゾ素子52aの放電時に放出される電荷の一部が蓄えられる。この点でも電荷を有効に使用でき、消費電力を抑制できる。以下、これらの点を中心に、プリンタ1の動作について説明する。
<充電時の動作について>
まず、ピエゾ素子52aの充電時における動作について説明する。便宜上、図3に示すように、台形状の電圧変化パターンの電圧波形信号COM´を用いてピエゾ素子52aを制御する場合について説明する。
タイミングt0からt1に亘って、プリンタ側コントローラ70は、電圧V1を示すDACデータを波形生成回路41に出力する。これにより、波形生成回路41は、対応する期間に亘って電圧V1の電圧波形信号COM´を出力する。この電圧波形信号COM´は、第1選択回路44の第1NPN型トランジスタ44bのベースに入力される。ここで、電圧V1はコンデンサ43の供給電圧(24V)よりも十分に低い。このため、第1選択回路44では、第1NPN型トランジスタ44bと第1PNP型トランジスタ44aのそれぞれがオフ状態になる。これにより、図4に太線で示すように、電流増幅回路42が有するNPN型トランジスタ42aのコレクタには、第1ダイオード44cを介して、コンデンサ43に蓄えられた電荷が供給される。すなわち、このNPN型トランジスタ42aのコレクタ電圧は、ほぼ24Vとなる。なお、この期間において、NPN型トランジスタ42aはオフ状態になっている。これは、NPN型トランジスタ42aにおけるエミッタ電圧(駆動信号COMの電圧)とベース電圧(電圧波形信号COM´の電圧)とがほぼ等しいためである。
タイミングt1からt4に亘って、プリンタ側コントローラ70は、電圧波形信号COM´の電圧を一定度合いで上昇させるように、DACデータの内容を更新する。これにより、タイミングt1において電圧V1の電圧波形信号COM´は、タイミングt4において電圧V4になる。これに伴い、電流増幅回路42が有するNPN型トランジスタ42aも動作し、電圧波形信号COM´の電流を増幅し、駆動信号COMとして出力する。すなわち、このNPN型トランジスタ42aは、ピエゾ素子52aに対して電流を吐き出す。そして、ピエゾ素子52aは、吐き出された電流によって充電される。
ここで、電圧波形信号COM´の電圧が所定電圧(コンデンサ43からの供給電圧よりも0.6V高い電圧)に達するまでの期間、具体的にはタイミングt1からタイミングt3までの期間において、第1選択回路44が有する各トランジスタ44a,44bはオフ状態のままである。このため、電流増幅回路42が有するNPN型トランジスタ42aのコレクタには、第1ダイオード44cを介して第2電流源としてのコンデンサ43が接続される。従って、この期間における電流の増幅には、コンデンサ43に蓄えられた電荷が用いられる。
電圧波形信号COM´の電圧が所定電圧以上になると、第1選択回路44が有する各トランジスタ44a,44bはオン状態になる。具体的にはタイミングt3からタイミングt6までの期間においてオン状態になる。これにより、図5に太線で示すように、電流増幅回路42が有するNPN型トランジスタ42aのコレクタには、第1PNP型トランジスタ44aを介して第1電源生成回路81が接続される。そして、タイミングt3からt4に亘って、電圧波形信号COM´の電流が増幅されるが、この増幅には第1電源が用いられる。
ここで、電流増幅回路42が有するNPN型トランジスタ42aの消費電力について説明する。消費電力は、NPN型トランジスタ42aにおけるコレクタ−エミッタ間の電圧の差と、増幅された電流との積で表すことができる。前述したように、タイミングt1からt3までの期間では、コンデンサ43に蓄えられた電荷を用いて電流が増幅され、タイミングt3からt4までの期間では、第1電源を用いて電流が増幅される。そして、NPN型トランジスタ42aにおけるコレクタ−エミッタ間の電圧の差は、図3の中段に斜線で示される。この電圧差にピエゾ素子52aへの吐き出し電流を乗じることで、NPN型トランジスタ42aの消費電力が求められる。図3に示す例では、タイミングt3にて電流源を切り替えている。これにより、単一電圧の電源(例えば42V)電源を使用した場合に比べ、消費電力が抑えられることが判る。すなわち、タイミングt1からt3の期間では、電流源の電圧が24Vであるため、単一電源を用いた場合よりもその差の分だけ電圧差を小さくできる。
また、第1選択回路44では、電流源を切り替えるための2つのトランジスタ(第1PNP型トランジスタ44a,第1NPN型トランジスタ44b)を、スイッチ素子として用いている。言い換えれば、オン状態におけるコレクタの電圧とエミッタの電圧とをほぼ揃えている。従って、消費電力を十分に低く抑えることができる。加えて、コンデンサ43とNPN型トランジスタ42aとの間に設けられる第1ダイオード44cも、その消費電力は十分に小さい。従って、これらの素子については、ヒートシンクを設ける等の放熱対策を行わなくて済み、装置の小型化を図れる。また、電流増幅回路42が有するNPN型トランジスタ42aについては、電流源の切り替えによって消費電力が抑えられるため、従来よりも小型のヒートシンクを用いることができる。
<放電時の動作について>
次に、ピエゾ素子52aの放電時における動作について説明する。タイミングt5からt8に亘って、プリンタ側コントローラ70は、電圧波形信号COM´の電圧を一定度合いで下降させるように、DACデータの内容を更新する。これにより、タイミングt5で電圧V4の電圧波形信号COM´は、タイミングt8で電圧V1になる。
これに伴い、電流増幅回路42が有するPNP型トランジスタ42bも動作し、電圧波形信号COM´の電流を増幅し、駆動信号COMとして出力する。すなわち、このPNP型トランジスタ42bは、ピエゾ素子52aから電流を吸い込む。そして、ピエゾ素子52aは、電流の吸い込みによって放電される。ここで、電圧波形信号COM´の電圧が所定電圧(コンデンサ43からの供給電圧よりも0.6V低い電圧)に達するまでの期間、具体的にはタイミングt5からタイミングt7までの期間において、第2選択回路45が有する各トランジスタ45a,45bはオフ状態のままである。このため、電流増幅回路42が有するPNP型トランジスタ42bのコレクタには、第2ダイオード45cを介して第2放電先としてのコンデンサ43が接続される。従って、図6に太線で示すように、電荷は、PNP型トランジスタ42bのコレクタから第2ダイオード45cを通ってコンデンサ43に放出される。そして、コンデンサ43はこの電荷を蓄える。コンデンサ43に蓄えられた電荷は、以降になされるピエゾ素子52aの充電時に用いられる。なお、コンデンサ43の正側端子には第2電源生成回路82が接続されているが、抵抗82aによって電流が制限されている。このため、ピエゾ素子52aの放電時に移動する電荷を、コンデンサ43に蓄えることができる。
電圧波形信号COM´の電圧が所定電圧以下になると、第2選択回路45が有する各トランジスタ45a,45bはオン状態になる。具体的にはタイミングt7からタイミングt8までの期間において、各トランジスタ45a,45bはオン状態になる。これにより、図7に太線で示すように、電流増幅回路42が有するPNP型トランジスタ42bのコレクタには、第2NPN型トランジスタ45aを介してグランドが接続される。そして、タイミングt7からt8に亘って、電圧波形信号COM´の電流が増幅されるが、ピエゾ素子52aから移動してきた電荷はグランドに放出される。
ここで、電流増幅回路42が有するPNP型トランジスタ42bの消費電力について説明する。消費電力は、PNP型トランジスタ42bにおけるコレクタ−エミッタ間の電圧の差と、増幅された電流との積で表すことができる。前述したように、タイミングt5からt7までの期間において、PNP型トランジスタ42bのコレクタには、第2ダイオード45cを介してコンデンサ43の正側端子が接続される。また、タイミングt7からt8までの期間において、PNP型トランジスタ42bのコレクタには、第2NPN型トランジスタ45aを介してグランドが接続される。このため、ピエゾ素子52aから移動される電荷は、タイミングt5からt7までの期間に亘ってコンデンサ43に放出され、タイミングt7からt8までの期間に亘ってグランドに放出される。
そして、PNP型トランジスタ42bにおけるコレクタ−エミッタ間の電圧の差は、図3の中段に斜線で示される。この電圧差にピエゾ素子52aからの吸い込み電流を乗じることで、PNP型トランジスタ42bの消費電力が求められる。図3に示す例では、タイミングt7にて電荷の放出先を切り替えている。これにより、電荷の放出先をグランドだけにした場合に比べ、消費電力が抑えられることが判る。すなわち、タイミングt5からt7の期間では、放出先の電圧が24Vであるため、グランドのみを用いた場合よりもその差の分だけ電圧差を小さくできる。
また、第2選択回路45でも、電荷の放出先を切り替えるための2つのトランジスタ(第2NPN型トランジスタ45a,第2PNP型トランジスタ45b)を、スイッチ素子として用いている。従って、消費電力を十分に低く抑えることができる。加えて、コンデンサ43とPNP型トランジスタ42bとの間に設けられる第2ダイオード45cも、その消費電力は十分に小さい。従って、これらの素子については、ヒートシンクを設ける等の放熱対策を行わなくて済み、装置の小型化を図れる。また、電流増幅回路42が有するPNP型トランジスタ42bについては、電流源の切り替えによって消費電力が抑えられたため、従来よりも小型のヒートシンクを用いることができる。
===第1実施形態のまとめ===
以上の説明から判るように、第1実施形態のプリンタ1において、第1選択回路44は、電流増幅回路42が有するNPN型トランジスタ42a(ピエゾ素子52aの充電用トランジスタ)のコレクタに対し、電圧の異なる複数種類の電流源(第1電源生成回路81,コンデンサ43)を選択して接続している。これにより、電圧波形信号の電圧に適した電流源を用いることができ、NPN型トランジスタ42aの消費電力を抑制できる。これにより、ヒートシンクの小型化が図れる。また、消費電力の小さいパッケージのトランジスタを用いることもできる。
第1選択回路44は、複数種類の電流源を選択するに際し、バイポーラトランジスタ(第1PNP型トランジスタ44a,第1NPN型トランジスタ44b)をスイッチ素子として用いている。このため、動作に伴う発熱を抑制することができ、ヒートシンクを省略できるなど装置の小型化が図れる。
第1選択回路44は、電圧が低い側の電流源(コンデンサ43)を、第1ダイオード44cを介してNPN型トランジスタ42aのコレクタに接続し、電圧が高い側の電流源(第1電源生成回路81)を、電流源用スイッチ(第1PNP型トランジスタ44a)を介してNPN型トランジスタ42aのコレクタに接続している。これにより、電流源用スイッチに対する制御で、NPN型トランジスタ42aのコレクタに接続される電流源を選択でき、構成の簡素化と制御の容易化が図れる。
第2選択回路45は、電流増幅回路42が有するPNP型トランジスタ42b(ピエゾ素子52aの放電用トランジスタ)のコレクタに対し、電荷の放出先であって電圧の異なる複数種類の放出先(グランド,コンデンサ43)を選択して接続している。これにより、PNP型トランジスタ42bの消費電力を抑制でき、ヒートシンクの小型化が図れる。また、消費電力の小さいパッケージのトランジスタを用いることもできる。
第2選択回路45は、複数種類の放出先を選択するに際し、バイポーラトランジスタ(第2NPN型トランジスタ45a,第2PNP型トランジスタ45b)をスイッチ素子として用いている。このため、動作に伴う発熱を抑制することができ、ヒートシンクを省略できるなど装置の小型化が図れる。
第2選択回路45は、電圧が高い側の放出先(コンデンサ43)を、第2ダイオード45cを介してPNP型トランジスタ42bのコレクタに接続し、電圧が低い側の放出先(グランド)を、放出先用スイッチ(第2NPN型トランジスタ45a)を介してPNP型トランジスタ42bのコレクタに接続している。これにより、放出先用スイッチに対する制御で、PNP型トランジスタ42bのコレクタに接続される放出先を選択でき、構成の簡素化と制御の容易化が図れる。
電流源に関し、このプリンタ1では、電圧が高い第1電流源を第1電源生成回路81(電源回路)とし、電圧が低い第2電流源をコンデンサ43としている。これにより、コンデンサ43について、蓄えられた電荷が消費されて電荷の供給が困難になっても、第1電源生成回路81から電荷を供給できる。このため、信頼性を高めることができる。
===第2実施形態===
前述した第1実施形態のプリンタ1は、図3に示すように、電圧波形信号COM´の電圧が、コンデンサ43による供給電圧(24V)よりも0.6V以上高くなると(t3−t6)、第1電源生成回路81が電流源として選択される。また、電圧波形信号COM´の電圧が、コンデンサ43による供給電圧よりも0.6V以上低くなると(t0−t2,t7−)、グランドが電荷の放出先として選択される。この場合、極めて短い時間ではあるが、ピエゾ素子52aの充電時において電圧波形信号COM´の電圧が電流源の電圧よりも高くなってしまう。また、ピエゾ素子52aの放電時において、電圧波形信号COM´の電圧が放電先の電圧よりも低くなってしまう。これに伴って、駆動信号COMの電圧変化パターンに歪みが生じることがある。
第2実施形態は、このような事情に鑑みてなされたものであり、その目的は、電流源や放電先の切り替えを適正化することにある。図8は、第2実施形態のプリンタ1における駆動信号生成回路40を説明する図である。なお、プリンタ1における他の部分については、第1実施形態と同じ構成であるため、説明は省略する。第2実施形態における駆動信号生成回路40も第1実施形態のものと同様に、波形生成回路41と、電流増幅回路42と、コンデンサ43と、第1選択回路44と、第2選択回路45とを有する。これらの中で、波形生成回路41、電流増幅回路42、及び、コンデンサ43は、第1実施形態のものと同じ構成である。
<第1選択回路44について>
第1選択回路44は、第1実施形態のものと比べて、次の点で異なっている。すなわち、電流源用スイッチとして、第1PNP型トランジスタ44aに代えて第1FET44f(第2充電用トランジスタに相当する)が設けられている点、第1NPN型トランジスタ44b(第3充電用トランジスタに相当する)のベースと抵抗44eとの間に第1ツェナーダイオード44gが設けられている点、及び、第1NPN型トランジスタ44bのエミッタがグランドに接続されている点で相違している。
第1FET44fは、第1PNP型トランジスタ44aと同等の機能を有する。すなわち、電流増幅回路42が有するNPN型トランジスタ42a(第1充電用トランジスタに相当する)のコレクタに、第1電源生成回路81を選択的に接続する。第1ツェナーダイオード44gは、カソードが抵抗44eを介して電圧波形信号COM´の供給線に接続され、アノードが第1NPN型トランジスタ44bのベースに接続されている。この第1ツェナーダイオード44gは、第1NPN型トランジスタ44bの動作を制御する素子である。すなわち、第1ツェナーダイオード44gは、電圧波形信号COM´の電圧と第1NPN型トランジスタ44bのベース電圧との差がツェナー電圧未満の場合に、電圧波形信号COM´の第1NPN型トランジスタ44bへの印加を阻止する。一方、電圧波形信号COM´の電圧と第1NPN型トランジスタ44bのベース電圧との差がツェナー電圧以上になった場合、電圧波形信号COM´の第1NPN型トランジスタ44bへの印加を許容する。
このような構成の第1選択回路44では、電圧波形信号COM´の電圧が低く、電圧波形信号COM´の電圧と第1NPN型トランジスタ44bのベース電圧との差がツェナー電圧未満の場合には、第1NPN型トランジスタ44bはオフ状態になる。これにより、ゲート電圧がHレベルとなって、第1FET44fもオフ状態になる。従って、電流増幅回路42が有するNPN型トランジスタ42aのコレクタには、第1ダイオード44cを介してコンデンサ43が接続される。
そして、電圧波形信号COM´の電圧が上昇して、第1NPN型トランジスタ44bのベース電圧よりもツェナー電圧以上高くなると、第1ツェナーダイオード44gが導通する。これにより、第1NPN型トランジスタ44bのベース電圧が電圧波形信号COM´の電圧にほぼ揃い、第1NPN型トランジスタ44bがオン状態になる。すなわち、コレクタ−エミッタ間を導通させる。これに伴い、第1FET44fのゲート電圧が下がってLレベルになり、ソース−ドレイン間が導通される。その結果、電流増幅回路42が有するNPN型トランジスタ42aのコレクタには、第1FET44fを介して第1電源生成回路81が接続される。
このように、第1ツェナーダイオード44gと第1NPN型トランジスタ44bは、第1FET44fの動作を制御するための制御回路として機能する。この制御回路は、電圧波形信号COM´の電圧が所定電圧未満の場合に、電圧がHレベルの制御信号を第1FET44fのゲートに出力し、コンデンサ43をNPN型トランジスタ42aに接続させる。また、電圧波形信号COM´の電圧が所定電圧以上となった場合に、電圧がLレベルの制御信号を第1FET44fのゲートに出力し、第1電源生成回路81をNPN型トランジスタ42aに接続させる。
<第2選択回路45について>
第2選択回路45は、第1実施形態のものと比べて、次の点で異なっている。すなわち、放出先用スイッチとして、第2NPN型トランジスタ45aに代えて第2FET45f(第2放電用トランジスタに相当する)が設けられている点、第2PNP型トランジスタ45b(第3放電用トランジスタに相当する)のベースと抵抗45eとの間に第2ツェナーダイオード45gが設けられている点、及び、第2PNP型トランジスタ45bのエミッタが第1電源生成回路81に接続されている点で相違している。
第2FET45fは、第2NPN型トランジスタ45aと同等の機能を有する。すなわち、電流増幅回路42が有するPNP型トランジスタ42b(第1放電用トランジスタに相当する)のコレクタに、グランドを選択的に接続する。第2ツェナーダイオード45gは、アノードが抵抗45eを介して電圧波形信号COM´の供給線に接続され、カソードが第2PNP型トランジスタ45bのベースに接続されている。この第2ツェナーダイオード45gは、第2PNP型トランジスタ45bの動作を制御する素子である。すなわち、第2ツェナーダイオード45gは、電圧波形信号COM´の電圧と第2PNP型トランジスタ45bのベース電圧との差がツェナー電圧未満の場合に、電圧波形信号COM´の第2PNP型トランジスタ45bへの印加を阻止する。一方、電圧波形信号COM´の電圧と第2PNP型トランジスタ45bのベース電圧との差がツェナー電圧以上になった場合、電圧波形信号COM´の第2PNP型トランジスタ45bへの印加を許容する。
このような構成の第2選択回路45では、電圧波形信号COM´の電圧が高く、電圧波形信号COM´の電圧と第2PNP型トランジスタ45bのベース電圧との差がツェナー電圧未満の場合には、第2PNP型トランジスタ45bはオフ状態になる。これにより、ゲート電圧がLレベルとなって、第2FET45fもオフ状態になる。従って、電流増幅回路42が有するPNP型トランジスタ42bのコレクタには、第2ダイオード45cを介してコンデンサ43が接続される。
そして、電圧波形信号COM´の電圧が下降して、第2PNP型トランジスタ45bのベース電圧よりもツェナー電圧以上低くなると、第2ツェナーダイオード45gが導通する。これにより、第2PNP型トランジスタ45bのベース電圧が電圧波形信号COM´の電圧にほぼ揃い、第2PNP型トランジスタ45bがオン状態になる。すなわち、コレクタ−エミッタ間を導通させる。これに伴い、第2FET45fのゲート電圧が上昇してHレベルとなり、ソース−ドレイン間が導通される。その結果、電流増幅回路42が有するPNP型トランジスタ42bのコレクタには、第2FET45fを介してグランドが接続される。
このように、第2ツェナーダイオード45gと第2PNP型トランジスタ45bは、第2FET45fの動作を制御するための制御回路として機能する。この制御回路は、電圧波形信号COM´の電圧が所定電圧を超えている場合に、電圧がLレベルの制御信号を第2FET45fのゲートに出力し、コンデンサ43をPNP型トランジスタ42bに接続させる。また、電圧波形信号COM´の電圧が所定電圧以下となった場合に、電圧がHレベルの制御信号を第2FET45fのゲートに出力し、グランドをPNP型トランジスタ42bに接続するものである。
<生成される駆動信号COMについて>
第2実施形態の駆動信号生成回路40では、第1ツェナーダイオード44gや第2ツェナーダイオード45gのツェナー電圧を適宜定めることにより、電流源の切り替えタイミングや電荷の放出先の切り替えタイミングを定めることができる。例えば図9の例では、ピエゾ素子52aの充電時においては、電圧波形信号COM´の電圧がコンデンサ43の電圧である24Vに達する直前のタイミングt2で、電流源を第1電源生成回路81に切り替えることができる。同様に、ピエゾ素子52aの放電時においては、電圧波形信号COM´の電圧が24Vに達する直前のタイミングt6で、電荷の放出先をグランドに切り替えることができる。
これにより、適切なタイミングで電流源や電荷の放出先を切り替えることができ、駆動信号COMの歪みを抑制することができる。
===その他の実施の形態===
前述した実施形態は、プリンタ1を有する印刷システムについて記載されているが、その中には、液体の吐出方法などの開示も含まれている。また、上記の実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更、改良され得ると共に、本発明にはその等価物が含まれることはいうまでもない。特に、以下に述べる実施形態であっても、本発明に含まれるものである。
<電流増幅用のトランジスタについて>
前述した各実施形態では、電流増幅回路42が有する充電用トランジスタとしてNPN型トランジスタ42aを例示し、放電用トランジスタとしてPNP型トランジスタ42bを例示した。しかし、電圧波形信号COM´(アナログ信号)について電流の増幅を行えるものであれば、他の種類のトランジスタを用いてもよい。
<電流源や電荷の放出先について>
前述した各実施形態では、電圧の異なる複数種類の電流源や放出先を選択する場合について説明したが、同じ電圧の電流源や放出先を選択してもよい。また、電流源や放出先に関し、電圧を2段階に切り替える場合について説明したが、3段階以上に切り替えてもよい。
<駆動信号COMについて>
前述した各実施形態のプリンタ1は、1種類の駆動信号COMを生成するものについて説明したが、複数種類の駆動信号COMを生成するプリンタ1についても同様に適用できる。すなわち、複数種類の駆動信号COMを生成し、これらの駆動信号COMにおける必要部分を、或るピエゾ素子52aに対して選択的に印加するものでも同様の作用効果を奏する。
<他の装置について>
前述した各実施形態では、ヘッド52をキャリッジともに移動させるタイプのプリンタ1を例に挙げて説明したが、いわゆるラインプリンタであってもよい。
また、前述した各実施形態では、液体吐出装置としてプリンタ1が説明されていたが、プリンタ1に限られるものではない。例えば、カラーフィルタ製造装置、染色装置、微細加工装置、半導体製造装置、表面加工装置、三次元造形機、液体気化装置、有機EL製造装置(特に高分子EL製造装置)、ディスプレイ製造装置、成膜装置、DNAチップ製造装置などのインクジェット技術を応用した各種の装置に、本実施形態と同様の技術を適用しても良い。また、これらの方法や製造方法も応用範囲の範疇である。
印刷システムの構成を説明するブロック図である。 第1実施形態における駆動信号生成回路及びその周辺部を説明する図である。 第1実施形態における電圧波形信号及び駆動信号を説明する図である。 電流源としてコンデンサが選択されている状態を模式的に説明する図である。 電流源として第1電源生成回路が選択されている状態を模式的に説明する図である。 電荷の放電先としてコンデンサが選択されている状態を模式的に説明する図である。 電荷の放電先としてグランドが選択されている状態を模式的に説明する図である。 第2実施形態における駆動信号生成回路及びその周辺部を説明する図である。 第2実施形態における電圧波形信号及び駆動信号を説明する図である。
符号の説明
1 プリンタ,20 用紙搬送機構,30 キャリッジ移動機構,
40 駆動信号生成回路,41 波形生成回路,42 電流増幅回路,
42a NPN型トランジスタ,42b PNP型トランジスタ,
43 コンデンサ,44 第1選択回路,
44a 第1PNP型トランジスタ,44b 第1NPN型トランジスタ,
44c 第1ダイオード,44d 抵抗,44e 抵抗,
44f 第1FET,44g 第1ツェナーダイオード,
45 第2選択回路,45a 第2NPN型トランジスタ,
45b 第2PNP型トランジスタ,45c 第2ダイオード,
45d 抵抗,45e 抵抗,45f 第2FET,
45g 第2ツェナーダイオード,50 ヘッドユニット,
51 ヘッド制御部,51a スイッチ,52 ヘッド,
52a ピエゾ素子,60 検出器群,70 プリンタ側コントローラ,
71 インタフェース部,72 CPU,73 メモリ,
74 制御ユニット,80 電源部,81 第1電源生成回路,
82 第2電源生成回路,82a 抵抗,CP コンピュータ,
COM 駆動信号,COM´ 電圧波形信号

Claims (1)

  1. 充放電に伴って液体を吐出させるための動作をする素子と、
    前記素子の動作を定める電圧変化パターンの信号を生成する信号生成部と、
    第1電流源と、
    前記素子の放電時に移動される電荷により充電され前記素子の充電時に蓄えられた電荷を放出するコンデンサを含み、前記第1電流源よりも電圧が低い第2電流源と、
    前記素子の充電時に前記アナログ信号の電流増幅を行い、前記素子を充電する第1充電用トランジスタと、
    第2充電用トランジスタと、
    前記第2充電用トランジスタの動作を制御すべく電圧レベルが定められた制御信号を出力する第3充電用トランジスタと、
    充電用ダイオードと、
    充電用ツェナーダイオードと、
    前記素子の放電時に前記アナログ信号の電流増幅を行い、前記素子を放電する第1放電用トランジスタと、
    第2放電用トランジスタと、
    前記第2放電用トランジスタの動作を制御すべく電圧レベルが定められた制御信号を出力する第3放電用トランジスタと、
    放電用ダイオードと、
    放電用ツェナーダイオードと、
    を備え、
    前記充電用ツェナーダイオードは前記信号生成部と前記第3充電用トランジスタの制御端子に電気的に接続し、前記第3充電用トランジスタの第2充電用トランジスタ制御用端子は前記第2充電用トランジスタの制御端子に電気的に接続し、前記第3充電用トランジスタの接地側端子はグランドに電気的に接続し、
    前記第1電流源は前記第2充電用トランジスタの電源側端子に電気的に接続し、前記第2充電用トランジスタの接地側端子は前記第1充電用トランジスタの電源側端子に電気的に接続し、前記第1充電用トランジスタの接地側端子は前記素子に電気的に接続し、前記第1電流源から前記素子への第1充電経路を形成し、
    前記コンデンサは前記充電用ダイオードのアノードと電気的に接続し、前記充電用ダイオードのカソードは前記第1充電用トランジスタの電源側端子に電気的に接続し、前記第2電流源から前記素子への第2充電経路を形成し、
    前記放電用ツェナーダイオードは前記信号生成部と前記第3放電用トランジスタの制御端子に電気的に接続し、前記第3放電用トランジスタの第2放電用トランジスタ制御用端子は前記第2放電用トランジスタの制御端子に電気的に接続し、前記第3放電用トランジスタの電源側端子は前記第1電流源に接続し、
    前記素子は前記第1放電用トランジスタの電源側端子に電気的に接続し、前記第1放電用トランジスタの接地側端子は前記第2放電用トランジスタの電源側端子に電気的に接続し、前記第2放電用トランジスタの接地側端子はグランドに電気的に接続し、前記素子から前記グランドへの第1放電経路を形成し、
    前記第1放電用トランジスタの接地側端子は前記放電用ダイオードのアノードと電気的に接続し、前記放電用ダイオードのカソードは前記コンデンサと電気的に接続し、前記素子から前記コンデンサへの第2放電経路を形成し、
    前記素子の充電中に、前記電圧変化パターンに応じて前記第1充電経路と前記第2充電経路のいずれかが選択され、
    前記素子の放電中に、前記電圧変化パターンに応じて前記第1放電経路と前記第2放電経路のいずれかが選択される、液体吐出装置。
JP2007167802A 2007-06-26 2007-06-26 液体吐出装置、及び、液体吐出方法 Active JP4983434B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007167802A JP4983434B2 (ja) 2007-06-26 2007-06-26 液体吐出装置、及び、液体吐出方法
US12/145,725 US8083309B2 (en) 2007-06-26 2008-06-25 Liquid ejecting apparatus and liquid ejecting method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007167802A JP4983434B2 (ja) 2007-06-26 2007-06-26 液体吐出装置、及び、液体吐出方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011265890A Division JP4984006B2 (ja) 2011-12-05 2011-12-05 駆動信号生成回路

Publications (2)

Publication Number Publication Date
JP2009006505A JP2009006505A (ja) 2009-01-15
JP4983434B2 true JP4983434B2 (ja) 2012-07-25

Family

ID=40159647

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007167802A Active JP4983434B2 (ja) 2007-06-26 2007-06-26 液体吐出装置、及び、液体吐出方法

Country Status (2)

Country Link
US (1) US8083309B2 (ja)
JP (1) JP4983434B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2352645B1 (en) * 2008-11-05 2013-12-18 OCE-Technologies B.V. A driver circuit for driving a print head of an inkjet printer
JP5407518B2 (ja) * 2009-04-23 2014-02-05 セイコーエプソン株式会社 駆動信号生成回路、及び駆動信号生成方法
JP5564855B2 (ja) * 2009-08-25 2014-08-06 セイコーエプソン株式会社 液体噴出装置及び液体噴出方法
JP5760708B2 (ja) 2011-06-01 2015-08-12 株式会社リコー 画像形成装置および駆動電圧生成回路
JP6088150B2 (ja) 2012-04-06 2017-03-01 エスアイアイ・プリンテック株式会社 駆動装置、液体噴射ヘッド、液体噴射記録装置、及び駆動方法
US9455697B2 (en) * 2012-09-28 2016-09-27 Infineon Technologies Austria Ag Switch circuit with a first transistor device and a second transistor device connected in series
JP6314485B2 (ja) 2014-01-16 2018-04-25 セイコーエプソン株式会社 液体吐出装置、ヘッドユニットおよび液体吐出装置の制御方法
US9793260B2 (en) * 2015-08-10 2017-10-17 Infineon Technologies Austria Ag System and method for a switch having a normally-on transistor and a normally-off transistor
JP7142590B2 (ja) * 2019-03-01 2022-09-27 東芝テック株式会社 液体吐出装置の駆動回路及び液体吐出装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3250596B2 (ja) 1994-07-01 2002-01-28 セイコーエプソン株式会社 インクジェット式記録装置
US6217159B1 (en) * 1995-04-21 2001-04-17 Seiko Epson Corporation Ink jet printing device
JP3436296B2 (ja) 1997-10-09 2003-08-11 セイコーエプソン株式会社 容量性負荷駆動回路および記録ヘッド駆動回路
JP3767205B2 (ja) 1998-09-30 2006-04-19 ブラザー工業株式会社 インクジェットヘッドの駆動回路
JP3697924B2 (ja) * 1999-02-18 2005-09-21 セイコーエプソン株式会社 容量性負荷駆動回路
JP2000318153A (ja) * 1999-05-06 2000-11-21 Nec Corp インクジェット記録ヘッドの駆動装置及び駆動方法
JP2001150666A (ja) 1999-11-24 2001-06-05 Matsushita Electric Ind Co Ltd インクジェットヘッドの駆動回路
JP2004306434A (ja) 2003-04-07 2004-11-04 Seiko Epson Corp インクジェット式プリンタのヘッド駆動装置
JP4438393B2 (ja) 2003-12-09 2010-03-24 株式会社リコー 駆動波形生成回路、駆動波形生成方法および画像形成装置
JP2005254644A (ja) 2004-03-12 2005-09-22 Seiko Epson Corp 印刷ヘッド駆動回路
JP2007098795A (ja) * 2005-10-05 2007-04-19 Fuji Xerox Co Ltd 容量性負荷の駆動回路及び方法並びに液滴吐出装置

Also Published As

Publication number Publication date
JP2009006505A (ja) 2009-01-15
US20090002036A1 (en) 2009-01-01
US8083309B2 (en) 2011-12-27

Similar Documents

Publication Publication Date Title
JP4983434B2 (ja) 液体吐出装置、及び、液体吐出方法
US20080238964A1 (en) Drive signal generating apparatus, liquid ejecting apparatus, and drive signal generating method
JP2010099980A (ja) 噴射ヘッド駆動回路、噴射ヘッド駆動方法
JP5083546B2 (ja) 容量性負荷の駆動回路及び液体吐出装置
JP5163207B2 (ja) 液体噴射装置、及び印刷装置
JP2009178926A (ja) 容量性負荷の駆動回路及び液体吐出装置
JP3797161B2 (ja) インクジェット式プリンタのヘッド駆動装置及び駆動方法
JP4984006B2 (ja) 駆動信号生成回路
JP5034752B2 (ja) 駆動信号生成装置
JP3711447B2 (ja) インクジェット式プリンタのヘッド駆動装置及び駆動方法
JP3757808B2 (ja) インクジェット式プリンタのヘッド駆動装置及び駆動方法
JP2008238642A (ja) 駆動信号生成装置、液体吐出装置、及び、駆動信号生成方法
JP4304910B2 (ja) インクジェット式プリンタのヘッド駆動装置
US7638992B2 (en) Drive power control device, liquid ejection apparatus, and drive power control method
JP2002283565A (ja) インクジェット式プリンタのヘッド駆動装置及び駆動方法
JP5304495B2 (ja) 駆動信号生成回路、及び駆動信号生成方法
JP5407518B2 (ja) 駆動信号生成回路、及び駆動信号生成方法
JP2010135942A (ja) 容量性負荷の充放電回路
JP2010253698A (ja) 駆動信号生成回路、流体噴射装置
JP2007216401A (ja) インクジェットプリンタ及びインクジェットプリンタ駆動方法
JP5310335B2 (ja) 駆動信号生成回路
JP7512822B2 (ja) 駆動回路、及び液体吐出装置
JP2010135943A (ja) 容量性負荷の充放電回路
JP2011046030A (ja) 液体噴出装置及び液体噴出方法
JP2003226008A (ja) インクジェット式プリンタのヘッド駆動装置及び駆動方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110922

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111004

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120327

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120409

R150 Certificate of patent or registration of utility model

Ref document number: 4983434

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150511

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350