JP3697924B2 - 容量性負荷駆動回路 - Google Patents

容量性負荷駆動回路 Download PDF

Info

Publication number
JP3697924B2
JP3697924B2 JP04017699A JP4017699A JP3697924B2 JP 3697924 B2 JP3697924 B2 JP 3697924B2 JP 04017699 A JP04017699 A JP 04017699A JP 4017699 A JP4017699 A JP 4017699A JP 3697924 B2 JP3697924 B2 JP 3697924B2
Authority
JP
Japan
Prior art keywords
charge
potential
capacitor
discharge
charging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP04017699A
Other languages
English (en)
Other versions
JP2000238264A (ja
Inventor
登 田村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP04017699A priority Critical patent/JP3697924B2/ja
Publication of JP2000238264A publication Critical patent/JP2000238264A/ja
Application granted granted Critical
Publication of JP3697924B2 publication Critical patent/JP3697924B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Particle Formation And Scattering Control In Inkjet Printers (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、ピエゾ圧電素子を用いたインクジェットプリンタヘッドの駆動回路のように容量性負荷を駆動する容量性負荷駆動回路に関するものである。さらに詳しくは、この駆動回路における電源側からみたときの低消費電力化技術に関するものである。
【0002】
【従来の技術】
ピエゾ圧電素子を用いたインクジェットプリンタヘッドの駆動回路では、インクジェットノズルのピエゾ圧電素子に台形波状のパルス電圧を印加し、インク室内の体積変化によりインクの吸引と吐出を行うように構成されている。このような駆動回路としては、従来、図6のように2つのトランジスタQ1、Q2をプッシュプル接続した電流増幅回路を用いている。本図で、C1が容量性負荷でありピエゾ圧電素子は容量性負荷と考えられる。この電流増幅回路では、前段に構成されている台形波電圧生成回路(図示せず)から出力される台形波状のパルス電圧(入力)に基づいて一方のトランジスタQ1を介して電源から容量性負荷(ピエゾ圧電素子)C1に充電を行うと共に、他方のトランジスタQ2を介して容量性負荷からグランドへの放電をおこなう。このときの電圧波形および電流波形を図7に示す。
【0003】
【発明が解決しようとする課題】
しかしながら、従来の駆動回路では、容量性負荷への充電に必要な電荷をすべて電源からの電力供給により行っているため、消費電力が大きいという問題点がある。それらの電力のほとんどがトランジスタで消費され熱となるため、トランジスタの破壊を防ぐための大きな放熱装置が必要であるという問題点もある。
【0004】
以上の問題点に鑑みて、本発明の課題は、負荷が容量性であることを利用して、電源からみたときの低消費電力化を図るとともに、駆動素子の発熱を抑えることの出来る容量性負荷駆動回路を提供することにある。
【0005】
【課題を解決するための手段】
上記課題を解決するため、本発明では、容量性負荷の充放電を行う駆動回路において、容量性負荷に接続された充電用負荷駆動素子および放電用負荷駆動素子と、前記充電用負荷駆動素子に対する電荷の供給源としてのキャパシタおよび電源と、前記キャパシタと前記電源と前記充電用負荷駆動素子との間に介在する充電電荷供給源切り替え回路と、前記放電用負荷駆動素子からの電荷の放出先としての前記キャパシタおよびグランドと、前記キャパシタと前記グランドと前記放電用負荷駆動素子との間に介在する放電電荷流入先切り替え回路と、を有し、前記充電用負荷駆動素子および前記放電用負荷駆動素子に、入力信号としてパルス電圧が印加された場合に、前記充電電荷供給源切り替え回路は、前記容量性負荷の充電時、前記キャパシタの電位と前記容量性負荷の電位との関係に基づいて、電荷を前記キャパシタより前記充電用負荷駆動素子に供給するか、電荷を少なくとも前記電源より前記充電用負荷駆動素子に供給するかを切り替え、前記放電電荷流入先切り替え回路は、前記容量性負荷の放電時、前記キャパシタの電位と前記容量性負荷の電位との関係に基づいて、電荷を前記放電用負荷駆動素子から前記キャパシタに放出するか、電荷を少なくとも前記放電用負荷駆動素子から前記グランドに放出するかを切り替えることを特徴とする。
【0006】
本発明では、ピエゾ圧電素子などの容量性負荷から放電される電荷をキャパシタに蓄えておき、このキャパシタに蓄えられた電荷は、後に容量性負荷への充電に用いるということを行うため、容量性負荷への充電はすべて電源から行うわけではない。容量性負荷への充電に必要な電荷の一部をキャパシタからの供給で行い、残りを電荷の供給でまかなう。したがって、消費電力が小さくなる。
【0007】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて説明する。
【0008】
(実施例1)
図1は、請求項第1記載の発明に係わる容量性負荷駆動回路の第1の実施例の回路図である。
【0009】
C1は容量性負荷であり、C1を充電するための電流を流すために、トランジスタQ1のエミッタが、C1から放電するための電流を流すためにトランジスタQ2のエミッタが、それぞれC1に接続されている。トランジスタQ1、Q2のベースには、前段に構成されている台形波電圧生成回路(図示せず)から出力される台形波状のパルス電圧が印加される。C2、C3はキャパシタで、負荷C1に充電する電流の一部はキャパシタC2、C3から供給され、負荷C1から放電される電流の一部はキャパシタC2、C3に流れ込む。C2、C3は負荷の静電容量より十分大きく、たとえば、負荷の10倍以上である。
【0010】
ツェナーダイオードD3、キャパシタC4、抵抗R1、トランジスタQ5、ダイオードD5、トランジスタQ3、ダイオードD1が充電電荷供給源切り替え回路を構成している。ツェナーダイオードD4、キャパシタC5,抵抗R2、トランジスタQ6、ダイオードD6、トランジスタQ4、ダイオードD2が放電電荷流入先切り替え回路を構成している。
【0011】
図2は本形態の駆動回路における出力電圧と出力電流を示した図である。上段の電圧の図で、出力電位が、負荷C1にかかる電圧であり、パルス状の波形である。出力電位と概ね同形の波形が入力として、図1の「入力」に入力されるが、出力電位の振幅は30V程度に対して、入力と出力電位との差はトランジスタQ1、Q2のベース・エミッタ間電圧のおよそ0.6V程度しかないので、図2のスケールでは入力と出力電位は同形と考えてよい。
【0012】
充電時を考える。図2において、T1から充電が始まる。C2、C3の接続点の電位が、図2のように出力電位の振幅のほぼ半分の電位になっているものとする(後述するように、図のパルスの以前に同様のパルスが何発かあると、この状態になる)。T1からT3の間は、出力電位がC2、C3の接続点の電位より低い。Q1はベース電位の上昇にしたがい、エミッタ電流を、したがってコレクタ電流を流すが、このときの電荷のほとんどはC2、C3よりD1を通して供給される。これは充電電荷供給源切り替え回路が制御しているが、充電電荷供給源切り替え回路の振る舞いを説明する。
【0013】
Q5のベース電位はR1とD3により、D3固有のツェナー電圧分だけ入力の電位より高くなっている。ツェナー電圧は4V程度とする。Q5のエミッタ電位はベース・エミッタ電圧分(約0.6V)だけベース電位より低くなっているから、Q5のエミッタ従ってD5のアノードの電位は入力の電位より約3.4V高い(4V−0.6V)。もし、Q3のエミッタの電位が、D5のアノード電位より、1.2V程度(D5の順方向電圧とQ3のベース・エミッタ間電圧の和)低い、すなわち「Q3のエミッタの電位が、入力より約2.2V(3.4V−1.2V)高い」(状態1)ならば、D5に順方向電流が、そしてQ3にベース電流が流れる。ところで、時刻T1からT2までの間、上記状態1にならない(ここで、時刻T2は入力の電位がC2、C3の接続点の電位から約2.2V低い電位になった時刻である)。
【0014】
なぜなら、T1とT2の間では、入力の電位が低く、状態1だったとすると、Q3のエミッタの電位は入力より2.2V高いだけであるから、C2、C3の接続点の電位より、低い電位であり、したがって、ダイオードD1がONし、Q3のエミッタの電位は、C2、C3の接続点の電位よりD1の順方向電圧分低い電圧になってしまうからである。すなわち、T1からT2までの間は、Q3のエミッタ電位従ってQ1のコレクタ電位は、C2、C3の接続点の電位から順方向電圧分低い電位となる。したがって、状態1にはならないから、Q3はOFFであり、Q3を流れる電流i2は流れず、D1を流れるi1のみが流れる。
【0015】
次にT2からT3のあいだの動作を説明する。T2で、上記状態1が成立するので、Q3が電流を流し始めるが、D1も逆バイアスがかかるわけではないので、電流を流す。しかし、入力の電位の上昇とともに、Q3のエミッタの電位が上昇し、D1の端子間電圧が小さくなり、D1を流れる電流i1は減少し、それを補うために電流i2が増加する。
【0016】
次にT3からT4までの動作を説明する。T3でD1の端子間電圧が0Vになり、T3以降は、逆バイアスがかかる。従って、D1は電流を流さず、i1は0である。D1が電流を流さないので、負荷C1に流す電流はすべて、Q3を通して、電源VCCから供給される。T4において入力の電位の上昇が終了し、電流も流れなくなる。この間、図2のように、Q1のコレクタ電位すなわちQ3のエミッタ電位は、入力より約2.2V高い状態で上昇する。
【0017】
以上のように、充電時には、充電電荷供給源切り替え回路は、Q1に電流を供給する源を、C2、C3の接続点の電位と入力の電位との関係を元にして、切り替える。この際、Q1のコレクタ電位は、図2の「Q1コレクタ電位」で示される電位のように変化する。
【0018】
放電時も、充電と同様の説明ができる。T5からT6までは、C1からの放電電流は、Q2、D2を通してC2およびC3に流れ込む。T6でQ4にも電流が流れ始め、T7までは、D2を流れる電流i3とQ4を流れるi4がともに流れる。この際、図2のように、i3は徐々に減少し、i4は徐々に増加する。T7でi3は0になり、T8まで、i4のみが流れる。ここで、Q4が電流を流す場合は、「Q4のエミッタの電位が、入力より約2.2V(3.4V−1.2V)低い」(状態2)場合である。ただし、D4はD3と同じツェナー電位のものを使用しているものとする。放電電荷流入先切り替え回路が充電電荷供給源切り替え回路と同様に、以上の放電動作を行う。
【0019】
以上が、1パルスにおける本実施例の容量性負荷駆動回路の動作であるが、C2、C3の接続点の電位についての次に説明する。
【0020】
たとえば、当初、C2、C3の接続点の電位が、グランドと同電位だった場合を考える。この時、負荷の充電時には、充電開始時からすでに、上記状態1を満たし、したがって、Q3を流れる電流i2が流れる。また、 C2、C3の接続点の電位が負荷C1の電位より低いので、D1を流れる電流i1は0である。つまり、充電時には、充電開始から終了に至るまで、負荷C1を充電する電荷は電源VCCより供給される。
【0021】
続いての放電時は、放電開始時には上記状態2ではないので、D2を流れる電流i3が流れ、C2とC3に流れ込む。C2、C3の接続点の電位は当初グランドなので、状態2に移行するのが遅いか、あるいは出力電位の最小値によっては、状態2に移行せずに、放電時に流れる電流はすべてC2とC3に流れ込む。このとき、電流i3がC2、C3に流れ込むので、C2、C3の接続点の電位は放電終了時の方が放電開始時より高くなっている。
【0022】
パルスは引き続き、何回も発生するが、上に説明したようなことが何回かおこり、充電時には、C2、C3から電荷が供給されず、放電時には、C2、C3に電流が流れ込む期間が長い、という状態が続く。このとき、C2、C3の接続点の電位はパルスの初めより終わりの方が高くなる。
【0023】
更にパルスを加えると、 C2、C3の接続点の電位が上昇するため、充電時にC2、C3から電流が供給され始めるが、その時間は短く、依然として、C2、C3の接続点の電位は、充電開始時より、放電終了後の方が高い、という状態が続く。但し、C2、C3の電位が上昇するにつれ、充電開始時と放電終了後の電位の差は小さくなる。なぜならば、C2、C3の電位が上昇すると、i1が流れる時間が長くなる一方、i2の流れる時間が短くなり、したがって、C2、C3から流れ出す電荷と流れ込む電荷の差が小さくなるからである。更にパルスが加わると、C2、C3から流れ出す電荷と流れ込む電荷の差が更に小さくなり、ほぼ0になる。この電位で釣り合い、以降安定する。安定する電位は、ほぼ、出力電位の最大と最小の中央である。
【0024】
初期状態において、C2、C3の電位が安定する電位より、高い場合にも同様の説明がなされ、安定する電位で釣り合う。ちなみに、この時点では、電源VCCから駆動回路に流れ込む電流と、駆動回路よりグランドに流れ込む電流は等しくなる。
【0025】
以上のように、従来では、容量性負荷に供給する電荷はすべて電源から供給されていたのに対し、本実施例においては、安定した動作では、負荷に供給する電荷の一部をキャパシタより供給することにより、電源が供給する電荷量を減らしている。電源電圧と供給した電荷の積がエネルギーであるので、省電力になっていることがわかる。
【0026】
熱という観点からみると、電源が供給したエネルギーは、従来例ではQ1およびQ2において熱になっている。本実施例においても、電源が供給したエネルギーはQ1、Q2、Q3、Q4において熱になっている(D1、D2等でも発熱するが無視できる)。本実施例においては、電源が供給したエネルギーが従来例より、半分近く小さくなっていることに加えて、発熱源が倍になって分散されているため、一つあたりのトランジスタの発熱は従来例の4分の1近くまで減少している。このため、トランジスタの放熱が容易になる。
【0027】
なお、本実施例においてはC4、C5のようなコンデンサを用いているが、C4は出力電位の取れる最大電位を高く、C5は出力電位の取れる最小電位を低くする効果がある。たとえば、C4がなければ、D5のアノードの電位の最大は、電源電圧からQ5のベース・エミッタ間電圧引いた値以上にはならないが、C4があると、あらかじめ蓄えられた電荷によって、それ以上にすることができる。したがって、Q3のベース電圧も電源電圧より高くすることが出来、Q3を飽和させることができ、Q1のコレクタ電位を電源電圧からQ3の飽和エミッタ・コレクタ間電圧(0.4V程度)を引いた値にまで上げることができる。C4がなければ、Q1のコレクタ電位は電源電圧から、Q5のベース・エミッタ間電圧とD5の順方向電圧とQ3のベース・エミッタ間電圧の和(2.4V程度)を引いた値以上にはならない。C5も同様である。
【0028】
また、D5とD6はそれぞれトランジスタQ3、Q4を保護するためのものである。上記状態1でない場合、Q3のベース・エミッタ間は逆バイアスがかかっており、Q3が破壊する恐れがある。これを防ぐためにD5がある。ただし、Q3が十分この逆バイアスに耐えられるならば、D5は必要ない。D6に関しても同様である。
【0029】
なお、たとえば、充電時に、Q3が電流を流し始めたとき、Q1のコレクタ電位は、出力電位の傾きと同一であるため、Q3のコレクタ・エミッタ間電圧が一定になるので、歪みがなく滑らかである。
【0030】
また、Q1、Q2、Q3、Q4は、MOS・FETでもよい。
【0031】
また、D3、C4、D4、C5の「入力」に接続されている端子は、「入力」に接続する代わりに、出力であるQ1、Q2のエミッタと接続してもよい。
【0032】
(実施例2)
図3は前記の実施例1を改良した容量性負荷駆動回路の回路図である。本例の駆動回路は、実施例1の回路にインダクタンスL1とL2を挿入したものである。図4は本実施例における、出力電圧および出力電流を示したものである。
【0033】
充電開始時(T1)においては、L1が電流i1を流しにくくするように逆起電力を生じるために、Q1のコレクタ電位は図4のように実施例1の図2と比較して低くなる。このため、Q1のエミッタ・コレクタ間にかかる電圧が小さく、Q1における発熱が小さくなる。
【0034】
T2に達し、i2が流れ始めると、i1は減るが、L1はi1が流れつづけるように起電力を生じる。したがって、i1の電流の減少の仕方が緩やかであり、したがって、i1が0になるまで時間がかかる(T2とT3の時間が実施例1と比較して長い)。すなわち、電源から供給する電荷の量が実施例1と比較して少ない。Q3で発する熱も実施例1と比較して小さい。なぜならば、実施例1と比較して、エミッタ・コレクタ間電圧は同様であるが、T2からT3の期間の電流が小さいためである。
【0035】
放電においても同様のことが言える。
【0036】
以上のように本実施例においては、インダクタンスを挿入することにより、実施例1よりも、大きい省電力の効果を得ている。
【0037】
(実施例3)
図5は請求項第1記載の発明に係わる容量性負荷駆動回路の第3の実施例の回路図である。本実施例においてはQ1、Q2、Q3、Q4の駆動をオペアンプが行っている点が、実施例1と異なる。
【0038】
本実施例においては駆動波形の基の波形は、デジタル・アナログ・コンバータ(DAC)により作られる。これはたとえば、振幅が2Vであり、これが、オペアンプIC1の+入力に入る。IC1は非反転増幅回路を構成しており、R10およびR11を用いて倍率を決める。最終的な出力電位の振幅が30Vならば、15倍になるようにする。IC2とR12とR13においても同様に15倍の非反転アンプを構成しQ3を駆動する。IC2の+入力は、DACの電位より、電圧源V1で規定される電圧だけ高い電位が入力されている。IC3とR14とR15においても同様に15倍の非反転アンプを構成しQ4を駆動する。 IC3の+入力は、DACの電位より、電圧源V2で規定される電圧だけ低い電位が入力されている。 V1の電圧はQ3が電流を流しているときに設定したいエミッタ・コレクタ間電圧の15分の1である。V2の電圧はQ4が電流を流しているときに設定したいエミッタ・コレクタ間電圧の15分の1である。
【0039】
以上のような構成においては、Q1、Q2、Q3、Q4にかかるベース電圧は、実施例1と同様であり、結果として図2のような電圧波形、電流波形を示す。
【0040】
本実施例においても、実施例2のようなインダクタンスL1、L2を用いれば、より多くの電力をセーブできる。
【0041】
また、IC1のフィードバックは、IC1の出力すなわち、Q1とQ2のベースからとっているが、Q1とQ2のエミッタからとってもよい。こうすれば、より、DAC出力に忠実な出力波形が得られる。
【0042】
【発明の効果】
以上説明したように、本発明に係わる容量性負荷駆動回路では、ピエゾ圧電素子などの容量性負荷から放電される電荷の一部をキャパシタに充電しておき、このキャパシタに充電された電荷は、以後の容量性負荷への充電に用いる。このため、容量性負荷への充電をすべて電源から行うわけではないので、省電力が達成できる。また、駆動素子の発熱が小さくなるので放熱処理が容易である。また、容量性負荷に接続される駆動素子の端子間電圧が急激に変化することがないので、波形が歪むことがない。
【図面の簡単な説明】
【図1】本発明実施例1にかかわる容量性負荷駆動回路の回路図である。
【図2】本発明実施例1にかかわる電圧波形および電流波形である。
【図3】本発明実施例2にかかわる容量性負荷駆動回路の回路図である。
【図4】本発明実施例2にかかわる電圧波形および電流波形である。
【図5】本発明実施例3にかかわる容量性負荷駆動回路の回路図である。
【図6】従来例にかかわる容量性負荷駆動回路の回路図である。
【図7】従来例にかかわる電圧波形および電流波形である。
【符号の説明】
C1 容量性負荷
C2 キャパシタ
C3 キャパシタ
C4 キャパシタ
C5 キャパシタ
D1 ダイオード
D2 ダイオード
D3 ダイオード
D4 ダイオード
D5 ダイオード
D6 ダイオード
L1 インダクタ
L2 インダクタ
i1 電流の流れる方向
i2 電流の流れる方向
i3 電流の流れる方向
i4 電流の流れる方向
IC1 オペアンプ
IC2 オペアンプ
IC3 オペアンプ
Q1 トランジスタ
Q2 トランジスタ
Q3 トランジスタ
Q4 トランジスタ
Q5 トランジスタ
Q6 トランジスタ
R1 抵抗
R2 抵抗

Claims (5)

  1. 容量性負荷の充放電を行う駆動回路において、
    容量性負荷に接続された充電用負荷駆動素子および放電用負荷駆動素子と、
    前記充電用負荷駆動素子に対する電荷の供給源としてのキャパシタおよび電源と、
    前記キャパシタと前記電源と前記充電用負荷駆動素子との間に介在する充電電荷供給源切り替え回路と、
    前記放電用負荷駆動素子からの電荷の放出先としての前記キャパシタおよびグランドと、前記キャパシタと前記グランドと前記放電用負荷駆動素子との間に介在する放電電荷流入先切り替え回路と、を有し、
    前記充電用負荷駆動素子および前記放電用負荷駆動素子に、入力信号としてパルス電圧が印加された場合に、
    (a)前記充電電荷供給源切り替え回路は、前記容量性負荷の充電時、前記キャパシタの電位と前記容量性負荷の電位との関係に基づいて、電荷を前記キャパシタより前記充電用負荷駆動素子に供給するか、電荷を少なくとも前記電源より前記充電用負荷駆動素子に供給するかを切り替え、
    (b)前記放電電荷流入先切り替え回路は、前記容量性負荷の放電時、前記キャパシタの電位と前記容量性負荷の電位との関係に基づいて、電荷を前記放電用負荷駆動素子から前記キャパシタに放出するか、電荷を少なくとも前記放電用負荷駆動素子から前記グランドに放出するかを切り替える、
    ことを特徴とする容量性負荷駆動回路。
  2. 請求項1に記載の容量性負荷駆動回路において、
    前記充電電荷供給源切り替え回路は、前記容量性負荷の充電時、
    前記キャパシタの電位が前記容量性負荷の電位より高い場合は、電荷をキャパシタより前記充電用負荷駆動素子に供給し、
    前記キャパシタの電位が前記容量性負荷の電位より低い場合は、電荷を電源より前記充電用負荷駆動素子に供給するが、その際、前記充電電荷供給切り替え回路と前記充電用負荷駆動素子との接続点の電位が、前記容量性負荷の電位より概ね一定電圧高い電圧を保ちながら電荷を供給し、
    前記放電電荷流入先切り替え回路は、前記容量性負荷の放電時、
    前記キャパシタの電位が前記容量性負荷の電位より低い場合は、電荷を前記放電用負荷駆動素子から前記キャパシタに放出し、
    前記キャパシタの電位が前記容量性負荷の電位より高い場合は、電荷を前記放電用負荷駆動素子から前記グランドに放出するが、その際、前記放電電荷流入切り替え回路と前記放電用負荷駆動素子との接続点の電位が、前記容量性負荷の電位より概ね一定電圧低い電圧を保ちながら電荷を放出する、
    ことを特徴とする請求項1に記載の容量性負荷駆動回路。
  3. 請求項1または2に記載の容量性負荷駆動回路において、
    前記キャパシタと前記充電電荷供給源切り替え回路の間にインダクタンスを介在させ、
    前記キャパシタと放電電荷流入先切り替え回路の間にインダクタンスを介在させる、
    ことを特徴とする請求項1または2に記載の容量性負荷駆動回路。
  4. 請求項1または2に記載の容量性負荷駆動回路おいて、
    前記充電電荷供給源切り替え回路は第1のトランジスタを有し、前記第1のトランジスタのベース電圧を第1のコンデンサを用いて電源電圧より高くし、
    前記放電電荷流入先切り替え回路は第2のトランジスタを有し、前記第2のトランジスタのベース電圧を第2のコンデンサを用いてグランドより低くする、
    ことを特徴とする請求項1または2に記載の容量性負荷駆動回路。
  5. ピエゾ圧電素子の充放電を行うインクジェットプリンタヘッドの駆動回路において、
    ピエゾ圧電素子に接続された充電用トランジスタおよび放電用トランジスタと、
    前記充電用トランジスタに対する電荷の供給源としてのキャパシタおよび電源と、
    前記キャパシタと前記電源と前記充電用トランジスタとの間に介在する充電電荷供給源切り替え回路と、
    前記放電用トランジスタからの電荷の放出先としての前記キャパシタおよびグランドと、前記キャパシタと前記グランドと前記放電用トランジスタとの間に介在する放電電荷流入先切り替え回路と、を有し、
    前記充電用トランジスタおよび前記放電用トランジスタに、入力信号としてパルス電圧が印加された場合に、
    (a)前記充電電荷供給源切り替え回路は、前記ピエゾ圧電素子の充電時、前記キャパシタの電位と前記ピエゾ圧電素子の電位との関係に基づいて、電荷を前記キャパシタより前記充電用トランジスタに供給するか、電荷を少なくとも前記電源より前記充電用トランジスタに供給するかを切り替え、
    (b)前記放電電荷流入先切り替え回路は、前記ピエゾ圧電素子の放電時、前記キャパシタの電位と前記ピエゾ圧電素子の電位との関係に基づいて、電荷を前記放電用トランジスタから前記キャパシタに放出するか、電荷を少なくとも前記放電用トランジスタから前記グランドに放出するかを切り替える、
    ことを特徴とするインクジェットプリンタヘッドの駆動回路。
JP04017699A 1999-02-18 1999-02-18 容量性負荷駆動回路 Expired - Fee Related JP3697924B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP04017699A JP3697924B2 (ja) 1999-02-18 1999-02-18 容量性負荷駆動回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04017699A JP3697924B2 (ja) 1999-02-18 1999-02-18 容量性負荷駆動回路

Publications (2)

Publication Number Publication Date
JP2000238264A JP2000238264A (ja) 2000-09-05
JP3697924B2 true JP3697924B2 (ja) 2005-09-21

Family

ID=12573477

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04017699A Expired - Fee Related JP3697924B2 (ja) 1999-02-18 1999-02-18 容量性負荷駆動回路

Country Status (1)

Country Link
JP (1) JP3697924B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4631539B2 (ja) 2005-05-23 2011-02-16 富士ゼロックス株式会社 液滴吐出装置
JP4774924B2 (ja) * 2005-11-01 2011-09-21 セイコーエプソン株式会社 圧電素子の駆動回路および液体吐出装置
JP4774936B2 (ja) * 2005-11-09 2011-09-21 セイコーエプソン株式会社 圧電素子の駆動回路および液体吐出装置
JP4710643B2 (ja) * 2006-02-14 2011-06-29 セイコーエプソン株式会社 インクジェットプリンタヘッドの駆動方法及びインクジェットプリンタ
JP4983434B2 (ja) 2007-06-26 2012-07-25 セイコーエプソン株式会社 液体吐出装置、及び、液体吐出方法
JP5034752B2 (ja) * 2007-08-02 2012-09-26 セイコーエプソン株式会社 駆動信号生成装置
JP5083546B2 (ja) * 2008-01-30 2012-11-28 セイコーエプソン株式会社 容量性負荷の駆動回路及び液体吐出装置
JP4984006B2 (ja) * 2011-12-05 2012-07-25 セイコーエプソン株式会社 駆動信号生成回路
CN113110146B (zh) * 2021-03-30 2022-07-19 广州金升阳科技有限公司 一种驱动电源电路及其驱动方法

Also Published As

Publication number Publication date
JP2000238264A (ja) 2000-09-05

Similar Documents

Publication Publication Date Title
US5262733A (en) Pulse-width modulation amplifier
CN100433548C (zh) 功率放大装置
JP3697924B2 (ja) 容量性負荷駆動回路
JP4342251B2 (ja) ゲート駆動回路
US5574357A (en) Switching power supply
US3979641A (en) Vertical deflection output circuitry for television receiver
US6867574B2 (en) Switch mode power supply and driving method for efficient RF amplification
CN116009636A (zh) 一种压控恒流源驱动电路
JP3697678B2 (ja) V/f変換回路
JP3663982B2 (ja) 容量性負荷駆動回路
JPH0722260B2 (ja) 大電力スイッチングトランジスタ用のベース駆動回路
US5451903A (en) Low supply voltage output driver
CN101258619A (zh) 用于模拟驱动电容性负载、尤其是压电执行器的电路和方法
US7276958B2 (en) Charge pump with reduced noise spikes
JP3469455B2 (ja) スイッチング電源装置
CN111937300A (zh) 驱动容性负载的放大器
JP3332797B2 (ja) 正負電圧電源回路
JP3297256B2 (ja) 高速スイッチング回路
JP3310889B2 (ja) B級出力増幅回路
JPH10225109A (ja) 正負電圧出力dc−dcコンバータ
JP2586551B2 (ja) 鋸波の振幅制御回路
JP2000232341A (ja) スロープ発生器
CN115250645A (zh) 驱动电路
JP2000350444A (ja) Dc/dcコンバータ
JPH09238463A (ja) チャージポンプ回路

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050204

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050614

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050627

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080715

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090715

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100715

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110715

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110715

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120715

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120715

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130715

Year of fee payment: 8

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees