JP4774936B2 - 圧電素子の駆動回路および液体吐出装置 - Google Patents

Description

本発明は、圧電素子を駆動するための駆動信号を生成する圧電素子の駆動回路および液体吐出装置に関する。

インクジェットプリンタには、ノズルからインクを吐出する動作を行う圧電素子が設けられている。この圧電素子は、インクジェットプリンタ以外にも、他の様々な機器で使用されている。このような圧電素子を備えたインクジェットプリンタをはじめとする各種機器には、圧電素子を駆動するための駆動回路が設けられている。

この圧電素子の駆動回路は、一般に、圧電素子を駆動するための駆動信号を生成して圧電素子に出力する。この駆動回路では、圧電素子を駆動するための駆動信号を生成するためにトランジスタを備え、当該トランジスタにより電流増幅を行って駆動信号を生成している（特許文献１、２、３参照）。
特開昭６３−２５０４９号公報 特開平１１−３２０８７２号公報 特開２０００−２３８２６４号公報

しかしながら、このように駆動信号を生成するためにトランジスタにより電流増幅を行った場合に、次のような問題が発生していた。つまり、それは、駆動回路、更に特定すればトランジスタの消費電力が非常に大きいという問題である。要するに、駆動回路の消費電力が大きいと、機器の使用電力増加になってしまい、電源を強力にしなければならないという機器自体の問題や、環境に影響を及ぼす虞があるといった問題になる。また、トランジスタの消費電力が大きいと、トランジスタから多大な熱が発生し、周囲が高温状態になり悪影響を及ぼすといった不具合が生じる虞があった。

本発明は、このような事情に鑑みてなされたものであって、その目的は、圧電素子の駆動回路の消費電力の低減を図ることにある。

前記目的を達成するための主たる発明は、
制御端子に入力される基準信号を増幅して、圧電素子を動作させるための主駆動信号を生成して出力端子から出力するトランジスタと、
前記基準信号を増幅するために前記トランジスタの電流供給端子に第１補助駆動信号を供給する第１補助駆動信号生成回路と、
前記電流供給端子に入力される前記第１補助駆動信号の電位と、前記制御端子に入力される前記基準信号の電位との電位差が所定値を下回ったときに、前記基準信号を増幅するために前記トランジスタの電流供給端子に第２補助駆動信号を供給する第２補助駆動信号生成回路と、
を備え、
前記第１補助駆動信号生成回路は、インダクタンスとコンデンサとが直列に接続された
ＬＣ共振回路を有し、このＬＣ共振回路の共振によって前記第１補助駆動信号を生成し、
前記コンデンサの端子間電圧が、前記第１補助駆動信号として前記トランジスタの電流供給端子に供給されることを特徴とする圧電素子の駆動回路である。

本発明の他の特徴は、本明細書及び添付図面の記載により明らかにする。

本明細書及び添付図面の記載により、少なくとも以下の事項が明らかとなる。

制御端子に入力される基準信号を増幅して、圧電素子を動作させるための主駆動信号を生成して出力端子から出力するトランジスタと、
前記基準信号を増幅するために前記トランジスタの電流供給端子に第１補助駆動信号を供給する第１補助駆動信号生成回路と、
前記電流供給端子に入力される前記第１補助駆動信号の電位と、前記制御端子に入力される前記基準信号の電位との電位差が所定値を下回ったときに、前記基準信号を増幅するために前記トランジスタの電流供給端子に第２補助駆動信号を供給する第２補助駆動信号生成回路と、
を備えたことを特徴とする圧電素子の駆動回路。

この圧電素子の駆動回路にあっては、第１補助駆動信号生成回路により生成された第１補助駆動信号をトランジスタの電流供給端子に供給することで、トランジスタの消費電力の低減を図ることができる。さらに、電流供給端子に入力される第１補助駆動信号の電位と、制御端子に入力される基準信号の電位との電位差が所定値を下回ったときに、電流供給端子に第２補助駆動信号を供給することで、トランジスタの電流供給端子に確実に電流を供給することができる。

かかる圧電素子の駆動回路にあっては、前記第１補助駆動信号生成回路は、前記第１補助駆動信号として、前記トランジスタの消費電力を低減するために電位波形が定められた信号を生成しても良い。このような信号を第１補助駆動信号生成回路が生成することにより、トランジスタの消費電力のより大きな低減を図ることができる。

また、かかる圧電素子の駆動回路にあっては、前記第１補助駆動信号生成回路は、前記第１補助駆動信号として、前記基準信号の電位上昇に先行して電位が上昇し、かつ前記基準信号の電位降下に先行して電位が降下する信号を生成しても良い。このような信号を第１補助駆動信号生成回路が生成することにより、トランジスタの消費電力の低減を十分に図ることができる。

また、かかる圧電素子の駆動回路にあっては、前記第１補助駆動信号が、前記基準信号の電位波形と近似した電位波形を有しても良い。このような電位波形を第１補助駆動信号が有していれば、トランジスタの消費電力のより大きな低減を図ることができる。

また、かかる圧電素子の駆動回路にあっては、前記第１補助駆動信号生成回路は、インダクタンスとコンデンサとが直列に接続されたＬＣ共振回路を有し、このＬＣ共振回路の共振によって前記第１補助駆動信号を生成しても良い。このようなＬＣ共振回路を有することで、トランジスタの消費電力の低減を簡単に図ることができる。

また、かかる圧電素子の駆動回路にあっては、前記コンデンサの端子間電圧が、前記補助駆動信号として前記トランジスタの電流供給端子に供給されても良い。このようにコンデンサの端子間電圧が、前記第１補助駆動信号としてトランジスタの電流供給端子に供給されれば、ＬＣ回路の共振により生成した第１補助駆動信号を簡単にトランジスタの電流供給端子に供給することができる。

また、かかる圧電素子の駆動回路にあっては、前記トランジスタとして、相補的に接続されたトランジスタ対を備えていても良い。このようなトランジスタ対を備えれば、基準信号の増幅を十分に行うことができる。

また、かかる圧電素子の駆動回路にあっては、前記トランジスタ対が、エミッタ端子が相互に接続されたＮＰＮ型トランジスタとＰＮＰ型トランジスタとにより構成されても良い。このような構成により、基準信号の増幅を効率よく行うことができる。

また、かかる圧電素子の駆動回路にあっては、前記トランジスタがバイポーラトランジスタであっても良い。このようにトランジスタがバイポーラトランジスタであることで、基準信号の増幅を簡単に行うことができる。

また、かかる圧電素子の駆動回路にあっては、前記第２補助駆動信号生成回路は、前記基準信号に基づき、前記第２補助駆動信号を生成しても良い。このように第２補助駆動信号が生成されれば、電流供給端子に入力される第１補助駆動信号の電位と、制御端子に入力される基準信号の電位との電位差が所定値を下回ったときに、トランジスタの電流供給端子に確実に電流を供給することができる。

また、かかる圧電素子の駆動回路にあっては、前記第２補助駆動信号生成回路は、前記第２補助駆動信号として、前記基準信号の電位上昇時に電位が上昇し、前記基準信号の電位降下時に電位が降下する信号を生成しても良い。このような第２補助駆動信号が生成されれば、電流供給端子に入力される第１補助駆動信号の電位と、制御端子に入力される基準信号の電位との電位差が所定値を下回ったときに、トランジスタの電流供給端子に確実に電流を供給することができる。

また、かかる圧電素子の駆動回路にあっては、前記第２補助駆動信号が前記基準信号の電位と所定の電位差を持つ信号であっても良い。このように第２補助駆動信号が基準信号の電位と所定の電位差を持つ信号であることで、電流供給端子に入力される第１補助駆動信号の電位と、制御端子に入力される基準信号の電位との電位差が所定値を下回ったときに、トランジスタの電流供給端子に確実に電流を供給することができる。

また、かかる圧電素子の駆動回路にあっては、前記第２補助駆動信号生成回路は、前記第２補助駆動信号を生成するためのトランジスタを備えていても良い。このようなトランジスタを第２補助駆動信号生成回路が備えれば、第２補助駆動信号を簡単に生成することができる。

また、かかる圧電素子の駆動回路にあっては、前記第２補助駆動信号生成回路は、前記トランジスタとして、ダーリントン接続された２以上のトランジスタを備えていても良い。このようにダーリントン接続された２以上のトランジスタを備えれば、第２補助駆動信号を簡単に生成することができる。

また、かかる圧電素子の駆動回路にあっては、前記圧電素子が、ノズルから液体を吐出する動作を行う素子であっても良い。このように圧電素子がノズルから液体を吐出する動作を行う素子である場合に、圧電素子の駆動回路のトランジスタの消費電力の低減を図ることができる。さらに、そのトランジスタの電流供給端子に入力される第１補助駆動信号の電位と、制御端子に入力される基準信号の電位との電位差が所定値を下回ったときに、電流供給端子に第２補助駆動信号を供給することで、トランジスタの電流供給端子に確実に電流を供給することができる。

（Ａ）制御端子に入力される基準信号を増幅して、圧電素子を動作させるための主駆動信号を生成して出力端子から出力するトランジスタと、
（Ｂ）前記基準信号を増幅するために前記トランジスタの電流供給端子に第１補助駆動信号を供給する第１補助駆動信号生成回路と、
（Ｃ）前記電流供給端子に入力される前記第１補助駆動信号の電位と、前記制御端子に入力される前記基準信号の電位との電位差が所定値を下回ったときに、前記基準信号を増幅するために前記トランジスタの電流供給端子に第２補助駆動信号を供給する第２補助駆動信号生成回路と、
（Ｄ）を備え、
（Ｅ）前記第１補助駆動信号生成回路は、前記第１補助駆動信号として、前記トランジスタの消費電力を低減するために電位波形が定められた信号を生成し、
（Ｆ）前記第１補助駆動信号生成回路は、前記第１補助駆動信号として、前記基準信号の電位上昇に先行して電位が上昇し、かつ前記基準信号の電位降下に先行して電位が降下する信号を生成し、
（Ｇ）前記第１補助駆動信号が、前記基準信号の電位波形と近似した電位波形を有し、
（Ｈ）前記第１補助駆動信号生成回路は、インダクタンスとコンデンサとが直列に接続されたＬＣ共振回路を有し、このＬＣ共振回路の共振によって前記第１補助駆動信号を生成し、
（Ｉ）前記コンデンサの端子間電圧が、前記補助駆動信号として前記トランジスタの電流供給端子に供給され、
（Ｊ）前記トランジスタとして、相補的に接続されたトランジスタ対を備え、
（Ｋ）前記トランジスタ対が、エミッタ端子が相互に接続されたＮＰＮ型トランジスタとＰＮＰ型トランジスタとにより構成され、
（Ｌ）前記トランジスタがバイポーラトランジスタであり、
（Ｍ）前記第２補助駆動信号生成回路は、前記基準信号に基づき、前記第２補助駆動信号を生成し、
（Ｎ）前記第２補助駆動信号生成回路は、前記第２補助駆動信号として、前記基準信号の電位上昇時に電位が上昇し、前記基準信号の電位降下時に電位が降下する信号を生成し、
（Ｏ）前記第２補助駆動信号が前記基準信号の電位と所定の電位差を持つ信号であり、
（Ｐ）前記第２補助駆動信号生成回路は、前記第２補助駆動信号を生成するためのトランジスタを備え、
（Ｑ）前記第２補助駆動信号生成回路は、前記トランジスタとして、ダーリントン接続された２以上のトランジスタを備え、
（Ｒ）前記圧電素子が、ノズルから液体を吐出する動作を行う素子であることを特徴とする圧電素子の駆動回路。

ノズルから液体を吐出する動作を行う圧電素子と、
制御端子に入力される基準信号を増幅して、前記圧電素子に前記動作をさせるための主駆動信号を生成して出力端子から出力するトランジスタと、
前記基準信号を増幅するために前記トランジスタの電流供給端子に第１補助駆動信号を供給する第１補助駆動信号生成回路と、
前記電流供給端子に入力される前記第１補助駆動信号の電位と、前記制御端子に入力される前記基準信号の電位との電位差が所定値を下回ったときに、前記基準信号を増幅するために前記トランジスタの電流供給端子に第２補助駆動信号を供給する第２補助駆動信号生成回路と、
を備えたことを特徴とする液体吐出装置。

＝＝＝印刷システム１００の構成＝＝＝
＜全体構成＞
まず、印刷装置を印刷システムとともに説明する。ここで、図１は、印刷システム１００の構成を説明する図である。例示した印刷システム１００は、印刷装置としてのプリンタ１と、印刷制御装置としてのコンピュータ１１０とを含んでいる。具体的には、この印刷システム１００は、プリンタ１と、コンピュータ１１０と、表示装置１２０と、入力装置１３０と、記録再生装置１４０とを有している。プリンタ１は、用紙、布、フィルム等の媒体に画像を印刷する。なお、この媒体は、液体が吐出される対象となる対象物に相当する。また、以下の説明では、代表的な媒体である用紙を例に挙げて説明する。コンピュータ１１０は、プリンタ１と通信可能に接続されている。そして、プリンタ１に画像を印刷させるため、コンピュータ１１０は、その画像に応じた印刷データをプリンタ１に出力する。このコンピュータ１１０には、アプリケーションプログラムやプリンタドライバ等のコンピュータプログラムがインストールされている。表示装置１２０は、ディスプレイを有している。この表示装置１２０は、例えば、コンピュータプログラムのユーザーインタフェースを表示するためのものである。入力装置１３０は、例えば、キーボード１３１やマウス１３２である。記録再生装置１４０は、例えば、フレキシブルディスクドライブ装置１４１やＣＤ−ＲＯＭドライブ装置１４２である。

＝＝＝コンピュータ１１０＝＝＝
＜コンピュータ１１０の構成＞
図２は、コンピュータ１１０、及びプリンタ１の構成を説明するブロック図である。まず、コンピュータ１１０の構成について簡単に説明する。このコンピュータ１１０は、前述した記録再生装置１４０と、ホスト側コントローラ１１１とを有している。記録再生装置１４０は、ホスト側コントローラ１１１と通信可能に接続されており、例えばコンピュータ１１０の筐体に取り付けられている。ホスト側コントローラ１１１は、コンピュータ１１０における各種の制御を行うものであり、前述した表示装置１２０や入力装置１３０も通信可能に接続されている。このホスト側コントローラ１１１は、インタフェース部１１２と、ＣＰＵ１１３と、メモリ１１４とを有する。インタフェース部１１２は、プリンタ１との間に介在し、データの受け渡しを行う。ＣＰＵ１１３は、コンピュータ１１０の全体的な制御を行うための演算処理装置である。メモリ１１４は、ＣＰＵ１１３が使用するコンピュータプログラムを格納する領域や作業領域等を確保するためのものであり、ＲＡＭ、ＥＥＰＲＯＭ、ＲＯＭ、磁気ディスク装置等によって構成される。このメモリ１１４に格納されるコンピュータプログラムとしては、前述したアプリケーションプログラムやプリンタドライバがある。そして、ＣＰＵ１１３は、メモリ１１４に格納されているコンピュータプログラムに従って各種の制御を行う。

印刷データは、プリンタ１が解釈できる形式のデータである。印刷データには、各種のコマンドデータや画素データが含まれている。ここで、コマンドデータとは、プリンタ１に特定の動作の実行を指示するためのデータである。このコマンドデータには、例えば、給紙を指示するコマンドデータや、搬送量を示すコマンドデータ、排紙を指示するコマンドデータなどがある。また、画素データは、印刷される画像を構成する画素に関するデータである。ここでは、画素データは、印刷される画像を構成する各画素に対応して用紙上に形成されるドットに関するデータ（例えば、階調値）により構成されている。本実施形態では、画素データは２ビットのデータにより構成されている。詳しくは、この画素データには、ドット無し（インクの非吐出）に対応するデータ［００］と、小ドットの形成に対応するデータ［０１］と、中ドットの形成に対応するデータ［１０］と、大ドットの形成に対応するデータ［１１］とがある。すなわち、このプリンタ１では、１画素について４階調で画像を形成するようになっている。

＝＝＝プリンタ１＝＝＝
＜プリンタ１の構成＞
次に、プリンタ１の構成について説明する。ここで、図３Ａは、本実施形態のプリンタ１の構成を示す図である。図３Ｂは、本実施形態のプリンタ１の構成を説明する側面図である。なお、以下の説明では、図２も参照する。このプリンタ１は、図２に示すように、用紙搬送機構２０、キャリッジ移動機構３０、ヘッドユニット４０、駆動信号生成回路５０、検出器群６０、及び、プリンタ側コントローラ７０を有する。そして、駆動信号生成回路５０とプリンタ側コントローラ７０は共通のコントローラ基板ＣＴＲに実装されている。また、ヘッドユニット４０は、ヘッド制御部ＨＣと、ヘッド４１とを有している。このプリンタ１では、プリンタ側コントローラ７０によって制御対象部、すなわち用紙搬送機構２０、キャリッジ移動機構３０、ヘッドユニット４０（ヘッド制御部ＨＣ，ヘッド４１）、及び駆動信号生成回路５０が制御される。すなわち、プリンタ側コントローラ７０は、コンピュータ１１０から受け取った印刷データに基づいて制御対象部を制御し、用紙Ｓに画像を印刷させる。このとき、検出器群６０の各検出器は、プリンタ１内の各部の状態を検出しており、検出結果をプリンタ側コントローラ７０に出力する。各検出器からの検出結果を受けたプリンタ側コントローラ７０は、その検出結果に基づいて制御対象部を制御する。

＜用紙搬送機構＞
用紙搬送機構２０は、媒体を搬送させる媒体搬送部に相当する。この用紙搬送機構２０は、媒体としての用紙Ｓを印刷可能な位置に送り込んだり、この用紙Ｓを搬送方向に所定の搬送量で搬送させたりするものである。この搬送方向は、次に説明するキャリッジ移動方向と交差する方向である。そして、図３Ａ及び図３Ｂに示すように、用紙搬送機構２０は、給紙ローラ２１と、搬送モータ２２と、搬送ローラ２３と、プラテン２４と、排紙ローラ２５とを有する。給紙ローラ２１は、紙挿入口に挿入された用紙Ｓをプリンタ１内に自動的に送るためのローラであり、この例ではＤ形の断面形状をしている。搬送モータ２２は、用紙Ｓを搬送方向に搬送させるためのモータであり、その動作は、プリンタ側コントローラ７０によって制御される。搬送ローラ２３は、給紙ローラ２１によって送られてきた用紙Ｓを、印刷可能な領域まで搬送するためのローラである。プラテン２４は、用紙Ｓを裏面側から支持するための部材である。排紙ローラ２５は、印刷が終了した用紙Ｓを搬送するためのローラである。

＜キャリッジ移動機構＞
キャリッジ移動機構３０は、ヘッドユニット４０が取り付けられたキャリッジＣＲをキャリッジ移動方向に移動させるためのものである。キャリッジ移動方向には、一側から他側への移動方向と、他側から一側への移動方向が含まれている。なお、ヘッドユニット４０はヘッド４１を有する。このため、キャリッジ移動方向は、ヘッド４１が移動するヘッド移動方向（所定方向）に相当する。また、キャリッジ移動機構３０は、ヘッド４１を所定方向に移動させるヘッド移動部に相当する。このキャリッジ移動機構３０は、キャリッジモータ３１と、ガイド軸３２と、タイミングベルト３３と、駆動プーリー３４と、従動プーリー３５とを有する。キャリッジモータ３１は、キャリッジＣＲを移動させるための駆動源に相当する。このキャリッジモータ３１の動作は、プリンタ側コントローラ７０によって制御される。そして、キャリッジモータ３１の回転軸には、駆動プーリー３４が取り付けられている。この駆動プーリー３４は、キャリッジ移動方向の一端側に配置されている。駆動プーリー３４とは反対側のキャリッジ移動方向の他端側には、従動プーリー３５が配置されている。タイミングベルト３３は、キャリッジＣＲに接続されているとともに、駆動プーリー３４と従動プーリー３５とに架け渡されている。ガイド軸３２は、キャリッジＣＲを移動可能な状態で支持する。このガイド軸３２は、キャリッジ移動方向に沿って取り付けられている。従って、キャリッジモータ３１が動作すると、キャリッジＣＲはこのガイド軸３２に沿ってキャリッジ移動方向に移動する。これに伴い、ヘッド４１もヘッド移動方向に移動する。

＜ヘッドユニット＞
ヘッドユニット４０は、インクを用紙Ｓに向けて吐出させるためのものである。このヘッドユニット４０は、ヘッド４１とヘッド制御部ＨＣとを有している。ここで、図４Ａ〜図４Ｃは、ヘッド４１について説明したものである。図４Ａは、ヘッド４１の外面図である。図４Ｂは、ヘッド４１の構造を説明するための断面図である。図４Ｃは、ヘッド４１の一部を拡大して示す断面図である。なお、便宜上、ここではヘッド４１について説明し、ヘッド制御部ＨＣについては後で説明することにする。

ヘッド４１には、図４Ａに示すように、イエロ（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）、ブラック（Ｋ）の各色ごとにそれぞれ複数のノズル♯１〜♯１８０からなるノズル列、即ちシアンノズル列２１１Ｃ、マゼンダノズル列２１１Ｍ、イエロノズル列２１１Ｙ、およびブラックノズル列２１１Ｋが設けられている。

各ノズル列２１１Ｃ、２１１Ｍ、２１１Ｙ、２１１Ｋの各ノズル♯１〜♯１８０は、所定の方向（ここでは、用紙Ｓの搬送方向）に沿って相互に間隔をあけて直線状に１列に配列されている。各ノズル列２１１Ｃ、２１１Ｍ、２１１Ｙ、２１１Ｋは、ヘッド４１の移動方向に沿って相互に所定の間隔をあけて平行に配置されている。各ノズル♯１〜♯１８０には、インク滴を吐出するための駆動素子としてピエゾ素子（図示外）が設けられている。なお、このピエゾ素子は、圧電素子に相当する。

ピエゾ素子は、その両端に設けられた電極間に所定時間幅の電圧を印加すると、電圧の印加時間に応じて伸張し、インクの流路の側壁を変形させる。これによって、インクの流路の体積がピエゾ素子の伸縮に応じて収縮し、この収縮分に相当するインクが、インク滴となって各色のノズル列２１１Ｃ、２１１Ｍ、２１１Ｙ、２１１Ｋの各ノズル♯１〜♯１８０から吐出される。

＜ヘッド４１の構造＞
ヘッド４１は、図４Ｂに示すように、ケース４１１と、流路ユニット４１２と、ピエゾ素子ユニット４１３とを有する。ケース４１１は、ピエゾ素子ユニット４１３を収容するための収容室４１１ａが内部に形成されたブロック状の部材である。ピエゾ素子ユニット４１３は、ノズル列２１１Ｃ、２１１Ｍ、２１１Ｙ、２１１Ｋ毎に取り付けられる。このため、ケース４１１には４つの収容室４１１ａが設けられており、４つのピエゾ素子ユニット４１３が各収容室４１１ａに収容されている。

流路ユニット４１２は、図４Ｃに示すように、流路形成板４１２ａと、流路形成板４１２ａの一方の表面に接合された弾性板４１２ｂと、流路形成板４１２ａの他方の面に接合されたノズルプレート４１２ｃとを有する。流路形成板４１２ａは、シリコンウエハーや金属板等によって作製されている。この流路形成板４１２ａには、圧力室４１２ｄとなる溝部、ノズル連通口４１２ｅとなる貫通口、共通インク室４１２ｆとなる貫通口、インク供給路４１２ｇとなる溝部が形成されている。弾性板４１２ｂは、支持枠４１２ｈと、ピエゾ素子ＰＺＴの先端が接合されるアイランド部４１２ｊとを有する。そして、アイランド部４１２ｊの周囲には、弾性膜４１２ｉによる弾性領域が形成されている。

ピエゾ素子ユニット４１３は、ピエゾ素子群４１３ａと、接着用基板４１３ｂとから構成されている。ピエゾ素子群４１３ａは櫛歯状をしており、１つ１つの櫛歯状部分がピエゾ素子ＰＺＴに相当する。このピエゾ素子群４１３ａは、ノズルＮｚ（ノズル♯１〜♯１８０）に対応する数のピエゾ素子ＰＺＴを有する。つまり、ここでは、ノズルＮｚ（ノズル♯１〜♯１８０）の数は、１８０個であるから、ピエゾ素子群４１３ａは、１８０個のピエゾ素子ＰＺＴを有する。また、接着用基板４１３ｂは、矩形状の板であり、一方の表面にピエゾ素子群４１３ａが接着され、他方の表面がケース４１１に接着されている。ピエゾ素子ＰＺＴは、対向する電極間に電位差を与えることにより変形する。この例では、素子の長手方向に伸縮する。この伸縮量は、ピエゾ素子ＰＺＴの電位に応じて定められる。そして、ピエゾ素子ＰＺＴの電位は、印加された主駆動信号ＣＯＭによって定められる。この主駆動信号ＣＯＭについては、後で詳しく説明する。従って、ピエゾ素子ＰＺＴは、印加された主駆動信号ＣＯＭの電位に応じて伸縮する。

そして、ピエゾ素子ＰＺＴが伸縮すると、アイランド部４１２ｊは圧力室４１２ｄ側に押されたり、反対方向に引かれたりする。このとき、アイランド部４１２ｊの周辺の弾性膜４１２ｉが変形するので、ノズルＮｚ（ノズル♯１〜♯１８０）からインクを効率よく吐出させることができる。

＜ヘッド制御部ＨＣ＞
次に、ヘッド制御部ＨＣについて説明する。ここで、図５は、ヘッド制御部ＨＣの構成を説明するためのブロック図である。ヘッド制御部ＨＣは、第１シフトレジスタ８１Ａと、第２シフトレジスタ８１Ｂと、第１ラッチ回路８２Ａと、第２ラッチ回路８２Ｂと、デコーダ８３と、制御ロジック８４と、ヘッド側スイッチ８５とを有する。そして、制御ロジック８４を除いた各部、すなわち、第１シフトレジスタ８１Ａ、第２シフトレジスタ８１Ｂ、第１ラッチ回路８２Ａ、第２ラッチ回路８２Ｂ、デコーダ８３、ヘッド側スイッチ８５は、それぞれピエゾ素子ＰＺＴ毎、即ちノズルＮｚ（ノズル♯１〜♯１８０）毎に設けられる。

ヘッド制御部ＨＣは、プリンタ側コントローラ７０からの画素データＳＩに基づき、インクを吐出させるべくヘッド４１の動作を制御する。具体的には、プリンタ側コントローラ７０は、ヘッド制御部ＨＣに対して画素データＳＩを送信する。ヘッド制御部ＨＣは、プリンタ側コントローラ７０から送られてきた画素データＳＩを受信して、当該画素データＳＩを第１シフトレジスタ８１Ａまたは第２シフトレジスタ８１Ｂに順次格納する。そして、ヘッド制御部ＨＣは、第１シフトレジスタ８１Ａまたは第２シフトレジスタ８１Ｂに格納した画素データＳＩを第１ラッチ回路８２Ａまたは第２ラッチ回路８２Ｂに順次転送する。デコーダ８３は、第１ラッチ回路８２Ａまたは第２ラッチ回路８２Ｂに転送された画素データＳＩに基づき、ヘッド側スイッチ８５を制御するためのスイッチ制御信号ＳＷを生成する。ここで生成されたスイッチ制御信号ＳＷは、ヘッド側スイッチ８５へと出力される。このスイッチ制御信号ＳＷは、主駆動信号ＣＯＭの必要部分をピエゾ素子ＰＺＴへ選択的に印加させるために用いられるものであり、ヘッド側スイッチ８５は、このスイッチ制御信号ＳＷに従ってオンオフされる。これにより、ヘッド制御部ＨＣは、主駆動信号ＣＯＭのピエゾ素子ＰＺＴへの印加を制御する。

＜主駆動信号ＣＯＭ＞
図６は、主駆動信号ＣＯＭを説明した図である。主駆動信号ＣＯＭは、図６に示すように、繰り返し周期Ｔにおける期間Ｔ１で生成される第１波形部ＳＳ１と、期間Ｔ２で生成される第２波形部ＳＳ２と、期間Ｔ３で生成される第３波形部ＳＳ３とを有する。そして、第１波形部ＳＳ１は駆動パルスＰＳ１を有している。また、第２波形部ＳＳ２は駆動パルスＰＳ２を、第３波形部ＳＳ３は駆動パルスＰＳ３を、それぞれ有している。ここで、駆動パルスＰＳ１、駆動パルスＰＳ２及び駆動パルスＰＳ３は、ノズルＮｚ（ノズル♯１〜♯１８０）からインクを吐出させる際に用いられるものであり、互いに同じ波形をしている。これらの駆動パルスＰＳ１〜ＰＳ３はピエゾ素子ＰＺＴを動作させるための波形部に相当し、その電位波形はピエゾ素子ＰＺＴに行わせる動作に基づいて定められている。従って、含まれる駆動パルスの電位波形や繰り返し周期Ｔ内に含まれる個数等は適宜定めることができる。

＜主駆動信号ＣＯＭの印加制御＞
次に、ヘッド制御部ＨＣによる主駆動信号ＣＯＭの印加制御について説明する。ここで、図７は、主駆動信号ＣＯＭの印加制御を説明するためのタイミングチャートである。なお、以下の説明では、図５も参照する。このプリンタ１において、画素データＳＩは２ビットで構成されており、その内容はノズルＮｚ毎（ピエゾ素子ＰＺＴ毎）に定められる。この画素データＳＩは、転送用のクロックＣＬＫに同期してヘッド制御部ＨＣへ送られる。そして、画素データＳＩの上位ビット群は各第１シフトレジスタ８１Ａにセットされ、下位ビット群は各第２シフトレジスタ８１Ｂにセットされる。第１シフトレジスタ８１Ａには第１ラッチ回路８２Ａが接続され、第２シフトレジスタ８１Ｂには第２ラッチ回路８２Ｂが接続されている。ここで、プリンタ側コントローラ７０からのラッチ信号ＬＡＴがＨレベルになると、各第１ラッチ回路８２Ａは対応する画素データＳＩの上位ビットをラッチし、各第２ラッチ回路８２Ｂは画素データＳＩの下位ビットをラッチする。第１ラッチ回路８２Ａ及び第２ラッチ回路８２Ｂでラッチされた画素データＳＩ（上位ビットと下位ビットの組）はそれぞれ、デコーダ８３に入力される。

デコーダ８３は、画素データＳＩの上位ビット及び下位ビットに基づいてデコードを行い、ヘッド側スイッチ８５を制御するためのスイッチ制御信号ＳＷを出力する。すなわち、制御ロジック８４は、吐出されるインクの量に対応した選択データｑ０〜ｑ３を同時に出力しており、デコーダ８３は、これらの選択データｑ０〜ｑ３の中から１つの選択データを画素データＳＩに基づいて選択し、スイッチ制御信号ＳＷとして出力する。ここで、選択データｑ０は、ドット無し用の選択データである。つまり、選択データｑ０は、用紙Ｓにドットを形成しない場合において、スイッチ制御信号ＳＷとなる選択データである。選択データｑ１は、小ドット用の選択データである。つまり、選択データｑ１は、用紙Ｓに小ドットを形成する場合において、スイッチ制御信号ＳＷとなる選択データである。同様に、選択データｑ２は中ドット用の選択データ、選択データｑ３は大ドット用の選択データである。従って、デコーダ８３は、画素データＳＩがドット無しを示すデータ［００］であった場合、選択データｑ０をスイッチ制御信号ＳＷとし、小ドットの形成を示すデータ［０１］であった場合、選択データｑ１をスイッチ制御信号ＳＷとする。そして、中ドットや大ドットの形成も同様である。

また、制御ロジック８４は、選択データｑ０〜ｑ３の内容を、ラッチ信号ＬＡＴやチェンジ信号ＣＨによって定められるタイミングで更新する。例えば、選択データｑ０については、ラッチ信号ＬＡＴがＨレベルになったタイミングから１番目のチェンジ信号ＣＨがＨレベルになるまでの期間（期間Ｔ１に対応する。）においてデータ［０］である。そして、１番目のチェンジ信号ＣＨがＨレベルになったタイミングから２番目のチェンジ信号ＣＨがＨレベルになるまでの期間（期間Ｔ２に対応する。）においてデータ［０］である。同様に、２番目のチェンジ信号ＣＨがＨレベルになったタイミングから次の繰り返し周期Ｔのラッチ信号ＬＡＴがＨレベルになるまでの期間（期間Ｔ３に対応する。）においてデータ［０］である。同様に、選択データｑ１については、データが［０］，［１］，［０］の順で更新され、選択データｑ２については、データが［１］，［１］，［０］の順で更新され、選択データｑ３については、データが［１］，［１］，［１］の順で更新される。

デコーダ８３から出力されたスイッチ制御信号ＳＷは、ヘッド側スイッチ８５に入力される。このヘッド側スイッチ８５は、オン期間において主駆動信号ＣＯＭをピエゾ素子ＰＺＴへ印加させる。このため、ヘッド側スイッチ８５の入力側には、駆動信号生成回路５０からの主駆動信号ＣＯＭが印加され、ヘッド側スイッチ８５の出力側にはピエゾ素子ＰＺＴが接続されている。そして、スイッチ制御信号ＳＷがデータ［１］の場合、ヘッド側スイッチ８５がオン状態となって、主駆動信号ＣＯＭがピエゾ素子ＰＺＴに印加される。また、スイッチ制御信号ＳＷがデータ［０］の場合、ヘッド側スイッチ８５がオフ状態となるので、主駆動信号ＣＯＭはピエゾ素子ＰＺＴに印加されない。前述したように、ピエゾ素子ＰＺＴは主駆動信号ＣＯＭの印加が停止された場合において停止直前の電位を維持する。従って、主駆動信号ＣＯＭの印加が停止されている期間において、ピエゾ素子ＰＺＴは主駆動信号ＣＯＭの印加が停止される直前の変形状態を維持する。

＜検出器群＞
検出器群６０は、プリンタ１の状況を監視するためのものである。図３Ａ、図３Ｂに示すように、この検出器群６０には、リニア式エンコーダ６１、ロータリー式エンコーダ６２、紙検出器６３、及び紙幅検出器６４が含まれている。リニア式エンコーダ６１は、キャリッジＣＲのキャリッジ移動方向の位置を検出するためのものである。ロータリー式エンコーダ６２は、搬送ローラ２３の回転量を検出するためのものである。紙検出器６３は、印刷される用紙Ｓを検出するためのものである。紙幅検出器６４は、印刷される用紙Ｓの幅を検出するためのものである。

＜プリンタ側コントローラ＞
プリンタ側コントローラ７０は、プリンタ１が有する各部を制御するものである。例えば、プリンタ側コントローラ７０は、所定の搬送量で用紙Ｓを搬送させる動作と、キャリッジＣＲ（ヘッド４１）を移動させながら断続的にインクを吐出させる動作とを交互に行わせることで、用紙Ｓに画像を印刷させている。このため、プリンタ側コントローラ７０は、搬送モータ２２の回転量を制御することによって用紙Ｓの搬送を制御する。また、プリンタ側コントローラ７０は、キャリッジモータ３１の回転を制御することによってキャリッジＣＲの移動を制御する。さらに、画素データＳＩをヘッド制御部ＨＣへ出力することで、インクを吐出させるための制御を行う。加えて、プリンタ側コントローラ７０は、主駆動信号ＣＯＭ用の生成情報としてのＤＡＣ値（電位指定情報、後述する。）を駆動信号生成回路５０へ出力する制御も行っている。

このプリンタ側コントローラ７０は、図２に示すように、インタフェース部７１と、ＣＰＵ７２と、メモリ７３と、制御ユニット７４とを有する。インタフェース部７１は、外部装置であるコンピュータ１１０との間でデータの受け渡しを行う。ＣＰＵ７２は、プリンタ１の全体的な制御を行うための演算処理装置である。メモリ７３は、ＣＰＵ７２のプログラムを格納する領域や作業領域等を確保するためのものであり、ＲＡＭ、ＥＥＰＲＯＭ、ＲＯＭ等の記憶素子によって構成される。そして、ＣＰＵ７２は、メモリ７３に記憶されているコンピュータプログラムに従って各制御対象部を制御する。例えば、ＣＰＵ７２は、制御ユニット７４を介して用紙搬送機構２０やキャリッジ移動機構３０を制御する。例えば、搬送モータ２２やキャリッジモータ３１に対する制御信号を出力する。また、ＣＰＵ７２は、ヘッド４１の動作を制御するためのヘッド制御信号（クロックＣＬＫ，画素データＳＩ，ラッチ信号ＬＡＴ，チェンジ信号ＣＨ，図６を参照。）をヘッド制御部ＨＣへ出力したり、ＤＡＣ値やＰＷＭ制御信号を駆動信号生成回路５０へ出力したりする。

＜駆動信号生成回路＞
主駆動信号ＣＯＭを生成する駆動信号生成回路５０について説明する。図８Ａは、駆動信号生成回路５０の一例について説明したものである。この駆動信号生成回路５０は、同図に示すように、波形生成回路９１と、電流増幅回路９２とを有している。図８Ｂは、波形生成回路９１に入力されるＤＡＣ値と、波形生成回路９１から出力される出力電圧との関係を説明する図である。

波形生成回路９１は、Ｄ／Ａ変換器９１１と、電圧増幅回路９１２とを有している。Ｄ／Ａ変換器９１１は、ＤＡＣ値に応じたアナログ信号ＡＮＧを出力する回路である。このＤＡＣ値は、電圧増幅回路９１２から出力させる電圧（以下、出力電圧ともいう。）を指示するための情報であり、メモリ７３に記憶された波形データに基づき、ＣＰＵ７２から出力される。本実施形態において、ＤＡＣ値は１０ビットのデータによって構成されているが、便宜上、図では１６進数で示している。

電圧増幅回路９１２は、Ｄ／Ａ変換器９１１からのアナログ信号ＡＮＧを、ピエゾ素子ＰＺＴの動作に適した電圧まで増幅する。本実施形態の電圧増幅回路９１２では、Ｄ／Ａ変換器９１１からの出力電圧を、最大４０数Ｖまで増幅する。そして、増幅後の出力電圧は、基準信号ＳＱとして電流増幅回路９２に向けて出力される。

例えば、ＣＰＵ７２からＤ／Ａ変換器９１１に入力されたＤＡＣ値が１６進数で「２４Ｅｈ」の場合（２進数で「１００１００１１１０」の場合）、電圧増幅回路９１２で増幅された後の出力電圧は２５Ｖとなる。また、ＣＰＵ７２からＤ／Ａ変換器９１１に入力されたＤＡＣ値が１６進数で「０ｈ」の場合（２進数で「００００００００００」の場合）、電圧増幅回路９１２で増幅された後の出力電圧は１．４Ｖとなり、入力されたＤＡＣ値が１６進数で「３ＦＦ」の場合（２進数で「１１１１１１１１１１」の場合）、電圧増幅回路９１２で増幅された後の出力電圧は４２．３２Ｖとなる。すなわち、波形生成回路９１の最低出力電圧は１．４Ｖであり、ＣＰＵ７２から入力されるＤＡＣ値が１つ大きくなると、波形生成回路９１の出力電圧が０．０４Ｖだけ上昇する。

図９は、Ｄ／Ａ変換器９１１によるアナログ信号ＡＮＧの生成を説明するための概念図である。図９の例において、ＣＰＵ７２は、タイミングｔ（ｎ）で電位Ｖ１に対応するＤＡＣ値を出力する。これにより、更新周期τ（ｎ）にて、Ｄ／Ａ変換器９１１から出力されるアナログ信号ＡＮＧは電位Ｖ１となる。そして、更新周期τ（ｎ＋４）までは、電位Ｖ１に対応するＤＡＣ値が順次出力される。このため、アナログ信号ＡＮＧは電位Ｖ１を維持する。また、タイミングｔ（ｎ＋５）では、電位Ｖ２に対応するＤＡＣ値が出力される。これにより、更新周期τ（ｎ＋５）にて、アナログ信号ＡＮＧは電位Ｖ１から電位Ｖ２へと下降する。同様に、タイミングｔ（ｎ＋６）では、電位Ｖ３に対応するＤＡＣ値が出力される。これにより、更新周期τ（ｎ＋６）にて、アナログ信号ＡＮＧは電位Ｖ２から電位Ｖ３へ下降する。以下同様にしてＤＡＣ値が出力されるため、アナログ信号ＡＮＧの電位は次第に下降する。そして、更新周期τ（ｎ＋１０）にてアナログ信号ＡＮＧは電位Ｖ４となる。このようなＤ／Ａ変換器９１１を有する波形生成回路９１を用いた場合、ＤＡＣ値を指定によってアナログ信号ＡＮＧの電位を変更できるので、吐出させるインクに適した主駆動信号ＣＯＭを容易に生成することができる。

電流増幅回路９２は、図８Ａに示すように、多数のピエゾ素子ＰＺＴが支障なく動作できるように、十分な電流を供給するための回路である。電流増幅回路９２は、トランジスタ対９２１を有する。そして、このトランジスタ対９２１は、互いのエミッタ端子同士が接続されたＮＰＮ型のトランジスタＱ１とＰＮＰ型のトランジスタＱ２を有する。ＮＰＮ型のトランジスタＱ１は、駆動信号の電圧上昇時に動作するトランジスタである。このＮＰＮ型のトランジスタＱ１は、そのコレクタ端子が電源側に接続され、またエミッタ端子が駆動信号の出力信号線側に接続されている。ＰＮＰ型のトランジスタＱ２は、電圧降下時に動作するトランジスタである。ＰＮＰ型のトランジスタＱ２は、そのコレクタ端子が接地（アース）側に接続され、またそのエミッタ端子が駆動信号の出力信号線側に接続されている。なお、ＮＰＮ型のトランジスタＱ１とＰＮＰ型のトランジスタＱ２のエミッタ同士が接続されている部分の電圧（主駆動信号ＣＯＭの電圧）は、符号ＦＢで示すように、電圧増幅回路９１２へフィードバックされている。

そして、この電流増幅回路９２は、波形生成回路９１からの出力電圧によって動作が制御される。例えば、出力電圧が上昇状態にあると、基準信号ＳＱによってＮＰＮ型のトランジスタＱ１がオン状態となる。これに伴い、電流Ｉ１が流れて、主駆動信号ＣＯＭの電圧も上昇する。一方、出力電圧が降下状態にあると、基準信号ＳＱによってＰＮＰ型のトランジスタＱ２がオン状態となる。これに伴い、電流Ｉ２が流れて、主駆動信号ＣＯＭの電圧も降下する。なお、出力電圧が一定である場合、ＮＰＮ型のトランジスタＱ１もＰＮＰ型のトランジスタＱ２もオフ状態となる。その結果、主駆動信号ＣＯＭは一定電圧となる。

なお、トランジスタＱ１、Ｑ２のベース端子は、トランジスタの「制御端子」に相当する。また、トランジスタＱ１、Ｑ２のエミッタ端子は、トランジスタの「出力端子」に相当する。また、トランジスタＱ１、Ｑ２のコレクタ端子は、トランジスタの「電流供給端子」に相当する。

また、ここでは、トランジスタとして、ＮＰＮ型のトランジスタＱ１およびＰＮＰ型のトランジスタＱ２の２種類のバイポーラトランジスタを備えた場合を例にして説明したが、電流増幅回路９２にあっては、トランジスタとして、電界効果トランジスタ（ＦＥＴ：field effect transistor）を備えていても良い。この場合、電界効果トランジスタ（ＦＥＴ）のゲートが「制御端子」に相当する。また、電界効果トランジスタ（ＦＥＴ）のソースが「出力端子」に相当する。また、電界効果トランジスタ（ＦＥＴ）のドレインが「電流供給端子」に相当する。この他、トランジスタとして基準信号ＳＱを増幅して主駆動信号を生成するようなトランジスタであれば、どのようなタイプのトランジスタであっても良い。

＝＝＝従来の問題点＝＝＝
ところで、このような駆動信号生成回路５０にあっては、次のような問題があった。すなわち、トランジスタ対９２１のトランジスタＱ１、Ｑ２における消費電力が大きいという問題があった。これは、トランジスタＱ１、Ｑ２をそれぞれ正常に動作させるために、トランジスタＱ１のコレクタ端子が主駆動信号ＣＯＭの最大電位よりも高い電位に設定され、また、トランジスタＱ２のコレクタ端子が主駆動信号ＣＯＭの最小電位よりも低い電位に設定されていたためである。各トランジスタＱ１、Ｑ２の消費電力は、主に、コレクタ電流と、コレクタ−エミッタ間の電圧との積によって決まる。主駆動信号ＣＯＭの電位変化によって、コレクタ端子とエミッタ端子との間の電位差が大きくなると、トランジスタＱ１またはトランジスタＱ２における消費電力が増大し、トランジスタＱ１またはトランジスタＱ２の発熱によって高温状態になるなどの不具合が生じることがあった。

＝＝＝解決方法＝＝＝
本実施形態では、このような問題を解決するために、補助駆動信号を生成する補助駆動信号生成回路を備え、この補助駆動信号生成回路により生成した補助駆動信号を、駆動信号生成回路５０のトランジスタＱ１、Ｑ２のコレクタ端子に供給し、これにより、トランジスタＱ１、Ｑ２の消費電力の低減を図る。ここで補助駆動信号とは、トランジスタＱ１、Ｑ２の消費電力を低減するために生成される信号である。ここでは、補助駆動信号として、トランジスタＱ１、Ｑ２のベース端子に入力される基準信号ＳＱの信号レベルの変動に先行して電位が変動するような信号を生成する。すなわち、基準信号ＳＱの信号波形に近似した信号波形を有する信号を補助駆動信号として生成する。補助駆動信号生成回路が、このような補助駆動信号を生成してトランジスタＱ１、Ｑ２のコレクタ端子に供給することで、トランジスタＱ１、Ｑ２のコレクタ端子と、トランジスタＱ１、Ｑ２のエミッタ端子との間の電位差を小さくすることができる。これによって、トランジスタＱ１、Ｑ２の消費電力の低減を図ることができる。

＝＝＝補助駆動信号＝＝＝
ここで、補助駆動信号生成回路により生成される補助駆動信号の一例について説明する。図１０は、補助駆動信号ＳＶと基準信号ＳＱの各信号波形の一例について示したものである。

基準信号ＳＱは、圧電素子、ここでは各ノズル♯１〜♯１８０に各々設けられたピエゾ素子を動作させるための信号のことである。本実施形態の基準信号ＳＱは、同図に示すように、最小電位ＶＬから中間電位ＶＭにかけて直線的に徐々に電位が上昇する第１区間Ｐ１と、中間電位ＶＭが保持される第２区間Ｐ２と、中間電位ＶＭから最大電位ＶＨにかけて直線的に徐々に電位が上昇する第３区間Ｐ３と、最大電位ＶＨが保持される第４区間Ｐ４と、最大電位ＶＨから最小電位ＶＬにかけて急激に電位が降下する第５区間Ｐ５と、最小電位ＶＬが保持される第６区間Ｐ６とを有する。ここで、最小電位ＶＬ、中間電位ＶＭおよび最大電位ＶＨは、それぞれ所定の電位となっている。基準信号ＳＱは、これら第１区間Ｐ１〜第６区間Ｐ６を１周期として、当該周期を繰り返して生成される。

一方、補助駆動信号ＳＶは、トランジスタＱ１、Ｑ２の各コレクタ端子と、トランジスタＱ１、Ｑ２の各エミッタ端子との間の電位差を小さくするために、補助駆動信号生成回路５２により生成される信号である。ここで生成される補助駆動信号ＳＶは、基準信号ＳＱの電位の変動に先行して電位が変動するような信号として生成される。つまり、補助駆動信号ＳＶの信号波形は、基準信号ＳＱの信号波形に応じて形成されている。

ここで、補助駆動信号ＳＶは、基準信号ＳＱの最小電位ＶＬよりも若干低い第１電位Ｖ１から、基準信号ＳＱの中間電位ＶＭよりも若干高い第２電位Ｖ２へと徐々に電位が上昇する第１区間Ｄ１と、第２電位Ｖ２が保持される第２区間Ｄ２と、第２電位Ｖ２から、基準信号ＳＱの最大電位ＶＨよりも若干高い第３電位Ｖ３へと徐々に電位が上昇する第３区間Ｄ３と、第３電位Ｖ３が保持される第４区間Ｄ４と、第３電位Ｖ３から徐々に電位が降下して第１電位Ｖ１よりも低い電位Ｖ４に到達する第５間Ｄ５と、基準信号ＳＱの最小電位ＶＬよりも低い電位が保持される第６区間Ｄ６とを有する。

第１区間Ｄ１は、基準信号ＳＱの第１区間Ｐ１に対応して形成されている。また、第２区間Ｄ２は、基準信号ＳＱの第２区間Ｐ２に対応して形成されている。また、第３区間Ｄ３は、基準信号ＳＱの第３区間Ｐ３に対応して形成されている。また、第４区間Ｄ４は、基準信号ＳＱの第４区間Ｐ４に対応して形成されている。また、第５区間Ｄ５は、基準信号ＳＱの第５区間Ｐ５に対応して形成されている。また、第６区間Ｄ６は、基準信号ＳＱの第６区間Ｐ６に対応して形成されている。

第１区間Ｄ１〜第４区間Ｄ４では、補助駆動信号ＳＶの電位が、基準信号ＳＱの電位よりも若干高くなるように形成されている。一方、第５区間Ｄ５〜第６区間Ｄ６では、補助駆動信号ＳＶの電位が、基準信号ＳＱの電位よりも若干低くなるように形成されている。これは、次の理由からである。すなわち、第１区間Ｄ１〜第４区間Ｄ４の間では、トランジスタ対９２１のうちのＮＰＮ型のトランジスタＱ１を動作させるからである。ＮＰＮ型のトランジスタＱ１を動作させるためには、基準信号ＳＱの電位よりも高い電位の信号を補助駆動信号ＳＶとしてトランジスタＱ１のコレクタ端子に供給する必要がある。また、第５区間Ｄ５〜第６区間Ｄ６の間では、トランジスタ対９２１のうちのＰＮＰ型のトランジスタＱ２を動作させるからである。ＰＮＰ型のトランジスタＱ２を動作させるためには、基準信号ＳＱの電位よりも低い電位の信号を補助駆動信号ＳＶとしてトランジスタＱ２のコレクタ端子に供給する必要がある。

このような波形の補助駆動信号ＳＶが生成されることによって、補助駆動信号ＳＶが入力されるトランジスタＱ１、Ｑ２のコレクタ端子と、基準信号ＳＱが入力されるトランジスタＱ１、Ｑ２のエミッタ端子との間の電位差を小さくすることができる。これによって、トランジスタＱ１、Ｑ２にて発生する消費電力の抑制を図ることができる。

＝＝＝補助駆動信号生成回路＝＝＝
次に、このような補助駆動信号ＳＶを生成する補助駆動信号生成回路の一例について説明する。この補助駆動信号生成回路は、インダクタンスとコンデンサとが直列に接続されたＬＣ共振回路を有する。そして、この補助駆動信号生成回路は、そのＬＣ共振回路の共振によって、補助駆動信号を生成する。具体的には、この補助駆動信号生成回路では、インダクタンスを通じてコンデンサに電流を供給し、コンデンサを徐々に充電する。そして、この充電によってコンデンサに蓄積された電荷をインダクタンスを通じて放出してコンデンサを放電させる。コンデンサの端子間電圧が補助駆動信号として、駆動信号生成回路のトランジスタＱ１、Ｑ２のコレクタ端子に供給される。これによって、この補助駆動信号生成回路は、トランジスタＱ１、Ｑ２のベース端子に入力される基準信号ＳＱの信号波形の信号レベルの変動に先行して電位が変動するような信号を生成する。

＜具体的な回路構成＞
図１１は、この補助駆動信号生成回路５２の一実施形態について説明したものである。この補助駆動信号生成回路５２は、コンデンサＣ１、Ｃ２、Ｃ３、Ｃ４と、インダクタンスＬ１、Ｌ２、Ｌ３と、スイッチ素子Ｍ１、Ｍ２、Ｍ３と、ダイオードＤ１、Ｄ２、Ｄ３、Ｄ４、Ｄ５と、抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４とを備えている。ここで、スイッチ素子Ｍ１、Ｍ２、Ｍ３は、電界効果トランジスタ（ＦＥＴ）により構成されている。詳しくは、スイッチ素子Ｍ１、Ｍ２は、Ｐチャネル型電界効果トランジスタにより構成されている。一方、スイッチ素子Ｍ３は、Ｎチャネル型電界効果トランジスタにより構成されている。また、スイッチ素子Ｍ１、Ｍ２は、第１のスイッチ素子に相当する。また、スイッチ素子Ｍ３は、第２のスイッチ素子に相当する。また、ダイオードＤ１、Ｄ２、Ｄ３、Ｄ４、Ｄ５は、ショットキバリアダイオードにより構成されている。

なお、図中のコンデンサＣｚは、圧電素子（ピエゾ素子）の静電容量を示す。つまり、本実施形態では、ノズル♯１〜♯１８０に設けられたピエゾ素子に対して１つの駆動信号生成回路５０により主駆動信号ＣＯＭを生成するから、コンデンサＣｚは、１〜１８０個分のピエゾ素子の静電容量を表わす。コンデンサＣｚの静電容量は、インクを吐出するノズルの数に応じてその都度、変動する。また、図中のＩＮ１、ＩＮ２、ＩＮ３は、それぞれ各スイッチ素子Ｍ１、Ｍ２、Ｍ３をＯＮ／ＯＦＦするための信号である。

スイッチ素子Ｍ１、インダクタンスＬ１、インダクタンスＬ３およびスイッチ素子Ｍ３は、電源（ここでは、４２Ｖ）側と、アース（接地）側との間に順に直列に接続されて介設されている。スイッチ素子Ｍ２とインダクタンスＬ２とは、相互に直列に接続されて、スイッチ素子Ｍ１およびインダクタンスＬ１に対して並列に接続されている。また、コンデンサＣ４は、インダクタンスＬ３およびスイッチ素子Ｍ３に対して並列に接続されている。

さらに、スイッチ素子Ｍ１とインダクタンスＬ１との間と、アース（接地）側との間には、ダイオードＤ１が介設されている。ここで、ダイオードＤ１は、そのカソード端子がスイッチ素子Ｍ１とインダクタンスＬ１との間に接続され、また、そのアノード端子がアース（接地）側に接続されている。また、スイッチ素子Ｍ２とインダクタンスＬ２との間と、アース（接地）との間には、ダイオードＤ２が介設されている。ここで、ダイオードＤ２は、そのカソード端子がスイッチ素子Ｍ２とインダクタンスＬ２との間に接続され、また、そのアノード端子がアース（接地）側に接続されている。また、インダクタンスＬ３とスイッチ素子Ｍ３との間と、電源（ここでは、４２Ｖ）側との間には、ダイオードＤ５が介設されている。ここで、ダイオードＤ５は、そのカソード端子が電源（ここでは、４２Ｖ）側に接続され、そのアノード端子がインダクタンスＬ３とスイッチ素子Ｍ３との間に接続されている。

インダクタンスＬ１とインダクタンスＬ２とは、定数が異なり、インダクタンスＬ１の方が大きい。したがって、後に説明するように、コンデンサＣ４と共振する場合は、インダクタンスＬ１を用いた場合の方が、共振周期が長い。なお、ここでは、インダクタンスＬ３はインダクタンスＬ２と同一のインダクタンスである。

またさらに、インダクタンスＬ１に対しては、抵抗Ｒ１およびコンデンサＣ１が直列に接続されて、インダクタンスＬ１に並列に接続されている。また、インダクタンスＬ２に対しては、抵抗Ｒ２およびコンデンサＣ２が直列に接続されて、インダクタンスＬ２に並列に接続されている。また、インダクタンスＬ３に対しては、抵抗Ｒ３およびコンデンサＣ３が直列に接続されて、インダクタンスＬ３に並列に接続されている。これら抵抗Ｒ１、Ｒ２、Ｒ３およびコンデンサＣ１、Ｃ２、Ｃ３は、各インダクタンスＬ１、Ｌ２、Ｌ３に流れる電流が切れたとき、電流の変化（ｄＩ／ｄｔ）による各インダクタンスＬ１、Ｌ２、Ｌ３の端子間電圧が突然０になろうとするが、実際には浮遊容量があるので高い周波数で各インダクタンスＬ１、Ｌ２、Ｌ３の端子間電圧は振動する。この振動のコンデンサＣ１、Ｃ２、Ｃ３で振動の周波数を下げるとともに、抵抗Ｒ１、Ｒ２、Ｒ３で振動をすばやく減衰させるために設けられている。つまり、抵抗Ｒ１およびコンデンサＣ１は、インダクタンスＬ１の端子間電圧の振動を抑制するために設けられている。また、抵抗Ｒ２およびコンデンサＣ２は、インダクタンスＬ２の端子間電圧の振動を抑制するために設けられている。また、抵抗Ｒ３およびコンデンサＣ３は、インダクタンスＬ３の端子間電圧の振動を抑制するために設けられている。

そして、コンデンサＣ４の電源側の端子が、ダイオードＤ３、Ｄ４を介して、トランジスタＱ１およびトランジスタＱ２のコレクタ端子にそれぞれ接続されている。つまり、コンデンサＣ４の端子間電圧が補助駆動信号ＳＶとして、トランジスタＱ１およびトランジスタＱ２のコレクタ端子に入力されるようになっている。ダイオードＤ３は、コンデンサＣ４の電源側の端子と、トランジスタＱ１のコレクタ端子との間に介設されている。詳しくは、ダイオードＤ３は、そのアノード端子がコンデンサＣ４の電源側の端子に接続され、また、そのカソード端子がトランジスタＱ１のコレクタ端子に接続されている。また、ダイオードＤ４は、コンデンサＣ４の電源側の端子と、トランジスタＱ２のコレクタ端子との間に介設されている。詳しくは、ダイオードＤ４は、そのアノード端子がトランジスタＱ２のコレクタ端子に接続され、またそのカソード端子がコンデンサＣ４の電源側の端子に接続されている。これらダイオードＤ３、Ｄ４は、トランジスタＱ１、Ｑ２の各コレクタ端子と、コンデンサＣ４の電源側の端子との間を流れる電流の方向を規定している。

スイッチ素子Ｍ１がＯＮになると、インダクタンスＬ１に電流が流れて、コンデンサＣ４に電荷が蓄積され、コンデンサＣ４が充電される。したがって、コンデンサＣ４の端子間電圧は、徐々に上昇する。すなわち、インダクタンスＬ１とコンデンサＣ４とは、ＬＣ共振回路を構成している。そして、スイッチ素子Ｍ２がＯＮになると、インダクタンスＬ２に電流が流れて、コンデンサＣ４に電荷が蓄積され、コンデンサＣ４が充電される。これにより、コンデンサＣ４の端子間電圧は、徐々に上昇する。すなわち、インダクタンスＬ２とコンデンサＣ４とは、ＬＣ共振回路を構成している。一方、スイッチ素子Ｍ３がＯＮになると、コンデンサＣ４からインダクタンスＬ３を通じて電流が流れて、コンデンサＣ４から電荷が放出される。つまり、コンデンサＣ４は放電される。これにより、コンデンサＣ４の端子間電圧は、徐々に降下する。すなわち、インダクタンスＬ３とコンデンサＣ４とは、ＬＣ共振回路を構成している。

＜補助駆動信号の生成方法＞
次に、この補助駆動信号生成回路５２による補助駆動信号ＳＶの生成方法について説明する。図１２は、補助駆動信号ＳＶの生成方法について説明したものである。ここでは、図１１を参照しながら補助駆動信号ＳＶの生成方法について説明する。

まず、第１区間Ｄ１について説明する。第１区間Ｄ１は、第１区間Ｐ１に対応しているが、第１区間Ｐ１は二つの場合に用いられる。すなわち、（１）印字をしていないときは、補助駆動信号ＳＶはグランドレベル、基準信号ＳＱは電位ＶＬにしておくが、基準信号ＳＱを図６の繰返し周期の開始時の電位である電位ＶＭまで持ち上げてやる。（２）図６の区間Ｔ１、Ｔ２、Ｔ３の終了前に、基準信号ＳＱは、電位ＶＬから電位ＶＭに上昇させる。

第１区間Ｄ１においては、ここでは、スイッチ素子Ｍ１をＯＮにする（図１２参照）。このスイッチ素子Ｍ１のＯＮは、基準信号ＳＱの電位が最小電位ＶＬから中間電位ＶＭへと上昇を開始する動作に対応して行うものである。スイッチ素子Ｍ１をＯＮするタイミングは、基準信号ＳＱの電位が上昇を開始するタイミングよりも若干早いタイミングに設定される。他のスイッチ素子Ｍ２およびスイッチ素子Ｍ３については、ここではＯＦＦのままにしておく。スイッチ素子Ｍ１をＯＮにすると、図１１に示すように、電源側（ここでは、４２Ｖ）からスイッチ素子Ｍ１を通じてインダクタンスＬ１に電流が流れて、コンデンサＣ４に電流が供給される。このため、コンデンサＣ４には、電荷が蓄積されて、コンデンサＣ４が充電される。これにより、コンデンサＣ４の端子間電圧（以降、ここでは『Ｃ電位』という）が、基準信号ＳＱの電位の変動に先行して徐々に上昇する。

スイッチ素子Ｍ１は、ＯＮされてから所定時間Ｔ１を経過した後、ＯＦＦされる。スイッチ素子Ｍ１がＯＦＦにされた後であっても、インダクタンスＬ１には、電流が流れ続ける。これは、インダクタンスＬ１に蓄えられた電流を流そうとするエネルギーによるものである。インダクタンスＬ１に流れる電流は、ダイオードＤ１を通じて接地側から供給される。これにより、コンデンサＣ４には、スイッチ素子Ｍ１がＯＦＦにされた後も電流が供給されて、コンデンサＣ４の端子間電圧（『Ｃ電位』）は、さらに上昇する。

その後、インダクタンスＬ１に流れる電流の大きさは徐々に小さくなる。このため、コンデンサＣ４の端子間電圧（『Ｃ電位』）は徐々に安定した状態へと移行する。このようにして、補助駆動信号ＳＶの信号波形の第１区間Ｄ１が形成される（図１２参照）。なお、ここで、インダクタンスＬ１に流れる電流が切れたとき、電流の変化率（ｄＩ／ｄｔ）が急激に０になり、インダクタンスＬ１の電源側の端子に大きな電位変動（アース→『Ｃ電位』）が生じても、抵抗Ｒ１およびコンデンサＣ１により、インダクタンスＬ１の端子間電圧の振動を抑制することができる。

そして、コンデンサＣ４の端子間電圧（『Ｃ電位』）は、しばらくの間、一定（電位Ｖ２）に保持される。これにより、補助駆動信号ＳＶの信号波形の第２区間Ｄ２が形成される（図１２参照）。第２区間Ｄ２は状況において長さが変わってもよい。すなわち、印字をしていないときの基準信号ＳＱの電位ＶＬから、繰返し周期Ｔの開始時の電位である電位ＶＭまで持ち上げてやるときと、各区間Ｔ１、Ｔ２、Ｔ３の境界のそれぞれの平坦部の長さは異なってもかまわない。

その後、スイッチ素子Ｍ２がＯＮされる。スイッチ素子Ｍ２は、基準信号ＳＱの電位が中間電位ＶＭから最大電位ＶＨへと上昇を開始する前に先行してＯＮされる（図１２参照）。このようにスイッチ素子Ｍ２がＯＮされると、電源側（ここでは、４２Ｖ）からスイッチ素子Ｍ２を通じてインダクタンスＬ２に電流が流れて、コンデンサＣ４に電流が供給される。このため、コンデンサＣ４には、電荷が蓄積されて、コンデンサＣ４が充電される。コンデンサＣ４の端子間電圧（『Ｃ電位』）は、基準信号ＳＱの電位の変動に先行してさらに上昇する。ここで、インダクタンスＬ２は、インダクタンスＬ１より小さいインダクタンスなので、コンデンサＣ４との共振周期が短い。すなわち、第３区間Ｄ３の『Ｃ電位』の立ち上がり方が第１区間Ｄ１より急峻である。このようにしているのは、基準信号ＳＱが、第３区間Ｐ３が第１区間Ｐ１より急峻であるためである。

スイッチ素子Ｍ２は、ＯＮされてから所定時間Ｔ２を経過した後、ＯＦＦされる。スイッチ素子Ｍ１がＯＦＦにされた後であっても、インダクタンスＬ２には、電流が流れ続ける。これは、インダクタンスＬ２に蓄えられた電流を流そうとするエネルギーによるものである。インダクタンスＬ１に流れる電流は、ダイオードＤ２を通じて接地側から供給される。これにより、コンデンサＣ４には、スイッチ素子Ｍ２がＯＦＦにされた後も電流が供給され、コンデンサＣ４の端子間電圧（『Ｃ電位』）はさらに上昇する。

インダクタンスＬ２に流れる電流の大きさは徐々に小さくなり、コンデンサＣ４の端子間電圧（『Ｃ電位』）は徐々に安定した状態へと移行する。その後、コンデンサＣ４の端子間電圧（『Ｃ電位』）は、一定に保持される。このようにして、補助駆動信号ＳＶの信号波形の第３区間Ｄ３が形成される（図１２参照）。なお、ここで、インダクタンスＬ２に流れる電流が切れたとき、電流の変化率（ｄＩ／ｄｔ）が急激に０になり、インダクタンスＬ２の電源側の端子に大きな電位変動（アース→『Ｃ電位』）が生じても、抵抗Ｒ２およびコンデンサＣ２により、インダクタンスＬ２の端子間電圧の振動を抑制することができる。

そして、コンデンサＣ４の端子間電圧（『Ｃ電位』）は、しばらくの間、一定に保持される。これにより、補助駆動信号ＳＶの信号波形の第４区間Ｄ４が形成される（図１２参照）。

その後、スイッチ素子Ｍ３がＯＮされる。スイッチ素子Ｍ３は、基準信号ＳＱの電位が最大電位ＶＨから最小電位ＶＬへと降下を開始する前に先行してＯＮされる（図１２参照）。このようにスイッチ素子Ｍ３がＯＮされると、コンデンサＣ４に蓄積された電荷がインダクタンスＬ３に電流として流れ込んで、当該インダクタンスＬ３を経由して接地側へと放出される。これにより、コンデンサＣ４は徐々に放電されて、コンデンサＣ４の端子間電圧（『Ｃ電位』）は、基準信号ＳＱの電位の変動に先行して急激に降下する。

スイッチ素子Ｍ３は、ＯＮされてから所定時間Ｔ３を経過した後、ＯＦＦされる。スイッチ素子Ｍ３がＯＦＦにされた後であっても、インダクタンスＬ３には、電流が流れ続ける。これは、インダクタンスＬ３に蓄えられた電流を流そうとするエネルギーによるものである。インダクタンスＬ３に流れる電流は、ダイオードＤ５を通じて電源側（ここでは、４２Ｖ）へと放出される。

そして、インダクタンスＬ３に流れる電流の大きさは徐々に小さくなり、コンデンサＣ４の端子間電圧（『Ｃ電位』）は徐々に安定した状態へと移行する。このようにして、補助駆動信号ＳＶの信号波形の第５区間Ｄ５が形成される（図１２参照）。なお、ここで、インダクタンスＬ３に流れる電流が切れたとき、電流の変化率（ｄＩ／ｄｔ）が急激に０になり、インダクタンスＬ３のアース（接地）側の端子に大きな電位変動（電源（＋４２Ｖ）→『Ｃ電位』）が生じても、抵抗Ｒ３およびコンデンサＣ３により、インダクタンスＬ３の端子間電圧の振動を抑制することができる。

その後、コンデンサＣ４の端子間電圧（『Ｃ電位』）は、再び第１区間Ｄ１が始まるまでの間、基準信号ＳＱの最小電位ＶＬよりも低い電位からグランドレベルに徐々に上がっており、補助駆動信号ＳＶの信号波形の第６区間Ｄ６が形成される（図１２参照）。第６区間Ｄ６は本来、補助駆動信号が常にグランドレベルであることが望ましいが、インダクタンスやキャパシタンスの定数の精度や、スイッチ素子Ｍ１、Ｍ２、Ｍ３のＯＮ時間Ｔ１、Ｔ２、Ｔ３の時間の精度、更に避けることの出来ないコンデンサＣｚの変化（吐出ノズル数により大きく変化する）により、常にちょうどグランドレベルにするのは難しい。したがって、ほぼ、グランドレベルにする。その際、コンデンサＣｚが最大の時に、ちょうどグランドレベルに出来ればよい。そうすれば、コンデンサＣｚが最大でない場合、第５区間Ｄ５の終了時に補助駆動信号ＳＶはグランドより低くなる（コンデンサＣｚが大きい場合、コンデンサＣｚがコンデンサＣ４に対して並列についているのに近い効果を示すため、コンデンサＣ４から電流が流れにくくなり、第５区間Ｄ５での補助駆動信号ＳＶの電位は上がる。逆に小さい場合は、補助駆動信号ＳＶがマイナス側に振れる）。補助駆動信号ＳＶがグランドレベルより下がると、ダイオードＤ１、インダクタンスＬ１を通して電流がグランドよりコンデンサＣ４に流れ込み、補助駆動信号ＳＶの電位がグランドレベルに徐々に近づく。このようにして、第６区間Ｄ６の終了時、したがって、第１区間Ｄ１の開始時の補助駆動信号ＳＶの電位を適切な範囲に収めることが出来る。

このような補助駆動信号ＳＶが、トランジスタＱ１、Ｑ２のコレクタ端子に入力されることで、トランジスタＱ１、Ｑ２のコレクタ端子と、トランジスタＱ１、Ｑ２のエミッタ端子との間の電位差を小さくする。これにより、トランジスタＱ１、Ｑ２の消費電力を大幅に抑えることができる。なお、補助駆動信号生成回路５２も、理想的には、インダクタンスとキャパシタとスイッチで出来た回路であり、消費電力は０である。

なお、コンデンサＣ４の静電容量は、ピエゾ素子ＰＺＴ（圧電素子）の合計の静電容量（ここでは、１８０個のピエゾ素子ＰＺＴの合計の静電容量）よりも十分に大きい方が好ましい。例えば、コンデンサＣ４の静電容量は、ピエゾ素子ＰＺＴ（圧電素子）の合計の静電容量の１０倍以上に設定されるのが好ましい。もし、コンデンサＣ４の容量が小さいと、実際に動作させるピエゾ素子ＰＺＴ（圧電素子）の数の変動により、補助駆動信号ＳＶに大きな影響が及ぼされるからである。なお、コンデンサＣ４の静電容量があまり大きく設定されると、回路素子や経路で電力ロスを招き、好ましくない。

また、スイッチ素子Ｍ１、Ｍ２，Ｍ３がそれぞれＯＮされる時間Ｔ１、Ｔ２、Ｔ３を調節することで、コンデンサＣ４の端子間電圧（『Ｃ電位』）の変動量を調節することができる。つまり、スイッチ素子Ｍ１、Ｍ２，Ｍ３がＯＮされている時間Ｔ１、Ｔ２、Ｔ３を長くすれば、コンデンサＣ４の端子間電圧（『Ｃ電位』）の変動量も大きく、補助駆動信号ＳＶの電位をダイナミックに変動させることができる。また、スイッチ素子Ｍ１、Ｍ２，Ｍ３がＯＮされている時間Ｔ１、Ｔ２、Ｔ３を短くすれば、コンデンサＣ４の端子間電圧（『Ｃ電位』）の変動量も小さく、補助駆動信号ＳＶの電位変動を抑制することができる。

また、スイッチ素子Ｍ１、Ｍ２，Ｍ３がそれぞれＯＮされるタイミングを変更することで、コンデンサＣ４の端子間電圧（『Ｃ電位』）が変動するタイミングを変更することができる。これにより、補助駆動信号ＳＶの電位が変動するタイミングを変更することができる。

また、インダクタンスＬ１、Ｌ２、Ｌ３の誘導係数の大きさを適宜変更することで、補助駆動信号ＳＶの電位変化の傾きを調整することができる。すなわち、インダクタンスＬ１、Ｌ２、Ｌ３の誘導係数を大きくすれば、補助駆動信号ＳＶの電位変化の傾きを緩くすることができる。一方、インダクタンスＬ１、Ｌ２、Ｌ３の誘導係数を小さくすれば、補助駆動信号ＳＶの電位変化の傾きを急峻にすることができる。

以上、スイッチ素子Ｍ１、Ｍ２，Ｍ３がＯＮされる時間Ｔ１、Ｔ２、Ｔ３やスイッチ素子Ｍ１、Ｍ２，Ｍ３がＯＮされるタイミング、インダクタンスＬ１、Ｌ２、Ｌ３の誘導係数の大きさを適宜変更することで、所望の信号波形を有する補助駆動信号ＳＶを生成することができる。

なお、ここでは、補助駆動信号生成回路５２が、ＬＣ共振回路のインダクタンスとして、３つのインダクタンスＬ１、Ｌ２、Ｌ３を備えていたが、インダクタンスの数については、１つであっても２つであっても良く、さらには４つ以上であっても良い。

また、コンデンサについても同様、ここでは、補助駆動信号生成回路５２が、ＬＣ共振回路のコンデンサとして、１つのコンデンサＣ４を備えていたが、コンデンサの数については、２以上であっても良い。

＝＝＝第２の補助駆動信号生成回路＝＝＝
＜問題点＞
ところで、前述した補助駆動信号ＳＶを生成する補助駆動信号生成回路５２にあっては、温度等の周辺環境による外的要因や、ヘッド４１の構成のバラツキなどによって、所望の波形とは異なる波形を有する基準信号ＳＱがトランジスタＱ１、Ｑ２のベース端子に入力されることがある。また、基準信号ＳＱが設定変更されて、波形の異なる基準信号ＳＱがトランジスタＱ１、Ｑ２のベース端子に入力されることがある。このようにトランジスタＱ１、Ｑ２のベース端子に波形の異なる基準信号ＳＱが入力されると、補助駆動信号生成回路５２により生成した補助助駆動信号ＳＶによりトランジスタＱ１、Ｑ２のコレクタ端子に十分な電流を供給することができない場合が生じた。

図１３は、トランジスタＱ１、Ｑ２のコレクタ端子に波形の異なる基準信号ＳＱが入力された場合の一例について説明したものである。補助駆動信号ＳＶは、図１２にて説明したものと同じ信号である。ここでは、基準信号ＳＱの最大電位ＶＨが『約２５Ｖ』に設定され、図１２にて説明した信号の最大電位ＶＨ（『３８（Ｖ）』）に比べて低くなっている。このように基準信号ＳＱの最大電位ＶＨが低くなった場合、補助駆動信号ＳＶの第５区間Ｄ５において、補助駆動信号ＳＶの電位が基準信号ＳＱの電位降下に先行して基準信号ＳＱの電位よりも低くなるはずが、補助駆動信号ＳＶの電位の方が基準信号ＳＱの電位よりも高くなってしまった。このため、トランジスタＱ２（ＰＮＰ型のトランジスタ）のコレクタ端子には電流が流れず、したがって、この第５区間Ｄ５においてトランジスタＱ２が所望の動作をしない期間Ｔｑが生じる。

このようにトランジスタＱ１、Ｑ２のコレクタ端子にそれぞれこれらトランジスタＱ１、Ｑ２を動作させるための所定の電位を有する補助駆動信号ＳＶが入力されなかった場合、主駆動信号ＣＯＭをきちんと生成することができず、これにより、圧電素子をスムーズに駆動させることができない。

＜解決方法＞
そこで、本実施形態の圧電素子の駆動回路にあっては、補助駆動信号生成回路５２が生成する補助駆動信号ＳＶの電位が、基準信号ＳＱに先行してスムーズに変動していない場合にトランジスタＱ１、Ｑ２のコレクタ端子に十分な電流を供給するために、前述した補助駆動信号生成回路の他に、第２の補助駆動信号生成回路を備えている。この第２の補助駆動信号生成回路は、補助駆動信号生成回路５２が生成する補助駆動信号ＳＶとは異なる別の補助駆動信号を生成する。以下、ここでは、前述した補助駆動信号生成回路５２については、「第１補助駆動信号生成回路」という。また、第２の補助駆動信号生成回路については、「第２補助駆動信号生成回路」という。また、第１補助駆動信号生成回路５２により生成される補助駆動信号ＳＶは、「第１補助駆動信号」（ＳＶ）という。また、第２補助駆動信号生成回路により生成される補助駆動信号は、「第２補助駆動信号」（ＳＴ１、ＳＴ２）という。

＜回路構成＞
第２補助駆動信号生成回路の回路構成について説明する。図１４は、第２補助駆動信号生成回路５６の一実施形態を示したものである。この第２補助駆動信号生成回路５６は、ここでは、電源側第２補助駆動信号生成回路５６１と、接地側第２補助駆動信号生成回路５６２との２つの回路ブロックにより構成されている。電源側第２補助駆動信号生成回路５６１は、トランジスタＱ３、Ｑ４と、抵抗Ｒ６と、コンデンサＣ６と、ダイオードＤ９、Ｄ１０とを備えている。一方、接地側第２補助駆動信号生成回路５６２は、トランジスタＱ５、Ｑ６と、抵抗Ｒ７と、コンデンサＣ７と、ダイオードＤ１１、Ｄ１２とを備えている。このうち、ダイオードＤ１０、Ｄ１２は、ツェナーダイオード（定電圧ダイオード）により構成されている。また、ダイオードＤ９、Ｄ１１は、整流ダイオードにより構成されている。また、トランジスタＱ３、Ｑ４は、ＮＰＮ型のトランジスタにより構成されている。また、トランジスタＱ５、Ｑ６は、ＰＮＰ型のトランジスタにより構成されている。さらに、これらトランジスタＱ３、Ｑ４、Ｑ５、Ｑ６は、それぞれバイポーラトランジスタにより構成されている。

電源側第２補助駆動信号生成回路５６１は、トランジスタＱ３が、トランジスタＱ１のコレクタ端子と、電源（ここでは、４２Ｖ）側との間に介設されている。ここで、トランジスタＱ３は、そのコレクタ端子が電源（ここでは、４２Ｖ）側に接続され、またそのエミッタ端子がトランジスタＱ１のコレクタ端子に接続されている。また、トランジスタＱ３のベース端子には、ダイオードＤ９（整流ダイオード）を介して、トランジスタＱ４のエミッタ端子が接続されている。ダイオードＤ９は、そのカソード端子がトランジスタＱ３のベース端子に接続され、またそのアノード端子がトランジスタＱ４のエミッタ端子に接続されている。トランジスタＱ４のコレクタ端子は、トランジスタＱ３のコレクタ端子に接続されている。つまり、トランジスタＱ４のコレクタ端子は、電源（ここでは、４２Ｖ）側に接続されている。これにより、これらトランジスタＱ３およびトランジスタＱ４は、相互にダーリントン接続されて構成されている。一方、トランジスタＱ４のベース端子は、ツェナーダイオードＤ１０を介して、基準信号ＳＱの信号ラインに接続されている。ここで、ツェナーダイオードＤ１０は、そのカソード端子が、トランジスタＱ４のベース端子に接続され、またそのアノード端子が基準信号ＳＱの信号ラインＬｑに接続されている。これにより、トランジスタＱ４のベース端子には、基準信号ＳＱを基準とする信号が入力される。なお、ここで、ツェナーダイオードＤ１０は、３．６Ｖの電圧を保持するようになっている。ツェナーダイオードＤ１０には、これと並列にコンデンサＣ６が接続されている。また、トランジスタＱ４のベース端子とコレクタ端子との間には、抵抗Ｒ６がバイアス抵抗として接続されている。

一方、接地側第２補助駆動信号生成回路５６２は、トランジスタＱ５がトランジスタＱ２のコレクタ端子と、接地（アース）側との間に介設されている。ここで、トランジスタＱ５は、そのコレクタ端子が接地（アース）側に接続され、またそのエミッタ端子がトランジスタＱ２のコレクタ端子に接続されている。また、トランジスタＱ５のベース端子には、ダイオードＤ１１（整流ダイオード）を介して、トランジスタＱ６のエミッタ端子が接続されている。ダイオードＤ１１は、そのアノード端子がトランジスタＱ５のベース端子に接続され、またそのカソード端子がトランジスタＱ６のエミッタ端子に接続されている。トランジスタＱ６のコレクタ端子は、トランジスタＱ５のコレクタ端子に接続されている。つまり、トランジスタＱ６のコレクタ端子は、接地（アース）側に接続されている。これにより、これらトランジスタＱ５およびトランジスタＱ６は、相互にダーリントン接続されて構成されている。一方、トランジスタＱ６のベース端子は、ツェナーダイオードＤ１２を介して、基準信号ＳＱの信号ラインに接続されている。ここで、ツェナーダイオードＤ１２は、そのアノード端子がトランジスタＱ６のベース端子に接続され、またそのカソード端子が基準信号ＳＱの信号ラインに接続されている。なお、ここで、ツェナーダイオードＤ１２は、３．６Ｖの電圧を保持するようになっている。これにより、トランジスタＱ６のベース端子には、基準信号ＳＱを基準とする信号が入力される。ツェナーダイオードＤ１２には、これと並列にコンデンサＣ６が接続されている。また、トランジスタＱ６のベース端子とコレクタ端子との間には、抵抗Ｒ６がバイアス抵抗として接続されている。

＜回路動作＞
この第２補助信号生成回路５６の動作について説明する。図１５Ａは、電源側第２補助駆動信号生成回路５６１の回路動作について説明した図である。また、図１５Ｂは、接地側第２補助駆動信号生成回路５６２の回路動作について説明した図である。

まず、電源側第２補助駆動信号生成回路５６１の回路動作について説明する。この電源側第２補助駆動信号生成回路５６１では、図１５Ａに示すように、トランジスタＱ４のベース端子が、ツェナーダイオードＤ１０を介して基準信号の信号ラインＬｑに接続されている。一方、ツェナーダイオードＤ１０には、電源（ここでは、４２Ｖ）から抵抗Ｒ６を介して電流が供給されて、電流が流れている。これにより、ツェナーダイオードＤ１０の端子間電圧（アノード−カソード間電圧）は所定の電圧Ｖd10に保持される。このため、トランジスタＱ４のベース端子には、基準信号ＳＱの電位に対して、ツェナーダイオードＤ１０の端子間電圧Ｖd10だけ高い電位が入力される。

トランジスタＱ４およびトランジスタＱ３は、相互にダイオードＤ９を介してダーリントン接続されている。トランジスタＱ４およびトランジスタＱ３の双方が動作するためには、トランジスタＱ３のエミッタ端子の電位がトランジスタＱ４のベース端子に比べて十分に低い電位である必要がある。

ここで、トランジスタＱ４およびトランジスタＱ３の双方が動作するために必要なトランジスタＱ３のエミッタ端子の電位Ｖeは、次の式（１）により求めることができる。なお、ここで、基準信号ＳＱの電位を『Ｖsq』とする。また、ツェナーダイオードＤ１０の端子間電圧を『Ｖd10』とする。また、トランジスタＱ４のベース−エミッタ間の降下電圧を『Ｖq4』とする。また、トランジスタＱ３のベース−エミッタ間の降下電圧を『Ｖq3』とする。また、ダイオードＤ９の端子間（アノード−カソード端子間）の降下電圧を『Ｖd9』とする。
Ｖe1＝Ｖsq＋Ｖd10−Ｖq4−Ｖd9−Ｖq3 …………式（１）

第１補助駆動信号生成回路５２からダイオードＤ３を介して供給される第１補助駆動信号ＳＶ（『Ｃ電位』）によってトランジスタＱ１のコレクタ端子に入力される電位が、この「Ｖe1」よりも高い場合には、これらトランジスタＱ４およびトランジスタＱ３は動作しないことになる。一方、第１補助駆動信号生成回路５２からダイオードＤ３を介して供給される第１補助駆動信号ＳＶ（『Ｃ電位』）によってトランジスタＱ１のコレクタ端子に入力される電位が、この「Ｖe1」よりも低い場合には、トランジスタＱ４およびトランジスタＱ３が共に動作することになる。

トランジスタＱ３が動作した場合には、電源（ここでは４２Ｖ）側からトランジスタＱ３のコレクタ−エミッタ間に電流が流れて、その電流をトランジスタＱ１のコレクタ端子に供給することができる。

なお、ダイオードＤ９は、トランジスタＱ４のベース電位が、トランジスタＱ３のエミッタ電位に対して、高くなった場合、トランジスタＱ３、Ｑ４のベース−エミッタ間に大きな逆バイアスがかかるのを防ぐために挿入してある。

次に、接地側第２補助駆動信号生成回路５６２の回路動作について説明する。この接地側第２補助駆動信号生成回路５６２も電源側第２補助駆動信号生成回路５６１と同様の回路動作を行う。すなわち、この接地側第２補助駆動信号生成回路５６２では、図１５Ｂに示すように、トランジスタＱ６のベース端子が、ツェナーダイオードＤ１２を介して基準信号の信号ラインＬｑに接続されている。一方、ツェナーダイオードＤ１２には、接地側から抵抗Ｒ７を介して電流が供給されて、電流が流れている。これにより、ツェナーダイオードＤ１２の端子間電圧（アノード−カソード間電圧）は所定の電圧に保持される。このため、トランジスタＱ６のベース端子には、基準信号ＳＱの電位に対して、ツェナーダイオードＤ１２の端子間電圧分だけ低い電位が入力される。トランジスタＱ６およびトランジスタＱ５は、相互にダイオードＤ１１を介してダーリントン接続されている。トランジスタＱ６およびトランジスタＱ５の双方が動作するためには、トランジスタＱ５のエミッタ端子の電位がトランジスタＱ６のベース端子に比べて十分に高い電位である必要がある。

ここで、トランジスタＱ６およびトランジスタＱ５の双方が動作するために必要なトランジスタＱ５のエミッタ端子の電位Ｖeは、次の式（２）により求めることができる。なお、ここで、基準信号ＳＱの電位を『Ｖsq』とする。また、ツェナーダイオードＤ１２の端子間電圧を『Ｖd12』とする。また、トランジスタＱ６のベース−エミッタ間の降下電圧を『Ｖq6』とする。また、トランジスタＱ５のベース−エミッタ間の降下電圧を『Ｖq5』とする。また、ダイオードＤ１１の端子間（アノード−カソード端子間）の降下電圧を『Ｖd11』とする。
Ｖe2＝Ｖsq−Ｖd12＋Ｖq6＋Ｖd11＋Ｖq5 …………式（２）

第１補助駆動信号生成回路５２からダイオードＤ４を介して供給される第１補助駆動信号ＳＶ（『Ｃ電位』）によってトランジスタＱ２のコレクタ端子に入力される電位が、この「Ｖe2」よりも低い場合には、これらトランジスタＱ６およびトランジスタＱ５は動作しないことになる。一方、第１補助駆動信号生成回路５２からダイオードＤ４を介して供給される第１補助駆動信号ＳＶ（『Ｃ電位』）によってトランジスタＱ２のコレクタ端子に入力される電位が、この「Ｖe2」よりも高い場合には、トランジスタＱ６およびトランジスタＱ５が共に動作することになる。

トランジスタＱ５が動作した場合には、コンデンサＣｚに蓄積された電荷が電流としてトランジスタＱ３のコレクタ−エミッタ間を経由して接地側へと流れる。すなわち、電流をトランジスタＱ２のコレクタ端子に供給することができる。

なお、ダイオードＤ１１は、トランジスタＱ６のベース電位が、トランジスタＱ５のエミッタ電位に対して、低くなった場合、トランジスタＱ６、Ｑ５のベース−エミッタ間に大きな逆バイアスがかかるのを防ぐために挿入してある。

＜第２補助駆動信号＞
ここで、電源側第２補助駆動信号生成回路５６１および接地側第２補助駆動信号生成回路５６２によって生成される第２補助駆動信号ＳＴ１、ＳＴ２について説明する。図１６は、電源側第２補助駆動信号生成回路５６１によって生成される第２補助駆動信号ＳＴ１と、接地側第２補助駆動信号生成回路５６２によって生成される第２補助駆動信号ＳＴ２について説明したものである。ここでは、トランジスタＱ１、Ｑ２のコレクタ端子には、第１補助駆動信号生成回路５２からの第１補助駆動信号ＳＶが入力されない場合を想定して説明する。つまり、トランジスタＱ１、Ｑ２のコレクタ端子には、電源側第２補助駆動信号生成回路５６１および接地側第２補助駆動信号生成回路５６２によって生成された第２補助駆動信号ＳＴ１、ＳＴ２のみが入力される。

まず、電源側第２補助駆動信号生成回路５６１によって生成される第２補助駆動信号ＳＴ１について説明する。電源側第２補助駆動信号生成回路５６１のトランジスタＱ４のベース端子に入力される信号は、図１５Ａにて説明したように、基準信号ＳＱの電位に対して、ツェナーダイオードＤ１０の降下電圧（『Ｖd10』）分だけ高い電位の信号となる。さらに、もし、トランジスタＱ１が遮断されていなければ、この電源側第２補助駆動信号生成回路５６１のトランジスタＱ３のエミッタ端子から出力される信号、即ち第２補助駆動信号ＳＴ１は、トランジスタＱ４のベース端子に入力される信号の電位から、トランジスタＱ４のベース−エミッタ間の電圧（『Ｖq4』）と、ダイオードＤ９の端子間電圧（『Ｖd9』）と、トランジスタＱ３のベース−エミッタ間の電圧（『Ｖq3』）とを差し引いた電位となる。これらの電圧Ｖq4、Ｖd9、Ｖq3は、ほぼ一定である。また、ツェナーダイオードＤ１０の端子間電圧（『Ｖd10』）は、これらの電圧Ｖq4、Ｖd9、Ｖq3を加算した電圧よりも高い電圧に設定される。これらのことから、もし、トランジスタＱ１が遮断されていなければ、電源側第２補助駆動信号生成回路５６１により生成される第２補助駆動信号ＳＴ１は、同図に示すように、基準信号ＳＱに対して所定の電位差ΔＶｔ１だけ高い電位を保持する信号となる。すなわち、トランジスタＱ１がＯＦＦしていない区間、つまり基準信号ＳＱが上昇している区間は、図１６の実線の“第２補助駆動信号ＳＴ１の下限”と重なる。もし、トランジスタＱ１がＯＦＦしていると、Ｖｅ１の電位は不定であるが、短い時間ならば、浮遊容量により、トランジスタＱ１がＯＦＦになった時点の電位を維持する。

なお、ツェナーダイオードＤ１０の端子間電圧（『Ｖd10』）は、この電位差ΔＶｔ１に応じて設定される。つまり、ツェナーダイオードＤ１０の端子間電圧（『Ｖd10』）を大きく設定すれば、電位差ΔＶｔ１を大きくすることができる。また、ツェナーダイオードＤ１０の端子間電圧（『Ｖd10』）を小さく設定すれば、電位差ΔＶｔ１を小さくすることができる。また、この所定の電位差ΔＶｔ１は、「所定値」に相当する。

次に、接地側第２補助駆動信号生成回路５６２によって生成される第２補助駆動信号ＳＴ２について説明する。接地側第２補助駆動信号生成回路５６２のトランジスタＱ６のベース端子に入力される信号は、図１５Ｂにて説明したように、基準信号ＳＱの電位に対して、ツェナーダイオードＤ１２の降下電圧（『Ｖd12』）だけ低い電位の信号となる。さらに、もし、トランジスタＱ２が遮断されていなければ、この接地側第２補助駆動信号生成回路５６２のトランジスタＱ５のエミッタ端子から出力される信号、即ち第２補助駆動信号ＳＴ２は、トランジスタＱ６のベース端子に入力される信号の電位から、トランジスタＱ６のベース−エミッタ間電圧（『Ｖq6』）と、ダイオードＤ１１の端子間電圧（『Ｖd11』）と、トランジスタＱ５のベース−エミッタ間の電圧（『Ｖq5』）とを加えた電位となる。これらの電圧Ｖq4、Ｖd9、Ｖq3は、ほぼ一定である。また、ツェナーダイオードＤ１２の端子間電圧（『Ｖd12』）は、これらの電圧Ｖq4、Ｖd9、Ｖq3を加算した電圧よりも高い電圧に設定される。これらのことから、もし、トランジスタＱ２が遮断されていなければ、接地側第２補助駆動信号生成回路５６２により生成される第２補助駆動信号ＳＴ２は、同図に示すように、基準信号ＳＱに対して所定の電位差ΔＶｔ２だけ低い電位を保持する信号となる。すなわち、トランジスタＱ２がＯＦＦしていない区間、つまり基準信号ＳＱが下降している区間は、図１６の点線の“第２補助駆動信号ＳＴ２の上限”と重なる。もし、トランジスタＱ２がＯＦＦしていると、Ｖｅ２の電位は不定であるが、短い時間ならば、浮遊容量により、トランジスタＱ２がＯＦＦになった時点の電位を維持する。

なお、ツェナーダイオードＤ１２の端子間電圧（『Ｖd12』）は、この電位差ΔＶｔ２に応じて設定される。つまり、ツェナーダイオードＤ１２の端子間電圧（『Ｖd12』）を大きく設定すれば、電位差ΔＶｔ２を大きくすることができる。また、ツェナーダイオードＤ１０の端子間電圧（『Ｖd12』）を小さく設定すれば、電位差ΔＶｔ２を小さくすることができる。また、この所定の電位差ΔＶｔ２は、「所定値」に相当する。

＜信号の切り替え＞
第１補助駆動信号ＳＶと第２補助駆動信号ＳＴ１、ＳＴ２とが切り替わるタイミングについて説明する。図１７Ａは、第１補助駆動信号ＳＶから第２補助駆動信号ＳＴ１への切り替えタイミングについて説明したものである。図１７Ｂは、第２補助駆動信号ＳＴ２から第１補助駆動信号ＳＶへの切り替えタイミングについて説明したものである。

例えば、図１７Ａに示すように、第１補助駆動信号生成回路５２により供給される第１補助駆動信号ＳＶの電位が、第２補助駆動信号生成回路（ここでは、電源側第２補助駆動信号生成回路５６１）により供給される第２補助駆動信号ＳＴ１の電位よりも高い区間（図中左側の区間）では、トランジスタＱ１のコレクタ端子に第１補助駆動信号ＳＶが供給される。そして、基準信号ＳＱの電位が上昇してこれに伴い第２補助駆動信号ＳＴ１の下限の電位が上昇して第１補助駆動信号ＳＶの電位を上回ると、トランジスタＱ１のコレクタ端子に供給される信号が、第１補助駆動信号ＳＶから第２補助駆動信号ＳＴ１へと切り替えられる（図中、切替タイミング『△』参照）。この切り替えは、トランジスタＱ３と、ダイオードＤ３とにより行われるものである。すなわち、第２補助駆動信号ＳＴ１の下限の電位が上昇して第１補助駆動信号ＳＶの電位を上回ると、トランジスタＱ３がＯＮされる。これにより、トランジスタＱ１のコレクタ端子には、第２補助駆動信号ＳＴ１が供給されるようになる。一方、第２補助駆動信号ＳＴ１の電位が第１補助駆動信号ＳＶの電位を上回ったことで、ダイオードＤ３がＯＦＦされ、第１補助駆動信号ＳＶの供給が遮断される。なお、実際には、第２補助駆動信号ＳＴ１へと切り替わるときの第１補助駆動信号ＳＶの電位は、ダイオードＤ３の端子間電圧、電圧降下分を考慮した電位となる。一方、トランジスタＱ３はＯＮされて、第２補助駆動信号ＳＴ１がトランジスタＱ１のコレクタ端子に供給される。

再び、第１補助駆動信号ＳＶの電位が第２補助駆動信号ＳＴ１の電位よりも高くなったときには、トランジスタＱ１のコレクタ端子に供給される信号は、第２補助駆動信号ＳＴ１から第１補助駆動信号ＳＶへと切り替わる。

次に、第２補助駆動信号ＳＴ２から第１補助駆動信号ＳＶへの切り替えについて説明する。第２補助駆動信号ＳＴ２（接地側第２補助駆動信号生成回路５６２により生成される信号）は、図１７Ｂに示すように、基準信号ＳＱの電位が最大電位ＶＨから降下し始めたときに、第１補助駆動信号ＳＶから切り替えられて、トランジスタＱ２のコレクタ端子に供給される。この間、第１補助駆動信号ＳＶの電位は、第２補助駆動信号ＳＴ２の電位よりもずっと高い状態となっている。第１補助駆動信号ＳＶの電位が徐々に降下してきて、第２補助駆動信号ＳＴ２の上限の電位よりも下回ると、トランジスタＱ２のコレクタ端子に供給される信号が、第２補助駆動信号ＳＴ２から第１補助駆動信号ＳＶへと切り替えられる（図中、切替タイミング『▲』参照）。この切り替えは、トランジスタＱ５と、ダイオードＤ４とにより行われるものである。すなわち、第１補助駆動信号ＳＶの電位が降下して第２補助駆動信号ＳＴ２の電位よりも下回ると、ダイオードＤ４がＯＮされる。これにより、トランジスタＱ２のコレクタ端子には、第１補助駆動信号ＳＶが供給されるようになる。一方、第１補助駆動信号ＳＶの電位が第２補助駆動信号ＳＴ２の上限の電位よりも下回ったことで、トランジスタＱ５がＯＦＦされて、第２補助駆動信号ＳＴ２の供給が遮断される。なお、実際には、第２補助駆動信号ＳＴ２から切り替わるときの第１補助駆動信号ＳＶの電位は、ダイオードＤ４の端子間電圧、電圧降下分を考慮した電位となる。一方、トランジスタＱ５はＯＦＦされて、トランジスタＱ１のコレクタ端子に対する第２補助駆動信号ＳＴ２の供給が停止される。

＝＝＝まとめ＝＝＝
以上本実施形態にあっては、このように基準信号ＳＱの信号波形の信号レベルの変動に先行して電位が変動するような第１補助駆動信号ＳＶを生成して、トランジスタＱ１、Ｑ２のコレクタ端子に供給することで、トランジスタＱ１、Ｑ２のコレクタ−エミッタ間の電位差を小さくすることができ、これにより、トランジスタＱ１、Ｑ２の消費電力を大幅に抑えることができる。一方、トランジスタＱ１、Ｑ２のベース端子に図１２とは波形の異なる基準信号ＳＱが入力されて第１補助駆動信号ＳＶが基準信号ＳＱに先行して電位変動しなくなった場合であっても、第２補助駆動信号生成回路５６により第２補助駆動信号を生成してトランジスタＱ１、Ｑ２のコレクタ端子に供給することができるから、トランジスタＱ１、Ｑ２が動作しないような期間（Ｔｑ）が生じることを回避することができる。

＝＝＝第１補助駆動信号生成回路の他の構成例＝＝＝
以下に第１補助駆動信号生成回路の他の実施形態について説明する。

＜回路構成＞
図１８は、第１補助駆動信号生成回路５４の他の実施形態について説明したものである。この第１補助駆動信号生成回路５４は、スイッチ素子Ｍ４、Ｍ５と、インダクタンスＬ５と、抵抗Ｒ５と、コンデンサＣ４、Ｃ５と、ダイオードＤ６、Ｄ７とを備えている。ここで、スイッチ素子Ｍ４、Ｍ５は、電界効果トランジスタにより構成されている。詳しくは、スイッチ素子Ｍ４は、Ｐチャネル型電界効果トランジスタにより構成されている。一方、スイッチ素子Ｍ５は、Ｎチャネル型電界効果トランジスタにより構成されている。また、スイッチ素子Ｍ４は、第１のスイッチ素子に相当する。また、スイッチ素子Ｍ５は、第２のスイッチ素子に相当する。また、ダイオードＤ６、Ｄ７は、ショットキーバリアダイオードにより構成されている。なお、図中のコンデンサＣｚは、圧電素子（ピエゾ素子）の静電容量を示す。コンデンサＣｚの静電容量は、インクを吐出するノズルの数に応じてその都度、変動する。

図１８のインダクタンスＬ５は、図１１のインダクタンスＬ１、Ｌ２、Ｌ３の中の一番小さいインダクタンスのものと等しい。図１１では、インダクタンスＬ２とＬ３が同じ定数であり、これらはインダクタンスＬ１より小さいので、インダクタンスＬ５は、インダクタンスＬ２またはインダクタンスＬ３と等しい。

スイッチ素子Ｍ４と、インダクタンスＬ５と、コンデンサＣ４とは、電源（ここでは、４２Ｖ）側と、アース（接地）側との間に順に直列に接続されて介設されている。スイッチ素子Ｍ５は、スイッチ素子Ｍ４とインダクタンスＬ５との間と、アース（接地）側との間に介設されている。また、スイッチ素子Ｍ４とインダクタンスＬ５との間と、電源（ここでは、４２Ｖ）側との間には、ダイオードＤ６が介設されている。ここで、ダイオードＤ６は、そのカソード端子が電源側に接続され、またそのアノード端子がスイッチ素子Ｍ４とインダクタンスＬ５との間に接続されている。また、スイッチ素子Ｍ４とインダクタンスＬ５との間と、アース（接地）側との間には、ダイオードＤ７が介設されている。ダイオードＤ７は、そのカソード端子がスイッチ素子Ｍ４とインダクタンスＬ５との間に接続され、またそのアノード端子がアース（接地）側に接続されている。

さらに、インダクタンスＬ５に対しては、抵抗Ｒ５およびコンデンサＣ５が直列に接続されて、インダクタンスＬ５に並列に接続されている。これら抵抗Ｒ５およびコンデンサＣ５は、インダクタンスＬ５に流れる電流が切れたとき、インダクタンスＬ５の端子間電圧の振動を抑制するために設けられている。

そして、コンデンサＣ４の電源側の端子が、ダイオードＤ３、Ｄ４を介して、トランジスタＱ１およびトランジスタＱ２のコレクタ端子にそれぞれ接続されている。つまり、コンデンサＣ４の端子間電圧が第１補助駆動信号ＳＶとして、トランジスタＱ１およびトランジスタＱ２のコレクタ端子に入力されるようになっている。

スイッチ素子Ｍ４がＯＮになると、インダクタンスＬ５に電流が流れて、コンデンサＣ４に電荷が蓄積され、コンデンサＣ４が充電される。したがって、コンデンサＣ４の端子間電圧は、徐々に上昇する。一方、スイッチ素子Ｍ５がＯＮになると、コンデンサＣ４からインダクタンスＬ５を通じて電流が流れて、コンデンサＣ４から電荷が放出される。つまり、コンデンサＣ４は放電される。これにより、コンデンサＣ４の端子間電圧は、徐々に降下する。すなわち、インダクタンスＬ５とコンデンサＣ４とは、ＬＣ共振回路を構成している。

＜第１補助駆動信号の生成＞
次にこの第１補助駆動信号生成回路５４による第１補助駆動信号ＳＶの生成方法について説明する。図１９は、第１補助駆動信号ＳＶの生成方法について説明したものである。ここでは、図１８を参照しながら第１補助駆動信号ＳＶの生成方法について説明する。

まず、ここでは、スイッチ素子Ｍ４をＯＮにする（図１８参照）。スイッチ素子Ｍ４をＯＮするタイミングは、基準信号ＳＱの電位が上昇を開始するタイミングよりも若干早いタイミングに設定される。他のスイッチ素子Ｍ５については、ここではＯＦＦのままにしておく。スイッチ素子Ｍ４をＯＮにすると、図１８に示すように、電源側（ここでは、４２Ｖ）からスイッチ素子Ｍ４を通じてインダクタンスＬ５に電流が流れて、コンデンサＣ４に電流が供給される。このため、コンデンサＣ４には、電荷が蓄積されて、コンデンサＣ４が充電される。これにより、コンデンサＣ４の端子間電圧（以降、ここでは『Ｃ電位』という）が、基準信号ＳＱの電位の変動に先行して徐々に上昇する。

そして、スイッチ素子Ｍ４は、ＯＮされてから所定時間Ｔ４を経過した後、ＯＦＦされる。スイッチ素子Ｍ４がＯＦＦにされた後であっても、インダクタンスＬ５には、電流が流れ続ける。これは、インダクタンスＬ５に蓄えられた、電流を流そうとするエネルギーによるものである。インダクタンスＬ５に流れる電流は、ダイオードＤ７を通じて接地側から供給される。これにより、コンデンサＣ４には、スイッチ素子Ｍ４がＯＦＦにされた後も電流が供給されて、コンデンサＣ４の端子間電圧（『Ｃ電位』）は、基準信号ＳＱの電位の変動に先行してさらに上昇する。ここで、インダクタンスＬ５は、図１１のインダクタンスＬ１と比べ、インダクタンスが小さいので、『Ｃ電位』の上昇の仕方は、図１１の場合より大きい。したがって、所定時間Ｔ４は所定時間Ｔ１（図１２）に比べ短い。

その後、インダクタンスＬ５に流れる電流の大きさは徐々に小さくなる。そこで、再度、スイッチ素子Ｍ４をＯＮにする（図１９参照）。すると、再び、電源側（ここでは、４２Ｖ）からスイッチ素子Ｍ４を通じてインダクタンスＬ５に電流が流れて、コンデンサＣ４に電流が供給される（図１８参照）。このため、コンデンサＣ４には、電荷が蓄積されて、コンデンサＣ４が充電される。これにより、コンデンサＣ４の端子間電圧（以降、ここでは『Ｃ電位』という）が、さらに上昇する。

スイッチ素子Ｍ４は、ＯＮされてから所定時間Ｔ５を経過した後、ＯＦＦされる。スイッチ素子Ｍ４がＯＦＦされた後、しばらくの間は、ダイオードＤ７を通じてインダクタンスＬ５に電流が流れ、コンデンサＣ４は充電される。これにより、コンデンサＣ４の端子間電圧（以降、ここでは『Ｃ電位』という）が、基準信号ＳＱの電位の変動に先行してさらに上昇する。その後、インダクタンスＬ５に流れる電流の大きさは徐々に小さくなり、コンデンサＣ４の端子間電圧（『Ｃ電位』）は徐々に安定した状態へと移行しする。このようにして、第１補助駆動信号ＳＶの信号波形の第１区間Ｄ１が形成される（図１９参照）。なお、ここで、インダクタンスＬ５に流れる電流が切れたとき、電流の変化率（ｄＩ／ｄｔ）が急激に０になり、インダクタンスＬ５の電源側の端子に大きな電位変動（アース→『Ｃ電位』）が生じても、抵抗Ｒ５およびコンデンサＣ５により、インダクタンスＬ５の端子間電圧の振動を抑制することができる。

なお、第１区間Ｄ１において所定時間Ｔ４、Ｔ５と２回に分けて充電しているのはなるべく、基準信号ＳＱと補助駆動信号ＳＶの電位差を小さくしたいためである。

そして、コンデンサＣ４の端子間電圧（『Ｃ電位』）は、しばらくの間、一定に保持される。これにより、第１補助駆動信号ＳＶの信号波形の第２区間Ｄ２が形成される（図１９参照）。

その後、スイッチ素子Ｍ４が再びＯＮされる。スイッチ素子Ｍ４は、基準信号ＳＱの電位が中間電位ＶＭから最大電位ＶＨへと上昇を開始する前に先行してＯＮされる（図１９参照）。このようにスイッチ素子Ｍ４がＯＮされると、電源側（ここでは、４２Ｖ）からスイッチ素子Ｍ４を通じて、再びインダクタンスＬ５に電流が流れて、コンデンサＣ４に電流が供給される。これにより、コンデンサＣ４が充電されて、コンデンサＣ４の端子間電圧（『Ｃ電位』）は、基準信号ＳＱの電位の変動に先行してさらに上昇する。

スイッチ素子Ｍ４は、ＯＮされてから所定時間Ｔ６を経過した後、ＯＦＦされる（図１９参照）。ここで、所定時間Ｔ６は、先の第１補助駆動信号ＳＶの信号波形の第１区間Ｄ１を形成する場合の所定時間Ｔ４、Ｔ５に比べて非常に長い時間に設定される（図１９参照）。つまり、スイッチ素子Ｍ４は、先の第１補助駆動信号ＳＶの信号波形の第１区間Ｄ１を形成する場合に比べて、長い時間ＯＮされ続ける。これにより、インダクタンスＬ５には、スイッチ素子Ｍ４を通じて電源（ここでは、４２Ｖ）側から長い時間にわたり電流が供給される。このため、コンデンサＣ４の端子間電圧（『Ｃ電位』）は、急激に上昇する（図１９参照）。スイッチ素子Ｍ４がＯＦＦされた後、しばらくの間は、ダイオードＤ７を通じてインダクタンスＬ５に電流が流れ、コンデンサＣ４は充電される（図１８参照）。これにより、コンデンサＣ４の端子間電圧（以降、ここでは『Ｃ電位』という）が、さらに上昇する。その後、インダクタンスＬ５に流れる電流の大きさは徐々に小さくなり、コンデンサＣ４の端子間電圧（『Ｃ電位』）は徐々に安定した状態へと移行しする。このようにして、第１補助駆動信号ＳＶの信号波形の第３区間Ｄ３が形成される（図１９参照）。なお、ここで、インダクタンスＬ５に流れる電流が切れたとき、電流の変化率（ｄＩ／ｄｔ）が急激に０になり、インダクタンスＬ５の電源側の端子に大きな電位変動（アース→『Ｃ電位』）が生じても、抵抗Ｒ５およびコンデンサＣ５により、インダクタンスＬ５の端子間電圧の振動を抑制することができる。

そして、コンデンサＣ４の端子間電圧（『Ｃ電位』）は、しばらくの間、一定に保持される。これにより、第１補助駆動信号ＳＶの信号波形の第４区間Ｄ４が形成される（図１９参照）。

その後、スイッチ素子Ｍ５がＯＮされる。スイッチ素子Ｍ５は、基準信号ＳＱの電位が最大電位ＶＨから最小電位ＶＬへと降下を開始する前に先行してＯＮされる（図１９参照）。このようにスイッチ素子Ｍ５がＯＮされると、コンデンサＣ４に蓄積された電荷がインダクタンスＬ５を通じて接地側へと放出される。これにより、コンデンサＣ４は徐々に放電されて、コンデンサＣ４の端子間電圧（『Ｃ電位』）は、基準信号ＳＱの電位の変動に先行して急激に降下する。

スイッチ素子Ｍ５は、ＯＮされてから所定時間Ｔ７を経過した後、ＯＦＦされる。スイッチ素子Ｍ５がＯＦＦにされた後であっても、インダクタンスＬ５には、電流が流れ続ける。これは、インダクタンスＬ５に蓄えられた電流を流そうとするエネルギーによるものである。インダクタンスＬ５に流れる電流は、ダイオードＤ６を通じて電源側（ここでは、４２Ｖ）へと放出される。

そして、インダクタンスＬ５に流れる電流の大きさは徐々に小さくなり、コンデンサＣ４の端子間電圧（『Ｃ電位』）は徐々に安定した状態へと移行する。このようにして、第１補助駆動信号ＳＶの信号波形の第５区間Ｄ５が形成される（図１９参照）。なお、ここで、インダクタンスＬ５に流れる電流が切れたとき、電流の変化率（ｄＩ／ｄｔ）が急激に０になり、インダクタンスＬ５の電源側の端子に大きな電位変動（電源（＋４２Ｖ）→『Ｃ電位』）が生じても、抵抗Ｒ５およびコンデンサＣ５により、インダクタンスＬ５の端子間電圧の振動を抑制することができる。

その後、コンデンサＣ４の端子間電圧（『Ｃ電位』）は、再び基準信号ＳＱの電位が最小電位ＶＬから上昇を開始するまでの間、基準信号ＳＱの最小電位ＶＬよりも低い電位に保持される。これにより、第１補助駆動信号ＳＶの信号波形の第６区間Ｄ６が形成される（図１９参照）。

このような第１補助駆動信号ＳＶが、トランジスタＱ１、Ｑ２のコレクタ端子に入力されることで、トランジスタＱ１、Ｑ２のコレクタ端子と、トランジスタＱ１、Ｑ２のエミッタ端子との間の電位差を小さくする。これにより、トランジスタＱ１、Ｑ２の消費電力を大幅に抑えることができる。

図１２においては、スイッチ素子をＯＮにする回数は３回であったが、図１９では４回である。スイッチング時は、有限の抵抗が発生し所謂スイッチング損失が発生するので、スイッチングの回数は少ないほうが有利であり、図１８の回路は、図１１の回路と比較して不利であると言える。しかし、回路が簡単になっており、この点では有利である。

＝＝＝その他の実施の形態＝＝＝
以上、一実施形態に基づき、本発明に係るプリンタ等の印刷装置について説明したが、上記の実施の形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更または改良され得るとともに、本発明には、その等価物が含まれることは言うまでもない。特に、以下に述べる実施形態であっても、本発明に係る印刷装置に含まれるものである。

＜圧電素子について＞
前述した実施の形態では、「圧電素子」として、インクジェットプリンタに設けられ、インクを吐出する動作を行う素子（ピエゾ素子ＰＺＴ）を例にして説明したが、ここでいう「圧電素子」にあっては、このようなインクジェットプリンタに設けられ、インクを吐出する動作を行う素子に限定されない。つまり、インクジェットプリンタ以外の他の種類の各種機器等に設けられた圧電素子についても、ここでいう「圧電素子」に含まれる。

＜主駆動信号について＞
前述した実施の形態では、「主駆動信号」として、図６や図７に示すような波形を有する主駆動信号を例にして説明したが、ここでいう「主駆動信号」にあっては、このような波形を有する信号に限定されない。すなわち、圧電素子を動作させるための信号であれば、どのような波形を有する信号であっても、ここでいう「主駆動信号」に含まれる。

＜第１補助駆動信号生成回路について＞
前述した実施の形態では、「第１補助駆動信号生成回路」として、図１１や図１８に示すような、インダクタンスとコンデンサとが直列に接続されたＬＣ共振回路を備えた回路を例にして説明したが、ここでいう「第１補助駆動信号生成回路」にあっては、必ずしもこのようなＬＣ共振回路を備えた回路である必要はない。つまり、トランジスタのコレクタ端子に、基準信号を増幅するための信号を供給するような回路であれば、どのような回路であっても、「第１補助駆動信号生成回路」に含まれる。

＜第１補助駆動信号について＞
前述した実施の形態では、「第１補助駆動信号」として、図１０や図１２、図１３、図１９に示すような波形を有する第１補助駆動信号ＳＶを例にして説明したが、ここでいう「第１補助駆動信号」にあっては、このような波形を有する信号には限定されない。つまり、トランジスタのコレクタ端子に、基準信号を増幅するために供給される信号であれば、どのような波形を有する信号であっても、「第１補助駆動信号」に含まれる。

＜第２補助駆動信号生成回路について＞
前述した実施の形態では、「第２補助駆動信号生成回路」として、図１４や図１５Ａ、図１５Ｂ、図１８に示すような、電源側第２補助駆動信号生成回路５６１と、接地側第２補助駆動信号生成回路５６２との２つの回路ブロックにより構成された回路を例にして説明したが、この「第２補助駆動信号生成回路」にあっては、必ずしもこのような回路構成を備える必要はない。つまり、トランジスタＱ１、Ｑ２のコレクタ端子に入力される第１補助駆動信号ＳＶの電位と、トランジスタＱ１、Ｑ２のベース端子に入力される基準信号ＳＱの電位との電位差が所定値を下回ったときに、基準信号ＳＱを増幅するためにトランジスタＱ１、Ｑ２のコレクタ端子に第２補助駆動信号ＳＴ１、ＳＴ２を供給する回路であれば、どのような回路であっても良い。

また、この「第２補助駆動信号生成回路」にあっては、必ずしも、図１４や図１５Ａ、図１５Ｂ、図１８に示すような、ダーリントン接続されたトランジスタＱ３、Ｑ４、Ｑ５、Ｑ６やツェナーダイオードＤ１０、Ｄ１２を備えた構成にする必要はない。

＜第２補助駆動信号について＞
前述した実施の形態では、「第２補助駆動信号」として、図１６に示すような信号を例にして説明したが、ここでいう「第２補助駆動信号」にあっては、必ずしもこのような信号に限定されるものではない。つまり、この「第２補助駆動信号」にあっては、トランジスタＱ１、Ｑ２のコレクタ端子に、これらトランジスタＱ１、Ｑ２のベース端子に入力される基準信号を増幅するために供給される信号であれば、どのような信号であっても、「第２補助駆動信号」に含まれる。

＜所定値について＞
前述した実施の形態では、「所定値」として、ツェナーダイオードＤ１０の端子間電圧（『Ｖd10』）と、トランジスタＱ４のベース−エミッタ間の電圧（『Ｖq4』）と、ダイオードＤ９の端子間電圧（『Ｖd9』）と、トランジスタＱ３のベース−エミッタ間の電圧（『Ｖq3』）とにより規定される電位差ΔＶｔ１、並びに、ツェナーダイオードＤ１２の端子間電圧（『Ｖd12』）と、トランジスタＱ６のベース−エミッタ間電圧（『Ｖq6』）と、ダイオードＤ１１の端子間電圧（『Ｖd11』）と、トランジスタＱ５のベース−エミッタ間の電圧（『Ｖq5』）とにより規定される電位差ΔＶｔ２を例にして説明したが、ここでいう「所定値」にあっては必ずしもこのような手法により規定されるものとは限らない。つまり、ここでいう「所定値」は、このように固定された値ではなく、各種条件に応じて逐次変更される値であっても良い。すなわち、トランジスタＱ１、Ｑ２のコレクタ端子に入力される信号が、第１補助駆動信号ＳＶと第２補助駆動信号ＳＴ１、ＳＴ２との間で切り替えられる条件に基づき設定される値であれば、どのような方法により規定されても構わない。

＜基準信号について＞
前述した実施の形態では、「基準信号」として、図１０や図１２、図１３、図１６、図１９に示すような波形を有する基準信号を例にして説明したが、ここでいう「基準信号」にあっては、このような波形を有する信号に限定されない。すなわち、主駆動信号を生成するための基準となる信号であれば、どのような波形を有する信号であっても、ここでいう「基準信号」に含まれる。

＜トランジスタについて＞
前述した実施の形態では、トランジスタとして、ＮＰＮ型トランジスタＱ１と、ＰＮＰ型トランジスタＱ２とが相補的に接続されたトランジスタ対を備えた場合を例にして説明したが、ここでいう「トランジスタ」にあっては、必ずしもこのようにトランジスタ対として構成されている必要はなく、１個単独で構成されていても良く、また３個以上使用されて構成されていても良い。

＜スイッチ素子について＞
前述した実施の形態では、スイッチ素子として、電界効果トランジスタ（ＦＥＴ）が用いられていたが、ここでいう「スイッチ素子」にあっては、必ずしもこのような電界効果トランジスタを用いる必要はなく、普通のトランジスタなど、他のタイプの様々な周知の素子を使用することができる。

＜液体について＞
前述した実施の形態では、「液体」としてインクを使用した場合を例にして説明していたが、ここでいう「液体」にあっては、このようなインクに限らず、その他の液体、例えば、金属材料、有機材料（例えば高分子材料）、磁性材料、導電性材料、配線材料、成膜材料、電子インク、各種加工液、遺伝子溶液といった各種液体をインクの代わりに吐出しても良い。

印刷システムの構成を説明する図。 コンピュータ、及びプリンタの構成を説明するブロック図。 プリンタの構成を示す図。 プリンタの構成を説明する側面図。 ヘッドのノズル列の構成の説明図。 ヘッドの構造を説明するための断面図。 ヘッドの主要部の構造を説明するための一部を拡大して示す断面図。 ヘッド制御部の構成を説明するためのブロック図。 駆動信号生成回路によって生成される合成駆動信号を説明する図。 駆動信号の印加制御を説明するためのタイミングチャート。 駆動信号生成回路の一例を説明する説明図。 波形生成回路に入力されるＤＡＣ値と、波形生成回路からの出力電圧との関係の説明図。 Ｄ／Ａ変換器によるアナログ信号の生成の説明図。 補助駆動信号生成回路（第１補助駆動信号生成回路）の一実施形態を示す回路図。 補助駆動信号（第１補助駆動信号）の一例を説明する説明図。 補助駆動信号生成回路（第１補助駆動信号生成回路）による補助駆動信号の生成方法の説明図。 基準信号の信号波形が変化した場合についての説明図。 第２補助駆動信号生成回路の一例を説明する説明図。 電源側第２補助駆動信号生成回路の説明図。 接地側第２補助駆動信号生成回路の説明図。 第２補助駆動信号の一例の説明図。 第１補助駆動信号から第２補助駆動信号への切り替えタイミングの一例の説明図。 第２補助駆動信号から第１補助駆動信号への切り替えタイミングの一例の説明図。 補助駆動信号生成回路の他の実施形態を示す回路図。 他の実施形態の助駆動信号生成回路による補助駆動信号の生成方法の説明図。

符号の説明

１ プリンタ，２０ 用紙搬送機構，２１ 給紙ローラ，
２２ 搬送モータ，２３ 搬送ローラ，２４ プラテン，
２５ 排紙ローラ，３０ キャリッジ移動機構，
３１ キャリッジモータ，３２ ガイド軸，
３３ タイミングベルト，３４ 駆動プーリー，３５ 従動プーリー，
４０ ヘッドユニット，４１ ヘッド，４１１ ケース，
４１１ａ 収容室，４１２ 流路ユニット，４１２ａ 流路形成板，
４１２ｂ 弾性板，４１２ｃ ノズルプレート，４１２ｄ 圧力室，
４１２ｅ ノズル連通口，４１２ｆ 共通インク室，
４１２ｇ インク供給路，４１２ｈ 支持枠，４１２ｉ 弾性膜，
４１２ｊ アイランド部，４１３ ピエゾ素子ユニット，
４１３ａ ピエゾ素子群，４１３ｂ 接着用基板，
５０ 駆動信号生成回路，
５２ 補助駆動信号生成回路（第１補助駆動信号生成回路），
５４ 補助駆動信号生成回路（第１補助駆動信号生成回路），
５６ 第２補助駆動信号生成回路，
５６１ 電源側第２補助駆動信号生成回路，
５６２ 接地側第２補助駆動信号生成回路，
６０ 検出器群，６１ リニア式エンコーダ，
６２ ロータリー式エンコーダ，６３ 紙検出器，６４ 紙幅検出器，
７０ プリンタ側コントローラ，７１ インタフェース部，
７２ ＣＰＵ，７３ メモリ，７４ 制御ユニット，
８１Ａ 第１シフトレジスタ，８１Ｂ 第２シフトレジスタ，
８２Ａ 第１ラッチ回路，８２Ｂ 第２ラッチ回路，８３ デコーダ，
８４ 制御ロジック，８５ ヘッド側スイッチ，１００ 印刷システム，
９１ 波形生成回路，９２ 電流増幅回路，
９１１ Ｄ／Ａ変換器、９１２ 電圧増幅回路、
９２１ トランジスタ対、
１１０ コンピュータ，１１１ ホスト側コントローラ，
１１２ インタフェース部，１１３ ＣＰＵ，１１４ メモリ，
１２０ 表示装置，１３０ 入力装置，１３１ キーボード，
１３２ マウス，１４０ 記録再生装置，
１４１ フレキシブルディスクドライブ装置，
１４２ ＣＤ−ＲＯＭドライブ装置，
２１１Ｃ シアンノズル列，２１１Ｍ マゼンダノズル列，
２１１Ｙ イエロノズル列，２１１Ｋ ブラックノズル列，
Ｓ 用紙，ＣＬＫ クロック，
ＳＩ 画素データ，ＬＡＴ ラッチ信号，ＣＨ チェンジ信号，
ＣＴＲ コントローラ基板，ＨＣ ヘッド制御部，ＣＲ キャリッジ，
ＰＺＴ ピエゾ素子，Ｎｚ ノズル，ＣＯＭ 主駆動信号，ＳＱ 基準信号，
ＳＶ 第１補助駆動信号（補助駆動信号），ＳＴ１ 第２補助駆動信号，
ＳＴ２ 第２補助駆動信号，Ｑ１ トランジスタ，Ｑ２ トランジスタ，
Ｑ３ トランジスタ，Ｑ４ トランジスタ，Ｑ５ トランジスタ，Ｑ６ トランジスタ，
ＳＳ１ 第１波形部，ＳＳ２ 第２波形部，ＳＳ３ 第３波形部，
ＰＳ１〜ＰＳ３ 駆動パルス，ｑ０〜ｑ３ 選択データ，
ＳＷ スイッチ制御信号，ＬＡＴ ラッチ信号，ＣＨ チェンジ信号，
τ 更新周期

Claims (13)

1. 制御端子に入力される基準信号を増幅して、圧電素子を動作させるための主駆動信号を生成して出力端子から出力するトランジスタと、
   前記基準信号を増幅するために前記トランジスタの電流供給端子に第１補助駆動信号を供給する第１補助駆動信号生成回路と、
   前記電流供給端子に入力される前記第１補助駆動信号の電位と、前記制御端子に入力される前記基準信号の電位との電位差が所定値を下回ったときに、前記基準信号を増幅するために前記トランジスタの電流供給端子に第２補助駆動信号を供給する第２補助駆動信号生成回路と、
   を備え、
   前記第１補助駆動信号生成回路は、インダクタンスとコンデンサとが直列に接続された
   ＬＣ共振回路を有し、このＬＣ共振回路の共振によって前記第１補助駆動信号を生成し、
   前記コンデンサの端子間電圧が、前記第１補助駆動信号として前記トランジスタの電流供給端子に供給されることを特徴とする圧電素子の駆動回路。
2. 前記第１補助駆動信号生成回路は、前記第１補助駆動信号として、前記基準信号の電位上昇に先行して電位が上昇し、かつ前記基準信号の電位降下に先行して電位が降下する信号を生成することを特徴とする請求項１に記載の圧電素子の駆動回路。
3. 前記第１補助駆動信号が、前記基準信号の電位波形と近似した電位波形を有することを特徴とする請求項１または２に記載の圧電素子の駆動回路。
4. 前記トランジスタとして、相補的に接続されたトランジスタ対を備えていることを特徴とする請求項１〜３のいずれか１項に記載の圧電素子の駆動回路。
5. 前記トランジスタ対が、エミッタ端子が相互に接続されたＮＰＮ型トランジスタとＰＮＰ型トランジスタとにより構成されることを特徴とする請求項４に記載の圧電素子の駆動回路。
6. 前記トランジスタがバイポーラトランジスタであることを特徴とする請求項１〜５のいずれか１項に記載の圧電素子の駆動回路。
7. 前記第２補助駆動信号生成回路は、前記基準信号に基づき、前記第２補助駆動信号を生成することを特徴とする請求項１〜６のいずれか１項に記載の圧電素子の駆動回路。
8. 前記第２補助駆動信号生成回路は、前記第２補助駆動信号として、前記基準信号の電位上昇時に電位が上昇し、前記基準信号の電位降下時に電位が降下する信号を生成することを特徴とする請求項１〜７のいずれか１項に記載の圧電素子の駆動回路。
9. 前記第２補助駆動信号が前記基準信号の電位と所定の電位差を持つ信号であることを特徴とする請求項１〜８のいずれか１項に記載の圧電素子の駆動回路。
10. 前記第２補助駆動信号生成回路は、前記第２補助駆動信号を生成するためのトランジスタを備えていることを特徴とする請求項１〜９のいずれか１項に記載の圧電素子の駆動回路。
11. 前記第２補助駆動信号生成回路は、前記トランジスタとして、ダーリントン接続された２以上のトランジスタを備えていることを特徴とする請求項１０に記載の圧電素子の駆動回路。
12. 前記圧電素子が、ノズルから液体を吐出する動作を行う素子であることを特徴とする請求項１〜１１のいずれか１項に記載の圧電素子の駆動回路。
13. ノズルから液体を吐出する動作を行う圧電素子と、
    制御端子に入力される基準信号を増幅して、前記圧電素子に前記動作をさせるための主駆動信号を生成して出力端子から出力するトランジスタと、
    前記基準信号を増幅するために前記トランジスタの電流供給端子に第１補助駆動信号を供給する第１補助駆動信号生成回路と、
    前記電流供給端子に入力される前記第１補助駆動信号の電位と、前記制御端子に入力される前記基準信号の電位との電位差が所定値を下回ったときに、前記基準信号を増幅するために前記トランジスタの電流供給端子に第２補助駆動信号を供給する第２補助駆動信号生成回路と、
    を備え、
    前記第１補助駆動信号生成回路は、インダクタンスとコンデンサとが直列に接続された
    ＬＣ共振回路を有し、このＬＣ共振回路の共振によって前記第１補助駆動信号を生成し、
    前記コンデンサの端子間電圧が、前記第１補助駆動信号として前記トランジスタの電流供給端子に供給されることを特徴とする液体吐出装置。

Images