JP3663982B2 - 容量性負荷駆動回路 - Google Patents
容量性負荷駆動回路 Download PDFInfo
- Publication number
- JP3663982B2 JP3663982B2 JP20189999A JP20189999A JP3663982B2 JP 3663982 B2 JP3663982 B2 JP 3663982B2 JP 20189999 A JP20189999 A JP 20189999A JP 20189999 A JP20189999 A JP 20189999A JP 3663982 B2 JP3663982 B2 JP 3663982B2
- Authority
- JP
- Japan
- Prior art keywords
- charge
- capacitor
- potential
- load
- discharge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 claims description 51
- 238000007599 discharging Methods 0.000 claims description 15
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 7
- 230000007423 decrease Effects 0.000 description 6
- 230000005684 electric field Effects 0.000 description 5
- 238000004804 winding Methods 0.000 description 3
- 230000020169 heat generation Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 206010037660 Pyrexia Diseases 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
Images
Landscapes
- Particle Formation And Scattering Control In Inkjet Printers (AREA)
Description
【発明の属する技術分野】
本発明は、ピエゾ圧電素子を用いたインクジェットプリンタヘッドの駆動回路のように容量性負荷を駆動する容量性負荷駆動回路に関するものである。さらに詳しくは、この駆動回路における電源側からみたときの低消費電力化技術に関するものである。
【0002】
【従来の技術】
ピエゾ圧電素子を用いたインクジェットプリンタヘッドの駆動回路では、インクジェットノズルのピエゾ圧電素子に台形波状のパルス電圧を印加し、インク室内の体積変化によりインクの吸引と吐出を行うように構成されている。このような駆動回路としては、従来、図4のように2つのトランジスタQ1、Q2をプッシュプル接続した電流増幅回路を用いている。本図で、C1が容量性負荷でありピエゾ圧電素子は容量性負荷と考えられる。この電流増幅回路では、前段に構成されている台形波電圧生成回路(図示せず)から出力される台形波状のパルス電圧(入力)に基づいて一方のトランジスタQ1を介して電源から容量性負荷(ピエゾ圧電素子)C1に充電を行うと共に、他方のトランジスタQ2を介して容量性負荷からグランドへの放電をおこなう。このときの電圧波形および電流波形を図5に示す。
【0003】
【発明が解決しようとする課題】
しかしながら、従来の駆動回路では、容量性負荷への充電に必要な電荷をすべて電源からの電力供給により行っているため、消費電力が大きいという問題点がある。それらの電力のほとんどがトランジスタで消費され熱となるため、トランジスタの破壊を防ぐための大きな放熱装置が必要であるという問題点もある。
【0004】
以上の問題点に鑑みて、本発明の課題は、負荷が容量性であることを利用して、電源からみたときの低消費電力化を図るとともに、駆動素子の発熱を抑えることの出来る容量性負荷駆動回路を提供することにある。
【0005】
【課題を解決するための手段】
上記課題を解決するため、本発明では、入力信号に基づいて容量性負荷に充電と放電とを繰り返させる容量性負荷駆動回路において、充電用負荷駆動素子が容量性負荷に充電を行う際に、電荷の供給源として、電源か、あるいは電源とグランドの間の電位に充電されている充電用キャパシタからかを選択する充電電荷供給源切り替え回路を、あるいは放電用負荷駆動素子が容量性負荷から放電を行う際に、電荷の放出先として、グランドか、あるいは放電用キャパシタを選択する放電電荷流入先切り替え回路を、あるいは、上記充電電荷供給源切り替え回路と上記放電電荷流入先切り替え回路を共に有し、充電電荷供給源切り替え回路を備える構成では、充電時、前記容量性負荷の電位が、充電用キャパシタの電位より低い場合には、充電用キャパシタより充電用負荷駆動素子を通して電荷を供給し、容量性負荷の電位が、充電用キャパシタの電位より高い場合には、電源から電荷を供給し、放電電荷流入先切り替え回路を有している構成では、放電時には前記容量性負荷の電位が、前記放電用キャパシタの電位より高い場合には、前記放電用キャパシタへ放電用負荷駆動素子を通して、負荷から電荷を放出し、前記容量性負荷の電位が、前記キャパシタの電位より低い場合には、グランドへ放電用負荷駆動素子を通して電荷を放出する。
【0006】
さらに、充電電荷供給源切り替え回路を備えている場合には、充電用相互インダクタンスの1次側が電源と充電電荷供給源切り替え回路との間に挿入されており、充電電荷供給源切り替え回路が電源より電流を流し入れるとき、充電用相互インダクタンスの2次側に接続された充電用キャパシタが充電され、1次側も電圧が生じ、電源電圧より低い電圧が充電電荷供給源切り替え回路にかかるため、充電電荷供給源切り替え回路で発生する熱が小さい。すなわち充電用相互インダクタンスがなかった場合にはすべて熱になっていたエネルギーの一部を電界のエネルギーとして蓄えておき、後の、充電動作時に、このエネルギーを利用する。
【0007】
こうして、充電時に、電源から供給するエネルギーが従来より小さくなり、充電用負荷駆動素子での発熱が小さくなる。放電電荷流入先切り替え回路を有する場合にも、放電電荷流入先切り替え回路とグランドとの間に放電用相互インダクタンスを挿入しておく事により、充電時と同様の効果を得る。
【0008】
また、充電電荷供給源切り替え回路と放電電荷流入先切り替え回路を共に用いる場合には、充電電荷供給源切り替え回路と電源の間に挿入した相互インダクタンスを放電用キャパシタに接続したり、放電電荷流入先切り替え回路とグランドの間に挿入した相互インダクタンスを充電用キャパシタに接続しても同様の効果を得る。
【0009】
このように、本発明では、相互インダクタンスを用い、従来ならば熱になってしまうエネルギーの一部をキャパシタに電界のエネルギーとして蓄え、後に利用することにより、電源から流す電流を減らし、省電力になり、発熱が減る。
【0010】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて説明する。
【0011】
(実施例1)
図1は、請求項第1記載の発明に係わる容量性負荷駆動回路の第1の実施例の回路図である。
【0012】
C1は容量性負荷であり、C1を充電するための電流を流すために、トランジスタQ1のエミッタが、C1から放電するための電流を流すためにトランジスタQ2のエミッタが、それぞれC1に接続されている。トランジスタQ1、Q2のベースには、前段に構成されている台形波電圧生成回路(図示せず)から出力される台形波状のパルス電圧が印加される。C2、C3はキャパシタで、負荷C1に充電する電流の一部はキャパシタC2から供給され、負荷C1から放電される電流の一部はキャパシタC3に流れ込む。C2、C3は負荷の静電容量より十分大きく、たとえば、負荷の5倍以上である。
【0013】
ツェナーダイオードD3、キャパシタC4、抵抗R1、トランジスタQ5、ダイオードD5、トランジスタQ3、ダイオードD1が充電電荷供給源切り替え回路を構成している。ツェナーダイオードD4、キャパシタC5,抵抗R2、トランジスタQ6、ダイオードD6、トランジスタQ4、ダイオードD2が放電電荷流入先切り替え回路を構成している。
【0014】
TX1は相互インダクタで、1次側が電源とQ3のコレクタに接続され、二次側がグランドおよびダイオードD3を通してキャパシタC2に接続されている。電源はたとえば40V程度である。 TX2は相互インダクタタで、1次側がグランドとQ4のコレクタに接続され、二次側が電源およびダイオードD4を通してキャパシタC3に接続されている。
【0015】
図2は本形態の駆動回路における出力電圧と出力電流を示した図である。図2は負荷を充電している過程を示している。図2で負荷駆動電位は負荷C1を駆動する出力の電位で、Q1のエミッタおよびQ2のエミッタの電位を示している。負荷駆動電位は図1の入力端子と概ね同電位である。図2で、C2の電位はC2の端子でグランドに接続されていない側の電位、すなわちD1のアノード、D3のカソードの電位である。図2中i1は図1で示した電流i1である。図2中i2は図1で示した電流i2である。
【0016】
図2において、T1から充電が始まる。 T1とT2の間で電流が直ちに立ち上がらないのは、負荷C1とQ1を結ぶ結線に抵抗やインダクタンスがあるからである。ここでC2はすでに充電されており、ある程度の電位を有するものとする(後述するように、図2のパルスの以前に同様のパルスが何発かあると、この状態になる)。T1からT4の間は、出力電位がC2の電位より低い。Q1はベース電位の上昇にしたがい、エミッタ電流を、したがってコレクタ電流を流すが、このときの電荷のほとんどはC2よりD1を通して供給される。これは充電電荷供給源切り替え回路が制御しているが、充電電荷供給源切り替え回路の振る舞いを説明する。
【0017】
Q5のベース電位はR1とD3により、D3固有のツェナー電圧分だけ入力の電位より高くなっている。ツェナー電圧は4V程度とする。
【0018】
Q5のエミッタ電位はベース・エミッタ電圧分(約0.6V)だけベース電位より低くなっているから、Q5のエミッタ、従ってD5のアノードの電位は入力の電位より約3.4V高い(4V−0.6V)。もし、Q3のエミッタの電位が、D5のアノード電位より、1.2V程度(D5の順方向電圧とQ3のベース・エミッタ間電圧の和)低い、すなわち「Q3のエミッタの電位が、入力より約2.2V(3.4V−1.2V)高い」(状態1)ならば、D5に順方向電流が、そしてQ3にベース電流が流れる。
【0019】
ところで、時刻T1からT3までの間、上記状態1にならない(ここで、時刻T3は入力の電位がC2の電位から約2.2V低い電位になった時刻である)。なぜなら、T1とT3の間では、入力の電位が低く、状態1だったとすると、Q3のエミッタの電位は入力より2.2V高いだけであるから、C2の電位より、低い電位であり、したがって、ダイオードD1がONし、Q3のエミッタの電位は、C2の電位よりD1の順方向電圧分低い電圧になってしまうからである。すなわち、T1からT3までの間は、Q3のエミッタ電位従ってQ1のコレクタ電位は、C2の電位からD1の順方向電圧分低い電位となる。したがって、状態1にはならないから、Q3はOFFであり、Q3を流れる電流i2は流れず、D1を流れるi1のみが流れる。
【0020】
次にT3からT4のあいだの充電電荷供給源切り替え回路の動作を説明する。T3で、上記状態1が成立するので、Q3が電流を流し始めるが、D1も逆バイアスがかかるわけではないので、電流を流す。しかし、入力の電位の上昇とともに、Q3のエミッタの電位が上昇し、D1の端子間電圧が小さくなり、D1を流れる電流i1は減少し、それを補うために電流i2が増加する。
【0021】
次にT4からT6までの充電電荷供給源切り替え回路の動作を説明する。T4でD1の端子間電圧が0Vになり、T3以降は、逆バイアスがかかる。従って、D1は電流を流さず、i1は0である。D1が電流を流さないので、負荷C1に流す電流はすべて、Q3を通して、電源VCCから供給される。T5において入力の電位の上昇が終了し、T6において電流も流れなくなる。T5とT6の間で電流が直ちに0にならないのは、負荷C1とQ1を結ぶ結線に抵抗やインダクタンスがあるからである。この間、Q1のコレクタ電位すなわちQ3のエミッタ電位は、入力より約2.2V高い状態で上昇する。
【0022】
次にTX1の効果を説明する。
【0023】
図2のT3とT4の間では、電流i2が増加している。この電流は相互インダクタTX1の1次側を流れるが、i2の時間変化率が0でないため、TX1の1次側の両端に電位差を生じる。このため、Q3のコレクタの電位は、電源VCCの電位より低くなる。したがって、TX1がないときと比べ、Q3のコレクタからQ1のエミッタまでの電圧が低くなり、この電圧とi2の積で表される損失が小さくなり、省電力につながる。TX1があってもなくても、電源から見れば同じi2を流すので、電源が供給する電力という観点では、同様であるが、TX1がある場合は、TX1がない場合に熱になる分が、一時的に磁界のエネルギーに変換されている。TX1の1次側の●がついている端子がついていない端子より電位が低い場合には、2次側の●がついている端子も2次側で●がついていない端子より電位が低いように線が巻かれている。したがって、T3からT4の区間においては、D3のアノードはグランドより低い電位であり、したがって、D3に電流は流れない。
【0024】
図2のT4からT6にかけてはi2の時間変化率は0なので、TX1の1次側、2次側ともに電圧を発生しない。
【0025】
図2のT5からT6にかけて、電流i2は減少している。そのため、 TX1の1次側の●がついている端子がついていない端子より電位が高くなる。すると、2次側の●がついている端子も2次側で●がついていない端子より電位が高くなり、1次側と2次側の巻線比に応じた電位差が2次側にも生ずるが、この電位差が、C2の電位より高い場合には、D3はONしi5が流れ、C2が充電される。2次側の巻線数が1次側の巻線数より十分多ければ、磁界のエネルギーの多くがC2に電界のエネルギーとして変換される。こうしてC2に蓄えられた電荷は後の充電で用いられる。
【0026】
以上、見てきた通り、C2が充電されていれば、負荷C1の充電時に、電源からだけでなく、C2からもC1に電荷を供給するので、図2のように電源が電流を供給する時間が従来に比べ短くなるので(従来は、i1とi2の和を電源が供給していた)、省電力となる。
【0027】
先に保留しておいた、C2が充電されていなかった場合について説明する。この場合は、図2におけるT1からT4に対応する期間がなく、当初より、電源VCCより電流を供給するが、このとき、TX1に磁界のエネルギーが蓄えられ、上述と同様に、後でC2に電荷が蓄えられる。したがって、何回か負荷C1の充放電を繰り返していくうちに、C2の電位は高くなり、やがて安定した電位に達する。
【0028】
以上が、負荷C1の充電時の動作であるが、負荷C1の放電時も、同様の動作を行う。ただし、放電時の省電力の効果は、TX2の2次側において、C3に蓄えられた電荷で電源VCCよりも低い電位にあるものを、電源VCCに流し込むという動作に由来している。
【0029】
以上のように、本実施例では、相互インダクタンスを用い、従来は熱になっていたエネルギーの一部を電界のエネルギーに変換する事により、省電力を達成している。
【0030】
なお、本発明の省電力の機構は、充電側のみあるいは放電側のみに用いてもかまわない。
【0031】
また、TX1とTX2を、TX2の2次側で●のついた端子をD3のアノードに接続し、他の端子をグランドに接続し、TX1の2次側で●のついた端子を電源に接続し、他の端子をD4のカソードに接続すれば、C2とC3を充電するタイミングが異なるだけで、上記と同様の効果を得る。
【0032】
(実施例2)
図3は本発明の第2の実施例の回路図である。図1と比較して、部品としてはキャパシタC6およびC7が追加されている。C6およびC7は電源VCCとグランドの間に直列に接続されている。図1ではC2の端子のひとつはグランドに接続されていたが、本実施例では、C2の端子の一方はC6とC7が接続されている結線Node1につながっている。また、図1ではC3の端子のひとつは電源VCCに接続されていたが、本実施例では、C3の端子もNode1につながっている。C6とC7はC2、C3より大きな容量であることが望ましい。
【0033】
本形態の駆動回路における出力電圧と出力電流を示した図は、実施例1と同様に図2である。
【0034】
図3における回路の動作を説明する。後述するように、 C6とC7が接続されている結線Node1は、動作中、電源VCCとグランドの間のほぼ一定の電位にある。動作中、C2、C3は実施例1と同様に充電されており、C2のD1に接続されている端子は、Node1より高い電位で、C3のD2に接続されている端子はNode1より低い電位である。
【0035】
本実施例においても、実施例1と同様に、T5からT6の間に、C2が充電されるが、C2の一方の端子はNode1に接続されており、D1ののアノードの電位を実施例1と同じレベルにするために、C2の端子間の電位差は実施例1と比較して小さくてよい。したがって、TX1の2次側は実施例1ほど大きな電圧を発生させる必要がない。特に実施例1では、TX1は1次側より2次側の方に大きな電圧が発生するようにしてあるが、T3とT4の期間でTX1の1次側に大きな電圧が発生し、2次側には(電流は流れないが)、さらに大きな電圧が生じ、D3の逆電圧に対する耐圧等の高電圧に対する注意をしなければならない。本実施例では、D3にかかる逆電圧は実施例1より低くてよい。
【0036】
C6とC7が接続されている結線Node1は、動作中、電源VCCとグランドの間のほぼ一定の電位にあると前述したが、この説明をする。もし、Node1の電圧がたとえばグランド付近であるとすると、C1の充電時、D1のアノードの電位も低く、i1が流れる期間がないか短い。i1が流れると、C2が放電されるため、Node1においては、C6とC7からC2に向かう方向に電流が流れる。したがって、C6は充電、C7は放電され、結果としてNode1の電位は下がる。しかし、今の場合、i1が流れないか、ほとんど流れないので、Node1の電位はT1からT2の間では下がらないか、ほとんど下がらない。
【0037】
一方、C1の放電時においては、Node1の電位が低いと、D2のカソードの電位も低いので、i3は、i1と比較して長い時間長すことができる。このとき、C3は放電されるので、 C3よりC6とC7へ電流が流れ、Node1の電位を高くする。
【0038】
以上より、Node1の電位が低いときには、充放電のサイクルの前後でNode1の電位が高くなる。同様の考え方で、Node1の電位が高目にあるときは、充放電の前後でNode1の電位が低くなる。このようにして、Node1の電位は、充放電を繰り返す事により、駆動波形の振幅の中央付近に近づいていく。
【0039】
以上のように、本実施例においては、キャパシタを用いVCCとグランドの中間的な電位を作る事により、相互インダクタンスが高い電圧を発生しないようにしている。
【0040】
なお、本実施例においては、C6とC7の二つのキャパシタを用いたがどちらか片方だけでもよい。
【0041】
また、TX1とTX2を、TX2の2次側で●のついた端子をD3のアノードに接続し、他の端子をNode1に接続し、TX1の2次側で●のついた端子をNode1に接続し、他の端子をD4のカソードに接続すれば、C2とC3を充電するタイミングが異なるだけで、上記と同様の効果を得る。
【0042】
【発明の効果】
以上説明したように、本発明に係わる容量性負荷駆動回路では、電源から流れる電流、あるいはグランドに流れる電流が相互インダクタの1次側を流れるときに生ずる磁界のエネルギーを電界のエネルギーとして蓄え、後で利用する。その分、電源から流す電荷が減るため、省電力になる。この省かれた電力は従来では駆動素子の熱になっていたため、駆動素子の熱設計という面でも容易になる。
【図面の簡単な説明】
【図1】本発明実施例1にかかわる容量性負荷駆動回路の回路図である。
【図2】本発明実施例1にかかわる電圧波形および電流波形である。
【図3】本発明実施例2にかかわる容量性負荷駆動回路の回路図である。
【図4】従来例にかかわる容量性負荷駆動回路の回路図である。
【図5】従来例にかかわる電圧波形および電流波形である。
【符号の説明】
C1 容量性負荷
C2、C3、C4、C5、C6、C7 キャパシタ
D1、D2、D3、D4、D5、D6 ダイオード
i1、i2、i3、i4、i5、i6 電流の流れる方向
Node1 C2とC3とC6とC7とTX1とTX2が接続されている結線
Q1、Q2、Q3、Q4、Q5、Q6 トランジスタ
R1、R2 抵抗
TX1、TX2 相互インダクタ
VCC 電源
Claims (4)
- 容量性負荷の充放電を行う駆動回路において、容量性負荷に接続された充電用負荷駆動素子と放電用負荷駆動素子があり、前記充電用負荷駆動素子に対する電荷の供給源として、第1のキャパシタおよび電源があり、前記第1のキャパシタと前記電源と前記充電用負荷駆動素子との間に介在する充電電荷供給源切り替え回路を有し、前記充電電荷供給源切り替え回路は前記電源に第1の相互インダクタの1次側を通して接続され、前記第1の相互インダクタの2次側は第1の整流器を通して前記第1のキャパシタに接続され、
前記充電電荷供給源切り替え回路は、前記容量性負荷の充電時、前記第1のキャパシタの電位が前記容量性負荷の電位より高い場合は電荷を前記第1のキャパシタより前記充電用負荷駆動素子に供給し、前記第1のキャパシタの電位が前記容量性負荷の電位より低い場合は、電荷を前記電源より前記充電用負荷駆動素子に供給し、前記充電電荷供給源切り替え回路が前記電源より電流を流し込むとき、前記第1の相互インダクタの1次側に流れる電流の変化する際、前記第1のキャパシタを充電することを特徴とする容量性負荷駆動回路。 - 容量性負荷の充放電を行う駆動回路において、容量性負荷に接続された充電用負荷駆動素子と放電用負荷駆動素子があり、前記放電用負荷駆動素子に対する電荷の放出先として、第2のキャパシタおよびグランドがあり、前記第2のキャパシタと前記グランドと前記放電用負荷駆動素子との間に介在する放電電荷流入先切り替え回路を有し、前記放電電荷流入先切り替え回路は前記グランドに第2の相互インダクタの1次側を通して接続され、前記第2の相互インダクタの2次側は第2の整流器を通して前記第2のキャパシタに接続され、
前記放電電荷流入先切り替え回路は、前記容量性負荷の放電時、前記第2のキャパシタの電位が前記容量性負荷の電位より低い場合は電荷を前記第2のキャパシタに前記放電用負荷駆動素子から放出し、前記第2のキャパシタの電位が前記容量性負荷の電位より高い場合は、電荷をグランドに前記放電用負荷駆動素子から放出し、前記放電電荷流入先切り替え回路がグランドに電流を流し込むとき、前記第2の相互インダクタの1次側に流れる電流の変化する際、前記第2のキャパシタを充電することを特徴とする容量性負荷駆動回路。 - 請求項2記載の容量性負荷駆動回路を備える請求項1記載の容量性負荷駆動回路。
- 容量性負荷の充放電を行う駆動回路において、容量性負荷に接続された充電用負荷駆動素子と放電用負荷駆動素子があり、前記充電用負荷駆動素子に対する電荷の供給源として、第3のキャパシタおよび電源があり、前記第3のキャパシタと前記電源と前記充電用負荷駆動素子との間に介在する充電電荷供給源切り替え回路を有し、前記放電用負荷駆動素子に対する電荷の放出先として、第4のキャパシタおよびグランドがあり、前記第4のキャパシタと前記グランドと前記放電用負荷駆動素子との間に介在する放電電荷流入先切り替え回路を有し、
前記充電電荷供給源切り替え回路は前記電源に第3の相互インダクタの1次側を通して接続され、前記第3の相互インダクタの2次側は第3の整流器を通して前記第4のキャパシタに接続され、前記放電電荷流入先切り替え回路は前記グランドに第4の相互インダクタの1次側を通して接続され、前記第4の相互インダクタの2次側は第4の整流器を通して前記第3のキャパシタに接続され、前記充電電荷供給源切り替え回路は、前記容量性負荷の充電時、前記第3のキャパシタの電位が前記容量性負荷の電位より高い場合は電荷を前記第3のキャパシタより前記充電用負荷駆動素子に供給し、前記第3のキャパシタの電位が前記容量性負荷の電位より低い場合は、電荷を前記電源より前記充電用負荷駆動素子に供給し、前記充電電荷供給源切り替え回路が電源より電流を流し込むとき、前記第3の相互インダクタの1次側に流れる電流の変化する際、前記第4のキャパシタを充電し、
前記放電電荷流入先切り替え回路は、前記容量性負荷の放電時、前記第4のキャパシタの電位が前記容量性負荷の電位より低い場合は電荷を前記第4のキャパシタに前記放電用負荷駆動素子から放出し、前記第4のキャパシタの電位が前記容量性負荷の電位より高い場合は、電荷をグランドに前記放電用負荷駆動素子から放出し、前記放電電荷流入先切り替え回路がグランドに電流を流し込むとき、前記第4の相互インダクタの1次側に流れる電流の変化する際、前記第3のキャパシタを充電することを特徴とする容量性負荷駆動回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20189999A JP3663982B2 (ja) | 1999-07-15 | 1999-07-15 | 容量性負荷駆動回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20189999A JP3663982B2 (ja) | 1999-07-15 | 1999-07-15 | 容量性負荷駆動回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001026109A JP2001026109A (ja) | 2001-01-30 |
JP3663982B2 true JP3663982B2 (ja) | 2005-06-22 |
Family
ID=16448677
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20189999A Expired - Fee Related JP3663982B2 (ja) | 1999-07-15 | 1999-07-15 | 容量性負荷駆動回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3663982B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8251471B2 (en) * | 2003-08-18 | 2012-08-28 | Fujifilm Dimatix, Inc. | Individual jet voltage trimming circuitry |
JP4631539B2 (ja) | 2005-05-23 | 2011-02-16 | 富士ゼロックス株式会社 | 液滴吐出装置 |
JP6922263B2 (ja) * | 2017-03-06 | 2021-08-18 | セイコーエプソン株式会社 | 液体吐出装置および容量性負荷の駆動回路 |
-
1999
- 1999-07-15 JP JP20189999A patent/JP3663982B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001026109A (ja) | 2001-01-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5309344A (en) | Dual active clamp, zero voltage switching power converter | |
JP2004536543A (ja) | スイッチモード電力コンバータで使用される絶縁駆動回路 | |
US4312029A (en) | DC-to-DC Converter with reduced power loss during turn off | |
US5995382A (en) | Self-oscillation type switching power supply | |
EP0925636B1 (en) | A forward converter with an inductor coupled to a transformer winding | |
JP3697924B2 (ja) | 容量性負荷駆動回路 | |
JP3663982B2 (ja) | 容量性負荷駆動回路 | |
JP2000152627A (ja) | リンギングチョークコンバータ | |
US5036450A (en) | Spike limiting circuit | |
US6324077B1 (en) | Switch mode power supply | |
US6661209B2 (en) | Leading edge modulator for post regulation of multiple output voltage power supplies | |
JP2004236461A (ja) | スイッチング制御装置およびこのスイッチング制御装置を備えたスイッチング電源 | |
JPH08130871A (ja) | Dc−dcコンバータ | |
WO1993022834A1 (en) | Circuit for the fast turning off of a field effect transistor | |
US4638240A (en) | Base drive circuit for high-power switching transistor | |
JP2903245B2 (ja) | 偏向回路 | |
JPH11220877A (ja) | スイッチング電源装置 | |
JPS582916A (ja) | スイツチング電源回路 | |
JP3433429B2 (ja) | スイッチングレギュレータ | |
JP3619115B2 (ja) | フライバック・コンバータにおける同期整流器のオンパルス幅の制御方法 | |
JP3332797B2 (ja) | 正負電圧電源回路 | |
WO1998011659A1 (en) | Self oscillating proportional drive zero voltage switching power supply | |
JPS591007B2 (ja) | パワ−スイツチングトランジスタクドウカイロ | |
EP0249055A2 (en) | Power amplifiers for driving inductive loads | |
JP3648911B2 (ja) | 電源装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041022 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041214 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050210 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050308 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050321 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080408 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090408 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090408 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100408 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110408 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110408 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |