CN111478689B - 耗尽型晶体管驱动电路及芯片 - Google Patents

Abstract

本发明公开一种耗尽型晶体管驱动电路及芯片。该电路中，低压MOS管的漏极与主耗尽型晶体管的源极相连，低压MOS管的源极接地；间接锁定电路与供电端和低压MOS管的栅极相连，用于驱动低压MOS管开启，在主耗尽型晶体管初次开启后锁定低压MOS管处于常开状态；直接驱动电路与供电端、主耗尽型晶体管的栅极和低压MOS管的源极相连，用于直接驱动主耗尽型晶体管的开启或关闭；辅助驱动电路与供电端、直接驱动电路、间接锁定电路以及低压MOS管的源极相连，用于驱动间接锁定电路锁定低压MOS管处于常开状态；在供电端下电后，驱动低压MOS管关闭，控制直接驱动电路对主耗尽型晶体管进行关闭。该电路可以提高低压MOS管的开关速度并保障主耗尽型晶体管的高速开关特性。

Description

耗尽型晶体管驱动电路及芯片

技术领域

本发明涉及半导体驱动技术领域，尤其涉及一种耗尽型晶体管驱动电路及芯片。

背景技术

耗尽型晶体管是电力电子器件的重要组成部分，一般是单极性器件，以电子作为电流传输的媒介，由于电子的传输速度快，可以广泛应用在高频及高功率密度领域。

耗尽型晶体管为常开型器件，一般需要负电压关闭，使得其实际应用中可靠性不高。例如，目前广泛使用隔离电源或者电荷泵制造负电压，对耗尽型晶体管进行控制，在工作过程中，若隔离电源或者电荷泵失效下电，耗尽型晶体管将处于导通状态，危及产品及人身安全，且制造成本较高。

为提高耗尽型晶体管的可靠性，可采用低压MOS管与耗尽型晶体管形成共源共栅级联结构进行驱动控制，例如，现有共源共栅级联结构包括耗尽型晶体管和低压MOS管，低压MOS管的漏极与耗尽型晶体管的源极相连。在低压MOS管的栅极源极电压Vgs2为0时，耗尽型晶体管的Vgs1为负电压，此负电压可以关闭耗尽型晶体管；在低压MOS管的栅极开启时，耗尽型晶体管的Vgs1约为0，此时，耗尽型晶体管和低压MOS管均处于开启状态，因此，可以借助低压MOS管的开关(即开启和关闭)控制耗尽型晶体管的开关，以使耗尽型晶体管处于常关状态，以保证耗尽型晶体管的可靠性，且该共源共栅级联结构具有价格低廉的优点。但在共源共栅级联结构中，低压MOS管的开关速度有限，不宜用在10KHz以上，且耗尽型晶体管和低压MOS管之间的寄生电感，在大功率密度或者高频情况下，产生的寄生电压可击穿低压MOS管，使得共源共栅级联结构的应用场景有限制，同时通过低压MOS管驱动耗尽型晶体管，由于低压MOS管的开关速度有限，牺牲了耗尽型晶体管的高速开关特性，造成资源的浪费。

发明内容

本发明实施例提供一种耗尽型晶体管驱动电路，以解决采用低压MOS管驱动耗尽型晶体管过程中存在的开关速度限制并影响耗尽型晶体管的高速开关特性的问题。

本发明实施例提供一种耗尽型晶体管驱动电路，包括主耗尽型晶体管和低压MOS管，所述低压MOS管的漏极与所述主耗尽型晶体管的源极相连，所述低压MOS管的源极接地，还包括间接锁定电路、直接驱动电路和辅助驱动电路；

所述间接锁定电路与供电端和所述低压MOS管的栅极相连，用于驱动所述低压MOS管开启，在所述主耗尽型晶体管初次开启后锁定所述低压MOS管处于常开状态；

所述直接驱动电路与所述供电端、所述主耗尽型晶体管的栅极和所述低压MOS管的源极相连，用于直接驱动所述主耗尽型晶体管的开启或关闭；

所述辅助驱动电路与所述供电端、所述直接驱动电路、所述间接锁定电路以及所述低压MOS管的源极相连，用于驱动所述间接锁定电路锁定所述低压MOS管处于常开状态；在所述供电端下电后，驱动所述低压MOS管关闭，控制所述直接驱动电路对所述主耗尽型晶体管进行关闭。

优选地，所述直接驱动电路包括直接储能电容和第一直接二极管；所述直接储能电容的一端与所述供电端相连，另一端与所述主耗尽型晶体管的栅极相连；所述第一直接二极管的正极与所述直接储能电容和所述主耗尽型晶体管的栅极相连，负极与所述低压MOS管的源极和所述辅助驱动电路相连。

如权利要求1所述的耗尽型晶体管驱动电路，其特征在于，所述直接驱动电路还包括直接稳压管和第一直接分压电阻；所述直接稳压管和所述第一直接分压电阻串联设置在所述供电端和所述主耗尽型晶体管的栅极之间，且所述直接稳压管和所述第一直接分压电阻与所述直接储能电容并联。

优选地，所述直接驱动电路还包括直接分压器件，所述直接分压器件设置在所述第一直接二极管的负极与所述低压MOS管的源极之间。

优选地，所述直接分压器件包括第二直接分压电阻或者第二直接二极管。

优选地，所述辅助驱动电路包括辅助储能电容、辅助二极管和辅助耗尽型晶体管；

所述辅助储能电容一端与所述供电端相连，另一端与所述辅助二极管的正极相连；

所述辅助二极管的负极与所述辅助耗尽型晶体管的漏极、所述低压MOS管的源极和所述直接驱动电路相连；

所述辅助耗尽型晶体管的栅极与所述供电端相连，漏极与所述间接锁定电路相连，源极与所述低压MOS管的源极和所述辅助二极管的负极相连。

优选地，所述辅助驱动电路还包括第一辅助电阻和第二辅助电阻；

所述第一辅助电阻的一端与所述供电端和所述辅助储能电容相连，另一端与所述辅助耗尽型晶体管的栅极相连，用于对辅助储能电容进行分压；

所述第二辅助电阻的一端与所述辅助储能电容相连，另一端与所述辅助二极管的正极相连，用于所述辅助储能电容进行分压。

优选地，所述间接锁定电路包括间接驱动管和间接分压电阻；

所述间接驱动管的正极与所述供电端相连，负极通过所述间接分压电阻与所述低压MOS管的栅极相连。

优选地，所述间接驱动管包括间接稳压管或者间接二极管。

本发明提供一种耗尽型晶体管驱动芯片，包括待控制电路和上述耗尽型晶体管驱动电路，所述主耗尽型晶体管与所述待控制电路相连。

上述耗尽型晶体管驱动电路及芯片中，耗尽型晶体管驱动电路可实现在供电端首次上电之后，通过间接锁定电路驱动低压MOS管首次开启并锁定在常开状态；通过低压MOS管控制主耗尽型晶体管首次开启，在低压MOS管处于常开状态时，通过直接驱动电路直接驱动主耗尽型晶体管的开启和关闭，其过程由于低压MOS管处于常开状态，无寄生电感对低压MOS管产生影响，以避免低压MOS管被寄生电感所形成的寄生电压击穿的风险。在主耗尽型晶体管在暂时关闭之后，辅助驱动电路通过控制低压MOS管关闭，以实现锁定主耗尽型晶体管处于关闭状态，使得低压MOS管只需进行一次开启操作，就能通过辅助驱动电路控制直接驱动电路和间接锁定电路实现对主耗尽型晶体管的开启和关闭，避免低压MOS管的开关速度有限而使其应用场景受限制的问题。同时，在关闭或开启主耗尽型晶体管的过程中，能通过辅助驱动电路和间接锁定电路使低压MOS管处于常开状态，避免在关闭或开启主耗尽型晶体管时重复关闭或开启低压MOS管，以使得主耗尽型晶体管的高速开关特性不被低压MOS管影响。该耗尽型晶体管驱动电路中，可极大地发挥主耗尽型晶体管在开关频率和功率密度上的优势，利用低压MOS管对主耗尽型晶体管的开启和关闭进行控制，有助于提高其可靠性，且可避免共源共栅级联结构中寄生电感在开关过程中，对低压MOS管的冲击，进一步提高驱动控制的可靠性。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例的描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1是本发明一实施例耗尽型晶体管驱动电路的一电路示意图；

图2是本发明一实施例耗尽型晶体管驱动电路的另一电路示意图；

图3是本发明一实施例耗尽型晶体管驱动电路的另一电路示意图；

图4是本发明一实施例耗尽型晶体管驱动电路的另一电路示意图；

图5是本发明一实施例耗尽型晶体管驱动电路的另一电路示意图；

图6是本发明一实施例耗尽型晶体管驱动电路的另一电路示意图；

图7是本发明一实施例耗尽型晶体管驱动电路的一波形示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大自始至终相同附图标记表示相同的元件。

应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。

空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。

在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

为了彻底理解本发明，将在下列的描述中提出详细的结构及步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

本发明实施例提供一种耗尽型晶体管驱动电路，如图1-图6所示，耗尽型晶体管驱动电路包括主耗尽型晶体管U1和低压MOS管U3，低压MOS管U3的漏极与主耗尽型晶体管U1的源极相连，低压MOS管U3的源极接地，还包括间接锁定电路30、直接驱动电路10和辅助驱动电路20；间接锁定电路30与供电端VCC和低压MOS管U3的栅极相连，用于驱动低压MOS管U3开启，在主耗尽型晶体管U1初次开启后锁定低压MOS管U3处于常开状态；直接驱动电路10与供电端VCC、主耗尽型晶体管U1的栅极和低压MOS管U3的源极相连，用于直接驱动主耗尽型晶体管U1的开启或关闭；辅助驱动电路20与供电端VCC、直接驱动电路10、间接锁定电路30以及低压MOS管U3的源极相连，用于驱动间接锁定电路30锁定低压MOS管U3处于常开状态；在供电端VCC下电后，驱动低压MOS管U3关闭，控制直接驱动电路10对主耗尽型晶体管U1进行关闭。

其中，主耗尽型晶体管U1包括但不限于耗尽型氮化镓晶体管、耗尽型碳化硅晶体管、硅PNP晶体管及硅耗尽型MOSFET。主耗尽型晶体管U1与待控制电路相连，用于根据主耗尽型晶体管U1的开启或关闭，实现对待控制电路的高频或者高功率密度控制。该待控制电路是指受主耗尽型晶体管U1控制的电路，可以为单体器件形成的电路，也可以为多个器件形成的电路。

其中，低压MOS管U3是工作电压在1-40V的MOS管，包括但不限于低压硅MOS管。如图1-图6所示，低压MOS管U3的漏极与主耗尽型晶体管U1的源极相连，低压MOS管U3的源极接地，低压MOS管U3的栅极和主耗尽型晶体管U1的栅极均与供电端VCC相连，主耗尽型晶体管U1的漏极用于连接待控制电路，以便根据供电端VCC的输入信号，控制低压MOS管U3和主耗尽型晶体管U1的开启和关闭，从而实现对待控制电路进行控制。本示例中，低压MOS管U3和主耗尽型晶体管U1构成共源共栅级联结构，可以采用低压MOS管U3控制主耗尽型晶体管U1的开启和关闭，以保证主耗尽型晶体管U1对待控制电路的可靠控制。

本示例中，间接锁定电路30与供电端VCC和低压MOS管U3的栅极相连，可利用供电端VCC的输入信号实现对低压MOS管U3进行驱动控制，以控制低压MOS管U3开启或关闭，并对低压MOS管U3的工作状态进行锁定，例如，在低压MOS管U3初次开启之后，将其状态锁定在常开状态。

直接驱动电路10与供电端VCC和主耗尽型晶体管U1的栅极相连，并与低压MOS管U3的源极相连，可实现在低压MOS管U3控制主耗尽型晶体管U1初次开启后，可利用供电端VCC的输入信号实现对主耗尽型晶体管U1进行驱动控制，直接驱动主耗尽型晶体管U1开启或关闭。

辅助驱动电路20与供电端VCC、直接驱动电路10、间接锁定电路30以及低压MOS管U3的源极相连。其中，辅助驱动电路20与供电端VCC和间接锁定电路30相连，用于当供电端VCC暂时下电后，驱动间接锁定电路30锁定低压MOS管U3处于常开状态。辅助驱动电路20与供电端VCC、直接驱动电路10以及低压MOS管U3的源极相连，用于在供电端VCC下电后，驱动低压MOS管U3关闭，控制直接驱动电路10对主耗尽型晶体管U1进行关闭。

本示例所提供的耗尽型晶体管驱动电路的具体驱动过程如下：(1)供电端VCC首次上电，使得供电端VCC的输入信号为高电平，此时，设置在供电端VCC与低压MOS管U3的栅极之间的间接锁定电路30可控制低压MOS管U3开启。(2)由于低压MOS管U3和主耗尽型晶体管U1形成共源共栅级联结构，在低压MOS管U3开启时，可间接控制主耗尽型晶体管U1实现首次开启。(3)在主耗尽型晶体管U1完全开启之后，间接锁定电路30可将低压MOS管U3锁定在常开状态，此时，设置在供电端VCC与主耗尽型晶体管U1的栅极之间的直接驱动电路10可以直接驱动主耗尽型晶体管U1的开启或关闭。(4)在供电端VCC输入为低电平，通过辅助驱动电路20控制直接驱动电路10驱动主耗尽型晶体管U1关闭的同时，辅助驱动电路20可以驱动间接锁定电路30锁定低压MOS管U3处于常开状态，此时，主耗尽型晶体管U1持续关闭。(5)供电端VCC输入信号由低电平到高电平时，由于辅助驱动电路20驱动间接锁定电路30锁定低压MOS管U3处于常开状态，使得设置在供电端VCC与主耗尽型晶体管U1的栅极之间的直接驱动电路10可以直接驱动主耗尽型晶体管U1从关闭状态变成开启状态。(6)当供电端VCC长时间输入为低电平，并且辅助驱动电路20中的辅助储能电容C21中的电荷完全消耗完毕时，低压MOS管U3的栅极源极电压为0V，同时辅助耗尽型晶体管U2栅极源极电压为0V，处于开启状态，给低压MOS管U3提供负电压，关闭低压MOS管U3，同时主耗尽型晶体管U1持续关闭。

本示例中，在低压MOS管U3锁定在常开状态时，直接驱动电路10控制主耗尽型晶体管U1在第一关闭时间T1内暂时关闭，若在第一关闭时间T1内，直接驱动电路10接收到供电端VCC的高电平输入信号，可以直接驱动主耗尽型晶体管U1开启；若在第一关闭时间T1内，直接驱动电路10没有接收到供电端VCC的高电平输入信号，此时，辅助驱动电路20继续驱动间接锁定电路30锁定低压MOS管U3在第一关闭时间T1处于常开状态，并锁定主耗尽型晶体管U1处于关闭状态；在第一关闭时间T1后，辅助驱动电路20驱动低压MOS管U3关闭，使得主耗尽型晶体管U1处于关闭状态。其中，第一关闭时间T1为主耗尽型晶体管U1暂时关闭后，辅助驱动电路20继续驱动间接锁定电路30维持低压MOS管U3处于常开状态的最大时间。

本示例中，耗尽型晶体管驱动电路可实现在供电端VCC首次上电之后，通过间接锁定电路30驱动低压MOS管U3首次开启并锁定在常开状态；通过低压MOS管U3控制主耗尽型晶体管U1首次开启，在低压MOS管U3处于常开状态时，通过直接驱动电路10直接驱动主耗尽型晶体管U1的开启和关闭，其过程由于低压MOS管U3处于常开状态，无寄生电感对低压MOS管U3产生影响，以避免低压MOS管U3被寄生电感所形成的寄生电压击穿的风险。在主耗尽型晶体管U1在暂时关闭之后，辅助驱动电路20通过控制低压MOS管U3关闭，以实现锁定主耗尽型晶体管U1处于关闭状态，使得低压MOS管U3只需进行一次开启操作，就能通过辅助驱动电路20控制直接驱动电路10和间接锁定电路30实现对主耗尽型晶体管U1的开启和关闭，避免低压MOS管U3的开关速度有限而使其应用场景受限制的问题。同时，在关闭或开启主耗尽型晶体管U1的过程中，能通过辅助驱动电路20和间接锁定电路30使低压MOS管U3处于常开状态，避免在关闭或开启主耗尽型晶体管U1时重复关闭或开启低压MOS管U3，以使得主耗尽型晶体管U1的高速开关特性不被低压MOS管U3影响。该耗尽型晶体管驱动电路中，可极大地发挥主耗尽型晶体管U1在开关频率和功率密度上的优势，利用低压MOS管U3对主耗尽型晶体管U1的开启和关闭进行控制，有助于提高其可靠性，且可避免共源共栅级联结构中寄生电感在开关过程中，对低压MOS管U3的冲击，进一步提高驱动控制的可靠性。

在一实施例中，如图1所示，直接驱动电路10包括直接储能电容C11和第一直接二极管D11；直接储能电容C11的一端与供电端VCC相连，另一端与主耗尽型晶体管U1的栅极相连；第一直接二极管D11的正极与直接储能电容C11和主耗尽型晶体管U1的栅极相连，负极与低压MOS管U3的源极和辅助驱动电路20相连。

其中，直接储能电容C11是设置在供电端VCC和主耗尽型晶体管U1之间的电容。第一直接二极管D11是设置在直接储能电容C11和主耗尽型晶体管U1的栅极与低压MOS管U3的源极和辅助驱动电路20之间的二极管，用于限制电流流向。需要说明的是，第一直接二极管D11的负极是与辅助驱动电路20中的辅助二极管D21的负极和辅助耗尽型晶体管U2的漏极相连接，辅助驱动电路20通过第一直接二极管D11控制直接驱动电路10对主耗尽型晶体管U1的开启或关闭。

本示例中，在供电端VCC首次上电时，设置在供电端VCC与低压MOS管U3之间的间接锁定电路30快速开启低压MOS管U3，在低压MOS管U3开启后，串联设置在供电端VCC和低压MOS管U3的源极之间的直接储能电容C11和第一直接二极管D11给主耗尽型晶体管U1的源极提供一定的正电压，以使主耗尽型晶体管U1实现首次开启。

在主耗尽型晶体管U1首次开启时，与供电端VCC相连的直接储能电容C11开始存储电荷。直接储能电容C11可以理解为设置在供电端VCC与主耗尽型晶体管U1之间的用于使主耗尽型晶体管U1快速得到大于0的栅极源极电压的导体，即直接储能电容C11在主耗尽型晶体管U1开启时存储电荷，其所存储的电荷可以用于快速向主耗尽型晶体管U1的栅极提供负电压，是直接关闭主耗尽型晶体管U1的关键。即直接储能电容C11是设置在供电端VCC和主耗尽型晶体管U1之间的用于给主耗尽型晶体管U1提供用于控制其开启或关闭的栅极源极电压的导体，可在主耗尽型晶体管U1开启时存储电荷，以保证后续快速直接关闭主耗尽型晶体管U1的可行性。

本示例中，第一直接二极管D11的正极与直接储能电容C11和主耗尽型晶体管U1的栅极相连，负极与低压MOS管U3的源极和辅助驱动电路20相连，当直接储能电容C11存储的电荷耗尽时，辅助驱动电路20通过第一直接二极管D11为主耗尽型晶体管U1的栅极和低压MOS管U3的源极的提供电压，能使主耗尽型晶体管U1处于关闭状态，避免电路不需要工作时，主耗尽型晶体管U1处于导通状态，危及产品及人身安全，且能降低成本。

本示例中，直接驱动电路10通过直接储能电容C11调整主耗尽型晶体管U1的栅极源极电压Vgs1，以实现对主耗尽型晶体管U1进行调整；如在Vgs1≥0时，开启主耗尽型晶体管U1；在Vgs1<0时，关闭主耗尽型晶体管U1。在Vgs1＝0时，直接储能电容C11中存储的电荷容易被快速释放掉，因此，需在直接储能电容C11与低压MOS管U3的栅极之间设置第一直接二极管D11，以达到防止直接储能电容C11放电，避免直接储能电容C11释放其所存储的电荷的目的，以保证利用直接储能电容C11中存储的电荷快速关闭主耗尽型晶体管U1的可行性。第一直接二极管D11的正极与直接储能电容C11和主耗尽型晶体管U1的栅极相连，可起到防止直接储能电容C11放电，避免其快速释放所存储的电荷的目的，从而保证快速直接驱动主耗尽型晶体管U1开启或关闭的可行性。并且，第一直接二极管D11的正极与直接储能电容C11和主耗尽型晶体管U1的栅极相连，第一直接二极管D11的负极与低压MOS管U3的源极和辅助驱动电路20相连，以使第一直接二极管D11也可起到分压效果，有助于方便调整主耗尽型晶体管U1的栅极源极电压，实现对主耗尽型晶体管U1的控制。

在一实施例中，如图2-图4所示，直接驱动电路10还包括直接稳压管Z11和第一直接分压电阻R11；直接稳压管Z11和第一直接分压电阻R11串联设置在供电端VCC和主耗尽型晶体管U1的栅极之间，且直接稳压管Z11和第一直接分压电阻R11与直接储能电容C11并联。

其中，直接稳压管Z11是设置在供电端VCC与主耗尽型晶体管U1之间的稳压管，稳压管是一种起到临界反向击穿电压前都有很高电阻的半导体器件，稳压管在反向击穿时，在一定电流范围内或者在一定功率损耗范围内，电压几乎不变，表现出稳压特性。本示例中，直接稳压管Z11的稳压值大于主耗尽型晶体管U1的栅极源极电压的绝对值，以保证稳压效果的实现。第一直接分压电阻R11是设置在直接稳压管Z11和主耗尽型晶体管U1的栅极之间的电阻。

本示例中，选择稳压值较大的直接稳压管Z11和阻值较大的第一直接分压电阻R11串联设置在供电端VCC与主耗尽型晶体管U1的栅极之间，使得直接稳压管Z11与第一直接分压电阻R11所形成的串联电路与直接储能电容C11并联，以使直接稳压管Z11和第一直接分压电阻R11配合，可以起到缓慢释放直接储能电容C11中的电荷，从而保证快速直接驱动主耗尽型晶体管U1开启或关闭的可行性。

在一实施例中，如图3和图4所示，直接驱动电路10还包括直接分压器件，直接分压器件设置在第一直接二极管D11的负极与低压MOS管U3的源极之间。

其中，直接分压器件设置在第一直接二极管D11的负极与低压MOS管U3的源极之间，用于对供电端VCC的输入电压起到分压作用，以便调整主耗尽型晶体管U1的栅极源极电压，从而保证直接驱动电路10直接驱动主耗尽型晶体管U1的开启和关闭这一目的的实现。

其中，第一直接二极管D11为肖特基二极管或者快恢复二极管。由于主耗尽型晶体管U1的栅极源极电压为0时，主耗尽型晶体管U1开启，但直接储能电容C11中存储的电荷容易被释放掉，不利于后续基于直接储能电容C11中存储的电荷调整主耗尽型晶体管U1的栅极源极电压，以实现直接驱动主耗尽型晶体管U1的功能实现。快恢复二极管(简称FRD)是一种具有开关特性好、反向恢复时间短特点的半导体二极管，属于PIN结型二极管，即在P型硅材料与N型硅材料中间增加了基区I，构成PIN硅片。因基区很薄，反向恢复电荷很小，所以快恢复二极管的反向恢复时间较短，正向压降较低，反向击穿电压(耐压值)较高。本示例中，将肖特基二极管设置在直接储能电容C11与低压MOS管U3的源极之间，将肖特基二极管作为防止直接储能电容C11放电的媒介，相比于选择反向恢复时间较大的二极管，其更有利于控制主耗尽型晶体管U1的快速关闭。

在一实施例中，如图3和图4所示，直接分压器件包括第二直接分压电阻R12或者第二直接二极管D12。

其中，第二直接分压电阻R12是设置在第一直接二极管D11与低压MOS管U3的源极之间的电阻，用于对供电端VCC的输入电压起到分压作用，以便调整主耗尽型晶体管U1的栅极源极电压，从而保证直接驱动电路10直接驱动主耗尽型晶体管U1的开启和关闭这一目的的实现。

作为一示例，直接驱动电路10包括直接储能电容C11、第一直接二极管D11、与直接储能电容C11并联的直接稳压管Z11和第一直接分压电阻R11、以及与第一直接二极管D11和低压MOS管U3的源极相连的第二直接分压电阻R12，通过第一直接二极管D11和第二直接分压电阻R12对供电端VCC的输入电压进行分压，以使主耗尽型晶体管U1得到大于0的栅极源极电压，进而减少主耗尽型晶体管U1的导通电阻，提高其功率密度。本示例中，用于实现分压功能的第一直接分压电阻R11和第二直接分压电阻R12根据主耗尽型晶体管U1的阈值电压Vth1以及开关频率的需求进行配选。

作为另一示例，第二直接二极管D12是设置在第一直接二极管D11与低压MOS管U3的源极之间的二极管，用于对供电端VCC的输入电压起到分压作用，以便调整主耗尽型晶体管U1的栅极源极电压，从而保证直接驱动电路10直接驱动主耗尽型晶体管U1的开启和关闭这一目的的实现。

作为一示例，直接驱动电路10包括直接储能电容C11、第一直接二极管D11、与直接储能电容C11并联的直接稳压管Z11和第一直接分压电阻R11、以及与第一直接二极管D11和低压MOS管U3的源极相连的第二直接二极管D12，通过第一直接二极管D11和第二直接二极管D12对供电端VCC的输入电压进行分压，以使主耗尽型晶体管U1得到大于0的栅极源极电压，进而减少主耗尽型晶体管U1的导通电阻，提高其功率密度。本示例中，用于实现分压功能的第一直接分压电阻R11和第二直接二极管D12根据主耗尽型晶体管U1的阈值电压Vth1以及开关频率的需求进行配选。

在一实施例中，如图1-图4所示，辅助驱动电路20包括辅助储能电容C21、辅助二极管D21和辅助耗尽型晶体管U2；辅助储能电容C21一端与供电端VCC相连，另一端与辅助二极管D21的正极相连；辅助二极管D21的负极与辅助耗尽型晶体管U2的漏极、低压MOS管U3的源极和直接驱动电路10相连；辅助耗尽型晶体管U2的栅极与供电端VCC相连，漏极与间接锁定电路30相连，源极与低压MOS管U3的源极和辅助二极管D21的负极相连。

其中，辅助耗尽型晶体管U2包括但不限于耗尽型氮化镓晶体管、耗尽型碳化硅晶体管、硅PNP晶体管及硅耗尽型MOSFET。

辅助储能电容C21一端与供电端VCC相连，另一端与辅助二极管D21的正极相连，辅助储能电容C21通过与辅助二极管D21的连接，能够对辅助储能电容C21起分压作用，避免辅助储能电容C21存储的电荷快速释放。

辅助二极管D21的负极与辅助耗尽型晶体管U2的漏极、低压MOS管U3的源极和直接驱动电路10相连，其中，辅助驱动电路20通过辅助二极管D21的负极与辅助耗尽型晶体管U2的漏极、低压MOS管U3的源极和直接驱动电路10相连，能够避免电路中流过的方向电压，确保电路的安全性。

辅助耗尽型晶体管U2的栅极与供电端VCC相连，漏极与间接锁定电路30相连，源极与低压MOS管U3的源极和辅助二极管D21的负极相连，使得辅助耗尽型晶体管U2在辅助储能电容C21电荷被消耗完全时，在主耗尽型晶体管U1完全关闭或者未初次开启时，能通过控制低压MOS管U3的源极电压，使主耗尽型晶体管U1处于关闭状态，避免在主耗尽型晶体管U1不使用时产生导通电流，浪费成本。需要说明的是，辅助耗尽型晶体管U2的栅极与供电端VCC相连，漏极与间接锁定电路30相连，使得辅助驱动电路20与间接锁定电路30之间产生回路，在供电端VCC输入信息为0V时，通过辅助驱动电路20中的辅助储能电容C21驱动间接锁定电路30锁定低压MOS管U3为常开状态。

本实施例中，供电端VCC首次上电0V时，辅助耗尽型晶体管U2的栅极源极电压为0V，辅助耗尽型晶体管U2开启，致使低压MOS管U3的源极电压为0V，处于关闭状态，因为，低压MOS管U3与主耗尽型晶体管U1为共源共栅结构，使得主耗尽型晶体管U1关闭。供电端VCC首次上电大于0V时，对辅助储能电容C21充电，同时对辅助耗尽型晶体管U2栅极充电，开启辅助耗尽型晶体管U2，从而开启低压MOS管U3与主耗尽型晶体管U1进行工作。之后，供电端VCC上电0V时，通过辅助驱动电路20中的辅助储能电容C21驱动间接锁定电路30锁定低压MOS管U3为常开状态，使得低压MOS管U3只需进行一次开启操作，就能通过辅助驱动电路20控制直接驱动电路10和间接锁定电路30实现对主耗尽型晶体管U1的开启和关闭，避免低压MOS管U3的开关速度有限而使其应用场景受限制的问题。

在一实施例中，如图5和图6所示，辅助驱动电路20还包括第一辅助电阻R21和第二辅助电阻R22；第一辅助电阻R21的一端与供电端VCC和辅助储能电容C21相连，另一端与辅助耗尽型晶体管U2的栅极相连，用于对辅助储能电容C21进行分压；第二辅助电阻R22的一端与辅助储能电容C21相连，另一端与辅助二极管D21的正极相连，用于对辅助储能电容C21进行分压。

其中，第一辅助电阻R21和第二辅助电阻R22设置在辅助驱动电路20中用于对辅助驱动电路20中的辅助储能电容C21分压，避免辅助储能电容C21中的电荷过快释放而无法通过间接锁定电路30驱动低压MOS管U3处于常开状态。

具体地，第一辅助电阻R21的一端与供电端VCC和辅助储能电容C21相连，另一端与辅助耗尽型晶体管U2的栅极相连，用于在辅助储能电容C21对辅助耗尽型晶体管U2放电时对辅助储能电容C21进行分压。第二辅助电阻R22的一端与辅助储能电容C21相连，另一端与辅助二极管D21的正极相连，用于对辅助储能电容C21进行分压，避免辅助储能电容C21中的电荷过快释放而无法通过间接锁定电路30驱动低压MOS管U3处于常开状态。

本实施例中，辅助驱动电路20的供电端VCC电压为0V时，辅助驱动电路20中的辅助储能电容C21开始放电，能够驱动间接锁定电路30锁定低压MOS管U3为常开状态，通过设置第一辅助电阻R21和第二辅助电阻R22，对辅助驱动电路20中的辅助储能电容C21分压，避免辅助储能电容C21中的电荷快速释放，实现辅助储能电容C21控制间接锁定电路30驱动低压MOS管U3处于常开状态。

在一实施例中，如图5和图6所示，间接锁定电路30包括间接驱动管和间接分压电阻R31；间接驱动管的正极与供电端VCC相连，负极通过间接分压电阻R31与低压MOS管U3的栅极相连。

其中，间接驱动管的正极与供电端VCC相连，负极通过间接分压电阻R31与低压MOS管U3的栅极相连，使得供电端VCC首次上电时，即供电端VCC的输入信号为高电平时，设置在供电端VCC与低压MOS管U3之间的间接驱动管可快速驱动低压MOS管U3开启。

在一实施例中，间接驱动管间接稳压管Z31或者间接二极管D31。

作为一示例，间接稳压管Z31是设置在供电端VCC与低压MOS管U3的栅极之间的稳压管，稳压管是一种起到临界反向击穿电压前都有很高电阻的半导体器件，稳压管在反向击穿时，在一定电流范围内或者说在一定功率损耗范围内，电压几乎不变，表现出稳压特性。本示例中，间接稳压管Z31的稳压值大于供电端VCC所提供的供电电压，以保证快速驱动低压MOS管U3开启过程中具有稳压效果。

本示例中，在供电端VCC首次上电，即供电端VCC的输入信号为高电平时，设置在供电端VCC与低压MOS管U3之间的间接稳压管Z31可快速驱动低压MOS管U3开启；基于低压MOS管U3和主耗尽型晶体管U1所形成的共源共栅级联结构，通过低压MOS管U3控制主耗尽型晶体管U1首次开启。由于直接驱动电路10中的直接储能电容C11设置在供电端VCC与主耗尽型晶体管U1的栅极之间，第一直接二极管D11与低压MOS管U3的源极直接相连，或者通过第一直接分压电阻R11或第二直接二极管D12与低压MOS管U3的源极相连，在低压MOS管U3开启后，供电端VCC通过直接储能电容C11可以给与低压MOS管U3的漏极相连的主耗尽型晶体管U1的源极提供一定的正电压，以使主耗尽型晶体管U1开启。

作为另一示例，间接二极管D31是设置在供电端VCC与低压MOS管U3的栅极之间的二极管，用于允许电流单一方向通过，反击时击穿的器件。本示例中，间接二极管D31的耐压值大于供电端VCC所提供的供电电压，以使其具有足够的耐压特性，保证快速驱动低压MOS管U3的可行性。

本示例中，在供电端VCC首次上电，即供电端VCC的输入信号为高电平时，设置在供电端VCC与低压MOS管U3之间的间接二极管D31可快速驱动低压MOS管U3开启；基于低压MOS管U3和主耗尽型晶体管U1所形成的共源共栅级联结构，通过低压MOS管U3控制主耗尽型晶体管U1首次开启。由于直接驱动电路10中的直接储能电容C11设置在供电端VCC与主耗尽型晶体管U1的栅极之间，第一直接二极管D11与低压MOS管U3的源极直接相连，或者通过第一直接分压电阻R11或第二直接二极管D12与低压MOS管U3的源极相连，在低压MOS管U3开启后，供电端VCC通过直接储能电容C11可以给与低压MOS管U3的漏极相连的主耗尽型晶体管U1的源极提供一定的正电压，以使主耗尽型晶体管U1开启。

本实施例中，如图7所示，还提供一种耗尽型晶体管驱动芯片，包括待控制电路和上述耗尽型晶体管驱动电路，主耗尽型晶体管与待控制电路相连。

其中，耗尽型晶体管驱动芯片中的耗尽型晶体管驱动电路用于外接供电端VCC和待控制电路，用于实现对待控制外接电路的高频或者高功率密度控制。

本实施例中，通过将耗尽型晶体管驱动电路中的主耗尽型晶体管U1、直接驱动电路10、辅助驱动电路20和间接锁定电路30中的间接稳压管Z31或者间接二极管D31集成芯片，使得耗尽型晶体管驱动芯片更好的发挥耗尽型晶体管的高频特性，实现对待控制外接电路的高频或者高功率密度控制，有助于节能和丰富耗耗尽型晶体管的应用场景。

以下结合附图7对耗尽型晶体管驱动电路的驱动过程进行示例性描述：

在系统首次上电供电端VCC＝0V，主耗尽型晶体管U1的栅极源极电压Vgs1＝0V；辅助耗尽型晶体管U2的栅极源极电压Vgs2＝0V，此时，辅助耗尽型晶体管U2的栅极源极电压Vgs2＝0V，辅助耗尽型晶体管U2开启，因为，辅助耗尽型晶体管U2源极和低压MOS管U3栅极相连接，辅助耗尽型晶体管U2漏极极和低压MOS管U3源极相连接，致使低压MOS管U3的栅极源极电压Vgs3＝0V，低压MOS管U3处于关闭状态，作为一示例，Vds2＝25V；此时，主耗尽型晶体管U1栅极源极电压Vgs1＝Vg1d2＝-25V，其中，Vg1d2为主耗尽型晶体管U1栅极与辅助耗尽型晶体管U2漏极之间的电压，主耗尽型晶体管U1关闭，使得系统在停止工作时，使主耗尽型晶体管U1处于关闭状态，避免在主耗尽型晶体管U1不使用时产生导通电流，浪费成本。

首次VCC为高电位VDD时，即VCC＝VDD，对直接储能电容C11和辅助储能电容C21充电，并通过辅助耗尽型晶体管U2栅极对辅助耗尽型晶体管U2充电使进入开启状态，通过间接锁定电路30中的间接稳压管Z31或者间接二极管D31快速驱动低压MOS管U3进入开启状态，进而开启主功率回路。此后，VCC＝0V时；直接储能电容C11对主耗尽型晶体管U1栅极提供Vgs1≈-VDD且小于Vth1的栅极源极电压；辅助储能电容C21对辅助耗尽型晶体管U2栅极给予Vgs2略大于Vgs1的负电压，此时，辅助耗尽型晶体管U2进入关闭状态；此时，低压MOS管U3处栅极电荷处于充满状态，低压MOS管U3处于开启状态，此时，Vds3＝0V，Vgs1＝Vg1d3≈-VDD＜Vth1，其中，Vg1d3为主耗尽型晶体管U1栅极与低压MOS管U3漏极之间的电压，因此，主耗尽型晶体管U1处于关闭状态，主功率回路整体处于关闭状态，需要说明的是，当VCC为＝0V时，直接储能电容C11和辅助储能电容C21对回路进行放电，通过调配直接储能电容C11及辅助储能电容C21的关系，可保持低压MOS管U3一直处于开启状态，优选地，直接储能电容C11的大小为辅助储能电容C21大小的四倍，即C11>4C21。当第二次VCC＝VDD时，Vgs1＝0V，即Vgs1＝Vg1d3＝0V，主耗尽型晶体管U1开启，主功率回路整体开启；因此，在主耗尽型晶体管U1的一定开启和关闭周期内，低压MOS管U3处于常开状态，并在低压MOS管U3处于常开状态下，通过辅助驱动电路20和直接驱动电路10，实现主耗尽型晶体管U1的开启和关闭。需要说明的是，驱动系统停止工作后，即VCC＝0V，首先通过直接驱动电路10中的直接储能电容C11对主耗尽型晶体管U1栅极提供Vgs1≈-VDD且小于Vth1的栅极源极电压，优先关闭主耗尽型晶体管U1；当电路中的直接储能电容C11和辅助储能电容C21电荷耗尽后，作为一示例，经过一段时间Ts＝100μs，辅助耗尽型晶体管U2栅极源极电压Vgs3＝0，辅助耗尽型晶体管U2开启，将低压MOS管U3的栅极源极电压Vgs3拉低至0V，低压MOS管U3关闭，作为一示例，Vds3＝25v，此时Vgs1＜Vth1，Vgs1＝Vgs1-Vds3＜Vth1，主耗尽型晶体管U1持续关闭；进一步地，直到Vgs1＝0，Vgs1＝-Vds3＝-25V＜Vth1，主耗尽型晶体管U1仍处于关闭状态。

本实施例中，供电端VCC首次上电之后，通过间接锁定电路30驱动低压MOS管U3首次开启并锁定在常开状态；通过低压MOS管U3控制主耗尽型晶体管U1首次开启，在低压MOS管U3处于常开状态时，通过直接驱动电路10直接驱动主耗尽型晶体管U1的开启和关闭，其过程由于低压MOS管U3处于常开状态，无寄生电感对低压MOS管U3产生影响，以避免低压MOS管U3被寄生电感所形成的寄生电压击穿的风险。在主耗尽型晶体管U1在暂时关闭之后，辅助驱动电路20通过控制低压MOS管U3关闭，以实现锁定主耗尽型晶体管U1处于关闭状态，使得低压MOS管U3只需进行一次开启操作，就能通过辅助驱动电路20控制直接驱动电路10和间接锁定电路30实现对主耗尽型晶体管U1的开启和关闭，避免低压MOS管U3的开关速度有限而使其应用场景受限制的问题。同时，在关闭或开启主耗尽型晶体管U1的过程中，能通过辅助驱动电路20和间接锁定电路30使低压MOS管U3处于常开状态，避免在关闭或开启主耗尽型晶体管U1时重复关闭或开启低压MOS管U3，以使得主耗尽型晶体管U1的高速开关特性不被低压MOS管U3影响。该耗尽型晶体管驱动电路中，可极大地发挥主耗尽型晶体管U1在开关频率和功率密度上的优势，利用低压MOS管U3对主耗尽型晶体管U1的开启和关闭进行控制，有助于提高其可靠性，且可避免共源共栅级联结构中寄生电感在开关过程中，对低压MOS管U3的冲击，进一步提高驱动控制的可靠性。

以上所述实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围，均应包含在本发明的保护范围之内。

Claims (10)

1.一种耗尽型晶体管驱动电路，包括主耗尽型晶体管和低压MOS管，所述低压MOS管的漏极与所述主耗尽型晶体管的源极相连，所述低压MOS管的源极接地，其特征在于，还包括间接锁定电路、直接驱动电路和辅助驱动电路；

所述间接锁定电路与供电端和所述低压MOS管的栅极相连，用于驱动所述低压MOS管开启，在所述主耗尽型晶体管初次开启后锁定所述低压MOS管处于常开状态；

所述直接驱动电路与所述供电端、所述主耗尽型晶体管的栅极和所述低压MOS管的源极相连，用于直接驱动所述主耗尽型晶体管的开启或关闭；

所述辅助驱动电路与所述供电端、所述直接驱动电路、所述间接锁定电路以及所述低压MOS管的源极相连，用于驱动所述间接锁定电路锁定所述低压MOS管处于常开状态；当所述供电端暂时下电后，驱动所述间接锁定电路锁定所述低压MOS管处于常开状态；当所述供电端长时间输入低电平，驱动所述低压MOS管关闭，控制所述直接驱动电路对所述主耗尽型晶体管进行关闭。

2.如权利要求1所述的耗尽型晶体管驱动电路，其特征在于，所述直接驱动电路包括直接储能电容和第一直接二极管；所述直接储能电容的一端与所述供电端相连，另一端与所述主耗尽型晶体管的栅极相连；所述第一直接二极管的正极与所述直接储能电容和所述主耗尽型晶体管的栅极相连，负极与所述低压MOS管的源极和所述辅助驱动电路相连。

3.如权利要求2所述的耗尽型晶体管驱动电路，其特征在于，所述直接驱动电路还包括直接稳压管和第一直接分压电阻；所述直接稳压管和所述第一直接分压电阻串联设置在所述供电端和所述主耗尽型晶体管的栅极之间，且所述直接稳压管和所述第一直接分压电阻与所述直接储能电容并联。

4.如权利要求2所述的耗尽型晶体管驱动电路，其特征在于，所述直接驱动电路还包括直接分压器件，所述直接分压器件设置在所述第一直接二极管的负极与所述低压MOS管的源极之间。

5.如权利要求4所述的耗尽型晶体管驱动电路，其特征在于，所述直接分压器件包括第二直接分压电阻或者第二直接二极管。

6.如权利要求1所述的耗尽型晶体管驱动电路，其特征在于，所述辅助驱动电路包括辅助储能电容、辅助二极管和辅助耗尽型晶体管；

所述辅助储能电容一端与所述供电端相连，另一端与所述辅助二极管的正极相连；

所述辅助二极管的负极与所述辅助耗尽型晶体管的漏极、所述低压MOS管的源极和所述直接驱动电路相连；

所述辅助耗尽型晶体管的栅极与所述供电端相连，漏极与所述间接锁定电路相连，源极与所述低压MOS管的源极和所述辅助二极管的负极相连。

7.如权利要求6所述的耗尽型晶体管驱动电路，其特征在于，所述辅助驱动电路还包括第一辅助电阻和第二辅助电阻；

所述第一辅助电阻的一端与所述供电端和所述辅助储能电容相连，另一端与所述辅助耗尽型晶体管的栅极相连，用于对辅助储能电容进行分压；

所述第二辅助电阻的一端与所述辅助储能电容相连，另一端与所述辅助二极管的正极相连，用于所述辅助储能电容进行分压。

8.如权利要求1所述的耗尽型晶体管驱动电路，其特征在于，所述间接锁定电路包括间接驱动管和间接分压电阻；

所述间接驱动管的正极与所述供电端相连，负极通过所述间接分压电阻与所述低压MOS管的栅极相连。

9.如权利要求8所述的耗尽型晶体管驱动电路，其特征在于，所述间接驱动管包括间接稳压管或者间接二极管。

10.一种耗尽型晶体管驱动芯片，包括待控制电路和权利要求1-9任一项所述耗尽型晶体管驱动电路，所述主耗尽型晶体管与所述待控制电路相连。

Images