CN111478564B - 耗尽型晶体管的驱动电路 - Google Patents

Abstract

本发明公开一种耗尽型晶体管的驱动电路。该电路包括低压MOS管，低压MOS管的漏极与耗尽型晶体管的源极相连，低压MOS管的源极接地，还包括直接驱动电路和间接锁定电路；间接锁定电路与供电端和低压MOS管的栅极相连，用于驱动低压MOS管开启，在耗尽型晶体管初次开启后锁定低压MOS管处于常开状态，在耗尽型晶体管暂时关闭后驱动低压MOS管关闭，锁定耗尽型晶体管处于关闭状态；直接驱动电路与供电端、耗尽型晶体管的栅极和低压MOS管的源极相连，用于在低压MOS管处于常开状态时，直接驱动耗尽型晶体管的开启或关闭。该电路可以通过低压MOS管进行一次开启和关闭，以使直接驱动电路可以直接驱动耗尽型晶体管开启或关闭，避免低压MOS管的开关速度有限所存在的问题。

Description

耗尽型晶体管的驱动电路

技术领域

本发明涉及半导体驱动技术领域，尤其涉及一种耗尽型晶体管的驱动电路。

背景技术

耗尽型晶体管是电力电子器件的重要组成部分，一般是单极性器件，以电子作为电流传输的媒介，由于电子的传输速度快，可以广泛应用在高频及高功率密度领域。

耗尽型晶体管为常开型器件，一般需要负电压关闭，使得其实际应用中可靠性不高。例如，目前广泛使用隔离电源或者电荷泵制造负电压，对耗尽型晶体管进行控制，在工作过程中，若隔离电源或者电荷泵失效下电，耗尽型晶体管将处于导通状态，危及产品及人身安全，且制造成本较高。

为提高耗尽型晶体管的可靠性，可采用低压MOS管与耗尽型晶体管形成共源共栅级联结构进行驱动控制，例如，现有共源共栅级联结构包括耗尽型晶体管和低压MOS管，低压MOS管的漏极与耗尽型晶体管的源极相连。在低压MOS管的栅极电压Vgs2为0时，耗尽型晶体管的Vgs1为负电压，此负电压可以关闭耗尽型晶体管；在低压MOS管的栅极开启时，耗尽型晶体管的Vgs1约为0，此时，耗尽型晶体管和低压MOS管均处于开启状态，因此，可以借助低压MOS管的开关(即开启和关闭)控制耗尽型晶体管的开关，以使耗尽型晶体管处于常关状态，以保证耗尽型晶体管的可靠性，且该共源共栅级联结构具有价格低廉的优点。但在共源共栅级联结构中，低压MOS管的开关速度有限，不宜用在200KHz以上，且耗尽型晶体管和低压MOS管之间的寄生电感，在大功率密度或者高频情况下，产生的寄生电压可击穿低压MOS管，使得共源共栅级联结构的应用场景有限制。

发明内容

本发明实施例提供一种耗尽型晶体管的驱动电路，以解决采用低压MOS管驱动耗尽型晶体管过程中存在的开关速度限制的问题。

本发明实施例提供一种耗尽型晶体管的驱动电路，包括低压MOS管，所述低压MOS管的漏极与耗尽型晶体管的源极相连，所述低压MOS管的源极接地，还包括直接驱动电路和间接锁定电路；

所述间接锁定电路与供电端和所述低压MOS管的栅极相连，用于驱动所述低压MOS管开启，在所述耗尽型晶体管初次开启后锁定所述低压MOS管处于常开状态，在所述耗尽型晶体管暂时关闭后驱动所述低压MOS管关闭，锁定所述耗尽型晶体管处于关闭状态；

所述直接驱动电路与所述供电端、所述耗尽型晶体管的栅极和所述低压MOS管的源极相连，用于在所述低压MOS管处于常开状态时，直接驱动所述耗尽型晶体管的开启或关闭。

优选地，所述直接驱动电路包括储能电容和第一二极管；所述储能电容的一端与所述供电端相连，另一端与所述耗尽型晶体管的栅极相连；所述第一二极管的正极与所述储能电容和所述耗尽型晶体管的栅极相连，负极与所述低压MOS管的源极相连。

优选地，所述直接驱动电路还包括第一稳压管和第一电阻；所述第一稳压管和所述第一电阻串联设置在所述供电端和所述耗尽型晶体管的栅极之间，且所述第一稳压管和所述第一电阻与所述储能电容并联。

优选地，所述直接驱动电路还包括第二电阻，所述第二电阻设置在所述第一二极管的负极与所述低压MOS管的源极之间。

优选地，所述直接驱动电路还包括第二二极管；所述第二二极管设置在所述第一二极管的负极与所述低压MOS管的源极之间。

优选地，所述第一二极管为肖特基二极管或者快恢复二极管。

优选地，所述间接锁定电路包括第二稳压管和第三电阻；所述第二稳压管设置在所述供电端和所述低压MOS管的栅极之间；所述第三电阻一端与所述供电端相连，另一端与所述低压MOS管的栅极或者源极相连。

优选地，所述间接锁定电路包括第三二极管和第三电阻；所述第三二极管设置在所述供电端和所述低压MOS管的栅极之间；所述第三电阻一端与供电端相连，另一端与所述低压MOS管的栅极或者源极相连。

上述耗尽型晶体管的驱动电路中，耗尽型晶体管的驱动电路可实现在供电端首次上电之后，通过间接锁定电路驱动低压MOS管首次开启并锁定在常开状态；通过低压MOS管控制耗尽型晶体管首次开启，在低压MOS管处于常开状态时，通过直接驱动电路直接驱动耗尽型晶体管的开启和关闭，其过程由于低压MOS管处于常开状态，无寄生电感对低压MOS管产生影响，以避免低压MOS管被寄生电感所形成的寄生电压击穿的风险。在耗尽型晶体管在暂时关闭之后，通过间接锁定电路控制低压MOS管关闭，以实现锁定耗尽型晶体管处于关闭状态，使得低压MOS管只需进行一次开启和关闭操作，避免低压MOS管的开关速度有限而使其应用场景受限制的问题。该耗尽型晶体管的驱动电路中，可极大地发挥耗尽型晶体管在开关频率和功率密度上的优势，利用低压MOS管对耗尽型晶体管的开启和关闭进行控制，有助于提高其可靠性，且可避免共源共栅级联结构中寄生电感在开关过程中，对低压MOS管的冲击，进一步提高驱动控制的可靠性，而且，该驱动电路结构简单，成本低廉。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例的描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1是本发明一实施例耗尽型晶体管的驱动电路的一电路示意图；

图2是本发明一实施例耗尽型晶体管的驱动电路的另一电路示意图；

图3是本发明一实施例耗尽型晶体管的驱动电路的另一电路示意图；

图4是本发明一实施例耗尽型晶体管的驱动电路的另一电路示意图；

图5是本发明一实施例耗尽型晶体管的驱动电路的另一电路示意图；

图6是本发明一实施例耗尽型晶体管的驱动电路的一波形示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大自始至终相同附图标记表示相同的元件。

应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。

空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。

在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

为了彻底理解本发明，将在下列的描述中提出详细的结构及步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

本发明实施例提供一种耗尽型晶体管的驱动电路，如图1-图5所示，耗尽型晶体管的驱动电路包括低压MOS管U2，低压MOS管U2的漏极与耗尽型晶体管U1的源极相连，低压MOS管U2的源极接地，还包括直接驱动电路10和间接锁定电路20；间接锁定电路20与供电端VCC和低压MOS管U2的栅极相连，用于驱动低压MOS管U2开启，在耗尽型晶体管U1初次开启后锁定低压MOS管U2处于常开状态，在耗尽型晶体管U1暂时关闭后驱动低压MOS管U2关闭，锁定耗尽型晶体管U1处于关闭状态；直接驱动电路10与供电端VCC、耗尽型晶体管U1的栅极和低压MOS管U2的源极相连，用于在低压MOS管U2处于常开状态时，直接驱动耗尽型晶体管U1的开启或关闭。

其中，耗尽型晶体管U1包括但不限于耗尽型氮化镓晶体管、耗尽型碳化硅晶体管、硅PNP晶体管及硅耗尽型MOSFET。耗尽型晶体管U1与待控制电路相连，用于根据耗尽型晶体管U1的开启或关闭，实现对待控制电路的高频或者高功率密度控制。该待控制电路是指受耗尽型晶体管U1控制的电路，可以为单体器件形成的电路，也可以为多个器件形成的电路。

其中，低压MOS管U2是工作电压在1-40V的MOS管，包括但不限于低压硅MOS管。如图1-图5所示，低压MOS管U2的漏极与耗尽型晶体管U1的源极相连，低压MOS管U2的源极接地，低压MOS管U2的栅极和耗尽型晶体管U1的栅极均与供电端VCC相连，耗尽型晶体管U1的漏极用于连接待控制电路，以便根据供电端VCC的输入信号，控制低压MOS管U2和耗尽型晶体管U1的开启和关闭，从而实现对待控制电路进行控制。本示例中，低压MOS管U2和耗尽型晶体管U1构成共源共栅级联结构，可以采用低压MOS管U2控制耗尽型晶体管U1的开启和关闭，以保证耗尽型晶体管U1对待控制电路的可靠控制。

本示例中，间接锁定电路20与供电端VCC和低压MOS管U2的栅极相连，可利用供电端VCC的输入信号实现对低压MOS管U2进行驱动控制，以控制低压MOS管U2开启或关闭，并对低压MOS管U2的工作状态进行锁定，例如，在低压MOS管初次开启之后，将其状态锁定在常开状态；在耗尽型晶体管U1暂时关闭后驱动低压MOS管U2关闭，锁定耗尽型晶体管U1处于关闭状态。

直接驱动电路10与供电端VCC和耗尽型晶体管U1的栅极相连，并低压MOS管U2的源极相连，可实现在低压MOS管U2控制耗尽型晶体管U1初次开启后，可利用供电端VCC的输入信号实现对耗尽型晶体管U1进行驱动控制，直接驱动耗尽型晶体管U1开启或关闭。

本示例所提供的耗尽型晶体管的驱动电路的具体驱动过程如下：(1)供电端VCC首次上电，使得供电端VCC的输入信号为高电平，此时，设置在供电端VCC与低压MOS管U2的栅极之间的间接锁定电路20可控制低压MOS管U2开启。(2)由于低压MOS管U2和耗尽型晶体管U1形成共源共栅级联结构，在低压MOS管U2开启时，可间接控制耗尽型晶体管U1实现首次开启。(3)在耗尽型晶体管U1完全开启之后，间接锁定电路20可将低压MOS管U2锁定在常开状态，此时，设置在供电端VCC与耗尽型晶体管U1的栅极之间的直接驱动电路10可以直接驱动耗尽型晶体管U1的开启或关闭。(4)在直接驱动电路10控制耗尽型晶体管U1暂时关闭时后，间接锁定电路20控制低压MOS管U2关闭，以实现将耗尽型晶体管U1锁定于关闭状态。

本示例中，在低压MOS管U2锁定在常开状态时，直接驱动电路10控制耗尽型晶体管U1在第一关闭时间T1内暂时关闭，若在第一关闭时间T1内，直接驱动电路10接收到供电端VCC的高电平输入信号，可以直接驱动耗尽型晶体管U1开启；若在第一关闭时间T1和第二关闭时间T2之间，直接驱动电路10没有接收到供电端VCC的高电平输入信号，即驱动耗尽型晶体管U1维持关闭，此时，间接锁定电路20驱动低压MOS管U2关闭，以使低压MOS管U2在第三关闭时间T3内关闭，以锁定耗尽型晶体管U1处于关闭状态。其中，第二关闭时间T2>第三关闭时间T3>第一关闭时间T1，第一关闭时间T1为耗尽型晶体管U1暂时关闭后，维持低压MOS管U2处于常开状态的最长时间，可以决定系统应用的频率及最小占空比；第二关闭时间T2为耗尽型晶体管U1的最长关闭时间；第三关闭时间T3为低压MOS管U2的关闭时间。

耗尽型晶体管的驱动电路可实现在供电端VCC首次上电之后，通过间接锁定电路20驱动低压MOS管U2首次开启并锁定在常开状态；通过低压MOS管U2控制耗尽型晶体管U1首次开启，在低压MOS管U2处于常开状态时，通过直接驱动电路10直接驱动耗尽型晶体管U1的开启和关闭，其过程由于低压MOS管U2处于常开状态，无寄生电感对低压MOS管U2产生影响，以避免低压MOS管U2被寄生电感所形成的寄生电压击穿的风险。在耗尽型晶体管U1在暂时关闭之后，通过间接锁定电路20控制低压MOS管U2关闭，以实现锁定耗尽型晶体管U1处于关闭状态，使得低压MOS管U2只需进行一次开启和关闭操作，避免低压MOS管U2的开关速度有限而使其应用场景受限制的问题。该耗尽型晶体管的驱动电路中，可极大地发挥耗尽型晶体管U1在开关频率和功率密度上的优势，利用低压MOS管U2对耗尽型晶体管U1的开启和关闭进行控制，有助于提高其可靠性，且可避免共源共栅级联结构中寄生电感在开关过程中，对低压MOS管U2的冲击，进一步提高驱动控制的可靠性，而且，该驱动电路结构简单，成本低廉。

在一实施例中，如图2所示，直接驱动电路10包括储能电容Cg和第一二极管D1；储能电容Cg的一端与供电端VCC相连，另一端与耗尽型晶体管U1的栅极相连；第一二极管D1的正极与储能电容Cg和耗尽型晶体管U1的栅极相连，负极与低压MOS管U2的源极相连。

其中，储能电容Cg是设置在供电端VCC和耗尽型晶体管U1之间的电容。第一二极管D1是设置在储能电容Cg与低压MOS管U2的源极之间的二极管，用于限制电流流向。

本示例中，在供电端VCC首次上电时，设置在供电端VCC与低压MOS管U2之间的间接锁定电路20快速开启低压MOS管U2，在低压MOS管U2开启后，串联设置在供电端VCC和低压MOS管U2的源极之间的储能电容Cg和第一二极管D1给耗尽型晶体管U1的源极提供一定的正电压，以使耗尽型晶体管U1实现首次开启。在耗尽型晶体管U1首次开启时，与供电端VCC相连的储能电容Cg开始存储电荷。储能电容Cg可以理解为设置在供电端VCC与耗尽型晶体管U1之间的用于使耗尽型晶体管U1快速得到大于0的栅极电压的导体，即储能电容Cg在耗尽型晶体管U1开启时存储电荷，其所存储的电荷可以用于快速向耗尽型晶体管U1的栅极提供负电压，是直接关闭耗尽型晶体管U1的关键。即储能电容Cg是设置在供电端VCC和耗尽型晶体管U1之间的用于给耗尽型晶体管U1提供用于控制其开启或关闭的栅极电压的导体，可在耗尽型晶体管U1开启时存储电荷，以保证后续快速直接关闭耗尽型晶体管U1的可行性。

本示例中，直接驱动电路10通过储能电容Cg调整耗尽型晶体管U1的栅极电压Vgs1，以实现对耗尽型晶体管U1进行调整；如在Vgs1≥0时，开启耗尽型晶体管U1；在Vgs1<0时，关闭耗尽型晶体管U1。在Vgs1＝0时，储能电容Cg中存储的电荷容易被快速释放掉，因此，需在储能电容Cg与低压MOS管U2的栅极之间设置第一二极管D1，以达到防止储能电容Cg放电，避免储能电容Cg释放其所存储的电荷的目的，以保证利用储能电容Cg中存储的电荷快速关闭耗尽型晶体管U1的可行性。第一二极管D1正极与储能电容Cg和耗尽型晶体管U1的栅极相连，可起到防止储能电容Cg放电，避免其快速释放所存储的电荷的目的，从而保证快速直接驱动耗尽型晶体管U1开启或关闭的可行性。并且，第一二极管D1的正极与耗尽型晶体管U1的栅极相连，第一二极管D1的负极通过低压MOS管U2与耗尽型晶体管U1的源极相连，以使第一二极管D1也可起到分压效果，有助于方便调整耗尽型晶体管U1的栅极电压，实现对耗尽型晶体管U1的控制。

在一实施例中，如图2-图4所示，直接驱动电路10还包括第一稳压管Z1和第一电阻R1；第一稳压管Z1和第一电阻R1串联设置在供电端VCC和耗尽型晶体管U1的栅极之间，且第一稳压管Z1和第一电阻R1与储能电容Cg并联。

其中，第一稳压管Z1是设置在供电端VCC与耗尽型晶体管U1之间的稳压管，稳压管是一种起到临界反向击穿电压前都有很高电阻的半导体器件，稳压管在反向击穿时，在一定电流范围内或者在一定功率损耗范围内，电压几乎不变，表现出稳压特性。本示例中，第一稳压管Z1的稳压值大于耗尽型晶体管U1的栅极电压的绝对值，以保证稳压效果的实现。第一电阻R1是设置在第一稳压管Z1和耗尽型晶体管U1的栅极之间的电阻。

本示例中，选择稳压值较大的第一稳压管Z1和阻值较大的第一电阻R1串联设置在供电端VCC与耗尽型晶体管U1的栅极之间，使得第一稳压管Z1与第一电阻R1所形成的串联电路与储能电容Cg并联，以使第一稳压管Z1和第一电阻R1配合，可以起到缓慢释放储能电容Cg中的电荷，从而保证快速直接驱动耗尽型晶体管U1开启或关闭的可行性。

在一实施例中，如图3所示，直接驱动电路10还包括第二电阻R2，第二电阻R2设置在第一二极管D1的负极与低压MOS管U2的源极之间。

其中，第二电阻R2是设置在第一二极管D1与低压MOS管U2的源极之间的电阻，用于对供电端VCC的输入电压起到分压作用，以便调整耗尽型晶体管U1的栅极电压，从而保证直接驱动电路10直接驱动耗尽型晶体管U1的开启和关闭这一目的的实现。

作为一示例，直接驱动电路10包括储能电容Cg、第一二极管D1、与储能电容Cg并联的第一稳压管Z1和第一电阻R1、以及与第一二极管D1和低压MOS管U2的源极相连的第二电阻R2，通过第一二极管D1和第二电阻R2对供电端VCC的输入电压进行分压，以使耗尽型晶体管U1得到大于0的栅极电压，进而减少耗尽型晶体管U1的导通电阻，提高其功率密度。本示例中，第一电阻R1和第二电阻R2根据耗尽型晶体管U1的阈值电压Vth1以及开关频率的需求进行配选。

在一实施例中，如图4和图5所示，直接驱动电路10还包括第二二极管D2；第二二极管D2设置在第一二极管D1的负极与低压MOS管U2的源极之间。

其中，第二二极管D2是设置在第一二极管D1和低压MOS管U2的源极之间的二极管，用于对供电端VCC的输入电压起到分压作用，以便调整耗尽型晶体管U1的栅极电压，从而保证直接驱动电路10直接控制耗尽型晶体管U1的开启和关闭功能的实现；而且，第二二极管D2与第一二极管D1串联，可以实现一定程度的压降，且动态电阻较小，可等效于小电压稳压管的作用。

作为一示例，直接驱动电路10包括储能电容Cg、第一二极管D1、与储能电容Cg并联的第一稳压管Z1和第一电阻R1、以及与第一二极管D1串联的第二二极管D2，通过串联的第一二极管D1和第二二极管D2对供电端VCC的输入电压进行分压，以使耗尽型晶体管U1可以得到大于0的栅极电压，进而减少耗尽型晶体管U1的导通电阻，提高其功率密度，且第一二极管D1和第二二极管D2串联，可以保障耗尽型晶体管U1的栅极电压的稳定性。

在一实施例中，第一二极管D1为肖特基二极管或者快恢复二极管。由于耗尽型晶体管U1的栅极电压为0时，耗尽型晶体管U1开启，但储能电容Cg中存储的电荷容易被释放掉，不利于后续基于储能电容Cg中存储的电荷调整耗尽型晶体管U1的栅极电压，以实现直接驱动耗尽型晶体管U1的功能实现。肖特基二极管是贵金属(金、银、铝、铂等)A为正极，以N型半导体B为负极，利用二者接触面上形成的势垒具有整流特性而制成的金属-半导体器件，具有开关频率高和正向压降低等优点。快恢复二极管(简称FRD)是一种具有开关特性好、反向恢复时间短特点的半导体二极管，具有反向恢复时间较短、正向压降较低和反向击穿电压(耐压值)较高等优点。本示例中，将肖特基二极管或者快恢复二极管设置在储能电容Cg与低压MOS管U2的源极之间，将肖特基二极管或者快恢复二极管作为防止储能电容Cg放电的媒介，有助于控制耗尽型晶体管U1的快速关闭。

在一实施例中，如图1-图4所示，间接锁定电路20包括第二稳压管Z2和第三电阻R3；第二稳压管Z2设置在供电端VCC和低压MOS管U2的栅极之间；第三电阻R3一端与供电端VCC相连，另一端与低压MOS管U2的栅极或者源极相连。

其中，第二稳压管Z2是设置在供电端VCC与低压MOS管U2的栅极之间的稳压管，稳压管是一种起到临界反向击穿电压前都有很高电阻的半导体器件，稳压管在反向击穿时，在一定电流范围内或者说在一定功率损耗范围内，电压几乎不变，表现出稳压特性。本示例中，第二稳压管Z2的稳压值大于供电端VCC所提供的供电电压，以保证快速驱动低压MOS管U2开启过程中具有稳压效果。

本示例中，在供电端VCC首次上电，即供电端VCC的输入信号为高电平时，设置在供电端VCC与低压MOS管U2之间的第二稳压管Z2可快速驱动低压MOS管U2开启；基于低压MOS管U2和耗尽型晶体管U1所形成的共源共栅级联结构，通过低压MOS管U2控制耗尽型晶体管U1首次开启。由于直接驱动电路10中的储能电容Cg设置在供电端VCC与耗尽型晶体管U1的栅极之间，第一二极管D1与低压MOS管U2的源极直接相连，或者通过第二电阻R2或第二二极管D2与低压MOS管U2的源极相连，在低压MOS管U2开启后，供电端VCC通过储能电容Cg可以给与低压MOS管U2的漏极相连的耗尽型晶体管U1的源极提供一定的正电压，以使耗尽型晶体管U1开启。

本示例中，在供电端VCC首次上电时，第二稳压管Z2可以快速驱动低压MOS管U2开启，进而驱动耗尽型晶体管U1开启；此时，通过第二稳压管Z2和第三电阻R3配合，释放低压MOS管U2的栅极存储的电荷，以实现在耗尽型晶体管U1的第一关闭时间T1内，低压MOS管U2的栅极电压Vgs2不小于低压MOS管U2的阈值电压Vth2，使得低压MOS管U2锁定在常开状态；在耗尽型晶体管U1的第一关闭时间T1之后，若直接驱动电路10没有接收到高电平输入信号以直接驱动耗尽型晶体管U1开启时，则在第三关闭时间T3内，低压MOS管U2的栅极上的电荷释放，以使低压MOS管U2的栅极电压Vgs2小于阈值电压Vth2，或者接近等于0，此时，低压MOS管U2关闭，以将耗尽型晶体管U1锁定在常关状态。本示例中，需选择合适的第二稳压管Z2的稳压值和第三电阻R3的阻值，以调整释放电荷的速度，从而调整低压MOS管U2的第三关闭时间T3。

在一实施例中，间接锁定电路20包括第三二极管D3和第三电阻R3；第三二极管D3设置在供电端VCC和低压MOS管U2的栅极之间；第三电阻R3一端与供电端VCC相连，另一端与低压MOS管U2的栅极或者源极相连。

其中，第三二极管D3是设置在供电端VCC与低压MOS管U2的栅极之间的二极管，用于允许电流单一方向通过，反击时击穿的器件。本示例中，第三二极管D3的耐压值大于供电端VCC所提供的供电电压，以使其具有足够的耐压特性，保证快速驱动低压MOS管U2的可行性。

本示例中，在供电端VCC首次上电，即供电端VCC的输入信号为高电平时，设置在供电端VCC与低压MOS管U2之间的第三二极管D3可快速驱动低压MOS管U2开启；基于低压MOS管U2和耗尽型晶体管U1所形成的共源共栅级联结构，通过低压MOS管U2控制耗尽型晶体管U1首次开启。由于直接驱动电路10中的储能电容Cg设置在供电端VCC与耗尽型晶体管U1的栅极之间，第一二极管D1与低压MOS管U2的源极直接相连，或者通过第二电阻R2或第二二极管D2与低压MOS管U2的源极相连，在低压MOS管U2开启后，供电端VCC通过储能电容Cg可以给与低压MOS管U2的漏极相连的耗尽型晶体管U1的源极提供一定的正电压，以使耗尽型晶体管U1开启。

本示例中，在供电端VCC首次上电时，第三二极管D3可以快速驱动低压MOS管U2开启，进而驱动耗尽型晶体管U1开启；此时，通过第三二极管D3和第三电阻R3配合，释放低压MOS管U2的栅极存储的电荷，以实现在耗尽型晶体管U1的第一关闭时间T1内，低压MOS管U2的栅极电压Vgs2不小于低压MOS管U2的阈值电压Vth2，使得低压MOS管U2锁定在常开状态；在耗尽型晶体管U1的第一关闭时间T1之后，若直接驱动电路10没有接收到高电平输入信号以直接驱动耗尽型晶体管U1开启时，则在第三关闭时间T3内，低压MOS管U2的栅极上的电荷释放，以使低压MOS管U2的栅极电压Vgs2小于阈值电压Vth2或者接近等于0，此时，低压MOS管U2关闭，以将耗尽型晶体管U1锁定在常关状态。本示例中，需选择合适的第三二极管D3的耐压值和第三电阻R3的阻值，以调整释放电荷的速度，从而调整第三关闭时间T3。

以下结合附图6对耗尽型晶体管的驱动电路的驱动过程进行示例性描述：

在t1时刻，供电端VCC首次上电，在供电端VCC的输入信号首次为高电平时，设置在供电端VCC与低压MOS管U2的栅极之间的间接锁定电路20可控制低压MOS管U2开启。即在t1时刻，供电端VCC首次上电，使得供电端VCC的输入信号为高电平，此时，通过设置在供电端VCC和低压MOS管U2之间的第二稳压管Z2或者第三二极管D3，快速驱动低压MOS管U2开启，通过第三电阻R3降低低压MOS管U2的栅极上电荷的释放速度，使得低压MOS管U2的栅极电压Vgs2>低压MOS管U2的阈值电压Vth2，维持常开状态。

在t1时刻，由于低压MOS管U2和耗尽型晶体管U1形成共源共栅级联结构，使得低压MOS管U2开启时，直接驱动电路10可以给耗尽型晶体管U1提供一定的正电压，即通过储能电容Cg、第一二极管D1和第二电阻R2快速给耗尽型晶体管U1提供一定的正电压，以使耗尽型晶体管U1开启，可进一步降低耗尽型晶体管U1的导通电阻，提升其功率密度。本示例中，直接驱动电路10给耗尽型晶体管U1提供一定的正电压后，耗尽型晶体管U1的栅极电压Vgs1＝(Vcc-VZ1-VF1)*R1/(R1+R2)+VF1，在Vgs1≥0时开启，即在t1-t2时刻耗尽型晶体管U1开启；其中，Vgs1为耗尽型晶体管U1的栅极电压，Vcc为供电端VCC的供电电压，VZ1为第一稳压管Z1的稳压值，VF1为第一二极管D1的正向压降，R1为第一电阻R1的阻值，R2为第二电阻R2的阻值。本示例中，耗尽型晶体管U1开启后，储能电容Cg开始存储一定的电荷，以便利用储能电容Cg存储的电荷快速给耗尽型晶体管U1的栅极提供负电压，以保证直接关闭耗尽型晶体管U1的可行性。

在t2时刻，供电端VCC的输入信号首次为低电平，耗尽型晶体管U1的栅极电压Vgs1＝＝-(Cg/(Cg+Ciss)*Vin-(R2/(R1+R2))*(Vin-VZ1-VF1)-VF1)＜Vth1，其中，Vgs1为耗尽型晶体管U1的栅极电压，Ciss为耗尽型晶体管U1的输入电容，VZ1为第一稳压管Z1的稳压值，VF1为第一二极管D1的正向压降。依据耗尽型晶体管U1的特性可知，耗尽型晶体管U1的栅极电压Vgs1为负电压时，耗尽型晶体管U1在第一关闭时间T1内暂时关闭，如在t2-t3时刻，Vgs1<0，耗尽型晶体管U1暂时关闭。本示例中，由于耗尽型晶体管U1的栅极电压为0时，耗尽型晶体管U1开启，但储能电容Cg中存储的电荷容易被释放掉，因此，需将肖特基二极管或者快恢复二极管设置在储能电容Cg与低压MOS管U2的源极之间，将肖特基二极管或者快恢复二极管作为防止储能电容Cg放电的媒介，有利于控制耗尽型晶体管U1的快速关闭。

本示例中，将t2-t3时刻为耗尽型晶体管U1的第一关闭时间T1，在第一关闭时间T1内，采用稳压值足够大的第一稳压管Z1和阻值较大的第一电阻R1配合释放储能电容Cg中的电荷，Vgs1<Vth1，可以实现在低压MOS管U2处于常开状态下，通过直接驱动电路10控制耗尽型晶体管U1进入暂时关闭状态。

在t2时刻，在供电端VCC的输入信号为低电平时，设置在供电端VCC与低压MOS管U2之间的间接锁定电路20释放低压MOS管U2的栅极上的电荷，使得低压MOS管U2的栅极电压Vgs2>低压MOS管U2的阈值电压Vth2，维持开启状态。即在耗尽型晶体管U1的第一关闭时间T1内，通过第二稳压管Z2和第三电阻R3配合形成的间接锁定电路20，或者第三二极管D3和第三电阻R3配合形成的间接锁定电路20，释放低压MOS管U2的栅极上的电荷，使得低压MOS管U2的栅极电压Vgs2>低压MOS管U2的阈值电压Vth2，维持开启状态。

在t3时刻，供电端VCC的输入信号再次为高电平，即在第一关闭时间T1结束之后，由于储能电容Cg上存储有电荷，以便通过储能电容Cg调整耗尽型晶体管U1的栅极电压，以实现快速开启耗尽型晶体管U1的目的。由于低压MOS管U2处于常开状态，其低压MOS管U2的栅极上的电荷没有完全释放，使其所需充电的电荷量较少，可快速开启，从而快速开启与低压MOS管U2相连的耗尽型晶体管U1。

在t4时刻，供电端VCC的输入信号再次为低电平，直接驱动电路10可快速调整耗尽型晶体管U1的栅极电压Vgs1小于0，使得耗尽型晶体管U1快速关闭，使得耗尽型晶体管U1在第一关闭时间T1内一直处于关闭状态；此时，低压MOS管U2的栅极电压Vgs2>阈值电压Vth2，使得低压MOS管U2仍处于导通状态，此时，无寄生电感对低压MOS管U2产生影响，即不会出现在大功率密度或者高频情况下，产生的寄生电压击穿低压MOS管U2，使其使用场景受限的情况。

由此可知，在低压MOS管U2首次开启并驱动耗尽型晶体管U1首次开启之后，利用直接驱动电路10中的储能电容Cg存储电荷，以使其可通过储能电容Cg调整耗尽型晶体管U1的栅极电压，以实现快速控制耗尽型晶体管U1的开启和关闭，且开关频率和功率密度由耗尽型晶体管U1决定。

若供电端VCC系统下电，即在t4时刻输入的低电平之后，不再输入高电平时，直接驱动电路10在t4时刻之后的第一关闭时间T1内暂时关闭耗尽型晶体管U1，此时，低压MOS管U2的栅极上的电荷逐渐释放，使得低压MOS管U2的栅极电压Vgs2逐渐变小，但在t4时刻之后的第一关闭时间T1内，低压MOS管U2的栅极电压Vgs2≥阈值电压Vth2，使得低压MOS管U2仍处于开启状态。在t4时刻之后的第三关闭时间T3之后，低压MOS管U2的栅极上的电荷继续释放，低压MOS管U2的栅极电压Vgs2<阈值电压Vth2，使得低压MOS管U2关闭，以实现控制t4时刻之后的第二关闭时间T2内，将耗尽型晶体管U1锁定在关闭状态，完成供电端VCC下电后的控制工作。

作为一示例，储能电容Cg的电容量、第一稳压管Z1的稳压值和第一电阻R1的电阻值共同决定，可通过直接驱动电路10能够在低压MOS管U2开启的情况下，关闭耗尽型晶体管U1的第二关闭时间T2。可以理解地，直接驱动电路10可完全关闭耗尽型晶体管U1的实现主要是基于储能电容Cg中存储的电荷量决定，储能电容Cg的电容量越大时，其所存储的电荷量越多，则第二关闭时间T2越长；而第一稳压管Z1的稳压值越大和第一电阻R1的阻值越大，可使储能电容Cg中释放电荷的速度越慢，则第二关闭时间T2越长。第二关闭时间T2越大，其耗尽型晶体管的驱动电路的可靠性越高。

作为一示例，第二稳压管Z2的稳压值和第三电阻R3的阻值，或者第三二极管D3的耐压值和第三电阻R3的阻值，共同决定完全关闭低压MOS管U2的第三关闭时间T3。可以理解地，由于低压MOS管U2的第三关闭时间T3为完全释放低压MOS管U2的栅极电荷的时间，可通过第二稳压管Z2的稳压值和第三二极管D3的耐压值调整进入低压MOS管U2的栅极的电荷量，并通过第三电阻R3的阻值，调整低压MOS管U2的栅极释放电荷的速度，从而确定其第三关闭时间T3。

可以理解地，为了保证上述功能的实现，需在电路设计中，合理调整各器件的器件参数，使得第二关闭时间T2>第三关闭时间T3>第一关闭时间T1。

本示例中，耗尽型晶体管的驱动电路可实现在供电端VCC首次上电之后，通过间接锁定电路20驱动低压MOS管U2首次开启并锁定在常开状态；通过低压MOS管U2控制耗尽型晶体管U1首次开启，在低压MOS管U2处于常开状态时，通过直接驱动电路10直接驱动耗尽型晶体管U1的开启和关闭，其过程由于低压MOS管U2处于常开状态，无寄生电感对低压MOS管U2产生影响，以避免低压MOS管U2被寄生电感所形成的寄生电压击穿的风险。在耗尽型晶体管U1在暂时关闭之后，通过间接锁定电路20控制低压MOS管U2关闭，以实现锁定耗尽型晶体管U1处于关闭状态，使得低压MOS管U2只需进行一次开启和关闭操作，避免低压MOS管U2的开关速度有限而使其应用场景受限制的问题。该耗尽型晶体管的驱动电路中，可极大地发挥耗尽型晶体管U1在开关频率和功率密度上的优势，利用低压MOS管U2对耗尽型晶体管U1的开启和关闭进行控制，有助于提高其可靠性，且可避免共源共栅级联结构中寄生电感在开关过程中，对低压MOS管U2的冲击，进一步提高驱动控制的可靠性，而且，该驱动电路结构简单，成本低廉。

以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围，均应包含在本发明的保护范围之内。

Claims (8)

1.一种耗尽型晶体管的驱动电路，包括低压MOS管，低压MOS管的漏极与耗尽型晶体管的源极相连，所述低压MOS管的源极接地，其特征在于，还包括直接驱动电路和间接锁定电路；

所述间接锁定电路与供电端和所述低压MOS管的栅极相连，用于在接收到高电平时，驱动所述低压MOS管开启并间接控制耗尽型晶体管初次开启；在所述耗尽型晶体管初次开启后锁定所述低压MOS管处于常开状态，以使所述直接驱动电路可直接驱动所述耗尽型晶体管的开启或关闭；在所述耗尽型晶体管暂时关闭后驱动所述低压MOS管关闭，锁定所述耗尽型晶体管处于关闭状态；

所述直接驱动电路与所述供电端、所述耗尽型晶体管的栅极和所述低压MOS管的源极相连，用于在所述低压MOS管处于常开状态时，直接驱动所述耗尽型晶体管的开启或关闭。

2.如权利要求1所述的耗尽型晶体管的驱动电路，其特征在于，所述直接驱动电路包括储能电容和第一二极管；所述储能电容的一端与所述供电端相连，另一端与所述耗尽型晶体管的栅极相连；所述第一二极管的正极与所述储能电容和所述耗尽型晶体管的栅极相连，负极与所述低压MOS管的源极相连。

3.如权利要求2所述的耗尽型晶体管的驱动电路，其特征在于，所述直接驱动电路还包括第一稳压管和第一电阻；所述第一稳压管和所述第一电阻串联设置在所述供电端和所述耗尽型晶体管的栅极之间，且所述第一稳压管和所述第一电阻与所述储能电容并联。

4.如权利要求2所述的耗尽型晶体管的驱动电路，其特征在于，所述直接驱动电路还包括第二电阻，所述第二电阻设置在所述第一二极管的负极与所述低压MOS管的源极之间。

5.如权利要求2所述的耗尽型晶体管的驱动电路，其特征在于，所述直接驱动电路还包括第二二极管；所述第二二极管设置在所述第一二极管的负极与所述低压MOS管的源极之间。

6.如权利要求2所述的耗尽型晶体管的驱动电路，其特征在于，所述第一二极管为肖特基二极管或者快恢复二极管。

7.如权利要求1所述的耗尽型晶体管的驱动电路，其特征在于，所述间接锁定电路包括第二稳压管和第三电阻；所述第二稳压管设置在所述供电端和所述低压MOS管的栅极之间；所述第三电阻一端与所述供电端相连，另一端与所述低压MOS管的栅极或者源极相连。

8.如权利要求1所述的耗尽型晶体管的驱动电路，其特征在于，所述间接锁定电路包括第三二极管和第三电阻；所述第三二极管设置在所述供电端和所述低压MOS管的栅极之间；所述第三电阻一端与供电端相连，另一端与所述低压MOS管的栅极或者源极相连。

Images