JP4999839B2 - 太陽電池モジュール用の保護回路装置 - Google Patents

Description

本発明は、複数の太陽電池を直列に接続した太陽電池モジュール用の保護回路装置に関する。

太陽電池モジュールは一般に知られており、図１ａに示すように、通常は約０．５Ｖから１Ｖの個別電圧Ｕ_Ｚを提供する太陽電池を直列に接続したものからなる。１つ以上の太陽電池が部分的に陰になった場合、又は太陽電池同士の特徴が異なる場合、詳細には電流の短絡が生じ、陰になった太陽電池にかかる電圧の負荷が逆転する。最悪の場合、すなわち太陽発電機の短絡が例えばシャントバッテリチャージ調整手段に作用すると、陰になっていない全ての太陽電池の電圧の合計が、陰になった太陽電池越しのブロッキング方向において低下する。

以下では電圧逆転の実際の原因とは無関係に、「陰になった場合」という表現を常に使用すると共に、「陰になっていない場合の動作」に対しては「通常動作」という表現を使用する。

太陽電池の許容逆電圧は数ボルトから数十ボルトの範囲である。陰になった太陽電池に直列接続する、陰になっていない太陽電池の数によっては許容逆電圧を超える場合もあり、これにより保護層が局所的に破断したり、太陽電池の回復不可能な損傷が生じたりする。このように許容できない程度の高い逆電圧を回避するべく、個々の太陽電池に並列に、所謂バイパスダイオードを接続することが理想的だとして知られている。この試みは広く知られているが、例えば宇宙旅行のような特別の用途にのみ可能なものである。このようなことから、市販の太陽電池モジュールにおいては、図１ａに示すように例えば１８個から２４個の電池からなる電池のサブグループＵＧ_Ａ、ＵＧ_Ｂ・・・ＵＧ_Ｘを１つのバイパスダイオードによってそのグループ毎に保護するよう形成されている。これらのバイパスダイオードは接続点１１、１２を介して各サブグループに接続する。概観をより良く示す目的で、図１ａではサブグループＵＧ_Ｂに対するバイパスダイオードのみを示している。

通常動作時には、図１ｂに示すようにサブグループに属する電池Ｚ_１からＺ_ｎの電圧の合計は約＋１５Ｖから＋２０Ｖを超えるまでであり、これがバイパスダイオードに存在する。損失を生じないようにするために、逆電流Ｉ_Ｓを最小とすべきである。サブグループ内の１つ以上の電池が完全に日陰となることで、図１ｃに示すようにサブグループ外の陰になっていない電池によって生成された短絡電流若しくは動作点電流Ｉ_ＳＧがバイパスダイオード２を通って流れる。この電流は、適用するダイオード技術、流れる電流、そしてダイオードの温度によって、バイパスダイオード２において約−０．４Ｖから−１Ｖを超えるまでの電圧降下Ｕ_Ｄをもたらす。よって最悪の場合には、関連するサブグループ内に位置する陰になっていない電池の全電圧の合計が、バイパスダイオードにおける電圧降下が加算されることで、陰になった電池において低下する。

陰になった個々の電池の許容逆電圧が最悪の場合を越えないように、１つのサブグループに入れるセルの数を選択する。こうした場合、１つのサブグループ当たりの電池の数が約１８から２４個というのが典型的な数である。

よって、以下の動作状況が周知のバイパスダイオードに対して生じる：

図１ｂに示す通常動作では、１つのサブグループとした電池の電圧は典型的には約+１５Ｖから＋２０Ｖの電圧が、バイパスダイオードにおけるブロッキング方向に存在する。図１ｃに示す関連するサブグループ内の１つのセルが完全に陰となった場合には、太陽発電機電流Ｉ_ＳＧがバイパスダイオードに流れ、約−０．４Ｖから−１Ｖを超えるまでの電圧降下Ｕ_Ｄを生じる。簡明さを期すために、＋２０Ｖの逆電圧と−０．６Ｖの順電圧Ｕ_Ｄが発生したと仮定するが、他の値が発生する可能性もある。

バイパスダイオードは通常接続箱に入れ、これを太陽電池モジュールに接続して、約２０℃から８５℃を超えるまでの周囲温度に露呈させる。典型的には、２つ若しくは３つのサブグループＵＧ_A、ＵＧ_B、ＵＧ_Ｃに対して２つ若しくは３つのダイオードを１つの箱の中に入れる。また、許容できる太陽発電機電流Ｉ_ＳＧを増大させるべく、数個のバイパスダイオードを並列に接続する場合もある。

陰になった場合には、最先端技術によるバイパスダイオードでも比較的大きい電力損失を生じてしまう。このような電力損失は、一時的には問題なくダイオードが許容するものの、陰になる時間が長引けば、ダイオードから大量の熱が生じて接触ボックス外へと出て行くのを避けることが難しくなる。それによって、最大の負荷、即ち最大の太陽電池電流が大抵の場合生じて、周囲及びモジュールを同時に高温にするということを、加えて考慮するべきである。太陽電池の面積に比例して短絡電流又は定格電流が増えるため、太陽電池の大きさと共に問題も大きくなる。

従って本発明の目的は、太陽電池モジュール用の保護回路装置を提供することであり、該保護回路装置は、電力損失がほとんどなく、構成が単純であり、高い信頼性を持続するバイパスダイオードの機能をふまえたものである。

本発明によれば、この目的は主請求項の特徴により達成される。

多くの太陽電池に並列に接続し得る電流路を有する、バイパス素子として作用する制御可能な電気スイッチ素子を設けることにより、そして制御電極を起動する制御電圧を供給回路が生成することにより、陰になったセルの短絡電流若しくは動作点電流を容易に引き継ぐことのできるバイパス回路を提供する。電力の損失をほとんど生じないように、機能を制御可能なバイパス素子を供給電圧により制御する。分離回路を提供し続けることにより、太陽電池の通常動作時にはスイッチ素子の電流路にかかる電圧を供給回路に対してブロックし、陰になった場合には、分離回路は電流路にかかる電圧を供給回路に接続する。

従属請求項で特定する方法によって、さらなる有利な設計及び改良が可能である。

供給回路をエネルギー貯蔵手段に対する充電回路として設計すること、又は陰になった場合に利用できる電圧を増大させてより高い電圧とし、制御可能なバイパス素子を起動させるよう供給回路を構成することが、特に有利である。このようにして、陰になった場合に電流路において利用できる−０．６Ｖの供給電圧を使用して、制御可能なバイパス素子を起動し、場合によってはさらなる回路に供給することができる。

制御可能なバイパス素子をＭＯＳ電界効果トランジスタ（ＭＯＳＦＥＴ）として設計することが有利であるが、ＭＯＳＦＥＴに内在するボディダイオードは、一時的には完全に太陽発電電流と想定し、永久的にはより小さい太陽発電電流を有するバイパスダイオードとして使用することができる。

制御可能なバイパス素子固有のキャパシタンス、即ちＭＯＳＦＥＴを適用する場合にはゲートキャパシティを供給回路若しくは充電回路のエネルギー貯蔵手段として使用することで、貯蔵に関する構成要素をさらに設ける必要がなく、有利である。

特に有利には、逆動作を行うバイポーラトランジスタとして分離回路を設計し、通常時には通常通り共通のコレクタ回路にて動作し、通常動作で生じる２０Ｖの正のドレイン−ソース電圧をブロックし得る。

分離回路は電界効果トランジスタとして、好ましくは自己導電性Ｊ−ＦＥＴとして設計することが有利である。なぜなら、オン抵抗が低いことにより後続の回路がバイパス素子の電流路の電圧、即ちＭＯＳＦＥＴのドレイン−ソース電圧に接続する際に電力の損失がほとんど生じないためである。

有利には、供給回路及び／又は充電回路は、正帰還巻線を有する変圧器と第１電子スイッチ素子を含み、このスイッチ素子及び変圧器はブロッキング発振器に類似した高速移行を実行する。これにより、変圧器に蓄積したエネルギーがエネルギー貯蔵手段、例えばゲートキャパシタンスに移送される。このことにより、陰が生じて電圧が約０．６Ｖとなった場合に、このように低い電圧から約５Ｖという高い電圧を生成することが可能となるが、この場合ゲートキャパシタを充電するのに必要なエネルギーは、好ましくは単一クロックパルスにおいて迅速に移送されることができる。

特に有利には、第１電子スイッチ素子を逆に切り替えると、第１電子スイッチ素子が同時に分離回路を形成するため、分離に関する更なる要素を備える必要がない。

制御可能なバイパス素子の制御電極に接続する第１放電回路を備えることによって、電力損失が低く熱の生成が少なくなるように、制御可能なバイパス素子を制御することができる。放電回路の時定数は、バイパス素子の非導電時間に対する導電時間の比率が大きくなる、好ましくはその比率が５より大きくなるように選択する。

第１放電回路は能動放電回路として設計することが有利である。なお、この能動放電回路は非線形に動作すると共に、閾値電圧より高い高インピーダンスと、閾値電圧より低い低インピーダンスを有する。ここで閾値電圧は、バイパススイッチ素子を完全に起動するのに必要なバイパススイッチ素子の制御電極の電圧によって決定する。これによりＭＯＳＦＥＴ内で発生する電力損失をさらに減少することができる。

自己導電性Ｊ−ＦＥＴを備える第１放電回路を具現化することが特に有利であり、この自己導電性Ｊ−ＦＥＴは、通常動作時にはバイパススイッチ素子の制御電極を基準電位に接続することにより、バイパススイッチ素子のスイッチが意図せずオンとなるのを防止し、陰になった場合には、ダイオード、キャパシタ、及び放電抵抗のネットワークと共に、所定の時間の経過後にバイパススイッチ素子を定期的にオフにする。よってバイパススイッチ素子の制御電極は状況に応じた接続により常に最適な方法で充電されるため、電力損失がさらに減少する。

本発明の実施形態の例を図面に示すと共に、以下の記載においてより詳細に説明する。

不可欠な要素として図２に示す保護回路装置は、スイッチ手段３０の構成要素であるＭＯＳ電界効果トランジスタ１を含むが、これについてより詳細に後述する。接続部１１及び１２の間には電流路若しくは切替え路としてのドレイン−ソース路が存在し、接続部１１及び１２は太陽電池モジュールの太陽電池の直列回路に接続している。通常動作時には、ドレイン−ソース路には２０Ｖの正電圧が存在するが、陰になった場合には、０．６Ｖの負のドレインーソース電圧となる。ＭＯＳＦＥＴ１固有のボディダイオードを参照番号２に示す。分離回路４０は、一方ではＭＯＳＦＥＴ１のドレイン接続に接続し、他方では供給回路及び／又は充電回路５０（以下では充電回路と称する）に接続する。なお分離回路４０は通常動作時には約２０Ｖまでの正のドレイン−ソース電圧をブロックしなければないが、陰になった場合には、０．６Ｖ以下という低い負の電圧を、後続の充電回路５０へと可能な限り損失を生じないように導く必要がある。

充電回路５０は、陰になった場合には分離回路４０の後方で利用できる低い負の直流電圧を変換して、ＭＯＳＦＥＴ１の起動及び／又は更なる回路部分の供給に必要な、より高い正の電圧とする。よって、チョークコイル又は変圧器におけるエネルギーの中間的な貯蔵手段というだけでなく、充電ポンプを容量的に動作することに基づく概念を適用できる。なお、この好適な実施形態については後述する。変換した電圧は、キャパシタとも称するエネルギー貯蔵手段６０に中間的に貯蔵するが、特に有利にはＭＯＳＦＥＴ１のゲートキャパシタンスを直接エネルギー貯蔵手段として利用する。

ＭＯＳＦＥＴ１のゲート電極Ｇはタイマスイッチ８０によって時間に依存して起動されるが、ＭＯＳＦＥＴは電力損失を減少するべくサイクルタイムの最大部分にわたって起動され、場合によってはより短い期間にわたって線形的に動作し、またより短い期間にわたって完全にブロックされる。ＭＯＳＦＥＴ１のバイパス電流はボディダイオード２を通って流れる。図３、図６、及び図７、ならびに図５による保護回路では、ＭＯＳＦＥＴのゲートキャパシタンスは最初の２つの時間範囲では放電されるが、最初の時間範囲の終了時には充電回路を介して充電される。図８による保護回路では、図９に示すように放電が時間領域２及び３においてのみ実行され、時間領域４の終了時には、充電回路を介してキャパシタンスが再び充電される。

好ましくは、コンパレータ７０を設けてドレイン−ソース電圧を監視するようにし、コンパレータ７０は、許容できる状況の場合には、タイマ回路の信号も同様に取得する論理回路９０に信号を送る。コンパレータ７０の監視基準としては、例えば極性のほかにＭＯＳＦＥＴ１のドレイン−ソース電圧の大きさがある。供給回路若しくは充電回路５０に、そして全ての他の回路にも同様に接続したドライバ回路１００は、論理回路の信号に依ってＭＯＳＦＥＴ１のゲートを制御する。

図２に示す機能ブロックは、概観をより見やすくするように示しているが、さらなる実施形態の例では、全ての機能ブロックが必ずしも別個に存在する必要はなく、またいくつかの機能ブロックをまとめて１つの要素としても良いことを理解されたい。

本発明による保護回路装置の第１の実施形態例に関して、構成要素を個別に示した状態で図３に示す。なお、この図では機能ブロックについて部分的に破線を使って示している。以前にも説明したスイッチ手段３０は、ボディダイオード２を備えるＭＯＳＦＥＴ１の他に、固有のゲートキャパシタンス３を含む。第１ツェナーダイオード７は、接続部１２に接続した基準電位リードによって順方向においてゲート接続に接続する。このダイオードは、ゲート電圧を例えば１５Ｖという許容可能な値に制限するよう作用する。電流路を有するトランジスタ９は基準電位３２とゲート制御リード３１の間に接続し、このトランジスタのベースは高インピーダンス抵抗１０を介してＭＯＳＦＥＴ１のドレイン接続に接続する。トランジスタ９の電流路に平行にさらなるキャパシタ８が存在し、直列抵抗６はキャパシタ８と第１ツェナーダイオード７の間で制御リード３１にて接続する。ドレイン接続とゲート制御リード３１の間にはダイオード１３と第２ツェナーダイオード１４が存在する。

ＭＯＳＦＥＴ１固有のボディダイオード２に平行にさらなるダイオード４を配置するが、このダイオードはＭＯＳＦＥＴ１がオンにならない場合にバイパス電流の一部若しくは全部を導く。

例えばバリスタ若しくはトランスゾーブ（ｔｒａｎｓ−ｚｏｒｂ）ダイオードのような過電圧保護素子５をＭＯＳＦＥＴ１に平行に配置し、極めて高く短い電圧インパルスを制限する。

固有のボディダイオード２を有するＭＯＳＦＥＴは、この保護回路によってドレイン−ソース路及びゲート−ソース路における高すぎる電圧から保護される。さらに、通常動作への移行時、即ちドレイン−ソース電圧が正となる場合には、迅速にオフとなることが必要であり、さらには通常動作時にはＭＯＳＦＥＴが意図せずオンとなることを防止すべきである。

ドレイン−ソース電圧が正となる場合、即ち通常動作への移行時には、トランジスタ９が高インピーダンスベース直列抵抗１０を介して完全に起動され、低インピーダンス直列抵抗６を介して非常に迅速にＭＯＳＦＥＴ１のゲートキャパシタンス３を放電する（正帰還）。トランジスタは通常動作時には直列抵抗６にかかるゲート−ソース電圧を約０Ｖに保ち続ける。これにより、例えば外部からゲート電圧が生じることによって意図せずオンに切り替わることが確実に防止される。ベース直列抵抗１０を介して流れる無駄な電流は、通常動作時には無視できるほど小さいものである。

基本的に、ＭＯＳＦＥＴにはある程度のアバランシェ耐量がある。即ち、短い間で最大許容ドレイン−ソース電圧を越える、即ち６０Ｖより大きい電圧になると、ＭＯＳＦＥＴに指定された電圧は４０Ｖであることから、ＭＯＳＦＥＴは導電性となって、損傷を負うことのないようにピーク電圧を制限する。このような動作タイプであれば、信頼の置ける動作範囲を考慮しなくてもよく思えるが、これでは構成要素へのストレスが増大してしまう。このため、超過の電圧が発生すると目的どおりにそのゲートソース路を介して、即ちツェナーダイオード１４及びダイオード１３を介してＭＯＳＦＥＴが起動され、ツェナーダイオード４のツェナー電圧を越えると、ゲートの電位が上昇して正の電位となり、ＭＯＳＦＥＴ１が線形範囲で動作する。トランジスタ９が導電となった場合に正のゲート電圧を構築することができるようにするために、直列抵抗９が必要である。

固有のゲートキャパシタンス３に直列抵抗６を介して平行に接続すると共に、ゲートキャパシタンス３より大きい容量を有することが一般的なキャパシタ８により、回路の障害傾向が減少する。キャパシタは、直列抵抗６のゲートから遠い側に接続することが有利であるが、これは一時的に過電圧となった場合にツェナーダイオード４及びダイオード１３を介して比較的低いゲートキャパシタンス３のみを充電するだけでよいためである。

上述のように、分離回路４０は通常動作時には２０Ｖの正のドレイン−ソース電圧を後続の回路から分離するという働きを有し、陰になった場合には、０．６Ｖという負のドレイン−ソース電圧を後続の回路部分に導く働きを有する。図３で示す分離回路４０は、自己導電性のｎチャネル接合（Ｊ−ＦＥＴ）２８を含み、このＪ−ＦＥＴのソース電極はＭＯＳＦＥＴ１のドレイン接続に接続し、またＪ−ＦＥＴのドレイン電極は後続の供給回路若しくは充電回路５０に接続し、ゲート電極は高インピーダンスゲート抵抗２９を介して基準電位リード３２に接続する。この抵抗２９は、陰になった場合のように正のゲート−ドレイン電圧又はゲート−ソース電圧が０．５Ｖより大きくなった場合に、ゲートダイオードを通る電流を制限する。ブロックするために、低インピーンダンスＪ−ＦＥＴ２８にはドレインだけでなくソースに対しても約５Ｖの負のゲート電圧が必要である。これは、通常動作時にソース−ゲート路に対しては直接行われる。それとは対照的に、ドレイン−ゲート路に対しては、ドレイン電位を正の値と見込んだ場合にのみ行われ得る。このためには、後続の供給回路及び充電回路５０がＪ−ＦＥＴの閾値電圧の大きさの逆電圧、即ち約５Ｖの電圧を受け入れるようにする必要がある。この特定の特徴は以下の後述する充電回路５０によって保証される。

前述したＪ−ＦＥＴ２８ではなく、自己導電性ＭＯＳＦＥＴを使用することもできる。これは同様の働きを有するものであるが、抵抗２９を介して電流を制限する必要がない。これは典型的にゲート絶縁を±２０Ｖとすることができるためである。

供給回路及び／又は充電回路５０は０．６Ｖの負の入力電圧を、ＭＯＳＦＥＴを起動させるのに十分な１５Ｖという正の出力電圧に変える働きを有している。ＭＯＳＦＥＴ１のボディダイオード２における電圧降下を考慮しながら、０．４Ｖより小さい電圧でも確実に開始することを保証しなければならない。この電圧降下は温度の上昇と共に減少し、分離回路４０において電圧の降下を生じる可能性がある。充電回路は非常に頑丈でなければならないが、作製に手間がかかってはならない。コンパレータ７０の機能ばかりでなく、図２のタイマ回路８０及びドライバ回路１００の機能についても部分的に想定しなければならない。

図３による充電回路５０は、エミッタ回路２４において動作されるトランジスタ２４を含み、そのエミッタはＪ−ＦＥＴ２８のドレイン接続に接続し、そのコレクタは変圧器２０の一次巻線２１に接続する。トランジスタ２４のベースは直列抵抗２５を介して正帰還巻線２２に接続する。出力巻線２１'は一次巻線２１と直列に存在し、変圧器２０は自動変圧器として接続される。トランジスタ２４のコレクタは、一次巻線２１と出力巻線２１'との間に接続する。出力巻線２１'は、整流ダイオード２３と直列レジスタ６を介してゲートキャパシタンス３に接続する又は付加的なキャパシタ８に直接接続する。更なるダイオード２３'は一次巻線の終端を付加的なキャパシタ８に接続する。

さらに、充電回路５０はトランジスタ２６を含み、このトランジスタのエミッタはＪ−ＦＥＴ２８のドレイン接続に接続し、そのコレクタはダイオード３と直列抵抗６の間に接続し、そのベースは直列抵抗２７を介して正帰還巻線２２の接続部に接続する。

タイマ回路８０'の構成要素であり得る放電抵抗８１は、基準電位リード３２とゲート制御リード３１の間に接続する。

機能、特に供給回路若しくは充電回路の機能と、ＭＯＳＦＥＴ１の切替え作用について、図４及び図５の時間に依存した電圧経過を参照しながら説明する。陰が生じ、ＭＯＳＦＥＴ１がオンになる状況では、ＭＯＳＦＥＴ１のオン切替え抵抗（Ｒ_ＤＳｏｎ）と一時的な太陽発電電流に依って、数ミリボルト、例えば−３０ｍＶの負の電圧がドレイン−ソース路において降下する。これを図４の領域（１）に示す。分離回路４０を介して提供される電圧が十分ではないため、供給回路５０は動作しない。放電抵抗８１は例えば１００ｍｓ（領域（１））以内でゆっくりとＭＯＳＦＥＴ１のゲートキャパシタンス３を放電するが、この時ＭＯＳＦＥＴ１は図４に示すように例えば１５Ｖに充電されている。ＭＯＳＦＥＴ１の閾値電圧が例えば５Ｖのゲート−ソース電圧に到達すると、完全なる起動状態領域から線形領域（領域（２））に移行し、図４に示すようにドレイン−ソース電圧がゆっくりと上昇する。以下にさらに述べることになるが、充電回路５０を介してゲート−ソースキャパシタンス３を再充電しなければ、ＭＯＳＦＥＴ１は完全にブロックされた状態になり、この場合約０．４Ｖから約１Ｖの負の電圧降下を伴って、太陽発電電流がボディダイオード２を通って完全に流れる。

リード３４と基準電位リード３２との間、即ち分離回路４０のドレイン接続において約０．３Ｖから０．４Ｖの電圧が存在する場合には、顕著なコレクタ電流と変圧器２０の一次巻線２１を通る電流を生じるために、トランジスタ２４において適切な大きさのベース電流が流れる。これにより、正帰還巻線２２に電圧が生じるが、これは巻線方向のためリード３２と３４の間の電圧に加算され、ベース電流が増幅されることとなり、これによって迅速な移行が始まる。トランジスタ２４は完全に導電性となり、一次巻線２１のインダクタンスと一次巻線において有効な電圧とによって一次電流が一時的に増大するが、これはリード３２と３４の間で有効な電圧に相当する。

変圧器２０の中心が飽和状態になった場合、又はトランジスタ２４のベース電流が完全な起動を行うには不十分となった場合、正帰還が逆転し、トランジスタ２４が突然ブロックされる。変圧器のインダクタンスに蓄積されたエネルギーは、一次巻線２１と出力巻線２１'とを介してゲートキャパシタンス３に移行するだけでなく、付加的なキャパシタ８にも移行する。このことは、図４及び図５の領域（３）の終了時又は領域（１）の開始時に確認できる。よってＭＯＳＦＥＴ１はオンとなり、上述のように内部抵抗によって数ミリボルトの負の電圧降下が生じるだけである。充電回路５０には電圧が適切に供給されず、動作しない。変圧器２０はエネルギーを十分に蓄積できる大きさあり、既に１つの変圧器クロックを備えており、例えば１５Ｖという通常の値にゲートキャパシタンス３若しくはキャパシタ８を充電する。

実際の変圧器では、トランジスタ２４が急にオフとなった場合に変圧器巻線２１において回避できない漏出が誘発されることにより、トランジスタ２４において過電圧ピーク２４となり、これによってトランジスタ２４が損傷を受ける可能性がある。ダイオード２３'はこのピークを防止することができるが、これはオフとなった瞬間にダイオード２３'が変圧器巻線に電流を流し、この電流が充電されていないキャパシタにさらに流れることとなるためである。

ここで再度、常に「クロック」は充電回路５０に対して使用し、「サイクル」は常に全体の回路に対して使用することとする。充電サイクルは２つの段階を含む：第１段階は上述したものであって、完全な全サイクルの領域（３）に始まり、領域（３）の持続時間にわたって続く。迅速な移行自体にかかる時間は数μｓにすぎず、時間の実質的な部分は領域（３）が終了するまでの電流の「ゆっくりとした」上昇にある。第２クロック段階は、エネルギーが変圧器からキャパシタンスへと移行される際に始まる。この工程は下降側面に従って部分的に領域（３）と後続サイクルの領域（１）に存在する。しかし、この過充電は全体でも数μｓ持続するのみである。

機能に関して上述したことから明らかなように、切替え機能の他に、ベース−エミッタ路を備えるトランジスタ２４は図２のコンパレータ７０の機能を担う。即ち、トランジスタ２４は大きすぎるドレイン−ソース電圧がかかっている場合のみ動作する。有利には、トランジスタ２４をＭＯＳＦＥＴ１に熱的に連結する。両構成要素はシリコン技術に基づいているため、全温度で回路を安全に機能させることを保証するべく、ボディダイオードとベース−エミッタダイオードの順電圧の方向を同じとする。

ＭＯＳＦＥＴの負のドレイン−ソース電圧、又は充電回路５０に提供される電圧が、例えば分離回路４０の内部抵抗のためにさほど大きくない場合、上述の迅速な移行又は領域によって規定される変圧器クロックは、完全にその過程をたどる必要はない。よって、特に太陽発電電流が小さい場合には、キャパシタ８又はＭＯＳＦＥＴ１のゲートキャパシタンス３は十分には充電されない。

保護回路装置の安定した動作をさらに保証するために、迅速な移行が始まった際に、トランジスタ２６を介してＭＯＳＦＥＴ１のゲートを極めて迅速に放電させることで、トランジスタ２６がオンとなるが、これは図５の領域（３）から確認できる。ＭＯＳＦＥＴ１は一瞬にしてブロックし、図４に示すようにドレイン−ソース電圧が、迅速な移行の閾値である約−０．４Ｖから、ボディダイオード２の順電圧である約−０．６Ｖへと非常に素早く上昇する。従って、さらなる正帰還がトランジスタ２６により生じる。変圧器クロックの第２段階では、トランジスタ２６は正帰還巻線２２における負の電圧を介して完全にブロックされ、これによりゲートキャパシタンス３若しくはキャパシタ８が充電され得る。

図３、図４、及び図５による回路の全サイクルは、ＭＯＳＦＥＴ１が完全に起動される第１の長い段階（１００ｍｓ）と、ＭＯＳＦＥＴ１が線形領域に入り、ドレイン−ソース電圧が約−０．４Ｖへとゆっくりと上昇する第２のより短い段階（２０ｍｓ）と、ＭＯＳＦＥＴ１が正帰還回路によって短い時間（例えば１ｍｓ）の間完全にオフとなる第３のより短い段階とを含む。しかし、第２段階と第３段階において上昇する熱量に関しては全く問題がなく、従来の方法でも逃がすことが可能である。

数回にわたって既に述べたように、モジュールの通常動作時にはＭＯＳＦＥＴのドレイン−ソース電圧は約１５Ｖから約２０Ｖの正の値に上昇する。分離回路４０に設けたＪ−ＦＥＴ２８がブロックするために、そのドレイン接続ばかりでなくソース接続についてもゲート接続に対して約５Ｖの正の値とならなければならず、そうでない場合には、許容不可能な漏れ電流が充電回路５０に流れ込む。図３に示す回路では正の電圧に対するトランジスタ２４及び２６のエミッタ−ベース路がブロックした方向におけるリード３４に存在し、それらは約５Ｖまでの逆電圧を受け入れることができるため、Ｊ−ＦＥＴ２８のドレイン電位は５Ｖに上昇することとなり、これにより必要に応じてＪ−ＦＥＴ２８を完全にブロックする。

図６に更なる実施形態の例を示すが、これは図３に示す回路を簡略化したもので、分離回路４０の機能と、供給回路若しくは充電回路５０のトランジスタ２４の機能を１つのグループとしている。別の方法で、図３による回路と図４及び図５による電圧図を適用することができる。

理解されるように、トランジスタ２４の動作は逆となる。バイポーラトランジスタにおいてエミッタとコレクタをかえると基本的なトランジスタの特徴は保持されるが、動作が逆となり電流の増幅がおおよそ３０％程度減少する。この特徴は、適切に低いインピーダンスのベース直列抵抗２５によって考慮される。実際、状況によっては正帰還巻線２２のオーム抵抗は電流を制限するのに既に十分であるため、構成要素２５を設ける必要がない。トランジスタ２４動作が逆になるということには、そのベース及びエミッタは直流電圧に対して基準電位３２に存在しており、コレクタ回路において太陽電池モジュールの通常動作時に動作されるという大きな利点が伴う。トランジスタはこの動作モードにおいて何ら問題なく２０Ｖの発生電圧を受け入れることができ、電圧に対して耐性のあるトランジスタタイプを適用することもでき、これによって超過の電圧パルスに対しても耐性が増す。供給回路若しくは充電回路の発振は、この動作の場合には正帰還巻線が帰還として作用するため、除外できる。

トランジスタ２６は通常通りに動作し続け、その機能は図３のものに相当する。しかしそのエミッタはトランジスタ２４のエミッタに接続する。これにより、トランジスタ２４の接続状況において、トランジスタ２６を介してＭＯＳＦＥＴ１のゲートを迅速に放電することができ、このタイプの回路では、ＭＯＳＦＥＴ１の導電段階とモジュールの通常動作時に負の逆電圧を受け入れる必要がない。

上述のように、図３及び図６に対応する回路では、ゲートキャパシタンス３若しくはキャパシタンス８を充電するのに必要なエネルギーは、単一クロックパルスにおいて、即ちトランスデューサ変圧器２０及びトランジスタ２４の１回の迅速な移行の際に送られる。しかし充電回路は数回のクロックパルスにおいてエネルギーを送ることができ、ＭＯＳＦＥＴ１のゲートキャパシタンス若しくはエネルギー貯蔵手段が、数回のクロックパルスにおいて充電され、スイッチがオフとなる。

最終的に、前述のゲートキャパシタンス又はキャパシタ８の不完全な充電工程は、ＭＯＳＦＥＴ１の永久的な線形領域を達成するように、原則として例えばベース直列抵抗２５の大きさを適切に採ることによって発生する。この動作モードでは、トランジスタ２４はドレイン−ソース電圧に対する調整手段として作用する。これによってＭＯＳＦＥＴ１は完全には起動されないが、トランジスタ２４を介して線形動作における調整手段として保持される。よって、陰になった場合にはドレイン−ソース路において約０．３Ｖから０．４Ｖの負の電圧が降下するが、これは供給回路又は充電回路５０を連続して動作させるのに十分である。この考えによれば、ＭＯＳＦＥＴ１における損失はＭＯＳＦＥＴを通して完全に接続した場合より大きくなる。しかし、このように線形的にＭＯＳＦＥＴが動作することにより太陽発電電圧若しくは太陽発電電流が急上昇することがない。

ＭＯＳＦＥＴ１において発生する電力損失をさらに減少するために、図４及び図５の領域（２）に対応するＭＯＳＦＥＴの線形領域における一時的な動作を防止することができる。かかる回路を図７に示すが、この回路は図３又は図６による回路とは８０''に示す放電回路の点で異なっている。図３及び図６による回路の場合、ＭＯＳＦＥＴ１がオフとなる時点は、そのゲートキャパシタンス３、場合によって存在するキャパシタ８、並びに放電抵抗８１によって形成される時間的要因によって決まる。放電抵抗８１の代わりに、非線形的に動作する能動ゲート放電回路を適用する。これは、所定の閾値電圧より高い高インピーダンスを有するが、閾値電圧に届かないかなり低いインピーダンスを有するという特徴を備える。この特徴を有する回路は、例えばシュミットトリガ回路により具現化することができる。このトリガ回路の迅速な移行点、即ちゲート放電回路８０''の迅速な移行閾値が、ＭＯＳＦＥＴの完全な起動に必要な最も高いゲート電圧より高く、例えば６Ｖ以上適用される場合には、充電回路５０による充電の後まず迅速に減少し、新たな充電クロックパルスがトリガされる。図４及び図５で領域（２）に示す線形領域におけるＭＯＳＦＥＴ１の動作は回避され、かかる回路により電力損失がさらに減少する。

この回路８０''により、ゲート制御リード３１と基準電位リード３２との間に小信号ＭＯＳＦＥＴ８７を接続するが、そのゲート接続はトランジスタ８３のコレクタに接続し、エミッタは基準電位３２に存在する。ベース接続は、ゲート制御リード３１と基準制御リード３２の間の電圧分配手段８４、８５に接続する。最終的に抵抗８６は、リード３１とＭＯＳＦＥＴ８７のゲート接続との間に接続する。キャパシタ８８は、トランジスタ８３のコレクタ接続から帰還巻線２２にキャパシタ８８を接続する。

ＭＯＳＦＥＴ１の高いゲート電圧により、トランジスタ８３は電圧分配手段８４、８５を介して完全に起動される。従って、そのコレクタ電位とＭＯＳＦＥＴ８７のゲート電位は基準電位３２に近くなるため、ＭＯＳＦＥＴ８７がブロックされる。

ＭＯＳＦＥＴ１のゲートキャパシタンス３並びにキャパシタ８は、高インピーダンス抵抗８４、８５、及び８６を介してゆっくりと放電される。ＭＯＳＦＥＴ１のゲート電圧が最小値より低くなった場合には、トランジスタ８３がブロックし始め、ＭＯＳＦＥＴ８７のゲート電圧が上昇する。例えば約１から２Ｖの閾値電圧が小信号ＭＯＳＦＥＴ８７によって達成されると、そのドレイン−ソース電圧は低インピーダンスとなり、ゲートキャパシタンス３若しくはキャパシタ８が迅速に放電される。これによってトランジスタ８３に対するベース電流はさらに減少し、迅速な移行が開始される。この迅速な移行は、ＭＯＳＦＥＴ１の所定のドレイン−ソース電圧から、供給回路若しくは充電回路５０が上述のように動作し始めることで促進される。よって、正帰還巻線２２における電圧が第１のクロックパルス区分において上昇して正の値となる。この上昇が結合キャパシタ８８を介してＭＯＳＦＥＴ８７のゲートに移行されることで、正帰還工程が再度強化され、ゲートキャパシタンス３又はキャパシタ８が完全に放電される。ＭＯＳＦＥＴ１はこれによって非常に迅速に完全にブロックされる。

トランジスタ２６及び直列抵抗２７における正帰還分岐については、キャパシタ８８を介した正帰還が付加されるため、なくすことが可能である。

充電クロックパルスの第２段階では、キャパシタ８８によって移行された正帰還巻線２２において負の電圧が急上昇することを介して、ＭＯＳＦＥＴ８７が完全にブロックされることにより、ゲートキャパシタンス３若しくはキャパシタ８が再び充電され得る。

図８は、保護回路の特に有利な更なる設計を示している。この図は、図６の回路に本質的には対応しているが、トランジスタと直列抵抗１０がなく、受動放電回路８０'の代わりに能動放電回路８０'''が設けられている。

能動放電回路８０'''の重要な点は、自己導電性Ｊ−ＦＥＴ８１'である。一方で回路８０'''は、太陽電池の通常動作時に直列抵抗６と変圧器の巻線２１'及び２１を介してＭＯＳＦＥＴ１のゲートを基準電位リード３２に接続する点で、トランジスタ９並びに直列抵抗１０の代わりとなる。これにより、外部で生じたゲート電圧によりＭＯＳＦＥＴ１が意図せずオンとなったり、ダイオード１２及び１４の漏れ電流が生じたりすることが確実に防止される。他方では、図９に示すようにＭＯＳＦＥＴ１の最適な起動が可能となることで、バイパススイッチ素子における電力損失がさらに減少することとなる。

前述の回路とは対照的に、図８の回路では、ＭＯＳＦＥＴ１のゲートが充電工程後の抵抗によって放電されないが、図９に示すようにゲート電圧Ｕ_ＧＳは、期間１の間その全値を保持する。よって、この時のＭＯＳＦＥＴのインピーダンスは非常に低く、従って電力の損失も低い。キャパシタ８２'及び抵抗８４'によって形成されるタイマの時定数により、ＭＯＳＦＥＴ１がオフになる時点が決定する。期間４の終了時におけるキャパシタ８及び３の充電段階では、キャパシタ８２'は、３本の巻線２１、２１'、及び２２における電圧の合計、本例では１７．５Ｖにダイオード８３'を介して充電される。巻線２１及び２１'の電圧が変圧器２０の消磁後にゼロに戻ると、Ｊ−ＦＥＴ８１'のゲートにおける電位は−１７．５Ｖの値になる。これでＪ−ＦＥＴは完全にブロックされ、理想的な場合にはキャパシタ８及び３からの電荷の流出はない。キャパシタ８２'は抵抗８４'を介して、例えば１００ｍｓ以内でゆっくりと放電される。Ｊ−ＦＥＴ８１'のゲート電圧がその閾値電圧（本例では−２Ｖ）に到達すると、Ｊ−ＦＥＴは低インピーダンスとなり、巻線２１'及び２１を介してキャパシタ８及び３を放電することにより、ＭＯＳＦＥＴ１のゲート電圧Ｕ_ＧＳが急激に降下する。これを図９の時間区分２で示す。この電圧がＭＯＳＦＥＴ１の閾値電圧に達しない場合にはＭＯＳＦＥＴ１がブロックし始め、ドレイン−ソース電圧Ｕ_ＤＳは図９の時間区分３で示すように迅速に上昇する。約−０．４Ｖの値に達すると、前述の回路の場合に述べたようにトランジスタ２６を介したキャパシタ８及び３の急速な更なる放電と共に、充電回路５０の迅速な移行が始まる。時間区分４では、トランジスタ２４が完全に導電性となり変圧器２０にエネルギーが蓄積される。この区分の終了時にはキャパシタ８及び３だけでなく８２'も再び充電される。

図８の回路の電力損失は、ＭＯＳＦＥＴ１がサイクル時間のより長い部分に対して完全に起動されることにより、他の回路に比べてさらに減少し、ブロック状況におかれる期間はサイクル時間の１％未満となる。

当然のことながら、上述の回路は全て相補型半導体タイプと共に構成することができる。

低損失のバイパス素子としての機能とは別に、ＭＯＳＦＥＴ１の付加的な機能としては、検査や火災の場合に、設備における太陽発電電圧の短絡回路として想定できる。このために、例えば制御リードを介して、太陽発電機内の全てのＭＯＳＦＥＴのゲート接続に制御電圧をかけて、各モジュールの電圧を短絡させる。このため、危険を伴わない充電部と太陽発電機へのリードとの接触が可能となる。

最新技術による太陽電池とバイパスダイオードの回路と、通常動作時及び陰になった場合のダイオード電圧を示す。 本発明による保護回路装置のブロック図である。 本発明による保護回路装置の第１設計回路を示す。 制御可能なバイパス素子のドレイン−ソース電圧の時間的進行を示す。 ゲート−ソース電圧の時間的進行を示す。 本発明によるスイッチ装置の第２設計回路を示す。 本発明によるスイッチ装置の第３設計回路を示す。 本発明の第４設計回路を示す。 制御可能なバイパス素子のゲート−ソース電圧と自己導電性Ｊ−ＦＥＴのゲート−ソース電圧、並びに制御可能なバイパス素子のドレイン−ソース電圧の時間的進行を示す。

符号の説明

１ ＭＯＳＦＥＴ
２ ボディダイオード
３０ スイッチ手段
４０ 分離回路
５０ 供給回路又は充電回路
６０ エネルギー貯蔵手段
７０ コンパレータ
８０ タイマスイッチ
９０ 論理回路
１００ ドライバ

Claims (24)

1. 通常動作で動作するものと、陰になった場合に同時に動作するものとを含む、複数の太陽電池を直列に接続した太陽電池モジュール用の保護回路装置であって、
   バイパス素子として作用し、その電流路が前記複数の太陽電池に並列に接続し得る、少なくとも１つの制御可能な電気スイッチ素子と、
   前記バイパス素子の制御電極を起動させる制御電圧を生成する供給回路と、
   通常動作時には前記バイパス素子の前記電流路にかかる電圧を前記供給回路に対してブロックし、陰になった場合には少なくとも１つの太陽電池の前記電流路にかかる電圧を供給電圧に切り替える分離回路と、
   を含むことを特徴とする保護回路装置。
2. 陰になった場合に利用できる電圧をより高い電圧に変換して、前記制御可能なバイパス素子を起動させるエネルギー貯蔵手段に対する充電回路として、前記供給回路を設計すること、
   を特徴とする請求項１に記載の保護回路装置。
3. 前記制御可能なバイパス素子をＭＯＳ電界効果トランジスタとして設計すること、
   を特徴とする請求項１又は２に記載の保護回路装置。
4. 前記エネルギー貯蔵手段を、前記制御可能なバイパス素子固有のキャパシタンス及び／又はキャパシタとして設計すること、
   を特徴とする請求項２又は３に記載の保護回路装置。
5. 前記分離回路を電解効果トランジスタとして設計すること、
   を特徴とする請求項１から４のいずれか一項に記載の保護回路装置。
6. 前記分離回路を、逆動作を行うバイポーラトランジスタとして設計すること、
   を特徴とする請求項１から４のいずれか一項に記載の保護回路装置。
7. 時間サイクルを設定するタイマ回路を備え、前記制御可能なバイパス素子が、第１の時間領域には完全に接続されると共に第２の時間領域には完全にブロックされ、前記エネルギー貯蔵手段が第２の時間領域において充電されること、
   を特徴とする請求項２に記載の保護回路装置。
8. 前記時間サイクルが、前記第１の時間領域と前記第２の時間領域との間に存在する第３の時間領域を含み、前記第３の時間領域では前記制御可能なバイパス素子が線形状態で動作されること、
   を特徴とする請求項７に記載の保護回路装置。
9. 前記供給回路又は充電回路が調整回路を含み、前記調整回路によって前記制御可能なバイパス素子が線形状態で連続的に動作され得ること、
   を特徴とする請求項２に記載の保護回路装置。
10. 前記供給回路又は充電回路が、前記制御可能なバイパス素子を起動するのに必要な電圧を生成するため、変圧器、又は少なくとも１本のコイル、又は陰となった場合に利用できる電圧を昇圧するためのエネルギーを中間的に蓄積する少なくとも１つのキャパシタを含むこと、
    を特徴とする請求項２に記載の保護回路装置。
11. 前記供給回路又は充電回路が、前記制御可能なバイパス素子を起動するのに必要な電圧を生成するため、陰になった場合に利用できる電圧を昇圧するための充電ポンプを含むこと、
    を特徴とする請求項２に記載の保護回路装置。
12. 前記供給回路が、正帰還巻線を含む変圧器と第１電子スイッチ素子とを含み、前記第１スイッチ素子と前記変圧器が自己ブロック発振手段に類似した迅速な移行を実行することにより、前記変圧器に蓄積されたエネルギーが前記エネルギー貯蔵手段に送られること、
    を特徴とする請求項２に記載の保護回路装置。
13. 前記第１電子スイッチ素子が逆の動作を行って同時に前記分離回路を形成すること、
    を特徴とする請求項１２に記載の保護回路装置。
14. 自動変圧器に類似した付加的な出力巻線を一次巻線に直列に接続すること、
    を特徴とする請求項１２又は１３に記載の保護回路装置。
15. 前記第１スイッチ素子の前記電流路が前記一次巻線と直列に存在し、前記正帰還巻線が前記第１スイッチ素子の前記制御電極に接続すること、
    を特徴とする請求項１４に記載の保護回路装置。
16. 前記制御可能なバイパス素子の前記制御電極が第１放電回路に接続し、前記バイパス素子の導電時間の非導電時間に対する比率が大きくなるように、前記第１放電回路の時定数を選択すること、
    を特徴とする請求項１から１５のいずれか一項に記載の保護回路装置。
17. 前記第１放電回路が、前記バイパス素子固有のキャパシタンスに並列に接続した、又は、この固有のキャパシタンスに並列に接続するキャパシタに並列に接続した、抵抗を有すること、
    を特徴とする請求項１６に記載の保護回路装置。
18. 前記供給回路が迅速な放電回路を含み、前記放電回路が迅速な移行の開始により前記固有のキャパシタンスを迅速に放電し、又は、この固有のキャパシタンスに並列に接続した付加的なキャパシタを迅速に放電すること、
    を特徴とする請求項１２から１７のいずれか一項に記載の保護回路装置。
19. 前記迅速な放電回路が第２の電子スイッチ素子を含み、前記第２の電子スイッチ素子が、前記正帰還巻線に接続する制御電極を有すると共に、前記第１電子スイッチ素子のスイッチに並列に又は直列に存在する、前記バイパス素子の前記制御電極の接続部からの電流路を有すること、
    を特徴とする請求項１８に記載の保護回路装置。
20. 閾値電圧より高い高インピーダンスであると共に前記閾値電圧より低い低インピーダンスである非線形的に動作する能動放電回路として、前記第１放電回路を設計し、前記バイパススイッチ素子をその制御電極において完全に起動するのに必要な電圧によって前記閾値電圧を決定すること、
    を特徴とする請求項１６に記載の保護回路装置。
21. 前記第１放電回路をシュミットトリガ回路として設計すること、
    を特徴とする請求項２０に記載の保護回路装置。
22. 前記第１放電回路が自己導電性のＪ−ＦＥＴと、ダイオード、キャパシタ、及び放電抵抗のネットワークを含むことで、所定の時間が経過した後で前記バイパス素子を周期的にオフにさせる時間的要因が形成されること、
    を特徴とする請求項１６に記載の保護回路装置。
23. 過電圧及び意図せずオンとなることに対する保護回路に前記制御可能なバイパス素子を割り当てること、
    を特徴とする請求項１から２２のいずれか一項に記載の保護回路装置。
24. 検査の目的で又は火災の場合に太陽電池モジュールを短絡するために、前記バイパス素子を導電的に切り替える電圧を前記バイパス素子の前記制御電極にかけること、
    を特徴とする請求項１から２３のいずれか一項に記載の保護回路装置。

Images