DE112017003540T5

DE112017003540T5 - Übertragungseinrichtung, übertragungsverfahren und kommunikationssystem

Info

Publication number: DE112017003540T5
Application number: DE112017003540.6T
Authority: DE
Inventors: Takanori Saeki
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2016-07-14
Filing date: 2017-06-06
Publication date: 2019-04-04
Also published as: JPWO2018012145A1; US10784906B2; JP7028166B2; US20190181893A1; WO2018012145A1

Abstract

Eine Übertragungseinrichtung der vorliegenden Offenbarung weist auf: einen ersten Treiber, der eine erste Teiltreibereinheit, die auf der Grundlage eines ersten Steuersignals arbeitet, und eine zweite Teiltreibereinheit, die auf der Grundlage eines Signals ausgewählt durch eine erste Auswahloperation aus dem ersten Steuersignal und einem zweiten Steuersignal, arbeitet, umfasst, und darauf ausgelegt ist, dass er imstande ist, eine Spannung an einem ersten Ausgabeanschluss einzustellen; und eine Steuerung, welche die erste Auswahloperation steuert.

Description

Technisches Gebiet
Die vorliegende Offenbarung betrifft eine Übertragungseinrichtung, die ein Signal überträgt, ein Übertragungsverfahren, das in einer solchen Übertragungseinrichtung eingesetzt wird, und ein Kommunikationssystem, das eine solche Übertragungseinrichtung aufweist.
Stand der Technik
Aufgrund der hohen Funktionalisierung und Multifunktionalisierung elektronischer Vorrichtungen in den letzten Jahren sind elektronische Vorrichtungen mit verschiedenen Bauelementen, wie zum Beispiel einem Halbleiterchip, einem Sensor und einer Anzeigevorrichtung, ausgestattet. Diese Bauelemente tauschen eine Menge von Daten untereinander aus, und die Datenmenge hat im Einklang mit der hohen Funktionalisierung und Multifunktionalisierung elektronischer Vorrichtungen zugenommen. Folglich wird eine Hochgeschwindigkeitsschnittstelle, die imstande ist, Daten zum Beispiel mit einigen Gbps (Gigabits pro Sekunde) zu senden und zu empfangen, häufig dazu verwendet, den Datenaustausch auszuführen.
In einem solchen Kommunikationssystem wird häufig ein Einphasensignal oder ein Differenzsignal zum Ausführen von Datenaustausch verwendet. Ferner gibt es ein Kommunikationssystem, welches ein Signal, das mehrere Spannungspegel aufweist, zum Ausführen von Datenaustausch verwendet. PTL 1 und 2 offenbaren zum Beispiel ein Kommunikationssystem, das drei Spannungspegel verwendet, um den Datenaustausch auszuführen.
Liste der Zitate
Patentliteratur

PTL 1: Ungeprüfte Japanische Patentanmeldungsveröffentlichung (veröffentliche japanische Übersetzung der PCT-Anmeldung) Nr. JP2011-517159
PTL 2: Ungeprüfte Japanische Patentanmeldungsveröffentlichung (veröffentliche japanische Übersetzung der PCT-Anmeldung) Nr. JP2010-520715

Kurzdarstellung der Erfindung
Im Übrigen ist eine elektronische Vorrichtung häufig mit verschiedenen, von Verkäufern gelieferten Bauelementen bestückt. Solche Bauelemente können Schnittstellen aufweisen, die sich voneinander unterscheiden. Daher ist es wünschenswert, dass eine Vorrichtung, welche Daten mit solchen Bauelementen austauscht, imstande ist, verschiedenste Schnittstellen umzusetzen.
Es ist wünschenswert, eine Übertragungsvorrichtung, ein Übertragungsverfahren und ein Kommunikationssystem bereitzustellen, das es möglich macht, verschiedene Schnittstellen umzusetzen.
Eine Übertragungsvorrichtung einer Ausführungsform der vorliegenden Offenbarung weist einen ersten Treiber und eine Steuerung auf. Der erste Treiber weist eine erste Teiltreibereinheit, die auf einer Grundlage eines ersten Steuersignals arbeitet, und eine zweite Teiltreibereinheit, die auf einer Grundlage eines Signals ausgewählt durch eine erste Auswahloperation aus dem ersten Steuersignal und einem zweiten Steuersignal, arbeitet, auf, und ist imstande, eine Spannung an einem ersten Ausgabeanschluss einzustellen. Die Steuerung steuert die erste Auswahloperation.
Ein Übertragungsverfahren einer Ausführungsform der vorliegenden Offenbarung umfasst: das Erstellen eines ersten Steuersignals und eines zweiten Steuersignals; und das Veranlassen, dass eine erste Teiltreibereinheit auf der Grundlage des ersten Steuersignals arbeitet, und dass eine zweite Teiltreibereinheit, auf der Grundlage eines Signals ausgewählt durch eine erste Auswahloperation aus dem ersten Steuersignal und einem zweiten Steuersignal, arbeitet, wodurch eine Spannung an einem ersten Ausgabeanschluss eingestellt wird.
Ein Kommunikationssystem einer Ausführungsform der vorliegenden Offenbarung weist eine Sendeeinrichtung und eine Empfangseinrichtung auf. Die Sendeeinrichtung weist einen ersten Treiber und eine Steuerung auf. Der erste Treiber weist eine erste Teiltreibereinheit, die auf der Grundlage eines ersten Steuersignals arbeitet, und eine zweite Teiltreibereinheit, die auf der Grundlage eines Signals ausgewählt durch eine erste Auswahloperation aus dem ersten Steuersignal und einem zweiten Steuersignal, arbeitet, auf, und ist imstande, eine Spannung an einem ersten Ausgabeanschluss einzustellen. Die Steuerung steuert die erste Auswahloperation.
In der Übertragungsvorrichtung, dem Übertragungsverfahren und dem Kommunikationssystem der Ausführungsformen der vorliegenden Offenbarung wird entweder das erste Steuersignal oder das zweite Steuersignal durch die erste Auswahloperation ausgewählt. Dann arbeitet die erste Teiltreibereinheit auf der Grundlage des ersten Steuersignals, und die zweite Teiltreibereinheit arbeitet auf der Grundlage eines Signals ausgewählt durch die erste Auswahloperation aus dem ersten Steuersignal und dem zweiten Steuersignal, wodurch die Spannung am ersten Ausgabeanschluss eingestellt wird.
Gemäß der Übertragungsvorrichtung, dem Übertragungsverfahren und dem Kommunikationssystem der Ausführungsformen der vorliegenden Offenbarung arbeitet die erste Teiltreibereinheit auf der Grundlage des ersten Steuersignals, und die zweite Teiltreibereinheit auf der Grundlage eines Signals ausgewählt durch die erste Auswahloperation aus dem ersten Steuersignal und dem zweiten Steuersignal; wodurch es möglich ist, verschiedene Schnittstellen umzusetzen. Es sei darauf hingewiesen, dass die hier beschriebenen Auswirkungen nicht notwendigerweise beschränkt sind, und dass jegliche in der vorliegenden Offenbarung beschriebene Auswirkung bereitgestellt sein kann.
Figurenliste

1A ist ein Blockdiagramm, das ein Konfigurationsbeispiel eines Kommunikationssystems darstellt, auf welches die Übertragungsvorrichtung gemäß einer ersten Ausführungsform der vorliegenden Offenbarung angewendet wird.
1B ist ein Blockdiagramm, das ein Konfigurationsbeispiel eines anderen Kommunikationssystems darstellt, auf welches die Übertragungsvorrichtung gemäß der ersten Ausführungsform der vorliegenden Offenbarung angewendet wird.
2 ist ein Blockdiagramm, das ein Konfigurationsbeispiel eines Senders gemäß der ersten Ausführungsform darstellt.
3 ist ein Schaltplan, der ein Konfigurationsbeispiel eines in 2 dargestellten Serialisierers darstellt.
4 ist ein Zeitsteuerungswellenformendiagramm, das ein Operationsbeispiel des in 2 dargestellten Serialisierers darstellt.
5 ist ein anderes Zeitsteuerungswellenformendiagramm, das ein Operationsbeispiel des in 2 dargestellten Serialisierers darstellt.
6 ist ein Zeitsteuerungswellenformendiagramm, das ein Operationsbeispiel eines in 2 dargestellten Multiplexers darstellt.
7 ist ein Zeitsteuerungswellenformendiagramm, das ein anderes Operationsbeispiel des in 2 dargestellten Multiplexers darstellt.
8 ist ein Schaltplan, der ein Konfigurationsbeispiel von in 2 dargestellten Treibern darstellt.
9 ist ein Schaltplan, der ein Konfigurationsbeispiel eines in 1A dargestellten Empfängers darstellt.
10 ist ein Schaltplan, der ein Konfigurationsbeispiel eines in 1B dargestellten Empfängers darstellt.
11 ist ein Diagramm, das ein Operationsbeispiel des in 2 dargestellten Senders beschreibt.
12 ist ein Diagramm, das ein anderes Operationsbeispiel des in 2 dargestellten Senders beschreibt.
13 ist ein Diagramm, das ein anderes Operationsbeispiel des in 2 dargestellten Senders beschreibt.
14 ist ein Diagramm, das ein anderes Operationsbeispiel des in 2 dargestellten Senders beschreibt.
15 ist ein Diagramm, das ein anderes Operationsbeispiel des in 2 dargestellten Senders beschreibt.
16 ist ein Zeitsteuerungswellenformendiagramm, das ein Operationsbeispiel des in 2 dargestellten Senders darstellt.
17 ist ein Blockdiagramm, das ein Konfigurationsbeispiel eines Senders gemäß einem Vergleichsbeispiel darstellt.
18 ist ein Diagramm, das ein Operationsbeispiel des in 17 dargestellten Senders beschreibt.
19 ist ein Diagramm, das ein anderes Operationsbeispiel des in 17 dargestellten Senders beschreibt.
20 ist ein Blockdiagramm, das ein Konfigurationsbeispiel eines anderen Senders gemäß einem Vergleichsbeispiel darstellt.
21 ist ein Diagramm, das ein Operationsbeispiel des in 20 dargestellten Senders beschreibt.
22 ist ein Diagramm, das ein anderes Operationsbeispiel des in 20 dargestellten Senders beschreibt.
23 ist ein Schaltplan, der ein Konfigurationsbeispiel eines Serialisierers gemäß einem Modifikationsbeispiel darstellt.
24 ist ein Schaltplan, der ein Konfigurationsbeispiel eines Serialisierers gemäß einem anderen Modifikationsbeispiel darstellt.
25 ist ein Zeitsteuerungswellenformendiagramm, das ein Operationsbeispiel des in 24 dargestellten Serialisierers darstellt.
26 ist ein Zeitsteuerungswellenformendiagramm, das ein Operationsbeispiel eines Serialisierers gemäß einem anderen Modifikationsbeispiel darstellt.
27 ist ein Schaltplan, der ein Konfigurationsbeispiel eines Serialisierers gemäß einem anderen Modifikationsbeispiel darstellt.
28 ist ein Zeitsteuerungswellenformendiagramm, das ein Operationsbeispiel des in 27 dargestellten Serialisierers darstellt.
29 ist ein Blockdiagramm, das ein Konfigurationsbeispiel eines Senders gemäß einem anderen Modifikationsbeispiel darstellt.
30 ist ein Schaltplan, der ein Konfigurationsbeispiel von in 29 dargestellten Treibern darstellt.
31 ist ein Schaltplan, der ein Konfigurationsbeispiel eines anderen in 29 dargestellten Treibers darstellt.
32 ist ein Diagramm, das ein Operationsbeispiel des in 29 dargestellten Senders beschreibt.
33 ist ein Diagramm, das ein anderes Operationsbeispiel des in 29 dargestellten Senders beschreibt.
34 ist ein Blockdiagramm, das ein Konfigurationsbeispiel eines Senders gemäß einem anderen Modifikationsbeispiel darstellt.
35 ist ein Diagramm, das ein Operationsbeispiel des in 34 dargestellten Senders beschreibt.
36 ist ein Diagramm, das ein anderes Operationsbeispiel des in 34 dargestellten Senders beschreibt.
37A ist ein Blockdiagramm, das ein Konfigurationsbeispiel eines Kommunikationssystems darstellt, auf welches die Übertragungsvorrichtung gemäß einer zweiten Ausführungsform der vorliegenden Offenbarung angewendet wird.
37B ist ein Blockdiagramm, das ein Konfigurationsbeispiel eines anderen Kommunikationssystems darstellt, auf welches die Übertragungsvorrichtung gemäß der zweiten Ausführungsform angewendet wird.
37C ist ein Blockdiagramm, das ein Konfigurationsbeispiel eines anderen Kommunikationssystems darstellt, auf welches die Übertragungsvorrichtung gemäß der zweiten Ausführungsform angewendet wird.
38 ist ein Diagramm, das ein Beispiel von Signalen, die im in 37C dargestellten Kommunikationssystem verwendet werden, beschreibt.
39 ist ein Blockdiagramm, das ein Konfigurationsbeispiel eines Senders gemäß der zweiten Ausführungsform darstellt.
40A ist ein Blockdiagramm, das ein Konfigurationsbeispiel einer in 39 dargestellten Übertragungsschaltungseinheit darstellt.
40B ist ein Blockdiagramm, das ein Konfigurationsbeispiel einer anderen in 39 dargestellten Übertragungsschaltungseinheit darstellt.
41 ist ein Diagramm, das ein Beispiel von Signalpfaden in den in 40A und 40B dargestellten Übertragungsschaltungseinheiten beschreibt.
42 ist ein Schaltplan, der ein Konfigurationsbeispiel eines in 40A und 40B dargestellten Kodierers darstellt.
43 ist eine Wahrheitstabelle, die ein Operationsbeispiel des in 42 dargestellten Kodierers darstellt.
44 ist ein Schaltplan, der ein Konfigurationsbeispiel eines anderen Kodierers darstellt.
45 ist ein Schaltplan, der ein Konfigurationsbeispiel eines in 37C dargestellten Empfängers darstellt.
46 ist ein Diagramm, das ein Operationsbeispiel des in 45 dargestellten Senders beschreibt.
47A ist ein Diagramm, das ein Operationsbeispiel der in 40A dargestellten Übertragungsschaltungseinheit beschreibt.
47B ist ein Diagramm, das ein Operationsbeispiel der in 40B dargestellten Übertragungsschaltungseinheit beschreibt.
48 ist eine Tabelle, die ein Operationsbeispiel der in 40A und 40B dargestellten Übertragungsschaltungseinheiten darstellt.
49A ist ein Diagramm, das ein anderes Operationsbeispiel der in 40A dargestellten Übertragungsschaltungseinheit beschreibt.
49B ist ein Diagramm, das ein anderes Operationsbeispiel der anderen in 40B dargestellten Übertragungsschaltungseinheit beschreibt.
50A ist ein Blockdiagramm, das ein Konfigurationsbeispiel einer Übertragungsschaltungseinheit gemäß einem Modifikationsbeispiel darstellt.
50B ist ein Blockdiagramm, das ein Konfigurationsbeispiel einer anderen Übertragungsschaltungseinheit gemäß dem Modifikationsbeispiel darstellt.
51 ist ein Diagramm, das ein Beispiel von Signalpfaden in den in 50A und 50B dargestellten Übertragungsschaltungseinheiten beschreibt.
52 ist ein Schaltplan, der ein Konfigurationsbeispiel eines in 50A und 50B dargestellten Kodierers darstellt.
53 ist eine Wahrheitstabelle, die ein Operationsbeispiel des in 52 dargestellten Kodierers darstellt.
54 ist ein Schaltplan, der ein Konfigurationsbeispiel eines anderen Kodierers darstellt.
55 ist ein Blockdiagramm, das ein Konfigurationsbeispiel eines Senders gemäß einem anderen Modifikationsbeispiel darstellt.
56A ist ein Blockdiagramm, das ein Konfigurationsbeispiel einer in 55 dargestellten Übertragungsschaltungseinheit darstellt.
56B ist ein Blockdiagramm, das ein Konfigurationsbeispiel einer anderen in 55 dargestellten Übertragungsschaltungseinheit darstellt.
57 ist ein Schaltplan, der ein Konfigurationsbeispiel eines in 56A und 56B dargestellten Serialisierers darstellt.
[58] 58 ist ein Diagramm, das ein Beispiel von Signalpfaden in den in 56A und 56B dargestellten Übertragungsschaltungseinheiten beschreibt.
59A ist ein Blockdiagramm, das ein Konfigurationsbeispiel einer Übertragungsschaltungseinheit gemäß einem anderen Modifikationsbeispiel darstellt.
59B ist ein Blockdiagramm, das ein Konfigurationsbeispiel einer anderen Übertragungsschaltungseinheit gemäß einem anderen Modifikationsbeispiel darstellt.
60A ist ein Blockdiagramm, das ein Konfigurationsbeispiel einer Übertragungsschaltungseinheit gemäß einer dritten Ausführungsform darstellt.
60B ist ein Blockdiagramm, das ein Konfigurationsbeispiel einer anderen Übertragungsschaltungseinheit gemäß der dritten Ausführungsform darstellt.
61 ist ein Schaltplan, der ein Konfigurationsbeispiel von in 60A und 60B dargestellten Treibern darstellt.
62 ist ein Diagramm, das ein Operationsbeispiel der in 60A dargestellten Übertragungsschaltungseinheit beschreibt.
63 ist ein Diagramm, das ein anderes Operationsbeispiel der in 60A dargestellten Übertragungsschaltungseinheit beschreibt.
64A ist ein Diagramm, das ein anderes Operationsbeispiel der in 60A dargestellten Übertragungsschaltungseinheit beschreibt.
64B ist ein Diagramm, das ein anderes Operationsbeispiel der in 60B dargestellten Übertragungsschaltungseinheit beschreibt.
65A ist ein Blockdiagramm, das ein Konfigurationsbeispiel einer Übertragungsschaltungseinheit gemäß einem Modifikationsbeispiel darstellt.
65B ist ein Blockdiagramm, das ein Konfigurationsbeispiel einer anderen Übertragungsschaltungseinheit gemäß dem Modifikationsbeispiel darstellt.
66 ist ein Diagramm, das ein Operationsbeispiel der in 65A dargestellten Übertragungsschaltungseinheit beschreibt.
67 ist ein Diagramm, das ein anderes Operationsbeispiel der in 65A dargestellten Übertragungsschaltungseinheit beschreibt.
68A ist ein Diagramm, das ein anderes Operationsbeispiel der in 65A dargestellten Übertragungsschaltungseinheit beschreibt.
68B ist ein Diagramm, das ein anderes Operationsbeispiel der in 65B dargestellten Übertragungsschaltungseinheit beschreibt.
69A ist ein Blockdiagramm, das ein Konfigurationsbeispiel einer Übertragungsschaltungseinheit gemäß einem anderen Modifikationsbeispiel darstellt.
69B ist ein Blockdiagramm, das ein Konfigurationsbeispiel einer anderen Übertragungsschaltungseinheit gemäß einem anderen Modifikationsbeispiel darstellt.
70A ist ein Blockdiagramm, das ein Konfigurationsbeispiel einer Übertragungsschaltungseinheit gemäß einem anderen Modifikationsbeispiel darstellt.
70B ist ein Blockdiagramm, das ein Konfigurationsbeispiel einer anderen Übertragungsschaltungseinheit gemäß einem anderen Modifikationsbeispiel darstellt.
71A ist ein Blockdiagramm, das ein Konfigurationsbeispiel einer Übertragungsschaltungseinheit gemäß einem anderen Modifikationsbeispiel darstellt.
71B ist ein Blockdiagramm, das ein Konfigurationsbeispiel einer anderen Übertragungsschaltungseinheit gemäß einem anderen Modifikationsbeispiel darstellt.
72 ist eine perspektivische Ansicht, die ein externe Erscheinungskonfiguration eines Smartphones darstellt, auf welches die Übertragungsvorrichtung gemäß den Ausführungsformen angewendet wird.
73 ist ein Blockdiagramm, das ein Konfigurationsbeispiel eines Anwendungsprozessors darstellt, auf welchen die Übertragungsvorrichtung gemäß den Ausführungsformen angewendet wird.
74 ist ein Blockdiagramm, das ein Konfigurationsbeispiel eines Bildsensors darstellt, auf welchen die Übertragungsvorrichtung gemäß den Ausführungsformen angewendet wird.
75 ist ein Blockdiagramm, das ein Konfigurationsbeispiel eines Fahrzeugsteuerungssystems darstellt, auf welches das Kommunikationssystem gemäß einer der Ausführungsformen angewendet wird.

Modi zur Ausführung der Erfindung
Im Folgenden sind einige Ausführungsformen der vorliegenden Offenbarung in Bezugnahme auf die Zeichnungen ausführlich beschrieben. Es sei darauf hingewiesen, dass die Beschreibung in der folgenden Reihenfolge erfolgt.

1. Erste Ausführungsform
2. Zweite Ausführungsform
3. Dritte Ausführungsform
4. Anwendungsbeispiel

<Erste Ausführungsform>
[Konfiguration]
1A und 1B stellen jeweils Konfigurationsbeispiele von Kommunikationssystemen dar, auf welchen eine Übertragungseinrichtung (eine Übertragungseinrichtung 10) gemäß einer ersten Ausführungsform angewendet wird; 1A stellt ein Kommunikationssystem 1A, und 1B ein Kommunikationssystem 1B dar. Das Kommunikationssystem 1A führt Kommunikation unter Verwendung eines Einphasensignals aus, und das Kommunikationssystem 1B führt Kommunikation unter Verwendung eines Differenzsignals aus.
Wie in 1A dargestellt weist das Kommunikationssystem 1A die Übertragungseinrichtung 10 und eine Empfangseinrichtung 30 auf. Die Übertragungseinrichtung 10 weist zwei Ausgangsanschlüsse Tout1 und Tout2 auf, und die Empfangseinrichtung 30 weist zwei Eingangsanschlüsse Tin1 und Tin2 auf. Der Ausgangsanschluss Tout1 der Übertragungseinrichtung 10 und der Eingangsanschluss Tin1 der Empfangseinrichtung 30 sind über eine Leitung 101 miteinander verbunden, und der Ausgangsanschluss Tout2 der Übertragungseinrichtung 10 und der Eingangsanschluss Tin2 der Empfangseinrichtung 30 sind über eine Leitung 102 miteinander verbunden. Die jeweiligen charakteristischen Impedanzen der Leitungen 101 und 102 betragen in diesem Beispiel ungefähr 50 [Ω]. Die Übertragungseinrichtung 10 verwendet die Leitung 101, um ein Signal SIG1 zu übertragen, und verwendet die Leitung 102, um ein Signal SIG2 zu übertragen. Die Signale SIG1 und SIG2 sind jeweils Einphasensignale.
Wie in 1B dargestellt weist das Kommunikationssystem 1B die Übertragungseinrichtung 10 und eine Empfangseinrichtung 40 auf. Die Empfangseinrichtung 40 weist zwei Eingangsanschlüsse TinP und TinN auf. Der Ausgangsanschluss Tout1 der Übertragungseinrichtung 10 und der Eingangsanschluss TinP der Empfangseinrichtung 40 sind über eine Leitung 111 miteinander verbunden, und der Ausgangsanschluss Tout2 der Übertragungseinrichtung 10 und der Eingangsanschluss TinN der Empfangseinrichtung 40 sind über eine Leitung 112 miteinander verbunden. Die jeweiligen charakteristischen Impedanzen der Leitungen 111 und 112 betragen in diesem Beispiel ungefähr 50 [Ω]. Die Übertragungseinrichtung 10 verwendet die Leitung 111, um ein Signal SIGP zu übertragen, und verwendet die Leitung 112, um ein Signal SIGN zu übertragen. Die Signale SIGP und SIGN bilden ein Differenzsignal. Wie weiter unten beschrieben, führt im Kommunikationssystem 1B die Übertragungseinrichtung 10 eine sogenannte Verzerrungsoperation (Vorverzerrung, Beseitigung der Vorverzerrung) aus, wodurch die Signale SIGP und SIGN übertragen werden.
Die Übertragungseinrichtung 10 weist zwei Betriebsmodi, MA und MB, auf. In einem Fall, in dem die Übertragungseinrichtung 10 auf das Kommunikationssystem 1A angewendet wird, arbeitet die Übertragungseinrichtung 10 im Betriebsmodus MA (Einphasenmodus); in einem Fall, in dem die Übertragungseinrichtung 10 auf das Kommunikationssystem 1B angewendet wird, arbeitet die Übertragungseinrichtung 10 im Betriebsmodus MB (Differentialmodus).
(Übertragungseinrichtung 10)
Die Übertragungseinrichtung 10 weist einen Prozessor 11 und einen Sender 12 auf, wie in 1A und 1B dargestellt.
Der Prozessor 11 erzeugt Daten, die durch Ausführen eines vorher festgelegten Prozesses zu übertragen sind. Ferner wählt der Prozessor 11 einen der beiden Betriebsmodi MA und MB aus, und benachrichtigt den Sender 12 unter Verwendung eines Modussignals Smode über den ausgewählten Betriebsmodus. Insbesondere wählt der Prozessor 11 in einem Fall, in dem die Übertragungseinrichtung 10 auf das Kommunikationssystem 1A angewendet wird, den Betriebsmodus MA (Einphasenmodus) aus, und weist den Sender 12 unter Verwendung eines Modussignals Smode an, die Operation im Betriebsmodus MA auszuführen. Des Weiteren wählt der Sender 12 in einem Fall, in dem die Übertragungseinrichtung 10 auf das Kommunikationssystem 1B angewendet wird, den Betriebsmodus MB (Differentialmodus) aus, und weist den Sender 12 unter Verwendung eines Modussignals Smode an, die Operation im Betriebsmodus MB auszuführen.
Der Sender 12 überträgt durch den Prozessor 11 erzeugte Daten auf der Grundlage eines Modussignals Smode. Insbesondere überträgt der Sender 12 in einem Fall, in dem der durch das Modussignal Smode angezeigte Betriebsmodus der Betriebsmodus MA (Einphasenmodus) ist, durch den Prozessor 11 erzeugte Daten unter Verwendung der Signale SIG1 und SIG2. Des Weiteren überträgt der Sender 12 in einem Fall, in dem der durch das Modussignal Smode angezeigte Betriebsmodus der Betriebsmodus MB ist, durch den Prozessor 11 erzeugte Daten unter Verwendung der Signale SIGP und SIGN.
2 stellt ein Konfigurationsbeispiel des Senders 12 dar. Der Sender 12 weist vier Serialisierer 21 (Serialisierer 21A, 21B, 21C und 21D), vier Multiplexer (MUX) 22 (Multiplexer 22A, 22B, 22C und 22D), vier Selektoren (SEL) 23 (Selektoren 23A, 23B, 23C und 23D), zwei Treiber 24 (Treiber 24A und 24B) und eine Steuerung 25 auf.
Der Serialisierer 21A serialisiert die Signale DI10, DI12, DI14 und DI16 auf der Grundlage von Taktsignalen P0, P2, P4 und P6, wodurch er die Signale S21AP und S21AN erzeugt. Die Signale S21AP und S21AN sind Signale, die invertiert zueinander sind. Ebenso serialisiert der Serialisierer 21B die Signale DI20, DI22, DI24 und DI26 auf der Grundlage von Taktsignalen P0, P2, P4 und P6, wodurch er die Signale S21BP und S21BN erzeugt. Die Signale S21BP und S21BN sind Signale, die invertiert zueinander sind. Der Serialisierer 21C serialisiert die Signale DI11, DI13, DI15 und DI17 auf der Grundlage von Taktsignalen P1, P3, P5 und P7, wodurch er die Signale S21CP und S21CN erzeugt. Die Signale S21CP und S21CN sind Signale, die invertiert zueinander sind. Der Serialisierer 21D serialisiert die Signale DI21, DI23, DI25 und DI27 auf der Grundlage von Taktsignalen P1, P3, P5 und P7, wodurch er die Signale S21DP und S21DN erzeugt. Die Signale S21DP und S21DN sind Signale, die invertiert zueinander sind.
Im Betriebsmodus MA (Einphasenmodus) werden die Signale DI10, SI11, DI12, DI13, DI14, DI15, DI16 und DI17 unter Verwendung eines Signals SIG1 übertragen, und die Signale DI20, SI21, DI22, DI23, DI24, DI25, DI26 und DI27 werden unter Verwendung eines Signals SIG2 übertragen.
Ferner werden im Betriebsmodus MB (Differentialmodus) die Signale DI10, SI11, DI12, DI13, DI14, DI15, DI16 und DI17 unter Verwendung der Signale SIGP und SIGN übertragen. Des Weiteren werden in diesem Betriebsmodus MB die Signale DI20, SI21, DI22, DI23, DI24, DI25, DI26 und DI27 dazu verwendet, eine Verzerrungsoperation auszuführen. Wie im Folgenden beschrieben, werden durch diese Signale DI20 bis DI27 angezeigte Daten so eingestellt, dass sie von den durch die Signale DI10 bis DI17 angezeigten Daten um ein Bit verschoben werden.
3 stellt ein Konfigurationsbeispiel des Serialisierers 21A dar. Es sei darauf hingewiesen, dass dasselbe für die Serialisierer 21B, 21C und 21D gilt. Der Serialisierer 21A ist ein sogenannter Serialisierer vom Typ Selektor. Der Serialisierer 21A weist Transistoren M1 bis M12 auf. Die Transistoren M1 bis M10 sind N-Kanal-FET (Feldeffekttransistoren) des MOS-Typs (Metalloxidhalbleiter), und die Transistors M11 und M12 sind P-Kanal-FET des MOS-Typs. Das Signal DI10 weist Signale DI10P und DI10N auf, die invertiert zueinander sind; das Signal DI12 weist Signale DI12P und DI12N auf, die invertiert zueinander sind; das Signal DI14 weist Signale DI14P und DI14N auf, die invertiert zueinander sind; das Signal DI16 weist Signale DI16P und DI16N auf, die invertiert zueinander sind.
Eine Quelle des Transistors M1 wird mit dem Signal DI10P gespeist, und ein Gate wird mit dem Taktsignal P0 gespeist, und eine Senke ist mit Senken der Transistoren M3, M5 und M7 und einer Quelle des Transistors M9 verbunden. Eine Quelle des Transistors M2 wird mit dem Signal DI10N gespeist, und ein Gate wird mit dem Taktsignal P0 gespeist, und eine Senke ist mit Senken der Transistoren M4, M6 und M8 und einer Quelle des Transistors M10 verbunden. Eine Quelle des Transistors M3 wird mit dem Signal DI12P gespeist, und ein Gate wird mit dem Taktsignal P2 gespeist, und die Senke ist mit den Senken der Transistoren M1, M5 und M7 und der Quelle des Transistors M9 verbunden. Eine Quelle des Transistors M4 wird mit dem Signal DI12N gespeist, und ein Gate wird mit dem Taktsignal P2 gespeist, und die Senke ist mit den Senken der Transistoren M2, M6 und M8 und der Quelle des Transistors M10 verbunden. Eine Quelle des Transistor M5 wird mit dem Signal DI14P gespeist, und ein Gate wird mit dem Taktsignal P3 gespeist, und die Senke ist mit den Senken der Transistoren M1, M3 und M7 und der Quelle des Transistors M9 verbunden. Eine Quelle des Transistors M6 wird mit dem Signal DI14N gespeist, und ein Gate wird mit dem Taktsignal P4 gespeist, und die Senke ist mit den Senken der Transistoren M2, M4 und M8 und der Quelle des Transistors M10 verbunden. Eine Quelle des Transistors M7 wird mit dem Signal DI16P gespeist, und ein Gate wird mit dem Taktsignal P6 gespeist, und die Senke ist mit den Senken der Transistoren M1, M3 und M5 und der Quelle des Transistors M9 verbunden. Eine Quelle des Transistors M8 wird mit dem Signal DI16N gespeist, und ein Gate wird mit dem Taktsignal P6 gespeist, und die Senke ist mit den Senken der Transistoren M2, M4 und M6 und der Quelle des Transistors M10 verbunden. Die Quelle des Transistors M9 ist mit den Senken der Transistoren M1, M3, M5 und M7 verbunden, und ein Gate wird mit einer Stromversorgungsspannung VDD gespeist, und eine Senke ist mit einer Senke des Transistors M11 und einem Gate des Transistors M12 verbunden. Die Quelle des Transistors M10 ist mit den Senken der Transistoren M2, M4, M6 und M8 verbunden, und ein Gate wird mit der Stromversorgungsspannung VDD gespeist, und eine Senke ist mit einer Senke des Transistors M12 und einem Gate des Transistors M11 verbunden. Eine Quelle des Transistors M11 wird mit der Stromversorgungsspannung VDD gespeist, und das Gate ist mit den Senken der Transistoren M10 und M12 verbunden, und die Senke ist mit der Senke des Transistors M9 und dem Gate des Transistors M12 verbunden. Eine Quelle des Transistors M12 wird mit der Stromversorgungsspannung VDD gespeist, und das Gate ist mit den Senken der Transistoren M9 and M11 verbunden, und die Senke ist mit der Senke des Transistors M10 und dem Gate des Transistors M11 verbunden. Der Serialisierer 21A gibt das Signal S21AP an den Senken der Transistoren M9 und M11 aus, und gibt das Signal S21AN an den Senken der Transistoren M10 und M12 aus.
In 4 stellen (A) bis (I) ein Operationsbeispiel des Serialisierers 21A dar; (A) bis (D) stellen entsprechende Wellenformen der Signale DI10, DI12, DI14 und DI16 dar, und (E) bis (H) stellen entsprechende Wellenformen der Taktsignale P0, P2, P4 und P6 dar, und (I) stellt Wellenformen der Signale S21AP und S21AN dar. In 4 stellen (J) bis (R) ein Operationsbeispiel des Serialisierers 21C dar; (J) bis (M) stellen entsprechende Wellenformen der Signale DI11, DI13, DI15 und DI17 dar, (N) bis (Q) stellen entsprechende Wellenformen der Taktsignale P1, P3, P5 und P7 dar, und (R) stellt Wellenformen der Signale S21CP und S21CN dar.
In diesem Beispiel wird am Zeitpunkt t11 das Signal DI10 auf die Daten „D0(n)“ gesetzt, und das Signal DI12 wird auf die Daten „D2(n)“ gesetzt ((A) und (B) in 4). Ferner wird am Zeitpunkt t12 das Signal DI11 auf die Daten „D1(n)“ gesetzt, und das Signal DI13 wird auf die Daten „D3(n)“ gesetzt ((J) und (K) in 4). Am Zeitpunkt t15, wird das Signal DI14 auf die Daten „D4(n)“ gesetzt, und das Signal DI16 wird auf die Daten „D6(n)“ gesetzt ((C) und (D) in 4). Am Zeitpunkt t16, wird das Signal DI15 auf die Daten „D5(n)“ gesetzt, und das Signal DI17 wird auf die Daten „D7(n)“ gesetzt ((L) und (M) in 4).
Das Taktsignal P0 geht am Zeitpunkt t13 von niedrigem Pegel zu hohen Pegel über, und geht am Zeitpunkt t15 von hohem Pegel zu niedrigem Pegel über ((E) in 4). Folglich wählt der Serialisierer 21A in einem Zeitraum von Zeitpunkt t13 bis Zeitpunkt t15 das Signal DI10 (die Daten „D2(n)“) und gibt es als Signale S21AP und S21AN ((I) in 4) aus. Das Taktsignal P2 geht am Zeitpunkt t15 von niedrigem Pegel zu hohen Pegel über, und geht am Zeitpunkt t17 von hohem Pegel zu niedrigem Pegel über ((F) in 4). Folglich wählt der Serialisierer 21A in einem Zeitraum von Zeitpunkt t15 bis Zeitpunkt t17 das Signal DI12 (die Daten „D2(n)“) und gibt es als Signale S21AP und S21AN ((I) in 4) aus. Das Taktsignal P4 geht am Zeitpunkt t17 von niedrigem Pegel zu hohen Pegel über, und geht am Zeitpunkt t19 von hohem Pegel zu niedrigem Pegel über ((G) in 4). Folglich wählt der Serialisierer 21A in einem Zeitraum von Zeitpunkt t17 bis Zeitpunkt t19 das Signal DI14 (die Daten „D4(n)“) und gibt es als Signale S21AP und S21AN ((I) in 4) aus. Das Taktsignal P6 geht am Zeitpunkt t19 von niedrigem Pegel zu hohen Pegel über, und geht am Zeitpunkt t21 von hohem Pegel zu niedrigem Pegel über ((H) in 4). Folglich wählt der Serialisierer 21A in einem Zeitraum von Zeitpunkt t19 bis Zeitpunkt t21 das Signal DI16 (die Daten „D6(n)“) und gibt es als Signale S21AP und S21AN ((I) in 4) aus.
Das Taktsignal P1 geht am Zeitpunkt t14 von niedrigem Pegel zu hohem Pegel über, und geht am Zeitpunkt t16 von hohem Pegel zu niedrigem Pegel über ((N) in 4). Folglich wählt der Serialisierer 21C in einem Zeitraum von Zeitpunkt t14 bis Zeitpunkt t16 das Signal DI11 (die Daten „D1(n)“) und gibt es als Signale S21CP und S21CN ((R) in 4) aus. Das Taktsignal P3 geht am Zeitpunkt t16 von niedrigem Pegel zu hohem Pegel über, und geht am Zeitpunkt t18 von hohem Pegel zu niedrigem Pegel über ((0) in 4). Folglich wählt der Serialisierer 21C in einem Zeitraum von Zeitpunkt t16 bis Zeitpunkt t18 das Signal DI13 (die Daten „D3(n)“) und gibt es als Signale S21CP und S21CN ((R) in 4) aus. Das Taktsignal P5 geht am Zeitpunkt t18 von niedrigem Pegel zu hohem Pegel über, und geht am Zeitpunkt t20 von hohem Pegel zu niedrigem Pegel über ((P) in 4). Folglich wählt der Serialisierer 21C in einem Zeitraum von Zeitpunkt t18 bis Zeitpunkt t20 das Signal DI15 (die Daten „D5(n)“) und gibt es als Signale S21CP und S21CN ((R) in 4) aus. Das Taktsignal P7 geht am Zeitpunkt t20 von niedrigem Pegel zu hohem Pegel über, und geht am Zeitpunkt t22 von hohem Pegel zu niedrigem Pegel über ((Q) in 4). Folglich wählt der Serialisierer 21C in einem Zeitraum von Zeitpunkt t20 bis Zeitpunkt t22 das Signal DI17 (die Daten „D7(n)“) und gibt es als Signale S21CP und S21CN ((R) in 4) aus.
Auf diese Weise serialisiert der Serialisierer 21A die Signale DI10, DI12, DI14 und DI16, wodurch er die Daten „D0(n)“, „D2(n)“, „D4(n)“ und „D6(n)“ in dieser Reihenfolge ((I) in 4) ausgibt, und der Serialisierer 21C serialisiert die Signale DI11, DI13, DI15 und DI17, wodurch der die Daten „D1(n)“, „D3(n)“, „D5(n)“ und „D7(n)“ in dieser Reihenfolge ausgibt ((R) in 4). Ebenso serialisiert der Serialisierer 21B die Signale DI20, DI22, DI24 und DI26, und der Serialisierer 21D serialisiert die Signale DI21, DI23, DI25 und DI27.
Aufgrund einer Verzerrungsoperation werden im Betriebsmodus MB (Differentialmodus) durch die Signale DI20 bis DI27 angezeigte Daten so eingestellt, dass sie von den durch die Signale DI10 bis DI17 angezeigten Daten um ein Bit verschoben werden, wie im Folgenden beschrieben.
In 5 stellen (A) bis (I) ein Operationsbeispiel des Serialisierers 21B im Betriebsmodus MB dar; (J) bis (R) in 5 stellen ein Operationsbeispiel des Serialisierers 21D im Betriebsmodus MB dar.
In diesem Beispiel wird am Zeitpunkt t11 das Signal DI20 auf die Daten „D7(n-1)“ gesetzt, und das Signal DI22 wird auf die Daten „D1(n)“ gesetzt ((A) und (B) in 5). Die Daten „D7(n-1)“ sind hier in den Daten „D0(n-1)“ bis „D7(n-1)“ enthalten, also um eins vor den Daten „D0(n)“ bis „D7(n)“. Ferner wird am Zeitpunkt t12 das Signal DI21 auf die Daten „D0(n)“ gesetzt, und das Signal DI23 wird auf die Daten „D2(n)“ gesetzt ((J) und (K) in 5). Am Zeitpunkt t15, wird das Signal DI24 auf die Daten „D3(n)“ gesetzt, und das Signal DI26 wird auf die Daten „D5(n)“ gesetzt ((C) und (D) in 5). Am Zeitpunkt t16, wird das Signal DI25 auf die Daten „D4(n)“ gesetzt, und das Signal DI27 wird auf die Daten „D6(n)“ gesetzt ((L) und (M) in 5).
Folglich serialisiert der Serialisierer 21B die Signale DI20, DI22, DI24 und DI26, wodurch er die Daten „D7(n-1)“, „D1(n)“, „D3(n)“ und „D5(n)“ in dieser Reihenfolge ((I) in 5) ausgibt, und der Serialisierer 21D serialisiert die Signale DI21, DI23, DI25 und DI27, wodurch er die Daten „D0(n)“, „D2(n)“, „D4(n)“ und „D6(n)“ in dieser Reihenfolge ausgibt ((R) in 5).
Der Multiplexer 22A (2) wählt abwechselnd eines der Signale S21AP und S21CP auf der Grundlage eines Taktsignals CLK aus, und gibt das ausgewählte Signal als ein Signal S22A aus. Der Multiplexer 22B wählt abwechselnd eines der Signale S21AN und S21CN auf der Grundlage eines Taktsignals CLK aus, und gibt das ausgewählte Signal als ein Signal S22B aus. Der Multiplexer 22C wählt abwechselnd eines der Signale S21BP und S21DP auf der Grundlage eines Taktsignals CLK aus, und gibt das ausgewählte Signal als ein Signal S22C aus. Der Multiplexer 22D wählt abwechselnd eines der Signale S21BN und S21DN auf der Grundlage eines Taktsignals CLK aus, und gibt das ausgewählte Signal als ein Signal S22D aus.
6 stellt ein Operationsbeispiel des Multiplexers 22A dar; (A) stellt eine Wellenform des Signals S21AP dar, (B) stellt eine Wellenform des Signals S21CP dar, (C) stellt eine Wellenform des Taktsignals CLK dar, und (D) stellt eine Wellenform des Signals S22A dar.
Das Signal S21AP in einem Zeitraum vom Zeitpunkt t13 bis zum Zeitpunkt t15 auf die Daten „D0(n)“ gesetzt, und wird in einem Zeitraum vom Zeitpunkt t15 bis zum Zeitpunkt t17 auf die Daten „D2(n)“ gesetzt, und wird in einem Zeitraum vom Zeitpunkt t17 bis zum Zeitpunkt t19 auf die Daten „D4(n)“ gesetzt, und wird in einem Zeitraum vom Zeitpunkt t19 bis zum Zeitpunkt t21 auf die Daten „D6(n)“ gesetzt ((A) in 6). Ferner wird das Signal S21CP in einem Zeitraum vom Zeitpunkt t14 bis zum Zeitpunkt t16 auf die Daten „D1(n)“ gesetzt, und wird in einem Zeitraum vom Zeitpunkt t16 bis zum Zeitpunkt t18 auf die Daten „D3(n)“ gesetzt, und wird in einem Zeitraum vom Zeitpunkt t18 bis zum Zeitpunkt t20 auf die Daten „D5(n)“ gesetzt, und wird in einem Zeitraum vom Zeitpunkt t20 bis zum Zeitpunkt t22 auf die Daten „D7(n)“ gesetzt ((B) in 6).
Der Multiplexer 22A wählt das Signal S21AP in einem Zeitraum aus, in welchem das Taktsignal CLK auf hohem Pegel ist, und wählt das Signal S21CP in einem Zeitraum aus, in welchem das Taktsignal CLK auf niedrigem Pegel ist. Insbesondere wählt der Multiplexer 22A das Signal S21AP (die Daten „D0(n)“) in einem Zeitraum vom Zeitpunkt t31 bis zum Zeitpunkt t32 aus, und wählt das Signal S21CP (die Daten „D1(n)“) in einem Zeitraum vom Zeitpunkt t32 bis zum Zeitpunkt t33 aus, und wählt das Signal S21AP (die Daten „D2(n)“) in einem Zeitraum vom Zeitpunkt t33 bis zum Zeitpunkt t34 aus, und wählt das Signal S21CP (die Daten „D3(n)“) in einem Zeitraum vom Zeitpunkt t34 bis zum Zeitpunkt t35 aus, und wählt das Signal S21AP (die Daten „D4(n)“) in einem Zeitraum vom Zeitpunkt t35 bis zum Zeitpunkt t36 aus, und wählt das Signal S21CP (die Daten „D5(n)“) in einem Zeitraum vom Zeitpunkt t36 bis zum Zeitpunkt t37 aus, und wählt das Signal S21AP (die Daten „D6(n)“) in einem Zeitraum vom Zeitpunkt t37 bis zum Zeitpunkt t38 aus, und wählt dann das Signal S21CP (die Daten „D7(n)“) in einem Zeitraum vom Zeitpunkt t38 bis zum Zeitpunkt t39 aus. Folglich gibt der Multiplexer 22A die Daten „D0(n)“, „D1(n)“, „D2(n)“, „D3(n)“, „D4(n)“, „D5(n)“, „D6(n)“ und „D7(n)“ in dieser Reihenfolge aus, wie in (D) in 6 dargestellt.
Auf diese Weise wählt der Multiplexer 22A das Signal S21AP in einem Zeitraum aus, in welchem das Taktsignal CLK auf hohem Pegel ist, und wählt das Signal S21CP in einem Zeitraum aus, in welchem das Taktsignal CLK auf niedrigem Pegel ist. Ferner wählt der Multiplexer 22B das Signal S21AN in einem Zeitraum aus, in welchem das Taktsignal CLK auf hohem Pegel ist, und wählt das Signal S21CN in einem Zeitraum aus, in welchem das Taktsignal CLK auf niedrigem Pegel ist. Wie oben beschrieben sind die Signale S21AP und S21AN Signale, die invertiert zueinander sind, und die Signale S21CP und S21CN sind Signale, die invertiert zueinander sind, und daher sind das Ausgangssignal S22A des Multiplexers 22A und das Ausgangssignal S22B des Multiplexers 22B Signale, die invertiert zueinander sind.
Ebenso wählt der Multiplexer 22C wählt das Signal S21BP in einem Zeitraum aus, in welchem das Taktsignal CLK auf hohem Pegel ist, und wählt das Signal S21DP in einem Zeitraum aus, in welchem das Taktsignal CLK auf niedrigem Pegel ist. Ferner wählt der Multiplexer 22D das Signal S21BN in einem Zeitraum aus, in welchem das Taktsignal CLK auf hohem Pegel ist, und wählt das Signal S21DN in einem Zeitraum aus, in welchem das Taktsignal CLK auf niedrigem Pegel ist. Wie oben beschrieben sind die Signale S21BP und S21BN Signale, die invertiert zueinander sind, und die Signale S21DP und S21DN sind Signale, die invertiert zueinander sind, und daher sind das Ausgangssignal S22C des Multiplexers 22C und das Ausgangssignal S22D des Multiplexers 22D Signale, die invertiert zueinander sind.
7 stellt ein Operationsbeispiel der Multiplexer 22A und 22C im Betriebsmodus MB dar; (A) stellt eine Wellenform des Signals S21AP dar, (B) stellt eine Wellenform des Signals S21CP dar, (C) stellt eine Wellenform des Signals S21BP dar, (D) stellt eine Wellenform des Signals S21DP dar, (E) stellt eine Wellenform des Taktsignals CLK dar, (F) stellt eine Wellenform des Signals S22A dar, und (G) stellt eine Wellenform des Signals S22C dar. Die Operation des Multiplexers 22A ist dieselbe wie im Fall von 6.
Das Signal S21BP wird in einem Zeitraum vom Zeitpunkt t13 bis zum Zeitpunkt t15 auf die Daten „D7(n-1)“ gesetzt, und wird in einem Zeitraum vom Zeitpunkt t15 bis zum Zeitpunkt t17 auf die Daten „D1(n)“ gesetzt, und wird in einem Zeitraum vom Zeitpunkt t17 bis zum Zeitpunkt t19 auf die Daten „D3(n)“ gesetzt, und wird dann in einem Zeitraum vom Zeitpunkt t19 bis zum Zeitpunkt t21 auf die Daten „D5(n)“ gesetzt ((C) in 7). Ferner wird das Signal S21DP in einem Zeitraum vom Zeitpunkt t14 bis zum Zeitpunkt t16 auf die Daten „D0(n)“ gesetzt, und wird in einem Zeitraum vom Zeitpunkt t16 bis zum Zeitpunkt t18 auf die Daten „D2(n)“ gesetzt, und wird in einem Zeitraum vom Zeitpunkt t18 bis zum Zeitpunkt t20 auf die Daten „D4(n)“ gesetzt, und wird in einem Zeitraum vom Zeitpunkt t20 bis zum Zeitpunkt t22 auf die Daten „D6(n)“ gesetzt ((D) in 7).
Der Multiplexer 22C wählt das Signal S21BP in einem Zeitraum aus, in welchem das Taktsignal CLK auf hohem Pegel ist, und wählt das Signal S21DP in einem Zeitraum aus, in welchem das Taktsignal CLK auf niedrigem Pegel ist. Folglich gibt der Multiplexer 22C die Daten „D7(n-1)“, „D0(n)“, „D1(n)“, „D2(n)“, „D3(n)“, „D4(n)“, „D5(n)“ und „D6(n)“ in dieser Reihenfolge aus, wie in (G) in 7 dargestellt.
Auf der Grundlage eines Signals Ssel wählt der Selektor 23A (2) das Signal S22A in einem Fall aus, in dem der Betriebsmodus der Betriebsmodus MA (Einphasenmodus) ist, oder das Signal S22D in einem Fall, in dem der Betriebsmodus der Betriebsmodus MB (Differentialmodus) ist, und gibt das ausgewählte Signal als ein Signal S23A aus. Auf der Grundlage eines Signals Ssel wählt der Selektor 23B das Signal S22B in einem Fall aus, in dem der Betriebsmodus der Betriebsmodus MA ist, oder das Signal S22C in einem Fall, in dem der Betriebsmodus der Betriebsmodus MB ist, und gibt das ausgewählte Signal als ein Signal S23B aus. Auf der Grundlage eines Signals Ssel wählt der Selektor 23C das Signal S22C in einem Fall aus, in dem der Betriebsmodus der Betriebsmodus MA ist, oder das Signal S22B in einem Fall, in dem der Betriebsmodus der Betriebsmodus MB ist, und gibt das ausgewählte Signal als ein Signal S23C aus. Auf der Grundlage eines Signals Ssel wählt der Selektor 23D das Signal S22D in einem Fall aus, in dem der Betriebsmodus der Betriebsmodus MA ist, oder das Signal S22A in einem Fall, in dem der Betriebsmodus der Betriebsmodus MB ist, und gibt das ausgewählte Signal als ein Signal S23D aus.
Der Treiber 24A stellt eine Spannung am Ausgangsanschluss Tout1 auf der Grundlage der Signale S22A, S22B, S23A und S23B und eines Signals CTL ein. Der Treiber 24B stellt eine Spannung am Ausgangsanschluss Tout2 auf der Grundlage der Signale S23C, S23D, S22C und S22D und eines Signals CTL ein.
8 stellt ein Konfigurationsbeispiel der Treiber 24A und 24B dar. Es sei darauf hingewiesen, dass die Selektoren 23A bis 23D auch in dieser 8 abgebildet sind. Der Treiber 24A weist M Teiltreiber AA (Teiltreiber AA1 bis AAM) und N Teiltreiber AB (Teiltreiber AB1 bis ABN) auf. Der Treiber 24B weist M Teiltreiber BA (Teiltreiber BA1 bis BAM) und N Teiltreiber BB (Teiltreiber BB1 bis BBN) auf. Die Mengen „M“ und „N“ sind derart ausgelegt, dass es möglich ist, sie durch das Signal CTL zu ändern.
Die Teiltreiber AA1 bis AAM, AB1 bis ABN, BA1 bis BAM und BB1 bis BBN weisen jeweils Widerstandselemente 91 und 94 sowie Transistoren 92 und 93 auf. Die Transistoren 92 und 93 sind N-Kanal FET vom Typ MOS. Es sei daraufhingewiesen, dass diese Transistoren 92 und 93 in 2 in den Treibern 24A und 24B abgebildet sind. Ferner ist in 2 eine Darstellung der Widerstandselemente 91 und 94 ausgelassen worden.
Im Folgenden wird der Treiber 24 als ein Beispiel beschrieben. In jedem der Teiltreiber AA1 bis AAM des Treibers 24A wird ein Ende des Widerstandselements 91 mit einer Spannung V1 gespeist, und das andere Ende ist mit einer Senke des Transistors 92 verbunden. Ein Gate des Transistors 92 wird mit dem Signal S22A gespeist, und die Senke ist mit dem anderen Ende des Widerstandselements 91 verbunden, und eine Quelle ist mit einer Senke des Transistors 93 und dem Ausgangsanschluss Tout1 verbunden. Ein Gate des Transistors 93 wird mit dem Signal S22B gespeist, und die Senke ist mit der Quelle des Transistors 92 und dem Ausgangsanschluss Tout1 verbunden, und eine Quelle ist mit einem Ende des Widerstandselements 94 verbunden. Das eine Ende des Widerstandselements 94 ist mit der Quelle des Transistors 93 verbunden, und das andere Ende ist geerdet.
In jedem der Teiltreiber AB1 bis ABN des Treibers 24A wird ein Ende des Widerstandselements 91 mit einer Spannung V1 gespeist, und das andere Ende ist mit einer Senke des Transistors 92 verbunden. Das Gate des Transistors 92 wird mit dem Signal S23A gespeist, und die Senke ist mit dem anderen Ende des Widerstandselements 91 verbunden, und die Quelle ist mit der Senke des Transistors 93 und dem Ausgangsanschluss Tout1 verbunden. Das Gate des Transistors 93 wird mit dem Signal S23B gespeist, und die Senke ist mit der Quelle des Transistors 92 und dem Ausgangsanschluss Tout1 verbunden, und die Quelle ist mit einem Ende des Widerstandselements 94 verbunden. Das eine Ende des Widerstandselements 94 ist mit der Quelle des Transistors 93 verbunden, und das andere Ende ist geerdet.
In diesem Beispiel ist in jedem der Teiltreiber AA1 bis AAM und AB1 bis ABN des Treibers 24A die Summe des Widerstandswerts des Widerstandselements 91 und eines Durchlasswiderstandswerts des Transistors 92 „50 × (M + N)“ [Ω]. Ebenso ist in diesem Beispiel die Summe eines Durchlasswiderstandswerts des Transistors 93 und eines Widerstandswerts des Widerstandselements 94 „50 × (M + N)“ [Ω].
Der Treiber 24A ist oben als ein Beispiel beschrieben, dasselbe gilt jedoch auch für den Treiber 24B. In jedem der Teiltreiber BA1 bis BAM des Treibers 24B wird das Gate des Transistors 92 mit dem Signal S23C gespeist, und die Senke ist mit dem anderen Ende des Widerstandselements 91 verbunden, und die Quelle ist mit der Senke des Transistors 93 und dem Ausgangsanschluss Tout2 verbunden. Das Gate des Transistors 93 wird mit dem Signal S23D gespeist, und die Senke ist mit der Quelle des Transistors 92 und dem Ausgangsanschluss Tout2 verbunden, und die Quelle ist mit einem Ende des Widerstandselements 94 verbunden. Ferner wird in jedem der Teiltreiber BB1 bis BBN das Gate des Transistors 92 mit dem Signal S22C gespeist, und die Senke ist mit dem anderen Ende des Widerstandselements 91 verbunden, und die Quelle ist mit der Senke des Transistors 93 und dem Ausgangsanschluss Tout2 verbunden. Das Gate des Transistors 93 wird mit dem Signal S22D gespeist, und die Senke ist mit der Quelle des Transistors 92 und dem Ausgangsanschluss Tout2 verbunden, und die Quelle ist mit einem Ende des Widerstandselements 94 verbunden.
In einem Fall, in dem im Betriebsmodus MA (Einphasenmodus) das Signal S22A auf einen hohen Pegel gesetzt ist und das Signal S22B auf einen niedrigen Pegel gesetzt ist, wird mit dieser Konfiguration das Signal S23A ein Signal mit hohen Pegel, und das Signal S23B ein Signal mit niedrigem Pegel. Daher schalten die Transistoren 92 in den Teiltreibern AA1 bis AAM und AB1 bis ABN des Treibers 24A auf Durchlass, und die Transistoren 93 in den Teiltreiber AA1 bis AAM und AB1 bis ABN in den Sperrzustand. Als ein Ergebnis ist der Treiber 24A imstande, die Spannung am Ausgangsanschluss Tout1 auf eine Spannung mit hohem Pegel VH und die Ausgangsimpedanz auf ungefähr 50 [Ω] zu setzen.
Ferner wird zum Beispiel in einem Fall, in dem im Betriebsmodus MA das Signal S22B auf hohen Pegel gesetzt ist und das Signal S22A auf niedrigen Pegel, das Signal S23B ein Signal mit hohem Pegel, und das Signal S23A ein Signal mit niedrigem Pegel. Daher schalten die Transistoren 93 in den Teiltreibern AA1 bis AAM und AB1 bis ABN des Treibers 24A auf Durchlass, und die Transistoren 92 in den Teiltreiber AA1 bis AAM und AB1 bis ABN in den Sperrzustand. Als ein Ergebnis ist der Treiber 24A imstande, die Spannung am Ausgangsanschluss Tout1 auf eine Spannung mit niedrigem Pegel VL und die Ausgangsimpedanz auf ungefähr 50 [Ω] zu setzen.
Des Weiteren werden zum Beispiel in einem Fall, in dem im Betriebsmodus MB (Differentialmodus) die Signale S22A und S22D beide auf hohen Pegel eingestellt sind, und die Signale S22B und S22C beide auf niedrigen Pegel eingestellt sind, die Signale S23A und S23D jeweils Signale mit hohem Pegel, und die Signale S23B und S23C werden jeweils Signale mit niedrigem Pegel. Daher schalten im Treiber 24A die Transistoren 92 in den Teiltreibern AA1 bis AAM und AB1 bis ABN auf Durchlass, und die Transistoren 93 in den Teiltreibern AA1 bis AAM und AB1 bis ABN in den Sperrzustand. Als ein Ergebnis ist der Treiber 24A imstande, die Spannung am Ausgangsanschluss Tout1 auf eine Spannung mit hohem Pegel VH und die Ausgangsimpedanz auf ungefähr 50 [Ω] zu setzen. Ebenso schalten im Treiber 24B die Transistoren 93 in den Teiltreibern BA1 bis BAM und BB1 bis BBN auf Durchlass, und die Transistoren 92 in den Teiltreibern BA1 bis BAM und BB1 bis BBN in den Sperrzustand. Als ein Ergebnis ist der Treiber 24B imstande, die Spannung am Ausgangsanschluss Tout2 auf eine Spannung mit niedrigem Pegel VL und die Ausgangsimpedanz auf ungefähr 50 [Ω] zu setzen.
Des Weiteren werden zum Beispiel in einem Fall, in dem im Betriebsmodus MB die Signale S22B und S22C beide auf hohen Pegel eingestellt sind, und die Signale S22A und S22D beide auf niedrigen Pegel eingestellt sind, die Signale S23B und S23C jeweils Signale mit hohem Pegel, und die Signale S23A und S23D werden jeweils Signale mit niedrigem Pegel. Daher schalten im Treiber 24A die Transistoren 93 in den Teiltreibern AA1 bis AAM und AB1 bis ABN auf Durchlass, und die Transistoren 92 in den Teiltreibern AA1 bis AAM und AB1 bis ABN in den Sperrzustand. Als ein Ergebnis ist der Treiber 24A imstande, die Spannung am Ausgangsanschluss Tout1 auf eine Spannung mit niedrigem Pegel VL und die Ausgangsimpedanz auf ungefähr 50 [Ω] zu setzen. Ebenso schalten im Treiber 24B die Transistoren 92 in den Teiltreibern BA1 bis BAM und BB1 bis BBN auf Durchlass, und die Transistoren 93 in den Teiltreibern BA1 bis BAM und BB1 bis BBN in den Sperrzustand. Als ein Ergebnis ist der Treiber 24B imstande, die Spannung am Ausgangsanschluss Tout2 auf eine Spannung mit hohem Pegel VH und die Ausgangsimpedanz auf ungefähr 50 [Ω] zu setzen.
Des Weiteren werden zum Beispiel in einem Fall, in dem im Betriebsmodus MB die Signale S22A und S22C beide auf hohen Pegel eingestellt sind, und die Signale S22B und S22D beide auf niedrigen Pegel eingestellt sind, die Signale S23B und S23D jeweils Signale mit hohem Pegel, und die Signale S23A und S23C werden jeweils Signale mit niedrigem Pegel. Daher schalten im Treiber 24A die Transistoren 92 in den Teiltreibern AA1 bis AAM und die Transistoren 93 in den Teiltreibern AB1 bis ABN auf Durchlass, und die Transistoren 93 in den Teiltreibern AA1 bis AAM und die Transistoren 92 in den Teiltreibern AB1 bis ABN in den Sperrzustand. Als ein Ergebnis ist der Treiber 24A imstande, die Spannung am Ausgangsanschluss Tout1 auf eine Spannung (VH-ΔV), die um eine Spannung ΔV niedriger ist als die Spannung mit hohem Pegel VH, und die Ausgangsimpedanz auf ungefähr 50 [Ω] zu setzen. Ebenso schalten im Treiber 24B die Transistoren 93 in den Teiltreibern BA1 bis BAM und die Transistoren 92 in den Teiltreibern BB1 bis BBN auf Durchlass, und die Transistoren 92 in den Teiltreibern BA1 bis BAM und die Transistoren 93 in den Teiltreibern BB1 bis BBN in den Sperrzustand. Als ein Ergebnis ist der Treiber 24B imstande, die Spannung am Ausgangsanschluss Tout2 auf eine Spannung (VL+ΔV), die um die Spannung ΔV höher ist als die Spannung VL mit niedrigem Pegel, und die Ausgangsimpedanz auf ungefähr 50 [Ω] zu setzen.
Des Weiteren werden zum Beispiel in einem Fall, in dem im Betriebsmodus MB die Signale S22B und S22D beide auf hohen Pegel eingestellt sind, und die Signale S22A und S22C beide auf niedrigen Pegel eingestellt sind, die Signale S23A und S23C jeweils Signale mit hohem Pegel, und die Signale S23B und S23D werden jeweils Signale mit niedrigem Pegel. Daher schalten im Treiber 24A die Transistoren 93 in den Teiltreibern AA1 bis AAM und die Transistoren 92 in den Teiltreibern AB1 bis ABN auf Durchlass, und die Transistoren 92 in den Teiltreibern AA1 bis AAM und die Transistoren 93 in den Teiltreibern AB1 bis ABN in den Sperrzustand. Als ein Ergebnis ist der Treiber 24A imstande, die Spannung am Ausgangsanschluss Tout1 auf eine Spannung (VL+ΔV), die um die Spannung ΔV höher ist als die Spannung VL mit niedrigem Pegel, und die Ausgangsimpedanz auf ungefähr 50 [Ω] zu setzen. Ebenso schalten im Treiber 24B die Transistoren 92 in den Teiltreibern BA1 bis BAM und die Transistoren 93 in den Teiltreibern BB1 bis BBN auf Durchlass, und die Transistoren 93 in den Teiltreibern BA1 bis BAM und die Transistoren 92 in den Teiltreibern BB1 bis BBN in den Sperrzustand. Als ein Ergebnis ist der Treiber 24B imstande, die Spannung am Ausgangsanschluss Tout2 auf eine Spannung (VH-ΔV), die um eine Spannung ΔV niedriger ist als die Spannung mit hohem Pegel VH, und die Ausgangsimpedanz auf ungefähr 50 [Ω] zu setzen.
Diese Spannung ΔV variiert in Abhängigkeit von „M“ und „N“. Das bedeutet zum Beispiel, dass es eine Erhöhung von „M“ und eine Verminderung von „N“ möglich machen, die Spannung ΔV zu verringern. Des Weiteren machen es zum Beispiel eine Verminderung von „M“ und eine Erhöhung von „N“ möglich, die Spannung ΔV zu erhöhen.
Die Steuerung 25 (2) erzeugt Taktsignale P0 bis P7 und CLK, und Signale Ssel und CTL auf der Grundlage eines Modussignals Smode, das vom Prozessor 11 bereitgestellt wird.
(Empfangseinrichtung 30)
Die Empfangseinrichtung 30 weist Empfänger 31 und 32 und einen Prozessor 33 auf, wie in 1A dargestellt.
Der Empfänger 31 empfängt ein Signal SIG1, und der Empfänger 32 empfängt ein Signal SIG2.
9 stellt ein Konfigurationsbeispiel des Empfängers 31 dar. Es sei darauf hingewiesen, dass dasselbe für den Empfänger 32 gilt. Der Empfänger 31 weist ein Widerstandselement 36 und einen Verstärker 37 auf.
Das Widerstandselement 36 dient als ein Abschlusswiderstand auf der Empfängerseite im Kommunikationssystem 1A. Ein Ende des Widerstandselements 36 wird mit einer Vorspannung Vbias gespeist, und das andere Ende ist mit dem Eingangsanschluss Tin1 des Empfängers 31 und einem Eingangsanschluss des Verstärkers 37 verbunden. Ein Widerstandswert dieses Widerstandselements 36 beträgt in diesem Beispiel ungefähr 50 [Ω].
Der Eingangsanschluss des Verstärkers 37 ist mit dem Eingangsanschluss Tin1 des Empfänger 31 und dem anderen Ende des Widerstandselements 36 verbunden. Ferner liefert der Verstärker 37 sein Ausgangssignal an den Prozessor 33.
Der Prozessor 33 führt einen vorher festgelegten Prozess auf der Grundlage von den Empfängern 31 und 32 empfangener Ergebnisse aus.
(Empfangseinrichtung 40)
Die Empfangseinrichtung 40 weist einen Empfänger 41 und einen Prozessor 42 auf, wie in 1B dargestellt.
Der Empfänger 41 empfängt die Signale SIGP und SIGN.
10 stellt ein Konfigurationsbeispiel des Empfängers 41 dar. Der Empfänger 41 weist ein Widerstandselement 46 und einen Verstärker 47 auf.
Das Widerstandselement 46 dient als ein Abschlusswiderstand auf der Empfängerseite im Kommunikationssystem 1B. Ein Ende des Widerstandselements 46 ist mit dem Eingangsanschluss TinP des Empfängers 41 und einem positiven Eingangsanschluss des Verstärkers 47 verbunden, und das andere Ende ist mit dem Eingangsanschluss TinN des Empfängers 41 und einem negativen Eingangsanschluss des Verstärker 47 verbunden. Ein Widerstandswert dieses Widerstandselements 46 beträgt in diesem Beispiel ungefähr 100 [Ω].
Der positive Eingangsanschluss des Verstärkers 47 ist mit dem Eingangsanschluss TinP des Empfängers 41 und einem Ende des Widerstandselements 46 verbunden, und der negative Eingangsanschluss des Verstärkers 47 ist mit dem Eingangsanschluss TinN des Empfängers 41 und dem anderen Ende des Widerstandselements 46 verbunden. Ferner liefert der Verstärker 47 sein Ausgangssignal an den Prozessor 42.
Der Prozessor 42 führt einen vorher festgelegten Prozess auf der Grundlage eines vom Empfänger 41 empfangenen Ergebnissees aus.
Hier entspricht der Treiber 24A einem spezifischen Beispiel eines „ersten Treibers“ in der vorliegenden Offenbarung. Die mehreren Teiltreiber AA1 bis AAM entsprechen einem spezifischen Beispiel einer „ersten Teiltreibereinheit“ in der vorliegenden Offenbarung, und die mehreren Teiltreiber AB1 bis ABN entsprechen einem spezifischen Beispiel einer „zweiten Teiltreibereinheit“ in der vorliegenden Offenbarung. Der Treiber 24B entspricht einem spezifischen Beispiel eines „zweiten Treibers“ in der vorliegenden Offenbarung. Die mehreren Teiltreiber BA1 bis BAM entsprechen einem spezifischen Beispiel einer „dritten Teiltreibereinheit“ in der vorliegenden Offenbarung, und die mehreren Teiltreiber BB1 bis BBN entsprechen einem spezifischen Beispiel einer „vierten Teiltreibereinheit“ in der vorliegenden Offenbarung. Die mehreren Selektoren 23A bis 23D entsprechen einem spezifischen Beispiel einer „Selektoreinheit“ in der vorliegenden Offenbarung. Die mehreren Multiplexer 22A bis 22D entsprechen einem spezifischen Beispiel einer „Multiplexereinheit“ in der vorliegenden Offenbarung. Die mehreren Serialisierer 21A bis 21D entsprechen einem spezifischen Beispiel einer „Serialisierereinheit“ in der vorliegenden Offenbarung. Der Betriebsmodus MA entspricht einem spezifischen Beispiel eines „ersten Betriebsmodus“ in der vorliegenden Offenbarung, und der Betriebsmodus MB entspricht einem spezifischen Beispiel eines „zweiten Betriebsmodus“ in der vorliegenden Offenbarung.
[Operation und Funktion]
In der Folge sind die Operation/der Betrieb und die Funktion jedes der Kommunikationssysteme 1A und 1B in der vorliegenden Ausführungsform beschrieben.
(Überblick über die gesamte Operation)
Zunächst ist ein Überblick über die gesamte Operation jedes der Kommunikationssysteme 1A und 1B in Bezug auf 1A und 1B beschrieben. Der Prozessor 11 der Übertragungseinrichtung 10 erzeugt Daten zur Übermittlung durch Ausführen eines vorher festgelegten Prozesses, wählt einen der zwei Betriebsmodi MA und MB aus und erzeugt ein Modussignal Smode auf der Grundlage des gewählten Betriebsmodus. Insbesondere wählt der Prozessor 11 in einem Fall, in dem die Übertragungseinrichtung 10 auf das Kommunikationssystem 1A angewendet wird, den Betriebsmodus MA (Einphasenmodus) aus, und weist den Sender 12 unter Verwendung eines Modussignals Smode an, die Operation im Betriebsmodus MA auszuführen. Des Weiteren wählt der Sender 12 in einem Fall, in dem die Übertragungseinrichtung 10 auf das Kommunikationssystem 1B angewendet wird, den Betriebsmodus MB (Differentialmodus) aus, und weist den Sender 12 unter Verwendung eines Modussignals Smode an, die Operation im Betriebsmodus MB auszuführen. In einem Fall, in dem der durch das Modussignal Smode angezeigte Betriebsmodus der Betriebsmodus MA ist, überträgt der Sender 12 die durch den Prozessor 11 erzeugten Daten unter Verwendung der Signale SIG1 und SIG2. Des Weiteren überträgt der Sender 12 in einem Fall, in dem der durch das Modussignal Smode angezeigte Betriebsmodus der Betriebsmodus MB ist, die durch den Prozessor 11 erzeugten Daten unter Verwendung der Signale SIGP und SIGN.
Im Kommunikationssystem 1A empfängt der Empfänger 31 der Empfangseinrichtung 30 ein Signal SIG1, und der Empfänger 32 empfängt ein Signal SIG2. Der Prozessor 33 führt einen vorher festgelegten Prozess auf der Grundlage der von den Empfängern 31 und 32 empfangenen Ergebnisse aus.
Im Kommunikationssystem 1B empfängt der Empfänger 41 der Empfangseinrichtung 40 die Signale SIGP und SIGN. Der Prozessor 42 führt einen vorher festgelegten Prozess auf der Grundlage eines vom Empfänger 41 empfangenen Ergebnissees aus.
(Betriebsmodus MA)
In einem Fall, in dem die Übertragungseinrichtung 10 auf das Kommunikationssystem 1A angewendet wird (1A), arbeitet die Übertragungseinrichtung 10 im Betriebsmodus MA (Einphasenmodus). Im Betriebsmodus MA überträgt die Übertragungseinrichtung 10 Daten zur Empfangseinrichtung 30 durch Verwendung der Signale SIG1 und SIG2. Die ausführliche Operation im Betriebsmodus MA ist im Folgenden beschrieben.
11 stellt den Fluss von Signalen im Betriebsmodus MA dar. In 11 zeigen dicke ausgezogene Linien den Fluss von Signalen in Bezug auf die Signale DI10 bis DI17, und dicke gestrichelte Linien zeigen den Fluss von Signalen in Bezug auf die Signale DI20 bis DI27. Der Sender 12 erzeugt ein Signal SIG1 auf der Grundlage der Signale DI10 bis DI17, und erzeugt ein Signal SIG2 auf der Grundlage der Signale DI20 bis DI27. Diese Operation ist im Folgenden ausführlich beschrieben.
Zuerst ist der Fluss von Signalen in Bezug auf die Signale DI10 bis DI17 beschrieben. Der Prozessor 11 erzeugt die Signale DI10 bis DI17. Hier umfasst das Signal DI10 zum Beispiel die Signale DI10P und DI10N. Ferner liefert der Prozessor 11 aus der Gruppe der Signale DI10 bis DI17 die Signale DI10, DI12, DI14 und DI16 zum Serialisierer 21A und die Signale DI11, DI13, DI15 und DI17 zum Serialisierer 21C.
Wie in (A) bis (I) von 4 dargestellt, serialisiert der Serialisierer 21A die Signale DI10, DI12, DI14 und DI16, wodurch er die Signale S21AP und S21AN erzeugt. Ferner, wie in (J) bis (R) von 4 dargestellt, serialisiert der Serialisierer 21C die Signale DI11, DI13, DI15 und DI17, wodurch er die Signale S21CP und S21CN erzeugt.
Wie in 6 dargestellt, wählt der Multiplexer 22A abwechselnd eines der Signale S21AP und S21CP auf der Grundlage eines Taktsignals CLK aus, und gibt das ausgewählte Signal als ein Signal S22A aus. Ebenso wählt der Multiplexer 22B abwechselnd eines der Signale S21AN und S21CN auf der Grundlage eines Taktsignals CLK aus, und gibt das ausgewählte Signal als ein Signal S22B aus.
Im Betriebsmodus MA wählt der Selektor 23A das Signal S22A auf der Grundlage eines Signals Ssel aus, und gibt das Signal S22A als ein Signal S23A aus. Im Betriebsmodus MA wählt der Selektor 23B das Signal S22B auf der Grundlage eines Signals Ssel aus, und gibt das Signal S22B als ein Signal S23B aus. Als ein Ergebnis arbeitet der Treiber 24A auf der Grundlage der Signale S22A und S22B. Insbesondere arbeiten die Teiltreiber AA1 bis AAM des Treibers 24A auf der Grundlage der Signale S22A und S22B, und die Teiltreiber AB1 bis ABN des Treibers 24A arbeiten auf der Grundlage der Signale S22A und S22B. Dann erzeugt der Treiber 24A ein Signal SIG1.
Als nächstes ist der Fluss von Signalen in Bezug auf die Signale DI20 bis DI27 beschrieben. Der Prozessor 11 erzeugt die Signale DI20 bis DI27. Hier umfasst das Signal DI20 zum Beispiel die Signale DI20P und DI20N. Ferner liefert der Prozessor 11 aus der Gruppe der Signale DI20 bis DI27 die Signale DI20, DI22, DI24 und DI26 zum Serialisierer 21B und die Signale DI21, DI23, DI25 und DI27 zum Serialisierer 21D.
Wie im Fall des Serialisierers 21A ((A) bis (I) von 4), serialisiert der Serialisierer 21B die Signale DI20, DI22, DI24 und DI26, wodurch er die Signale S21BP und S21BN erzeugt. Darüber hinaus, wie im Fall des Serialisierers 21C ((J) bis (R) von 4), serialisiert der Serialisierer 21D die Signale DI21, DI23, DI25 und DI27, wodurch er die Signale S21DP und S21DN erzeugt.
Wie im Fall des Multiplexers 22A (6) wählt der Multiplexer 22C eines der Signale S21BP und S21DP auf der Grundlage eines Taktsignals CLK aus, und gibt das ausgewählte Signal als ein Signal S22C aus. Ebenso wählt der Multiplexer 22D eines der Signale S21BN und S21DN auf der Grundlage eines Taktsignals CLK aus, und gibt das ausgewählte Signal als ein Signal S22D aus.
Im Betriebsmodus MA wählt der Selektor 23C das Signal S22C auf der Grundlage eines Signals Ssel aus, und gibt das Signal S22C als ein Signal S23C aus. Im Betriebsmodus MA wählt der Selektor 23D das Signal S22D auf der Grundlage eines Signals Ssel aus, und gibt das Signal S22D als ein Signal S23D aus. Als ein Ergebnis arbeitet der Treiber 24B auf der Grundlage der Signale S22C und S22D. Insbesondere arbeiten die Teiltreiber BA1 bis BAM des Treibers 24B auf der Grundlage der Signale S22C und S22D, und die Teiltreiber BB1 bis BBN des Treibers 24B arbeiten auf der Grundlage der Signale S22C und S22D. Dann erzeugt der Treiber 24B ein Signal SIG2.
Auf diese Weise erzeugt im Betriebsmodus MA der Treiber 24A das Signal SIG1 auf der Grundlage der Signale S22A und S22B, und der Treiber 24B erzeugt das Signal SIG2 auf der Grundlage der Signale S23C und S23D.
12 stellt eine Operation zum Erzeugen des Signals SIG1 dar. In 12 zeigt eine dicke durchgezogene Linie den Fluss eines Signals in Bezug auf den Multiplexer 22A, und eine dicke gestrichelte Linie zeigt den Fluss eines Signals in Bezug auf den Multiplexer 22B. Es sei darauf hingewiesen, dass dasselbe für eine Operation zum Erzeugen des Signals SIG2 gilt.
Die Ausgangssignale S21AP und S21AN des Serialisierers 21A sind Signale, die invertiert zueinander sind, und die Ausgangssignale S21CP und S21CN des Serialisierer 21C sind Signale, die invertiert zueinander sind. Daher sind das Ausgangssignal S22A des Multiplexers 22A und das Ausgangssignal S22B des Multiplexers 22B Signale, die invertiert zueinander sind.
In einem Fall, in dem das Signal S22A ein Signal mit hohem Pegel ist, und das Signal S22B ein Signal mit niedrigem Pegel, wird zum Beispiel das Signal S23A ein Signal mit hohem Pegel, und das Signal S23B ein Signal mit niedrigem Pegel. In diesem Fall schalten im Treiber 24A die Transistoren 92 in den Teiltreibern AA1 bis AAM und AB1 bis ABN auf Durchlass, und die Transistoren 93 in den Teiltreibern AA1 bis AAM und AB1 bis ABN in den Sperrzustand. Als ein Ergebnis setzt der Treiber 24A die Spannung am Ausgangsanschluss Tout1 auf eine Spannung mit hohem Pegel VH und die Ausgangsimpedanz auf ungefähr 50 [Ω].
Des Weiteren wird zum Beispiel in einem Fall, in dem das Signal S22B ein Signal mit hohem Pegel ist, und das Signal S22A ein Signal mit niedrigem Pegel, das Signal S23B ein Signal mit hohem Pegel, und das Signal S23A ein Signal mit niedrigem Pegel. In diesem Fall schalten im Treiber 24A die Transistoren 93 in den Teiltreibern AA1 bis AAM und AB1 bis ABN auf Durchlass, und die Transistoren 92 in den Teiltreibern AA1 bis AAM und AB1 bis ABN in den Sperrzustand. Daher setzt der Treiber 24A die Spannung am Ausgangsanschluss Tout1 auf eine Spannung mit niedrigem Pegel VL und die Ausgangsimpedanz auf ungefähr 50 [Ω].
Auf diese Weise überträgt die Übertragungseinrichtung 10 im Betriebsmodus MA Daten zur Empfangseinrichtung 30 durch Verwendung eines Einphasensignals.
(Betriebsmodus MB)
In einem Fall, in dem die Übertragungseinrichtung 10 auf das Kommunikationssystem 1B angewendet wird (1B), arbeitet die Übertragungseinrichtung 10 im Betriebsmodus MB (Differentialmodus). Im Betriebsmodus MB überträgt die Übertragungseinrichtung 10 Daten zur Empfangseinrichtung 40 durch Verwendung der Signale SIGP und SIGN. Die ausführliche Operation im Betriebsmodus MB ist im Folgenden beschrieben.
13 stellt den Fluss von Signalen im Betriebsmodus MB dar. In 13 zeigen dicke ausgezogene Linien den Fluss von Signalen in Bezug auf die Signale DI10 bis DI17, und dicke gestrichelte Linien zeigen den Fluss von Signalen in Bezug auf die Signale DI20 bis DI27. Der Sender 12 erzeugt die Signale SIGP und SIGN auf der Grundlage der Signale DI10 bis DI17 und DI20 bis DI27. Zu diesem Zeitpunkt führt der Sender 12 eine Verzerrungsoperation auf der Grundlage der Signale DI20 bis DI27 aus. Diese Operation ist im Folgenden ausführlich beschrieben.
Zuerst ist der Fluss von Signalen in Bezug auf die Signale DI10 bis DI17 beschrieben. Der Prozessor 11 erzeugt die Signale DI10 bis DI17, und liefert aus der Gruppe von Signalen DI10 bis DI17 die Signale DI10, DI12, DI14 und DI16 zum Serialisierer 21A und die Signale DI11, DI13, DI15 und DI17 zum Serialisierer 21C. Die Serialisierer 21A und 21C und die Multiplexer 22A und 22B arbeiten wie im Fall des Betriebsmodus MA.
Im Betriebsmodus MB wählt der Selektor 23C ein Signal S22B auf der Grundlage eines Signals Ssel aus, und gibt das Signal S22B als ein Signal S23C aus. Im Betriebsmodus MB wählt der Selektor 23D ein Signal S22A auf der Grundlage eines Signals Ssel aus, und gibt das Signal S22A als ein Signal S23D aus. Als ein Ergebnis arbeiten die Teiltreiber AA1 bis AAM des Treibers 24A auf der Grundlage der Signale S22A und S22B, und die Teiltreiber BA1 bis BAM des Treibers 24B arbeiten auf der Grundlage der Signale S22B und S22A.
Als nächstes ist der Fluss von Signalen in Bezug auf die Signale DI20 bis DI27 beschrieben. Der Prozessor 11 erzeugt die Signale DI20 bis DI27. Im Betriebsmodus MB werden durch diese Signale DI20 bis DI27 angezeigte Daten so eingestellt, dass sie von den durch die Signale DI10 bis DI17 angezeigten Daten um ein Bit verschoben sind. Ferner liefert der Prozessor 11 aus der Gruppe von Signalen DI20 bis DI27 die Signale DI20, DI22, DI24 und DI26 zum Serialisierer 21B und die Signale DI21, DI23, DI25 und DI27 zum Serialisierer 21D. Die Serialisierer 21B und 21D und die Multiplexer 22C und 22D arbeiten wie im Fall des Betriebsmodus MA.
Im Betriebsmodus MB wählt der Selektor 23A ein Signal S22D auf der Grundlage eines Signals Ssel aus, und gibt das Signal S22D als ein Signal S23A aus. Im Betriebsmodus MB wählt der Selektor 23B ein Signal S22C auf der Grundlage eines Signals Ssel aus, und gibt das Signal S22C als ein Signal S23B aus. Als ein Ergebnis arbeiten die Teiltreiber AB1 bis ABN des Treibers 24A auf der Grundlage der Signale S22D und S22C, und die Teiltreiber BB1 bis BBN des Treibers 24B arbeiten auf der Grundlage der Signale S22C und S22D.
Auf diese Weise erzeugt der Treiber 24A das Signal SIGP auf der Grundlage der Signale S22A, S22B, S22C und S22D. Ferner erzeugt der Treiber 24B das Signal SIGN auf der Grundlage der Signale S22A, S22B, S22C und S22D.
14 stellt die Operation basierend auf den Signalen DI10 bis DI17 dar. In 14 zeigt eine dicke durchgezogene Linie den Fluss eines Signals in Bezug auf den Multiplexer 22A, und eine dicke gestrichelte Linie zeigt den Fluss eines Signals in Bezug auf den Multiplexer 22B. Auch im Betriebsmodus MB sind das Ausgangssignal S22A des Multiplexers 22A und das Ausgangssignal S22B des Multiplexers 22B Signale, die invertiert zueinander sind.
In einem Fall, in dem das Signal S22A ein Signal mit hohem Pegel ist, und das Signal S22B ein Signal mit niedrigem Pegel, wird zum Beispiel das Signal S23D ein Signal mit hohem Pegel, und das Signal S23C ein Signal mit niedrigem Pegel. In diesem Fall schalten in den Teiltreibern AA1 bis AAM des Treibers 24A die Transistoren 92 auf Durchlass und die Transistoren 93 in den Sperrzustand; in den Teiltreibern BA1 bis BAM des Treibers 24B schalten die Transistoren 93 auf Durchlass und die Transistoren 92 in den Sperrzustand.
Des Weiteren wird zum Beispiel in einem Fall, in dem das Signal S22B ein Signal mit hohem Pegel ist, und das Signal S22A ein Signal mit niedrigem Pegel, das Signal S23C ein Signal mit hohem Pegel, und das Signal S23D ein Signal mit niedrigem Pegel. In diesem Fall schalten in den Teiltreibern AA1 bis AAM des Treibers 24A die Transistoren 93 auf Durchlass und die Transistoren 92 in den Sperrzustand; in den Teiltreibern BA1 bis BAM des Treibers 24B schalten die Transistoren 92 auf Durchlass und die Transistoren 93 in den Sperrzustand.
15 stellt die Operation basierend auf den Signalen DI20 bis DI27 dar. In 15 zeigt eine dicke durchgezogene Linie den Fluss eines Signals in Bezug auf den Multiplexer 22C, und eine dicke gestrichelte Linie zeigt den Fluss eines Signals in Bezug auf den Multiplexer 22D. Das Ausgangssignal S22C des Multiplexers 22C und das Ausgangssignal S22D des Multiplexers 22D sind Signale, die invertiert zueinander sind.
In einem Fall, in dem das Signal S22C ein Signal mit hohem Pegel ist, und das Signal S22D ein Signal mit niedrigem Pegel, wird zum Beispiel das Signal S23B ein Signal mit hohem Pegel, und das Signal S23A ein Signal mit niedrigem Pegel. In diesem Fall schalten in den Teiltreibern AB1 bis ABM des Treibers 24A die Transistoren 93 auf Durchlass und die Transistoren 92 in den Sperrzustand; in den Teiltreibern BB1 bis BBM des Treibers 24B schalten die Transistoren 92 auf Durchlass und die Transistoren 93 in den Sperrzustand.
Des Weiteren wird zum Beispiel in einem Fall, in dem das Signal S22D ein Signal mit hohem Pegel ist, und das Signal S22C ein Signal mit niedrigem Pegel, das Signal S23A ein Signal mit hohem Pegel, und das Signal S23B ein Signal mit niedrigem Pegel. In diesem Fall schalten in den Teiltreibern AB1 bis ABM des Treibers 24A die Transistoren 92 auf Durchlass und die Transistoren 93 in den Sperrzustand; in den Teiltreibern BB1 bis BBM des Treibers 24B schalten die Transistoren 93 auf Durchlass und die Transistoren 92 in den Sperrzustand.
In der Übertragungseinrichtung 10 ist die Anzahl „M“ von Teiltreibern AA größer als die Anzahl „N“ von Teiltreiber AB im Treiber 24A; und die Anzahl „M“ von Teiltreiber BA ist größer als die Anzahl „N“ von Teiltreiber BB im Treiber 24B. Dies macht es möglich, dass ein Einfluss der Signale S22A und S22B auf die Signale SIGP und SIGN größer ist, als ein Einfluss der Signale S22C und S22D auf die Signale SIGP und SIGN. Aufbauend darauf führt die Übertragungseinrichtung 10 eine Verzerrungsoperation wie folgt aus.
16 stellt eine Verzerrungsoperation im Sender 12 dar; (A) stellt eine Wellenform des Taktsignals CLK dar, (B) stellt eine Wellenform des Signals S22A dar, (C) stellt eine Wellenform des Signals S22B dar, (D) stellt eine Wellenform des Signals S22C dar, (E) stellt eine Wellenform des Signals S22D dar, und (F) stellt eine Wellenform des Signals SIGP - das Signal SIGN dar.
In diesem Beispiel sind in einem Zeitraum vom Zeitpunkt t41 bis zum Zeitpunkt t42 die Signale S22A und S22D auf hohen Pegel gesetzt, und die Signale S22B und S22C sind auf niedrigen Pegel gesetzt. In diesem Fall schalten im Treiber 24A in den Teiltreibern AA1 bis AAM und AB1 bis ABN die Transistoren 92 auf Durchlass, und die Transistoren 93 in den Sperrzustand. Daher setzt der Treiber 24A die Spannung am Ausgangsanschluss Tout1 auf eine Spannung mit hohem Pegel VH und die Ausgangsimpedanz auf ungefähr 50 [Ω]. Ferner schalten im Treiber 24B in den Teiltreibern BA1 bis BAM und BB1 bis BBN die Transistoren 93 auf Durchlass, und die Transistoren 92 in den Sperrzustand. Daher setzt der Treiber 24B die Spannung am Ausgangsanschluss Tout2 auf eine Spannung mit niedrigem Pegel VL und die Ausgangsimpedanz auf ungefähr 50 [Ω]. Als ein Ergebnis wird das Signal SIGP - das Signal SIGN wird zur Spannung mit hohem Pegel VH - die Spannung mit niedrigem Pegel VL (VH - VL), wie in (F) von 16 dargestellt.
Ferner sind in einem Zeitraum vom Zeitpunkt t42 bis zum Zeitpunkt t44 die Signale S22A und S22C auf hohen Pegel gesetzt, und die Signale S22B und S22D sind auf niedrigen Pegel gesetzt. In diesem Fall schalten im Treiber 24A die Transistoren 92 in den Teiltreibern AA1 bis AAM und die Transistoren 93 in den Teiltreibern AB1 bis ABN auf Durchlass, und die Transistoren 93 in den Teiltreibern AA1 bis AAM und die Transistoren 92 in den Teiltreibern AB1 bis ABN in den Sperrzustand. Daher setzt der Treiber 24A die Spannung am Ausgangsanschluss Tout1 auf eine Spannung, die um eine Spannung ΔV niedriger ist als die Spannung mit hohem Pegel VH, und setzt die Ausgangsimpedanz auf ungefähr 50 [Ω]. Ferner schalten im Treiber 24B die Transistoren 93 in den Teiltreibern BA1 bis BAM Transistoren 92 in den Teiltreibern BB1 bis BBN auf Durchlass, und die Transistoren 92 in den Teiltreibern BA1 bis BAM und die Transistoren 93 in den Teiltreibern BB1 bis BBN in den Sperrzustand. Daher setzt der Treiber 24B die Spannung am Ausgangsanschluss Tout2 auf eine Spannung, die um eine Spannung ΔV höher ist als die Spannung mit niedrigem Pegel VL, und setzt die Ausgangsimpedanz auf ungefähr 50 [Ω]. Als ein Ergebnis wird das Signal SIGP - das Signal SIGN wird zu einer Spannung (VH - VL - 2ΔV), die um eine Spannung 2ΔV niedriger ist als die Spannung mit hohem Pegel VH - die Spannung mit niedrigem Pegel VL (VH - VL), wie in (F) von 16 dargestellt.
Ferner sind in einem Zeitraum vom Zeitpunkt t44 bis zum Zeitpunkt t45 die Signale S22B und S22C auf hohen Pegel gesetzt, und die Signale S22A und S22D sind auf niedrigen Pegel gesetzt. In diesem Fall schalten im Treiber 24A in den Teiltreibern AA1 bis AAM und AB1 bis ABN die Transistoren 93 auf Durchlass, und die Transistoren 92 in den Sperrzustand. Daher setzt der Treiber 24A die Spannung am Ausgangsanschluss Tout1 auf eine Spannung mit niedrigem Pegel VL und die Ausgangsimpedanz auf ungefähr 50 [Ω]. Ferner schalten im Treiber 24B in den Teiltreibern BA1 bis BAM und BB1 bis BBN die Transistoren 92 auf Durchlass, und die Transistor 93 in den Sperrzustand; weswegen der Treiber 24B die Spannung am Ausgangsanschluss Tout2 auf eine Spannung mit hohem Pegel VH und die Ausgangsimpedanz auf ungefähr 50 [Ω] setzt. Als ein Ergebnis wird das Signal SIGP - das Signal SIGN wird zur Spannung mit niedrigem Pegel VL - die Spannung mit hohem Pegel VH (VL - VH), wie in (F) von 16 dargestellt.
Ferner ist die Operation in einem Zeitraum vom Zeitpunkt t45 bis zum Zeitpunkt t46 dieselbe, wie die Operation in einem Zeitraum vom Zeitpunkt t41 bis zum Zeitpunkt t42. Als ein Ergebnis wird das Signal SIGP - das Signal SIGN wird zur Spannung mit hohem Pegel VH - die Spannung mit niedrigem Pegel VL (VH - VL), wie in (F) von 16 dargestellt.
Ferner ist die Operation in einem Zeitraum vom Zeitpunkt t46 bis zum Zeitpunkt t47 dieselbe, wie die Operation in einem Zeitraum vom Zeitpunkt t44 bis zum Zeitpunkt t45. Als ein Ergebnis wird das Signal SIGP - das Signal SIGN wird zur Spannung mit niedrigem Pegel VL - die Spannung mit hohem Pegel VH (VL - VH), wie in (F) von 16 dargestellt.
Ferner sind in einem Zeitraum vom Zeitpunkt t47 bis zum Zeitpunkt t49 die Signale S22B und S22D auf hohen Pegel gesetzt, und die Signale S22A und S22C sind auf niedrigen Pegel gesetzt. In diesem Fall schalten im Treiber 24A die Transistoren 93 in den Teiltreibern AA1 bis AAM und die Transistoren 92 in den Teiltreibern AB1 bis ABN auf Durchlass, und die Transistoren 92 in den Teiltreibern AA1 bis AAM und die Transistoren 93 in den Teiltreibern AB1 bis ABN in den Sperrzustand. Daher setzt der Treiber 24A die Spannung am Ausgangsanschluss Tout1 auf eine Spannung, die um eine Spannung ΔV höher ist als die Spannung mit niedrigem Pegel VL, und setzt die Ausgangsimpedanz auf ungefähr 50 [Ω]. Ferner schalten im Treiber 24B die Transistoren 92 in den Teiltreibern BA1 bis BAM Transistoren 93 in den Teiltreibern BB1 bis BBN auf Durchlass, und die Transistoren 93 in den Teiltreibern BA1 bis BAM und die Transistoren 92 in den Teiltreibern BB1 bis BBN in den Sperrzustand. Daher setzt der Treiber 24B die Spannung am Ausgangsanschluss Tout2 auf eine Spannung, die um eine Spannung ΔV niedriger ist als die Spannung mit hohem Pegel VH, und setzt die Ausgangsimpedanz auf ungefähr 50 [Ω]. Als ein Ergebnis wird das Signal SIGP - das Signal SIGN wird zu einer Spannung (VH - VL + 2ΔV), die um eine Spannung 2ΔV höher ist als die Spannung mit niedrigem Pegel VL - die Spannung mit hohem Pegel VH (VL - VH), wie in (F) von 16 dargestellt.
Auf diese Weise überträgt die Übertragungseinrichtung 10 im Betriebsmodus MB Daten zur Empfangseinrichtung 40 durch Verwendung eines Differenzsignals.
Wie oben beschrieben ist die Übertragungseinrichtung 10 mit den zwei Betriebsmodi MA und MB versehen, um imstande zu sein, Daten unter Verwendung eines Einphasensignals oder eines Differenzsignals zu einer Empfangseinrichtung zu übertragen; daher ist es möglich, verschiedene Schnittstellen umzusetzen.
Folglich ist es möglich, den Freiheitsgrad, zum Beispiel hinsichtlich Systemgestaltung einer elektronischen Vorrichtung, zu erhöhen. Insbesondere in einem Fall, in dem diese Übertragungseinrichtung 10 in einem Prozessor installiert ist, ist eine elektronische Vorrichtung zum Beispiel imstande, ein peripheres Bauelement aufzuweisen, das mit einem Einphasensignal korrespondiert, oder ist imstande, ein peripheres Bauelement aufzuweisen, das mit einem Differenzsignal korrespondiert. Ferner macht es zum Beispiel ein Prozessor möglich, verschiedene Schnittstellen umzusetzen, wodurch es nicht notwendig ist, einen Prozessor für jede Schnittstelle vorzubereiten. Daher ist es möglich, die Anzahl von Prozessorvarianten einzugrenzen und die Kosten zu verringern. Darüber hinaus werden die vier Serialisierer 21, die vier Multiplexer 22, die vier Selektoren 23 und die zwei Treiber 24 in den Betriebsmodi MA und MB verwendet; wodurch es möglich ist, im Vergleich zu einem Fall, in dem getrennte Schaltungen für die jeweiligen Schnittstellen bereitgestellt sind, die für das Schaltungslayout erforderliche Fläche einzusparen.
Ferner ist in einem Fall, in dem die Übertragungseinrichtung 10 auf das Kommunikationssystem 1B angewendet wird, die Übertragungseinrichtung 10 dafür ausgelegt, eine Verzerrungsoperation auszuführen; daher ist es zum Beispiel in einem Fall, in dem die Leitungen 111 und 112 lang sind, möglich, die Kommunikationsleistung zu erhöhen.
In Folgenden ist die Funktion der vorliegenden Ausführungsform im Vergleich zu einigen Vergleichsbeispielen beschrieben.
(Vergleichsbeispiel R)
17 stellt ein Konfigurationsbeispiel eines Hauptteils eines Senders 12R in einer Übertragungseinrichtung 10R gemäß dem Vergleichsbeispiel R dar. Der Sender 12R weist Serialisierer 21RA und 21RB, einen Selektor 23R, Multiplexer 22RA und 22RB und Treiber 24RA und 24RB auf. Der Serialisierer 21RA serialisiert Signale DI10 bis DI17, wodurch er die Signale S21RAP und S21RAN erzeugt. Die Signale S21RAP und S21RAN sind Signale, die invertiert zueinander sind. Der Serialisierer 21RB serialisiert Signale DI20 bis DI27, wodurch er die Signale S21RBP und S21RBN erzeugt. Die Signale S21RBP und S21RBN sind Signale, die invertiert zueinander sind. Auf der Grundlage eines Signals Ssel wählt der Selektor 23R das Signal S21RBP in einem Fall aus, in dem der Betriebsmodus der Betriebsmodus MA (Einphasenmodus) ist, oder das Signal S21RBN in einem Fall, in dem der Betriebsmodus der Betriebsmodus MB (Differentialmodus) ist, und gibt dann das ausgewählte Signal als ein Signal S23R aus. Der Multiplexer 22RA wählt eines der Signale S21RAP und S21RBP auf der Grundlage eines Taktsignals CLK aus, und gibt das ausgewählte Signal aus. Der Multiplexer 22RB wählt eines der Signale S21RAN und S23R auf der Grundlage eines Taktsignals CLK aus, und gibt das ausgewählte Signal aus. Der Treiber 24RA stellt eine Spannung am Ausgangsanschluss Tout1 auf der Grundlage des Ausgangssignals des Multiplexers 22RA ein. Der Treiber 24RB stellt eine Spannung am Ausgangsanschluss Tout2 auf der Grundlage des Ausgangssignals des Multiplexers 22RB ein.
18 stellt ein Operationsbeispiel des Flusses von Signalen im Betriebsmodus MA (Einphasenmodus) dar. In 18 zeigt eine dicke durchgezogene Linie den Fluss eines Signals in Bezug auf ein Signal SIG1, und eine dicke gestrichelte Linie zeigt den Fluss eines Signals in Bezug auf ein Signal SIG2. Im Betriebsmodus MA wählt der Selektor 23R ein Signal S21RBP auf der Grundlage eines Signals Ssel aus, und gibt das Signal S21RBP als ein Signal S23R aus. Im Betriebsmodus MA ist ein Taktsignal CLK angehalten. Folglich wählt der Multiplexer 22RA ein Signal S21RAP aus und gibt das Signal S21RAP aus. Ferner wählt der Multiplexer 22RB ein Signal S23R aus und gibt das Signal S23R aus. Der Treiber 24RA erzeugt ein Signal SIG1 auf der Grundlage des Ausgangssignals des Multiplexers 22RA, und der Treiber 24RB erzeugt ein Signal SIG2 auf der Grundlage des Ausgangssignals des Multiplexers 22RB.
19 stellt den Fluss von Signalen im Betriebsmodus MB (Differentialmodus) dar. In 19 zeigt eine dicke durchgezogene Linie den Fluss eines Signals in Bezug auf ein Signal SIGP, und eine dicke gestrichelte Linie zeigt den Fluss eines Signals in Bezug auf ein Signal SIGN. Im Betriebsmodus MB wählt der Selektor 23R ein Signal S21RBN auf der Grundlage eines Signals Ssel aus, und gibt das Signal S21RBN als ein Signal S23R aus. Im Betriebsmodus MB wird ein Taktsignal CLK hin und her geschaltet. Folglich wählt der Multiplexer 22RA abwechselnd eines der Signale S21RAP und S21RBP aus, und gibt das gewählte Signal aus. Ferner wählt der Multiplexer 22RB abwechselnd eines der Signale S21RAN und S23R aus, und gibt das gewählte Signal aus. Der Treiber 24RA erzeugt ein Signal SIGP auf der Grundlage des Ausgangssignals des Multiplexers 22RA, und der Treiber 24RB erzeugt ein Signal SIGN auf der Grundlage des Ausgangssignals des Multiplexers 22RB.
Auf dieses Weise wird in der Übertragungseinrichtung 10R gemäß dem Vergleichsbeispiel R ein Taktsignal CLK im Betriebsmodus MA (Einphasenmodus) angehalten, und ein Taktsignal CLK wird im Betriebsmodus MB (Differentialmodus) hin und her geschaltet. Folglich ist in der Übertragungseinrichtung 10R die Datenrate der Signale SIG1 und SIG2 im Betriebsmodus MA auf die Hälfte der Datenrate der Signale SIGP und SIGN im Betriebsmodus MB reduziert.
Andererseits wird in der Übertragungseinrichtung 10 gemäß der vorliegenden Ausführungsform ein Taktsignal CLK in beiden Betriebsmodi MA und MB hin und her geschaltet. Folglich ist es in der Übertragungseinrichtung 10 möglich zu erreichen, dass die Datenrate der Signale SIG1 und SIG2 im Betriebsmodus MA dieselbe ist, wie die Datenrate der Signale SIGP und SIGN im Betriebsmodus MB, wodurch es möglich ist, die Reduzierung der Datenrate im Betriebsmodus MA zu unterdrücken.
(Vergleichsbeispiel S)
20 stellt ein Konfigurationsbeispiel eines Hauptteils eines Senders 12S in einer Übertragungseinrichtung 10S gemäß dem Vergleichsbeispiel S dar. Der Sender 12S weist Serialisierer 21SA und 21SB und einen Selektor 23S auf. Der Serialisierer 21SA serialisiert Signale DI10 bis DI17, wodurch er die Signale S21SAP und S21SAN erzeugt. Die Signale S21SAP und S21SAN sind Signale, die invertiert zueinander sind. Der Serialisierer 21SB serialisiert Signale DI20 bis DI27, wodurch er ein Signal S21SBP erzeugt. Auf der Grundlage eines Signals Ssel wählt der Selektor 23 S das Signal S21SBP in einem Fall aus, in dem der Betriebsmodus der Betriebsmodus MA (Einphasenmodus) ist, und wählt das Signal S21SAN in einem Fall, in dem der Betriebsmodus der Betriebsmodus MB (Differentialmodus) ist, und gibt dann das ausgewählte Signal aus.
21 stellt den Fluss von Signalen im Betriebsmodus MA (Einphasenmodus) dar. In 21 zeigt eine dicke durchgezogene Linie den Fluss eines Signals in Bezug auf ein Signal SIG1, und eine dicke gestrichelte Linie zeigt den Fluss eines Signals in Bezug auf ein Signal SIG2. Im Betriebsmodus MA wählt der Selektor 23S ein Signal S21SBP auf der Grundlage eines Signals Ssel aus, und gibt das Signal S21SBP aus. Der Treiber 24RA erzeugt ein Signal SIG1 auf der Grundlage eines Signals S21SAP, und der Treiber 24RB erzeugt ein Signal SIG2 auf der Grundlage des Ausgangssignals des Selektors 23S.
22 stellt den Fluss von Signalen im Betriebsmodus MB (Differentialmodus) dar. In 22 zeigt eine dicke durchgezogene Linie den Fluss eines Signals in Bezug auf ein Signal SIGP, und eine dicke gestrichelte Linie zeigt den Fluss eines Signals in Bezug auf ein Signal SIGN. Im Betriebsmodus MB wählt der Selektor 23S ein Signal S21SAN auf der Grundlage eines Signals Ssel aus, und gibt das Signal S21SAN aus. Der Treiber 24RA erzeugt ein Signal SIGP auf der Grundlage eines Signals S21SAP, und der Treiber 24RB erzeugt ein Signal SIGN auf der Grundlage des Ausgangssignals des Selektors 23S.
Auf diese Weise wird in der Übertragungseinrichtung 10S gemäß dem Vergleichsbeispiel S trotz des Umstands, dass der Serialisierer 21SB bereitgestellt ist, der Serialisierer 21SB im Betriebsmodus MB nicht in Betrieb gesetzt; daher ist in einem Fall, indem die Übertragungseinrichtung 10S auf das Kommunikationssystem 1B angewendet wird, der Serialisierer 21 SB nutzlos. Ferner sind in der Übertragungseinrichtung 10S in der nachfolgenden Stufe der Serialisierer 21SA und 21SB keine Multiplexer bereitgestellt; weswegen die Datenrate reduziert ist.
Andererseits werden in der Übertragungseinrichtung 10 gemäß der vorliegenden Ausführungsform alle vier Serialisierer 21 in beiden Betriebsmodi MA und MB in Betrieb gesetzt; wodurch es möglich ist, die Schaltungen wirksam zu nutzen. Ferner sind in der Übertragungseinrichtung 10 die vier Multiplexer 22 in der nachfolgenden Stufe der vier Serialisierer 21 bereitgestellt; wodurch es möglich ist, die Datenrate zu erhöhen.
[Auswirkungen]
Wie oben beschrieben sind in der vorliegenden Ausführungsform die zwei Betriebsmodi MA und MB bereitgestellt, wodurch es möglich ist, Daten unter Verwendung eines Einphasensignals oder eines Differenzsignals zu einer Empfangseinrichtung zu übertragen; daher ist es möglich, verschiedene Schnittstellen umzusetzen.
In der vorliegenden Ausführungsform wird im Betriebsmodus MB eine Verzerrungsoperation ausgeführt; dadurch ist es möglich, die Kommunikationsleistung zu erhöhen.
[Modifikationsbeispiel 1-1]
In der oben beschriebenen Ausführungsform sind die vier Serialisierer 21 so gestaltet, wie in 3 dargestellt; sie ist jedoch nicht darauf beschränkt. Im Folgenden ist ein Modifikationsbeispiel ausführlich beschrieben.
23 stellt ein Konfigurationsbeispiel eines Serialisierers 121A gemäß dem vorliegenden Modifikationsbeispiel dar. Dieser Serialisierer 121A entspricht dem Serialisierer 21A gemäß der oben beschriebenen Ausführungsform. Der Serialisierer 121A serialisiert Signale DI10, DI12, DI14 und DI16 auf der Grundlage von Taktsignalen P0, P2, P4 und P6, wodurch er Signale S21AP und S21AN erzeugt. Dieser Serialisierer 121A weist Inverter IV1 bis IV6 und getaktete Inverter CIV1 bis CIV4 auf.
Der Inverter IV1 erzeugt ein invertiertes Taktsignal P0B durch Invertieren des Taktsignals P0. Der Inverter IV2 erzeugt ein invertiertes Taktsignal P2B durch Invertieren des Taktsignals P2. Der Inverter IV3 erzeugt ein invertiertes Taktsignal P4B durch Invertieren des Taktsignals P4. Der Inverter IV4 erzeugt ein invertiertes Taktsignal P6B durch Invertieren des Taktsignals P6.
In einem Fall, in dem das Taktsignal P0 auf hohem Pegel ist und das invertierte Taktsignal P0B auf niedrigem Pegel ist, legt der getaktete Inverter CIV1 ein invertiertes Signal des Signals DI10 an einen Knoten N1 an; und der getaktete Inverter CIV1 stellt in einem Fall, in dem das Taktsignal P0 auf niedrigem Pegel ist und das invertierte Taktsignal P0B auf hohem Pegel ist, die Ausgangsimpedanz auf hohe Impedanz. In einem Fall, in dem das Taktsignal P2 auf hohem Pegel ist und das invertierte Taktsignal P2B auf niedrigem Pegel ist, legt der getaktete Inverter CIV2 ein invertiertes Signal des Signals DI12 an einen Knoten N1 an; und der getaktete Inverter CIV2 stellt in einem Fall, in dem das Taktsignal P2 auf niedrigem Pegel ist und das invertierte Taktsignal P2B auf hohem Pegel ist, die Ausgangsimpedanz auf hohe Impedanz. In einem Fall, in dem das Taktsignal P4 auf hohem Pegel ist und das invertierte Taktsignal P4B auf niedrigem Pegel ist, legt der getaktete Inverter CIV3 ein invertiertes Signal des Signals DI14 an einen Knoten N1 an; und der getaktete Inverter CIV3 stellt in einem Fall, in dem das Taktsignal P4 auf niedrigem Pegel ist und das invertierte Taktsignal P4B auf hohem Pegel ist, die Ausgangsimpedanz auf hohe Impedanz. In einem Fall, in dem das Taktsignal P6 auf hohem Pegel ist und das invertierte Taktsignal P6B auf niedrigem Pegel ist, legt der getaktete Inverter CIV4 ein invertiertes Signal des Signals DI16 an einen Knoten N1 an; und der getaktete Inverter CIV4 stellt in einem Fall, in dem das Taktsignal P6 auf niedrigem Pegel ist und das invertierte Taktsignal P6B auf hohem Pegel ist, die Ausgangsimpedanz auf hohe Impedanz.
Der Inverter IV5 invertiert die Spannung am Knoten N1, wodurch er ein Signal S21AP erzeugt. Der Inverter IV6 invertiert das Signal S21AP, wodurch er ein Signal S21AN erzeugt.
Dieser Serialisierer 121A ist imstande, auf dieselbe Weise zu arbeiten, wie der Serialisierer 21A gemäß der oben beschriebenen Ausführungsform ((A) bis (I) in 4).
24 stellt ein Konfigurationsbeispiel eines anderen Serialisierers 122A gemäß dem vorliegenden Modifikationsbeispiel dar. Dieser Serialisierer 122A entspricht dem Serialisierer 21A gemäß der oben beschriebenen Ausführungsform. Der Serialisierer 122A serialisiert Signale DI10, DI12, DI14 und DI16 auf der Grundlage von Taktsignalen P10, P12, P14 und P16, wodurch er Signale S21AP und S21AN erzeugt. Die Taktsignale P10, P12, P14 und P16 sind ein sogenannter Vierphasen-Takt. Der Serialisierer 122A weist Transistoren M21 bis M48 auf. Die Transistoren M21 bis M46 sind N-Kanal-FET des MOS-Typs, und die Transistors M47 und M48 sind P-Kanal-FET des MOS-Typs.
Eine Quelle des Transistors M21 ist geerdet, und ein Gate wird mit einem Signal DI10P gespeist, und eine Senke ist mit einer Quelle des Transistors M23 verbunden. Eine Quelle des Transistors M22 ist geerdet, und ein Gate wird mit einem Signal DI10N gespeist, und eine Senke ist mit einer Quelle des Transistors M24 verbunden. Die Quelle des Transistors M23 ist mit der Senke des Transistors M21 verbunden, ein Gate wird mit dem Taktsignal P16 gespeist, und eine Senke ist mit einer Quelle des Transistors M25 verbunden. Die Quelle des Transistors M24 ist mit der Senke des Transistors M22 verbunden, ein Gate wird mit dem Taktsignal P16 gespeist, und eine Senke ist mit einer Quelle des Transistors M26 verbunden. Die Quelle des Transistors M25 ist mit der Senke des Transistors M23 verbunden, ein Gate wird mit dem Taktsignal P10 gespeist, und eine Senke ist mit Senken der Transistoren M31, M37 und M43 und einer Quelle des Transistors M45 verbunden. Die Quelle des Transistors M26 ist mit der Senke des Transistors M24 verbunden, ein Gate wird mit dem Taktsignal P10 gespeist, und eine Senke ist mit Senken der Transistoren M32, M38 und M44 und einer Quelle des Transistors M46 verbunden.
Eine Quelle des Transistors M27 ist geerdet, und ein Gate wird mit einem Signal DI12P gespeist, und eine Senke ist mit einer Quelle des Transistors M29 verbunden. Eine Quelle des Transistors M28 ist geerdet, und ein Gate wird mit einem Signal DI12N gespeist, und eine Senke ist mit einer Quelle des Transistors M30 verbunden. Die Quelle des Transistors M29 ist mit der Senke des Transistors M27 verbunden, ein Gate wird mit dem Taktsignal P10 gespeist, und die Senke ist mit einer Quelle des Transistors M31 verbunden. Die Quelle des Transistors M30 ist mit der Senke des Transistors M28 verbunden, ein Gate wird mit dem Taktsignal P10 gespeist, und eine Senke ist mit einer Quelle des Transistors M32 verbunden. Die Quelle des Transistors M31 ist mit der Senke des Transistors M29 verbunden, ein Gate wird mit dem Taktsignal P12 gespeist, und die Senke ist mit den Senken der Transistoren M25, M37 und M43 und der Quelle des Transistors M45 verbunden. Die Quelle des Transistors M32 ist mit der Senke des Transistors M30 verbunden, ein Gate wird mit dem Taktsignal P12 gespeist, und die Senke ist mit den Senken der Transistoren M26, M38 und M44 und der Quelle des Transistors M46 verbunden.
Eine Quelle des Transistors M33 ist geerdet, und ein Gate wird mit einem Signal DI14P, gespeist, und eine Senke ist mit einer Quelle des Transistors M35 verbunden. Eine Quelle des Transistors M34 ist geerdet, und ein Gate wird mit einem Signal DI14P, gespeist, und eine Senke ist mit einer Quelle des Transistors M36 verbunden. Die Quelle des Transistors M35 ist mit der Senke des Transistors M33 verbunden, ein Gate wird mit dem Taktsignal P12 gespeist, und die Senke ist mit einer Quelle des Transistors M37 verbunden. Die Quelle des Transistors M36 ist mit der Senke des Transistors M34 verbunden, ein Gate wird mit dem Taktsignal P12 gespeist, und eine Senke ist mit einer Quelle des Transistors M38 verbunden. Die Quelle des Transistors M37 ist mit der Senke des Transistors M35 verbunden, ein Gate wird mit dem Taktsignal P14 gespeist, und die Senke ist mit den Senken der Transistoren M25, M31 und M43 und der Quelle des Transistors M45 verbunden. Die Quelle des Transistors M38 ist mit der Senke des Transistors M36 verbunden, ein Gate wird mit dem Taktsignal P14 gespeist, und die Senke ist mit den Senken der Transistoren M26, M32 und M44 und der Quelle des Transistors M46 verbunden.
Eine Quelle des Transistors M39 ist geerdet, und ein Gate wird mit einem Signal DI16P, gespeist, und eine Senke ist mit einer Quelle des Transistors M41 verbunden. Eine Quelle des Transistors M40 ist geerdet, und ein Gate wird mit einem Signal DI16N gespeist, und eine Senke ist mit einer Quelle des Transistors M42 verbunden. Die Quelle des Transistors M41 ist mit der Senke des Transistors M39 verbunden, ein Gate wird mit dem Taktsignal P14 gespeist, und die Senke ist mit einer Quelle des Transistors M43 verbunden. Die Quelle des Transistors M42 ist mit der Senke des Transistors M40 verbunden, ein Gate wird mit dem Taktsignal P14 gespeist, und eine Senke ist mit einer Quelle des Transistors M44 verbunden. Die Quelle des Transistors M43 ist mit der Senke des Transistors M41 verbunden, ein Gate wird mit dem Taktsignal P16 gespeist, und die Senke ist mit den Senken der Transistoren M25, M31 und M37 und der Quelle des Transistors M45 verbunden. Die Quelle des Transistors M44 ist mit der Senke des Transistors M42 verbunden, ein Gate wird mit dem Taktsignal P16 gespeist, und die Senke ist mit den Senken der Transistoren M26, M32 und M38 und der Quelle des Transistors M46 verbunden.
Die Quelle des Transistors M45 ist mit den Senken der Transistoren M25, M31, M37 und M43 verbunden, und ein Gate wird mit der Stromversorgungsspannung VDD gespeist, und eine Senke ist mit einer Senke des Transistors M47 und einer Quelle des Transistors M48 verbunden. Die Quelle des Transistors M46 ist mit den Senken der Transistoren M26, M32, M38 und M44 verbunden, und ein Gate wird mit der Stromversorgungsspannung VDD gespeist, und eine Senke ist einer Senke des Transistors M48 und einer Quelle des Transistors M47 verbunden. Eine Quelle des Transistors M47 wird mit der Stromversorgungsspannung VDD gespeist, und ein Gate ist mit den Senken der Transistoren M46 und M48 verbunden, und die Senke ist mit der Senke des Transistors M45 und der Quelle des Transistors M48 verbunden. Eine Quelle des Transistors M48 wird mit der Stromversorgungsspannung VDD gespeist, und ein Gate ist mit den Senken der Transistoren M45 und M47 verbunden, und die Senke ist mit der Senke des Transistors M46 und der Quelle des Transistors M47 verbunden. Der Serialisierer 122A gibt ein Signal S21AP von den Senken der Transistoren M46 und M48 aus, und gibt ein Signal S21AN von den Senken der Transistoren M45 und M47 aus.
25 stellt ein Operationsbeispiel des Serialisierers 122A dar; (A) bis (D) stellen entsprechende Wellenformen der Signale DI10, DI12, DI14 und DI16 dar, und (E) bis (H) stellen entsprechende Wellenformen der Taktsignale P10, P12, P14 und P16 dar, und (I) stellt Wellenformen der Signale S21AP und S21AN dar. Das Taktsignal P10 geht am Zeitpunkt t13 von niedrigem Pegel zu hohem Pegel über, und geht am Zeitpunkt t17 von hohem Pegel zu niedrigem Pegel über ((E) in 25). Das Taktsignal P12 geht am Zeitpunkt t15 von niedrigem Pegel zu hohem Pegel über, und geht am Zeitpunkt t19 von hohem Pegel zu niedrigem Pegel über ((F) in 25). Das Taktsignal P14 geht am Zeitpunkt t13 von hohem Pegel zu niedrigem Pegel über, und geht am Zeitpunkt t17 von niedrigem Pegel zu hohem Pegel über ((G) in 25). Das Taktsignal P16 geht am Zeitpunkt t15 von hohem Pegel zu niedrigem Pegel über, und geht am Zeitpunkt t19 von niedrigem Pegel zu hohem Pegel über ((H) in 25).
Folglich wählt der Serialisierer 122A in einem Zeitraum von Zeitpunkt t13 bis Zeitpunkt t15, in welchem die Taktsignale P10 und P16 beide auf hohem Pegel sind, das Signal DI10 (Daten „D0(n)“) aus und gibt es als Signale S21AP und S21AN ((I) in 25) aus. Ferner wählt der Serialisierer 122A in einem Zeitraum von Zeitpunkt t15 bis Zeitpunkt t17, in welchem die Taktsignale P10 und P16 beide auf hohem Pegel sind, das Signal DI12 (Daten „D2(n)“) aus und gibt es als Signale S21AP und S21AN aus. Darüber hinaus wählt der Serialisierer 122A in einem Zeitraum von Zeitpunkt t17 bis Zeitpunkt t19, in welchem die Taktsignale P12 und P14 beide auf hohem Pegel sind, das Signal DI14 (Daten „D4(n)“) aus und gibt es als Signale S21AP und S21AN aus. Ferner wählt der Serialisierer 122A in einem Zeitraum von Zeitpunkt t19 bis Zeitpunkt t21, in welchem die Taktsignale P14 und P16 beide auf hohem Pegel sind, das Signal DI16 (Daten „D6(n)“) aus und gibt es als Signale S21AP und S21AN aus.
[Modifikationsbeispiel 1-2]
In der oben beschriebenen Ausführungsform sind der Übergangszeitpunkt der Signale DI10 und DI12 und der Übergangszeitpunkt der Signale DI14 und DI16 versetzt, wie in 4 dargestellt; sie ist jedoch nicht darauf beschränkt. Stattdessen können die Übergangszeitpunkte der Signale DI10, DI12, DI14 und DI16 miteinander übereinstimmen, wie in 26 dargestellt.
In diesem Beispiel ist am Zeitpunkt t13 das Signal DI10 auf die Daten „D0(n)“ gesetzt, das Signal DI12 ist auf die Daten „D2(n)“ gesetzt, das Signal DI14 ist auf die Daten „D4(n)“ gesetzt, und das Signal DI16 ist auf die Daten „D6(n)“ gesetzt ((A) bis (D) in 26).
Folglich wählt der Serialisierer 21A in einem Zeitraum von Zeitpunkt t13 bis Zeitpunkt t15, in welchem das Taktsignal P0 auf hohem Pegel ist, das Signal DI10 (die Daten „D0(n)“) aus und gibt es als Signale S21AP und S21AN aus ((I) in 26). Ebenso wählt der Serialisierer 21A in einem Zeitraum von Zeitpunkt t15 bis Zeitpunkt t17, in welchem das Taktsignal P2 auf hohem Pegel ist, das Signal DI12 (die Daten „D2(n)“) aus und gibt es als Signale S21AP und S21AN aus. In einem Zeitraum von Zeitpunkt t17 bis Zeitpunkt t19, in welchem das Taktsignal P4 auf hohem Pegel ist, wählt der Serialisierer 21A das Signal DI14 (die Daten „D4(n)“) aus und gibt es als Signale S21AP und S21AN aus. In einem Zeitraum von Zeitpunkt t19 bis Zeitpunkt t21, in welchem das Taktsignal P6 auf hohem Pegel ist, wählt der Serialisierer 21A das Signal DI16 (die Daten „D6(n)“) aus und gibt es als Signale S21AP und S21AN aus.
[Modifikationsbeispiel 1-3]
In der oben beschriebenen Ausführungsform werden Serialisierer 21 vom Typ Selektor verwendet, sie ist jedoch nicht darauf beschränkt. Im Folgenden ist ein Modifikationsbeispiel ausführlich beschrieben.
27 stellt ein Konfigurationsbeispiel eines Serialisierers 123A gemäß dem vorliegenden Modifikationsbeispiel dar. Der Serialisierer 123A entspricht dem Serialisierer 21A gemäß der oben beschriebenen Ausführungsform. Der Serialisierer 123A ist ein Serialisierer vom Typ Schieberegister. Der Serialisierer 123A serialisiert die Signale DI10, DI12, DI14 und DI16 auf der Grundlage eines Taktsignals CLK2, wodurch er Signale S21AP und S21AN erzeugt. Der Serialisierer 123A weist Selektoren 51, 53, 55 und 57 und Kippschaltungen (Flip-Flops, F/F) 52, 54, 56 und 58 auf.
Der Selektor 51 wählt das Signal DI16 in einem Fall aus, in dem das Taktsignal CLK2 auf hohem Pegel ist, und wählt einen Erdungspegel in einem Fall aus, in dem das Taktsignal CLK2 auf niedrigem Pegel ist, und gibt das gewählte Signal aus. Die Kippschaltung 52 fragt das Ausgangssignal des Selektors 51 auf der Grundlage der ansteigenden Flanke des Taktsignals CLK2 ab und gibt es aus. Der Selektor 53 wählt das Signal DI14 in einem Fall aus, in dem das Taktsignal CLK2 auf hohem Pegel ist, und wählt das Ausgangssignal der Kippschaltung 52 in einem Fall aus, in dem das Taktsignal CLK2 auf niedrigem Pegel ist, und gibt das gewählte Signal aus. Die Kippschaltung 54 fragt das Ausgangssignal des Selektors 53 auf der Grundlage der ansteigenden Flanke des Taktsignals CLK2 ab und gibt es aus. Der Selektor 55 wählt das Signal DI12 in einem Fall aus, in dem das Taktsignal CLK2 auf hohem Pegel ist, und wählt das Ausgangssignal der Kippschaltung 54 in einem Fall aus, in dem das Taktsignal CLK2 auf niedrigem Pegel ist, und gibt das gewählte Signal aus. Die Kippschaltung 56 fragt das Ausgangssignal des Selektors 55 auf der Grundlage der ansteigenden Flanke des Taktsignals CLK2 ab und gibt es aus. Der Selektor 57 wählt das Signal DI10 in einem Fall aus, in dem das Taktsignal CLK2 auf hohem Pegel ist, und wählt das Ausgangssignal der Kippschaltung 56 in einem Fall aus, in dem das Taktsignal CLK2 auf niedrigem Pegel ist, und gibt das gewählte Signal aus. Die Kippschaltung 58 fragt das Ausgangssignal des Selektors 57 auf der Grundlage der ansteigenden Flanke des Taktsignals CLK2 ab und gibt das abgefragte Signal als ein Signal S21AP aus, und gibt ein invertiertes Signal des Signals S21AP als ein Signal S21AN aus.
28 stellt ein Operationsbeispiel des Serialisierers 123A dar; (A) bis (D) stellen entsprechende Wellenformen der Signale DI10, DI12, DI14 und DI16 dar, und (E) stellt eine Wellenform eines Taktsignals CLK2 dar, und (F) stellt eine Wellenform eines Signals CTL2 dar, und (G) stellt Wellenformen der Signale S21AP und S21AN dar.
In diesem Beispiel ist am Zeitpunkt t51 das Signal DI10 auf die Daten „D0(n)“ gesetzt, das Signal DI12 ist auf die Daten „D2(n)“ gesetzt, das Signal DI14 ist auf die Daten „D4(n)“ gesetzt, und das Signal DI16 ist auf die Daten „D6(n)“ gesetzt ((A) bis (D) in 28).
Ferner geht das Taktsignal CTL2 am Zeitpunkt t53 von niedrigem Pegel zu hohem Pegel über, und geht am Zeitpunkt t55 von hohem Pegel zu niedrigem Pegel über ((F) in 28). In einem Zeitraum von Zeitpunkt t53 bis Zeitpunkt t55, in welchem das Signal CTL2 auf hohem Pegel ist, wählt der Selektor 51 das Signal DI16 (die Daten „D6(n)“) aus, der Selektor 53 wählt das Signal DI14 (die Daten „D4(n)“) aus, der Selektor 55 wählt das Signal DI12 (die Daten „D2(n)“) aus, und der Selektor 57 wählte das Signal DI10 (die Daten „D0(n)“) aus. Auf der Grundlage der ansteigenden Flanke des Taktsignals CLK2 am Zeitpunkt t54 fragt dann die Kippschaltung 52 das Ausgangssignal (die Daten „D6(n)“) des Selektors 51 ab, die Kippschaltung 54 fragt das Ausgangssignal (die Daten „D4(n)“) des Selektors 53 ab, die Kippschaltung 56 fragt das Ausgangssignal (die Daten „D2(n)“) des Selektors 55 ab, und die Kippschaltung 58 fragt das Ausgangssignal (die Daten „D0(n)“) des Selektors 57 ab. Dann, nachdem das Signal CTL2 am Zeitpunkt t55 auf niedrigen Pegel wechselt, arbeitet der Serialisierer 123A als ein Schieberegister auf der Grundlage des Taktsignals CLK2.
Auf diese Weise gibt der Serialisierer 123A die Daten „D0(n)“ in einem Zeitraum von Zeitpunkt t54 bis Zeitpunkt t56 aus, und gibt die Daten „D2(n)“ in einem Zeitraum von Zeitpunkt t56 bis Zeitpunkt t57 aus, und gibt die Daten „D4(n)“ in einem Zeitraum vom Zeitpunkt 57 bis Zeitpunkt t58 aus, und gibt die Daten „D6(n)“ in einem Zeitraum von Zeitpunkt t58 bis Zeitpunkt t59 aus ((G) in 28).
[Modifikationsbeispiel 1-4]
In der oben beschriebenen Ausführungsform sind die Selektoren 23 bereitgestellt, sie ist jedoch nicht darauf beschränkt. Im Folgenden ist ein Modifikationsbeispiel ausführlich beschrieben.
29 stellt ein Konfigurationsbeispiel eines Hauptteils eines Senders 12D gemäß dem vorliegenden Modifikationsbeispiel dar. 29 bildet eine Schaltung nach den Serialisierern 21A bis 21D in 2 ab. Der Sender 12D weist vier Serialisierer 21 (die Serialisierer 21A, 21B, 21C und 21D), vier Multiplexer 22 (die Multiplexer 22A, 22B, 22C und 22D), zwei Treiber 39 (Treiber 39A und 39B) und eine Steuerung 25D auf.
Der Treiber 39A stellt eine Spannung am Ausgangsanschluss Tout1 auf der Grundlage der Signale S22A, S22B, S22C und S22D, der Signale Ssell, Ssel2 und Ssel3 und eines Signals CTL ein. Der Treiber 39B stellt eine Spannung am Ausgangsanschluss Tout2 auf der Grundlage der Signale S22A, S22B, S22C und S22D, der Signale Ssell, Ssel2 und Ssel3 und des Signals CTL ein. Die Signale Ssell, Ssel2 und Ssel3 sind im Einklang mit dem Betriebsmodus eingestellt. Insbesondere sind im Betriebsmodus MA die Signale Ssel1 und Ssel2 beide auf hohen Pegel gesetzt, und das Signal Ssel3 ist auf niedrigen Pegel gesetzt. Ferner sind im Betriebsmodus MB die Signale Ssell und Ssel3 beide auf hohen Pegel gesetzt, und das Signal Ssel2 ist auf niedrigen Pegel gesetzt.
30 stellt ein Konfigurationsbeispiel des Treibers 39A dar. 31 stellt ein Konfigurationsbeispiel des Treibers 39B dar. Der Treiber 39A weist die M Teiltreiber AA (die Teiltreiber AA1 bis AAM), die N Teiltreiber AB (die Teiltreiber AB1 bis ABN), und N Teiltreiber AC (Teiltreiber AC1 bis ACN) auf. Der Treiber 39B weist die M Teiltreiber BA (die Teiltreiber BA1 bis BAM), M Teiltreiber BB (die Teiltreiber BB1 bis BBM), und N Teiltreiber BC (Teiltreiber BC1 bis BCN) auf.
Die Teiltreiber AA1 bis AAM, AB1 bis ABN, AC1 bis ACN, BA1 bis BAM und BB1 bis BBM und BC1 bis BCN weisen jeweils die Widerstandselemente 91 und 94 und Transistoren 92, 93, 95 und 96 auf. Die Transistoren 92, 93, 95 und 96 sind N-Kanal-FETS des MOS-Typs. Es sei darauf hingewiesen, dass in 29 diese Transistoren 92, 93,95 und 96 in den Treibern 39A und 39B abgebildet sind. Ferner ist in 29 eine Darstellung der Widerstandselemente 91 und 94 weggelassen worden.
In jedem der Teiltreiber AA1 bis AAM des Treibers 39A (30) wird ein Ende des Widerstandselements 91 mit einer Spannung V1 gespeist, und das andere Ende ist mit einer Senke des Transistors 95 verbunden. Ein Gate des Transistors 95 wird mit dem Signal Ssell gespeist, und die Senke ist mit dem anderen Ende des Widerstandselements 91 verbunden, und eine Quelle ist mit einer Senke des Transistors 92 verbunden. Ein Gate des Transistors 92 wird mit einem Signal S22A gespeist, und die Senke ist mit einer Quelle des Transistors 95 verbunden, und eine Quelle ist mit einer Senke des Transistors 93 und dem Ausgangsanschluss Tout1 verbunden. Ein Gate des Transistors 93 wird mit einem Signal S22B gespeist, und die Senke ist mit einer Quelle des Transistors 92 und dem Ausgangsanschluss Tout1 verbunden, und eine Quelle ist mit einer Senke des Transistors 96 verbunden. Ein Gate des Transistors 96 wird mit dem Signal Ssel1 gespeist, und die Senke ist mit der Quelle des Transistors 93 verbunden, und eine Quelle ist mit einem Ende des Widerstandselements 94 verbunden. Das eine Ende des Widerstandselements 94 ist mit der Quelle des Transistors 96 verbunden, und das andere Ende ist geerdet.
In jedem der Teiltreiber AB1 bis ABN des Treibers 39A wird ein Ende des Widerstandselements 91 mit einer Spannung V1 gespeist, und das andere Ende ist mit der Senke des Transistors 95 verbunden. Das Gate des Transistors 95 wird mit einem Signal Ssel2 gespeist, und die Senke ist mit dem anderen Ende des Widerstandselements 91 verbunden, und die Quelle ist mit der Senke des Transistors 92 verbunden. Das Gate des Transistors 92 wird mit einem Signal S22A gespeist, und die Senke ist mit der Quelle des Transistors 95 verbunden, und die Quelle ist mit der Senke des Transistors 93 und dem Ausgangsanschluss Tout1 verbunden. Das Gate des Transistors 93 wird mit einem Signal S22B gespeist, und die Senke ist mit der Quelle des Transistors 92 und dem Ausgangsanschluss Tout1 verbunden, und die Quelle ist mit der Senke des Transistors 96 verbunden. Das Gate des Transistors 96 wird mit dem Signal Ssel2 gespeist, und die Senke ist mit der Quelle des Transistors 93 verbunden, und die Quelle ist mit einem Ende des Widerstandselements 94 verbunden. Das eine Ende des Widerstandselements 94 ist mit der Quelle des Transistors 96 verbunden, und das andere Ende ist geerdet.
In jedem der Teiltreiber AC1 bis ACN des Treibers 39A wird ein Ende des Widerstandselements 91 mit einer Spannung V1 gespeist, und das andere Ende ist mit der Senke des Transistors 95 verbunden. Das Gate des Transistors 95 wird mit einem Signal Ssel3 gespeist, und die Senke ist mit dem anderen Ende des Widerstandselements 91 verbunden, und die Quelle ist mit der Senke des Transistors 92 verbunden. Das Gate des Transistors 92 wird mit einem Signal S22D gespeist, und die Senke ist mit der Quelle des Transistors 95 verbunden, und die Quelle ist mit der Senke des Transistors 93 und dem Ausgangsanschluss Tout1 verbunden. Das Gate des Transistors 93 wird mit einem Signal S22C gespeist, und die Senke ist mit der Quelle des Transistors 92 und dem Ausgangsanschluss Tout1 verbunden, und die Quelle ist mit der Senke des Transistors 96 verbunden. Das Gate des Transistors 96 wird mit dem Signal Ssel3 gespeist, und die Senke ist mit der Quelle des Transistors 93 verbunden, und die Quelle ist mit einem Ende des Widerstandselements 94 verbunden. Das eine Ende des Widerstandselements 94 ist mit der Quelle des Transistors 96 verbunden, und das andere Ende ist geerdet.
In jedem der Teiltreiber BA1 bis BAM des Treibers 39B (31) wird ein Ende des Widerstandselements 91 mit einer Spannung V1 gespeist, und das andere Ende ist mit der Senke des Transistors 95 verbunden. Das Gate des Transistors 95 wird mit einem Signal Ssel3 gespeist, und die Senke ist mit dem anderen Ende des Widerstandselements 91 verbunden, und die Quelle ist mit der Senke des Transistors 92 verbunden. Das Gate des Transistors 92 wird mit einem Signal S22B gespeist, und die Senke ist mit der Quelle des Transistors 95 verbunden, und die Quelle ist mit der Senke des Transistors 93 und dem Ausgangsanschluss Tout2 verbunden. Das Gate des Transistors 93 wird mit einem Signal S22A gespeist, und die Senke ist mit der Quelle des Transistors 92 und dem Ausgangsanschluss Tout2 verbunden, und die Quelle ist mit der Senke des Transistors 96 verbunden. Das Gate des Transistors 96 wird mit dem Signal Ssel3 gespeist, und die Senke ist mit der Quelle des Transistors 93 verbunden, und die Quelle ist mit einem Ende des Widerstandselements 94 verbunden. Das eine Ende des Widerstandselements 94 ist mit der Quelle des Transistors 96 verbunden, und das andere Ende ist geerdet.
In jedem der Teiltreiber BB1 bis BBM des Treibers 39B wird ein Ende des Widerstandselements 91 mit einer Spannung V1 gespeist, und das andere Ende ist mit der Senke des Transistors 95 verbunden. Das Gate des Transistors 95 wird mit einem Signal Ssel2 gespeist, und die Senke ist mit dem anderen Ende des Widerstandselements 91 verbunden, und die Quelle ist mit der Senke des Transistors 92 verbunden. Das Gate des Transistors 92 wird mit einem Signal S22C gespeist, und die Senke ist mit der Quelle des Transistors 95 verbunden, und die Quelle ist mit der Senke des Transistors 93 und dem Ausgangsanschluss Tout2 verbunden. Das Gate des Transistors 93 wird mit einem Signal S22D gespeist, und die Senke ist mit der Quelle des Transistors 92 und dem Ausgangsanschluss Tout2 verbunden, und die Quelle ist mit der Senke des Transistors 96 verbunden. Das Gate des Transistors 96 wird mit dem Signal Ssel2 gespeist, und die Senke ist mit der Quelle des Transistors 93 verbunden, und die Quelle ist mit einem Ende des Widerstandselements 94 verbunden. Das eine Ende des Widerstandselements 94 ist mit der Quelle des Transistors 96 verbunden, und das andere Ende ist geerdet.
In jedem der Teiltreiber BC1 bis BCN des Treibers 39B wird ein Ende des Widerstandselements 91 mit einer Spannung V1 gespeist, und das andere Ende ist mit der Senke des Transistors 95 verbunden. Das Gate des Transistors 95 wird mit einem Signal Ssell gespeist, und die Senke ist mit dem anderen Ende des Widerstandselements 91 verbunden, und die Quelle ist mit der Senke des Transistors 92 verbunden. Das Gate des Transistors 92 wird mit einem Signal S22C gespeist, und die Senke ist mit der Quelle des Transistors 95 verbunden, und die Quelle ist mit der Senke des Transistors 93 und dem Ausgangsanschluss Tout2 verbunden. Das Gate des Transistors 93 wird mit einem Signal S22D gespeist, und die Senke ist mit der Quelle des Transistors 92 und dem Ausgangsanschluss Tout2 verbunden, und die Quelle ist mit der Senke des Transistors 96 verbunden. Das Gate des Transistors 96 wird mit dem Signal Ssel1 gespeist, und die Senke ist mit der Quelle des Transistors 93 verbunden, und die Quelle ist mit einem Ende des Widerstandselements 94 verbunden. Das eine Ende des Widerstandselements 94 ist mit der Quelle des Transistors 96 verbunden, und das andere Ende ist geerdet.
Zum Beispiel sind im Betriebsmodus MA (Einphasenmodus) die Signale Ssel1 und Ssel2 beide auf hohen Pegel gesetzt, und das Signal Ssel3 ist auf niedrigen Pegel gesetzt. Folglich sind im Treiber 39A (30) die Teiltreiber AA1 bis AAM und AB1 bis ABN aktiviert, und die Teiltreiber AC1 bis ACN sind deaktiviert. Ferner sind im Treiber 39B (31) die Teiltreiber BB1 bis BBM und BC1 bis BCN aktiviert, und die Teiltreiber BA1 bis BAM sind deaktiviert.
Des Weiteren sind zum Beispiel im Betriebsmodus MB (Differentialmodus) die Signale Ssel1 und Ssel3 beide auf hohen Pegel gesetzt, und das Signal Ssel2 ist auf niedrigen Pegel gesetzt. Folglich sind im Treiber 39A (30) die Teiltreiber AA1 bis AAM und AC1 bis ACN aktiviert, und die Teiltreiber AB1 bis ABN sind deaktiviert. Ferner sind im Treiber 39B (31) die Teiltreiber BA1 bis BAM und BC1 bis BCN aktiviert, und die Teiltreiber BB1 bis BBM sind deaktiviert.
Die Steuerung 25D (29) erzeugt Taktsignale P0 bis P7 und CLK, und Signale Ssell, Ssel2, Ssel3 und CTL auf der Grundlage eines Modussignals Smode, das vom Prozessor 11 bereitgestellt wird.
Hier entspricht der Treiber 39A einem spezifischen Beispiel eines „ersten Treibers“ in der vorliegenden Offenbarung. Die mehreren Teiltreiber AA1 bis AAM entsprechen einem spezifischen Beispiel einer „ersten Teiltreibereinheit“ in der vorliegenden Offenbarung; die mehreren Teiltreiber AB1 bis ABN entsprechen einem spezifischen Beispiel einer „fünften Teiltreibereinheit“ in der vorliegenden Offenbarung, und die mehreren Teiltreiber AC1 bis ACN entsprechen einem spezifischen Beispiel einer „sechsten Teiltreibereinheit“ in der vorliegenden Offenbarung. Der Treiber 39B entspricht einem spezifischen Beispiel eines „zweiten Treibers“ in der vorliegenden Offenbarung.
32 stellt den Fluss von Signalen im Betriebsmodus MA dar. In 32 zeigen dicke ausgezogene Linien den Fluss von Signalen in Bezug auf die Signale DI10 bis DI17, und dicke gestrichelte Linien zeigen den Fluss von Signalen in Bezug auf die Signale DI20 bis DI27. Die Teiltreiber AA1 bis AAM des Treibers 39A arbeiten auf der Grundlage der Signale S22A und S22B, und die Teiltreiber AB1 bis ABN des Treibers 39A arbeitet auf der Grundlage der Signale S22A und S22B. Ferner arbeiten die Teiltreiber BB1 bis BBM des Treibers 39B arbeiten auf der Grundlage der Signale S22C und S22D, und die Teiltreiber BC1 bis BCN des Treibers 39B arbeitet auf der Grundlage der Signale S22C und S22D.
33 stellt den Fluss von Signalen im Betriebsmodus MB dar. In 33 zeigen dicke ausgezogene Linien den Fluss von Signalen in Bezug auf die Signale DI10 bis DI17, und dicke gestrichelte Linien zeigen den Fluss von Signalen in Bezug auf die Signale DI20 bis DI27. Die Teiltreiber AA1 bis AAM des Treibers 39A arbeiten auf der Grundlage der Signale S22A und S22B, und die Teiltreiber BA1 bis BAM des Treibers 39B arbeitet auf der Grundlage der Signale S22B und S22A. Die Teiltreiber AC1 bis ACN des Treibers 39A arbeiten auf der Grundlage der Signale S22C und S22D, und die Teiltreiber BC1 bis BCM des Treibers 39B arbeitet auf der Grundlage der Signale S22D und S22C.
[Modifikationsbeispiel 1-5]
In der oben beschriebenen Ausführungsform sind die Selektoren 23 in der nachfolgenden Stufe der Multiplexer 22 bereitgestellt, sie ist jedoch nicht darauf beschränkt. Im Folgenden ist ein Modifikationsbeispiel ausführlich beschrieben.
34 stellt ein Konfigurationsbeispiel eines Senders 12E gemäß dem vorliegenden Modifikationsbeispiel dar. The Sender 12E weist acht Selektoren 26 (Selektoren 26A bis 26H) und acht Multiplexer 27 (Multiplexer 27A bis 27H) auf.
Auf der Grundlage eines Signals Ssel wählt der Selektor 26A ein Signal S21AP in einem Fall aus, in dem der Betriebsmodus der Betriebsmodus MA (Einphasenmodus) ist, oder wählt ein Signal S21BN in einem Fall aus, in dem der Betriebsmodus der Betriebsmodus MB (Differentialmodus) ist, und gibt dann das ausgewählte Signal aus. Auf der Grundlage eines Signals Ssel wählt der Selektor 26B ein Signal S21CP in einem Fall aus, in dem der Betriebsmodus der Betriebsmodus MA ist, oder wählt ein Signal S21DN in einem Fall aus, in dem der Betriebsmodus der Betriebsmodus MB ist, und gibt dann das ausgewählte Signal aus. Auf der Grundlage eines Signals Ssel wählt der Selektor 26C ein Signal S21AN in einem Fall aus, in dem der Betriebsmodus der Betriebsmodus MA ist, oder wählt ein Signal S21BP in einem Fall aus, in dem der Betriebsmodus der Betriebsmodus MB ist, und gibt dann das ausgewählte Signal aus. Auf der Grundlage eines Signals Ssel wählt der Selektor 26D ein Signal S21CN in einem Fall aus, in dem der Betriebsmodus der Betriebsmodus MA ist, oder wählt ein Signal S21DP in einem Fall aus, in dem der Betriebsmodus der Betriebsmodus MB ist, und gibt dann das ausgewählte Signal aus. Auf der Grundlage eines Signals Ssel wählt der Selektor 26E ein Signal S21BP in einem Fall aus, in dem der Betriebsmodus der Betriebsmodus MA ist, oder wählt ein Signal S21AN in einem Fall aus, in dem der Betriebsmodus der Betriebsmodus MB ist, und gibt dann das ausgewählte Signal aus. Auf der Grundlage eines Signals Ssel wählt der Selektor 26F ein Signal S21DP in einem Fall aus, in dem der Betriebsmodus der Betriebsmodus MA ist, oder wählt ein Signal S21CN in einem Fall aus, in dem der Betriebsmodus der Betriebsmodus MB ist, und gibt dann das ausgewählte Signal aus. Auf der Grundlage eines Signals Ssel wählt der Selektor 23G ein Signal S21BN in einem Fall aus, in dem der Betriebsmodus der Betriebsmodus MA ist, oder wählt ein Signal S21AP in einem Fall aus, in dem der Betriebsmodus der Betriebsmodus MB ist, und gibt dann das ausgewählte Signal aus. Auf der Grundlage eines Signals Ssel wählt der Selektor 26H ein Signal S21DN in einem Fall aus, in dem der Betriebsmodus der Betriebsmodus MA ist, oder wählt ein Signal S21CP in einem Fall aus, in dem der Betriebsmodus der Betriebsmodus MB ist, und gibt dann das ausgewählte Signal aus.
Der Multiplexer 27A wählt abwechselnd eines der Signale S21AP und S21CP auf der Grundlage eines Taktsignals CLK aus, und gibt das ausgewählte Signal aus. Der Multiplexer 27B wählt abwechselnd eines der Signale S21AN und S21CN auf der Grundlage eines Taktsignals CLK aus, und gibt das ausgewählte Signal aus. Der Multiplexer 27C wählt abwechselnd eines der Ausgangssignale der Selektoren 26A und 26B auf der Grundlage eines Taktsignals CLK aus, und gibt das ausgewählte Signal aus. Der Multiplexer 27D wählt abwechselnd eines der Ausgangssignale der Selektoren 26C und 26D auf der Grundlage eines Taktsignals CLK aus, und gibt das ausgewählte Signal aus. Der Multiplexer 27E wählt abwechselnd eines der Ausgangssignale der Selektoren 26E und 26F auf der Grundlage eines Taktsignals CLK aus, und gibt das ausgewählte Signal aus. Der Multiplexer 27F wählt abwechselnd eines der Ausgangssignale der Selektoren 26G und 26H auf der Grundlage eines Taktsignals CLK aus, und gibt das ausgewählte Signal aus. Der Multiplexer 27G wählt abwechselnd eines der Signale S21BP und S21DP auf der Grundlage eines Taktsignals CLK aus, und gibt das ausgewählte Signal aus. Der Multiplexer 27H wählt abwechselnd eines der Signale S21BN und S21DN auf der Grundlage eines Taktsignals CLK aus, und gibt das ausgewählte Signal aus.
Die mehreren Multiplexer 27A bis 27H entsprechen hier einem spezifischen Beispiel einer „Multiplexereinheit“ in der vorliegenden Offenbarung.
Mit dieser Konfiguration arbeiten im Treiber 24A die Teiltreiber AA1 bis AAM auf der Grundlage des Ausgangssignals des Multiplexers 27A und des Ausgangssignals des Multiplexers 27B, und die Teiltreiber AB1 bis ABN arbeiten auf der Grundlage des Ausgangssignals des Multiplexers 27C und des Ausgangssignals des Multiplexers 27D. Ferner arbeiten im Treiber 24B die Teiltreiber BA1 bis BAM auf der Grundlage des Ausgangssignals des Multiplexers 27E und des Ausgangssignals des Multiplexers 27F, und die Teiltreiber BB1 bis BBN arbeiten auf der Grundlage des Ausgangssignals des Multiplexers 27G und des Ausgangssignals des Multiplexers 27H.
35 stellt den Fluss von Signalen im Betriebsmodus MA (Einphasenmodus) dar. In 35 zeigen dicke ausgezogene Linien den Fluss von Signalen in Bezug auf DI10 bis DI17, und dicke gestrichelte Linien zeigen den Fluss von Signalen in Bezug auf die Signale DI20 bis DI27.
Zuerst ist der Fluss von Signalen in Bezug auf DI10 bis DI17 beschrieben. Im Betriebsmodus MA wählt der Selektor 26A ein Signal S21AP auf der Grundlage eines Signals Ssel, und gibt das Signal S21AP aus. Der Selektor 26B wählt ein Signal S21CP auf der Grundlage eines Signals Ssel, und gibt das Signal S21CP aus. Der Selektor 26C wählt ein Signal S21AN auf der Grundlage eines Signals Ssel, und gibt das Signal S21AN aus. Der Selektor 26D wählt ein Signal S21CN auf der Grundlage eines Signals Ssel, und gibt das Signal S21CN aus.
Der Multiplexer 27A wählt abwechselnd eines der Signale S21AP und S21CP auf der Grundlage eines Taktsignals CLK aus, und gibt das ausgewählte Signal aus. Der Multiplexer 27B wählt abwechselnd eines der Signale S21AN und S21CN auf der Grundlage eines Taktsignals CLK aus, und gibt das ausgewählte Signal aus. Der Multiplexer 27C wählt abwechselnd entweder das Ausgangssignal (das Signal S21AP) des Selektors 26A oder das Ausgangssignal (das Signal S21CP) des Selektors 26B auf der Grundlage eines Taktsignals CLK aus, und gibt das ausgewählte Signal aus. Der Multiplexer 27D wählt abwechselnd entweder das Ausgangssignal (das Signal S21AN) des Selektors 26C oder das Ausgangssignal (das Signal S21CN) des Selektors 26D auf der Grundlage eines Taktsignals CLK aus, und gibt das ausgewählte Signal aus.
Als nächstes ist der Fluss von Signalen in Bezug auf DI20 bis DI27 beschrieben. Im Betriebsmodus MA wählt der Selektor 26E ein Signal S21BP auf der Grundlage eines Signals Ssel, und gibt das Signal S21BP aus. Der Selektor 26F wählt ein Signal S21DP auf der Grundlage eines Signals Ssel, und gibt das Signal S21DP aus. Der Selektor 26G wählt ein Signal S21BN auf der Grundlage eines Signals Ssel, und gibt das Signal S21BN aus. Der Selektor 26H wählt ein Signal S21DN auf der Grundlage eines Signals Ssel, und gibt das Signal S21DN aus.
Der Multiplexer 27E wählt abwechselnd entweder das Ausgangssignal (das Signal S21BP) des Selektors 26E oder das Ausgangssignal (das Signal S21DP) des Selektors 26F auf der Grundlage eines Taktsignals CLK aus, und gibt das ausgewählte Signal aus. Der Multiplexer 27F wählt abwechselnd entweder das Ausgangssignal (das Signal S21BN) des Selektors 26G oder das Ausgangssignal (das Signal S21DN) des Selektors 26H auf der Grundlage eines Taktsignals CLK aus, und gibt das ausgewählte Signal aus. Der Multiplexer 27G wählt abwechselnd eines der Signale S21BP und S21DP auf der Grundlage eines Taktsignals CLK aus, und gibt das ausgewählte Signal aus. Der Multiplexer 27H wählt abwechselnd eines der Signale S21BN und S21DN auf der Grundlage eines Taktsignals CLK aus, und gibt das ausgewählte Signal aus.
36 stellt den Fluss von Signalen im Betriebsmodus MB (Differentialmodus) dar. In 36 zeigen dicke ausgezogene Linien den Fluss von Signalen in Bezug auf DI10 bis DI17, und dicke gestrichelte Linien zeigen den Fluss von Signalen in Bezug auf die Signale DI20 bis DI27.
Zuerst ist der Fluss von Signalen in Bezug auf DI10 bis DI17 beschrieben. Im Betriebsmodus MB wählt der Selektor 26E ein Signal S21AN auf der Grundlage eines Signals Ssel aus, und gibt das Signal S21AN aus. Der Selektor 26F wählt ein Signal S21CN auf der Grundlage eines Signals Ssel aus, und gibt das Signal S21CN aus. Der Selektor 26G wählt ein Signal S21AP auf der Grundlage eines Signals Ssel aus, und gibt das Signal S21AP aus. Der Selektor 26H wählt ein Signal S21CP auf der Grundlage eines Signals Ssel aus, und gibt das Signal S21CP aus.
Der Multiplexer 27A wählt abwechselnd eines der Signale S21AP und S21CP auf der Grundlage eines Taktsignals CLK aus, und gibt das ausgewählte Signal aus. Der Multiplexer 27B wählt abwechselnd eines der Signale S21AN und S21CN auf der Grundlage eines Taktsignals CLK aus, und gibt das ausgewählte Signal aus. Der Multiplexer 27E wählt abwechselnd entweder das Ausgangssignal (das Signal S21AN) des Selektors 26E oder das Ausgangssignal (das Signal S21CN) des Selektors 26F auf der Grundlage eines Taktsignals CLK aus, und gibt das ausgewählte Signal aus. Der Multiplexer 27F wählt abwechselnd entweder das Ausgangssignal (das Signal S21AP) des Selektors 26G oder das Ausgangssignal (das Signal S21CP) des Selektors 26H auf der Grundlage eines Taktsignals CLK aus, und gibt das ausgewählte Signal aus.
Als nächstes ist der Fluss von Signalen in Bezug auf DI20 bis DI27 beschrieben. Im Betriebsmodus MB wählt der Selektor 26A ein Signal S21BN auf der Grundlage eines Signals Ssel aus, und gibt das Signal S21BN aus. Der Selektor 26B wählt ein Signal S21DN auf der Grundlage eines Signals Ssel aus, und gibt das Signal S21DN aus. Der Selektor 26C wählt ein Signal S21BP auf der Grundlage eines Signals Ssel aus, und gibt das Signal S21BP aus. Der Selektor 26D wählt ein Signal S21DP auf der Grundlage eines Signals Ssel aus, und gibt das Signal S21DP aus.
Der Multiplexer 27C wählt abwechselnd entweder das Ausgangssignal (das Signal S21BN) des Selektors 26A oder das Ausgangssignal (das Signal S21DN) des Selektors 26B auf der Grundlage eines Taktsignals CLK aus und gibt es aus. Der Multiplexer 27D wählt abwechselnd entweder das Ausgangssignal (das Signal S21BP) des Selektors 26C oder das Ausgangssignal (das Signal S21DP) des Selektors 26D auf der Grundlage eines Taktsignals CLK aus und gibt es aus. Der Multiplexer 27G wählt abwechselnd eines der Signale S21BP und S21DP auf der Grundlage eines Taktsignals CLK aus und gibt es aus. Der Multiplexer 27H wählt abwechselnd eines der Signale S21BN und S21DN auf der Grundlage eines Taktsignals CLK aus und gibt es aus.
<Zweite Ausführungsform>
Im Folgenden sind die Kommunikationssysteme 2A bis 2C gemäß einer zweiten Ausführungsform beschrieben. In der vorliegenden Ausführungsform ist eine Übertragungseinrichtung derart ausgelegt, dass sie imstande ist, zusätzlich zu einem Einphasensignal und einem Differenzsignal auch Kommunikation unter Verwendung eines Signals, welches drei Spannungspegel aufweist, auszuführen. Es sei darauf hingewiesen, dass einer Komponente, die im Wesentlichen identisch zu jener der Kommunikationssysteme 1A und 1B gemäß der oben beschriebenen ersten Ausführungsform ist, dieselbe Bezugsziffer zugewiesen ist, und eine Beschreibung der Komponente dementsprechend weggelassen ist.
37A, 37B und 37C stellen jeweils Konfigurationsbeispiele von Kommunikationssystemen dar, auf welchen eine Übertragungseinrichtung (eine Übertragungseinrichtung 60) gemäß einer zweiten Ausführungsform angewendet wird; 37A stellt das Kommunikationssystem 2A, 37B stellt das Kommunikationssystem 2B dar, und 37C ein Kommunikationssystem 2C dar. Das Kommunikationssystem 2A führt Kommunikation unter Verwendung eines Einphasensignals aus, wie beim Kommunikationssystem 1A der ersten Ausführungsform. Das Kommunikationssystem 2B führt Kommunikation unter Verwendung eines Differenzsignals aus, wie beim Kommunikationssystem 1B der ersten Ausführungsform. Das Kommunikationssystem 2C führt Kommunikation unter Verwendung eines Signals, welches drei Spannungspegel aufweist, (im Folgenden auch als ein „Dreiphasensignal“ bezeichnet) aus.
Wie in 37A dargestellt, weist das Kommunikationssystem 2A die Übertragungseinrichtung 60 und eine Empfangseinrichtung 130 auf. Die Übertragungseinrichtung 60 weist vier Ausgangsanschlüsse Tout1 bis Tout4 auf, und die Empfangseinrichtung 130 weist vier Eingangsanschlüsse Tin1 bis Tin4 auf. Der Ausgangsanschluss Tout1 der Übertragungseinrichtung 60 und der Eingangsanschluss Tin1 der Empfangseinrichtung 130 sind durch die Leitung 101 miteinander verbunden; der Ausgangsanschluss Tout2 der Übertragungseinrichtung 60 und der Eingangsanschluss Tin2 der Empfangseinrichtung 130 sind durch die Leitung 102 miteinander verbunden; der Ausgangsanschluss Tout3 der Übertragungseinrichtung 60 und der Eingangsanschluss Tin3 der Empfangseinrichtung 130 sind durch die Leitung 103 miteinander verbunden; und der Ausgangsanschluss Tout4 der Übertragungseinrichtung 60 und der Eingangsanschluss Tin4 der Empfangseinrichtung 130 sind durch die Leitung 104 miteinander verbunden. Die jeweiligen charakteristischen Impedanzen der Leitungen 101 bis 104 betragen in diesem Beispiel ungefähr 50 [Ω]. Die Übertragungseinrichtung 60 verwendet die Leitung 101, um ein Signal SIG1 zu übertragen, und verwendet die Leitung 102, um ein Signal SIG2 zu übertragen, und verwendet die Leitung 103, um ein Signal SIG3 zu übertragen, und verwendet die Leitung 104, um ein Signal SIG4 zu übertragen. Die Signale SIG1 bis SIG4 sind jeweils Einphasensignale.
Wie in 37B dargestellt, weist das Kommunikationssystem 2B die Übertragungseinrichtung 60 und eine Empfangseinrichtung 140 auf. Die Empfangseinrichtung 140 weist vier Eingangsanschlüsse Tin1P, Tin1N, Tin2P und Tin2N auf. Der Ausgangsanschluss Tout1 der Übertragungseinrichtung 60 und der Eingangsanschluss Tin1P der Empfangseinrichtung 140 sind durch die Leitung 111 miteinander verbunden; der Ausgangsanschluss Tout2 der Übertragungseinrichtung 60 und der Eingangsanschluss Tin1N der Empfangseinrichtung 140 sind durch die Leitung 112 miteinander verbunden; der Ausgangsanschluss Tout3 der Übertragungseinrichtung 60 und der Eingangsanschluss Tin2P der Empfangseinrichtung 140 sind durch die Leitung 113 miteinander verbunden; und der Ausgangsanschluss Tout4 der Übertragungseinrichtung 60 und der Eingangsanschluss Tin2N der Empfangseinrichtung 140 sind durch die Leitung 114 miteinander verbunden. Die jeweiligen charakteristischen Impedanzen der Leitungen 111 bis 114 betragen in diesem Beispiel ungefähr 50 [Ω]. Die Übertragungseinrichtung 60 verwendet die Leitung 111, um ein Signal SIG1P zu übertragen, und verwendet die Leitung 112, um ein Signal SIG1N zu übertragen. Die Signale SIG1P und SIG1N bilden ein Differenzsignal. Ferner verwendet die Übertragungseinrichtung 60 die Leitung 113, um ein Signal SIG2P zu übertragen, und verwendet die Leitung 114, um ein Signal SIG2N zu übertragen. Die Signale SIG2P und SIG2N bilden ein Differenzsignal. Im Kommunikationssystem 2B führt die Übertragungseinrichtung 60 eine Verzerrungsoperation aus, wodurch sie die Signale SIG1P und SIG1N, und die Signale SIG2P und SIG2N, überträgt, wie bei der Übertragungseinrichtung 10 gemäß der ersten Ausführungsform.
Wie in 37C dargestellt, weist das Kommunikationssystem 2C die Übertragungseinrichtung 60 und eine Empfangseinrichtung 150 auf. Die Empfangseinrichtung 150 weist drei Eingangsanschlüsse TinA, TinB und TinC auf. Der Ausgangsanschluss Tout1 der Übertragungseinrichtung 60 und der Eingangsanschluss TinA der Empfangseinrichtung 150 sind durch die Leitung 121 miteinander verbunden; der Ausgangsanschluss Tout2 der Übertragungseinrichtung 60 und der Eingangsanschluss TinB der Empfangseinrichtung 150 sind durch die Leitung 122 miteinander verbunden; und der Ausgangsanschluss Tout3 der Übertragungseinrichtung 60 und der Eingangsanschluss TinC der Empfangseinrichtung 150 sind durch die Leitung 123 miteinander verbunden. Die jeweiligen charakteristischen Impedanzen der Leitungen 121 bis 123 betragen in diesem Beispiel ungefähr 50 [Ω]. Die Übertragungseinrichtung 60 verwendet die Leitung 121, um ein Signal SIGA zu übertragen, und verwendet die Leitung 122, um ein Signal SIGB zu übertragen, und verwendet die Leitung 123, um ein Signal SIGC zu übertragen. Die Signale SIGA, SIGB und SIGC bilden ein Dreiphasensignal.
38 stellt die jeweiligen Spannungen der Signale SIGA, SIGB und SIGC dar. Im Kommunikationssystem 2C verwendet die Übertragungseinrichtung 60 die drei Signale SIGA, SIGB und SIGC, um die sechs Symbole „+x“, „-x“, „+y“, „-y“, „+z“ und „-z“ zu übertragen. In einem Fall der Übertragung des Symbols „+x“ setzt die Übertragungseinrichtung 60 zum Beispiel das Signal SIGA auf eine Spannung mit hohem Pegel VH, und setzt das Signal SIGB auf eine Spannung mit niedrigem Pegel VL, und setzt das Signal SIGC auf eine Spannung mit mittlerem Pegel VM. In einem Fall der Übertragung des Symbols „-x“ setzt die Übertragungseinrichtung 60 das Signal SIGA auf eine Spannung mit niedrigem Pegel VL, und setzt das Signal SIGB auf eine Spannung mit hohem Pegel VH, und setzt das Signal SIGC auf eine Spannung mit mittlerem Pegel VM. In einem Fall der Übertragung des Symbols „+y“ setzt die Übertragungseinrichtung 60 das Signal SIGA auf eine Spannung mit mittlerem Pegel VM, und setzt das Signal SIGB auf eine Spannung mit hohem Pegel VH, und setzt das Signal SIGC auf eine Spannung mit niedrigem Pegel VL. In einem Fall der Übertragung des Symbols „-y“ setzt die Übertragungseinrichtung 60 das Signal SIGA auf eine Spannung mit mittlerem Pegel VM, und setzt das Signal SIGB auf eine Spannung mit niedrigem Pegel VL, und setzt das Signal SIGC auf eine Spannung mit hohem Pegel VH. In einem Fall der Übertragung des Symbols „+z“ setzt die Übertragungseinrichtung 60 das Signal SIGA auf eine Spannung mit niedrigem Pegel VL, und setzt das Signal SIGB auf eine Spannung mit mittlerem Pegel VM, und setzt das Signal SIGC auf eine Spannung mit hohem Pegel VH. In einem Fall der Übertragung des Symbols „-z“ setzt die Übertragungseinrichtung 60 das Signal SIGA auf eine Spannung mit hohem Pegel VH, und setzt das Signal SIGB auf eine Spannung mit mittlerem Pegel VM, und setzt das Signal SIGC auf eine Spannung mit niedrigem Pegel VL.
Die Übertragungseinrichtung 60 weist drei Betriebsmodi, MA, MB und MC auf. In einem Fall, in dem die Übertragungseinrichtung 60 auf das Kommunikationssystem 2A angewendet wird, arbeitet die Übertragungseinrichtung 60 im Betriebsmodus MA (Einphasenmodus); in einem Fall, in dem die Übertragungseinrichtung 60 auf das Kommunikationssystem 2B angewendet wird, arbeitet die Übertragungseinrichtung 60 im Betriebsmodus MB (Differentialmodus); in einem Fall, in dem die Übertragungseinrichtung 60 auf das Kommunikationssystem 2C angewendet wird, arbeitet die Übertragungseinrichtung 60 im Betriebsmodus MC (Dreiphasenmodus).
(Übertragungseinrichtung 60)
Die Übertragungseinrichtung 60 weist einen Prozessor 61 und einen Sender 62 auf, wie in 37A bis 37C dargestellt.
Der Prozessor 61 erzeugt Daten, die durch Ausführen eines vorher festgelegten Prozesses zu übertragen sind. Ferner wählt der Prozessor 61 einen der drei Betriebsmodi MA, MB und MC aus, und benachrichtigt den Sender 62 unter Verwendung eines Modussignals Smode über den ausgewählten Betriebsmodus. Insbesondere wählt der Prozessor 61 in einem Fall, in dem die Übertragungseinrichtung 60 auf das Kommunikationssystem 2A angewendet wird, den Betriebsmodus MA (Einphasenmodus) aus, und weist den Sender 62 unter Verwendung eines Modussignals Smode an, die Operation im Betriebsmodus MA auszuführen. Des Weiteren wählt der Sender 62 in einem Fall, in dem die Übertragungseinrichtung 60 auf das Kommunikationssystem 2B angewendet wird, den Betriebsmodus MB (Differentialmodus) aus, und weist den Sender 62 unter Verwendung eines Modussignals Smode an, die Operation im Betriebsmodus MB auszuführen. Des Weiteren wählt der Sender 62 in einem Fall, in dem die Übertragungseinrichtung 60 auf das Kommunikationssystem 2C angewendet wird, den Betriebsmodus MC (Dreiphasenmodus) aus, und weist den Sender 62 unter Verwendung eines Modussignals Smode an, die Operation im Betriebsmodus MC auszuführen.
Der Sender 62 überträgt durch den Prozessor 61 erzeugte Daten auf der Grundlage eines Modussignals Smode. Insbesondere überträgt der Sender 62 in einem Fall, in dem der durch das Modussignal Smode angezeigte Betriebsmodus der Betriebsmodus MA (Einphasenmodus) ist, durch den Prozessor 61 erzeugte Daten unter Verwendung der Signale SIG1 bis SIG4. Des Weiteren überträgt der Sender 62 in einem Fall, in dem der durch das Modussignal Smode angezeigte Betriebsmodus der Betriebsmodus MB ist, durch den Prozessor 61 erzeugte Daten unter Verwendung der Signale SIG1P und SIG1N, sowie der Signale SIG2P und SIG2N. Des Weiteren überträgt der Sender 62 in einem Fall, in dem der durch das Modussignal Smode angezeigte Betriebsmodus der Betriebsmodus MC ist, die durch den Prozessor 61 erzeugten Daten unter Verwendung der Signale SIGA, SIGB und SIGC.
39 stellt ein Konfigurationsbeispiel des Senders Sender 62 dar. Der Sender 62 weist Übertragungsschaltungseinheiten 62A und 62B und eine Steuerung 65 auf. 40A stellt ein Konfigurationsbeispiel der Übertragungsschaltungseinheit 62A dar, und 40B stellt ein Konfigurationsbeispiel der Übertragungsschaltungseinheit 62B dar. Die Übertragungsschaltungseinheit 62A weist vier Serialisierer 28 (Serialisierer 28A, 28B, 28C und 28D), vier Kodierer 29 (Kodierer 29A, 29B, 29C und 29D), vier Multiplexer 22 (die Multiplexer 22A, 22B, 22C und 22D), vier Selektoren 23 (die Selektoren 23A, 23B, 23C und 23D) und zwei Treiber 24 (die Treiber 24A und 24B) auf. Die Übertragungsschaltungseinheit 62B weist vier Serialisierer 28 (Serialisierer 28E, 28F, 28G und 28H), vier Kodierer 29 (Kodierer 29E, 29F, 29G und 29H), vier Multiplexer 22 (Multiplexer 22E, 22F, 22G und 22H), vier Selektoren 23 (die Selektoren 23E, 23F, 23G und 23H) und zwei Treiber 24 (die Treiber 24C und 24D) auf.
Der Serialisierer 28A (40A) serialisiert die Signale DI10, DI12, DI14 und DI16 auf der Grundlage der Taktsignale P0, P2, P4 und P6, wodurch er ein Signal S28A erzeugt, wie beim Serialisierer 21A gemäß der ersten Ausführungsform. Der Serialisierer 28B serialisiert die Signale DI20, DI22, DI24 und DI26 auf der Grundlage der Taktsignale P0, P2, P4 und P6, wodurch er ein Signal S28B erzeugt, wie beim Serialisierer 21B gemäß der ersten Ausführungsform. Der Serialisierer 28C serialisiert die Signale DI11, DI13, DI15 und DI17 auf der Grundlage der Taktsignale P1, P3, P5 und P7, wodurch er ein Signal S28C erzeugt, wie beim Serialisierer 21C gemäß der ersten Ausführungsform. Der Serialisierer 28D serialisiert die Signale DI21, DI23, DI25 und DI27 auf der Grundlage der Taktsignale P1, P3, P5 und P7, wodurch er ein Signal S28D erzeugt, wie beim Serialisierer 21D gemäß der ersten Ausführungsform. Ebenso serialisiert der Serialisierer 28E (40B) die Signale DI30, DI32, DI34 und DI36 auf der Grundlage der Taktsignale P0, P2, P4 und P6, wodurch er ein Signal S28E erzeugt. Der Serialisierer 28F serialisiert die Signale DI40, DI42, DI44 und DI46 auf der Grundlage der Taktsignale P0, P2, P4 und P6, wodurch er ein Signal S28F erzeugt. Der Serialisierer 28G serialisiert die Signale DI31, DI33, DI35 und DI37 auf der Grundlage der Taktsignale P1, P3, P5 und P7, wodurch er ein Signal S28G erzeugt. Der Serialisierer 28H serialisiert die Signale DI41, DI43, DI45 und DI47 auf der Grundlage der Taktsignale P1, P3, P5 und P7, wodurch er ein Signal S28H erzeugt. Die Serialisierer 28A bis 28H weisen dieselbe Konfiguration auf, wie der Serialisierer 21A (3) gemäß der ersten Ausführungsform.
41 stellt die entsprechenden Signalpfade der durch die Serialisierer 28A bis 28H erzeugten Signale S28A bis S28H dar. Der Serialisierer 28A liefert das Signal S28A zu den Kodierern 29A und 29B. Der Serialisierer 28B liefert das Signal S28B zu den Kodierern 29B und 29E. Der Serialisierer 28C liefert das Signal S28C zu den Kodierern 29C und 29D. Der Serialisierer 28D liefert das Signal S28D zu den Kodierern 29D und 29G. Der Serialisierer 28E liefert das Signal S28E zu den Kodierern 29A und 29E. Der Serialisierer 28F liefert das Signal S28F zum Kodierer 29F. Der Serialisierer 28G liefert das Signal S28G zu den Kodierern 29C und 29G. Der Serialisierer 28H liefert das Signal S28H zum Kodierer 29H.
Der Kodierer 29A (40A) erzeugt die Signale S29AP und S29AN auf der Grundlage der Signale S28A und S28E und eines Signals EN. Der Kodierer 29A weist die Eingangsanschlüsse in1, in2 und CEN, und die Ausgangsanschlüsse out1 und out2 auf. Der Eingangsanschluss in1 des Kodierers 29A wird mit dem Signal S28A gespeist, und der Eingangsanschluss in2 wird mit dem Signal S28E gespeist, und der Eingangsanschluss CEN wird mit dem Signal EN gespeist. Das Signal EN ist ein Signal, das in den Betriebsmodi MA und MB ein Signal mit niedrigem Pegel „0“, und im Betriebsmodus MC ein Signal mit hohem Pegel „1“ wird. Dann gibt der Kodierer 29A das Signal S29AP am Ausgangsanschluss out1 aus, und gibt das Signal S29AN am Ausgangsanschluss out2 aus.
Ebenso erzeugt der Kodierer 29B die Signale S29BP und S29BN auf der Grundlage der Signale S28B und S28A und eines Signals EN. Der Kodierer 29C erzeugt die Signale S29CP und S29CN auf der Grundlage der Signale S28C und S28G und eines Signals EN. Der Kodierer 29D erzeugt die Signale S29DP und S29DN auf der Grundlage der Signale S28D und S28C und eines Signals EN. Der Kodierer 29E (40B) erzeugt die Signale S29EP und S29EN auf der Grundlage der Signale S28E und S28B und eines Signals EN. Der Kodierer 29F erzeugt die Signale S29FP und S29FN auf der Grundlage des Signals S28F und eines Signals EN. Der Kodierer 29G erzeugt die Signale S29GP und S29GN auf der Grundlage der Signale S28G und S28D und eines Signals EN. Der Kodierer 29H erzeugt die Signale S29HP und S29HN auf der Grundlage des Signals S28H und eines Signals EN.
42 stellt ein Konfigurationsbeispiel des Kodierers 29 dar. Der Kodierer 29 weist einen Selektor 201, eine Exklusiv-ODER-Schaltung (EX-OR) 202 und UND-Schaltungen (UND) 203 und 204. In einem Fall, in dem das Signal EN am Eingangsanschluss CEN ein Signal mit niedrigem Pegel ist, wählt der Selektor 201 ein invertiertes Signal eines Signals am Eingangsanschluss in1 aus, und in einem Fall, in dem das Signal EN am Eingangsanschluss CEN ein Signal mit hohen Pegel ist, wählt er ein Signal am Eingangsanschluss in2 aus, und gibt das gewählte Signal aus. Die Exklusiv-ODER-Schaltung 202 findet eine exklusive logische Summe des Signals am Eingangsanschluss in1 und des Ausgangssignal des Selektors 201, und gibt deren Ergebnis aus. Die UND-Schaltung 203 findet ein logisches Produkt des Signals am Eingangsanschluss in1 und des Ausgangssignals der Exklusiv-ODER-Schaltung 202, und gibt dessen Ergebnis am Ausgangsanschluss out1 aus. Die UND-Schaltung 204 findet ein logisches Produkt des Ausgangssignals des Selektors 201 und des Ausgangssignals der Exklusive-ODER-Schaltung 202, und gibt dessen Ergebnis am Ausgangsanschluss out2 aus.
43 stellt ein Operationsbeispiel des Kodierers 29 dar. In den Betriebsmodi MA und MB wird das Signal EN am Eingangsanschluss CEN ein Signal mit niedrigem Pegel „0“. In diesem Fall gibt der Kodierer 29 dasselbe Signal wie das Signal am Eingangsanschluss in1 am Ausgangsanschluss out1 aus, und gibt ein invertiertes Signal des Signals am Eingangsanschluss in1 am Ausgangsanschluss out2 aus. Andererseits wird im Betriebsmodus MC das Signal EN am Eingangsanschluss CEN ein Signal mit hohem Pegel „1“. In diesem Fall, setzt der Kodierer 29 in einem Fall, in dem die Signale an den Eingangsanschlüssen in1 und in2 „1“ beziehungsweise „0“ sind, die Signale an den Ausgangsanschlüssen out1 und out2 auf „1“ beziehungsweise „0“; in einem Fall, in dem die Signale an den Eingangsanschlüssen in1 und in2 „0“ beziehungsweise „1“ sind, setzt der Kodierer 29 die Signale an den Ausgangsanschlüssen out1 und out2 auf „0“ beziehungsweise „1“; und in einem Fall, in dem die Signale an den Eingangsanschlüssen in1 und in2 dieselben sind, setzt der Kodierer 29 beide Signale an den Ausgangsanschlüssen out1 und out2 auf „0“.
Es sei daraufhingewiesen, dass in diesem Beispiel der Kodierer 29 ausgelegt ist, wie in 42 dargestellt, es ist jedoch nicht darauf beschränkt. Zum Beispiel kann ein Kodierer (ein Kodierer 127) so ausgelegt sein, wie in 44 dargestellt. Dieser Kodierer 127 weist eine ODER-Schaltung 221, invertierte UND-Schaltungen 222 und 223, und UND-Schaltungen 224 und 225 auf. Die ODER-Schaltung 221 findet eine logische Summe eines invertierten Signals EN am Eingangsanschluss CEN und das Signal am Eingangsanschluss in2, und gibt das Ergebnis aus. Die invertierte UND-Schaltung 222 findet ein invertiertes logisches Produkt des Signals am Eingangsanschluss in1, des Signals EN am Eingangsanschluss CEN, und des Ausgangssignals der ODER-Schaltung 221, und gibt das Ergebnis aus. Die invertierte UND-Schaltung 223 findet ein invertiertes logisches Produkt des Signals am Eingangsanschluss in1 und des Ausgangssignals der ODER-Schaltung 221, und gibt das Ergebnis aus. Die UND-Schaltung 224 findet ein logisches Produkt des Signals am Eingangsanschluss in1 und des Ausgangssignals der invertierten UND-Schaltung 222, und gibt dessen Ergebnis am Ausgangsanschluss out1 aus. Die UND-Schaltung 225 findet ein logisches Produkt des Ausgangssignals der ODER-Schaltung 221 und des Ausgangssignals der invertierten UND-Schaltung 223, und gibt das Ergebnis am Ausgangsanschluss out2 aus. Die Operation dieses Kodierers 127 ist dieselbe wie die Operation des Kodierers 29 (43).
Der Multiplexer 22A (40A) wählt abwechselnd eines der Signale S29AP und S29CP auf der Grundlage eines Taktsignals CLK aus, und gibt das ausgewählte Signal als ein Signal 22A aus, wie der Multiplexer 22A gemäß der ersten Ausführungsform. Der Multiplexer 22B wählt abwechselnd eines der Signale S29AN und S29CN auf der Grundlage eines Taktsignals CLK aus, und gibt das ausgewählte Signal als ein Signal 22B aus, wie der Multiplexer 22B gemäß der ersten Ausführungsform. Der Multiplexer 22C wählt abwechselnd eines der Signale S29BP und S29DP auf der Grundlage eines Taktsignals CLK aus, und gibt das ausgewählte Signal als ein Signal S22C aus, wie der Multiplexer 22C gemäß der ersten Ausführungsform. Der Multiplexer 22D wählt abwechselnd eines der Signale S29BN und S29DN auf der Grundlage eines Taktsignals CLK aus, und gibt das ausgewählte Signal als ein Signal S22D aus, wie der Multiplexer 22D gemäß der ersten Ausführungsform. Ebenso wählt der Multiplexer 22E (40B) abwechselnd eines der Signale S29EP und S29GP auf der Grundlage eines Taktsignals CLK aus, und gibt das ausgewählte Signal als ein Signal S22E aus. Der Multiplexer 22F wählt abwechselnd eines der Signale S29EN und S29GN auf der Grundlage eines Taktsignals CLK aus, und gibt das ausgewählte Signal als ein Signal S22F aus. Der Multiplexer 22G wählt abwechselnd eines der Signale S29FP und S29HP auf der Grundlage eines Taktsignals CLK aus, und gibt das ausgewählte Signal als ein Signal S22G aus. Der Multiplexer 22H wählt abwechselnd eines der Signale S29FN und S29HN auf der Grundlage eines Taktsignals CLK aus, und gibt das ausgewählte Signal als ein Signal S22H aus.
Auf der Grundlage eines Signals Ssel wählt der Selektor 23A (40A) das Signal S22A in einem Fall aus, in dem der Betriebsmodus der Betriebsmodus MA (Einphasenmodus) oder der Betriebsmodus MC (Dreiphasenmodus) ist, oder das Signal S22D in einem Fall, in dem der Betriebsmodus der Betriebsmodus MB (Differentialmodus) ist, und gibt das ausgewählte Signal als ein Signal S23A aus, wie der Selektor 23A gemäß der ersten Ausführungsform. Auf der Grundlage eines Signals Ssel wählt der Selektor 23B das Signal S22B in einem Fall aus, in dem der Betriebsmodus der Betriebsmodus MA oder der Betriebsmodus MC ist, oder das Signal S22C in einem Fall, in dem der Betriebsmodus der Betriebsmodus MB ist, und gibt das ausgewählte Signal als ein Signal S23B aus, wie der Selektor 23B gemäß der ersten Ausführungsform. Auf der Grundlage eines Signals Ssel wählt der Selektor 23C das Signal S22C in einem Fall aus, in dem der Betriebsmodus der Betriebsmodus MA oder der Betriebsmodus MC ist, oder das Signal S22B in einem Fall, in dem der Betriebsmodus der Betriebsmodus MB ist, und gibt das ausgewählte Signal als ein Signal S23C aus, wie der Selektor 23C gemäß der ersten Ausführungsform. Auf der Grundlage eines Signals Ssel wählt der Selektor 23D das Signal S22D in einem Fall aus, in dem der Betriebsmodus der Betriebsmodus MA oder der Betriebsmodus MC ist, oder das Signal S22A in einem Fall, in dem der Betriebsmodus der Betriebsmodus MB ist, und gibt das ausgewählte Signal als ein Signal S23D aus, wie der Selektor 23D gemäß der ersten Ausführungsform. Ebenso wählt auf der Grundlage eines Signals Ssel der Selektor 23E (40B) das Signal S22E in einem Fall aus, in dem der Betriebsmodus der Betriebsmodus MA oder der Betriebsmodus MC ist, oder das Signal S22H in einem Fall, in dem der Betriebsmodus der Betriebsmodus MB ist, und gibt das ausgewählte Signal als ein Signal S23E aus. Auf der Grundlage eines Signals Ssel wählt der Selektor 23F das Signal S22F in einem Fall aus, in dem der Betriebsmodus der Betriebsmodus MA oder der Betriebsmodus MC ist, oder das Signal S22G in einem Fall, in dem der Betriebsmodus der Betriebsmodus MB ist, und gibt das ausgewählte Signal als ein Signal S23F aus. Auf der Grundlage eines Signals Ssel wählt der Selektor 23G das Signal S22G in einem Fall aus, in dem der Betriebsmodus der Betriebsmodus MA oder der Betriebsmodus MC ist, oder das Signal S22F in einem Fall, in dem der Betriebsmodus der Betriebsmodus MB ist, und gibt das ausgewählte Signal als ein Signal S23G aus. Auf der Grundlage eines Signals Ssel wählt der Selektor 23H das Signal S22H in einem Fall aus, in dem der Betriebsmodus der Betriebsmodus MA oder der Betriebsmodus MC ist, oder das Signal S22E in einem Fall, in dem der Betriebsmodus der Betriebsmodus MB ist, und gibt das ausgewählte Signal als ein Signal S23H aus.
Der Treiber 24A (40A) stellt eine Spannung am Ausgangsanschluss Tout1 auf der Grundlage der Signale S22A, S22B, S23A und S23B und eines Signals CTL ein, wie der Treiber 24A gemäß der ersten Ausführungsform. Der Treiber 24B stellt eine Spannung am Ausgangsanschluss Tout2 auf der Grundlage der Signale S23C, S23D, S22C und S22D und des Signals CTL ein, wie der Treiber 24B gemäß der ersten Ausführungsform. Ebenso stellt der Treiber 24C (40B) eine Spannung am Ausgangsanschluss Tout3 auf der Grundlage der Signale S22E, S22F, S23E und S23F und eines Signals CTL ein. Der Treiber 24D stellt eine Spannung am Ausgangsanschluss Tout4 auf der Grundlage der Signale S23G, S23H, S22G und S22H und des Signals CTL ein.
Die Treiber 24C und 24D weisen dieselbe Konfiguration auf, wie die Treiber 24A und 24B (8). Der Treiber 24C weist M Teiltreiber CA (Teiltreiber CA1 bis CAM) und N Teiltreiber CB (Teiltreiber CB1 bis CBN) auf. Der Treiber 24D weist M Teiltreiber DA (Teiltreiber DA1 bis DAM) und N Teiltreiber DB (Teiltreiber DB1 bis DBN) auf.
Im Treiber 24C wird in jedem der Teiltreiber CA1 bis CAM das Gate des Transistors 92 mit dem Signal S22E gespeist, und die Senke ist mit dem anderen Ende des Widerstandselements 91 verbunden, und die Quelle ist mit der Senke des Transistors 93 und dem Ausgangsanschluss Tout3 verbunden. Das Gate des Transistors 93 wird mit dem Signal S22F gespeist, und die Senke ist mit der Quelle des Transistors 92 und dem Ausgangsanschluss Tout3 verbunden, und die Quelle ist mit einem Ende des Widerstandselements 94 verbunden. Ferner wird in jedem der Teiltreiber CB1 bis CBN das Gate des Transistors 92 mit dem Signal S23E gespeist, und die Senke ist mit dem anderen Ende des Widerstandselements 91 verbunden, und die Quelle ist mit der Senke des Transistors 93 und dem Ausgangsanschluss Tout3 verbunden. Das Gate des Transistors 93 wird mit dem Signal S23F gespeist, und die Senke ist mit der Quelle des Transistors 92 und dem Ausgangsanschluss Tout3 verbunden, und die Quelle ist mit einem Ende des Widerstandselements 94 verbunden.
Im Treiber 24D wird in jedem der Teiltreiber DA1 bis DAM das Gate des Transistors 92 mit dem Signal S23G gespeist, und die Senke ist mit dem anderen Ende des Widerstandselements 91 verbunden, und die Quelle ist mit der Senke des Transistors 93 und dem Ausgangsanschluss Tout4 verbunden. Das Gate des Transistors 93 wird mit dem Signal S23H gespeist, und die Senke ist mit der Quelle des Transistors 92 und dem Ausgangsanschluss Tout4 verbunden, und die Quelle ist mit einem Ende des Widerstandselements 94 verbunden. Ferner wird in jedem der Teiltreiber DB1 bis DBN das Gate des Transistors 92 mit dem Signal S22G gespeist, und die Senke ist mit dem anderen Ende des Widerstandselements 91 verbunden, und die Quelle ist mit der Senke des Transistors 93 und dem Ausgangsanschluss Tout4 verbunden. Das Gate des Transistors 93 wird mit dem Signal S22H gespeist, und die Senke ist mit der Quelle des Transistors 92 und dem Ausgangsanschluss Tout4 verbunden, und die Quelle ist mit einem Ende des Widerstandselements 94 verbunden.
Bei dieser Konfiguration werden zum Beispiel in einem Fall, in dem im Betriebsmodus MC die Signal S22A und S22B beide auf niedrigen Pegel gesetzt sind, die Signale S23A und 23B beide zu Signalen mit niedrigem Pegel. Daher gehen die Transistoren 92 und 93 in den Teiltreibern AA1 bis AAM und AB1 bis ABN des Treibers 24A in den Sperrzustand. Als ein Ergebnis setzt der Treiber 24A die Ausgangsimpedanz auf hohe Impedanz.
Die Steuerung 65 (39) erzeugt Taktsignale P0 bis P7 und CLK, und Signale EN, Ssel und CTL auf der Grundlage eines Modussignals Smode, das vom Prozessor 61 bereitgestellt wird.
(Empfangseinrichtung 130)
Die Empfangseinrichtung 130 weist Empfänger 131 und 134 und einen Prozessor 135 auf, wie in 37A dargestellt. Der Empfänger 131 empfängt ein Signal SIG1; der Empfänger 132 empfängt ein Signal SIG2; der Empfänger 133 empfängt ein Signal SIG3; und der Empfänger 134 empfängt ein Signal SIG4. Die Empfänger 131 bis 134 weisen dieselbe Konfiguration auf, wie der Empfänger 31 (9) gemäß der ersten Ausführungsform. Der Prozessor 135 führt einen vorher festgelegten Prozess auf der Grundlage der von den Empfängern 131 und 134 empfangenen Ergebnisse aus.
(Empfangseinrichtung 140)
Die Empfangseinrichtung 140 weist Empfänger 141 und 142 und einen Prozessor 143 auf, wie in 37B dargestellt. Der Empfänger 141 empfängt Signale SIG1P und SIG1N; und der Empfänger 142 empfängt Signale SIG2P und SIG2N. Die Empfänger 141 bis 142 weisen dieselbe Konfiguration auf, wie der Empfänger 41 ( 10) gemäß der ersten Ausführungsform. Der Prozessor 143 führt einen vorher festgelegten Prozess auf der Grundlage der von den Empfängern 141 und 142 empfangenen Ergebnisse aus.
(Empfangseinrichtung 150)
Die Empfangseinrichtung 150 weist einen Empfänger 151 und einen Prozessor 152 auf, wie in 37C dargestellt.
The Empfänger 151 empfängt Signal SIGA, SIGB und SIGC.
45 stellt ein Konfigurationsbeispiel des Empfängers 151 dar. Der Empfänger 151 weist Widerstandselemente 154 bis 156 und Verstärker 157 bis 159 auf.
Die Widerstandselemente 154 bis 156 dienen als ein Abschlusswiderstand im Kommunikationssystem 2C. Ein Ende des Widerstandselements 154 ist mit dem Eingangsanschluss TinA, einem positiven Eingangsanschluss des Verstärkers 157 und einem negativen Eingangsanschluss des Verstärkers 159 verbunden, und das andere Ende ist mit den anderen Enden der Widerstandselemente 155 und 156 verbunden. Ein Ende des Widerstandselements 155 ist mit dem Eingangsanschluss TinB, einem positiven Eingangsanschluss des Verstärkers 158 und einem negativen Eingangsanschluss des Verstärkers 157 verbunden, und das andere Ende ist mit den anderen Enden der Widerstandselemente 154 und 156 verbunden. Ein Ende des Widerstandselements 156 ist mit dem Eingangsanschluss TinC, einem positiven Eingangsanschluss des Verstärkers 159 und einem negativen Eingangsanschluss des Verstärkers 158 verbunden, und das andere Ende ist mit den anderen Enden der Widerstandselemente 154 und 155 verbunden. Die jeweiligen Widerstandswerte der Widerstandselemente 154 bis 156 betragen in diesem Beispiel ungefähr 50 [Ω].
Der positive Eingangsanschluss des Verstärkers 157 ist mit dem negativen Eingangsanschluss des Verstärkers 159, einem Ende des Widerstandselements 154 und dem Eingangsanschluss TinA verbunden, und der negative Eingangsanschluss ist mit dem positiven Eingangsanschluss des Verstärkers 158, einem Ende des Widerstandselements 155 und dem Eingangsanschluss TinB verbunden. Der positive Eingangsanschluss des Verstärkers 158 ist mit dem negativen Eingangsanschluss des Verstärkers 157, einem Ende des Widerstandselements 155 und dem Eingangsanschluss TinB verbunden, und der negative Eingangsanschluss ist mit dem positiven Eingangsanschluss des Verstärkers 159, einem Ende des Widerstandselements 156 und dem Eingangsanschluss TinC verbunden. Der positive Eingangsanschluss des Verstärkers 159 ist mit dem negativen Eingangsanschluss des Verstärkers 158, einem Ende des Widerstandselements 156 und dem Eingangsanschluss TinC verbunden, und der negative Eingangsanschluss ist mit dem positiven Eingangsanschluss des Verstärkers 157, einem Ende des Widerstandselements 154 und dem Eingangsanschluss TinA verbunden. Ferner liefern die Verstärker 157 bis 159 ihr Ausgangssignal an den Prozessor 152.
46 stellt ein Operationsbeispiel des Empfängers 151 dar. In diesem Beispiel ist ein Signal SIGA die Spannung mit hohem Pegel VH, und ein Signal SIGB ist die Spannung mit niedrigem Pegel VL. In diesem Fall fließt ein Strom Iin in den Eingangsanschluss TinA, das Widerstandselement 154, das Widerstandselement 155 und den Eingangsanschluss TinB, und zwar in dieser Reihenfolge. Als ein Ergebnis wird ein Signal SIGC am Eingangsanschluss TinC zur Spannung mit mittlerem Pegel VM. Ferner wird der positive Eingangsanschluss des Verstärkers 157 mit der Spannung mit hohem Pegel VH gespeist, und der negative Eingangsanschluss wird mit der Spannung mit niedrigem Pegel VL gespeist, und dann gibt der Verstärker 157 „1“ aus. Ferner wird der positive Eingangsanschluss des Verstärkers 158 mit der Spannung mit niedrigem Pegel VL gespeist, und der negative Eingangsanschluss wird mit der Spannung mit mittlerem Pegel VM gespeist, und dann gibt der Verstärker 158 „0“ aus. Ferner wird der positive Eingangsanschluss des Verstärkers 159 mit der Spannung mit mittlerem Pegel VM gespeist, und der negative Eingangsanschluss wird mit der Spannung mit hohem Pegel VH gespeist, und dann gibt der Verstärker 159 „0“ aus.
Der Prozessor 152 führt einen vorher festgelegten Prozess auf der Grundlage eines vom Empfänger 151 empfangenen Ergebnissees aus.
Somit entsprechen die mehreren Kodierer 29A bis 29H einem spezifischen Beispiel einer „Kodierereinheit“ in der vorliegenden Offenbarung. Die mehreren Serialisierer 28A bis 28H entsprechen einem spezifischen Beispiel einer „Serialisierereinheit“ in der vorliegenden Offenbarung. Der Betriebsmodus MC entspricht einem spezifischen Beispiel eines „dritten Betriebsmodus“ in der vorliegenden Offenbarung.
(Betriebsmodus MA)
In einem Fall, in dem die Übertragungseinrichtung 60 auf das Kommunikationssystem 2A angewendet wird (37A), arbeitet die Übertragungseinrichtung 60 im Betriebsmodus MA (Einphasenmodus). Im Betriebsmodus MA überträgt die Übertragungseinrichtung 60 Daten zur Empfangseinrichtung 130 durch Verwendung der Signale SIG1 bis SIG4.
Der Prozessor 61 erzeugt die Signale DI10 bis DI17, DI20 bis DI27, DI30 bis DI37 und DI40 bis DI47. Hier umfasst das Signal DI10 zum Beispiel die Signale DI10P und DI10N. Ferner leitet der Prozessor 61 die Signale DI10, DI12, DI14 und DI16 zum Serialisierer 28A und die Signale DI11, DI13, DI15 und DI17 zum Serialisierer 28C. Ferner leitet der Prozessor 61 die Signale DI20, DI22, DI24 und DI26 zum Serialisierer 28B und die Signale DI21, DI23, DI25 und DI27 zum Serialisierer 28D. Darüber hinaus leitet der Prozessor 61 die Signale DI30, DI32, DI34 und DI36 zum Serialisierer 28E und die Signale DI31, DI33, DI35 und DI37 zum Serialisierer 28G. Ferner leitet der Prozessor 61 die Signale DI40, DI42, DI44 und DI46 zum Serialisierer 28F und die Signale DI41, DI43, DI45 und DI47 zum Serialisierer 28H. Die Operationen der Serialisierer 28A bis 28H sind dieselben, wie im Fall der ersten Ausführungsform.
Im Betriebsmodus MA setzt die Steuerung 65 ein Signal EN auf niedrigen Pegel „0“ auf der Grundlage eines Modussignals Smode. Dementsprechend, wie in 43 dargestellt, gibt jeder der Kodierer 29 dasselbe Signal wie ein Signal am Eingangsanschluss in1 am Ausgangsanschluss out1 aus, und gibt ein invertiertes Signal des Signals am Eingangsanschluss in1 am Ausgangsanschluss out2 aus. Konkret gibt zum Beispiel der Kodierer 29A dasselbe Signal wie das Signal S28A als ein Signal S29AP aus, und gibt ein invertiertes Signal des Signals S28A als ein Signal S29AN aus. Dasselbe gilt für die Kodierer 29B bis 29H. Die Operationen der Multiplexer 22A bis 22H, der Selektoren 23A bis 23H und der Treiber 24A bis 24D sind dieselben, wie bei der ersten Ausführungsform.
Auf diese Weise überträgt im Betriebsmodus MA die Übertragungseinrichtung 60 Daten zur Empfangseinrichtung 130 durch Verwendung der Signale SIG1 bis SIG4, wie bei der Übertragungseinrichtung 10 gemäß der ersten Ausführungsform.
(Betriebsmodus MB)
In einem Fall, in dem die Übertragungseinrichtung 60 auf das Kommunikationssystem 2B angewendet wird (37B), arbeitet die Übertragungseinrichtung 60 im Betriebsmodus MB (Differentialmodus). Im Betriebsmodus MB überträgt die Übertragungseinrichtung 60 Daten zur Empfangseinrichtung 140 durch Verwendung der Signale SIG1P und SIG1N und der Signale SIG2P und SIG2N.
Auf dieselbe Weise wie im Betriebsmodus MA erzeugt der Prozessor 61 Signale DI10 bis DI17, DI20 bis DI27, DI30 bis DI37 und DI40 bis DI47, und leitet diese Signale zu den Serialisierern 28A bis 28H. Die Operationen der Serialisierer 28A bis 28H sind dieselben, wie im Fall der ersten Ausführungsform.
Im Betriebsmodus MB setzt die Steuerung 65 ein Signal EN auf niedrigen Pegel „0“ auf der Grundlage eines Modussignals Smode. Dementsprechend, wie in 43 dargestellt, gibt jeder der Kodierer 29 dasselbe Signal wie ein Signal am Eingangsanschluss in1 am Ausgangsanschluss out1 aus, und gibt ein invertiertes Signal des Signals am Eingangsanschluss in1 am Ausgangsanschluss out2 aus. Konkret gibt zum Beispiel der Kodierer 29A dasselbe Signal wie das Signal S28A als ein Signal S29AP aus, und gibt ein invertiertes Signal des Signals S28A als ein Signal S29AN aus. Dasselbe gilt für die Kodierer 29B bis 29H. Die Operationen der Multiplexer 22A bis 22H, der Selektoren 23A bis 23H und der Treiber 24A bis 24D sind dieselben, wie bei der ersten Ausführungsform.
Auf diese Weise überträgt im Betriebsmodus MB die Übertragungseinrichtung 60 Daten zur Empfangseinrichtung 140 durch Verwendung der Signale SIG1P und SIG1N und der Signale SIG2P und SIG2N, wie bei der Übertragungseinrichtung 10 gemäß der ersten Ausführungsform.
(Betriebsmodus MC)
In einem Fall, in dem die Übertragungseinrichtung 60 auf das Kommunikationssystem 2C angewendet wird (37C), arbeitet die Übertragungseinrichtung 60 im Betriebsmodus MC (Dreiphasenmodus). Im Betriebsmodus MC überträgt die Übertragungseinrichtung 60 Daten zur Empfangseinrichtung 150 durch Verwendung der Signale SIGA bis SIGC.
Im Betriebsmodus MC erzeugt der Prozessor 61 die Signale DI10 bis DI17, DI20 bis DI27 und DI30 bis DI37. Hier umfasst das Signal DI10 zum Beispiel die Signale DI10P und DI10N. Ferner leitet der Prozessor 61 die Signale DI10, DI12, DI14 und DI16 zum Serialisierer 28A und die Signale DI11, DI13, DI15 und DI17 zum Serialisierer 28C. Ferner leitet der Prozessor 61 die Signale DI20, DI22, DI24 und DI26 zum Serialisierer 28B und die Signale DI21, DI23, DI25 und DI27 zum Serialisierer 28D. Darüber hinaus leitet der Prozessor 61 die Signale DI30, DI32, DI34 und DI36 zum Serialisierer 28E und die Signale DI31, DI33, DI35 und DI37 zum Serialisierer 28G. Die Operationen der Serialisierer 28A bis 28H sind dieselben, wie im Fall der Betriebsmodi MA und MB.
Im Betriebsmodus MC setzt die Steuerung 65 ein Signal EN auf hohen Pegel „1“ auf der Grundlage eines Modussignals Smode. Folglich arbeitet jeder der Kodierer 29 wie in 43 dargestellt. Konkret setzt zum Beispiel in einem Fall, in dem die Signale S28A und S28E „1“ bzw. „0“ sind, der Kodierer 29A das Signal S29AP auf „1 “ und das Signal S29AN auf „0“; in einem Fall, in dem die Signale S28A und S28E „0“ bzw. „1“ sind, setzt der Kodierer 29A das Signal S29AP auf „0“ und das Signal S29AN auf „1 “; und in einem Fall, in dem die Signale S28A und S28E dieselben sind, setzt der Kodierer 29A sowohl das Signal S29AP als auch das S29AN auf „0“. Dasselbe gilt für die Kodierer 29B bis 29H.
47A und 47B stellen den Fluss von Signalen im Betriebsmodus MC dar. In 47A zeigen dicke ausgezogene Linien den Fluss von Signalen in Bezug auf ein Signal SIGA, und dicke gestrichelte Linien zeigen den Fluss von Signalen in Bezug auf ein Signal SIGB. In 47B zeigen dicke strichpunktierte Linien den Fluss von Signalen in Bezug auf ein Signal SIGC.
Der Multiplexer 22A (47A) wählt abwechselnd eines der Signale S29AP und S29CP auf der Grundlage eines Taktsignals CLK aus, und gibt das ausgewählte Signal als ein Signal S22A aus. Der Multiplexer 22B wählt abwechselnd eines der Signale S29AN und S29CN auf der Grundlage eines Taktsignals CLK aus, und gibt das ausgewählte Signal als ein Signal S22B aus. Auf der Grundlage eines Signals Ssel wählt der Selektor 23A im Betriebsmodus MC das Signal S22A aus, und gibt das ausgewählte Signal S22A als ein Signal S23A aus. Auf der Grundlage eines Signals Ssel wählt der Selektor 23B im Betriebsmodus MC das Signal S22B aus, und gibt das ausgewählte Signal S22B als ein Signal S23B aus. Als ein Ergebnis arbeitet der Treiber 24A auf der Grundlage der Signale S22A und S22B.
Ebenso wählt der Multiplexer 22C abwechselnd eines der Signale S29BP und S29DP auf der Grundlage eines Taktsignals CLK aus, und gibt das ausgewählte Signal als ein Signal S22C aus. Der Multiplexer 22D wählt abwechselnd eines der Signale S29BN und S29DN auf der Grundlage eines Taktsignals CLK aus, und gibt das ausgewählte Signal als ein Signal S22D aus. Auf der Grundlage eines Signals Ssel wählt der Selektor 23C im Betriebsmodus MC das Signal S22C aus, und gibt das ausgewählte Signal S22C als ein Signal S23C aus. Auf der Grundlage eines Signals Ssel wählt der Selektor 23D im Betriebsmodus MC das Signal S22D aus, und gibt das ausgewählte Signal S22D als ein Signal S23D aus. Als ein Ergebnis arbeitet der Treiber 24B auf der Grundlage der Signale S22C und S22D.
Ebenso wählt der Multiplexer 22E (47B) abwechselnd eines der Signale S29EP und S29GP auf der Grundlage eines Taktsignals CLK aus, und gibt das ausgewählte Signal als ein Signal S22E aus. Der Multiplexer 22F wählt abwechselnd eines der Signale S29EN und S29GN auf der Grundlage eines Taktsignals CLK aus, und gibt das ausgewählte Signal als ein Signal S22F aus. Auf der Grundlage eines Signals Ssel wählt der Selektor 23E im Betriebsmodus MC das Signal S22E aus, und gibt das ausgewählte Signal S22E als ein Signal S23E aus. Auf der Grundlage eines Signals Ssel wählt der Selektor 23F im Betriebsmodus MC das Signal S22F aus, und gibt das ausgewählte Signal S22F als ein Signal S23F aus. Als ein Ergebnis arbeitet der Treiber 24C auf der Grundlage der Signale S22E und S22F.
48 stellt ein Operationsbeispiel des Senders 62 im Betriebsmodus MC dar. 49A und 49B stellen den Fluss von Signalen bei einem bestimmten Schaltzustand im Betriebsmodus MC dar. In den Beispielen der 49A und 49B wählt der Multiplexer 22A das Signal S29AP; der Multiplexer 22B wählt das Signal S29AN; der Multiplexer 22C wählt das Signal S29BP; der Multiplexer 22D wählt das Signal S29BN; der Multiplexer 22E wählt das Signal S29EP; und der Multiplexer 22F wählt das Signal S29EN.
Der Kodierer 29A (49A) erzeugt die Signale S29AP und S29AN auf der Grundlage der Signale S28A und S28E und eines Signals EN. Der Kodierer 29B erzeugt die Signale S29BP und S29BN auf der Grundlage der Signale S28C und S28A und eines Signals EN. Der Kodierer 29E (49B) erzeugt die Signale S29EP und S29EN auf der Grundlage der Signale S28E und S28B und eines Signals EN.
Zum Beispiel in einem Fall, in dem die Signale S28A, S28B und S28E „1“, „0“ bzw. „0“ sind, wie in 43 dargestellt, setzt der Kodierer 29A die Signale S29AP und S29AN auf„ 1" bzw. „0“, der Kodierer 29B setzt die Signale S29BP und S29BN auf „0“ bzw. „1“; und der Kodierer 29E setzt die Signale S29EP und S29EN auf „0“ bzw. „0“. A1 ein Ergebnis, wie in 48 dargestellt, wird das Ausgangssignal S22A des Multiplexers 22A „1“; das Ausgangssignal S22B des Multiplexers 22B wird „0“; das Ausgangssignal S22C des Multiplexers 22C wird „0“; das Ausgangssignal S22D des Multiplexers 22D wird „1“; das Ausgangssignal S22E des Multiplexers 22E wird „0“; und das Ausgangssignal S22F des Multiplexers 22F wird „0“.
Zu diesem Zeitpunkt schalten im Treiber 24A (49A) die Transistoren 92 in den Teiltreibern AA1 bis AAM und AB1 bis ABN auf Durchlass, und die Transistoren 93 in den Teiltreibern AA1 bis AAM und AB1 bis ABN in den Sperrzustand. Als ein Ergebnis setzt der Treiber 24A die Spannung am Ausgangsanschluss Tout1 auf eine Spannung mit hohem Pegel VH und die Ausgangsimpedanz auf ungefähr 50 [Ω].
Ferner schalten im Treiber 24B die Transistoren 93 in den Teiltreibern BA1 bis BAM und BB1 bis BBN auf Durchlass, und die Transistoren 92 in den Teiltreibern BA1 bis BAM und BB1 bis BBN in den Sperrzustand. Als ein Ergebnis setzt der Treiber 24B die Spannung am Ausgangsanschluss Tout2 auf eine Spannung mit niedrigem Pegel VL und die Ausgangsimpedanz auf ungefähr 50 [Ω].
Darüber hinaus schalten im Treiber 24C (49B) die Transistoren 92 und 93 in den Teiltreibern CA1 bis CAM und CB1 bis CBN in den Sperrzustand. Als ein Ergebnis setzt der Treiber 24C die Ausgangsimpedanz auf hohe Impedanz. Zu diesem Zeitpunkt wird im Empfänger 151 der Empfangseinrichtung 150 die Spannung am Eingangsanschluss TinC zur Spannung mit mittlerem Pegel VM, wie in 46 dargestellt.
Auf diese Weise setzt der Sender 62 das Signal SIGA auf die Spannung mit hohem Pegel VH, das Signal SIGB auf die Spannung mit niedrigem Pegel VL, und das Signal SIGC auf die Spannung mit mittlerem Pegel VM. Als ein Ergebnis überträgt die Übertragungseinrichtung 60 das Symbol „+x“ zur Empfangseinrichtung 150. Es sei darauf hingewiesen, dass in diesem Beispiel ein Fall beschrieben ist, in dem die Übertragungseinrichtung 60 das Symbol „+x“ überträgt; dasselbe gilt jedoch auf für den Fall einer Übertragung anderer Symbole.
Auf diese Weise übertragt im Betriebsmodus MC die Übertragungseinrichtung 60 Daten zur Empfangseinrichtung 150 durch Verwendung der Signale SIGA, SIGB und SIGC.
Wie oben beschrieben sind in der vorliegenden Ausführungsform die drei Betriebsmodi MA, MB und MC bereitgestellt, wodurch es möglich ist, Daten unter Verwendung eines Einphasensignals, eines Differenzsignals oder eines Dreiphasensignals zu einer Empfangseinrichtung zu übertragen; daher ist es möglich, verschiedene Schnittstellen umzusetzen.
[Modifikationsbeispiel 2-1]
In der oben beschriebenen Ausführungsform sind die Selektoren 29 in der vorausgehenden Stufe der Multiplexer 22 bereitgestellt; sie ist jedoch nicht darauf beschränkt. Stattdessen können die Kodierer zum Beispiel in der nachfolgenden Stufe der Multiplexer 22 bereitgestellt sein. Dieses Modifikationsbeispiel ist im Folgenden ausführlich beschrieben.
50A und 50B stellen jeweils Konfigurationsbeispiele der Übertragungsschaltungseinheiten 63A und 63B eines Senders 63 gemäß dem vorliegenden Modifikationsbeispiel dar. Die Übertragungsschaltungseinheit 63A weist vier Serialisierer 21 (die Serialisierer 21A, 21B, 21C und 21D), vier Multiplexer 22 (die Multiplexer 22A, 22B, 22C und 22D), vier Kodierer 64 (Kodierer 64A, 64B, 64C und 64D), vier Selektoren 23 (die Selektoren 23A, 23B, 23C und 23D) und zwei Treiber 24 (die Treiber 24A und 24B) auf. Die Übertragungsschaltungseinheit 63B weist vier Serialisierer 21 (die Serialisierer 21E, 21F, 21G und 21H), vier Multiplexer 22 (die Multiplexer 22E, 22F, 22G und 22H), vier Kodierer 64 (Kodierer 64E, 64F, 64G und 64H), vier Selektoren 23 (die Selektoren 23E, 23F, 23G und 23H) und zwei Treiber 24 (die Treiber 24C und 24D) auf.
51 stellt die entsprechenden Signalpfade der durch die Multiplexer 22A bis 22H erzeugten Signale S22A bis S22H dar. Der Multiplexer 22A liefert das Signal S22A zu den Kodierern 64A und 64C. Der Multiplexer 22B liefert das Signal S22B zu den Kodierern 64B und 64D. Der Multiplexer 22C liefert das Signal S22C zu den Kodierern 64C und 64E. Der Multiplexer 22D liefert das Signal S22D zu den Kodierern 64D und 64F. Der Multiplexer 22E liefert das Signal S22E zu den Kodierern 64A und 64E. Der Multiplexer 22F liefert das Signal S22F zu den Kodierern 64B und 64F. Der Multiplexer 22G liefert das Signal S22G zum Kodierer 64G. Der Multiplexer 22H liefert das Signal S22H zum Kodierer 64H.
Der Kodierer 64A (50A) erzeugt ein Signal S64A auf der Grundlage der Signale S22A und S22E und eines Signals EN. Der Kodierer 64A weist die Eingangsanschlüsse in1, in2 und CEN, und den Ausgangsanschluss out1 auf. Der Eingangsanschluss in1 des Kodierers 64A wird mit dem Signal S22A gespeist, und der Eingangsanschluss in2 wird mit dem Signal S22E gespeist, und der Eingangsanschluss CEN wird mit dem Signal EN gespeist. Dann gibt der Kodierer 64A das Signal S64A am Ausgangsanschluss out1 aus.
Ebenso erzeugt der Kodierer 64B ein Signal S64B auf der Grundlage der Signale S22B und S22F und eines Signals EN. Der Kodierer 64C erzeugt ein Signal S64C auf der Grundlage der Signale S22C und S22A und eines Signals EN. Der Kodierer 64D erzeugt ein Signal S64D auf der Grundlage der Signale S22D und S22B und eines Signals EN. Der Kodierer 64E (50B) erzeugt ein Signal S64E auf der Grundlage der Signale S22E und S22C und eines Signals EN. Der Kodierer 64F erzeugt ein Signal S64F auf der Grundlage der Signale S22F und S22D und eines Signals EN. Der Kodierer 64G erzeugt ein Signal S64G auf der Grundlage des Signals S22G und eines Signals EN. Der Kodierer 64H erzeugt ein Signal S64H auf der Grundlage des Signals S22H und eines Signals EN.
52 stellt ein Konfigurationsbeispiel des Kodierers 64 dar. Der Kodierer 64 weist einen Selektor 205, eine Exklusiv-ODER-Schaltung 206 und eine UND-Schaltung 207 auf. In einem Fall, in dem das Signal EN am Eingangsanschluss CEN ein Signal mit niedrigem Pegel ist, wählt der Selektor 205 ein invertiertes Signal eines Signals am Eingangsanschluss in1 aus, und in einem Fall, in dem das Signal EN am Eingangsanschluss CEN ein Signal mit hohen Pegel ist, wählt er ein Signal am Eingangsanschluss in2 aus, und gibt das gewählte Signal aus. Die Exklusiv-ODER-Schaltung 206 findet eine exklusive logische Summe des Signals am Eingangsanschluss in1 und des Ausgangssignals des Selektors 205, und gibt deren Ergebnis aus. Die UND-Schaltung 207 findet ein logisches Produkt des Signals am Eingangsanschluss in1 und des Ausgangssignals der EXKLUSIV-ODER-Schaltung 206, und gibt dessen Ergebnis am Ausgangsanschluss out1 aus.
53 stellt ein Operationsbeispiel des Kodierers 64 dar. In den Betriebsmodi MA und MB wird das Signal EN am Eingangsanschluss CEN ein Signal mit niedrigem Pegel „0“. In diesem Fall gibt der Kodierer 64 dasselbe Signal, wie das Signal am Eingangsanschluss in1, am Ausgangsanschluss out1 aus. Andererseits wird im Betriebsmodus MC das Signal EN am Eingangsanschluss CEN ein Signal mit hohem Pegel „1“. In diesem Fall, in einem Fall, in dem die Signale an den Eingangsanschlüssen in1 und in2 „1“ bzw. „0“ sind, setzt der Kodierer 64 die Signale am Ausgangsanschluss out1 auf hohen Pegel „1“; in anderen Fällen setzt der Kodierer 64 das Signal am Ausgangsanschluss out1 auf niedrigen Pegel „0“.
Es sei darauf hingewiesen, dass in diesem Beispiel der Kodierer 64 dafür ausgelegt ist, wie in 52 dargestellt, es ist jedoch nicht darauf beschränkt. Zum Beispiel kann ein Kodierer (ein Kodierer 129) so ausgelegt sein, wie in 54 dargestellt. Dieser Kodierer 129 weist eine invertierte AND-Schaltung 226 und eine AND-Schaltung 227 auf. Die invertierte UND-Schaltung 226 findet ein invertiertes logisches Produkt des Signals am Eingangsanschluss in1, des Signals EN am Eingangsanschluss CEN, und des Signals am Ausgangsanschluss in2, und gibt das Ergebnis aus. Die UND-Schaltung 227 findet ein logisches Produkt des Signals am Eingangsanschluss in1 und des Ausgangssignals der invertierten UND-Schaltung 226, und gibt dessen Ergebnis am Ausgangsanschluss out1 aus. Die Operation dieses Kodierers 127 ist dieselbe, wie die Operation des Kodierers 64 (53).
Somit entsprechen die Kodierer 64A bis 64H einem spezifischen Beispiel einer „Kodierereinheit“ in der vorliegenden Offenbarung.
Auf der Grundlage eines Signals Ssel wählt der Selektor 23A (50A) das Signal S64A in einem Fall aus, in dem der Betriebsmodus der Betriebsmodus MA (Einphasenmodus) oder der Betriebsmodus MC (Dreiphasenmodus) ist, oder das Signal S64D in einem Fall, in dem der Betriebsmodus der Betriebsmodus MB (Differentialmodus) ist, und gibt das ausgewählte Signal als ein Signal S23A aus. Auf der Grundlage eines Signals Ssel wählt der Selektor 23B das Signal S64B in einem Fall aus, in dem der Betriebsmodus der Betriebsmodus MA oder der Betriebsmodus MC ist, oder das Signal S64C in einem Fall, in dem der Betriebsmodus der Betriebsmodus MB ist, und gibt das ausgewählte Signal als ein Signal S23B aus. Auf der Grundlage eines Signals Ssel wählt der Selektor 23C das Signal S64C in einem Fall aus, in dem der Betriebsmodus der Betriebsmodus MA oder der Betriebsmodus MC ist, oder das Signal S64B in einem Fall, in dem der Betriebsmodus der Betriebsmodus MB ist, und gibt das ausgewählte Signal als ein Signal S23C aus. Auf der Grundlage eines Signals Ssel wählt der Selektor 23D das Signal S64D in einem Fall aus, in dem der Betriebsmodus der Betriebsmodus MA oder der Betriebsmodus MC ist, oder das Signal S64A in einem Fall, in dem der Betriebsmodus der Betriebsmodus MB ist, und gibt das ausgewählte Signal als ein Signal S23D aus. Auf der Grundlage eines Signals Ssel wählt der Selektor 23E (50B) das Signal S64E in einem Fall aus, in dem der Betriebsmodus der Betriebsmodus MA oder der Betriebsmodus MC ist, oder das Signal S64H in einem Fall, in dem der Betriebsmodus der Betriebsmodus MB ist, und gibt das ausgewählte Signal als ein Signal S23E aus. Auf der Grundlage eines Signals Ssel wählt der Selektor 23F das Signal S64F in einem Fall aus, in dem der Betriebsmodus der Betriebsmodus MA oder der Betriebsmodus MC ist, oder das Signal S64G in einem Fall, in dem der Betriebsmodus der Betriebsmodus MB ist, und gibt das ausgewählte Signal als ein Signal S23F aus. Auf der Grundlage eines Signals Ssel wählt der Selektor 23G das Signal S64G in einem Fall aus, in dem der Betriebsmodus der Betriebsmodus MA oder der Betriebsmodus MC ist, oder das Signal S64F in einem Fall, in dem der Betriebsmodus der Betriebsmodus MB ist, und gibt das ausgewählte Signal als ein Signal S23G aus. Auf der Grundlage eines Signals Ssel wählt der Selektor 23H das Signal S64H in einem Fall aus, in dem der Betriebsmodus der Betriebsmodus MA oder der Betriebsmodus MC ist, oder das Signal S64E in einem Fall, in dem der Betriebsmodus der Betriebsmodus MB ist, und gibt das ausgewählte Signal als ein Signal S23H aus.
Der Treiber 24A (50A) setzt eine Spannung am Ausgangsanschluss Tout1 auf der Grundlage der Signale S64A, S64B, S23A und S23B und eines Signals CTL. Der Treiber 24B stellt eine Spannung am Ausgangsanschluss Tout2 auf der Grundlage der Signale S23C, S23D, S64C und S64D und eines Signals CTL ein. Der Treiber 24C (50B) setzt eine Spannung am Ausgangsanschluss Tout3 auf der Grundlage der Signale S64E, S64F, S23E und S23F und eines Signals CTL. Der Treiber 24D stellt eine Spannung am Ausgangsanschluss Tout4 auf der Grundlage der Signale S23G, S23H, S64G und S64H und eines Signals CTL ein.
Zum Beispiel setzt der Kodierer 64A in einem Fall, in dem die Signale S22A, S22B, S22C, S22D, S22E und S22F „1“, „0“, „0“, „1“, „0“ bzw. „1“ sind, wie in 53 dargestellt, das Signal S64A auf „1“; der Kodierer 64B setzt das Signal S64B auf „0“; der Kodierer 64C setzt das Signal S64C auf „0“; der Kodierer 64D setzt das Signal S64D auf „1“; der Kodierer 64E setzt das Signal S64E auf „0“; und der Kodierer 64F setzt das Signal S64F auf „0“.
Zu diesem Zeitpunkt schalten im Treiber 24A (50A) die Transistoren 92 in den Teiltreibern AA1 bis AAM und AB1 bis ABN auf Durchlass, und die Transistoren 93 in den Teiltreibern AA1 bis AAM und AB1 bis ABN in den Sperrzustand. Als ein Ergebnis setzt der Treiber 24A die Spannung am Ausgangsanschluss Tout1 auf eine Spannung mit hohem Pegel VH und die Ausgangsimpedanz auf ungefähr 50 [Ω].
Ferner schalten im Treiber 24B die Transistoren 93 in den Teiltreibern BA1 bis BAM und BB1 bis BBN auf Durchlass, und die Transistoren 92 in den Teiltreibern BA1 bis BAM und BB1 bis BBN in den Sperrzustand. Als ein Ergebnis setzt der Treiber 24B die Spannung am Ausgangsanschluss Tout2 auf eine Spannung mit niedrigem Pegel VL und die Ausgangsimpedanz auf ungefähr 50 [Ω].
Darüber hinaus schalten im Treiber 24C (50B) die Transistoren 92 und 93 in den Teiltreibern CA1 bis CAM und CB1 bis CBN in den Sperrzustand. Als ein Ergebnis setzt der Treiber 24C die Ausgangsimpedanz auf hohe Impedanz. Zu diesem Zeitpunkt wird im Empfänger 151 der Empfangseinrichtung 150 die Spannung am Eingangsanschluss TinC zur Spannung mit mittlerem Pegel VM, wie in 46 dargestellt.
[Modifikationsbeispiel 2-2]
In der oben beschriebenen Ausführungsform werden die Serialisierer 28A bis 28H, welche dieselbe Konfiguration aufweisen, wie jene in 3, verwendet; sie ist jedoch nicht darauf beschränkt. Im Folgenden ist ein Modifikationsbeispiel ausführlich beschrieben.
55 stellt ein Konfigurationsbeispiel eines Senders 67 gemäß dem vorliegenden Modifikationsbeispiel dar. Der Sender 67 weist Übertragungsschaltungseinheiten 67A und 67B und die Steuerung 65 auf. 56A stellt ein Konfigurationsbeispiel der Übertragungsschaltungseinheit 67A dar, und 56B stellt ein Konfigurationsbeispiel der Übertragungsschaltungseinheit 67B dar. Die Übertragungsschaltungseinheit 67A weist vier Serialisierer 68 (Serialisierer 68A, 68B, 68C und 68D), vier Kodierer 29 (die Kodierer 29A, 29B, 29C und 29D), vier Multiplexer 22 (die Multiplexer 22A, 22B, 22C und 22D), vier Selektoren 23 (die Selektoren 23A, 23B, 23C und 23D) und zwei Treiber 24 (die Treiber 24A und 24B) auf. Die Übertragungsschaltungseinheit 67B weist vier Serialisierer 68 (Serialisierer 68E, 68F, 68G und 68H), vier Kodierer 29 (die Kodierer 29E, 29F, 29G und 29H), vier Multiplexer 22 (die Multiplexer 22E, 22F, 22G und 22H), vier Selektoren 23 (die Selektoren 23E, 23F, 23G und 23H) und zwei Treiber 24 (die Treiber 24C und 24D) auf.
Der Serialisierer 68A (56A) erzeugt die Signale S68AP und S68AN auf der Grundlage der Taktsignale P0, P2, P4 und P6 und der Signale DI10P, DI10N, DI12P, DI12N, DI14P, DI14N, DI16P und DI16N. Der Serialisierer 68B erzeugt die Signale S68BP und S68BN auf der Grundlage der Taktsignale P0, P2, P4 und P6 und der Signale DI20P, DI20N, DI22P, DI22N, DI24P, DI24N, DI26P und DI26N. Der Serialisierer 68C erzeugt die Signale S68CP und S68CN auf der Grundlage der Taktsignale P1, P3, P5 und P7 und der Signale DI11P, DI11N, DI13P, DI13N, DI15P, DI15N, DI17P und DI17N. Der Serialisierer 68D erzeugt die Signale S68DP und S68DN auf der Grundlage der Taktsignale P1, P3, P5 und P7 und der Signale DI21P, DI21N, DI23P, DI23N, DI25P, DI25N, DI27P und DI27N. Der Serialisierer 68E (56B) erzeugt die Signale S68EP und S68EN auf der Grundlage der Taktsignale P0, P2, P4 und P6 und der Signale DI30P, DI30N, DI32P, DI32N, DI34P, DI34N, DI36P und DI36N. Der Serialisierer 68F erzeugt die Signale S68FP und S68FN auf der Grundlage der Taktsignale P0, P2, P4 und P6 und der Signale DI40P, DI40N, DI42P, DI42N, DI44P, DI44N, DI46P und DI46N. Der Serialisierer 68G erzeugt die Signale S68GP und S68GN auf der Grundlage der Taktsignale P1, P3, P5 und P7 und der Signale DI31P, DI31N, DI33P, DI33N, DI35P, DI35N, DI37P und DI37N. Der Serialisierer 68H erzeugt die Signale S68HP und S68HN auf der Grundlage der Taktsignale P1, P3, P5 und P7 und der Signale DI41P, DI41N, DI43P, DI43N, DI45P, DI45N, DI47P und DI47N.
57 stellt ein Konfigurationsbeispiel des Serialisierers 68A dar. Der Serialisierer 68A weist Transistoren M1 bis M18 und invertierte UND-Schaltungen 231 bis 234 auf. Die Transistoren M1 bis M10 und M13 bis M16 sind N-Kanal-FET des MOS-Typs, und die Transistoren M11, M12, M17 und M18 sind P-Kanal-FET des MOS-Typs. Der Serialisierer 68A ist jener, der die invertierten UND-Schaltungen 231 bis 234 und die Transistoren M13 bis M18 zum Serialisierer 21A (3) hinzufügt.
Die invertierte UND-Schaltung 231 findet ein invertiertes logisches Produkt der Signale DI10P und DI10N, und gibt das Ergebnis aus. Die invertierte UND-Schaltung 232 findet ein invertiertes logisches Produkt der Signale DI12P und DI12N, und gibt das Ergebnis aus. Die invertierte UND-Schaltung 233 findet ein invertiertes logisches Produkt der Signale DI14P und DI14N, und gibt das Ergebnis aus. Die invertierte UND-Schaltung 234 findet ein invertiertes logisches Produkt der Signale DI16P und DI16N, und gibt das Ergebnis aus.
Eine Quelle des Transistors M13 wird mit dem Ausgangssignal der invertierten UND-Schaltung 231 gespeist, und ein Gate wird mit dem Taktsignal P0 gespeist, und eine Senke ist mit Senken der Transistoren M14 bis M16 und Gates der Transistoren M17 und M18 verbunden. Eine Quelle des Transistors M14 wird mit dem Ausgangssignal der invertierten UND-Schaltung 232 gespeist, und ein Gate wird mit dem Taktsignal P2 gespeist, und die Senke ist mit den Senken der Transistoren M13, M15 und M16 und Gates der Transistoren M17 und M18 verbunden. Eine Quelle des Transistors M15 wird mit dem Ausgangssignal der invertierten UND-Schaltung 233 gespeist, und ein Gate wird mit dem Taktsignal P4 gespeist, und die Senke ist mit den Senken der Transistoren M13, M14 und M16 und den Gates der Transistoren M17 und M18 verbunden. Eine Quelle des Transistors M16 wird mit dem Ausgangssignal der invertierten UND-Schaltung 234 gespeist, und ein Gate wird mit dem Taktsignal P6 gespeist, und die Senke ist mit den Senken der Transistoren M13 bis M15 und den Gates der Transistoren M17 und M18 verbunden. Eine Quelle des Transistors M17 wird mit der Stromversorgungsspannung VDD gespeist, und das Gate ist mit den Senken der Transistoren M13 bis M16 und dem Gate des Transistors M18 verbunden, und die Senke ist mit den Senken der Transistoren M9 und M11 und dem Gate des Transistors M12 verbunden. Eine Quelle des Transistors M18 wird mit der Stromversorgungsspannung VDD gespeist, und das Gate ist mit den Senken der Transistoren M13 bis M16 und dem Gate des Transistors M17 verbunden, und die Senke ist mit den Senken der Transistoren M10 und M12 und dem Gate des Transistors M11 verbunden. Der Serialisierer 68A gibt das Signal S68AP von den Senken der Transistoren M9, M11 und M17 aus, und gibt das Signal S68AN von den Senken der Transistoren M10, M12 und M18 aus.
Mit dieser Konfiguration, zum Beispiel in einem Zeitraum, in dem das Taktsignal P0 auf hohem Pegel ist, in einem Fall, in dem sich die Signale DI10P und DI10N voneinander unterscheiden, arbeitet der Serialisierer 68A wie der Serialisierer 21A; in einem Fall, in dem die Signale DI10P und DI10N beide Signale auf hohem Pegel sind, setzt der Serialisierer 68A sowohl das Signal S68AP als auch das S68AN auf hohen Pegel. Ebenso arbeitet der Serialisierer 68A in einem Zeitraum, in dem das Taktsignal P2 auf hohem Pegel ist, in einem Fall, in dem sich die Signale DI12P und DI12N voneinander unterscheiden, wie der Serialisierer 21A; in einem Fall, in dem die Signale DI12P und DI12N beide Signale auf hohem Pegel sind, setzt der Serialisierer 68A sowohl das Signal S68AP als auch das S68AN auf hohen Pegel. Des Weiteren arbeitet der Serialisierer 68A in einem Zeitraum, in dem das Taktsignal P4 auf hohem Pegel ist, in einem Fall, in dem sich die Signale DI14P und DI14N voneinander unterscheiden, wie der Serialisierer 21A; in einem Fall, in dem die Signale DI14P und DI14N beide Signale auf hohem Pegel sind, setzt der Serialisierer 68A sowohl das Signal S68AP als auch das S68AN auf hohen Pegel. Darüber hinaus arbeitet der Serialisierer 68A in einem Zeitraum, in dem das Taktsignal P6 auf hohem Pegel ist, in einem Fall, in dem sich die Signale DI16P und DI16N voneinander unterscheiden, wie der Serialisierer 21A; in einem Fall, in dem die Signale DI16P und DI16N beide Signale auf hohem Pegel sind, setzt der Serialisierer 68A sowohl das Signal S68AP als auch das S68AN auf hohen Pegel.
In den Betriebsmodi MA und MB erzeugt der Prozessor 61 die Signale DI10 bis DI17, DI20 bis DI27, DI30 bis DI37 und DI40 bis DI47. Hier umfasst das Signal DI10 zum Beispiel die Signale DI10P und DI10N. Ferner leitet der Prozessor 61 die Signale DI10, DI12, DI14 und DI16 zum Serialisierer 68A und die Signale DI11, DI13, DI15 und DI17 zum Serialisierer 68C. Ferner leitet der Prozessor 61 die Signale DI20, DI22, DI24 und DI26 zum Serialisierer 68B und die Signale DI21, DI23, DI25 und DI27 zum Serialisierer 68D. Darüber hinaus leitet der Prozessor 61 die Signale DI30, DI32, DI34 und DI36 zum Serialisierer 68E und die Signale DI31, DI33, DI35 und DI37 zum Serialisierer 68G. Ferner leitet der Prozessor 61 die Signale DI40, DI42, DI44 und DI46 zum Serialisierer 68F und die Signale DI41, DI43, DI45 und DI47 zum Serialisierer 68H.
Ferner erzeugt der Prozessor 61 im Betriebsmodus MC die Daten D10 bis D17, D20 bis D27 und D30 bis D37. Ferner leitet der Prozessor 61 die erzeugten Daten D10 bis D17, D20 bis D27 und D30 bis D37 zu den Serialisierern 68A bis 68E und 68G, wie folgt.
58 stellt eine Operation des Leitens der durch den Prozessor 61 erzeugten Daten D10 bis D17, D20 bis D27 und D30 bis D37 zu den Serialisierern 68A bis 68E und 68G. Der Prozessor 61 leitet die Daten D10, D12, D14 und D16 zum Serialisierer 68A durch Verwendung der Signale DI10P, DI12P, DI14P und DI16P, und leitet ebenso die Daten D10, D12, D14 und D16 zum Serialisierer 68B durch Verwendung der Signale DI20N, DI22N, DI24N und DI26N. Ferner leitet der Prozessor 61 die Daten D11, D13, D15 und D17 zum Serialisierer 68C durch Verwendung der Signale DI11P, DI13P, DI15P und DI17P, und leitet ebenso die Daten D11, D13, D15 und D17 zum Serialisierer 68D durch Verwendung der Signale DI21N, DI23N, DI25N und DI27N. Darüber hinaus leitet der Prozessor 61 die Daten D20, D22, D24 und D26 zum Serialisierer 68B durch Verwendung der Signale DI20P, DI22P, DI24P und DI26P, und leitet ebenso die Daten D20, D22, D24 und D26 zum Serialisierer 68E durch Verwendung der Signale DI30N, DI32N, DI34N und DI36N. Ferner leitet der Prozessor 61 die Daten D21, D23, D25 und D27 zum Serialisierer 68D durch Verwendung der Signale DI21P, DI23P, DI25P und DI27P, und leitet ebenso die Daten D21, D23, D25 und D27 zum Serialisierer 68G durch Verwendung der Signale DI31N, DI33N, DI35N und DI37N. Darüber hinaus leitet der Prozessor 61 die Daten D30, D32, D34 und D36 zum Serialisierer 68E durch Verwendung der Signale DI30P, DI32P, DI34P und DI36P, und leitet ebenso die Daten D30, D32, D34 und D36 zum Serialisierer 68A durch Verwendung der Signale DI10N, DI12N, DI14N und DI16N. Ferner leitet der Prozessor 61 die Daten D31, D33, D35 und D37 zum Serialisierer 68G durch Verwendung der Signale DI31P, DI33P, DI35P und DI37P, und leitet ebenso die Daten D31, D33, D35 und D37 zum Serialisierer 68C durch Verwendung der Signale DI11N, DI13N, DI15N und DI17N.
Dementsprechend werden zum Beispiel die Signale DI10P, DI12P, DI14P und DI16P und die Signale SI10N, DI12N, DI14N und DI16N, die zum Serialisierer 68A geleitet werden, zu unkorrelierten Signalen. Konkret werden die Signale DI10P und DI10N nicht notwendigerweise zu Signalen, die invertiert zueinander sind; die Signale DI12P und DI12N werden nicht notwendigerweise zu Signalen, die invertiert zueinander sind; die Signale DI14P und DI14N werden nicht notwendigerweise zu Signalen, die invertiert zueinander sind; und die Signale DI16P und DI16N werden nicht notwendigerweise zu Signalen, die invertiert zueinander sind. Dasselbe gilt für die Serialisierer 68B bis 68H.
Die Operationen des Leitens der Daten D10 bis D17, D20 bis D27 und D30 bis D37 zu den Serialisierern 68A bis 68E und 68G, die in 58 dargestellt sind, entsprechen den Signalpfaden (41) der durch die Serialisierer 28A bis 28H erzeugten Signale S28A bis S28H. Das bedeutet, in der oben beschriebenen Ausführungsform wird ein Dreiphasensignal durch Bereitstellen der Kodierer 29A bis 29H und Modifizieren der Signalpfade von den Serialisierern 28A bis 28H zu den Kodierern 29A bis 29H erzeugt; im vorliegenden Modifikationsbeispiel wird jedoch ein Dreiphasensignal durch Bereitstellen der Kodierer 29A bis 29H und Modifizieren der Art der Datenleitung zu den Serialisierern 68A bis 68H erzeugt.
Die mehreren Serialisierer 68A bis 68H entsprechen hier einem spezifischen Beispiel einer „Serialisierereinheit“ in der vorliegenden Offenbarung.
Der Kodierer 29A (56A) erzeugt die Signale S29AP und S29AN auf der Grundlage der Signale S68AP und S68AN und eines Signals EN. Der Eingangsanschluss in1 des Kodierers 29A wird mit dem Signal S68AP gespeist, und der Eingangsanschluss in2 wird mit dem Signal S68AN gespeist, und der Eingangsanschluss CEN wird mit dem Signal EN gespeist. Dann gibt der Kodierer 29A das Signal S29AP am Ausgangsanschluss out1 aus, und gibt das Signal S29AN am Ausgangsanschluss out2 aus.
Ebenso erzeugt der Kodierer 29B die Signale S29BP und S29BN auf der Grundlage der Signale S68BP und S68BN und eines Signals EN. Der Kodierer 29C erzeugt die Signale S29CP und S29CN auf der Grundlage der Signale S68CP und S68CN und eines Signals EN. Der Kodierer 29D erzeugt die Signale S29DP und S29DN auf der Grundlage der Signale S68DP und S68DN und eines Signals EN. Der Kodierer 29E ( 56B) erzeugt die Signale S29EP und S29EN auf der Grundlage der Signale S68EP und S68EN und eines Signals EN. Der Kodierer 29F erzeugt die Signale S29FP und S29FN auf der Grundlage der Signale S68FP und S68FN und eines Signals EN. Der Kodierer 29G erzeugt die Signale S29GP und S29GN auf der Grundlage der Signale S68GP und S68GN und eines Signals EN. Der Kodierer 29H erzeugt die Signale S29HP und S29HN auf der Grundlage der Signale S68HP und S68HN und eines Signals EN.
Im Sender 67 gemäß dem vorliegenden Modifikationsbeispiel sind die Kodierer 29 in der vorausgehenden Stufe der Multiplexer 22 bereitgestellt; es ist jedoch nicht darauf beschränkt. Stattdessen können Kodierer zum Beispiel in der nachfolgenden Stufe der Multiplexer 22 bereitgestellt sein. Ein Sender 69 gemäß diesem Modifikationsbeispiel ist im Folgenden ausführlich beschrieben.
59A und 59B stellen jeweils Konfigurationsbeispiele der Übertragungsschaltungseinheiten 69A und 69B des Senders 69 gemäß dem vorliegenden Modifikationsbeispiel dar. Die Übertragungsschaltungseinheit 69A weist vier Serialisierer 68 (die Serialisierer 68A, 68B, 68C und 68D), vier Multiplexer 22 (die Multiplexer 22A, 22B, 22C und 22D), zwei Kodierer 29 (Kodierer 29A und 29B), vier Selektoren 23 (die Selektoren 23A, 23B, 23C und 23D) und zwei Treiber 24 (die Treiber 24A und 24B) auf. Die Übertragungsschaltungseinheit 69B weist vier Serialisierer 68 (Serialisierer 68E, 68F, 68G und 68H), vier Multiplexer 22 (die Multiplexer 22E, 22F, 22G und 22H), zwei Kodierer 29 (die Kodierer 29C und 29D), vier Selektoren 23 (die Selektoren 23E, 23F, 23G und 23H) und zwei Treiber 24 (die Treiber 24C und 24D) auf.
Der Kodierer 29A (59A) erzeugt die Signale S29AP und S29AN auf der Grundlage der Signale S22A und S22B und eines Signals EN. Der Kodierer 29B erzeugt die Signale S29BP und S29BN auf der Grundlage der Signale S22C und S22D und eines Signals EN. Der Kodierer 29C (59B) erzeugt die Signale S29CP und S29CN auf der Grundlage der Signale S22E und S22F und eines Signals EN. Der Kodierer 29D erzeugt die Signale S29DP und S29DN auf der Grundlage der Signale S22G und S22H und eines Signals EN.
Auf der Grundlage eines Signals Ssel wählt der Selektor 23A (59A) das Signal S29AP in einem Fall aus, in dem der Betriebsmodus der Betriebsmodus MA (Einphasenmodus) oder der Betriebsmodus MC (Dreiphasenmodus) ist, oder das Signal S29BN in einem Fall, in dem der Betriebsmodus der Betriebsmodus MB (Differentialmodus) ist, und gibt das ausgewählte Signal als ein Signal S23A aus. Auf der Grundlage eines Signals Ssel wählt der Selektor 23B das Signal S29AN in einem Fall aus, in dem der Betriebsmodus der Betriebsmodus MA oder der Betriebsmodus MC ist, oder das Signal S29BP in einem Fall, in dem der Betriebsmodus der Betriebsmodus MB ist, und gibt das ausgewählte Signal als ein Signal S23B aus. Auf der Grundlage eines Signals Ssel wählt der Selektor 23C das Signal S29BP in einem Fall aus, in dem der Betriebsmodus der Betriebsmodus MA oder der Betriebsmodus MC ist, oder das Signal S29AN in einem Fall, in dem der Betriebsmodus der Betriebsmodus MB ist, und gibt das ausgewählte Signal als ein Signal S23C aus. Auf der Grundlage eines Signals Ssel wählt der Selektor 23D das Signal S29BN in einem Fall aus, in dem der Betriebsmodus der Betriebsmodus MA oder der Betriebsmodus MC ist, oder das Signal S29AP in einem Fall, in dem der Betriebsmodus der Betriebsmodus MB ist, und gibt das ausgewählte Signal als ein Signal S23D aus. Auf der Grundlage eines Signals Ssel wählt der Selektor 23E (59B) das Signal S29CP in einem Fall aus, in dem der Betriebsmodus der Betriebsmodus MA oder der Betriebsmodus MC ist, oder das Signal S29DN in einem Fall, in dem der Betriebsmodus der Betriebsmodus MB ist, und gibt das ausgewählte Signal als ein Signal S23E aus. Auf der Grundlage eines Signals Ssel wählt der Selektor 23F das Signal S29CN in einem Fall aus, in dem der Betriebsmodus der Betriebsmodus MA oder der Betriebsmodus MC ist, oder das Signal S29DP in einem Fall, in dem der Betriebsmodus der Betriebsmodus MB ist, und gibt das ausgewählte Signal als ein Signal S23F aus. Auf der Grundlage eines Signals Ssel wählt der Selektor 23G das Signal S29DP in einem Fall aus, in dem der Betriebsmodus der Betriebsmodus MA oder der Betriebsmodus MC ist, oder das Signal S29CN in einem Fall, in dem der Betriebsmodus der Betriebsmodus MB ist, und gibt das ausgewählte Signal als ein Signal S23G aus. Auf der Grundlage eines Signals Ssel wählt der Selektor 23H das Signal S29DN in einem Fall aus, in dem der Betriebsmodus der Betriebsmodus MA oder der Betriebsmodus MC ist, oder das Signal S29CP in einem Fall, in dem der Betriebsmodus der Betriebsmodus MB ist, und gibt das ausgewählte Signal als ein Signal S23H aus.
Der Treiber 24A (59A) setzt eine Spannung am Ausgangsanschluss Tout1 auf der Grundlage der Signale S29AP, S29AN, S23A und S23B und eines Signals CTL. Der Treiber 24B stellt eine Spannung am Ausgangsanschluss Tout2 auf der Grundlage der Signale S23C, S23D, S29BP und S29BN und eines Signals CTL ein. Der Treiber 24C (59B) setzt eine Spannung am Ausgangsanschluss Tout3 auf der Grundlage der Signale S29CP, S29CN, S23E und S23F und eines Signals CTL. Der Treiber 24D stellt eine Spannung am Ausgangsanschluss Tout4 auf der Grundlage der Signale S23G, S23H, S29DP und S29DN und eines Signals CTL ein.
<Dritte Ausführungsform>
Im Folgenden sind die Kommunikationssysteme 3A bis 3C gemäß einer dritten Ausführungsform beschrieben. Die vorliegende Ausführungsform beschreibt ein anderes Verfahren, in dem in einem Fall, indem Kommunikation durch Verwendung eines Signals, das drei Spannungspegel aufweist, ausgeführt wird, ein Ausgangsanschluss auf eine Spannung auf mittlerem Pegel VM eingestellt ist. Es sei darauf hingewiesen, dass einer Komponente im Wesentlichen identisch zu jener der Kommunikationssysteme 2A und 2C gemäß der oben beschriebenen zweiten Ausführungsform dieselbe Bezugsziffer zugewiesen ist, und eine Beschreibung der Komponente dementsprechend weggelassen ist.
Wie in 37A dargestellt, weist das Kommunikationssystem 3A die Übertragungseinrichtung 70 und eine Empfangseinrichtung 130 auf. Im Kommunikationssystem 3A verwendet die Übertragungseinrichtung 70 die Leitung 101, um ein Signal SIG1 zu übertragen, und verwendet die Leitung 102, um ein Signal SIG2 zu übertragen, und verwendet die Leitung 103, um ein Signal SIG3 zu übertragen, und verwendet die Leitung 104, um ein Signal SIG4 zu übertragen.
Wie in 37B dargestellt, weist das Kommunikationssystem 3B die Übertragungseinrichtung 70 und eine Empfangseinrichtung 140 auf. Im Kommunikationssystem 3B verwendet die Übertragungseinrichtung 70 die Leitungen 111 und 112, um Signale SIG1P und SIG1N zu übertragen, und verwendet die Leitungen 113 und 114, um die Signale SIG2P und SIG2N zu übertragen.
Wie in 37C dargestellt, weist das Kommunikationssystem 3C die Übertragungseinrichtung 70 und eine Empfangseinrichtung 150 auf. Im Kommunikationssystem 3C verwendet die Übertragungseinrichtung 70 die Leitungen 121, 122 und 123, um die Signale SIGA, SIGB und SIGC zu übertragen.
(Übertragungseinrichtung 70)
Die Übertragungseinrichtung 70 weist einen Sender 72 auf, wie in 37A bis 37C dargestellt.
Der Sender 72 überträgt durch den Prozessor 61 erzeugte Daten auf der Grundlage eines Modussignals Smode. Insbesondere überträgt der Sender 72 in einem Fall, in dem der durch das Modussignal Smode angezeigte Betriebsmodus der Betriebsmodus MA (Einphasenmodus) ist, durch den Prozessor 61 erzeugte Daten unter Verwendung der Signale SIG1 bis SIG4. Des Weiteren überträgt der Sender 72 in einem Fall, in dem der durch das Modussignal Smode angezeigte Betriebsmodus der Betriebsmodus MB ist, durch den Prozessor 61 erzeugte Daten unter Verwendung der Signale SIG1P und SIG1N, sowie der Signale SIG2P und SIG2N. Des Weiteren überträgt der Sender 72 in einem Fall, in dem der durch das Modussignal Smode angezeigte Betriebsmodus der Betriebsmodus MC ist, die durch den Prozessor 61 erzeugten Daten unter Verwendung der Signale SIGA, SIGB und SIGC. Der Sender 72 weist Übertragungsschaltungseinheiten 72A und 72B und eine Steuerung 75 auf, wie in 39 dargestellt.
60A stellt ein Konfigurationsbeispiel der Übertragungsschaltungseinheit 72A dar, und 60B stellt ein Konfigurationsbeispiel der Übertragungsschaltungseinheit 72B dar. Die Übertragungsschaltungseinheit 62A weist vier Serialisierer 28 (die Serialisierer 28A, 28B, 28C und 28D), vier Kodierer 29 (die Kodierer 29A, 29B, 29C und 29D), vier Multiplexer 22 (die Multiplexer 22A, 22B, 22C und 22D), vier Inverter 73 (Inverter 73A, 73B, 73C und 73D), vier Selektoren 23 (die Selektoren 23A, 23B, 23C und 23D) und zwei Treiber 24 (die Treiber 24A und 24B) auf. Die Übertragungsschaltungseinheit 62B weist vier Serialisierer 28 (die Serialisierer 28E, 28F, 28G und 28H), vier Kodierer 29 (die Kodierer 29E, 29F, 29G und 29H), vier Multiplexer 22 (die Multiplexer 22E, 22F, 22G und 22H), vier Selektoren 23 (die Selektoren 23E, 23F, 23G und 23H), vier Inverter 73 (Inverter 73E, 73F, 73G und 73H) und zwei Treiber 24 (die Treiber 24C und 24D) auf.
Der Inverter 73A erzeugt ein invertiertes Signal des Signals S22B. Der Inverter 73B erzeugt ein invertiertes Signal des Signals S22A. Der Inverter 73C erzeugt ein invertiertes Signal des Signals S22D. Der Inverter 73D erzeugt ein invertiertes Signal des Signals S22C. Der Inverter 73E erzeugt ein invertiertes Signal des Signals S22F. Der Inverter 73F erzeugt ein invertiertes Signal des Signals S22E. Der Inverter 73G erzeugt ein invertiertes Signal des Signals S22H. Der Inverter 73H erzeugt ein invertiertes Signal des Signals S22G.
Auf der Grundlage eines Signals Ssel wählt der Selektor 23A (60A) das Ausgangssignal des Inverters 73A in einem Fall aus, in dem der Betriebsmodus der Betriebsmodus MA (Einphasenmodus) oder der Betriebsmodus MC (Dreiphasenmodus) ist, oder das Signal S22D in einem Fall, in dem der Betriebsmodus der Betriebsmodus MB (Differentialmodus) ist, und gibt das ausgewählte Signal als ein Signal S23A aus. Auf der Grundlage eines Signals Ssel wählt der Selektor 23B das Ausgangssignal des Inverters 73B in einem Fall aus, in dem der Betriebsmodus der Betriebsmodus MA oder der Betriebsmodus MC ist, oder das Signal S22C in einem Fall, in dem der Betriebsmodus der Betriebsmodus MB ist, und gibt das ausgewählte Signal als ein Signal S23B aus. Auf der Grundlage eines Signals Ssel wählt der Selektor 23C das Ausgangssignal des Inverters 73C in einem Fall aus, in dem der Betriebsmodus der Betriebsmodus MA oder der Betriebsmodus MC ist, oder das Signal S22B in einem Fall, in dem der Betriebsmodus der Betriebsmodus MB ist, und gibt das ausgewählte Signal als ein Signal S23C aus. Auf der Grundlage eines Signals Ssel wählt der Selektor 23D das Ausgangssignal des Inverters 73D in einem Fall aus, in dem der Betriebsmodus der Betriebsmodus MA oder der Betriebsmodus MC ist, oder das Signal S22A in einem Fall, in dem der Betriebsmodus der Betriebsmodus MB ist, und gibt das ausgewählte Signal als ein Signal S23D aus. Auf der Grundlage eines Signals Ssel wählt der Selektor 23E (60B) das Ausgangssignal des Inverters 73E in einem Fall aus, in dem der Betriebsmodus der Betriebsmodus MA oder der Betriebsmodus MC ist, oder das Signal S22H in einem Fall, in dem der Betriebsmodus der Betriebsmodus MB ist, und gibt das ausgewählte Signal als ein Signal S23E aus. Auf der Grundlage eines Signals Ssel wählt der Selektor 23F das Ausgangssignal des Inverters 73F in einem Fall aus, in dem der Betriebsmodus der Betriebsmodus MA oder der Betriebsmodus MC ist, oder das Signal S22G in einem Fall, in dem der Betriebsmodus der Betriebsmodus MB ist, und gibt das ausgewählte Signal als ein Signal S23F aus. Auf der Grundlage eines Signals Ssel wählt der Selektor 23G das Ausgangssignal des Inverters 73G in einem Fall aus, in dem der Betriebsmodus der Betriebsmodus MA oder der Betriebsmodus MC ist, oder das Signal S22F in einem Fall, in dem der Betriebsmodus der Betriebsmodus MB ist, und gibt das ausgewählte Signal als ein Signal S23G aus. Auf der Grundlage eines Signals Ssel wählt der Selektor 23H das Ausgangssignal des Inverters 73H in einem Fall aus, in dem der Betriebsmodus der Betriebsmodus MA oder der Betriebsmodus MC ist, oder das Signal S22E in einem Fall, in dem der Betriebsmodus der Betriebsmodus MB ist, und gibt das ausgewählte Signal als ein Signal S23H aus.
Der Treiber 24A (60A) setzt eine Spannung am Ausgangsanschluss Tout1 auf der Grundlage der Signale S22A, S22B, S23A und S23B und eines Signals CTL. Der Treiber 24B stellt eine Spannung am Ausgangsanschluss Tout2 auf der Grundlage der Signale S23C, S23D, S22C und S22D und eines Signals CTL ein. Der Treiber 24C (60B) setzt eine Spannung am Ausgangsanschluss Tout3 auf der Grundlage der Signale S22E, S22F, S23E und S23F und eines Signals CTL. Der Treiber 24D stellt eine Spannung am Ausgangsanschluss Tout4 auf der Grundlage der Signale S23G, S23H, S22G und S22H und des Signals CTL ein.
In den Betriebsmodi MA (Einphasenmodus) und MB (Differentialmodus), wie zum Beispiel in 8 dargestellt, stellt der Treiber 24A die Anzahl von Teiltreibern AA auf „M“ und die Anzahl von Teiltreibern AB auf „N“ ein auf der Grundlage eines Signals CTL. Dasselbe gilt für die Treiber 24B bis 24D.
Andererseits stellten die Treiber 24A, 24B, 24C und 24D im Betriebsmodus MC (Dreiphasenmodus) auf der Grundlage eines Signals CTL die Anzahl von Teiltreibern AA, AB, BA, BB, CA, CB, DA und DB so ein, dass sie sich von jener im Fall der Betriebsmodi MA und MB unterscheiden, wie im Folgenden beschrieben.
61 stellt ein Konfigurationsbeispiel der Treiber 24A und 24B im Betriebsmodus MC dar. Im Betriebsmodus MC stellt der Treiber 24A sowohl die Anzahl von Teiltreibern AA und die Anzahl von Teiltreibern AB auf „L“ ein auf der Grundlage eines Signals CTL. Die Anzahl „L“ kann zum Beispiel so eingestellt werden, dass sie „2xL = M+N“ erfüllt. Dasselbe gilt für die Treiber 24B bis 24D.
Mit dieser Konfiguration werden zum Beispiel in einem Fall, in dem im Betriebsmodus MC die Signale S22A und S22B beide auf niedrigen Pegel gesetzt sind, die Signale S23A und 23B beide zu Signalen mit hohem Pegel. Daher schalten die Transistoren 92 und 93 in den Teiltreibern AB1 bis ABL des Treibers 24A auf Durchlass, und die Transistoren 92 und 93 in den Teiltreibern AA1 bis AAL in den Sperrzustand. Als ein Ergebnis ist der Treiber 24A imstande, die Spannung am Ausgangsanschluss Tout1 auf eine Spannung mit mittlerem Pegel VM und die Ausgangsimpedanz auf ungefähr 50 [Ω] zu setzen.
(Betriebsmodus MA)
62 stellt den Fluss von Signalen im Betriebsmodus MA dar. In 62 zeigen dicke ausgezogene Linien den Fluss von Signalen in Bezug auf die Signale DI10 bis DI17, und dicke gestrichelte Linien zeigen den Fluss von Signalen in Bezug auf die Signale DI20 bis DI27. In diesem Beispiel ist die Operation der Übertragungsschaltungseinheit 72A beschrieben; dasselbe gilt jedoch für die Operation der Übertragungsschaltungseinheit 72B.
Zuerst ist der Fluss von Signalen in Bezug auf DI10 bis DI17 beschrieben. Die Operationen der Serialisierer 28A und 28C, der Kodierer 29A und 29C und der Multiplexer 22A und 22B sind dieselben, wie im Fall der zweiten Ausführungsform. Auf der Grundlage eines Signals Ssel wählt der Selektor 23A im Betriebsmodus MA ein invertiertes Signal S22B aus, und gibt das ausgewählte Signal als ein Signal S23A aus. Auf der Grundlage eines Signals Ssel wählt der Selektor 23B im Betriebsmodus MA ein invertiertes Signal S22A aus, und gibt das ausgewählte Signal als ein Signal S23B aus. Im Betriebsmodus MA sind die Signale S22A und S22B Signale, die invertiert zueinander sind; daher entspricht das invertierte Signal des Signals S22B dem Signal S22A, und das invertierte Signal des Signals S22A entspricht dem Signal S22B. Als ein Ergebnis arbeitet der Treiber 24A auf der Grundlage der Signale S22A und S22B.
Als nächstes ist der Fluss von Signalen in Bezug auf die Signale DI20 bis DI27 beschrieben. Die Operationen der Serialisierer 28B und 28D, der Kodierer 29B und 29D und der Multiplexer 22C und 22D sind dieselben, wie im Fall der zweiten Ausführungsform. Auf der Grundlage eines Signals Ssel wählt der Selektor 23C im Betriebsmodus MA ein invertiertes Signal des Signals S22D aus, und gibt das ausgewählte Signal als ein Signal S23C aus. Auf der Grundlage eines Signals Ssel wählt der Selektor 23D im Betriebsmodus MA ein invertiertes Signal des Signals S22C aus, und gibt das ausgewählte Signal als ein Signal S23D aus. Im Betriebsmodus MA sind die Signale S22C und S22D Signale, die invertiert zueinander sind; daher entspricht das invertierte Signal des Signals S22D dem Signal S22C, und das invertierte Signal des Signals S22C entspricht dem Signal S22D. Als ein Ergebnis arbeitet der Treiber 24B auf der Grundlage der Signale S22C und S22D.
Auf diese Weise überträgt im Betriebsmodus MA die Übertragungseinrichtung 70 Daten zur Empfangseinrichtung 130 durch Verwendung der Signale SIG1 bis SIG4, wie bei der Übertragungseinrichtung 60 gemäß der zweiten Ausführungsform.
(Betriebsmodus MB)
63 stellt den Fluss von Signalen im Betriebsmodus MB dar. In 63 zeigen dicke ausgezogene Linien den Fluss von Signalen in Bezug auf die Signale DI10 bis DI17, und dicke gestrichelte Linien zeigen den Fluss von Signalen in Bezug auf die Signale DI20 bis DI27. In diesem Beispiel ist die Operation der Übertragungsschaltungseinheit 72A beschrieben; dasselbe gilt jedoch für die Operation der Übertragungsschaltungseinheit 72B.
Zuerst ist der Fluss von Signalen in Bezug auf DI10 bis DI17 beschrieben. Die Operationen der Serialisierer 28A und 28C, der Kodierer 29A und 29C und der Multiplexer 22A und 22B sind dieselben, wie im Fall der zweiten Ausführungsform. Auf der Grundlage eines Signals Ssel wählt der Selektor 23C im Betriebsmodus MB das Signal S22B aus, und gibt das ausgewählte Signal als ein Signal S23C aus. Auf der Grundlage eines Signals Ssel wählt der Selektor 23D im Betriebsmodus MB das Signal S22A aus, und gibt das ausgewählte Signal als ein Signal S23D aus. Als ein Ergebnis arbeiten die Teiltreiber AA1 bis AAM des Treibers 24A auf der Grundlage der Signale S22A und S22B, und die Teiltreiber BA1 bis BAM des Treibers 24B arbeiten auf der Grundlage der Signale S22B und S22A.
Als nächstes ist der Fluss von Signalen in Bezug auf die Signale DI20 bis DI27 beschrieben. Die Operationen der Serialisierer 28B und 28D, der Kodierer 29B und 29D und der Multiplexer 22C und 22D sind dieselben, wie im Fall der zweiten Ausführungsform. Auf der Grundlage eines Signals Ssel wählt der Selektor 23A im Betriebsmodus MB das Signal S22D aus, und gibt das ausgewählte Signal als ein Signal S23A aus. Auf der Grundlage eines Signals Ssel wählt der Selektor 23B im Betriebsmodus MB das Signal S22C aus, und gibt das ausgewählte Signal als ein Signal S23B aus. Als ein Ergebnis arbeiten die Teiltreiber AB1 bis ABN des Treibers 24A auf der Grundlage der Signale S22D und S22C, und die Teiltreiber BB1 bis BBN des Treibers 24B arbeiten auf der Grundlage der Signale S22C und S22D.
Auf diese Weise überträgt im Betriebsmodus MB die Übertragungseinrichtung 70 Daten zur Empfangseinrichtung 140 durch Verwendung der Signale SIG1P und SIG1N und der Signale SIG2P und SIG2N, wie bei der Übertragungseinrichtung 60 gemäß der zweiten Ausführungsform.
(Betriebsmodus MC)
64A und 64B stellen den Fluss von Signalen im Betriebsmodus MC dar. In 64A zeigen dicke ausgezogene Linien den Fluss von Signalen in Bezug auf ein Signal SIGA, und dicke gestrichelte Linien zeigen den Fluss von Signalen in Bezug auf ein Signal SIGB. In 64B zeigen dicke strichpunktierte Linien den Fluss von Signalen in Bezug auf ein Signal SIGC. Die Operationen der Serialisierer 28A bis 28H, der Kodierer 29A bis 29H und der Multiplexer 22A bis 22H sind dieselben, wie im Fall der zweiten Ausführungsform.
Auf der Grundlage eines Signals Ssel wählt der Selektor 23A (64A) im Betriebsmodus MC ein invertiertes Signal des Signals S22B aus, und gibt das ausgewählte Signal als ein Signal S23A aus. Auf der Grundlage eines Signals Ssel wählt der Selektor 23B im Betriebsmodus MC ein invertiertes Signal des Signals S22A aus, und gibt das ausgewählte Signal als ein Signal S23B aus. Als ein Ergebnis arbeitet der Treiber 24A auf der Grundlage der Signale S22A und S22B.
Ebenso wählt der Selektor 23C auf der Grundlage eines Signals Ssel im Betriebsmodus MC ein invertiertes Signal des Signals S22D aus, und gibt das ausgewählte Signal als ein Signal S23C aus. Auf der Grundlage eines Signals Ssel wählt der Selektor 23D im Betriebsmodus MC ein invertiertes Signal des Signals S22C aus, und gibt das ausgewählte Signal als ein Signal S23D aus. Als ein Ergebnis arbeitet der Treiber 24B auf der Grundlage der Signale S22C und S22D.
Ebenso wählt der Selektor 23E (64B) auf der Grundlage eines Signals Ssel im Betriebsmodus MC ein invertiertes Signal des Signals S22F aus, und gibt das ausgewählte Signal als ein Signal S23E aus. Auf der Grundlage eines Signals Ssel wählt der Selektor 23F im Betriebsmodus MC ein invertiertes Signal des Signals S22E aus, und gibt das ausgewählte Signal als ein Signal S23F aus. Als ein Ergebnis arbeitet der Treiber 24C auf der Grundlage der Signale S22E und S22F.
Zum Beispiel in einem Fall, in dem die Signale S28A, S28B und S28E „1“, „0“ bzw. „0“ sind, wie in 43 dargestellt, setzt der Kodierer 29A die Signale S29AP und S29AN auf„ 1“ bzw. „0“, der Kodierer 29B setzt die Signale S29BP und S29BN auf „0“ bzw. „1“; und der Kodierer 29E setzt die Signale S29EP und S29EN auf „0“ bzw. „0“. Als ein Ergebnis, wie in 48 dargestellt, wird das Ausgangssignal S22A des Multiplexers 22A „1“; das Ausgangssignal S22B des Multiplexers 22B wird „0“; das Ausgangssignal S22C des Multiplexers 22C wird „0“; das Ausgangssignal S22D des Multiplexers 22D wird „1“; das Ausgangssignal S22E des Multiplexers 22E wird „0“; und das Ausgangssignal S22F des Multiplexers 22F wird „0“.
Zu diesem Zeitpunkt schalten im Treiber 24A (64A) die Transistoren 92 in den Teiltreibern AA1 bis AAL und AB1 bis ABL auf Durchlass, und die Transistoren 93 in den Teiltreibern AA1 bis AAL und AB1 bis ABL in den Sperrzustand. Als ein Ergebnis setzt der Treiber 24A die Spannung am Ausgangsanschluss Tout1 auf eine Spannung mit hohem Pegel VH und die Ausgangsimpedanz auf ungefähr 50 [Ω].
Ferner schalten im Treiber 24B die Transistoren 93 in den Teiltreibern BA1 bis BAL und BB1 bis BBL auf Durchlass, und die Transistoren 92 in den Teiltreibern BA1 bis BAL und BB1 bis BBL in den Sperrzustand. Als ein Ergebnis setzt der Treiber 24B die Spannung am Ausgangsanschluss Tout2 auf eine Spannung mit niedrigem Pegel VL und die Ausgangsimpedanz auf ungefähr 50 [Ω].
Darüber hinaus schalten im Treiber 24C (64B) die Transistoren 92 und 93 in den Teiltreibern CB1 bis CBL auf Durchlass, und die Transistoren 92 und 93 in den Teiltreibern CA1 bis CAL in den Sperrzustand. Als ein Ergebnis setzt der Treiber 24C die Spannung am Ausgangsanschluss Tout3 auf die Spannung auf mittlerem Pegel VM und die Ausgangsimpedanz auf ungefähr 50 [Ω].
Auf diese Weise setzt der Sender 72 das Signal SIGA auf die Spannung mit hohem Pegel VH, das Signal SIGB auf die Spannung mit niedrigem Pegel VL, und das Signal SIGC auf die Spannung mit mittlerem Pegel VM. Als ein Ergebnis überträgt die Übertragungseinrichtung 70 das Symbol „+x“ zur Empfangseinrichtung 150.
Auf diese Weise überträgt im Betriebsmodus MC die Übertragungseinrichtung 70 Daten zur Empfangseinrichtung 150 durch Verwendung der Signale SIGA, SIGB und SIGC.
Auf diese Weise wird in der Übertragungseinrichtung 70, wenn die Spannungen an den Ausgangsanschlüssen Toutl, Tout2 und Tout3 auf die Spannung mit mittlerem Pegel VM gesetzt sind, die Ausgangsimpedanz auf ungefähr 50 [Ω] gesetzt. Dementsprechend macht es zum Beispiel die Übertragungseinrichtung 70 möglich, Signalreflexion zu unterdrücken, und daher ist es möglich, die Wellenformqualität zu verbessern. Ferner kann die Übergangsdauer in der Übertragungseinrichtung 70 in einem Fall, in dem die Spannungen an den Ausgangsanschlüssen Tout1, Tout2 und Tout3 zum Übergang von der Spannung mit hohem Pegel VH oder der Spannung mit niedrigem Pegel VL auf die Spannung mit mittlerem Pegel VM gebracht werden, verringert werden; dadurch ist es möglich, die Wellenformqualität zu verbessern. Folglich ist es möglich, die Kommunikationsqualität in der Übertragungseinrichtung 70 zu verbessern.
Wie oben beschrieben ist die Ausgangsimpedanz in der vorliegenden Ausführungsform auf ungefähr 50 [Ω] eingestellt, wenn die Spannung am Ausgangsanschluss auf die Spannung mit mittlerem Pegel VM gesetzt ist; dadurch ist es möglich, die Kommunikationsqualität zu verbessern.
[Modifikationsbeispiel 3-1]
In der oben beschriebenen Ausführungsform sind die vier Treiber 24A, 24B, 24C und 24D bereitgestellt; sie ist jedoch nicht darauf beschränkt. Im Folgenden ist ein Modifikationsbeispiel ausführlich beschrieben.
65A und 65B stellen jeweils Konfigurationsbeispiele von Hauptteilen der Übertragungsschaltungseinheiten 74A und 74B eines Senders 74 gemäß dem vorliegenden Modifikationsbeispiel dar. 65A bildet eine Schaltung anschließend an die Kodierer 29A bis 29D in 60A ab, und 65B bildet eine Schaltung anschließend an die Kodierer 29E bis 29H in 60B ab. Die Übertragungsschaltungseinheit 74B weist vier Serialisierer 28 (die Serialisierer 28A, 28B, 28C und 28D), vier Kodierer 29 (die Kodierer 29A, 29B, 29C und 29D), vier Multiplexer 76 (Multiplexer 76A, 76B, 76C und 76D), acht Selektoren 77 (Selektoren 77A, 77B, 77C, 77D, 77E, 77F, 77G und 77H) und vier Treiber 79 (die Treiber 79A, 79B, 79C und 79D) auf. Die Übertragungsschaltungseinheit 74B weist vier Serialisierer 28 (die Serialisierer 28E, 28F, 28 und 28H), vier Kodierer 29 (die Kodierer 29E, 29F, 29G und 29H), vier Multiplexer 76 (Multiplexer 76E, 76F, 76G und 76H), acht Selektoren 77 (Selektoren 77I, 77J, 77K, 77L, 77M, 77N, 77O und 77P) und vier Treiber 79 (die Treiber 79E, 79F, 79G und 79H) auf.
Der Multiplexer 76A (65A) wählt abwechselnd eines der Signale S29AP und S29CP auf der Grundlage eines Taktsignals CLK aus, und gibt das ausgewählte Signal als ein Signal S76AP aus, und gibt ein invertiertes Signal des Signals S76AP als ein Signal S76AN aus. Der Multiplexer 76B wählt abwechselnd eines der Signale S29AN und S29CN auf der Grundlage eines Taktsignals CLK aus, und gibt das ausgewählte Signal als ein Signal S76BP aus, und gibt ein invertiertes Signal des Signals S76BP als ein Signal S76BN aus. Der Multiplexer 76C wählt abwechselnd eines der Signale S29BP und S29DP auf der Grundlage eines Taktsignals CLK aus, und gibt das ausgewählte Signal als ein Signal S76CP aus, und gibt ein invertiertes Signal des Signals S76CP als ein Signal S76CN aus. Der Multiplexer 76D wählt abwechselnd eines der Signale S29BN und S29DN auf der Grundlage eines Taktsignals CLK aus, und gibt das ausgewählte Signal als ein Signal S76DP aus, und gibt ein invertiertes Signal des Signals S76DP als ein Signal S76DN aus. Der Multiplexer 76E (65B) wählt abwechselnd eines der Signale S29EP und S29GP auf der Grundlage eines Taktsignals CLK aus, und gibt das ausgewählte Signal als ein Signal S76EP aus, und gibt ein invertiertes Signal des Signals S76EP als ein Signal S76EN aus. Der Multiplexer 76F wählt abwechselnd eines der Signale S29EN und S29GN auf der Grundlage eines Taktsignals CLK aus, und gibt das ausgewählte Signal als ein Signal S76FP aus, und gibt ein invertiertes Signal des Signals S76FP als ein Signal S76FN aus. Der Multiplexer 76G wählt abwechselnd eines der Signale S29FP und S29HP auf der Grundlage eines Taktsignals CLK aus, und gibt das ausgewählte Signal als ein Signal S76GP aus, und gibt ein invertiertes Signal des Signals S76GP als ein Signal S76GN aus. Der Multiplexer 27H wählt abwechselnd eines der Signale S29FN und S29HN auf der Grundlage eines Taktsignals CLK aus, und gibt das ausgewählte Signal als ein Signal S76HP aus, und gibt ein invertiertes Signal des Signals S76HP als ein Signal S76HN aus.
Auf der Grundlage eines Signals Ssel wählt der Selektor 77A (65A) das Signal S76AP in einem Fall aus, in dem der Betriebsmodus der Betriebsmodus MA (Einphasenmodus) oder der Betriebsmodus MC (Dreiphasenmodus) ist, oder das Signal S76DP in einem Fall, in dem der Betriebsmodus der Betriebsmodus MB (Differentialmodus) ist, und gibt das ausgewählte Signal als ein Signal S77A aus. Auf der Grundlage eines Signals Ssel wählt der Selektor 77B das Signal S76BP in einem Fall aus, in dem der Betriebsmodus der Betriebsmodus MA oder der Betriebsmodus MC ist, oder das Signal S76CP in einem Fall, in dem der Betriebsmodus der Betriebsmodus MB ist, und gibt das ausgewählte Signal als ein Signal S77B aus. Auf der Grundlage eines Signals Ssel wählt der Selektor 77C das Signal S76CP in einem Fall aus, in dem der Betriebsmodus der Betriebsmodus MA oder der Betriebsmodus MC ist, oder das Signal S76BP in einem Fall, in dem der Betriebsmodus der Betriebsmodus MB ist, und gibt das ausgewählte Signal als ein Signal S77C aus. Auf der Grundlage eines Signals Ssel wählt der Selektor 77D das Signal S76DP in einem Fall aus, in dem der Betriebsmodus der Betriebsmodus MA oder der Betriebsmodus MC ist, oder das Signal S76AP in einem Fall, in dem der Betriebsmodus der Betriebsmodus MB ist, und gibt das ausgewählte Signal als ein Signal S77D aus. Auf der Grundlage eines Signals Ssel wählt der Selektor 77E das Signal S76BN in einem Fall aus, in dem der Betriebsmodus der Betriebsmodus MA oder der Betriebsmodus MC ist, oder das Signal S76CN in einem Fall, in dem der Betriebsmodus der Betriebsmodus MB ist, und gibt das ausgewählte Signal als ein Signal S77E aus. Auf der Grundlage eines Signals Ssel wählt der Selektor 77F das Signal S76AN in einem Fall aus, in dem der Betriebsmodus der Betriebsmodus MA oder der Betriebsmodus MC ist, oder das Signal S76DN in einem Fall, in dem der Betriebsmodus der Betriebsmodus MB ist, und gibt das ausgewählte Signal als ein Signal S77F aus. Auf der Grundlage eines Signals Ssel wählt der Selektor 77G das Signal S76DN in einem Fall aus, in dem der Betriebsmodus der Betriebsmodus MA oder der Betriebsmodus MC ist, oder das Signal S76AN in einem Fall, in dem der Betriebsmodus der Betriebsmodus MB ist, und gibt das ausgewählte Signal als ein Signal S77G aus. Auf der Grundlage eines Signals Ssel wählt der Selektor 77H das Signal S76CN in einem Fall aus, in dem der Betriebsmodus der Betriebsmodus MA oder der Betriebsmodus MC ist, oder das Signal S76BN in einem Fall, in dem der Betriebsmodus der Betriebsmodus MB ist, und gibt das ausgewählte Signal als ein Signal S77H aus.
Auf der Grundlage eines Signals Ssel wählt der Selektor 77I (65B) das Signal S76EP in einem Fall aus, in dem der Betriebsmodus der Betriebsmodus MA oder der Betriebsmodus MC ist, oder das Signal S76HP in einem Fall, in dem der Betriebsmodus der Betriebsmodus MB ist, und gibt das ausgewählte Signal als ein Signal S77I aus. Auf der Grundlage eines Signals Ssel wählt der Selektor 77J das Signal S76FP in einem Fall aus, in dem der Betriebsmodus der Betriebsmodus MA oder der Betriebsmodus MC ist, oder das Signal S76GP in einem Fall, in dem der Betriebsmodus der Betriebsmodus MB ist, und gibt das ausgewählte Signal als ein Signal S77J aus. Auf der Grundlage eines Signals Ssel wählt der Selektor 77K das Signal S76GP in einem Fall aus, in dem der Betriebsmodus der Betriebsmodus MA oder der Betriebsmodus MC ist, oder das Signal S76FP in einem Fall, in dem der Betriebsmodus der Betriebsmodus MB ist, und gibt das ausgewählte Signal als ein Signal S77K aus. Auf der Grundlage eines Signals Ssel wählt der Selektor 77L das Signal S76HP in einem Fall aus, in dem der Betriebsmodus der Betriebsmodus MA oder der Betriebsmodus MC ist, oder das Signal S76EP in einem Fall, in dem der Betriebsmodus der Betriebsmodus MB ist, und gibt das ausgewählte Signal als ein Signal S77L aus. Auf der Grundlage eines Signals Ssel wählt der Selektor 77M das Signal S76FN in einem Fall aus, in dem der Betriebsmodus der Betriebsmodus MA oder der Betriebsmodus MC ist, oder das Signal S76GN in einem Fall, in dem der Betriebsmodus der Betriebsmodus MB ist, und gibt das ausgewählte Signal als ein Signal S77M aus. Auf der Grundlage eines Signals Ssel wählt der Selektor 77N das Signal S76EN in einem Fall aus, in dem der Betriebsmodus der Betriebsmodus MA oder der Betriebsmodus MC ist, oder das Signal S76HN in einem Fall, in dem der Betriebsmodus der Betriebsmodus MB ist, und gibt das ausgewählte Signal als ein Signal S77N aus. Auf der Grundlage eines Signals Ssel wählt der Selektor 77O das Signal S76HN in einem Fall aus, in dem der Betriebsmodus der Betriebsmodus MA oder der Betriebsmodus MC ist, oder das Signal S76EN in einem Fall, in dem der Betriebsmodus der Betriebsmodus MB ist, und gibt das ausgewählte Signal als ein Signal S77O aus. Auf der Grundlage eines Signals Ssel wählt der Selektor 77P das Signal S76GN in einem Fall aus, in dem der Betriebsmodus der Betriebsmodus MA oder der Betriebsmodus MC ist, oder das Signal S76FN in einem Fall, in dem der Betriebsmodus der Betriebsmodus MB ist, und gibt das ausgewählte Signal als ein Signal S77P aus.
Der Treiber 79A (65A) arbeitet auf der Grundlage der Signale S76AP, S76BP, S77A und S77B und eines Signals CTL, und der Treiber 79C arbeitet auf der Grundlage der Signale S76BN, S76AN, S77E, S77F und eines Signals CTL. Dann stellen die Treiber 79A und 79C am Ausgangsanschluss Tout1 eine Spannung ein. Der Treiber 79B arbeitet auf der Grundlage der Signale S77C, S77D, S76CP und S76DP und eines Signals CTL, und der Treiber 79D arbeitet auf der Grundlage der Signale S77G, S77H, S76DN und S76CN und eines Signals CTL. Dann stellen die Treiber 79B und 79D am Ausgangsanschluss Tout2 eine Spannung ein.
Der Treiber 79E (65B) arbeitet auf der Grundlage der Signale S76EP, S76FP, S77I und S77J und eines Signals CTL, und der Treiber 79G arbeitet auf der Grundlage der Signale S76FN, S76EN, S77M, S77N und eines Signals CTL. Dann stellen die Treiber 79E und 79G am Ausgangsanschluss Tout3 eine Spannung ein. Der Treiber 79F arbeitet auf der Grundlage der Signale S77K, S77L, S76GP und S76HP und eines Signals CTL, und der Treiber 79H arbeitet auf der Grundlage der Signale S77O, S77P, S76HN und S76GN und eines Signals CTL. Dann stellen die Treiber 79F und 79H am Ausgangsanschluss Tout4 eine Spannung ein.
In den Betriebsmodi MA (Einphasenmodus) und MB (Differentialmodus) stellt der Treiber 79A die Anzahl von Teiltreibern AA auf „M/2“ und die Anzahl von Teiltreibern AB auf „N/2“ auf der Grundlage eines Signals CTL ein. Dasselbe gilt für die Treiber 79B bis 79H.
Andererseits stellt der Treiber 24A im Betriebsmodus MC (Dreiphasenmodus) sowohl die Anzahl von Teiltreibern AA als auch die Anzahl von Teiltreibern AB auf der Grundlage eines Signals CTL auf „L/2“ ein. Die Anzahl „L“ kann zum Beispiel so eingestellt werden, dass sie „2xL = M+N“ erfüllt. Dasselbe gilt für die Treiber 79B bis 79H.
Mit dieser Konfiguration werden zum Beispiel in einem Fall, in dem im Betriebsmodus MC die Signale S76BP und S76BP beide auf niedrigen Pegel eingestellt sind, und die Signale S76AN und S76BN beide auf hohen Pegel eingestellt sind, die Signale S77A und S77B beide Signale mit niedrigem Pegel, und die Signale S77E und S77F werden beide Signale mit hohem Pegel. Daher schalten die Transistoren 92 und 93 im Treiber 79C auf Durchlass, und die Transistoren 92 und 93 im Treiber 79A in den Sperrzustand. Als ein Ergebnis sind die Treiber 79A und 79C imstande, die Spannung am Ausgangsanschluss Tout1 auf eine Spannung mit mittlerem Pegel VM und die Ausgangsimpedanz auf ungefähr 50 [Ω] zu setzen.
Hier entsprechen die zwei Treiber 79A und 79C einem spezifischen Beispiel des „ersten Treibers“ in der vorliegenden Offenbarung. Die mehreren Teiltreiber AA1 bis AA(M/2) und CA1 bis CA(M/2) entsprechen einem spezifischen Beispiel der „ersten Teiltreibereinheit“ in der vorliegenden Offenbarung, und die mehreren Teiltreiber AB1 bis AB(N/2) und CB1 bis CB(N/2) entsprechen einem spezifischen Beispiel der „zweiten Teiltreibereinheit“ in der vorliegenden Offenbarung. Die zwei Treiber 79B und 79D entsprechen einem spezifischen Beispiel des „zweiten Treibers“ in der vorliegenden Offenbarung. Die mehreren Teiltreiber BA1 bis BA(M/2) und DA1 bis DA(M/2) entsprechen einem spezifischen Beispiel der „dritten Teiltreibereinheit“ in der vorliegenden Offenbarung, und die mehreren Teiltreiber BB1 bis BB(N/2) und DB1 bis DB(N/2) entsprechen einem spezifischen Beispiel der „vierten Teiltreibereinheit“ in der vorliegenden Offenbarung. Die mehreren Selektoren 77A bis 77H entsprechen einem spezifischen Beispiel der „Selektoreinheit“ in der vorliegenden Offenbarung. Die mehreren Multiplexer 76A bis 76H entsprechen einem spezifischen Beispiel der „Multiplexereinheit“ in der vorliegenden Offenbarung.
66 stellt den Fluss von Signalen im Betriebsmodus MA (Einphasenmodus) dar. In diesem Beispiel ist die Operation der Übertragungsschaltungseinheit 74A beschrieben; dasselbe gilt jedoch für die Operation der Übertragungsschaltungseinheit 74B.
Zuerst ist der Fluss von Signalen in Bezug auf DI10 bis DI17 beschrieben. Auf der Grundlage eines Signals Ssel wählt der Selektor 77A im Betriebsmodus MA das Signal S76AP aus, und gibt das ausgewählte Signal als ein Signal S77A aus. Auf der Grundlage eines Signals Ssel wählt der Selektor 77B im Betriebsmodus MA das Signal S76BP aus, und gibt das ausgewählte Signal als ein Signal S77B aus. Auf der Grundlage eines Signals Ssel wählt der Selektor 77E im Betriebsmodus MA das Signal S76BN aus, und gibt das ausgewählte Signal als ein Signal S77E aus. Auf der Grundlage eines Signals Ssel wählt der Selektor 77F im Betriebsmodus MA das Signal S76AN aus, und gibt das ausgewählte Signal als ein Signal S77F aus. Im Betriebsmodus MA sind die Signale S76AP und S76BP Signale, die invertiert zueinander sind; daher entspricht das Signal S76BN dem Signal S76AP, und das Signal S76BP entspricht dem Signal S76AN. Als ein Ergebnis arbeitet der Treiber 79A auf der Grundlage der Signale S76AP undS76BP, und der Treiber 79C arbeitet auf der Grundlage der Signale S76AP und S76BP.
Als nächstes ist der Fluss von Signalen in Bezug auf die Signale DI20 bis DI27 beschrieben. Auf der Grundlage eines Signals Ssel wählt der Selektor 77C im Betriebsmodus MA das Signal S76CP aus, und gibt das ausgewählte Signal als ein Signal S77C aus. Auf der Grundlage eines Signals Ssel wählt der Selektor 77D im Betriebsmodus MA das Signal S76DP aus, und gibt das ausgewählte Signal als ein Signal S77D aus. Auf der Grundlage eines Signals Ssel wählt der Selektor 77G im Betriebsmodus MA das Signal S76DN aus, und gibt das ausgewählte Signal als ein Signal S77G aus. Auf der Grundlage eines Signals Ssel wählt der Selektor 77H im Betriebsmodus MA das Signal S76CN aus, und gibt das ausgewählte Signal als ein Signal S77H aus. Im Betriebsmodus MA sind die Signale S76CP und S76DP Signale, die invertiert zueinander sind; daher entspricht das Signal S76DN dem Signal S76CP, und das Signal S76DP entspricht dem Signal S76CN. Als ein Ergebnis arbeitet der Treiber 79B auf der Grundlage der Signale S76CP und S76DP, und der Treiber 79D arbeitet auf der Grundlage der Signale S76CP und S76DP.
67 stellt den Fluss von Signalen im Betriebsmodus MB (Differentialmodus) dar. In diesem Beispiel ist die Operation der Übertragungsschaltungseinheit 74A beschrieben; dasselbe gilt jedoch für die Operation der Übertragungsschaltungseinheit 74B.
Zuerst ist der Fluss von Signalen in Bezug auf DI10 bis DI17 beschrieben. Auf der Grundlage eines Signals Ssel wählt der Selektor 77C im Betriebsmodus MB das Signal S76BP aus, und gibt das ausgewählte Signal als ein Signal S77C aus. Auf der Grundlage eines Signals Ssel wählt der Selektor 77D im Betriebsmodus MB das Signal S76AP aus, und gibt das ausgewählte Signal als ein Signal S77D aus. Auf der Grundlage eines Signals Ssel wählt der Selektor 77G im Betriebsmodus MB das Signal S76AN aus, und gibt das ausgewählte Signal als ein Signal S77G aus. Auf der Grundlage eines Signals Ssel wählt der Selektor 77H im Betriebsmodus MB das Signal S76BN aus, und gibt das ausgewählte Signal als ein Signal S77H aus. Im Betriebsmodus MB sind die Signale S76AP und S76BP Signale, die invertiert zueinander sind; daher entspricht das Signal S76BN dem Signal S76AP, und das Signal S76BP entspricht dem Signal S76AN. Als ein Ergebnis arbeiten die Teiltreiber AA1 bis AA(M/2) des Treibers 79A auf der Grundlage der Signale S76AP und S76BP, und die Teiltreiber CA1 bis CA(M/2) des Treibers 79C arbeiten auf der Grundlage der Signale S76AP und S76BP. Ebenso arbeiten die Teiltreiber BA1 bis BA(M/2) des Treibers 79B auf der Grundlage der Signale S76BP und S76AP, und die Teiltreiber DA1 bis DA(M/2) des Treibers 79D arbeiten auf der Grundlage der Signale S76BP und S76AP.
Als nächstes ist der Fluss von Signalen in Bezug auf die Signale DI20 bis DI27 beschrieben. Auf der Grundlage eines Signals Ssel wählt der Selektor 77A im Betriebsmodus MB das Signal S76DP aus, und gibt das ausgewählte Signal als ein Signal S77A aus. Auf der Grundlage eines Signals Ssel wählt der Selektor 77B im Betriebsmodus MB das Signal S76CP aus, und gibt das ausgewählte Signal als ein Signal S77B aus. Auf der Grundlage eines Signals Ssel wählt der Selektor 77E im Betriebsmodus MB das Signal S76CN aus, und gibt das ausgewählte Signal als ein Signal S77E aus. Auf der Grundlage eines Signals Ssel wählt der Selektor 77F im Betriebsmodus MB das Signal S76DN aus, und gibt das ausgewählte Signal als ein Signal S77F aus. Im Betriebsmodus MB sind die Signale S76AP und S76BP Signale, die invertiert zueinander sind; daher entspricht das Signal S76DN dem Signal S76CP, und das Signal S76DP entspricht dem Signal S76CN. Als ein Ergebnis arbeiten die Teiltreiber AB1 bis AB(N/2) des Treibers 79A auf der Grundlage der Signale S76DP und S76CP, und die Teiltreiber CB1 bis CB(N/2) des Treibers 79C arbeiten auf der Grundlage der Signale S76DP und S76CP. Ebenso arbeiten die Teiltreiber BB1 bis BB(N/2) des Treibers 79B auf der Grundlage der Signale S76CP und S76DP, und die Teiltreiber DB1 bis DB(N/2) des Treibers 79D arbeiten auf der Grundlage der Signale S76CP und S76DP.
68A und 68B stellen den Fluss von Signalen im Betriebsmodus MC (Dreiphasenmodus) dar.
Auf der Grundlage eines Signals Ssel wählt der Selektor 77A (68A) im Betriebsmodus MC das Signal S76AP aus, und gibt das Signal S76AP als ein Signal S77A aus. Auf der Grundlage eines Signals Ssel wählt der Selektor 77B im Betriebsmodus MC das Signal S76BP aus, und gibt das Signal S76BP als ein Signal S77B aus. Auf der Grundlage eines Signals Ssel wählt der Selektor 77E im Betriebsmodus MC das Signal S76BN aus, und gibt das Signal S76BN als ein Signal S77E aus. Auf der Grundlage eines Signals Ssel wählt der Selektor 77F im Betriebsmodus MC das Signal S76AN aus, und gibt das Signal S76AN als ein Signal S77F aus. Als ein Ergebnis arbeitet der Treiber 79A auf der Grundlage der Signale S76AP und S76BP, und der Treiber 79C arbeitet auf der Grundlage der Signale S76BN und S76AN.
Ebenso wählt der Selektor 77C auf der Grundlage eines Signals Ssel im Betriebsmodus MC das Signal S76CP aus, und gibt das Signal S76CP als ein Signal S77C aus. Auf der Grundlage eines Signals Ssel wählt der Selektor 77D im Betriebsmodus MC das Signal S76DP aus, und gibt das Signal S76DP als ein Signal S77D aus. Auf der Grundlage eines Signals Ssel wählt der Selektor 77G im Betriebsmodus MC das Signal S76DN aus, und gibt das Signal S76DN als ein Signal S77G aus. Auf der Grundlage eines Signals Ssel wählt der Selektor 77H im Betriebsmodus MC das Signal S76CN aus, und gibt das Signal S76CN als ein Signal S77H aus. Als ein Ergebnis arbeitet der Treiber 79B auf der Grundlage der Signale S76CP und S76DP, und der Treiber 79D arbeitet auf der Grundlage der Signale S76DN und S76CN.
Ebenso wählt der Selektor 77I (68B) auf der Grundlage eines Signals Ssel im Betriebsmodus MC das Signal S76EP aus, und gibt das Signal als ein Signal S77I aus. Auf der Grundlage eines Signals Ssel wählt der Selektor 77J im Betriebsmodus MC das Signal S76FP aus, und gibt das Signal S76FP als ein Signal S77J aus. Auf der Grundlage eines Signals Ssel wählt der Selektor 77M im Betriebsmodus MC das Signal S76FN aus, und gibt das Signal S76FN als ein Signal S77M aus. Auf der Grundlage eines Signals Ssel wählt der Selektor 77N im Betriebsmodus MC das Signal S76EN aus, und gibt das Signal S76EN als ein Signal S77N aus. Als ein Ergebnis arbeitet der Treiber 79E auf der Grundlage der Signale S76EP und S76FP, und der Treiber 79G arbeitet auf der Grundlage der Signale S76FN und S76EN.
[Modifikationsbeispiel 3-2]
In der oben beschriebenen Ausführungsform sind die Kodierer 29 in der vorausgehenden Stufe der Multiplexer 22 bereitgestellt; sie ist jedoch nicht darauf beschränkt. Stattdessen können Kodierer zum Beispiel in der nachfolgenden Stufe der Multiplexer 22 bereitgestellt sein. 69A und 69B stellen jeweils Konfigurationsbeispiele der Übertragungsschaltungseinheiten 78A und 78B eines Senders 78 gemäß einem Modifikationsbeispiel dar. Die Übertragungsschaltungseinheit 78A weist vier Serialisierer 21 (die Serialisierer 21A, 21B, 21C und 21D), vier Multiplexer 22 (die Multiplexer 22A, 22B, 22C und 22D), vier Kodierer 64 (die Kodierer 64A, 64B, 64C und 64D), vier Inverter 73 (die Inverter 73A, 73B, 73C und 73D), vier Selektoren 23 (die Selektoren 23A, 23B, 23C und 23D) und zwei Treiber 24 (die Treiber 24A und 24B) auf. Die Übertragungsschaltungseinheit 78B weist vier Serialisierer 21 (die Serialisierer 21E, 21F, 21G und 21H), vier Multiplexer 22 (die Multiplexer 22E, 22F, 22G und 22H), vier Kodierer 64 (die Kodierer 64E, 64F, 64G und 64H), vier Inverter 73 (die Inverter 73E, 73F, 73B und 73H), vier Selektoren 23 (die Selektoren 23E, 23F, 23G und 23H) und zwei Treiber 24 (die Treiber 24C und 24D) auf.
[Modifikationsbeispiel 3-3]
In der oben beschriebenen Ausführungsform werden die Serialisierer 28A bis 28H, welche dieselbe Konfiguration aufweisen, wie jene in 3, verwendet; sie ist jedoch nicht darauf beschränkt. 70A und 70B stellen jeweils Konfigurationsbeispiele der Übertragungsschaltungseinheiten 81A und 81B eines Senders 81 gemäß einem Modifikationsbeispiel dar. Die Übertragungsschaltungseinheit 81A weist vier Serialisierer 68 (die Serialisierer 68A, 68B, 68C und 68D), vier Kodierer 29 (die Kodierer 29A, 29B, 29C und 29D), vier Multiplexer 22 (die Multiplexer 22A, 22B, 22C und 22D), vier Inverter 73 (Inverter 73A, 73B, 73C und 73D), vier Selektoren 23 (die Selektoren 23A, 23B, 23C und 23D) und zwei Treiber 24 (die Treiber 24A und 24B) auf. Die Übertragungsschaltungseinheit 81B weist vier Serialisierer 68 (die Serialisierer 68E, 68F, 68G und 68H), vier Kodierer 29 (die Kodierer 29E, 29F, 29G und 29H), vier Multiplexer 22 (die Multiplexer 22E, 22F, 22G und 22H), vier Inverter 73 (Inverter 73E, 73F, 73G und 73H), vier Selektoren 23 (die Selektoren 23E, 23F, 23G und 23H) und zwei Treiber 24 (die Treiber 24C und 24D) auf.
Im Sender 81 gemäß dem vorliegenden Modifikationsbeispiel sind die Kodierer 29 in der vorausgehenden Stufe der Multiplexer 22 bereitgestellt; es ist jedoch nicht darauf beschränkt. Stattdessen können Kodierer zum Beispiel in der nachfolgenden Stufe der Multiplexer 22 bereitgestellt sein. 71A und 71B stellen jeweils Konfigurationsbeispiele der Übertragungsschaltungseinheiten 82A und 82B eines Senders 82 gemäß einem Modifikationsbeispiel dar. Die Übertragungsschaltungseinheit 82A weist vier Serialisierer 68 (die Serialisierer 68A, 68B, 68C und 68D), vier Multiplexer 22 (die Multiplexer 22A, 22B, 22C und 22D), zwei Kodierer 29 (die Kodierer 29A und 29B), vier Inverter 73 (die Inverter 73A, 73B, 73C und 73D), vier Selektoren 23 (die Selektoren 23A, 23B, 23C und 23D) und zwei Treiber 24 (die Treiber 24A und 24B) auf. Die Übertragungsschaltungseinheit 82B weist vier Serialisierer 68 (die Serialisierer 68E, 68F, 68G und 68H), vier Multiplexer 22 (die Multiplexer 22E, 22F, 22G und 22H), zwei Kodierer 29 (die Kodierer 29C und 29D), vier Inverter 73 (die Inverter 73E, 73F, 73F und 73H), vier Selektoren 23 (die Selektoren 23E, 23F, 23G und 23H) und zwei Treiber 24 (die Treiber 24C und 24D) auf.
<Anwendungsbeispiel>
Im Folgenden sind einige Anwendungsbeispiele der Kommunikationssysteme, die in den obigen Ausführungsformen und Modifikationsbeispielen beschrieben sind, beschrieben.
(Anwendungsbeispiel 1)
72 stellt ein äußeres Erscheinungsbild eines Smartphones 300 (ein Multifunktions-Mobiltelefon) dar, auf welches das Kommunikationssystem in irgendeiner der oben beschriebenen Ausführungsformen, etc. angewendet wird. Dieses Smartphone 300 ist mit verschiedenen Bauelementen ausgestattet; das Kommunikationssystem in irgendeiner der oben beschriebenen Ausführungsformen, etc. ist auf ein Kommunikationssystem angewendet, in welchem diese Bauelemente Daten untereinander austauschen.
73 stellt ein Konfigurationsbeispiel eines Anwendungsprozessors 310 dar, der im Smartphone 300 verwendet ist. Der Anwendungsprozessor 310 weist eine Zentraleinheit (CPU) 311, eine Speichersteuerung 312, eine Leistungssteuerung 313, eine externe Schnittstelle 314, eine Graphikverarbeitungseinheit (GPU) 315, einen Medienverarbeiter 316, eine Anzeigesteuerung 317 und eine MIPI-Schnittstelle (Mobilfunk-Verarbeitungsschnittstelle) 318 auf. In diesem Beispiel sind die CPU 311, die Speichersteuerung 312, die Leistungssteuerung 313, die externe Schnittstelle 314, die GPU 315, der Medienverarbeiter 316 und die Anzeigesteuerung 317 mit einem Systembus 319 verbunden, der es ihnen möglich macht, durch diesen Systembus 319 Daten untereinander auszutauschen.
Die CPU 311 verarbeitet verschiedene durch das Smartphone 300 benutzte Einzelinformationen im Einklang mit einem Programm. Die Speichersteuerung 312 steuert einen Speicher 501, den die CPU 311 verwendet, wenn sie Informationsverarbeitungen ausführt. Die Leistungssteuerung 313 steuert die Stromzufuhr zum Smartphone 300.
Die externe Schnittstelle 314 ist eine Schnittstelle zur Kommunikation mit einer externen Vorrichtung, und ist in diesem Beispiel mit einem Drahtloskommunikationsabschnitt 502 und einem Bildsensor 410 verbunden. Der Drahtloskommunikationsabschnitt 502 führt drahtlose Kommunikation mit einer Mobiltelefon-Basisstation aus, und weist zum Beispiel ein Basisband, ein Funkfrequenz-(RF-)Frontend, etc. auf. Der Bildsensor 410 erfasst ein Bild und weist zum Beispiel einen CMOS-Sensor auf.
Die GPU 315 führt Bildverarbeitung aus. Der Medienverarbeiter 316 verarbeitet Informationen aus Sprache, Text, Graphiken, etc. Die Anzeigesteuerung 317 steuert eine Anzeige 504 durch die MIPI-Schnittstelle 318. Die MIPI-Schnittstelle 318 überträgt ein Bildsignal zur Anzeige 504. Als das Bildsignal kann zum Beispiel ein YUV- oder RGB-Signal oder dergleichen verwendet werden. Die MIPI-Schnittstelle 318 arbeitet auf der Grundlage eines Referenztakts, der von einer Oszillatorschaltung 330, zum Beispiel aufweisend eine Quarzkristalleinheit, zugeführt wird. Das Kommunikationssystem in irgendeiner der oben beschriebenen Ausführungsformen, etc. ist zum Beispiel auf dieses Kommunikationssystem zwischen der MIPI-Schnittstelle 318 und der Anzeige 504 angewendet.
74 stellt ein Konfigurationsbeispiel des Bildsensors 410 dar. Der Bildsensor 410 weist einen Sensorabschnitt 411, einen ISP (Bildsignalprozessor) 412, einen JPEG- (gemeinsame Fotografieexpertengruppe) Kodierer 413, eine CPU 414, einen RAM (Direktzugriffsspeicher) 415, einen ROM (Nur-Lese-Speicher) 416, eine Leistungssteuerung 417, eine I²C- (inter-integrierte Schaltung) Schnittstelle 418 und eine MIPI-Schnittstelle 419 auf. In diesem Beispiel sind diese Blocks mit einem Systembus 420 verbunden, der es ihnen ermöglicht, Daten durch diesen Systembus 420 untereinander auszutauschen.
Der Sensorabschnitt 411 erfasst ein Bild und weist zum Beispiel einen CMOS-Sensor auf. Der ISP 412 führt einen vorher festgelegten Vorgang am durch den Sensorabschnitt 411 erfassten Bild aus. Der JPEG-Kodierer 413 erzeugt ein JPEG-Bild durch Kodieren des durch den ISP 412 verarbeiteten Bildes. Die CPU 414 steuert die Blöcke des Bildsensors 410 im Einklang mit einem Programm. Der RAM 415 ist ein Speicher, den die CPU 414 beim Ausführen von Informationsverarbeitung verwendet. Der ROM 416 speichert das durch die CPU 414 ausgeführte Programm, einen durch Kalibrierung erlangten Einstellwert, etc. Die Leistungssteuerung 417 steuert die Stromzufuhr zum Bildsensor 410. Die I²C-Schnittstelle 418 empfängt ein Steuersignal vom Anwendungsprozessor 310. Ferner, obwohl nicht dargestellt, empfängt der Bildsensor 410 ein Taktsignal sowie das Steuersignal vom Anwendungsprozessor 310. Insbesondere ist der Bildsensor 410 so ausgelegt, dass er imstande ist, auf der Grundlage von Taktsignalen unterschiedlicher Frequenzen zu arbeiten. Die MIPI-Schnittstelle 419 überträgt ein Bildsignal zum Anwendungsprozessor 310. Als das Bildsignal kann zum Beispiel ein YUV- oder RGB-Signal oder dergleichen verwendet werden. Die MIPI-Schnittstelle 419 arbeitet auf der Grundlage eines Referenztakts, der von einer Oszillatorschaltung 430, zum Beispiel aufweisend eine Quarzkristalleinheit, zugeführt wird. Das Kommunikationssystem in irgendeiner der oben beschriebenen Ausführungsformen, etc. ist zum Beispiel auf dieses Kommunikationssystem zwischen der MIPI-Schnittstelle 419 und dem Anwendungsprozessor 310 angewendet.
(Anwendungsbeispiel 2)
75 stellt ein Konfigurationsbeispiel eines Fahrzeugsteuerungssystems 600 dar, auf welches das Kommunikationssystem in irgendeiner der oben beschriebenen Ausführungsformen, etc. angewendet wird. Das Fahrzeugsteuerungssystem 600 steuert den Betrieb eines Fahrzeugs, zum Beispiel eines Autos, eines elektrischen Autos, eines hybridelektrischen Autos oder eines Motorrads. Dieses Fahrzeugsteuerungssystem 600 weist eine Antriebssystem-Steuereinheit 610, eine Karosseriesystem-Steuereinheit 620, eine Batterie-Steuereinheit 630, eine Erfassungseinheit für Informationen außerhalb des Fahrzeugs 640, eine Erfassungseinheit für Informationen innerhalb des Fahrzeugs 650 und eine integrierte Steuereinheit 660 auf. Diese Einheiten sind durch ein Kommunikationsnetzwerk 690 miteinander verbunden. Als das Kommunikationsnetzwerk kann zum Beispiel ein Netzwerk verwendet sein, dass jeglichen Standard, wie zum Beispiel CAN (Controller Area Network), LIN (Local Interconnect Network), LAN (Local Area Network) und FlexRay®, erfüllt. Diese Einheiten weisen jeweils zum Beispiel einen Mikrocomputer, ein Speicherbauelement, eine Antriebsschaltung, welche eine zu steuerndes Vorrichtung antreibt, eine Kommunikationsschnittstelle, etc. auf.
Die Antriebssystem-Steuereinheit 610 steuert den Betrieb einer Vorrichtung, die mit einem Antriebssystem des Fahrzeugs in Zusammenhang steht. Ein Fahrzeugzustandserfassungsabschnitt 611 ist mit der Antriebssystem-Steuereinheit 610 verbunden. Der Fahrzeugzustandserfassungsabschnitt 611 erfasst den Zustand des Fahrzeugs und weist zum Beispiel einen Gyrosensor, einen Beschleunigungssensor, Sensoren zum Erfassen der jeweiligen Stellgrößen eines Gaspedals und eines Bremspedals, des Lenkwinkels, etc. auf. Auf der Grundlage von durch den Fahrzeugzustandserfassungsabschnitt 611 erfassten Informationen steuert die Antriebssystem-Steuereinheit 610 den Betrieb einer Vorrichtung, die mit dem Antriebssystem des Fahrzeugs in Zusammenhang steht. Das Kommunikationssystem in irgendeiner der oben beschriebenen Ausführungsformen, etc. ist zum Beispiel auf dieses Kommunikationssystem zwischen der Antriebssystem-Steuereinheit 610 und dem Fahrzeugzustandserfassungsabschnitt 611 angewendet.
Die Karosseriesystem-Steuereinheit 620 steuert den Betrieb von verschiedenen Bordvorrichtungen, wie zum Beispiel eines schlüssellosen Zugangssystems, eines elektrischen Fensterhebers und einer Vielzahl von Lampen.
Die Batterie-Steuereinheit 630 steuert eine Batterie 631. Die Batterie 631 ist mit der Batterie-Steuereinheit 630 verbunden. Die Batterie 631 führt einem Motor zum Fahren elektrische Energie zu, und weist zum Beispiel eine Sekundärbatterie, eine Kühlvorrichtung, etc. auf. Die Batterie-Steuereinheit 630 erfasst Informationen über Temperatur, Ausgangsspannung, verbleibende Batterieladung, etc. von der Batterie 631, und steuert auf der Grundlage dieser Einzelinformationen die Kühlvorrichtung, etc. der Batterie 631. Das Kommunikationssystem in irgendeiner der oben beschriebenen Ausführungsformen, etc. ist zum Beispiel auf dieses Kommunikationssystem zwischen der Batterie-Steuereinheit 630 und der Batterie 631 angewendet.
Die Erfassungseinheit für Informationen außerhalb des Fahrzeugs 640 erfasst Informationen der Umgebung des Fahrzeugs. Eine Bilderfassungsvorrichtung 641 und ein Detektor für Informationen von außerhalb des Fahrzeugs 642 sind mit der Erfassungseinheit für Informationen außerhalb des Fahrzeugs 640 verbunden. Die Bilderfassungsvorrichtung 641 nimmt ein Bild der Außenseite des Fahrzeugs auf, und weist zum Beispiel eine ToF- (Laufzeit-) Kamera, eine Stereokamera, eine monokulare Kamera, eine Infrarotkamera, etc. auf. Der Detektor für Informationen von außerhalb des Fahrzeugs 642 erfasst Informationen der Außenseite des Fahrzeugs und weist zum Beispiel einen Sensor zum Erfassen des Wetters und Klimas, einen Sensor zum Erfassen anderer Fahrzeuge, Hindernisse, Fußgänger, etc. rund um das Fahrzeug etc. auf. Auf der Grundlage des durch die Bilderfassungsvorrichtung 641 erlangten Bildes und der durch den Detektor für Informationen von außerhalb des Fahrzeugs 642 erfassten Informationen erkennt die Erfassungseinheit für Informationen von außerhalb des Fahrzeugs 640 zum Beispiel das Wetter und das Klima, die Straßenbedingungen, etc. und erfasst Objekte rund um das Fahrzeug, wie zum Beispiel andere Fahrzeuge, Hindernisse, Fußgänger und Zeichen von Schildern und Straßenmarkierungen, oder erfasst den Abstand zwischen diesen Objekten und dem Fahrzeug. Das Kommunikationssystem in irgendeiner der oben beschriebenen Ausführungsformen ist zum Beispiel auf dieses Kommunikationssystem zwischen der Erfassungseinheit für Informationen von außerhalb des Fahrzeugs 640 und der Bildgebungsvorrichtung 641 und dem Detektor für Informationen von außerhalb des Fahrzeugs angewendet.
Die Erfassungseinheit für Informationen innerhalb des Fahrzeugs 650 erfasst Informationen des Inneren des Fahrzeugs. Ein Fahrerzustandserfasser 651 ist mit der Erfassungseinheit für Informationen innerhalb des Fahrzeugs 650 verbunden. Der Fahrerzustandserfasser 651 erfasst den Zustand eines Fahrers und weist zum Beispiel eine Kamera, einen Biosensor, ein Mikrofon, etc. auf. Auf der Grundlage von durch den Fahrerzustandserfasser 651 erfassten Informationen überwacht die Erfassungseinheit für Informationen innerhalb des Fahrzeugs 650 zum Beispiel den Müdigkeitsgrad des Fahrers, das Konzentrationsniveau des Fahrers, ob der Fahrer am Lenkrad schläft, oder nicht, etc. Das Kommunikationssystem in irgendeiner der oben beschriebenen Ausführungsformen, etc. ist zum Beispiel auf dieses Kommunikationssystem zwischen der Erfassungseinheit für Informationen innerhalb des Fahrzeugs 650 und dem Fahrerzustandserfasser 651 angewendet.
Die integrierte Steuereinheit 660 steuert den Betrieb des Fahrzeugsteuerungssystems 600. Ein Betriebsabschnitt 661, ein Anzeigeabschnitt 662 und ein Armaturenbrett 663 sind mit der integrierten Steuereinheit 660 verbunden. Der Betriebsabschnitt 661 ist ein Teil, der von einem Fahrgast gehandhabt wird, und weist zum Beispiel einen Berührungsbildschirm, verschiedene Knöpfe und Schalter, etc. auf. Der Anzeigeabschnitt 662 zeigt ein Bild an und weist zum Beispiel ein Flüssigkristall-Anzeigefeld, etc. auf. Das Armaturenbrett 663 zeigt den Zustand des Fahrzeugs an, und weist Messinstrumente, wie zum Beispiel ein Tachometer, verschiedene Warnlampen, etc. auf. Das Kommunikationssystem in irgendeiner der oben beschriebenen Ausführungsformen, etc. ist zum Beispiel auf dieses Kommunikationssystem zwischen der intergierten Steuereinheit 660 und dem Betriebsabschnitt 661, dem Anzeigeabschnitt 662 und dem Armaturenbrett 663 angewendet.
Die vorliegende Technologie ist oben unter Nennung einiger Ausführungsformen und Modifikationsbeispiele und Anwendungsbeispiele beschrieben; die vorliegende Technologie ist jedoch nicht auf diese Ausführungsformen, etc. beschränkt, und verschiedenste Modifikationen sind möglich.
Zum Beispiel ist die Übertragungseinrichtung in den zweiten und dritten Ausführungsformen mit vier Ausgangsanschlüssen versehen; sie ist jedoch nicht darauf beschränkt, und die Übertragungseinrichtung kann stattdessen auch mit drei Ausgangsanschlüssen versehen sein. In diesem Fall ist die Übertragungseinrichtung imstande, Daten zu übertragen durch Verwendung der Signale SIG1, SIG2 und SIG3 im Betriebsmodus MA; der Signale SIG1P und SIG1N im Betriebsmodus MB; und der Signale SIGA, SIGB und SIGC im Betriebsmodus MC. Ferner kann die Übertragungseinrichtung zum Beispiel mit fünf oder mehr Ausgangsanschlüssen versehen sein. Insbesondere zum Beispiel in einem Fall, in dem die Übertragungseinrichtung mit sechs Ausgangsanschlüssen versehen ist, ist die Übertragungseinrichtung imstande, Daten zu übertragen durch Verwendung der Signale SIG1 bis SIG6 im Betriebsmodus MA; der Signale SIG1P und SIG1N, SIG2P und SIG2N und SIG3P und SIG3N im Betriebsmodus MB; und der Signale SIG1A, SIG1B und SIG1C und SIG2A, SIG2B und SIG2C im Betriebsmodus MC.
Es sei darauf hingewiesen, dass die beschriebenen Auswirkungen in dieser Patentschrift nur Beispiele und nicht einschränkend sind, und es daher auch andere Auswirkungen geben kann.
Es sei darauf hingewiesen, dass die vorliegende Technologie die folgenden Konfigurationen aufweisen kann.

(1) Eine Übertragungseinrichtung aufweisend:
- einen ersten Treiber aufweisend eine erste Teiltreibereinheit und eine zweite Teiltreibereinheit, wobei der erste Treiber derart ausgelegt ist, dass er imstande ist, eine Spannung an einem ersten Ausgangsanschluss einzustellen, wobei die erste Teiltreibereinheit auf der Grundlage eines ersten Steuersignals arbeitet, und die zweite Teiltreibereinheit auf der Grundlage eines aus dem ersten Steuersignal und einem zweiten Steuersignal durch eine erste Auswahloperation ausgewählten Signal arbeitet; und
- eine Steuerung, welche die erste Auswahloperation steuert.
(2) Die Übertragungseinrichtung gemäß (1), ferner aufweisend einen zweiten Treiber aufweisend eine dritte Teiltreibereinheit und eine vierte Teiltreibereinheit, wobei der zweite Treiber derart ausgelegt ist, dass er imstande ist, eine Spannung an einem zweiten Ausgangsanschluss einzustellen, wobei die dritte Teiltreibereinheit auf der Grundlage eines aus dem ersten Steuersignal und dem zweiten Steuersignal durch eine zweite Auswahloperation ausgewählten Signals arbeitet, und die vierte Teiltreibereinheit auf der Grundlage des zweiten Steuersignals arbeitet, in welcher die Steuerung auch die zweite Auswahloperation steuert.
(3) Die Übertragungseinrichtung gemäß (2), in der die Übertragungseinrichtung einen ersten Betriebsmodus und einen zweiten Betriebsmodus aufweist, und die Steuerung:
- im ersten Betriebsmodus das erste Steuersignal in der ersten Auswahloperation und das zweite Steuersignal in der zweiten Auswahloperation; und
- im zweiten Betriebsmodus das zweite Steuersignal in der ersten Auswahloperation und das erste Steuersignal in der zweiten Auswahloperation auswählt.
(4) Die Übertragungseinrichtung gemäß (2) oder (3), in der eine Ausgangsimpedanz der ersten Teiltreibereinheit niedriger ist als eine Ausgangsimpedanz der zweiten Teiltreibereinheit, und eine Ausgangsimpedanz der dritten Teiltreibereinheit niedriger ist als eine Ausgangsimpedanz der vierten Teiltreibereinheit.
(5) Die Übertragungseinrichtung gemäß einem der Punkte (2) bis (4), in der die Ausgangsimpedanz der ersten Teiltreibereinheit, die Ausgangsimpedanz der zweiten Teiltreibereinheit, die Ausgangsimpedanz der dritten Teiltreibereinheit und die Ausgangsimpedanz der vierten Teiltreibereinheit jeweils einstellbar ausgelegt sind.
(6) Die Übertragungseinrichtung gemäß einem der Punkte (2) bis (5), ferner aufweisend:
- eine erste Selektoreinheit, welche die erste Auswahloperation ausführt; und
- eine zweite Selektoreinheit, welche die zweite Auswahloperation ausführt.
(7) Die Übertragungseinrichtung gemäß einem der Punkte (2) bis (5), in der die zweite Teiltreibereinheit ferner die erste Auswahloperation ausführt, und die dritte Teiltreibereinheit ferner die zweite Auswahloperation ausführt.
(8) Die Übertragungseinrichtung gemäß (7), in der die zweite Teiltreibereinheit aufweist:
- eine fünfte Teiltreibereinheit, die auf der Grundlage des ersten Steuersignals arbeitet; und
- eine sechste Teiltreibereinheit, die auf der Grundlage des zweiten Steuersignals arbeitet, und
wobei die Steuerung die erste Auswahloperation durch Aktivieren entweder der fünften Teiltreibereinheit oder der sechsten Teiltreibereinheit steuert.
(9) Die Übertragungseinrichtung gemäß einem der Punkte (2) bis (8), ferner aufweisend eine Multiplexereinheit, die ein erstes Signal, ein zweites Signal, ein drittes Signal und ein viertes Signal erzeugt, in der das erste Steuersignal das erste Signal und das zweite Signal aufweist, und das zweite Steuersignal das dritte Signal und das vierte Signal aufweist.
(10) Die Übertragungseinrichtung gemäß (9), ferner aufweisend eine Serialisierereinheit, die ein erstes Seriensignal, ein zweites Seriensignal, ein drittes Seriensignal und ein viertes Seriensignal erzeugt, in der die Multiplexereinheit:
- das erste Signal auf der Grundlage des ersten Seriensignals und des dritten Seriensignals;
- das zweite Signal auf der Grundlage eines invertierten Signals des ersten Seriensignals und eines invertierten Signals des dritten Seriensignals;
- das dritte Signal auf der Grundlage des zweiten Seriensignals und des vierten Seriensignals; und
- das vierte Signal auf der Grundlage eines invertierten Signals des zweiten Seriensignals und eines invertierten Signals des vierten Seriensignals erzeugt.
(11) Die Übertragungseinrichtung gemäß (10), in der in einem Fall, in dem die Multiplexereinheit das erste Signal auf der Grundlage des aus dem ersten Seriensignal und dem dritten Seriensignal ausgewählten ersten Seriensignals erzeugt, die Multiplexereinheit das zweite Signal auf der Grundlage des aus dem invertierten Signal des ersten Seriensignals und dem invertierten Signal des dritten Seriensignals ausgewählten invertierten Signals des ersten Seriensignals, das dritte Signal auf der Grundlage des aus dem zweiten Seriensignal und dem vierten Seriensignal ausgewählten zweiten Seriensignals und das vierte Signal auf der Grundlage des aus dem invertierten Signal des zweiten Seriensignals und dem invertierten Signal des vierten Seriensignals ausgewählten invertierten Signals des zweiten Seriensignals erzeugt, und in einem Fall, in dem die Multiplexereinheit das erste Signal auf der Grundlage des aus dem ersten Seriensignal und dem dritten Seriensignal ausgewählten dritten Seriensignals erzeugt, die Multiplexereinheit das zweite Signal auf der Grundlage des aus dem invertierten Signal des ersten Seriensignals und dem invertierten Signal des dritten Seriensignals ausgewählten invertierten Signals des dritten Seriensignals, das dritte Signal auf der Grundlage des aus dem zweiten Seriensignal und dem vierten Seriensignal ausgewählten vierten Seriensignals und das vierte Signal auf der Grundlage des aus dem invertierten Signal des zweiten Seriensignals und dem invertierten Signal des vierten Seriensignals ausgewählten invertierten Signals des vierten Seriensignals erzeugt.
(12) Die Übertragungseinrichtung gemäß (10) oder (11), in der die Serialisierereinheit das erste Seriensignal durch sequentielles Auswählen jedes in einem Parallelsignal enthaltenen Bitdatenfragments auf der Grundlage mehrerer Taktsignale, die sich voneinander in der Phase unterscheiden, erzeugt.
(13) Die Übertragungseinrichtung gemäß (10) oder (11), in welcher die Serialisierereinheit ein Schieberegister aufweist.
(14) Die Übertragungseinrichtung gemäß einem der Punkte (2) bis (6), ferner aufweisend:
- eine Serialisierereinheit, die ein erstes Seriensignal, ein zweites Seriensignal, ein drittes Seriensignal und ein viertes Seriensignal erzeugt; und
- eine Multiplexereinheit, die ein erstes Signal, ein zweites Signal, ein drittes Signal und ein viertes Signal erzeugt,
- in der das erste Steuersignal das erste Seriensignal und das dritte Seriensignal aufweist,
- das zweite Steuersignal das zweite Seriensignal und das vierte Seriensignal aufweist,
- die Multiplexereinheit das erste Signal auf der Grundlage des ersten Seriensignals und des dritten Seriensignals, das zweite Signal auf der Grundlage eines invertierten Signals des ersten Seriensignals und eines invertierten Signals des dritten Seriensignals, das dritte Signal auf der Grundlage eines ersten ausgewählten Signals, welches durch die erste Auswahloperation aus einem invertierten Signal des zweiten Seriensignals und dem ersten Seriensignal ausgewählt ist, und eines zweiten ausgewählten Signals, welches durch die erste Auswahloperation aus einem invertierten Signal des vierten Seriensignals und dem dritten Seriensignal ausgewählt ist, und das vierte Signal auf der Grundlage eines dritten ausgewählten Signals, welches durch die erste Auswahloperation aus dem invertierten Signal des ersten Seriensignals und dem zweiten Seriensignal ausgewählt ist, und eines vierten ausgewählten Signals, welches durch die erste Auswahloperation aus dem invertierten Signal des dritten Seriensignals und dem vierten Seriensignal ausgewählt ist, erzeugt,
- die erste Teiltreibereinheit auf der Grundlage des ersten Signals und des zweiten Signals arbeitet, und
- die zweite Teiltreibereinheit auf der Grundlage des dritten Signals und des vierten Signals arbeitet.
(15) Die Übertragungseinrichtung gemäß (14), in der in einem Fall, in dem die Multiplexereinheit das erste Signal auf der Grundlage des aus dem ersten Seriensignal und dem dritten Seriensignal ausgewählten ersten Seriensignals erzeugt, die Multiplexereinheit das zweite Signal auf der Grundlage des aus dem invertierten Signal des ersten Seriensignals und dem invertierten Signal des dritten Seriensignals ausgewählten invertierten Signals des ersten Seriensignals, das dritte Signal auf der Grundlage des aus dem ersten ausgewählten Signal und dem zweiten ausgewählten Signal ausgewählten ersten ausgewählten Signals und das vierte Signal auf der Grundlage des aus dem dritten ausgewählten Signal und dem vierten ausgewählten Signal ausgewählten dritten ausgewählten Signals erzeugt, und in einem Fall, in dem die Multiplexereinheit das erste Signal auf der Grundlage des aus dem ersten Seriensignal und dem dritten Seriensignal ausgewählten dritten Seriensignals erzeugt, die Multiplexereinheit das zweite Signal auf der Grundlage des aus dem invertierten Signal des ersten Seriensignals und dem invertierten Signal des dritten Seriensignals ausgewählten invertierten Signals des dritten Seriensignals, das dritte Signal auf der Grundlage des aus dem ersten ausgewählten Signal und dem zweiten ausgewählten Signal ausgewählten zweiten ausgewählten Signals und das vierte Signal auf der Grundlage des aus dem dritten ausgewählten Signal und dem vierten ausgewählten Signal ausgewählten vierten ausgewählten Signals erzeugt.
(16) Die Übertragungseinrichtung gemäß (14) oder (15), in der die Multiplexereinheit ferner ein fünftes Signal auf der Grundlage eines aus dem invertierten Signal des ersten Seriensignals und dem zweiten Seriensignal durch die zweite Auswahloperation ausgewählten Signals und eines aus dem invertierten Signal des dritten Seriensignals und dem vierten Seriensignal durch die zweite Auswahloperation ausgewählten Signals; ein sechstes Signal auf der Grundlage eines aus dem invertierten Signal des zweiten Seriensignals und dem ersten Seriensignal durch die zweite Auswahloperation ausgewählten Signals und eines aus dem invertierten Signal des vierten Seriensignals und dem dritten Seriensignal durch die zweite Auswahloperation ausgewählten Signals; ein siebtes Signal auf der Grundlage des zweiten Seriensignals und des vierten Seriensignals; und ein achtes Signal auf der Grundlage des invertierten Signals des zweiten Seriensignals und des invertierten Signals des vierten Seriensignals erzeugt, die dritte Teiltreibereinheit auf der Grundlage des fünften Signals und des sechsten Signals arbeitet, und die vierte Teiltreibereinheit auf der Grundlage des siebten Signals und des achten Signals arbeitet.
(17) Die Übertragungseinrichtung gemäß einem der Punkte (2) bis (8), ferner aufweisend einen dritten Treiber aufweisend eine siebte Teiltreibereinheit und eine achte Teiltreibereinheit, wobei der dritte Treiber derart ausgelegt ist, dass er imstande ist, eine Spannung an einem dritten Ausgangsanschluss einzustellen, wobei die siebte Teiltreibereinheit auf der Grundlage eines dritten Steuersignals arbeitet, und die achte Teiltreibereinheit auf der Grundlage eines aus dem dritten Steuersignal und einem vierten Steuersignal durch eine dritte Auswahloperation ausgewählten Signals arbeitet, in welcher die Steuerung auch die dritte Auswahloperation steuert.
(18) Die Übertragungseinrichtung gemäß (17), in der die Übertragungseinrichtung den ersten Betriebsmodus, in dem Kommunikation durch Verwendung eines Einphasensignals ausgeführt wird, den zweiten Betriebsmodus, in dem Kommunikation durch Verwendung eines Differenzsignals ausgeführt wird, und einen dritten Betriebsmodus, in dem Kommunikation durch Verwendung eines Signals, das drei Spannungspegel: einen ersten Spannungspegel, einen zweiten Spannungspegel und einen dritten Spannungspegel zwischen dem ersten Spannungspegel und dem zweiten Spannungspegel, aufweist, ausgeführt wird, aufweist, und die Steuerung:
- im ersten Betriebsmodus und im dritten Betriebsmodus das erste Steuersignal in der ersten Auswahloperation, das zweite Steuersignal in der zweiten Auswahloperation und das dritte Steuersignal in der dritten Auswahloperation auswählt; und
- im zweiten Betriebsmodus das zweite Steuersignal in der ersten Auswahloperation, das erste Steuersignal in der zweiten Auswahloperation und das vierte Steuersignal in der dritten Auswahloperation auswählt.
(19) Die Übertragungseinrichtung gemäß (18), in der die erste Teiltreibereinheit einen ersten Schalter, der auf einem Pfad von einer ersten Stromquelle zum ersten Ausgangsanschluss bereitgestellt ist, und einen zweiten Schalter, der auf einem Pfad von einer zweiten Stromquelle zum ersten Ausgangsanschluss bereitgestellt ist, aufweist, die zweite Teiltreibereinheit einen dritten Schalter, der auf einem Pfad von der ersten Stromquelle zum ersten Ausgangsanschluss bereitgestellt ist, und einen vierten Schalter, der auf einem Pfad von der zweiten Stromquelle zum ersten Ausgangsanschluss bereitgestellt ist, aufweist, und im dritten Betriebsmodus der erste Treiber den ersten Schalter, den zweiten Schalter, den dritten Schalter und den vierten Schalter in den Sperrzustand schaltet, wodurch er die Spannung am ersten Ausgangsanschluss auf den dritten Spannungspegel einstellt.
(20) Die Übertragungseinrichtung gemäß (18), in der die erste Teiltreibereinheit einen ersten Schalter, der auf einem Pfad von einer ersten Stromquelle zum ersten Ausgangsanschluss bereitgestellt ist, und einen zweiten Schalter, der auf einem Pfad von einer zweiten Stromquelle zum ersten Ausgangsanschluss bereitgestellt ist, aufweist, die zweite Teiltreibereinheit einen dritten Schalter, der auf einem Pfad von der ersten Stromquelle zum ersten Ausgangsanschluss bereitgestellt ist, und einen vierten Schalter, der auf einem Pfad von der zweiten Stromquelle zum ersten Ausgangsanschluss bereitgestellt ist, aufweist, und im dritten Betriebsmodus der erste Treiber entweder den ersten Schalter oder den dritten Schalter auf Durchlass schaltet und den anderen der beiden in den Sperrzustand schaltet, und entweder den zweiten Schalter oder den vierten Schalter auf Durchlass schaltet, und den anderen der beiden in den Sperrzustand schaltet, wodurch er die Spannung am ersten Ausgangsanschluss auf den dritten Spannungspegel einstellt.
(21) Die Übertragungseinrichtung gemäß einem der Punkte (18) bis (10), ferner aufweisend eine Multiplexereinheit, die ein erstes Signal, ein zweites Signal, ein drittes Signal, ein viertes Signal, ein fünftes Signal, ein sechstes Signal, ein siebtes Signal und ein achtes Signal erzeugt, in der das erste Steuersignal das erste Signal und das zweite Signal aufweist, das zweite Steuersignal das dritte Signal und das vierte Signal aufweist, das dritte Steuersignal das fünfte Signal und das sechste Signal aufweist, und das vierte Steuersignal das siebte Signal und das achte Signal aufweist.
(22) Die Übertragungseinrichtung gemäß (21), in der im dritten Betriebsmodus, der erste Treiber in einem Fall, in dem sich das erste Signal und das zweite Signal voneinander unterscheiden, die Spannung am ersten Ausgangsanschluss selektiv auf den ersten Spannungspegel oder den zweiten Spannungspegel einstellt; und im dritten Betriebsmodus, der erste Treiber in einem Fall, in dem das erste Signal und das zweite Signal gleich sind, die Spannung am ersten Ausgangsanschluss auf den dritten Spannungspegel einstellt.
(23) Die Übertragungseinrichtung gemäß (21) oder (22), ferner aufweisend:
- eine Serialisierereinheit, die acht Seriensignale aufweisend ein erstes Seriensignal und ein zweites Seriensignal erzeugt; und
- eine Kodierereinheit, die im ersten Betriebsmodus und im zweiten Betriebsmodus ein erstes Kodierungssignal und ein zweites Kodierungssignal auf der Grundlage des ersten Seriensignals erzeugt, und ein drittes Kodierungssignal und ein viertes Kodierungssignal auf der Grundlage des zweiten Seriensignals erzeugt,
- in der die Multiplexereinheit das erste Signal auf der Grundlage des ersten Kodierungssignals und des dritten Kodierungssignals erzeugt, und das zweite Signal auf der Grundlage des zweiten Kodierungssignals und des vierten Kodierungssignals erzeugt.
(24) Die Übertragungseinrichtung gemäß (23), in welcher im dritten Betriebsmodus die Kodierereinheit das erste Kodierungssignal und das zweite Kodierungssignal auf der Grundlage von zwei Signalen, aus den acht Seriensignalen, aufweisend das erste Seriensignal erzeugt, und das dritte Kodierungssignal und das vierte Kodierungssignal auf der Grundlage von zwei Signalen, aus den acht Seriensignalen, aufweisend das zweite Seriensignal erzeugt.
(25) Die Übertragungseinrichtung gemäß (23) oder (24), in der in einem Fall, in dem die Multiplexereinheit das erste Signal auf der Grundlage des, aus dem ersten Kodierungssignal und dem dritten Kodierungssignal ausgewählten, ersten Kodierungssignals erzeugt, die Multiplexereinheit das zweite Signal auf der Grundlage des aus dem zweiten Kodierungssignal und dem vierten Kodierungssignal ausgewählten zweiten Kodierungssignal erzeugt, und in einem Fall, in dem die Multiplexereinheit das erste Signal auf der Grundlage des aus dem ersten Kodierungssignal und dem dritten Kodierungssignal ausgewählten dritten Kodierungssignals erzeugt, die Multiplexereinheit das zweite Signal auf der Grundlage des, aus dem zweiten Kodierungssignal und dem vierten Kodierungssignal ausgewählten, vierten Kodierungssignals erzeugt.
(26) Die Übertragungseinrichtung gemäß (23) oder (25), in der das erste Seriensignal ein erstes Subsignal und ein zweites Subsignal aufweist, das zweite Seriensignal ein drittes Subsignal und ein viertes Subsignal aufweist, und die Kodierereinheit das erste Kodierungssignal und das zweite Kodierungssignal auf der Grundlage des ersten Subsignals und des zweiten Subsignals erzeugt, und das dritte Kodierungssignal und das vierte Kodierungssignal auf der Grundlage des dritten Subsignals und des vierten Subsignals erzeugt.
(27) Die Übertragungseinrichtung gemäß (26), in der die Serialisierereinheit das erste Subsignal und das zweite Subsignal auf der Grundlage eines ersten Parallelsignals und eines zweiten Parallelsignals erzeugt, im ersten Betriebsmodus und im zweiten Betriebsmodus das erste Parallelsignal und das zweite Parallelsignal eine Differenzparallelsignal darstellen, und das erste Subsignal und das zweite Subsignal ein Differenzsignal darstellen, und im ersten Betriebsmodus und im zweiten Betriebsmodus die Serialisierereinheit das erste Subsignal und das zweite Subsignal durch sequentielles Auswählen jedes im Differenzparallelsignal enthaltenen Bitdatenfragments erzeugt.
(28) Die Übertragungseinrichtung gemäß (27), in der im dritten Betriebsmodus das erste Parallelsignal und das zweite Parallelsignal getrennte Signale sind, im dritten Betriebsmodus die Serialisierereinheit sowohl im ersten Parallelsignal enthaltene erste Bitdaten als auch im zweiten Parallelsignal enthaltene zweite Bitdaten auswählt, in einem Fall, in dem sich die ersten Bitdaten und die zweiten Bitdaten voneinander unterscheiden, die Serialisierereinheit das erste Subsignal und das zweite Subsignal, die invertiert zueinander sind, auf der Grundlage der ersten Bitdaten und der zweiten Bitdaten erzeugt, und in einem Fall, in dem die ersten Bitdaten und die zweiten Bitdaten gleich sind, die Serialisierereinheit das erste Subsignal und das zweite Subsignal, welche einen gleichen, vorher festgelegten Signalpegel aufweisen, erzeugt.
(29) Die Übertragungseinrichtung gemäß einem der Punkte (18) bis (20), ferner aufweisend eine Kodierereinheit, die ein erstes Kodierungssignal, ein zweites Kodierungssignal, ein drittes Kodierungssignal, ein viertes Kodierungssignal, ein fünftes Kodierungssignal, ein sechstes Kodierungssignal, ein siebtes Kodierungssignal und ein achtes Kodierungssignal erzeugt, in der das erste Steuersignal das erste Kodierungssignal und das zweite Kodierungssignal aufweist, das zweite Steuersignal das dritte Kodierungssignal und das vierte Kodierungssignal aufweist, das dritte Steuersignal das fünfte Kodierungssignal und das sechste Kodierungssignal aufweist, und das vierte Steuersignal das siebte Kodierungssignal und das achte Kodierungssignal aufweist.
(30) Die Übertragungseinrichtung gemäß (29), ferner aufweisend eine Multiplexereinheit, die acht Signale, die ein erstes Signal und ein zweites Signal aufweisen, erzeugt, in der die Kodierereinheit:
- im ersten Betriebsmodus und im zweiten Betriebsmodus das erste Kodierungssignal auf der Grundlage des ersten Signals und das zweite Kodierungssignal auf der Grundlage des zweiten Signals; und
- im dritten Betriebsmodus das erste Kodierungssignal auf der Grundlage von zwei Signalen, aus den acht, Signalen aufweisend das erste Signal, und das zweite Kodierungssignal auf der Grundlage von zwei Signalen, aus den acht Signalen, aufweisend das zweite Signal erzeugt.
(31) Die Übertragungseinrichtung gemäß (29), ferner aufweisend eine Multiplexereinheit, die acht Signale, die ein erstes Signal und ein zweites Signal aufweisen, erzeugt, in der die Kodierereinheit das erste Kodierungssignal und das zweite Kodierungssignal auf der Grundlage des ersten Signals und des zweiten Signals erzeugt.
(32) Die Übertragungseinrichtung gemäß (31), ferner aufweisend eine Serialisierereinheit, die acht Seriensignale, die ein erstes Seriensignal und ein zweites Seriensignal aufweisen, erzeugt, in der das erste Seriensignal ein erstes Subsignal und ein zweites Subsignal aufweist, das zweite Seriensignal ein drittes Subsignal und ein viertes Subsignal aufweist, und die Multiplexereinheit das erste Signal auf der Grundlage des ersten Subsignals und des dritten Subsignals erzeugt, und das zweite Signal auf der Grundlage des zweiten Subsignals und des vierten Subsignals erzeugt.
(33) Ein Übertragungsverfahren aufweisend:
- Erstellen eines ersten Steuersignals und eines zweiten Steuersignals; und
- Veranlassen einer ersten Teiltreibereinheit, dass sie auf der Grundlage des ersten Steuersignals arbeitet, und einer zweiten Teiltreibereinheit, dass sie auf der Grundlage eines aus dem ersten Steuersignal und dem zweiten Steuersignal durch eine erste Auswahloperation ausgewählten Signals arbeitet, wodurch eine Spannung an einem ersten Ausgabeanschluss eingestellt wird.
(34) Ein Kommunikationssystem versehen mit einer Übertragungseinrichtung, und einer Empfangseinrichtung, die Übertragungseinrichtung aufweisend:
- einen ersten Treiber aufweisend eine erste Teiltreibereinheit und eine zweite Teiltreibereinheit, wobei der erste Treiber derart ausgelegt ist, dass er imstande ist, eine Spannung an einem ersten Ausgangsanschluss einzustellen, wobei die erste Teiltreibereinheit auf der Grundlage eines ersten Steuersignals arbeitet, und die zweite Teiltreibereinheit auf der Grundlage eines aus dem ersten Steuersignal und einem zweiten Steuersignal durch ein erste Auswahloperation ausgewählten Signal arbeitet; und
- eine Steuerung, welche die erste Auswahloperation steuert.

Diese Patentanmeldung beruft sich auf die Japanische Prioritätspatentanmeldung JP2016-139024 , angemeldet beim Japanischen Patentamt am 14. Juli, 2016, deren gesamter Inhalt hierin durch Bezugnahme aufgenommen ist.
Fachleute des Gebiets sollten davon ausgehen, dass abhängig von Konstruktionsanforderungen und anderen Faktoren verschiedenste Modifikationen, Kombinationen, Unterkombinationen und Abänderungen erfolgen können, sofern diese innerhalb des Umfangs der beigefügten Ansprüche oder deren Äquivalenten liegen.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

JP 2011517159 [0003]
JP 2010520715 [0003]
JP 2016139024 [0359]

Claims

Übertragungseinrichtung umfassend: einen ersten Treiber aufweisend eine erste Teiltreibereinheit und eine zweite Teiltreibereinheit, wobei der erste Treiber derart ausgelegt ist, dass er imstande ist, eine Spannung an einem ersten Ausgangsanschluss einzustellen, wobei die erste Teiltreibereinheit auf der Grundlage eines ersten Steuersignals arbeitet, und die zweite Teiltreibereinheit auf der Grundlage eines aus dem ersten Steuersignal und einem zweiten Steuersignal durch eine erste Auswahloperation ausgewählten Signals arbeitet; und eine Steuerung, welche die erste Auswahloperation steuert.
Übertragungseinrichtung nach Anspruch 1, ferner umfassend einen zweiten Treiber aufweisend eine dritte Teiltreibereinheit und eine vierte Teiltreibereinheit, wobei der zweite Treiber derart ausgelegt ist, dass er imstande ist, eine Spannung an einem zweiten Ausgangsanschluss einzustellen, wobei die dritte Teiltreibereinheit auf der Grundlage eines aus dem ersten Steuersignal und dem zweiten Steuersignal durch eine zweite Auswahloperation ausgewählten Signals arbeitet, und die vierte Teiltreibereinheit auf der Grundlage des zweiten Steuersignals arbeitet, wobei die Steuerung auch die zweite Auswahloperation steuert.
Übertragungseinrichtung nach Anspruch 2, wobei die Übertragungseinrichtung einen ersten Betriebsmodus und einen zweiten Betriebsmodus aufweist, und die Steuerung: im ersten Betriebsmodus das erste Steuersignal in der ersten Auswahloperation und das zweite Steuersignal in der zweiten Auswahloperation; und im zweiten Betriebsmodus das zweite Steuersignal in der ersten Auswahloperation und das erste Steuersignal in der zweiten Auswahloperation auswählt.
Übertragungseinrichtung nach Anspruch 2, wobei eine Ausgangsimpedanz der ersten Teiltreibereinheit niedriger ist als eine Ausgangsimpedanz der zweiten Teiltreibereinheit, und eine Ausgangsimpedanz der dritten Teiltreibereinheit niedriger ist als eine Ausgangsimpedanz der vierten Teiltreibereinheit.
Übertragungseinrichtung nach Anspruch 2, wobei die Ausgangsimpedanz der ersten Teiltreibereinheit, die Ausgangsimpedanz der zweiten Teiltreibereinheit, die Ausgangsimpedanz der dritten Teiltreibereinheit und die Ausgangsimpedanz der vierten Teiltreibereinheit jeweils einstellbar ausgelegt sind.
Übertragungseinrichtung nach Anspruch 2, ferner umfassend: eine erste Selektoreinheit, welche die erste Auswahloperation ausführt; und eine zweite Selektoreinheit, welche die zweite Auswahloperation ausführt.
Übertragungseinrichtung nach Anspruch 2, wobei die zweite Teiltreibereinheit ferner die erste Auswahloperation ausführt, und die dritte Teiltreibereinheit ferner die zweite Auswahloperation ausführt.
Übertragungseinrichtung nach Anspruch 7, wobei die zweite Teiltreibereinheit aufweist: eine fünfte Teiltreibereinheit, die auf der Grundlage des ersten Steuersignals arbeitet; und eine sechste Teiltreibereinheit, die auf der Grundlage des zweiten Steuersignals arbeitet, und die Steuerung die erste Auswahloperation durch Aktivieren entweder der fünften Teiltreibereinheit oder der sechsten Teiltreibereinheit steuert.
Übertragungseinrichtung nach Anspruch 2, ferner umfassend eine Multiplexereinheit, die ein erstes Signal, ein zweites Signal, ein drittes Signal und ein viertes Signal erzeugt, wobei das erste Steuersignal das erste Signal und das zweite Signal aufweist, und das zweite Steuersignal das dritte Signal und das vierte Signal aufweist.
Übertragungseinrichtung nach Anspruch 9, ferner umfassend eine Serialisierereinheit, die ein erstes Seriensignal, ein zweites Seriensignal, ein drittes Seriensignal und ein viertes Seriensignal erzeugt, wobei die Multiplexereinheit: das erste Signal auf der Grundlage des ersten Seriensignals und des dritten Seriensignals; das zweite Signal auf der Grundlage eines invertierten Signals des ersten Seriensignals und eines invertierten Signals des dritten Seriensignals; das dritte Signal auf der Grundlage des zweiten Seriensignals und des vierten Seriensignals; und das vierte Signal auf der Grundlage eines invertierten Signals des zweiten Seriensignals und eines invertierten Signals des vierten Seriensignals erzeugt.
Übertragungseinrichtung nach Anspruch 10, wobei in einem Fall, in dem die Multiplexereinheit das erste Signal auf der Grundlage des aus dem ersten Seriensignal und dem dritten Seriensignal ausgewählten ersten Seriensignals erzeugt, die Multiplexereinheit das zweite Signal auf der Grundlage des aus dem invertierten Signal des ersten Seriensignals und dem invertierten Signal des dritten Seriensignals ausgewählten invertierten Signals des ersten Seriensignals, das dritte Signal auf der Grundlage des aus dem zweiten Seriensignal und dem vierten Seriensignal ausgewählten zweiten Seriensignals und das vierte Signal auf der Grundlage des aus dem invertierten Signal des zweiten Seriensignals und dem invertierten Signal des vierten Seriensignals ausgewählten invertierten Signals des zweiten Seriensignals erzeugt, und in einem Fall, in dem die Multiplexereinheit das erste Signal auf der Grundlage des aus dem ersten Seriensignal und dem dritten Seriensignal ausgewählten dritten Seriensignals erzeugt, die Multiplexereinheit das zweite Signal auf der Grundlage des aus dem invertierten Signal des ersten Seriensignals und dem invertierten Signal des dritten Seriensignals ausgewählten invertierten Signals des dritten Seriensignals, das dritte Signal auf der Grundlage des aus dem zweiten Seriensignal und dem vierten Seriensignal ausgewählten vierten Seriensignals und das vierte Signal auf der Grundlage des aus dem invertierten Signal des zweiten Seriensignals und dem invertierten Signal des vierten Seriensignals ausgewählten invertierten Signals des vierten Seriensignals erzeugt.
Übertragungseinrichtung nach Anspruch 10, wobei die Serialisierereinheit das erste Seriensignal durch sequentielles Auswählen jedes in einem Parallelsignal enthaltenen Bitdatenfragments auf der Grundlage mehrerer Taktsignale, die sich voneinander in der Phase unterscheiden, erzeugt.
Übertragungseinrichtung nach Anspruch 10, wobei die Serialisierereinheit ein Schieberegister aufweist.
Übertragungseinrichtung nach Anspruch 2, ferner umfassend: eine Serialisierereinheit, die ein erstes Seriensignal, ein zweites Seriensignal, ein drittes Seriensignal und ein viertes Seriensignal erzeugt; und eine Multiplexereinheit, die ein erstes Signal, ein zweites Signal, ein drittes Signal und ein viertes Signal erzeugt, wobei das erste Steuersignal das erste Seriensignal und das dritte Seriensignal aufweist, das zweite Steuersignal das zweite Seriensignal und das vierte Seriensignal aufweist, die Multiplexereinheit das erste Signal auf der Grundlage des ersten Seriensignals und des dritten Seriensignals, das zweite Signal auf der Grundlage eines invertierten Signals des ersten Seriensignals und eines invertierten Signals des dritten Seriensignals, das dritte Signal auf der Grundlage eines ersten ausgewählten Signals, welches durch die erste Auswahloperation aus einem invertierten Signal des zweiten Seriensignals und dem ersten Seriensignal ausgewählt ist, und eines zweiten ausgewählten Signals, welches durch die erste Auswahloperation aus einem invertierten Signal des vierten Seriensignals und dem dritten Seriensignal ausgewählt ist, und das vierte Signal auf der Grundlage eines dritten ausgewählten Signals, welches durch die erste Auswahloperation aus dem invertierten Signal des ersten Seriensignals und dem zweiten Seriensignal ausgewählt ist, und eines vierten ausgewählten Signals, welches durch die erste Auswahloperation aus dem invertierten Signal des dritten Seriensignals und dem vierten Seriensignal ausgewählt ist, erzeugt, die erste Teiltreibereinheit auf der Grundlage des ersten Signals und des zweiten Signals arbeitet, und die zweite Teiltreibereinheit auf der Grundlage des dritten Signals und des vierten Signals arbeitet.
Übertragungseinrichtung nach Anspruch 14, wobei in einem Fall, in dem die Multiplexereinheit das erste Signal auf der Grundlage des aus dem ersten Seriensignal und dem dritten Seriensignal ausgewählten ersten Seriensignals erzeugt, die Multiplexereinheit das zweite Signal auf der Grundlage des aus dem invertierten Signal des ersten Seriensignals und dem invertierten Signal des dritten Seriensignals ausgewählten invertierten Signals des ersten Seriensignals, das dritte Signal auf der Grundlage des aus dem ersten ausgewählten Signal und dem zweiten ausgewählten Signal ausgewählten ersten ausgewählten Signals und das vierte Signal auf der Grundlage des aus dem dritten ausgewählten Signal und dem vierten ausgewählten Signal ausgewählten dritten ausgewählten Signals erzeugt, und in einem Fall, in dem die Multiplexereinheit das erste Signal auf der Grundlage des aus dem ersten Seriensignal und dem dritten Seriensignal ausgewählten dritten Seriensignals erzeugt, die Multiplexereinheit das zweite Signal auf der Grundlage des aus dem invertierten Signal des ersten Seriensignals und dem invertierten Signal des dritten Seriensignals ausgewählten invertierten Signals des dritten Seriensignals, das dritte Signal auf der Grundlage des aus dem ersten ausgewählten Signal und dem zweiten ausgewählten Signal ausgewählten zweiten ausgewählten Signals und das vierte Signal auf der Grundlage des aus dem dritten ausgewählten Signal und dem vierten ausgewählten Signal ausgewählten vierten ausgewählten Signals erzeugt.
Übertragungseinrichtung nach Anspruch 14, wobei die Multiplexereinheit ferner ein fünftes Signal auf der Grundlage eines aus dem invertierten Signal des ersten Seriensignals und dem zweiten Seriensignal durch die zweite Auswahloperation ausgewählten Signals und eines aus dem invertierten Signal des dritten Seriensignals und dem vierten Seriensignal durch die zweite Auswahloperation ausgewählten Signals; ein sechstes Signal auf der Grundlage eines aus dem invertierten Signal des zweiten Seriensignals und dem ersten Seriensignal durch die zweite Auswahloperation ausgewählten Signals und eines aus dem invertierten Signal des vierten Seriensignals und dem dritten Seriensignal durch die zweite Auswahloperation ausgewählten Signals; ein siebtes Signal auf der Grundlage des zweiten Seriensignals und des vierten Seriensignals; und ein achtes Signal auf der Grundlage des invertierten Signals des zweiten Seriensignals und des invertierten Signals des vierten Seriensignals erzeugt, die dritte Teiltreibereinheit auf der Grundlage des fünften Signals und des sechsten Signals arbeitet, und die vierte Teiltreibereinheit auf der Grundlage des siebten Signals und des achten Signals arbeitet.
Übertragungseinrichtung nach Anspruch 2, ferner umfassend einen dritten Treiber aufweisend eine siebte Teiltreibereinheit und eine achte Teiltreibereinheit, wobei der dritte Treiber derart ausgelegt ist, dass er imstande ist, eine Spannung an einem dritten Ausgangsanschluss einzustellen, wobei die siebte Teiltreibereinheit auf der Grundlage eines dritten Steuersignals arbeitet, und die achte Teiltreibereinheit auf der Grundlage eines aus dem dritten Steuersignal und einem vierten Steuersignal durch eine dritte Auswahloperation ausgewählten Signals arbeitet, wobei die Steuerung auch die dritte Auswahloperation steuert.
Übertragungseinrichtung nach Anspruch 17, wobei die Übertragungseinrichtung den ersten Betriebsmodus, in dem Kommunikation durch Verwendung eines Einphasensignals ausgeführt wird, den zweiten Betriebsmodus, in dem Kommunikation durch Verwendung eines Differenzsignals ausgeführt wird, und einen dritten Betriebsmodus, in dem Kommunikation durch Verwendung eines Signals, das drei Spannungspegel: einen ersten Spannungspegel, einen zweiten Spannungspegel und einen dritten Spannungspegel zwischen dem ersten Spannungspegel und dem zweiten Spannungspegel, aufweist, ausgeführt wird, aufweist, und die Steuerung: im ersten Betriebsmodus und im dritten Betriebsmodus das erste Steuersignal in der ersten Auswahloperation, das zweite Steuersignal in der zweiten Auswahloperation und das dritte Steuersignal in der dritten Auswahloperation; und im zweiten Betriebsmodus das zweite Steuersignal in der ersten Auswahloperation, das erste Steuersignal in der zweiten Auswahloperation und das vierte Steuersignal in der dritten Auswahloperation auswählt.
Übertragungseinrichtung nach Anspruch 18, wobei die erste Teiltreibereinheit einen ersten Schalter, der auf einem Pfad von einer ersten Stromquelle zum ersten Ausgangsanschluss bereitgestellt ist, und einen zweiten Schalter, der auf einem Pfad von einer zweiten Stromquelle zum ersten Ausgangsanschluss bereitgestellt ist, aufweist, die zweite Teiltreibereinheit einen dritten Schalter, der auf einem Pfad von der ersten Stromquelle zum ersten Ausgangsanschluss bereitgestellt ist, und einen vierten Schalter, der auf einem Pfad von der zweiten Stromquelle zum ersten Ausgangsanschluss bereitgestellt ist, aufweist, und im dritten Betriebsmodus der erste Treiber den ersten Schalter, den zweiten Schalter, den dritten Schalter und den vierten Schalter in den Sperrzustand schaltet, wodurch er die Spannung am ersten Ausgangsanschluss auf den dritten Spannungspegel einstellt.
Übertragungseinrichtung nach Anspruch 18, wobei die erste Teiltreibereinheit einen ersten Schalter, der auf einem Pfad von einer ersten Stromquelle zum ersten Ausgangsanschluss bereitgestellt ist, und einen zweiten Schalter, der auf einem Pfad von einer zweiten Stromquelle zum ersten Ausgangsanschluss bereitgestellt ist, aufweist, die zweite Teiltreibereinheit einen dritten Schalter, der auf einem Pfad von der ersten Stromquelle zum ersten Ausgangsanschluss bereitgestellt ist, und einen vierten Schalter, der auf einem Pfad von der zweiten Stromquelle zum ersten Ausgangsanschluss bereitgestellt ist, aufweist, und im dritten Betriebsmodus der erste Treiber entweder den ersten Schalter oder den dritten Schalter auf Durchlass schaltet und den anderen der beiden in den Sperrzustand schaltet, und entweder den zweiten Schalter oder den vierten Schalter auf Durchlass schaltet, und den anderen der beiden in den Sperrzustand schaltet, wodurch er die Spannung am ersten Ausgangsanschluss auf den dritten Spannungspegel einstellt.
Übertragungseinrichtung nach Anspruch 18, ferner umfassend eine Multiplexereinheit, die ein erstes Signal, ein zweites Signal, ein drittes Signal, ein viertes Signal, ein fünftes Signal, ein sechstes Signal, ein siebtes Signal und ein achtes Signal erzeugt, wobei das erste Steuersignal das erste Signal und das zweite Signal aufweist, das zweite Steuersignal das dritte Signal und das vierte Signal aufweist, das dritte Steuersignal das fünfte Signal und das sechste Signal aufweist, und das vierte Steuersignal das siebte Signal und das achte Signal aufweist.
Übertragungseinrichtung nach Anspruch 21, wobei im dritten Betriebsmodus, der erste Treiber in einem Fall, in dem sich das erste Signal und das zweite Signal voneinander unterscheiden, die Spannung am ersten Ausgangsanschluss selektiv auf den ersten Spannungspegel oder den zweiten Spannungspegel einstellt; und im dritten Betriebsmodus, der erste Treiber in einem Fall, in dem das erste Signal und das zweite Signal gleich sind, die Spannung am ersten Ausgangsanschluss auf den dritten Spannungspegel einstellt.
Übertragungseinrichtung nach Anspruch 21, ferner umfassend: eine Serialisierereinheit, die acht Seriensignale aufweisend ein erstes Seriensignal und ein zweites Seriensignal erzeugt; und eine Kodierereinheit, die im ersten Betriebsmodus und im zweiten Betriebsmodus ein erstes Kodierungssignal und ein zweites Kodierungssignal auf der Grundlage des ersten Seriensignals erzeugt, und ein drittes Kodierungssignal und ein viertes Kodierungssignal auf der Grundlage des zweiten Seriensignals erzeugt, wobei die Multiplexereinheit das erste Signal auf der Grundlage des ersten Kodierungssignals und des dritten Kodierungssignals erzeugt, und das zweite Signal auf der Grundlage des zweiten Kodierungssignals und des vierten Kodierungssignals erzeugt.
Übertragungseinrichtung nach Anspruch 23, wobei im dritten Betriebsmodus die Kodierereinheit das erste Kodierungssignal und das zweite Kodierungssignal auf der Grundlage von zwei Signalen, aus den acht Seriensignalen, aufweisend das erste Seriensignal erzeugt, und das dritte Kodierungssignal und das vierte Kodierungssignal auf der Grundlage von zwei Signalen, aus den acht Seriensignalen, aufweisend das zweite Seriensignal erzeugt.
Übertragungseinrichtung nach Anspruch 23, wobei in einem Fall, in dem die Multiplexereinheit das erste Signal auf der Grundlage des aus dem ersten Kodierungssignal und dem dritten Kodierungssignal ausgewählten ersten Kodierungssignals erzeugt, die Multiplexereinheit das zweite Signal auf der Grundlage des aus dem zweiten Kodierungssignal und dem vierten Kodierungssignal ausgewählten zweiten Kodierungssignals erzeugt, und in einem Fall, in dem die Multiplexereinheit das erste Signal auf der Grundlage des aus dem ersten Kodierungssignal und dem dritten Kodierungssignal ausgewählten dritten Kodierungssignals erzeugt, die Multiplexereinheit das zweite Signal auf der Grundlage des aus dem zweiten Kodierungssignal und dem vierten Kodierungssignal ausgewählten vierten Kodierungssignals erzeugt.
Übertragungseinrichtung nach Anspruch 23, wobei das erste Seriensignal ein erstes Subsignal und ein zweites Subsignal aufweist, das zweite Seriensignal ein drittes Subsignal und ein viertes Subsignal aufweist, und die Kodierereinheit das erste Kodierungssignal und das zweite Kodierungssignal auf der Grundlage des ersten Subsignals und des zweiten Subsignals erzeugt, und das dritte Kodierungssignal und das vierte Kodierungssignal auf der Grundlage des dritten Subsignals und des vierten Subsignals erzeugt.
Übertragungseinrichtung nach Anspruch 26, wobei die Serialisierereinheit das erste Subsignal und das zweite Subsignal auf der Grundlage eines ersten Parallelsignals und eines zweiten Parallelsignals erzeugt, im ersten Betriebsmodus und im zweiten Betriebsmodus das erste Parallelsignal und das zweite Parallelsignal ein Differenzparallelsignal darstellen, und das erste Subsignal und das zweite Subsignal ein Differenzsignal darstellen, und im ersten Betriebsmodus und im zweiten Betriebsmodus die Serialisierereinheit das erste Subsignal und das zweite Subsignal durch sequentielles Auswählen jedes im Differenzparallelsignal enthaltenen Bitdatenfragments erzeugt.
Übertragungseinrichtung nach Anspruch 27, wobei im dritten Betriebsmodus das erste Parallelsignal und das zweite Parallelsignal getrennte Signale sind, im dritten Betriebsmodus die Serialisierereinheit sowohl im ersten Parallelsignal enthaltene erste Bitdaten als auch im zweiten Parallelsignal enthaltene zweite Bitdaten auswählt, in einem Fall, in dem sich die ersten Bitdaten und die zweiten Bitdaten voneinander unterscheiden, die Serialisierereinheit das erste Subsignal und das zweite Subsignal, die invertiert zueinander sind, auf der Grundlage der ersten Bitdaten und der zweiten Bitdaten erzeugt, und in einem Fall, in dem die ersten Bitdaten und die zweiten Bitdaten gleich sind, die Serialisierereinheit das erste Subsignal und das zweite Subsignal, welche einen gleichen, vorher festgelegten Signalpegel aufweisen, erzeugt.
Übertragungseinrichtung nach Anspruch 18, ferner umfassend eine Kodierereinheit, die ein erstes Kodierungssignal, ein zweites Kodierungssignal, ein drittes Kodierungssignal, ein viertes Kodierungssignal, ein fünftes Kodierungssignal, ein sechstes Kodierungssignal, ein siebtes Kodierungssignal und ein achtes Kodierungssignal erzeugt, wobei das erste Steuersignal das erste Kodierungssignal und das zweite Kodierungssignal aufweist, das zweite Steuersignal das dritte Kodierungssignal und das vierte Kodierungssignal aufweist, das dritte Steuersignal das fünfte Kodierungssignal und das sechste Kodierungssignal aufweist, und das vierte Steuersignal das siebte Kodierungssignal und das achte Kodierungssignal aufweist.
Übertragungseinrichtung nach Anspruch 29, ferner umfassend eine Multiplexereinheit, die acht Signale, die ein erstes Signal und ein zweites Signal aufweisen, erzeugt, wobei die Kodierereinheit: im ersten Betriebsmodus und im zweiten Betriebsmodus das erste Kodierungssignal auf der Grundlage des ersten Signals und das zweite Kodierungssignal auf der Grundlage des zweiten Signals; und im dritten Betriebsmodus das erste Kodierungssignal auf der Grundlage von zwei Signalen, aus den acht Signalen, aufweisend das erste Signal, und das zweite Kodierungssignal auf der Grundlage von zwei Signalen, aus den acht Signalen, aufweisend das zweite Signal erzeugt.
Übertragungseinrichtung nach Anspruch 29, ferner umfassend eine Multiplexereinheit, die acht Signale, die ein erstes Signal und ein zweites Signal aufweisen, erzeugt, wobei die Kodierereinheit das erste Kodierungssignal und das zweite Kodierungssignal auf der Grundlage des ersten Signals und des zweiten Signals erzeugt.
Übertragungseinrichtung nach Anspruch 31, ferner umfassend eine Serialisierereinheit, die acht Seriensignale, die ein erstes Seriensignal und ein zweites Seriensignal aufweisen, erzeugt, wobei das erste Seriensignal ein erstes Subsignal und ein zweites Subsignal aufweist, das zweite Seriensignal ein drittes Subsignal und ein viertes Subsignal aufweist, und die Multiplexereinheit das erste Signal auf der Grundlage des ersten Subsignals und des dritten Subsignals erzeugt, und das zweite Signal auf der Grundlage des zweiten Subsignals und des vierten Subsignals erzeugt.
Übertragungsverfahren umfassend: Erstellen eines ersten Steuersignals und eines zweiten Steuersignals; und Veranlassen einer ersten Teiltreibereinheit, dass sie auf der Grundlage des ersten Steuersignals arbeitet, und einer zweiten Teiltreibereinheit, dass sie auf der Grundlage eines aus dem ersten Steuersignal und dem zweiten Steuersignal durch eine erste Auswahloperation ausgewählten Signals arbeitet, wodurch eine Spannung an einem ersten Ausgabeanschluss eingestellt wird.
Kommunikationssystem umfassend versehen mit eine Übertragungseinrichtung und eine Empfangseinrichtung, die Übertragungseinrichtung umfassend: einen ersten Treiber aufweisend eine erste Teiltreibereinheit und eine zweite Teiltreibereinheit, wobei der erste Treiber derart ausgelegt ist, dass er imstande ist, eine Spannung an einem ersten Ausgangsanschluss einzustellen, wobei die erste Teiltreibereinheit auf der Grundlage eines ersten Steuersignals arbeitet und die zweite Teiltreibereinheit auf der Grundlage eines aus dem ersten Steuersignal und einem zweiten Steuersignal durch eine erste Auswahloperation ausgewählten Signals arbeitet; und eine Steuerung, welche die erste Auswahloperation steuert.