DE10085352B4

DE10085352B4 - Selektiv in einem Spannungs- oder einem Strommodus arbeitender Sender

Info

Publication number: DE10085352B4
Application number: DE10085352T
Authority: DE
Inventors: Hongjiang Chandler Song
Original assignee: Intel Corp
Current assignee: Intel Corp
Priority date: 1999-12-28
Filing date: 2000-12-04
Publication date: 2007-04-19
Anticipated expiration: 2020-12-05
Also published as: GB2371692A; CN1415153A; US6531896B1; WO2001048990A1; GB2371692B; DE10085352T1; TW533713B; AU1815101A; GB0208939D0

Abstract

Ein serieller Bus-Sender, aufweisend:
eine Ausgangsstufe; und
eine mit der Ausgangsstufe gekoppelte Schaltung, um die Ausgangsstufe entweder in einen Stromsignalisiersendemodus oder einen Spannungssignalisiersendemodus zu versetzen, wobei die Ausgangsstufe aufweist:
eine erste Stufe zum Liefern eines nahezu konstanten Stroms in dem Stromsignalisiersendemodus und zum Erzeugen einer Widerstandslast in dem Spannungssignalisiersendemodus; und
eine mit der ersten Stufe gekoppelte Komplementärschaltstufe, welche den nahezu konstanten Strom in dem Stromsignalisiersendemodus zum Erzeugen eines Stromsignals verwendet, welches Bits eines digitalen Signals anzeigt, und welche die Widerstandslast in dem Spannungssignalisiersendemodus zum Erzeugen eines Spannungssignals verwendet, welches die Bits anzeigt.

Description

Die Erfindung bezieht sich allgemein auf einen Dualmodus-Sender, wie beispielsweise einen Sender für einen seriellen Bus.
Es gibt wenigstens zwei Signalisiertechniken, die zum Übermitteln von Datenbits über einen seriellen Bus verwendet werden können. Gemäß 1 verwendet eine Asymmetrischer-Spannungsmodus-Signalisierung genannte Technik Veränderungen einer Spannung auf einer Leitung eines seriellen Busses, um Datenbits anzuzeigen. Bei einem Beispiel dieser Art des Signalisierens könnte ein Spannungssignal 10 auf der seriellen Busleitung zwischen einem (V_MAX genannten) hohen Spannungspegel zum Anzeigen einer logischen "Eins" und einem (V_MIN genannten) tiefen Spannungspegel zum Anzeigen einer logischen "Null" schwingen. Infolge der mit der Spannungsmodus-Signalisierung verbundenen Einfachheit der Schaltung wird diese Art des Signalisierens üblicherweise für Bitraten kleiner als 50 Megabit/Sekunde (Mb/s) verwendet.
Für höhere Bitraten (Bitraten größer als 50 Mb/s) kann eine Differenz-Strommodus-Signalisierung genannte Signalisiertechnik verwendet werden. Üblicherweise ist die Differenz-Strommodus-Signalisierung mit einer besseren Signalintegrität, einem geringeren Schaltrauschen und einer geringeren Verlustleistung verbunden. Bezugnehmend auf 2 variieren bei der Differenz-Strommodus-Signalisierung zwei Stromsignale 14 und 16 (auf zwei verschiedenen Leitungen eines seriellen Busses bereitgestellt) zwischen einem (I_MAX genannten) Maximumstrompegel und einem (I_MIN genannten) Minimumstrompegel, um Bitdaten anzuzeigen. Auf diese Weise zeigen die Stromsignale 14 und 16 eine logische "Eins" an, wenn das Stromsignal 16 einen I_MAX-Strompegel aufweist und das Stromsignal 14 einen I_MIN-Strompegel aufweist. Die Stromsi gnale 14 und 16 zeigen eine logische "Null" an, wenn das Stromsignal 14 einen I_MAX-Strompegel aufweist und das Stromsignal 16 einen I_MIN-Strompegel aufweist.
Eine serielle Buseinrichtung enthält üblicherweise einen Sender und einen Empfänger, um mit jeder seriellen Busdatenleitung zu kommunizieren und verwendet beispielsweise die Asymmetrischer-Spannungsmodus- oder die Differenz-Strommodus-Signalisiertechnik. Beispielsweise verwendet der Universelle-Serielle-Bus (USB)-Standard die Asymmetrischer-Spannungsmodus-Signalisiertechnik und der USB-2.0-Standard verwendet die Differenz-Strommodus-Signalisiertechnik. Der USB-Standard ist in der Universal Serial Bus Specification, Revision 1.0, veröffentlicht im Januar 1996, beschrieben. Der USB-2.0-Standard ist auf der Internetseite www.usb.org/developers/index.html beschrieben. Um die zwei verschiedenen seriellen Busstandards in Einklang zu bringen, könnte die serielle Buseinrichtung zwei Sender enthalten: einen Sender für die Asymmetrischer-Spannungsmodus-Signalisierung und einen weiteren Sender für die Differenz-Strommodus-Signalisierung. Bedauerlicherweise könnten zwei Sender (anstelle eines Senders) für jede serielle Busdatenleitung den Platzbedarf der seriellen Buseinrichtung erheblich vergrößern. Außerdem könnte die Leistung von Hochgeschwindigkeitsübertragungen aufgrund der Zusatzkapazitäten beeinflußt werden, die infolge der Anwesenheit der zwei Sender an einem Ausgang der seriellen Buseinrichtung vorhanden sind.

Aus der US 6005414 A ist ein Bus-Sender bekannt, der im Strom-Modus oder im Spannungs-Modus zu betreiben ist. Bei dem Bus-Sender ist für jeden der Modi eine separat schaltbare Schaltung ausgebildet.

Aufgabe der Erfindung ist es, einen Sender bereitzustellen, welcher den Einsatz mit verschiedenen Busstandards bei geringer Platzanforderung ermöglicht.

Diese Aufgabe wird erfindungsgemäß gelöst durch einen Bus-Sender nach Anspruch 1 sowie ein Computersystem nach Anspruch 9.

Bei einem Ausführungsbeispiel der Erfindung enthält ein serieller Bus-Sender eine Ausgangsstufe und eine mit der Ausgangsstufe gekoppelte Schaltung, um die Ausgangsstufe entweder in einen Stromsignalisiersendemodus oder einen Spannungssignalisiersendemodus zu versetzen. Die Ausgangsstufe weist eine erste Stufe zum Liefern eines nahezu konstanten Stroms in dem Stromsignalisiersendemodus und zum Erzeugen einer Widerstandslast in dem Spannungssignalisiersendemodus auf und eine mit der ersten Stufe gekoppelte Komplementärschaltstufe, welche den nahezu konstanten Strom in dem Stromsignalisiersendemodus zum Erzeugen eines Stromsignals verwendet, welches Bits eines digitalen Signals anzeigt, und welche die Widerstandslast in dem Spannungssignalisiersendemodus zum Erzeugen eines Spannungssignals verwendet, welches die Bits anzeigt.

Vorteile und andere Merkmale der Erfindung werden aus der nachfolgenden Beschreibung, den Zeichnungen und den Ansprüchen ersichtlich.

1 veranschaulicht eine bekannte Asymmetrischer-Spannungsmodus-Signalisiertechnik.

2 veranschaulicht eine bekannte Differenz-Strommodus-Signalisiertechnik.

3 zeigt eine schematische Darstellung eines Senders gemäß einem Ausführungsbeispiel der Erfindung.

Die 4, 5, 6, 7, 8, 9 und 10 zeigen Signalverläufe des Senders gemäß 3.

11 zeigt eine detailliertere schematische Darstellung des Senders gemäß 3 entsprechend einem Ausführungsbeispiel der Erfindung.

12 zeigt eine schematische Darstellung einer Ausgangsstufe des Senders, wenn der Sender in einem Spannungsi gnalisiermodus betrieben wird, gemäß einem Ausführungsbeispiel der Erfindung.

13 zeigt eine den Betrieb der Ausgangsstufe des Senders veranschaulichende schematische Darstellung, wenn der Sender in einem Differenz-Stromsignalisiermodus betrieben wird.

14 zeigt eine schematische Darstellung eines Computersystems gemäß einem Ausführungsbeispiel der Erfindung.

Gemäß 3 verfügt ein erfindungsgemäßes Ausführungsbeispiel 30 eines Dual-Modus-Senders eines seriellen Busses über zwei Modi: einen Strommodus, in welchem der Sender 30 unter Verwendung des Differenz-Strommodus-Signalisierens mit einer seriellen Busdatenleitung kommunizieren kann, und einen Spannungssignalisiermodus, in welchem der Sender 30 unter Verwendung des Asymmetrischer-Spannungsmodus-Signalisie- rens mit der seriellen Busdatenleitung kommunizieren kann. Um dies zu erreichen, enthält der Sender 30 eine Ausgangsstufe 32, welche zwei Ausgangsanschlüsse 150 und 152 aufweist. Wenn der Sender 30 in den Strommodus versetzt wird, liefern die Ausgangsanschlüsse 150 und 152 (I_XO und I_XOB genannte (siehe 4)) Stromsignale, die differentiell Bits eines digitalen Signals anzeigen. Wenn der Sender 30 in den Spannungsmodus versetzt wird, ist der Ausgangsanschluß 152 mit Masse gekoppelt und der Anschluß 150 liefert ein (T_XO genanntes (siehe 5)) Spannungssignal, welches Bits eines digitalen Signals anzeigt.
Insbesondere enthält bei einigen Ausführungsbeispielen der Sender 30 eine Steuerschaltung 34, welche die Ausgangsstufe 32 derart konfiguriert, daß sie entweder die I_XO- und I_XOB-Stromsignale (in dem Strommodus) oder das T_XOB-Spannungssignal (in dem Spannungsmodus) liefert, wie es nachfolgend beschrieben wird. Außer der Steuerschaltung 34 und der Ausgangsstufe 32 weist der Sender 30 eine N-Pegelumsetzerschaltung 36 und eine P-Pegelumsetzerschaltung 38 auf, Schaltungen, welche (D_IN und D_ING genannte) Signale empfangen, die differentiell die logischen Zustände von über den seriellen Bus zu übertragenden Bits anzeigen und die Ausgangsstufe 32 ansteuernde Signale erzeugen. Auf diese Weise erzeugt die P-Pegelumsetzerschaltung 38 in Abhängigkeit von den empfangenen D_IN- und D_INB-Signalen PI (siehe 7) und PIB (siehe 8) genannte Signale. Die P-Pegelumsetzerschaltung 38 erzeugt das PI-Signal durch Invertieren und Pegelverschieben des D_IN-Signals derart, daß das PI-Signal eine annähernd zwischen einer V_PB genannten Betriebsspannung und Masse variierende Vorspannung aufweist. Ähnlich erzeugt die P-Pegelumsetzerschaltung 38 das PIB-Signal durch Invertieren und Pegelverschieben des D_INB-Signals, um dieselbe Vorspannung, wie bei dem PI-Signal zu erzeugen. Infolge dieser Anordnung erzeugt die P-Pegelumsetzerschaltung 38 eine zum Ansteuern von pMOSFETs der Ausgangsstufe 32 geeignete Vorspannung (der PIB- und PI-Signale), wie es nachfolgend beschrieben ist. Zum Beispiel könnte der V_PB-Spannungspegel ungefähr 3,3 Volt betragen. Wie es nachfolgend beschrieben ist, werden die Signale PI und PIB zum Ansteuern zweier übereinstimmender p-Kanal-Metall-Oxid-Halbleiter-Feldeffekttransistoren (pMOSFETs) verwendet, welche an verschiedenen Seiten eines die Ausgangsstufe 32 bildenden Differenzverstärkers angeordnet sind.
Die N-Pegelumsetzerschaltung 36 erzeugt NI und NIB genannte Signale. Während des Spannungsmodus erzeugt die N-Pegelumsetzerschaltung 36 das NI-Signal (siehe 9) durch Invertieren und Pegelverschieben des D_IN-Signals derart, daß das NI-Signal eine ungefähr zwischen einer (V_CCC genannten) Betriebsspannung und Masse variierende Vorspannung aufweist. Ähnlich erzeugt die N-Pegelumsetzerschaltung 36 während des Spannungsmodus das NIB-Signal (siehe 10) durch Invertieren und Pegelverschieben des D_INB-Signals, um dieselbe Vorspannung wie bei dem NIB-Signal zu erzeugen. Wie es nachfolgend beschrieben wird, werden die NI- und NIB-Signale für das Ansteuern zweier übereinstimmender n-Kanal-Metall-Oxid- Halbleiter-Feldeffekttransistoren (nMOSFETs) verwendet, welche an verschiedenen Seiten des die Ausgangsstufe 32 bildenden Differenzverstärkers angeordnet sind. Bei einem Beispiel könnte die Vccc-Spannung ungefähr 1,8 Volt betragen, um eine Vorspannung von ungefähr 0,9 Volt für jedes der NI- und NIB-Signale bereitzustellen.
In dem Strommodus sind die NI- und NIB-Signale nicht invertierte Darstellungen der D_IN- und D_INB-Signale. Stattdessen bewirkt die Steuerschaltung 34, daß die N-Pegelumsetzerschaltung 36 die NI- und NIB-Signale für die Dauer des Strommodus beibehält, wodurch die Ausgangsstufe 32 zu einem Differenz-Stromsignalisier-Sender konfiguriert wird, wie es nachfolgend beschrieben ist.
Gemäß 11 weist die Ausgangsstufe 32 einen Differenzverstärker auf, der entweder als ein Transkonduktanzverstärker (in dem Strommodus) oder als ein Spannungsverstärker (in dem Spannungsmodus) fungieren kann. Die Ausgangsstufe 32 weist einen pMOSFET 137 auf, der im Spannungsmodus als eine lineare Last des Differenzverstärkers und im Strommodus als eine annähernd konstante Stromquelle des Differenzverstärkers fungiert. Der Source-Anschluß des pMOSFET 137 ist mit einer (V_CCP genannten) positiven Betriebsspannung gekoppelt, und der Drain-Anschluß des pMOSFET 137 ist mit einem Knoten 139 gekoppelt, der den Strom von dem Drain-Anschluß des pMOSFET 137 empfängt und den Strom für beide Seiten des Differenzverstärkers liefert.
Eine Seite des Differenzverstärkers weist einen pMOSFET 130 auf, der das PI-Signal an seinem Gate-Anschluß empfängt und einem nMOSFET 132, der das NI-Signal an seinem Gate-Anschluß empfängt. Der Source-Anschluß des pMOSFET 130 ist mit dem Knoten 139 gekoppelt, und der Drain-Anschluß des pMOSFET 130 ist mit dem Drain-Anschluß des nMOSFET 132 gekoppelt. Der Source-Anschluß des nMOSFET 132 ist mit einer aktiven Last gekoppelt, die beispielsweise aus zwei nMOSFETs 134 und 135 bestehen könnte, deren Drain-Source-Pfade paral lel zwischen dem Source-Anschluß des nMOSFET 132 und einer (V_SS genannten) negativen Betriebsspannung eingekoppelt sind. Die Gate- und Drain-Anschlüsse des nMOSFET 134 sind miteinander gekoppelt, und der Gate-Anschluß des nMOSFET 135 empfängt eine V_B genannte Vorspannung.
Die andere Seite des Differenzverstärkers weist einen pMOSFET 136 und einen nMOSFET 138 auf, die bei einigen Ausführungsbeispielen dieselben Geometrieverhältnisse, wie der pMOSFET 130 beziehungsweise der nMOSFET 132 aufweisen. Der pMOSFET 136 empfängt das PIB-Signal an seinem Gate-Anschluß, und der nMOSFET 138 empfängt das NIB-Signal an seinem Gate-Anschluß. Der Source-Anschluß des pMOSFET 136 ist mit dem Knoten 139 gekoppelt, und der Drain-Anschluß des pMOSFET 136 ist mit dem Drain-Anschluß des nMOSFET 138 gekoppelt. Der Source-Anschluß des nMOSFET 138 ist mit einer aktiven Last gekoppelt, die beispielsweise aus zwei nMOSFETs 140 und 141 bestehen könnte, deren Drain-Source-Pfade parallel zwischen dem Source-Anschluß des nMOSFET 138 und einer (V_SS genannten) negativen Betriebsspannung eingekoppelt sind. Die Gate- und Drain-Anschlüsse des nMOSFET 140 sind miteinander gekoppelt, und der Gate-Anschluß des nMOSFET 141 empfängt die V_B-Vorspannung. Die Ausgangsanschlüsse 150 und 152 werden durch die Drain-Anschlüsse der pMOSFETs 130 bzw. 136 gebildet.
Gemäß 12 arbeitet die Ausgangsstufe 32 in dem Spannungsmodus auf folgende Weise. Infolge der Gate-Source-Spannung des pMOSFET 137 (siehe 11) arbeitet der pMOSFET 137 während des Spannungsmodus in seinem linearen Widerstandsbereich und fungiert im wesentlichen als Widerstand 160 (siehe 12). Die aus den nMOSFETs 134 und 135 gebildete aktive Last kann ebenfalls als Widerstand 162 dargestellt werden, und die aus den nMOSFETs 140 und 141 gebildete aktive Last kann als Widerstand 164 dargestellt werden. Infolge dieser Anordnung liefert der Ausgangsanschluß 150 die ungefähr zwischen den V_CCP- und V_SS-Spannungspegeln schwingende T_XO-Spannung, um logische "Eins"- bzw. logische "Null"-Bits anzuzeigen, wie es in 5 dargestellt ist.
Während des Strommodus stellen die NI- und NIB-Signale logische "Eins"-Signale dar, was zur Folge hat, daß die nMOSFETs 132 und 138 in ihren linearen Widerstandsbereichen arbeiten, d.h. Bereichen, in denen die Drain-Source-Spannungen der nMOSFETs 132 und 138 ungefähr null Volt betragen. Gemäß 13 können folglich während des Strommodus die nMOSFETs 132 und 138 im wesentlichen als Kurzschlüsse derart dargestellt werden, so daß die Drain-Anschlüsse der pMOSFETs 130 und 136 direkt mit den die aktive Last der nMOSFETs darstellenden Widerständen 162 und 164 gekoppelt sind. Weil die nMOSFETs 132 und 138 während des Strommodus in ihren linearen Widerstandsbereichen arbeiten, liegt an dem Drain-Anschluß des pMOSFET 137 (siehe 11) eine geringere Spannung an als an dem Drain-Anschluß während des Spannungsmodus. Infolge dieser geringeren Spannung arbeitet der pMOSFET 137 im Strommodus nicht in seinem linearen Widerstandsbereich, sondern der pMOSFET 137 arbeitet während des Strommodus in seinem Sättigungsbereich. Ein Ergebnis dieser Anordnung ist, daß der pMOSFET 137 während des Strommodus im wesentlichen eine nahezu konstante Stromquelle 170 (siehe 13) darstellt.
Auf diese Weise liefert die Stromquelle 170 einen nahezu konstanten (I1 genannten) Strom, der in Abhängigkeit von den PI- und PIB-Signalen entweder zu dem Ausgangsanschluß 150 (um das I_XO-Stromsignals auf "Hoch" zu pulsen) oder zu dem Ausgangsanschluß 152 (um das I_XO-Stromsignals auf "Hoch" zu pulsen) weitergeleitet wird. Die PI- und PIB-Signale sind derart komplementär zueinander, das immer eines der beiden I_XO- und I_XOB-Signale ein "Hoch" gegenüber dem anderen Signal aufweist, um das Differenzstrom-Signalisieren durchzuführen.
Neben den anderen Merkmalen des Senders 30 kann die N-Pegelumsetzerschaltung 36 einen Komplementär-Metall-Oxid-Halbleiter(CMOS)-Inverter einschließen, der aus einem pMOSFET 110 und einem nMOSFET 112 besteht. Auf diese Weise empfangen die Gate-Anschlüsse des pMOSFET 110 und des nMOSFET 112 das D_IN-Signal und liefern die Drain-Anschlüsse des pMOSFET 110 und des nMOSFET 112 das NI-Signal. Die N-Pegelumsetzerschaltung 36 weist außerdem einen weiteren, aus einem pMOSFET 114 und einem nMOSFET 116 bestehenden CMOS-Inverter auf. Die Gate-Anschlüsse des pMOSFET 114 und des nMOSFET 116 empfangen das D_INB-Signal, und die Drain-Anschlüsse des nMOSFET 116 und des pMOSFET 114 liefern das NIB-Signal. Die oben beschriebenen CMOS-Inverter werden selektiv über einen nMOSFET 118 und einen pMOSFET 108 freigegeben. Auf diese Weise ist der Drain-Source-Pfad des nMOSFET 118 zwischen den Source-Anschlüssen der nMOSFETs 112 und 116 und Masse eingekoppelt.
Der Source-Drain-Pfad des pMOSFET 108 ist zwischen einer (die Vccc-Betriebsspannung liefernden) Betriebsspannungsleitung 101 und den Source-Anschlüssen der pMOSFETs 110 und 114 eingekoppelt. Die N-Pegelumsetzerschaltung 36 wird durch das Erzeugen eines (an dem Gate-Anschluß des pMOSFET 108 empfangenen) ENBN-Signals und Empfangen eines LS-Signals an dem Gate-Anschluß des nMOSFET 118 freigegeben, wenn der Sender 30 eingeschaltet wird. Das ENBN-Signal wird nach dem Einschalten des Senders 30 erzeugt und das LS-Signal wird zum Steuern des Sendermodus verwendet, wie es nachfolgend beschrieben ist. Die P-Pegelumsetzerschaltung 38 weist einen aus einem pMOSFET 120 und einem nMOSFET 122 bestehenden CMOS-Inverter auf, der das D_IN-Signal an deren Gate-Anschlüssen empfängt. Die Drain-Anschlüsse des pMOSFET 120 und nMOSFET 122 liefern das PI-Signal. Die P-Pegelumsetzerschaltung 38 weist außerdem einen aus einem pMOSFET 124 und einem nMOSFET 126 bestehenden CMOS-Inverter auf, der das D_INB-Signal an deren Gate-Anschlüssen empfängt. Die Drain-Anschlüsse des pMOSFET 124 und des nMOSFET 126 liefern das PIB-Signal. Die CMOS-Inverter der P-Pegelumsetzerschaltung 38 werden über einen nMOSFET 128 freigegeben, dessen Drain- Source-Pfad zwischen den Source-Anschlüssen der nMOSFETs 122 und 126 und Masse gekoppelt ist. Der Gate-Anschluß des nMOSFET 128 empfängt ein ENP-Signal, das nach dem Einschalten zum Freigeben der P-Pegelumsetzerschaltung 38 erzeugt wird.
Der Modus des Senders 30 wird über das LS-Signal gesteuert. Auf diese Weise wird dann, wenn das LS-Signal deaktiviert ist, die N-Pegelumsetzerschaltung 36 gesperrt und die Steuerschaltung 34 schaltet die NI- und NIB-Signale auf "Hoch", um den Spannungssignalisiersendemodus der Ausgangsstufe 32 zu aktivieren. Um dies zu erreichen, weist die Steuerschaltung 34 einen nMOSFET 104 auf, dessen Drain-Source-Pfad in Reihe mit dem Source-Drain-Pfad eines pMOSFET 100 geschaltet ist. Der Source-Anschluß des nMOSFET 104 ist mit Masse gekoppelt, und der Source-Anschluß des pMOSFET 100 ist mit der V_CCC-Betriebsspannungsleitung 101 gekoppelt. Der Drain-Anschluß des nMOSFET 104 ist mit dem Drain-Anschluß des nMOSFET 112 gekoppelt. Die Steuerschaltung 34 weist außerdem einen nMOSFET 106 auf, dessen Drain-Source-Pfad in Reihe mit dem Source-Drain-Pfad eines pMOSFET 102 geschaltet ist. Der Source-Anschluß des pMOSFET 102 ist mit der V_CCC-Betriebsspannungsleitung 101 gekoppelt, und der Source-Anschluß des nMOSFET 106 ist mit Masse gekoppelt.
Die Gate-Anschlüsse der nMOSFETs 104 und 106 empfangen das ENBN-Signal, und die Gate-Anschlüsse der pMOSFETs 100 und 102 empfangen das LS-Signal. Infolge dieser Anordnung sind während des Spannungssignalisiermodus die LS- und ENBN-Signale "Hoch", ein Zustand, der alle Transistoren der Steuerschaltung 34 ausschaltet. Wenn jedoch das LS-Signal auf "Hoch" geschaltet ist und das ENBN-Signal "Tief" ist (zeigt das Einschalten des Senders 30 an), schalten die pMOSFETs 100 und 102 die Drain-Anschlüsse der nMOSFETs 112 und 116 auf "Hoch", ein Ereignis, das die NI- und NIB-Signale auf "Hoch" schaltet und die Ausgangsstufe 32 in den Strommodus versetzt. Es sei angemerkt, daß vor dem Einschalten des Sen ders 30 der Zustand des ENBN-Signals eine logische "Eins" ist und folglich verursacht, daß die NI- und NIB-Signale nahezu auf ein Masse-Potential geschaltet sind, um die Ausgangsstufe 32 zu sperren.
Bei einigen Ausführungsbeispielen könnte der Sender 30 Bestandteil eines Computersystems 200 sein. Auf diese Weise könnte das Computersystem 200 einen Prozessor 202 (beispielsweise einen Mikroprozessor) aufweisen, der mit einem lokalen Bus 204 gekoppelt ist. Mit dem lokalen Bus 204 ist außerdem eine Nordbrücke oder Speicher-Hub 206 gekoppelt, der die Schnittstelle zwischen dem lokalen Bus 204 und einem mit einem Systemspeicher 210 gekoppelten Speicherbus 208 bereitstellt. Der Speicher-Hub 206 stellt außerdem Schnittstellen, beispielsweise zu einem Beschleunigter-Graphikanschluß(AGP)-Bus 212 und einer Hub-Verknüpfung (Zink) 218, zur Verfügung. Ein Graphikbeschleuniger 214 ist mit dem AGP-Bus 212 gekoppelt und könnte eine Anzeige 216 steuern. Der AGP ist detaillierter beschrieben in der Accelerated Graphics Port Interface Specification, Revision 1.0, veröffentlicht am 31. Juli 1996 von der Intel Corporation aus Santa Clara, Kalifornien.
Die Hub-Verknüpfung 218 ermöglicht das Kommunizieren zwischen dem Speicher-Hub 206 und einem als Südbrücke fungierenden Eingabe/Ausgabe(I/O)-Hub 220. Auf diese Weise könnte der I/O-Hub 220 eine Schnittstelle zu einer I/O-Buserweiterung 222 und einem Peripherie-Komponenten-Verbindungs(PCI)-Bus 224 bereitstellen. Die PCI-Spezifikation ist von der PCI Special Interest Group, Portland, Oregon 97214, erhältlich. Der I/O-Hub 220 enthält außerdem eine serielle Busschnittstelle 230, um die Kommunikation mit einem seriellen Bus 240 zu ermöglichen. Auf diese Weise weist die serielle Schnittstelle 230 einen oder mehrere Sender 30 auf, um mit verschiedenen Leitungen des seriellen Busses 240 zu kommunizieren. Folglich könnte der Prozessor 202 mittels der seriellen Busschnittstelle 230 Daten über den seriellen Bus 240 übermitteln.
Weitere Ausführungsbeispiele liegen im Schutzbereich der nachfolgenden Ansprüche. Beispielsweise könnten die zwei CMOS-Inverter der N-Pegelumsetzerschaltung 36 und der P-Pegelumsetzerschaltung 38 miteinander gekoppelt sein, um Latch-Speicher zu bilden. Auf diese Weise könnten die Drain-Anschlüsse des nMOSFET 116 und des pMOSFET 114 mit den Gate-Anschlüssen des nMOSFET 112 und des pMOSFET 110 gekoppelt sein. Ähnlich könnten die Drain-Anschlüsse des nMOSFET 126 und des PMOSEFET 124 mit den Gate-Anschlüssen des nMOSFET 122 und des pMOSFET 120 gekoppelt sein. Es sind weitere Anordnungen möglich.

Claims

Ein serieller Bus-Sender, aufweisend: eine Ausgangsstufe; und eine mit der Ausgangsstufe gekoppelte Schaltung, um die Ausgangsstufe entweder in einen Stromsignalisiersendemodus oder einen Spannungssignalisiersendemodus zu versetzen, wobei die Ausgangsstufe aufweist: eine erste Stufe zum Liefern eines nahezu konstanten Stroms in dem Stromsignalisiersendemodus und zum Erzeugen einer Widerstandslast in dem Spannungssignalisiersendemodus; und eine mit der ersten Stufe gekoppelte Komplementärschaltstufe, welche den nahezu konstanten Strom in dem Stromsignalisiersendemodus zum Erzeugen eines Stromsignals verwendet, welches Bits eines digitalen Signals anzeigt, und welche die Widerstandslast in dem Spannungssignalisiersendemodus zum Erzeugen eines Spannungssignals verwendet, welches die Bits anzeigt.
Der serielle Bus-Sender nach Anspruch 1, wobei die Ausgangsstufe ein Ausgangssignal liefert, welches Bits eines digitalen Signals anzeigt, und wobei das Ausgangssignal ein Stromsignal ist, wenn sich die Ausgangsstufe in dem Stromsignalisiersendemodus befindet.
Der serielle Bus-Sender nach Anspruch 2, wobei das Stromsignal zwei verschiedene Strompegel umfaßt, welche verschiedene logische Zustände anzeigen.
Der serielle Bus-Sender nach Anspruch 2, wobei das Ausgangssignal ein Spannungssignal ist, wenn sich die Ausgangsstufe in dem Spannungssignalisiersendemodus befindet.
Der serielle Bus-Sender nach Anspruch 4, wobei das Spannungssignal zwei verschiedene Spannungspegel umfaßt, welche verschiedene logische Zustände anzeigen.
Der serielle Bus-Sender nach Anspruch 1, wobei die Komplementärschaltstufe aufweist: einen ersten Transistor zum Liefern des nahezu konstanten Stroms zu einem ersten Ausgangsanschluß der Ausgangsstufe in Abhängigkeit von einem logischen Bitzustand in dem Stromsignalisiersendemodus; und einen zweiten Transistor zum Liefern des nahezu konstanten Stroms zu einem zweiten Ausgangsanschluß der Ausgangsstufe in Abhängigkeit von einem anderen logischen Bitzustand in dem Stromsignalisiersendemodus.
Der serielle Bus-Sender nach Anspruch 1, wobei die Komplementärschaltstufe aufweist: komplementär angeordnete miteinander gekoppelte Transistoren zum Erzeugen eines Spannungssignals in dem Spannungssignalisiersendemodus, welches die Bits an einem Ausgangsanschluß der Ausgangsstufe anzeigt.
Der serielle Bus-Sender nach Anspruch 1, außerdem aufweisend: einen Pegelumsetzer zum Empfangen eines ersten Signals, welches Bits eines digitalen Signals anzeigt, und zum Erzeugen eines zweiten Signals, welches ein zweites Signal anzeigt, zum Ansteuern der Ausgangsstufe, wobei das zweite Signal eine von dem ersten Signal abweichende Vorspannungskomponente aufweist.
Ein Computersystem, aufweisend: einen seriellen Bus; einen Prozessor zum Verarbeiten von über den seriellen Bus übermittelten Daten; und eine mit dem seriellen Bus und dem Prozessor gekoppelte serielle Bus-Schnittstelle, wobei die serielle Bus-Schnittstelle eine Ausgangsstufe aufweist, um in einem ersten Modus der Ausgangsstufe ein Stromsignalisieren zum Kommunizieren mit dem seriellen Bus zu verwenden, und in einem zweiten Modus der Ausgangsstufe ein Spannungssignalisieren zum Kommunizieren mit dem seriellen Bus zu verwenden, wobei die Ausgangsstufe aufweist: eine erste Stufe zum Liefern eines nahezu konstanten Stroms in dem Stromsignalisiersendemodus und zum Erzeugen einer Widerstandslast in dem Spannungssignalisiersendemodus; und eine mit der ersten Stufe gekoppelte Komplementärschaltstufe, um den nahezu konstanten Strom in dem Stromsignalisiermodus zum Erzeugen eines Stromsignals zu verwenden, welches Bits eines digitalen Signals anzeigt, und um die aktive Last in dem Spannungssignalisiersendemodus zum Erzeugen eines Spannungssignals zu verwenden, welches die Bits anzeigt.
Das Computersystem nach Anspruch 9, wobei das Kommunizieren mit dem seriellen Bus eine Sendung wenigstens eines Daten anzeigenden Signals umfaßt.
Das Computersystem nach Anspruch 9, wobei die Ausgangsstufe ein Ausgangssignal liefert, welches Bits eines digitalen Signals anzeigt, und wobei das Ausgangssignal in dem Stromsignalisiersendemodus der Ausgangsstufe ein Stromsignal ist.
Das Computersystem nach Anspruch 11, wobei das Stromsignal zwei verschiedene Strompegel aufweist, welche verschiedene logische Zustände anzeigen.
Das Computersystem nach Anspruch 9, wobei das Ausgangssignal in dem Spannungssignalisiersendemodus der Ausgangsstufe ein Spannungssignal ist.
Das Computersystem nach Anspruch 13, wobei das Spannungssignal zwei verschiedene Spannungspegel aufweist, welche zwei verschiedene logische Zustände anzeigen.
Das Computersystem nach Anspruch 9, wobei die Komplementärschaltstufe aufweist: einen ersten Transistor, um in dem Stromsignalisiersendemodus den nahezu konstanten Strom zu einem ersten Ausgangsanschluß der Ausgangsstufe in Abhängigkeit von einem logischen Bitzustand zu liefern; und einen zweiten Transistor, um in dem Stromsignalisiersendemodus den nahezu konstanten Strom zu einem zweiten Ausgangsanschluß der Ausgangsstufe in Abhängigkeit von einem von dem einen logischen Bitzustand abweichenden, anderen logischen Bitzustand zu liefern.
Das Computersystem nach Anspruch 9, wobei die Komplementärschaltstufe aufweist: komplementär angeordnete miteinander gekoppelte Transistoren zum Erzeugen eines Spannungssignals in dem Spannungssignalisiersendemodus, welches die Bits an einem Ausgangsanschluß des Ausgangssignals anzeigt.