CN1415153A - 可选择工作在电压或电流模式的发射机 - Google Patents

可选择工作在电压或电流模式的发射机 Download PDF

Info

Publication number
CN1415153A
CN1415153A CN00818026.1A CN00818026A CN1415153A CN 1415153 A CN1415153 A CN 1415153A CN 00818026 A CN00818026 A CN 00818026A CN 1415153 A CN1415153 A CN 1415153A
Authority
CN
China
Prior art keywords
signal
current
output stage
serial bus
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN00818026.1A
Other languages
English (en)
Inventor
H·宋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN1415153A publication Critical patent/CN1415153A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end
    • H04L25/0282—Provision for current-mode coupling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission

Abstract

提供一种发射机，其中选择电流信号或电压信号模式用于与串行总线通信。根据选择的模式，输出驱动级(32)的晶体管(137、160、170)也配置成线性负载(160)或恒流源(170)。

Description

可选择工作在电压或电流模式的发射机
发明背景
本发明通常涉及一种双模发射机，例如用于串行总线的发射机。
有至少两种信号技术可用来通过串行总线交换数据比特。参见图1，一种称为单端电压模式信号的技术利用了串行总线电压的变化来表示数据比特。作为这类信号的一个例子，串行总线上的电压信号10可以在表示逻辑″1″比特的高压电平(称为VMAX)和表示逻辑″0″比特的低电压电平(称为VMIN)之间摆动。由于与电压模式信号有关的电路的简单性，这类信号通常用于不足大约50光比特/秒(Mb/s)的比特率。
对于更高的比特率(比特率大于大约50Mb/s)，可以使用一种称为差动电流模式信号的信号技术。通常，差动电流模式信号与最好的信号完整性、较低的开关噪声和较低的功率耗散有关。参见图2，根据差动电流模式信号，(在两个不同串行总线上出现的)两个电流信号14和16在最大电流电平(称为IMAX)和最小电流电平(称为IMIN)之间变化，以表示数据位。如此，当电流信号16具有IMAX电流电平和电流信号14具有IMIN电流电平时，电流信号14和16表示逻辑″1″比特。当电流信号14具有IMAX电流电平和电流信号16具有IMIN电流电平时，电流信号14和16表示逻辑″0″比特。
串行总线装置通常包括发射机和接收机，它们利用例如单端电压模式或差动电流模式信号技术与每个串行总线数据线通信。举个例子，通用串行总线(USB)标准使用单端电压模式信号技术，USB 2.0标准使用差动电流模式信号技术。USB标准在1996年1月发行的通用串行总线规范修订版1.0中描述。USB 2.0标准在互联网的www.usb.org/developers/index.html上描述。为了容纳两个不同串行总线标准，串行总线装置可以包括两个发射机：一个发射机用于单端的电压模式信号，另一个发射机用于差动电流模式信号。不幸地是，用于每个串行总线数据线的两个发射机(而不是一个发射机)会显著地增加串行总线装置的制造面积。此外，高速传输的性能也会受到影响，因为存在两个发射机在串行总线装置的输出端口存在额外的电容。
因此，继续需要一种解决上述一个或多个问题的电路。
发明概述
在本发明的一个实施例中，一种方法包括选择电流信号模式或电压信号模式以便与串行总线通信。当选择电流信号模式时，输出级处于电流信号模式，当选择电压信号模式时，输出级处于电压信号模式。
本发明的优点及其他特征将从下文的说明书、附图、和权利要求书中变得更加明显。
附图简述
图1说明现有技术的单端电压信号技术。
图2说明现有技术的差动电流模式信号技术。
图3是根据本发明一实施例的发射机的示意图。
图4，5，6，7，8，9和10是图3中继器的波形。
图11是根据本发明一实施例的图3发射机的更详细的示意图。
图12是根据本发明的一实施例当发射机工作在电压信号模式时发射机输出级的示意图。
图13是当发射机工作在差动电流信号模式时发射机的输出级操作的示意图。
图14是根据本发明一实施例的计算机系统的示意图。
发明详述
参见图3，根据本发明的双模串行总线发射机的实施例30具有两种模式：电流模式，其中发射机30可以利用差动电流模式信号与串行总线数据线通信，和电压模式信号模式，其中发射机30可以利用单端电压模式信号与串行总线数据线通信。为了实现这两种模式，发射机30包括输出级32，输出级32包括两个输出端150和152。当发射机30处于电流模式时，输出端150和152供给电流信号(称为IXO和IXOB(参见图4))，以区别表示数字信号的比特。当发射机30处于电压模式时，输出端150接地，终端152供给电压信号(称为TXO(参见图5))，表示数字信号比特。
更特别是，在某些实施例中，发射机30包括控制电路34，如下所述控制电路34配置输出级32以供给IXO和IXOB电流信号(在电流模式)或TXOB电压信号(在电压模式)。除控制电路34和输出级32之外，发射机30包括N电平移动电路36和P电平移动电路38、接收信号(称为DIN和DINB)的信号，区别的表示通过串行总线通信的比特的逻辑电平并产生信号来驱动输出级32。如此，响应收到的DIN和DINB信号，P电平移动电路38产生称为PI(参见图7)和PIB(参见图8)的信号。P电平移动电路38通过反转和电平移动DiN信号形成PI信号，因此PI信号具有大致在称为VPB的电源电压和地之间的偏压。类似的，P电平移动电路38通过反转和电平移动DINB信号形成PIB信号，以形成与PI信号相同的偏压。由于此电路，P电平移动电路38贡献偏压(给PIB和PI信号)，它适于驱动输出级32的PMOSFET，如下所述。举例来说，VPB电压电平可以大致是3.3伏。如下所述，PI和PIB信号用于驱动两个匹配的p通道金属氧化物半导体场效应晶体管(PMOSFETs)，它们位于形成输出级32的差动放大器的不同侧。
N电平移动电路36产生称为NI和NIB的信号。在电压模式期间，N电平移动电路36通过反转和电平移动DIN信号形成NI信号(参见图9)，因此NI信号具有大致在电源电压(称为VCCC)和地之间的偏压。同样，在电压模式期间，N电平移动电路36通过反转和电平移动DINB信号形成NIB信号(参见图10)形成与NIB信号相同的偏压。如下所述，NI和NIB信号用于驱动两个匹配的N沟道金氧半导体场效应晶体管(nMOSFET)，它们位于形成输出级32的差动放大器的不同侧。举例来说，Vccc电压可以是大致1.8伏，以便为NI和NIB信号的每一个建立大致0.9伏的偏压。
对于电流模式，NI和NIB信号不是DIN和DINB信号的反转表示。而是，控制电路34使N电平移动电路36在电流模式期间确定NI和NIB信号，一种使输出级32配置成差动电流信号发射机的行为，如下所述。
参见图11，输出级32包括可以充当跨导放大器(在电流模式)或电压放大器(在电压模式)的差动放大器。输出级32包括PMOSFET137，PMOSFET 137充当电压模式中差动放大器的线性负载和电流模式中差动放大器的恒流源。PMOSFET 137的源极端连接到正电源电压(称为VCCP)，PMOSFET 137的漏极端连接到节点139，节点139接收来自PMOSFET漏极端的电流并将电流供给差动放大器的两侧。
差动放大器的一侧包括在栅极端接收PI信号的PMOSFET 130和在栅极端接收NI信号的NMOSFET 132。PMOSFET 130的源极端连接到节点139，PMOSFET 130的漏极端连接到NMOSFET 132的漏极端。NMOSFET 132的源极端连接到一有源负载，该有源负载可以例如由两个NMOSFETS 134和135形成，NMOSFETS 134和135的漏源路径在NMOSFET 132和负电源电压(称为VSS)之间并行连接。NMOSFET134的栅极和漏极端连接在一起，NMOSFET 135的栅极端接收称为VB的偏压。
差动放大器的另一侧包括PMOSFET 136和NMOSFET 138，在某些实施例中PMOSFET 136和NMOSFET 138分别具有与PMOSFET130和NMOSFET 132相同的宽高比。PMOSFET 136在其栅极端接收PIB信号，NMOSFET 138在其栅极端接收NIB信号。PMOSFET 136的源极端连接到节点139，PMOSFET 136的漏极端连接到NMOSFET 138的漏极端。NMOSFET 138的源极端连接到一有源负载，该有源负载可以例如由两个NMOSFETS 140和141形成，NMOSFETS 140和141的漏源路径在NMOSFET 138和负电源电压(称为VSS)之间并行连接。NMOSFET 140的栅极和漏极端连接在一起，NMOSFET 141的栅极端接收VB偏压。输出端150和152分别由PMOSFET 130和136的漏极端形成。
参见图12，在电压模式，输出级32工作在下列模式。由于在电压模式期间的PMOSFET 137的栅极到源极电压(参见图11)，PMOSFET137工作在线性电阻区域并有效地充当电阻器160(参见图12)。由NMOSFETs 134和135形成的有源负载也可以用电阻器162表示，由NMOSFETs 134和135形成的有源负载可以由电阻器164表示。因此，由于此电路，输出端150供给在分别表示逻辑″1″与逻辑″0″的VCCP和VSS电压电平之间摆动，如图5所示。
在电流模式，NI和NIB信号是使NMOSFETs 132和138工作在线性电阻区域，即NMOSFETs 132和138的漏源电压大致是零伏的区域。因此，参见图13，在电流模式，NMOSFETS 132可以有效地由导电短路表示，因此PMOSFETs 130和136的漏极端有效地连接到表示NMOSFET有源负载的电阻器162和164。因为NMOSFETs 132和138在电流模式期间处于线性电阻区域，PMOSFET 137的漏极端(参见图11)的电压低于电压模式期间漏极端的电压。由于较低的电压，PMOSFET 137不工作在电流模式的线性电阻区域，而是PMOSFET 137工作在电流模式期间的饱和区。由于此结构的结果，PMOSFET 137在电流模式期间有效的是一恒流源170(参见图170)。
如此，响应PI和PIB信号，电流源170供给几乎恒定的电流(称为I1)，该电流选择路由到输出端150(IXO电流信号脉强)或输出端152(IXOB电流信号脉强)。PI和PIB信号彼此互补，因此两个IXO和IXOB信号的其中一个总是相对于另一个信号脉强，以形成差动电流信号。
在发射机30的其他特征之中，P电平移动电路36可以包括由PMOSFET 110和NMOSFET 112形成的互补金属氧化物半导体(CMOS)反相器。如此，PMOSFET 110和NMOSFET 112的栅极端接收DIN信号，PMOSFET 110和NMOSFET 112和漏极端供给NI信号。P电平移动电路36也包括另一个由PMOSFET 114和NMOSFET 116形成的CMOS反相器。PMOSFET 114和NMOSFET 116的栅极端接收DINB信号，NMOSFET 116和PMOSFET 114的漏极端供给NIB信号。上述的CMOS反相器经NMOSFET 118和PMOSFET 108有选择的启动。如此，NMOSFET 118的漏源路径在NMOSFETS 112和116的源极端和地之间连接。
PMOSFET 108的源漏路径在电源电压输送线101(供给VCCC电源电压)和PMOSFETs 110和114的源极端之间连接。当发射机30由ENBN信号(由PMOSFET 108的栅极端收到)加电和NMOSFET 118的栅极端收到LS信号时，启动P电平移动电路38。ENBN信号在发射机30加电以后确定，LS信号用于控制发射机的模式，将进一步在下文描述。N电平移动电路38包括由PMOSFET 120和NMOSFET 122形成的CMOS反相器，PMOSFET 120和NMOSFET 122在栅极端接收DIN信号。PMOSFET 120和NMOSFET 122的漏极端供给PI信号。N电平移动电路38也包括由PMOSFET 124和NMOSFET 126形成的CMOS反相器，PMOSFET 124和NMOSFET 126在栅极端接收DINB信号。PMOSFET 124和NMOSFET 126的漏极端供给PIB信号。N电平移动电路36的CMOS反相器经NMOSFET 128启动，其漏源路径在NMOSFETs122和126的源极端和地之间连接。NMOSFET 128的栅极端接收ENP信号，ENP信号在加电以启动P电平移动电路38之后确定。
发射机30的模式受到LS信号的控制。如此，当LS信号不被确定时，N电平移动电路36被禁止，控制电路34将NI和NIB信号拉高以使输出级32处于电压信号传输模式。为了实现这种模式，控制电路34包括漏源路径与PMOSFET 100源漏路径串联的NMOSFET 104。NMOSFET 104的源极端接地，PMOSFET 100的源极端连接到VCCC电压输送线101。NMOSFET 104的漏极端连接到NMOSFET 112的漏极端。控制电路34也包括漏源路径与PMOSFET 102的源漏路径串联的NMOSFET 106。PMOSFET 102的源极端连接到VCCC电压输送线101，NMOSFET 106的源极端接地。
NMOSFETs 104和106的栅极端接收ENBN信号，PMOSFETs 100和102的栅极端接收LS信号。由于此电路，在电压信号模式期间，LS和ENBN信号高，该电路关闭控制电路34所有的晶体管。但是，当LS信号变高，ENBN信号变低(表示发射机30被加电)时，PMOSFETs 100和102将NMOSFETs 112和116的漏极端拉高，将NI和NIB信号拉高并使输出级32处于电流模式。人们注意到在发射机30加电之前，ENBN信号在逻辑″1″电平，因此使NI和NIB信号接近地电平以禁止输出级32。
在某些实施例中，发射机30可以是计算机系统200的一部分。如此，计算机系统200可以包括连接到本地总线204的处理器202(例如微处理器)。还连接到本地总线204的是北桥或存储器hub 206，将本地总线204接入连接到系统存储器210的存储器总线208。存储器hub 206还提供到加速图形端口(AGP)总线212和hub链路218的接口。图形加速器214连接到AGP总线212并驱动显示器216。AGP在加利福尼亚州SantaClara的Intel公司1996年7月31日出版的加速图形端口接口规范，修订版1.0中详细描写了。
hub链路218建立了存储器hub 206和充当南桥的输入/输出(I/O)hub 220之间的通信。如此，I/O hub 220可以提供I/O扩展总线222和外围组件互联(PCI)总线224的接口。PCI规范可从俄勒冈州波特兰97214的PCI专业组得到。I/O hub 220还包括串行总线接口230以建立与串行总线240的通信。如此，串行接口230包括一个或多个与串行总线240的各种线路通信的发射机30。因此，处理器202可以利用串行总线接口230经串行总线240交换数据。
其他的实施例在下列权利要求的范围之内。例如，两个CMOS反相器的N级36和P级38移位电路可以彼此连接以形成锁存器。如此，NMOSFET 116和PMOSFET 114的漏极端可以连接到NMOSFET 112和PMOSFET 110的栅极端。同样，NMOSFET 126和PMOSFET 124的漏极端可以连接到NMOSFET 122和PMOSFET 120的栅极端。其他的安排也是可能的。
虽然已经关于有限的实施例公开了本发明，本领域技术人员根据此说明书的启发可以从中得到很多改变和变化。希望所附的权利要求书覆盖落入本发明真正精神和范围的所有这种改变和变化。

Claims (20)

1.一种串行总线发射机，包括：
输出级；和
连接到输出级的电路，以使输出级处于电流信号传输模式或电压信号传输模式。
2.权利要求1的串行总线发射机，其中输出级供给表示数字信号比特的输出信号，该输出信号包括当输出级处于电流信号传输模式时的电流信号。
3.权利要求2的串行总线发射机，其中该电流信号包括表示不同逻辑状态的两个不同的电流电平。
4.权利要求2的串行总线发射机，其中该输出信号包括当输出级处于电压信号传输模式时的电压信号。
5.权利要求4的串行总线发射机，其中该电压信号包括表示不同逻辑状态的两个不同的电压电平。
6.权利要求1的串行总线发射机，其中该输出级包括：
第一级，用于在电流信号传输模式供给接近恒定的电流和在电压信号传输模式建立电阻负荷；和
互补交换级，其连接到第一级，利用电流信号传输模式中接近恒定的电流，产生表示数字信号比特的电流信号，利用电压信号传输模式中的电阻负荷，产生表示比特的电压信号。
7.权利要求6的串行总线发射机，其中互补开关电路包括：
第一晶体管，其在电流信号传输模式，响应逻辑比特状态，向输出级的第一输出端供给所述接近恒定的电流；和
第二晶体管，其在电流信号传输模式，响应另一个不同的逻辑比特状态，向输出级的第二输出端供给所述接近恒定的电流；
8.权利要求6的串行总线发射机，其中互补开关电路包括：
互补安排的晶体管，它们彼此连接以在电压信号传输模式中在输出信号的输出端产生表示比特的电压信号。
9.权利要求1的串行总线发射机，进一步包括：
电平移动装置，其接收表示数字信号比特的第一信号，产生表示第二信号来驱动输出级的第二信号，第二信号具有不同于第一信号的偏压分量。
10.一种计算机系统，包括：
串行总线；
处理器，其用于分理经串行总线交换的数据；和
连接到串行总线和处理器的串行总线接口，串行总线接口包括一输出级，在输出级的第一模式，利用电流信号与串行总线进行通信，在输出级的第二模式，利用电压信号与串行总线进行通信。
11.权利要求10的计算机系统，其中与串行总线的通信包括表示该数据的至少一个信号的传输。
12.权利要求10的计算机系统，其中输出级供给表示数字信号比特的输出信号，该输出信号包括当输出级处于电流信号传输模式时的电流信号。
13.权利要求12的计算机系统，其中电流信号包括表示不同逻辑状态的两个不同的电流电平。
14.权利要求10的计算机系统，其中输出信号包括当输出级处于电压信号传输模式时的电压信号。
15.权利要求14的计算机系统，其中电压信号包括表示两个不同逻辑状态的两个不同的电压电平。
16.权利要求10的计算机系统，其中输出级包括：
第一级，其用于在电流信号传输模式供给接近恒定的电流和在电压信号传输模式建立电阻负荷；和
互补交换级，其连接到第一级以利用电流信号传输模式中接近恒定的电流，产生表示数字信号比特的电流信号，利用电压信号传输模式中的有源负载，产生表示比特的电压信号。
17.权利要求16的计算机系统，其中互补开关电路包括：
第一个晶体管，其在电流信号传输模式，响应一个逻辑比特状态，向输出级的第一个输出端供给所述接近恒定的电流；和
第二晶体管，其在电流信号传输模式，响应不同于所述一个逻辑比特状态的另一个不同的逻辑比特状态，向输出级的第二输出端供给所述接近恒定的电流；
18.权利要求16的计算机系统，其中互补开关电路包括：
互补安排的晶体管，其彼此连接以在电压信号传输模式中在输出信号的输出端产生表示比特的电压信号。
19.一种方法，包括：选择电流信号模式或电压信号模式与串行总线通信；当选择电流信号模式时，输出级处于电流信号模式；和当选择电压信号模式时，输出级处于电压信号模式。
20.权利要求19的方法，其中输出级处于电流信号模式包括：使输出级的电路停止充当电阻负荷，开始充当电流源。
CN00818026.1A 1999-12-28 2000-12-04 可选择工作在电压或电流模式的发射机 Pending CN1415153A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/473,738 1999-12-28
US09/473,738 US6531896B1 (en) 1999-12-28 1999-12-28 Dual mode transmitter

Publications (1)

Publication Number Publication Date
CN1415153A true CN1415153A (zh) 2003-04-30

Family

ID=23880783

Family Applications (1)

Application Number Title Priority Date Filing Date
CN00818026.1A Pending CN1415153A (zh) 1999-12-28 2000-12-04 可选择工作在电压或电流模式的发射机

Country Status (7)

Country Link
US (1) US6531896B1 (zh)
CN (1) CN1415153A (zh)
AU (1) AU1815101A (zh)
DE (1) DE10085352B4 (zh)
GB (1) GB2371692B (zh)
TW (1) TW533713B (zh)
WO (1) WO2001048990A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107209739A (zh) * 2015-02-04 2017-09-26 高通股份有限公司 电压模式和电流模式设备枚举

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020149400A1 (en) * 2001-04-16 2002-10-17 Namik Kocaman Low voltage differential to single-ended converter
US6812733B1 (en) * 2002-08-02 2004-11-02 Pmc-Sierra, Inc. High-efficiency mixed voltage/current mode output driver
US7583752B2 (en) * 2002-09-05 2009-09-01 Faraday Technology Corp. Transmitter for outputting differential signals of different voltage levels
US7243176B2 (en) * 2004-11-05 2007-07-10 Intel Corporation Method and apparatus for power efficient and scalable memory interface
US7557549B2 (en) * 2006-11-21 2009-07-07 Honeywell International Inc. Automatic output mode select for an actuator controller
US8653853B1 (en) * 2006-12-31 2014-02-18 Altera Corporation Differential interfaces for power domain crossings
US7965121B2 (en) * 2008-01-03 2011-06-21 Mediatek Inc. Multifunctional output drivers and multifunctional transmitters using the same
US8149024B2 (en) * 2009-12-08 2012-04-03 Advanced Micro Devices, Inc. Dual function voltage and current mode differential driver
US8587339B2 (en) * 2011-06-06 2013-11-19 Pmc-Sierra Us, Inc. Multi-mode driver with multiple transmitter types and method therefor
US10585812B2 (en) 2016-03-30 2020-03-10 Intel Corporation Multi-standard single interface with reduced I/O count

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4476485A (en) * 1981-05-01 1984-10-09 United Technologies Corporation Constant current bias color switch for a beam penetration CRT
US4788490A (en) * 1987-07-02 1988-11-29 The Boeing Company Method of measuring resistance of a control servovalve
US5715409A (en) 1993-05-24 1998-02-03 I-Tech Corporation Universal SCSI electrical interface system
US5485488A (en) 1994-03-29 1996-01-16 Apple Computer, Inc. Circuit and method for twisted pair current source driver
US5914608A (en) * 1996-07-16 1999-06-22 Tempo Research Corporation Method and apparatus for tracing coaxial cables
US6005414A (en) 1997-06-03 1999-12-21 Linear Technology Corporation Mixed-mode multi-protocol serial interface driver
US6065079A (en) 1998-02-11 2000-05-16 Compaq Computer Corporation Apparatus for switching a bus power line to a peripheral device to ground in response to a signal indicating single ended configuration of the bus
US6611552B2 (en) 1999-01-28 2003-08-26 Intel Corporation Universal serial bus transceiver and associated methods
US6114844A (en) * 1999-05-28 2000-09-05 Kendin Communications, Inc. Universal output driver and filter
US6369621B1 (en) * 2001-03-29 2002-04-09 Texas Instruments Incorporated Voltage/current mode TIA/EIA-644 compliant fast LVDS driver with output current limit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107209739A (zh) * 2015-02-04 2017-09-26 高通股份有限公司 电压模式和电流模式设备枚举

Also Published As

Publication number Publication date
GB2371692A (en) 2002-07-31
GB0208939D0 (en) 2002-05-29
DE10085352T1 (de) 2002-12-12
US6531896B1 (en) 2003-03-11
GB2371692B (en) 2004-05-19
TW533713B (en) 2003-05-21
AU1815101A (en) 2001-07-09
WO2001048990A1 (en) 2001-07-05
DE10085352B4 (de) 2007-04-19

Similar Documents

Publication Publication Date Title
US6867618B2 (en) Voltage mode differential driver and method
CN1023531C (zh) 差分读出放大器
JP3699764B2 (ja) ドライバ回路装置及びインターフェース
KR920004341B1 (ko) 반도체집적회로의 출력회로
US20070050572A1 (en) Output buffer circuit with de-emphasis function
US6222385B1 (en) Level shifter circuit
KR100616343B1 (ko) 반도체 집적 회로 및 반도체 집적 회로 내의 트랜지스터의 소스 전위 전환 방법
CN1274997A (zh) 用于低压接口的高速输入缓冲器电路
CN1415153A (zh) 可选择工作在电压或电流模式的发射机
JP2007060072A (ja) 出力バッファ回路
JPH0685653A (ja) バスキーパ特徴を有するレシーバ回路
US6870423B2 (en) Output circuit capable of transmitting signal with optimal amplitude and optimal common-mode voltage at receiver circuit
US20040090253A1 (en) Method and apparatus for slew control of an output signal
US7382160B2 (en) Differential output circuit with reduced differential output variation
US20020008545A1 (en) Semiconductor integrated circuit, logic operation circuit, and flip flop
WO2005119915A2 (en) Current mode logic buffer
KR980012402A (ko) 아날로그 스위치회로
EP0622903A2 (en) Input buffer circuit having sleep mode and bus hold function
US20040207450A1 (en) Voltage level shifter and system mounting voltage level shifter therein
JP2003152522A (ja) ユニバーサルｐｅｃｌ／ｌｖｄｓ出力構成回路
CN112564689A (zh) 多协议io复用电路
US20080136465A1 (en) Semiconductor integrated circuit
JP2004215230A (ja) 高電圧下で操作可能な回路装置
US7663398B1 (en) Circuit and method for high impedance input/output termination in shut off mode and for negative signal swing
US6501319B2 (en) Semiconductor device with signal transfer line

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication