JP2004215230A - 高電圧下で操作可能な回路装置 - Google Patents
高電圧下で操作可能な回路装置 Download PDFInfo
- Publication number
- JP2004215230A JP2004215230A JP2003356685A JP2003356685A JP2004215230A JP 2004215230 A JP2004215230 A JP 2004215230A JP 2003356685 A JP2003356685 A JP 2003356685A JP 2003356685 A JP2003356685 A JP 2003356685A JP 2004215230 A JP2004215230 A JP 2004215230A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- circuit device
- interface unit
- nmos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015556 catabolic process Effects 0.000 claims description 28
- 239000003990 capacitor Substances 0.000 claims description 7
- 238000000034 method Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 238000004891 communication Methods 0.000 description 6
- 238000013461 design Methods 0.000 description 4
- 238000012546 transfer Methods 0.000 description 3
- 230000008054 signal transmission Effects 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/52—Circuit arrangements for protecting such amplifiers
- H03F1/523—Circuit arrangements for protecting such amplifiers for amplifiers using field-effect devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
- H03K17/0416—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the output circuit
- H03K17/04163—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the output circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/10—Modifications for increasing the maximum permissible switched voltage
- H03K17/102—Modifications for increasing the maximum permissible switched voltage in field-effect transistor switches
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Logic Circuits (AREA)
- Amplifiers (AREA)
- Electronic Switches (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】 本発明は一種の回路装置を提供し、それは高電源電圧に接続され、並びにトランジスタ及びインタフェースユニットを具えている。トランジスタは前述の高電源電圧より低い低作業電圧を有する。インタフェースユニットは該トランジスタに直列に接続され、前述のトランジスタに正常な運転を行なわせる。
【選択図】 図1
Description
該第1トランジスタは第1作業電圧下で作業し、そのブレークダウン電圧が第1ブレークダウン電圧とされ、
該インタフェースユニットは第1トランジスタに接続されて該第1作業電圧を第1ブレークダウン電圧より低くし、
該操作電圧は該第1ブレークダウン電圧より高いことを特徴とする、回路装置としている。
請求項2の発明は、請求項1記載の回路装置において、該回路装置が更に第2トランジスタを具え、該第2トランジスタは第2作業電圧下で操作され、第2トランジスタのブレークダウン電圧が第2ブレークダウン電圧とされ、該第2トランジスタがインタフェースユニットに接続され、該インタフェースユニットが該第2作業電圧を該第2ブレークダウン電圧より低くすることを特徴とする、回路装置としている。
請求項3の発明は、請求項1記載の回路装置において、インタフェースユニットが、
抵抗と、
該抵抗に並列に接続されたコンデンサとを具えたことを特徴とする、回路装置としている。
請求項4の発明は、請求項1記載の回路装置において、インタフェースユニットが第3トランジスタとされたことを特徴とする、回路装置としている。
請求項5の発明は、請求項4記載の回路装置において、第3トランジスタがゲートを具え、該ゲートが第1制御信号を受け取って、該回路装置を節電モードとなすのに供されることを特徴とする、回路装置としている。
請求項6の発明は、請求項4記載の回路装置において、第3トランジスタがトリオード領域或いは飽和領域下で操作されることを特徴とする、回路装置としている。
請求項7の発明は、回路装置において、該回路装置はある操作電圧下で操作され、第1トランジスタと第2トランジスタ、及び、インタフェースユニットを具え、
該第1トランジスタは第1ブレークダウン電圧を具え、該第1トランジスタは第1作業電圧下で操作され、
該第2トランジスタは第2ブレークダウン電圧を具え、該第2トランジスタは第2作業電圧下で操作され、
該インタフェースユニットは第1トランジスタと第2トランジスタに直列に接続され、 該操作電圧が該第1作業電圧より高く、該インタフェースユニットにより該第1トランジスタ及び該第2トランジスタがそれぞれ第1作業電圧及び第2作業電圧下で操作されることを特徴とする、回路装置としている。
請求項8の発明は、請求項7記載の回路装置において、インタフェースユニットが、
抵抗と、
該抵抗に並列に接続されたコンデンサとを具えたことを特徴とする、回路装置としている。
請求項9の発明は、請求項7記載の回路装置において、インタフェースユニットが第3トランジスタとされたことを特徴とする、回路装置としている。
請求項10の発明は、請求項7記載の回路装置において、第3トランジスタがトリオード領域或いは飽和領域下で操作されることを特徴とする、回路装置としている。
しかし、抵抗と回路装置中の寄生コンデンサが極点(Pole)を形成して信号の遅延を形成して、回路装置の操作速度を遅くする恐れがある。ゆえに、本発明では低電圧素子に並列に接続されたコンデンサ34を加えることで、零点(Zero)を形成して上述の極点と相互に打ち消させ、即ち回路装置の操作速度が外部抵抗の影響を受けないようにしている。
この耐高電圧NMOSトランジスタ36はトリオード領域(Triode Region)及び飽和領域(Saturation Region)下で運転可能である。
トリオード領域の運転状況下にあって、耐高電圧NMOSトランジスタ36は一つの抵抗と見なされ、その抵抗値Rは以下の方程式(1)で表示される。
正常な運転の状況下では、この抵抗は電圧差を発生可能で、電圧差(VDD−VGND)の一部分を分担し、PMOSトランジスタ10とNMOSトランジスタ20に跨がる電圧をそれらが耐え得る電圧に符合させる。抵抗値の設計方式は第1実施例に述べた原理と同じである。
飽和領域の運転状況下にあって、耐高電圧NMOSトランジスタ36のソースSに接続された抵電圧NMOSトランジスタ20は小信号分析時に、電流源と見なされ、その電流の大きさはゲート電圧により制御される。この状況下で、耐高電圧NMOSトランジスタ36とNMOSトランジスタ20はカスコード(Cascode)電流源を形成する。カスコード電流源の出力抵抗は単一NMOSトランジスタに較べて高い。もし原NMOSトランジスタ20の出力抵抗がro1とされ、飽和領域運転の耐高電圧NMOSトランジスタ36に加えられた後、形成されるカスコード電流源の出力抵抗はro1* (gm2* ro2)となる。そのうち、gm2は耐高電圧NMOSトランジスタ36の小信号伝導係数で、ro2は耐高電圧NMOSトランジスタ36の出力抵抗である。
節電モード下で、耐高電圧NMOSトランジスタ36は回路切断のスイッチとされる。回路切断後、耐高電圧NMOSトランジスタ36のソースSに接続された低電圧NMOSトランジスタ20の全ての端点はいずれも接地電位VGNDとなり、耐高電圧NMOSトランジスタ36のドレインDに接続された低電圧PMOSトランジスタ10の全ての端点はいずれも高電源電圧VDDとなる。これにより、PMOSトランジスタ10とNMOSトランジスタ20は節電モード下で高電圧の問題に遭遇することがない。注意すべきことは、CMOSトランジスタを耐高電圧NMOSトランジスタ36の代わりに使用できることである。
この耐高電圧PMOSトランジスタ38はトリオード領域及び飽和領域下で運転可能である。
トリオード領域の運転状況下にあって、耐高電圧PMOSトランジスタ38は一つの抵抗と見なされ、その抵抗値Rは耐高電圧NMOSトランジスタ36と同じ方程式(1)で表示される。
正常な運転の状況下で、その原理は第2実施例と同じである。抵抗値の作用は、第1実施例で述べた原理と同じである。
飽和領域の運転状況下にあって、耐高電圧PMOSトランジスタ38のソースSに接続された抵電圧PMOSトランジスタ10は小信号分析時に、電流源と見なされ、その電流の大きさはゲート電圧により制御される。この状況下で、耐高電圧PMOSトランジスタ38とPMOSトランジスタ10はカスコード(Cascode)電流源を形成する。カスコード電流源の出力抵抗は単一PMOSトランジスタに較べて高い。もし原PMOSトランジスタ10の出力抵抗がro1とされ、飽和領域運転の耐高電圧PMOSトランジスタ38に加えられた後、形成されるカスコード電流源の出力抵抗はro1* (gm2* ro2)となる。そのうち、gm2は耐高電圧PMOSトランジスタ38の小信号伝導係数で、ro2は耐高電圧PMOSトランジスタ38の出力抵抗である。
節電モード下で、耐高電圧PMOSトランジスタ38は回路切断のスイッチとされる。回路切断後、耐高電圧PMOSトランジスタ38のドレインDに接続された低電圧NMOSトランジスタ20の全ての端点はいずれも接地電位VGNDとなり、耐高電圧PMOSトランジスタ38のソースSに接続されたPMOSトランジスタ10の全ての端点はいずれも高電源電圧VDDとなる。これにより、PMOSトランジスタ10とNMOSトランジスタ20は節電モード下で高電圧の問題に遭遇することがない。注意すべきことは、CMOSトランジスタを耐高電圧PMOSトランジスタ38の代わりに使用できることである。
この耐高電圧NMOSトランジスタ36と耐高電圧PMOSトランジスタ38はトリオード領域及び飽和領域下で運転可能である。
トリオード領域の運転状況下にあって、耐高電圧NMOSトランジスタ36及び耐高電圧PMOSトランジスタ38は一つの抵抗と見なされ、その抵抗値Rは以下の方程式(2)で表示される。
正常運転の状況下にあっては、この抵抗の運転原理は第1実施例で述べた原理と同じであるため、重複した説明は行なわない。
節電モード下にあっては、耐高電圧NMOSトランジスタ36及び耐高電圧PMOSトランジスタ38は一つの回路切断のスイッチとされる。回路切断後、低電圧NMOSトランジスタ20の術点の端点はいずれも接地電位VGNDとなり、低電圧PMOSトランジスタ10の全ての端点は、いずれも高電源電圧VDDとなる。これにより、PMOSトランジスタ10とNMOSトランジスタ20は節電モード下で高電圧の問題に遭遇することがない。
20 NMOSトランジスタ
30 インタフェースユニット
32 抵抗
34 コンデンサ
36 耐高電圧NMOSトランジスタ
38 耐高電圧PMOSトランジスタ
Claims (10)
- 回路装置において、該回路装置はある操作電圧下で操作され、第1トランジスタとインタフェースユニットを具え、
該第1トランジスタは第1作業電圧下で作業し、そのブレークダウン電圧が第1ブレークダウン電圧とされ、
該インタフェースユニットは第1トランジスタに接続されて該第1作業電圧を第1ブレークダウン電圧より低くし、
該操作電圧は該第1ブレークダウン電圧より高いことを特徴とする、回路装置。 - 請求項1記載の回路装置において、該回路装置が更に第2トランジスタを具え、該第2トランジスタは第2作業電圧下で操作され、第2トランジスタのブレークダウン電圧が第2ブレークダウン電圧とされ、該第2トランジスタがインタフェースユニットに接続され、該インタフェースユニットが該第2作業電圧を該第2ブレークダウン電圧より低くすることを特徴とする、回路装置。
- 請求項1記載の回路装置において、インタフェースユニットが、
抵抗と、
該抵抗に並列に接続されたコンデンサとを具えたことを特徴とする、回路装置。 - 請求項1記載の回路装置において、インタフェースユニットが第3トランジスタとされたことを特徴とする、回路装置。
- 請求項4記載の回路装置において、第3トランジスタがゲートを具え、該ゲートが第1制御信号を受け取って、該回路装置を節電モードとなすのに供されることを特徴とする、回路装置。
- 請求項4記載の回路装置において、第3トランジスタがトリオード領域或いは飽和領域下で操作されることを特徴とする、回路装置。
- 回路装置において、該回路装置はある操作電圧下で操作され、第1トランジスタと第2トランジスタ、及び、インタフェースユニットを具え、
該第1トランジスタは第1ブレークダウン電圧を具え、該第1トランジスタは第1作業電圧下で操作され、
該第2トランジスタは第2ブレークダウン電圧を具え、該第2トランジスタは第2作業電圧下で操作され、
該インタフェースユニットは第1トランジスタと第2トランジスタに直列に接続され、 該操作電圧が該第1作業電圧より高く、該インタフェースユニットにより該第1トランジスタ及び該第2トランジスタがそれぞれ第1作業電圧及び第2作業電圧下で操作されることを特徴とする、回路装置。 - 請求項7記載の回路装置において、インタフェースユニットが、
抵抗と、
該抵抗に並列に接続されたコンデンサとを具えたことを特徴とする、回路装置。 - 請求項7記載の回路装置において、インタフェースユニットが第3トランジスタとされたことを特徴とする、回路装置。
- 請求項9記載の回路装置において、第3トランジスタがトリオード領域或いは飽和領域下で操作されることを特徴とする、回路装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW091138197A TW595102B (en) | 2002-12-31 | 2002-12-31 | Circuit apparatus operable under high voltage |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004215230A true JP2004215230A (ja) | 2004-07-29 |
JP3910574B2 JP3910574B2 (ja) | 2007-04-25 |
Family
ID=29417990
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003356685A Expired - Lifetime JP3910574B2 (ja) | 2002-12-31 | 2003-10-16 | 高電圧下で操作可能な回路装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6853236B1 (ja) |
JP (1) | JP3910574B2 (ja) |
DE (1) | DE10350244A1 (ja) |
GB (1) | GB2396983B (ja) |
TW (1) | TW595102B (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007116497A (ja) * | 2005-10-21 | 2007-05-10 | Oki Electric Ind Co Ltd | オペアンプ |
JP2008015875A (ja) * | 2006-07-07 | 2008-01-24 | Matsushita Electric Ind Co Ltd | 電源回路 |
JP2008219507A (ja) * | 2007-03-05 | 2008-09-18 | Mitsubishi Electric Corp | 低雑音増幅器 |
JP2009213098A (ja) * | 2008-02-29 | 2009-09-17 | Seigun Handotai Kofun Yugenkoshi | 電圧電流転換回路 |
JP2016116200A (ja) * | 2014-12-18 | 2016-06-23 | 日本電信電話株式会社 | 分布増幅器と分布ミキサ |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2412259A (en) | 2004-03-16 | 2005-09-21 | Wolfson Ltd | A CMOS folded-cascode operational amplifier having low flicker noise |
GB2412260B (en) | 2004-03-16 | 2007-09-26 | Wolfson Microelectronics Plc | Low noise op amp |
JP2007067096A (ja) * | 2005-08-30 | 2007-03-15 | Fujitsu Ltd | 半導体装置 |
JP4859754B2 (ja) * | 2007-05-28 | 2012-01-25 | 株式会社リコー | 基準電圧発生回路及び基準電圧発生回路を使用した定電圧回路 |
KR20090126879A (ko) * | 2008-06-05 | 2009-12-09 | 삼성전자주식회사 | 높은 신뢰성과 구동능력을 갖는 드라이버 회로 및 이를구비하는 반도체 메모리 장치 |
CN107425835B (zh) * | 2016-05-23 | 2023-01-17 | 中兴通讯股份有限公司 | 一种开关机电路 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1274672A (en) * | 1968-09-27 | 1972-05-17 | Rca Corp | Operational amplifier |
US5504444A (en) * | 1994-01-24 | 1996-04-02 | Arithmos, Inc. | Driver circuits with extended voltage range |
US6040729A (en) * | 1997-08-25 | 2000-03-21 | Motorola, Inc. | Digital output buffer for multiple voltage system |
US6057710A (en) * | 1998-01-28 | 2000-05-02 | Sun Microsystems, Inc. | Diver circuit for 3.3v I/O buffer using 1.9v fabrication process |
JP3954198B2 (ja) * | 1998-06-01 | 2007-08-08 | 富士通株式会社 | 出力回路、レベルコンバータ回路、論理回路、及び、オペアンプ回路 |
JP2000011684A (ja) * | 1998-06-18 | 2000-01-14 | Mitsubishi Electric Corp | 入力保護回路、アンチフューズアドレス検出回路および半導体集積回路装置 |
US6222236B1 (en) * | 1999-04-30 | 2001-04-24 | Motorola, Inc. | Protection circuit and method for protecting a semiconductor device |
JP2001067048A (ja) * | 1999-08-31 | 2001-03-16 | Hitachi Ltd | 液晶表示装置 |
JP3485087B2 (ja) * | 1999-12-27 | 2004-01-13 | セイコーエプソン株式会社 | 半導体装置 |
-
2002
- 2002-12-31 TW TW091138197A patent/TW595102B/zh not_active IP Right Cessation
-
2003
- 2003-10-02 GB GB0323096A patent/GB2396983B/en not_active Expired - Lifetime
- 2003-10-08 US US10/680,241 patent/US6853236B1/en not_active Expired - Lifetime
- 2003-10-16 JP JP2003356685A patent/JP3910574B2/ja not_active Expired - Lifetime
- 2003-10-28 DE DE10350244A patent/DE10350244A1/de not_active Withdrawn
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007116497A (ja) * | 2005-10-21 | 2007-05-10 | Oki Electric Ind Co Ltd | オペアンプ |
JP2008015875A (ja) * | 2006-07-07 | 2008-01-24 | Matsushita Electric Ind Co Ltd | 電源回路 |
JP2008219507A (ja) * | 2007-03-05 | 2008-09-18 | Mitsubishi Electric Corp | 低雑音増幅器 |
JP2009213098A (ja) * | 2008-02-29 | 2009-09-17 | Seigun Handotai Kofun Yugenkoshi | 電圧電流転換回路 |
JP2016116200A (ja) * | 2014-12-18 | 2016-06-23 | 日本電信電話株式会社 | 分布増幅器と分布ミキサ |
Also Published As
Publication number | Publication date |
---|---|
TW200412025A (en) | 2004-07-01 |
TW595102B (en) | 2004-06-21 |
DE10350244A1 (de) | 2004-07-15 |
GB0323096D0 (en) | 2003-11-05 |
JP3910574B2 (ja) | 2007-04-25 |
GB2396983B (en) | 2005-06-22 |
GB2396983A (en) | 2004-07-07 |
US6853236B1 (en) | 2005-02-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7088166B1 (en) | LVDS input circuit with extended common mode range | |
US7936209B2 (en) | I/O buffer with low voltage semiconductor devices | |
US7429873B2 (en) | High voltage digital driver with dynamically biased cascode transistors | |
JP2006121654A (ja) | レベル変換回路 | |
EP0621694A2 (en) | Low power interface circuit | |
US20030094977A1 (en) | Voltage mode differential driver and method | |
US6518818B1 (en) | High voltage CMOS output driver in low voltage process | |
US8289066B2 (en) | Gate control circuit for high bandwidth switch design | |
CN107408946B (zh) | 配置用于栅极过偏置的晶体管和由此而来的电路 | |
JP3910574B2 (ja) | 高電圧下で操作可能な回路装置 | |
EP1585278B1 (en) | Data output circuit with improved overvoltage/surge protection | |
US6946892B2 (en) | Level transforming circuit | |
EP1369999A1 (en) | Level shifter circuit with single ended input | |
CN107346969A (zh) | 总线驱动器/线路驱动器 | |
US5561388A (en) | Semiconductor device having CMOS circuit and bipolar circuit mixed | |
US6563447B1 (en) | Non-linear bulk capacitance bootstrapped current switch | |
US11139648B2 (en) | Fail-safe for shared pin | |
KR20060065002A (ko) | 전류셀 및 그를 이용한 디지털-아날로그 변환기 | |
JP6845680B2 (ja) | アナログスイッチ回路 | |
US20060181313A1 (en) | Transistor logic circuit | |
WO2009098738A1 (ja) | 半導体装置及びそのリセット方法 | |
JP2008300979A (ja) | Lvdsレシーバ | |
CN1773708B (zh) | 输出级结构 | |
JPH0837457A (ja) | インタフェース回路 | |
JP2001044818A (ja) | 入力回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051109 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051122 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060222 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060227 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060519 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060613 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060911 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20061218 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070109 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070124 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3910574 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130202 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160202 Year of fee payment: 9 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |