DE102017108741B4 - Bus-Transceiver - Google Patents

Bus-Transceiver Download PDF

Info

Publication number
DE102017108741B4
DE102017108741B4 DE102017108741.9A DE102017108741A DE102017108741B4 DE 102017108741 B4 DE102017108741 B4 DE 102017108741B4 DE 102017108741 A DE102017108741 A DE 102017108741A DE 102017108741 B4 DE102017108741 B4 DE 102017108741B4
Authority
DE
Germany
Prior art keywords
pin
circuit
signal
bus
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102017108741.9A
Other languages
English (en)
Other versions
DE102017108741A1 (de
Inventor
Eric Pihet
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102017108741A1 publication Critical patent/DE102017108741A1/de
Application granted granted Critical
Publication of DE102017108741B4 publication Critical patent/DE102017108741B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/01759—Coupling arrangements; Interface arrangements with a bidirectional operation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4286—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a handshaking protocol, e.g. RS232C link
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018592—Coupling arrangements; Interface arrangements using field effect transistors only with a bidirectional operation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L67/00—Network arrangements or protocols for supporting network services or applications
    • H04L67/01—Protocols
    • H04L67/12—Protocols specially adapted for proprietary or special-purpose networking environments, e.g. medical networks, sensor networks, networks in vehicles or remote metering networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L2012/40208—Bus networks characterized by the use of a particular bus standard
    • H04L2012/40215—Controller Area Network CAN
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L2012/40267—Bus for use in transportation systems
    • H04L2012/40273—Bus for use in transportation systems the transportation system being a vehicle

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Medical Informatics (AREA)
  • Logic Circuits (AREA)
  • Dc Digital Transmission (AREA)

Abstract

Ein Halbleiterbauelement, das aufweist:ein Chipgehäuse, welches zumindest einen Halbleiterchip beinhaltet, einen dedizierten Masse-Pin (GND), einen ersten Versorgung-Pin (Vcc) zum Empfangen einer ersten Versorgungsspannung (VS1), einen zweiten Versorgungs-Pin (VIO) zum Empfangen einer zweiten Versorgungsspannung (VS2) sowie einen ersten Eingangs-Pin (NEN);eine erste Schaltung (110), die in dem Halbleiterchip integriert ist, wobei die erste Schaltung (110) mit dem ersten Versorgungs-Pin (Vcc) und dem Masse-Pin (GND) gekoppelt ist,eine zweite Schaltung (120), die in dem Halbleiterchip integriert ist, wobei die zweite Schaltung (120) mit dem zweiten Versorgungs-Pin (VIO) und einem virtuellen Masseknoten (VGND) gekoppelt ist, undein elektronischer Schalter (SW1), der dazu ausgebildet ist, abhängig vom Pegel eines ersten Eingangssignals den virtuellen Masseknoten (VGND) mit dem ersten Eingangs-Pin (NEN) zu verbinden.

Description

  • TECHNISCHES GEBIET
  • Die Beschreibung betrifft das Gebiet der Bus-Transceiver, insbesondere einen Controller Area Network (CAN) Transceiver, der dazu verwendet werden kann, verschiedene elektronische Vorrichtungen innerhalb eines Automobils zu verbinden.
  • HINTERGRUND
  • Moderne Automobile können bis zu 70 (oder sogar mehr) elektronische Steuereinheiten (electronic control units, ECUs) aufweisen, um den Betrieb verschiedener Subsysteme zu steuern. Derartige Subsysteme können unter anderem das Motormanagementsystem, Getriebesteuersystem, Airbagsteuersystem, Multimedia- und Navigationssysteme, Zentralverriegelungssystem, Spiegelanpassung, Batteriemanagementsystem, Ladesysteme für Hybrid-/Elektrofahrzeuge, etc. sein. Einige dieser Subsysteme können unabhängig von anderen Subsystemen arbeiten, jedoch kann die Kommunikation zwischen den ECUs verschiedener Subsysteme wichtig sein. Der Controller Area Network (CAN) Standard wurde für diesen Zweck entwickelt. Obwohl CAN für die Verwendung im Automobil entwickelt wurde, kann ein CAN-Bus auch als Feldbus generell in industriellen Umgebungen verwendet werden. Im Allgemeinen kann ein CAN-Bus als Zweidraht-Bussystem mit differentieller Signalübertragung betrachtet werden.
  • Die CAN-Spezifikation wurde ursprünglich von der Robert Bosch GmbH publiziert und später von der Internationalen Organisation für Normung (ISO) als CAN-Standard ISO 11898 genormt, der später in zwei Teile restrukturiert wurde: ISO 11898-1, der die Sicherungsschicht (Data Link Layer) abdeckt, und ISO 11898-2, der die Bitübertragungsschicht (Physical Layer) für Hochgeschwindigkeits-CAN abdeckt.
  • Um elektronische Schaltungen mit einem CAN-Bus zu verbinden, wurden spezielle integrierte CAN-Transceiver-Schaltungen (Transceiver-ICs) entwickelt. Ein High-Speed CAN- Transceiver ist beispielsweise in dem Datenblatt TLE7250GVIO von Infineon (Rev. 1.1 vom 7. Mai 2014) beschrieben. In verschiedenen Automobil- und industriellen Anwendungen müssen relativ hohe Standards in Bezug auf elektromagnetische Verträglichkeit (electromagnetic compatibility, EMC) eingehalten werden, um elektromagnetische Emissionen und elektromagnetische Interferenzen (EMI) auf einem ausreichend niedrigen Niveau zu halten. Ein Schaltungsdesign, welches sicherstellt, dass die Gleichtaktspannung der Busleitungen ungefähr konstant bleibt, kann helfen, die elektromagnetischen Emissionen in einem niedrigen Frequenzspektrum (z.B. bis 100 MHz) zu reduzieren. Um elektromagnetische Emissionen bei höheren Frequenzen (z.B. 100 MHz und mehr) zu reduzieren, können Gleichtaktdrosseln (common-mode chokes) verwendet werden.
  • ZUSAMMENFASSUNG
  • Es wird ein Halbleiterbauelement beschrieben. Gemäß einem Ausführungsbeispiel umfasst das Halbleiterbauelement ein Chipgehäuse, welches zumindest einen Halbleiterchip beinhaltet, einen dedizierten Masse-Pin, einen ersten Versorgung-Pin zum Empfangen einer ersten Versorgungsspannung, einen zweiten Versorgungs-Pin zum Empfangen einer zweiten Versorgungsspannung sowie einen ersten Eingangs-Pin. Eine erste Schaltung ist in dem Halbleiterchip integriert und mit dem ersten Versorgungs-Pin und dem Masse-Pin gekoppelt. Eine zweite Schaltung ist in dem Halbleiterchip integriert und mit dem zweiten Versorgungs-Pin und einem virtuellen Masseknoten gekoppelt. Ein elektronischer Schalter ist dazu ausgebildet, abhängig vom Pegel eines ersten Eingangssignals den virtuellen Masseknoten mit dem ersten Eingangs-Pin zu verbinden.
  • Gemäß einem anderen Ausführungsbeispiel umfasst das Halbleiterbauelement ein Chipgehäuse, welches zumindest einen Halbleiterchip beinhaltet, einen dedizierten Masse-Pin, einen ersten Versorgung-Pin zum Empfangen einer ersten Versorgungsspannung, einen zweiten Versorgungs-Pin zum Empfangen einer zweiten Versorgungsspannung sowie einen ersten Eingangs-Pin zum Empfangen eines ersten Eingangssignals. Eine erste Schaltung ist in dem Halbleiterchip integriert und mit dem ersten Versorgungs-Pin und dem Masse-Pin gekoppelt. Eine zweite Schaltung ist in dem Halbleiterchip integriert und mit dem zweiten Versorgungs-Pin und einem virtuellen Masseknoten gekoppelt, wobei der virtuelle Masseknoten zumindest temporär mit dem ersten Eingangs-Pin verbunden ist. Wenn der virtuelle Masseknoten mit dem ersten Eingangs-Pin verbunden und das erste Eingangssignal, welches an dem ersten Eingangs-Pin empfangen wird, auf einem niedrigen Spannungspegel ist, fließt ein zweiter Versorgungsstrom von dem zweiten Versorgungs-Pin durch die zweite Schaltung zu dem virtuellen Masseknoten, während der Spannungsabfall über der zweiten Schaltung im Wesentlichen mit der zweiten Versorgungsspannung korrespondiert.
  • Des Weiteren wird hier eine Bus-Transceiver-Schaltung beschrieben. Gemäß einem ersten Ausführungsbeispiel umfasst die Bus-Transceiver-Schaltung einen Transmitterteil, der dazu ausgebildet ist, ein Eingangsdatensignal zu empfangen und ein korrespondierendes erstes Bussignal zu erzeugen, welches im Betrieb an zumindest eine Busleitung angelegt wird. Der Transmitterteil der Transceiver-Schaltung wird mit einer ersten Versorgungsspannung versorgt und ist mit einem ersten Masse-Pad verbunden. Die Bus-Transceiver-Schaltung umfasst des Weiteren einen Empfängerteil, der im Betrieb mit der zumindest einen Busleitung gekoppelt ist, um ein zweites Bussignal zu empfangen, und dazu ausgebildet ist, ein korrespondierendes Empfangssignal zu erzeugen. In dem Empfangsteil der Transceiver-Schaltung ist ein Ausgangspuffer enthalten. Der Ausgangspuffer empfängt das Empfangssignal und erzeugt ein korrespondierendes Ausgangsdatensignal. Der Ausgangspuffer wird mit einer zweiten Versorgungsspannung versorgt und ist mit einem zweiten Masse-Pad verbunden, das von dem ersten Masse-Pad getrennt ist.
  • Des Weiteren wird hier ein Transceiver-Bauelement zum Anschließen eines Datenbusses beschrieben. Gemäß einem Ausführungsbeispiel umfasst das Bauelement ein Chip-Gehäuse, welches zumindest einen ersten Versorgungs-Pin, einen zweiten Versorgungs-Pin, einen Masse-Pin, einen Eingangsdaten-Pin, einen Ausgangsdaten-Pin, zumindest einen Bus-Pin zum Anschluss zumindest einer Busleitung und einen weiteren Pin aufweist. Ein Halbleiterchip beinhaltet eine Empfängerschaltung und eine Transmitterschaltung. Die Transmitterschaltung ist dazu ausgebildet, ein Eingangsdatensignal an dem Eingangsdaten-Pin zu empfangen und ein korrespondierendes erstes Bussignal an dem zumindest einen Bus-Pin zur Verfügung zu stellen. Die Transmitterschaltung wird mit einer ersten Versorgungsspannung versorgt, welche an dem ersten Versorgungs-Pin angelegt wird, und ist mit dem ersten Masse-Pin verbunden. Die Empfängerschaltung ist im Betrieb mit dem zumindest einen Bus-Pin gekoppelt, um ein zweites Bussignal zu empfangen, und dazu ausgebildet, ein korrespondierendes Empfangssignal zu erzeugen. Die Empfängerschaltung umfasst einen Ausgangspuffer, der das Empfangssignal empfängt und ein korrespondierendes Ausgangsdatensignal an dem Ausgangsdaten-Pin erzeugt. Der Ausgangspuffer wird mit einer zweiten Versorgungsspannung, die an dem zweiten Versorgungs-Pin angelegt wird, versorgt und ist mit einem Schaltungsknoten verbunden, der dazu ausgebildet ist, mit dem weiteren Pin verbunden zu werden.
  • Des Weiteren wird ein in einem Halbleiterbauelement durchgeführtes Verfahren beschrieben. Das Halbleiterbauelement umfasst ein Chipgehäuse mit zumindest einem Halbleiterchip, einen dedizierten Masse-Pin, einen ersten Versorgung-Pin zum Empfangen einer ersten Versorgungsspannung, einen zweiten Versorgungs-Pin zum Empfangen einer zweiten Versorgungsspannung sowie einen ersten Eingangs-Pin. Eine erste Schaltung ist in dem Halbleiterchip integriert und mit dem ersten Versorgungs-Pin und dem Masse-Pin gekoppelt. Eine zweite Schaltung ist in dem Halbleiterchip integriert und mit dem zweiten Versorgungs-Pin und einem virtuellen Masseknoten gekoppelt. Gemäß einem Ausführungsbeispiel umfasst das Verfahren das Empfangen eines ersten Eingangssignals an dem ersten Eingangs-Pin und das Verbinden, mittels eines elektronischen Schalters, des virtuellen Masseknotens mit dem ersten Eingangs-Pin abhängig von dem Pegel des ersten Eingangssignals.
  • Des Weiteren wird ein System beschrieben, das ein Steuerbauelement, das einen Ausgangspin hat, und ein Halbleiterbauelement umfasst. Gemäß einem Ausführungsbeispiel des Systems umfasst das Halbleierbauelement ein Chipgehäuse, welches zumindest einen Halbleiterchip beinhaltet, einen dedizierten Masse-Pin, einen ersten Versorgung-Pin zum Empfangen einer ersten Versorgungsspannung, einen zweiten Versorgungs-Pin zum Empfangen einer zweiten Versorgungsspannung sowie einen ersten Eingangs-Pin, der mit dem Ausgangs-Pin des Steuerbauelements verbunden ist. Eine erste Schaltung ist in dem Halbleiterchip integriert und mit dem ersten Versorgungs-Pin und dem Masse-Pin gekoppelt. Eine zweite Schaltung ist in dem Halbleiterchip integriert und mit dem zweiten ersorgungs-Pin und einem virtuellen Masseknoten gekoppelt. Ein elektronischer Schalter ist dazu ausgebildet, abhängig vom Pegel eines ersten Eingangssignals den virtuellen Masseknoten mit dem ersten Eingangs-Pin zu verbinden.
  • KURZE BESCHREIBUNG DER ZECHNUNGEN
  • Die Erfindung lässt sich unter Bezugnahme auf die folgende Beschreibung und Abbildungen besser verstehen. Die in den Figuren dargestellten Komponenten sind nicht notwendigerweise maßstabsgetreu, vielmehr wird Wert darauf gelegt, die der Beschreibung zugrunde liegenden Prinzipien zu erläutern. Des Weiteren bezeichnen in den Figuren gleiche Bezugszeichen korrespondierende Teile. Zu den Abbildungen:
    • 1 illustriert eine exemplarische integrierte CAN-Transceiverschaltung, die in einem Dual Small Outline (DSO) Gehäuse angeordnet ist.
    • 2 ist ein Blockdiagramm, welches eine exemplarische integrierte CAN-Transceiverschaltung darstellt.
    • 3 ist ein Schaltbild, das zum Zwecke der Simulation unerwünschter Resonanzen ein Ersatzschaltbild für den CAN-Transceiver aus 2 darstellt.
    • 4 ist ein Diagramm, das den Frequenzgang der Versorgungsspannung aufgrund einer unerwünschten Resonanz der CAN-Transceiver-Schaltung bei höheren Frequenzen illustriert.
    • 5 ist ein Blockdiagramm, das ein exemplarisches Ausführungsbeispiel eines integrierten Halbleiterbauelements darstellt, die zumindest zwei Versorgungs-Pins für verschiedene Versorgungsspannungen und einen gemeinsamen Masse-Pin hat.
    • 6 ist ein Blockdiagramm, das ein exemplarisches Ausführungsbeispiel einer hier beschriebenen integrierten CAN-Transceiver-Schaltung illustriert.
    • 7 illustriert ein Detail des Empfangsteils eines anderen exemplarischen Ausführungsbeispiels einer CAN-Transceiverschaltung.
    • 8a-b illustrieren eine exemplarische Implementierung der Schaltung aus 7 (8a) und eine alternative Implementierung (8b).
    • 9 illustriert ein erstes Beispiel einer in einer elektronischen Steuereinheit (ECU) enthaltenen integrierten CAN-Transceiver-Schaltung.
    • 10 illustriert ein weiteres exemplarisches Ausführungsbeispiel, das ein Halbleiterbauelement ist, welches eine SPI-Transceiver-Schaltung aufweist.
    • 11 illustriert ein weiteres Ausführungsbeispiel mit einem SPI-Transceiver, wobei der Chip-Select- (CSN-) Eingang-Pin permanent als virtuelle Masse für zumindest den Ausgangs-Puffer verwendet wird, welcher den Daten-Ausgangs- (MISO-) Pin des SPI-Transceivers ansteuert.
    • 12 illustriert ein alternatives Ausführungsbeispiel mit einem SPI-Transceiver, wobei der Chip-Select- (CSN-) Eingang-Pin permanent als virtuelle Masse für zumindest den Ausgangs-Puffer verwendet wird, welcher den Daten-Ausgangs- (MISO-) Pin des SPI-Transceivers ansteuert.
  • DETAILLIERTE BESCHREIBUNG
  • Die hier beschriebenen Ausführungsbeispiele betreffen Bus-Transceiver-Schaltungen für ein Controller Area Network (CAN) sowie deren Verwendung. Jedoch können die hier beschriebenen Konzepte einfach zusammen mit anderen Bussystemen verwendet werden (z.B. Serial Peripheral Interface (SPI) Bussysteme oder Feldbussysteme wie FlexRay) und daher ist die vorliegende Beschreibung nicht auf Anwendungen limitiert, die einen CAN-Bus zum Datenaustausch verwenden.
  • 1 illustriert ein 8-Pin-Chipgehäuse, welches eine integrierte Transceiver-Schaltung 10 beinhaltet, die dazu verwendet werden kann, beispielsweise einen Mikrocontroller mit den Datenleitungen eines CAN-Busses zu koppeln. Im vorliegenden Beispiel wird ein Dual Small Outline (DSO) Gehäuse verwendet (ähnlich einem Small Outline Integrated Circuit, SOIC). Jedoch kann auch ein beliebiger anderer Typ von Chipgehäuse verwendet werden. In einem allgemeinen Ausführungsbeispiel werden die Pins 7 und 8 (beschriftet mit CANH und CANL) mit den Datenleitungen des CAN-Busses gekoppelt. Eine CAN-Busverbindung weist zwei Datenleitungen auf, da eine differentielle Signalübertragung verwendet wird. Die Pins 1 und 4 (beschriftet mit RxD und TxD) können mit korrespondierenden Eingangs- und Ausgangs-Pins eines Mikrocontrollers verbunden werden (siehe auch 9). In diesem Fall kann der Mikrocontroller ein binäres Eingangsdatensignal erzeugen, das dem TxD-Pin des CAN-Transceivers 10 zugeführt wird. Das Eingangsdatensignal repräsentiert beispielsweise einen Bitstrom von 0.Bits und 1-Bits, welcher über den CAN-Bus übertragen werden soll. Gleichermaßen kann die Transceiver-Schaltung 10 ein Ausgangsdatensignal erzeugen, welches an dem RxD-Pin des CAN-Transceivers 10 bereitgestellt wird. Das Ausgangsdatensignal repräsentiert ein von dem CAN-Bus empfangenes Signal und kann dem Mikrocontroller für die weitere Verarbeitung der empfangenen Daten zugeführt werden.
  • Das Eingangsdatensignal am TxD-Pin und das Ausgangsdatensignal am RxD-Pin sind üblicherweise Binärsignale, welche lediglich zwei gültige Signalpegel haben, einen Low-Level (niedrigen Pegel) und einen High-Level (hohen Pegel). Der Signalpegel des Eingangs- und des Ausgangsdatensignals kann von der Versorgungsspannung (Spannung Vio) und dem korrespondierenden Referenzpotential (ground, Masse), die von dem mit der Transceiver-Schaltung gekoppelten Mikrocontroller verwendet werden. Daher ist die Spannungsschiene (voltage rail), welche die Versorgungsspannung für den Mikrocontroller bereitstellt, auch mit der Transceiver-Schaltung 10 verbunden, im vorliegenden Beispiel an Pin 5, der mit VIO beschriftet ist. Die Versorgungsspannung für die Transceiver-Schaltung 10 wird am Pin 3, beschriftet mit Vcc, angelegt. Die Versorgungsspannungen an den Pins Vcc und Vio können unterschiedlich sein. Beispielsweise verwendet der CAN-Bus üblicherweise einen Spannungshub von +/- 5V zwischen den Datenleitungen des CAN-Busses, wohingegen viele Mikrocontroller mit niedrigeren Spannungen von beispielsweise 3,3 V arbeiten. Pin 2 ist mit dem Referenzpotential (Massepotential) verbunden, und die Transceiver-Schaltung hat im vorliegenden Beispiel einen Moduswahl-Pin (mode selection pin), welcher im vorliegenden Beispiel ein Aktivierungs-Pin (enable pin, Pin 8, beschriftet mit NEN), zum Empfang eines Aktivierungssignals (enable signal), wobei ein Low-Level am NEN-Pin die Transceiver-Schaltung 10 dazu veranlasst, in einem normalen Modus zu arbeiten, und ein High-Level am NEN-Pin die Transceiver-Schaltung 10 dazu veranlasst, in einem Modus niedriger Leistungsaufnahme bzw. Ruhemodus (low power mode, sleep mode) zu arbeiten. Es sei jedoch erwähnt, dass der Modus niedriger Leistungsaufnahme ein optionales Merkmal ist und in manchen Ausführungsbeispielen weggelassen werden kann.
  • 2 ist ein Blockdiagramm, das eine exemplarische CAN-Bus-Transceiver-Schaltung 10 illustriert, welche als Schnittstelle zwischen Busleitungen und z.B. einem Mikrocontroller verwendet werden kann. Gemäß dem vorliegenden Beispiel beinhaltet die Bus-Transceiver-Schaltung 10 einen Transmitterteil und einen Empfängerteil (Transmitterschaltung 110 und Empfängerschaltung 120). Die Transmitterschaltung 110 ist dazu ausgebildet, ein Empfangsdatensignal SIN am TxD-Pin zu empfangen und ein korrespondierendes erstes Bussignal VBUS1 zu erzeugen, welches an den mit den Pins CANH und CANL verbundenen Busleitungen ausgegeben wird. Die Transmitterschaltung 110 beinhaltet eine Ausgangsstufe 111, welche mit einer ersten Versorgungsspannung Vsi (anliegend am Vcc-Pin, z.B. mittels einer externen Versorgungsschaltung) versorgt wird und mit einem ersten Masse-Pad verbunden ist, das mit dem GND-Pin verbunden ist, der wiederum mit einem Referenz- (Masse-) Potential gekoppelt ist. Im vorliegenden Beispiel eines CAN-Busses wird eine differentielle Signalübertragung verwendet. Das heißt, das erste Bussignal VBUS1 wird auf einen Spannungspegel von ungefähr Vsi gesetzt, um ein 0-Bit (dominantes Bit) zu signalisieren, und auf einen Spannungspegel von ungefähr null Volt gesetzt, um ein 1-Bit (rezessives Bit) zu signalisieren. Die Gleichtaktspannung an den Pins CANH und CANL sollte ungefähr konstant auf einer Spannung Vsi/2 liegen (die Hälfte der Versorgungsspannung am Vcc-Pin). Ein dominantes Bit wird erzeugt, indem beide Transistoren der Transmitter-Ausgangsstufe 111 aktiviert werden, was die Differenzspannung VBUS an den Pins CANH und CANL aktiv auf einen High-Level setzt., wohingegen ein rezessives Bit erzeugt wird, indem beide Transistoren der Transmitter-Ausgangsstufe 111 deaktiviert werden, was den Pull-up-Widerständen RH, RP1, RL und RP2 (und weiteren externen Pull-up-Widerständen) ermöglicht, die (massebezogene, single-ended) Spannungen an den Pins CANH und CANL auf den Spannungspegel Vsi/2 zu ziehen (d.h. die Differenzspannung wird null).
  • Die Transmitterschaltung 110 beinhaltet üblicherweise eine Treiberschaltung 112, die dazu ausgebildet ist, basierend auf einem am TxD-Pin empfangenen Eingangsdatensignal SIN Gate-Signale für die Transistoren in der Ausgangsstufe 111 zu erzeugen. Das Eingangsdatensignal SIN repräsentiert die über den CAN-Bus zu übertragenden Daten und kann ein serieller Bitstrom sein, der beispielsweise von einem externen Mikrocontroller erzeugt wird. Im vorliegenden Beispiel empfängt die Treiberschaltung 112 das Eingangsdatensignal SIN von dem TxD-Pin über die Timeout-Schaltung 131. Die Timeout-Schaltung 131 ist dazu ausgebildet, das Eingangsdatensignal SIN auf einen ein (rezessives) 1-Bit repräsentierenden Spannungspegel zu setzen, wenn es für länger als eine definierte Zeitdauer auf einem Spannungspegel bleibt, der ein (dominantes) 0-Bit repräsentiert. Eine derartige Timeout-Funktion stellt sicher, dass der CAN-Bus nicht blockiert wird, falls das Eingangsdatensignal SIN dauerhaft ein dominantes 0-Bit anzeigt, was beispielsweise der Fall sein kann, wenn der Mikrocontroller, der das Eingangsdatensignal SIN erzeugt, aus irgendeinem Grund hängenbleibt oder abstürzt. Es sei jedoch erwähnt, dass die Timeout-Funktion optional ist und die Timeout-Schaltung 131 weggelassen werden kann.
  • Die Modussteuerschaltung 132 (mode control circuit) ist ebenfalls optional und wird nur benötigt, falls ein Modus niedriger Leistungsaufnahme oder ein Ruhemodus implementiert ist. Die Modussteuerschaltung 132 empfängt ein Aktivierungssignal SNEN über den NEN-Pin und ist dazu ausgebildet, verschiedene Teile des Transeivers in einen Modus niedriger Leistungsaufnahme oder einen Ruhemodus zu versetzen, wenn das Aktivierungssignal SNEN auf einem High-Level ist. Ein Low-Level des Aktivierungssignals SNEN zeigt einen normalen Betriebsmodus an. In dem vorliegenden Beispiel ziehen die Pull-up-Widerstände RP3 und RP4 die Signale SNEN und SIN hin zu der an dem Vio-Pin bereitgestellten Versorgungsspannung VS2, sofern der Mikrocontroller (oder eine beliebige andere Schaltung) nicht aktiv einen Null-Pegel an den jeweiligen Pins TxD und NEN erzeugt. Die zweite Versorgungsspannung VS2 (am Vio-Pin) kann beispielsweise 3,3 V betragen, da sie lediglich dazu benutzt wird, die Logikpegel der zwischen Transceiver-Schaltung 10 und z.B. Mikrocontroller ausgetauschten Logiksignale zu erzeugen. Im Gegensatz dazu wird die erste Versorgungsspannung Vsi (am Vcc-Pin) benötigt, um das Bussignal VBUS1 zu erzeugen, welches an den CAN-Busleitungen ausgegeben wird, und muss daher üblicherweise 5V oder mehr betragen.
  • Wie man in 2 sehen kann beinhaltet die Empfängerschaltung 120 im Wesentlichen eine Komparatorschaltung 121 und einen Ausgangspuffer 122, der mit dem Ausgang der Komparatorschaltung 121 gekoppelt ist. Der Komparator empfängt ein zweites Bussignal VBUS2 von den Busleitungen (im Falle eines CAN-Busses an den Pins CANH und CANL) und vergleicht den Signalpegel des zweiten Bussignals VBUS2 mit vordefinierten Schwellenwerten THR und THD, um den korrespondierenden Logikpegel zu ermitteln. Um Verwechslungen zu vermeiden, sei erwähnt, dass das zweite Bussignal VBUS2 ein von einem anderen Bauelement über die Busleitungen (verbunden mit den Pins CANH und CANL) empfangenes Signal ist, wohingegen das erste Bussignal VBUS1 (erzeugt von der Transceiver-Schaltung 110) ein über die Busleitungen zu einem anderen Bauelement hin übertragenes Signal ist. Der erwähnte Schwellenwert kann beispielsweise THR=0,65V und THD=0,75V betragen. in diesem Beispiel wird ein rezessives 1-Bit detektiert, wenn VBUS2 ≤ 0,65V, und ein dominantes 0-Bit wird detektiert, wenn VBUS2 ≥ 0,75V. Jedoch können auch andere Schwellenwerte verwendet werden. In einem Idealfall ist VBUS2 ≈ 0V, um ein rezessives 1-Bit zu signalisieren, und VBUS2 ≈ 5V, um ein dominantes 0-Bit zu signalisieren. In dem Beispiel aus 2 sind die zwei Eingänge der Komparatorschaltung 121 über die Widerstände RH und RL mit den Pins CANH und CANL verbunden. Aufgrund des Spannungsabfalls über den Dioden DH und DL sowie des Spannungsabfalls über den Transistoren in der Transmitter-Ausgangsstufe 111 ist jedoch der tatsächliche High-Level des Bussignals VBUS1 ungefähr 3V für eine Versorgungsspannung Vsi von 5V. Die zwei Eingänge der Komparatorschaltung 121 sind mit einem Schaltungsknoten verbunden, der über die Pull-up-Widerstände RP1 und RP2 mit einer Bias-Spannung von VS1/2 versorgt ist. In einem Ruhemodus oder einem Modus niedriger Leistungsaufnahme kann der Schaltungsknoten (über den Schalter SW) mit dem Masse-Pin verbunden werden. Die Bias-Spannung VS1/2 definiert die Gleichtaktspannung auf den Busleitungen an den Pins CANH und CANL. Der Spannungsabfall über den Widerständen RH und RL wird in den folgenden Erläuterungen vernachlässigt. Tatsächlich bilden jedoch die Widerstandspaare RH, RP1 und RL, RP2 Spannungsteiler, um den für die Komparatorschaltung 121 „sichtbaren“ Pegel des Bussignals VBUS2 hinunter zu skalieren. Die Komparatorschaltung 121 erzeugt an ihrem Ausgang einen Low-Level (z.B. 0V), wenn die differentielle Busspannung VBUS2 den Schwellenwert THD übersteigt, und einen High-Level (z.B. VS1), wenn die differentielle Busspannung VBUS2 unter den Schwellenwert THR fällt. Das heißt, die Komparatorschaltung 121 hat eine Hysterese von THD-THR, um unerwünschtes Schalten (Toggling) zu vermeiden.
  • Das Komparatorausgangssignal ist mit SR bezeichnet. Wie erwähnt werden die Spannungspegel des Komparatorausgangssignals SR von der Versorgungsspannung Vsi und dem Referenzpotential an dem Masse-Pin GND bestimmt. Es sei jedoch erwähnt, dass die Komparatorschaltung 121 nicht notwendigerweise mit der gleichen Versorgungsspannung Vsi versorgt werden muss wie die Transmitterschaltung 110. Stattdessen kann die zweite Versorgungsspannung VS2 (anliegend am Vio-Pin) oder eine beliebige andere interne Versorgungsspannung verwendet werden. In dem vorliegenden Beispiel zeigt ein Low-Level ein 1 -Bit und ein High-Level ein 0-Bit an. Dies ist jedoch nicht notwendigerweise der Fall und die Pegel können in anderen Ausführungbeispielen invertiert sein. Der Ausgangspuffer 122 ist mit dem Ausgang des Komparators 121 gekoppelt und dazu ausgebildet, ein Ausgangsdatensignal SOUT zu erzeugen, das an dem RxD-Pin zur Verfügung gestellt wird. Ein mit diesem RxD-Pin verbundener Mikrocontroller ist folglich in der Lage die in dem Ausgangsdatensignal SOUT enthaltenen Daten zu lesen und zu verarbeiten. In dem vorliegenden Beispiel beinhaltet der Ausgangspuffer 122 eine Gegentaktendstufe (push-pull output stage), die aus zwei zwischen Masse und dem Vio-Pin geschalteten Transistoren aufgebaut ist, wobei an dem Vio-Pin die zweite Versorgungsspannung VS2 bereitgestellt wird, die den High-Level für Signale an den Pins TxD, RxD und NEN bestimmt. Im vorliegenden Beispiel puffert der Ausgangspuffer 122 lediglich das Komparatorausgangssignal SR und passt den High-Level entsprechend der zweiten Versorgungsspannung VS2 an.
  • In vielen Anwendungen ist die integrierte CAN-Transceiver-Schaltung 10 wie in 1 dargestellt in einem Chipgehäuse angeordnet. Das Chipgehäuse, welches die Transceiver-Schaltung 10 beinhaltet, kann auf eine Platine (printed circuit board, PCB) zusammen mit anderen Bauelementen wie z.B. dem erwähnten Mikrocontroller, einem Spannungsregler, der die Versorgungsspannungen bereitstellt, etc. aufgelötet werden (siehe auch 7). Wie oben erwähnt kann eine Gleichtaktdrossel auf dem PCB zwischen den CANH- und CANL-Pins der Transceiver-Schaltung 10 und den Busleitungen angeordnet werden, was zusätzliche Kosten für die Gleichtaktdrossel verursacht. Wenn man jedoch die Gleichtaktdrossel weglässt, kann im Bus Rauschen im Hochfrequenz- (HF-) Bereich entstehen, was wiederum elektromagnetische Interferenzen (EMI) zur Folge haben kann. Das HF-Rauschen kann von einer Art Modulation der Versorgungsspannung Vsi verursacht werden. Diese Modulation entsteht aufgrund eines variierenden Spannungsabfalls über den Bonddrähten, welche den Silizium-Chip mit den externen GND- und Vcc-Pins verbinden. Der variierende Spannungsabfall kann beispielsweise durch einen variierenden Laststrom verursacht werden, der aufgrund des schaltenden Betriebs der Transmitter- und Empfängerschaltungen auftritt.
  • Weitere Analysen und Simulationen haben gezeigt, dass manche HF-Rauschquellen verstärkt werden können, weil die VCC-, VIO und GND-Pins der Transceiver-Schaltung 10 tatsächlich mit parasitären Widerständen, Induktivitäten und Kapazitäten gekoppelt sind, welche einen parasitären Schwingkreis bilden können. Das Ersatzschaltbild ist in 3 dargestellt und kann dazu verwendet werden, den erwähnten parasitären Schwingkreis zum Zwecke der Simulation zu modellieren. Die Schaltung aus 3 beinhaltet die Transmitterschaltung 110 sowie die Empfängerschaltung 120, wobei letztere im Wesentlichen als steuerbare Stromquelle Q modelliert wird, die einen Strom iQ erzeugt, der den Querstrom (cross-conduction current) repräsentiert, welcher z.B. in dem Empfänger-Ausgangspuffer 122 auftritt (siehe 2). Die Transmitter-Schaltung 110 ist mit dem Vcc-Pin (an dem die Versorgungsspannung Vsi zugeführt wird) über die Induktivität L1 verbunden, und die Empfänger-Schaltung 120 (Stromquelle Q) ist mit dem Vio-Pin (an dem die Versorgungsspannung VS2 zugeführt wird) über die Induktivität L2 verbunden. Sowohl Transmitterschaltung 110 als auch Empfängerschaltung 120 sind mit einem internen Masseknoten verbunden, welcher wiederum über den Widerstand R3 und die Induktivität L3 mit dem GND-Pin gekoppelt ist. Eine Kapazität C1 und ein Widerstand R1 sind zueinander in Serie und parallel zu der Transmitterschaltung 110 geschaltet. Gleichermaßen sind eine Kapazität C2 und ein Widerstand R2 zueinander in Serie und parallel zu der Empfängerschaltung 120 geschaltet. Es sei angemerkt, dass die in 3 angegebenen Werte für VS1, VS2, L1, L2, L3, R1, R2, R3, C1 und C2 als illustrative Beispiele verstanden werden sollen und in keiner Weise für die hier beschriebenen Ausführungsbeispiele limitierend sind. Des Weiteren können andere, komplexere Modelle für die Simulation einer Transceiver-Schaltung verwendet werden. Die Widerstände und Induktivitäten der Bonddrähte können beispielsweise zu den parasitären Induktivitäten L1, L2 und L3 und dem Widerstand R3 beitragen. Die Widerstände der On-Chip-Verdrahtung können zu den Widerständen R1 und R2 beitragen, und die parasitären On-Chip-Kapazitäten können zu den Kapazitäten C1 und C2 beitragen.
  • Das in 3 dargestellte Modell kann dazu verwendet werden, die interne Versorgungsspannung VS1,int, welche über der Transmitterschaltung 110 anliegt, für verschiedene Frequenzen des Stroms iQ zu simulieren. 4 illustriert einen simulierten Frequenzgang der erwähnten internen Versorgungsspannung VS1,int, der zwei Resonanzfrequenzen über 100 MHz aufweist (ein Maximum bei rund 130 MHz und ein zweites Maximum bei rund 220 MHz). Die Resonanzen führen zu einem signifikant erhöhten Rauschpegel im Frequenzbereich zwischen 100 und 300 MHz. Die tatsächlichen Zahlenwerte können in verschiedenen Implementierungen unterschiedlich sein. Die Resonanzen können beispielsweise dadurch gedämpft werden, indem ein Widerstand zwischen dem Ausgangspuffer 122 und den Vio-Pin geschaltet wird. Obwohl jedoch ein derartiger Widerstand die Emission von Rauschen an den Busleitungen reduzieren kann, liegen die verbleibenden Emissionen nach wie vor über den erwünschten Grenzwerten.
  • Um die Feedback-Schleife des oben erwähnten parasitären Schwingkreises aufzutrennen, werden die Vio- und Vcc-Pins der Transceiver-Schaltung entkoppelt. In manchen Ausführungsbeispielen wird diese Entkopplung erreicht, indem der Ausgangspuffer (in dem Modell aus 3 repräsentiert durch die Stromquelle Q) des Empfängerteils der Transceiver-Schaltung mit einem Masse-Pad verbunden wird, das wiederum mit einem vom Masse-Pin GND getrennten Pin verbunden ist. In einem Ausführungsbeispiel kann das Masse-Pad des Ausgangspuffers mit einem Moduswahl-Pin (mode selection pin) verbunden werden, der während des normalen Betriebs des Transceivers aktiv mit einem Low-Level-Signal versorgt wird und folglich als „virtuelle Masse“ betrachtet werden kann. In einem anderen Ausführungsbeispiel kann das Masse-Pad des Ausgangspuffers abwechselnd mit zumindest einem Moduswahl-Pin, der aktuell auf einem Low-Level liegt, und dem GND-Pin der Transceiver-Schaltung verbunden werden (im Fall dass ein aktuell auf Low-Level liegender Moduswahl-Pin nicht verfügbar ist).
  • Ein allgemeines Ausführungsbeispiel, in dem eine bestimmte erste Schaltung (z.B. der Ausgangspuffer einer Empfängerschaltung 120), welche in einem Halbleiterbauelement 10 (z.B. ein CAN-Bus-Transceiver) integriert ist, mit einem virtuellen Masseknoten verbunden werden kann, während andere Schaltungen (z.B. Transmitterschaltung 110, weitere Schaltkreise 130) permanent mit dem Masse-Pin GND verbunden sind, ist in 5 dargestellt. Demnach ist die erste Schaltung 120 zwischen einen Versorgungs-Pin Vio und einem Masseknoten VGND (virtuelle Masse) geschaltet; die zweite Schaltung 110 ist zwischen einen Versorgungs-Pin Vcc und einen Masse-Pin GND geschaltet. Des Weiteren können (optional) Schaltkreise wie z.B. die Schaltung 130 zwischen einen weiteren Versorgungs-Pin Vx (oder alternativ einem beliebigen internen Versorgungsknoten) und den Masse-Pin GND geschaltet sein. Folglich wird die erste Schaltung 120 mit der Versorgungsspannung VS2 versorgt, die am Versorgungs-Pin Vio anliegt, die zweite Schaltung 110 wird mit der Versorgungsspannung Vsi versorgt, die am Versorgungs-Pin Vcc anliegt, und die dritte Schaltung 130 kann mit der Versorgungsspannung VS3 versorgt werden, welche entweder am Versorgungs-Pin Vx anliegt oder von einer beliebigen internen Versorgungsschaltung (nicht dargestellt) bereit gestellt wird. In einem spezielleren Beispiel ist das Halbleiterbauelement ein integrierter Bus-Transceiver, wobei die erste Schaltung 120 eine Bus-Empfängerschaltung sein kann (mit einem Ausgangspuffer, der Querströme verursacht, die durch die in der Schaltung 120 enthaltene Stromquelle repräsentiert werden), die zweite Schaltung 110 eine Bus-Transmitterschaltung sein kann (z.B. mit einer Treiberstufe und einer Ausgangsstufe) und die dritte Schaltung 130 alle weiteren Schaltkreise repräsentieren kann, die in dem Bus-Transceiver enthalten sind, wie z.B. eine Moduswahlschaltung, eine Timeout-Schaltung, etc. (siehe auch 2).
  • Unabhängig von der tatsächlichen Anwendung des Halbleiterbauelements 10 kann der Schaltungsknoten VGND (der virtuelle Masse repräsentiert) entweder mit dem Masse-Pin GND verbunden werden oder mit einem Eingangs-Pin, z.B. einen Moduswahl-Pin MODE des Halbleiterbauelements 10. Ein elektronischer Schalter SW1 kann für diesen Zweck vorgesehen sein. Wenn ein Low-Spannungspegel (gleich oder nahe Massepotential) an dem Eingangs-Pin MODE angelegt wird, kann der Schaltungsknoten VGND mit dem Eingangs-Pin MODE mittels des Schalters SW1 verbunden werden. Andernfalls, wenn ein High-Spannungspegel (z.B. gleich oder nahe dem Versorgungspotential VS2) an dem Eingangs-Pin MODE angelegt wird, kann der Schaltungsknoten VGND mit dem Masse-Pin verbunden werden. Der Schalter SW1 kann mittels mindestens einen Transistors und geeigneten Schaltkreisen zum Ansteuern (ein und aus) des mindestens einen Transistors (siehe auch 8) implementiert werden. In einem alternativen Ausführungsbeispiel kann der Schaltungsknoten VGND permanent mit dem Eingangs-Pin MODE verbunden sein, beispielsweise durch Verdrahtung des Schaltungsknotens VGND mit dem Eingangs-Pin MODE (z.B. On-Chip-Streifenleitung und Bond-Draht). Solange der Schaltungsknoten VGND elektrisch mit dem Eingangs-Pin MODE verbunden (und von dem Masse-Pin GND getrennt) ist, ist die Schaltungsschleife, welche für die erwähnte Resonanz relevant ist, unterbrochen und die in 4 dargestellten Resonanzüberhöhungen verschwinden sowie auch die elektromagnetischen Emissionen, die durch diese Resonanzüberhöhungen verursacht werden.
  • Das Beispiel aus 5 zeigt weiter, wie das Halbleiterbauelement 10 mit einer Steuerschaltung wie z.B. mit einem Mikrocontroller 20 verbunden werden kann. Im vorliegenden Beispiel ist der Mikrocontroller 20 mit dem RxD-Pin des Halbleiterbauelements 10 verbunden, um ein Ausgangsdatensignal SOUT von der ersten Schaltung 120 zu empfangen. Des Weiteren ist der Mikrocontroller 20 mit einem Eingangs-Pin des Halbleiterbauelements 10 verbunden, z.B. mit dem Moduswahl-Pin MODE, um dem Halbleiterbauelement ein Moduswahlsignal SMOD zuzuführen. Die weitere Verarbeitung des Moduswahlsignals SMOD innerhalb des Halbleiterbauelements ist in dem Beispiel aus 5 nicht gezeigt, um die Darstellung einfach zu halten. Es kann beispielsweise einer Moduswahlschaltung zugeführt sein, ähnlich der Modussteuerungsschaltung 132 in dem Beispiel aus 2.
  • 6 illustriert eine exemplarische Ausführungsform, in dem das oben erwähnte Konzept separater Masse-Pins implementiert ist (GND-Pin und separates, mit dem NEN-Pin verbundenes virtuelles Masse-Pad VGND). Ähnlich dem vorherigen Beispiel beinhaltet die Transceiver-Schaltung 10 einen Transmitterteil (Transmitterschaltung 110) sowie einen Empfängerteil (Empfängerschaltung 120). Im Allgemeinen kann die Transceiver-Schaltung als Interface zwischen den physischen Busleitungen und einer Steuerschaltung wie z.B. einem Mikrocontroller oder dergleichen verwendet werden. Im Falle eines CAN-Busses wird eine differentielle Signalübertragung verwendet, wobei eine erste Busleitung mit dem CANH-Pin und eine zweite Busleitung mit dem CANL-Pin der Transceiver-Schaltung 10 verbunden ist (optional über eine Gleichtaktdrossel).
  • Im Allgemeinen ist die Transmitterschaltung 110 dazu ausgebildet, ein Eingangsdatensignal SIN am Pin TxD zu empfangen und ein korrespondierendes (ausgehendes) erstes Bussignal VBUS1 zu erzeugen, welches an eine oder mehrere Datenleitungen des Busses angelegt werden kann. Wie erwähnt werden im Falle eines CAN-Busses zwei Datenleitungen verwendet, welche mit den Pins CANH und CANL verbunden sind. Wie man in 6 sehen kann, wird die Transmitterschaltung 110 (insbesondere die Ausgangsstufe 111) mit einer ersten Versorgungsspannung Vsi versorgt, welche am Vcc-Pin beispielsweise von einer externen Versorgungsschaltung angelegt wird. Des Weiteren ist die Transmitterschaltung 110 mit einem ersten Masse-Pad verbunden, welches wiederum mit einem ersten Masse-Pin GND verbunden ist, an dem als Referenzpotential Massepotential anliegt. Die Transmitterschaltung 110 kann ähnlich dem Beispiel aus 2 eine Treiberstufe 112 und eine Ausgangsstufe 111 aufweisen und es wird auf die zugehörige obige Beschreibung Bezug genommen.
  • Die Empfängerschaltung 120 kann mit den erwähnten Busleitungen gekoppelt sein, um von diesen ein (eingehendes) zweites Bussignal VBUS2 zu empfangen. Das zweite Bussignal VBUS2 kann von einem anderen mit dem Bus verbundenen Bauelement erzeugt werden und wird z.B. an den Pins CANH und CANL empfangen. Im Allgemeinen ist die Empfängerschaltung 120 dazu ausgebildet, abhängig vom zweiten Bussignal VBUS2 ein Empfangssignal SR zu erzeugen (im vorliegenden Fall am Ausgang des Komparators 121). Die Empfängerschaltung 120 enthält einen Ausgangspuffer 122. Der Ausgangspuffer 122 empfängt das Empfangssignal SR und erzeugt ein korrespondierendes Ausgangsdatensignal SOUT, das am RxD-Pin zur Verfügung gestellt wird. Der Ausgangspuffer 122 wird mit einer zweiten Versorgungsspannung VS2 versorgt, welche am Vio-Pin anliegt. Darüber hinaus ist der Ausgangspuffer 122 mit einem zweiten Masse-Pad VGND verbunden, welches von dem ersten, mit dem Masse-Pin GND verbundenen Masse-Pad getrennt ist.
  • In einem Ausführungsbeispiel kann die Empfängerschaltung eine Komparatorschaltung 121 aufweisen, welche einen mit der (den) Datenleitung(en) des Busses (z.B. über die Widerstände RH und RL) gekoppelten Eingang hat und dazu ausgebildet ist, das zweite Bussignal VBUS2 (das ein Spannungssignal ist) mit zumindest einem Schwellenwert zu vergleichen. Die Komparatorschaltung 121 kann eine Hysterese aufweisen, was bedeutet, dass zwei verschiedene Schwellenwerte THD und THR verwendet werden, um 0-Bits von 1-Bits zu unterscheiden. Im Falle eines CAN-Busses wird ein 1-Bit durch einen rezessiven Low-Level signalisiert. Die Pull-up-Widerstände RP1 und RP2 an den Eingängen der Komparatorschaltung 121 ziehen die Gleichtaktspannung hin zu dem Sollwert VS1/2 (siehe 6, Bias-Spannungsquelle Q). Das Komparatorausgangssignal SR wird dem Ausgangspuffer zugeführt. Der Komparator 122 kann in der gleichen Weise implementiert sein wie in dem Beispiel aus 2 und es wird auf die betreffende Beschreibung Bezug genommen.
  • Die Eingangspins TxD und NEN können über Pull-up-Widerstände RP3 und RP4 mit dem Versorgungs-Pin Vio verbunden sein, so dass die Spannung an diesen Pins zur zweiten Versorgungsspannung VS2 hin gezogen wird, wenn keine Low-Level-Spannung aktiv an diese Pins angelegt wird (z.B. durch einen Mikrocontroller). Die optionale Modussteuerungsschaltung, welche das Enable-Signal empfängt und verarbeitet wurde der Einfachheit weggelassen. Da das virtuelle Masse-Pad VGND keine elektrische Verbindung zu dem Masse-Pin GND hat (innerhalb der Transceiver-Schaltung 10), wird jegliches in den Versorgungs-Pin Vio eingespeiste Rauschen (z.B. aufgrund von durch den Schaltbetrieb des Ausgangspuffers 122 verursachten Wechselstroms) nicht in den Versorgungsstrompfad zwischen den Versorgungs-Pin Vcc und den Masse-Pin GND eingekoppelt. Folglich wird die in 4 dargestellte Resonanz zerstört, auch wenn keine Gleichtaktdrossel zwischen den Datenleitungen des Busses und die Pins CANH und CANL geschaltet ist.
  • In dem Fall, dass der Transceiver eine Abschalt-/Schlaf- (power-down/sleep) Funktion aufweist, kann das virtuelle Masse-Pad VGND mit einem steuerbaren Schalter SW1 verbunden werden, welcher dazu ausgebildet ist, entweder während eines Normalbetriebsmodus das virtuelle Masse-Pad VGND mit dem NEN-Pin oder während eines Abschalt-/Schlafmodus (SNEN ≈ VS2) mit dem GND-Pin zu verbinden. In dieser Situation, die in dem Ausführungsbeispiel gemäß 7 dargestellt ist, existiert die Entkopplung zwischen dem Masse-Pin GND und dem virtuellen Masse-Pad VGND lediglich während des Normalbetriebsmodus, was ausreichend ist, da in dem Abschalt-/Schlafmodus ohnehin kein durch Schalten induziertes Rauschen generiert wird. 8a illustriert eine exemplarische Implementierung des steuerbaren Schalters SW1 aus 7. Demnach wird der Ausgangspuffer 122 über den Transistor T1 mit dem NEN-Pin und über den Transistor T2 mit dem GND-Pin verbunden, wobei Transistor T1 ausgeschaltet ist, während Transistor T2 eingeschaltet ist und umgekehrt. Die Steuerelektrode (Gate im Falle eines Feldeffekttransistors) des Transistors T1 ist über einen Inverter G1 mit dem NEN-Pin verbunden, sodass T1 aktiviert wird (High-Level an er Gate-Elektrode des Transistors T1), wenn das Signal SNEN am NEN-Pin auf Low ist (SNEN ≈ 0 V). Der Inverter G2, welcher zwischen die Steuerelektrode von T1 und die Steuerelektrode von T2 geschaltet ist, stellt sicher, dass Transistor T2 invers zu Transistor T1 schaltet. 8b illustriert eine alternative Implementierung, in der die Transistoren T1 und T2 (und allgemein der Schalter SW1) basierend auf einem weiteren (z.B. binären) Eingangssignal gesteuert werden, das an einem weiteren Eingangs-Pin IN2 empfangen wird. Im vorliegenden Beispiel wird der virtuelle Masseknoten VGND abhängig von dem am Pin IN2 empfangenen weiteren Eingangssignal entweder mit dem NEN-Pin (z.B. in einem ersten Betriebsmodus) oder dem dedizierten Masse-Pin GND (z.B. in einem zweiten Betriebsmodus) verbunden. Demnach ist der virtuelle Masseknoten VGND mit dem NEN-Pin verbunden, wenn das weitere Eingangssignal am Eingang-Pin IN2 auf einem High-Level ist, und mit dem GND-Pin verbunden, wenn das weitere Eingangssignal am Eingangs-Pin IN2 auf einem Low-Level ist.
  • 9 illustriert eine elektronische Steuereinheit 1 (electronic control unit, ECU), welche mit einem CAN-Buskabel (z.B. ein verdrilltes Leitungspaar, twistedpair cable) verbunden ist. Die ECU 1 beinhaltet unter anderem einen Mikrocontroller 20 und eine integrierte Bus-Transceiver-Schaltung 10, welche ein Interface zwischen den I/O-Pins I1, O1, O2 des Mikrocontrollers 20 und den physischen Busleitungen bildet. Im vorliegenden Beispiel beinhaltet die ECU 1 auch einen integrierten Spannungsregler 30, welcher einen z.B. mit einer Autobatterie (Batteriespannung VBAT, Diode Ds dient zum Verpolungsschutz der ECU 1) verbundenen Eingang aufweist und zwei geregelte Ausgangsspannungen zur Verfügung stellt, z.B. die erste Versorgungsspannung Vsi, die a den Vcc-Pin der Transceiver-Schaltung 10 angelegt wird, und die zweite Versorgungsspannung VS2, welche an den Vio-Pin der Transceiver-Schaltung und den Vs-Pin (Versorgungsspannungs-Pin) des Mikrocontrollers 20 angelegt wird.
  • Die integrierten Schaltungen (IC) 10, 20 und 30 können auf eine Leiterplatte aufgelötet sein, die eine hoch leitfähige Masseschicht (ground plane) aufweist, mit der die Masse-Pins der ICs 10, 20 und 30 verbunden sind. Pufferkondensatoren C1 und C2 können zwischen die Masseschicht und die Versorgungsleitungen (supply rails) geschaltet sein, an denen von der Spannungsreglerschaltung 30 die Versorgungsspannungen VS1 und VS2 zur Verfügung gestellt werden. Der RxD-Pin der Transceiver-Schaltung 10 kann mit einem Eingangs-Pin I1 des Mikrocontrollers 20 verbunden sein und die TxD- und NEN-Pins der Transceiver-Schalung 10 können mit den jeweiligen Ausgangs-Pins O1 bzw. O2 des Mikrocontrollers verbunden sein. Ein massebezogenes (single-ended) Eingangsdatensignal SIN, das vom Mikrocontroller 20 am Ausgangs-Pin O1 erzeugt wird, wird dem TxD-Pin der Transceiver-Schaltung 10 zugeführt und in ein differentielles Bussignal zwischen den mit den Datenleitungen des Busses verbundenen Pins CANH und CANL konvertiert. In ähnlicher Weise wird ein z.B. über den Bus von einer anderen ECU empfangenes differentielles Bussignal in ein massebezogenes (single-ended) Ausgangsdatensignal SOUT konvertiert, das an dem RxD-Pin der Transceiver-Schaltung 10 zur Verfügung gestellt und dem Eingangs-Pin I1 des Mikrocontrollers 20 zugeführt wird. Im vorliegenden Beispiel kann die Transceiver-Schaltung in einen Modus niedriger Leistungsaufnahme (power down mode) oder einen Schlafmodus versetzt werden, wenn der Mikrocontroller ein Signal SNEN mit einem High-Level an dem NEN-Pin der Transceiver-Schaltung 10 erzeugt. Umgekehrt kann ein Moduswechsel des Betriebsmodus der Transceiver-Schaltung 10 von dem Mikrocontroller 20 initiiert werden, z.B. indem das Signal SNEN mit einem Low-Level an dem NEN-Pin der Transceiver-Schaltung 10 erzeugt, wodurch der Normalbetrieb des Transceivers 10 aktiviert wird. Während des Normalbetriebs der Transceiver-Schaltung 10 kann der NEN-Pin mit einem virtuellen Masse-Pad VGND gekoppelt werden, welches in der integrierten Transceiver-Schaltung wie in dem Beispiel gemäß 6 gezeigt vorgesehen ist.
  • Die oben dargestellten Beispiele beziehen sich auf eine in einem Halbleiter-Chip integrierte CAN-Transceiver-Schaltung. Wie erwähnt ist die vorliegende Beschreibung nicht auf CAN-bezogene Anwendungen limitiert. 10 illustriert ein weiteres Beispiel eines Halbleiterbauelements 10 mit einer Transceiver-Schaltung 100, das als Interface zwischen einem Serial Peripheral Interface (SPI) Bus und weiteren Schaltkreisen (z.B. einem Mikrocontroller) arbeitet. Wie das generische Beispiel aus 5 kann das Halbleiterbauelement 10 ein in einem mehrere Pins (Eingangs-Pins, Ausgangs-Pins, Versorgungs-Pins, etc.) aufweisenden Chipgehäuse angeordneter Halbleiterchip sein. Der SPI-Bus kann für eine synchrone (unter Verwendung eines Bus-Taktes) serielle Datenübertragung in einem Vollduplexmodus verwendet werden. Demnach umfasst ein SPI-Businterface üblicherweise vier Pins (für einen Vierdrahtbus), einen Daten-Eingangspin (zum Empfangen von Daten von einer Bus-Master-Vorrichtung), einen Daten-Ausgangspin (zum Senden von Daten an eine Bus-Master-Vorrichtung), einen Takt-Pin (zum Empfangen des Bustaktsignals von der Bus-Master-Vorrichtung) und einen Chipauswahl-Pin (chip select pin, um der Bus-Master-Vorrichtung die Adressierung einer bestimmten Bus-Slave-Vorrichtung zu ermöglichen). In Bezug auf eine Bus-Slave-Vorrichtung wird üblicherweise der Daten-Eingangs-Pin als MOSI-Pin (Master-Out/Slave-In), der Daten-Ausgangs-Pin als MISO-Pin (Master-In/Slave-Out), der Bustakt-Pin als SCLK-Pin und der Chipauswahl-Pin als CSN (Chip-Select NOT) oder /SS (invertiertes Slave-Select) bezeichnet. Wie durch den Namen angedeutet wird der CSN-Pin durch einen Low-Level angesteuert, um die jeweilige Bus-Slave-Vorrichtung zu adressieren. Der SPI-Standard ist an sich bekannt und wird daher an dieser Stelle nicht weiter diskutiert.
  • In dem Beispiel aus 10 beinhaltet das Halbleiterbauelement eine SPI-Transceiver-Schaltung 100, welche aus einem Empfängerteil und einem Transmitterteil aufgebaut werden kann, wie das auch in dem Beispiel aus 5 gezeigt ist (Transmitterschaltung 110, Empfängerschaltung 120). Die SPI-Transceiver-Schaltung 100 wird mit einer Versorgungsspannung VS2 versorgt, die an das Halbleiterbauelement am VSPI-Pin angelegt wird, an den die Transceiver-Schaltung 100 angeschlossen ist. Des Weiteren ist die SPI-Transceiver-Schaltung 100 mit virtueller Masse am Schaltungsknoten VGND verbunden, welcher (mittels Schalter SW1) entweder mit einem Moduswahl-Pin MODE des Halbleiterbauelements 10 oder einem dedizierten Masse-Pin GND des Halbleiterbauelements 10 verbunden werden kann. Der Schalter SW1 kann zumindest einen Transistor oder andere elektronische Schalter beinhalten sowie Schaltkreise zum Ansteuern des Transistors (siehe z.B. das Beispiel aus 8). Der Moduswahl-Pin MODE kann dazu ausgebildet sein, beispielsweise ein Enable-Signal zu empfangen wie z.B. das Signal SNEN aus den vorherigen Beispielen. Der Moduswahl-Pin MODE (oder im Allgemeinen ein Eingangs-Pin) kann auch einer Schaltung 131 zugeführt sein, welche dazu ausgebildet ist, das Moduswahlsignal (oder im Allgemeinen ein Eingangssignal) zu verarbeiten. Die Schaltung 131 kann z.B. eine Modussteuerschaltung sein ähnlich der Schaltung 132 in dem Beispiel aus 1.
  • Andere Schaltungen können für verschiedene Zwecke in dem Halbleiterbauelement 10 enthalten sein. In dem Beispiel aus 10 ist die Schaltung 140 mit den Pins Vcc und GND verbunden und folglich mit der Versorgungsspannung Vsi versorgt. Die Schaltung 140 kann über einen Pin IN ein Eingangssignal von einer externen Vorrichtung (z.B. einem Mikrocontroller) empfangen. Eine weitere Schaltung 150 kann in dem Halbleiterbauelement 10 enthalten sein. In dem vorliegendem Beispiel erzeugt die Schaltung 150 ein Ausgangssignal, welches an einem Ausgangs-Pin OUT einer externen Vorrichtung (z.B. dem Mikrocontroller) zur Verfügung gestellt wird. Die Schaltung 150 kann mit der Versorgungsspannung Vsi oder VS2 versorgt werden, welche an den Pins VSPI bzw. Vcc zur Verfügung gestellt wird, oder mit einer Versorgungsspannung VS3, die durch eine in 10 enthaltene interne Versorgungsschaltung (nicht dargestellt in 10) generiert wird.
  • 11 illustriert ein weiteres Ausführungsbeispiel eines Halbleiterbauelements mit einer SPI-Transceiver-Schaltung 100. Das Beispiel aus 11 ist im Wesentlichen das gleiche wie in dem vorherigen Beispiel aus 10 abgesehen davon, dass der Schaltungsknoten VGND (virtuelle Masse) mit dem CSN-Pin des Halbleiterbauelements 10 verbunden werden kann (statt den Moduswahl-Pin MODE). Unter Verwendung des Schalters SW1 wird der Schaltungsknoten VGND entweder (während ein Signal mit Low-Level am CSN-Pin anliegt) mit dem CSN-Pin oder mit einem dedizierten Masse-Pin GND verbunden. Wie erwähnt wird der CSN-Pin verwendet, um ein Chipauswahlsignal (chip select signal) zu empfangen, das einen ähnlichen Zweck hat wie das in den Beispielen aus 2 und 6 verwendete Enable-Signal SNEN. Gemäß dem SPI-Standard muss der CSN-Pin aktiv mit einem Low-Level angesteuert werden, um die SPI-Transceiver-Schaltung zu adressieren.
  • 12 illustriert ein weiteres Ausführungsbeispiel des Halbleiterbauelements mit einer SPI-Transceiver-Schaltung 100. Das Beispiel aus 12 ist im Wesentlichen das gleiche wie in dem vorherigen Beispiel aus 11 abgesehen davon, dass der Schaltungsknoten VGND (virtuelle Masse) permanent mit dem CSN-Pin verbunden ist. Folglich kann der Schalter SW1 weggelassen werden. Solange der am CSN-Pin (von der Master-Vorrichtung) angelegte Spannungspegel hoch ist, ist der Ausgangspuffer 122 nicht funktionsfähig. Das ist jedoch in vielen Anwendungen kein Problem, da der Ausgangspuffer 122 nicht benötigt wird, wenn das Chipwahlsignal anzeigt, dass der Chip nicht für die Datenübertragung über den SPI-Bus ausgewählt ist.
  • Die folgenden Beispiele demonstrieren einen oder mehrere Aspekte dieser Beschreibung und können in beliebiger Weise kombiniert werden.
  • Beispiel 1: Ein Halbleiterbauelement, das aufweist:
    • ein Chipgehäuse, welches zumindest einen Halbleiterchip beinhaltet, einen dedizierten Masse-Pin, einen ersten Versorgung-Pin zum Empfangen einer ersten Versorgungsspannung, einen zweiten Versorgungs-Pin zum Empfangen einer zweiten Versorgungsspannung sowie einen ersten Eingangs-Pin;
    • eine erste Schaltung, die in dem Halbleiterchip integriert ist, wobei die erste Schaltung mit dem ersten Versorgungs-Pin und dem Masse-Pin gekoppelt ist,
    • eine zweite Schaltung, die in dem Halbleiterchip integriert ist, wobei die zweite Schaltung mit dem ersten Versorgungs-Pin und einem virtuellen Masseknoten gekoppelt ist, und
    • ein elektronischer Schalter, der dazu ausgebildet ist, abhängig vom Pegel eines ersten Eingangssignals den virtuellen Masseknoten mit dem ersten Eingangs-Pin zu verbinden.
  • Beispiel 2: Das Halbleiterbauelement gemäß Beispiel 1,
    wobei das erste Eingangssignal am ersten Eingangs-Pin empfangen wird, und
    wobei der elektronische Schalter dazu ausgebildet ist, den virtuellen Masseknoten abhängig von dem ersten Eingangssignal entweder mit dem ersten Eingangs-Pin oder dem dedizierten Masse-Pin zu verbinden.
  • Beispiel 3: Das Halbleiterbauelement gemäß einem der Beispiele 1-2 oder Kombinationen davon,
    wobei der elektronische Schalter dazu ausgebildet ist, den virtuellen Masseknoten mit dem ersten Eingangs-Pin zu verbinden, wenn das erste Eingangssignal, das am ersten Eingangs-Pin empfangen wird, auf einem Low-Level ist.
  • Beispiel 4: Das Halbleiterbauelement gemäß einem der Beispiele 1-3 oder Kombinationen davon,
    wobei der elektronische Schalter dazu ausgebildet ist, den virtuellen Masseknoten mit dem dedizierten Masse-Pin zu verbinden, wenn das erste Eingangssignal, das am ersten Eingangs-Pin empfangen wird, nicht auf einem Low-Level ist.
  • Beispiel 5: Das Halbleiterbauelement gemäß Beispiel 3 oder 4,
    wobei der Low-Level im Wesentlichen gleich jenem Pegel ist, der an dem dedizierten Masse-Pin herrscht.
  • Beispiel 6: Das Halbleiterbauelement gemäß einem der Beispiele 1-5 oder Kombinationen davon,
    wobei ein zweiten Versorgungsstrom vom zweiten Versorgungs-Pin durch die zweite Schaltung hin zu dem virtuellen Masseknoten fließt, während der Spannungsabfall über der zweiten Schaltung im Wesentlichen der zweiten Versorgungsspannung entspricht.
  • Beispiel 7: Das Halbleiterbauelement gemäß einem der Beispiele 1-6 oder Kombinationen davon,
    wobei der erste Eingangs-Pin ein Moduswahl-Pin ist und das erste Eingangssignal ein Moduswahlsignal ist, das einen Betriebsmodus des Halbleiterbauelements anzeigt.
  • Beispiel 8: Das Halbleiterbauelement gemäß einem der Beispiele 1-7 oder Kombinationen davon,
    wobei die zweite Schaltung eine Ausgangspufferschaltung aufweist, die dazu ausgebildet ist, ein Ausgangssignal an einem Ausgangs-Pin des Halbleiterbauelements zu erzeugen, wobei die Ausgangspufferschaltung über den zweiten Versorgungs-Pin und den virtuellen Masseknoten versorgt wird.
  • Beispiel 9: Das Halbleiterbauelement gemäß einem der Beispiele 1-8 oder Kombinationen davon,
    wobei der erste Eingangs-Pin ein Moduswahl-Pin ist und das erste Eingangssignal ein Moduswahlsignal ist, das das einen Betriebsmodus des Halbleiterbauelements anzeigt, und
    wobei der virtuelle Masseknoten mit dem Moduswahl-Pin verbunden ist, wenn das Moduswahlsignal auf einem Low-Level liegt.
  • Beispiel 10: Das Halbleiterbauelement gemäß einem der Beispiele 1-9 oder Kombinationen davon,,
    wobei die erste Schaltung eine Transmitterschaltung aufweist, die dazu ausgebildet ist, ein erstes Bussignal zu generieren, welches an zumindest einem Bus-Pin des Halbleiterbauelements zur Verfügung gestellt wird.
  • Beispiel 11: Das Halbleiterbauelement gemäß einem der Beispiele 1-10 oder Kombinationen davon,
    wobei die zweite Schaltung eine Empfängerschaltung mit einem Ausgangspuffer aufweist, der dazu ausgebildet ist, ein Ausgangssignal an einem Ausgangs-Pin des Halbleiterbauelements basierend auf einem an dem zumindest einem Bus-Pin empfangenem zweiten Bussignal zu erzeugen.
  • Beispiel 12: Ein Halbleiterbauelement, das aufweist:
    • ein Chipgehäuse, welches zumindest einen Halbleiterchip beinhaltet, einen dedizierten Masse-Pin, einen ersten Versorgung-Pin zum Empfangen einer ersten Versorgungsspannung, einen zweiten Versorgungs-Pin zum Empfangen einer zweiten Versorgungsspannung sowie einen ersten Eingangs-Pin zum Empfangen eines Eingangssignals;
    • eine erste Schaltung, die in dem Halbleiterchip integriert ist, wobei die erste Schaltung mit dem ersten Versorgungs-Pin und dem Masse-Pin gekoppelt ist,
    • eine zweite Schaltung, die in dem Halbleiterchip integriert ist, wobei die zweite Schaltung mit dem ersten Versorgungs-Pin und einem virtuellen Masseknoten gekoppelt ist,
    • wobei der virtuelle Masseknoten zumindest temporär mit dem ersten Eingangs-Pin verbunden ist, und
    • wobei - wenn der virtuelle Masseknoten mit dem ersten Eingang-Pin verbunden und das erste Eingangssignal, welches an dem ersten Eingangs-Pin empfangen wird, auf einem niedrigen Spannungspegel ist - ein zweiter Versorgungsstrom von dem zweiten Versorgungs-Pin durch die zweite Schaltung zu dem virtuellen Masseknoten fließt, während der Spannungsabfall über der zweiten Schaltung im Wesentlichen mit der zweiten Versorgungsspannung korrespondiert.
  • Beispiel 13: Das Halbleiterbauelement gemäß Beispiel 12, das weiter aufweist:
    • eine verdrahtete Verbindung zwischen dem virtuellen Masseknoten und dem ersten Eingangs-Pin.
  • Beispiel 14: Das Halbleiterbauelement gemäß einem der Beispiele 12-13 oder Kombinationen davon, das weiter aufweist:
    • einen elektronischen Schalter, der dazu ausgebildet ist, den virtuellen Masseknoten basierend auf dem Pegel des am ersten Eingangs-Pin empfangenen ersten Eingangssignal entweder mit dem ersten Eingangs-Pin oder mit dem dedizierten Masse-Pin zu verbinden.
  • Beispiel 15: Das Halbleiterbauelement gemäß einem der Beispiele 12-14 oder Kombinationen davon,
    wobei ein zweiten Versorgungsstrom vom zweiten Versorgungs-Pin durch die zweite Schaltung hin zu dem virtuellen Masseknoten fließt, während der Spannungsabfall über der zweiten Schaltung im Wesentlichen der zweiten Versorgungsspannung entspricht.
  • Beispiel 16: Das Halbleiterbauelement gemäß einem der Beispiele 12-15 oder Kombinationen davon,
    wobei der erste Eingangs-Pin ein Moduswahl-Pin ist und das erste Eingangssignal ein Moduswahlsignal ist, das einen Betriebsmodus des Halbleiterbauelements anzeigt.
  • Beispiel 17: Das Halbleiterbauelement gemäß einem der Beispiele 12-16 oder Kombinationen davon,
    wobei die zweite Schaltung eine Ausgangspufferschaltung aufweist, die dazu ausgebildet ist, ein Ausgangssignal an einem Ausgangs-Pin des Halbleiterbauelements zu erzeugen, wobei die Ausgangspufferschaltung über den zweiten Versorgungs-Pin und den virtuellen Masseknoten versorgt wird.
  • Beispiel 18: Das Halbleiterbauelement gemäß einem der Beispiele 12-17 oder Kombinationen davon,
    wobei der erste Eingangs-Pin ein Moduswahl-Pin ist und das erste Eingangssignal ein Moduswahlsignal ist, das das einen Betriebsmodus des Halbleiterbauelements anzeigt, und
    wobei der virtuelle Masseknoten mit dem Moduswahl-Pin verbunden ist, wenn das Moduswahlsignal auf einem Low-Level liegt.
  • Beispiel 19: Das Halbleiterbauelement gemäß einem der Beispiele 12-18 oder Kombinationen davon,
    wobei die erste Schaltung eine Transmitterschaltung aufweist, die dazu ausgebildet ist, ein erstes Bussignal zu generieren, welches an zumindest einem Bus-Pin des Halbleiterbauelements zur Verfügung gestellt wird.
  • Beispiel 20: Das Halbleiterbauelement gemäß einem der Beispiele 12-19 oder Kombinationen davon,
    wobei die zweite Schaltung eine Empfängerschaltung mit einem Ausgangspuffer aufweist, der dazu ausgebildet ist, ein Ausgangssignal an einem Ausgangs-Pin des Halbleiterbauelements basierend auf einem an dem zumindest einem Bus-Pin empfangenem zweiten Bussignal zu erzeugen.
  • Beispiel 21: Eine Bus-Transceiver-Schaltung, die aufweist:
    • einen Transmitterteil, der dazu ausgebildet ist, ein Eingangsdatensignal zu empfangen und ein korrespondierendes erstes Bussignal zu erzeugen, welches im Betrieb an zumindest eine Busleitung angelegt wird; der Transmitterteil der Transceiver-Schaltung wird mit einer ersten Versorgungsspannung versorgt und ist mit einem ersten Masse-Pad verbunden;
    • einen Empfängerteil, der im Betrieb mit der zumindest einen Busleitung gekoppelt ist, um ein zweites Bussignal zu empfangen, und dazu ausgebildet ist, ein korrespondierendes Empfangssignal zu erzeugen; und
    • einen in dem Empfängerteil der Transceiver-Schaltung enthaltenen Ausgangspuffer, wobei der Ausgangspuffer das Empfangssignal empfängt und ein korrespondierendes Ausgangsdatensignal erzeugt und wobei der Ausgangspuffer mit einer zweiten Versorgungsspannung versorgt wird und mit einem zweiten Masse-Pad verbunden ist, das von dem ersten Masse-Pad separiert ist.
  • Beispiel 22: Die Bus-Transceiver-Schaltung gemäß Beispiel 21,
    wobei der Empfängerteil der Transceiver-Schaltung eine Komparatorschaltung aufweist, die das zweite Bussignal empfängt und die dazu ausgebildet ist, das zweite Bussignal mit zumindest einem Schwellenwert zu vergleichen, wobei die Komparatorschaltung dazu ausgebildet ist, das Empfangssignal zu erzeugen, welches das Ergebnis des Vergleichs anzeigt.
  • Beispiel 23: Die Bus-Transceiver-Schaltung gemäß Beispiel 21 oder 22 oder Kombinationen davon,
    wobei die Komparatorschaltung mit der ersten Versorgungsspannung versorgt und mit dem ersten Masse-Pad verbunden ist.
  • Beispiel 24: Die Bus-Transceiver-Schaltung gemäß einem der Beispiele 21-23 oder Kombinationen davon,
    wobei die Bus-Transceiver-Schaltung einen ersten Versorgungs-Pin zum Anlegen der ersten Versorgungsspannung und einen zweiten Versorgungs-Pin zum Anlegen einer der zweiten Versorgungsspannung aufweist.
  • Beispiel 25: Die Bus-Transceiver-Schaltung gemäß einem der Beispiele 21-24 oder Kombinationen davon,
    wobei die Bus-Transceiver-Schaltung einen ersten Messe-Pin, der mit dem ersten Masse-Pad verbunden ist, und einen zweiten Masse-Pin, der mit dem zweiten Masse-Pad verbunden ist, aufweist.
  • Beispiel 26: Die Bus-Transceiver-Schaltung gemäß einem der Beispiele 21-25 oder Kombinationen davon,
    wobei die Bus-Transceiver-Schaltung einen ersten Messe-Pin, der mit dem ersten Masse-Pad verbunden ist, sowie einen weiteren Pin aufweist, der zumindest während eines Normalbetriebsmodus der Transceiver-Schaltung mit dem zweiten Masse-Pad verbunden und mit einem Low-Level-Signal versorgt ist.
  • Beispiel 27: Die Bus-Transceiver-Schaltung gemäß einem der Beispiele 21-26 oder Kombinationen davon, die weiter aufweist:
    • einen steuerbaren Schalter, der dazu ausgebildet ist, - abhängig von dem an dem weiteren Pin vorhandenen Spannungspegel - das zweite Masse-Pad entweder mit dem ersten Masse-Pin oder mit dem weiteren Pin zu verbinden.
  • Beispiel 28: Die Bus-Transceiver-Schaltung gemäß einem der Beispiele 21-27 oder Kombinationen davon,
    wobei die Bus-Transceiver-Schaltung dazu ausgebildet ist, in einem Schlafmodus und in einem Normalmodus zu arbeiten, wobei der Normalmodus durch einen bestimmten Spannungspegel angezeigt wird, der an einem weiteren Pin der Transceiver-Schaltung angelegt wird; und
    wobei, zumindest im Normalmodus, das zweite Masse-Pad mit dem weiteren Pin verbunden ist.
  • Beispiel 29: Ein Transceiver-Bauelement zum Anschließen eines Datenbusses, das aufweist:
    • ein Chip-Gehäuse, welches zumindest einen ersten Versorgungs-Pin, einen zweiten Versorgungs-Pin, einen Masse-Pin, einen Eingangsdaten-Pin, einen Ausgangsdaten-Pin, zumindest einen Bus-Pin zum Anschluss zumindest einer Busleitung und einen weiteren Pin aufweist;
    • einen Halbleiterchip, der eine Empfängerschaltung und eine Transmitterschaltung umfasst,
    • wobei die Transmitterschaltung dazu ausgebildet ist, ein Eingangsdatensignal an dem Eingangsdaten-Pin zu empfangen und ein korrespondierendes erstes Bussignal an dem zumindest einen Bus-Pin zur Verfügung zu stellen; die Transmitterschaltung wird mit einer ersten Versorgungsspannung versorgt, welche an dem ersten Versorgungs-Pin angelegt wird, und ist mit dem ersten Masse-Pin verbunden;
    • wobei die Empfängerschaltung im Betrieb mit dem zumindest einen Bus-Pin gekoppelt ist, um ein zweites Bussignal zu empfangen, und dazu ausgebildet ist, ein korrespondierendes Empfangssignal zu erzeugen; und
    • wobei die Empfängerschaltung einen Ausgangspuffer umfasst, der das Empfangssignal empfängt und ein korrespondierendes Ausgangsdatensignal an dem Ausgangsdaten-Pin erzeugt; der Ausgangspuffer wird mit einer zweiten Versorgungsspannung, die an dem zweiten Versorgungs-Pin angelegt wird, versorgt und ist mit einem Schaltungsknoten verbunden, der dazu ausgebildet ist, mit dem weiteren Pin verbunden zu werden.
  • Beispiel 30: Das Transceiver-Bauelement gemäß Beispiel 29,
    wobei zumindest in einem Normalbetrieb des Bauelements der Schaltungsknoten mit dem weiteren Pin verbunden ist, der im Normalbetrieb mit einem Low-Level-Signal versorgt wird.
  • Beispiel 31: Ein in einem Halbleiterbauelement durchgeführtes Verfahren, wobei das Halbleiterbauelement umfasst:
    • ein Chipgehäuse mit zumindest einem Halbleiterchip, einen dedizierten Masse-Pin, einen ersten Versorgung-Pin zum Empfangen einer ersten Versorgungsspannung, einen zweiten Versorgungs-Pin zum Empfangen einer zweiten Versorgungsspannung sowie einen ersten Eingangs-Pin;
    • eine erste Schaltung, die in dem Halbleiterchip integriert ist, wobei die erste Schaltung mit dem ersten Versorgungs-Pin und dem Masse-Pin gekoppelt ist;
    • eine zweite Schaltung, die in dem Halbleiterchip integriert ist, wobei die zweite Schaltung mit dem ersten Versorgungs-Pin und einem virtuellen Masseknoten gekoppelt ist;
    • wobei das Verfahren umfasst:
      • Empfangen eines ersten Eingangssignals an dem ersten Eingangs-Pin; und
      • Verbinden, mittels eines elektronischen Schalters, des virtuellen Masseknotens mit dem ersten Eingangs-Pin abhängig von dem Pegel des ersten Eingangssignals.
  • Beispiel 32: Das Verfahren gemäß Beispiel 31, das weiter umfasst:
    • Empfangen des ersten Eingangssignals an dem ersten Eingangs-Pin, und
    • Verbinden des virtuellen Masseknotens, mittels des elektronischen Schalters, entweder mit dem ersten Eingangs-Pin oder mit dem dedizierten Masse-Pin abhängig von dem Pegel des ersten Eingangssignals
  • Beispiel 33: Das Verfahren gemäß einem der Beispiele 31-32 oder Kombinationen davon, wobei das Verbinden des virtuellen Masseknotens umfasst:
    • Auswerten des Spannungspegels des ersten Eingangssignals;
    • wenn der Spannungspegel des ersten Eingangssignals ein Low-Level ist: Verbinden des virtuellen Masseknotens mit dem ersten Eingangs-Pin; und
    • wenn der Spannungspegel des ersten Eingangssignals kein Low-Level ist: Verbinden des virtuellen Masseknotens mit dem dedizierten Masse-Pin.
  • Beispiel 34: Ein System, das aufweist:
    • ein Steuerbauelement, das einen Ausgangspin hat; und
    • ein Halbleiterbauelement, das aufweist:
      • ein Chipgehäuse, welches zumindest einen Halbleiterchip beinhaltet, einen dedizierten Masse-Pin, einen ersten Versorgung-Pin zum Empfangen einer ersten Versorgungsspannung, einen zweiten Versorgungs-Pin zum Empfangen einer zweiten Versorgungsspannung sowie einen ersten Eingangs-Pin, der mit dem Ausgangs-Pin des Steuerbauelements verbunden ist;
      • eine erste Schaltung, die in dem Halbleiterchip integriert ist, wobei die erste Schaltung mit dem ersten Versorgungs-Pin und dem Masse-Pin gekoppelt ist;
      • eine zweite Schaltung, die in dem Halbleiterchip integriert ist, wobei die zweite Schaltung mit dem ersten Versorgungs-Pin und einem virtuellen Masseknoten gekoppelt ist, und
      • einen elektronischen Schalter, der dazu ausgebildet ist, abhängig vom Pegel eines ersten Eingangssignals den virtuellen Masseknoten mit dem ersten Eingangs-Pin zu verbinden.
  • Beispiel 35: Das System gemäß Beispiel 34,
    wobei der erste Eingangs-Pin, der mit dem Ausgangs-Pin des Steuerbauelements verbunden ist, dazu ausgebildet ist, das Eingangssignal von dem Steuerbauelement zu empfangen.
  • Obwohl die Erfindung mit Bezug auf eine oder mehrere Implementierungen beschrieben und dargestellt wurde, können an den dargestellten Beispielen Änderungen und/oder Modifizierungen vorgenommen werden, ohne den Geist und den Umfang der beigefügten Ansprüche zu verlassen. Insbesondere bezüglich der verschiedenen Funktionen, die von den oben beschriebenen Komponenten oder Strukturen (Einheiten, Baugruppen, Vorrichtungen, Schaltungen, Systemen, usw.) ausgeführt werden, sollen die Bezeichnungen (einschließlich des Bezugs auf ein „Mittel“), die verwendet werden, um solche Komponente zu beschreiben, auch jeder anderen Komponente oder Struktur entsprechen, die die spezifizierte Funktion der beschriebenen Komponente ausführt (d.h. die funktional gleichwertig ist), auch wenn sie der offenbarten Struktur, die in den hier dargestellten beispielhaften Implementierungen der Erfindung die Funktion ausführt, nicht strukturell gleichwertig ist.

Claims (34)

  1. Ein Halbleiterbauelement, das aufweist: ein Chipgehäuse, welches zumindest einen Halbleiterchip beinhaltet, einen dedizierten Masse-Pin (GND), einen ersten Versorgung-Pin (Vcc) zum Empfangen einer ersten Versorgungsspannung (VS1), einen zweiten Versorgungs-Pin (VIO) zum Empfangen einer zweiten Versorgungsspannung (VS2) sowie einen ersten Eingangs-Pin (NEN); eine erste Schaltung (110), die in dem Halbleiterchip integriert ist, wobei die erste Schaltung (110) mit dem ersten Versorgungs-Pin (Vcc) und dem Masse-Pin (GND) gekoppelt ist, eine zweite Schaltung (120), die in dem Halbleiterchip integriert ist, wobei die zweite Schaltung (120) mit dem zweiten Versorgungs-Pin (VIO) und einem virtuellen Masseknoten (VGND) gekoppelt ist, und ein elektronischer Schalter (SW1), der dazu ausgebildet ist, abhängig vom Pegel eines ersten Eingangssignals den virtuellen Masseknoten (VGND) mit dem ersten Eingangs-Pin (NEN) zu verbinden.
  2. Das Halbleiterbauelement gemäß Anspruch 1, wobei das erste Eingangssignal am ersten Eingangs-Pin (NEN) empfangen wird, und wobei der elektronische Schalter (SW1) dazu ausgebildet ist, den virtuellen Masseknoten (VGND) abhängig von dem ersten Eingangssignal entweder mit dem ersten Eingangs-Pin (NEN) oder dem dedizierten Masse-Pin (GND) zu verbinden.
  3. Das Halbleiterbauelement gemäß Anspruch 1 oder 2, wobei der elektronische Schalter (SW1) dazu ausgebildet ist, den virtuellen Masseknoten (VGND) mit dem ersten Eingangs-Pin (NEN) zu verbinden, wenn das erste Eingangssignal, das am ersten Eingangs-Pin (NEN) empfangen wird, auf einem Low-Level ist.
  4. Das Halbleiterbauelement gemäß einem der Ansprüche 1 bis 3, wobei der elektronische Schalter (SW1) dazu ausgebildet ist, den virtuellen Masseknoten (VGND) mit dem dedizierten Masse-Pin (GND) zu verbinden, wenn das erste Eingangssignal, das am ersten Eingangs-Pin (NEN) empfangen wird, nicht auf einem Low-Level ist.
  5. Das Halbleiterbauelement gemäß Anspruch 3, wobei der Low-Level im Wesentlichen gleich jenem Pegel ist, der an dem dedizierten Masse-Pin (GND) herrscht.
  6. Das Halbleiterbauelement gemäß einem der Ansprüche 1 bis 5, wobei ein zweiter Versorgungsstrom vom zweiten Versorgungs-Pin (VIO) durch die zweite Schaltung (120) hin zu dem virtuellen Masseknoten (VGND) fließt, während der Spannungsabfall über der zweiten Schaltung (120) im Wesentlichen der zweiten Versorgungsspannung (VS2) entspricht.
  7. Das Halbleiterbauelement gemäß einem der Ansprüche 1 bis 6, wobei der erste Eingangs-Pin (NEN) ein Moduswahl-Pin ist und das erste Eingangssignal ein Moduswahlsignal ist, das einen Betriebsmodus des Halbleiterbauelements anzeigt.
  8. Das Halbleiterbauelement gemäß einem der Ansprüche 1 bis 7, wobei die zweite Schaltung (120) eine Ausgangspufferschaltung (122) aufweist, die dazu ausgebildet ist, ein Ausgangssignal an einem Ausgangs-Pin (RxD) des Halbleiterbauelements zu erzeugen, wobei die Ausgangspufferschaltung (122) über den zweiten Versorgungs-Pin (VIO) und den virtuellen Masseknoten (VGND) versorgt wird.
  9. Das Halbleiterbauelement gemäß Anspruch 8, wobei der erste Eingangs-Pin (NEN) ein Moduswahl-Pin ist und das erste Eingangssignal ein Moduswahlsignal ist, das das einen Betriebsmodus des Halbleiterbauelements anzeigt, und wobei der virtuelle Masseknoten (VGND) mit dem Moduswahl-Pin verbunden ist, wenn das Moduswahlsignal auf einem Low-Level liegt.
  10. Das Halbleiterbauelement gemäß einem der Ansprüche 1 bis 9, wobei die erste Schaltung (110) eine Transmitterschaltung aufweist, die dazu ausgebildet ist, ein erstes Bussignal (VBUS1) zu generieren, welches an zumindest einem Bus-Pin (CANH, CANL) des Halbleiterbauelements zur Verfügung gestellt wird.
  11. Das Halbleiterbauelement gemäß Anspruch 10, wobei die zweite Schaltung (120) eine Empfängerschaltung mit einem Ausgangspuffer (122) aufweist, der dazu ausgebildet ist, ein Ausgangssignal an einem Ausgangs-Pin (RxD) des Halbleiterbauelements basierend auf einem an dem zumindest einem Bus-Pin (CANH, CANL) empfangenem zweiten Bussignal (VBUS2) zu erzeugen.
  12. Ein Halbleiterbauelement, das aufweist: ein Chipgehäuse, welches zumindest einen Halbleiterchip beinhaltet, einen dedizierten Masse-Pin (GND), einen ersten Versorgung-Pin (Vcc) zum Empfangen einer ersten Versorgungsspannung (VS1), einen zweiten Versorgungs-Pin (VIO) zum Empfangen einer zweiten Versorgungsspannung (VS2) sowie einen ersten Eingangs-Pin (NEN) zum Empfangen eines Eingangssignals; eine erste Schaltung (110), die in dem Halbleiterchip integriert ist, wobei die erste Schaltung (110) mit dem ersten Versorgungs-Pin (Vcc) und dem Masse-Pin (GND) gekoppelt ist, eine zweite Schaltung (120), die in dem Halbleiterchip integriert ist, wobei die zweite Schaltung (120) mit dem zweiten Versorgungs-Pin (VIO) und einem virtuellen Masseknoten (VGND) gekoppelt ist, wobei der virtuelle Masseknoten (VGND) zumindest temporär mit dem ersten Eingangs-Pin (NEN) verbunden ist, und wobei - wenn der virtuelle Masseknoten (VGND) mit dem ersten Eingang-Pin (NEN) verbunden und das erste Eingangssignal, welches an dem ersten Eingangs-Pin (NEN) empfangen wird, auf einem niedrigen Spannungspegel ist - ein zweiter Versorgungsstrom von dem zweiten Versorgungs-Pin (VIO) durch die zweite Schaltung (120) zu dem virtuellen Masseknoten (VGND) fließt, während der Spannungsabfall über der zweiten Schaltung im Wesentlichen der zweiten Versorgungsspannung (VS2) entspricht.
  13. Das Halbleiterbauelement gemäß Anspruch 12, das weiter aufweist: eine verdrahtete Verbindung zwischen dem virtuellen Masseknoten (VGND) und dem ersten Eingangs-Pin (NEN).
  14. Das Halbleiterbauelement gemäß Anspruch 12 oder 13, das weiter aufweist: einen elektronischen Schalter (SW1), der dazu ausgebildet ist, den virtuellen Masseknoten (VGND) basierend auf dem Pegel des am ersten Eingangs-Pin (NEN) empfangenen ersten Eingangssignal entweder mit dem ersten Eingangs-Pin (NEN) oder mit dem dedizierten Masse-Pin (GND) zu verbinden.
  15. Das Halbleiterbauelement gemäß einem der Ansprüche 12 bis 14, wobei der erste Eingangs-Pin (NEN) ein Moduswahl-Pin ist und das erste Eingangssignal ein Moduswahlsignal ist, das einen Betriebsmodus des Halbleiterbauelements anzeigt.
  16. Das Halbleiterbauelement gemäß einem der Ansprüche 12 bis 15, wobei die zweite Schaltung (120) eine Ausgangspufferschaltung (122) aufweist, die dazu ausgebildet ist, ein Ausgangssignal an einem Ausgangs-Pin (RxD) des Halbleiterbauelements zu erzeugen, wobei die Ausgangspufferschaltung (122) über den zweiten Versorgungs-Pin (VIO) und den virtuellen Masseknoten (VGND) versorgt wird.
  17. Das Halbleiterbauelement gemäß Anspruch 16, wobei der erste Eingangs-Pin (NEN) ein Moduswahl-Pin ist und das erste Eingangssignal ein Moduswahlsignal ist, das das einen Betriebsmodus des Halbleiterbauelements anzeigt, und wobei der virtuelle Masseknoten (VGND) mit dem Moduswahl-Pin verbunden ist, wenn das Moduswahlsignal auf einem Low-Level liegt.
  18. Das Halbleiterbauelement gemäß einem der Ansprüche 12 bis 17, wobei die erste Schaltung (110) eine Transmitterschaltung aufweist, die dazu ausgebildet ist, ein erstes Bussignal (VBUS1) zu generieren, welches an zumindest einem Bus-Pin (CANH, CANL) des Halbleiterbauelements zur Verfügung gestellt wird.
  19. Das Halbleiterbauelement gemäß Anspruch 18, wobei die zweite Schaltung (120) eine Empfängerschaltung mit einem Ausgangspuffer (122) aufweist, der dazu ausgebildet ist, ein Ausgangssignal an einem Ausgangs-Pin (RxD) des Halbleiterbauelements basierend auf einem an dem zumindest einem Bus-Pin (CANH, CANL) empfangenem zweiten Bussignal (VBUS2) zu erzeugen.
  20. Eine Bus-Transceiver-Schaltung, die aufweist: einen Transmitterteil (110), der dazu ausgebildet ist, ein Eingangsdatensignal (SIN) zu empfangen und ein korrespondierendes erstes Bussignal (VBUS1) zu erzeugen, welches im Betrieb an zumindest eine Busleitung (CANH, CANL) angelegt wird, wobei der Transmitterteil (110) mit einer ersten Versorgungsspannung (VS1) versorgt wird und mit einem ersten Masse-Pad (GND) verbunden ist; einen Empfängerteil (120), der im Betrieb mit der zumindest einen Busleitung (CANH, CANL) gekoppelt ist, um ein zweites Bussignal (VBUS2) zu empfangen, und der dazu ausgebildet ist, ein korrespondierendes Empfangssignal (SR) zu erzeugen; und einen in dem Empfängerteil (120) enthaltenen Ausgangspuffer (122), wobei der Ausgangspuffer (122) das Empfangssignal (SR) empfängt und ein korrespondierendes Ausgangsdatensignal (SOUT) erzeugt und wobei der Ausgangspuffer (122) mit einer zweiten Versorgungsspannung (VS2) versorgt wird und mit einem zweiten Masse-Pad (VGND) verbunden ist, das von dem ersten Masse-Pad (GND) separiert ist.
  21. Die Bus-Transceiver-Schaltung gemäß Anspruch 20, wobei der Empfängerteil (120) eine Komparatorschaltung (121) aufweist, die das zweite Bussignal (VBUS2) empfängt und die dazu ausgebildet ist, das zweite Bussignal (VBUS2) mit zumindest einem Schwellenwert zu vergleichen, wobei die Komparatorschaltung (121) dazu ausgebildet ist, das Empfangssignal (SR) zu erzeugen, welches das Ergebnis des Vergleichs anzeigt.
  22. Die Bus-Transceiver-Schaltung gemäß Anspruch 21, wobei die Komparatorschaltung (121) mit der ersten Versorgungsspannung (VS1) versorgt und mit dem ersten Masse-Pad (GND) verbunden ist.
  23. Die Bus-Transceiver-Schaltung gemäß einem der Ansprüche 20 bis 22, wobei die Bus-Transceiver-Schaltung einen ersten Versorgungs-Pin (Vcc) zum Anlegen der ersten Versorgungsspannung (VS1) und einen zweiten Versorgungs-Pin (VIO) zum Anlegen einer der zweiten Versorgungsspannung (VS2) aufweist.
  24. Die Bus-Transceiver-Schaltung gemäß einem der Ansprüche 20 bis 23, wobei die Bus-Transceiver-Schaltung einen ersten Messe-Pin (GND), der mit dem ersten Masse-Pad verbunden ist, und einen zweiten Masse-Pin, der mit dem zweiten Masse-Pad (VGND) verbunden ist, aufweist.
  25. Die Bus-Transceiver-Schaltung gemäß einem der Ansprüche 20 bis 24, wobei die Bus-Transceiver-Schaltung einen ersten Messe-Pin (GND), der mit dem ersten Masse-Pad verbunden ist, sowie einen weiteren Pin (NEN) aufweist, der zumindest während eines Normalbetriebsmodus der Bus-Transceiver-Schaltung mit dem zweiten Masse-Pad (VGND) verbunden und mit einem Low-Level-Signal versorgt ist.
  26. Die Bus-Transceiver-Schaltung gemäß Anspruch 25, die weiter aufweist: einen steuerbaren Schalter (SW1), der dazu ausgebildet ist, - abhängig von dem an dem weiteren Pin (NEN) vorhandenen Spannungspegel - das zweite Masse-Pad (VGND) entweder mit dem ersten Masse-Pin (GND) oder mit dem weiteren Pin (NEN) zu verbinden.
  27. Die Bus-Transceiver-Schaltung gemäß einem der Ansprüche 20 bis 26, wobei die Bus-Transceiver-Schaltung dazu ausgebildet ist, in einem Schlafmodus und in einem Normalmodus zu arbeiten, wobei der Normalmodus durch einen bestimmten Spannungspegel angezeigt wird, der an einem weiteren Pin (NEN) der Transceiver-Schaltung angelegt wird; und wobei, zumindest im Normalmodus, das zweite Masse-Pad (VGND) mit dem weiteren Pin (NEN) verbunden ist.
  28. Ein Transceiver-Bauelement zum Anschließen eines Datenbusses, das aufweist: ein Chip-Gehäuse, welches zumindest einen ersten Versorgungs-Pin (Vcc), einen zweiten Versorgungs-Pin (VIO), einen Masse-Pin (GND), einen Eingangsdaten-Pin (TxD), einen Ausgangsdaten-Pin (RxD), zumindest einen Bus-Pin (CANL, CANH) zum Anschluss zumindest einer Busleitung und einen weiteren Pin (NEN) aufweist; einen Halbleiterchip, der eine Empfängerschaltung (120) und eine Transmitterschaltung (110) umfasst, wobei die Transmitterschaltung (110) dazu ausgebildet ist, ein Eingangsdatensignal (SIN) an dem Eingangsdaten-Pin (TxD) zu empfangen und ein korrespondierendes erstes Bussignal (VBUS1) an dem zumindest einen Bus-Pin (CANL, CANH) zur Verfügung zu stellen; die Transmitterschaltung (110) wird mit einer ersten Versorgungsspannung (VS1) versorgt, welche an dem ersten Versorgungs-Pin (Vcc) angelegt wird, und ist mit dem ersten Masse-Pin (GND) verbunden; wobei die Empfängerschaltung (120) im Betrieb mit dem zumindest einen Bus-Pin (CANL, CANH) gekoppelt ist, um ein zweites Bussignal (VBUS2) zu empfangen, und dazu ausgebildet ist, ein korrespondierendes Empfangssignal (SR) zu erzeugen; und wobei die Empfängerschaltung (120) einen Ausgangspuffer (122) umfasst, der das Empfangssignal (SR) empfängt und ein korrespondierendes Ausgangsdatensignal (SOUT) an dem Ausgangsdaten-Pin (RxD) erzeugt; der Ausgangspuffer (122) wird mit einer zweiten Versorgungsspannung (VS2), die an dem zweiten Versorgungs-Pin (VIO) angelegt wird, versorgt und ist mit einem Schaltungsknoten (VGND) verbunden, der dazu ausgebildet ist, mittels eines elektronischen Schalters (SW1) mit dem weiteren Pin (NEN) verbunden zu werden.
  29. Das Transceiver-Bauelement gemäß Anspruch 28, wobei zumindest in einem Normalbetrieb des Bauelements der Schaltungsknoten mit dem weiteren Pin (NEN) verbunden ist, der im Normalbetrieb mit einem Low-Level-Signal versorgt wird.
  30. Ein in einem Halbleiterbauelement durchgeführtes Verfahren, wobei das Halbleiterbauelement umfasst: ein Chipgehäuse mit zumindest einem Halbleiterchip, einen dedizierten Masse-Pin (GND), einen ersten Versorgung-Pin (Vcc) zum Empfangen einer ersten Versorgungsspannung (VS1), einen zweiten Versorgungs-Pin (VIO) zum Empfangen einer zweiten Versorgungsspannung (VS1) sowie einen ersten Eingangs-Pin (NEN); eine erste Schaltung (110), die in dem Halbleiterchip integriert ist, wobei die erste Schaltung (110) mit dem ersten Versorgungs-Pin (Vcc) und dem Masse-Pin (GND) gekoppelt ist; eine zweite Schaltung (120), die in dem Halbleiterchip integriert ist, wobei die zweite Schaltung (120) mit dem zweiten Versorgungs-Pin (VIO) und einem virtuellen Masseknoten (VGND) gekoppelt ist; wobei das Verfahren umfasst: Empfangen eines ersten Eingangssignals an dem ersten Eingangs-Pin (NEN); und Verbinden, mittels eines elektronischen Schalters (SW1), des virtuellen Masseknotens (VGND) mit dem ersten Eingangs-Pin (NEN) abhängig von dem Pegel des ersten Eingangssignals.
  31. Das Verfahren gemäß Anspruch 30, das weiter umfasst: Verbinden des virtuellen Masseknotens (VGND), mittels des elektronischen Schalters (SW1), entweder mit dem ersten Eingangs-Pin (NEN) oder mit dem dedizierten Masse-Pin (GND) abhängig von dem Pegel des ersten Eingangssignals.
  32. Das Verfahren gemäß Anspruch 30 oder 31, wobei das Verbinden des virtuellen Masseknotens umfasst: Auswerten des Spannungspegels des ersten Eingangssignals; wenn der Spannungspegel des ersten Eingangssignals ein Low-Level ist: Verbinden des virtuellen Masseknotens (VGND) mit dem ersten Eingangs-Pin (NEN); und wenn der Spannungspegel des ersten Eingangssignals kein Low-Level ist: Verbinden des virtuellen Masseknotens (VGND) mit dem dedizierten Masse-Pin (GND).
  33. Ein System, das aufweist: ein Steuerbauelement (20), das einen Ausgangspin hat (O2); und ein Halbleiterbauelement (10), das aufweist: ein Chipgehäuse, welches zumindest einen Halbleiterchip beinhaltet, einen dedizierten Masse-Pin (GND), einen ersten Versorgung-Pin (Vcc) zum Empfangen einer ersten Versorgungsspannung (VS1), einen zweiten Versorgungs-Pin (VIO) zum Empfangen einer zweiten Versorgungsspannung (VS2) sowie einen ersten Eingangs-Pin (NEN), der mit dem Ausgangs-Pin des Steuerbauelements verbunden ist; eine erste Schaltung (110), die in dem Halbleiterchip integriert ist, wobei die erste Schaltung (110) mit dem ersten Versorgungs-Pin (Vcc) und dem Masse-Pin (GND) gekoppelt ist; eine zweite Schaltung (120), die in dem Halbleiterchip integriert ist, wobei die zweite Schaltung (120) mit dem zweiten Versorgungs-Pin (VIO) und einem virtuellen Masseknoten (VGND) gekoppelt ist, und einen elektronischen Schalter (SW1), der dazu ausgebildet ist, abhängig vom Pegel eines ersten Eingangssignals den virtuellen Masseknoten (VGND) mit dem ersten Eingangs-Pin zu verbinden (NEN).
  34. Das System gemäß Anspruch 33, wobei der erste Eingangs-Pin (NEN), der mit dem Ausgangs-Pin des Steuerbauelements (20) verbunden ist, dazu ausgebildet ist, das Eingangssignal (SNEN) von dem Steuerbauelement (20) zu empfangen.
DE102017108741.9A 2016-05-13 2017-04-24 Bus-Transceiver Active DE102017108741B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/154,455 US10120434B2 (en) 2016-05-13 2016-05-13 Semiconductor device chip package with electronic switching using dedicated ground pin coupled to a virtual ground node
US15/154,455 2016-05-13

Publications (2)

Publication Number Publication Date
DE102017108741A1 DE102017108741A1 (de) 2017-11-16
DE102017108741B4 true DE102017108741B4 (de) 2023-09-14

Family

ID=60163270

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017108741.9A Active DE102017108741B4 (de) 2016-05-13 2017-04-24 Bus-Transceiver

Country Status (3)

Country Link
US (1) US10120434B2 (de)
CN (1) CN107370650B (de)
DE (1) DE102017108741B4 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3038807B1 (fr) * 2015-07-09 2017-07-21 Continental Automotive France Dispositif d'emetteur-recepteur apte a etre connecte sur un reseau de communication par bus de type can ou flexray
DE102017212543A1 (de) * 2017-07-21 2019-01-24 Robert Bosch Gmbh Sende-/Empfangseinrichtung für ein Bussystem und Verfahren zur Reduktion von leitungsgebundenen Emissionen
CN108599799B (zh) * 2018-03-20 2024-04-23 四川万益能源科技有限公司 Rs485电路和通信系统
US10424385B1 (en) * 2018-08-28 2019-09-24 Dell Products L. P. Self-configuring integrated circuit device
DE102019202233A1 (de) * 2019-02-19 2020-08-20 Robert Bosch Gmbh Vorrichtung für eine Teilnehmerstation eines Bussystems und Verfahren zum Erhöhen der Einstrahlfestigkeit gegenüber Hochfrequenzstörungen an Bussignalen in einem Bussystem
CN109873739A (zh) * 2019-03-14 2019-06-11 重庆长安新能源汽车科技有限公司 一种新能源汽车及其通信安全机制的主动测试电路
CN110109390B (zh) * 2019-04-25 2022-02-18 深圳市宇明电子有限公司 一种可以代替can芯片的模组
US10884972B2 (en) * 2019-05-08 2021-01-05 Analog Devices, Inc. Communication systems with serial peripheral interface functionality
DE102020128430A1 (de) * 2019-11-28 2021-06-02 Infineon Technologies Ag Feldbussystem mit umschaltbarer slew-rate
EP4105784A4 (de) * 2020-03-03 2023-03-22 Huawei Technologies Co., Ltd. Can-bus-schaltung und can-bus-kommunikationsverfahren
CN113031738B (zh) * 2021-03-12 2024-05-07 维沃移动通信有限公司 一种芯片供电电路及方法
CN116232362A (zh) * 2022-08-30 2023-06-06 苏州派特纳智能科技有限公司 一种基于rs485收发器的控制电路

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004058665A1 (de) * 2004-12-06 2006-06-14 Robert Bosch Gmbh Vorrichtung und Verfahren zur Dämpfung eines Parallelschwingkreises
US7834684B2 (en) * 2007-12-11 2010-11-16 Fujitsu Limited Sizing and placement of charge recycling (CR) transistors in multithreshold complementary metal-oxide-semiconductor (MTCMOS) circuits
US9000808B2 (en) * 2010-05-28 2015-04-07 Nxp B.V. Input pin state detection circuit and method therefor
US8411527B1 (en) * 2011-04-21 2013-04-02 Xilix, Inc. Multiple sleep mode memory device
US8841892B2 (en) * 2012-11-27 2014-09-23 Freescale Semiconductor, Inc. Method and integrated circuit that provides tracking between multiple regulated voltages
JP6013214B2 (ja) * 2013-02-04 2016-10-25 ルネサスエレクトロニクス株式会社 バス通信トランシーバ
CN103400493B (zh) * 2013-07-26 2016-08-17 天津成科自动化工程技术有限公司 有线测温系统
US10169278B2 (en) * 2013-07-31 2019-01-01 Infineon Technologies Ag LIN bus module
US9356593B2 (en) * 2014-04-28 2016-05-31 Broadcom Corporation Distributed virtual-ground switching for SAR and pipelined ADC
US10042807B2 (en) * 2016-04-05 2018-08-07 Infineon Technologies Ag Differential bus receiver with four-quadrant input circuit

Non-Patent Citations (7)

* Cited by examiner, † Cited by third party
Title
Infineon-TLE7250GVIO-DS-v01_10-EN
ISO 11898
ISO 11898-1
ISO 11898-2
Norm DIN ISO 11898 1995-08-00. Straßenfahrzeuge - Austausch digitaler Informationen - Steuergerätenetz (CAN) für schnellen Datenaustausch (ISO 11898:1993) (Stand 1994). S. 1-82. Bibliographieinformationen ermittelt über: http://perinorm/perinorm/document.aspx [abgerufen am 15.01.2016].
Norm ISO 11898-1 2015-12-15. Road vehicles - Controller area network (CAN) - Part 1: Data link layer and physical signalling. S. 1-72.
Norm ISO 11898-2 2016-12-15. Road vehicles - Controller area network (CAN) - Part 2: High-speed medium access unit. S. 1-30. Bibliographieinformationen ermittelt über: http://perinorm/perinorm/document.aspx [abgerufen am 01.06.2017].

Also Published As

Publication number Publication date
US20170329388A1 (en) 2017-11-16
DE102017108741A1 (de) 2017-11-16
CN107370650B (zh) 2020-04-10
CN107370650A (zh) 2017-11-21
US10120434B2 (en) 2018-11-06

Similar Documents

Publication Publication Date Title
DE102017108741B4 (de) Bus-Transceiver
DE102011084509B4 (de) Schnittstellenschaltung und Verfahren zum Freigeben eines Ausgangstreibers der Schnittstellenschaltung
DE10254618B4 (de) Schaltung zum Ansteuern einer Leistungsvorrichtung
EP3066806B1 (de) Teilnehmerstation für ein bussystem und verfahren zur reduzierung von leitungsgebundenen emissionen in einem bussystem
DE112018002682T5 (de) CAN-Sender mit schnellen CANL-Regelkreis
DE10349600A1 (de) Verfahren zur Überprüfung von Leitungsfehlern in einem Bussystem und Bussystem
DE112020003987T5 (de) Senderempfänger und treiberarchitektur mit geringer emission und hoher störbeeinflussungstoleranz
WO2019016265A1 (de) Sende-/empfangseinrichtung für ein can bussystem und verfahren zur erkennung eines kurzschlusses mit einer can sende-/empfangseinrichtung
DE102014009932A1 (de) Verfahren, Vorrichtung und Schaltung zum Erkennen eies Fehlers auf einem Differenzbus
DE102008030222A1 (de) Steuergerät und Verfahren zum Betrieb des Steuergeräts sowie KFZ mit derartigem Steuergerät
DE102009022578A1 (de) Signalempfänger zum Empfangen eines Differenzsignals über eine Übertragungsleitung
DE102012207642A1 (de) Verbindungsverfahren für Bus-Controller und Kommunikationssystem
DE102017107149A1 (de) Elektronische Schaltung mit einer Schwingungsunterdrückungsschaltung, Netzwerk und Verfahren zum Betrieb der elektronischen Schaltung
DE102017201229A1 (de) Treibervorrichtung und Flüssigkristallanzeigevorrichtung
DE102020208635A1 (de) Differenzsignal-übertragungsschaltung
DE112016005087T5 (de) Relaisvorrichtung, elektronische Steuervorrichtung und fahrzeugmontiertes Netzsystem
DE102021112471A1 (de) Schutz vor negativen spannungen für busschnittstellenvorrichtungen
DE102005057309A1 (de) Steuergerät zur Datenübertragung in Datenbussen und Verfahren zu dessen Betrieb
DE102011004360B4 (de) Kommunikationssystem mit einer durch eine Recheneinheit steuerbaren elektronischen Schaltung, insbesondere für ein Kraftfahrzeug
DE102004056305A1 (de) System zur Übertragung von Daten auf einem Bus
DE102017200687A1 (de) Sender und Empfänger für ein differenzielles Niederspannungssignal
EP2161890A2 (de) Leiterplatine mit Terminierung einer T-förmigen Signalleitung
DE102006016356A1 (de) Schaltungsanordnung zur Glitch-freien oder Glitch-reduzierten Signalübertragung zwischen Spannungsbereichen
DE112021004618T5 (de) Audioschaltung, elektronisches gerät mit dieser schaltung und audiosystem im fahrzeug
EP1425831B1 (de) Integrierter schaltkreis zur ansteuerung einer laserdiode

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division