DE112016007213T5 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE112016007213T5
DE112016007213T5 DE112016007213.9T DE112016007213T DE112016007213T5 DE 112016007213 T5 DE112016007213 T5 DE 112016007213T5 DE 112016007213 T DE112016007213 T DE 112016007213T DE 112016007213 T5 DE112016007213 T5 DE 112016007213T5
Authority
DE
Germany
Prior art keywords
voltage
channel mos
region
side circuit
low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112016007213.9T
Other languages
English (en)
Other versions
DE112016007213B4 (de
Inventor
Manabu Yoshino
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112016007213T5 publication Critical patent/DE112016007213T5/de
Application granted granted Critical
Publication of DE112016007213B4 publication Critical patent/DE112016007213B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Eine RESURF-Isolierstruktur umgibt einen äußeren Randbereich eines high-side-Schaltungsbereichs, um den high-side-Schaltungsbereich und den low-side-Schaltungsbereich voneinander zu isolieren. Die RESURF-Isolierstruktur umfasst einen Hochspannungsisolierbereich, einen Hochspannungs-N-Kanal-MOS, und einen Hochspannungs-P-Kanal-MOS. Der Hochspannungsisolierbereich, der Hochspannungs-N-Kanal-MOS, und der Hochspannungs-P-Kanal-MOS umfassen eine Mehrzahl von Feldplatten (9, 19a, 19b, 19c). Ein inneres Ende der Feldplatte (19c) des Hochspannungs-P-Kanal-MOS, welche dem low-side-Schaltungsbereich am nächsten liegt, ist näher am low-side-Schaltungsbereich angeordnet, als ein inneres Ende der Feldplatte (19b) des Hochspannungs-N-Kanal-MOS, welche dem low-side-Schaltungsbereich am nächsten liegt.

Description

  • Gebiet
  • Die vorliegende Erfindung betrifft eine Halbleitervorrichtung umfassend eine laterale Hochspannungsvorrichtung.
  • Hintergrund
  • Ein HVIC (Hochspannungs-IC), der einen Leistungs-Chip in einem Halbbrückenaufbau ansteuert, umfasst einen low-side-Schaltungsbereich, einen high-side-Schaltungsbereich, und eine Pegelumsetzerschaltung zu Signalübertragung zwischen der low-side und der high-side. Das Substratpotential wird als die Referenzspannung im low-side-Schaltungsbereich festgelegt, während der high-side-Schaltungsbereich vom Substrat isoliert ist, um über eine hohe Durchbruchspannung zu verfügen. Eine Hochspannungsisolation des high-side-Schaltungsbereichs von der Substratspannung wird durch den RESURF-Effekt erzielt. In einer Draufsicht ist der äußere Randbereich des high-side-Schaltungsbereichs durch eine RESURF-Isolierstruktur umgeben (siehe zum Beispiel PTL 1).
  • Die Pegelumsetzerschaltung umfasst einen Hochspannungs-N-Kanal-MOS, welcher Signale vom low-side-Schaltungsbereich zum high-side-Schaltungsbereich überträgt, und einen Hochspannungs-P-Kanal-MOS, welcher Signale vom high-side-Schaltungsbereich zum low-side-Schaltungsbereich überträgt. Der Hochspannungs-N-Kanal-MOS und der Hochspannungs-P-Kanal-MOS verfügen über eine Durchbruchspannung, welche identisch zu derjenigen des RESURF-Isolierbereichs ist, welcher den äußeren Umfang des high-side-Schaltungsbereichs umgibt (siehe zum Beispiel NPL 1), und sind innerhalb desselben RESURF-Isolierbereichs ausgebildet, welcher den äußeren Umfang des high-side-Schaltungsbereichs umgibt (siehe zum Beispiel PTL 2 und NPL 2).
  • Zitierliste
  • Patentliteratur
  • Nicht-Patentliteratur
    • [NPL 1] T. Terashima, M. Yoshizawa, M. Fukunaga and G. Majumdar, „Structure of 600 V IC and A New Voltage Sensing Device“, 5. Internationales Symposium für Leistungshalbleitervorrichtungen & ICs.
    • [NPL 2] Kazuhiro Shimizu und Tomohide Terashima, „The 2nd Generation divided RESURF structure for High Voltage ICs“ Berichte des 20. Internationalen Symposiums für Leistungshalbleitervorrichtungen & ICs 18.-22. Mai 2008, Orlando, FL
  • Zusammenfassung
  • Technisches Problem
  • Der Hochspannungs-N-Kanal-MOS hält die hohe Durchbruchspannung durch eine vollständige Verarmung eines N-Typ RESURF-Bereichs aufrecht. Der Hochspannungs-P-Kanal-MOS hält die hohe Durchbruchspannung zusätzlich zum N-Typ-RESURF-Bereich durch eine vollständige Verarmung einer P-Typ-Diffusionsschicht auf der Oberfläche aufrecht. Daher fließt sowohl im Hochspannungs-N-Kanal-MOS, als auch im Hochspannungs-P-Kanal-MOS ein transienter Leckstrom in einem Zeitraum, in dem sich die Verarmungsschicht innerhalb des Hochspannungsisolierbereichs ausbreitet, ausgehend von einem Zeitpunkt, an dem eine Hochspannung angelegt wird, bis die vollständige Verarmung erreicht ist. Ein verlängerter Zeitraum dieses transienten Leckstromflusses könnte eine Fehlfunktion der Pegelumsetzerschaltung verursachen.
  • Während eine lange Feldplatte auf der low-side die Verarmung im Hochspannungs-N-Kanal-MOS beschleunigen und den Zeitraum des transienten Leckstromflusses verkürzen würde, würde sie eine Verarmung der P-Typ-Diffusionsschicht des Hochspannungs-P-Kanal-MOS hemmen und den Zeitraum des transienten Leckstromflusses verlängern. Dies kann leicht eine Fehlfunktion des Hochspannungs-P-Kanal-MOS der Pegelumsetzerschaltung verursachen. Andererseits würde eine kurze Feldplatte auf der low-side leicht eine Fehlfunktion des Hochspannungs-N-Kanal-MOS der Pegelumsetzerschaltung verursachen. Gemäß herkömmlichen Methoden verfügen der Hochspannungs-N-Kanal-MOS und der Hochspannungs-P-Kanal-MOS über dieselbe Feldplattenstruktur, so dass es nicht möglich war, die Dauer des Leckstromflusses sowohl im Hochspannungs-N-Kanal-MOS, als auch im Hochspannungs-P-Kanal-MOS zu verkürzen.
  • Die vorliegende Erfindung wurde umgesetzt, um das oben beschriebe Problem zu lösen und es ist eine Aufgabe der Erfindung eine Halbleitervorrichtung bereitzustellen, welche eingerichtet ist, die Dauer eines transienten Leckstroms zu verkürzen, der fließt, wenn eine hohe Spannung sowohl an einen Hochspannungs-N-Kanal-MOS, als auch an einen Hochspannungs-P-Kanal-MOS angelegt wird, um eine Fehlertoleranz einer Pegelumsetzerschaltung zu verbessern.
  • Lösung des Problems
  • Eine Halbleitervorrichtung gemäß der vorliegenden Erfindung umfasst: einen high-side-Schaltungsbereich; einen low-side-Schaltungsbereich; und eine RESURF-Isolierstruktur, welche einen äußeren Randbereich des high-side-Schaltungsbereichs umgibt, um den high-side-Schaltungsbereich und den low-side-Schaltungsbereich voneinander zu isolieren, wobei die RESURF-Isolierstruktur einen Hochspannungsisolierbereich, einen Hochspannungs-N-Kanal-MOS, und einen Hochspannungs-P-Kanal-MOS umfasst, wobei der Hochspannungsisolierbereich, der Hochspannungs-N-Kanal-MOS, und der Hochspannungs-P-Kanal-MOS eine thermische Oxidschicht umfassen, und eine Mehrzahl von Feldplatten, welche auf der thermischen Oxidschicht vorgesehen sind, wobei ein inneres Ende der Feldplatte des Hochspannungs-P-Kanal-MOS, welcher dem low-side-Schaltungsbereich am nächsten liegt, dichter am low-side-Schaltungsbereich angeordnet ist, als ein inneres Ende der Feldplatte des Hochspannungs-N-Kanal-MOS, welcher dem low-side-Schaltungsbereich am nächsten liegt.
  • Vorteilhafte Auswirkungen der Erfindung
  • In der vorliegenden Erfindung liegt ein inneres Ende der Feldplatte des Hochspannungs-P-Kanal-MOS, welcher dem low-side-Schaltungsbereichs am nächsten liegt, dichter am low-side-Schaltungsbereich, als ein inneres Ende der Feldplatte des Hochspannungs-N-Kanal-MOS, welcher dem low-side-Schaltungsbereich am nächsten liegt. Daher wird ein Zeitraum, in dem ein transienter Leckstrom fließt, wenn eine hohe Spannung angelegt wird, sowohl im Hochspannungs-N-Kanal-MOS, als auch im Hochspannungs-P-Kanal-MOS verkürzt, wodurch die Fehlertoleranz der Pegelumsetzerschaltung verbessert werden kann.
  • Figurenliste
    • 1 ist ein Diagramm, welches eine Halbleitervorrichtung gemäß Ausführungsform 1 der vorliegenden Erfindung veranschaulicht.
    • 2 ist ein Diagramm, welches einen Hochspannungs-N-Kanal-MOS in der Pegelumsetzerschaltung gemäß Ausführungsform 1 der vorliegenden Erfindung veranschaulicht.
    • 3 ist ein Diagramm, welches einen Hochspannungs-P-Kanal-MOS in der Pegelumsetzerschaltung gemäß Ausführungsform 1 der vorliegenden Erfindung veranschaulicht.
    • 4 ist eine Draufsicht, welche den high-side-Schaltungsbereich der Halbleitervorrichtung gemäß Ausführungsform 1 der vorliegenden Erfindung veranschaulicht.
    • 5 ist eine Querschnittsansicht des Hochspannungsisolierbereichs entlang I-II in 4.
    • 6 ist eine Querschnittsansicht des Hochspannungs-N-Kanal-MOS entlang III-IV in 4.
    • 7 ist eine Querschnittsansicht des Hochspannungs-P-Kanal-MOS entlang V-VI in 4.
    • 8 ist eine Draufsicht, welche einen high-side-Schaltungsbereich einer Halbleitervorrichtung gemäß dem Vergleichsbeispiel veranschaulicht.
    • 9 ist eine Querschnittsansicht eines Hochspannungsisolierbereichs entlang I-II in 8.
    • 10 ist eine Querschnittsansicht eines Hochspannungs-N-Kanal-MOS entlang III-IV in 8.
    • 11 ist eine Querschnittsansicht eines Hochspannungs-P-Kanal-MOS entlang V-VI in 8.
    • 12 ist eine Querschnittsansicht zum Erklären eines Verarmungsprozesses des Hochspannungs-N-Kanal-MOS gemäß dem Vergleichsbeispiel.
    • 13 ist eine Querschnittsansicht zum Erklären eines Verarmungsprozesses des Hochspannungs-N-Kanal-MOS gemäß dem Vergleichsbeispiel.
    • 14 ist eine Querschnittsansicht zum Erklären eines Verarmungsprozesses des Hochspannungs-P-Kanal-MOS gemäß dem Vergleichsbeispiel.
    • 15 ist eine Querschnittsansicht zum Erklären eines Verarmungsprozesses des Hochspannungs-P-Kanal-MOS gemäß dem Vergleichsbeispiel.
    • 16 ist eine Draufsicht, welche einen high-side-Schaltungsbereich einer Halbleitervorrichtung gemäß Ausführungsform 2 der vorliegenden Erfindung veranschaulicht.
    • 17 ist eine Querschnittsansicht eines Hochspannungsisolierbereichs entlang I-II in 16.
    • 18 ist eine Querschnittsansicht eines Hochspannungs-N-Kanal-MOS entlang III-IV in 16.
    • 19 ist eine Querschnittsansicht eines Hochspannungs-P-Kanal-MOS entlang V-VI in 16.
    • 20 ist eine Draufsicht, welche einen high-side-Schaltungsbereich einer Halbleitervorrichtung gemäß Ausführungsform 3 der vorliegenden Erfindung veranschaulicht.
    • 21 ist eine Querschnittsansicht eines Hochspannungsisolierbereichs entlang I-II in 20.
    • 22 ist eine Querschnittsansicht eines Hochspannungs-N-Kanal-MOS entlang III-IV in 20.
    • 23 ist eine Querschnittsansicht eines Hochspannungs-P-Kanal-MOS entlang V-VI in 20.
    • 24 ist eine Draufsicht, welche einen high-side-Schaltungsbereich einer Halbleitervorrichtung gemäß Ausführungsform 4 der vorliegenden Erfindung veranschaulicht.
    • 25 ist eine Querschnittsansicht eines Hochspannungsisolierbereichs entlang I-II in 24.
    • 26 ist eine Querschnittsansicht eines Hochspannungs-N-Kanal-MOS entlang III-IV in 24.
    • 27 ist eine Querschnittsansicht eines Hochspannungs-P-Kanal-MOS entlang V-VI in 24.
    • 28 ist eine Draufsicht, welche einen high-side-Schaltungsbereich einer Halbleitervorrichtung gemäß Ausführungsform 5 der vorliegenden Erfindung veranschaulicht.
    • 29 ist eine Querschnittsansicht eines Hochspannungsisolierbereichs entlang I-II in 28.
    • 30 ist eine Querschnittsansicht eines Hochspannungs-N-Kanal-MOS entlang III-IV in 28.
    • 31 ist eine Querschnittsansicht eines Hochspannungs-P-Kanal-MOS entlang V-VI in 28.
  • Beschreibung der Ausführungsformen
  • Eine Halbleitervorrichtung gemäß den Ausführungsformen der vorliegenden Erfindung wird mit Bezug zu den Figuren beschrieben. Dieselben Komponenten werden mittels derselben Bezugszeichen gekennzeichnet, und deren wiederholte Beschreibung kann ausgelassen sein.
  • Ausführungsform 1
  • 1 ist ein Diagramm, welches eine Halbleitervorrichtung gemäß Ausführungsform 1 der vorliegenden Erfindung veranschaulicht. Die Halbleitervorrichtung ist ein HVIC (Hochspannungs-IC) 3, der die Leistungs-Chips 1 und 2 in einem Halbbrückenaufbau ansteuert. Der HVIC 3 umfasst einen high-side-Schaltungsbereich 4, der den Leistungs-Chip 1 ansteuert, einen low-side-Schaltungsbereich 5, der den Leistungs-Chip 2 ansteuert, und eine Pegelumsetzerschaltung 6, die Signale zwischen dem low-side-Schaltungsbereich 5 und dem high-side-Schaltungsbereich 4 überträgt.
  • 2 ist ein Diagramm, welches einen Hochspannungs-N-Kanal-MOS in der Pegelumsetzerschaltung gemäß Ausführungsform 1 der vorliegenden Erfindung veranschaulicht. Die Signalübertragung vom low-side-Schaltungsbereich 5 zum high-side-Schaltungsbereich 4 wird mittels des Hochspannungs-N-Kanal-MOS 7 in der Pegelumsetzerschaltung 6 ausgeführt. 3 ist ein Diagramm, welches einen Hochspannungs-P-Kanal-MOS in der Pegelumsetzerschaltung gemäß Ausführungsform 1 der vorliegenden Erfindung veranschaulicht. Die Signalübertragung vom high-side-Schaltungsbereich 4 zum low-side-Schaltungsbereich 5 wird mittels des Hochspannungs-P-Kanal-MOS 8 in der Pegelumsetzerschaltung 6 ausgeführt.
  • 4 ist eine Draufsicht, welche den high-side-Schaltungsbereich der Halbleitervorrichtung gemäß Ausführungsform 1 der vorliegenden Erfindung veranschaulicht. Der Einfachheit halber ist nur ein Teil des Aufbaus gezeigt. Eine RESURF-Isolierstruktur umgibt den äußeren Randbereich des high-side-Schaltungsbereichs in einer Draufsicht, um den high-side-Schaltungsbereich und den low-side-Schaltungsbereich voneinander zu isolieren. Die RESURF-Isolierstruktur umfasst einen Hochspannungsisolierbereich, einen Hochspannungs-N-Kanal-MOS, und einen Hochspannungs-P-Kanal-MOS. Das Substratpotential wird als Referenzspannung des low-side-Schaltungsbereichs festgelegt, während der Hochspannungsisolierbereich den high-side-Schaltungsbereich vom Substratpotential isoliert, um über eine hohe Durchbruchspannung zu verfügen. Der Hochspannungs-N-Kanal-MOS und der Hochspannungs-P-Kanal-MOS haben dasselbe Durchbruchspannungsniveau wie das des Hochspannungsisolierbereichs. Ein spiralförmiger Polysiliziumbereich 9 umgibt den äußeren Randbereich des high-side-Schaltungsbereichs in der RESURF-Struktur.
  • 5 ist eine Querschnittsansicht des Hochspannungsisolierbereichs entlang I-II in 4. Eine P-Typ Epitaxieschicht (nicht gezeigt) ist auf einem P-Typ-Substrat 10 ausgebildet, und eine N-Typ-Diffusionsschicht 11a, die ein RESURF-Bereich ist, ist darauf ausgebildet. Eine P-Typ-Diffusionsschicht 12, welche das P-Typ-Substrat 10 erreicht, umgibt den high-side-Schaltungsbereich und die N-Typ-Diffusionsschicht 11a. Eine P-Typ-Diffusionsschicht 13a ist derart auf der inneren Seite eines Endes der P-Typ-Diffusionsschicht 12 ausgebildet, dass sie die P-Typ-Diffusionsschicht 12 teilweise überlappt. Eine N+-Typ vergrabene (engl. buried) Diffusionsschicht 14a ist derart auf einer inneren Seite eines Endes der P-Typ-Diffusionsschicht 13a ausgebildet, dass sie in Kontakt mit der unteren Fläche der P-Typ-Epitaxieschicht steht. Eine N+-Typ-Diffusionsschicht 15a ist auf der Oberfläche der N-Typ-Diffusionsschicht 11a in einem bestimmten Abstand von der P-Typ-Diffusionsschicht 12 ausgebildet. Eine P+-Typ-Diffusionsschicht 16a ist auf einem Oberflächenbereich der P-Typ-Diffusionsschicht 13a ausgebildet. Eine thermische Oxidschicht 17 ist auf einer oberen Fläche der N-Typ-Diffusionsschicht 11a zwischen der P-Typ-Diffusionsschicht 12 und der N+-Typ-Diffusionsschicht 15a ausgebildet. Die Polysiliziumbereiche 18a und 19a sind derart in einem bestimmten Abstand zueinander ausgebildet, dass jeweils ein innerer Endbereich und ein äußerer Endbereich der thermischen Oxidschicht 17 überdeckt sind. Eine isolierende Schicht 20 wird derart ausgebildet, dass sie die Oberflächen dieser Komponenten überdeckt.
  • Die Metallverdrahtungsschichten 21 und 22 werden auf der isolierenden Schicht 20 ausgebildet. Die Metallverdrahtungsschicht 21 ist durch ein Kontaktloch elektrisch mit der N+-Typ-Diffusionsschicht 15a und dem Polysiliziumbereich 18a verbunden. Die Metallverdrahtungsschicht 22 ist über ein Kontaktloch mit der P+-Typ-Diffusionsschicht 16a und dem Polysiliziumbereich 19a verbunden, welches sich durch die isolierende Schicht 20 erstreckt.
  • Der Polysiliziumbereich 9 ist innerhalb der isolierenden Schicht 20 ausgebildet. Ein Ende des Polysiliziumbereichs 9 ist elektrisch mit der Metallverdrahtungsschicht 22 verbunden, während das andere Ende elektrisch mit der Metallverdrahtungsschicht 21 verbunden ist. Die Störstellenkonzentration ist größer in der Reihenfolge der N+-Typ vergrabenen Diffusionsschicht 14a, der P-Typ-Diffusionsschicht 12, der N-Typ-Diffusionsschicht 11a, und dem P-Typ-Substrat 10. Die N-Typ-Diffusionsschicht 11a erfüllt die RESURF-Bedingungen.
  • 6 ist eine Querschnittsansicht des Hochspannungs-N-Kanal-MOS entlang III-IV in 4. Eine N-Typ-Diffusionsschicht 11b des Hochspannungs-N-Kanal-MOS ist von der N-Typ-Diffusionsschicht 11a des Hochspannungsisolierbereichs (die Isolierstruktur ist nicht gezeigt, siehe zum Beispiel PTL 2 und NPL 2) elektrisch isoliert. Eine N+-Typ vergrabene Diffusionsschicht 14b ist auch von der N+-Typ vergrabenen Diffusionsschicht 14a elektrisch isoliert. Eine P+-Typ-Diffusionsschicht 23 ist auf einem Oberflächenbereich der P-Typ-Diffusionsschicht 12 ausgebildet. Eine P-Typ-Diffusionsschicht 13b ist auf der Oberfläche der N-Typ-Diffusionsschicht 11b zwischen der P-Typ-Diffusionsschicht 12 und der thermischen Oxidschicht 17 ausgebildet. Eine N+-Typ-Diffusionsschicht 15b ist auf der Oberfläche der N-Typ-Diffusionsschicht 11b in einem bestimmten Abstand zur P-Typ-Diffusionsschicht 12 ausgebildet. Eine P+-Typ-Diffusionsschicht 16b und eine N+-Typ-Diffusionsschicht 24 sind auf Oberflächenbereichen der P-Typ-Diffusionsschicht 13b ausgebildet.
  • Die Polysiliziumbereiche 18b und 19b sind auf der thermischen Oxidschicht 17 derart in einem bestimmten Abstand zueinander ausgebildet, dass jeweils ein innerer Endbereich und ein äußerer Endbereich der thermischen Oxidschicht 17 überdeckt wird. Der Polysiliziumbereich 19b erstreckt sich darüber hinaus über die P-Typ Diffusionsschicht 13b über eine Gate-Oxidschicht. Der Polysiliziumbereich 9 ist auf der thermischen Oxidschicht 17 zwischen den Polysiliziumbereichen 18b und 19b ausgebildet.
  • Die Metallverdrahtungsschichten 25, 26, 27, und 28 sind auf der isolierenden Schicht 20 ausgebildet. Die Metallverdrahtungsschicht 25 ist durch ein Kontaktloch elektrisch mit der N+-Typ-Diffusionsschicht 15b und dem Polysiliziumbereich 18b verbunden. Die Metallverdrahtungsschicht 26 ist durch ein Kontaktloch elektrisch mit dem Polysiliziumbereich 19b verbunden. Die Metallverdrahtungsschicht 27 ist durch ein Kontaktloch elektrisch mit der P+-Typ-Diffusionsschicht 16b und der N+-Typ-Diffusionsschicht 24 verbunden. Die Metallverdrahtungsschicht 28 ist über ein Kontaktloch elektrisch mit der P+-Typ-Diffusionsschicht 23 verbunden, welches sich durch eine isolierende Schicht 20 erstreckt. Die Metallverdrahtungsschicht 28 ist auch mit der Metallverdrahtungsschicht 22 elektrisch verbunden.
  • 7 ist eine Querschnittsansicht des Hochspannungs-P-Kanal-MOS entlang V-VI in 4. Eine N-Typ-Diffusionsschicht 11c des Hochspannungs-P-Kanal-MOS ist elektrisch von der N-Typ-Diffusionsschicht 11a des Hochspannungsisolierbereichs isoliert. Eine N+-Typ vergrabene Diffusionsschicht 14c ist ebenfalls elektrisch isoliert von der N+-Typ vergrabenen Diffusionsschicht 14a. Eine P-Typ-Diffusionsschicht 13c ist auf der Oberfläche der N-Typ-Diffusionsschicht 11c zwischen der P-Typ-Diffusionsschicht 12 und der thermischen Oxidschicht 17 ausgebildet. Eine P+-Typ-Diffusionsschicht 16c ist auf einem Oberflächenbereich der P-Typ-Diffusionsschicht 13c ausgebildet. Eine P-Typ-Diffusionsschicht 29 ist derart auf einer Oberfläche der N-Typ-Diffusionsschicht 11c ausgebildet, dass sie in Kontakt mit der unteren Fläche der thermischen Oxidschicht 17 steht. Eine P+-Typ-Diffusionsschicht 30 ist auf der Oberfläche der N-Typ-Diffusionsschicht 11c in einem bestimmten Abstand zur P-Typ-Diffusionsschicht 29 ausgebildet. Eine N+-Typ-Diffusionsschicht 15c ist auf einer Seite der P-Typ-Diffusionsschicht 30 ausgebildet, die der P-Typ-Diffusionsschicht 29 gegenüberliegt.
  • Die Polysiliziumbereiche 18c und 19c sind derart in einem bestimmten Abstand zueinander ausgebildet, dass sie jeweils einen inneren Endbereich und einen äußeren Endbereich der thermischen Oxidschicht 17 überdecken. Der Polysiliziumbereich 18c ist auf der N-Typ-Diffusionsschicht 11c zwischen der P-Typ-Diffusionsschicht 29 und der P-Typ-Diffusionsschicht 30 über eine Gate-Oxidschicht ausgebildet. Die Metallverdrahtungsschichten 31, 32, und 33 sind auf der isolierenden Schicht 20 ausgebildet. Die Metallverdrahtungsschicht 31 ist elektrisch mit der P+-Typ-Diffusionsschicht 30 und der N+-Typ-Diffusionsschicht 15c durch ein Kontaktloch verbunden. Die Metallverdrahtungsschicht 32 ist elektrisch mit dem Polysiliziumbereich 18c durch ein Kontaktloch verbunden. Die Metallverdrahtungsschicht 33 ist elektrisch mit der P+-Typ-Diffusionsschicht 16c und dem Polysiliziumbereich 19c über ein Kontaktloch verbunden, welches sich durch die isolierende Schicht 20 erstreckt.
  • Hier sind die Polysiliziumbereiche 9, 18a, und 19a des Hochspannungsisolierbereichs die Polysiliziumbereiche 9, 18b, und 19b des Hochspannungs-N-Kanal-MOS, und die Polysiliziumbereiche 9, 18c, und 19c des Hochspannungs-P-Kanal-MOS sind die Feldplatten.
  • Die Länge Ln des Polysiliziumbereichs 19b auf der thermischen Oxidschicht 17 des Hochspannungs-N-Kanal-MOS, d. h. die Feldplatte, welche dem low-side-Schaltungsbereich am nächsten liegt, die Länge Li des Polysiliziumbereichs 19a auf der thermischen Oxidschicht 17 des Hochspannungsisolierbereichs, und die Länge Lp des Polysiliziumbereichs 19c auf der thermischen Oxidschicht 17 des Hochspannungs-P-Kanal-MOS, erfüllen das durch die Formel 1 unten ausgedrückte Verhältnis. Ln = Li > Lp
    Figure DE112016007213T5_0001
    Daher ist das innere Ende des Polysiliziumbereichs 19c, welcher die Feldplatte des Hochspannungs-P-Kanal-MOS ist, die sich am nächsten am low-side-Schaltungsbereich befindet, näher am low-side-Schaltungsbereich angeordnet, als das innere Ende des Polysiliziumbereichs 19b, welcher die Feldplatte des Hochspannungs-N-Kanal-MOS ist, die sich am nächsten am low-side-Schaltungsbereich befindet.
  • Die Mehrzahl von Polysiliziumbereichen 9 im Hochspannungs-P-Kanal-MOS ist in größeren Abständen zueinander angeordnet, als jene der Mehrzahl von Polysiliziumbereichen 9 im Hochspannungs-N-Kanal-MOS und im Hochspannungsisolierbereich. Die Abstände der Mehrzahl von Polysiliziumbereichen 9 im Hochspannungs-P-Kanal-MOS müssen nicht gleichförmig sein.
  • Als Nächstes werden die vorteilhaften Auswirkungen dieser Ausführungsform im Vergleich mit einem Vergleichsbeispiel erklärt. 8 ist eine Draufsicht, welche einen high-side-Schaltungsbereich einer Halbleitervorrichtung gemäß dem Vergleichsbeispiel veranschaulicht. 9 ist eine Querschnittsansicht eines Hochspannungsisolierbereichs entlang I-II in 8. 10 ist eine Querschnittsansicht eines Hochspannungs-N-Kanal-MOS entlang III-IV in 8. 11 ist eine Querschnittsansicht eines Hochspannungs-P-Kanal-MOS entlang V-VI in 8. Im Vergleichsbeispiel besitzen der Hochspannungsisolierbereich, der Hochspannungs-N-Kanal-MOS, und der Hochspannungs-P-Kanal-MOS alle dieselbe Feldplattenstruktur (Ln = Li = Lp).
  • Der Hochspannungs-N-Kanal-MOS hält die hohe Durchbruchspannung durch eine vollständige Verarmung der N-Typ-Diffusionsschicht 11b aufrecht. Der Hochspannungs-P-Kanal-MOS hält die hohe Durchbruchspannung durch eine vollständige Verarmung der P-Typ-Diffusionsschicht 29 auf der Oberfläche aufrecht, zusätzlich zur N-Typ-Diffusionsschicht 11c. Daher fließt sowohl im Hochspannungs-N-Kanal-MOS, als auch im Hochspannungs-P-Kanal-MOS ein transienter Leckstrom in einem Zeitraum, in dem sich die Verarmungsschicht innerhalb des Hochspannungsisolierbereichs ausbreitet, ausgehend von einem Zeitpunkt, an dem eine Hochspannung angelegt wird, bis die vollständige Verarmung erreicht ist. Eine verlängerte Dauer dieses transienten Leckstromflusses könnte eine Fehlfunktion der Pegelumsetzerschaltung 6 hervorrufen.
  • 12 und 13 sind Querschnittsansichten zum Erklären eines Verarmungsprozesses des Hochspannungs-N-Kanal-MOS gemäß dem Vergleichsbeispiel. Bezugnehmend auf 13 ist der am nächsten am low-side-Schaltungsbereich liegende Polysiliziumbereich 19b, welcher die Feldplatte ist, länger als der in 12, wobei sich dieser Niedrigspannungs-Polysiliziumbereich 19b mehr in Richtung des high-side-Schaltungsbereichs erstreckt. Dadurch wird die Beweglichkeit der Elektronen 34 in der N-Typ-Diffusionsschicht 11b in Richtung der high-side erhöht, wenn eine hohe Spannung und eine niedrige Spannung jeweils an die Metallverdrahtungsschicht 25 und die Metallverdrahtungsschichten 26, 27 und 28 angelegt werden. Eine Verarmung wird somit beschleunigt, wodurch die Dauer des transienten Leckstromflusses verkürzt wird.
  • 14 und 15 sind Querschnittsansichten zum Erklären eines Verarmungsprozesses des Hochspannungs-P-Kanal-MOS gemäß dem Vergleichsbeispiel. Bezugnehmend auf 15 ist der am nächsten am low-side-Schaltungsbereich liegende Polysiliziumbereich 19c, welcher die Feldplatte ist, länger als der in 14, wobei sich dieser Niedrigspannungs-Polysiliziumbereich 19c mehr in Richtung des high-side-Schaltungsbereichs erstreckt. Dadurch werden die Löcher 35 in der P-Typ-Diffusionsschicht 29 unterhalb des Polysiliziumbereichs 19c angezogen, wenn eine hohe Spannung und eine niedrige Spannung jeweils an die Metallverdrahtungsschichten 31 und 32, und die Metallverdrahtungsschichten 28 und 33 angelegt werden. Eine Verarmung der P-Typ-Diffusionsschicht 29 wird somit gehemmt, wodurch die Dauer des transienten Leckstromflusses verlängert wird.
  • Gemäß dieser Ausführungsform ist der Polysiliziumbereich 19b, welcher die Feldplatte ist, die sich am nächsten am low-side-Schaltungsbereich im Hochspannungs-N-Kanal-MOS befindet, im Gegensatz dazu lang und erstreckt sich nach außen in Richtung des high-side-Schaltungsbereichs, so dass die Verarmung der N-Typ-Diffusionsschicht 11b beschleunigt wird. Andererseits ist der Polysiliziumbereich 19c, welcher die Feldplatte ist, die sich am nächsten am low-side-Schaltungsbereich im Hochspannungs-P-Kanal-MOS befindet, kurz und dessen inneres Ende ist näher am low-side-Schaltungsbereich angeordnet, als das des Hochspannungs-N-Kanal-MOS, so dass die Verarmung der P-Typ-Diffusionsschicht 29 beschleunigt wird. Daher wird der Zeitraum, in dem ein transienter Leckstrom fließt, wenn eine Hochspannung angelegt wird, sowohl im Hochspannungs-N-Kanal-MOS, als auch im Hochspannungs-P-Kanal-MOS verkürzt, wodurch die Fehlertoleranz der Pegelumsetzerschaltung 6 verbessert werden kann.
  • Ausführungsform 2
  • 16 ist eine Draufsicht, welche einen high-side-Schaltungsbereich einer Halbleitervorrichtung gemäß Ausführungsform 2 der vorliegenden Erfindung veranschaulicht. 17 ist eine Querschnittsansicht eines Hochspannungsisolierbereichs entlang I-II in 16. 18 ist eine Querschnittsansicht eines Hochspannungs-N-Kanal-MOS entlang III-IV in 16. 19 ist eine Querschnittsansicht eines Hochspannungs-P-Kanal-MOS entlang V-VI in 16.
  • In dieser Ausführungsform ist die Mehrzahl von Polysiliziumbereichen 9 im Hochspannungs-P-Kanal-MOS und im Hochspannungsisolierbereich in größeren Abständen zueinander angeordnet, als jene der Mehrzahl von Polysiliziumbereichen 9 im Hochspannungs-N-Kanal-MOS. Die Länge Ln des Polysiliziumbereichs 19b auf der thermischen Oxidschicht 17 des Hochspannungs-N-Kanal-MOS, die Länge Li des Polysiliziumbereichs 19a auf der thermischen Oxidschicht 17 des Hochspannungsisolierbereichs, und die Länge Lp des Polysiliziumbereichs 19c auf der thermischen Oxidschicht 17 des Hochspannungs-P-Kanal-MOS, erfüllen das Verhältnis der unten ausgedrückten Formel 2. Ln > Li = Lp
    Figure DE112016007213T5_0002
  • Auch im Aufbau dieser Ausführungsform ist das innere Ende des Polysiliziumbereichs 19c, welcher die Feldplatte des Hochspannungs-P-Kanal-MOS ist, die sich am nächsten am low-side-Schaltungsbereich befindet, näher am low-side-Schaltungsbereich angeordnet, als das innere Ende des Polysiliziumbereichs 19b, welcher die Feldplatte des Hochspannungs-N-Kanal-MOS ist, die sich am nächsten am low-side-Schaltungsbereich befindet. Dadurch können dieselben Auswirkungen erzielt werden, wie jene der Ausführungsform 1.
  • Ausführungsform 3
  • 20 ist eine Draufsicht, welche einen high-side-Schaltungsbereich einer Halbleitervorrichtung gemäß Ausführungsform 3 der vorliegenden Erfindung veranschaulicht. 21 ist eine Querschnittsansicht eines Hochspannungsisolierbereichs entlang I-II in 20. 22 ist eine Querschnittsansicht eines Hochspannungs-N-Kanal-MOS entlang III-IV in 20. 23 ist eine Querschnittsansicht eines Hochspannungs-P-Kanal-MOS entlang V-VI in 20.
  • In dieser Ausführungsform sind Abstände von Teilen des spiralförmigen Polysiliziumbereichs 9 im Hochspannungsisolierbereich, im Hochspannungs-N-Kanal-MOS, und im Hochspannungs-P-Kanal-MOS identisch. Die Mehrzahl von Polysiliziumbereichen 9 im Hochspannungs-P-Kanal-MOS ist dichter am low-side-Schaltungsbereich angeordnet, als die Mehrzahl von Polysiliziumbereichen 9 im Hochspannungs-N-Kanal-MOS.
  • Auch im Aufbau dieser Ausführungsform ist das innere Ende des Polysiliziumbereichs 19c, welcher die Feldplatte des Hochspannungs-P-Kanal-MOS ist, die sich am nächsten am low-side-Schaltungsbereich befindet, näher am low-side-Schaltungsbereich angeordnet, als das innere Ende des Polysiliziumbereichs 19b, welcher die Feldplatte des Hochspannungs-N-Kanal-MOS ist, die sich am nächsten am low-side-Schaltungsbereich befindet. Dadurch können dieselben Auswirkungen erzielt werden, wie jene der Ausführungsform 1. Da darüber hinaus keine Notwendigkeit besteht, die Abstände zwischen der Mehrzahl von Polysiliziumbereichen 9 des Hochspannungs-P-Kanal-MOS zu erhöhen, kann eine Verschlechterung der Stabilität der Durchbruchspannung minimiert werden.
  • Ausführungsform 4
  • 24 ist eine Draufsicht, welche einen high-side-Schaltungsbereich einer Halbleitervorrichtung gemäß Ausführungsform 4 der vorliegenden Erfindung veranschaulicht. 25 ist eine Querschnittsansicht eines Hochspannungsisolierbereichs entlang I-II in 24. 26 ist eine Querschnittsansicht eines Hochspannungs-N-Kanal-MOS entlang III-IV in 24. 27 ist eine Querschnittsansicht eines Hochspannungs-P-Kanal-MOS entlang V-VI in 24.
  • Ähnlich wie in Ausführungsform 1 ist in dieser Ausführungsform der Polysiliziumbereich 19c, welcher die Feldplatte ist, die am nächsten am low-side-Schaltungsbereich im Hochspannungs-P-Kanal-MOS liegt, kürzer, als der Polysiliziumbereich 19b, welcher die Feldplatte ist, die am nächsten am low-side-Schaltungsbereich im Hochspannungs-N-Kanal-MOS liegt. Der Polysiliziumbereich 19c auf der thermischen Oxidschicht 17 des Hochspannungs-P-Kanal-MOS wird parallel in Richtung des Polysiliziumbereichs 18c verschoben, so dass der Abstand zwischen diesen dem Abstand zwischen den Polysiliziumbereichen 18a und 19a, und dem Abstand zwischen den Polysiliziumbereichen 18b und 19 entspricht. Und zwar ist der Abstand zwischen der Feldplatte, welche sich am nächsten am low-side-Schaltungsbereich befindet und der Feldplatte, welche sich am nächsten am high-side-Schaltungsbereich befindet, für den Hochspannungsisolierbereich, den Hochspannungs-N-Kanal-MOS, und den Hochspannungs-P-Kanal-MOS identisch. Die P-Typ-Diffusionsschicht 12, die P+-Typ-Diffusionsschicht 23, die P+-Typ-Diffusionsschicht 16c, die P-Typ-Diffusionsschicht 13c, und die Metallverdrahtungsschicht 33 werden ebenfalls parallel in Richtung des Polysiliziumbereichs 18c um dieselbe Länge verschoben, wie der Polysiliziumbereich 19c. Die Länge der P-Typ-Diffusionsschicht 29 und der thermischen Oxidschicht 17 wird durch die Länge der Bewegung des Polysiliziumbereichs 19c reduziert.
  • Daher wird der Zeitraum, in dem ein transienter Leckstrom fließt, wenn eine Hochspannung angelegt wird, sowohl im Hochspannungs-N-Kanal-MOS, als auch im Hochspannungs-P-Kanal-MOS verkürzt, wodurch die Fehlertoleranz der Pegelumsetzerschaltung 6 verbessert werden kann.
  • Da der Abstand zwischen der Feldplatte, die sich am nächsten am low-side-Schaltungsbereich befindet und der Feldplatte, die sich am nächsten am high-side-Schaltungsbereich befindet, darüber hinaus im Hochspannungsisolierbereich, im Hochspannungs-N-Kanal-MOS, und im Hochspannungs-P-Kanal-MOS derselbe ist, kann der spiralförmige Polysiliziumbereich 9 unverändert an derselben Position angeordnet werden. Daher kann der spiralförmige Polysiliziumbereich 9 ausschließlich aus geraden Linien und kreisförmigen Bogenmustern ausgebildet werden, so dass sich der Layout-Entwurf einfach gestaltet. Auch kann der Platz für den low-side-Bereich des Hochspannungs-P-Kanal-MOS eingespart werden.
  • Ausführungsform 5
  • 28 ist eine Draufsicht, welche einen high-side-Schaltungsbereich einer Halbleitervorrichtung gemäß Ausführungsform 5 der vorliegenden Erfindung veranschaulicht. 29 ist eine Querschnittsansicht eines Hochspannungsisolierbereichs entlang I-II in 28. 30 ist eine Querschnittsansicht eines Hochspannungs-N-Kanal-MOS entlang III-IV in 28. 31 ist eine Querschnittsansicht eines Hochspannungs-P-Kanal-MOS entlang V-VI in 28.
  • In dieser Ausführungsform werden ein Polysiliziumbereich 36 und eine Metallverdrahtungsschicht 37, welche kapazitiv miteinander gekoppelt sind, auf einer thermischen Oxidschicht 17 anstelle des spiralförmigen Polysiliziumbereichs 9 in Ausführungsform 1 ausgebildet. In diesem Fall können ebenfalls dieselben Auswirkungen wie jene in Ausführungsform 1 erzielt werden.
  • Der Polysiliziumbereich 36 besteht aus derselben Schicht, wie die Polysiliziumbereiche 18a, 18b, 18c, 19a, 19b, und 19c, während die Metallverdrahtungsschicht 37 aus derselben Schicht besteht, wie die Metallverdrahtungsschichten 21 22, 25, 26, 27, 28, 31, 32, und 33, so dass sie jeweils gleichzeitig ausgebildet werden können. Daher kann im Vergleich zu Ausführungsform 1 der Schritt zum Ausbilden des Polysiliziumbereichs 9 ausgelassen werden.
  • Das P-Typ-Substrat 10 und die Halbleiterschicht darauf sind nicht auf solche aus Silizium beschränkt, sondern können stattdessen aus einem Halbleiter mit einer breiten Bandlücke ausgebildet werden, dessen Bandlücke größer ist, als die von Silizium. Der Halbleiter mit einer breiten Bandlücke ist zum Beispiel ein Siliziumcarbid, ein Gallium-Nitrid-basiertes Material, oder Diamant. Eine aus einem solchen Halbleiter mit einer breiten Bandlücke ausgebildete Leistungshalbleitervorrichtung verfügt über eine hohe Spannungsfestigkeit und eine hohe zulässige Stromdichte und kann daher miniaturisiert werden. Die Verwendung einer solchen miniaturisierten Halbleitervorrichtung ermöglicht die Miniaturisierung und Hochintegration des Halbleitermoduls, in welches die Halbleitervorrichtung integriert ist. Da die Halbleitervorrichtung darüber hinaus über eine hohe Hitzebeständigkeit verfügt, kann eine Kühlrippe eines Kühlkörpers miniaturisiert werden und ein wassergekühlter Teil kann luftgekühlt werden, was zu einer weiteren Miniaturisierung des Halbleitermoduls führt. Da die Halbleitervorrichtung zusätzlich über einen geringen Leistungsverlust und eine hohe Effizienz verfügt, kann ein Hocheffizienz-Halbleitermodul erzielt werden.
  • Bezugszeichenliste
  • 4 high-side-Schaltungsbereich; 5 low-side-Schaltungsbereich; 7 Hochspannungs-N-Kanal-MOS; 8 Hochspannungs-P-Kanal-MOS; 9, 18a, 18b, 18c, 19a, 19b, 19c, 36 Polysiliziumbereich; 17 thermische Oxidschicht; 37 Metallverdrahtungsschicht
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 4292642 [0003]
    • JP 3917211 [0003]

Claims (5)

  1. Halbleitervorrichtung umfassend: • einen high-side-Schaltungsbereich; • einen low-side-Schaltungsbereich; und • eine RESURF-Isolierstruktur umfassend einen äußeren Randbereich des high-side-Schaltungsbereichs, um den high-side-Schaltungsbereich und den low-side-Schaltungsbereich voneinander zu isolieren, • wobei die RESURF-Isolationsstruktur einen Hochspannungsisolierbereich, einen Hochspannungs-N-Kanal-MOS, und einen Hochspannungs-P-Kanal-MOS umfasst, • der Hochspannungsisolierbereich, der Hochspannungs-N-Kanal-MOS, und der Hochspannungs-P-Kanal-MOS eine thermische Oxidschicht umfassen, und eine Mehrzahl von Feldplatten, welche auf der thermischen Oxidschicht vorgesehen sind, • ein inneres Ende der Feldplatte des Hochspannungs-P-Kanal-MOS, welcher dem low-side-Schaltungsbereich am nächsten liegt, näher am low-side-Schaltungsbereich angeordnet ist, als ein inneres Ende der Feldplatte des Hochspannungs-N-Kanal-MOS, welcher dem low-side-Schaltungsbereich am nächsten liegt.
  2. Halbleitervorrichtung nach Anspruch 1, wobei • die Mehrzahl von Feldplatten über einen spiralförmigen Polysiliziumbereich verfügt, welcher auf der thermischen Oxidschicht vorgesehen ist, und • Teile des spiralförmigen Polysiliziumbereichs im Hochspannungs-P-Kanal-MOS in größeren Abständen zueinander angeordnet sind, als jene von Teilen des spiralförmigen Polysiliziumbereichs im Hochspannungs-N-Kanal-MOS.
  3. Halbleitervorrichtung nach Anspruch 1, wobei • die Mehrzahl von Feldplatten über einen spiralförmigen Polysiliziumbereich verfügt, welcher auf der thermischen Oxidschicht vorgesehen ist, • Abstände von Teilen des spiralförmigen Polysiliziumbereichs im Hochspannungs-N-Kanal-MOS und im Hochspannungs-P-Kanal-MOS identisch sind, und • der spiralförmige Polysiliziumbereich im Hochspannungs-P-Kanal-MOS näher am low-side-Schaltungsbereich liegt, als der spiralförmige Polysiliziumbereich im Hochspannungs-N-Kanal-MOS.
  4. Halbleitervorrichtung nach Anspruch 1, wobei die Mehrzahl von Feldplatten einen Polysiliziumbereich und eine Metallverdrahtungsschicht umfasst, welche auf der thermischen Oxidschicht vorgesehen und kapazitiv miteinander gekoppelt sind.
  5. Halbleitervorrichtung umfassend: • einen high-side-Schaltungsbereich; • einen low-side-Schaltungsbereich; und • eine RESURF-Isolierstruktur umfassend einen äußeren Randbereich des high-side-Schaltungsbereichs, um den high-side-Schaltungsbereich und den low-side-Schaltungsbereich voneinander zu isolieren, • wobei die RESURF-Isolationsstruktur einen Hochspannungsisolierbereich, einen Hochspannungs-N-Kanal-MOS, und einen Hochspannungs-P-Kanal-MOS umfasst, • der Hochspannungsisolierbereich, der Hochspannungs-N-Kanal-MOS, und der Hochspannungs-P-Kanal-MOS eine thermische Oxidschicht umfassen, und eine Mehrzahl von Feldplatten einen spiralförmigen Polysiliziumbereich umfasst, welcher auf der thermischen Oxidschicht vorgesehen ist, • die Feldplatte, welche dem low-side-Schaltungsbereich im Hochspannungs-P-Kanal-MOS am nächsten liegt, kürzer ist, als die Feldplatte, welche dem low-side-Schaltungsbereich im Hochspannungs-N-Kanal-MOS am nächsten liegt, und • ein Abstand zwischen der Feldplatte, welche dem low-side-Schaltungsbereich am nächsten liegt und der Feldplatte, welche dem high-side-Schaltungsbereich am nächsten liegt, identisch ist für den Hochspannungsisolierbereich, den Hochspannungs-N-Kanal-MOS, und den Hochspannungs-P-Kanal-MOS.
DE112016007213.9T 2016-09-13 2016-09-13 Halbleitervorrichtung Active DE112016007213B4 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2016/076978 WO2018051412A1 (ja) 2016-09-13 2016-09-13 半導体装置

Publications (2)

Publication Number Publication Date
DE112016007213T5 true DE112016007213T5 (de) 2019-06-06
DE112016007213B4 DE112016007213B4 (de) 2022-05-25

Family

ID=61620007

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112016007213.9T Active DE112016007213B4 (de) 2016-09-13 2016-09-13 Halbleitervorrichtung

Country Status (5)

Country Link
US (1) US11063116B2 (de)
JP (1) JP6590076B2 (de)
CN (1) CN109690770B (de)
DE (1) DE112016007213B4 (de)
WO (1) WO2018051412A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11552166B2 (en) 2020-01-17 2023-01-10 Mitsubishi Electric Corporation Semiconductor device comprising resurf isolation structure surrounding an outer periphery of a high side circuit region and isolating the high side circuit region from a low side circuit region

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7407590B2 (ja) * 2019-12-25 2024-01-04 三菱電機株式会社 半導体装置および集積回路
JP7388317B2 (ja) 2020-08-27 2023-11-29 三菱電機株式会社 駆動回路およびインバータ装置
JP2023108349A (ja) 2022-01-25 2023-08-04 サンケン電気株式会社 半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4292642A (en) 1978-01-18 1981-09-29 U.S. Philips Corporation Semiconductor device
JP3917211B2 (ja) 1996-04-15 2007-05-23 三菱電機株式会社 半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4547790B2 (ja) * 2000-10-05 2010-09-22 富士電機システムズ株式会社 半導体装置
JP4667756B2 (ja) 2004-03-03 2011-04-13 三菱電機株式会社 半導体装置
WO2013069408A1 (ja) * 2011-11-11 2013-05-16 富士電機株式会社 半導体装置
KR20140006156A (ko) * 2012-06-26 2014-01-16 페어차일드코리아반도체 주식회사 전력 반도체 소자
JP6134219B2 (ja) * 2013-07-08 2017-05-24 ルネサスエレクトロニクス株式会社 半導体装置
JP6277785B2 (ja) * 2014-03-07 2018-02-14 富士電機株式会社 半導体装置
JP6320875B2 (ja) * 2014-08-25 2018-05-09 ルネサスエレクトロニクス株式会社 半導体装置、電力制御装置および電子システム
JP6492903B2 (ja) * 2015-04-08 2019-04-03 富士電機株式会社 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4292642A (en) 1978-01-18 1981-09-29 U.S. Philips Corporation Semiconductor device
JP3917211B2 (ja) 1996-04-15 2007-05-23 三菱電機株式会社 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11552166B2 (en) 2020-01-17 2023-01-10 Mitsubishi Electric Corporation Semiconductor device comprising resurf isolation structure surrounding an outer periphery of a high side circuit region and isolating the high side circuit region from a low side circuit region

Also Published As

Publication number Publication date
WO2018051412A1 (ja) 2018-03-22
CN109690770B (zh) 2023-04-04
DE112016007213B4 (de) 2022-05-25
CN109690770A (zh) 2019-04-26
JP6590076B2 (ja) 2019-10-16
US20200203474A1 (en) 2020-06-25
US11063116B2 (en) 2021-07-13
JPWO2018051412A1 (ja) 2019-02-28

Similar Documents

Publication Publication Date Title
DE102009037487B4 (de) Halbleitervorrichtung
DE69118242T2 (de) Halbleiteranordnung mit einem Hochspannungs-MOS-Transistor mit einem abgeschirmten Überkreuzungspfad für einen Hochspannungsverbindungsbus
DE102004052678B3 (de) Leistungs- Trenchtransistor
DE102014111360B4 (de) Halbleiterbauelement und elektronische schaltung zum schalten von hohen spannungen
DE102011081589B4 (de) Depletion-transistor und integrierte schaltung mit depletion-transistor
DE102010011258A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE112014006030B4 (de) Herstellungsverfahren einer Halbleitereinrichtung des isolierten Gatetyps und Halbleitereinrichtung des isolierten Gatetyps
DE102015103017A1 (de) Gruppe III-nitrid-basierter Transistor vom Anreichungstyp
DE112016007213B4 (de) Halbleitervorrichtung
DE112018000209B4 (de) Grabenleistungstransistor
DE102014114836B4 (de) Halbleitervorrichtung
DE112013000782T5 (de) Halbleiteranordnung mit aktiver Driftzone
DE102013218959A1 (de) Transistorbauelement mit Feldelektrode
DE102015104988A1 (de) Halbleitervorrichtung mit Gate-Finnen
DE112015001353T5 (de) Halbleitervorrichtung
DE112016007257T5 (de) Siliziumcarbid-Halbleitervorrichtung
DE102017118121B4 (de) Halbleiterbauelement und Herstellungsverfahren dafür
DE102018118875A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102017115536B4 (de) Ladungskompensationshalbleiterbauelement und Herstellungsverfahren dafür
DE10252609B4 (de) Abschluß für ein Halbleiterbauteil mit MOS-Gatesteuerung mit Schutzringen
DE102020123254A1 (de) Halbleitervorrichtung
DE102017130223B4 (de) Halbleitervorrichtung mit elektrisch parallel geschalteten planaren Feldeffekttransistorzellen und zugehöriger DC-DC-Wandler
DE112020000717T5 (de) Halbleiterbauelement
DE102008028452A1 (de) Leistungstransistor für hohe Spannungen in SOI-Technologie
DE112014006158T5 (de) Leistungshalbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0027080000

Ipc: H01L0027092000

R084 Declaration of willingness to licence
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final