DE112016001160T5 - Kompaktes ReRAM-basiertes FPGA - Google Patents

Kompaktes ReRAM-basiertes FPGA Download PDF

Info

Publication number
DE112016001160T5
DE112016001160T5 DE112016001160.1T DE112016001160T DE112016001160T5 DE 112016001160 T5 DE112016001160 T5 DE 112016001160T5 DE 112016001160 T DE112016001160 T DE 112016001160T DE 112016001160 T5 DE112016001160 T5 DE 112016001160T5
Authority
DE
Germany
Prior art keywords
programming
push
transistors
pull type
reram
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112016001160.1T
Other languages
English (en)
Other versions
DE112016001160B4 (de
Inventor
John L. McCollum
Fethi Dhaoui
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microsemi SoC Corp
Original Assignee
Microsemi SoC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Microsemi SoC Corp filed Critical Microsemi SoC Corp
Publication of DE112016001160T5 publication Critical patent/DE112016001160T5/de
Application granted granted Critical
Publication of DE112016001160B4 publication Critical patent/DE112016001160B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H10B63/34—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors of the vertical channel field-effect transistor type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17748—Structural details of configuration resources
    • H03K19/1776—Structural details of configuration resources for memories
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/74—Array wherein each memory cell has more than one access device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/78—Array wherein the memory cells of a group share an access device, all the memory cells of the group having a common electrode and the access device being not part of a word line or a bit line driver
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/82—Array having, for accessing a cell, a word line, a bit line and a plate or source line receiving different potentials

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

Eine Schaltung mit resistiver Direktzugriffsspeicherzelle vom Push-Pull-Typ umfasst einen Ausgangsknoten, eine Wortleitung und erste und zweite Bitleitungen. Eine erste Vorrichtung eines resistiven Direktzugriffsspeichers ist zwischen die erste Bitleitung und den Ausgangsknoten geschaltet, und eine zweite Vorrichtung eines resistiven Direktzugriffsspeichers ist zwischen den Ausgangsknoten und die zweite Bitleitung geschaltet. Ein erster Programmiertransistor weist ein mit der Wortleitung verbundenes Gate, einen mit dem Ausgangsknoten verbundenen Drain und eine Source auf. Ein zweiter Programmiertransistor weist ein mit der Wortleitung verbundenes Gate, einen mit der Source des ersten Programmiertransistors verbundenen Drain und eine Source auf. Die ersten und zweiten Programmiertransistoren haben den gleichen Abstand, die gleiche Kanallänge und die gleiche Dicke eines Gatedielektrikums, wobei die Dicke eines Gatedielektrikums gewählt wird, um Programmier- und Löschpotentialen Stand zu halten, auf die man während eines Betriebs der Schaltung mit einer ReRAM-Zelle vom Push-Pull-Typ trifft.

Description

  • QUERVERWEIS AUF VERWANDTE ANMELDUNGEN
  • Diese internationale Anmeldung beansprucht die Priorität der am 29. Januar 2016 eingereichten US-Patentanmeldung Nr. 15/010,222 mit dem Titel "Compact Re-RAM Based FPGA", welche den Nutzen der am 12. März 2015 eingereichten vorläufigen US-Patentanmeldung Nr. 62/132,333 mit dem Titel "Compact ReRAM Based FPGA", beansprucht, deren Inhalte in ihrer Gesamtheit durch Verweis in dieser Offenbarung einbezogen sind.
  • HINTERGRUND
  • Resistive Direktzugriffsspeicher-(ReRAM-)Zellen vom Gegentakt- bzw. Push-Pull-Typ wie etwa diejenigen, die in dem US-Patent Nr. 8,415,650 offenbart sind, sind für die Verwendung in einem Konfigurationsspeicher für konfigurierbare logische integrierte Schaltungen wie etwa feldprogrammierbare Gate-Arrays (FPGAs) interessant.
  • Wenn Schaltungen unter Verwendung von Deep-Sub-Micron-Transistoren (14 nM und darüber hinaus) entworfen werden, zwingt irgendeine Änderung im Transistorabstand Designer dazu, ein großes Übergangsgebiet zu nutzen, um eine fotolithografische Herstellung des Musters bzw. der Struktur zu ermöglichen. Dieses Übergangsgebiet kann von 0,2 µm bis 1 µm oder mehr reichen und kann ein signifikanter Nachteil beim Entwerfen einer konfigurierbaren logischen integrierten Schaltung sein, die Schaltungen mit ReRAM-Konfigurationsspeicherzellen vom Push-Pull-Typ verwendet und die ein kompaktes effizientes Layout aufweist.
  • Ein FPGA erfordert, dass eine Logik, Routing-Schalter und programmierbare Transistoren vermischt werden. Um das Übergangsgebiet zu eliminieren, das wegen Anforderungen einer fotolithografischen Bearbeitung benötigt wird, müssen all die oben aufgelisteten Vorrichtungen den gleichen Abstand einschließlich eines Kanallängenabstands aufweisen. Normalerweise ist diese Anforderung mit Vorrichtungen, die bei verschiedenen Spannungen betrieben werden, nicht kompatibel.
  • Für ReRAM-Speicherzellen werden die Transistorvorrichtungen, die genutzt werden, um sie zu programmieren, höheren Drain- und Gate-Vorspannungen ausgesetzt und werden während einer Programmierung und eines Betriebs verglichen mit anderen Transistoren, die in der integrierten Schaltung verwendet werden, bei einer höheren Gate-Vorspannung schalten.
  • Daher besteht ein Bedarf an einem Entwurf für ReRAM-Konfigurationsspeicherzellen, welcher nicht mit diesen Nachteilen verbunden ist. Eine Aufgabe der vorliegenden Erfindung besteht darin, Schaltungen mit ReRAM-Konfigurationsspeicherzellen vom Push-Pull-Typ vorzusehen, die dieses Übergangsgebiet eliminieren.
  • ZUSAMMENFASSUNG
  • Gemäß der vorliegenden Erfindung verwendet eine Schaltung mit einer ReRAM-Zelle vom Push-Pull-Typ zwei Programmiertransistoren, die ein Reihe kaskadiert sind und den gleichen Abstand und die gleiche Kanallänge aufweisen. Ein Schalttransistor, der in der Schaltung mit einer ReRAM-Zelle vom Push-Pull-Typ genutzt wird, hat den gleichen Abstand und die gleiche Kanallänge wie die beiden Programmiertransistoren, um den gleichen Abstand und die gleiche Kanallänge für sowohl die Programmiervorrichtungen als auch die Schalttransistoren beizubehalten, die genutzt werden, um die logischen Zellen zu konfigurieren und/oder miteinander zu verbinden.
  • Gemäß der vorliegenden Erfindung wird der Schalttransistor, dessen Zustand durch den ReRAM konfiguriert wird, das gleiche dicke Dielektrikum nutzen, das in den Programmiertransistoren genutzt wird, um eine erhöhte Gate-Beanspruchung während einer Programmierung zu mildern. Eine Verwendung eines dickeren Dielektrikums ermöglicht auch, dass das Gate des Konfigurationsschalters während eines Betriebs bei einer höheren Vcc übersteuert wird, was somit den Durchgang des vollen Vcc-Logiksignals erlaubt.
  • Gemäß einem Aspekt der vorliegenden Erfindung umfasst eine Schaltung mit resistiver Direktzugriffsspeicherzelle vom Push-Pull-Typ einen Ausgangsknoten, eine Wortleitung, eine erste Bitleitung und eine zweite Bitleitung. Eine erste Vorrichtung eines resistiven Direktzugriffsspeichers ist zwischen die erste Bitleitung und den Ausgangsknoten geschaltet, und eine zweite Vorrichtung eines resistiven Direktzugriffsspeichers ist zwischen den Ausgangsknoten und die zweite Bitleitung geschaltet. Ein erster Programmiertransistor weist ein mit der Wortleitung verbundenes Gate, einen mit dem Ausgangsknoten verbundenen Drain und eine Source auf. Ein zweiter Programmiertransistor weist ein mit der Wortleitung verbundenes Gate, einen mit der Source des ersten Programmiertransistors verbundenen Drain und eine Source auf. Die ersten und zweiten Programmiertransistoren haben den gleichen Abstand, die gleiche Kanallänge und die gleiche Dicke eines Gatedielektrikums, wobei die Dicke des Gatedielektrikums gewählt wird, um Programmier- und Löschpotentialen Stand zu halten, auf die man während eines Betriebs der Schaltung mit einer ReRAM-Zelle vom Push-Pull-Typ trifft.
  • Gemäß einem anderen Aspekt der vorliegenden Erfindung weist zumindest ein Schalttransistor ein mit dem Ausgangsknoten verbundenes Gate, einen mit einem ersten Logiknetzknoten verbundenen Drain und eine mit einem zweiten Logiknetzknoten verbundene Source auf. Der Schalttransistor hat den gleichen Abstand, die gleiche Kanallänge und die gleiche Dicke eines Gatedielektrikums wie die ersten und zweiten Programmiertransistoren.
  • ZEICHNUNGEN
  • Diese und andere Merkmale, Aspekte und Vorteile der vorliegenden Erfindung werden in Bezug auf die folgende Beschreibung, beigefügten Ansprüche und beiliegenden Zeichnungen besser verstanden, wobei:
  • 1 ein schematisches Diagramm einer ReRAM-Zelle vom Push-Pull-Typ gemäß einem Aspekt der vorliegenden Erfindung ist;
  • 2 eine Querschnittsansicht eines beispielhaften Layouts der ReRAM-Zelle vom Push-Pull-Typ der vorliegenden Erfindung ist;
  • 3 eine Draufsicht eines beispielhaften Layouts der ReRAM-Zelle vom Push-Pull-Typ der vorliegenden Erfindung ist.
  • BESCHREIBUNG
  • Der Fachmann wird erkennen, dass die folgende Beschreibung der vorliegenden Erfindung nur veranschaulichend und in keiner Weise beschränkend ist. Andere Ausführungsformen der Erfindung werden für den Fachmann ohne weiteres naheliegend sein.
  • Zunächst auf 1 Bezug nehmend, zeigt ein schematisches Diagramm eine veranschaulichende Schaltung 10 mit einer ReRAM-Zelle vom Push-Pull-Typ gemäß einem Aspekt der vorliegenden Erfindung. Eine erste ReRAM-Vorrichtung 12 ist mit einer zweiten ReRAM-Vorrichtung 14 in Reihe gekoppelt, um eine ReRAM-Zelle 16 zu bilden. Ein erstes Ende der in Reihe geschalteten ReRAM-Vorrichtungen 12, 14, an einem Anschluss der ReRAM-Vorrichtung 12, ist mit einer ersten Bitleitung (BL) 18 gekoppelt, und ein zweites Ende der in Reihe geschalteten ReRAM-Vorrichtungen 12, 14, an einem Anschluss der ReRAM-Vorrichtung 14, ist mit einer zweiten Bitleitung (Bl_bar) 20 gekoppelt. Die in 1 dargestellte ReRAM-Zelle 16 ist eine Front-to-Back-ReRAM-Zelle, die insbesondere zum Vorspannen eines Schalters wie gezeigt nützlich ist; aber der Fachmann wird erkennen, dass Back-to-Back-ReRAM-Zellen ebenfalls in der vorliegenden Erfindung verwendet werden könnten.
  • Wie oben beschrieben wurde, umfassen die ReRAM-Vorrichtungen 12 und 14 zusammen eine ReRAM-Zelle 16 vom Push-Pull-Typ. Der gemeinsame Ausgangsknoten 22 zwischen den ReRAM-Vorrichtungen 12 und 14 ist mit dem Gate eines oder mehrerer Schalttransistoren verbunden. 1 zeigt den gemeinsamen Ausgangsknoten 22, der mit den Gates von zwei Schalttransistoren 24a und 24b verbunden ist. Der Schalttransistor 24a ist zwischen zwei Logiknetzknoten 26a und 28a geschaltet dargestellt. Ähnlich ist der Schalttransistor 24b zwischen zwei Logiknetzknoten 26b und 28b geschaltet dargestellt. Der Fachmann wird erkennen, dass die Logiknetzknoten 26a, 26b, 28a und 28b Logikgatter oder andere Vorrichtungen in einer programmierbaren integrierten Schaltung repräsentieren können, die durch die Schalttransistoren 24a bzw. 24b miteinander verbunden werden, und auch Schaltungsnetze in einer einzigen Logikvorrichtung in solch einer integrierten Schaltung repräsentieren können, die die Funktion der Logikvorrichtung definieren, oder eine Verdrahtungsverbindung in einer programmierbaren integrierten Schaltung repräsentieren können.
  • Während 1 mehrere Schalttransistoren 24a und 24b zeigt, so dass mehr als ein Logikschaltungsnetz durch eine einzige ReRAM-Zelle 16 vom Push-Pull-Typ aktiviert werden kann, erkennt der Fachmann, dass ein einziger Schalttransistor mit dem gemeinsamen Ausgangsknoten 22 verbunden sein könnte.
  • Gemäß einem Aspekt der vorliegenden Erfindung wird die ReRAM-Zelle 16 vom Push-Pull-Typ unter Verwendung eines Paars von in Reihe kaskadierten n-Kanal-Programmiertransistoren 30 und 32 programmiert. Der Drain des N-Kanal-Programmiertransistors 30 ist mit dem gemeinsamen Ausgangsknoten 22 der ReRAM-Zelle 16 vom Push-Pull-Typ verbunden, und dessen Source ist mit dem Drain des n-Kanal-Programmiertransistors 32 verbunden. In einer tatsächlichen Ausführungsform dient ein einziges (n+)-Gebiet als die Source des n-Kanal-Programmiertransistors 30 und der Drain eines n-Kanal-Programmiertransistors 32. Die Source des n-Kanal-Programmiertransistors 32 ist mit einer Wortleitung WLS verbunden. Durch Verbinden von zwei n-Kanal-Programmiertransistoren 30 und 32 in Reihe können beide n-Kanal-Programmiertransistoren 30 und 32 mit dem gleichen Abstand und der gleichen Kanallänge wie die n-Kanal-Schalt-transistoren 24a und 24b entworfen werden. Der gleiche Abstand und die gleiche Kanallänge, die für die Schalttransistoren 24a und 24b verwendet werden, werden für die logischen Vorrichtungen in der integrierten Schaltung genutzt.
  • Gemäß einem anderen Aspekt der vorliegenden Erfindung werden n-Kanal-Programmiertransistoren 30 und 32 und n-Kanal-Schalttransistoren 24a und 24b mit den gleichen Dicken eines Gatedielektrikums hergestellt. Die n-Kanal-Programmiertransistoren 30 und 32 weisen Dicken von Gatedielektrika auf, die ausgewählt werden, um den Programmier- und Löschpotentialen Stand zu halten, denen die ReRAM-Speicherzelle vom Push-Pull-Typ während ihres Betriebs ausgesetzt sein wird. Die meisten integrierten Schaltungen enthalten Eingangs-/Ausgangs-(I/O-)Transistoren, die genutzt werden, um die integrierte Schaltung über eine Schnittstelle mit externen Komponenten zu verbinden. Da diese Transistoren Schnittstellen mit Komponenten bilden, die oft bei höheren Spannungen als den Spannungen arbeiten, die man normalerweise innerhalb der integrierten Schaltung findet, werden die I/O-Transistoren gewöhnlich mit größeren Dicken von Gatedielektrika als andere, in der integrierten Schaltung intern genutzte Transistoren hergestellt. Es kann daher zweckmäßig sein, n-Kanal-Programmiertransistoren 30 und 32 mit den gleichen Dicken von Gatedielektrika wie die I/O-Transistoren zu verwenden.
  • Eine Verwendung der gleichen größeren Dicke von Gatedielektrika für die Transistoren 24a und 24b wird eine erhöhte Gate-Beanspruchung mildern, denen die Schalttransistoren 24a und 24b andernfalls während einer Programmierung ausgesetzt wären, da deren Gates mit dem gemeinsamen Knoten 22 der ReRAM-Speicherzelle 16 vom Push-Pull-Typ verbunden sind, und dieser Knoten wird während eines Löschens und Programmierens der Speicherzelle 16 Programmierspannungen erfahren. Die Verwendung eines dickeren Dielektrikums für die Schalttransistoren 24a und 24b ermöglicht auch, dass die Gates der Schalttransistoren 24a und 24b bei höheren Spannungen von Vcc während eines Betriebs übersteuert werden, was folglich ermöglicht, dass die Schalttransistoren 24a und 24b das volle Vcc-Logiksignal durchlassen. Als eine Alternative können dünne Gateoxide für die Schalttransistoren 24a und 24b genutzt werden; es sollte jedoch darauf geachtet werden, eine Beanspruchung während Programmier- und Löschoperationen zu vermeiden. Dies kann geleistet werden, indem die Source/Drain-Vorspannung auf eine Vcc-Logik während einer Programmierung erhöht wird.
  • In einem normalen Betrieb der programmierbaren integrierten Schaltung ist die Bitleitung BL 18 mit einer Spannungsquelle Vcc verbunden, und Bl_bar 20 ist mit einem Potential wie etwa einer Erdung verbunden. Die WLS-Leitung kann mit einer Erdung oder mit einem leicht positiven Potential wie etwa 0,9 V verbunden sein, um eine Leckage in den n-Kanal-Programmiertransistoren 30 und 32 zu begrenzen. Die ReRAM-Zelle 16 vom Push-Pull-Typ wird so programmiert, dass nur eine der ReRAM-Vorrichtungen 12 und 14 zu irgendeiner Zeit an ist, wobei somit entweder der gemeinsame Knoten 22 zur Spannung auf der Bitleitung BL 18 hochgezogen oder der gemeinsame Knoten 22 zur Spannung auf der Bitleitung Bl_bar 20 (gewöhnlich Erdung) heruntergezogen wird. Die ReRAM-Zelle 16 vom Push-Pull-Typ ist in 1 mit einer eingeschalteten ReRAM-Vorrichtung 12 und einer ausgeschalteten ReRAM-Vorrichtung 14 dargestellt. Der gemeinsame Knoten 22 wird folglich zur Spannung auf der Bitleitung BL 18 (Vcc) hochgezogen, was somit die Schalttransistoren 24a und 24b (in 1 als n-Kanal-Transistoren dargestellt) einschaltet.
  • Bezug nehmend nun auf sowohl 2 als auch 3 ist ein beispielhaftes Layout der ReRAM-Zelle vom Push-Pull-Typ der vorliegenden Erfindung dargestellt. 2 ist eine Querschnittsansicht eines beispielhaften Layouts 40 der Schaltung 10 mit einer ReRAM-Zelle vom Push-Pull-Typ der vorliegenden Erfindung. 3 ist eine Draufsicht eines beispielhaften Layouts 40 der Schaltung 10 mit einer Re-RAM-Zelle vom Push-Pull-Typ der vorliegenden Erfindung. Der Fachmann wird beachten, dass die in 2 und 3 gezeigten Layouts nur veranschaulichend und nicht beschränkend sind.
  • Die Schaltung 10 mit einer ReRAM-Zelle vom Push-Pull-Typ (1) ist in einem Substrat vom p-Typ oder einer Wanne 42 in einer integrierten Schaltung ausgebildet. Ein (n+)-Gebiet 44 bildet den Drain des n-Kanal-Programmiertransistors 30, und ein (n+)-Gebiet 46 bildet dessen Source, die auch als der Drain des n-Kanal-Programmiertransistors 32 dient. Eine Polysilizium- oder Metallleitung 48 bildet das Gate des n-Kanal-Programmiertransistors 30. Ein (n+)-Gebiet 50 bildet die Source des n-Kanal-Programmiertransistors 32, und eine Polysilizium- oder Metallleitung 52 bildet dessen Gate. Kontakte 54 verbinden die Polysilizium-Gates 48 und 52 der n-Kanal-Programmiertransistoren 30 und 32 mit der Wortleitung 34, die als aus einer ersten Metallverbindungsschicht (M1) geschaffen dargestellt ist. Der Fachmann wird erkennen, dass in anderen Ausführungsformen der Erfindung p-Kanal-Transistoren ebenfalls genutzt werden können.
  • Der in 3 gezeigte Schalttransistor enthält ein Sourcegebiet 56 und ein Draingebiet 58, getrennt durch ein Gate 60. Es wird besonders erwähnt, dass die Querschnittsansicht von 2 teilweise durch das Sourcegebiet eines der Schalttransistoren 24a und 24b gelegt ist. Die Schalttransistoren können n-Kanal- oder p-Kanal-Vorrichtungen sein.
  • Die ReRAM-Vorrichtung 12 ist zwischen Metallverbindungsschichten auf der integrierten Schaltung (zum Beispiel zwischen ersten und zweiten Metallschichten M1 und M2) ausgebildet. In 2 und 3 ist die ReRAM-Vorrichtung 12 zwischen einem M1-Metallsegment 62 und einem M2-Metallsegment 64 ausgebildet dargestellt. Die ReRAM-Vorrichtung 12 ist über dem Metallsegment 62 ausgebildet und durch einen Kontakt 66 mit dem M2-Metallsegment 64 verbunden. Die ReRAM-Vorrichtung 12 ist über einen Kontakt 68 mit der Bitleitung BL 18 verbunden.
  • Ein Kontakt zum gemeinsamen Knoten 22 wird von dem M2-Segment 64 über einen Kontakt 72 zu einem M1-Metallsegment 70 hergestellt. Ein Kontakt 74 verbindet das M1-Metallsegmet 70 mit dem Polysilizium-Gate 60 des Schalttransistors. Die ReRAM-Vorrichtung 14 ist zwischen dem M1-Metallsegment 70 und dem eine zweite Bitleitung Bl_bar 20 bildenden M2-Metallsegment ausgebildet dargestellt. Ein Kontakt 76 verbindet die M1-ReRAM-Vorrichtung 14 mit der zweiten Bitleitung Bl_bar 20. Ein Kontakt 78 verbindet das M1-Metallsegment 70 mit dem (n+)-Gebiet 44, das den Drain des n-Kanal-Programmiertransistors 30 bildet. Ein Metallsegment 80 bildet die Wortleitung WLS und ist über einen Kontakt 82 mit einem (n+)-Gebiet 50 verbunden, das die Source des Programmiertransistors 32 bildet.
  • Die ReRAM-Zelle 16 vom Push-Pull-Typ wird programmiert, indem die gewünschte der ReRAM-Vorrichtungen 12 und 14 eingeschaltet wird, um so Schalttransistoren 24a und 24b entweder auszuschalten oder einzuschalten. Zuerst werden beide ReRAM-Vorrichtungen 12 und 14 gelöscht. Eine ReRAM-Vorrichtung zu löschen bedeutet, sie auszuschalten, sodass sie keinen Strom durchleitet. Um die ReRAM-Vorrichtung 12 zu löschen, wird die Bitleitung BL 18 auf eine hohe Spannung (z.B. 1,8 V) gebracht und der gemeinsame Knoten 22 auf Erdung gebracht. Um ein Beanspruchen der ReRAM-Vorrichtung 14 zu vermeiden, wird auch die zweite Bitleitung Bl_bar 20 auf Erdung gebracht, so dass es kein über die ReRAM-Vorrichtung 14 angelegtes Potential gibt. Um die ReRAM-Vorrichtung 14 zu löschen, wird der gemeinsame Knoten 22 auf eine hohe Spannung (z.B. 1,8 V) gebracht, und die zweite Bitleitung Bl_bar 20 wird auf Erdung gebracht. Um eine Beanspruchung der ReRAM-Vorrichtung 12 zu vermeiden, wird auch die Bitleitung BL 18 auf die hohe Spannung gebracht, so dass es kein über die ReRAM-Vorrichtung 12 angelegtes Potential gibt.
  • Nachdem beide ReRAM-Zellen 12 und 14 gelöscht wurden, wird die Ausgewählte der beiden ReRAM-Vorrichtungen 12 und 14 programmiert. Um die ReRAM-Vorrichtung 12 zu programmieren, wird die Bitleitung BL 18 auf Erdung gebracht, und der gemeinsame Knoten 22 wird auf eine hohe Spannung (z.B. 1,8 V) gebracht. Um eine Beanspruchung der ReRAM-Vorrichtung 14 während eines Programmierens der ReRAM-Vorrichtung 12 zu vermeiden, wird auch die zweite Bitleitung Bl_bar 20 auf die hohe Spannung gebracht, so dass es kein über die ReRAM-Vorrichtung 14 angelegtes Potential gibt. Um die ReRAM-Vorrichtung 14 zu programmieren, wird der gemeinsame Knoten 22 auf Erdung gebracht, und die zweite Bitleitung Bl_bar 20 wird auf die hohe Spannung gebracht. Um eine Beanspruchung der ReRAM-Vorrichtung 12 zu vermeiden, wird die Bitleitung 18 ebenfalls auf Erdung gebracht, so dass es kein über die ReRAM-Vorrichtung 12 angelegtes Potential gibt.
  • Gemäß einem anderen Aspekt der vorliegenden Erfindung sind zwei, in Reihe geschaltete n-Kanal-Programmiertransistoren 30 und 32 zwischen den gemeinsamen Knoten 22 und die Wortleitung WLS gekoppelt. Die Gates der n-Kanal-Transistoren 30 und 32 sind zusammen mit der Wortleitung WL 34 verbunden.
  • Obgleich die vorliegende Erfindung auf die Anwendung einer ReRAM-Speichervorrichtung gerichtet ist, wo die Logik bei einer ersten Spannung schaltet und die Programmierung und Löschung der ReRAM-Zelle bei einer zweiten Spannung ausgeführt werden, wird der Fachmann erkennen, dass sie auch auf andere Vorrichtungen anwendbar ist, wo es wünschenswert ist, zwei verschiedene Spannungen in verschiedenen Betriebsmodi zu schalten.
  • Obgleich die vorliegende Erfindung recht ausführlich mit Verweis auf bestimmte bevorzugte Ausführungsformen diskutiert worden ist, sind andere Ausführungsformen möglich. Daher soll der Umfang der beigefügten Ansprüche nicht auf die Beschreibung von in dieser Offenbarung enthaltenen bevorzugten Ausführungsformen begrenzt sein.

Claims (5)

  1. Schaltung mit resistiver Direktzugriffsspeicherzelle vom Push-Pull-Typ, umfassend: einen Ausgangsknoten; eine Wortleitung; eine erste Bitleitung; eine zweite Bitleitung; eine erste Vorrichtung eines resistiven Direktzugriffsspeichers, die zwischen die erste Bitleitung und den Ausgangsknoten geschaltet ist; eine zweite Vorrichtung eines resistiven Direktzugriffsspeichers, die zwischen den Ausgangsknoten und die zweite Bitleitung geschaltet ist; einen ersten Programmiertransistor mit einem Gate, das mit der Wortleitung verbunden ist, einem Drain, der mit dem Ausgangsknoten verbunden ist, und einer Source; und einen zweiten Programmiertransistor mit einem Gate, das mit der Wortleitung verbunden ist, einem Drain, der mit der Source des ersten Programmiertransistors verbunden ist, und einer Source, wobei die ersten und zweiten Programmiertransistoren den gleichen Abstand, die gleiche Kanallänge und die gleiche Dicke eines Gatedielektrikums aufweisen, wobei die Dicke eines Gatedielektrikums der ersten und zweiten Programmiertransistoren gewählt wird, um Programmier- und Löschpotentialen Stand zu halten, auf die man während eines Betriebs der Schaltung mit einer ReRAM-Zelle vom Push-Pull-Typ trifft.
  2. Schaltung mit resistiver Direktzugriffsspeicherzelle vom Push-Pull-Typ nach Anspruch 1, wobei: die Schaltung mit resistiver Direktzugriffsspeicherzelle vom Push-Pull-Typ auf einer integrierten Schaltung mit Eingangs/Ausgangstransistoren hergestellt ist; und die Dicke des Gatedielektrikums der ersten und zweiten Programmiertransistoren die gleiche wie die Dicke des Gatedielektrikums der Eingangs/Ausgangstransistoren ist.
  3. Schaltung mit resistiver Direktzugriffsspeicherzelle vom Push-Pull-Typ nach Anspruch 2, ferner umfassend: zumindest einen Schalttransistor mit einem Gate, das mit dem Ausgangsknoten verbunden ist, einem Drain, der mit einem ersten Logiknetzknoten verbunden ist, und einer Source, die mit einem zweiten Logiknetzknoten verbunden ist; und wobei der Schalttransistor den gleichen Abstand, die gleiche Kanallänge und die gleiche Dicke eines Gatedielektrikums wie die ersten und zweiten Programmiertransistoren aufweist.
  4. Schaltung mit resistiver Direktzugriffsspeicherzelle vom Push-Pull-Typ nach Anspruch 1, wobei: die Schaltung mit resistiver Direktzugriffsspeicherzelle vom Push-Pull-Typ auf einer integrierten Schaltung mit Logiktransistoren hergestellt ist; und die Dicke des Gatedielektrikums der ersten und zweiten Programmiertransistoren größer als die Dicke des Gatedielektrikums der Logiktransistoren ist.
  5. Schaltung mit resistiver Direktzugriffsspeicherzelle vom Push-Pull-Typ nach Anspruch 4, ferner umfassend: zumindest einen Schalttransistor mit einem Gate, das mit dem Ausgangsknoten verbunden ist, einem Drain, der mit einem ersten Logiknetzknoten verbunden ist, und einer Source, die mit einem zweiten Logiknetzknoten verbunden ist; und wobei der Schalttransistor den gleichen Abstand, die gleiche Kanallänge und die gleiche Dicke eines Gatedielektrikums wie die ersten und zweiten Programmiertransistoren aufweist.
DE112016001160.1T 2015-03-12 2016-01-29 Kompaktes ReRAM-basiertes FPGA Active DE112016001160B4 (de)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201562132333P 2015-03-12 2015-03-12
US62/132,333 2015-03-12
US15/010,222 US9444464B1 (en) 2015-03-12 2016-01-29 Compact ReRAM based FPGA
US15/010,222 2016-01-29
PCT/US2016/015756 WO2016144434A1 (en) 2015-03-12 2016-01-29 COMPACT ReRAM BASED FPGA

Publications (2)

Publication Number Publication Date
DE112016001160T5 true DE112016001160T5 (de) 2017-11-30
DE112016001160B4 DE112016001160B4 (de) 2023-12-28

Family

ID=55358142

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112016001160.1T Active DE112016001160B4 (de) 2015-03-12 2016-01-29 Kompaktes ReRAM-basiertes FPGA

Country Status (4)

Country Link
US (2) US9444464B1 (de)
JP (1) JP2018513569A (de)
DE (1) DE112016001160B4 (de)
WO (1) WO2016144434A1 (de)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9990993B2 (en) * 2016-09-29 2018-06-05 Microsemi SoC Corporation Three-transistor resistive random access memory cells
US11625523B2 (en) 2016-12-14 2023-04-11 iCometrue Company Ltd. Logic drive based on standard commodity FPGA IC chips
CN108288616B (zh) 2016-12-14 2023-04-07 成真股份有限公司 芯片封装
US10348306B2 (en) 2017-03-09 2019-07-09 University Of Utah Research Foundation Resistive random access memory based multiplexers and field programmable gate arrays
US10447274B2 (en) 2017-07-11 2019-10-15 iCometrue Company Ltd. Logic drive based on standard commodity FPGA IC chips using non-volatile memory cells
US10957679B2 (en) 2017-08-08 2021-03-23 iCometrue Company Ltd. Logic drive based on standardized commodity programmable logic semiconductor IC chips
US10630296B2 (en) * 2017-09-12 2020-04-21 iCometrue Company Ltd. Logic drive with brain-like elasticity and integrality based on standard commodity FPGA IC chips using non-volatile memory cells
US10608642B2 (en) 2018-02-01 2020-03-31 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips comprising non-volatile radom access memory cells
US10623000B2 (en) 2018-02-14 2020-04-14 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips
US10608638B2 (en) 2018-05-24 2020-03-31 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips
US11309334B2 (en) 2018-09-11 2022-04-19 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips comprising non-volatile random access memory cells
US10892011B2 (en) 2018-09-11 2021-01-12 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips comprising non-volatile random access memory cells
US10937762B2 (en) 2018-10-04 2021-03-02 iCometrue Company Ltd. Logic drive based on multichip package using interconnection bridge
US11616046B2 (en) 2018-11-02 2023-03-28 iCometrue Company Ltd. Logic drive based on chip scale package comprising standardized commodity programmable logic IC chip and memory IC chip
US11211334B2 (en) 2018-11-18 2021-12-28 iCometrue Company Ltd. Logic drive based on chip scale package comprising standardized commodity programmable logic IC chip and memory IC chip
US10985154B2 (en) 2019-07-02 2021-04-20 iCometrue Company Ltd. Logic drive based on multichip package comprising standard commodity FPGA IC chip with cryptography circuits
US11227838B2 (en) 2019-07-02 2022-01-18 iCometrue Company Ltd. Logic drive based on multichip package comprising standard commodity FPGA IC chip with cooperating or supporting circuits
US11887930B2 (en) 2019-08-05 2024-01-30 iCometrue Company Ltd. Vertical interconnect elevator based on through silicon vias
US11637056B2 (en) 2019-09-20 2023-04-25 iCometrue Company Ltd. 3D chip package based on through-silicon-via interconnection elevator
US11600526B2 (en) 2020-01-22 2023-03-07 iCometrue Company Ltd. Chip package based on through-silicon-via connector and silicon interconnection bridge

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3326560B2 (ja) * 2000-03-21 2002-09-24 日本テキサス・インスツルメンツ株式会社 半導体メモリ装置
KR100479810B1 (ko) * 2002-12-30 2005-03-31 주식회사 하이닉스반도체 불휘발성 메모리 장치
JP2005203389A (ja) * 2004-01-13 2005-07-28 Sharp Corp 不揮発性半導体記憶装置の製造方法
CN101292350B (zh) * 2005-10-17 2012-08-22 瑞萨电子株式会社 半导体器件及其制造方法
US7511532B2 (en) * 2005-11-03 2009-03-31 Cswitch Corp. Reconfigurable logic structures
JP5095728B2 (ja) * 2007-03-13 2012-12-12 パナソニック株式会社 抵抗変化型記憶装置
EP2259267B1 (de) * 2009-06-02 2013-08-21 Imec Verfahren zur Herstellung einer resistiven Schaltspeicherzelle mit einer Nickeloxidschicht, die bei geringer Energie betrieben werden kann, und daraus erhaltene Speicherzellen
US8320178B2 (en) 2009-07-02 2012-11-27 Actel Corporation Push-pull programmable logic device cell
JP5092001B2 (ja) * 2010-09-29 2012-12-05 株式会社東芝 半導体集積回路
US10037801B2 (en) * 2013-12-06 2018-07-31 Hefei Reliance Memory Limited 2T-1R architecture for resistive RAM
JP2015142175A (ja) * 2014-01-27 2015-08-03 株式会社東芝 プログラマブル論理回路および不揮発性ｆｐｇａ

Also Published As

Publication number Publication date
US9520448B1 (en) 2016-12-13
WO2016144434A1 (en) 2016-09-15
JP2018513569A (ja) 2018-05-24
US20160351626A1 (en) 2016-12-01
US9444464B1 (en) 2016-09-13
US20160269031A1 (en) 2016-09-15
DE112016001160B4 (de) 2023-12-28

Similar Documents

Publication Publication Date Title
DE112016001160B4 (de) Kompaktes ReRAM-basiertes FPGA
DE3015096C2 (de)
DE4117881C2 (de) Halbleiterspeichereinrichtung
DE3425056C2 (de)
DE4330778C2 (de) Speicherzellenschaltung
DE69531820T2 (de) Durchbruchschutzschaltung mit hochspannungsdetektierung
DE60301119T2 (de) Nichtflüchtige SRAM Speicherzelle
EP0051693A1 (de) Elektrisch umschaltbarer Festwertspeicher
DE19519794A1 (de) Halteschaltung
DE2721851A1 (de) Verriegelnder leseverstaerker fuer halbleiterspeicheranordnungen
DE112017006212T5 (de) Resistive Speicherzelle mit wahlfreiem Zugriff
DE2510604C2 (de) Integrierte Digitalschaltung
DE4017617C2 (de) Spannungserzeugungsschaltung mit geringer Leistungsaufnahme und stabiler Ausgangsspannung bei kleiner Schaltkreisfläche
DE102007046006A1 (de) Niederspannungs-Niederkapazitäts-Flashspeicherfeld
DE102019133640A1 (de) Bitzelle, die eine bit-schreib-maskierungsfunktion unterstützt
DE10023154B4 (de) Verfahren zum Löschen programmierbarer Zusammenschaltungszellen
DE3240189A1 (de) Aus feldeffekttransistoren mit isoliertem gate bestehender (igfet)-schaltkreis
EP1794758B1 (de) Nicht-flüchtiges speicherelement
DE2749051A1 (de) Mos-eingangspuffer mit hysteresis
DE4226844A1 (de) Datenuebertragungsschaltkreis
DE2835692B2 (de) Binäres logisches ODER-Glied für programmierte logische Anordnungen
DE2360378A1 (de) Speicherzelle
DE10337542B4 (de) Bitleitungs-Vorladeschaltungen für ein Halbleiterspeicherbauelement
DE10034231B4 (de) Leseverstärkerschaltung zur Verwendung in einem Halbleiterspeicherbauelement
DE2925331A1 (de) Schaltung mit doppelzweckanschluss

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division