DE112015006571T5 - Verfahren zum herstellen einer halbleiteranordnung - Google Patents

Verfahren zum herstellen einer halbleiteranordnung Download PDF

Info

Publication number
DE112015006571T5
DE112015006571T5 DE112015006571.7T DE112015006571T DE112015006571T5 DE 112015006571 T5 DE112015006571 T5 DE 112015006571T5 DE 112015006571 T DE112015006571 T DE 112015006571T DE 112015006571 T5 DE112015006571 T5 DE 112015006571T5
Authority
DE
Germany
Prior art keywords
layer
metal layer
forming
electrode
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112015006571.7T
Other languages
English (en)
Inventor
Yosuke Nakata
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112015006571T5 publication Critical patent/DE112015006571T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/03009—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for protecting parts during manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/0347—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/03618—Manufacturing methods by patterning a pre-deposited material with selective exposure, development and removal of a photosensitive material, e.g. of a photosensitive conductive resin
    • H01L2224/0362—Photolithography
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05123—Magnesium [Mg] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05623—Magnesium [Mg] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/27009—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for protecting parts during manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27019—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for protecting parts during the process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/27444—Manufacturing methods by blanket deposition of the material of the layer connector in gaseous form
    • H01L2224/2745—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/2747—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/2954—Coating
    • H01L2224/29599—Material
    • H01L2224/296—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/301—Disposition
    • H01L2224/3018—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/30181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85447—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/37—Effects of the manufacturing process
    • H01L2924/37001—Yield

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Die vorliegende Erfindung umfasst: (S01) Fertigstellen eines Halbleitersubstrats, das eine erste Hauptfläche und eine zweite Hauptfläche, die auf einer gegenüberliegenden Seite zu der ersten Hauptfläche angeordnet ist, aufweist; (S02) Ausbilden einer ersten Elektrode an der ersten Hauptfläche; (S03) Ausbilden einer Verlötungsmetallschicht (einer ersten Verlötungsmetallschicht) an der ersten Elektrode; (S04) Ausbilden einer Opferschicht an der ersten Verlötungsmetallschicht; (S06) Schleifen der zweiten Hauptfläche nach der Ausbildung der Opferschicht; (S07) Durchführen einer Wärmebehandlung nach dem Schleifen (S06) (Ausbilden einer Elementstruktur an der dritten Hauptflächenseite); (S10) Entfernen der Opferschicht nach der Durchführung der Wärmebehandlung (S07); und (S12) Verlöten der ersten Verlötungsmetallschicht und einer ersten externen Elektrode.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung betrifft ein Verfahren zum Herstellen einer Halbleiteranordnung, und insbesondere ein Verfahren zum Herstellen einer Halbleiteranordnung, bei der ein Halbleiterelement und eine externe Elektrode miteinander verlötet sind.
  • Stand der Technik
  • Es gibt eine bekannte Halbleiteranordnung, bei der eine an einem Halbleiterelement ausgebildete Elektrode und eine externe Elektrode miteinander verlötet sind (beispielsweise vergleiche japanische Patentoffenlegung Nr. 2008-182074 ). Durch direktes Verbinden der Elektrode an dem Halbleiterelement mit der externen Elektrode mit Lot wird es möglich, eine Verdrahtungsverbindung zu verwirklichen, durch die ein elektrischer Widerstand verringert wird, um dadurch einen Durchgang eines starken Stroms zu erlauben.
  • Es gibt zudem eine bekannte Halbleiteranordnung, bei der eine Antioxidierungsschicht zur Unterdrückung der Bildung einer Oxidschicht an einer Elektrode eines zu verlötenden Halbleiterelements ausgebildet ist. Die japanische Patentoffenlegung Nr. 2017-272711 offenbart eine Halbleiteranordnung, die ein Halbleiterelement aufweist, das eine Elektrode aufweist, an der eine zusätzliche Elektrode ausgebildet ist, wobei die zusätzliche Elektrode durch Stapeln einer Leitungsschicht, die aus Nickel (Ni) als eine Verlötungsmetallschicht hergestellt ist, und einer Antioxidierungsschicht, die aus Gold (Au), Silber (Ag) oder dergleichen als eine Schicht zum Verhindern der Oxidation der Leitungsschicht hergestellt ist, gebildet ist.
  • Entgegenhaltungsliste
  • Patentdokument
    • PTD1: Japanische Patentoffenlegung Nr. 2008-182074
    • PTD2: Japanische Patentoffenlegung Nr. 2010-272711
  • Zusammenfassung der Erfindung
  • Technisches Problem
  • Die herkömmliche Antioxidierungsschicht ist jedoch, wie oben beschrieben, aus kostenintensiven Edelmetallmaterialien, wie beispielsweise Au oder Ag gebildet, was ein Problem aufwirft, dass die Herstellungskosten für eine Halbleiteranordnung erhöht sind.
  • Zudem ist in einer Leistungshalbleiteranordnung zum Zweck einer Verbesserung einer Stromtragfähigkeit ein Halbleitersubstrat dünn geschliffen, um eine geschliffene Oberfläche zu erhalten, an der eine Elektrode ausgebildet wird. In diesem Fall haftet vor dem Schleifen, wenn ein Schwermetall, das eine Verlötungsmetallschicht bildet, an der Oberfläche freigelegt wird, die nicht geschliffen wird, oder wenn eine Antioxidierungsschicht, die beispielsweise aus einem Schwermetallmaterial hergestellt ist, an der Verlötungsmetallschicht ausgebildet ist, die Schwermetallmaterialien während des Schleifens an der geschliffenen Oberfläche an, an der ein Halbleitersubstratmaterial (beispielsweise Silizium (Si)) freigelegt ist. Somit werden durch den Wärmebehandlungsschritt, wie beispielsweise einer thermischen Diffusion, der nach dem Schleifen durchgeführt wird, die Schwermetallmaterialien von dem Substratmaterial aufgenommen, wodurch ein erheblicher Einfluss auf die Lebensdauer von Trägern in dem Element ausgeübt wird. Demzufolge ist das herkömmlich verwendete Verfahren zum Herstellen einer Halbleiteranordnung ein Verfahren zum Ausbilden einer Verlötungsmetallschicht und einer Antioxidierungsschicht an der nicht geschliffenen Oberfläche nach einer Ausbildung einer Elektrode an der geschliffenen Oberfläche, um die geschliffene Oberfläche abzudecken, und vor dem Wärmebehandlungsschritt. Metallelemente, die eine Atomnummer gleich oder kleiner als 22 aufweisen, und ausgenommen eines Alkalimetalls und eines Alkalierdmetalls, sind weniger geneigt, Einflüsse auf die Halbleitereigenschaften, wie beispielsweise die Lebensdauer von Trägern in dem Element oder des ohmschen Kontakts an der geschliffenen Oberfläche, auszuüben. Daher können solche Metallelemente an der nicht geschliffenen Oberfläche vor dem Schleifen abgeschieden werden. Auf der anderen Seite sind Metallelemente, wie beispielsweise ein Schwermetall, ein Alkalimetall und ein Alkalierdmetall, die eine Atomnummer gleich oder größer als 26 aufweisen, oder Metallelemente, die magnetisch sind, eher dazu geneigt, Einflüsse auf die Halbleitereigenschaften, wie beispielsweise die Lebensdauer von Trägern in dem Element oder des ohmschen Kontakts an der geschliffenen Oberfläche, auszuüben. Daher ist es erstrebenswert, das Abscheiden von solchen Metallelementen an der nicht geschliffenen Oberfläche vor dem Schleifen zu verhindern.
  • Wenn jedoch eine Antioxidierungsschicht und dergleichen an der Oberfläche ausgebildet wird, die selbst nach dem Schleifen nicht geschliffen wird, können ein Bruch an dem Halbleitersubstrat während eines Transports, eine Schichtausbildung und dergleichen auftreten, was ein Problem einer Ertragsreduzierung verursacht.
  • Die vorliegende Erfindung wurde gemacht, um die oben beschriebenen Probleme zu lösen. Eine Hauptaufgabe der vorliegenden Erfindung ist es, ein Verfahren zum Herstellen einer Halbleiteranordnung bereitzustellen, durch das die Herstellungskosten reduziert werden, ein Brechen in einem Halbleitersubstrat unterdrückt wird, ein Halbleiterelement ausgebildet werden kann, das keinen Einfluss auf die Lebensdauer ausübt, selbst wenn eine Verlötungsmetallschicht vor einem Wafer-Schleifen ausgebildet wird, und eine Oxidierung der Verlötungsmetallschicht verhindert wird, so dass die Verlötungsmetallschicht und eine externe Elektrode hervorragend miteinander verlötet sind.
  • Lösung des Problems
  • Ein Verfahren zum Herstellen einer Halbleiteranordnung gemäß der vorliegenden Erfindung umfasst: Fertigstellen eines Halbleitersubstrats, das eine erste Hauptfläche und eine zweite Hauptfläche, die auf einer gegenüberliegenden Seite zu der ersten Hauptfläche angeordnet ist, aufweist; Ausbilden einer ersten Elektrode an der ersten Hauptfläche; Ausbilden einer Verlötungsmetallschicht an der ersten Elektrode; Ausbilden einer Opferschicht an der Verlötungsmetallschicht; Schleifen der zweiten Hauptfläche nach Ausbildung der Opferschicht; Durchführen einer Wärmebehandlung nach dem Schleifschritt; Entfernen der Opferschicht nach der Durchführung der Wärmebehandlung; und Verlöten der Verlötungsmetallschicht mit einer externen Elektrode.
  • Vorteilhafte Effekte der Erfindung
  • Gemäß der vorliegenden Erfindung kann ein Verfahren zum Herstellen einer Halbleiteranordnung bereitgestellt werden, bei dem eine Wärmebehandlung in dem Zustand durchgeführt wird, in dem eine Opferschicht an einer Verlötungsmetallschicht ausgebildet ist, um eine thermische Oxidierung der Verlötungsmetallschicht zu verhindern, wodurch die Oxidierung der Verlötungsmetallschicht verhindert wird, mit dem Ergebnis, dass die Verlötungsmetallschicht und die externe Elektrode hervorragend verlötet sind. Zudem wird die Opferschicht eventuell von der Halbleiteranordnung entfernt und die Opferschicht selbst kann thermisch oxidiert sein. Demzufolge muss die Opferschicht nicht wie eine Antioxidierungsschicht aus einem Edelmetall hergestellt werden, die nicht von der Halbleiteranordnung entfernt wird und daran verbleibt. Daher wird es möglich, ein Verfahren zum Herstellen einer Halbleiteranordnung bereitzustellen, durch das die Herstellungskosten reduziert werden. Selbst wenn eine Verlötungsmetallschicht vor einem Schleifen eines Wafers ausgebildet wird, kann zudem ein Halbleiterelement ausgebildet werden, das keinen Einfluss auf die Lebensdauer ausübt. Da der Schritt der Ausbildung einer Antioxidierungsschicht und dergleichen an der ersten Hauptfläche nicht nach dem Schleifschritt durchgeführt wird, ist es zudem möglich, ein Verfahren zum Herstellen einer Halbleiteranordnung bereitzustellen, durch das ein Auftreten eines Bruchs in einem Halbleitersubstrat unterdrückt werden kann.
  • Kurze Beschreibung von Zeichnungen
  • 1 ist eine Querschnittdarstellung zum Darstellen einer Halbleiteranordnung gemäß dem vorliegenden Ausführungsbeispiel.
  • 2 ist ein Ablaufdiagramm eines Verfahrens zum Herstellen einer Halbleiteranordnung gemäß dem vorliegenden Ausführungsbeispiel.
  • 3 ist eine Querschnittdarstellung zum Darstellen des Verfahrens zum Herstellen einer Halbleiteranordnung gemäß dem vorliegenden Ausführungsbeispiel.
  • 4 ist eine Querschnittdarstellung zum Darstellen des Verfahrens zum Herstellen einer Halbleiteranordnung gemäß dem vorliegenden Ausführungsbeispiel.
  • 5 ist eine Querschnittdarstellung zum Darstellen des Verfahrens zum Herstellen einer Halbleiteranordnung gemäß dem vorliegenden Ausführungsbeispiel.
  • 6 ist eine Querschnittdarstellung zum Darstellen des Verfahrens zum Herstellen einer Halbleiteranordnung gemäß dem vorliegenden Ausführungsbeispiel.
  • 7 ist eine Querschnittdarstellung zum Darstellen des Verfahrens zum Herstellen einer Halbleiteranordnung gemäß dem vorliegenden Ausführungsbeispiel.
  • 8 ist eine Querschnittdarstellung zum Darstellen des Verfahrens zum Herstellen einer Halbleiteranordnung gemäß dem vorliegenden Ausführungsbeispiel.
  • 9 ist eine Querschnittdarstellung zum Darstellen des Verfahrens zum Herstellen einer Halbleiteranordnung gemäß dem vorliegenden Ausführungsbeispiel.
  • 10 ist eine Querschnittdarstellung zum Darstellen des Verfahrens zum Herstellen einer Halbleiteranordnung gemäß dem vorliegenden Ausführungsbeispiel.
  • Beschreibung von Ausführungsbeispielen
  • Die Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend mit Bezug auf die anliegenden Zeichnungen beschrieben, in denen dieselben oder entsprechende Komponenten mit denselben Bezugszeichen gekennzeichnet sind, und eine Beschreibung davon wird nicht wiederholt.
  • Mit Bezug auf 1 wird eine Halbleiteranordnung 100 gemäß dem vorliegenden Ausführungsbeispiel nachfolgend beschrieben. Die Halbleiteranordnung 100 umfasst ein Halbleiterelement 1, das an einem Halbleitersubstrat 10 ausgebildet ist.
  • Das Halbleitersubstrat 10 hat eine erste Hauptfläche 10A und eine dritte Hauptfläche 10C, die auf der gegenüberliegenden Seite zu der ersten Hauptfläche 10A angeordnet ist. Die dritte Hauptfläche 10C ist eine geschliffene Fläche, die durch teilweises Schleifen einer zweiten Hauptfläche 10B des Halbleitersubstrats 10 ausgebildet worden ist, die auf der gegenüberliegenden Seite zu der ersten Hauptfläche 10A angeordnet ist (vergleiche 3 bis 7). Das Halbleiterelement 1 kann irgendeine Elementstruktur aufweisen und kann beispielsweise als ein vertikal leitender Bipolartransistor mit isolierten Gate (IGBT) oder ein Metall-Oxid-Halbleiter-Feldeffekttransistor (MOSFET) ausgebildet sein, oder kann als eine Gleichrichterdiode ausgebildet sein. Es ist anzumerken, dass die 1 bis 10 nicht die Elementstruktur zeigen.
  • An der ersten Hauptfläche 10A sind eine erste Elektrode 11, die als ein Hauptstrompfad des Halbleiterelements 1 dient, und eine Steuer- und/oder Regelelektrode 13 ausgebildet. An der ersten Elektrode 11 ist eine erste Verlötungsmetallschicht 21 ausgebildet. Die erste Verlötungsmetallschicht 21 ist über Lot 31 mit einer ersten externen Elektrode 41 verbunden. Die erste Verlötungsmetallschicht 21 und die erste externe Elektrode 41 sind miteinander verlötet. Die Steuer- und/oder Regelelektrode 13 ist über einen Metalldraht 33 mit einer dritten externen Elektrode 43 verbunden. Mit anderen Worten sind die Steuer- und/oder Regelelektrode 13 und die dritte externe Elektrode 43 durch Drahtbonden miteinander verbunden.
  • Des Weiteren ist ein führungsring 14 ausgebildet, um die erste Elektrode 11 und die Steuer- und/oder Regelelektrode 13 an der ersten Hauptfläche 10A zu umgeben. Mit anderen Worten ist ein Durchschlagspannungshaltebereich ausgebildet, um einen Zellbereich zu umgeben, in dem die Elementstruktur des Halbleiterelements 1 ausgebildet ist. Wenn das Halbleiterelement 1 beispielsweise als ein IGBT ausgebildet ist, ist die erste Elektrode 11 als eine Emitterelektrode ausgebildet, während die Steuer- und/oder Regelelektrode 13 als eine Gateelektrode ausgebildet ist. Eine Schutzschicht 15 ist an der ersten Hauptfläche 10A ausgebildet. Obwohl die Schutzschicht 15 an dem Durchschlagsspannungshaltebereich, in dem wenigstens der führungsring 14 ausgebildet ist, ausgebildet werden kann, kann diese Schutzschicht 15 derart an der ersten Hauptfläche 10A ausgebildet werden, dass eine Öffnung an der ersten Elektrode 13 und der Steuer- und/oder Regelelektrode 13 gegeben ist.
  • An der dritten Hauptfläche 10C ist eine zweite Elektrode 12 ausgebildet, die als ein Hauptstrompfad des Halbleiterelements 1 dient. An der zweiten Elektrode 12 ist eine zweite Verlötungsmetallschicht 22 ausgebildet. Die zweite Verlötungsmetallschicht 22 ist über Lot 32 mit zweiten externen Elektroden 42 und 52 verbunden. Die zweiten externen Elektroden 42 und 52 sind durch ein Übereinanderstapeln einer oberen Elektrode 42 und einer unteren Elektrode 52 miteinander verbunden. Die zweite Verlötungsmetallschicht 22 und die obere Elektrode 42 sind miteinander verlötet. Die obere Elektrode 42 ist über Lot 34 mit einer vierten externen Elektrode 44 verbunden.
  • Ausgenommen eines Teils von jeder der ersten externen Elektrode 41, der unteren Elektrode 52, der zweiten externen Elektroden 42 und 52, der dritten externen Elektrode 43 und der vierten externen Elektrode 44 ist die Halbleiteranordnung 100 durch einen Abdichtkörper 60 abgedichtet.
  • Das das Halbleitersubstrat 10 bildende Material ist beispielsweise Silizium. Das Material, das jede der ersten Elektrode 11 und der Steuer- und/oder Regelelektrode 13 bildet, kann irgendein Material sein, das eine elektrische Leitfähigkeit aufweist, und enthält vorzugsweise 95 Gew.-% oder mehr Aluminium (Al). Das die zweite Elektrode 12 bildende Material enthält beispielsweise Al.
  • Das Lot 31, das Lot 32 und das Lot 34 können aus irgendeinem Lotmaterial hergestellt sein, und ein Hauptbestandteilmaterial davon ist Sn.
  • Das Material zur Ausbildung von jeder der ersten Verlötungsmetallschicht 21 und der zweiten Verlötungsmetallschicht 22 enthält beispielsweise Nickel (Ni). Insbesondere kann das Material zur Ausbildung jeder der ersten Verlötungsmetallschicht 21 und der zweiten Verlötungsmetallschicht 22 ein Metallelement enthalten, das eine Atomnummer gleich oder größer als 23 aufweist. Auf diese Weise können Zinn (Sn) als ein Hauptbestandteilmaterial des Lots 31 und eine intermetallische Verbindung einfach ausgebildet werden, und können einfach durch ein bekanntes Verfahren verlötet werden. Die Schichtdicke der ersten Verlötungsmetallschicht 21 kann willkürlich festgelegt werden in Übereinstimmung mit der Bedingung zum Verbinden über das Lot 31 mit der ersten externen Elektrode 41. Beispielsweise beträgt die Schichtdicke der ersten Verlötungsmetallschicht 21 0,5 μm oder mehr und 5 μm oder weniger, und vorzugsweise etwa 1 μm. Die Schichtdicke der zweiten Verlötungsmetallschicht 22 kann willkürlich festgelegt werden in Übereinstimmung mit der Bedingung zum Verbinden über das Lot 32 mit der oberen Elektrode 42, der Bedingung zur Würfelung des Halbleitersubstrats 10 und dergleichen. Beispielsweise beträgt die Schichtdicke der zweiten Verlötungsmetallschicht 22 0,5 μm oder mehr und 5 μm oder weniger, und vorzugsweise etwa 1 μm. Auf diese Weise kann die mechanische Stärke von jeder ersten Verlötungsmetallschicht 21 und der zweiten Verlötungsmetallschicht 22 aufrechterhalten werden, bevor und nachdem die erste Verlötungsmetallschicht 21 mit der ersten externen Elektrode 41 verlötet wird bzw. worden ist oder bevor und nachdem die zweite Verlötungsmetallschicht 22 mit den zweiten externen Elektroden 42 und 52 verlötet wird bzw. worden ist. Folglich wird es möglich, die Zuverlässigkeit der Verbindungsgrenzfläche zwischen der ersten Verlötungsmetallschicht 21 und der ersten externen Elektrode 41 sicherzustellen, und zudem wird es möglich, die Zuverlässigkeit der Verbindungsgrenzfläche zwischen der zweiten Verlötungsmetallschicht 22 und der oberen Elektrode 42 sicherzustellen. Durch Festlegen der Schichtdicke von jeder der ersten Verlötungsmetallschicht 21 und der zweiten Verlötungsmetallschicht 22 derart, dass sie innerhalb des oben beschriebenen Wertebereichs fällt, können zudem die erste Verlötungsmetallschicht 21 und die zweite Verlötungsmetallschicht 22 einfach ausgebildet werden. Folglich kann die Verarbeitungszeit in jedem aus dem Schritt zum Ausbilden einer ersten Verlötungsmetallschicht 21 und dem Schritt zum Ausbilden der zweiten Verlötungsmetallschicht 22 verkürzt werden, und zudem kann eine Reduzierung des Herstellungsertrags unterdrückt werden.
  • Das die Schutzschicht 15 ausbildende Material kann irgendein Material sein, das eine elektrisch isolierende Eigenschaft aufweist und beispielsweise Polyimid (lichtempfindliches Polyimid oder nicht-lichtempfindliches Polyimid) enthält.
  • Das den Draht 33 ausbildende Material kann irgendein Material sein, das eine elektrische Leitfähigkeit aufweist und beispielsweise Al enthält. Der Metalldraht 33 ist beispielsweise als ein Al-Draht ausgebildet.
  • Das Material zur Ausbildung jeder der ersten externen Elektrode 41, der zweiten externen Elektroden 42 und 52, der dritten externen Elektrode 43 und der vierten externen Elektrode 44 kann irgendein Material sein, das eine elektrische Leitfähigkeit aufweist und beispielsweise Kupfer (Cu) enthält. Die erste externe Elektrode 41, die zweiten externen Elektroden 42 und 52, die dritte externe Elektrode 43 und die vierte externe Elektrode sind jeweils beispielsweise als eine Cu-Platte ausgebildet.
  • Das den Abdichtkörper 60 ausbildende Material kann irgendein Material sein, das eine elektrisch isolierende Eigenschaft aufweist und beispielsweise ein Kunststoffmaterial ist, das vor einem Aushärten beispielsweise ein gelartiges Kunststoffmaterial ist.
  • Mit Bezug auf die 2 bis 10 wird das Verfahren zum Herstellen einer Halbleiteranordnung gemäß dem vorliegenden Ausführungsbeispiel nachfolgend beschrieben.
  • Zuerst wird das Halbleitersubstrat 10 fertiggestellt (Schritt (S01)). Das Halbleitersubstrat 10 hat eine erste Hauptfläche 10A und eine zweite Hauptfläche 10B, die auf der gegenüberliegenden Seite zu der ersten Hauptfläche 10A angeordnet ist. Die Schichtdicke des Halbleitersubstrats 10 (der Abstand zwischen der ersten Hauptfläche 10A und der zweiten Hauptfläche 10B) ist dicker als die Schichtdicke, die als Halbleiterelement 1 erforderlich ist (die Schichtdicke des Halbleitersubstrats 10 in der Halbleiteranordnung 100) und beträgt beispielsweise 750 μm.
  • Dann wird eine Elementstruktur (nicht gezeigt) des Halbleiterelements 1 an der ersten Hauptfläche 10A des Halbleitersubstrats 10 ausgebildet (Schritt (S02)). Insbesondere wird die Elementstruktur auf der Seite der ersten Hauptfläche 10A beispielsweise durch Ionenimplantation oder thermische Diffusion in die erste Hauptfläche 10A des Halbleitersubstrats 10 ausgebildet. Wenn das Halbleiterelement 1 als ein IGBT ausgebildet wird, umfasst der vorliegende Schritt (S01) den Schritt zum Ausbilden einer Gateisolierschicht, wodurch eine Elementstruktur eines Feldeffekttransistors mit isoliertem Gate auf der Seite der ersten Hauptfläche 10A ausgebildet wird.
  • Wie in 3 gezeigt, wird dann die erste Elektrode 11 an der ersten Hauptfläche 10A des Halbleitersubstrats 10 ausgebildet (Schritt (S03)). Das Verfahren zum Ausbilden der ersten Elektrode 11 kann irgendein Verfahren sein, das beispielsweise ein Sputterverfahren oder ein Aufdampfverfahren ist. Des Weiteren kann das Verfahren zum Strukturieren der ersten Elektrode 11 irgendein Verfahren sein, das beispielsweise ein Masken-Sputterverfahren oder ein Lift-off-Verfahren ist. Bei dem vorliegenden Schritt (S03) werden zusätzlich zu der ersten Elektrode 11 die Steuer- und/oder Regelelektrode 13 und der führungsring 14 an der ersten Hauptfläche 10A des Halbleitersubstrats 10 ausgebildet.
  • Wie in 4 gezeigt, werden dann die erste Verlötungsmetallschicht 21 und die Opferschicht 23 an der ersten Elektrode 11 ausgebildet (Schritt (S04)). Das Verfahren zum Ausbilden der ersten Verlötungsmetallschicht 21 und der Opferschicht 23 kann irgendein Verfahren sein, das beispielsweise ein Sputterverfahren oder ein Aufdampfverfahren ist. 4 ist eine Querschnittsdarstellung, die das Verfahren zum Ausbilden der ersten Verlötungsmetallschicht 21 und der Opferschicht 23 durch das Sputterverfahren zeigt.
  • Wie in 4(a) gezeigt, wird eine Metallmaske 70 zum Sputtern fertiggestellt, die eine Öffnung 70a aufweist. Die Öffnung 70a der Metallmaske 70 wird bereitgestellt, um über den Mittelabschnitt der ersten Elektrode 11 an der ersten Hauptfläche 10A (einem Bereich, in dem die erste Verlötungsmetallschicht 21 auszubilden ist) in die Richtung gelegt zu werden, die die erste Hauptfläche 10A (beispielsweise in der senkrechten Richtung) kreuzt. Mit anderen Worten wird die Metallmaske 70 ausgebildet, um in der oben beschriebenen Kreuzungsrichtung über einen anderen Bereich als den Bereich, in dem die erste Verlötungsmetallschicht 21 an der ersten Hauptfläche 10A auszubilden ist, gelegt zu werden.
  • Wie in 4(b) gezeigt, werden die erste Verlötungsmetallschicht 21 und die Opferschicht 23 durch die Metallmaske 70 hindurch ausgebildet. Die erste Verlötungsmetallschicht 21 und die Opferschicht 23 werden durch das Masken-Sputterverfahren ausgebildet. Wie in 4(c) gezeigt, werden dadurch die erste Verlötungsmetallschicht 21 und die Opferschicht 23 ausschließlich an einem Bereich der ersten Elektrode 11 ausgebildet, in dem die Öffnung 70a angeordnet ist.
  • Das Material zur Ausbildung der Opferschicht 23 kann ein Material sein, das im Vergleich zu der ersten Verlötungsmetallschicht 21 selektiv durch Ätzen entfernbar ist. Dieses die Opferschicht 23 ausbildende Material wird aus einem Element gebildet, das vorzugsweise eine Atomnummer gleich oder geringer als 22 aufweist und kein Alkalimetall und kein Alkalierdmetall enthält, und vorzugsweise Titan (Ti) oder Al enthält. Auf diese Weise kann in dem später beschriebenen Schritt (S10) zum Entfernen der Opferschicht 23 die Opferschicht 23 leicht entfernt werden, während ein Ätzen der ersten Verlötungsmetallschicht 21 unterdrückt wird. Auf diese Weise können auch die erste Verlötungsmetallschicht 21 und die Opferschicht 23 in demselben Schritt kontinuierlich einfach ausgebildet werden.
  • Die Schichtdicke der Opferschicht 23 kann willkürlich festgelegt werden in Übereinstimmung mit der Bedingung für die Wärmebehandlung, die nach dem vorliegenden Schritt (S04) durchgeführt wird, die Bedingung zum Ätzen in dem Schritt zum Entfernen der Opferschicht 23 und dergleichen. Diese Schichtdicke der Opferschicht 23 beträgt beispielsweise 0,02 μm oder mehr und 1 μm oder weniger, und vorzugsweise etwa 0,1 μm. Auf diese Weise kann in dem Wärmebehandlungsschritt, der nach dem vorliegenden Schritt (S04) durchgeführt wird (beispielsweise in dem Ionenimplantierungsschritt oder dem thermischen Diffusionsschritt in dem Schritt zum Ausbilden einer Elementstruktur auf der Seite der dritten Hauptfläche 10C), Sauerstoff (O2) davon abgehalten werden, die erste Verlötungsmetallschicht 21 zu erreichen, und zudem kann eine thermische Oxidierung von Ni, das in der ersten Verlötungsmetallschicht 21 enthalten ist, verhindert werden. Des Weiteren kann die Opferschicht 23 durch Unterdrücken, dass die Schichtdicke der Opferschicht 23 in den oben beschriebenen Wertebereich fällt, einfach ausgebildet oder entfernt werden. Demzufolge kann die Verarbeitungszeit in jedem der Schritte zur Ausbildung und Entfernung der Opferschicht 23 verkürzt werden, und zudem kann eine Reduzierung des Herstellungsertrages unterdrückt werden.
  • In dem vorliegenden Schritt (S04) können zudem die erste Verlötungsmetallschicht 21 und die Opferschicht 23 durch ein Lift-off-Verfahren ausgebildet werden. 5 ist eine Querschnittdarstellung, die das Verfahren zum Ausbilden der Verlötungsmetallschicht 21 und der Opferschicht 23 durch ein Lift-off-Verfahren zeigt.
  • Wie in 5(a) gezeigt, wird eine Maske zum Lift-off 80 fertiggestellt, die eine Öffnung 80a aufweist. Die Maske zum Lift-off 80 ist beispielsweise eine Resistschicht und ist durch den Fotogravurprozess mit der Öffnung 80a versehen. Die Öffnung 80a wird bereitgestellt, so dass der Mittelabschnitt der ersten Elektrode 11 an der ersten Hauptfläche 10A (ein Bereich, in dem die erste Verlötungsmetallschicht 21 auszubilden ist) freigelegt ist. Mit anderen Worten wird die Maske zum Lift-off 80 ausgebildet, um einen anderen Bereich als den Bereich an der ersten Hauptfläche 10A, in dem die erste Verlötungsmetallschicht 21 auszubilden ist, abzudecken.
  • Wie in 5(b) gezeigt werden dann die erste Verlötungsmetallschicht 21 und die Opferschicht 23 durch die Maske zum Lift-off 80 hindurch ausgebildet. Die erste Verlötungsmetallschicht 21 und die Opferschicht 23 werden beispielsweise durch das Sputterverfahren ausgebildet. Dadurch werden die Verlötungsmetallschicht 21 und die Opferschicht 23 an der Maske zum Lift-off 80 und zudem an der ersten Elektrode 11, die auf der Innenseite der Öffnung 80a der Maske zum Lift-off 80 freigelegt ist, ausgebildet. Dann wird die Maske zum Lift-off 80 durch irgendein Verfahren entfernt. Dadurch werden auch die Verlötungsmetallschicht 21 und die Opferschicht 23, die an der Maske zum Lift-off 80 ausgebildet sind, von der ersten Hauptfläche 10A entfernt. Wie in 5(c) gezeigt, werden ausschließlich die erste Verlötungsmetallschicht 21 und die Opferschicht 23, die direkt an der ersten Elektrode 11 ausgebildet sind, zurückbehalten.
  • Zudem können die erste Verlötungsmetallschicht 21 und die Opferschicht 23 in separaten Schritten ausgebildet werden. Beispielsweise kann in dem vorliegenden Schritt (S04) nach dem Schritt zum Ausbilden der ersten Verlötungsmetallschicht 21 der Schritt zum Ausbilden der Opferschicht 23 durchgeführt werden.
  • Wie in 6 gezeigt, kann dann die Schutzschicht 15 an der ersten Hauptfläche 10A ausgebildet werden (Schritt (S05)). Insbesondere wird die Schutzschicht 15 an der ersten Hauptfläche 10A ausgebildet, um die äußeren Randenden der ersten Elektrode 11 und der ersten Verlötungsmetallschicht 21, die äußeren Randenden der Steuer- und/oder Regelelektrode 13 und die Oberseite des führungsrings 14 abzudecken. Wenn die Schutzschicht 15 aus lichtempfindlichen Polyimid hergestellt ist, wird die Schutzschicht 15 durch einen Fotogravurprozess ausgebildet. Wenn die Schutzschicht 15 aus nicht-lichtempfindlichem Polyimid ausgebildet ist, wird des Weiteren das nicht-lichtempfindliche Polyimid auf die erste Hauptfläche 10A aufgebracht, und dann eine Ätzmaske unter Verwendung eines lichtempfindlichen Resists durch den Fotogravurprozess an dem nicht-lichtempfindlichen Polyimid ausgebildet. Dann wird diese Ätzmaske verwendet, um das nicht-lichtempfindlichen Polyimid zu bearbeiten, wodurch die Schutzschicht 15 ausgebildet wird. Die Schutzschicht 15 wird vorzugsweise nicht an einem Bereich ausgebildet, der in dem später beschriebenen Würfelungsschritt zu würfeln ist.
  • Wie in 7 gezeigt, wird dann die Rückseite (zweite Hauptfläche 10B) des Halbleitersubstrats 10 geschliffen (Schritt (S06)). Insbesondere wird die zweite Hauptfläche 10B des Halbleitersubstrats 10 geschliffen, während ein äußerer Randbereich c, der in einem vorgegebenen Abstand (beispielsweise 2 mm) von dem äußeren Randende des Halbleitersubstrats 10 in der radialen Richtung angeordnet ist, zurückgelassen. Dadurch wird die dritte Hauptfläche 10C freigelegt. Die Schichtdicke des geschliffenen Abschnitts an dem Halbleitersubstrat 10 (der Abstand zwischen der ersten Hauptfläche 10A und der zweiten Hauptfläche 10B) beträgt auf diese Weise beispielsweise 100 μm. Das Verfahren zum Schleifen des Halbleitersubstrats 10 kann irgendein Verfahren sein. Durch ausschließliches Schleifen des inneren Bereichs, der von dem äußeren Randbereich c umgeben ist, während die Schichtdicke des äußeren Randbereichs c erhalten bleibt, kann das Auftreten eines Verzugs und dergleichen an dem Halbleitersubstrat 10 nach dem Schleifen unterdrückt werden. Zudem wird der vorliegende Schritt (S06) in dem Zustand durchgeführt, in dem Edelmetalle, wie beispielsweise Gold (Au), und Schwermetalle, wie beispielsweise (Ni), nicht auf der Seite der ersten Hauptfläche 10A und auf der Seite der dritten Hauptfläche 10C freigelegt sind. Der vorliegende Schritt (S06) wird in dem Zustand durchgeführt, in dem das Halbleitersubstrat 10, die erste Verlötungsmetallschicht 21, die Steuer- und/oder Regelelektrode 13 und die Schutzschicht 15 freigelegt sind, wobei in diesem Fall jede von ihnen keine Edelmetalle und keine Schwermetalle als ein Materialbestandteil enthält. Demzufolge wird in dem vorliegenden Schritt (S06) verhindert, dass ein Schleifpulver, das Edelmetalle oder Schwermetalle enthält, an dem Bereich und dergleichen anhaftet, in dem das Halbleitersubstrat 10 an der zweiten Hauptfläche 10B und der ersten Hauptfläche 10A freigelegt ist, und das durch Schleifen ausgebildet ist.
  • Dann wird eine Elementstruktur (nicht gezeigt) des Halbleiterelements 1 auf der Seite der dritten Hauptfläche 10C ausgebildet (Schritt (S07)). Wenn das Halbleiterelement 1 beispielsweise als ein IGBT ausgebildet wird, wird ein Kollektorbereich durch Ionenimplantation und thermische Diffusion in die dritte Hauptfläche 10C ausgebildet. In dem vorliegenden Schritt (S07) wird das Halbleitersubstrat 10 auf eine vorgegebene Temperatur erwärmt. Zu dieser Zeit haftet das Schleifpulver, das Edelmetalle oder Schwermetalle enthält, nicht an den Bereichen an der dritten Hauptfläche 10C und der ersten Hauptfläche 10A, in denen das Halbleitersubstrat 10 freigelegt ist. Somit werden durch den vorliegenden Schritt (S07) Edelmetalle und Schwermetalle davon abgehalten, thermisch in das Halbleitersubstrat 10 zu diffundieren.
  • Dann wird die zweite Elektrode 12 an der Rückseite (dritte Hauptfläche 10C) des Halbleitersubstrats 10 ausgebildet (Schritt (S08)). Die zweite Elektrode 12 kann durch irgendein Verfahren ausgebildet werden und wird beispielsweise durch das Sputterverfahren ausgebildet. Zu dieser Zeit wird in dem Zustand, in dem das Halbleitersubstrat 10 auf eine vorgegebene Temperatur erwärmt ist, eine Schicht aus dem Material (beispielsweise Al), das die zweite Elektrode 12 ausbildet, an der dritten Hauptfläche 10C ausgebildet, so dass der elektrische Widerstand der Verbindungsgrenzfläche zwischen dem oben beschriebenen Kollektorbereich und der zweiten Elektrode 12 reduziert werden kann. Zudem wird, nachdem eine Schicht des Materials, das die zweite Elektrode 12 ausbildet, ohne Erwärmung an dem Halbleitersubstrat 10 ausgebildet worden ist, das Halbleitersubstrat 10 auf eine vorgegebene Temperatur erwärmt, wodurch auch derselbe Effekt erreicht werden kann. Es ist anzumerken, dass der Wärmebehandlungsschritt für das Halbleitersubstrat 10 in diesem Fall nach dem Schritt (S09) zum Ausbilden der zweiten Verlötungsmetallschicht 22, der später beschrieben wird, durchgeführt werden kann.
  • Dann wird die zweite Verlötungsmetallschicht 22 an der zweiten Elektrode 22 ausgebildet (Schritt (S09)). Das Verfahren zum Ausbilden der zweiten Verlötungsmetallschicht 22 kann irgendein Verfahren sein, das beispielsweise ein Sputterverfahren oder ein Aufdampfverfahren ist. In dem vorliegenden Schritt (S09) ist es bevorzugt, dass eine Antioxidierungsschicht 24 an der zweiten Verlötungsmetallschicht 22 ausgebildet wird. Das Material zum Ausbilden der Antioxidierungsschicht 24 kann irgendein Material sein, das im Vergleich zu der zweiten Verlötungsmetallschicht 22 nicht leicht oxidiert werden kann, und ist vorzugsweise Au. Die Schichtdicke der Antioxidierungsschicht 24 kann willkürlich festgelegt werden in Übereinstimmung mit der Bedingung zum Verbinden über das Lot 32 mit den zweiten externen Elektroden 42 und 52. Beispielsweise beträgt diese Schichtdicke der Antioxidierungsschicht 24 0,02 μm oder mehr und 1 μm oder weniger, und vorzugsweise etwa 0,1 μm.
  • Auf diese Weise wird die zweite Verlötungsmetallschicht 22 mit der Antioxidierungsschicht 24 abgedeckt, so dass die Oxidierung der zweiten Verlötungsmetallschicht 22 verhindert werden kann, und somit kann eine Reduzierung der Lotbenetzbarkeit der zweiten Verlötungsmetallschicht 22 verhindert werden. Wenn die Lotbenetzbarkeit der zweiten Verlötungsmetallschicht 22 reduziert wird, kann ein Problem auftreten, dass Löcher innerhalb des Lots 32 erzeugt werden, und die Wärmeleitung von dem Halbleiterelement 1 zu den zweiten externen Elektroden 42 und 52 wird an diesen Löchern gehemmt, wodurch eine lokale Wärmeerzeugung an diesen Löchern verursacht wird. Auf der anderen Seite wird, wenn die Antioxidierungsschicht 24 ausgebildet wird, es möglich, das Auftreten von Löchern innerhalb des Lots 32, das die zweite Verlötungsmetallschicht 22 und die zweiten externen Elektroden 42 und 52 verbindet, zu unterdrücken. Folglich kann eine hervorragende Wärmeleitung und elektrische Leitung über die gesamte Verbindungsfläche zwischen der zweiten Verlötungsmetallschicht 22 und der oberen Elektrode 42 (beispielsweise der gesamten dritten Hauptfläche 10C) realisiert werden.
  • Bei der Halbleiteranordnung 100 ist der Bereich eines Bereichs b, in dem das Verlöten über das Lot 32 auf der Seite der dritten Hauptfläche 10C (vergleiche 1) realisiert ist, größer als der Bereich eines Bereichs a, in dem die Verlötung über das Lot 31 auf der Seite der ersten Hauptfläche 10A realisiert ist (vergleiche 1). Demzufolge trägt das Lot 32 stärker zu einer Kühlung des Halbleiterelements 1 bei als das Lot 31. Daher ist es bevorzugt, dass das Auftreten von Löchern innerhalb des Lots 32 über die gesamte Fläche der zweiten Verlötungsmetallschicht 22 unterdrückt wird. Zu diesem Zwecke ist es bevorzugt, dass die Antioxidierungsschicht 24 über die gesamte Fläche der zweiten Verlötungsmetallschicht 22 ausgebildet wird.
  • Wie in 8 gezeigt, werden auf diese Weise die zweite Elektrode 12, die zweite Verlötungsmetallschicht 22 und die Antioxidierungsschicht 24 an der dritten Hauptfläche 10C des Halbleitersubstrats 10 ausgebildet, um übereinander gestapelt zu sein. Zudem können die zweite Elektrode 12, die zweite Verlötungsmetallschicht 22 und die Antioxidierungsschicht 24 kontinuierlich in demselben Schritt ausgebildet werden.
  • Wie in 9 gezeigt, wird dann die Opferschicht 23 entfernt (Schritt (S10)). Das Verfahren zum Entfernen der Opferschicht 23 kann irgendein Verfahren sein, das beispielsweise ein Nassätzverfahren ist. Wenn das Material, das die Opferschicht 23 ausbildet, Ti ist, wird der vorliegende Schritt (S10) beispielsweise durch Eintauchen der ersten Hauptfläche 10A des Halbleitersubstrats 10 in eine Fluorsäure durchgeführt. Wenn das Material zur Ausbildung der Opferschicht 23 Al ist, wird der Schritt (S10) auch beispielsweise durch Eintauchen der ersten Hauptfläche 10A des Halbleitersubstrats 10 in eine Phosphorsäure durchgeführt. Durch Verwendung irgendeines Verfahrens kann die Opferschicht 23 im Vergleich zu der ersten Verlötungsmetallschicht 21 durch Nassätzen selektiv entfernt werden.
  • Wie in 10 gezeigt, wird dann das Halbleitersubstrat 10 gewürfelt (Schritt (S11)). Hierdurch wird das Halbleiterelement 1 von dem Halbleitersubstrat 10 abgetrennt. Das Verfahren zur Würfelung des Halbleitersubstrats 10 kann irgendein Verfahren sein, das beispielsweise ein Schneidmesserwürfelungsverfahren ist.
  • Dann werden die erste Verlötungsmetallschicht 21 des Halbleiterelements 1 und die erste externe Elektrode 41 miteinander verlötet (Schritt (S12)). Beispielsweise wird ein festes Lot zwischen der ersten Verlötungsmetallschicht 21 und der ersten externen Elektrode 41 angeordnet, das danach wärmebehandelt und danach gekühlt wird, so dass die erste Verlötungsmetallschicht 21 und die erste externe Elektrode 41 über das Lot 31 miteinander verbunden sind. Ähnlich wird ein festes Lot zwischen der zweiten Verlötungsmetallschicht 22 und der oberen Elektrode 42 der zweiten externen Elektroden 42 und 52 angeordnet, das dann wärmebehandelt und dann gekühlt wird, so dass die zweite Verlötungsmetallschicht 22 und die zweiten externen Elektroden 42 und 52 über das Lot 32 miteinander verbunden sind.
  • In diesem Fall wird der vorliegende Schritt (S12) durchgeführt, ohne Durchführung der Wärmebehandlung bis nach dem vorhergehenden Schritt (S10) zum Entfernen der Opferschicht 23. Somit wird in dem vorliegenden Schritt (S12) eine durch Wärmebehandlung verursachte Oxidschicht nicht an der ersten Verlötungsmetallschicht 21 ausgebildet. Da eine natürliche Oxidschicht an der ersten Verlötungsmetallschicht 21 ausgebildet sein kann, kann jedoch eine Wärmebehandlung zum Erwärmen des Halbleitersubstrats 10 auf eine vorgegebene Temperatur unter der reduzierten Atmosphäre als Vorbehandlung zu dem vorliegenden Schritt (S12) durchgeführt werden. Auf diese Weise können Oxidschichten, die an der ersten Verlötungsmetallschicht 21 und an der Oberfläche des festen Lots ausgebildet sind, gleichzeitig entfernt werden, so dass die Lotbenetzbarkeit der ersten Verlötungsmetallschicht 21 wiederhergestellt werden kann. Da die Antioxidierungsschicht 24 an der zweiten Verlötungsmetallschicht 22 ausgebildet wird, ist zudem keine Oxidschicht daran ausgebildet. Wenn die Schichtdicke der Antioxidierungsschicht 24 etwa 0,1 μm beträgt, wird die Antioxidierungsschicht 24 während des Verlötens zwischen der zweiten Verlötungsmetallschicht 22 und den zweiten externen Elektroden 42 und 52 in das Lot 32 diffundiert, so dass diese Antioxidierungsschicht 24 verschwindet.
  • Dann wird das Halbleiterelement 1 durch den Abdichtkörper 60 abgedichtet (Schritt (S13)). Der Schritt zum Ausbilden des Abdichtkörpers 60 wird beispielsweise durch ein Transferformverfahren durchgeführt. Auf diese Weise wird die Halbleiteranordnung 100 wie in 1 gezeigt hergestellt.
  • Nachfolgend werden die Funktionen der Effekte des Verfahrens zum Herstellen einer Halbleiteranordnung gemäß dem vorliegenden Ausführungsbeispiel beschrieben.
  • Das Verfahren zum Herstellen einer Halbleiteranordnung gemäß dem vorliegenden Ausführungsbeispiel umfasst: den Schritt (S01) der Fertigstellung eines Halbleitersubstrats 10, das eine erste Hauptfläche 10A und eine zweite Hauptfläche 10B, die auf der gegenüberliegenden Seite zu der ersten Hauptfläche 10A angeordnet ist, aufweist; den Schritt (S02) der Ausbildung einer ersten Elektrode 11 an der ersten Hauptfläche 10A; den Schritt (S03) der Ausbildung einer ersten Verlötungsmetallschicht 21 (einer Verlötungsmetallschicht) an der ersten Elektrode 11; den Schritt (S04) der Ausbildung einer Opferschicht 23 an der ersten Verlötungsmetallschicht 21; den Schritt (S06) des Schleifens der zweiten Hauptfläche 10B nach der Ausbildung der Opferschicht 23; den Schritt (S07) der Durchführung einer Wärmebehandlung nach dem Schleifschritt (S06) (der Schritt der Ausbildung einer Elementstruktur auf der Seite der dritten Hauptfläche 10C); den Schritt (S10) der Entfernung der Opferschicht 23 nach dem Schritt (S07) der Durchführung der Wärmebehandlung; und den Schritt (S12) des Verlötens der ersten Verlötungsmetallschicht 21 und einer ersten externen Elektrode 41.
  • Auf diese Weise wird der Schritt (S07) der Durchführung der Wärmebehandlung nach dem Schritt (S04) der Ausbildung der Opferschicht 23 an der ersten Verlötungsmetallschicht 21 durchgeführt. Somit wird in dem Schritt (S07) die Opferschicht 23 an der ersten Verlötungsmetallschicht 21 ausgebildet. Der Schritt (S10) der Entfernung der Opferschicht 23 wird nach dem Schritt (S07) der Durchführung der Wärmebehandlung durchgeführt. Dann wird der Schritt (S12) der Verlötung der ersten Verlötungsmetallschicht 21 und der ersten externen Elektrode 41 durchgeführt. Demzufolge wird in dem Schritt (S12) der Verlötung eine thermische Oxidschicht, die durch die Wärmebehandlung verursacht wird, nicht an der ersten Verlötungsmetallschicht 21 ausgebildet, sondern lediglich eine natürliche Oxidschicht wird daran ausgebildet.
  • Daher wird als eine Vorbehandlung vor der Verlötung in dem Verlötungsschritt (S12) lediglich eine einfache Vorbehandlung zum Entfernen einer natürlichen Oxidschicht durchgeführt, ohne das Ausbilden einer Antioxidierungsschicht, die aus Edelmetallen hergestellt ist, an der ersten Verlötungsmetallschicht 21, mit dem Ergebnis, dass die erste Verlötungsmetallschicht 21 und die erste externe Elektrode 41 hervorragend über das Lot 31, das kein Loch darin ausgebildet aufweist, verlötet werden können.
  • Des Weiteren muss die Opferschicht 23 eventuell von der Halbleiteranordnung 100 entfernt werden. Somit kann diese Opferschicht 23 selbst aus einem leicht oxidierbaren Material gebildet sein. Insbesondere muss eine Schicht, wie beispielsweise eine Antioxidierungsschicht 24, die aus einem Schwermetall hergestellt ist und die nicht entfernt wird, sondern an der Halbleiteranordnung 100 verbleibt, nicht an der ersten Verlötungsmetallschicht 21 ausgebildet werden. Somit kann die thermische Oxidierung der ersten Verlötungsmetallschicht 21 durch die Opferschicht 23 unterdrückt werden, die aus Materialien hergestellt ist, die kostengünstiger sind als diejenigen der Antioxidierungsschicht 24.
  • Des Weiteren werden bei dem Verfahren zum Herstellen einer Halbleiteranordnung gemäß dem vorliegenden Ausführungsbeispiel der Schritt der Ausbildung einer Antioxidierungsschicht und dergleichen an der ersten Hauptfläche 10A nicht nach dem Schleifschritt (S06) durchgeführt. Somit wird das Auftreten eines Bruchs an dem Halbleitersubstrat 10 unterdrückt.
  • Mit anderen Worten werden gemäß der Halbleiteranordnung 100, die durch das Verfahren zum Herstellen einer Halbleiteranordnung des vorliegenden Ausführungsbeispiels hergestellt worden ist, die Herstellungskosten unterdrückt, ein Bruch an dem Halbleitersubstrat unterdrück, und die erste Verlötungsmetallschicht 21 und die erste externe Elektrode 41 sind über das Lot 31 thermisch und elektrisch hervorragend miteinander verbunden.
  • Des Weiteren wird der Schritt (S03) der Ausbildung der ersten Verlötungsmetallschicht 21 und der Opferschicht 23 vor dem Schleifschritt (S07) durchgeführt. Somit wird dieser Schritt (S03) für das Halbleitersubstrat 10 durchgeführt, das eine einheitliche Schichtdicke aufweist, bevor seine Schichtdicke teilweise reduziert wird. Da das Auftreten eines Verzugs und dergleichen an dem Halbleitersubstrat 10 unterdrückt wird, können somit in dem Schritt (S03) die erste Verlötungsmetallschicht 21 und die Opferschicht 23 beispielsweise durch das Lift-off-Verfahren und dergleichen unter Verwendung eines Fotogravurprozesses einfach ausgebildet werden. Wenn die erste Verlötungsmetallschicht 21 und die Opferschicht 23 durch das Sputterverfahren ausgebildet werden, wenn die Schichtdicke des Halbleitersubstrats 10 teilweise reduziert wird, steigt zudem die Temperatur des Halbleitersubstrats 10 teilweise abrupt an, wodurch eine Temperaturungleichheit verursacht wird, so dass ein Bruch und dergleichen an dem Halbleitersubstrat 10 auftritt. Jedoch werden gemäß dem Verfahren zum Herstellen einer Halbleiteranordnung des vorliegenden Ausführungsbeispiels die erste Verlötungsmetallschicht 21 und die Opferschicht 23 an dem Halbleitersubstrat 10 ausgebildet, das eine einheitliche Schichtdicke aufweist, die erhalten wird, bevor es teilweise geschliffen wird. Demzufolge kann das Auftreten eines Bruchs und dergleichen an dem Halbleitersubstrat 10 unterdrückt werden, selbst wenn das Sputterverfahren eingesetzt wird. Auch in dem vorliegenden Schritt (S03) kann das Auftreten eines Bruchs und dergleichen an dem Halbleitersubstrat 10 unterdrück werden, selbst wenn das Halbleitersubstrat 10 während eines Transports des Halbleitersubstrats 10, einer Fixierung des Halbleitersubstrats 10 und dergleichen an der Innenseite jeder Bearbeitungsvorrichtung physisch kontaktiert wird. Somit kann das Halbleitersubstrat 10 einfach gehandhabt werden.
  • Es ist bevorzugt, dass das Material zur Ausbildung der Opferschicht 23 im Vergleich zu der ersten Verlötungsmetallschicht 21 durch Ätzen selektiv entfernbar ist.
  • Auf diese Weise kann in dem Schritt (S10) der Entfernung der Opferschicht 23 die Opferschicht 23 einfach entfernt werden. Da die Verdünnung der ersten Verlötungsmetallschicht 21 in dem vorliegenden Schritt (S10) unterdrückt wird, kann des Weiteren die mechanische Stärke der ersten Verlötungsmetallschicht 21 aufrechterhalten werden, bevor und nachdem die erste Verlötungsmetallschicht 21 und die erste externe Elektrode 41 miteinander verlötet werden bzw. worden sind. Folglich kann die Zuverlässigkeit der Verbindungsgrenzfläche zwischen der ersten Verlötungsmetallschicht 21 und der ersten externen Elektrode 4 sichergestellt werden.
  • Es ist bevorzugt, dass das Material zur Ausbildung der ersten Verlötungsmetallschicht 21 Ni enthält. Auf diese Weise kann Ni in der ersten Verlötungsmetallschicht 21 einfach eine intermetallische Verbindung mit Sn als ein Hauptbestandteilmaterial des Lots 31 bilden, was einen hervorragenden Verbindungszustand erlaubt, der zwischen der ersten Verlötungsmetallschicht 21 und der ersten externen Elektrode 41 zu erreichen ist. Auch können auf diese Weise die erste Verlötungsmetallschicht 21 und die erste externe Elektrode 41 durch ein bekanntes Verfahren einfach miteinander verlötet werden.
  • Es ist des Weiteren bevorzugt, dass das Material zur Ausbildung der Opferschicht 23 wenigstens eines aus Ti und Al enthält. Auf diese Weise kann in dem später beschriebenen Schritt (S10) der Entfernung der Opferschicht 23 die Opferschicht 23 einfach entfernt werden, während das Ätzen der ersten Verlötungsmetallschicht 21 unterdrückt wird. Auch können auf diese Weise die erste Verlötungsmetallschicht 21 und die Opferschicht 23 in demselben Schritt einfach kontinuierlich ausgebildet werden. Dadurch wird es möglich, die Halbleiteranordnung, durch die die Herstellungskosten reduziert sind, herzustellen, und eine Oxidierung der Verlötungsmetallschicht wird verhindert, so dass eine Verlötungsmetallschicht und eine externe Elektrode hervorragend miteinander verlötet sind.
  • Es ist bevorzugt, dass das Verfahren zum Herstellen einer Halbleiteranordnung gemäß dem vorliegenden Ausführungsbeispiel den Schritt (S05) der Ausbildung einer Schutzschicht 15 an der ersten Hauptfläche 10A des Halbleitersubstrats 10 aufweist.
  • Auf diese Weise wird es in dem Schritt (S12) des Verlötens der ersten Verlötungsmetallschicht 21 und der ersten externen Elektrode 41, selbst wenn das sogenannte Lotspringen (Streuung von Lotbällen) auftritt, möglich, das Auftreten von Fehlern von elektrischen Eigenschaften der Halbleiteranordnung 100 durch derartig gestreutes Lot zu verhindern.
  • Bei dem Verfahren zum Herstellen einer Halbleiteranordnung gemäß dem vorliegenden Ausführungsbeispiel ist es bevorzugt, dass der Schritt (S10) der Entfernung der Opferschicht 23 nach dem Schritt (S05) der Ausbildung der Schutzschicht 15 durchgeführt wird.
  • Auf diese Weise kann, selbst wenn ein Rest der Schutzschicht 15 in dem Schritt (S05) der Ausbildung der Schutzschicht 15 erzeugt wird, dieser Rest zusammen mit der Opferschicht 23 durch den Ätzprozess in dem Schritt (S10) der Entfernung der Opferschicht 23, der später durchgeführt wird, entfernt werden.
  • Bei dem Verfahren zum Herstellen einer Halbleiteranordnung gemäß dem vorliegenden Ausführungsbeispiel ist es bevorzugt, dass der Schleifschritt (S06) nach dem Schritt (S05) der Ausbildung der Schutzschicht 15 durchgeführt wird.
  • Auf diese Weise werden der Schritt (S05) der Ausbildung der Schutzschicht 15 und jeder der Schritte (S01 bis S04), die vor dem Schritt (S05) durchgeführt werden, für das Halbleitersubstrat 10 durchgeführt, das eine einheitliche Schichtdicke aufweist, die erhalten wird, bevor seine Schichtdicke teilweise reduziert wird. Demzufolge kann in dem Schritt (S05), da das Auftreten eines Verzugs und dergleichen an dem Halbleitersubstrat 10 unterdrückt wird, die Schutzschicht 15 beispielsweise unter Verwendung des Fotogravurprozesses einfach ausgebildet werden. Auch in dem Schritt (S05) der Ausbildung der Schutzschicht 15 kann das Auftreten eines Bruchs und dergleichen an dem Halbleitersubstrat 10 unterdrückt werden, so dass das Halbleitersubstrat 10 einfach gehandhabt werden kann.
  • Es ist bevorzugt, dass das Material zur Ausbildung der Schutzschicht 15 Polyimid enthält. Auf diese Weise kann, selbst wenn ein Rest der Schutzschicht 15 in dem Schritt (S05) der Ausbildung der Schutzschicht 15 erzeugt wird, dieser Rest einfach zusammen mit der Opferschicht 23 durch den Ätzprozess unter Verwendung einer Fluorsäure oder Phosphorsäure in dem Schritt (S10) der Entfernung der Opferschicht 23, der später durchgeführt wird, entfernt werden.
  • Es ist bevorzugt, dass das Material zur Ausbildung der ersten Elektrode 11 Al enthält und der Anteil von Al in der ersten Elektrode 11 95 Gew.-% oder mehr beträgt. Auf diese Weise kann die erste Elektrode 11 durch ein bekanntes Verfahren einfach ausgebildet werden. Wenn der Metalldraht 33 als ein Al-Draht ausgebildet ist, ist es zum Zweck des Erreichens der hervorragenden Zuverlässigkeit der Verbindung zwischen dem Metalldraht 33 und der Steuer- und/oder Regelelektrode 13 des Weiteren bevorzugt, dass das Material zur Ausbildung der Steuer- und/oder Regelelektrode 13 Al enthält und der Anteil von Al in der Steuer- und/oder Regelelektrode 13 95 Gew.-% oder mehr beträgt. Auch in einem solchen Fall können, wenn die erste Elektrode 11 wie oben beschrieben aufgebaut ist, die erste Elektrode 11 und die Steuer- und/oder Regelelektrode 13 in dem Schritt zur Ausbildung der ersten Elektrode 11 gleichzeitig an der ersten Hauptfläche 10A ausgebildet werden.
  • Zudem muss das Verfahren zum Herstellen einer Halbleiteranordnung 100 gemäß dem vorliegenden Ausführungsbeispiel nicht notwendigerweise in der oben beschriebenen Reihenfolge mit Bezug auf die sequentielle Reihenfolgebeziehung unter anderen als den folgenden Schritten durchgeführt werden, solange: nach der Ausbildung der Opferschicht 23 der Schleifschritt (S06) durchgeführt wird; nach diesem Schritt (S06) der Schritt (S07) der Ausbildung einer Elementstruktur auf der Seite der dritten Hauptfläche 10C durchgeführt wird; nach dem Schritt (S07) der Schritt (S10) der Entfernung der Opferschicht 23 durchgeführt wird; und nach dem Schritt (S10) der Verlötungsschritt (S12) durchgeführt wird. Beispielsweise kann nach der Ausbildung der ersten Verlötungsmetallschicht 21 die Schutzschicht 15 ausgebildet werden, und dann kann die Opferschicht 23 ausgebildet werden. In diesem Fall kann die Opferschicht 23 beispielsweise an der ersten Verlötungsmetallschicht 21 und an einem Abschnitt der Schutzschicht 15 ausgebildet werden, der einer Öffnung gegenüberliegt, durch die die erste Verlötungsmetallschicht 21 freigelegt ist. Auch können auf diese Weise dieselben Funktionen und Effekte wie diejenigen erreicht werden, die durch das Verfahren zum Herstellen einer Halbleiteranordnung gemäß dem vorliegenden Ausführungsbeispiel erhalten werden.
  • Es sei verstanden, dass die hierin offenbarten Ausführungsbeispiele in jedem Bezug erläuternd und nicht beschränkend sind. Der Rahmen der vorliegenden Erfindung ist durch die Begriffe der Ansprüche definiert, statt durch die obige Beschreibung, und ist gedacht, irgendeine Abwandlung der Bedeutung und des Rahmens äquivalent zu den Begriffen der Ansprüche zu umfassen.
  • Gewerbliche Anwendbarkeit
  • Die vorliegende Erfindung ist insbesondere vorteilhaft anwendbar auf ein Verfahren zum Herstellen einer Halbleiteranordnung, die ein Halbleitersubstrat aufweist, das ein Halbleiterelement aufweist, das mit einer externen Elektrode verlötet ist, und das geschliffen ist, um eine reduziert Schichtdicke aufzuweisen.
  • Bezugszeichenliste
  • 1 Halbleiterelement, 10 Halbleitersubstrat, 10A erste Hauptfläche, 10B zweite Hauptfläche, 10C dritte Hauptfläche, 11 erste Elektrode, 12 zweite Elektrode, 13 Steuer- und/oder Regelelektrode, 14 führungsring, 15 Schutzschicht, 21 erste Verlötungsmetallschicht, 22 zweite Verlötungsmetallschicht, 23 Opferschicht, 24 Antioxidierungsschicht, 31, 32, 34 Lot, 33 Metalldraht, 41 erste externe Elektrode, 42 obere Elektrode (zweite externe Elektrode), 52 untere Elektrode (zweite externe Elektrode), 43 dritte externe Elektrode, 44 vierte externe Elektrode, 60 Abdichtkörper, 70 Metallmaske, 70a, 80a Öffnung, 80 Maske zum Abheben, 100 Halbleiteranordnung.

Claims (11)

  1. Verfahren zum Herstellen einer Halbleiteranordnung, aufweisend: · Herstellen eines Halbleitersubstrats, das eine erste Hauptfläche und eine zweite Hauptfläche, die auf einer gegenüberliegenden Seite zu der ersten Hauptfläche angeordnet ist, aufweist; · Ausbilden einer ersten Elektrode an der ersten Hauptfläche; · Ausbilden einer Verlötungsmetallschicht an der ersten Elektrode; · Ausbilden einer Opferschicht an der Verlötungsmetallschicht; · Schleifen der zweiten Hauptfläche nach der Ausbildung der Opferschicht; · Durchführen einer Wärmebehandlung nach dem Schleifen; · Entfernen der Opferschicht nach der Durchführung der Wärmebehandlung; und · Verlöten der Verlötungsmetallschicht und einer externen Elektrode.
  2. Verfahren zum Herstellen einer Halbleiteranordnung nach Anspruch 1, wobei ein Material zur Ausbildung der Opferschicht im Vergleich zu der Verlötungsmetallschicht durch Ätzen selektiv entfernt wird.
  3. Verfahren zum Herstellen einer Halbleiteranordnung nach Anspruch 2, wobei das Material zur Ausbildung der Opferschicht ein Element enthält, das eine Atomnummer gleich oder geringer als 22 aufweist und das kein Alkalimetall und kein Alkalierdmetall enthält.
  4. Verfahren zum Herstellen einer Halbleiteranordnung nach Anspruch 3, wobei das Material zur Ausbildung der Opferschicht wenigstens eines aus Titan und Aluminium enthält.
  5. Verfahren zum Herstellen einer Halbleiteranordnung nach einem der Ansprüche 1 bis 4, wobei ein Material zur Ausbildung der Verlötungsmetallschicht ein Metallelement enthält, das eine Atomnummer gleich oder größer 23 aufweist.
  6. Verfahren zum Herstellen einer Halbleiteranordnung nach Anspruch 5, wobei das Material zur Ausbildung der Verlötungsmetallschicht Nickel enthält.
  7. Verfahren zum Herstellen einer Halbleiteranordnung nach einem der Ansprüche 1 bis 6, aufweisend: Ausbilden einer Schutzschicht an der ersten Hauptfläche des Halbleitersubstrats.
  8. Verfahren zum Herstellen einer Halbleiteranordnung nach Anspruch 7, wobei das Entfernen der Opferschicht nach der Ausbildung einer Schutzschicht durchgeführt wird.
  9. Verfahren zum Herstellen einer Halbleiteranordnung nach Anspruch 7 oder 8, wobei das Schleifen nach dem Ausbilden einer Schutzschicht durchgeführt wird.
  10. Verfahren zum Herstellen einer Halbleiteranordnung nach einem der Ansprüche 7 bis 9, wobei das Material zur Ausbildung der Schutzschicht Polyimid enthält.
  11. Verfahren zum Herstellen einer Halbleiteranordnung nach einem der Ansprüche 1 bis 10, wobei ein Material zur Ausbildung der ersten Elektrode Aluminium enthält und eine Anteilsrate von Aluminium in der ersten Elektrode 95 Gew.-% oder mehr beträgt.
DE112015006571.7T 2015-05-26 2015-05-26 Verfahren zum herstellen einer halbleiteranordnung Pending DE112015006571T5 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2015/064998 WO2016189643A1 (ja) 2015-05-26 2015-05-26 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
DE112015006571T5 true DE112015006571T5 (de) 2018-03-01

Family

ID=57393934

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112015006571.7T Pending DE112015006571T5 (de) 2015-05-26 2015-05-26 Verfahren zum herstellen einer halbleiteranordnung

Country Status (5)

Country Link
US (1) US10177109B2 (de)
JP (1) JP6456494B2 (de)
CN (1) CN107615463B (de)
DE (1) DE112015006571T5 (de)
WO (1) WO2016189643A1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7005356B2 (ja) 2018-01-19 2022-01-21 三菱電機株式会社 半導体装置の製造方法
JP7229330B2 (ja) * 2018-01-19 2023-02-27 三菱電機株式会社 半導体装置の製造方法
JP2024044822A (ja) * 2022-09-21 2024-04-02 株式会社デンソー 半導体装置
US20240128215A1 (en) * 2022-10-18 2024-04-18 Semiconductor Components Industries, Llc Semiconductor device with stacked conductive layers and related methods

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0770667B2 (ja) 1990-08-21 1995-07-31 株式会社神戸製鋼所 リードフレーム材料
US7179738B2 (en) * 2004-06-17 2007-02-20 Texas Instruments Incorporated Semiconductor assembly having substrate with electroplated contact pads
JP4640345B2 (ja) 2007-01-25 2011-03-02 三菱電機株式会社 電力用半導体装置
JP5115181B2 (ja) 2007-12-21 2013-01-09 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2010021171A (ja) * 2008-07-08 2010-01-28 Renesas Technology Corp 半導体装置の製造方法およびそれに用いる半導体製造装置
US9006887B2 (en) * 2009-03-04 2015-04-14 Intel Corporation Forming sacrificial composite materials for package-on-package architectures and structures formed thereby
JP2010272711A (ja) 2009-05-22 2010-12-02 Mitsubishi Electric Corp 半導体デバイスとその製造方法
JP5899740B2 (ja) * 2011-09-19 2016-04-06 株式会社デンソー 半導体装置の製造方法
JP6360276B2 (ja) 2012-03-08 2018-07-18 東京エレクトロン株式会社 半導体装置、半導体装置の製造方法、半導体製造装置
JP2013187352A (ja) * 2012-03-08 2013-09-19 Nippon Telegr & Teleph Corp <Ntt> 半導体装置およびその製造方法
JP6120704B2 (ja) * 2013-07-03 2017-04-26 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
CN107615463A (zh) 2018-01-19
US10177109B2 (en) 2019-01-08
JP6456494B2 (ja) 2019-01-23
WO2016189643A1 (ja) 2016-12-01
WO2016189643A9 (ja) 2017-10-12
CN107615463B (zh) 2020-05-05
US20180114766A1 (en) 2018-04-26
JPWO2016189643A1 (ja) 2018-03-15

Similar Documents

Publication Publication Date Title
DE1197548C2 (de) Verfahren zum herstellen von silizium-halbleiterbauelementen mit mehreren pn-uebergaengen
DE102013102786B4 (de) Verfahren zum Ausbilden eines Halbleiterpackage
DE2142146A1 (de) Halbleiteranordnung und Verfahren zur Herstellung einer derartigen Anordnung
DE19745575A1 (de) Struktur einer Anschlußelektrode und Verfahren für ihre Bildung
DE112015006571T5 (de) Verfahren zum herstellen einer halbleiteranordnung
DE112013006790B4 (de) Halbleitervorrichtungen und Verfahren zum Fertigen einer Halbleitervorrichtung
DE102004030056B4 (de) Ausgeformte Halbleitervorrichtung
DE102005049575A1 (de) Halbleitervorrichtung mit Aluminiumelektrode und Metallelektrode
DE102018132447B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102007007142A1 (de) Nutzen, Halbleiterbauteil sowie Verfahren zu deren Herstellung
DE1954694B2 (de) Signalspeicherplatte für eine Aufnahmeröhre mit einer Elektronenstrahlquelle und Verfahren zu ihrer Herstellung
DE1961314A1 (de) Geschuetztes Halbleiterbauelement und Verfahren zu seiner Herstellung
WO2017016945A1 (de) Halbleiterbauelement und dessen herstellungsverfahren
DE102013217801B4 (de) Halbleiteranordnung, verfahren zur herstellung einer anzahl von chipbaugruppen, verfahren zur herstellung einer halbleiteranordnung und verfahren zum betrieb einer halbleiteranordnung
DE102004027176B4 (de) Verfahren zum Herstellen von Halbleiterbauteilen
DE102016103585B4 (de) Verfahren zum Herstellen eines Package mit lötbarem elektrischen Kontakt
DE102012113012B4 (de) Verfahren zum Herstellen einer elektronischen Vorrichtung
DE1052572B (de) Elektrodensystem, das einen halbleitenden Einkristall mit wenigstens zwei Teilen verschiedener Leitungsart enthaelt, z. B. Kristalldiode oder Transistor
DE102016113868A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102019119233B4 (de) Selektive Beschichtung von Halbleitergehäuse­Leitungen: Gehauste Halbleitervorrichtung und Verfahren zu ihrer Bildung
DE102013108813A1 (de) Anschlussflächen mit Seitenwandabstandshaltern und Verfahren zum Herstellen von Anschlussflächen mit Seitenwandabstandshaltern
DE2608813C3 (de) Niedrigsperrende Zenerdiode
DE112016006717T5 (de) Leistungs-halbleitereinheit
DE10259292B4 (de) Verfahren zum Herstellen eines gleichmäßigen Kontaktes und damit hergestellter gleichmäßiger Kontakt
DE1942239C2 (de) Verfahren zur Herstellung eines Lateraltransistors

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R084 Declaration of willingness to licence
R016 Response to examination communication