-
Gebiet der Erfindung
-
Die vorliegende Erfindung betrifft das Gebiet der Flüssigkristallanzeigetechnologie und insbesondere eine Ansteuerungsschaltung, bei der ein Einfangen durch das NAND-Gatter erzielt wird, und einen Schieberegister, bei dem ein Einfangen durch das NAND-Gatter erzielt wird.
-
Stand der Technik
-
Bei der GOA-Schaltungstechnologie (Gate driver on array) wird ein herkömmlicher Array-Prozess der Flüssigkristallanzeigevorrichtung zur Herstellung einer Gateabtasttreiberschaltung auf einem Arraysubstrat verwendet, um dadurch ein Ansteuermodus für eine progressive Abtastung zu erreichen. Durch die GOA-Schaltung können Flüssigkristallanzeigevorrichtungen die Vorteile der reduzierten Herstellungskosten und einer Gestaltung, die sich durch schmale Ränder auszeichnet, bieten. Daher wird die GOA-Schaltung für eine Vielzahl von Anzeigevorrichtungen verwendet. Die GOA-Schaltung muss zwei Grundfunktionen erfüllen: Die erste besteht im Eingeben von Gate-Ansteuerimpulsen, um die Gateleitungen in einem Panel anzusteuern und dadurch die TFT (Dünnschichttransistoren) in einem Anzeigebereich einzuschalten, damit gewährleistet ist, dass die Gateleitungen das Aufladen der Pixel steuern können; und die zweite betrifft die Funktion des Schieberegisters: Wenn das Ausgeben eines n-ten Gate-Ansteuerimpulses abgeschlossen ist, kann das anschließende Ausgeben des (n + 1)-ten Gate-Ansteuerimpulses mittels einer Taktsteuerung ausgeführt werden, wobei die Übertragung darauf basierend weiter durchgeführt wird.
-
Die GOA-Schaltung umfasst eine Pull-Up-Schaltung, eine Pull-Up-Steuerschaltung, eine Pull-Down-Schaltung, eine Pull-Down-Steuerschaltung und eine Boost-Schaltung, die zum Anheben des elektrischen Potenzials dient. Insbesondere ist die Pull-Up-Schaltung für das Ausgeben eines eingegebenen Taktsignals an ein Gate eines Dünnschichttransistors zur Verwendung als Treibersignal einer Flüssigkristallanzeigevorrichtung zuständig. Die Pull-Up-Steuerschaltung dient zur Steuerung des Einschaltens der Pull-Up-Schaltung, wobei die Arbeit in der Regel durch einen von der GOA-Schaltung einer vorhergehenden Stufe übertragenen Signal gewährleistet wird. Die Pull-Down-Schaltung ist zuständig dafür, dass nach dem Ausgeben des Abtastsignals ein Abtastsignal (nämlich das elektrische Potenzial des Gates eines Dünnschichttransistors) schnell auf einen niedrigen Spannungspegel gezogen wird, d. h. das Potenzial des Gates des Dünnschichttransistors wird auf einen niedrigen Spannungspegel gebracht. Die Pull-Down-Halteschaltung dient zum Halten des Abtastsignals und eines Signals der Pull-Up-Schaltung (im Allgemeinen als Q-Knotensignal bezeichnet) im ausgeschalteten Zustand (d. h. bei einem vorgegebenen negativen elektrischen Potenzial), wobei in der Regel zwei Pull-Down-Halteschaltungen abwechselnd arbeiten. Die Boost-Schaltung dient zum erneuten Aufheben des elektrischen Potenzials, um das normale Ausgeben von G(N) der Pull-Up-Schaltung zu gewährleisten.
-
Für verschiedene GOA-Schaltungen können unterschiedliche Herstellungsprozesse verwendet werden. Das LTPS-Verfahren (Niedertemperatur-Polysilizium) weist die Vorteile einer hohen Elektronenbeweglichkeit und einer ausgereiften Technologie auf und kommt mittlerweile bei den meisten kleinen und mittelgroßen Anzeigevorrichtungen zum Einsatz. Das LTPS-Verfahren auf Basis der CMOS-Technologie (sich ergänzender Metall-Oxid-Halbleiter) weist die Vorteile des geringen Stromverbrauchs, der hohen Elektronenbeweglichkeit, der hohen Rauschtoleranz usw. auf und wird daher von Panel-Herstellern zunehmend verwendet. Daher besteht die Notwendigkeit, eine sich auf Basis der CMOS-Technologie für das LTPS-Verfahren eignende GOA-Schaltung zu entwickeln.
-
Aufgabe der Erfindung
-
Die Ausführungsbeispiele der vorliegenden Erfindung stellen eine Ansteuerungsschaltung, bei der ein Einfangen durch das NAND-Gatter erzielt wird, und einen Schieberegister, bei dem ein Einfangen durch das NAND-Gatter erzielt wird, bereit, die für das CMOS-Verfahren geeignet sind, um dadurch die Vorteile eines geringen Stromverbrauchs und einer hohen Rauschtoleranz zu erreichen.
-
Die vorliegende Erfindung stellt eine Ansteuerungsschaltung, bei der ein Einfangen durch das NAND-Gatter erzielt wird, bereit, die mehrere in Kaskade geschaltete Schieberegisterschaltungen umfasst, wobei jede Schieberegisterschaltung eine Taktsteuerschaltung und eine NAND-Gatter-Einfangschaltung umfasst, wobei die Taktsteuerschaltung durch einen ersten Taktimpuls eines Taktsignals zur Übertragung eines Ansteuerimpulses einer vorhergehenden Stufe an die NAND-Gatter-Einfangschaltung veranlasst wird, danach wird der Ansteuerimpuls von der NAND-Gatter-Einfangschaltung eingefangen, wobei ferner die NAND-Gatter-Einfangschaltung durch einen nachfolgenden zweiten Taktimpuls eines ersten Taktsignals zum Ausgeben des Ansteuerimpulses veranlasst wird; wobei die Taktsteuerschaltung und die NAND-Gatter-Einfangschaltung jeweils von der steigenden Flanke zum Auslösen veranlasst werden; wobei die NAND-Gatter-Einfangschaltung mindestens einen ersten Inverter, ein erstes NAND-Gatter, ein zweites NAND-Gatter und ein drittes NAND-Gatter umfasst; wobei der Eingangsanschluss des ersten Inverters mit einem Ausgangsanschluss der Taktsteuerschaltung verbunden ist, wobei der erste Eingangsanschluss des ersten NAND-Gatters mit einem Ausgangsanschluss des ersten Inverters verbunden ist, wobei der zweite Eingangsanschluss des ersten NAND-Gatters mit dem Ausgangsanschluss des zweiten NAND-Gatters verbunden ist, wobei der erste Eingangsanschluss des zweiten NAND-Gatters mit dem Eingangsanschluss des ersten Inverters verbunden ist, wobei der zweite Eingangsanschluss des zweiten NAND-Gatters mit einem Ausgangsanschluss des ersten NAND-Gatters verbunden ist, wobei der Ausgangsanschluss des zweiten NAND-Gatters ferner mit dem ersten Eingangsanschluss des dritten NAND-Gatters verbunden ist, wobei der zweite Eingangsanschluss des dritten NAND-Gatters zum Empfangen des Taktsignals dient.
-
Hierbei wird der Ansteuerimpuls im Übertragungsprozess des Ansteuerimpulses von der Taktsteuerschaltung invertiert.
-
Hierbei umfasst die NAND-Gatter-Einfangschaltung ferner eine mehrstufige Inverterschaltung, die mit einem Ausgangsanschluss des dritten NAND-Gatters verbunden ist.
-
Hierbei umfasst die mehrstufige Inverterschaltung mehrere in Reihe geschaltete zweite Inverter.
-
Hierbei beträgt die Anzahl der mehreren zweiten Inverter drei. Hierbei sind die Taktsignale der benachbarten Schieberegisterschaltungen zueinander phaseninvertiert.
-
Die vorliegende Erfindung stellt ferner eine Ansteuerungsschaltung, bei der ein Einfangen durch das NAND-Gatter erzielt wird, bereit, die mehrere in Kaskade geschaltete Schieberegisterschaltungen umfasst, wobei jede Schieberegisterschaltung eine Taktsteuerschaltung und eine NAND-Gatter-Einfangschaltung umfasst, wobei die Taktsteuerschaltung durch einen ersten Taktimpuls eines Taktsignals zur Übertragung eines Ansteuerimpulses einer vorhergehenden Stufe an die NAND-Gatter-Einfangschaltung veranlasst wird, danach wird der Ansteuerimpuls von der NAND-Gatter-Einfangschaltung eingefangen, wobei ferner die NAND-Gatter-Einfangschaltung durch einen nachfolgenden zweiten Taktimpuls eines ersten Taktsignals zum Ausgeben des Ansteuerimpulses veranlasst wird.
-
Hierbei werden die Taktsteuerschaltung und die NAND-Gatter-Einfangschaltung jeweils von der steigenden Flanke zum Auslösen veranlasst.
-
Hierbei umfasst die NAND-Gatter-Einfangschaltung mindestens einen ersten Inverter, ein erstes NAND-Gatter, ein zweites NAND-Gatter und ein drittes NAND-Gatter, wobei der Eingangsanschluss des ersten Inverters mit einem Ausgangsanschluss der Taktsteuerschaltung verbunden ist, wobei der erste Eingangsanschluss des ersten NAND-Gatters mit einem Ausgangsanschluss des ersten Inverters verbunden ist, wobei der zweite Eingangsanschluss des ersten NAND-Gatters mit dem Ausgangsanschluss des zweiten NAND-Gatters verbunden ist, wobei der erste Eingangsanschluss des zweiten NAND-Gatters mit dem Eingangsanschluss des ersten Inverters verbunden ist, wobei der zweite Eingangsanschluss des zweiten NAND-Gatters mit einem Ausgangsanschluss des ersten NAND-Gatters verbunden ist, wobei der Ausgangsanschluss des zweiten NAND-Gatters ferner mit dem ersten Eingangsanschluss des dritten NAND-Gatters verbunden ist, wobei der zweite Eingangsanschluss des dritten NAND-Gatters zum Empfangen des Taktsignals dient.
-
Hierbei wird der Ansteuerimpuls im Übertragungsprozess des Ansteuerimpulses von der Taktsteuerschaltung invertiert.
-
Hierbei umfasst die NAND-Gatter-Einfangschaltung ferner eine mehrstufige Inverterschaltung, die mit einem Ausgangsanschluss des dritten NAND-Gatters verbunden ist.
-
Hierbei umfasst die mehrstufige Inverterschaltung mehrere in Reihe geschaltete zweite Inverter.
-
Hierbei beträgt die Anzahl der mehreren zweiten Inverter drei.
-
Hierbei sind die Taktsignale der benachbarten Schieberegisterschaltungen zueinander phaseninvertiert.
-
Die vorliegende Erfindung stellt ferner einen Schieberegister, bei dem ein Einfangen durch das NAND-Gatter erzielt wird, bereit, der eine Taktsteuerschaltung und eine NAND-Gatter-Einfangschaltung umfasst. Die NAND-Gatter-Einfangschaltung umfasst mindestens einen ersten Inverter, ein erstes NAND-Gatter, ein zweites NAND-Gatter und ein drittes NAND-Gatter, wobei der Eingangsanschluss des ersten Inverters mit einem Ausgangsanschluss der Taktsteuerschaltung verbunden ist, wobei der erste Eingangsanschluss des ersten NAND-Gatters mit einem Ausgangsanschluss des ersten Inverters verbunden ist, wobei der zweite Eingangsanschluss des ersten NAND-Gatters mit dem Ausgangsanschluss des zweiten NAND-Gatters verbunden ist, wobei der erste Eingangsanschluss des zweiten NAND-Gatters mit dem Eingangsanschluss des ersten Inverters verbunden ist, wobei der zweite Eingangsanschluss des zweiten NAND-Gatters mit einem Ausgangsanschluss des ersten NAND-Gatters verbunden ist, wobei der Ausgangsanschluss des zweiten NAND-Gatters ferner mit dem ersten Eingangsanschluss des dritten NAND-Gatters verbunden ist.
-
Hierbei umfasst die NAND-Gatter-Einfangschaltung ferner eine mehrstufige Inverterschaltung, die mit einem Ausgangsanschluss des dritten NAND-Gatters verbunden ist.
-
Durch die oben genannten Lösungen können mit der Erfindung die folgenden Vorteile erreicht werden: Bei der erfindungsgemäßen Ansteuerungsschaltung, bei der ein Einfangen durch das NAND-Gatter erzielt wird, wird die Taktsteuerschaltung durch einen ersten Taktimpuls eines Taktsignals zur Übertragung eines Ansteuerimpulses einer vorhergehenden Stufe an die NAND-Gatter-Einfangschaltung veranlasst, danach wird der Ansteuerimpuls von der NAND-Gatter-Einfangschaltung eingefangen, wobei ferner die NAND-Gatter-Einfangschaltung durch einen nachfolgenden zweiten Taktimpuls eines ersten Taktsignals zum Ausgeben des Ansteuerimpulses veranlasst wird. Durch die oben genannte Lösung ist die erfindungsgemäße Ansteuerungsschaltung, bei der ein Einfangen durch das NAND-Gatter erzielt wird, für das CMOS-Verfahren geeignet, um dadurch die Vorteile eines geringen Stromverbrauchs und einer hohen Rauschtoleranz zu erreichen.
-
Zum besseren Verständnis der technischen Lösungen gemäß den Ausführungsbeispielen der Erfindung werden im Folgenden kurz die Zeichnungen gemäß den Ausführungsbeispielen der Erfindung beschrieben. Es ist ersichtlich, dass die Zeichnungen nur einige Ausführungsbeispiele der vorliegenden Erfindung darstellen und dass ein Fachmann auf dem Gebiet andere Zeichnungen auf der Basis dieser Zeichnungen ohne schöpferische Leistung erhalten kann. Es zeigen:
-
1 eine strukturelle schematische Darstellung eines Ausführungsbeispiels der erfindungsgemäßen Ansteuerungsschaltung, bei der ein Einfangen durch das NAND-Gatter erzielt wird;
-
2 ein Schaltungsdiagramm eines Schieberegisters gemäß 1;
-
3 ein Schaltungsdiagramm des Schieberegisters eines zweiten Ausführungsbeispiels gemäß der vorliegenden Erfindung;
-
4 ein theoretisches Zeitdiagramm eines Ausführungsbeispiels der erfindungsgemäßen Ansteuerungsschaltung, bei der ein Einfangen durch das NAND-Gatter erzielt wird;
-
5 ein simuliertes Zeitdiagramm eines Ausführungsbeispiels der erfindungsgemäßen Ansteuerungsschaltung, bei der ein Einfangen durch das NAND-Gatter erzielt wird.
-
Nachstehend werden die technischen Lösungen in den Ausführungsbeispielen der vorliegenden Erfindung deutlich und vollständig unter Bezugnahme auf die beigefügten Zeichnungen der Ausführungsbeispiele der vorliegenden Erfindung beschrieben. Selbstverständlich handelt es sich bei den beschriebenen Ausführungsformen nur um einen Teil der Ausführungsformen der vorliegenden Erfindung und nicht um alle Ausführungsformen. Basierend auf den Ausführungsformen der vorliegenden Erfindung fallen alle anderen Ausführungsformen, die von Fachleuten auf diesem Gebiet ohne schöpferisches Zutun geschaffen werden können, in den Umfang der vorliegenden Erfindung.
-
Siehe 1, welche eine strukturelle schematische Darstellung eines Ausführungsbeispiels der erfindungsgemäßen Ansteuerungsschaltung zeigt. Wie in 1 gezeigt, umfasst die im vorliegenden Ausführungsbeispiel gezeigte Ansteuerungsschaltung 1 mehrere in Kaskade geschaltete Schieberegisterschaltungen 10, bei denen ein Einfangen durch das NAND-Gatter erzielt wird, wobei jede Schieberegisterschaltung 10, bei der ein Einfangen durch das NAND-Gatter erzielt wird, eine Taktsteuerschaltung 11 und eine NAND-Gatter-Einfangschaltung 12 umfasst, wobei die Taktsteuerschaltung 11 durch einen ersten Taktimpuls eines Taktsignals zur Übertragung eines Ansteuerimpulses einer vorhergehenden Stufe an die NAND-Gatter-Einfangschaltung 12 veranlasst wird, danach wird der Ansteuerimpuls von der NAND-Gatter-Einfangschaltung 12 eingefangen, wobei ferner die NAND-Gatter-Einfangschaltung 12 durch einen nachfolgenden zweiten Taktimpuls eines ersten Taktsignals zum Ausgeben des Ansteuerimpulses veranlasst wird; wobei der Ansteuerimpuls im Übertragungsprozess des Ansteuerimpulses von der Taktsteuerschaltung 11 invertiert wird; wobei die Taktsteuerschaltung 11 und die NAND-Gatter-Einfangschaltung 12 jeweils von der steigenden Flanke zum Auslösen veranlasst werden. Im vorliegenden Ausführungsbeispiel der Erfindung dient die Taktsteuerschaltung 11 zur Steuerung der Übertragung eines Signals zwischen der vorhergehenden und der nächsten Stufe und die NAND-Gatter-Einfangschaltung 12 dient zum Einfangen der Signale. Die Erfindung ist für das CMOS-Verfahren geeignet, um dadurch die Vorteile eines geringen Stromverbrauchs und einer hohen Rauschtoleranz zu erreichen.
-
In einem besonderen, konkreten Ausführungsbeispiel, wie in 2 gezeigt, umfasst die NAND-Gatter-Einfangschaltung 12 mindestens einen ersten Inverter 121, ein erstes NAND-Gatter 122, ein zweites NAND-Gatter 123 und ein drittes NAND-Gatter 124, wobei der Eingangsanschluss des ersten Inverters 121 mit einem Ausgangsanschluss der Taktsteuerschaltung 11 verbunden ist, wobei der erste Eingangsanschluss des ersten NAND-Gatters 122 mit einem Ausgangsanschluss des ersten Inverters 121 verbunden ist, wobei der zweite Eingangsanschluss des ersten NAND-Gatters 122 mit dem Ausgangsanschluss des zweiten NAND-Gatters 123 verbunden ist, wobei der erste Eingangsanschluss des zweiten NAND-Gatters 123 mit dem Eingangsanschluss des ersten Inverters 121 verbunden ist, wobei der zweite Eingangsanschluss des zweiten NAND-Gatters 123 mit einem Ausgangsanschluss des ersten NAND-Gatters 122 verbunden ist, wobei der Ausgangsanschluss des zweiten NAND-Gatters 123 ferner mit dem ersten Eingangsanschluss des dritten NAND-Gatters 124 verbunden ist, wobei der zweite Eingangsanschluss des dritten NAND-Gatters 124 zum Empfangen des Taktsignals CK dient. Die NAND-Gatter-Einfangschaltung 12 umfasst ferner eine mehrstufige Inverterschaltung, die mit einem Ausgangsanschluss des dritten NAND-Gatters 124 verbunden ist, um dadurch die Ansteuerfähigkeit der Ansteuerungsschaltung 1 zu verbessern. Hierbei umfasst die mehrstufige Inverterschaltung mehrere in Reihe geschaltete zweite Inverter 125. Vorzugsweise beträgt die Anzahl der mehreren zweiten Inverter 125 drei.
-
Im Folgenden wird das Betriebsprinzip der Schieberegisterschaltung 10 detailliert beschrieben: Wenn ein erster Taktimpuls des Taktsignals CK sich auf steigender Flanke befindet, wird die Taktsteuerschaltung 11 dazu veranlasst, einen Ansteuerimpuls Gn – 1 der vorhergehenden Stufe an den ersten Inverter 121 zu übertragen, wobei der Ansteuerimpuls Gn – 1 im Übertragungsprozess invertiert wird. Anschließend wird der Ansteuerimpuls Gn – 1 der vorhergehenden Stufe an das erste NAND-Gatter 122 und zweite NAND-Gatter 123 übertragen, wobei dieser Ansteuerimpuls Gn – 1 der vorhergehenden Stufe durch das erste NAND-Gatter 122 und zweite NAND-Gatter 123, die über Kreuz verbunden sind, eingefangen wird. Wenn ein zweiter Taktimpuls des Taktsignals CK sich auf steigender Flanke befindet, d. h. wenn der nächste Taktimpuls des Taktsignals CK sich auf steigender Flanke befindet, wird die NAND-Gatter-Einfangschaltung 12 zum Auslösen veranlasst, wodurch der durch das erste NAND-Gatter 122 und zweite NAND-Gatter 123, die über Kreuz verbunden sind, eingefangene Ansteuerimpuls Gn – 1 der vorhergehenden Stufe an die zweiten Inverter 124 und dann durch die zweiten Inverter 124 an ein Gate Gn einer nächsten Stufe übertragen wird. Hierbei umfasst die Taktsteuerschaltung 11 ferner ein Taktsignal XCK, wobei das Taktsignal XCK und das Taktsignal CK phaseninvertiert sind.
-
Im vorliegenden Ausführungsbeispiel der Erfindung sind die Taktsignale der benachbarten Schieberegisterschaltungen zueinander phaseninvertiert. Bezugnehmend auf 3 umfasst die Schieberegisterschaltung 20 eine Taktsteuerschaltung 21 und eine NAND-Gatter-Einfangschaltung 22. Die NAND-Gatter-Einfangschaltung 22 umfasst mindestens einen ersten Inverter 221, ein erstes NAND-Gatter 222, ein zweites NAND-Gatter 223 und ein drittes NAND-Gatter 224, wobei der Eingangsanschluss des ersten Inverters 221 mit einem Ausgangsanschluss der Taktsteuerschaltung 21 verbunden ist, wobei der erste Eingangsanschluss des ersten NAND-Gatters 222 mit einem Ausgangsanschluss des ersten Inverters 221 verbunden ist, wobei der zweite Eingangsanschluss des ersten NAND-Gatters 222 mit dem Ausgangsanschluss des zweiten NAND-Gatters 223 verbunden ist, wobei der erste Eingangsanschluss des zweiten NAND-Gatters 223 mit dem Eingangsanschluss des ersten Inverters 221 verbunden ist, wobei der zweite Eingangsanschluss des zweiten NAND-Gatters 223 mit einem Ausgangsanschluss des ersten NAND-Gatters 222 verbunden ist, wobei der Ausgangsanschluss des zweiten NAND-Gatters 223 ferner mit dem ersten Eingangsanschluss des dritten NAND-Gatters 224 verbunden ist, wobei der zweite Eingangsanschluss des dritten NAND-Gatters 224 zum Empfangen des Taktsignals XCK dient. Die NAND-Gatter-Einfangschaltung 22 umfasst ferner eine mehrstufige Inverterschaltung, die mit einem Ausgangsanschluss des dritten NAND-Gatters 224 verbunden ist, um dadurch die Ansteuerfähigkeit der Ansteuerungsschaltung 1 zu verbessern. Hierbei umfasst die mehrstufige Inverterschaltung mehrere in Reihe geschaltete zweite Inverter 225. Vorzugsweise beträgt die Anzahl der mehreren zweiten Inverter 225 drei.
-
Im Folgenden wird das Betriebsprinzip der Schieberegisterschaltung 20 detailliert beschrieben: Wenn ein erster Taktimpuls des Taktsignals XCK sich auf steigender Flanke befindet, wird die Taktsteuerschaltung 21 dazu veranlasst, einen Ansteuerimpuls Gn der nächsten Stufe an den ersten Inverter 221 zu übertragen, wobei der Ansteuerimpuls Gn der nächsten Stufe im Übertragungsprozess invertiert wird. Anschließend wird dieser durch den ersten Inverter 221 an das erste NAND-Gatter 222 und das zweite NAND-Gatter 223 übertragen, wobei der Ansteuerimpuls Gn der nächsten Stufe durch das erste NAND-Gatter 222 und zweite NAND-Gatter 223, die über Kreuz verbunden sind, eingefangen wird. Wenn ein zweiter Taktimpuls des Taktsignals XCK sich auf steigender Flanke befindet, d. h. wenn der nächste Taktimpuls des Taktsignals XCK sich auf steigender Flanke befindet, wird die NAND-Gatter-Einfangschaltung 22 zum Auslösen veranlasst, wodurch der durch das erste NAND-Gatter 222 und zweite NAND-Gatter 223, die über Kreuz verbunden sind, eingefangene Ansteuerimpuls Gn der nächsten Stufe an die zweiten Inverter 224 und dann durch die zweiten Inverter 124 an einen Ansteuerimpuls Gn + 1 der dritten Stufe übertragen wird. Hierbei umfasst die Taktsteuerschaltung 21 ferner ein Taktsignal CK, wobei das Taktsignal CK und das Taktsignal XCK phaseninvertiert sind.
-
Im vorliegenden Ausführungsbeispiel sind die Schieberegisterschaltung 10 und die Schieberegisterschaltung 20 benachbart zueinander. Bei der tatsächlichen Anwendung können die mehreren in Kaskade geschalteten Schieberegister, bei denen ein Einfangen durch das NAND-Gatter erzielt wird, in der Ansteuerungsschaltung 1, bei der ein Einfangen durch das NAND-Gatter erzielt wird, in ungeradzahlige und geradzahlige Stufen eingeteilt werden. Die Schieberegisterschaltung 10 kann ein Schieberegister einer ungeradzahligen Stufe und die Schieberegisterschaltung 20 ein Schieberegister einer geradzahligen Stufe sein. Oder die Schieberegisterschaltung 20 kann ein Schieberegister einer ungeradzahligen Stufe und die Schieberegisterschaltung 10 ein Schieberegister einer geradzahligen Stufe sein. Siehe 4, welche ein theoretisches Zeitdiagramm eines Ausführungsbeispiels der erfindungsgemäßen Ansteuerungsschaltung, bei der ein Einfangen durch das NAND-Gatter erzielt wird, zeigt. Hierbei kann die Schieberegisterschaltung 10 ein Schieberegister einer ungeradzahligen Stufe sein und die Schieberegisterschaltung 20 ein Schieberegister einer geradzahligen Stufe sein. Aus dieser Figur ist ersichtlich, dass das Taktsignal CK und das Taktsignal XCK phaseninvertiert sind. Wenn das Taktsignal CK sich auf steigender Flanke befindet, wird der Ansteuerimpuls Gn – 1 der vorhergehenden Stufe an das Gate der nächsten Stufe übertragen, d. h. der Ansteuerimpuls Gn – 1 der vorhergehenden Stufe wird von einem hohen Spannungspegel auf einen niedrigen Spannungspegel geändert, wobei der Ansteuerimpuls Gn der nächsten Stufe von einem niedrigen Spannungspegel auf einen hohen Spannungspegel geändert wird, um ein entsprechendes Gate anzusteuern. Wenn das Taktsignal XCK sich auf steigender Flanke befindet, wird der Ansteuerimpuls Gn der nächsten Stufe an das Gate der dritten Stufe übertragen, d. h. der Ansteuerimpuls Gn der nächsten Stufe wird von einem hohen Spannungspegel auf einen niedrigen Spannungspegel geändert, wobei der Ansteuerimpuls G + 1 der dritten Stufe von einem niedrigen Spannungspegel auf einen hohen Spannungspegel geändert wird, um ein entsprechendes Gate anzusteuern. Die 5 zeigt ein simuliertes Zeitdiagramm eines Ausführungsbeispiels der erfindungsgemäßen Ansteuerungsschaltung, bei der ein Einfangen durch das NAND-Gatter erzielt wird. Bezugnehmend auf 5 stellt die vertikale Koordinate die Spannung und die horizontale Koordinate die Zeit dar. Aus dieser Figur ist ersichtlich, dass die simulierte Zeit der Ansteuerungsschaltung, bei der ein Einfangen durch das NAND-Gatter erzielt wird, und die in 4 gezeigte theoretische Zeit gleich sind.
-
Die vorliegende Erfindung stellt ferner einen Schieberegister, bei dem ein Einfangen durch das NAND-Gatter erzielt wird, bereit. Siehe 2. Die Schieberegisterschaltung 10, bei der ein Einfangen durch das NAND-Gatter erzielt wird, umfasst eine Taktsteuerschaltung 11 und eine NAND-Gatter-Einfangschaltung 12. Die NAND-Gatter-Einfangschaltung 12 umfasst mindestens einen ersten Inverter 121, ein erstes NAND-Gatter 122, ein zweites NAND-Gatter 123 und ein drittes NAND-Gatter 124, wobei der Eingangsanschluss des ersten Inverters 121 mit einem Ausgangsanschluss der Taktsteuerschaltung 11 verbunden ist, wobei der erste Eingangsanschluss des ersten NAND-Gatters 122 mit einem Ausgangsanschluss des ersten Inverters 121 verbunden ist, wobei der zweite Eingangsanschluss des ersten NAND-Gatters 122 mit dem Ausgangsanschluss des zweiten NAND-Gatters 123 verbunden ist, wobei der erste Eingangsanschluss des zweiten NAND-Gatters 123 mit dem Eingangsanschluss des ersten Inverters 121 verbunden ist, wobei der zweite Eingangsanschluss des zweiten NAND-Gatters 123 mit einem Ausgangsanschluss des ersten NAND-Gatters 122 verbunden ist, wobei der Ausgangsanschluss des zweiten NAND-Gatters 123 ferner mit dem ersten Eingangsanschluss des dritten NAND-Gatters 124 verbunden ist, wobei der zweite Eingangsanschluss des dritten NAND-Gatters 124 zum Empfangen des Taktsignals CK dient. Die NAND-Gatter-Einfangschaltung 12 umfasst ferner eine mehrstufige Inverterschaltung, die mit einem Ausgangsanschluss des dritten NAND-Gatters 124 verbunden ist, um dadurch die Ansteuerfähigkeit der Ansteuerungsschaltung 1 zu verbessern. Hierbei umfasst die mehrstufige Inverterschaltung mehrere in Reihe geschaltete zweite Inverter 125. Vorzugsweise beträgt die Anzahl der mehreren zweiten Inverter 125 drei.
-
Im Folgenden wird das Betriebsprinzip der Schieberegisterschaltung 10 detailliert beschrieben: Wenn ein erster Taktimpuls des Taktsignals CK sich auf steigender Flanke befindet, wird die Taktsteuerschaltung 11 dazu veranlasst, einen Ansteuerimpuls Gn – 1 der vorhergehenden Stufe an den ersten Inverter 121 zu übertragen, wobei der Ansteuerimpuls Gn – 1 im Übertragungsprozess invertiert wird. Anschließend wird der Ansteuerimpuls Gn – 1 der vorhergehenden Stufe an das erste NAND-Gatter 122 und zweite NAND-Gatter 123 übertragen, wobei dieser Ansteuerimpuls Gn – 1 der vorhergehenden Stufe durch das erste NAND-Gatter 122 und zweite NAND-Gatter 123, die über Kreuz verbunden sind, eingefangen wird. Wenn ein zweiter Taktimpuls des Taktsignals CK sich auf steigender Flanke befindet, d. h. wenn der nächste Taktimpuls des Taktsignals CK sich auf steigender Flanke befindet, wird die NAND-Gatter-Einfangschaltung 12 zum Auslösen veranlasst, wodurch der durch das erste NAND-Gatter 122 und zweite NAND-Gatter 123, die über Kreuz verbunden sind, eingefangene Ansteuerimpuls Gn – 1 der vorhergehenden Stufe an die zweiten Inverter 124 und dann durch die zweiten Inverter 124 an ein Gate Gn einer nächsten Stufe übertragen wird. Hierbei umfasst die Taktsteuerschaltung 11 ferner ein Taktsignal XCK, wobei das Taktsignal XCK und das Taktsignal CK phaseninvertiert sind. Im vorliegenden Ausführungsbeispiel der Erfindung können die mehreren Schieberegister 10 zur Bildung einer in Kaskade geschalteten Ansteuerungsschaltung, bei der ein Einfangen durch das NAND-Gatter erzielt wird, verwendet werden, wobei die Taktsteuerschaltung 11 zur Steuerung der Übertragung eines Signals zwischen der vorhergehenden und der nächsten Stufe dient, wobei die NAND-Gatter-Einfangschaltung 12 zum Einfangen der Signale dient. Die Erfindung ist für das CMOS-Verfahren geeignet, um dadurch die Vorteile eines geringen Stromverbrauchs und einer hohen Rauschtoleranz zu erreichen.
-
Es wird darauf hingewiesen, dass die von der Erfindung offenbarten Ansteuerimpulse vorzugsweise Gate-Ansteuerimpulse sind.
-
Zusammenfassend lässt sich festhalten, dass bei der erfindungsgemäßen Ansteuerungsschaltung, bei der ein Einfangen durch das NAND-Gatter erzielt wird, die Taktsteuerschaltung durch einen ersten Taktimpuls eines Taktsignals zur Übertragung eines Ansteuerimpulses einer vorhergehenden Stufe an die NAND-Gatter-Einfangschaltung veranlasst wird, danach wird der Ansteuerimpuls von der NAND-Gatter-Einfangschaltung eingefangen, wobei ferner die NAND-Gatter-Einfangschaltung durch einen nachfolgenden zweiten Taktimpuls eines ersten Taktsignals zum Ausgeben des Ansteuerimpulses veranlasst wird. Durch die oben genannte Lösung ist die erfindungsgemäße Ansteuerungsschaltung, bei der ein Einfangen durch das NAND-Gatter erzielt wird, für das CMOS-Verfahren geeignet, um dadurch die Vorteile eines geringen Stromverbrauchs und einer hohen Rauschtoleranz zu erreichen.
-
Die vorstehende Beschreibung stellt nur bevorzugte Ausführungsbeispiele der Erfindung dar und soll nicht die Schutzansprüche beschränken. Alle gleichwertigen Änderungen und Modifikationen, die gemäß der Beschreibung und den Zeichnungen der Erfindung von einem Fachmann auf diesem Gebiet vorgenommen werden können, fallen in den Schutzumfang der vorliegenden Erfindung. Der Schutzumfang der Erfindung wird durch die beigefügten Ansprüche bestimmt.
