DE112015004770T5 - Leistungsmodul - Google Patents

Leistungsmodul Download PDF

Info

Publication number
DE112015004770T5
DE112015004770T5 DE112015004770.0T DE112015004770T DE112015004770T5 DE 112015004770 T5 DE112015004770 T5 DE 112015004770T5 DE 112015004770 T DE112015004770 T DE 112015004770T DE 112015004770 T5 DE112015004770 T5 DE 112015004770T5
Authority
DE
Germany
Prior art keywords
layer
copper
aluminum
semiconductor chip
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112015004770.0T
Other languages
English (en)
Other versions
DE112015004770B4 (de
Inventor
Junji Fujino
Yoshihisa Uchida
Shohei Ogawa
Soichi SAKAMOTO
Tatsunori YANAGIMOTO
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112015004770T5 publication Critical patent/DE112015004770T5/de
Application granted granted Critical
Publication of DE112015004770B4 publication Critical patent/DE112015004770B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/07Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29109Indium [In] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111Tin [Sn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29123Magnesium [Mg] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29124Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001Core members of the connector
    • H01L2224/37099Material
    • H01L2224/371Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/37124Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754Coating
    • H01L2224/37599Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/43Manufacturing methods
    • H01L2224/438Post-treatment of the connector
    • H01L2224/43848Thermal treatments, e.g. annealing, controlled cooling
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/4501Shape
    • H01L2224/45012Cross-sectional shape
    • H01L2224/45014Ribbon connectors, e.g. rectangular cross-section
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/4501Shape
    • H01L2224/45012Cross-sectional shape
    • H01L2224/45015Cross-sectional shape being circular
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147Copper (Cu) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48475Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48491Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being an additional member attached to the bonding area through an adhesive or solder, e.g. buffer pad
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485Material
    • H01L2224/48505Material at the bonding interface
    • H01L2224/48599Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48647Copper (Cu) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494Connecting portions
    • H01L2224/4943Connecting portions the connecting portions being staggered
    • H01L2224/49433Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399Material
    • H01L2224/834Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/83801Soldering or alloying
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85053Bonding environment
    • H01L2224/85054Composition of the atmosphere
    • H01L2224/85075Composition of the atmosphere being inert
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852Applying energy for connecting
    • H01L2224/85201Compression bonding
    • H01L2224/85205Ultrasonic bonding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)

Abstract

Es wird ein Leistungsmodul angegeben, das ein plattiertes Metall (3) verwendet, das mittels Laminieren von Aluminium und Kupfer unter Druckeinwirkung in einer solchen Weise gebildet wird, dass die Aluminium-Schicht des plattierten Metalls zum Beispiel mittels Ultraschall-Bonden an die Oberflächenelektrode (11) des Leistungshalbleiterchips (1) gebondet wird und ein Draht an die Kupfer-Schicht desselben gebondet wird, um eine elektrische Schaltung aufzubauen. Das plattierte Metall (3) wird im Voraus bei einer Temperatur thermisch behandelt, die höher als die Betriebstemperatur des Leistungshalbleiterchips (1) ist, um in einer ausreichenden Weise intermetallische Verbindungen an der Grenzfläche zwischen der Aluminium-Schicht und der Kupfer-Schicht zu bilden, so dass die Dicke der intermetallischen Verbindungen (34) nach den Bond-Prozessen nicht anwächst.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung bezieht sich auf Leistungsmodule, die in jeder Situation von einer Erzeugung und Übertragung einer elektrischen Leistung bis hin zu einer effizienten Nutzung und Wiedergewinnung von Energie verwendet werden.
  • STAND DER TECHNIK
  • Leistungsmodule sind zu einer weit verbreiteten Verwendung in nahezu sämtlichen Produkten gelangt, wie beispielsweise von Industrieanlagen bis zu Haushaltsgeräten und Informationsterminals: vor allem Leistungsmodule, die in Haushaltsgeräten verwendet werden, benötigen hohe Leistungsfähigkeiten, die auf verschiedene Arten von Fabrikationen adaptierbar sind, sowie eine hohe Zuverlässigkeit und eine Verringerung der Abmessung und des Gewichts. Zugleich müssen die Leistungsmodule auch von einem Packungstyp sein, der auf Siliciumcarbid(SiC)-Halbleiter anwendbar ist, die in der Zukunft aufgrund der Tatsache ihrer hohen Betriebstemperatur und ihrer ausgezeichneten Effizienz immer dominierender werden.
  • DOKUMENTE ZUM STAND DER TECHNIK
  • Patentdokumente
    • Patentdokument 1: JP H10-261 664 A
    • Patentdokument 2: JP 2012-028 674 A
  • Nicht-Patentdokument
    • Nicht-Patentdokument 1: Wei Xie, et al., ”Formation of Intermetallic Phase an the Bond Interface of Aluminum-Clad Copper”, Journal of the Japan Institute of Metals and Materials, Band 75, Nr. 3, März 2011, Seiten 166 bis 172.
  • KURZBESCHREIBUNG DER ERFINDUNG
  • Mit der Erfindung zu lösendes Problem
  • Ein Leistungsmodul zeichnet sich dadurch aus, dass es einen Halbleiter aufweist, der eine hohe Spannung von mehr als 100 V und einen hohen Strom von mehr als 100 A handhabt. Um einen derartigen hohen Strom von über 100 A strömen zu lassen, wird im Allgemeinen eine Mehrzahl von Bond-Drähten, wie beispielsweise Aluminium-Drähten, mit einer Dicke von 0,5 mm im Durchmesser für eine Verbindung mit der Oberflächenelektrode des Leistungshalbleiterchips verwendet, um die elektrische Schaltung aufzubauen.
  • Mit einer Anwendung von Leistungsmodulen auf verschiedene Produkte aufgrund jüngster Umweltprobleme, wie beispielsweise Umweltprobleme mit der globalen Erwärmung, Ressourcenschonung und Energie, ergab sich ein zunehmender Bedarf an Draht-Bonden unter Verwendung von Kupfer-Drähten, die eine höhere thermische Beständigkeit und eine höhere Stromführungs-Kapazität im Vergleich mit Aluminium-Drähten aufweisen, um eine größere Kompaktheit als jemals zuvor zu erreichen, wobei sie mit einem derartigen hohen Strom von über 100 A betrieben werden können. Da Kupfer-Drähte jedoch im Vergleich zu Aluminium-Drähten hart und schwierig zu verformen sind, gibt es Bedenken hinsichtlich einer Schädigung, wie beispielsweise aufgrund eines Scher-Bruches der Oberflächenelektrode eines Leistungshalbleiters während des Draht-Bondens.
  • Auch wenn das Problem hinsichtlich einer Schädigung an dem Chip überwunden werden kann, wird darüber hinaus eine thermische Beanspruchung an einer gebondeten Grenzfläche mit einer zunehmenden Betriebstemperatur in einem Fall einer hohen Betriebstemperatur von mehr als 250°C wie bei einem SiC-Leistungshalbleiterchip hoch, so dass ein Problem hinsichtlich der Sicherstellung von Zuverlässigkeit entsteht, wie beispielsweise bei einer Zyklen-Temperaturbeständigkeit.
  • Das Patentdokument 1 schlägt ein Verfahren zur Verringerung einer Schädigung bei dem Leistungshalbleiterchip vor, bei dem eine Aluminium-Folie auf der Oberfläche des Leistungshalbleiterchips angeordnet und dann von oben ein Bonden mit einem Kupfer-Draht durchgeführt wird. Dieses Verfahren könnte das Problem einer Schädigung überwinden; wenn Aluminium selbst jedoch einer hohen Temperatur von mehr als 175°C ausgesetzt wird, werden wegen einer Kornvergröberung aufgrund von Rekristallisation Korngrenzen offenkundig, was zu Bedenken hinsichtlich eines Bruchs infolge von Rissen führt, die von den Korngrenzen ausgelöst werden.
  • Das Patentdokument 2 schlägt ein Verfahren zur Sicherstellung der Zuverlässigkeit während eines Betriebs bei einer hohen Temperatur vor, bei dem eine thermische Beanspruchung reduziert wird, die in den gebondeten Bereichen hervorgerufen wird, sowie eine Schädigung abgeschwächt wird, wie beispielsweise aufgrund einer Spannung, die durch Unterschiede in der thermischen Ausdehnung während des Draht-Bondens verursacht wird, indem eine Pufferplatte A, die einen thermischen Ausdehnungskoeffizienten α1 nahe jenem eines Leistungshalbleiterchips (SiC) aufweist, und eine weitere Pufferplatte B, die einen thermischen Ausdehnungskoeffizienten α2 nahe jenem des Drahts aufweist, zwischen dem Leistungshalbleiterchip und dem Bond-Draht eingefügt werden. Da die Pufferplatten mittels Löten laminiert werden, gibt es bei diesem Verfahren Bedenken, dass die thermische Beständigkeit, wie beispielsweise die Zyklen-Temperaturbeständigkeit, des gelöteten Bereichs im langfristigen Betrieb nicht ausreichend ist.
  • Mittel zum Lösen des Problems
  • Ein Leistungsmodul gemäß der vorliegenden Erfindung weist Folgendes auf: ein Substrat; einen Leistungshalbleiterchip, der an dem Substrat angebracht ist; eine Elektrode, die an einer Oberfläche des Leistungshalbleiterchips ausgebildet ist; einen Metall-Laminat-Flächenkörper, der an die Elektrode gebondet ist; sowie einen Draht zum Bonden des Metall-Laminat-Flächenkörpers an das Substrat, wobei der Metall-Laminat-Flächenkörper aus einer Schicht, die sich in Kontakt mit der Elektrode befinden soll und deren hauptsächliches Material das gleiche wie jenes der Elektrode ist, und aus einer weiteren Schicht gebildet ist, an die der Draht gebondet werden soll und deren hauptsächliches Material das gleiche wie jenes des Drahts ist, und wobei intermetallische Verbindungen, die eine Dicke von 5 μm bis 100 μm aufweisen, zwischen den zwei Schichten des Metall-Laminat-Flächenkörpers ausgebildet sind.
  • Vorteile der Erfindung
  • Gemäß der vorliegenden Erfindung dient ein plattiertes Metall, das durch Laminieren einer Aluminium-Folie und einer Kupfer-Folie unter Druckeinwirkung gebildet wird, als eine Pufferplatte, so dass eine Reduzierung einer Schädigung an dem Leistungshalbleiterchip während des Bondens mit einem Kupfer-Draht ermöglicht wird.
  • Da die Aluminium-Schicht, die eine niedrigere Rekristallisations-Temperatur und eine geringere thermische Beständigkeit als Kupfer aufweist, nicht zu einer Oberfläche in Kontakt mit dem verkapselnden Harz hin frei liegt, tritt ein Effekt einer Versprödung aufgrund einer Kornvergröberung kaum auf, auch wenn das plattierte Metall auf einer Temperatur gehalten wird, die höher als die Betriebstemperatur eines herkömmlichen Silicium(Si)-Leistungshalbleiterchips ist. Darüber hinaus wird ein Bonden von unterschiedlichen Metallen vermieden, wenn die Aluminium-Schicht des plattierten Metalls an die Aluminium-Elektrode des Leistungshalbleiterchips gebondet wird und wenn Kupfer-Drähte an die Kupfer-Schicht des plattierten Metalls gebondet werden.
  • Dies unterbindet eine Versprödung aufgrund der Bildung von intermetallischen Verbindungen während des Betriebs des Halbleiters nach einer Montage, wodurch es ermöglicht wird, dass das Auftreten eines Risses und dergleichen aufgrund einer thermischen Beanspruchung verhindert wird. Zudem wird separat bestätigt, dass kein Problem besteht, das beispielsweise durch die Versprödung aufgrund der Bildung von intermetallischen Verbindungen in der Laminierungs-Grenzfläche des plattierten Metalls selbst verursacht wird (siehe Nicht-Patentdokument 1).
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • In den Figuren sind:
  • 1 eine schematische Querschnittsansicht eines Leistungsmoduls gemäß Ausführungsform 1 der vorliegenden Erfindung;
  • 2 eine schematische Querschnittsansicht des Leistungsmoduls gemäß Ausführungsform 1 der vorliegenden Erfindung, die einen Zustand eines mittels eines Cutters geschnittenen plattierten Aluminium-Kupfer-Streifens zeigt;
  • 3 eine schematische Querschnittsansicht des Leistungsmoduls gemäß Ausführungsform 1 der vorliegenden Erfindung, die ein Beispiel für einen Zustand einer elektrischen Verbindung zwischen der Hauptelektrode des Leistungshalbleiterchips und der leitfähigen Schicht an dem Substrat zeigt;
  • 4 eine Draufsicht auf die Anordnung gemäß 3;
  • 5 eine vergrößerte Ansicht des Bereichs A von 3;
  • 6 eine Querschnittsansicht, die ein Modell eines ungleichmäßigen Wachstums von intermetallischen Verbindungen zeigt;
  • 7 eine Ansicht, die einen Beispielfall zeigt, bei dem die in 4 dargestellten Drähte durch Streifen ersetzt sind;
  • 8 eine schematische Querschnittsansicht eines Leistungsmoduls gemäß Ausführungsform 2 der vorliegenden Erfindung;
  • 9 eine schematische Querschnittsansicht des Leistungsmoduls gemäß Ausführungsform 2 der vorliegenden Erfindung, die einen Zustand eines mittels eines Cutters geschnittenen plattierten Aluminium-Kupfer-Streifens zeigt;
  • 10 eine schematische Querschnittsansicht des Leistungsmoduls gemäß Ausführungsform 2 der vorliegenden Erfindung, die ein Beispiel für einen Zustand einer elektrischen Verbindung mittels Drähten zwischen der Hauptelektrode des Leistungshalbleiterchips und der leitfähigen Oberfläche an dem Substrat zeigt; und
  • 11 eine Draufsicht auf die Anordnung gemäß 10.
  • AUSFÜHRUNGSFORMEN ZUM AUSFÜHREN DER ERFINDUNG
  • Ausführungsform 1
  • Die 1 bis 5 und 7 sind schematische Querschnittsansichten eines Leistungsmoduls gemäß Ausführungsform 1. Wie in 1 gezeigt, ist ein Leistungshalbleiterchip 1 mittels eines Lots 5 mit einer oberen leitfähigen Schicht 22 (einem Kupfer mit einer Dicke von 0,4 mm) verbunden, nicht mit einer unteren leitfähigen Schicht 23 eines keramischen Substrats 2 (einem Aluminiumoxid-Substrat 21 mit einer Dicke von 0,635 mm).
  • Ein plattierter Aluminium-Kupfer-Streifen 3 (mit einer Breite von 10 mm), bei dem es sich um einen Metall-Laminat-Flächenkörper aus einer Aluminium-Schicht 32 (mit einer Dicke von 0,2 mm) und einer Kupfer-Schicht 31 (mit einer Dicke von 0,05 mm) handelt, wird an einer Aluminium-Hauptelektrode 11 (11 mm × 11 mm × 0,1 mm) des Leistungshalbleiterchips (einer Silicium(Si)-Diode (12 mm × 12 mm × 0,3 mm)) positioniert, und dann werden Ultraschall-Wellen von einer Ultraschall-Bond-Vorrichtung 4 mit einer Spitze (2 mm × 2 mm × 20 mm) angewendet, um gebondete Bereiche 33 zu bilden.
  • Die Aluminium-Schicht des plattierten Metalls, das durch Laminieren einer Aluminium-Folie und einer Kupfer-Folie unter Druck gebildet wird, wird auf diese Weise, wie beispielsweise mittels Ultraschall-Bonden, an die Elektrodenoberfläche des Leistungshalbleiterchips gebondet, und anschließend wird an der Kupfer-Schicht des plattierten Metalls ein Draht-Bonden durchgeführt, um eine elektrische Schaltung aufzubauen.
  • Als nächstes wird, wie in 2 gezeigt, der plattierte Aluminium-Kupfer-Streifen 3 über dem Leistungshalbleiterchip in einer solchen Weise durchtrennt, dass nur die Kupfer-Schicht 31 mittels eines Cutters (einschließlich eines mechanischen Cutters) 40 vollständig zerschnitten ist, um die Aluminium-Schicht 32 abzureißen, wobei der Cutter bei einer in Bezug auf die Dicke mittleren Position in der Aluminium-Schicht gestoppt wird.
  • Schließlich wird zwischen der Hauptelektrode des Leistungshalbleiterchips und der leitfähigen Schicht an dem keramischen Substrat mittels Draht-Bonden unter Verwendung eines Kupfer-Drahts (mit einem Durchmesser von 0,4 mm) eine elektrische Verbindung aufgebaut, wie in 3 gezeigt.
  • 4 ist eine Draufsicht auf die Anordnung gemäß 3. Der plattierte Aluminium-Kupfer-Streifen wird an neun Stellen mittels der Ultraschall-Bond-Vorrichtung gebondet, so dass neun Bond-Markierungen 41 mit der Spitze der Vorrichtung geprägt werden, in die zur Erhöhung der Reibung ein kreuzschraffiertes Muster eingraviert ist. Das Bonden mit einem Kupfer-Draht wird an flachen Bereichen zwischen den Markierungen durchgeführt, so dass eine Auswirkung der Ungleichmäßigkeit der Bond-Markierungen auf die Bond-Qualität vermieden wird.
  • 5 ist eine vergrößerte Ansicht des Bereichs A des plattierten Aluminium-Kupfer-Streifens 3, der in 3 gezeigt ist. Der plattierte Aluminium-Kupfer-Streifen 3 wird im Voraus während drei Stunden unter einer inerten Atmosphäre auf eine Temperatur von 400°C erwärmt, um eine Schicht 34 aus einer intermetallischen Al-Cu-Verbindung zwischen der Aluminium-Schicht und der Kupfer-Schicht zu bilden.
  • In Abhängigkeit von einer Betriebstemperatur eines Leistungsmoduls oder eines Qualitätsgarantie-Zeitraums für ein Leistungsmodul gemäß dem Nicht-Patentdokument 1 (siehe zum Beispiel 10) bildet eine Erwärmung auf 400°C während drei Stunden derartige intermetallische Verbindungen mit einer Dicke, die jener der intermetallischen Verbindungen entspricht, die während 3.000 Stunden auf 200°C gehalten werden. Da das Wachstum der intermetallischen Verbindungen proportional zur Quadratwurzel der Zeit ist, ist das Wachstum ziemlich moderat, auch wenn sie nachfolgend auf 200°C gehalten werden.
  • Da der Arrhenius-Plot zeigt, dass die Rate des Dickenwachstums der intermetallischen Verbindungen pro 40°C um 50% abnimmt, wachsen die intermetallischen Verbindungen für den Unterschied von 200°C zwischen 400°C und 200°C auf die 1/32-fache Dicke. Da ein Wachstum auf eine 32-fache Dicke eine Zeit von 32 im Quadrat erfordert, erfordert es vermutlich eine etwa 1.000-fache Zeit (siehe die Erläuterung auf Seite 170 des Nicht-Patentdokuments 1).
  • Die thermische Behandlung wird in einem Ofen oder einem Durchlaufofen durchgeführt, und deren maximale Temperatur beträgt unter Berücksichtigung der Tatsache, dass die Behandlung bei einer Temperatur durchgeführt werden sollte, die niedriger als der Schmelzpunkt von Aluminium ist, 600°C. Eine Erwärmung von 10 Sekunden erzeugt intermetallische Verbindungen mit einer Dicke von 5 μm zwischen dem Aluminium und dem Kupfer. Diese Dicke entspricht einem thermischen Werdegang von 0,32 Jahren bei 200°C, und dies ist ausreichend für die Betriebslebensdauer des Leistungsmoduls, wenn dessen Betriebsumgebungs-Bedingungen berücksichtigt werden.
  • Da ein maximaler Durchmesser eines Aluminium-Drahts, der typischerweise für ein Draht-Bonden verwendet wird, 0,5 mm beträgt, ist für den plattierten Aluminium-Kupfer-Streifen eine Dicke von 0,2 mm notwendig, um die Stromführungs-Kapazität sicherzustellen, die jener des Aluminium-Drahts entspricht. Da der plattierte Streifen spröde wird, wenn die intermetallischen Verbindungen auf eine Dicke anwachsen, welche die Hälfte jener des Streifens übersteigt, können während des Draht-Bondens für einen Aufbau der elektrischen Schaltung Risse oder dergleichen entstehen.
  • Aus diesem Grund werden die intermetallischen Verbindungen an der Grenzfläche zwischen der Aluminium-Schicht und der Kupfer-Schicht in einer ausreichenden Weise im Voraus gebildet, indem das plattierte Metall bei einer Temperatur thermisch behandelt wird, die höher als die Betriebstemperatur des Leistungsmoduls ist, damit die Dicke der intermetallischen Verbindungen nicht weiter anwächst, nachdem die Aluminium-Schicht des plattierten Metalls beispielsweise mittels Ultraschall-Bonden an die Oberflächenelektrode des Leistungshalbleiterchips gebondet worden ist.
  • Wenn die Schicht 34 aus einer intermetallischen Verbindung anfänglich nicht gebildet wird oder nicht einer ausreichenden Weise gebildet wird, dann wird während des Betriebs des Halbleiterchips eine Temperaturschwankung zwischen den nicht gebondeten Bereichen und den gebondeten Bereichen 33 zwischen dem plattierten Aluminium-Kupfer-Streifen und der Hauptelektrode hervorgerufen.
  • Dies verursacht einen Unterschied in der Wachstumsrate der intermetallischen Verbindungen zwischen der Kupfer-Schicht und der Aluminium-Schicht, so dass die intermetallischen Verbindungen 35 in der Richtung der Dicke ungleichmäßig wachsen, wie in 6 exemplarisch gezeigt, was die mit einem Kupfer-Draht gebondeten Stellen der plattierten Oberfläche beeinflussen kann. Das heißt, es gibt Bedenken dahingehend, dass in dem von einer gestrichelten Linie eingeschlossenen Bereich B von 6 eine Separation des Kupfer-Drahts 6 auftritt.
  • Wenngleich hier der plattierte Streifen mit einer Dicke von 0,25 mm verwendet wird, bei dem es sich um eine Kombination von Aluminium und Kupfer handelt, führt auch eine Kombination von Kupfer und einem anderen Metall (Magnesium, Zinn oder Indium), das im Vergleich zu Aluminium eine Elastizität aufweist, einen Effekt herbei, durch den eine Schädigung aufgrund des Draht-Bondens unterbunden wird.
  • Eine Dicke der Aluminium-Schicht von 0,05 mm oder mehr ermöglicht es, dass sie abgerissen wird, wie beispielsweise mit einem halben Schnitt durch einen Cutter, ohne die Halbleiter-Elektrode zu schädigen, und eine Dicke von bis zu etwa 1 mm ermöglicht es, dass das Ultraschall-Bonden und das Abreißen vorteilhaft durchgeführt werden.
  • Es hat sich separat bestätigt, dass eine Dicke der Kupfer-Schicht von 0,05 mm oder mehr ein ordinales Bonden mit einem Kupfer-Draht ermöglicht, ohne dass sich eine Verformung bis zu der unteren Aluminium-Schicht ausbreitet. Eine Dicke der Kupfer-Schicht von 0,2 mm oder weniger ermöglicht es außerdem, dass der Streifen mittels Ultraschall an den Halbleiterchip gebondet wird und oberhalb desselben durchtrennt wird. Es ist denkbar, dass ein Ultraschall-Bonden problemloser erfolgt, wenn die Kupfer-Schicht dünner als das 1:1-Dickenverhältnis zwischen der Aluminium-Schicht und der Kupfer-Schicht ist, das Dickenverhältnis muss jedoch nicht darauf beschränkt sein.
  • Wenngleich hier ein plattierter Aluminium-Kupfer-Streifen verwendet wird, kann der gleiche Effekt auch durch Verwenden eines Stücks eines plattierten Metalls herbeigeführt werden, das zuvor auf eine Abmessung geschnitten worden ist, die um 1 mm kleiner als jede Seite der Oberflächenelektrode des Halbleiterchips ist. Wenngleich für das keramische Substrat hier Aluminiumoxid verwendet wird, kann auch ein keramisches Substrat, das beispielsweise aus Aluminiumnitrid oder Siliciumnitrid hergestellt ist, den gleichen Effekt herbeiführen.
  • Wenngleich Kupfer für die leitfähigen Schichten verwendet wird, kann auch die Verwendung eines keramischen Substrats mit leitfähigen Schichten aus Aluminium den gleichen Effekt herbeiführen. Des Weiteren kann auch ein Substrat-Bonden oder ein Draht-Bonden des Leistungshalbleiterchips an einen Leiterrahmen den gleichen Effekt herbeiführen.
  • Wenngleich hier eine Diode als der Leistungshalbleiterchip verwendet wird, kann ein Bipolartransistor mit isoliertem Gate (IGBT) in der gleichen Weise eingebaut werden. Wenngleich hier eine Elektrodenplatte aus Kupfer verwendet wird, kann auch die Verwendung einer Platte aus Aluminium oder einer plattierten Platte aus Kupfer-Inver-Kupfer den gleichen Effekt herbeiführen.
  • Wenngleich die Kupfer-Schicht hier mittels des Cutters vollständig zerschnitten wird, um den Schritt des Abreißens der Aluminium-Schicht durchzuführen, kann der Streifen auch in einem späteren Schritt durchtrennt werden, indem er abgerissen wird, auch wenn die Kupfer-Schicht bis zu einer Mitte ihrer Dicke geschnitten wird, so dass eine Schädigung an dem Leistungshalbleiterchip abgeschwächt wird. Wird eine V-förmige Kerbe in dem Streifen gebildet, erleichtert dies das Durchtrennen, so dass der Streifen oberhalb des Halbleiterchips durchtrennt werden kann, ohne den Chip zu schädigen.
  • Wenngleich das Bonden hier durchgeführt wird, indem die Ultraschall-Bond-Vorrichtung mit einer Spitze (2 mm im Quadrat × 0,01 mm in der Länge), die kleiner als die Oberflächenelektrode (11 mm im Quadrat × 0,01 mm in der Dicke) des Leistungshalbleiterchips ist, separat auf die mehreren verschiedenen Stellen der Oberfläche des plattierten Streifens gedrückt wird, kann auch ein Bonden für die gesamte Oberfläche des plattierten Streifens auf einmal den gleichen Effekt herbeiführen, wobei eine Ultraschall-Bond-Vorrichtung verwendet wird, die neun der kreuzschraffierten Muster aufweist, die separat in ihrer Spitze eingraviert sind. Dieses Verfahren ist für eine Reduzierung der Anzahl von Bondschritten vorteilhaft.
  • Wenngleich die elektrische Schaltung hier durch Bonden mit einem Kupfer-Draht aufgebaut wird, kann der gleiche Effekt auch durch Verwenden von Kupfer-Streifen 61 (2 mm in der Breite × 0,2 mm in der Dicke) herbeigeführt werden, wie in 7 gezeigt. Da jeder Kupfer-Streifen einen Querschnitt aufweist, der größer als jener des Kupfer-Drahts ist, nimmt die Stromführungs-Kapazität in diesem Fall zu und die Erzeugung von Joule'scher Wärme verringert sich, so dass eine Verbesserung in der Zuverlässigkeit ermöglicht wird.
  • Wenngleich der plattierte Aluminium-Kupfer-Streifen hier mittels Ultraschall-Bonden an den Leistungshalbleiterchip gebondet wird, kann auch ein Bonden, wie beispielsweise ein Bonden mittels eines thermischen Drucks, Vakuum-Bonden, oder ein elektrisch leitfähiges Klebemittel den gleichen Effekt aufweisen.
  • Wird die Schicht aus einer intermetallischen Verbindung mittels einer thermischen Behandlung an der Grenzfläche zwischen den zwei Schichten des Metall-Laminat-Flächenkörpers im Voraus gebildet, bremst dies das Wachstum der intermetallischen Verbindungen in Abhängigkeit von der Nutzungsumgebung der Halbleitereinheit. Dies reduziert Schwankungen der Eigenschaften der Einheit, was die Zuverlässigkeit derselben sicherstellt.
  • So ist von den zwei Schichten des Metall-Laminat-Flächenkörpers eine erste Schicht, die sich in Kontakt mit der Oberfläche des Halbleiterchips befinden soll, hinsichtlich der Zusammensetzung im Wesentlichen die gleiche wie die Oberflächenelektrode des Halbleiterchips, und eine zweite Schicht, an welche die Bond-Drähte gebondet werden sollen, ist hinsichtlich der Zusammensetzung im Wesentlichen die gleiche wie die der Drähte. Dies kann die Bildung einer Schicht aus einer spröden intermetallischen Verbindung aufgrund einer Metall-Diffusion bei einer Temperatur unterbinden, die höher als jene während der Bond-Schritte oder während des Betriebs des Halbleiterchips ist.
  • Des Weiteren liegt die erste Schicht, die eine geringere thermische Beständigkeit aufweist, zu Oberflächen (die sich in Kontakt mit dem verkapselnden Harz befinden) in der Nähe der Draht-Bond-Grenzflächen hin nicht frei, so dass die Erzeugung des Ausgangspunkts eines Risses verhindert wird, der durch eine Versprödung aufgrund einer Kornvergröberung verursacht wird.
  • Ausführungsform 2
  • Die 8 bis 11 sind schematische Querschnittsansichten eines Leistungsmoduls gemäß Ausführungsform 2. Wie in 8 gezeigt, ist der Leistungshalbleiterchip 1 mittels des Lots 5 mit der leitfähigen Schicht 22 (einem Kupfer mit einer Dicke von 0,4 mm) verbunden, nicht mit der unteren leitfähigen Schicht 23 eines keramischen Substrats 2 (einem Aluminiumoxid-Substrat mit einer Dicke von 0,657 mm).
  • Ein plattierter Aluminium-Kupfer-Streifen 3 (mit einer Breite von 10 mm), bei dem es sich um einen Metall-Laminat-Flächenkörper aus einer Kupfer-Schicht 31 mit einem Streifenmuster (mit einer Breite von 2 mm und einem Spalt von 3 mm) und einer Aluminium-Schicht 32 (mit einer Dicke von 0,2 mm) handelt, wird an der Aluminium-Hauptelektrode 11 (11 mm × 11 mm × 0,1 mm) des Leistungshalbleiterchips (einer Si-Diode (12 mm × 12 mm × 0,3 mm)) positioniert, und dann werden Ultraschall-Wellen von der Ultraschall-Bond-Vorrichtung 4 mit einer Spitze (2 mm × 2 mm × 20 mm) angewendet, um gebondete Bereiche 33 in Gebieten ohne Kupfer-Muster zu bilden.
  • Als nächstes wird, wie in 9 gezeigt, der plattierte Aluminium-Kupfer-Streifen 3 über dem Leistungshalbleiterchip in einer solchen Weise durchtrennt, dass nur die Kupfer-Schicht 31 mittels eines Cutters (einschließlich eines mechanischen Cutters) 40 vollständig zerschnitten ist, um die Aluminium-Schicht 32 abzureißen, wobei der Cutter bei einer in Bezug auf die Dicke mittleren Position in der Aluminium-Schicht gestoppt wird, wie bei 2.
  • Schließlich wird zwischen der Hauptelektrode des Leistungshalbleiterchips und der leitfähigen Schicht auf dem keramischen Substrat mittels Draht-Bonden unter Verwendung eines Kupfer-Drahts (mit einem Durchmesser von 0,4 mm) eine elektrische Verbindung aufgebaut, wie in 10 gezeigt. 11 ist eine Draufsicht auf die Anordnung gemäß 10. Der plattierte Aluminium-Kupfer-Streifen wird an neun Stellen mit der Ultraschall-Bond-Vorrichtung gebondet, so dass neun Bond-Markierungen 41 mit der Spitze der Vorrichtung geprägt werden, in die zur Erhöhung der Reibung das kreuzschraffierte Muster eingraviert ist. Das Bonden mit einem Kupfer-Draht wird in Gebieten zwischen den Bond-Markierungen des Kupfer-Musters durchgeführt.
  • Dies schwächt Ultraschall-Bond-Bedingungen ab, verringert zum Beispiel vergleichsweise die Druckkraft auf den Draht und verkürzt die Zeit für das Bonden, um eine Schädigung an dem Leistungshalbleiterchip zu reduzieren, so dass eine Auswirkung der Ungleichmäßigkeit der Bond-Markierungen auf die Bond-Qualität unterbunden wird, wie beispielsweise ein Vergrößern oder Verkleinern der gebondeten Flächen.
  • Der plattierte Aluminium-Kupfer-Streifen 3 wird im Voraus während drei Stunden unter einer inerten Atmosphäre auf eine Temperatur von 400°C erwärmt, um eine Schicht 34 aus einer intermetallischen Verbindung zwischen der Aluminium-Schicht und der Kupfer-Schicht zu bilden. In Abhängigkeit von der Betriebstemperatur eines Leistungsmoduls oder eines Qualitätsgarantie-Zeitraums für ein Leistungsmodul bildet die Erwärmung derartige intermetallische Verbindungen mit einer Dicke, die jener der intermetallischen Verbindungen entspricht, die während 3.000 Stunden auf 200°C gehalten werden. Da das Wachstum der intermetallischen Verbindungen proportional zur Quadratwurzel der Zeit ist (siehe Nicht-Patentdokument 1), ist das Wachstum ziemlich moderat, auch wenn sie nachfolgend auf 200°C gehalten werden.
  • Wenngleich hierin der plattierte Streifen mit einer gegebenen Dicke von 0,25 mm verwendet wird, bei dem es sich um eine Kombination von Aluminium und Kupfer handelt, führt auch eine Kombination von Kupfer und einem anderen Metall (Magnesium, Zinn oder Indium), das im Vergleich zu Aluminium eine Elastizität aufweist, einen Effekt herbei, durch den eine Schädigung aufgrund des Draht-Bondens unterbunden wird.
  • Eine Dicke der Aluminium-Schicht von 0,05 mm oder mehr ermöglicht es, dass sie abgerissen wird, wie beispielsweise mit einem halben Schnitt durch einen Cutter, ohne die Halbleiter-Elektrode zu schädigen, und eine Dicke von bis zu etwa 1 mm ermöglicht es im Allgemeinen, dass das Ultraschall-Bonden und das Abreißen vorteilhaft durchgeführt werden.
  • Eine Dicke der Kupfer-Schicht von 0,05 mm oder mehr ermöglicht ein ordinales Bonden mit einem Kupfer-Draht, ohne dass sich eine Verformung bis zu der unteren Aluminium-Schicht ausbreitet. Es ist denkbar, dass ein Ultraschall-Bonden für den Streifen problemloser erfolgt, wenn die Kupfer-Schicht dünner als das 1:1-Dickenverhältnis zwischen der Aluminium-Schicht und der Kupfer-Schicht ist, da Aluminium stärker verformbar ist und die Aluminium-Schicht dicker als die Kupfer-Schicht ist, das Dickenverhältnis muss jedoch nicht darauf beschränkt sein.
  • Wenngleich hier ein plattierter Aluminium-Kupfer-Streifen verwendet wird, kann der gleiche Effekt auch durch Verwenden eines Stücks des plattierten Metalls herbeigeführt werden, das zuvor auf eine vorgegebene Abmessung geschnitten worden ist, die um 1 mm kleiner als jede Seite der Oberflächenelektrode des Halbleiterchips ist.
  • Wenngleich für das keramische Substrat hier Aluminiumoxid verwendet wird, kann auch ein keramisches Substrat, das beispielsweise aus Aluminiumnitrid oder Siliciumnitrid hergestellt ist, den gleichen Effekt herbeiführen. Wenngleich Kupfer für die leitfähigen Schichten verwendet wird, kann des Weiteren auch die Verwendung eines keramischen Substrats mit leitfähigen Schichten aus Aluminium den gleichen Effekt herbeiführen.
  • Wenngleich hier eine Diode als der Leistungshalbleiterchip verwendet wird, kann ein Transistor-Chip, der einen Bipolartransistor mit isoliertem Gate (IGBT) aufweist, in der gleichen Weise eingebaut werden.
  • Wenngleich die Kupfer-Schicht hier mittels des Cutters vollständig zerschnitten wird, um den Schritt des Abreißens der Aluminium-Schicht durchzuführen, kann der Streifen auch durchtrennt werden, auch wenn die Kupfer-Schicht bis zu der Mitte ihrer Dicke geschnitten wird, so dass eine Schädigung an dem Leistungshalbleiterchip abgeschwächt wird.
  • Wenngleich das Bonden hier durchgeführt wird, indem die Ultraschall-Bond-Vorrichtung mit der Spitze (2 mm im Quadrat × 20 mm in der Länge), die kleiner als die Oberflächenelektrode (11 mm im Quadrat × 0,01 mm in der Dicke) des Leistungshalbleiterchips ist, separat auf die mehreren Stellen des plattierten Streifens gedrückt wird, kann auch ein Bonden für die gesamte Oberfläche des plattierten Streifens auf einmal den gleichen Effekt herbeiführen, wobei eine Ultraschall-Bond-Vorrichtung verwendet wird, die neun kreuzschraffierte Muster aufweist, die separat in deren Spitze eingraviert sind.
  • Wenngleich hier eine Kupfer-Schicht mit einem Streifen-Muster eingesetzt wird, kann auch ein gepunktetes Muster oder ein kariertes Flaggenmuster den gleichen Effekt herbeiführen. Wenngleich das Kupfer-Muster hier hergestellt wird, indem die nicht notwendigen Bereiche durch Ätzen oder mittels anderer Entfernungsprozesse von dem plattierten Aluminium-Kupfer-Streifen entfernt werden, kann auch ein Plattieren mittels Walzen unter Druckeinwirkung zusammen mit einer vorstrukturierten Kupfer-Folie den gleichen Effekt herbeiführen.
  • In diesem Fall ergeben sich durch einen ungleichmäßigen Zustand der Oberfläche (das Kupfer-Muster ist in der Aluminium-Schicht eingebettet) keine speziellen Probleme, da die Ungleichmäßigkeit keine Auswirkung auf die Bondfähigkeit hat.
  • Es ist anzumerken, dass jede Ausführungsform der vorliegenden Erfindung innerhalb des Inhalts und des Umfangs der Erfindung frei kombiniert werden kann oder in einer geeigneten Weise modifiziert werden kann oder dabei Merkmale weggelassen werden können.
  • Bezugszeichenliste
  • 1
    Leistungshalbleiterchip
    2
    keramisches Substrat
    3
    plattierter Aluminium-Kupfer-Streifen
    4
    Ultraschall-Bond-Vorrichtung
    5
    Lot
    6
    Kupfer-Draht
    11
    Hauptelektrode
    21
    Aluminiumoxid-Substrat
    22
    leitfähige Schicht
    23
    leitfähige Schicht
    31
    Kupfer-Schicht
    32
    Aluminium-Schicht
    33
    gebondeter Bereich
    34
    Schicht aus einer intermetallischen Verbindung
    40
    Cutter
    41
    Bond-Markierungen
    61
    Kupfer-Streifen

Claims (6)

  1. Leistungsmodul, das Folgendes aufweist: – ein Substrat; – einen Leistungshalbleiterchip, der an dem Substrat angebracht ist; – eine Elektrode, die an einer Oberfläche des Leistungshalbleiterchips ausgebildet ist; – einen Metall-Laminat-Flächenkörper, der an die Elektrode gebondet ist; und – einen Draht, um den Metall-Laminat-Flächenkörper an das Substrat zu bonden, wobei der Metall-Laminat-Flächenkörper aus einer Schicht, die sich in Kontakt mit der Elektrode befinden soll und deren hauptsächliches Material das gleiche wie jenes der Elektrode ist, und einer weiteren Schicht gebildet ist, an die der Draht gebondet werden soll und deren hauptsächliches Material das gleiche wie jenes des Drahts ist, und wobei zwischen den zwei Schichten des Metall-Laminat-Flächenkörpers intermetallische Verbindungen mit einer Dicke von 5 μm bis 100 μm ausgebildet sind.
  2. Leistungsmodul nach Anspruch 1, wobei der Metall-Laminat-Flächenkörper im Voraus bei einer Temperatur thermisch behandelt wird, die höher als die Betriebstemperatur des Leistungsmoduls ist, bevor er an die Elektrode gebondet wird.
  3. Leistungsmodul nach Anspruch 1 oder Anspruch 2, wobei die Schicht des Metall-Laminat-Flächenkörpers, an die der Draht gebondet werden soll, teilweise an die Schicht desselben laminiert ist, die sich in Kontakt mit der Elektrode befinden soll.
  4. Leistungsmodul nach einem der Ansprüche 1 bis 3, wobei ein Streifen, der eine Breite aufweist, die vergleichbar mit jener der Elektrode des Leistungshalbleiterchips oder geringer als jene ist, anstelle des Drahts eingesetzt wird.
  5. Leistungsmodul nach einem der Ansprüche 1 bis 4, wobei die Schicht des Metall-Laminat-Flächenkörpers, die sich in Kontakt mit der Elektrode befinden soll, hauptsächlich aus Aluminium besteht und die Schicht desselben, an die der Draht gebondet werden soll, hauptsächlich aus Kupfer besteht.
  6. Leistungsmodul nach einem der Ansprüche 1 bis 5, wobei ein Material der Schicht des Metall-Laminat-Flächenkörpers, die sich in Kontakt mit der Elektrode befinden soll, aus irgendeinem von Magnesium, Zinn oder Indium besteht.
DE112015004770.0T 2014-10-20 2015-10-09 Leistungsmodul Active DE112015004770B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014-213377 2014-10-20
JP2014213377 2014-10-20
PCT/JP2015/078719 WO2016063744A1 (ja) 2014-10-20 2015-10-09 パワーモジュール

Publications (2)

Publication Number Publication Date
DE112015004770T5 true DE112015004770T5 (de) 2017-09-28
DE112015004770B4 DE112015004770B4 (de) 2021-01-14

Family

ID=55760788

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112015004770.0T Active DE112015004770B4 (de) 2014-10-20 2015-10-09 Leistungsmodul

Country Status (5)

Country Link
US (1) US9818716B2 (de)
JP (1) JP6320556B2 (de)
CN (1) CN106575628B (de)
DE (1) DE112015004770B4 (de)
WO (1) WO2016063744A1 (de)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107615464B (zh) * 2015-06-11 2020-03-17 三菱电机株式会社 电力用半导体装置的制造方法以及电力用半导体装置
US10052713B2 (en) * 2015-08-20 2018-08-21 Ultex Corporation Bonding method and bonded structure
JP6931869B2 (ja) * 2016-10-21 2021-09-08 国立研究開発法人産業技術総合研究所 半導体装置
CN109244057B (zh) * 2018-07-13 2020-07-14 北京大学深圳研究生院 一种共源共栅级联结构的氮化镓器件
US10804236B2 (en) 2018-10-25 2020-10-13 Toyota Motor Engineering & Manufacturing North America, Inc. Power electronic assemblies with high purity aluminum plated substrates
JP7383881B2 (ja) * 2019-01-16 2023-11-21 富士電機株式会社 半導体装置および半導体装置の製造方法
US11515273B2 (en) 2019-07-26 2022-11-29 Sandisk Technologies Llc Bonded assembly containing oxidation barriers, hybrid bonding, or air gap, and methods of forming the same
US11139272B2 (en) 2019-07-26 2021-10-05 Sandisk Technologies Llc Bonded assembly containing oxidation barriers and/or adhesion enhancers and methods of forming the same
US11393780B2 (en) 2019-07-26 2022-07-19 Sandisk Technologies Llc Bonded assembly containing oxidation barriers, hybrid bonding, or air gap, and methods of forming the same
US11545460B2 (en) 2020-01-10 2023-01-03 Fuji Electric Co., Ltd. Semiconductor device and method for manufacturing semiconductor device having first and second wires in different diameter
JP7335610B2 (ja) * 2020-01-29 2023-08-30 株式会社アルテクス めっき金属接合方法
JP6952824B2 (ja) * 2020-04-06 2021-10-27 三菱電機株式会社 パワーモジュール及びこれを用いた電力用半導体装置
CN112002645B (zh) * 2020-06-24 2022-12-09 西安理工大学 一种提高SiC功率芯片键合线功率循环能力的方法
CN112201628A (zh) * 2020-08-24 2021-01-08 株洲中车时代半导体有限公司 一种功率模块封装结构及其制备方法
CN117461138A (zh) * 2021-06-14 2024-01-26 三菱电机株式会社 半导体装置以及电力变换装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10261664A (ja) * 1997-01-17 1998-09-29 Furukawa Electric Co Ltd:The 半導体素子、突起電極の形成方法およびワイヤボンディング方法
DE102005054872B4 (de) * 2005-11-15 2012-04-19 Infineon Technologies Ag Vertikales Leistungshalbleiterbauelement, Halbleiterbauteil und Verfahren zu deren Herstellung
US8110931B2 (en) * 2008-07-11 2012-02-07 Advanced Semiconductor Engineering, Inc. Wafer and semiconductor package
JP5542567B2 (ja) * 2010-07-27 2014-07-09 三菱電機株式会社 半導体装置
CN103703560B (zh) * 2011-08-04 2016-07-20 三菱电机株式会社 半导体装置及其制造方法
JP2013118310A (ja) * 2011-12-05 2013-06-13 Jjtech Co Ltd 半導体装置

Also Published As

Publication number Publication date
WO2016063744A1 (ja) 2016-04-28
US20170200691A1 (en) 2017-07-13
CN106575628A (zh) 2017-04-19
JP6320556B2 (ja) 2018-05-09
CN106575628B (zh) 2019-02-15
US9818716B2 (en) 2017-11-14
DE112015004770B4 (de) 2021-01-14
JPWO2016063744A1 (ja) 2017-04-27

Similar Documents

Publication Publication Date Title
DE112015004770B4 (de) Leistungsmodul
DE112016001142B4 (de) Leistungs-Halbleitervorrichtung
DE102014213564B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE112018002384T5 (de) Leistungshalbleitereinrichtung und Fertigungsverfahren für selbige
DE102014221636B4 (de) Halbleitermodul und Verfahren zum Herstellen desselben
DE102013208350A1 (de) Herstellungsverfahren für einen kühler
DE112017002530B4 (de) Halbleitereinheit und verfahren zur herstellung derselben
DE112014002135T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE112015000660T5 (de) Leistungsmodul und Herstellungsverfahren dafür
DE112016002608T5 (de) Verfahren zur Herstellung einer Leistungs-Halbleitervorrichtung und Leistungs-Halbleitervorrichtung
DE102016216521A1 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE102011082781A1 (de) Halbleitervorrichtung
DE102010024520B4 (de) Verfahren zur Erhöhung der thermo-mechanischen Beständigkeit eines Metall-Keramik-Substrats
WO2017140571A1 (de) Verfahren zur herstellung einer wärmespreizplatte, wärmespreizplatte, verfahren zur herstellung eines halbleitermoduls und halbleitermodul
DE112019005844T5 (de) Halbleiterbauteil
DE102018217231A1 (de) Halbleitervorrichtung und Verfahren zur Fertigung derselben
JP2006024829A (ja) 半導体装置及びその製造方法
DE112014006908T5 (de) Halbleitervorrichtung
DE112016006777T5 (de) Halbleitereinheit und Verfahren zur Herstellung derselben
EP2940731A1 (de) Transistoranordnung für einen spannverband und spannverband mit zumindest einer solchen transistoranordnung
DE102013113451A1 (de) Eingehäuste vertikale Leistungsvorrichtung, die eine Druckbelastung aufweist, und Verfahren zur Herstellung einer eingehäusten vertikalen Leistungsvorrichtung
DE112013002516T5 (de) Halbleitervorrichtung
DE102013102540A1 (de) Metall-Keramik-Substrat, Modulanordnung sowie Verfahren zum Herstellen eines Metall-Keramik-Substrates
DE102012221025A1 (de) Halbleitereinrichtung und Herstellungsverfahren derselben
DE102015114521B4 (de) Verfahren zum Auflöten eines Isoliersubstrats auf einen Träger

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R084 Declaration of willingness to licence
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final