DE112014006147T5 - Vorrichtung - Google Patents

Vorrichtung Download PDF

Info

Publication number
DE112014006147T5
DE112014006147T5 DE112014006147.6T DE112014006147T DE112014006147T5 DE 112014006147 T5 DE112014006147 T5 DE 112014006147T5 DE 112014006147 T DE112014006147 T DE 112014006147T DE 112014006147 T5 DE112014006147 T5 DE 112014006147T5
Authority
DE
Germany
Prior art keywords
circuit
transistor
data
line
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE112014006147.6T
Other languages
English (en)
Inventor
Yoshiyuki Kurokawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of DE112014006147T5 publication Critical patent/DE112014006147T5/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3172—Optimisation aspects, e.g. using functional pin as test pin, pin multiplexing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318371—Methodologies therefor, e.g. algorithms, procedures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3187—Built-in tests
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Dram (AREA)

Abstract

Eine Vorrichtung, die nach der Gestaltungsphase ein neues Testmuster erzeugen kann und eine kleine Fläche einer Schaltung aufweist, die im normalen Betrieb nicht verwendet wird, beinhaltet eine erste Schaltung und eine zweite Schaltung. Die zweite Schaltung beinhaltet eine dritte Schaltung und eine vierte Schaltung. Die vierte Schaltung weist eine Funktion zur Speicherung der Daten zur Bestimmung der Konfiguration der dritten Schaltung auf. Wenn ein Test für den Betriebszustand der ersten Schaltung ausgeführt wird, weist die zweite Schaltung eine Funktion zur Erzeugung eines Signals für den Test auf. Wenn der Test nicht ausgeführt wird, weist die zweite Schaltung eine Funktion zur Speicherung der Daten, die zur Verarbeitung in der ersten Schaltung verwendet werden, und eine Funktion zur Vergleichung einer Vielzahl von Signalen auf.

Description

  • Technisches Gebiet
  • Eine Ausführungsform der vorliegenden Erfindung betrifft eine Vorrichtung, die eine Testschaltung beinhaltet.
  • Es sei angemerkt, dass eine Ausführungsform der vorliegenden Erfindung nicht auf das vorstehende technische Feld beschränkt wird. Das technische Feld einer Ausführungsform der Erfindung, die in dieser Beschreibung und dergleichen offengelegt wird, betrifft ein Objekt, ein Verfahren oder ein Herstellungsverfahren. Alternativ betrifft eine Ausführungsform der vorliegenden Erfindung einen Prozess, eine Maschine, Herstellung oder eine Zusammensetzung. Insbesondere umfassen Beispiele für das technische Feld einer Ausführungsform der vorliegenden Erfindung, die in dieser Beschreibung offenbart werden, Vorrichtungen, wie z. B. eine Halbleitervorrichtung, eine Anzeigevorrichtung, eine Flüssigkristallanzeigevorrichtung, eine Licht emittierende Vorrichtung, eine Beleuchtungsvorrichtung, eine Stromspeichervorrichtung und eine Speichervorrichtung, ein Verfahren zum Betreiben einer der Vorrichtungen und ein Verfahren zur Herstellung einer der Vorrichtungen.
  • Stand der Technik
  • Mit der heutigen Zunahme der Schaltungsgröße von Vorrichtungen, die einen Prozessor oder dergleichen beinhalten (nachstehend auch als Chips bezeichnet), erfordern ein Test an Chips in der Gestaltungsphase und derjenige vor dem Versand (nachstehend kollektiv als Chiptest bezeichnet) enorme Kosten.
  • Es gibt verschiedene Techniken für Chiptests, und ein Built-in-self-test (BIST) ist als ein Beispiel bekannt. Der BIST ist eine Technik für einen Chiptest, bei dem eine spezielle Schaltung (nachstehend als BIST-Schaltung bezeichnet) verwendet wird, die eine Funktion eines LSI-Testers, der einen Chiptest ausführt, aufweist, und in einen Chip integriert ist. Beispiele für Funktionen des LSI-Testers sind eine Funktion zur Erzeugung eines Testmusters, eine Funktion zur Zuführung des Testmusters als Eingangssignal zu dem Chip, eine Funktion zur Erhaltung eines Ausgangssignals von dem Chip und eine Funktion zur Vergleichung des Ausgangssignals mit einem erwarteten Wert. Im Vergleich zu dem Fall, in dem lediglich ein LSI-Tester verwendet wird, kann man durch den BIST die für einen Chiptest erforderlichen Kosten verringern und die Geschwindigkeit des Chiptests erhöhen. Patentdokument 1 offenbart eine Technik zur Erzielung einer BIST-Schaltung, die außerhalb von LSI bereitgestellt wird, unter Verwendung eines Field Programmable Gate Arrays (FPGA).
  • [Referenz]
    • Patentdokument 1: Japanische Patentoffenlegungsschrift Nr. H5-142297
  • Offenbarung der Erfindung
  • Um die Qualität eines Chiptests mit einer Testschaltung, die in einem Chip integriert ist, wie z. B. einer BIST-Schaltung, zu verbessern oder um einen für eine Vorrichtung mit einer komplizierten Funktion geeigneten Chiptest auszuführen, muss die Testschaltung eine Funktion zur Erzeugung von vielen verschiedenen Testmustern aufweisen. Je mehr die Anzahl und die Arten von zu erzeugenden Testmustern zunehmen, desto größer werden jedoch dementsprechend die Größe der Testschaltung und die Fläche, die von der Testschaltung in der Vorrichtung besetzt wird.
  • Die Testmuster, die in der Testschaltung erzeugt werden, werden in der Chip-Gestaltungsphase festgelegt; deshalb wird ein neues Testmuster von einem LSI-Tester oder dergleichen außerhalb des Chips erfordert, um einen zusätzlichen Chiptest mit dem neuen Testmuster auszuführen. In diesem Fall ist es schwierig, Vorteile eines Chiptests mit einer Testschaltung zu genießen, wie z. B. eine Erhöhung der Geschwindigkeit des Chiptests und eine Verringerung der Kosten des Chiptests.
  • Im Anbetracht des vorstehenden technischen Hintergrundes ist eine Aufgabe einer Ausführungsform der vorliegenden Erfindung, eine neuartige Vorrichtung bereitzustellen. Eine weitere Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, eine Vorrichtung bereitzustellen, in der die Fläche einer Schaltung, die im normalen Betrieb nicht verwendet wird, klein ist. Eine weitere Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, eine Vorrichtung bereitzustellen, die nach der Gestaltungsphase ein neues Testmuster erzeugen kann.
  • Eine Ausführungsform der vorliegenden Erfindung muss nicht notwendigerweise alle vorstehend genannten Aufgaben erfüllen und braucht nur mindestens eine der Aufgaben zu erfüllen. Die Beschreibung der vorstehenden Aufgaben steht dem Vorhandensein der weiteren Aufgaben nicht im Wege. Weitere Aufgaben sind aus der Erläuterung der Beschreibung, den Zeichnungen und den Ansprüchen ersichtlich und können davon abgeleitet werden.
  • Eine Vorrichtung einer Ausführungsform der vorliegenden Erfindung beinhaltet eine erste Schaltung und eine zweite Schaltung, die eine dritte Schaltung und eine vierte Schaltung beinhaltet. Die vierte Schaltung weist eine Funktion zur Speicherung der Daten zur Bestimmung einer Konfiguration der dritten Schaltung auf. Wenn ein Test für einen Betriebszustand der ersten Schaltung ausgeführt wird, weist die zweite Schaltung eine Funktion zur Erzeugung eines Signals für den Test auf. Wenn der Test nicht ausgeführt wird, weist die zweite Schaltung eine Funktion zur Speicherung der Daten, die zur Verarbeitung in der ersten Schaltung verwendet werden, und eine Funktion zur Vergleichung einer Vielzahl von Signalen auf.
  • In der Vorrichtung einer Ausführungsform der vorliegenden Erfindung kann dann, wenn der Test nicht ausgeführt wird, die vierte Schaltung eine Funktion als Speicherbereich in einem Cache-Speicher der ersten Schaltung und eine Funktion zur Bestimmung aufweisen, ob die in dem Speicherbereich gespeicherten Daten und die von der ersten Schaltung eingegebenen Daten miteinander übereinstimmen oder nicht.
  • In der Vorrichtung einer Ausführungsform der vorliegenden Erfindung kann die vierte Schaltung einen ersten Transistor und einen zweiten Transistor beinhalten, wobei eine/einer von einer Source und einem Drain des ersten Transistors elektrisch mit einem Gate des zweiten Transistors verbunden sein kann.
  • In der Vorrichtung einer Ausführungsform der vorliegenden Erfindung ist es möglich, dass der erste Transistor einen ersten Halbleiterfilm beinhaltet, der einen ersten Kanalbildungsbereich aufweist, der zweite Transistor einen zweiten Halbleiterfilm beinhaltet, der einen zweiten Kanalbildungsbereich aufweist, der erste Halbleiterfilm einen Oxidhalbleiter enthält und der zweite Halbleiterfilm ein anderes Material als den Oxidhalbleiter enthält.
  • In der Vorrichtung einer Ausführungsform der vorliegenden Erfindung kann der Oxidhalbleiter In, Ga und Zn enthalten.
  • Eine Ausführungsform der vorliegenden Erfindung kann eine neuartige Vorrichtung bereitstellen. Eine weitere Ausführungsform der vorliegenden Erfindung kann eine Vorrichtung bereitstellen, in der die Fläche einer Schaltung klein wird, die im normalen Betrieb nicht verwendet wird. Eine weitere Ausführungsform der vorliegenden Erfindung kann eine Vorrichtung bereitstellen, die nach der Gestaltungsphase ein neues Testmuster erzeugen kann.
  • Es sei angemerkt, dass die Beschreibung dieser Wirkungen dem Vorhandensein der weiteren Wirkungen nicht im Wege steht. Eine Ausführungsform der vorliegenden Erfindung muss nicht notwendigerweise alle vorstehenden Wirkungen erfüllen. Weitere Wirkungen werden aus der Erläuterung der Beschreibung, den Zeichnungen und den Ansprüchen ersichtlich und können davon abgeleitet werden.
  • Kurze Beschreibung der Zeichnungen
  • In den begleitenden Zeichnungen:
  • 1A bis 1C stellen Strukturen einer Vorrichtung dar;
  • 2A und 2B stellen Strukturen einer Vorrichtung dar;
  • 3 ist ein Schaltplan, der eine Struktur einer Vorrichtung darstellt;
  • 4A bis 4D sind Schaltpläne, die jeweils eine Struktur einer Vorrichtung darstellen;
  • 5 ist ein Zeitdiagramm;
  • 6A und 6B stellen Strukturen einer Vorrichtung dar;
  • 7 ist ein Schaltplan, der eine Struktur einer Vorrichtung darstellt;
  • 8 ist ein Zeitdiagramm;
  • 9 ist ein Schaltplan, der eine Struktur einer Vorrichtung darstellt;
  • 10 ist ein Schaltplan, der eine Struktur einer Vorrichtung darstellt;
  • 11A bis 11C sind Schaltpläne, die jeweils eine Struktur einer Vorrichtung darstellen;
  • 12 ist ein Schaltplan, der eine Struktur einer Vorrichtung darstellt;
  • 13A bis 13C sind Schaltpläne, die jeweils eine Struktur einer Vorrichtung darstellen;
  • 14 stellt eine Struktur einer Vorrichtung dar;
  • 15A bis 15C stellen eine Struktur eines Transistors dar;
  • 16A bis 16C stellen eine Struktur eines Transistors dar;
  • 17A und 17B stellen Strukturen eines Transistors dar; und
  • 18A bis 18F stellen jeweils eine elektronische Vorrichtung dar.
  • Beste Art der Ausführung der Erfindung
  • Ausführungsformen der vorliegenden Erfindung werden nachstehend anhand von den Zeichnungen ausführlich beschrieben. Es sei angemerkt, dass die vorliegende Erfindung nicht auf die folgende Beschreibung beschränkt wird, und es wird von einem Fachmann leicht verstanden, dass die Modi und Einzelheiten auf verschiedene Weisen verändert werden können, ohne vom Gedanken und Schutzbereich der vorliegenden Erfindung abzuweichen. Daher soll die vorliegende Erfindung nicht als auf die Beschreibung der nachstehenden Ausführungsformen beschränkt angesehen werden.
  • Es sei angemerkt, dass eine Ausführungsform der vorliegenden Erfindung in ihrer Kategorie jede Vorrichtung umfasst, die einen integrierten Schaltkreis (integrated circuit, IC) aus Halbleiter beinhaltet, wie z. B. ein Funkfrequenz-(radio frequency, RF-)Tag, eine Halbleiter-Anzeigevorrichtung, eine programmierbare logische Vorrichtung (programmable logic device, PLD) wie ein FPGA, ein IC und LSI. Eine Anzeigevorrichtung umfasst in ihrer Kategorie Anzeigevorrichtungen mit einer Treiberschaltung, die eine IC beinhaltet, wie z. B. eine Flüssigkristallanzeigevorrichtung, eine lichtemittierende Vorrichtung, in der ein lichtemittierendes Element, das durch ein organisches lichtemittierendes Element repräsentiert wird, in jedem Pixel bereitgestellt wird, ein elektronisches Papier, eine digitale Mikrospiegelvorrichtung (digital micromirror device, DMD), einen Plasmabildschirm (plasma display panel, PDP) und eine Feldemissionsanzeige (field emission display, FED).
  • Es sei angemerkt, dass der Begriff „Verbindung” in dieser Beschreibung ebenso wie eine direkte Verbindung eine elektrische Verbindung bezeichnet und einer Konfiguration entspricht, bei der ein Strom, eine Spannung oder ein Potential zugeführt oder übertragen werden kann. Deshalb bezeichnet eine Konfiguration, bei der zwei Schaltungen oder zwei Elemente miteinander verbunden sind, nicht notwendigerweise eine Konfiguration, bei der sie miteinander direkt verbunden sind, und bezeichnet auch eine Konfiguration, bei der sie über ein Element, wie z. B. eine Leitung, einen Widerstand, eine Diode oder Transistor, indirekt miteinander verbunden sind, so dass ein Strom, eine Spannung oder ein Potential zugeführt oder übertragen werden kann. Außerdem gibt es selbst dann, wenn in einem Schaltplan unterschiedliche Komponenten miteinander verbunden sind, tatsächlich einen Fall, in dem ein leitender Film Funktionen einer Vielzahl von Komponenten aufweist, wie z. B. einen Fall, in dem ein Teil einer Leitung als Elektrode dient. Der Begriff „Verbindung” in dieser Beschreibung bezeichnet auch einen solchen Fall, in dem ein leitender Film Funktionen einer Vielzahl von Komponenten aufweist.
  • Eine Source eines Transistors bedeutet einen Source-Bereich, der ein Teil eines Halbleiterfilms ist, der als Aktivschicht dient, oder eine Source-Elektrode, die elektrisch mit dem Halbleiterfilm verbunden ist. Desgleichen bedeutet ein Drain eines Transistors einen Drain-Bereich, der ein Teil eines Halbleiterfilms ist, der als Aktivschicht dient, oder eine Drain-Elektrode, die elektrisch mit dem Halbleiterfilm verbunden ist. Ein Gate bedeutet eine Gate-Elektrode.
  • Die Begriffe „Source” und „Drain” eines Transistors sind abhängig von dem Typ des Kanals des Transistors oder den Pegeln der Potentiale, die an die Anschlüsse angelegt werden, austauschbar. Im Allgemeinen wird bei einem n-Kanal-Transistor ein Anschluss, an den ein niedrigeres Potential angelegt wird, als Source bezeichnet, und ein Anschluss, an den ein höheres Potential angelegt wird, wird als Drain bezeichnet. Bei einem p-Kanal-Transistor wird ferner ein Anschluss, an den ein niedrigeres Potential angelegt wird, als Drain bezeichnet, und ein Anschluss, an den ein höheres Potential angelegt wird, wird als Source bezeichnet. In dieser Beschreibung wird die Verbindungsbeziehung des Transistors in einigen Fällen der Einfachheit halber in der Annahme beschrieben, dass die Source und der Drain unveränderlich sind; tatsächlich werden die Bezeichnungen für die Source und den Drain in Abhängigkeit von der Beziehung der Potentiale ausgetauscht.
  • (Ausführungsform 1)
  • 1A bis 1C stellen ein Beispiel für die Struktur einer Vorrichtung bei einer Ausführungsform der vorliegenden Erfindung dar. Eine Vorrichtung 10 in 1A beinhaltet eine Schaltung 11 und eine Schaltung 12.
  • Die Schaltung 11 weist eine Funktion zur Ausführung einer arithmetischen Operation zur Steuerung und dergleichen auf und ist typischerweise eine integrierte Schaltung, die eine Vielzahl von Transistoren beinhaltet. Beispielsweise kann die Schaltung 11 verschiedene Logikschaltungen beinhalten, wie z. B. ein Schaltwerk und eine Kombinationsschaltung. Die Schaltung 11 kann als zentraler Hauptprozessor (central processing unit, CPU) oder dergleichen verwendet werden. Wie die Schaltung 11 ist die Schaltung 12 typischerweise eine integrierte Schaltung, die eine Vielzahl von Transistoren beinhaltet. Alternativ kann die Schaltung 12 eine Schaltung sein, die sich selbst rekonfigurieren kann (eine rekonfigurierbare Schaltung).
  • Die Schaltung 12 beinhaltet eine Schaltung 13 und eine Schaltung 14. Die Schaltung 13 beinhaltet eine Vielzahl von Schaltungen 15 mit einer Funktion einer Logikschaltung, wie z. B. eines Schaltwerks oder einer Kombinationsschaltung (auch als programmierbare logische Elemente (PLEs) bezeichnet). Die Schaltung 14 weist eine Funktion zur Speicherung der Daten zur Bestimmung einer Konfiguration der Schaltung 13 (nachstehend auch als Konfigurationsdaten bezeichnet) und eine Funktion zur Steuerung elektrischer Verbindung zwischen den Schaltungen 15 auf der Basis der Konfigurationsdaten auf. Die Schaltung 14 kann eine Schaltung mit einer Funktion zur Speicherung der Konfigurationsdaten (nachstehend auch als Konfigurationsspeicher bezeichnet) und einen Routing-Schalter zur Steuerung elektrischer Verbindung zwischen den Schaltungen 15 (nachstehend auch als programmierbarer Schalter bezeichnet) separat beinhalten oder kann eine Schaltung mit Funktionen sowohl eines Konfigurationsspeichers als auch eines Routing-Schalters beinhalten.
  • Die Routing-Schalter werden auf der Basis der Konfigurationsdaten, die in der Schaltung 14 gespeichert sind, gesteuert, um elektrische Verbindung zwischen den Schaltungen 15 zu steuern, wodurch die Schaltung 12 als gewünschte Logikschaltung rekonfiguriert werden kann.
  • In einer Ausführungsform der vorliegenden Erfindung weist die Schaltung 12 eine Funktion einer Schaltung, die ein Signal zum Testen des Betriebszustandes der Schaltung 11 (auch als Testmuster bezeichnet) erzeugt, d. h. einer Testschaltung für die Schaltung 11; sowie eine Funktion einer Schaltung, die als Teil der Schaltung 11 verwendet wird, d. h. einer Erweiterungsschaltung für die Schaltung 11, wenn die Schaltung 11 im normalen Betrieb ist. Die Konfigurationen der Schaltung 12 mit diesen Funktionen werden anhand von 1B und 1C beschrieben.
  • 1B stellt die Konfiguration der Schaltung 12 bei der Arbeit als Testschaltung für die Schaltung 11 dar.
  • In 1B speichert die Schaltung 14 Konfigurationsdaten zur Rekonfiguration der Schaltung 13 und zur Erzeugung eines Testmusters in der Schaltung 12, und die Routing-Schalter werden auf der Basis der Konfigurationsdaten gesteuert, um elektrische Verbindung zwischen den Schaltungen 15 zu steuern, wodurch die Schaltung 12 als Testschaltung rekonfiguriert werden kann. Dann wird ein Testmuster in der Schaltung 12 erzeugt und an die Schaltung 11 ausgegeben.
  • Wenn ein Testmuster in die Schaltung 11 eingegeben wird, wird ein Test für den Betriebszustand der Schaltung 11 ausgeführt. Dieser Test kann ein Test für den Betriebszustand eines Teils der Schaltung 11 oder der ganzen Schaltung 11 sein. Beispielsweise kann dann, wenn die Schaltung 11 ein Speicherelement beinhaltet, der Betriebszustand des Speicherelements getestet werden (z. B. ob Daten sicher gespeichert werden). Überdies kann dann, wenn die Schaltung 11 eine analoge Schaltung mit einer Funktion zur Phasensynchronisation beinhaltet, der Betriebszustand der analogen Schaltung getestet werden.
  • Mindestens eine der Schaltungen 15 kann eine Funktion einer Logikschaltung und auch eine Funktion zur Speicherung der Konfigurationsdaten zur Änderung der Konfiguration der Logikschaltung aufweisen. Indem die Konfigurationsdaten geändert werden, die in der Schaltung 15 gespeichert sind, wird die Konfiguration der Schaltung 15 geändert und kann eine logische Operation, die in der Schaltung 15 ausgeführt wird, geändert werden. Auf diese Weise kann eine Schaltung 15 mit einer Funktion zur Ausführung von mehreren Arten der logischen Operation versehen werden, so dass die Art von Testmustern, die in der Schaltung 12 erzeugt werden, vermehrt werden kann, ohne dass die Anzahl von Schaltungen 15 erhöht wird. Ferner können die Einzelheiten eines Tests für den Betriebszustand geändert werden, ohne dass ein Signal zur Erzeugung eines weiteren Testmusters von außen zugeführt wird.
  • Es ist möglich, dass ein Test für den Betriebszustand der Schaltung 11 gemäß einem Testmuster ausgeführt wird und dann Daten, die dem Testergebnis entsprechen, von der Schaltung 11 zu der Schaltung 12 übertragen werden, und die Schaltung 12 den Betriebszustand der Schaltung 11 beurteilt. In diesem Fall weist die Schaltung 12 eine Funktion zur Beurteilung des Betriebszustandes der Schaltung 11 auf.
  • 1C stellt die Konfiguration der Schaltung 12 bei der Arbeit als Schaltung dar, die als Erweiterungsschaltung für die Schaltung 11 verwendet wird.
  • Wenn die Schaltung 11 im normalen Betrieb ist, wird kein Test für den Betriebszustand der Schaltung 11 ausgeführt und wird die Erzeugung eines Testmusters in der Schaltung 12 nicht erfordert. Zu dieser Zeit dient die Schaltung 12 als Erweiterungsschaltung für die Schaltung 11, beispielsweise als Schaltung, die Daten speichert, die zur Verarbeitung in der Schaltung 11 verwendet werden, oder als Logikschaltung mit einer Funktion zur Vergleichung von Eingangssignalen. Das heißt: Mindestens ein Teil der Schaltung 14, die während eines Tests für den Betriebszustand der Schaltung 11 als Konfigurationsspeicher für eine Testmuster-Erzeugungsschaltung und als Routing-Schalter arbeitet, dient im normalen Betrieb der Schaltung 11 als Erweiterungsschaltung für die Schaltung 11. Folglich kann die Fläche einer Schaltung, die im normalen Betrieb der Schaltung 11 unnötig ist, in der Vorrichtung 10 verringert werden.
  • Unter Verwendung der 1C als Beispiel wird der Fall beschrieben, in dem die Schaltung 14 eine Funktion zur Speicherung der Daten, die zur Verarbeitung in der Schaltung 11 verwendet werden, und eine Funktion zur Bestimmung aufweist, ob die in einer Speicherschaltung 16 gespeicherten Daten und die von außen (z. B. hier von der Schaltung 11) eingegebenen Daten miteinander übereinstimmen oder nicht. Dabei weist die Speicherschaltung 16 eine Funktion zur Speicherung der Daten auf, und eine Schaltung 17 weist eine Funktion zur Bestimmung auf, ob eingegebene Daten miteinander übereinstimmen oder nicht. Es sei angemerkt, dass die Schaltung 17 nicht notwendigerweise die vorstehende Funktion aufweisen muss, und eine Funktion zur Bestimmung, ob die von außen eingegebenen Daten miteinander übereinstimmen oder nicht, oder eine Funktion zur Bestimmung, ob Daten von der Speicherschaltung 16 miteinander übereinstimmen oder nicht, aufweisen kann.
  • Wenn Daten von der Schaltung 11 und Daten von der Speicherschaltung 16 in die Schaltung 17 eingegeben werden, führt die Schaltung 17 eine logische Operation aus, um diese zwei Signale zu vergleichen, und gibt das Ergebnis aus. Obwohl in 1C die Speicherschaltung 16 und die Schaltung 17 als unterschiedliche Schaltungen dargestellt sind, kann die Schaltung 14 eine Schaltung mit Funktionen sowohl der Speicherschaltung 16 als auch der Schaltung 17 beinhalten.
  • In der Schaltung 14 kann die Speicherschaltung 16 Daten, die für eine logische Operation in der Schaltung 11 verwendet werden, Daten, die als Ergebnis der logischen Operation in der Schaltung 11 erhalten werden, oder Daten, die den Einzelheiten der Verarbeitung entsprechen, die in der Schaltung 11 ausgeführt wird, speichern. Die Schaltung 17 kann als Koinzidenzschaltung, Antikoinzidenzschaltung oder dergleichen dienen. Auf diese Weise kann die Schaltung 14 beispielsweise als Cache-Speicher der Schaltung 11 verwendet werden. In diesem Fall kann die Speicherschaltung 16 als Schaltung dienen, die Kennungsdaten in dem Cache-Speicher der Schaltung 11 speichert, und die Schaltung 17 kann als Koinzidenzschaltung, Antikoinzidenzschaltung, Assoziativspeicher (content addressable memory, CAM) oder dergleichen dienen, um eine von der Schaltung 11 eingegebene Adresse und die in der Speicherschaltung 16 gespeicherten Kennungsdaten zu vergleichen. Darüber hinaus kann die Schaltung 14 für einen Speicher, der eine Kennung (Seitennummer) eines Übersetzungspuffers (translation look-aside buffer, TLB) in einem virtuellen Speicher speichert, einen Adressvergleicher einer Verzweigungsvorhersageschaltung (branch predictor circuit) oder dergleichen verwendet werden.
  • Die Funktion der Schaltung 12 kann zwischen der Testschaltung und der Erweiterungsschaltung umgeschaltet werden, indem ein Steuersignal von einer Eingabe-/Ausgabevorrichtung (nicht dargestellt) in die Schaltung 12 eingegeben wird. Alternativ kann ein Befehl zur Umschaltung der Funktion in einer Speicherschaltung (nicht dargestellt), die in der Schaltung 11 enthalten ist, gespeichert werden, in welchem Falle gemäß dem Befehl die Funktionen umgeschaltet werden kann, wenn die Vorrichtung 10 eingeschaltet wird. Wenn die Schaltungen 15 dazu veranlasst werden, eine hohe Ausgangsimpedanz aufzuweisen, und ein Signal von den Schaltungen 15 zu der Schaltung 14 gesperrt wird, kann die Schaltung 14 als unabhängige Schaltung (z. B. Cache-Speicher) verwendet werden.
  • In der Vorrichtung einer Ausführungsform der vorliegenden Erfindung kann die Schaltung 12, die während des Tests für den Betriebszustand der Schaltung 11 als Testschaltung verwendet wird, im normalen Betrieb der Schaltung 11 als Erweiterungsschaltung verwendet werden. Folglich kann die Fläche einer Schaltung, die im normalen Betrieb der Schaltung 11 unnötig ist, in der Vorrichtung 10 verringert werden.
  • Es sei angemerkt, dass diese Ausführungsform je nach Bedarf in Kombination mit weiteren Ausführungsformen ausgeführt werden kann.
  • (Ausführungsform 2)
  • Bei dieser Ausführungsform wird ein Beispiel für eine konkrete Struktur der Vorrichtung 10 in 1A bis 1C beschrieben.
  • 2A und 2B stellen ein Beispiel dar, in dem im normalen Betrieb der Schaltung 11 die Schaltung 14 als Erweiterungsschaltung für die Schaltung 11, insbesondere als Cache-Speicher, verwendet wird.
  • Um den Betriebszustand der Schaltung 11 zu testen, werden die Routing-Schalter auf der Basis der Konfigurationsdaten gesteuert, die in der Schaltung 14 gespeichert werden, und wird die Schaltung 12 als Testschaltung rekonfiguriert, wie in 1B gezeigt. Dann wird ein Testmuster in der Schaltung 12 erzeugt und an die Schaltung 11 ausgegeben.
  • Im Gegensatz dazu weist die Schaltung 14 im normalen Betrieb der Schaltung 11 eine Funktion des Cache-Speichers der Schaltung 11 auf, wie in 2A dargestellt. Insbesondere beinhaltet die Schaltung 14 die Speicherschaltung 16 und eine Vergleicherschaltung 18, und mindestens ein Teil der Speicherschaltung 16 weist einen Speicherbereich 19 auf, der als Speicherbereich des Cache-Speichers dient. Obwohl in 2A die Schaltung 14 die Speicherschaltung 16 und die Vergleicherschaltung 18 separat beinhaltet, wird die Schaltung 14 nicht darauf beschränkt, dass sie diese Struktur aufweist, und kann eine Schaltung mit Funktionen sowohl der Speicherschaltung 16 als auch der Vergleicherschaltung 18 beinhalten.
  • Hier dient der Speicherbereich 19 als Speicherbereich des Cache-Speichers der Schaltung 11 und kann eine Kopie eines Teils der Daten speichern, die in dem Hauptspeicher gespeichert sind. Insbesondere weist der Speicherbereich 19 eine Vielzahl von Speicherbereichen mit einer vorbestimmten Datenspeicherkapazität (nachstehend als Linien bezeichnet) auf. 2A stellt den Fall dar, in dem der Speicherbereich 19 t Linien aufweist (t ist eine natürliche Zahl von 2 oder mehr). Jede Linie in dem Speicherbereich 19 beinhaltet ein Datenfeld 21, das einem Speicherbereich entspricht, in dem Daten gespeichert werden, und ein Kennungsfeld 20, das einem Speicherbereich entspricht, in dem ein oder mehrere höherwertige Bits einer Adresse in dem Hauptspeicher (Kennungsdaten) gespeichert wird/werden, die den in dem Datenfeld 21 gespeicherten Daten entspricht. Welches Datenfeld 21 einer Linie Daten speichern soll, wird von einem oder mehreren niederwertigen Bits der den Daten entsprechenden Adresse in dem Hauptspeicher bestimmt.
  • Die Vergleicherschaltung 18 weist eine Funktion zur Vergleichung eines höherwertigen Bits einer Adresse, die von einem Prozessor 22 in der Schaltung 11 zu einem Zugriff aufgefordert wird, mit Kennungsdaten, die in dem Kennungsfeld 20 einer Linie gespeichert werden, die von einem niederwertigen Bit der Adresse bestimmt wird, und zur Ausgabe des Vergleichsergebnisses als Signal 23 (Kennungs-Treffersignal) auf. Dieser Vergleich kann bestimmen, ob Daten, die der Adresse entsprechen, die von dem Prozessor 22 zu einem Zugriff aufgefordert wird, in dem Speicherbereich 19 gespeichert sind (Cache-Treffer) oder nicht (Cache-Fehler). Wenn ein Cache-Treffer auftritt, werden Daten, die in dem Datenfeld einer entsprechenden Linie gespeichert sind, als gewünschte Daten bei der Verarbeitung der Schaltung 11 verwendet.
  • Als Nächstes wird ein Beispiel für die Schaltung 14 beschrieben, die als Cache-Speicher arbeitet, wenn im normalen Betrieb der Schaltung 11 von dem Prozessor 22 zu einem Zugriff aufgefordert wird.
  • Wenn es eine Aufforderung zum Zugriff auf eine bestimmte Adresse von dem Prozessor 22 gibt, werden ein niederwertiges Bit der Adresse zu dem Speicherbereich 19 und ein höherwertiges Bit der Adresse zu der Vergleicherschaltung 18 übertragen. Dann werden in dem Speicherbereich 19 Kennungsdaten, die in dem Kennungsfeld 20 einer Linie gespeichert sind, die von dem niederwertigen Bit der Adresse bestimmt wird, die von dem Prozessor 22 empfangen wird, gelesen und zu der Vergleicherschaltung 18 übertragen.
  • Die Vergleicherschaltung 18 vergleicht das höherwertige Bit der Adresse, die von dem Prozessor 22 zu einem Zugriff aufgefordert wird, und die Kennungsdaten, die aus dem Kennungsfeld 20 gelesen werden. Wenn das Vergleichsergebnis darauf hindeutet, dass das höherwertige Bit der Adresse und die Kennungsdaten miteinander übereinstimmen, heißt das, dass Daten, die der Adresse entsprechen, die von dem Prozessor 22 zu einem Zugriff aufgefordert wird, in dem Speicherbereich 19 gespeichert sind. Im Gegensatz dazu bedeutet, wenn das Vergleichsergebnis darauf hindeutet, dass das höherwertige Bit der Adresse und die Kennungsdaten nicht miteinander übereinstimmen, das, dass Daten, die der Adresse entsprechen, die von dem Prozessor 22 zu einem Zugriff aufgefordert wird, in dem Speicherbereich 19 nicht gespeichert sind. Dann wird das Vergleichsergebnis von der Vergleicherschaltung 18 als das Signal 23 (Kennungs-Treffersignal) ausgegeben. Wenn Daten, die der Adresse entsprechen, die von dem Prozessor 22 zu einem Zugriff aufgefordert wird, in dem Speicherbereich 19 gespeichert sind, können Daten, die in dem Datenfeld einer Linie gespeichert werden, die von dem niederwertigen Bit der Adresse bestimmt wird, als gewünschte Daten zur Verarbeitung in der Schaltung 11 verwendet werden.
  • Obwohl nicht in 2A dargestellt, können Identifikationsinformationen über die Gültigkeit der Daten, die in dem Datenfeld jeder Linie in dem Speicherbereich 19 gespeichert sind, in einem bestimmten Speicherbereich gespeichert werden.
  • Obwohl der Speicherbereich 19 in 2A das Kennungsfeld 20 und das Datenfeld 21 aufweist, kann der Speicherbereich 19 nur das Kennungsfeld 20 aufweisen, wie in 2B dargestellt. In diesem Fall wird ein Datenfeld außerhalb des Speicherbereichs 19 bereitgestellt.
  • Auf die vorstehende Weise kann die Schaltung 14 als Cache-Speicher verwendet werden, während die Schaltung 11 im normalen Betrieb ist. Der Cache-Speicher kann ein vollassoziativer Cache, ein direkt abgebildeter Cache oder ein satzassoziativer Cache sein.
  • Die Schaltung 11 kann ferner eine Speicherschaltung beinhalten, und die Speicherschaltung kann ebenso wie die Speicherschaltung 16 als Cache-Speicher verwendet werden. In diesem Fall kann ein satzassoziativer Cache-Speicher mit einem Speicherbereich der Speicherschaltung in der Schaltung 11 und dem Speicherbereich 19 in der Speicherschaltung 16 konfiguriert sein. Insbesondere ist es effizient, die Speicherschaltung 16 als (n + 1)-ten Satz für den n-Wege satzassoziativen Cache-Speicher in der Schaltung 11 zu verwenden. Diese Struktur kann die Anzahl von Sätzen in dem Cache-Speicher im Vergleich zu dem Fall erhöhen, in dem entweder die Speicherschaltung in der Schaltung 11 oder die Speicherschaltung 16 als Cache-Speicher verwendet wird. Daher kann es weniger wahrscheinlich sein, dass ein Seitenflattern (Thrashing) auftritt, und kann die Trefferquote des Cache-Speichers erhöht werden, wodurch die Leistungsfähigkeit der Vorrichtung 10 verbessert werden kann.
  • In der Vorrichtung einer Ausführungsform der vorliegenden Erfindung kann die Schaltung 12, die während des Tests für den Betriebszustand der Schaltung 11 als Testschaltung verwendet wird, im normalen Betrieb der Schaltung 11 als Erweiterungsschaltung, insbesondere als Cache-Speicher, verwendet werden. Folglich kann die Fläche einer Schaltung, die im normalen Betrieb der Schaltung 11 unnötig ist, in der Vorrichtung 10 verringert werden.
  • Es sei angemerkt, dass diese Ausführungsform je nach Bedarf in Kombination mit anderen Ausführungsformen ausgeführt werden kann.
  • (Ausführungsform 3)
  • Bei dieser Ausführungsform wird ein Beispiel für eine konkrete Struktur der Schaltung 14 in 1A bis 1C beschrieben.
  • 3 stellt ein Beispiel für eine konkrete Konfiguration der Schaltung 14 dar. Die Schaltung 14 beinhaltet eine Schaltung 30, die Zellen 40 und 50 beinhaltet. Die Zelle 40 beinhaltet Transistoren 101 und 102 und einen Kondensator 103. Die Zelle 50 beinhaltet Transistoren 104 und 105 und einen Kondensator 106. Gates der Transistoren 101 und 104 sind mit einer Leitung 201 verbunden. Eine/einer von einer Source und einem Drain des Transistors 101 ist mit einer Leitung 202 verbunden, und die/der andere ist mit einem Gate des Transistors 102 verbunden. Eine Elektrode des Kondensators 103 ist mit der/dem anderen der Source und des Drains des Transistors 101 und dem Gate des Transistors 102 verbunden, und dessen andere Elektrode ist mit einer Leitung, die mit einem vorbestimmten Potential versorgt wird, verbunden. Eine/einer von einer Source und einem Drain des Transistors 102 ist mit einer Leitung 203 verbunden, und die/der andere ist mit einer Leitung 206 verbunden. Eine/einer von einer Source und einem Drain des Transistors 104 ist mit einer Leitung 204 verbunden, und die/der andere ist mit einem Gate des Transistors 105 verbunden. Eine Elektrode des Kondensators 106 ist mit der/dem anderen der Source und des Drains des Transistors 104 und dem Gate des Transistors 105 verbunden, und dessen andere Elektrode ist mit einer Leitung, die mit einem vorbestimmten Potential versorgt wird, verbunden. Eine/einer von einer Source und einem Drain des Transistors 105 ist mit einer Leitung 205 verbunden, und die/der andere ist mit der Leitung 206 verbunden.
  • Die Leitung 201 weist eine Funktion zur Übertragung eines Signals zur Steuerung des Durchlass-/Sperrzustandes (on/off state) der Transistoren 101 und 104 auf und kann als Wortleitung 201 bezeichnet werden. Die Leitung 202 weist eine Funktion zur Übertragung eines Signals zur Speicherung der Daten in der Zelle 40 auf und kann als Bitleitung 202 bezeichnet werden. Die Leitung 204 weist eine Funktion zur Übertragung eines Signals zur Speicherung der Daten in der Zelle 50 auf und kann als Bitleitung 204 bezeichnet werden. Die Leitung 203 ist eine Leitung, deren elektrische Verbindung mit der Leitung 206 von der Zelle 40 gesteuert wird, und kann als eine Ausgangsleitung 203 bezeichnet werden. Die Leitung 205 ist eine Leitung, deren elektrische Verbindung mit der Leitung von der Zelle 50 gesteuert wird, und kann als eine Ausgangsleitung 205 bezeichnet werden. Die Leitung 206 weist eine Funktion zur Übertragung von Signalen von einem PLE, einer Eingabe-/Ausgabevorrichtung und dergleichen auf und kann als Eingangsleitung 206 bezeichnet werden.
  • Die Schaltung 14 beinhaltet auch Transistoren 107 und 108. Eine/einer von einer Source und einem Drain des Transistors 107 ist mit der Leitung 203 verbunden, und die/der andere ist mit einer Leitung verbunden, die mit einem vorbestimmten Potential versorgt wird. Eine/einer von einer Source und einem Drain des Transistors 108 ist mit der Leitung 205 verbunden, und die/der andere ist mit einer Leitung verbunden, die mit einem vorbestimmten Potential versorgt wird. Hier wird der Fall beschrieben, in dem die Leitung, die mit einem vorbestimmten Potential versorgt wird und mit dem Transistor 107 verbunden ist, und die Leitung, die mit einem vorbestimmten Potential versorgt wird und mit dem Transistor 108 verbunden ist, Niederpotentialversorgungsleitungen, insbesondere Erdleitungen, sind; jedoch werden sie nicht auf die vorstehende Beschreibung beschränkt und können eine Hochstromversorgungsleitung oder eine andere Niederstromversorgungsleitung als eine Erdleitung sein. Der Pegel des vorbestimmten Potentials wird nicht auf einen bestimmten Wert (z. B. 0 V) beschränkt.
  • Die Schaltung 14 beinhaltet auch einen Transistor 109. Ein Gate des Transistors 109 ist mit einer Leitung 207 verbunden. Eine/einer von einer Source und einem Drain des Transistors 109 ist mit der Leitung 206 verbunden, und die/der andere ist mit einer Leitung verbunden, die mit einem vorbestimmten Potential versorgt wird. In einem Anfangszustand gleich nach dem Einschalten der Vorrichtung 10 kann beispielsweise das Potential der Leitung 206 zu einem Zwischenpotential zwischen einem hohen und einem niedrigen Potential werden. Falls das Zwischenpotential einem Eingangsanschluss eines PLE, das mit der Leitung 206 verbunden ist, zugeführt wird, ist es wahrscheinlich, dass ein Durchbruchstrom in einem Schaltungselement erzeugt wird, das mit dem Eingangsanschluss des PLE verbunden ist. Jedoch kann das Potential der Leitung 206 initialisiert werden, indem der Transistor 109 bereitgestellt wird; daher kann verhindert werden, dass der Eingangsanschluss gleich nach dem Einschalten ein Zwischenpotential aufweist, und die Erzeugung des Durchbruchstroms in dem Schaltungselement kann vermieden werden.
  • Die Schaltung 14 kann eine Latch-Schaltung 60 beinhalten. Die Latch-Schaltung 60 beinhaltet einen Transistor 111 und einen Inverter 110. Ein Eingangsanschluss des Inverters 110 ist mit der Leitung 206 verbunden, und sein Ausgangsanschluss ist mit einem Gate des Transistors 111 verbunden. Eine/einer von einer Source und einem Drain des Transistors 111 ist mit der Leitung 206 verbunden, und die/der andere ist mit einer Leitung verbunden, die mit einem vorbestimmten Potential versorgt wird. Die Latch-Schaltung 60 weist eine Funktion zur Haltung des Potentials der Leitung 206 auf, wodurch verhindert werden kann, dass die Leitung 206 schwebt. Auf diese Weise kann verhindert werden, dass ein Eingangsanschluss eines PLE ein Zwischenpotential aufweist, und die Erzeugung des Durchbruchstroms in einem Schaltungselement, das mit dem Eingangsanschluss verbunden ist, kann vermieden werden.
  • Hier wird der Fall beschrieben, in dem die Leitung, die mit einem vorbestimmten Potential versorgt wird und mit dem Transistor 109 verbunden ist, und die Leitung, die mit einem vorbestimmten Potential versorgt wird und mit dem Transistor 111 verbunden ist, Hochstromversorgungsleitungen sind; jedoch werden sie nicht auf die vorstehende Beschreibung beschränkt und können eine Niederstromversorgungsleitung sein, wie z. B. eine Erdleitung. Der Pegel des vorbestimmten Potentials wird nicht auf einen bestimmten Wert (z. B. 0 V) beschränkt.
  • 3 veranschaulicht, dass die Schaltung 14 die Leitungen 202 bis 205, die Transistoren 107 und 108 und eine Schaltung 30, die mit diesen Leitungen und Transistoren verbunden ist, beinhaltet; jedoch wird eine Ausführungsform der vorliegenden Erfindung nicht auf diese Struktur beschränkt. Beispielsweise kann die Schaltung 14 eine Vielzahl von Gruppen der Leitungen 202 bis 205 und der Transistoren 107 und 108 und eine Vielzahl von Schaltungen 30, die mit diesen Leitungen und Transistoren verbunden sind, beinhalten. In diesem Fall können die Gates der Transistoren 101 und 104, die in den Schaltungen 30 enthalten sind, mit der Leitung 201 verbunden sein.
  • In 3 sind die Transistoren 101, 102, 104, 105, 107 und 108 n-Kanal-Transistoren und sind die Transistoren 109 und 111 p-Kanal-Transistoren; jedoch wird eine Ausführungsform der vorliegenden Erfindung nicht auf diese Struktur beschränkt, und jeder der Transistoren 101, 102, 104, 105, 107, 108, 109 und 111 kann ein n-Kanal-Transistor oder ein p-Kanal-Transistor sein.
  • Jede der Zellen 40 und 50 kann je nach Bedarf auch ein weiteres Element beinhalten, wie z. B. einen Transistor, eine Diode, einen Widerstand, einen Kondensator oder einen Induktor.
  • Zuerst wird der Fall beschrieben, in dem die Schaltung 12 als Testschaltung verwendet wird.
  • Bei der Erzeugung eines Testmusters dient die Schaltung 14 als Konfigurationsspeicher und als programmierbarer Schalter, der ein Routing-Schalter ist. Insbesondere werden die Transistoren 101 und 104 angeschaltet, indem das Potential der Leitung 201 gesteuert wird, und das Potential der Leitung 202 wird dem Gate des Transistors 102 zugeführt, um Konfigurationsdaten in der Zelle 40 zu speichern, und das Potential der Leitung 204 wird dem Gate des Transistors 105 zugeführt, um Konfigurationsdaten in der Zelle 50 zu speichern. Auf diese Weise dienen die Zellen 40 und 50 als Konfigurationsspeicher. Der Transistor 102 dient als programmierbarer Schalter, der elektrische Verbindung zwischen der Leitung 203 und der Leitung 206 gemäß Konfigurationsdaten steuert, die in der Zelle 40 gespeichert sind. Auf ähnliche Weise dient der Transistor 105 als programmierbarer Schalter, der elektrische Verbindung zwischen der Leitung 205 und der Leitung 206 gemäß Konfigurationsdaten steuert, die in der Zelle 50 gespeichert sind.
  • Hier sind die Daten, die in den Zellen 40 und 50 gespeichert sind, Konfigurationsdaten zur Konfiguration der Schaltung 12 als Testschaltung. Die Schaltung 12 wird auf der Basis der Konfigurationsdaten rekonfiguriert, und ein Testmuster wird in der Schaltung 12 erzeugt.
  • Als Nächstes wird der Fall beschrieben, in dem im normalen Betrieb der Schaltung 11 die Schaltung 12 als Erweiterungsschaltung, insbesondere als Cache-Speicher, verwendet wird.
  • Die Schaltung 12 dient als Kennungsfeld und als Vergleicherschaltung des Cache-Speichers. Hier wird ein Beispiel beschrieben, in dem die Schaltung 12 als 1-Bit-Kennungsfeld und als Vergleicherschaltung dient; jedoch kann die Schaltung 12 dann, wenn sie n Paare der Zellen 40 und 50 enthält, als n-Bit-Kennungsfeld und als Vergleicherschaltung dienen.
  • Zuerst wird der Transistor 109 angeschaltet, indem die Leitung 207 auf ein vorbestimmtes Potential eingestellt wird, wodurch das Potential der Leitung 206 hoch eingestellt wird. Danach werden erste Daten in eine Leitung D eingegeben, die mit dem Gate des Transistors 107 verbunden ist, und invertierte Daten der ersten Daten werden in eine Leitung DB eingegeben, die mit dem Gate des Transistors 108 verbunden ist. Angenommen, dass als Kennungsdaten des Cache-Speichers zweite Daten in dem Gate des Transistors 105 in der Zelle 50 gespeichert sind und invertierte Daten der zweiten Daten in dem Gate des Transistors 102 in der Zelle 40 gespeichert sind, bleibt hier das Potential der Leitung 206 hoch, wenn die ersten Daten und die zweiten Daten gleich sind, und wird niedrig, wenn sich die ersten Daten und die zweiten Daten voneinander unterscheiden.
  • Als konkretes Beispiel wird der Fall in Betracht gezogen, in dem sich die zweiten Daten auf hohem Pegel befinden, wobei das Potential des Gates des Transistors 105 in der Zelle 50 hoch ist, das Potential des Gates des Transistors 102 in der Zelle 40 niedrig ist, die auf hohem Pegel liegenden Daten in der Zelle 50 als zweite Daten gespeichert sind und die auf niedrigem Pegel liegenden Daten in der Zelle 40 als invertierte Daten der zweiten Daten gespeichert sind. In diesem Fall sind der Transistor 102 abgeschaltet und der Transistor 105 angeschaltet. Wenn der Leitung D die auf hohem Pegel liegenden Daten als erste Daten zugeführt werden und der Leitung DB die auf niedrigem Pegel liegenden Daten als invertierte Daten der ersten Daten zugeführt werden, der Transistor 107 angeschaltet, der Transistor 108 abgeschaltet, und bleibt das Potential der Leitung 206 hoch. Dies bedeutet, dass die ersten Daten und die zweiten Daten miteinander übereinstimmen. Im Gegensatz dazu werden dann, wenn der Leitung D die auf niedrigem Pegel liegenden Daten als erste Daten zugeführt werden und der Leitung DB die auf hohem Pegel liegenden Daten als invertierte Daten der ersten Daten zugeführt werden, der Transistor 107 abgeschaltet, der Transistor 108 angeschaltet, und elektrische Verbindung wird zwischen der Leitung 206 und der Erdleitung hergestellt. Auf diese Weise wird das Potential der Leitung 206 niedrig. Dies bedeutet, dass die ersten Daten und die zweiten Daten nicht miteinander übereinstimmen.
  • Der Fall wird in Betracht gezogen, in dem sich die zweiten Daten auf niedrigem Pegel befinden, wobei das Potential des Gates des Transistors 105 in der Zelle 50 niedrig ist, das Potential des Gates des Transistors 102 in der Zelle 40 hoch ist, die auf niedrigem Pegel liegenden Daten in der Zelle 50 als zweite Daten gespeichert sind, und die auf hohem Pegel liegenden Daten in der Zelle 40 als invertierte Daten der zweiten Daten gespeichert sind. In diesem Fall sind der Transistor 102 angeschaltet und der Transistor 105 abgeschaltet. Wenn der Leitung D die auf hohem Pegel liegenden Daten als erste Daten zugeführt werden und der Leitung DB die auf niedrigem Pegel liegenden Daten als invertierte Daten der ersten Daten zugeführt werden, wird der Transistor 107 angeschaltet, wird der Transistor 108 abgeschaltet und wird elektrische Verbindung zwischen der Leitung 206 und der Erdleitung hergestellt. Auf diese Weise wird das Potential der Leitung 206 niedrig. Dies bedeutet, dass die ersten Daten und die zweiten Daten nicht miteinander übereinstimmen. Im Gegensatz dazu werden dann, wenn der Leitung D die auf niedrigem Pegel liegenden Daten als erste Daten zugeführt werden und der Leitung DB die auf hohem Pegel liegenden Daten als invertierte Daten der ersten Daten zugeführt werden, der Transistor 107 abgeschaltet, der Transistor 108 angeschaltet und bleibt das Potential der Leitung 206 hoch. Dies bedeutet, dass die ersten Daten und die zweiten Daten miteinander übereinstimmen.
  • Wie vorstehend beschrieben, kann eine Vergleicherschaltung konfiguriert werden, die bestimmen kann, ob die ersten Daten und die zweiten Daten miteinander übereinstimmen oder nicht, indem die zweiten Daten und invertierte Daten der zweiten Daten in einem Paar von zwei Zellen (den Zellen 40 und 50) gespeichert werden und die ersten Daten und invertierte Daten der ersten Daten von der Leitung D und der Leitung DB zugeführt werden. Ein höherwertiges Bit einer Adresse, die von dem Prozessor ausgegeben wird, wird als erste Daten verwendet, und Kennungsdaten, die in einem Kennungsfeld einer Leitung des Cache-Speichers gespeichert sind, das von einem niederwertigen Bit der Adresse bestimmt wird, werden als zweite Daten verwendet, wodurch die Schaltung 12 als Kennungsfeld und Vergleicherschaltung des Cache-Speichers dienen kann.
  • Es sei angemerkt, dass die Zellen 40 und 50 nicht darauf beschränkt werden, dass sie die vorstehende Konfiguration aufweisen, und sie können einen Schalter oder dergleichen zwischen der Leitung, dem Transistor und dem Kondensator beinhalten. Beispielsweise kann, wie in 4A dargestellt, ein Transistor 120, der als Schalter dient, zwischen dem Transistor 102 und der Leitung 206 in der Zelle 40 bereitgestellt sein. Ein Gate des Transistors 120 ist mit einer Leitung 210 verbunden. Eine/einer von einer Source und einem Drain des Transistors 120 ist mit einer/einem der Source und des Drains des Transistors 102 verbunden, und die/der andere ist mit der Leitung 206 in 3 verbunden. Bei einer solchen Konfiguration kann elektrische Verbindung zwischen der Leitung 203 und der Leitung 206 unabhängig von Konfigurationsdaten, die in der Zelle 40 gespeichert sind, gesteuert werden, indem das Potential der Leitung 210, gesteuert wird.
  • Alternativ kann der Transistor 120, wie in 4B dargestellt, zwischen der Leitung 203 und dem Transistor 102 bereitgestellt werden. In diesem Fall ist das Gate des Transistors 120 mit der Leitung 210 verbunden, eine/einer der Source und des Drains ist mit der Leitung 203 verbunden, und die/der andere der Source und des Drains ist mit einer/einem der Source und des Drains des Transistors 102 verbunden. Im Vergleich zu der Konfiguration in 4A kann die Konfiguration in 4B Rauschen unterdrücken, das in der Leitung 206 wegen einer Änderung des Potentials der Leitung 210 erzeugt wird. Auf diese Weise können Fehlfunktionen eines PLE und dergleichen, die mit der Leitung 206 verbunden sind, verhindert werden.
  • Alternativ kann, wie in 4C dargestellt, eine Elektrode des Kondensators 103 mit der Leitung 210 verbunden sein. In diesem Fall weist der Kondensator 103, zusätzlich zu einer Funktion zur Haltung des Gate-Potentials des Transistors 102, eine Funktion zum Addieren des Betrags der Änderung des Potentials der Leitung 210 zu dem Gate-Potential des Transistors 102 auf, während das Gate des Transistors 102 schweben bleibt. Der Durchlass-/Sperrzustand des Transistors 102 wird abhängig von dem Potential der Leitung 210 und von Daten, die in der Zelle 40 gespeichert sind, bestimmt.
  • Alternativ kann, wie in 4D dargestellt, der Kondensator 103 in der Zelle 40 durch Inverter 130 und 131 ersetzt werden. Ein Eingangsanschluss des Inverters 130 ist mit einer/einem der Source und des Drains des Transistors 101, dem Gate des Transistors 102 und einem Ausgangsanschluss des Inverters 131 verbunden. Ein Ausgangsanschluss des Inverters 130 ist mit einem Eingangsanschluss des Inverters 131 verbunden. Bei einer solchen Konfiguration können die durch eine Änderung des Potentials von anderen Leitungen und Elektroden hervorgerufenen Schwankungen der Daten, die in der Zelle 40 gespeichert sind, verringert werden. Daher kann die Zelle 40 von Rauschen weniger beeinflusst werden, so dass die Betriebsspannung der Zelle niedriger werden kann. Ohne Beschränkung auf das Beispiel, in dem die Inverter 130 und 131 in 4D verwendet werden, kann ein Element mit einer Funktion zur Invertierung der Polarität eines Eingangssignals als Substitut für die Inverter 130 und 131 verwendet werden.
  • Die Konfigurationen in 4A bis 4D können auf die Zelle 50 in 3 angewendet werden.
  • In den Transistoren 101, 102, 104, 105, 107, 108, 109, 111 und 120 in 3 und 4A bis 4D kann ein Material für einen Halbleiterfilm, in dem ein Kanalbildungsbereich gebildet wird, verschiedene Materialien sein, wie z. B. Silizium, Germanium, Siliziumgermanium, ein Oxidhalbleiter und Galliumnitrid.
  • Da der Transistor 101 eine Funktion zur Haltung des Gate-Potentials des Transistors 102 aufweist und der Transistor 104 eine Funktion zur Haltung des Gate-Potentials des Transistors 105 aufweist, sind die Transistoren 101 und 104 vorzugsweise Transistoren mit sehr geringem Sperrstrom, wodurch verhindert wird, dass die Ladung, die in dem Gate des Transistors 102 oder dem Kondensator 103 gespeichert ist, durch den Transistor 101 abfließt, und dass die Ladung, die in dem Gate des Transistors 105 oder dem Kondensator 106 gespeichert ist, durch den Transistor 104 abfließt. Folglich können Konfigurationsdaten lange Zeit gehalten werden. Ein Transistor, in dem ein Kanalbildungsbereich in einem Film eines Halbleiters mit einer großen Bandlücke und einer niedrigeren intrinsischen Ladungsträgerdichte als Silizium gebildet wird, kann sehr geringen Sperrstrom aufweisen und wird daher vorzugsweise als die Transistoren 101 und 104 verwendet. Beispiele für einen solchen Halbleiter sind ein Oxidhalbleiter und Galliumnitrid, die eine Bandlücke aufweisen, die mehr als doppelt so groß ist wie diejenige von Silizium. Ein Transistor, bei dem ein solcher Halbleiter verwendet wird, kann viel geringeren Sperrstrom als ein Transistor, bei dem ein Halbleiter verwendet wird, wie z. B. Silizium oder Germanium, aufweisen.
  • Unter Verwendung der Transistoren 101 und 104, bei denen ein Oxidhalbleiter verwendet wird, können ein Abfluss der Ladung, die in dem Gate des Transistors 102 oder dem Kondensator 103 gespeichert ist, und ein Abfluss der Ladung verhindert werden, die in dem Gate des Transistors 105 oder dem Kondensator 106 gespeichert ist. Indem Transistoren, die ein anderes Material als einen Oxidhalbleiter (z. B. Silizium) enthalten, als Transistoren außer den Transistoren 101 und 104 verwendet werden, erreicht man einen Hochgeschwindigkeitsbetrieb dieser Transistoren. Ein Transistor, bei dem ein Oxidhalbleiter verwendet wird, und ein Transistor, bei dem ein anderes Material als ein Oxidhalbleiter verwendet wird, werden je nach gewünschten Funktionen in geeigneter Kombination verwendet; auf diese Weise kann man sowohl langfristige Datenhaltung als auch einen Hochgeschwindigkeitsbetrieb der Schaltung erreichen.
  • In dem Fall, in dem ein anderes Material als ein Oxidhalbleiter (z. B. Silizium) für die Transistoren 107 und 108 verwendet wird, kann die Vergleicherschaltung mit hoher Geschwindigkeit arbeiten, wenn die Schaltung 12 als Cache-Speicher verwendet wird. Im Gegensatz dazu kann in dem Fall, in dem ein Oxidhalbleiter für die Transistoren 107 und 108 verwendet wird, dann verhindert werden, wenn die Schaltung 12 als Testschaltung arbeitet, dass die Transistoren 107 und 108 als Leckpfad in der Testschaltung dienen, und die Vergleicherschaltung verbraucht weniger Strom.
  • In dem Fall, in dem der Sperrstrom der Transistoren 101 und 104 sehr gering ist, schweben das Gate des Transistors 102, wenn der Transistor 101 abgeschaltet ist, und das Gate des Transistors 105, wenn der Transistor 104 abgeschaltet ist, und sind von anderen Elektroden und Leitungen hoch isoliert. Auf diese Weise wird die Verstärkungswirkung (boosting effect), die nachstehend beschrieben wird, erhalten. Obwohl hier die Zelle 40 beschrieben wird, kann die Zelle 50 eine ähnliche Wirkung erhalten.
  • Wenn das Gate des Transistors 102 in der Zelle 40 schwebt, wird mit Änderung des Potentials der Leitung 203 von niedrigem Pegel auf hohen Pegel das Gate-Potential des Transistors 102 um eine Kapazität Cgs erhöht, die zwischen der Source und dem Gate des Transistors 102 erzeugt wird, der als Schalter dient. Der Betrag der Erhöhung des Gate-Potentials des Transistors 102 hängt von dem Pegel eines Potentials ab, das in das Gate des Transistors 102 eingegeben wird.
  • Wenn insbesondere das Potential der Daten, die in die Zelle 40 geschrieben werden, niedrig ist, befindet sich der Transistor 102 in einem schwachen Umschaltungsmodus, so dass die Kapazität Cgs, die zur Erhöhung des Gate-Potentials des Transistors 102 beiträgt, eine Kapazität Cos enthält, die unabhängig vom Gate-Potential des Transistors 102 ist. Konkreter gesagt, enthält beispielsweise die Kapazität Cos eine Überlappungskapazität, die in einem Bereich erzeugt wird, in dem sich die Gate-Elektrode und der Source-Bereich miteinander überlappen, und eine Parasitärkapazität, die zwischen der Gate-Elektrode und der Source-Elektrode erzeugt wird.
  • Wenn hingegen das Potential der in die Zelle 40 geschriebenen Daten hoch ist, befindet sich der Transistor 102 in einem starken Umschaltungsmodus; daher enthält die Kapazität Cgs, die zur Erhöhung des Gate-Potentials des Transistors 102 beiträgt, zusätzlich zu der Kapazität Cos einen Teil einer Kapazität Cox, die zwischen einem Kanalbildungsbereich und der Gate-Elektrode des Transistors 102 erzeugt wird. Folglich ist dann, wenn das Gate-Potential des Transistors 102 hoch ist, die Kapazität Cgs größer als diejenige zum Zeitpunkt, zu dem das Gate-Potential des Transistors 102 niedrig ist.
  • Folglich wird eine Verstärkungswirkung, durch die das Gate-Potential des Transistors 102 mit einer Änderung des Potentials der Leitung 203 weiter erhöht wird, stärker gesteigert, wenn das Potential der in die Zelle 40 geschriebenen Daten hoch ist, als wenn das Potential niedrig ist. Daher kann dann, wenn das Potential der in die Zelle 40 geschriebenen Daten niedrig ist, der Transistor 102, der als Schalter dient, angeschaltet werden, und die Umschaltgeschwindigkeit des Transistors 102 kann erhöht werden. Das liegt daran, dass das Gate-Potential des Transistors 102 durch die Verstärkungswirkung erhöht werden kann, selbst wenn das Gate-Potential des Transistors 102 um die Schwellenspannung des Transistors 101 niedriger ist als das Potential eines Signals, das in die Leitung 202 eingegeben wird. Wenn das Potential der in die Zelle 40 geschriebenen Daten niedrig ist, kann der Transistor 102, der als Schalter dient, abgeschaltet bleiben.
  • Als Nächstes wird ein Beispiel für die Arbeitsweise der Schaltung 14, die in 3 dargestellt ist, anhand eines Zeitdiagramms in 5 beschrieben.
  • In 5 werden in einer Periode zwischen der Zeit T1 und der Zeit T3 Konfigurationsdaten in den Zellen 40 und 50 gespeichert; in einer Periode zwischen der Zeit T3 und T4 arbeitet die Schaltung 12 in 1A als Testschaltung auf der Basis der Konfigurationsdaten; und in einer Periode zwischen der Zeit T5 und der Zeit T11 arbeitet die Schaltung 12 als Erweiterungsschaltung, insbesondere als Cache-Speicher.
  • Von der Zeit T1 bis zu der Zeit T2 wird das Potential der Leitung 201 hoch eingestellt, wird das Potential der Leitung 202 hoch eingestellt und wird das Potential der Leitung 204 niedrig eingestellt. Auf diese Weise wird das Potential der Leitung 202 (auf hohem Potential) dem Gate des Transistors 102 über den Transistor 101 zugeführt, und das Potential der Leitung 204 (auf niedrigem Potential) wird dem Gate des Transistors 105 über den Transistor 104 zugeführt. Dann wird von der Zeit T2 bis zu der Zeit T3 das Potential der Leitung 201 niedrig eingestellt. Auf diese Weise werden die auf niedrigem Pegel liegenden Daten als zweite Daten in dem Gate des Transistors 105 in der Zelle 50 gespeichert, und die auf hohem Pegel liegenden Daten werden als invertierte Daten der zweiten Daten in dem Gate des Transistors 102 in der Zelle 40 gespeichert.
  • Von der Zeit T3 bis zu der Zeit T4 arbeitet die Schaltung 12 als Testschaltung, wobei sie die in den Zellen 40 und 50 gespeicherten Daten als Konfigurationsdaten verwendet. Insbesondere wird der Transistor 102 angeschaltet, und elektrische Verbindung wird zwischen der Leitung 203 und der Leitung 206 über die Zelle 40 hergestellt. Ferner wird der Transistor 105 abgeschaltet, und elektrische Verbindung zwischen der Leitung 205 und der Leitung 206 ausgeschaltet. Hier sind die Leitung D und die Leitung DB niedrig eingestellt. Als Testschaltung kann die Schaltung 14 verwendet werden, in der elektrische Verbindung zwischen der Leitung 203 und der Leitung 206, aber nicht zwischen der Leitung 205 und der Leitung 206 hergestellt worden ist.
  • Als Nächstes wird die Periode zwischen der Zeit T5 und der Zeit T11 beschrieben, während der die Schaltung 14 unter Verwendung der Daten, die in den Zeilen 40 und 50 als Kennungsdaten gespeichert sind, als Cache-Speicher arbeitet.
  • Von der Zeit T5 bis zu der Zeit T6 wird das Potential der Leitung 207 niedrig eingestellt. Es sei angemerkt, dass dann, wenn es ein PLE gibt, das den Leitungen 203 und 205 ein Signal zuführt, das PLE zur hohen Ausgangsimpedanz gebracht wird. Zu dieser Zeit wird das Potential der Leitung 206 hoch. Die Zelle 40 leitet, die Zelle 50 leitet nicht, und das Potential der Leitung 203 wird hoch. Es sei angemerkt, dass der Ausdruck „die Zelle 40 leitet” bedeutet, dass elektrische Verbindung zwischen der Leitung 203 und der Leitung 206 hergestellt ist, und der Ausdruck „die Zelle 50 leitet” bedeutet, dass elektrische Verbindung zwischen der Leitung 205 und der Leitung 206 hergestellt ist.
  • Von der Zeit T6 bis zu der Zeit T7 wird die Leitung D hoch eingestellt und wird die Leitung DB niedrig eingestellt. Zu dieser Zeit wird das Potential der Leitung 203 niedrig, und das Potential der Leitung 206 wird über die Zelle 40 niedrig. Dies deutet darauf hin, dass die ersten Daten (die auf hohem Pegel liegenden Daten), die der Leitung D zugeführt werden, und die zweiten Daten (die auf niedrigem Pegel liegenden Daten), die in der Zelle 50 gespeichert sind, nicht miteinander übereinstimmen.
  • Von der Zeit T7 bis zu der Zeit T8 wird die Leitung D niedrig eingestellt und wird die Leitung DB hoch eingestellt, wodurch die Leitung 206 niedrig gehalten wird.
  • Von der Zeit T8 bis zu der Zeit T9 wird das Potential der Leitung 207 niedrig eingestellt. Es sei angemerkt, dass dann, wenn es ein PLE gibt, das den Leitungen 203 und 205 ein Signal zuführt, das PLE zur hohen Ausgangsimpedanz gebracht wird. Zu dieser Zeit wird das Potential der Leitung 206 hoch. Die Zelle 40 leitet, die Zelle 50 leitet nicht, und das Potential der Leitung 203 wird hoch.
  • Von der Zeit T9 bis zu der Zeit T10 wird die Leitung D niedrig eingestellt und wird die Leitung DB hoch eingestellt. Zu dieser Zeit wird das Potential der Leitung 205 niedrig, das Potential der Leitung 206 bleibt hoch, und das Potential der Leitung 203 wird über die Zelle 40 niedrig. Dies deutet darauf hin, dass die ersten Daten (die auf niedrigem Pegel liegenden Daten), die der Leitung D zugeführt werden, und die zweiten Daten (die auf niedrigem Pegel liegenden Daten), die in der Zelle 50 gespeichert sind, miteinander übereinstimmen.
  • Von der Zeit T10 bis zu der Zeit T11 wird die Leitung D niedrig eingestellt und wird die Leitung DB niedrig eingestellt, wodurch die Leitung 206 niedrig gehalten wird.
  • Wie vorstehend beschrieben, kann eine Vergleicherschaltung konfiguriert werden, die bestimmen kann, ob die ersten Daten und die zweiten Daten miteinander übereinstimmen oder nicht, indem die zweiten Daten und invertierte Daten der zweiten Daten in einem Paar von zwei Zellen (den Zellen 40 und 50) gespeichert werden und die ersten Daten und invertierte Daten der ersten Daten von der Leitung D und der Leitung DB zugeführt werden. Ein höherwertiges Bit einer Adresse, die von dem Prozessor ausgegeben wird, wird als erste Daten verwendet, und Kennungsdaten, die in einem Kennungsfeld einer Leitung des Cache-Speichers gespeichert sind, das von einem niederwertigen Bit der Adresse bestimmt wird, werden als zweite Daten verwendet, wodurch die Schaltung 12 als Kennungsfeld und Vergleicherschaltung des Cache-Speichers dienen kann.
  • Es sei angemerkt, dass das Potential der Leitung 206 unmittelbar als Koinzidenzsignal von Kennungsdaten verwendet werden kann; alternativ kann das Potential der Leitung 206 in ein PLE eingegeben werden und kann ein Ausgangssignal des PLE als Koinzidenzsignal verwendet werden. Im letzteren Fall kann die Leitung 206 oder eine Leitung, die mit der Leitung 206 verbunden ist, einen Teil einer in dem PLE enthaltenen Logikschaltung umgehen, um die Verzögerung der Signale von der Leitung 206 so weit wie möglich zu verhindern. Mit anderen Worten kann das PLE eine Schaltung beinhalten, in der ein Eingangssignal von der Leitung 206 einen Teil einer Logikschaltung umgeht und als Ausgangssignal ausgegeben wird.
  • Diese Ausführungsform erklärt das Beispiel, in dem die Schaltung 14 als Cache-Speicher verwendet wird; jedoch wird eine Ausführungsform der vorliegenden Erfindung nicht auf dieses Beispiel beschränkt, und die Schaltung 14 kann für einen Kennungsspeicher eines TLB oder eine Verzweigungsvorhersageschaltung verwendet werden.
  • In der Vorrichtung einer Ausführungsform der vorliegenden Erfindung kann die Schaltung 12, die während des Tests für den Betriebszustand der Schaltung 11 als Testschaltung verwendet wird, im normalen Betrieb der Schaltung 11 als Erweiterungsschaltung verwendet werden. Folglich kann die Fläche einer Schaltung, die im normalen Betrieb der Schaltung 11 nicht gebraucht wird, in der Vorrichtung 10 verringert werden. Es sei angemerkt, dass diese Ausführungsform je nach Bedarf in Kombination mit anderen Ausführungsformen ausgeführt werden kann.
  • (Ausführungsform 4)
  • Bei dieser Ausführungsform wird ein weiteres Beispiel für die Struktur der Schaltung 14 in 3 beschrieben.
  • 6A stellt ein Beispiel für die Konfiguration der Schaltung 14 dar. Von der Schaltung 14 in 3 unterscheidet sie sich darin, dass die Transistoren 107 und 108 p-Kanal-Transistoren sind, dass die Leitung, die mit einem vorbestimmten Potential versorgt wird und mit dem Transistor 107 verbunden ist, und die Leitung, die mit einem vorbestimmten Potential versorgt wird und mit dem Transistor 108 verbunden ist, Hochstromversorgungsleitungen sind, dass der Transistor 109 ein n-Kanal-Transistor ist, und dass die Leitung, die mit einem vorbestimmten Potential versorgt wird und mit dem Transistor 109 verbunden ist, eine Niederstromversorgungsleitung (hier eine Erdleitung) ist. Bei dieser Struktur kann die Schaltung 14 als Cache-Speicher verwendet werden.
  • Die Arbeitsweise der Schaltung 12, die als Testschaltung dient, ist die gleiche wie diejenige, bei der die Schaltung 14 in 3 verwendet wird; deshalb wird die Beschreibung nicht wiederholt.
  • Die Arbeitsweise der Schaltung 12, die als Cache-Speicher verwendet wird, wird beschrieben. Zuerst wird der Transistor 109 angeschaltet, indem die Leitung 207 auf ein vorbestimmtes Potential eingestellt wird, wodurch das Potential der Leitung 206 niedrig eingestellt wird. Danach werden erste Daten in die Leitung D eingegeben, die mit dem Gate des Transistors 107 verbunden ist, und invertierte Daten der ersten Daten werden in die Leitung DB eingegeben, die mit dem Gate des Transistors 108 verbunden ist. Angenommen, dass zweite Daten in der Zelle 50 und invertierte Daten der zweiten Daten in der Zelle 40 gespeichert sind, bleibt hier das Potential der Leitung 206 niedrig, wenn die ersten Daten und die zweiten Daten gleich sind, und wird hoch, wenn sich die ersten Daten und die zweiten Daten voneinander unterscheiden.
  • Als konkretes Beispiel wird der Fall in Betracht gezogen, in dem sich die zweiten Daten auf hohem Pegel befinden, wobei die auf hohem Pegel liegenden Daten in der Zelle 50 als zweite Daten gespeichert sind, und die auf niedrigem Pegel liegenden Daten in der Zelle 40 als invertierte Daten der zweiten Daten gespeichert sind. In diesem Fall sind der Transistor 102 abgeschaltet und der Transistor 105 angeschaltet. Wenn der Leitung D die auf hohem Pegel liegenden Daten als erste Daten zugeführt werden und der Leitung DB die auf niedrigem Pegel liegenden Daten als invertierte Daten der ersten Daten zugeführt werden, werden der Transistor 107 abgeschaltet, der Transistor 108 angeschaltet, und elektrische Verbindung wird zwischen der Leitung 206 und der Hochstromversorgungsleitung hergestellt. Auf diese Weise wird das Potential der Leitung 206 hoch. Dies bedeutet, dass die ersten Daten und die zweiten Daten miteinander übereinstimmen. Im Gegensatz dazu werden dann, wenn der Leitung D die auf niedrigem Pegel liegenden Daten als erste Daten zugeführt werden und der Leitung DB die auf hohem Pegel liegenden Daten als invertierte Daten der ersten Daten zugeführt werden, der Transistor 107 angeschaltet, der Transistor 108 abgeschaltet und bleibt das Potential der Leitung 206 niedrig. Dies bedeutet, dass die ersten Daten und die zweiten Daten nicht miteinander übereinstimmen.
  • Der Fall wird in Betracht gezogen, in dem sich die zweiten Daten auf niedrigem Pegel befinden, wobei die auf niedrigem Pegel liegenden Daten in der Zelle 50 als zweite Daten gespeichert sind, und die auf hohem Pegel liegenden Daten in der Zelle 40 als invertierte Daten der zweiten Daten gespeichert sind. In diesem Fall sind der Transistor 102 angeschaltet und der Transistor 105 abgeschaltet. Wenn der Leitung D die auf hohem Pegel liegenden Daten als erste Daten zugeführt werden und der Leitung DB die auf niedrigem Pegel liegenden Daten als invertierte Daten der ersten Daten zugeführt werden, werden der Transistor 107 abgeschaltet, der Transistor 108 angeschaltet und bleibt das Potential der Leitung 206 niedrig. Dies bedeutet, dass die ersten Daten und die zweiten Daten nicht miteinander übereinstimmen. Im Gegensatz dazu werden dann, wenn der Leitung D die auf niedrigem Pegel liegenden Daten als erste Daten zugeführt werden und der Leitung DB die auf hohem Pegel liegenden Daten als invertierte Daten der ersten Daten zugeführt werden, der Transistor 107 abgeschaltet, der Transistor 108 angeschaltet. Dies bedeutet, dass die ersten Daten und die zweiten Daten miteinander übereinstimmen. In dem Fall, in dem die ersten Daten mit den auf niedrigem Pegel liegenden Daten (d. h. den zweiten Daten) übereinstimmen, werden dann, wenn der Leitung D die auf niedrigem Pegel liegenden Daten als erste Daten zugeführt werden und der Leitung DB die auf hohem Pegel liegenden Daten als invertierte Daten der ersten Daten zugeführt werden, der Transistor 107 angeschaltet, der Transistor 108 abgeschaltet und wird elektrische Verbindung zwischen der Leitung 206 und der Hochstromversorgungsleitung hergestellt. Auf diese Weise wird das Potential der Leitung 206 hoch. Dies bedeutet, dass die ersten Daten und die zweiten Daten miteinander übereinstimmen.
  • Dementsprechend kann in der Schaltung 14 in 6A ebenfalls eine Vergleicherschaltung konfiguriert werden, die bestimmen kann, ob die ersten Daten und die zweiten Daten miteinander übereinstimmen oder nicht, indem die zweiten Daten und invertierte Daten der zweiten Daten in einem Paar von zwei Zellen (den Zellen 40 und 50) gespeichert werden und die ersten Daten und invertierte Daten der ersten Daten von der Leitung D und der Leitung DB zugeführt werden. Ein höherwertiges Bit einer Adresse, die von dem Prozessor ausgegeben wird, wird als erste Daten verwendet, und Kennungsdaten, die in einem Kennungsfeld einer Leitung des Cache-Speichers gespeichert sind, das von einem niederwertigen Bit der Adresse bestimmt wird, werden als zweite Daten verwendet, wodurch die Schaltung 12 als Kennungsfeld und Vergleicherschaltung des Cache-Speichers dienen kann.
  • Die Schaltung 14 kann eine Latch-Schaltung 70 in 6B anstelle der Latch-Schaltung 60 beinhalten. Die Latch-Schaltung 70 beinhaltet Inverter 112 und 113. Ein Eingangsanschluss des Inverters 112 ist mit der Leitung 206 verbunden, und ein Ausgangsanschluss von ihm ist mit einem Eingangsanschluss des Inverters 113 verbunden. Ein Ausgangsanschluss des Inverters 113 ist mit der Leitung 206 verbunden. Bei dieser Konfiguration kann das Potential der Leitung 206 unabhängig davon, ob es hoch oder niedrig ist, gehalten werden, und effektiver wird verhindert, dass die Leitung 206 schwebt.
  • In der Vorrichtung einer Ausführungsform der vorliegenden Erfindung kann die Schaltung 12, die während des Tests für den Betriebszustand der Schaltung 11 als Testschaltung verwendet wird, im normalen Betrieb der Schaltung 11 als Erweiterungsschaltung verwendet werden. Folglich kann die Fläche einer Schaltung, die im normalen Betrieb der Schaltung 11 nicht gebraucht wird, in der Vorrichtung 10 verringert werden.
  • Es sei angemerkt, dass diese Ausführungsform je nach Bedarf in Kombination mit anderen Ausführungsformen ausgeführt werden kann.
  • (Ausführungsform 5)
  • Bei dieser Ausführungsform wird ein weiteres Beispiel für die Struktur der Schaltung 14 in 3 beschrieben.
  • Die Schaltung 14 in 7 unterscheidet sich von der Schaltung 14 in 3 darin, dass sie eine Vielzahl von Schaltungen 30 mit den Zellen 40 und 50 beinhaltet. Die weiteren Komponenten sind gleich wie diejenigen in 3; deshalb wird die Beschreibung weggelassen.
  • Die Schaltung 14 beinhaltet Schaltungen 30-1 bis 30-m (m ist eine natürliche Zahl von 2 oder mehr). Die Schaltungen 30-1 bis 30-m beinhalten die jeweiligen Zellen 40-1 bis 40-m und die jeweiligen Zellen 50-1 bis 50-m. Jede der Zellen 40-1 bis 40-m beinhaltet die Transistoren 101, 102 und 120 und den Kondensator 103. Jede der Zellen 50-1 bis 50-m beinhaltet die Transistoren 104 und 105, einen Transistor 121 und den Kondensator 106. Jede der Zellen ist mit einer von Leitungen 201-1 bis 201-m und mit einer von Leitungen 210-1 bis 210-m verbunden.
  • Das Gate des Transistors 101 in der Zelle 40-1 und das Gate des Transistors 104 in der Zelle 50-1 sind mit der Leitung 201-1 verbunden. Das Gate des Transistors 101 in der Zelle 40-m und das Gate des Transistors 104 in der Zelle 50-m sind mit der Leitung 201-m verbunden. Das Gate des Transistors 120 in der Zelle 40-1 und das Gate des Transistors 121 in der Zelle 50-1 sind mit der Leitung 210-1 verbunden. Das Gate des Transistors 120 in der Zelle 40-m und das Gate des Transistors 121 in er Zelle 50-m sind mit der Leitung 210-m verbunden. Auf diese Weise kann elektrische Verbindung zwischen den Zellen 40-1 bis 40-m und den Zellen 50-1 bis 50-m unabhängig von den gespeicherten Konfigurationsdaten gesteuert werden, und nur eine bestimmte Schaltung 30 kann aus den Schaltungen 30-1 bis 30-m ausgewählt werden. Dementsprechend können die Schaltungen 30-1 bis 30-m als die jeweiligen Leitungen des Cache-Speichers dienen, und die Schaltung 14 kann als Cache-Speicher mit einer Vielzahl von Leitungen verwendet werden. In diesem Fall können für jede Leitung ein höherwertiges Bit einer Adresse und Kennungsdaten vergleichen, indem die Potentialen der Leitungen 210-1 bis 210-m gesteuert werden, um eine bestimmte Schaltung 30 aus den Schaltungen 30-1 bis 30-m auszuwählen.
  • Als Nächstes wird ein Beispiel für die Arbeitsweise der Schaltung 14 in 7 anhand von 8 beschrieben.
  • In 8 werden in einer Periode zwischen der Zeit T1 und der Zeit T3 Konfigurationsdaten in den Zellen 40 und 50 gespeichert; in einer Periode zwischen der Zeit T4 und T6 arbeitet die Schaltung 12 in 1A als Testschaltung auf der Basis der Konfigurationsdaten; und in einer Periode zwischen der Zeit T7 und der Zeit T19 arbeitet die Schaltung 12 als Erweiterungsschaltung, insbesondere als Cache-Speicher.
  • Zuerst wird die Periode zwischen der Zeit T1 und der Zeit T3 zur Speicherung der Daten in den Zellen 40 und 50 beschrieben.
  • Von der Zeit T1 bis zu der Zeit T2 wird das Potential der Leitung 201-1 hoch eingestellt, wird das Potential der Leitung 202 hoch eingestellt, und das Potential der Leitung 204 wird niedrig eingestellt. Auf diese Weise wird das Potential der Leitung 202 (hohes Potential) dem Gate des Transistors 102 über den Transistor 101 in der Zelle 40-1 zugeführt, und das Potential der Leitung 204 (niedriges Potential) wird dem Gate des Transistors 105 über den Transistor 104 in der Zelle 50-1 zugeführt. Dementsprechend werden die auf niedrigem Pegel liegenden Daten als zweite Daten in dem Gate des Transistors 105 in der Zelle 50-1 gespeichert, und die auf hohem Pegel liegenden Daten werden als invertierte Daten der zweiten Daten in dem Gate des Transistors 102 in der Zelle 40-1 gespeichert.
  • Von der Zeit T2 bis zu der Zeit T3 wird das Potential der Leitung 201-1 niedrig eingestellt, werden das Potential der Leitung 201-m hoch eingestellt, das Potential der Leitung 202 niedrig eingestellt, und das Potential der Leitung 204 hoch eingestellt. Auf diese Weise wird das Potential der Leitung 202 (niedriges Potential) dem Gate des Transistors 102 über den Transistor 101 in der Zelle 40-m zugeführt, und das Potential der Leitung 204 (hohes Potential) wird dem Gate des Transistors 105 über den Transistor 104 in der Zelle 50-m zugeführt. Dementsprechend werden die auf hohem Pegel liegenden Daten als zweite Daten in dem Gate des Transistors 105 in der Zelle 50-m gespeichert, und die auf niedrigem Pegel liegenden Daten werden als invertierte Daten der zweiten Daten in dem Gate des Transistors 102 in der Zelle 40-m gespeichert.
  • Als Nächstes wird die Periode zwischen der Zeit T4 und der Zeit T6, während der die Schaltung 12 in 1A als Testschaltung arbeitet, beschrieben. Hier werden die Leitung D und die Leitung DB niedrig eingestellt.
  • Von der Zeit T4 bis zu der Zeit T5 wird das Potential der Leitung 210-1 hoch eingestellt, und das Potential der Leitung 210-m wird niedrig eingestellt. Zu dieser Zeit werden der Transistor 120 in der Zelle 40-1 und der Transistor 121 in der Zelle 50-1 angeschaltet. Hier wird der Transistor 102 in der Zelle 40-1 angeschaltet, der Transistor 105 in der Zelle 50-1 wird abgeschaltet, und elektrische Verbindung wird zwischen der Leitung 203 und der Leitung 206 über die Zelle 40-1 hergestellt.
  • Von der Zeit T5 bis zu der Zeit T6 wird das Potential der Leitung 210-1 niedrig eingestellt, und das Potential der Leitung 210-m wird hoch eingestellt. Zu dieser Zeit werden der Transistor 120 in der Zelle 40-m und der Transistor 121 in der Zelle 50-m angeschaltet. Hier wird der Transistor 102 in der Zelle 40-m abgeschaltet, der Transistor 105 in der Zelle 50-m wird angeschaltet, und elektrische Verbindung wird zwischen der Leitung 205 und der Leitung 206 über die Zelle 50-m hergestellt.
  • Als Testschaltung kann die Schaltung 14 verwendet werden, in der, wie vorstehend beschrieben, elektrische Verbindung zwischen der Leitung 203 und der Leitung 206 über die Zelle 40-1 und zwischen der Leitung 205 und der Leitung 206 über die Zelle 50-m hergestellt worden ist.
  • Als Nächstes wird die Periode zwischen der Zeit T7 und der Zeit T19 beschrieben, während der die Schaltung 14 unter Verwendung der Daten, die in den Zellen 40 und 50 als Kennungsdaten gespeichert sind, als Cache-Speicher arbeitet.
  • Von der Zeit T7 bis zu der Zeit T8 wird das Potential der Leitung 210-1 hoch eingestellt, das Potential der Leitung 210-m niedrig eingestellt, und das Potential der Leitung 207 niedrig eingestellt. Es sei angemerkt, dass dann, wenn es ein PLE gibt, das den Leitungen 203 und 205 ein Signal zuführt, das PLE zur hohen Ausgangsimpedanz gebracht wird. Zu dieser Zeit wird das Potential der Leitung 206 hoch. Die Zelle 40-1 leitet, und die Zelle 50-1 leitet nicht, so dass das Potential der Leitung 203 hoch wird.
  • Von der Zeit T8 bis zu der Zeit T9 wird die Leitung D hoch eingestellt und wird die Leitung DB niedrig eingestellt. Zu dieser Zeit wird das Potential der Leitung 203 niedrig. Da die Transistoren 102 und 120 angeschaltet sind, wird das Potential der Leitung 206 niedrig. Dies deutet darauf hin, dass die ersten Daten (die auf hohem Pegel liegenden Daten), die der Leitung D zugeführt werden, und die zweiten Daten (die auf niedrigem Pegel liegenden Daten), die in der Zelle 50-1 gespeichert sind, nicht miteinander übereinstimmen.
  • Von der Zeit T9 bis zu der Zeit T10 wird das Potential der Leitung D niedrig eingestellt und wird das Potential der Leitung DB hoch eingestellt, wodurch das Potential der Leitung 206 niedrig gehalten wird.
  • Von der Zeit T10 bis zu der Zeit T11 wird das Potential der Leitung 210-1 hoch eingestellt, das Potential der Leitung 210-m niedrig eingestellt, und das Potential der Leitung 207 niedrig eingestellt. Es sei angemerkt, dass dann, wenn es ein PLE gibt, das den Leitungen 203 und 205 ein Signal zuführt, das PLE zur hohen Ausgangsimpedanz gebracht wird. Zu dieser Zeit wird das Potential der Leitung 206 hoch. Die Zelle 40 leitet, und die Zelle 50 leitet nicht, so dass das Potential der Leitung 203 hoch wird.
  • Von der Zeit T11 bis zu der Zeit T12 wird die Leitung D niedrig eingestellt und wird die Leitung DB hoch eingestellt. Zu dieser Zeit wird das Potential der Leitung 205 niedrig. Da das Potential der Leitung 206 hoch gehalten ist und die Transistoren 102 und 120 in der Zelle 40-1 angeschaltet sind, ist das Potential der Leitung 203 hoch. Dies deutet darauf hin, dass die ersten Daten (die auf niedrigem Pegel liegenden Daten), die der Leitung D zugeführt werden, und die zweiten Daten (die auf niedrigem Pegel liegenden Daten), die in der Zelle 50-1 gespeichert sind, miteinander übereinstimmen.
  • Von der Zeit T12 bis zu der Zeit T13 wird das Potential der Leitung D niedrig eingestellt und wird das Potential der Leitung DB niedrig eingestellt, wodurch das Potential der Leitung 206 hoch gehalten wird.
  • Von der Zeit T13 bis zu der Zeit T14 wird das Potential der Leitung 210-1 niedrig eingestellt, das Potential der Leitung 210-m hoch eingestellt, und das Potential der Leitung 207 niedrig eingestellt. Es sei angemerkt, dass dann, wenn es ein PLE gibt, das den Leitungen 203 und 205 ein Signal zuführt, das PLE zur hohen Ausgangsimpedanz gebracht wird. Zu dieser Zeit wird das Potential der Leitung 206 hoch. Da die Zelle 50-m leitet, und die Zelle 40-m nicht leitet, wird das Potential der Leitung 205 hoch.
  • Von der Zeit T14 bis zu der Zeit T15 wird die Leitung D hoch eingestellt und wird die Leitung DB niedrig eingestellt. Zu dieser Zeit wird das Potential der Leitung 203 niedrig. Da das Potential der Leitung 206 hoch gehalten ist und die Transistoren 105 und 121 in der Zelle 50-m angeschaltet sind, ist das Potential der Leitung 205 hoch. Dies deutet darauf hin, dass die ersten Daten (die auf hohem Pegel liegenden Daten), die der Leitung D zugeführt werden, und die zweiten Daten (die auf hohem Pegel liegenden Daten), die in der Zelle 50-m gespeichert sind, miteinander übereinstimmen.
  • Von der Zeit T15 bis zu der Zeit T16 wird die Leitung D niedrig eingestellt und wird die Leitung DB niedrig eingestellt, wodurch die Leitung 206 auf hohem Pegel bleibt.
  • Von der Zeit T16 bis zu der Zeit T17 wird das Potential der Leitung 210-1 niedrig eingestellt, das Potential der Leitung 210-m hoch eingestellt, und das Potential der Leitung 207 niedrig eingestellt. Es sei angemerkt, dass dann, wenn es ein PLE gibt, das den Leitungen 203 und 205 ein Signal zuführt, das PLE zur hohen Ausgangsimpedanz gebracht wird. Zu dieser Zeit wird das Potential der Leitung 206 hoch. Da die Zelle 50-m leitet, und die Zelle 40-m nicht leitet, wird das Potential der Leitung 205 hoch.
  • Von der Zeit T17 bis zu der Zeit T18 wird die Leitung D niedrig eingestellt und wird die Leitung DB hoch eingestellt. Zu dieser Zeit ist das Potential der Leitung 205 niedrig. Da die Transistoren 105 und 121 in der Zelle 50-m angeschaltet sind, wird das Potential der Leitung 206 niedrig. Dies deutet darauf hin, dass die ersten Daten (die auf niedrigem Pegel liegenden Daten), die der Leitung D zugeführt werden, und die zweiten Daten (die auf hohem Pegel liegenden Daten), die in der Zelle 50-m gespeichert sind, nicht miteinander übereinstimmen.
  • Von der Zeit T18 bis zu der Zeit T19 wird die Leitung D niedrig eingestellt und wird die Leitung DB niedrig eingestellt, wodurch die Leitung 206 niedrig gehalten wird.
  • Wie vorstehend beschrieben, kann eine Vergleicherschaltung konfiguriert werden, die bestimmen kann, ob die ersten Daten und die zweiten Daten miteinander übereinstimmen oder nicht, indem die zweiten Daten und invertierte Daten der zweiten Daten in einem Paar von zwei Zellen (den Zellen 40 und 50) gespeichert werden und die ersten Daten und invertierte Daten der ersten Daten von der Leitung D und der Leitung DB zugeführt werden. Ein höherwertiges Bit einer Adresse, die von dem Prozessor ausgegeben wird, wird als erste Daten verwendet, und Kennungsdaten, die in einem Kennungsfeld einer Leitung des Cache-Speichers gespeichert sind, das von einem niederwertigen Bit der Adresse bestimmt wird, werden als zweite Daten verwendet, wodurch die Schaltung 12 als Kennungsfeld und Vergleicherschaltung des Cache-Speichers dienen kann.
  • Diese Ausführungsform erklärt das Beispiel, in dem die Schaltung 14 als Cache-Speicher verwendet wird; jedoch wird eine Ausführungsform der vorliegenden Erfindung nicht auf dieses Beispiel beschränkt, und die Schaltung 14 kann für einen Kennungsspeicher eines TLB oder eine Verzweigungsvorhersageschaltung verwendet werden.
  • In der Vorrichtung einer Ausführungsform der vorliegenden Erfindung kann die Schaltung 12, die während des Tests für den Betriebszustand der Schaltung 11 als Testschaltung verwendet wird, im normalen Betrieb der Schaltung 11 als Erweiterungsschaltung verwendet werden. Folglich kann die Fläche einer Schaltung, die im normalen Betrieb der Schaltung 11 unnötig ist, in der Vorrichtung 10 verringert werden.
  • Es sei angemerkt, dass diese Ausführungsform je nach Bedarf in Kombination mit anderen Ausführungsformen ausgeführt werden kann.
  • (Ausführungsform 6)
  • Bei dieser Ausführungsform wird ein weiteres Beispiel für die Struktur der Schaltung 14 in 3 beschrieben.
  • Die Schaltung 14 in 9 unterscheidet sich von der Schaltung 14 in 3 darin, dass sie eine Vielzahl von Schaltungen 30 mit den Zellen 40 und 50 und eine Vielzahl von Leitungen 206, die mit den Schaltungen 30 verbunden sind, beinhaltet. Die weiteren Komponenten sind die gleichen wie diejenigen in 3; deshalb wird die Beschreibung weggelassen.
  • Die Schaltung 14 in 9 beinhaltet die Schaltungen 30-1 bis 30-m. Die Schaltungen 30-1 bis 30-m beinhalten die jeweiligen Zellen 40-1 bis 40-m und die jeweiligen Zellen 50-1 bis 50-m. Jede der Zellen 40-1 bis 40-m beinhaltet die Transistoren 101 und 102 und den Kondensator 103. Jede der Zellen 50-1 bis 50-m beinhaltet die Transistoren 104 und 105 und den Kondensator 106. Jede der Zellen ist mit einer der Leitungen 201-1 bis 201-m verbunden.
  • Darüber hinaus beinhaltet die Schaltung 14 eine Vielzahl von Leitungen 206, die jeweils mit einer entsprechenden Schaltung der Schaltungen 30 verbunden sind. Insbesondere beinhaltet die Schaltung 14 die Schaltungen 30-1 bis 30-m und die Leitungen 206-1 bis 206-m, die Schaltung 30-1 ist mit der Leitung 206-1 verbunden, und die Schaltung 30-m ist mit der Leitung 206-m verbunden. Die Leitung 206-1 ist mit einer Latch-Schaltung 60-1 und einem Transistor 109-1 verbunden. Die Leitung 206-m ist mit einer Latch-Schaltung 60-m und einem Transistor 109-m verbunden. Ein Gate des Transistors 109-1 ist mit einer Leitung 207-1 verbunden. Ein Gate des Transistors 109-m ist mit einer Leitung 207-m verbunden. Es sei angemerkt, dass die Konfigurationen der Zellen 40-1 bis 40-m, der Zellen 50-1 bis 50-m und der Latch-Schaltungen 60-1 bis 60-m die gleichen sind wie diejenigen der Zellen 40 und 50 und der Latch-Schaltung 60 in 3; daher wird die Beschreibung weggelassen.
  • Die Schaltung 14 mit der Konfiguration in 9 kann als Cache-Speicher mit einer Vielzahl von Linien verwendet werden, indem jede der Schaltungen 30-1 bis 30-m als Linie des Cache-Speichers verwendet wird. Mit der Leitung 206-1, die mit der Schaltung 30-1 verbunden ist, und der Leitung 206-m, die mit der Schaltung 30-m verbunden ist, kann eine Vielzahl von Vergleicherschaltungen konfiguriert werden, die bestimmen kann, ob die ersten Daten und die zweiten Daten miteinander übereinstimmen oder nicht, und Signale von den Leitungen 206-1 bis 206-m können als Koinzidenzsignale für jede Zeile verwendet werden. Daher kann dann, wenn ein höherwertiges Bit einer Adresse, die von dem Prozessor zu einem Zugriff aufgefordert wird, als erste Daten in die Leitung D eingegeben wird, auf einmal erfasst werden, ob Daten, die der Adresse entsprechen, in den Linien gespeichert sind oder nicht. In diesem Fall kann die Schaltung 14 als Kennungsspeicher eines vollassoziativen Cache-Speichers oder als Assoziativspeicher (Content Addressable Memory, CAM) in einer Verzweigungsvorhersageschaltung verwendet werden.
  • In der Vorrichtung einer Ausführungsform der vorliegenden Erfindung kann die Schaltung 12, die während des Tests für den Betriebszustand der Schaltung 11 als Testschaltung verwendet wird, im normalen Betrieb der Schaltung 11 als Erweiterungsschaltung verwendet werden. Folglich kann die Fläche einer Schaltung, die im normalen Betrieb der Schaltung 11 nicht gebraucht wird, in der Vorrichtung 10 verringert werden.
  • Es sei angemerkt, dass diese Ausführungsform je nach Bedarf in Kombination mit anderen Ausführungsformen ausgeführt werden kann.
  • (Ausführungsform 7)
  • Bei dieser Ausführungsform wird ein Beispiel für eine konkrete Struktur der Schaltung 14, die bei Ausführungsformen 1 bis 6 dargestellt worden ist, beschrieben.
  • Die Schaltung 14 in 10 beinhaltet ein Zellen-Array 300 mit der Konfiguration, die in einer der 3, 4A bis 4D und 6, 7 und 9 dargestellt ist; eine Treiberschaltung 310 mit einer Funktion zur Steuerung der Zuführung eines Potentials zu der Leitung 210; eine Treiberschaltung 320 mit einer Funktion zur Steuerung der Zuführung eines Daten enthaltenden Signals zu den Leitungen 202 und 204; und eine Treiberschaltung 330 mit einer Funktion zur Steuerung der Zuführung eines Potentials zu der Leitung 201.
  • Die Treiberschaltung 320 beinhaltet eine Schaltung 321, die von einem Schieberegister, einem Decoder oder dergleichen gebildet ist und eine Funktion zur Steuerung des Timings, zu dem ein Daten enthaltendes Signal Sig abgetastet wird, aufweist; eine Schaltung 322, die eine Funktion zur Abtastung des Signals Sig zu dem Timing, das von der Schaltung 321 bestimmt wird, aufweist; und eine Vielzahl von Schaltern 323, die eine Funktion zur Steuerung der Zuführung des abgetasteten Signals zu den Leitungen 202 und 204 aufweist. 10 stellt ein Beispiel dar, in dem der Schalter 323 ein Tri-State-Puffer ist, dessen Ausgabe gemäß einem Signal WE hohe Impedanz aufweist.
  • Insbesondere führen in 10 dann, wenn das Potential des Signals WE hoch ist, die Schalter 323 den Leitungen 202 und 204 Signale zu, die die gleichen Logikpegel aufweisen wie Signale, die in ihre Eingangsanschlüsse eingegeben werden. Hingegen weisen dann, wenn das Potential des Signals WE niedrig ist, die Schalter 323 hohe Impedanz auf, und die Signale, die in die Eingangsanschlüsse eingegeben werden, werden nicht den Leitungen 202 und 204 zugeführt.
  • Wenn die Schaltung 14 als Cache-Speicher verwendet wird, wird die Treiberschaltung 320 vorzugsweise konfiguriert, wie in 10 dargestellt, dem Zellen-Array 300 gemäß der Datenbreite des Cache-Speichers parallel Daten zuzuführen.
  • Die Treiberschaltung 310 steuert die Potentiale der Leitungen 210 derart, dass aus den Schaltungen 30 in dem Zellen-Array 300 eine Schaltung 30 ausgewählt wird, die die Verbindung zwischen den Leitungen 203 und 205 und einer Leitung 206 (siehe 3, 6, 7 und 9) bestimmt. Außerdem steuert die Treiberschaltung 310 die Potentiale der Leitungen 210, um aus den Schaltungen 30 in dem Zellen-Array 300 eine Schaltung 30, aus der Daten gelesen werden, auszuwählen.
  • Insbesondere beinhaltet die Treiberschaltung 310 in 10 eine Schaltung 311 mit einer Funktion zur Erzeugung eines Signals zum Auswählen von einigen Schaltungen 30 aus der Vielzahl von Schaltungen 30, und eine Vielzahl von Schaltungen 312 mit einer Funktion zum Auswählen einer Schaltung 30 aus den ausgewählten Schaltungen 30 gemäß Signalen, die in Leitungen CONTEXT1 bis CONTEXTy eingegeben werden. Ein Beispiel für die Schaltung 311 ist ein Decoder, und ein Beispiel für die Schaltung 312 ist eine UND-Schaltung.
  • Um eine Schaltung 30 aus den Schaltungen 30, die Daten speichern, durch die Treiberschaltung 310 in 10 auszuwählen, die eine Schaltungskonfiguration enthalten, werden die Potentiale von allen Signalen, die von der Schaltung 311 ausgegeben werden, hoch eingestellt, und das Potential nur von der Leitung CONTEXT, die der einen Schaltung 30 entspricht und unter den Leitungen CONTEXT1 bis CONTEXTy ausgewählt wird, wird hoch eingestellt. In dem Beispiel der 10 wird gemäß einem Potential, das der Schaltung 311 von einer Leitung ALLEN zugeführt wird, bestimmt, ob die Potentiale der allen Signale, die von der Schaltung 311 ausgegeben werden, hoch eingestellt werden.
  • Wenn eine Schaltung 30 ausgewählt wird, wird die Verbindung zwischen einer Leitung 206 und den Leitungen 203 und 205 bestimmt. Wenn der Transistor 109 in 3 oder dergleichen angeschaltet wird und der Leitung 206 ein vorbestimmtes Potential zugeführt wird, während eine Schaltung 30 von der Treiberschaltung 310 ausgewählt wird, können Daten der ausgewählten Schaltung 30 an die Leitungen 203 und 205 ausgegeben werden.
  • In der Treiberschaltung 310 in 10 wird dann, wenn ein Signal, das von einer Leitung CADR zugeführt wird und eine Adresse als Daten enthält, von der Schaltung 311 decodiert wird, eine Schaltung 30, aus der Daten gelesen werden, aus den Schaltungen 30 ausgewählt.
  • Die Treiberschaltung 330 steuert die Potentiale der Leitungen 201, so dass in dem Zellen-Array 300 eine Schaltung 30, in die Daten eingegeben werden, aus den Schaltungen 30 ausgewählt wird. Die Treiberschaltung 330 in 10 beinhaltet insbesondere eine Schaltung 331 mit einer Funktion zur Erzeugung eines Signals zum Auswählen einer Schaltung 30 aus den Schaltungen 30. Als die Schaltung 331 kann beispielsweise ein Decoder verwendet werden. Um eine Schaltung 30 durch die Treiberschaltung 330 in 10 auszuwählen, wird ein Signal, das eine Adresse als Daten enthält und von einer Leitung WADR zugeführt wird, von der Schaltung 331 decodiert.
  • Es sei angemerkt, dass diese Ausführungsform je nach Bedarf in Kombination mit anderen Ausführungsformen ausgeführt werden kann.
  • (Ausführungsform 8)
  • Bei dieser Ausführungsform wird ein Beispiel für eine konkrete Struktur der Schaltung 12 in 1A bis 1C beschrieben.
  • 11A stellt ein Beispiel für einen Teil der Konfiguration der Schaltung 12 dar. In 11A beinhaltet die Schaltung 12 eine erste Spalte 80-1, die Schaltungen 15 enthält, eine zweite Spalte 80-2, die Schaltungen 15 enthält, und eine dritte Spalte 80-3, die Schaltungen 15 enthält. 11A stellt ein Beispiel dar, in dem die erste Spalte 80-1, die zweite Spalte 80-2 und die dritte Spalte 80-3 in dieser Reihenfolge von links parallel angeordnet sind.
  • Die Schaltung 12 beinhaltet auch eine Vielzahl von Leitungen 142, eine Vielzahl von Leitungen 143, eine Vielzahl von Leitungen 144, eine Vielzahl von Leitungen 145, eine Vielzahl von Leitungen 146, eine Vielzahl von Leitungen 147 und eine Vielzahl von Leitungen 148.
  • Ein erster Ausgangsanschluss jeder Schaltung 15 in der ersten Spalte 80-1 ist elektrisch mit einer der Leitungen 142 verbunden. Ein zweiter Ausgangsanschluss jeder Schaltung 15 in der ersten Spalte 80-1 ist elektrisch mit einer der Leitungen 143 verbunden.
  • Ein erster Ausgangsanschluss jeder Schaltung 15 in der zweiten Spalte 80-2 ist elektrisch mit einer der Leitungen 145 verbunden. Ein zweiter Ausgangsanschluss jeder Schaltung 15 in der zweiten Spalte 80-2 ist elektrisch mit einer der Leitungen 146 verbunden.
  • Ein erster Ausgangsanschluss jeder Schaltung 15 in der dritten Spalte 80-3 ist elektrisch mit einer der Leitungen 144 verbunden. Ein zweiter Ausgangsanschluss jeder Schaltung 15 in der dritten Spalte 80-3 ist elektrisch mit einer der Leitungen 148 verbunden.
  • Es sei angemerkt, dass die Anzahl der ersten Ausgangsanschlüsse und die Anzahl der zweiten Ausgangsanschlüsse jeder Schaltung 15 nicht auf eins beschränkt werden, und die Anzahl der ersten Ausgangsanschlüsse und/oder die Anzahl der zweiten Ausgangsanschlüsse mehr als eins sein können/kann. Es sei auch angemerkt, dass ein Ausgangsanschluss stets mit einer Leitung verbunden ist, unabhängig von der Anzahl der ersten Ausgangsanschlüsse und der Anzahl der zweiten Ausgangsanschlüsse. Wenn eine Spalte Y Schaltungen 15 (Y ist eine natürliche Zahl) umfasst, umfasst somit die Schaltung 12 mindestens Y Leitungen, die mit den ersten Ausgangsanschlüssen verbunden sind, und Y Leitungen, die mit den zweiten Ausgangsanschlüssen verbunden sind.
  • Die erste Spalte 80-1 ist zwischen den Leitungen 142 und den Leitungen 143 angeordnet. Die zweite Spalte 80-2 ist zwischen den Leitungen 145 und den Leitungen 146 angeordnet. Die dritte Spalte 80-3 ist zwischen den Leitungen 144 und den Leitungen 148 angeordnet.
  • Die Leitungen 145, die mit den ersten Ausgangsanschlüssen der Schaltungen 15 in der zweiten Spalte 80-2 verbunden sind, sind sowohl zwischen der ersten Spalte 80-1 und der zweiten Spalte 80-2 als auch zwischen der ersten Spalte 80-1 und einer Spalte (nicht dargestellt) der Schaltungen 15, die an der linken Seite der ersten Spalte 80-1 in 11A angeordnet sind, bereitgestellt. Die Leitungen 144, die mit den ersten Ausgangsanschlüssen der Schaltungen 15 in der dritten Spalte 80-3 verbunden sind, sind sowohl zwischen der ersten Spalte 80-1 und der zweiten Spalte 80-2 als auch zwischen der zweiten Spalte 80-2 und der dritten Spalte 80-3 bereitgestellt. Die Leitungen 147, die mit den ersten Ausgangsanschlüssen der Schaltungen 15 (nicht dargestellt) verbunden sind, die an der rechten Seite der dritten Spalte 80-3 in 11A angeordnet sind, sind sowohl zwischen der zweiten Spalte 80-2 und der dritten Spalte 80-3 als auch zwischen der dritten Spalte 80-3 und einer Spalte (nicht dargestellt) der Schaltungen 15, die an der rechten Seite der dritten Spalte 80-3 angeordnet sind, bereitgestellt.
  • Wenn man die Aufmerksamkeit auf eine N-te Spalte (N ist eine natürliche Zahl von 3 oder mehr) richtet, ist eine Vielzahl von Leitungen, die mit den ersten Ausgangsanschlüssen der Schaltungen 15 in der N-ten Spalte verbunden sind, sowohl zwischen der N-sten Spalte und einer (N – 1)-ten Spalte als auch zwischen der (N – 1)-ten Spalte und einer (N – 2)-ten Spalte bereitgestellt. Wenn N 2 ist, ist eine Vielzahl von Leitungen, die elektrisch mit den ersten Ausgangsanschlüssen der Schaltungen 15 in der zweiten Spalte verbunden sind, sowohl zwischen der zweiten Spalte und der ersten Spalte als auch zwischen der ersten Spalte und einer I/O bereitgestellt. Die I/O dient als Schnittstelle, die Eingabe von Signalen in die Schaltungen 15 von der Außenseite der Schaltung 12 oder Ausgabe von Signalen aus den Schaltungen 15 nach der Außenseite der Schaltung 12 steuert.
  • Bei einer Ausführungsform der vorliegenden Erfindung sind dann, wenn man die Aufmerksamkeit auf die (N – 1)-te Spalte (N ist eine natürliche Zahl von 3 oder mehr) richtet, Leitungen, die elektrisch mit den ersten Ausgangsanschlüssen der Schaltungen 15 in der (N – 1)-ten Spalte verbunden sind, Leitungen, die elektrisch mit den ersten Ausgangsanschlüssen der Schaltungen 15 in der N-ten Spalte verbunden sind, und Leitungen, die elektrisch mit den zweiten Ausgangsanschlüssen der Schaltungen 15 in der (N – 2)-ten Spalte verbunden sind, elektrisch mit den Eingangsanschlüssen der Schaltungen 15 in der (N – 1)-ten Spalte über Schaltungen 410 verbunden.
  • Insbesondere sind in 11A beispielsweise die Leitungen 145, die elektrisch mit den ersten Ausgangsanschlüssen der Schaltungen 15 in der zweiten Spalte 80-2 verbunden sind, die Leitungen 144, die elektrisch mit den ersten Ausgangsanschlüssen der Schaltungen 15 in der dritten Spalte 80-3 verbunden sind, und die Leitungen 143, die elektrisch mit den zweiten Ausgangsanschlüssen der Schaltungen 15 in der ersten Spalte 80-1 verbunden sind, elektrisch mit den Eingangsanschlüssen der Schaltungen 15 in der zweiten Spalte 80-2 über die Schaltungen 410 verbunden.
  • 11B ist ein Schaltplan der Schaltung 410, die eine elektrische Verbindung zwischen den Leitungen 143, 144 und 145 und den Eingangsanschlüssen der Schaltungen 15 in der zweiten Spalte 80-2 in 11A steuert. In 11B ist eine Vielzahl von Leitungen 148 elektrisch mit einer Vielzahl von Eingangsanschlüssen der Schaltung 15 in der zweiten Spalte 80-2 verbunden.
  • Die Schaltung 410 beinhaltet eine Vielzahl von Schaltungen 14 mit der Konfiguration, die in einer der 3, 6, 7 und 9 dargestellt ist. 11C stellt ein konkretes Konfigurationsbeispiel für die Schaltung 410 in 11B dar. Die Schaltung 410 in 11B beinhaltet drei Zellen 40, wie in 11C dargestellt.
  • Die Schaltung 410 in 11C ist mit drei Leitungen 148 verbunden und beinhaltet daher drei Zellen 40. Die Anzahl von Zellen 40 in der Schaltung 410 kann gemäß der Anzahl von Eingangsanschlüssen der Schaltung 15 bestimmt werden.
  • Als typisches Beispiel stellen 11B und 11C die Schaltung 410, die die elektrische Verbindung zwischen den Leitungen 143, 144, und 145 und den Leitungen 148 steuert, dar; andere Schaltungen 410, die eine elektrische Verbindung zwischen einer Gruppe von Leitungen und einer anderen Gruppe von Leitungen in 11A steuern, weisen eine ähnliche Struktur wie die vorstehende auf.
  • 12 stellt ein konkreteres Strukturbeispiel für die Schaltung 410 in 11C dar. 12 stellt die Einzelheiten der Verbindungsbeziehung zwischen den Leitungen 143, 144 und 145 und der Schaltung 410 dar. Wie in 12 dargestellt, steuert jede der Zellen 40 elektrische Verbindung zwischen allen Leitungen 143, 144 und 145 und einer der Leitungen 148.
  • Wenn die Schaltung 14, die in einer der 3, 6, 7 und 9 dargestellt ist, in 12 zum Einsatz kommt, entspricht die Vielzahl von Leitungen 143 bis 145 in 12 den Leitungen 203, 205 und dergleichen, und die Leitung 148 in 12 entspricht der Leitung 206. Außerdem kann die Zelle 40 in 11C durch die Zelle 50 ersetzt werden.
  • Bei einer Ausführungsform der vorliegenden Erfindung wird, wie vorstehend beschrieben, eine von einer Vielzahl von Leitungen, die elektrisch mit dem Ausgangsanschluss der Schaltung 15 verbunden sind, wie z. B. den Leitungen 143, 144 und 145, gemäß den Daten ausgewählt, die in den Zellen 40 und 50 gespeichert sind, und die eine ausgewählte Leitung und eine andere Leitung, die elektrisch mit dem Eingangsanschluss einer anderen Schaltung 15 verbunden ist, wie z. B. die Leitung 148, sind durch die Schaltung 14 elektrisch miteinander verbunden. Ferner sind bei einer Ausführungsform der vorliegenden Erfindung die Schaltungen 410, die die Schaltungen 14 mit der vorstehenden Konfiguration enthalten, und die obenerwähnten verschiedenen Leitungen, deren elektrische Verbindung durch die Schaltungen 410 gesteuert wird, zwischen Spalten mit den Schaltungen 15, wie z. B. der ersten Spalte 80-1, der zweiten Spalte 80-2 und der dritten Spalte 80-3, bereitgestellt. Daher kann in der Schaltung 12 in 11A elektrische Verbindung zwischen zwei Schaltungen 15 in der zweiten Spalte 80-2 durch die Schaltung 14 gesteuert werden. Elektrische Verbindung zwischen einer der Schaltungen 15 in der ersten Spalte 80-1 und einer der Schaltungen 15 in der zweiten Spalte 80-2 kann durch die Schaltung 14 gesteuert werden. Elektrische Verbindung zwischen einer der Schaltungen 15 in der zweiten Spalte 80-2 und einer der Schaltungen 15 in der dritten Spalte 80-3 kann durch die Schaltung 14 gesteuert werden. Folglich kann eine Ausführungsform der vorliegenden Erfindung die Schaltung 12 erzielen, die eine geringe Anzahl von Schaltern braucht, um elektrische Verbindung zwischen den Zellen 40 und 50 zu steuern, während sie hohe Gestaltungsfreiheit aufweist.
  • Es sei angemerkt, dass diese Ausführungsform je nach Bedarf in Kombination mit anderen Ausführungsformen ausgeführt werden kann.
  • (Ausführungsform 9)
  • Bei dieser Ausführungsform wird ein Beispiel für eine konkrete Struktur der Schaltung 13 in 1A bis 1C beschrieben.
  • 13A stellt eine Ausführungsform der Schaltung 15 dar. Die Schaltung 15 in 13A beinhaltet eine Lookup-Tabelle (LUT) 560, ein Flip-Flop 561 und eine Speichervorrichtung 562. Die Art der logischen Operation der LUT 560 wird gemäß den Daten, die in der Speichervorrichtung 562 gespeichert sind, bestimmt. Insbesondere wird in der LUT 560 der logische Wert eines Ausgangssignals bezüglich der logischen Werte von Eingangssignalen, die Eingangsanschlüssen 563 zugeführt werden, gemäß den Daten bestimmt. Dann gibt die LUT 560 ein Signal aus, das den logischen Wert des Ausgangssignals enthält. Das Flip-Flop 561 hält das Signal, das von der LUT 560 ausgegeben wird, und gibt ein Ausgangssignal, das dem Signal von einem ersten Ausgangsanschluss 564 und einem zweiten Ausgangsanschluss 565 entspricht, in Synchronisation mit einem Taktsignal CLK aus.
  • Es sei angemerkt, dass die Schaltung 15 einen Multiplexer beinhalten und durch den Multiplexer wählen kann, ob durch das Ausgangssignal von der LUT 560 das Flip-Flop 561 hindurchtritt oder nicht.
  • Die Art des Flipflops 561 kann der Daten bestimmt werden. Insbesondere kann das Flipflop 561 gemäß den Daten als ein beliebiges eines D-Flipflops, eines T-Flipflops, eines JK-Flipflops und eines RS-Flipflops dienen.
  • 13B stellt eine weitere Ausführungsform der Schaltung 15 dar. Die Schaltung 15 in 13B beinhaltet eine UND-Schaltung 566 zusätzlich zu den Komponenten der Schaltung 15 in 13A. Der UND-Schaltung 566 wird ein Signal von dem Flip-Flop 561 als aktive hohe Eingabe zugeführt, und das Potential der Leitung 207 zur Initialisierung des Potentials der Leitung 206 (dargestellt in 3, 6, 7 und 9) wird als aktive niedrige Eingabe zugeführt. Bei der vorstehenden Konfiguration kann dann, wenn das Potential der Leitung 206 gemäß dem Potential der Leitung 207 initialisiert wird, eine Leitung, der ein Ausgangssignal von der Schaltung 15 zugeführt wird, unter Verwendung des Potentials einer Stromversorgungsleitung initialisiert werden, die mit dem Transistor 109 (dargestellt in 3, 6, 7 und 9) verbunden ist. Folglich kann verhindert werden, dass eine große Menge an Strom zwischen den Schaltungen 15 fließt, so dass eine Beschädigung der Schaltung 12 verhindert werden kann.
  • 13C stellt eine weitere Ausführungsform der Schaltung 15 dar. Die Schaltung 15 in 13C beinhaltet einen Multiplexer 568 zusätzlich zu den Komponenten der Schaltung 15 in 13A. Die Schaltung 15 in 13C beinhaltet auch zwei Speichervorrichtungen 562 (Speichervorrichtungen 562a und 562b). Die Art der logischen Operation der LUT 560 wird gemäß den Daten, die in der Speichervorrichtung 562a gespeichert sind, bestimmt. Ein Signal, das von der LUT 560 ausgegeben wird, und ein Signal, das von dem Flip-Flop 561 ausgegeben wird, werden in den Multiplexer 568 eingegeben. Der Multiplexer 568 weist eine Funktion zum Auswählen und Ausgeben von einem der zwei ausgegebenen Signale gemäß den in der Speichervorrichtung 562b gespeicherten Daten auf. Das Ausgangssignal des Multiplexers 568 wird von dem ersten Ausgangsanschluss 564 und dem zweiten Ausgangsanschluss 565 ausgegeben.
  • Es sei angemerkt, dass diese Ausführungsform je nach Bedarf in Kombination mit anderen Ausführungsformen ausgeführt werden kann.
  • (Ausführungsform 10)
  • Es wird ein konkretes Konfigurationsbeispiel für die Vorrichtung 10 einer Ausführungsform der vorliegenden Erfindung beschrieben. 14 ist ein Blockschema, das ein Beispiel für die Konfiguration der Vorrichtung 10 darstellt.
  • Die Vorrichtung 10 in 14 beinhaltet die Schaltung 11 und die Schaltung 12. Die Schaltung 11 beinhaltet eine Steuereinheit 601, eine arithmetische Einheit 602, einen Hauptspeicher 603, eine Eingabevorrichtung 604, eine Ausgabevorrichtung 605, eine Schnittstelle (IF) 606 und eine Puffer-Speichervorrichtung 607. Die Schaltung 12 beinhaltet die Schaltung 13 und die Schaltung 14.
  • Die Steuereinheit 601 weist eine Funktion zur kollektiven Steuerung von Arbeitsweisen der arithmetischen Einheit 602, des Hauptspeichers 603, der Eingabevorrichtung 604, der Ausgabevorrichtung 605, der IF 606 und der Puffer-Speichervorrichtung 607 in der Vorrichtung 10 auf, um einen eingegebenen Befehl zu decodieren und auszuführen, der in einem Programm, wie z. B. einer Applikation, enthalten ist. Die arithmetische Einheit 602 weist eine Funktion zur Ausführung von verschiedener arithmetischer Verarbeitung, wie z. B. vier Grundrechenarten und logischen Operationen, auf.
  • Obwohl 14 die Steuereinheit 601 und die arithmetische Einheit 602 als unabhängige Blöcke darstellt, kann die Vorrichtung 10 anstelle der Steuereinheit 601 und der arithmetischen Einheit 602 eine zentrale Recheneinheit mit sowohl der Funktion der Steuereinheit 601 als auch der Funktion der arithmetischen Einheit 602 beinhalten.
  • Der Hauptspeicher 603 weist eine Funktion zur Speicherung eines Programms, wie z. B. einer Applikation, das eine Vielzahl von Befehlen enthält, die von der Steuereinheit 601 ausgeführt werden, und Speicherung der Daten auf, die für von der arithmetischen Einheit 602 ausgeführte arithmetische Verarbeitung verwendet werden.
  • Die Puffer-Speichervorrichtung 607 weist eine Funktion zur Speicherung der Daten, die während oder als Ergebnis der arithmetischen Verarbeitung in der arithmetischen Einheit 602 erhalten werden, und dergleichen auf. Die Puffer-Speichervorrichtung 607 kann eine Funktion zur vorübergehenden Speicherung eines Programms, wie z. B. einer Applikation, aufweisen.
  • Die Eingabevorrichtung 604 weist eine Funktion zur Übertragung eines von außen eingegebenen Befehls zu der Vorrichtung 10 auf. Als die Eingabevorrichtung 604 kann beispielsweise eine Tastatur, eine Maus oder ein Touchscreen verwendet werden.
  • Die Ausgabevorrichtung 605 weist eine Funktion zur Ausgabe des Betriebszustandes der Vorrichtung 10, eines Ergebnisses, das durch Ausführung eines Programms, wie z. B. einer Applikation, erhalten wird, oder dergleichen als Information auf. Als die Ausgabevorrichtung 605 kann beispielsweise eine Anzeige, ein Projektor, ein Drucker, ein Plotter oder eine Audio-Ausgabevorrichtung verwendet werden.
  • Die IF 606 ist ein Datenpfad zwischen der Schaltung 11 und der Schaltung 12. Insbesondere wird ein Testmuster, das in der Schaltung 13 erzeugt wird, zu der Schaltung 11 über die IF 606 gesendet. Dann wird ein Signal, das beim Betrieb der Schaltung 11 gemäß dem Testmuster erhalten wird, zu der Schaltung 13 über die IF 606 gesendet. Wenn die Schaltung 14 zusammen mit der Puffer-Speichervorrichtung 607 als satzassoziative Puffer-Speichervorrichtung dient, speichern die Schaltung 14 und die Puffer-Speichervorrichtung 607 beispielsweise Daten, die während oder als Ergebnis der arithmetischen Verarbeitung von der arithmetischen Einheit 602 erworben sind. Die Schaltung 14 kann eine Funktion zur vorübergehenden Speicherung eines Programms, wie z. B. einer Applikation, aufweisen.
  • Ausführung eines Befehls wird in der Steuereinheit 601 wiederholt, wodurch ein Programm ausgeführt wird.
  • Es sei angemerkt, dass diese Ausführungsform je nach Bedarf in Kombination mit anderen Ausführungsformen ausgeführt werden kann.
  • (Ausführungsform 11)
  • In der Vorrichtung einer Ausführungsform der vorliegenden Erfindung kann die Datenhalteperiode verlängert werden, wenn der Sperrstrom der Transistoren 101 und 104 in 3, 4A bis 4D und 6, 7 und 9 gering ist. Daher weisen die Transistoren 101 und 104 vorzugsweise einen Kanalbildungsbereich in einem Oxidhalbleiterfilm auf.
  • 15A bis 15C stellen ein Strukturbeispiel für den Transistor 101 mit einem Kanalbildungsbereich in einem Oxidhalbleiterfilm dar. 15A ist eine Draufsicht auf den Transistor 101. Es sei angemerkt, dass in 15A der Klarheit der Anordnung des Transistors 101 halber Isolierfilme nicht dargestellt sind. 15B ist eine Querschnittsansicht entlang der gestrichelten Linie A1–A2 in der Draufsicht der 15A. 15C ist eine Querschnittsansicht entlang der gestrichelten Linie A3–A4 in der Draufsicht der 15A. Obwohl hier die Struktur des Transistors 101 dargestellt ist, kann der Transistor 104 eine ähnliche Struktur aufweisen.
  • Wie in 15A bis 15C dargestellt, beinhaltet der Transistor 101 einen Oxidhalbleiterfilm 702a und einen Oxidhalbleiterfilm 702b, die in dieser Reihenfolge über einem Isolierfilm 701 übereinander angeordnet sind; einen leitenden Film 703 und einen leitenden Film 704, die elektrisch mit dem Oxidhalbleiterfilm 702b verbunden sind und als Source-Elektrode und Drain-Elektrode dienen; einen Oxidhalbleiterfilm 702c über dem Oxidhalbleiterfilm 702b, dem leitenden Film 703 und dem leitenden Film 704; einen Isolierfilm 705, der als Gate-Isolierfilm dient und über dem Oxidhalbleiterfilm 702c liegt; und einen leitenden Film 706, der als Gate-Elektrode dient und die Oxidhalbleiterfilme 702a bis 702c überlappt, wobei der Isolierfilm 705 dazwischen liegt.
  • 16A bis 16C stellen ein weiteres Strukturbeispiel für die Struktur des Transistors 101 dar. 16A ist eine Draufsicht auf den Transistor 101. Es sei angemerkt, dass Isolierfilme der Klarheit der Anordnung des Transistors 101 halber nicht in 16A dargestellt sind. 16B ist eine Querschnittsansicht entlang der gestrichelten Linie A1–A2 in der Draufsicht der 16A. 16C ist eine Querschnittsansicht entlang der gestrichelten Linie A3–A4 in der Draufsicht der 16A.
  • Wie in 16A bis 16C dargestellt, beinhaltet der Transistor 101 die Oxidhalbleiterfilme 702a bis 702c, die in dieser Reihenfolge über dem Isolierfilm 701 übereinander angeordnet sind; die leitenden Filme 703 und 704, die elektrisch mit dem Oxidhalbleiterfilm 702c verbunden sind und als Source-Elektrode und Drain-Elektrode dienen; den Isolierfilm 705, der als Gate-Isolierfilm dient und über dem Oxidhalbleiterfilm 702c, dem leitenden Film 703 und dem leitenden Film 704 liegt; und den leitenden Film 706, der als Gate-Elektrode dient und die Oxidhalbleiterfilme 702a bis 702c überlappt, wobei der Isolierfilm 705 dazwischen liegt.
  • 15A bis 15C und 16A bis 16C stellen die Strukturbeispiele für den Transistor 101 dar, in denen die Oxidhalbleiterfilme 702a bis 702c übereinander angeordnet sind. Der Oxidhalbleiterfilm des Transistors 101 wird nicht auf eine Schichtanordnung beschränkt, die eine Vielzahl von Oxidhalbleiterfilmen enthält, und kann ein einschichtiger Oxidhalbleiterfilm sein.
  • Wenn der Transistor 101 den Halbleiterfilm beinhaltet, der die Oxidhalbleiterfilme 702a bis 702c enthält, die in dieser Reihenfolge übereinander angeordnet sind, ist jeder der Oxidhalbleiterfilme 702a und 702c ein Oxidfilm, der mindestens eines von Metallelementen enthält, die in dem Oxidhalbleiterfilm 702b enthalten sind, und in dem die Energie der Untergrenze des Leitungsbandes um mehr als oder gleich 0,05 eV, 0,07 eV, 0,1 eV oder 0,15 eV und weniger als oder gleich 2 eV, 1 eV, 0,5 eV oder 0,4 eV näher an dem Vakuumniveau ist als diejenige des Oxidhalbleiterfilms 702b. Der Oxidhalbleiterfilm 702b enthält vorzugsweise mindestens Indium, weil dadurch die Ladungsträgerbeweglichkeit erhöht wird.
  • Wenn der Transistor 101 den Halbleiterfilm mit der vorstehenden Struktur beinhaltet, wird dann, wenn durch Anlegung der Spannung an die Gate-Elektrode ein elektrisches Feld an den Halbleiterfilm angelegt wird, ein Kanalbereich in dem Oxidhalbleiterfilm 702b gebildet, der die niedrigste Untergrenze des Leitungsbandes unter den Oxidhalbleiterfilmen aufweist. Das heißt, dass der Oxidhalbleiterfilm 702c zwischen dem Oxidhalbleiterfilm 702b und dem Isolierfilm 705 ermöglicht, den Kanalbereich in dem Oxidhalbleiterfilm 702b zu bilden, der von dem Isolierfilm 705 getrennt ist.
  • Da der Oxidhalbleiterfilm 702c mindestens eines der Metallelemente enthält, die in dem Oxidhalbleiterfilm 702b enthalten sind, ist es weniger wahrscheinlich, dass Grenzflächenstreuung an der Grenzfläche zwischen dem Oxidhalbleiterfilm 702b und dem Oxidhalbleiterfilm 702c auftritt. Deshalb wird die Bewegung der Ladungsträger an der Grenzfläche nicht leicht gesperrt, was zur Zunahme der Feldeffektbeweglichkeit des Transistors 101 führt.
  • Wenn ein Grenzflächenniveau an der Grenzfläche zwischen dem Oxidhalbleiterfilm 702a und dem Oxidhalbleiterfilm 702b gebildet wird, wird ein Kanalbereich auch in der Nähe der Grenzfläche gebildet; daher schwankt die Schwellenspannung des Transistors 101. Jedoch ist es weniger wahrscheinlich, dass ein Grenzflächenniveau an der Grenzfläche zwischen dem Oxidhalbleiterfilm 702a und dem Oxidhalbleiterfilm 702b gebildet wird, da der Oxidhalbleiterfilm 702a mindestens eines der Metallelemente enthält, die in dem Oxidhalbleiterfilm 702b enthalten sind. Dadurch kann die vorstehende Struktur die Schwankungen der elektrischen Eigenschaften der Transistoren 101, wie z. B. der Schwellenspannung, verringern.
  • Eine Vielzahl von Oxidhalbleiterfilmen wird vorzugsweise derart übereinander angeordnet, dass an der Grenzfläche zwischen den Oxidhalbleiterfilmen kein Grenzflächenniveau, das den Fluss von Ladungsträgern sperrt, wegen einer Verunreinigung, die zwischen den Oxidhalbleiterfilmen existiert, gebildet wird. Das liegt daran, dass die Stetigkeit der Untergrenze des Leitungsbandes zwischen den Oxidhalbleiterfilmen verloren geht und in der Nähe der Grenzfläche Ladungsträger eingefangen werden oder infolge Rekombination verschwinden, wenn eine Verunreinigung zwischen den übereinander angeordneten Oxidhalbleiterfilmen existiert. Durch Verringerung einer Verunreinigung, die zwischen den Filmen existiert, wird ein stetiger Übergang (hier besonders eine U-förmige Wannenstruktur (well structure) mit der Untergrenze des Leitungsbandes, die stetig zwischen den Filmen geändert wird) leichter gebildet als in dem Fall, in dem eine Vielzahl von Oxidhalbleiterfilmen, die als Hauptkomponente mindestens ein gemeinsames Metall enthalten, lediglich aufeinander angeordnet ist.
  • Um ein derartiges stetiges Energieband zu bilden, müssen die Filme ohne Aussetzung an der Luft nacheinander übereinander angeordnet werden, indem ein Abscheidungssystem (Sputtersystem) mit mehreren Kammern verwendet wird, das mit einer Schleusenkammer versehen ist. Jede Kammer der Sputtereinrichtung wird vorzugsweise durch eine Adsorptionsvakuumpumpe, wie z. B. einer Kryopumpe, auf hohes Vakuum (auf etwa 5 × 10–7 Pa bis 1 × 10–4 Pa) evakuiert, so dass Wasser und dergleichen, die als Verunreinigungen für den Oxidhalbleiter dienen, möglichst entfernt werden. Alternativ werden vorzugsweise eine Turbomolekularpumpe und eine Kältefalle in Kombination verwendet, um einen Rückfluss eines Gases durch ein Evakuierungssystem in die Kammer zu verhindern.
  • Um einen hochreinen intrinsischen Oxidhalbleiter zu erhalten, ist nicht nur die Hochvakuumevakuierung der Kammern, sondern auch eine hohe Reinheit eines Gases, das beim Sputtern verwendet wird, wichtig. Wenn ein Sauerstoffgas oder ein Argongas, das als Sputtergas verwendet wird, hoch gereinigt ist und einen Taupunkt von –40°C oder niedriger, bevorzugt –80°C oder niedriger, stärker bevorzugt –100°C oder niedriger aufweist, kann der Eintritt von Feuchtigkeit und dergleichen in den Oxidhalbleiterfilm möglichst verhindert werden. Wenn insbesondere der Oxidhalbleiterfilm 702b ein In-M-Zn-Oxidfilm ist (M ist Ga, Y, Zr, La, Ce oder Nd) und ein Target mit dem Atomverhältnis der Metallelemente von In:M:Zn = x1:y1:z1 zur Ausbildung des Oxidhalbleiterfilms 702b verwendet wird, reicht x1/y1 bevorzugt von 1/3 bis 6, stärker bevorzugt von 1 bis 6, und reicht z1/y1 bevorzugt von 1/3 bis 6, stärker bevorzugt von 1 bis 6. Es sei angemerkt, dass z1/y1 im Bereich von 1 bis 6 eine Ausbildung eines Films aus kristallinem Oxidhalbleiter mit Ausrichtung bezüglich der c-Achse (CAAC-OS-Films, c-axis aligned crystalline Oxide semiconductor film) als der Oxidhalbleiterfilm 702b erleichtert. Typische Beispiele für das Atomverhältnis der Metallelemente des Targets sind In:M:Zn = 1:1:1 und In:M:Zn = 3:1:2.
  • Wenn insbesondere die Oxidhalbleiterfilme 702b und 702c In-M-Zn-Oxidfilme sind (M ist Ga, Y, Zr, La, Ce oder Nd) und das Atomverhältnis der Metallelemente von In zu M und Zn in einem Target zur Ausbildung der Oxidhalbleiterfilme 702a und 702c x2:y2:z2 ist, ist vorzugsweise x2/y2 kleiner als x1/y1 und reicht z2/y2 bevorzugt von 1/3 bis 6, stärker bevorzugt von 1 bis 6. Es sei angemerkt, dass z2/y2 im Bereich von 1 bis 6 eine Ausbildung von CAAC-OS-Filmen als die Oxidhalbleiterfilme 702a und 702c fördert. Typische Beispiele für das Atomverhältnis der Metallelemente des Targets sind In:M:Zn = 1:3:2, In:M:Zn = 1:3:4, In:M:Zn = 1:3:6 und In:M:Zn = 1:3:8.
  • Die Oxidhalbleiterfilme 702a und 702c weisen jeweils eine Dicke von 3 nm bis 100 nm, vorzugsweise 3 nm bis 50 nm auf. Der Oxidhalbleiterfilm 702b weist eine Dicke von 3 nm bis 200 nm, bevorzugt 3 nm bis 100 nm, stärker bevorzugt 3 nm bis 50 nm auf.
  • In dem dreischichtigen Halbleiterfilm können die Oxidhalbleiterfilme 702a bis 702c jeweils amorph oder kristallin sein. Es sei angemerkt, dass der Oxidhalbleiterfilm 702b, in dem ein Kanalbereich gebildet wird, vorzugsweise kristallin ist, in welchem Falle der Transistor 101 stabile elektrische Eigenschaften aufweisen kann.
  • Es sei angemerkt, dass sich ein Kanalbildungsbereich auf einen Bereich eines Halbleiterfilms eines Transistors bezieht, der sich mit einer Gate-Elektrode überlappt und zwischen einer Source-Elektrode und einer Drain-Elektrode liegt. Auf einen Kanalbereich bezieht sich ein Bereich, durch den ein Strom in dem Kanalbildungsbereich hauptsächlich fließt.
  • Wenn beispielsweise ein In-Ga-Zn-Oxidfilm, der durch Sputtern ausgebildet wird, als jeder der Oxidhalbleiterfilme 702a und 702c verwendet wird, können die Oxidhalbleiterfilme 702a und 702c unter Verwendung eines In-Ga-Zn-Oxidtargets, das In, Ga und Zn in einem Atomverhältnis von 1:3:2 enthält, abgeschieden werden. Die Abscheidungsbedingungen können beispielsweise wie folgt sein: Ein Argongas (Durchflussmenge: 30 sccm) und ein Sauerstoffgas (Durchflussmenge: 15 sccm) werden als Abscheidungsgas verwendet; der Druck ist 0,4 Pa; die Substratstemperatur ist 200°C; und die DC-Leistung ist 0,5 kW.
  • Wenn der Oxidhalbleiterfilm 702b ein CAAC-OS-Film ist, wird vorzugsweise der Oxidhalbleiterfilm 702b unter Verwendung eines polykristallinen Oxidtargets, das In-Ga-Zn-Oxid (In:Ga:Zn = 1:1:1 [Atomverhältnis]) enthält, abgeschieden. Die Abscheidungsbedingungen können beispielsweise wie folgt sein: ein Argongas (Durchflussmenge: 30 sccm) und ein Sauerstoffgas (Durchflussmenge: 15 sccm) werden als Abscheidungsgas verwendet; der Druck ist 0,4 Pa; die Substratstemperatur ist 300°C; und die DC-Leistung ist 0,5 kW.
  • Obwohl die Oxidhalbleiterfilme 702a bis 702c durch Sputtern ausgebildet werden können, können sie durch ein anderes Verfahren, z. B. thermische CVD, ausgebildet werden. Beispiele für thermische CVD umfassen metallorganische chemische Gasphasenabscheidung (metal organic chemical vapor deposition, MOCVD) und eine Atomlagenabscheidung (atomic layer deposition, ALD).
  • Ein hoch gereinigter Oxidhalbleiter (ein gereinigter Oxidhalbleiter), der durch eine Verringerung von Verunreinigungen, wie z. B. Feuchtigkeit oder Wasserstoff, die als Elektronenspender (Donatoren) dienen, und eine Verringerung von Sauerstofffehlstellen erhalten wird, weist geringe Ladungsträgerquellen auf und kann daher ein i-Typ-(intrinsischer-, Eigenleitungs-)Halbleiter oder ein im Wesentlichen i-Typ-Halbleiter sein. Aus diesem Grund weist ein Transistor, der einen Kanalbildungsbereich in einem hoch gereinigten Oxidhalbleiterfilm umfasst, sehr geringen Sperrstrom und hohe Zuverlässigkeit auf. Wahrscheinlich weist ein Transistor, der einen Kanalbildungsbereich in dem Oxidhalbleiterfilm aufweist, positive Schwellenspannung auf (d. h. selbstsperrende (normally-off) Eigenschaften).
  • Ein hoch gereinigter Oxidhalbleiterfilm weist infolge der Verringerung von Verunreinigungselementen eine niedrige Ladungsträgerdichte auf. Die Ladungsträgerdichte des Films ist niedriger als 8 × 1011/cm3, bevorzugt niedriger als 1 × 1011/cm3, stärker bevorzugt niedriger als 1 × 1010/cm3 und kann 1 × 10–9/cm3 oder höher sein.
  • Insbesondere können verschiedene Experimente einen geringen Sperrstrom eines Transistors beweisen, der einen Kanalbildungsbereich in einem hoch gereinigten Oxidhalbleiterfilm umfasst. Beispielsweise kann der Sperrstrom eines Elements mit einer Kanalbreite von 1 × 106 μm und einer Kanallänge von 10 μm geringer als oder gleich dem Messgrenzwert eines Halbleiterparameteranalysators sein, d. h. geringer als oder gleich 1 × 10–13 A bei einer Spannung (Drain-Spannung) zwischen einer Source-Elektrode und einer Drain-Elektrode von 1 V bis 10 V. In diesem Fall ist der Sperrstrom, der hinsichtlich der Kanalbreite des Transistors normalisiert ist, geringer als oder gleich 100 zA/μm. Außerdem wird der Sperrstrom unter Verwendung einer Schaltung gemessen, in der ein Kondensator und ein Transistor miteinander verbunden sind und durch den Transistor elektrische Ladung gesteuert wird, die in den oder aus dem Kondensator fließt. Bei der Messung wird ein hoch gereinigter Oxidhalbleiterfilm für einen Kanalbildungsbereich des Transistors verwendet, und der Sperrstrom des Transistors wird aus einer Änderung der Menge elektrischer Ladung des Kondensators pro Zeiteinheit gemessen. Das hat zur Folge, dass herausgefunden wird, dass dann, wenn die Spannung zwischen der Source-Elektrode und der Drain-Elektrode des Transistors 3 V beträgt, ein geringerer Sperrstrom von mehreren zehn Yoktoampere pro Mikrometer (yA/μm) erhalten wird. Folglich weist der Transistor, in dem ein hoch gereinigter Oxidhalbleiterfilm für einen Kanalbildungsbereich verwendet wird, einen viel geringeren Sperrstrom auf als ein kristallines Silizium enthaltender Transistor.
  • Wenn ein Oxidhalbleiterfilm als Halbleiterfilm verwendet wird, enthält der Oxidhalbleiter vorzugsweise mindestens Indium (In) oder Zink (Zn). Zusätzlich zu Indium (In) und/oder Zink (Zn) enthält ferner der Oxidhalbleiter vorzugsweise als Stabilisator zur Verringerung der Schwankungen der elektrischen Eigenschaften von Transistoren, bei denen Oxidhalbleiter verwendet wird, Gallium (Ga), Zinn (Sn), Hafnium (Hf), Aluminium (Al) und/oder Zirconium (Zr).
  • Ein In-Ga-Zn-Oxid und ein In-Sn-Zn-Oxid unter Oxidhalbleitern weisen die folgenden Vorteile gegenüber Siliziumkarbid, Galliumnitrid und Galliumoxid auf: Transistoren mit ausgezeichneten elektrischen Eigenschaften können durch Sputtern oder einen Nassprozess ausgebildet werden und daher leicht in großen Mengen hergestellt werden. Im Unterschied zu dem Fall, in dem Siliziumkarbid, Galliumnitrid oder Galliumoxid verwendet wird, ermöglicht ferner der Einsatz des In-Ga-Zn-Oxids, Transistoren mit ausgezeichneten elektrischen Eigenschaften über einem Glassubstrat auszubilden und ein großes Substrat zu verwenden.
  • Als weiterer Stabilisator kann der Oxidhalbleiter eine oder mehrere Arten von Lanthanoid, wie z. B. Lanthan (La), Cer (Ce), Praseodym (Pr), Neodym (Nd), Samarium (Sm), Europium (Eu), Gadolinium (Gd), Terbium (Tb), Dysprosium (Dy), Holmium (Ho), Erbium (Er), Thulium (Tm), Ytterbium (Yb) und Lutetium (Lu) enthalten.
  • Als Oxidhalbleiter kann beispielsweise ein beliebiges der folgenden Oxide verwendet werden: Indiumoxid, Galliumoxid, Zinnoxid, Zinkoxid, In-Zn-Oxid, Sn-Zn-Oxid, Al-Zn-Oxid, Zn-Mg-Oxid, Sn-Mg-Oxid, In-Mg-Oxid, In-Ga-Oxid, In-Ga-Zn-Oxid (auch als IGZO bezeichnet), In-Al-Zn-Oxid, In-Sn-Zn-Oxid, Sn-Ga-Zn-Oxid, Al-Ga-Zn-Oxid, Sn-Al-Zn-Oxid, In-Hf-Zn-Oxid, In-La-Zn-Oxid, In-Pr-Zn-Oxid, In-Nd-Zn-Oxid, In-Ce-Zn-Oxid, In-Sm-Zn-Oxid, In-Eu-Zn-Oxid, In-Gd-Zn-Oxid, In-Tb-Zn-Oxid, In-Dy-Zn-Oxid, In-Ho-Zn-Oxid, In-Er-Zn-Oxid, In-Tm-Zn-Oxid, In-Yb-Zn-Oxid, In-Lu-Zn-Oxid, In-Sn-Ga-Zn-Oxid, In-Hf-Ga-Zn-Oxid, In-Al-Ga-Zn-Oxid, In-Sn-Al-Zn-Oxid, In-Sn-Hf-Zn-Oxid und In-Hf-Al-Zn-Oxid.
  • Beispielsweise bezeichnet ein In-Ga-Zn-Oxid ein In, Ga und Zn enthaltendes Oxid, wobei es keine Beschränkung bezüglich des Verhältnisses von In, Ga und Zn gibt. Überdies kann das In-Ga-Zn-Oxid ein anderes Metallelement als In, Ga und Zn enthalten. Das In-Ga-Zn-Oxid weist einen ausreichend hohen Widerstand auf, wenn kein elektrisches Feld daran angelegt wird, so dass der Sperrstrom ausreichend verringert werden kann. Außerdem weist das In-Ga-Zn-Oxid hohe Beweglichkeit auf.
  • Beispielsweise kann mit einem In-Sn-Zn-Oxid hohe Beweglichkeit relativ leicht erzielt werden. Indessen kann dann, wenn ein In-Ga-Zn-Oxid verwendet wird, die Beweglichkeit erhöht werden, indem die Defektdichte in einem Bulk verringert wird.
  • In dem Transistor 101 könnte ein Metall in der Source-Elektrode und der Drain-Elektrode Sauerstoff aus dem Oxidhalbleiterfilm in Abhängigkeit von einem leitenden Material, das für die Source-Elektrode und die Drain-Elektrode verwendet wird, extrahieren. In einem solchen Fall wird ein Bereich des Oxidhalbleiterfilms, der in Kontakt mit der Source-Elektrode oder der Drain-Elektrode ist, infolge des Bildens einer Sauerstofffehlstelle zu einem n-Typ-Bereich. Der n-Typ-Bereich dient als Source-Bereich oder Drain-Bereich, was zur Abnahme des Kontaktwiderstandes zwischen dem Oxidhalbleiterfilm und der Source-Elektrode oder der Drain-Elektrode führt. Folglich erhöht die Ausbildung der n-Typ-Bereiche die Beweglichkeit und den Durchlassstrom (on-state current) des Transistors 101, was zum Hochgeschwindigkeitsbetrieb einer Vorrichtung führt, bei der der Transistor 101 verwendet wird.
  • Es sei angemerkt, dass die Extrahierung von Sauerstoff durch ein Metall in der Source-Elektrode und der Drain-Elektrode wahrscheinlich verursacht wird, wenn die Source-Elektrode und die Drain-Elektrode durch Sputtern ausgebildet werden oder wenn eine Wärmebehandlung nach dem Ausbilden der Source-Elektrode und der Drain-Elektrode ausgeführt wird. Der n-Typ-Bereich wird mit größerer Wahrscheinlichkeit ausgebildet, indem die Source-Elektrode und die Drain-Elektrode unter Verwendung eines leitenden Materials, das leicht an Sauerstoff gebunden wird, ausgebildet werden. Beispiele für ein derartiges Material umfassen Al, Cr, Cu, Ta, Ti, Mo und W.
  • Wenn der Halbleiterfilm, der die übereinander angeordneten Oxidhalbleiterfilme beinhaltet, in dem Transistor 101 verwendet wird, erstreckt sich der n-Typ-Halbleiterbereich vorzugsweise bis zu dem Oxidhalbleiterfilm 702b, der als Kanalbereich dient, damit die Beweglichkeit und der Durchlassstrom des Transistors 101 erhöht werden können und die Vorrichtung in höherer Geschwindigkeit arbeiten kann.
  • Der Isolierfilm 701 weist vorzugsweise eine Funktion zur Zuführung eines Teils von Sauerstoff zu den Oxidhalbleiterfilmen 702a bis 702c durch Erwärmung auf. Die Anzahl der Defekte in dem Isolierfilm 701 ist vorzugsweise klein, und typischerweise ist die Spindichte von g = 2,001, die auf eine offene Bindung von Silizium zurückzuführen ist, vorzugsweise niedriger als oder gleich 1 × 1018 Spins/cm3. Die Spindichte wird durch ESR-Spektroskopie gemessen.
  • Der Isolierfilm 701 wird vorzugsweise unter Verwendung eines Oxides ausgebildet, so dass er eine Funktion zur Zuführung eines Teils von Sauerstoff zu den Oxidhalbleiterfilmen 702a bis 702c durch Erwärmung aufweist. Beispiele für das Oxid umfassen Aluminiumoxid, Magnesiumoxid, Siliziumoxid, Siliziumoxynitrid, Siliziumnitridoxid, Galliumoxid, Germaniumoxid, Yttriumoxid, Zirconiumoxid, Lanthanoxid, Neodymoxid, Hafniumoxid und Tantaloxid. Der Isolierfilm 701 kann durch plasmagestütztes CVD, Sputtern oder dergleichen ausgebildet werden.
  • Es sei angemerkt, dass in dieser Beschreibung ein Oxynitrid mehr Sauerstoff als Stickstoff enthält, und dass ein Nitridoxid mehr Stickstoff als Sauerstoff enthält.
  • Es sei angemerkt, dass sich in dem Transistor 101 in 15A bis 15C und 16A bis 16C der leitende Film 706 mit Endabschnitten des Oxidhalbleiterfilms 702b, der einen Kanalbereich aufweist, die sich mit den leitenden Filmen 703 und 704 nicht überlappen, nämlich Endabschnitte des Oxidhalbleiterfilms 702b, die in einem Bereich liegen, der sich von Bereichen unterscheidet, in denen die leitenden Filme 703 und 704 liegen, überlappt. Wenn die Endabschnitte des Oxidhalbleiterfilms 702b durch Ätzen zur Ausbildung der Endabschnitte dem Plasma ausgesetzt werden, wird Chlorradikal, Fluorradikal oder dergleichen, das aus einem Ätzgas erzeugt wird, leicht an ein Metallelement gebunden, das in dem Oxidhalbleiter enthalten ist. Aus diesem Grund wird bei den Endabschnitten des Oxidhalbleiterfilms Sauerstoff, der an das Metallelement gebunden ist, leicht freigelassen, so dass eine Sauerstofffehlstelle leicht gebildet wird und der Oxidhalbleiterfilm dazu neigt, n-Typ-Leitfähigkeit aufzuweisen. Jedoch kann in dem Transistor 101 in 15A bis 15C und 16A bis 16C, da sich die Endabschnitte des Oxidhalbleiterfilms 702b, die sich mit den leitenden Filmen 703 und 704 nicht überlappen, mit dem leitenden Film 706 überlappen, ein elektrisches Feld, das an die Endabschnitte angelegt wird, durch Steuerung des Potentials des leitenden Films 706 reguliert werden. Folglich kann der Stromfluss zwischen den leitenden Filmen 703 und 704 über die Endabschnitte des Oxidhalbleiterfilms 702b durch das Potential, das dem leitenden Film 706 zugeführt wird, gesteuert werden. Diese Struktur des Transistors 101 wird als Struktur mit umschlossenem Kanal (surrounded channel structure, s-channel structure (s-Kanal-Struktur)) bezeichnet.
  • Insbesondere kann bei der s-Kanal-Struktur dann, wenn dem leitenden Film 706 ein Potential zugeführt wird, bei dem der Transistor 101 abgeschaltet wird, die Menge an Sperrstrom, der zwischen den leitenden Filmen 703 und 704 über die Endabschnitte des Oxidhalbleiterfilms 702b fließt, gering sein. Aus diesem Grund kann der Transistor 101 geringen Sperrstrom aufweisen, selbst wenn in dem Transistor 101 der Abstand zwischen den leitenden Filmen 703 und 704 an den Endabschnitten des Oxidhalbleiterfilms 702b als Ergebnis der Verringerung der Kanallänge verringert wird, um hohen Durchlassstrom zu erreichen. Somit kann der Transistor 101 mit einer kurzen Kanallänge hohen Durchlassstrom und geringen Sperrstrom aufweisen.
  • Insbesondere kann bei der s-Kanal-Struktur dann, wenn dem leitenden Film 706 ein Potential zugeführt wird, bei dem der Transistor 101 angeschaltet wird, die Menge an Strom, der zwischen den leitenden Filmen 703 und 704 über die Endabschnitte des Oxidhalbleiterfilms 702b fließt, groß sein. Der Strom trägt zur Erhöhung der Feldeffektbeweglichkeit und des Durchlassstroms des Transistors 101 bei. Beim Überlappen der Endabschnitte des Oxidhalbleiterfilms 702b und des leitenden Films 706 fließen Ladungsträger auf einen weiten Bereich des Oxidhalbleiterfilms 702b ohne Beschränkung eines Bereichs in der Nähe der Grenzfläche des Oxidhalbleiterfilms 702b nahe dem Isolierfilm 705, was zur Erhöhung der Menge an Ladungsträgern führt, die sich in dem Transistor 101 bewegen. Als Ergebnis wird der Durchlassstrom des Transistors 101 erhöht, und die Feldeffektbeweglichkeit wird beispielsweise auf 10 cm2/V·s oder höher oder auf 20 cm2N s oder höher erhöht. Es sei angemerkt, dass die Feldeffektbeweglichkeit hier nicht ein Annäherungswert der Beweglichkeit als physikalische Kenngröße des Oxidhalbleiterfilms ist, sondern ein Index der Stromsteuerungsfähigkeit in einem Sättigungsbereich des Transistors und die scheinbare Feldeffektbeweglichkeit ist.
  • Eine Struktur des Oxidhalbleiterfilms wird nachstehend beschrieben.
  • Ein Oxidhalbleiterfilm wird grob in einen Einkristall-Oxidhalbleiterfilm und einen Nicht-Einkristall-Oxidhalbleiterfilm unterteilt. Der Nicht-Einkristall-Oxidhalbleiterfilm umfasst einen von einem amorphen Oxidhalbleiterfilm, einem mikrokristallinen Oxidhalbleiterfilm, einem polykristallinen Oxidhalbleiterfilm, einem CAAC-OS-Film und dergleichen.
  • Der amorphe Oxidhalbleiterfilm weist eine ungeordnete Atomanordnung und keine kristalline Komponente auf. Ein typisches Beispiel für den amorphen Oxidhalbleiterfilm ist ein Oxidhalbleiterfilm, in dem auch in einem mikroskopischen Bereich kein Kristallbereich besteht und der als Ganzes amorph ist.
  • Der mikrokristalline Oxidhalbleiterfilm enthält beispielsweise einen Mikrokristall (auch als Nanokristall bezeichnet) mit einer Größe von größer als oder gleich 1 nm und kleiner als 10 nm. Daher weist der mikrokristalline Oxidhalbleiterfilm einen höheren Grad von Atomordnung auf als der amorphe Oxidhalbleiterfilm. Dementsprechend ist die Dichte der Defektzustände des mikrokristallinen Oxidhalbleiterfilms niedriger als diejenige des amorphen Oxidhalbleiterfilms.
  • Der CAAC-OS-Film ist ein Oxidhalbleiterfilm, der eine Vielzahl von Kristallbereichen aufweist, und die meisten der Kristallbereiche passen jeweils in einen Würfel, dessen Kantenlänge weniger als 100 nm beträgt. Deswegen gibt es einen Fall, in dem ein Kristallbereich in dem CAAC-OS-Film in einen Würfel passt, dessen Kantenlänge weniger als 10 nm, weniger als 5 nm oder weniger als 3 nm beträgt. Die Dichte der Defektzustände des CAAC-OS-Films ist niedriger als diejenige des mikrokristallinen Oxidhalbleiterfilms. In einem Transmissionselektronenmikroskop-(TEM-)Bild des CAAC-OS-Films wird eine Grenze zwischen Kristallbereichen, das heißt eine Korngrenze, nicht deutlich beobachtet. Folglich ist es weniger wahrscheinlich, dass in dem CAAC-OS-Film eine Verringerung der Elektronenbeweglichkeit wegen der Korngrenze auftritt.
  • Laut dem TEM-Bild des CAAC-OS-Films, der in einer Richtung beobachtet wird, die im Wesentlichen parallel zu einer Probenoberfläche ist (Querschnitt-TEM-Bild (cross-sectional TEM image)), sind Metallatome in geschichteter Weise in den Kristallbereichen angeordnet. Jede Metallatomlage widerspiegelt die Unebenheit einer Oberfläche, über der der CAAC-OS-Film ausgebildet ist (nachstehend wird eine Oberfläche, über der der CAAC-OS-Film ausgebildet ist, als Ausbildungsoberfläche bezeichnet), oder einer oberen Oberfläche des CAAC-OS-Films und ist parallel zu der Ausbildungsoberfläche oder der oberen Oberfläche des CAAC-OS-Films angeordnet.
  • In dieser Beschreibung deutet der Begriff „im Wesentlichen parallel” darauf hin, dass der Winkel, der zwischen zwei geraden Linien gebildet ist, von –10° bis 10° reicht, und umfasst daher auch den Fall, in dem der Winkel von –5° bis 5° reicht. Der Begriff „im Wesentlichen senkrecht” deutet darauf hin, dass der Winkel, der zwischen zwei geraden Linien gebildet ist, von 80° bis 100° reicht, und umfasst daher auch den Fall, in dem der Winkel von 85° bis 95° reicht.
  • Dahingegen sind laut dem TEM-Bild des CAAC-OS-Films, der in einer Richtung beobachtet wird, die im Wesentlichen senkrecht zu der Probenoberfläche ist (Flächen-TEM-Bild (plan-view TEM image)), Metallatome in einer trigonalen oder hexagonalen Konfiguration in den Kristallbereichen angeordnet. Zwischen unterschiedlichen Kristallbereichen gibt es jedoch keine Regelmäßigkeit der Anordnung von Metallatomen.
  • Aus den Ergebnissen des Querschnitt-TEM-Bildes und des Flächen-TEM-Bildes wird eine Ausrichtung in den Kristallbereichen in dem CAAC-OS-Film gefunden.
  • Ein CAAC-OS-Film wird einer Strukturanalyse mittels einer Röntgenbeugungs-(X-ray diffraction, XRD-)Einrichtung unterzogen. Wenn beispielsweise der CAAC-OS-Film, der einen InGaZnO4-Kristall enthält, durch ein Out-of-Plane-Verfahren (out-of-plane method) analysiert wird, erscheint ein Peak oft bei einem Beugungswinkel (2θ) von circa 31°. Dieser Peak stammt von der (009)-Fläche des InGaZnO4-Kristalls, was darauf hindeutet, dass Kristalle in dem CAAC-OS-Film eine Ausrichtung bezüglich der c-Achse aufweisen und dass die c-Achsen in einer Richtung ausgerichtet sind, die im Wesentlichen senkrecht zu der Ausbildungsoberfläche oder der oberen Oberfläche des CAAC-OS-Films ist.
  • Dahingegen erscheint ein Peak oft bei 20 von circa 56°, wenn der CAAC-OS-Film durch ein In-Plane-Verfahren (in-plane method) analysiert wird, in dem ein Röntgenstrahl in eine Probe in einer Richtung eintritt, die im Wesentlichen senkrecht zu der c-Achse ist. Dieser Peak stammt von der (110)-Fläche des InGaZnO4-Kristalls. Hier wird die Analyse (ϕ-Scan) unter Bedingungen ausgeführt, unter denen die Probe um einen Normalenvektor einer Probenoberfläche als Achse (Achse) gedreht wird, wobei 2θ auf circa 56° festgelegt ist. Wenn die Probe ein Einkristall-Oxidhalbleiterfilm aus InGaZnO4 ist, erscheinen sechs Peaks. Die sechs Peaks stammen von Kristallflächen, die der (110)-Fläche äquivalent sind. Dahingegen wird im Fall eines CAAC-OS-Films ein Peak nicht deutlich beobachtet, wenn ein ϕ-Scan ausgeführt wird, wobei 2θ auf circa 56° festgelegt ist.
  • Nach den vorstehenden Ergebnissen sind in dem CAAC-OS-Film die c-Achsen in einer Richtung ausgerichtet, die parallel zu einem Normalenvektor einer Ausbildungsoberfläche oder einem Normalenvektor einer oberen Oberfläche ist, während die Richtungen von a-Achsen und b-Achsen zwischen Kristallbereichen unregelmäßig orientiert sind. Jede Metallatomlage, die in geschichteter Weise angeordnet ist und in dem Querschnitts-TEM-Bild beobachtet wird, entspricht daher einer Fläche, die parallel zu der a-b-Fläche des Kristalls ist.
  • Es sei angemerkt, dass der Kristallbereich gleichzeitig mit einer Abscheidung des CAAC-OS-Films ausgebildet wird oder durch eine Kristallisierungsbehandlung, wie z. B. eine Wärmebehandlung, ausgebildet wird. Wie vorstehend beschrieben worden ist, ist die c-Achse des Kristalls in einer Richtung ausgerichtet, die parallel zu einem Normalenvektor einer Ausbildungsoberfläche oder einem Normalenvektor einer oberen Oberfläche ist. Deshalb könnte beispielsweise dann, wenn die Form des CAAC-OS-Films durch Ätzen oder dergleichen verändert wird, die c-Achse nicht immer parallel zu einem Normalenvektor einer Ausbildungsoberfläche oder einem Normalenvektor einer oberen Oberfläche des CAAC-OS-Films sein.
  • Ferner ist die Kristallinität in dem CAAC-OS-Film nicht notwendigerweise gleichmäßig. Beispielsweise ist dann, wenn das Kristallwachstum zum Ausbilden des CAAC-OS-Films von der Nähe der oberen Oberfläche des Films ausgeht, die Kristallinität in der Nähe der oberen Oberfläche in einigen Fällen höher als diejenige in der Nähe der Ausbildungsoberfläche. Ferner wird dann, wenn eine Verunreinigung zu dem CAAC-OS-Film hinzugefügt wird, die Kristallinität in einem Bereich geändert, dem die Verunreinigung hinzugefügt wird, und die Kristallinität in dem CAAC-OS-Film kann in Abhängigkeit von Bereichen schwanken.
  • Wenn der CAAC-OS-Film mit einem InGaZnO4-Kristall durch ein Out-of-Plane-Verfahren analysiert wird, kann auch ein Peak bei 2θ von circa 36° ebenso wie bei 2θ von circa 31° beobachtet werden. Der Peak bei 2θ von circa 36° deutet darauf hin, dass ein Kristall ohne c-Achsen-Ausrichtung in einem Teil des CAAC-OS-Films enthalten ist. Vorzugsweise erscheint in dem CAAC-OS-Film ein Peak bei 2θ von circa 31° und kein Peak bei 2θ von circa 36°.
  • Unter Verwendung des CAAC-OS-Films in einem Transistor sind die Schwankungen der elektrischen Eigenschaften des Transistors aufgrund einer Bestrahlung mit sichtbarem Licht oder UV-Licht klein. Folglich weist der Transistor hohe Zuverlässigkeit auf.
  • Es sei angemerkt, dass ein Oxidhalbleiterfilm ein übereinander angeordneter Film sein kann, der beispielsweise zwei oder mehr Filme von einem amorphen Oxidhalbleiterfilm, einem mikrokristallinen Oxidhalbleiterfilm und einem CAAC-OS-Film aufweist.
  • Bei der Abscheidung des CAAC-OS-Films werden vorzugsweise die folgenden Bedingungen verwendet.
  • Eine Verschlechterung des Kristallzustandes mit Verunreinigungen kann durch Verringerung der Menge der Verunreinigungen, die in den CAAC-OS-Film während der Abscheidung eintreten, z. B. durch Verringerung der Konzentration der in einer Behandlungskammer vorhandenen Verunreinigungen (z. B. Wasserstoff, Wasser, Kohlendioxid und Stickstoff) oder durch Verringerung der Konzentration der Verunreinigungen in einem Abscheidungsgas, verhindert werden. Insbesondere wird ein Abscheidungsgas mit einem Taupunkt von –80°C oder niedriger, bevorzugt –100°C oder niedriger verwendet.
  • Durch Erhöhung der Erwärmungstemperatur des Substrats während der Abscheidung tritt eine Wanderung eines gesputterten Teilchens auf, nachdem das gesputterte Teilchen ein Substrat erreicht hat. Insbesondere reicht die Erwärmungstemperatur des Substrats während der Abscheidung von 100°C bis 740°C, bevorzugt von 200°C bis 500°C. Wenn die Erwärmungstemperatur des Substrats während der Abscheidung erhöht wird und flachplattenähnliche oder pelletähnliche gesputterte Teilchen das Substrat erreichen, tritt eine Wanderung an dem Substrat auf, und eine ebene Fläche jedes gesputterten Teilchens wird an das Substrat angefügt.
  • Vorzugsweise wird der Sauerstoffanteil in dem Abscheidungsgas erhöht, und der Strom wird optimiert, um Plasmaschäden bei der Abscheidung zu verringern. Der Sauerstoffanteil in dem Abscheidungsgas beträgt 30 Vol.-% oder höher, bevorzugt 100 Vol.-%.
  • Als Beispiel für das Target wird ein Target aus einem In-Ga-Zn-Oxid nachstehend beschrieben.
  • Ein polykristallines In-Ga-Zn-Oxidtarget wird durch Mischung von InOX-Pulver, GaOY-Pulver und ZnOZ-Pulver in einem vorbestimmten Molverhältnis unter Ausübung eines Drucks und Ausführung einer Wärmebehandlung bei einer Temperatur von 1000°C bis 1500°C ausgebildet. Es sei angemerkt, dass X, Y und Z jeweils gegebene positive Zahlen sind. Hier beträgt das vorbestimmte Molverhältnis von InOX-Pulver zu GaOY-Pulver und ZnOZ-Pulver beispielsweise 2:2:1, 8:4:3, 3:1:1, 1:1:1, 4:2:3 oder 3:1:2. Die Pulverarten und das Molverhältnis zum Mischen von Pulver können je nach dem gewünschten Target bestimmt werden.
  • Alkalimetall ist kein Element, das Bestandteil eines Oxidhalbleiters ist, und ist daher eine Verunreinigung. Erdalkalimetall ist ebenfalls eine Verunreinigung, wenn es kein Element ist, das Bestandteil des Oxidhalbleiters ist. Wenn ein Isolierfilm, der in Kontakt mit einem Oxidhalbleiterfilm ist, ein Oxid ist, diffundiert Na, unter den Alkalimetallen, in den Isolierfilm und wird zu Na+. Außerdem bricht Na in dem Oxidhalbleiterfilm eine Bindung zwischen einem Metall und Sauerstoff oder tritt in eine Bindung zwischen einem Metall und Sauerstoff ein, die Elemente sind, die Bestandteil des Oxidhalbleiters sind. Als Ergebnis verschlechtern sich die elektrischen Eigenschaften des Transistors; beispielsweise wird der Transistor in einen normalerweise angeschalteten Zustand (normally-on state) aufgrund einer Verschiebung der Schwellenspannung in negativer Richtung versetzt, oder die Mobilität wird vermindert. Außerdem schwanken die Eigenschaften der Transistoren. Insbesondere ist die Na-Konzentration, die durch eine Sekundärionenmassenspektrometrie gemessen wird, bevorzugt 5 × 1016/cm3 oder niedriger, stärker bevorzugt 1 × 1016/cm3 oder niedriger, noch stärker bevorzugt 1 × 1015/cm3 oder niedriger. Entsprechend ist die gemessene Li-Konzentration bevorzugt 5 × 1015/cm3 oder niedriger, stärker bevorzugt 1 × 1015/cm3 oder niedriger. Auf ähnliche Weise ist die gemessene K-Konzentration bevorzugt 5 × 1015/cm3 oder niedriger, stärker bevorzugt 1 × 1015/cm3 oder niedriger.
  • Wenn ein Indium umfassendes Metalloxid verwendet wird, könnten Silizium oder Kohlenstoff, die höhere Bindungsenergie an Kohlenstoff als Indium haben, die Bindung zwischen Indium und Sauerstoff brechen, und eine Sauerstofffehlstelle kann gebildet werden. Dementsprechend ist es wahrscheinlich, dass, wie ein Alkalimetall oder eine Erdalkalimetall, Silizium oder Kohlenstoff in dem Oxidhalbleiterfilm eine Verschlechterung der elektrischen Eigenschaften des Transistors verursacht. Demnach sind die Konzentrationen von Silizium und Kohlenstoff in dem Oxidhalbleiterfilm vorzugsweise niedrig. Insbesondere ist die C-Konzentration oder die Si-Konzentration, die durch Sekundärionen-Massenspektrometrie gemessen wird, vorzugsweise 1 × 1018/cm3 oder niedriger. In diesem Fall kann die Verschlechterung der elektrischen Eigenschaften des Transistors vermieden werden, so dass die Zuverlässigkeit einer Vorrichtung verbessert werden kann.
  • Die Transistoren 101 und 104 können eine Struktur, die in 17A oder 17B dargestellt ist, aufweisen. Ein Transistor 1000 in 17A beinhaltet einen Isolierfilm 1002 über einem Substrat 1001, einen Oxidhalbleiterfilm 1003 über dem Isolierfilm 1002, leitende Filme 1004a und 1004b, die elektrisch mit dem Oxidhalbleiterfilm 1003 verbunden sind und als Source-Elektrode und Drain-Elektrode dienen, einen Isolierfilm 1005, der über dem Oxidhalbleiterfilm 1003 und den leitenden Filmen 1004a und 1004b bereitgestellt ist und als Gate-Isolierschicht dient, und einen leitenden Film 1006, der über dem Isolierfilm 1005 bereitgestellt ist, um sich mit dem Oxidhalbleiterfilm 1003 zu überlappen, und als Gate-Elektrode dient. Der Oxidhalbleiterfilm 1003 beinhaltet einen ersten Bereich 1003a, der sich mit dem leitenden Film 1006 überlappt, einen zweiten Bereich 1003b, der sich mit dem leitenden Film 1004a überlappt, einen dritten Bereich 1003c, der sich mit dem leitenden Film 1004b überlappt, einen vierten Bereich 1003d zwischen dem ersten Bereich 1003a und dem zweiten Bereich 1003b, und einen fünften Bereich 1003e zwischen dem ersten Bereich 1003a und dem dritten Bereich 1003c.
  • In dem Oxidhalbleiterfilm 1003 weisen der vierte und fünfte Bereich 1003d und 1003e eine höhere Konzentration des Verunreinigungselements auf als der erste bis dritte Bereich 1003a bis 1003c. Als Ergebnis weisen der vierte und fünfte Bereich 1003d und 1003e niedrigeren Widerstand auf als der erste bis dritte Bereich 1003a bis 1003c. Das heißt, dass der vierte und fünfte Bereich 1003d und 1003e als niederohmige Bereiche dienen.
  • Der vierte und fünfte Bereich 1003d und 1003e können selbstjustiert ausgebildet werden, indem ein Verunreinigungselement unter Verwendung der leitenden Filme 1004a, 1004b und 1006 als Masken hinzugefügt wird, wie in 17A dargestellt. Das heißt, dass die niederohmigen Bereiche ohne Erhöhung der Anzahl von Schritten ausgebildet werden können. Beispiele für das Verunreinigungselement sind Edelgaselemente, wie z. B. Ar.
  • Es können für den Isolierfilm 1002, den Oxidhalbleiterfilm 1003, die leitenden Filme 1004a und 1004b, den Isolierfilm 1005 und den leitenden Film 1006 Materialien, die in den Transistoren in 15A bis 15C und 16A bis 16C verwendet werden, je nach Bedarf verwendet werden.
  • Alternativ kann sich in dem Transistor 1000 mindestens ein Teil des vierten und fünften Bereichs 1003d und 1003e, die als niederohmige Bereiche dienen, mit dem leitenden Film 1006 überlappen, wie in 17B dargestellt.
  • Es sei angemerkt, dass diese Ausführungsform je nach Bedarf in Kombination mit anderen Ausführungsformen ausgeführt werden kann.
  • (Ausführungsform 12)
  • Die Vorrichtung einer Ausführungsform der vorliegenden Erfindung kann für Anzeigevorrichtungen, Personal Computer und Bildwiedergabevorrichtungen, die mit Aufzeichnungsmedien versehen sind (typischerweise Vorrichtungen, die den Inhalt von Aufzeichnungsmedien, wie z. B. Digital Versatile Disks (DVD), wiedergeben, und Bildschirme zum Anzeigen der wiedergegebenen Bilder aufweisen), verwendet werden. Weitere Beispiele für elektronische Vorrichtungen, die mit der Vorrichtung einer Ausführungsform der vorliegenden Erfindung ausgestattet werden können, sind Mobiltelefone, Spielmaschinen einschließlich tragbarer Spielkonsolen, tragbare Informationsgeräte, E-Book-Geräte, Kameras wie z. B. Videokameras und digitale Fotokameras, Videobrillen (am Kopf befestigte Bildschirme), Navigationssysteme, Audio-Wiedergabevorrichtungen (z. B. Auto-Audiokomponenten und digitale Audio-Player), Kopierer, Telefaxgeräte, Drucker, Multifunktionsdrucker, Geldautomaten (automated teller machine, ATM) und Warenautomaten. 18A bis 18F stellen konkrete Beispiele für solche elektronischen Vorrichtungen dar.
  • 18A zeigt eine tragbare Spielkonsole, die ein Gehäuse 5001, ein Gehäuse 5002, einen Anzeigeabschnitt 5003, einen Anzeigeabschnitt 5004, ein Mikrofon 5005, Lautsprecher 5006, eine Bedienungstaste 5007, einen Stift 5008 und dergleichen umfasst. Die Vorrichtung einer Ausführungsform der vorliegenden Erfindung kann für verschiedene integrierte Schaltungen in der tragbaren Spielkonsole verwendet werden. Obwohl die tragbare Spielkonsole in 18A die zwei Anzeigeabschnitte 5003 und 5004 beinhaltet, wird die Anzahl von in einer tragbaren Spielkonsole enthaltenen Anzeigeabschnitten nicht auf zwei beschränkt.
  • 18B stellt ein tragbares Informationsgerät dar, das ein erstes Gehäuse 5601, ein zweites Gehäuse 5602, einen ersten Anzeigeabschnitt 5603, einen zweiten Anzeigeabschnitt 5604, ein Gelenk 5605, eine Bedienungstaste 5606 und dergleichen umfasst. Die Vorrichtung einer Ausführungsform der vorliegenden Erfindung kann für verschiedene integrierte Schaltungen in dem tragbaren Informationsgerät verwendet werden. Der erste Anzeigeabschnitt 5603 ist in dem ersten Gehäuse 5601 bereitgestellt, und der zweite Anzeigeabschnitt 5604 ist in dem zweiten Gehäuse 5602 bereitgestellt. Das erste Gehäuse 5601 und das zweite Gehäuse 5602 sind mittels des Gelenks 5605 miteinander verbunden, und der Winkel zwischen dem ersten Gehäuse 5601 und dem zweiten Gehäuse 5602 kann mittels des Gelenks 5605 geändert werden. Auf dem ersten Anzeigeabschnitt 5603 angezeigte Bilder können gemäß dem Winkel an dem Gelenk 5605 zwischen dem ersten Gehäuse 5601 und dem zweiten Gehäuse 5602 umgeschaltet werden. Eine Anzeigevorrichtung mit einer Funktion zur Positionseingabe kann als der erste Anzeigeabschnitt 5603 und/oder der zweite Anzeigeabschnitt 5604 verwendet werden. Es sei angemerkt, dass die Positionseingabefunktion hinzugefügt werden kann, indem ein Touchscreen in einer Anzeigevorrichtung bereitgestellt wird oder ein fotoelektrisches Wandlerelement, genannt Fotosensor, in einem Pixelgebiet einer Anzeigevorrichtung bereitgestellt wird.
  • 18C stellt einen Laptop dar, der ein Gehäuse 5401, einen Anzeigeabschnitt 5402, eine Tastatur 5403, eine Zeigevorrichtung 5404 und dergleichen umfasst. Die Vorrichtung einer Ausführungsform der vorliegenden Erfindung kann für verschiedene integrierte Schaltungen in einem Laptop verwendet werden.
  • 18D stellt einen elektrischen Kühl-Gefrierschrank dar, der ein Gehäuse 5301, eine Kühlschranktür 5302, eine Gefrierschranktür 5303 und dergleichen umfasst. Die Vorrichtung einer Ausführungsform der vorliegenden Erfindung kann für verschiedene integrierte Schaltungen in dem elektrischen Kühl-Gefrierschrank verwendet werden.
  • 18E stellt eine Videokamera dar, die ein erstes Gehäuse 5801, ein zweites Gehäuse 5802, einen Anzeigeabschnitt 5803, eine Bedienungstaste 5804, eine Linse 5805, ein Gelenk 5806 und dergleichen umfasst. Die Vorrichtung einer Ausführungsform der vorliegenden Erfindung kann für verschiedene integrierte Schaltungen in der Videokamera verwendet werden. Die Bedienungstaste 5804 und die Linse 5805 sind in dem ersten Gehäuse 5801 bereitgestellt. Der Anzeigeabschnitt 5803 ist in dem zweiten Gehäuse 5802 bereitgestellt. Das erste Gehäuse 5801 und das zweite Gehäuse 5802 sind mittels des Gelenks 5806 miteinander verbunden, und der Winkel zwischen dem ersten Gehäuse 5801 und dem zweiten Gehäuse 5802 kann mittels des Gelenks 5806 geändert werden. Auf dem Anzeigeabschnitt 5803 angezeigte Bilder können gemäß dem Winkel an dem Gelenk 5806 zwischen dem ersten Gehäuse 5801 und dem zweiten Gehäuse 5802 umgeschaltet werden.
  • 18F stellt einen Personenwagen dar, der eine Karosserie 5101, Räder 5102, ein Armaturenbrett 5103, Scheinwerfer 5104 und dergleichen umfasst. Die Vorrichtung einer Ausführungsform der vorliegenden Erfindung kann für verschiedene integrierte Schaltungen in dem Personenwagen verwendet werden.
  • Erläuterung der Bezugszeichen
    • 10: Vorrichtung, 11: Schaltung, 12: Schaltung, 13: Schaltung, 14: Schaltung, 15: Schaltung, 16: Speicherschaltung, 17: Schaltung, 18: Vergleicherschaltung, 19: Speicherbereich, 20: Kennungsfeld, 21: Datenfeld, 22: Prozessor, 23: Signal, 30: Schaltung, 40: Zelle, 50: Zelle, 60: Latch-Schaltung, 70: Latch-Schaltung, 101: Transistor, 102: Transistor, 103: Kondensator, 104: Transistor, 105: Transistor, 106: Kondensator, 107: Transistor, 108: Transistor, 109: Transistor, 110: Inverter, 111: Transistor, 112: Inverter, 113: Inverter, 120: Transistor, 121: Transistor, 130: Inverter, 131: Inverter, 142: Leitung, 143: Leitung, 144: Leitung, 145: Leitung, 146: Leitung, 147: Leitung, 148: Leitung, 201: Leitung, 202: Leitung, 203: Leitung, 204: Leitung, 205: Leitung, 206: Leitung, 207: Leitung, 210: Leitung, 300: Zellen-Array, 310: Treiberschaltung, 311: Schaltung, 312: Schaltung, 320: Treiberschaltung, 321: Schaltung, 322: Schaltung, 323: Schalter, 330: Treiberschaltung, 331: Schaltung, 410: Schaltung, 560: LUT, 561: Flip-Flop, 562: Speichervorrichtung, 562a: Speichervorrichtung, 562b: Speichervorrichtung, 563: Eingangsanschluss, 564: Ausgangsanschluss, 565: Ausgangsanschluss, 566: UND-Schaltung, 568: Multiplexer, 601: Steuereinheit, 602: arithmetische Einheit, 603: Hauptspeicher, 604: Eingabevorrichtung, 605: Ausgabevorrichtung, 606: IF, 607: Puffer-Speichervorrichtung, 701: Isolierfilm, 702a: Oxidhalbleiterfilm, 702b: Oxidhalbleiterfilm, 702c: Oxidhalbleiterfilm, 703: leitender Film, 704: leitender Film, 705: Isolierfilm, 706: leitender Film, 1000: Transistor, 1001: Substrat, 1002: Isolierfilm, 1003: Oxidhalbleiterfilm, 1004a: leitender Film, 1004b: leitender Film, 1005: Isolierfilm, 1006: leitender Film, 5001: Gehäuse, 5002: Gehäuse, 5003: Anzeigeabschnitt, 5004: Anzeigeabschnitt, 5005: Mikrofon, 5006: Lautsprecher, 5007: Bedienungstaste, 5008: Stift, 5101: Karosserie, 5102: Rad, 5103: Armaturenbrett, 5104: Licht, 5301: Gehäuse, 5302: Kühlschranktür, 5303: Gefrierschranktür, 5401: Gehäuse, 5402: Anzeigeabschnitt, 5403: Tastatur, 5404: Zeigevorrichtung, 5601: Gehäuse, 5602: Gehäuse, 5603: Anzeigeabschnitt, 5604: Anzeigeabschnitt, 5605: Gelenk, 5606: Bedienungstaste, 5801: Gehäuse, 5802: Gehäuse, 5803: Anzeigeabschnitt, 5804: Bedienungstaste, 5805: Linse, 5806: Gelenk
    • Diese Anmeldung basiert auf der japanischen Patentanmeldung mit der Seriennr. 2014-002134 , eingereicht beim japanischen Patentamt am 9. Januar 2014, deren gesamter Inhalt hiermit zum Gegenstand der vorliegenden Offenlegung gemacht ist.

Claims (15)

  1. Vorrichtung, die umfasst: eine erste Schaltung; und eine zweite Schaltung, wobei die erste Schaltung einen ersten Speicher umfasst, wobei der erste Speicher konfiguriert ist, erste Daten entsprechend einer ersten Adresse eines ersten Befehls der ersten Schaltung zu speichern, wobei die zweite Schaltung einen zweiten Speicher umfasst, wobei der zweite Speicher konfiguriert ist, zweite Daten zu speichern, um ein Signal für einen Betriebstest der ersten Schaltung zu erzeugen, und konfiguriert ist, dritte Daten entsprechend einer zweiten Adresse eines zweiten Befehls der ersten Schaltung zu speichern, und wobei die zweite Schaltung konfiguriert ist, die dritten Daten und vierte Daten entsprechend einer dritten Adresse eines dritten Befehls der ersten Schaltung nach dem Betriebstest zu vergleichen.
  2. Vorrichtung, die umfasst: eine erste Schaltung; und eine zweite Schaltung, wobei die erste Schaltung einen ersten Speicher umfasst, wobei der erste Speicher konfiguriert ist, erste Daten entsprechend einer ersten Adresse eines ersten Befehls der ersten Schaltung zu speichern, wobei die zweite Schaltung einen zweiten Speicher und einen dritten Speicher umfasst, wobei der zweite Speicher konfiguriert ist, zweite Daten zu speichern, um ein Signal für einen Betriebstest der ersten Schaltung zu erzeugen, und konfiguriert ist, dritte Daten entsprechend einer zweiten Adresse eines zweiten Befehls der ersten Schaltung nach dem Betriebstest zu speichern, wobei der dritte Speicher konfiguriert ist, vierte Daten zu speichern, um das Signal für den Betriebstest der ersten Schaltung zu erzeugen, und konfiguriert ist, invertierte Daten der dritten Daten nach dem Betriebstest zu speichern, und wobei die zweite Schaltung konfiguriert ist, die dritten Daten und fünfte Daten entsprechend einer dritten Adresse eines dritten Befehls der ersten Schaltung nach dem Betriebstest zu vergleichen.
  3. Vorrichtung nach Anspruch 2, wobei die zweite Schaltung einen vierten Speicher umfasst, und wobei der vierte Speicher konfiguriert ist, sechste Daten zu speichern, um das Signal für den Betriebstest der ersten Schaltung zu erzeugen, und konfiguriert ist, siebte Daten entsprechend des zweiten Befehls der ersten Schaltung nach dem Betriebstest zu speichern
  4. Vorrichtung nach einem der Ansprüche 1 und 2, wobei die zweite Schaltung konfiguriert ist, als Speicherbereich in einem Cache-Speicher der ersten Schaltung zu dienen, und konfiguriert ist, zu bestimmen, ob die dritten Daten und die vierten Daten, die von der ersten Schaltung eingegeben werden, miteinander übereinstimmen oder nicht.
  5. Vorrichtung nach einem der Ansprüche 1 und 2, wobei der zweite Speicher einen ersten Transistor und einen zweiten Transistor umfasst, und wobei ein erster Anschluss des ersten Transistors elektrisch mit einem Gate des zweiten Transistors verbunden ist.
  6. Vorrichtung nach einem der Ansprüche 1 und 2, wobei der zweite Speicher einen ersten Transistor und einen zweiten Transistor umfasst, wobei ein erster Anschluss des ersten Transistors elektrisch mit einem Gate des zweiten Transistors verbunden ist, und wobei der erste Transistor einen Kanalbildungsbereich umfasst, der einen Oxidhalbleiter umfasst.
  7. Vorrichtung nach einem der Ansprüche 1 und 2, wobei der zweite Speicher einen ersten Transistor und einen zweiten Transistor umfasst, wobei ein erster Anschluss des ersten Transistors elektrisch mit einem Gate des zweiten Transistors verbunden ist, wobei der erste Transistor einen Kanalbildungsbereich umfasst, der einen Oxidhalbleiter umfasst, und wobei der Oxidhalbleiter In, Ga und Zn umfasst.
  8. Vorrichtung nach einem der Ansprüche 1 und 2, wobei die zweite Schaltung konfiguriert ist, als Speicherbereich in einem Cache-Speicher der ersten Schaltung zu dienen, und konfiguriert ist, zu bestimmen, ob die dritten Daten und die vierten Daten, die von der ersten Schaltung eingegeben werden, miteinander übereinstimmen oder nicht, wobei der zweite Speicher einen ersten Transistor und einen zweiten Transistor umfasst, wobei ein erster Anschluss des ersten Transistors elektrisch mit einem Gate des zweiten Transistors verbunden ist, und wobei der erste Transistor einen Kanalbildungsbereich umfasst, der einen Oxidhalbleiter umfasst.
  9. Vorrichtung, die umfasst: einen Prozessor; und eine programmierbare Vorrichtung, wobei der Prozessor einen Cache-Speicher umfasst, wobei der Cache-Speicher konfiguriert ist, Daten entsprechend einer Adresse eines ersten Befehls des Prozessors zu speichern, wobei die programmierbare Vorrichtung einen ersten Konfigurationsspeicher umfasst, wobei der erste Konfigurationsspeicher konfiguriert ist, erste Konfigurationsdaten zu speichern, um ein Signal für einen Betriebstest des Prozessors zu erzeugen, und konfiguriert ist, Daten entsprechend einer Adresse eines zweiten Befehls des Prozessors zu speichern, und wobei die programmierbare Vorrichtung konfiguriert ist, die Adresse des zweiten Befehls des Prozessors und eine Adresse eines dritten Befehls des Prozessors nach dem Betriebstest zu vergleichen.
  10. Vorrichtung nach Anspruch 9, wobei die programmierbare Vorrichtung einen zweiten Konfigurationsspeicher umfasst, wobei der zweite Konfigurationsspeicher konfiguriert ist, zweite Konfigurationsdaten zu speichern, um das Signal für den Betriebstest des Prozessors zu erzeugen, und konfiguriert ist, invertierte Daten der Daten entsprechend der Adresse des zweiten Befehls des Prozessors nach dem Betriebstest zu speichern.
  11. Vorrichtung nach Anspruch 10, wobei die programmierbare Vorrichtung einen dritten Konfigurationsspeicher umfasst, und wobei der dritte Konfigurationsspeicher konfiguriert ist, dritte Konfigurationsdaten zu speichern, um das Signal für den Betriebstest des Prozessors zu erzeugen, und konfiguriert ist, Daten entsprechend dem zweiten Befehl des Prozessors nach dem Betriebstest zu speichern.
  12. Vorrichtung nach Anspruch 11, wobei mindestens einer des ersten Konfigurationsspeichers, des zweiten Konfigurationsspeichers und des dritten Konfigurationsspeichers einen ersten Transistor und einen zweiten Transistor umfasst/umfassen, und wobei ein erster Anschluss des ersten Transistors elektrisch mit einem Gate des zweiten Transistors verbunden ist.
  13. Vorrichtung nach Anspruch 11, wobei mindestens einer des ersten Konfigurationsspeichers, des zweiten Konfigurationsspeichers und des dritten Konfigurationsspeichers einen ersten Transistor und einen zweiten Transistor umfasst/umfassen, wobei ein erster Anschluss des ersten Transistors elektrisch mit einem Gate des zweiten Transistors verbunden ist, und wobei der erste Transistor einen Kanalbildungsbereich umfasst, der einen Oxidhalbleiter umfasst.
  14. Vorrichtung nach Anspruch 11, wobei mindestens einer des ersten Konfigurationsspeichers, des zweiten Konfigurationsspeichers und des dritten Konfigurationsspeichers einen ersten Transistor und einen zweiten Transistor umfasst/umfassen, wobei ein erster Anschluss des ersten Transistors elektrisch mit einem Gate des zweiten Transistors verbunden ist, wobei der erste Transistor einen Kanalbildungsbereich umfasst, der einen Oxidhalbleiter umfasst, und wobei der Oxidhalbleiter In, Ga und Zn umfasst.
  15. Vorrichtung nach Anspruch 11, wobei die programmierbare Vorrichtung konfiguriert ist, nach dem Betriebstest zu bestimmen, ob die Adresse des zweiten Befehls des Prozessors und die Adresse des dritten Befehls des Prozessors miteinander übereinstimmen oder nicht.
DE112014006147.6T 2014-01-09 2014-12-24 Vorrichtung Withdrawn DE112014006147T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014002134 2014-01-09
JP2014/002134 2014-01-09
PCT/IB2014/067304 WO2015104621A1 (en) 2014-01-09 2014-12-24 Device

Publications (1)

Publication Number Publication Date
DE112014006147T5 true DE112014006147T5 (de) 2016-09-29

Family

ID=53494981

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112014006147.6T Withdrawn DE112014006147T5 (de) 2014-01-09 2014-12-24 Vorrichtung

Country Status (5)

Country Link
US (1) US9594115B2 (de)
JP (1) JP6444723B2 (de)
KR (1) KR20160107240A (de)
DE (1) DE112014006147T5 (de)
WO (1) WO2015104621A1 (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013176199A1 (en) * 2012-05-25 2013-11-28 Semiconductor Energy Laboratory Co., Ltd. Programmable logic device and semiconductor device
JP6478562B2 (ja) 2013-11-07 2019-03-06 株式会社半導体エネルギー研究所 半導体装置
US9379713B2 (en) 2014-01-17 2016-06-28 Semiconductor Energy Laboratory Co., Ltd. Data processing device and driving method thereof
JP2015165226A (ja) 2014-02-07 2015-09-17 株式会社半導体エネルギー研究所 装置
WO2015118436A1 (en) 2014-02-07 2015-08-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, device, and electronic device
DE112015000705T5 (de) 2014-02-07 2016-10-27 Semiconductor Energy Laboratory Co., Ltd. Vorrichtung
US9869716B2 (en) 2014-02-07 2018-01-16 Semiconductor Energy Laboratory Co., Ltd. Device comprising programmable logic element
JP6541376B2 (ja) 2014-03-13 2019-07-10 株式会社半導体エネルギー研究所 プログラマブルロジックデバイスの動作方法
TWI643457B (zh) * 2014-04-25 2018-12-01 日商半導體能源研究所股份有限公司 半導體裝置
US10250247B2 (en) 2016-02-10 2019-04-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic component, and electronic device
JP7163360B2 (ja) 2018-02-28 2022-10-31 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
CN110687482B (zh) * 2019-11-05 2021-09-24 国网山西省电力公司阳泉供电公司 可视式二次回路综合检测仪
KR102594471B1 (ko) * 2022-12-07 2023-10-26 주식회사디아이 반도체 테스트 장비의 다중 테스트 존 제어장치

Family Cites Families (134)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
US4654829A (en) * 1984-12-17 1987-03-31 Dallas Semiconductor Corporation Portable, non-volatile read/write memory module
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP3022659B2 (ja) 1991-11-22 2000-03-21 日本電気株式会社 Ｌｓｉテスト装置
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH07262791A (ja) * 1994-03-24 1995-10-13 Kawasaki Steel Corp 半導体記憶装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
KR100394896B1 (ko) 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4103968B2 (ja) 1996-09-18 2008-06-18 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP4147005B2 (ja) * 1999-04-14 2008-09-10 株式会社ルネサステクノロジ 半導体集積回路およびそのテスト方法並びに製造方法
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
US6678645B1 (en) 1999-10-28 2004-01-13 Advantest Corp. Method and apparatus for SoC design validation
JP2001201543A (ja) 2000-01-18 2001-07-27 Rooran:Kk スキャン・パス構築用プログラムを記録した記録媒体とスキャン・パスの構築方法及びこのスキャン・パスを組み込んだ演算処理システム
JP3980827B2 (ja) 2000-03-10 2007-09-26 株式会社ルネサステクノロジ 半導体集積回路装置および製造方法
JP2001274253A (ja) 2000-03-28 2001-10-05 Toshiba Corp Ｆｐｇａ互換ゲートアレイ
JP2001297598A (ja) * 2000-04-11 2001-10-26 Toshiba Corp 半導体集積回路装置、及び半導体集積回路装置の自己テスト方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP2002197900A (ja) * 2000-12-25 2002-07-12 Matsushita Electric Ind Co Ltd 半導体集積回路および半導体集積回路のメモリテスト方法
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
US6874107B2 (en) 2001-07-24 2005-03-29 Xilinx, Inc. Integrated testing of serializer/deserializer in FPGA
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
EP1443130B1 (de) 2001-11-05 2011-09-28 Japan Science and Technology Agency Homologer einkristalliner dünner film mit natürlichem supergitter, herstellungsverfahren dafür und vorrichtung, bei der der einkristalline dünne film verwendet wird
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
KR100407284B1 (en) 2003-06-25 2003-12-03 From 30 Co Ltd Clamping force measuring apparatus of molding press for manufacturing semiconductor package
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
EP1737044B1 (de) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphes oxid und dünnfilmtransistor
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7307433B2 (en) 2004-04-21 2007-12-11 Formfactor, Inc. Intelligent probe card architecture
US8581610B2 (en) 2004-04-21 2013-11-12 Charles A Miller Method of designing an application specific probe card test system
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
EP1812969B1 (de) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Feldeffekttransistor mit amorphem oxid
CN101057333B (zh) 2004-11-10 2011-11-16 佳能株式会社 发光器件
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
JP4334463B2 (ja) * 2004-12-02 2009-09-30 イノテック株式会社 半導体集積回路のテスト装置および方法
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7245134B2 (en) 2005-01-31 2007-07-17 Formfactor, Inc. Probe card assembly including a programmable device to selectively route signals from channels of a test system controller to probes
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
EP1750276B1 (de) * 2005-07-29 2017-03-08 Semiconductor Energy Laboratory Co., Ltd. Halbleiterbauelement
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
EP3614442A3 (de) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Halbleiterbauelement mit halbleiteroxidschicht und herstellungsverfahren dafür
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
CN101310442A (zh) * 2005-11-28 2008-11-19 太阳诱电株式会社 半导体器件
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP2007250982A (ja) * 2006-03-17 2007-09-27 Canon Inc 酸化物半導体を用いた薄膜トランジスタ及び表示装置
JP4457083B2 (ja) 2006-03-28 2010-04-28 富士通株式会社 リコンフィグラブルデバイス搭載ボードのセルフテスト装置および方法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
US20080028148A1 (en) * 2006-07-31 2008-01-31 Paul Wallner Integrated memory device and method of operating a memory device
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP2010044578A (ja) 2008-08-12 2010-02-25 Toshiba Corp マルチコアプロセッサ
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5781720B2 (ja) 2008-12-15 2015-09-24 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
JP2011055164A (ja) * 2009-08-31 2011-03-17 Fujitsu Ltd コンフィグレーション装置、コンフィグレーション方法及びコンフィグレーションプログラム
US8213247B2 (en) * 2009-11-16 2012-07-03 Nscore Inc. Memory device with test mechanism
JP6030298B2 (ja) * 2010-12-28 2016-11-24 株式会社半導体エネルギー研究所 緩衝記憶装置及び信号処理回路
KR101899880B1 (ko) 2011-02-17 2018-09-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 프로그래머블 ｌｓｉ
JP6125850B2 (ja) 2012-02-09 2017-05-10 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
US9372694B2 (en) * 2012-03-29 2016-06-21 Semiconductor Energy Laboratory Co., Ltd. Reducing data backup and recovery periods in processors
US9230683B2 (en) 2012-04-25 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
US9654107B2 (en) 2012-04-27 2017-05-16 Semiconductor Energy Laboratory Co., Ltd. Programmable LSI
WO2013176199A1 (en) 2012-05-25 2013-11-28 Semiconductor Energy Laboratory Co., Ltd. Programmable logic device and semiconductor device
JP6377317B2 (ja) 2012-05-30 2018-08-22 株式会社半導体エネルギー研究所 プログラマブルロジックデバイス
JP6478562B2 (ja) * 2013-11-07 2019-03-06 株式会社半導体エネルギー研究所 半導体装置
JP6393590B2 (ja) * 2013-11-22 2018-09-19 株式会社半導体エネルギー研究所 半導体装置

Also Published As

Publication number Publication date
KR20160107240A (ko) 2016-09-13
WO2015104621A1 (en) 2015-07-16
US20150192641A1 (en) 2015-07-09
JP6444723B2 (ja) 2018-12-26
US9594115B2 (en) 2017-03-14
JP2015149474A (ja) 2015-08-20

Similar Documents

Publication Publication Date Title
DE112014006147T5 (de) Vorrichtung
DE112014001567B4 (de) Halbleitervorrichtung und Verfahren zum Betreiben der Halbleitervorrichtung
DE112015000705T5 (de) Vorrichtung
DE112012001395B4 (de) Signalverarbeitungsschaltung
DE102013022449B3 (de) Halbleitervorrichtung und elektronisches Gerät
US9494644B2 (en) Semiconductor device including memory circuit and logic array
DE102013227153A1 (de) Programmierbare logische Vorrichtung und Halbleitervorrichtung
DE112013002106T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen desselben
DE112015004644T5 (de) Logikschaltung, Verarbeitungseinheit, elektronisches Bauelement und elektronische Vorrichtung
US10090023B2 (en) Memory device including memory circuit and selection circuit
DE102013207217A1 (de) Programmierbare LSI
US10197627B2 (en) Semiconductor device
DE102013217808A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE112013002281T5 (de) Programmierbare Logikvorrichtung
US8896345B2 (en) Semiconductor device
US9154136B2 (en) Programmable logic device and semiconductor device
DE102013205642A1 (de) Prozessor und Verfahren zu seiner Ansteuerung
US9350358B2 (en) Semiconductor device
US9722615B2 (en) Method for operating programmable logic device
CN105960633B (zh) 半导体装置、装置及电子设备
US9935617B2 (en) Semiconductor device
DE112015001133T5 (de) Betriebsverfahren für eine Halbleitervorrichtung
DE112015001241T5 (de) Analoge Rechenschaltung, Halbleitervorrichtung und elektronische Vorrichtung
DE112014002034T5 (de) Speichervorrichtung und Halbleitervorrichtung
US9479175B2 (en) Semiconductor device and electronic device

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021820000

Ipc: G06F0011260000

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee