DE112012003882B4 - Verfahren zur Fertigung eines Multigate-Transistors mit Austausch-Gate für eingebetteten DRAM - Google Patents

Verfahren zur Fertigung eines Multigate-Transistors mit Austausch-Gate für eingebetteten DRAM Download PDF

Info

Publication number
DE112012003882B4
DE112012003882B4 DE112012003882.7T DE112012003882T DE112012003882B4 DE 112012003882 B4 DE112012003882 B4 DE 112012003882B4 DE 112012003882 T DE112012003882 T DE 112012003882T DE 112012003882 B4 DE112012003882 B4 DE 112012003882B4
Authority
DE
Germany
Prior art keywords
transistor
gate
layer
shows
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE112012003882.7T
Other languages
English (en)
Other versions
DE112012003882T5 (de
Inventor
Josephine B. Chang
Leland Chang
Michael A. Guillorn
Wilfried Ernst-August Haensch
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Inc
Original Assignee
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Inc filed Critical GlobalFoundries Inc
Publication of DE112012003882T5 publication Critical patent/DE112012003882T5/de
Application granted granted Critical
Publication of DE112012003882B4 publication Critical patent/DE112012003882B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0385—Making a connection between the transistor and the capacitor, e.g. buried strap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L21/845—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body including field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/056—Making the transistor the transistor being a FinFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/36—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being a FinFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

Verfahren zur Fertigung eines Speicherzellentransistors, wobei das Verfahren aufweist: Bilden eines Grabenkondensators (104) in einem Substrat (306); Bilden eines nicht-planaren Transistors (106) in dem Substrat; und Bilden einer selbstjustierenden Silicid-Verbindung (108), die den Grabenkondensator mit dem nicht-planaren Transistor elektrisch verbindet, wobei die selbstjustierende Silicid-Verbindung als Teil eines Austausch-Gate-Prozessablaufs gebildet wird, in welchem das Transistor-Gate nach Bildung und Entfernung eines Dummy-Gates im nicht-planaren Transistor gebildet wird, und die Ausbildung des Transistor-Gates nach dem Bilden der selbstjustierenden Silicid-Verbindung erfolgt.

Description

  • HINTERGRUND
  • Diese Erfindung betrifft die Fertigung von Computerspeicher. Insbesondere betrifft die Erfindung die Fertigung von eingebettetem DRAM mit Multigate-Transistoren, die mit herkömmlichen planaren SOI-CMOS-Einheiten kompatibel sind.
  • Eingebetteter DRAM (“eDRAM”) ist eine Speichertechnologie, die die Abwärtsskalierung einer Einheit auf 45-nm-Knoten und darüber hinaus ermöglicht. Sie ist ungefähr dreimal so dicht wie SRAM. Zudem ermöglichen vollständig verarmte (mit undotiertem Kanal) Multigate-Einheiten (FinFET, Trigate und Nanodraht) eine weitere Skalierung von CMOS-Einheiten über den 22-nm-Knoten hinaus. Derartige Einheit-Strukturen bieten eine verbesserte elektrostatische Abschirmung des Transistorkanals von benachbarten Zellen. Diese verbesserte Abschirmung kann Leckströme verringern und die Retentionszeit verbessern.
  • Die US 2009/0 256 185 A1 offenbart einen leitenden Strap-Abstandshalter, der innerhalb eines vergrabenen Strap-Hohlraums über einer inneren Elektrode gebildet unterhalb einer oberen Fläche einer vergrabenen Isolationsschicht eines Halbleiter-auf-Isolator(SOI)-Substrats gebildet ist. Ein Teil des leitenden Strap-Abstandshalters wird mittels Reagierens mit einem Metall metallisiert, um einen Strap-Metallhalbleiterlegierungsbereich auszubilden, der sich zusammenhängend über dem leitenden Strap-Abstandshalter und einem Source-Gebiet erstreckt und zu einer oberen Oberfläche der vergrabenen Isolationsschicht entlang einer im wesentlichen vertikalen Seitenwand des leitenden Strap-Abstandhalters erstrecken kann. Der leitende Strap-Abstandshalter und der Strap-Metallhalbleiterlegierungsbereich gewährleisten eine stabile elektrische Verbindung zwischen der inneren Elektrode des tiefen Grabenkondensators und dem Source-Bereich des Zugriffstransistors.
  • Die US 2005/0 285 149 A1 offenbart ein Verfahren zum Formen von Halbleiterdrähten und daraus resultierende Vorrichtungen.
  • Die US 7 737 482 B2 offenbart einen selbstjustierenden Strap für einen in einem Graben eingebetteten Speicher auf einem Substrat mit einer Hybridorientierung.
  • KURZDARSTELLUNG
  • Eine beispielhafte Ausführungsform der vorliegenden Erfindung ist ein Verfahren zur Fertigung eines Speicherzellentransistors. Das Verfahren weist auf: ein Bilden eines Grabenkondensators in einem Substrat, und ein Bilden eines nicht-planaren Transistors in dem Substrat. Das Verfahren weist außerdem ein Bilden einer selbstjustierenden Silicid-Verbindung auf, die den Grabenkondensator mit dem nicht-planaren Transistor elektrisch verbindet, wobei die selbstjustierende Silicid-Verbindung als Teil eines Austausch-Gate-Prozessablaufs gebildet wird, in welchem das Transistor-Gate nach Bildung und Entfernung eines Dummy-Gates im nicht-planaren Transistor gebildet wird, und die Ausbildung des Transistor-Gates nach dem Bilden der selbstjustierenden Silicid-Verbindung erfolgt.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Der als Erfindung betrachtete Gegenstand wird in den Ansprüchen am Ende der Patentschrift gesondert hervorgehoben und beansprucht. Die obigen und weitere Aufgaben, Merkmale und Vorteile der Erfindung gehen aus der folgenden ausführlichen Beschreibung in Verbindung mit den beigefügten Zeichnungen hervor, wobei:
  • 1A eine beispielhafte Speicherzelle zeigt, die Teil einer Speichergruppe ist.
  • 1B eine beispielhafte Transistor-Gate-Anordnung und einen beispielhaften Transistorkanal für den Zugriff auf eine Speicherzelle zeigt.
  • 2 ein beispielhaftes Verfahren zur Fertigung einer Speicherzelle zeigt.
  • 3A einen Grundriss einer Silicium-auf-Isolator-Schicht über einer Isolationsschicht auf einem Substrat zeigt.
  • 3B eine Querschnittsansicht von 3A zeigt.
  • 3C eine isometrische Querschnittsansicht von 3A zeigt.
  • 4A die Bildung einer flossenähnlichen Hartmaske auf der SOI-Schicht zeigt.
  • 4B eine Querschnittsansicht von 4A zeigt.
  • 4C eine isometrische Querschnittsansicht von 4A zeigt.
  • 5A die Bildung einer Schutzschicht auf der flossenähnlichen Hartmaske zeigt.
  • 5B eine Querschnittsansicht von 5A zeigt.
  • 5C eine isometrische Querschnittsansicht von 5A zeigt.
  • 6A die Bildung eines Grabenkondensators und einer STI-Schicht zeigt.
  • 6B eine Querschnittsansicht von 6A zeigt.
  • 6C eine isometrische Querschnittsansicht von 6A zeigt.
  • 6D eine vergrößerte Querschnittsansicht von 6A zeigt.
  • 7A die Bildung einer Fotolackschicht über der Schutzschicht und der STI-Schicht zeigt.
  • 7B eine Querschnittsansicht von 7A zeigt.
  • 7C eine isometrische Querschnittsansicht von 7A zeigt.
  • 7D eine vergrößerte Querschnittsansicht von 7A zeigt.
  • 8A die partielle Entfernung mehrerer Schichten zeigt, um einen Isolationsgraben zu bilden.
  • 8B eine Querschnittsansicht von 8A zeigt.
  • 8C eine isometrische Querschnittsansicht von 8A zeigt.
  • 8D eine vergrößerte Querschnittsansicht von 8A zeigt.
  • 9A die Weiterbildung der STI-Schicht in dem Isolationsgraben zeigt.
  • 9B eine Querschnittsansicht von 9A zeigt.
  • 9C eine isometrische Querschnittsansicht von 9A zeigt.
  • 9D eine vergrößerte Querschnittsansicht von 9A zeigt.
  • 10A die Bildung einer Dummy-Gate-Schicht über der Schutzschicht und der STI-Schicht zeigt.
  • 10B eine Querschnittsansicht von 10A zeigt.
  • 10C eine isometrische Querschnittsansicht von 10A zeigt.
  • 10D eine vergrößerte Querschnittsansicht von 10A zeigt.
  • 11A die Bildung eines Dummy-Gates durch Strukturieren der Dummy-Gate-Schicht zeigt.
  • 11B eine Querschnittsansicht von 11A zeigt.
  • 11C eine isometrische Querschnittsansicht von 11A zeigt.
  • 11D eine vergrößerte Querschnittsansicht von 11A zeigt.
  • 12A die Bildung einer selbstjustierenden Silicid-Verbindung zeigt.
  • 12B eine Querschnittsansicht von 12A zeigt.
  • 12C eine isometrische Querschnittsansicht von 12A zeigt.
  • 12D eine vergrößerte Querschnittsansicht von 12A zeigt.
  • 13A die Abscheidung einer dielektrischen Schicht zeigt.
  • 13B eine Querschnittsansicht von 13A zeigt.
  • 13C eine isometrische Querschnittsansicht von 13A zeigt.
  • 13D eine vergrößerte Querschnittsansicht von 13A zeigt.
  • 14A die Entfernung des Dummy-Gates zeigt, um einen Gate-Graben zu bilden.
  • 14B eine Querschnittsansicht von 14A zeigt.
  • 14C eine isometrische Querschnittsansicht von 14A zeigt.
  • 14D eine vergrößerte Querschnittsansicht von 14A zeigt.
  • 15A das Ätzen eines Transistorkanals in der SOI-Schicht zeigt.
  • 15B eine Querschnittsansicht von 15A zeigt.
  • 15C eine isometrische Querschnittsansicht von 15A zeigt.
  • 15D eine vergrößerte Querschnittsansicht von 15A zeigt.
  • 16A die Bildung eines Seitenwand-Abstandshalters zeigt.
  • 16B eine Querschnittsansicht von 16A zeigt.
  • 16C eine isometrische Querschnittsansicht von 16A zeigt.
  • 16D eine vergrößerte Querschnittsansicht von 16A zeigt.
  • 17A die Bildung einer Transistor-Gate-Anordnung zeigt.
  • 17B eine Querschnittsansicht von 17A zeigt.
  • 17C eine isometrische Querschnittsansicht von 17A zeigt.
  • 18A die Bildung einer Passivierungsschicht für die Transistor-Gate-Anordnung zeigt.
  • 18B eine Querschnittsansicht von 18A zeigt.
  • 18C eine isometrische Querschnittsansicht von 18A zeigt.
  • 18D eine vergrößerte Querschnittsansicht von 18A zeigt.
  • 19A die Bildung eines Gate-Kontakts zeigt.
  • 19B eine Querschnittsansicht von 19A zeigt.
  • 20A die Bildung einer beispielhaften Speicherzelle zeigt, die eine Nanodraht-Multigate-Einheit aufweist.
  • 20B eine Querschnittsansicht von 20A zeigt.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die vorliegende Erfindung wird Bezug nehmend auf Ausführungsformen der Erfindung beschrieben. In der Beschreibung der Erfindung wird auf 1 bis 20 Bezug genommen. Die Figuren weisen Nummern auf, die durch Buchstaben ergänzt sind, die verschiedene perspektivische Ansichten desselben Gegenstands angeben. Außer bei anderslautender Angabe gelten die folgenden Beschreibungen. Figuren, die mit A beschriftet sind, zeigen einen Grundriss. Figuren, die mit B beschriftet sind, zeigen eine Querschnittsansicht. Figuren, die mit C beschriftet sind, zeigen eine isometrische Querschnittsansicht. Figuren, die mit D beschriftet sind, zeigen eine vergrößerte Querschnittsansicht.
  • Wie im Folgenden im Detail erläutert, schließen Ausführungsformen der vorliegenden Erfindung ein Verfahren zur Fertigung einer Speicherzelle ein, die Multigate-Transistoren in eingebettetem DRAM verwenden kann.
  • 1A bis B zeigen eine beispielhafte Speicherzelle 102, die Teil einer Speichergruppe 103 ist. Die Speichergruppe 103 kann eine Vielzahl von Speicherzellen 102 und einen Prozessor einschließen. In einer Ausführungsform sind die Speicherzellen 102 DRAM-Speicherzellen. Der Prozessor und die Vielzahl von Speicherzellen 102 können beide im selben monolithischen Siliciumsubstrat gebildet sein. Obwohl die folgende Beschreibung sich auf eine einzelne Speicherzelle bezieht, versteht es sich, dass die Speicherzelle Teil einer Speichergruppe 103 ähnlicher oder identischer Speicherzellen sein kann.
  • Eine beispielhafte Speicherzelle schließt einen Grabenkondensator 104, einen nicht-planaren Transistor 106 und eine selbstjustierende Silicid-Verbindung 108 ein, die den Grabenkondensator 104 mit dem nicht-planaren Transistor 106 elektrisch verbindet. Der nicht-planare Transistor 106 kann eine Transistor-Gate-Anordnung 110 und einen Transistorkanal 112 einschließen. Die Transistor-Gate-Anordnung 110 kann mehrere Gate-Flächen 114 aufweisen, die mit dem Transistorkanal 112 verbunden sind. In einer Ausführungsform ist der nicht-planare Transistor 106 eine finFET-Einheit.
  • 2 zeigt Teile einer beispielhafte Ausführungsform eines Verfahrens 202 zur Fertigung von Halbleiterstrukturen gemäß der vorliegenden Erfindung.
  • Hierbei umfasst das Verfahren 202 einen Kondensator-Bildungsschritt 204 des Bildens eines Grabenkondensators in einem Substrat, einen Transistor-Bildungsschritt 206 des Bildens eines nicht-planaren Transistors in dem Substrat, und einen Silicid-Bildungsschritt 208 des Bildens einer selbstjustierenden Silicid-Verbindung, die den Grabenkondensator mit dem nicht-planaren Transistor elektrisch verbindet. Das Verfahren 202 kann auch einen STI-Bildungsschritt 210 des Bildens eines Dielektrikums einer flachen Grabenisolation und einen Signalleitung-Bildungsschritt 212 des Bildens einer Signalleitung einschließen, die über dem Grabenkondensator verläuft. Im Signalleitung-Bildungsschritt 212 kann die Signalleitung durch das im STI-Bildungsschritt 210 gebildete Dielektrikum der flachen Grabenisolation vom Grabenkondensator getrennt sein. Das Verfahren 202 kann außerdem einen Entfernungsschritt 214 des Entfernens eines Teils des Dielektrikums der flachen Grabenisolation einschließen, um eine freiliegende Oberfläche des Grabenkondensators herzustellen. In einer Ausführungsform wird die selbstjustierende Silicid-Verbindung mindestens zum Teil auf der freiliegenden Oberfläche des Grabenkondensators gebildet. Das Verfahren 202 und all seine Schritte werden anhand von 3 bis 20 und ihrer zugehörigen Beschreibung im Detail erläutert.
  • 3A bis C zeigen eine Silicium-auf-Isolator("SOI")-Schicht 302 über einer Isolationsschicht 304 auf einem Substrat 306. Die SOI-Schicht 302 kann durch einen SOI-Abdünnungsprozess gebildet werden, der für die vorliegende Erfindung in Frage kommt. Dem Fachmann werden verschiedene herkömmliche Techniken einfallen, um eine SOI-Schicht 302 zu bilden. Ein beispielhaftes Verfahren zur Bildung der SOI-Schicht 302 ist eine Oxidation eines Siliciumsubstrats, gefolgt von einer Nassätzung mit verdünnter Flusssäure. In einer Ausführungsform ist die Zieldicke der SOI-Schicht 302 etwa 25 nm.
  • 4A bis C zeigen die Bildung einer flossenähnlichen Hartmaske 402 auf der SOI-Schicht 302. In einer Ausführungsform wird die flossenähnliche Hartmaske 402 durch Abscheiden einer Schicht Siliciumdioxid, Siliciumnitrid, Hafniumoxid, Aluminiumoxid oder anderen geeigneten Materials auf der SOI-Schicht 302 gebildet. In einer anderen Ausführungsform wird die flossenähnliche Hartmaske 402 gebildet, indem das verbleibende Abdünnungsoxid zurückgelassen wird. Dem Fachmann werden verschiedene Lithografie- und Ätztechniken einfallen, wie z.B. reaktives Ionenätzen, um flossenähnliche Hartmaskenstrukturen zu definieren.
  • 5A bis D zeigen die Bildung einer Schutzschicht 502 auf der flossenähnlichen Hartmaske 402. In einer Ausführungsform wird die Schutzschicht 502 durch Abscheiden einer Schicht Siliciumnitrid gebildet. Die Schutzschicht 502 kann durch ein chemisch-mechanisches Polieren planarisiert werden. Die Schutzschicht 502 kann gebildet werden, um die SOI-Schicht 302 während der Bildung eines Oxids einer flachen Grabenisolation, die weiter unten beschrieben wird, zu schützen. Die Schutzschicht 502 kann mit einer derartigen Dicke gebildet werden, dass nach der Bildung des Oxids der flachen Grabenisolation etwa 40 nm übrig bleiben.
  • 6A bis D zeigen die Bildung eines Grabenkondensators 104 und einer STI-Schicht 602. 6A bis D zeigen ein Beispiel des Kondensator-Bildungsschritts 204 und des STI-Bildungsschritts 210 aus dem oben beschriebenen Verfahren 202. In einer Ausführungsform kann der Grabenkondensator ein tiefer Grabenkondensator sein, der mit einer für eDRAM standardmäßigen Bearbeitung gebildet wird. Ein Dielektrikum einer flachen Grabenisolation kann über dem Grabenkondensator 104 gebildet werden, wodurch eine STI-Schicht 602 aus Siliciumdioxid oder einem anderen geeigneten Material gebildet wird, deren Oberseite koplanar zur Schutzschicht 502 ist. Der Grabenkondensator 104 kann n+-Polysilicium oder ein anderes geeignetes Material einschließen, das dem Fachmann bekannt ist. In einer Ausführungsform ist die Dicke der STI-Schicht 602 und der Schutzschicht 502 60 nm, und die der Hartmaskenschicht 20 nm. Der Grabenkondensator 104 kann so gebildet werden, dass die Oberseite des Grabenkondensators 104 koplanar zur Oberseite der SOI-Schicht 302 ist.
  • 7A bis D zeigen die Bildung einer Fotolackschicht 702 über der Schutzschicht 502 und der STI-Schicht 602. In einer Ausführungsform wird eine Aktivbereich-Lithografie durchgeführt, indem die Fotolackschicht 702 direkt über der flossenähnlichen Hartmaske 402 und einem Abschnitt der STI-Schicht 602 gebildet wird.
  • 8A bis D zeigen die partielle Entfernung mehrerer Schichten, um einen Isolationsgraben 802 zu bilden. In einer Ausführungsform wird ein reaktives Ionenätzen durchgeführt, wodurch die Fotolackschicht 502 und Abschnitte anderer Schichten, die nicht durch die Fotolackschicht geschützt sind, entfernt werden. Ungeschützte Abschnitte der Schutzschicht 502, der STI-Schicht 602, des tiefen Grabenkondensators 104 und der SOI-Schicht 302 können bis auf die Isolationsschicht 304 hinab entfernt werden, wodurch ein Isolationsgraben 802 übrig bleibt.
  • 9A bis D zeigen die Weiterbildung der STI-Schicht 602 im Isolationsgraben. Die STI-Schicht 602 kann aus einem Oxid bestehen. Dem Fachmann werden verschiedene Materialien einfallen, die für eine flache Grabenisolation geeignet sind. In einer Ausführungsform wird auch ein chemisch-mechanisches Polieren verwendet, um die STI-Schicht 602 koplanar zur Schutzschicht 502 zu bilden, wodurch die Dicke beider Schichten auf 40 nm verringert wird.
  • 10A bis D zeigen die Bildung einer Opfer- oder "Dummy"-Gate-Schicht 1002 über der Schutzschicht 502 und der STI-Schicht 602. In einer Ausführungsform kann die Dummy-Gate-Schicht 1002 Siliciumnitrid einschließen. In einer anderen Ausführungsform kann die Dummy-Gate-Schicht Polysilicium einschließen. Eine geeignete Dicke der Dummy-Gate-Schicht 1002 kann 40 nm sein, die Dicke kann jedoch abhängig von der gewünschten Höhe einer später gebildeten Gate-Elektrode gewählt sein. Es ist anzumerken, dass die ursprüngliche Dicke durch nachfolgende Schritte im Prozessablauf geändert werden kann, um eine gewünschte Enddicke zu ergeben.
  • 11A bis D zeigen die Bildung eines Dummy-Gates 1102 durch Strukturieren der Dummy-Gate-Schicht 1002. In einer Ausführungsform werden Lithografie und reaktives Ionenätzen verwendet, um das Dummy-Gate 1102 zu strukturieren. Das reaktive Ionenätzen kann selektiv zum Material in der STI-Schicht 602 sein, wodurch die STI-Schicht 602 intakt bleibt.
  • 12A bis D zeigen die Bildung einer selbstjustierenden Silicid-Verbindung 108. 12A bis D zeigen außerdem ein Beispiel des Entfernungsschritts 214 und des Silicid-Bildungsschritts 208 des oben beschriebenen Verfahrens 202. In einer Ausführungsform wird die selbstjustierende Silicid-Verbindung 108 mit einem nicht-lithographischen Fertigungsprozess gebildet. Um die Silicid-Verbindung 108 zu bilden, können durch Ionenimplantation Implantationen durchgeführt werden, gefolgt von einer Dotandenaktivierung durch einen Wärmebehandlungsprozess. Die Ionenimplantation kann zum Beispiel Arsen oder Phosphor als Ionenquellen einschließen, um eine N-fet-Einheit zu bilden. In einer Ausführungsform kann die Silicid-Verbindung 108 Co20%Si sein, oder ein beliebiges Silicid, das die Temperaturen überstehen kann, die für Gate-Last-Integrationsysteme in Logik erforderlich sind, und einen dualen Silicid-Prozess annehmen kann.
  • In einer Ausführungsform kann die Silicid-Verbindung 108 nach einer Silicid-Vorreinigung gebildet werden. Während der Vorreinigung kann ein Teil des Dielektrikums der flachen Grabenisolation 602 entfernt werden, um eine freiliegende Oberfläche des Grabenkondensators 104 herzustellen. Die selbstjustierende Silicid-Verbindung 108 kann mindestens zum Teil auf der freiliegenden Oberfläche des Grabenkondensators 104 gebildet werden, der durch einen partiell entfernten Abschnitt des Dielektrikums der flachen Grabenisolation 602 hergestellt wurde.
  • Wie weiter unten veranschaulicht, wird die selbstjustierende Silicid-Verbindung 108 erfindungsgemäß als Teil eines Austausch(Replacement)-Gate-Prozessablaufs gebildet, in welchem nach Bildung und Entfernung eines Dummy-Gates im nicht-planaren Transistor ein Transistor-Gate-Stapel gebildet wird. In einer Ausführungsform kann ein Abschnitt der Silicid-Verbindung eine(n) erhöhte(n) Source/Drain 1202 bilden.
  • 13A bis D zeigen die Abscheidung einer dielektrischen Schicht 1302. Die dielektrische Schicht 1302 kann aus Siliciumdioxid oder einer Dünnschicht auf Siliciumdioxid-Grundlage bestehen. Geeignete Abscheidungsprozesse können dielektrische Aufschleudermaterialien, PECVD, CVD und ALD oder eine Kombination dieser Techniken einschließen. In einer Ausführungsform wird die dielektrische Schicht 1302 rückpoliert, um die Oberseite des Dummy-Gates 1102 freizulegen. In diesem Stadium des Prozesses sind Beispieldicken wie folgt: 80 nm für die flossenähnliche Hartmaske, 80 nm für das Dummy-Gate über der flossenähnlichen Hartmaske, 40 nm für das Dummy-Gate über der STI-Schicht, und eine STI-Schicht, die von 40 nm an Abschnitten unter dem Dummy-Gate bis 30 nm am Rand in der Nähe der Silicid-Verbindung variiert.
  • 14A bis D zeigen die Entfernung des Dummy-Gates 1102, um einen Gate-Graben 1402 zu bilden. Das Dummy-Gate kann durch Nass- oder Trockenätzen entfernt werden. Der Prozess kann selektiv zu den Materialien der dielektrischen Schicht, der dielektrischen STI-Schicht und der SOI-Schicht sein. In einer Ausführungsform legt die Entfernung des Dummy-Gates die flossenähnliche Hartmaske 402, einen Abschnitt der SOI-Schicht und einen Abschnitt der STI-Schicht 602 frei. Der Gate-Graben kann über der flossenähnlichen Hartmaske 80 nm tief und über der STI-Schicht 40 nm tief sein.
  • 15A bis D zeigen das Ätzen eines Transistorkanals 112 in der SOI-Schicht 302. Der Transistorkanal 112 kann eine Flosse für eine finFet-Einheit sein. In einer Ausführungsform wird das Ätzen mit einer anisotropen reaktiven Ionenätzung durchgeführt, die selektiv zum Material der flossenähnlichen Hartmaske 402 ist. In einer anderen Ausführungsform kann die reaktive Ionenätzung der Flossen eine absichtliche BOX-Vertiefung einschließen, wodurch ein Teil der flossenähnlichen Hartmaske 402 entfernt wird. In einer Ausführungsform ist die neue Dicke der flossenähnlichen Hartmaske 15 nm. Die Dicke der STI-Schicht kann ebenfalls auf 35 nm vertieft werden.
  • 16A bis D zeigen die Bildung eines optionalen Seitenwand-Abstandshalters 1602 durch Abscheidung einer dünnen konturtreuen Schicht auf den Wänden der dielektrischen Schicht 1302 im Inneren des Gate-Grabens, gefolgt von einer reaktiven Ionenätzung. Der Seitenwand-Abstandshalter 1602 kann aus einem geeigneten Dielektrikum wie z.B. Siliciumnitrid, Bornitrid oder Siliciumdioxid gebildet werden. Geeignete Abscheidungsprozesse können LPCVD, RTCVD und ALD einschließen. In einer Ausführungsform kann der Ätzprozess hoch anisotrop sein und mit einer Überätzung durchgeführt werden, die ausreicht, um das Seitenwand-Abstandshaltermaterial vom Boden des Gate-Grabens 1402 zu entfernen. In diesem Stadium des Prozesses sind Beispieldicken wie folgt: 75 nm für den Gate-Graben über dem Transistorkanal, 40 nm für den Gate-Graben über der STI-Schicht, 65 nm für Abschnitte der dielektrischen Schicht über der Silicid-Verbindung, 30 nm für Abschnitte der dielektrischen Schicht über der STI-Schicht, und 25 nm für Abschnitte der STI-Schicht direkt unter der dielektrischen Schicht.
  • 17A bis C zeigen die Bildung einer Transistor-Gate-Anordnung 110. 17A bis C zeigen auch ein Beispiel des Signalleitung-Bildungsschritts 112 aus dem oben beschriebenen Verfahren 202. In einer Ausführungsform kann die Transistor-Gate-Anordnung 110 für eine Speicherzelle auch eine Signalleitung sein, die über dem Grabenkondensator einer anderen Zelle verläuft. Die Signalleitung kann durch die Dielektrikum-Schicht der flachen Grabenisolation 602 vom Grabenkondensator 104 getrennt sein. Vor dem Abscheiden der Transistor-Gate-Anordnung 1102 kann eine Nass- oder Trockenvorreinigung verwendet werden, um Beschädigungen an der Oberfläche des Transistorkanals zu beseitigen. Nach der Vorreinigung können die Materialien der Transistor-Gate-Anordnung in den Gate-Graben 1402 abgeschieden werden. In einer Ausführungsform schließt die Transistor-Gate-Anordnung 110 ein Gate-Dielektrikum und eine Gate-Elektrode ein. Das Gate-Dielektrikum kann SiO2, SiOxNy, HfO2, HfOxNy, HfOxSiNy, Al2O3, ZrO2 einschließen. Die Gate-Elektrode kann ein oder mehrere Materialien zur Einstellung der Austrittsarbeit und eine Deckschicht einschließen. Die Materialien zur Einstellung der Austrittsarbeit können TiN, TaN, La2O3, AlO, TaAlN, Al einschließen. Die Deckschicht kann Ti, Al, TiAl-Legierungen, W oder Ru einschließen. Nach der Abscheidung kann zusätzliches Material, das im Feld vorhanden ist, entfernt werden. Geeignete Techniken zur Entfernung können Trockenätzen oder chemisch-mechanisches Polieren einschließen.
  • 18A bis D zeigen die Bildung einer Passivierungsschicht 1802 für die Transistor-Gate-Anordnung. In einer Ausführungsform ist die Passivierungsschicht 1802 für die Transistor-Gate-Anordnung optional. Die Passivierungsschicht 1802 für die Transistor-Gate-Anordnung kann über der Transistor-Gate-Anordnung 110 abgeschieden werden. Geeignete dielektrische Materialien für die Passivierungsschicht 1802 der Transistor-Gate-Anordnung können SiN, Al203 oder Hf02 einschließen. Überschüssiges dielektrisches Material, das als Teil der Gate-Stapel-Passivierungsschicht 1802 abgeschieden wird, kann entweder durch chemisch-mechanisches Polieren oder durch einen reaktiven Ionenätzprozess aus dem Feld entfernt werden. In einer Ausführungsform ist in diesem Stadium der Bildungsprozesses die STI-Schicht 30 nm, die Transistor-Gate-Anordnung bei Abschnitten über dem Transistorkanal 60 nm und bei Abschnitten über der STI-Schicht einer anderen Speicherzelle 30 nm, und die dielektrische Schicht ist auf Abschnitten über der STI-Schicht 25 nm.
  • 19A bis B zeigen die Bildung eines Gate-Kontakts 1902. Der Gate-Kontakt 1902 kann durch Lithografie und reaktives Ionenätzen gebildet werden, gefolgt von Metallabscheidungs- und Feldentfernungstechniken. In einer Ausführungsform mit einer Passivierungsschicht für die Gate-Anordnung kann eine reaktive Ionenätzung mit randlosem Kontakt verwendet werden, wobei Oxid selektiv zu Si, SiN und Silicid geätzt wird.
  • 20A bis B zeigen die Bildung einer beispielhaften Ausführungsform der Speicherzelle 102, die eine Nanodraht-Multigate-Einheit einschließt. In diesen zwei Figuren werden aufeinanderfolgende Schritte von oben nach unten in zeitlicher Reihenfolge gezeigt. 20A zeigt dreidimensionale Ansichten einer Speicherzelle bei der Bildung eines Nanodrahts. 20B zeigt Querschnittsansichten der Speicherzelle entlang der Breite des Transistorkanals bei der Bildung des Nanodrahts. In einer Ausführungsform wird der Nanodraht so gebildet, dass der nicht-planare Transistor 106 eine Nanodraht-Multigate-Einheit ist. Die Nanodraht-Multigate-Einheit kann so gebildet werden, dass die Transistor-Gate-Anordnung 110 den Transistorkanal 112 auf Flächen 114 des Transistorkanals umgibt, die parallel zur Länge des Transistorkanals sind. In einer Ausführungsform der Erfindung kann eine Nanodraht- oder Gate-All-Around(GAA)-Multigate-Einheit gebildet werden, indem der Transistorkanal 112 während der Vorreinigung der Transistor-Gate-Anordnung unterhöhlt wird, wodurch unterhalb des Transistorkanals ein Gebiet 2002 entsteht, wo die Transistor-Gate-Anordnung 110 gebildet werden kann. Wie oben beschrieben, kann danach eine Transistor-Gate-Anordnung, eine Passivierungsschicht für die Transistor-Gate-Anordnung, und ein Kontakt gebildet werden, um die Bildung der Nanodraht- oder Gate-All-Around-Multigate-Einheit abzuschließen.

Claims (7)

  1. Verfahren zur Fertigung eines Speicherzellentransistors, wobei das Verfahren aufweist: Bilden eines Grabenkondensators (104) in einem Substrat (306); Bilden eines nicht-planaren Transistors (106) in dem Substrat; und Bilden einer selbstjustierenden Silicid-Verbindung (108), die den Grabenkondensator mit dem nicht-planaren Transistor elektrisch verbindet, wobei die selbstjustierende Silicid-Verbindung als Teil eines Austausch-Gate-Prozessablaufs gebildet wird, in welchem das Transistor-Gate nach Bildung und Entfernung eines Dummy-Gates im nicht-planaren Transistor gebildet wird, und die Ausbildung des Transistor-Gates nach dem Bilden der selbstjustierenden Silicid-Verbindung erfolgt.
  2. Verfahren nach Anspruch 1, außerdem aufweisend: Bilden eines Dielektrikums (602) einer flachen Grabenisolation über dem Grabenkondensator; und Bilden einer Signalleitung (110), die über dem Grabenkondensator verläuft, wobei die Signalleitung durch das Dielektrikum der flachen Grabenisolation vom Grabenkondensator getrennt wird.
  3. Verfahren nach Anspruch 2, außerdem aufweisend: Entfernen eines Teils des Dielektrikums der flachen Grabenisolation, um eine freiliegende Oberfläche des Grabenkondensators herzustellen; wobei die selbstjustierende Silicid-Verbindung mindestens zum Teil auf der freiliegenden Oberfläche des Grabenkondensators gebildet wird.
  4. Verfahren nach Anspruch 1, wobei der nicht-planare Transistor eine Transistor-Gate-Anordnung einschließt, wobei die Transistor-Gate-Anordnung mehrere Gate-Flächen aufweist, die mit dem Transistorkanal verbunden sind.
  5. Verfahren nach Anspruch 4, wobei der nicht-planare Transistor eine vollständig verarmte finFET-Einheit ist.
  6. Verfahren nach Anspruch 4, wobei der nicht-planare Transistor eine Nanodraht-Multigate-Einheit ist, wobei die Transistor-Gate-Anordnung den Transistorkanal auf Flächen des Transistorkanals umgibt, die parallel zur Länge des Transistorkanals sind.
  7. Verfahren nach Anspruch 1, wobei die selbstjustierende Silicid-Verbindung mit einem nicht-lithographischen Fertigungsprozess gebildet wird.
DE112012003882.7T 2011-10-17 2012-10-06 Verfahren zur Fertigung eines Multigate-Transistors mit Austausch-Gate für eingebetteten DRAM Expired - Fee Related DE112012003882B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/274,758 US9368502B2 (en) 2011-10-17 2011-10-17 Replacement gate multigate transistor for embedded DRAM
US13/274,758 2011-10-17
PCT/US2012/059154 WO2013059010A1 (en) 2011-10-17 2012-10-06 Replacement gate multigate transistor for embedded dram

Publications (2)

Publication Number Publication Date
DE112012003882T5 DE112012003882T5 (de) 2014-07-10
DE112012003882B4 true DE112012003882B4 (de) 2018-02-01

Family

ID=48085404

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112012003882.7T Expired - Fee Related DE112012003882B4 (de) 2011-10-17 2012-10-06 Verfahren zur Fertigung eines Multigate-Transistors mit Austausch-Gate für eingebetteten DRAM

Country Status (4)

Country Link
US (2) US9368502B2 (de)
CN (1) CN103890930B (de)
DE (1) DE112012003882B4 (de)
WO (1) WO2013059010A1 (de)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101675373B1 (ko) * 2010-03-24 2016-11-11 삼성전자주식회사 반도체 소자 및 그 제조 방법
US8673729B1 (en) 2012-12-05 2014-03-18 International Business Machines Corporation finFET eDRAM strap connection structure
US9337200B2 (en) 2013-11-22 2016-05-10 Globalfoundries Inc. Dynamic random access memory cell employing trenches located between lengthwise edges of semiconductor fins
US9773869B2 (en) 2014-03-12 2017-09-26 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same
US9401311B2 (en) 2014-05-02 2016-07-26 International Business Machines Corporation Self aligned structure and method for high-K metal gate work function tuning
US9577062B2 (en) 2014-10-27 2017-02-21 International Business Machines Corporation Dual metal gate electrode for reducing threshold voltage
US9224740B1 (en) * 2014-12-11 2015-12-29 Globalfoundries Inc. High-K dielectric structure for deep trench isolation
US9570449B2 (en) 2015-01-07 2017-02-14 International Business Machines Corporation Metal strap for DRAM/FinFET combination
US9496338B2 (en) 2015-03-17 2016-11-15 International Business Machines Corporation Wire-last gate-all-around nanowire FET
US9508725B2 (en) * 2015-03-25 2016-11-29 International Business Machines Corporation Trench to trench fin short mitigation
US9362407B1 (en) 2015-03-27 2016-06-07 International Business Machines Corporation Symmetrical extension junction formation with low-K spacer and dual epitaxial process in FinFET device
US9748250B2 (en) 2015-06-08 2017-08-29 International Business Machines Corporation Deep trench sidewall etch stop
US9461052B1 (en) 2015-06-15 2016-10-04 International Business Machines Corporation Embedded dynamic random access memory field effect transistor device
US9905671B2 (en) 2015-08-19 2018-02-27 International Business Machines Corporation Forming a gate contact in the active area
US9490255B1 (en) 2015-12-01 2016-11-08 International Business Machines Corporation Complementary metal oxide semiconductor replacement gate high-k metal gate devices with work function adjustments
US9825032B1 (en) * 2016-11-23 2017-11-21 Globalfoundries Inc. Metal layer routing level for vertical FET SRAM and logic cell scaling
US20180350607A1 (en) * 2017-06-01 2018-12-06 Globalfoundries Inc. Semiconductor structure
KR102291559B1 (ko) 2017-06-09 2021-08-18 삼성전자주식회사 반도체 장치
KR102343202B1 (ko) 2017-06-20 2021-12-23 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US10134739B1 (en) 2017-07-27 2018-11-20 Globalfoundries Inc. Memory array with buried bitlines below vertical field effect transistors of memory cells and a method of forming the memory array
US10937789B2 (en) 2018-06-07 2021-03-02 International Business Machines Corporation Nanosheet eDRAM

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050285149A1 (en) * 2004-06-28 2005-12-29 Chang Peter L Methods for forming semiconductor wires and resulting devices
US20090256185A1 (en) * 2008-04-09 2009-10-15 International Business Machines Corporation Metallized conductive strap spacer for soi deep trench capacitor
US7737482B2 (en) * 2006-10-05 2010-06-15 International Business Machines Corporation Self-aligned strap for embedded trench memory on hybrid orientation substrate

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4983544A (en) * 1986-10-20 1991-01-08 International Business Machines Corporation Silicide bridge contact process
JP3132435B2 (ja) * 1997-09-22 2001-02-05 日本電気株式会社 半導体装置の製造方法
US6410399B1 (en) * 2000-06-29 2002-06-25 International Business Machines Corporation Process to lower strap, wordline and bitline contact resistance in trench-based DRAMS by silicidization
US6348385B1 (en) * 2000-11-30 2002-02-19 Chartered Semiconductor Manufacturing Ltd. Method for a short channel CMOS transistor with small overlay capacitance using in-situ doped spacers with a low dielectric constant
JP3660650B2 (ja) 2002-06-13 2005-06-15 株式会社東芝 半導体装置の製造方法
US6720619B1 (en) * 2002-12-13 2004-04-13 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor-on-insulator chip incorporating partially-depleted, fully-depleted, and multiple-gate devices
JP2004214379A (ja) * 2002-12-27 2004-07-29 Toshiba Corp 半導体装置、ダイナミック型半導体記憶装置及び半導体装置の製造方法
US7154118B2 (en) * 2004-03-31 2006-12-26 Intel Corporation Bulk non-planar transistor having strained enhanced mobility and methods of fabrication
DE102004031385B4 (de) 2004-06-29 2010-12-09 Qimonda Ag Verfahren zur Herstellung von Stegfeldeffekttransistoren in einer DRAM-Speicherzellenanordnung, Feldeffekttransistoren mit gekrümmtem Kanal und DRAM-Speicherzellenanordnung
US7241655B2 (en) * 2004-08-30 2007-07-10 Micron Technology, Inc. Method of fabricating a vertical wrap-around-gate field-effect-transistor for high density, low voltage logic and memory array
JP2006093635A (ja) * 2004-09-27 2006-04-06 Toshiba Corp 半導体装置およびその製造方法
US7153737B2 (en) 2005-01-17 2006-12-26 International Business Machines Corporation Self-aligned, silicided, trench-based, DRAM/EDRAM processes with improved retention
US7800184B2 (en) * 2006-01-09 2010-09-21 International Business Machines Corporation Integrated circuit structures with silicon germanium film incorporated as local interconnect and/or contact
WO2007086009A1 (en) 2006-01-25 2007-08-02 Nxp B.V. Nanowire tunneling transistor
US20080048186A1 (en) 2006-03-30 2008-02-28 International Business Machines Corporation Design Structures Incorporating Semiconductor Device Structures with Self-Aligned Doped Regions
US7678648B2 (en) 2006-07-14 2010-03-16 Micron Technology, Inc. Subresolution silicon features and methods for forming the same
US7709312B2 (en) * 2006-09-29 2010-05-04 Intel Corporation Methods for inducing strain in non-planar transistor structures
US7928426B2 (en) * 2007-03-27 2011-04-19 Intel Corporation Forming a non-planar transistor having a quantum well channel
US7923337B2 (en) 2007-06-20 2011-04-12 International Business Machines Corporation Fin field effect transistor devices with self-aligned source and drain regions
US7534675B2 (en) 2007-09-05 2009-05-19 International Business Machiens Corporation Techniques for fabricating nanowire field-effect transistors
US7985633B2 (en) * 2007-10-30 2011-07-26 International Business Machines Corporation Embedded DRAM integrated circuits with extremely thin silicon-on-insulator pass transistors
US20090146194A1 (en) 2007-12-05 2009-06-11 Ecole Polytechnique Federale De Lausanne (Epfl) Semiconductor device and method of manufacturing a semiconductor device
US20090184357A1 (en) * 2008-01-18 2009-07-23 Qimonda Ag Soi based integrated circuit and method for manufacturing
US8008160B2 (en) 2008-01-21 2011-08-30 International Business Machines Corporation Method and structure for forming trench DRAM with asymmetric strap
US7749835B2 (en) 2008-03-14 2010-07-06 International Business Machines Corporation Trench memory with self-aligned strap formed by self-limiting process
US8227310B2 (en) * 2008-08-06 2012-07-24 International Business Machines Corporation Integrated circuits comprising an active transistor electrically connected to a trench capacitor by an overlying contact and methods of making
US7777282B2 (en) 2008-08-13 2010-08-17 Intel Corporation Self-aligned tunneling pocket in field-effect transistors and processes to form same
US8248152B2 (en) * 2009-02-25 2012-08-21 International Business Machines Corporation Switched capacitor voltage converters
US8361870B2 (en) * 2010-07-26 2013-01-29 Globalfoundries Inc. Self-aligned silicidation for replacement gate process
CN101996999B (zh) * 2010-08-24 2012-06-20 中国科学院上海微系统与信息技术研究所 一种具有扩展型沟槽的dram结构及其制作方法
US8802524B2 (en) * 2011-03-22 2014-08-12 United Microelectronics Corp. Method of manufacturing semiconductor device having metal gates
US8278184B1 (en) * 2011-11-02 2012-10-02 United Microelectronics Corp. Fabrication method of a non-planar transistor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050285149A1 (en) * 2004-06-28 2005-12-29 Chang Peter L Methods for forming semiconductor wires and resulting devices
US7737482B2 (en) * 2006-10-05 2010-06-15 International Business Machines Corporation Self-aligned strap for embedded trench memory on hybrid orientation substrate
US20090256185A1 (en) * 2008-04-09 2009-10-15 International Business Machines Corporation Metallized conductive strap spacer for soi deep trench capacitor

Also Published As

Publication number Publication date
WO2013059010A1 (en) 2013-04-25
CN103890930B (zh) 2016-08-17
US9368502B2 (en) 2016-06-14
DE112012003882T5 (de) 2014-07-10
CN103890930A (zh) 2014-06-25
US20130092992A1 (en) 2013-04-18
US20160379986A1 (en) 2016-12-29

Similar Documents

Publication Publication Date Title
DE112012003882B4 (de) Verfahren zur Fertigung eines Multigate-Transistors mit Austausch-Gate für eingebetteten DRAM
DE112018000636B4 (de) Vertikaler fet mit verringerter parasitärer kapazität und verfahren zu dessen herstellung
DE102020118388B4 (de) Ferroelektrische direktzugriffsspeichervorrichtungen und verfahren
DE102016106969B4 (de) Halbleitervorrichtung
DE112012001220B4 (de) Halbleiterstruktur mit lokaler zu einer Gate-Struktur selbstjustierten Zwischenverbindungsstruktur und statische Speicherzelle diese beinhaltend und Verfahren diese zu bilden
US20180019337A1 (en) Method and structure of forming self-aligned rmg gate for vfet
DE112013001404B4 (de) Verfahren zum Verhindern eines Kurzschließens von benachbarten Einheiten
DE102015111257B4 (de) Halbleiterbauelement und Herstellungsverfahren dafür
DE102019206143B4 (de) Verfahren zum erhöhen der effektiven gatehöhe
DE102018122648A1 (de) Speichervorrichtungen und Verfahren zum Herstellen derselben
DE112006002952B4 (de) Verfahren zur Herstellung von Halbleiteranordnungen mit Spacern
DE102019200725A1 (de) FinFET mit High-k-Abstandshalter und selbstausgerichteter Kontaktdeckschicht
CN101414621A (zh) 半导体装置
DE102017103674A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit Mehrschicht-Kanalstruktur
DE102020126167A1 (de) Feldeffekttransistoren mit kanalbereichen, die ein zweidimensionales material umfassen, auf einem mandrel
DE102019206553A1 (de) Halbleitervorrichtung mit verbesserter Gate-Source/Drain-Metallisierungsisolation
DE102019219538A1 (de) Halbleiterbauelement und verfahren zum herstellen desselben
DE102020129746A1 (de) Source/drain-kontakte und verfahren zu ihrer bildung
DE102019209318A1 (de) Integrierte Einzeldiffusionsunterbrechung
DE102020120658A1 (de) Transistorgates und Verfahren zu deren Herstellung
DE102021105733A1 (de) Kontaktsteckerstruktur eines halbleiterbauelements und verfahren zum bilden derselben
DE102021106178B4 (de) Dreidimensionale speichervorrichtung und verfahren
DE102021109770B4 (de) Hybrid-halbleitervorrichtung
DE102020105435B4 (de) Halbleitervorrichtung und Verfahren
DE102020115785A1 (de) Halbleiterstruktur und verfahren zu deren herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES INC., KY

Free format text: FORMER OWNER: INTERNATIONAL BUSINESS MACHINES CORPORATION, ARMONK, NY, US

Owner name: GLOBALFOUNDRIES INC., KY

Free format text: FORMER OWNER: INTERNATIONAL BUSINESS MACHINES CORPORATION, ARMONK, N.Y., US

R082 Change of representative

Representative=s name: RICHARDT PATENTANWAELTE PARTG MBB, DE

R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES INC., KY

Free format text: FORMER OWNER: GLOBALFOUNDRIES US 2 LLC (N.D.GES.DES STAATES DELAWARE), HOPEWELL JUNCTION, N.Y., US

R082 Change of representative

Representative=s name: RICHARDT PATENTANWAELTE PARTG MBB, DE

R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021820000

Ipc: H01L0021824200

R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee