DE112010000015B4

DE112010000015B4 - Umkehren einer Potentialpolarität zum Auslesen von Phasenwechselzellen, um eine Wiederherstellungsverzögerung nach einer Programmierung zu verkürzen

Info

Publication number: DE112010000015B4
Application number: DE112010000015.8T
Authority: DE
Inventors: Fabio Pellizzer; Daniele Ielmini; Agostino Pirovano
Original assignee: Micron Technology Inc
Current assignee: Micron Technology Inc
Priority date: 2008-07-29
Filing date: 2008-07-29
Publication date: 2021-07-22
Anticipated expiration: 2028-07-30
Also published as: KR101412941B1; DE112010000015T5; US8743598B2; JP2011529610A; CN102246238B; KR20130094868A; WO2010013081A1; US20110141799A1; CN102246238A; JP5456779B2

Abstract

Speichersystem, umfassend:Speicherzellen, die gemeinsam mit einer Programmierleitung in einer Spalte einer Speichermatrix verbunden sind, wobei jede Speicherzelle eine Auswahleinrichtung und eine Speichereinrichtung hat, die miteinander seriell verbunden sind, wobei die Auswahleinrichtungen jeweils einen Leitungsanschluss haben, die gemeinsam mit einer Leseleitung verbunden sind, wobeidie Leseleitung eingerichtet ist, während eines Lesevorgangs einer ausgewählten Speicherzelle ein erstes Spannungspotential zu empfangen;die Programmierleitung eingerichtet ist, während des Lesevorgangs der ausgewählten Speicherzelle ein Erdpotential zu empfangen;die Leseleitung eingerichtet ist, während eines Programmiervorgangs einer ausgewählten Speicherzelle das Erdpotential zu empfangen unddie Programmierleitung eingerichtet ist, während des Programmiervorgangs der ausgewählten Speicherzelle ein zweites Spannungspotential zu empfangen, wobei das Speichersystem ausgelegt ist, anschließend an das Anlegen des zweiten Spannungspotentials an die Programmierleitung das erste Spannungspotential an der Leseleitung zu empfangen, um eine Wiederherstellungszeit zu verringern, indem ein umgekehrter Stromfluss in der Auswahleinrichtung nach der Programmierung bereitgestellt wird.

Description

Ein Phasenwechselspeicher (PCM, engl.: Phase Change Memory) ist aufgrund günstiger Schreibgeschwindigkeiten, kleiner Zellengrößen, vereinfachten Schaltkreisen und einer Herstellungskompatibilität mit dem komplementären Metalloxidhalbleiter-(CMOS, engl.: Complementary Metal Oxide-Semiconductor) Prozess eine vielversprechende nicht flüchtige Speichertechnologie für die nächste Generation. PCM basiert auf einem Phasenübergang eines Chalkogenidmaterials, das durch Widerstandsheizen mit Strompulsen programmiert werden kann, die die Speicherzelle in einen hohen und einen niedrigen Widerstandszustand überführen. Es werden Verbesserungen hinsichtlich der Verringerung der Verzögerung beim Lesen bzw. Auslesen von gespeicherten Daten aus dem Widerstandsunterschied benötigt.
WO 2007/088 626 A1 und US 2006/0 203 542 A1 zeigen einen Phasenwechselspeicher, der Chalkogenidmaterial aufweist. Ein Stromfluss durch das Chalkogenidmaterial ist zwischen einem Programmiervorgang und einem Lesevorgang invertiert. US 2007/0159871 A1 zeigt eine Speicherzelle, die eine Auswahleinrichtung und ein Chalkogenidmaterial aufweisen, die zwischen einem ersten Anschluss und einem zweiten Anschluss in Reihe gekoppelt sind. Der erste Anschluss ist mit einem Erdpotential verbunden.
Figurenliste
Der Gegenstand, der als die Erfindung betrachtet wird, ist insbesondere im Schlussbereich der Unterlagen dargelegt und gesondert beansprucht. Die Erfindung kann allerdings sowohl hinsichtlich der Organisation als auch hinsichtlich Betriebsverfahren zusammen mit Aufgaben, Merkmalen und Vorteilen von ihr am Besten unter Bezugnahme auf die folgende detaillierte Beschreibung verstanden werden, wenn sie zusammen mit den beigefügten Zeichnungen gelesen wird, in welchen:

1 eine Drahtlosarchitektur veranschaulicht, die einen Phasenwechselspeicher (PCM) mit Polaritätsumkehrung in Übereinstimmung mit der vorliegenden Erfindung enthält;
2 eine zeitaufgelöste Analyse einer Schwellwertspannung VT(t) veranschaulicht, die die Widerstandswiederherstellung einer PCM-Einrichtung nach einem Programmiervorgang zeigt, der das PCM-Material amorph macht;
3 eine Wiederherstellungszeit für sowohl eine positive angelegte Vorspannung als auch eine negative angelegte Vorspannung zeigt;
4 eine Speicherzelle zeigt, die ein Speichermaterial in Kombination mit einer Auswahleinrichtung aufweist, die für die positive Programmierung vorgespannt ist;
5 das Vorspannen der Speicherzelle für negatives Auslesen veranschaulicht;
6 eine Speichermatrixorganisation zeigt, die eine Auswahleinrichtung und ein Speicherelement zum Speichern eines oder mehrerer Informationsbits an jedem Speicherzellenort aufweist;
7 die Speichermatrixorganisation für die Programmierung in eine amorphe Phase vorgespannt zeigt; und
8 die Speichermatrixorganisation zum Implementieren eines negativen Auslesens in Übereinstimmung mit der vorliegenden Erfindung vorgespannt zeigt.

DETAILLIERTE BESCHREIBUNG
Das in 1 veranschaulichte Ausführungsbeispiel zeigt eine Kommunikationseinrichtung 10, die einen nicht flüchtigen Speicher mit Polaritätsumkehrfähigkeiten in Übereinstimmung mit der vorliegenden Erfindung innerhalb der Drahtlosarchitektur aufweist (die Polaritätsumkehrung ist in späteren Figuren beschrieben). Die Kommunikationseinrichtung 10 kann eine oder mehrere Antennenstrukturen 14 aufweisen, um eine Funkkommunikation mit anderen Einrichtungen, die über den Äther kommunizieren, zu ermöglichen. Als solche kann die Kommunikationseinrichtung 10 als eine Zellulareinrichtung oder eine als Einrichtung betrieben werden, die in Drahtlosnetzwerken betrieben wird, wie beispielsweise Wireless Fidelity (WiFi), das die zugrundeliegende Technologie für ein lokales Drahtlosnetzwerk (WILAN, engl.: Wireless Local Area Network) basierend auf den IEEE 802.11 Spezifikationen bereitstellt, WiMax und Mobile WiMax, die auf IEEE 802.16 2005 basieren, Breitbandcodevielfachzugriff (WCDMA, engl.: Wideband Code Division Multiple Access) und globales System für Mobilkommunikations-(GSM, engl.: Global System for Mobile Communications)-Netzwerke, obwohl die vorliegende Erfindung nicht auf den Betrieb in nur diesen Netzwerken beschränkt ist. Die Funksysteme, die in derselben Plattform der Kommunikationseinrichtungen 10 zusammengestellt sind, stellen die Fähigkeit der Kommunikation mit unterschiedlichen Frequenzbändern in einem RF/Ortsraum mit anderen Einrichtungen in einem Netzwerk bereit.
Das Ausführungsbeispiel veranschaulicht die Kopplung der Antennenstruktur 14 mit einem Sende-Empfänger 12, um Modulation/Demodulation unterzubringen. Im Allgemeinen kann ein analoger Frontend-Sende-Empfänger 12 ein alleinstehender diskreter oder integrierter analoger Funkfrequenz-(RF) Schaltkreis sein oder der Sende-Empfänger 12 kann mit einem Prozessor eingebettet sein, der einen oder mehrere Prozessorkerne 16 und 18 hat. Die mehreren Kerne ermöglichen es, dass Arbeitslasten über die Kerne aufgeteilt verarbeitet werden und sie handhaben Basisbandfunktionen und Anwendungsfunktionen. Daten und Befehle können durch eine Schnittstelle zwischen dem Prozessor und dem Speicher in einem Systemspeicher 20 übertragen werden.
Der Systemspeicher 20 kann sowohl flüchtigen als auch nicht flüchtigen Speicher 22 aufweisen, der ein Phasenwechselmaterial bzw. Speicherstoff (engl.: Phase Change Material) hat. Der nicht flüchtige Speicher 22 kann auch als ein Phasenwechselspeicher (PCM, engl.: Phase Change Memory) bezeichnet werden, als Phasenwechsel-Schreib-Lese-Speicher (PRAM oder PCRAM, engl.: Phase Change Random Access Memory), als Ovonic Unified Memory (OUM) oder Chalkogenid-Schreib-Lese-Speicher (C-RAM). Der flüchtige und der nicht flüchtige Speicher können in einem Stapelprozess kombiniert werden, um die Basisfläche bzw. Anschlussfläche auf einer Leiterplatte zu verringern, sie können separat gepackt werden oder in einer Mehrchippackung platziert werden, wobei die Speicherkomponente oben auf dem Prozessor platziert wird. Das Ausführungsbeispiel veranschaulicht auch, dass der nicht flüchtige Speicher 32 in einem der Prozessorkerne eingebettet sein kann.
Die PCM-Zellen weisen die Legierungen der Elemente der Gruppe VI des Periodensystems auf, Elemente wie beispielsweise Te oder Se, die auch als Chalkogenide oder chalkogenische Materialien bezeichnet werden. Chalkogenide können vorteilhafterweise bei Phasenwechselspeicherzellen verwendet werden, um einen Datenerhalt bereitzustellen und sie bleiben sogar dann stabil, nachdem der Strom von dem nicht flüchtigen Speicher getrennt wurde. Nimmt man als Beispiel das Phasenwechselmaterial Ge₂Sb₂Te₅, treten zwei Phasen zutage, die unterschiedliche elektrische Eigenschaften haben, die für die Speicherung nützlich sind, d.h. eine amorphe Phase (Rücksetzzustand, engl.: Reset State), die einen hohen Widerstand zeigt, und eine kristalline Phase (Setzzustand, engl.: Set State), die einen niedrigen Widerstand zeigt.
Das elektronische Verhalten des Chalkogenidmaterials, das beim Phasenwechselspeicher (PCM) verwendet wird, ist der Schlüssel beim Definieren der Betriebsspannungen und der Antwortzeiten der Speicherzelle. Die Schwellwertspannung für die elektronische Schaltung des amorphen Chalkogenidmaterials ist ein Indikator für die Grenze, die zwischen dem Programmier- und Auslesevorgang existiert. Zum Beispiel existiert, wenn der Programmiervorgang die Speicherzelle von der kristallinen Phase in die amorphe Phase schaltet, als ein elektronisches Phänomen, das typisch für Chalkogenidmaterialien ist, eine Wiederherstellungszeitdauer, bis sich der Widerstand stabilisiert.
2 veranschaulicht eine zeitaufgelöste Analyse der Schwellwertspannung Vth, die die Widerstandswiederherstellung der PCM-Einrichtung nach einem Programmiervorgang zeigt, der das PCM-Material amorph macht. Ausgehend von der kristallinen Phase erhöht eine ausreichende Energie, die dem Chalkogenidmaterial zugeführt wird, die lokale Temperatur über die Schmelztemperatur (Tm). Die mit Energie versorgten Atome der Legierung begeben sich in zufällige Anordnungen, wobei ein plötzliches Stoppen des Energiepulses zu einem schnellen Härten führt, das die Atome in einem zufälligen, amorphen oder halbamorphen (Rücksetz)-Zustand einfriert.
Wie erwähnt zeigt die Figur die Zeit, die auf den Programmiervorgang folgt. Die Zeitdauer, die als „Widerstandswiederherstellungszeitdauer“ markiert ist, ist durch eine niedrige Schwellwertspannung und einen niedrigen Widerstand des Bits charakterisiert. Daher sollte angemerkt werden, dass die PCM-Einrichtung, die gerade in die amorphe Phase programmiert wurde, während der Widerstandswiederherstellungszeitdauer nicht sofort von den Eigenschaften der PCM-Einrichtung in der kristallinen (Setz-)Phase unterscheidbar ist. Die hohe Vth und der hohe Widerstand, die Eigenschaften der amorphen Phase sind, treten durch die PCM-Einrichtung nur nach der Widerstandswiederherstellungszeitdauer zutage, was einer Lesevorgangsverzögerung von ungefähr 30 Nanosekunden entspricht. Die Wiederherstellungszeit ist ein „dunkler Bereich der Zeit“, die für das Auslesen nicht verfügbar ist, da ein Rücksetzbit nicht zuverlässig von einem Setzbit unterschieden werden kann, wobei angemerkt wird, dass beide Bits einen niedrigen Widerstand haben (hochleitend).
3 zeigt die Wiederherstellungszeit für sowohl eine angelegte positive Vorspannung als auch eine angelegte negative Vorspannung. Die Figur veranschaulicht die Entwicklung der Schwellwertspannung Vth für sowohl eine „negative“ als auch eine „positive“ Lesespannung nach einem Speicherzellenrücksetzvorgang, der mit einer positiven Spannung ausgeführt wurde, wobei sich „negativ“ und „positiv“ auf die Bodenelektrode des Speicherelements als Erdungsknoten beziehen. Man beachte, dass die Wiederherstellungszeit dramatisch verringert wird, wenn eine umgekehrte Polarität auf die Auswahleinrichtung nach dem Programmiervorgang in Übereinstimmung mit der vorliegenden Erfindung angelegt wird.
4 zeigt eine Speicherzelle, die ein Speichermaterial in Kombination mit einer Auswahleinrichtung aufweist, das für die positive Programmierung vorgespannt ist. Die Vorspannung verhindert MOSFET-Körpereffekte, die die Schwellwertspannung der Auswahleinrichtung vergrößern würden und seine Stromantreibfähigkeiten verringern würden. Da der Strom I_RÜCKSETZ bzw. I_RESET, der in dem Speichermaterial zum Rücksetzen eines Bits fließt, gewöhnlicherweise hoch ist, beispielsweise so hoch wie ein 1 mA in manchen Fällen, ist es bevorzugt, das Speicherelement mit einer positiven Spannung zurückzusetzen.
Andererseits ist der Strom, der während des Auslesens fließt, typischerweise ein niedrigerer Strom und kann einen Wert von ungefähr 100 µA haben und daher kann die Polarität umgekehrt werden, ohne den Körpereffekt der Auswahleinrichtung negativ zu beeinflussen.
5 veranschaulicht das Vorspannen der Speicherzelle für ein negatives Auslesen. Jede Quellleitung verläuft senkrecht zur Wortleitung und ist von anderen Wortleitungen getrennt gehalten, um ein einzelnes Bit während des Lesevorganges auszuwählen.
Man beachte, dass die Auswahleinrichtung kein Gleichrichter ist, zum Beispiel eine Diode, da der Strom in einer Richtung während des Programmierens fließt und in einer entgegengesetzten Richtung während des Auslesens. Die in 4 und 5 gezeigten N-Kanal MOSFET-Einrichtungen ermöglichen dem Strom, in jeder Richtung zu fließen, wobei der Quell- und der Drain-Anschluss austauschbar sind. Es sollte auch bemerkt werden, dass der Lesevorgang eines kristallinen Bits mit jeder Polarität ausgeführt werden kann, da das kristalline Bit nicht von der Wiederherstellungszeit betroffen ist.
6 zeigt eine 3x3 Speichermatrixorganisation, die eine Auswahleinrichtung und ein Speicherelement zum Speichern eines oder mehrerer Informationsbits an jedem Speicherzellenort aufweist. Man beachte, dass die 3x3 Matrix eine vereinfachte Speichermatrix bereitstellt und der Schutzbereich der vorliegenden Erfindung nicht in dieser Hinsicht beschränkt ist.
Die Gatter der Wahleinrichtungen, die in einer bestimmten Reihe der Matrix angeordnet sind, empfangen eine Auswahlspannung, die in den verschiedenen Reihen als WL_m-1, WL_m und WL_m+1 bezeichnet werden. Die Programmierleitungen, die die Speicherelemente an den Spaltenorten adressieren, sind Bitprogrammierleitungen (BPL, engl.: Bit Program Lines), die als BPL_n-1, BPLn und BPLn+i bezeichnet werden. Die Leseleitungen, die die Auswahleinrichtungleitungsanschlüsse entlang einer Spalte von Speicherzellenorten adressieren, sind Bitleseleitungen (BRL, engl.: Bit Read Lines), die als BRL_n-1, BRL_n und BRL_n+1 bezeichnet werden.
7 zeigt die in 6 veranschaulichte Speichermatrixorganisation, die für die Programmierung der gewählten Speicherzelle in eine amorphe Phase vorgespannt ist. Während der Programmierung in den Rücksetzzustand (oder Setzzustand) wird eine positive Spannung VRÜCKSETZ bzw. V_RESET (oder VSETZ bzw. VSET) in dem Spannungsbereich von 1 Volt bis 5 Volt an der gewählten Bitprogrammierleitung (BPL) angelegt, wobei alle anderen BPL und die Bitleseleitungen, d.h. Quellleitungen, auf dem Erdpotential (GND, engl.: Ground Potential) gehalten werden. Die gewählte Wortleitung V_WL wird in dem Spannungsbereich von 1 Volt bis 5 Volt vorgespannt, um die gewünschte Auswahleinrichtung einzuschalten. Es fließt ein elektrischer Strom I_RÜCKSETZ durch das Phasenwechselmaterial, wenn das angelegte Spannungspotential größer als die Schwellwertspannung des Phasenwechselmaterials ist. Sobald die angelegte Vorspannung größer als die Schwellwertspannung ist und der Strom I_RÜCKSETZ das Speichermaterial erwärmt, tritt eine Schwellschaltung auf, und das Material geht in einen dynamischen Ein-Zustand über.
8 zeigt die Speichermatrixorganisation, die in 6 veranschaulicht ist, zum Implementieren eines negativen Auslesens in Übereinstimmung mit der vorliegenden Erfindung vorgespannt. Während des Auslesevorgangs wird eine positive Auslesespannung V_LESE bzw. V_READ in dem Spannungsbereich von 0,2 Volt bis 0,4 Volt an der ausgewählten Bitleseleitung (BRL) angelegt, wobei alle anderen BRL und alle BPL auf Erde gehalten werden. Eine Wortleitung V_WL kann in dem Spannungsbereich von 1 Volt bis 5 Volt vorgespannt sein, um die gewünschte Auswahleinrichtung auszuwählen. Der Strom I_LESE, der in dem Speichermaterial fließt, wird abgetastet, um die Phase des ausgewählten Bits zu bestimmen.
Die Figuren veranschaulichen einen MOSFET-Selektor bzw. eine MOSFET-Auswahleinrichtung, aber es soll angemerkt werden, dass jede bidirektionale Auswahleinrichtung verwendet werden kann. Ein solches Beispiel einer bidirektionalen Auswahleinrichtung ist ein Ovinic Schwellwertschalter (OTS, engl.: Ovonic Threshold Switch), der symmetrische I-V Eigenschaften hat. Es sollte begrüßt werden, dass die Verknüpfung von Rücksetzen und Setzen mit dem amorphen bzw. kristallinen Zustand eine Konvention ist, und dass wenigstens eine entgegengesetzte Konvention angenommen werden kann.
Jetzt sollte augenscheinlich sein, dass Ausführungsbeispiele der vorliegenden Erfindung eine MOSFET-Einrichtung aufweisen, die mit einem Chalkogenidmaterial verbunden ist, wobei ein Potential, das an eine Speicherzelle geliefert wird, in der Polarität nachfolgend zu einem Programmiervorgang umgekehrt wird, um eine Wiederherstellungszeit zu unterdrücken und eine Einrichtungsstabilisierung für einen Auslesevorgang bereitzustellen. Während bei einem Programmiervorgang die ausgewählte Speicherzelle eine positive Spannung V_RÜCKSETZ auf der Chalkogenidmaterialseite empfängt und ein Erdpotential auf der Auswahlrichtungsseite, wird eine umgekehrte Polarität während des Auslesevorgangs geliefert, so dass das Chalkogenidmaterial das Erdpotential empfängt und die Auswahleinrichtung eine positive Spannung V_LESE empfängt.

Claims

Speichersystem, umfassend: Speicherzellen, die gemeinsam mit einer Programmierleitung in einer Spalte einer Speichermatrix verbunden sind, wobei jede Speicherzelle eine Auswahleinrichtung und eine Speichereinrichtung hat, die miteinander seriell verbunden sind, wobei die Auswahleinrichtungen jeweils einen Leitungsanschluss haben, die gemeinsam mit einer Leseleitung verbunden sind, wobei die Leseleitung eingerichtet ist, während eines Lesevorgangs einer ausgewählten Speicherzelle ein erstes Spannungspotential zu empfangen; die Programmierleitung eingerichtet ist, während des Lesevorgangs der ausgewählten Speicherzelle ein Erdpotential zu empfangen; die Leseleitung eingerichtet ist, während eines Programmiervorgangs einer ausgewählten Speicherzelle das Erdpotential zu empfangen und die Programmierleitung eingerichtet ist, während des Programmiervorgangs der ausgewählten Speicherzelle ein zweites Spannungspotential zu empfangen, wobei das Speichersystem ausgelegt ist, anschließend an das Anlegen des zweiten Spannungspotentials an die Programmierleitung das erste Spannungspotential an der Leseleitung zu empfangen, um eine Wiederherstellungszeit zu verringern, indem ein umgekehrter Stromfluss in der Auswahleinrichtung nach der Programmierung bereitgestellt wird.
Speichersystem nach Anspruch 1, wobei ein Wert des zweiten Spannungspotentials größer ist als ein Wert des ersten Spannungspotentials.
Speichersystem nach Anspruch 1, wobei das erste von der Leseleitung zu empfangene Spannungspotential ein Potential ist, das größer ist als das Erdpotential während eines Auslesevorgangs des Speichersystems.
Speichersystem nach Anspruch 1, wobei das erste von der Leseleitung zu empfangene Spannungspotential in einem Bereich von 0,2 bis 0,4 Volt während des Auslesevorgangs des Speichersystems ist.
Speicherzelle, umfassend: eine Auswahleinrichtung, die einen ersten Leitungsanschluss aufweist, der mit einem ersten Anschluss eines Speicherelements und über das Speicherelement mit einer Programmierleitung gekoppelt ist, wobei ein zweiter Leitungsanschluss der Auswahleinrichtung mit einer Leseleitung gekoppelt ist und eingerichtet ist, während eines Programmiervorgangs der Speicherzelle ein Erdpotential zu empfangen und ein erstes positives Potential während eines Auslesevorgangs der Speicherzelle zu empfangen, ein zweiter Anschluss des Speicherelements ist eingerichtet, über die Programmierleitung ein zweites positives Potential während des Programmiervorgangs der Speicherzelle zu empfangen und über die Programmierleitung das Erdpotential während des Auslesevorgangs der Speicherzelle, wobei das erste Spannungspotential anschließend an den Programmiervorgang empfangen wird, um eine Wiederherstellungszeit der Speicherzelle zu verringern, indem ein umgekehrter Stromfluss in der Auswahleinrichtung nach der Programmierung bereitgestellt wird.
Speicherzelle nach Anspruch 5, wobei das erste positive Potential eine umgekehrte Polarität an der Auswahleinrichtung nach der Programmierung bereitstellt.
Speicherzelle nach Anspruch 5, wobei die Auswahleinrichtung eine Metalloxidhalbleiterfeldeffekttransistor (MOSFET)-Einrichtung ist.
Speicherzelle nach Anspruch 5, wobei die Auswahleinrichtung ein ovonischer Schwellwertschalter (OTS) ist.
Speicherzelle nach Anspruch 5, wobei das Speicherelement ein Chalkogenidmaterial ist, das bei einem Phasenwechselspeicher (PCM) verwendet wird.
Phasenwechselspeicher (PCM) umfassend: eine Speicherzelle mit einem ersten Anschluss, der mit einer Quelle einer Auswahleinrichtung verbunden ist, und einem zweiten Anschluss, der mit einem Chalkogenidmaterial verbunden ist, wobei die Auswahleinrichtung und das Chalkogenidmaterial in Reihe gekoppelt sind, wobei der erste Anschluss und der zweite Anschluss eingerichtet sind um Werte von Spannungspotentialen so eingekoppelt zu bekommen, dass ein durch die Auswahleinrichtung und das Chalkogenidmaterial fließender Strom in der Richtung nachfolgend zu einem Programmiervorgang der Speicherzelle umgekehrt wird, um eine Wiederherstellungszeit zu unterdrücken und eine Stabilisierung für einen Auslesevorgang der Speicherzelle bereitzustellen.
PCM nach Anspruch 10, wobei der erste Anschluss eingerichtet ist, während des Programmiervorgangs des PCM ein Erdpotential zu empfangen und der zweite Anschluss eingerichtet ist, während des Programmiervorgangs ein positives Spannungspotential zu empfangen.
PCM nach Anspruch 10, wobei der erste Anschluss eingerichtet ist, während des Auslesevorgangs des PCM ein positives Spannungspotential zu empfangen und der zweite Anschluss eingerichtet ist, während des Auslesevorgangs ein Erdpotential zu empfangen.
Drahtloskommunikationssystem, umfassend: einen Sende-Empfänger (12); und einen ersten Prozessorkern (16) und einen zweiten Prozessorkern (18), jeder mit dem Sende-Empfänger (12) gekoppelt, wobei der erste Prozessorkern (16) eingerichtet ist, Information in einem eingebetteten Phasenwechselspeicher (PCM) zu speichern, der Speicherzellen hat, die eine Auswahleinrichtung und ein Chalkogenidmaterial aufweisen, die zwischen einem ersten Anschluss und einem zweiten Anschluss in Reihe gekoppelt sind, wobei die Auswahleinrichtung und das Chalkogenidmaterial eingerichtet sind, ein erstes Spannungspotential bei einem Auslesevorgang einer ausgewählten der Speicherzellen zu empfangen, und ein zweites Spannungspotential bei einem Programmiervorgang einer ausgewählten der Speicherzellen zu empfangen, wobei das zweite Spannungspotential einen Stromfluss durch die Auswahleinrichtung und das Chalkogenidmaterial der ausgewählten Speicherzelle bewirkt, der in eine entgegengesetzte Richtung zu dem durch das erste während des Auslesevorgangs angelegte Spannungspotential hervorgerufenen Stromfluss ist, wobei das erste Spannungspotential an die Leseleitung anzulegen ist anschließend an das an die Programmierleitung anzulegende zweite Spannungspotential, um eine Wiederherstellungszeit durch das Bereitstellen eines umgekehrten Stromflusses durch die Auswahleinrichtung nach dem Programmieren zu reduzieren.
Drahtloskommunikationssystem nach Anspruch 13, wobei der erste Anschluss eingerichtet ist, ein Erdpotential während des Programmiervorgangs des PCM zu empfangen und der zweite Anschluss eingerichtet ist, ein positives Spannungspotential während des Programmiervorgangs zu empfangen.
Drahtloskommunikationssystem nach Anspruch 14, wobei das Spannungspotential an dem zweiten Anschluss während des Programmiervorgangs in einem Bereich von 1,0 bis 5,0 Volt liegt.
Drahtloskommunikationssystem nach Anspruch 13, wobei der erste Anschluss eingerichtet ist, ein positives Spannungspotential während des Auslesevorgangs des PCM zu empfangen und der zweite Anschluss eingerichtet ist, während des Auslesevorgangs das Erdpotential zu empfangen.
Drahtloskommunikationssystem nach Anspruch 16, wobei das Spannungspotential an dem ersten Anschluss während des Auslesevorgangs in einem Bereich von 0,2 bis 0,4 Volt liegt.