DE112005003671T5 - Baugruppe mit einem Mikroprozessor und einem Viert-Level-Cache - Google Patents

Baugruppe mit einem Mikroprozessor und einem Viert-Level-Cache Download PDF

Info

Publication number
DE112005003671T5
DE112005003671T5 DE112005003671T DE112005003671T DE112005003671T5 DE 112005003671 T5 DE112005003671 T5 DE 112005003671T5 DE 112005003671 T DE112005003671 T DE 112005003671T DE 112005003671 T DE112005003671 T DE 112005003671T DE 112005003671 T5 DE112005003671 T5 DE 112005003671T5
Authority
DE
Germany
Prior art keywords
assembly
microprocessor
substrate
memory device
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112005003671T
Other languages
English (en)
Other versions
DE112005003671B4 (de
Inventor
Jiangqi Gilbert He
Baoshu Xu
Xiangyin Zeng
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE112005003671T5 publication Critical patent/DE112005003671T5/de
Application granted granted Critical
Publication of DE112005003671B4 publication Critical patent/DE112005003671B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Microcomputers (AREA)
  • Semiconductor Memories (AREA)

Abstract

Eine Baugruppe mit
einem integrierten Schaltkreis, der auf zwei oder mehr elektrisch miteinander verbundenen Bausteinen angeordnet ist, wobei der erste Baustein einen Mikroprozessor umfaßt und der zweite Baustein eine Speichereinrichtung umfaßt,
ein Substrat der Baugruppe umfassend eines, ausgewählt aus der Gruppe bestehend aus:
einem LGA (land grid array), einem PGA (pin grid array) und einer Kombination dieser, die elektrisch mit einem der Bausteine verbunden sind.

Description

  • Technisches Gebiet
  • Die Erfindung betrifft das Feld der Mikroelektronik, und insbesondere, aber nicht ausschließlich, das Zusammenfassen eines Mikroprozessors und eines Viert-Level-Cache in einer Baugruppe.
  • Hintergrund
  • Die Entwicklung des integrierten Schaltkreis-Designs hat eine höhere Betriebsfrequenz, eine vergrößerte Anzahl von Transistoren und physikalisch kleinerer Einrichtungen erbracht. Dieser weiter laufende Trend hat weiter in immer größeren Busgeschwindigkeiten und Anforderungen an die Signalintegrität geendet. Diese Anforderungen wiederum haben immer größere Anforderungen an die Verbindungsbauteile erzeugt, inklusive Spurroutingdichten, die auf der vergrößerten Anzahl von Signalen kommen, und verringerten Induktivität und verringerten Kapazität der Verbindungsgliedbaugruppen mit größerer Pinanzahl. Die beschriebene Entwicklung von Miteinander im Wettstreit stehenden Technologieerfordernissen wird erwartungsgemäß in die vorhersehbare Zukunft fortgesetzt werden.
  • Vorliegende Computersysteme haben eine Vielzahl von Subsystemen und Subsystemteilgruppen. Typischerweise kann ein System einen Speichercontroller nutzen, der einen Abschnitt eines Hauptsystems speichert (Speichersubsystem), die Kapazität jedes einer Vielzahl von Subsystemen beherbergt. Ein typisches System 100 kann das Speichersubsystem zwischen einer oder vielen Mikroprozessoren und einem oder vielen Grafikprozessoren teilen. Zum Beispiel zeigt die 1 ein typisches Einzelprozessormotherboard 108, das mit einem Mikroprozessor 102 bestückt ist, und verschiedene Speichermodule 104 aufweist, die individuell ersetzbar sind, um eine Flexibilität für die Kapazität des Systemspeichers ermöglichen.
  • Ein Signal zwischen dem Speicher 104 und dem Prozessor 102 kann durch einen Verbindungsglied 106, das Motherboard 108, ein Verbindungsglied für den Prozessor (nicht dargestellt) weitergeleitet werden, und innerhalb des Prozessors 102 enden. Das Signal kann über die Zeit von dem Zeitpunkt, wo es die Speichereinrichtung auf dem Modul 104 verläßt, als Ergebnis von zum Beispiel Busunzugänglichkeiten, Connector-Diskontinuitäten, Spurlänge und Interferenz von benachbarten Spuren sich verschlechtern.
  • Signalverschlechterung kann teilweise vermieden werden, wenn ein Mikroprozessor eine geringe Menge an Speicher umfaßt, die als Cache bezeichnet wird. Cache wird allgemein in verschiedene "Levels" klassifiziert. Zum Beispiel kann innerhalb oder nahe der Mikroprozessorschaltkreise ein sogenannter "Erstlevel" Cache die Notwendigkeiten für höchste Speichergeschwindigkeit befriedigen. Ein Erstlevelcache kann typischerweise als mit sehr niedriger Speicher-Kapazität, aber mit sehr hoher Geschwindigkeit versehener Speicher charakterisiert werden. Ein beispielhafter Erstniveaucache kann der Größe von 32 KB (Kilobyte) sein. Ein Kilobyte ist 210 Byte oder 1024 Bytes.
  • Ein "Zweitlevel"-Cache kann auch auf einer Baugruppe eingebaut werden, die einen Mikroprozessor umfaßt. Im allgemeinen sind die Schaltkreise, die ein Zweitlevelcache umfassen von den Schaltkreisen, die den Mikroprozessor umfassen, getrennt, aber sind auf der selben Baugruppe angeordnet und können mit dem Mikroprozessor bei viel höheren Geschwindigkeiten als ein Systemspeicher kommunizieren, aber mit niedrigeren Geschwindigkeiten als ein Erstlevelcache. Während die Kapazität eines Zweitlevelcache typischerweise durch die Gesamtbaugruppen-Flächenanforderungen beschränkt ist und dem Wunsch, die Mikroprozessorbaugruppe pro Wafer zu vergrößern, wird ein Zweitlevelcache typischerweise Speicherkapazitäten in größeren Größenordnungen als ein Erstlevelcache, und in Größenordnungen kleiner als die Systemspeicherfähigkeit aufweisen. Ein beispielhaftes Zweitlevelcache kann in der Größe von 256 KB sein, Größenordnungen größer als ein typisches Erstlevelcache.
  • In gleicher Weise wird ein "Drittlevel"-Cache noch größere Kapazität als ein Zweitlevelcache haben, aber Größenordnungen kleiner als ein Systemspeicher sein. Weiter kann ein Drittlevelcache geringere Signalgeschwindigkeiten als ein Zweitlevelcache und Größenordnungen schnellere Signalgeschwindigkeit als ein Systemspeicher haben, dessen Signal sich verschlechtern kann, während er durch verschiedene Spurlängen, Verbindungsglied und dergleichen hindurchtritt. Ein beispielhaftes Drittlevelcache kann in der Größenordnungen von einigen Megabytes sein. Ein Megabyte ist 220 Byte oder 1024 Kilobytes ungefähr drei Größenordnungen größer als ein Kilobyte.
  • In Abhängigkeit von der Busgeschwindigkeit, der Systemspeicherkapazität, der Prozesstechnologie, der Signalspannung und andere Signalattribute kann ein Mikroprozessor mehr Speicherplatz an höheren Geschwindigkeiten erfordern, als eines der folgenden oder beide, Systemspeicher und Mikroprozessorbaugruppe, beherbergen können. Eine beispielhafte Systemlevelspeicherkapazität kann von einer Anzahl von Gigabyte für mobile Anwendungen bis Hunderte von Gigabytes für Server-Anwendungen reichen. Ein Gigabyte ist 230 Byte oder 1024 Megabytes. Ein Gigabyte ist ungefähr drei Größenordnungen größer als ein Megabyte, und ungefähr sechs Größenordnungen größer als ein Kilobyte.
  • Die allgemein benutzten, zur Zeit erhältlichen Baugruppentechniken nutzen alle den vorhandenen Raum und schließen die Nutzung von zusätzlichen Komponenten aus. Zum Beispiel zeigt 2 eine typische Baugruppe 200 inklusive einem Mikroprozessor 206. Die Baugruppe 200 kann Kapazitäten 202 aufweisen, die auf einem Substrat 208 auf der Baugruppe angeordnet sind, wobei die Kapazitäten 202 beim Stromversorgen an den Mikroprozessor unter Hochfrequenzänderungen des Stroms behilflich sind. Die Kapazitäten 202 können in einer Ausnehmung, die durch einen Connector 210 gebildet ist, angeordnet werden. Das Substrat 208 kann eine LGA- (Land Grid Array) elektrische Verbindung sein, die mit einem Motherboard 214 über einen Connectoranschluss 212 verbunden ist. Weiter kann eine Baugruppe 206 thermisch mit einer integrierten Wärmespreizeinrichtung 204 verbunden sein. Daher kann, obwohl eine potentielle Notwendigkeit für eine größere Kapazität des Hochgeschwindigkeitsspeichers besteht, oft Raum für zusätzliche Komponenten auf einer typischen Baugruppe, die einen Mikroprozessor umfaßt, nicht vorhanden sein.
  • Kurze Beschreibung der Zeichnungen
  • 1 zeigt eine Motherboardanordnung nach dem Stand der Technik mit einem Mikroprozessorsubsystem, wobei das Subsystem ein Speichersubsystem und einen Speichercontroller als getrennte Komponenten umfaßt.
  • 2 zeigt eine seitliche Schnittdarstellung eine Baugruppe nach dem Stand der Technik, die eine Vielfachbaugruppe und "land side" Kapazitäten aufweist, wobei die Baugruppe elektrisch mit einem LGA-Connector verbunden ist.
  • 3 zeigt eine seitliche Schnittansicht einer Ausführung einer Baugruppe inklusive Vielfacheinheiten, einem Dünnfilmkonsensator und einem "land side" flip chip – ball grid array befestigten Speichereinrichtung, wobei die Baugruppe elektrisch mit einem land grid array Connector verbunden ist.
  • 4 zeigt eine seitliche Schnittansicht einer Ausführung einer Baugruppe inklusive einer Vielfacheinheit, einem Dünnschichtkonsensator und einer "land side"-Drahtrahmen- („wire lead frame") befestigten Speichereinrichtung, wobei die Baugruppe elektrisch mit einem land grid array Connector verbunden ist.
  • 5 zeigt eine Draufsicht einer Ausführung einer Baugruppe inklusive einem Vielfachchip, einer auf dem Chip befestigten Speichereinrichtung, die auf der Oberseite des Baugruppensubstrates angeordnet ist.
  • 6 zeigt eine Draufsicht auf ein Ausführungsbeispiel einer Baugruppe mit einem Vielfachchip, der auf der Oberseite des Baugruppensubstrates befestigt ist, und eine Speichereinrichtung auf der "land side" des Baugruppensubstrates angeordnet ist.
  • 7 zeigt ein schematisches System, das eine Ausführung einer Baugruppe inklusive einem Vielfachchip zeigt, bei dem ein Chip eine Speichereinrichtung umfaßt.
  • 8 zeigt ein Verfahren des Einbaus eines integrierten Schaltkreises, angeordnet auf zwei oder mehr elektrisch miteinander verbundenen Chips in einer Baugruppe, wobei weiter die Baugruppe in einem System eingebaut ist.
  • Detaillierte Beschreibung
  • In der folgenden detaillierten Beschreibung wird Bezug genommen auf die beigefügten Zeichnungen, die einen Teil der Beschreibung bilden, wobei die gleichen Bezugszeichen gleiche Teile in beiden bezeichnen, und wobei auf beispielhafte Weise einzelne Ausführungen dargestellt werden, in denen die Erfindung ausgeführt werden kann. Es wird darauf hingewiesen, dass andere Ausführungen genutzt werden können, und strukturelle oder logische Änderungen gemacht werden können, ohne von dem beabsichtigten Umfang der Ausführungen, die dargestellt werden, abzuweichen. Es sollte dabei verstanden werden, dass Richtungen und Bezüge (zum Beispiel oben, nach unten, darüber, am Boden, erste Seite, Rückseite usw.) genutzt werden können, um die Diskussion der Zeichnungen zu erleichtern und nicht dazu geeignet sind, die Anwendung der Ausführungen dieser Erfindung zu beschränken. Daher sollte die folgende Beschreibung nicht in beschränkter Weise verstanden werden, und der Bereich der Ausführung der vorliegenden Erfindung wird durch die angefügten Ansprüche und ihre Äquivalente bezeichnet.
  • Um eine vergrößerte Systemleistung zu schaffen, kann ein Mikroprozessor größere Kapazität von Hochgeschwindigkeitsspeicher benötigen, über das was leicht durch ein Drittlevelcache (vielleicht in einer Größe von einigen Megabyte) bereit gestellt werden kann oder durch einen Systemspeicher (der vielleicht von einigen Gigabyte bis Hunderten von Gigabyte reicht). Während der Raum für zusätzliche Komponenten oft schwierig auf einer Baugruppe untergebracht werden kann, die einen Mikroprozessor umfaßt, kann das Hinzufügen einer oder mehrerer Speicherkomponenten, die mit einem Mikroprozessorbaugruppe verbunden sind, gewünscht werden. Ein Speicher, der architekturmäßig zwischen Drittlevelcache und Systemspeicher angeordnet ist, kann als "Viert-Level-Cache" bezeichnet werden. Ein typischer Viertlevelcache kann dadurch charakterisiert werden, dass er Hochgeschwindigkeitseigenschaften relativ zu einem Systemspeicherbus hat und eine große Kapazität relativ zu einem Drittlevelcache, das auf einer Baugruppe integriert ist, die einen Mikroprozessor umfaßt. Ein typisches Viertlevelcache nach einem Ausführungsbeispiel der Erfindung kann eine Größe in der Größenordnung von Hunderten von Megabyte sein. Eine andere beispielsweise Ausführung kann ein Viertlevelcache aufweisen, das zwischen 512 Megabyte und 1 Gigabyte reicht.
  • Nach dem jetzigen Stand der Technik kann ein Viertlevelcache, wenn es genutzt wird, in entweder einen Baustein integriert werden, der einen Mikroprozessor aufweist oder auf einem Motherboard, das eine Baugruppe aufweist, mit der der Baustein gekoppelt werden kann. Die Vergrößerung der Bausteinfläche, um ein Viertlevelcache zu ermöglichen, kann nicht ökonomisch sein, und das Verbinden eines Viertlevelcache an einen Mikroprozessor durch einen Verbindungsglied kann die Signalgeschwindigkeit oder Qualität oder beide verringern.
  • 3 zeigt einen Querschnitt eines Ausführungsbeispiels einer Packung 300, die einen integrierten Schaltkreis aufweist, der auf zwei oder mehr elektrisch gekoppelten Bausteinen 308 angeordnet ist. In einem Ausführungsbeispiel kann ein erster Baustein 308 einen Mikroprozessor umfassen, und ein zweiter Baustein 302 kann eine Speichereinrichtung umfassen. Ein beispielhaftes Ausführungsbeispiel einer Speichereinrichtung 302 kann ein Viertlevelcache umfassen. Ein anderes Ausführungsbeispiel der Baugruppe 300 kann weiter einen Speichercontroller (nicht dargestellt) umfassen. Mit einem anderen Ausführungsbeispiel kann wiederum ein Dünnfilmkondensator 312 elektrisch an einen Baustein 308 und/oder 302 gekoppelt sein. In einem Ausführungsbeispiel kann der Dünnfilmkondensator 312 integral an ein Baugruppensubstrat 310 gekoppelt sein.
  • Wie in 3 dargestellt, kann ein Baustein 302 auf der "Landseite" eines Baugruppensubstrats 310 angeordnet sein. In einem anderen Ausführungsbeispiel kann die Baugruppe 302, die auf einer Landseite oder Rückseite der Baugruppe angeordnet ist, eine Speichereinrichtung sein. In einem anderen Ausführungsbeispiel kann der Baustein 310, der auf der Landseite der Baugruppe angeordnet ist, mit einem Baugruppensubstrat 310 unter Benutzung eines oder mehrere Lötbällchen 304 gekoppelt sein. Eine beispielhafte Ausführung der Baugruppe 302 kann ein Viertlevelcache umfassen.
  • Weiter kann ein Ausführungsbeispiel der Baugruppe, wie sie in 3 dargestellt ist, ein Substrat 310 inklusive eines land grid array (LGA) umfassen (das nicht dargestellt ist), das elektrisch mit einem Baustein 308 und/oder einen Baustein 302 verbunden ist. In einem anderen Ausführungsbeispiel kann das Substrat einen PGA (Pin Grid Array) elektrische Verbindungen aufweisen. Weiter wiederum kann ein Ausführungsbeispiel einen dritten, einen vierten, einen fünften und noch mehr Bausteine 308 aufweisen. In einem Ausführungsbeispiel kann der Vielfachbaustein 308 individuell und unabhängig einen Mikroprozessor, eine Speichereinrichtung, einen Speichercontroller oder einen ASIC (application specific integrated circuit), einen Grafikprozessor, einen Signalprzessor, einen Radioübertrager oder einen anderen integrierten Schaltkreis umfassen.
  • Wie weiter in 3 dargestellt ist, kann ein Ausführungsbeispiel einen integrierten Wärmespreizer 306 umfassen, der thermisch mit einem Baustein 308 verbunden ist. Wieder ein anderes Ausführungsbeispiel kann ein Substrat 310 umfassen, das mit einem LGA-Connector 314 verbunden ist, wobei der LGA-Connector elektrische Verbindungselemente 316 aufweist, die dazu in der Lage sind, das LGA auf dem Substrat 310 zu einer gedruckten Schaltkreiskarte 318 zu verbinden. In einem anderen Ausführungsbeispiel kann das Substrat 310 mit einem PGA-Verbindungsglied (nicht dargestellt) gekoppelt werden, wobei das PGA-Verbindungsglied elektrische Verbindungselemente umfaßt, die dazu in der Lage sind, das PGA auf dem Substrat 310 an eine gedruckte Schaltkreiskarte 318 zu verbinden. In einem Ausführungsbeispiel kann die gedruckte Schaltkreiskarte 318 ein Motherboard sein. In einem anderen Ausführungsbeispiel kann die gedruckte Schaltkreiskarte 318 eine Karte sein, die eine Unteranordnung bildet, die dazu in der Lage ist, weitere Verbindung zu einem Motherboard zu bilden. In einem Server kann ein Motherboard auch als ein Basisboard (baseboard) bezeichnet werden.
  • Ein Beispiel, das durch 4 dargestellt wird, kann gleich zu den Ausführungen, die in Bezug zu 3 dargestellt sind, sein. 4 zeigt eine Schnittdarstellung einer Ausführung einer Baugruppe 400, die einen integrierten Schaltkreis umfaßt, der auf zwei oder mehr elektrisch gekoppelten Bausteine 408 angeordnet ist. In einer Ausführung kann ein erster Baustein 408 einen Mikroprozessor umfassen. Ein zweiter Baustein 402 kann eine Speichereinrichtung umfassen. Der zweite Baustein 402 kann auf einer "Landseite" des Baugruppensubstrates 410 angeordnet sein. In einer Ausführung ist die Baugruppe 402 auf einer Landseite der Baugruppe in einer Speichereinrichtung angeordnet. Weiter kann eine beispielhafte Ausführung der Speichereinrichtung 402 ein Viertlevelcache umfassen. In einem anderen Ausführungsbeispiel kann der Baustein 402 auf der Landseite der Baugruppe mit dem Baugruppensubstrat 410 gekoppelt sein unter Benutzung von einer oder mehreren Drahtleitungsrahmen 404. Eine Ausführung, die in 4 dargestellt ist, kann weiter einen Dünnfilmkondensator 412 umfassen, einen integrierten Wärmespreizer 406, ein LGA (nicht dargestellt) einstückig mit einem Baugruppensubstrat 410, einem LGA-Connector 414 und einem elektrischen Verbindungselement 416, das zwischen einem "land"-Anschluß in dem land grid array (nicht dargestellt) und einer gedruckten Schaltkreiskarte 418 angeordnet ist.
  • 5 stellt Draufsichten einer Ausführung einer Baugruppe 500 mit einer Speichereinrichtung 506 dar, die auf einer gleichen Seite des Baugruppensubstrates 502 wie der Baustein 504 angeordnet ist. In einem Ausführungsbeispiel umfaßt die Baugruppe 504 einen Mikroprozessor, eine Speichereinrichtung, einen Speichercontroller, einen anwendungsspezifischen integrierten Schaltkreis ASIC, einen Grafikprozessor, einen Signalprozessor, einen Radioübertrager oder einen anderen integrierten Schaltkreis. In einem anderen Ausführungsbeispiel kann die Speichereinrichtung 506 ein Viertlevelcache umfassen.
  • 6 zeigt eine Draufsicht auf eine Ausführung einer Baugruppe 600 mit einer Speichereinrichtung 606, die auf einer Landseite des Baugruppensubstrates 602 angeordnet ist, und eine andere Baugruppe 604, die auf der Oberseite des Baugruppensubstrates 602 angeordnet ist. In einem Ausführungsbeispiel kann die Baugruppe 604 einen Mikroprozessor, eine Speichereinrichtung, einen Speicherkontroller, einen ASIC, einen Grafikprozessor, einen Signalprozessor, einen Radioübertrager oder einen anderen integrierten Schaltkreis umfassen.
  • 7 zeigt eine schematische Darstellung eines oder mehrerer möglichen Systemausführungen. In einer Ausführung kann die Baugruppe, die einen integrierten Schaltkreis 700 umfaßt, einen ersten Baustein inklusive einem Mikroprozessor und einen zweiten Baustein inklusive einer Speichereinrichtung, wie durch 3–6 dargestellt, umfassen. In einer alternativen Ausführung kann die integrierte Schaltkreisbaugruppe einen anwendungsspezifischen, integrierten Schaltkreis ASIC umfassen. Integrierte Schaltkreise werden in Chipsets, zum Beispiel Grafik, Sound oder Steuerchipsets, eingesetzt oder Speicher kann auch in Übereinstimmung mit Ausführungen in der Erfindung mit diesen in Baugruppen vereint werden.
  • Für eine andere Ausführung, ähnlich der Ausführung, die in 7 dargestellt ist, kann das System 70 auch einen Hauptspeicher 702 umfassen, einen Grafikprozessor 704, eine Massenspeichereinrichtung 706 und ein Eingabe/Ausgabe Modul 708, das miteinander über einen Bus 710, wie dargestellt, gekoppelt ist. Beispiele des Speichers 702 umfassen, aber sind nicht darauf beschränkt, SRAM (static random access memory) und DRAM (dynamic random access memory). Beispiele von Massenspeichereinrichtung 706 umfassen, aber sind nicht auf ein Festplattenlaufwerk, ein Flashlaufwerk, ein CD-Laufwerk, ein DVD-Laufwerk und dergleichen beschränkt.
  • Beispiele von Input/Output Modulen 708 umfassen, aber sind nicht darauf beschränkt, eine Tastatur, Cursor steuernde Einrichtungen, eine Anzeige, ein Netzwerkinterface, usw.. Beispiele des Busses 710 umfassen, aber sind nicht beschränkt auf einen PCI (periperal control interface) Bus, einen PCI-Expressbus, einen ISA (Industry Standard Architecture) Bus, usw.. In verschiedenen Ausführungen kann das System 70 ein drahtloses Mobiltelefon, ein PDA (personal digital assistant), ein Taschen-PC, ein Tablet-PC, ein Notbook-PC, ein Desktop-Computer, eine Set-Top Box, ein Audio/Video-Controller, ein DVD-Laufwerk, ein Netzwerkrouter, ein Netzwerkschaltgerät oder ein Server sein.
  • 8 zeigt eine Ausführung eines Verfahrens des Packens einer Speichereinrichtung in einer Baugruppe, die weiter einen Mikroprozessor umfaßt. Eine Ausführung eines Verfahrens kann eine Vielzahl von Bausteinen in einer Baugruppe integrieren und sie zu den Vielfachbausteinen eines Substrats verbinden, dass eine LGA-Verbindung 802 besitzt.
  • Ein anderes Ausführungsbeispiel kann einen Baustein umfassen, der einen Mikroprozessor 804 umfaßt. Wieder ein anderes Ausführungsbeispiel kann ein Baustein umfassen, der eine Speichereinrichtung 806 umfaßt. Weitere Ausführungen können einen Baustein umfassen, der einen Memorycontroller 808 umfaßt. Wieder eine andere Ausführung kann ein Dünnfilmkondensator auf einer Schicht eines Baugruppensubstrates 810 umfassen. Eine Ausführung kann einen Baustein auf einer "land side" des Substrats 812 integrieren. Weiter kann ein Ausführungsbeispiel einen Baustein an einen integrierten Wärmespreizer 814 koppeln.
  • Obwohl spezifische Ausführungen hierin dargestellt und beschrieben wurden zum Zwecke der Beschreibung eines Ausführungsbeispiels wird es für einen Fachmann offensichtlich sein, dass eine große Breite an Alternativen und/oder äquivalenten Implementierungen möglich sind, die dazu gedacht sind, die gleichen Zwecke zu erfüllen und die an Stelle besonderen Ausführungen, die dargestellt und beschrieben sind, ersetzt werden können, ohne vom Schutzbereich der vorliegenden Offenbarung abzuweichen.
  • Zum Beispiel kann ein alternatives Ausführungsbeispiel existieren in der ein integrierter Wärmespreizer eine Kühllösung integriert, wie zum Beispiel eine Kälteplatte (cold plate). Ein anderes Ausführungsbeispiel kann Vielfachbausteine auf einer "land side" eines Baugruppensubstrates koppeln. Wieder eine andere Ausführung kann diskrete Kapazitätskomponenten anstelle von oder zusätzlich zu dem Dünnfilmkondensator, der integral mit dem Substrat ist, nutzen. Wieder ein anderes Ausführungsbeispiel kann darin bestehen, dass die Baugruppe weiter mit anderen Komponenten verkoppelt ist, zum Beispiel Rückhaltemechanismuskomponenten, Stromzuführkomponenten, thermischen Lösungskomponenten, die eine Unteranordnung bilden, um mit Komponenten auf ein Motherboard eine Schnittstelle zu bilden. Wieder eine andere Ausführung kann ein Substrat mit einem PDA (pin grid array) in Verbindung mit einem LGA (land grid array) nutzen.
  • Für Fachleute wird erkennbar sein, dass die vorliegende Erfindung unter Benutzung einer sehr breiten Vielzahl von Ausführungen implementiert werden können. Die detaillierte Beschreibung ist nur dazu gedacht, jede Adaption oder Änderung der diskutierten Ausführungen abzudecken. Daher ist es ausdrücklich beabsichtigt, dass die Erfindung nur durch die Ansprüche und deren Äquivalente beschränkt wird.
  • Zusammenfassung
  • Verfahren, Vorrichtung und System mit einer Baugruppe inklusive einem integrierten Schaltkreis, der zwischen einem erste Baustein, der einen Mikroprozessor umfaßt, und einem Baustein, der ein viert-Level-Cache umfaßt, angeordnet ist.

Claims (24)

  1. Eine Baugruppe mit einem integrierten Schaltkreis, der auf zwei oder mehr elektrisch miteinander verbundenen Bausteinen angeordnet ist, wobei der erste Baustein einen Mikroprozessor umfaßt und der zweite Baustein eine Speichereinrichtung umfaßt, ein Substrat der Baugruppe umfassend eines, ausgewählt aus der Gruppe bestehend aus: einem LGA (land grid array), einem PGA (pin grid array) und einer Kombination dieser, die elektrisch mit einem der Bausteine verbunden sind.
  2. Vorrichtung nach Anspruch 1, weiter umfassend einen Speicherkontroller, der elektrisch mit der Speichereinrichtung gekoppelt ist.
  3. Vorrichtung nach Anspruch 1, weiter umfassend einen Dünnfilmkondensator, der einstückig mit dem Substrat ist.
  4. Vorrichtung nach Anspruch 1, wobei das zweite Bauteil auf der "land side" des Substrats angeordnet ist.
  5. Vorrichtung nach Anspruch 1, weiter umfassend einen dritten Baustein, der einen zweiten Mikroprozessor umfaßt, einen vierten Baustein, der einen dritten Mikroprozessor umfaßt und einen fünften Baustein, der einen vierten Mikroprozessor umfaßt.
  6. Vorrichtung nach Anspruch 5, wobei der zweite Baustein elektrisch mit einem verbunden ist, der aus der Gruppe ausgewählt ist: einer drahtgebondeter elektrischen Verbindung (wirebond electrical interconnect); einer Flip-Chip BGA (ball grid array) elektrischen Verbindung; einer Leitungsrahmenverbindung; und einer Kombination dieser.
  7. Vorrichtung nach Anspruch 1, weiter umfassend einen Baustein inklusive einem ausgewählt aus der Gruppe: einer Speichereinrichtung, einem Speicherkontroller, einem anwendungspezifischen integrierten Schaltkreis (ASIC), einem Grafikprozessor, einem Signalprozessor, einem Radioübertrager und einer Kombination dieser.
  8. Speichereinrichtung nach Anspruch 7, weiter umfassend ein Viert-Level-Cache.
  9. Vorrichtung nach Anspruch 1, wobei die Baugruppe weiter einen integrierten Wärmespreizer umfaßt, der thermisch mit einem oder mehr der Baugruppen gekoppelt ist.
  10. Verfahren umfassend: Einbau eines integrierten Schaltkreises, der auf zwei oder mehr elektrisch miteinander gekoppelten Bausteinen in einer Baugruppe angeordnet ist, wobei die erste Baugruppe einen Mikroprozessor, die zweite Baugruppe eine Speichereinrichtung umfaßt, und elektrisches Verbinden eines Substrats der Baugruppe inklusive einesausgewählt aus der Gruppe, bestehend aus einem LGA (land grid array), einem PGA (pin grid array) und einer Kombination dieser an wenigstens einen der Bausteine.
  11. Verfahren nach Anspruch 10, weiter umfassend, das elektrische Verkoppeln eines Speichersteuergerätes mit dem Speichergerät.
  12. Verfahren nach Anspruch 10, wobei das Speichergerät ein Viertlevelcache umfaßt.
  13. Verfahren nach Anspruch 10, weiter umfassend, das Integrieren eines Dünnfilmkondensators in das Substrat.
  14. Verfahren nach Anspruch 10, umfassend das Anordnen der zweiten Baugruppe auf einer "land side" des Substrats.
  15. Verfahren nach Anspruch 10, weiter Einbau in die Baugruppe eines dritten Bausteins inklusive einem zweiten Mikroprozessor, eines vierten Bausteins inklusive einem dritten Mikroprozessor und eines fünften Bausteins inklusive einem vierten Mikroprozessor.
  16. Verfahren nach Anspruch 15, wobei der zweite Baustein elektrisch durch einen, ausgewählt aus der Gruppe inklusive einer drahtbondelektrischer Verbindung, einem Flip-Chip BGA (ball grid array) elektrischen Verbindung, einer rahmenelektrischen Verbindung und einer Kombination dieser besteht.
  17. Verfahren nach Anspruch 10, weiter umfassend das thermische Verbinden einer integrierten Wärmespreizung in ein oder mehr der Bausteine.
  18. System umfassend eine Baugruppe inklusive einem integrierten Schaltkreis, der auf zwei oder mehr elektrisch miteinander verbundene Bausteine angeordnet ist, wobei der erste Baustein einen Mikroprozessor umfaßt und der zweite Baustein ein Speichergerät umfaßt, ein Substrat der Baugruppe inklusive einem, ausgewählt aus der Gruppe, bestehend aus einem LGA, einem PGA und einer Kombination dieser, die elektrisch mit wenigstens einem der Bausteine verbunden sind, und eine Massenspeichereinrichtung, die mit der Baugruppe verbunden ist.
  19. System nach Anspruch 18, wobei die Speichereinrichtung weiter ein Viertlevelcache umfaßt.
  20. System nach Anspruch 18, weiter umfassend ein DRAM (dynamic random access memory), das mit dem integrierten Schaltkreis verbunden ist und ein I/O-Interface (input/output interface), das mit dem integrierten Schaltkreis verbunden ist.
  21. System nach Anspruch 20, wobei das Input/Output-Interface ein Netzwerk-Interface ist.
  22. System nach Anspruch 18, wobei das System ausgebildet ist aus einer Gruppe umfassend einer Set-Top Box, einem Media-Center Personal Computer, einem DVD-Spieler, einem Server, einem Personal Computer, einem mobilen Personal-Computer, einem Netzwerkrouter und einem Netzwerkschaltgerät.
  23. System nach Anspruch 18, wobei die Speichereinrichtung in einer Ausnehmung angeordnet ist, die durch eine LGA-Anschlusshülse gebildet ist, und die Baugruppe elektrisch mit dem LGA-Verbinder gekoppelt ist.
  24. System nach Anspruch 23, wobei der LGA-Verbinder mit einer gedruckten Schaltkreisanordnung gekoppelt ist, die eine Kopplung an ein Motherboard ermöglicht.
DE112005003671T 2005-08-31 2005-08-31 Baugruppe mit einem Mikroprozessor und einem Cache der Ebene L4 und Verfahren zur Herstellung der Baugruppe und System aufweisend die Baugruppe Expired - Fee Related DE112005003671B4 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2005/001373 WO2007025412A1 (en) 2005-08-31 2005-08-31 A package including a microprocessor and fourth level cache

Publications (2)

Publication Number Publication Date
DE112005003671T5 true DE112005003671T5 (de) 2008-11-20
DE112005003671B4 DE112005003671B4 (de) 2010-11-25

Family

ID=37808447

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112005003671T Expired - Fee Related DE112005003671B4 (de) 2005-08-31 2005-08-31 Baugruppe mit einem Mikroprozessor und einem Cache der Ebene L4 und Verfahren zur Herstellung der Baugruppe und System aufweisend die Baugruppe

Country Status (5)

Country Link
US (1) US20090039482A1 (de)
JP (1) JP2009505435A (de)
CN (1) CN101248517B (de)
DE (1) DE112005003671B4 (de)
WO (1) WO2007025412A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102022201855A1 (de) 2022-02-22 2023-08-24 Robert Bosch Gesellschaft mit beschränkter Haftung LGA-Baugruppe und Schaltungsanordnung mit einer LGA-Baugruppe

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7705447B2 (en) * 2008-09-29 2010-04-27 Intel Corporation Input/output package architectures, and methods of using same
US7729121B1 (en) * 2008-12-30 2010-06-01 Intel Corporation Removable package underside device attach
CN102193589A (zh) * 2010-03-15 2011-09-21 英业达股份有限公司 服务器辅助运算系统

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3318786B2 (ja) * 1993-03-29 2002-08-26 ソニー株式会社 マルチチップモジュールの構造
US5391917A (en) * 1993-05-10 1995-02-21 International Business Machines Corporation Multiprocessor module packaging
US5502333A (en) * 1994-03-30 1996-03-26 International Business Machines Corporation Semiconductor stack structures and fabrication/sparing methods utilizing programmable spare circuit
JPH0878618A (ja) * 1994-09-08 1996-03-22 Fujitsu Ltd マルチチップモジュール及びその製造方法
US5991161A (en) * 1997-12-19 1999-11-23 Intel Corporation Multi-chip land grid array carrier
JP4095170B2 (ja) * 1998-06-17 2008-06-04 株式会社東芝 半導体集積回路装置
US6281042B1 (en) * 1998-08-31 2001-08-28 Micron Technology, Inc. Structure and method for a high performance electronic packaging assembly
US6365962B1 (en) * 2000-03-29 2002-04-02 Intel Corporation Flip-chip on flex for high performance packaging applications
US6192452B1 (en) * 1999-02-26 2001-02-20 International Business Machines Corporation Method and system for avoiding data loss due to cancelled transactions within a non-uniform memory access system
JP2000307056A (ja) * 1999-04-22 2000-11-02 Mitsubishi Electric Corp 車載用半導体装置
US6225687B1 (en) * 1999-09-02 2001-05-01 Intel Corporation Chip package with degassing holes
US6415424B1 (en) * 1999-11-09 2002-07-02 International Business Machines Corporation Multiprocessor system with a high performance integrated distributed switch (IDS) controller
JP2001167975A (ja) * 1999-12-08 2001-06-22 Hitachi Ltd 薄膜コンデンサとその製造方法、及び薄膜コンデンサを備えるコンピュータ
US6678167B1 (en) * 2000-02-04 2004-01-13 Agere Systems Inc High performance multi-chip IC package
JP2002033436A (ja) * 2000-07-14 2002-01-31 Hitachi Ltd 半導体装置
US6414384B1 (en) * 2000-12-22 2002-07-02 Silicon Precision Industries Co., Ltd. Package structure stacking chips on front surface and back surface of substrate
US6787916B2 (en) * 2001-09-13 2004-09-07 Tru-Si Technologies, Inc. Structures having a substrate with a cavity and having an integrated circuit bonded to a contact pad located in the cavity
JP3492348B2 (ja) * 2001-12-26 2004-02-03 新光電気工業株式会社 半導体装置用パッケージの製造方法
US6639309B2 (en) * 2002-03-28 2003-10-28 Sandisk Corporation Memory package with a controller on one side of a printed circuit board and memory on another side of the circuit board
US6891248B2 (en) * 2002-08-23 2005-05-10 Micron Technology, Inc. Semiconductor component with on board capacitor
JP2004128228A (ja) * 2002-10-02 2004-04-22 Sanyo Electric Co Ltd 回路装置の製造方法
JP2004179442A (ja) * 2002-11-28 2004-06-24 Renesas Technology Corp マルチチップモジュール
CN100383936C (zh) * 2002-12-20 2008-04-23 国际商业机器公司 三维器件制造方法
JP4068974B2 (ja) * 2003-01-22 2008-03-26 株式会社ルネサステクノロジ 半導体装置
US7475175B2 (en) * 2003-03-17 2009-01-06 Hewlett-Packard Development Company, L.P. Multi-processor module
US6972152B2 (en) * 2003-06-27 2005-12-06 Intel Corporation Use of direct gold surface finish on a copper wire-bond substrate, methods of making same, and methods of testing same
JP4381779B2 (ja) * 2003-11-17 2009-12-09 株式会社ルネサステクノロジ マルチチップモジュール
US7217994B2 (en) * 2004-12-01 2007-05-15 Kyocera Wireless Corp. Stack package for high density integrated circuits

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102022201855A1 (de) 2022-02-22 2023-08-24 Robert Bosch Gesellschaft mit beschränkter Haftung LGA-Baugruppe und Schaltungsanordnung mit einer LGA-Baugruppe

Also Published As

Publication number Publication date
US20090039482A1 (en) 2009-02-12
CN101248517B (zh) 2013-05-29
CN101248517A (zh) 2008-08-20
DE112005003671B4 (de) 2010-11-25
WO2007025412A1 (en) 2007-03-08
JP2009505435A (ja) 2009-02-05

Similar Documents

Publication Publication Date Title
DE69534709T2 (de) Herstellungsverfahren einer Halbleiteranordnung
DE10240730B4 (de) Leiterplatte, Speichermodul und Herstellungsverfahren
DE60308183T2 (de) Pufferanordnung für speicher
DE112011105905B4 (de) Speichergerät mit gestapeltem Speicher, der Veränderlichkeit bei Zusammenschaltungen von Geräten erlaubt
DE102006032327B4 (de) Halbleiterspeichermodul und -System
DE19928075B4 (de) Speichermodul mit Wärmeableiter
DE19721967C2 (de) Speicherbaustein
DE102008030205B4 (de) Speichermatrix auf mehr als einem Die
DE112009002197T5 (de) Eingabe/Ausgabe-Architektur für montierte Prozessoren und Verfahren zur Verwendung derselben
DE102008015990A1 (de) Speichermodul mit Rängen von Speicherchips
DE69432401T2 (de) Vorrichtung zur Integrierung von Bus-Master-Besitzrecht von Lokalbuslast
DE112005003106T5 (de) Puffertyp für einen Multi-Rank Dual Inline Memory Module bzw. Mehrrang-Doppelreihenanschluss-Speichermodul (DIMM)
DE102006021022A1 (de) Speichermodul und Speichersystem
DE112006002506T5 (de) Energieabgabe und Energieverwaltung bei Vielkernprozessoren
DE102008052466A1 (de) Speichersystem mit erweiterter Speicherdichtefähigkeit
DE202017106568U1 (de) Integriertes DRAM mit niedrigem I/O-Spannungshub
DE102007021307A1 (de) Speichermodul und Verfahren zur Herstellung und zur Verwendung
DE112005002373T5 (de) Geteilter Dünnschichtkondensator für mehrere Spannungen
DE112005003671T5 (de) Baugruppe mit einem Mikroprozessor und einem Viert-Level-Cache
DE102021102677A1 (de) Vorrichtung zum Bilden einer Schnittstelle zwischen einer Speichervorrichtung und einem Speichercontroller, Package und System mit der Vorrichtung
DE102006017947B4 (de) Speicherbaustein, entsprechende Baugruppe sowie entsprechendes Herstellungsverfahren
DE102006050882A1 (de) Platine, insbesondere für ein Speichermodul, Speichermodul, Speichermodul-System, und Verfahren zur Herstellung einer Platine, insbesondere für ein Speichermodul
DE102018128046A1 (de) Elektronische Bauelementgehäuse
DE10250156A1 (de) Speichermodul und Speicheranordnung mit abzweigfreien Signalleitungen und verteilten kapazitiven Lasten
DE102008048628A1 (de) Verfahren und Struktur zum Erweitern, Hochrüsten oder Reparieren eines Mehrchipgehäuses

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R020 Patent grant now final

Effective date: 20110225

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee