DE102021102677A1 - Vorrichtung zum Bilden einer Schnittstelle zwischen einer Speichervorrichtung und einem Speichercontroller, Package und System mit der Vorrichtung - Google Patents

Vorrichtung zum Bilden einer Schnittstelle zwischen einer Speichervorrichtung und einem Speichercontroller, Package und System mit der Vorrichtung Download PDF

Info

Publication number
DE102021102677A1
DE102021102677A1 DE102021102677.6A DE102021102677A DE102021102677A1 DE 102021102677 A1 DE102021102677 A1 DE 102021102677A1 DE 102021102677 A DE102021102677 A DE 102021102677A DE 102021102677 A1 DE102021102677 A1 DE 102021102677A1
Authority
DE
Germany
Prior art keywords
memory
controller
channels
channel
interface device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102021102677.6A
Other languages
English (en)
Inventor
Sangsub SONG
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE102021102677A1 publication Critical patent/DE102021102677A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0635—Configuration or reconfiguration of storage systems by changing the path, e.g. traffic rerouting, path reconfiguration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2053—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant
    • G06F11/2056—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant by mirroring
    • G06F11/2087—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant by mirroring with a common controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1684—Details of memory controller using multiple buses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/409—Mechanical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/062—Securing storage systems
    • G06F3/0623—Securing storage systems in relation to content
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0626—Reducing size or complexity of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Quality & Reliability (AREA)
  • Memory System (AREA)
  • Dram (AREA)

Abstract

Eine Schnittstellenvorrichtung zwischen einer Mehrzahl an Speichervorrichtungen und einem Speichercontroller enthält einen Verarbeitungsschaltkreis, der konfiguriert ist, eine Mehrzahl an Controllerkanälen zur Kommunikation mit dem Speichercontroller bereitzustellen, eine Mehrzahl an Speicherkanälen zur Kommunikation mit der Mehrzahl an Speichervorrichtungen bereitzustellen, in einem ersten Modus jeden der Mehrzahl an Controllerkanälen mit mindestens einem der Mehrzahl an Speicherkanälen zu verbinden und in einem zweiten Modus die Mehrzahl an Controllerkanälen von der Mehrzahl an Speicherkanälen zu trennen.

Description

  • Querverweis auf ähnliche Anmeldungen
  • Diese Anmeldung basiert auf und beansprucht die Priorität unter 35 U.S.C. §119 der am 22. Juni 2020 beim Koreanischen Amt für Geistiges Eigentum eingereichten koreanischen Patentanmeldung Nr. 10-2020-0075938 , deren Offenbarung durch Verweis in ihrer Gesamtheit hierin aufgenommen ist.
  • Hintergrund
  • Das erfinderische Konzept bezieht sich auf Speichervorrichtungen und insbesondere auf eine Vorrichtung zum Bilden einer Schnittstelle zwischen einer Speichervorrichtung und einem Speichercontroller und auf ein Package und ein System mit der Vorrichtung.
  • Mit der Entwicklung von Halbleiterprozessen werden Datenspeicherungsvorrichtungen, die Halbleiterspeichervorrichtungen enthalten, in verschiedenen Anwendungen verwendet. Zum Beispiel kann ein Speicher mit hoher Kapazität, der eine Mehrzahl an Halbleiterspeichervorrichtungen enthält, in einem Server verwendet werden, während ein Speicher mit niedriger Kapazität, der eine relativ kleine Anzahl an Halbleiterspeichervorrichtungen enthält, in einem Personalcomputer verwendet werden kann. Obwohl verschiedene Speicher dieselben Halbleiterspeichervorrichtungen enthalten können, können die verschiedenen Speicher unterschiedliche Komponenten abhängig von der Kapazität, Geschwindigkeit und dergleichen von jedem der Speicher enthalten. Solche unterschiedlichen Komponenten können die Verwendung eines Multi-Chip-Packages (MCP) in einem Speicher, der eine Mehrzahl an Halbleiterspeichervorrichtungen enthält und eine hohe Zuverlässigkeit und Kapazität (z.B. in einem Speichersystem) bereitstellt, beschränken.
  • Kurzfassung
  • Das erfinderische Konzept stellt eine Schnittstellenvorrichtung für ein Multi-Chip-Package, das gemäß Anforderungen eines Speichers adaptiv verwendet werden kann, und einen Speicher, der die Schnittstellenvorrichtung enthält, bereit.
  • Nach einem Aspekt des erfinderischen Konzepts ist eine Schnittstellenvorrichtung zwischen einer Mehrzahl an Speichervorrichtungen und einem Speichercontroller bereitgestellt, wobei die Schnittstellenvorrichtung aufweist: einen Verarbeitungsschaltkreis, der konfiguriert ist, eine Mehrzahl an Controllerkanälen zur Kommunikation mit dem Speichercontroller bereitzustellen; eine Mehrzahl an Speicherkanälen zur Kommunikation mit der Mehrzahl an Speichervorrichtungen bereitzustellen; in einem ersten Modus jeden der Mehrzahl an Controllerkanälen mit mindestens einem der Mehrzahl an Speicherkanälen zu verbinden; und in einem zweiten Modus mindestens einen der Mehrzahl an Controllerkanälen von der Mehrzahl an Speicherkanälen zu trennen.
  • Nach einem Aspekt des erfinderischen Konzepts ist ein Speicher-Package bereitgestellt, das enthält: eine Mehrzahl an Speichervorrichtungen, und mindestens eine Schnittstellenvorrichtung zwischen der Mehrzahl an Speichervorrichtungen und einem Speichercontroller, wobei die mindestens eine Schnittstellenvorrichtung konfiguriert ist, eine Mehrzahl an Controllerkanälen zur Kommunikation mit dem Speichercontroller und eine Mehrzahl an Speicherkanälen zur Kommunikation mit der Mehrzahl an Speichervorrichtungen vorzusehen, wobei die mindestens eine Schnittstellenvorrichtung konfiguriert ist, in einem ersten Modus jeden der Mehrzahl an Controllerkanälen mit mindestens einem der Mehrzahl an Speicherkanälen zu verbinden und in einem zweiten Modus mindestens einen der Mehrzahl an Controllerkanälen von der Mehrzahl an Speicherkanälen zu trennen.
  • Nach einem Aspekt des erfinderischen Konzepts ist ein Speichersystem bereitgestellt, das enthält: einen Speichercontroller, der konfiguriert ist, einen Host-Kanal zur Kommunikation mit einem Host vorzusehen; und ein erstes Speicher-Package, das eine Mehrzahl an Speichervorrichtungen und eine Schnittstellenvorrichtung aufweist, wobei die Schnittstellenvorrichtung konfiguriert ist, eine Anzahl von Controllerkanälen basierend auf einem von außerhalb des ersten Speicher-Packages empfangenen ersten Signal einzustellen, und die Controllerkanäle zur Kommunikation mit dem Speichercontroller vorhanden sind, wobei der Speichercontroller und die Mehrzahl an Speichervorrichtungen konfiguriert sind, durch mindestens einen von der Schnittstellenvorrichtung aktivierten Controllerkanal miteinander zu kommunizieren.
  • Figurenliste
  • Für ein deutlicheres Verständnis der Ausführungsbeispiele des erfinderischen Konzepts sorgt die folgende, detaillierte Beschreibung in Verbindung mit den beigefügten Zeichnungen, wobei:
    • 1 ein Blockdiagramm ist, das ein Speichersystem nach einem Ausführungsbeispiel des erfinderischen Konzepts darstellt;
    • 2A und 2B Blockdiagramme sind, die Beispiele für ein Speichersystem nach einigen Ausführungsbeispielen des erfinderischen Konzepts darstellen;
    • 3 ein Blockdiagramm ist, das ein Speicher-Package nach einem Ausführungsbeispiel des erfinderischen Konzepts darstellt;
    • 4 ein Blockdiagramm ist, das eine Schnittstellenvorrichtung nach einem Ausführungsbeispiel des erfinderischen Konzepts darstellt;
    • 5 ein Blockdiagramm ist, das eine Routing-Schaltung nach einem Ausführungsbeispiel des erfinderischen Konzepts darstellt;
    • 6A und 6B Blockdiagramme sind, die auf unterschiedliche Modi eingestellte Speicher-Packages nach Ausführungsbeispielen des erfinderischen Konzepts darstellen;
    • 7A und 7B Blockdiagramme sind, die auf unterschiedliche Modi eingestellte Speicher-Packages nach Ausführungsbeispielen des erfinderischen Konzepts darstellen;
    • 8A und 8B Blockdiagramme sind, die Beispiele für ein Speicher-Package nach einigen Ausführungsbeispielen des erfinderischen Konzepts darstellen;
    • 9A, 9B und 9C Querschnittsansichten sind, die Beispiele für ein Speicher-Package nach einigen Ausführungsbeispielen des erfinderischen Konzepts darstellen;
    • 10 ein Diagramm ist, das eine obere Oberfläche einer Schnittstellenvorrichtung nach einem Ausführungsbeispiel des erfinderischen Konzepts darstellt;
    • 11 eine Querschnittsansicht ist, die ein Speichersystem nach einem Ausführungsbeispiel des erfinderischen Konzepts darstellt;
    • 12 ein Blockdiagramm ist, das eine Schnittstellenvorrichtung nach einem Ausführungsbeispiel des erfinderischen Konzepts darstellt;
    • 13A und 13B Blockdiagramme sind, die Beispiele für ein Speichersystem nach Ausführungsbeispielen des erfinderischen Konzepts darstellen; und
    • 14 ein Flussdiagramm ist, das ein Verfahren zum Beeinflussen einer Schnittstelle zwischen einer Speichervorrichtung und einem Speichercontroller nach einem Ausführungsbeispiel des erfinderischen Konzepts darstellt.
  • Ausführliche Beschreibung der Ausführungsfonnen
  • Obwohl die Begriffe „erster“, „zweiter“, „dritter“ etc. hierin verwendet werden können, um verschiedene Elemente, Komponenten und/oder Bereiche zu beschreiben, sollen diese Elemente, Komponenten und/oder Bereiche nicht durch diese Begriffe beschränkt sein. Diese Begriffe werden lediglich verwendet, um ein Element, eine Komponente oder einen Bereich von einem anderen Element, einer anderen Komponente oder einem anderen Bereich zu unterscheiden. Somit könnten ein erstes Element, eine erste Komponente oder ein erster Bereich, die unten beschrieben werden, als ein zweites Element, eine zweite Komponente oder ein zweiter Bereich bezeichnet werden, ohne dabei vom Umfang dieser Offenbarung abzuweichen.
  • 1 ist ein Blockdiagramm, das ein Speichersystem 10 nach einem Ausführungsbeispiel des erfinderischen Konzepts darstellt. Das Speichersystem 10 kann sich auf einen Speicher beziehen, der eine Halbleiterspeichervorrichtung enthält. Zum Beispiel kann das Speichersystem 10 ein Festkörperlaufwerk (SSD), einen Universal-Flash-Speicher (UFS), einen eingebetteten UFS, eine Multimediakarte (MMC), eine eingebettete MMC und dergleichen enthalten. Das Speichersystem 10 kann mit einem Host (z.B. 5a aus 2A oder 5b aus 2B) kommunizieren und Daten als Reaktion auf eine vom Host bereitgestellte Anforderung speichern. Wie in 1 dargestellt, kann das Speichersystem 10 ein Speicher-Package 12 und einen Speichercontroller 14 enthalten, ist jedoch nicht darauf beschränkt. Wie zum Beispiel unten mit Bezug auf 2A und 2B beschrieben, kann das Speichersystem 10 in einigen Ausführungsformen eine Mehrzahl an Speicher-Packages enthalten.
  • Der Speichercontroller 14 kann konfiguriert sein, die Anforderung vom Host zu empfangen und die Anforderung durch Steuern des Speicher-Packages 12 zu beantworten. Zum Beispiel kann der Speichercontroller 14 konfiguriert sein, eine Schreibanforderung vom Host zu empfangen und zusammen mit der Schreibanforderung bereitgestellte Daten im Speicher-Package 12 zu speichern. Zusätzlich kann der Speichercontroller 14 konfiguriert sein, eine Leseanforderung vom Host zu empfangen und die im Speicher-Package 12 gespeicherten Daten als Reaktion auf die Leseanforderung an den Host zu übermitteln.
  • Das Speicher-Package 12 kann konfiguriert sein, durch mindestens einen Kanal mit dem Speichercontroller 14 zu kommunizieren. Wie zum Beispiel in 1 gezeigt, kann das Speicher-Package 12 konfiguriert sein, durch einen ersten bis m-ten Controllerkanal C_CH1 bis C_CHm (wobei m eine Ganze Zahl größer als 0 ist) mit dem Speichercontroller 14 zu kommunizieren. Wie später mit Bezug auf die Zeichnungen beschrieben wird, kann das Speicher-Package 12 konfiguriert sein, die Anzahl an aktivierten Controllerkanälen basierend auf einem von außerhalb des Speicher-Packages 12 bereitgestellten Modussignal MD (hierin auch als ein erstes Signal bezeichnet) einzustellen, und kann außerdem durch den aktivierten Controllerkanal mit dem Speichercontroller 14 kommunizieren, allerdings kann zum Beispiel ein deaktivierter Controllerkanal womöglich nicht verwendet werden. Hierin kann die maximale Anzahl an Controllerkanälen, die vom Speicher-Package 12 getragen wird, als verfügbare Controllerkanäle bezeichnet werden. Wie in 1 gezeigt, kann das Speicher-Package 12 eine Schnittstellenvorrichtung 12_0 und eine erste bis n-te Speichervorrichtung 12_1 bis 12_n (wobei n eine Ganze Zahl größer als 1 ist) enthalten.
  • Die Schnittstellenvorrichtung 12_0 kann konfiguriert sein, eine Schnittstelle zwischen dem Speichercontroller 14 und einer Mehrzahl an Speichervorrichtungen, das heißt, der ersten bis n-ten Speichervorrichtung 12_1 bis 12_n, bereitzustellen. Wie zum Beispiel in 1 gezeigt, kann die Schnittstellenvorrichtung 12_0 konfiguriert sein, den ersten bis m-ten Controllerkanal C_CH1 bis C_CHm zur Kommunikation mit dem Speichercontroller 14 bereitzustellen und den ersten bis n-ten Speicherkanal M_CH1 bis M_CHn zur Kommunikation mit der ersten bis n-ten Speichervorrichtung 12_1 bis 12_n bereitzustellen. In einigen Ausführungsformen kann jeder des ersten bis m-ten Controllerkanals C_CH1 bis C_CHm dasselbe Protokoll aufweisen wie jeder des ersten bis n-ten Speicherkanals M_CH1 bis M_CHn. Zum Beispiel kann jeder des ersten bis m-ten Controllerkanals C_CH1 bis C_CHm und des ersten bis n-ten Speicherkanals M_CH1 bis M_CHn Datenleitungen, eine Taktleitung, einen Befehl, Leitungen und/oder Adressleitungen enthalten. Zusätzlich kann mindestens eine Leitung, zum Beispiel die Datenleitungen, eine bidirektionale Signalleitung sein.
  • Die Schnittstellenvorrichtung 12_0 kann konfiguriert sein, das Modussignal MD von außerhalb des Speicher-Packages 12 zu empfangen, einen Controllerkanal, der zur Kommunikation mit dem Speichercontroller 14 verwendet werden soll, unter dem ersten bis m-ten Controllerkanal C_CH1 bis C_CHm basierend auf dem Modussignal MD zu aktivieren und die verbleibenden Controllerkanäle zu deaktivieren. Zum Beispiel kann die Schnittstellenvorrichtung 12_0 konfiguriert sein, den aktivierten Controllerkanal mit mindestens einem des ersten bis n-ten Speicherkanals M_CH1 bis M_CHn zu verbinden, während der deaktivierte Controllerkanal vom ersten bis n-ten Speicherkanal M_CH1 bis M_CHn getrennt wird. Hierin kann sich das Verbinden von beiden Kanälen auf das Ausbilden eines Signalpfads (z.B. einer Verbindung) beziehen, durch den ein von einem Kanal übertragenes Signal zu einem anderen Kanal übertragen werden kann, und das Trennen von Kanälen kann sich auf das Blockieren einer Übertragung in einem Signalpfad, durch den ein von einem Kanal übertragenes Signal an einen anderen Kanal übertragen werden würde, beziehen. Dementsprechend, wie später mit Bezug auf 2A und 2B beschrieben wird, kann die Verfügbarkeit des Speicher-Packages 12 erhöht werden. Ausführungsbeispiele der Schnittstellenvorrichtung 12_0 werden später mit Bezug auf 3, 4, 5 und dergleichen beschrieben.
  • Die erste bis n-te Speichervorrichtung 12_1 bis 12_n können konfiguriert sein, Befehle, Adressen und/oder Daten durch den ersten bis n-ten Speicherkanal M_CH1 bis M_CHn von der Schnittstellenvorrichtung 12_0 zu empfangen und Daten an die Schnittstellenvorrichtung 12_0 zu übermitteln. Jede der ersten bis n-ten Speichervorrichtung 12_1 bis 12_n kann einen einzelnen und/oder eine Mehrzahl an Speicherchips (und/oder Speicherplättchen) enthalten. Die erste bis n-te Speichervorrichtung 12_1 bis 12_n können eine durch einen Halbleiterprozess hergestellte Halbleiterspeichervorrichtung enthalten. Zum Beispiel können die erste bis n-te Speichervorrichtung 12_1 bis 12_n eine dauerhafte, computerlesbare Speicherungsvorrichtung, wie eine flüchtige Speichervorrichtung (z.B. einen statischen Direktzugriffsspeicher (SRAM) und/oder einen dynamischen Direktzugriffsspeicher (DRAM)), eine nichtflüchtige Speichervorrichtung (z.B. einen Flash-Speicher, einen elektrisch löschbaren programmierbaren Festwertspeicher (EEPROM), einen resistiven Direktzugriffsspeicher (PRAM), einen magnetoresistiven Direktzugriffsspeicher (MRAM), einen Kreuzungsstellenspeicher und/oder einen Phasenübergangsdirektzugriffsspeicher (PCRAM)) und/oder eine Kombination daraus enthalten.
  • Der Speichercontroller 14, die Schnittstellenvorrichtung 12_0 und/oder deren Bestandteile können, wie unten beschrieben, einen Verarbeitungsschaltkreis, wie eine Hardware, die Logikschaltungen enthält; eine Hardware/Software-Kombination, wie einen eine Software ausführenden Prozessor; oder eine Kombination daraus, enthalten und/oder in jenem enthalten sein. Zum Beispiel kann der Verarbeitungsschaltkreis genauer gesagt enthalten, ist jedoch nicht darauf beschränkt: eine zentrale Verarbeitungseinheit (CPU), eine arithmetische Logikeinheit (ALU), einen Digitalsignalprozessor, einen Mikrocomputer, ein Field Programmable Gate Array (FPGA), eine programmierbare Logikeinheit, einen Mikroprozessor, eine anwendungsspezifische integrierte Schaltung (ASIC) etc.
  • 2A und 2B sind Blockdiagramme, die Beispiele für ein Speichersystem nach einigen Ausführungsbeispielen des erfinderischen Konzepts darstellen. Die Blockdiagramme aus 2A und 2B zeigen Speichersysteme 20a und 20b zusammen mit den Hosts 5a und 5b, in denen die Speichersysteme 20a und 20b unterschiedlich konfiguriert sind und das Speicher-Package 12 aus 1 verwenden. Nachfolgend werden 2A und 2B mit Bezug auf 1 beschrieben und doppelte Beschreibungen aus 2A und 2B werden weggelassen.
  • Bezugnehmend auf 2A kann das Speichersystem 20a durch einen Host-Kanal H_CH mit einem Host 5a kommunizieren. Der Host 5a kann sich auf eine Vorrichtung beziehen, die durch den Host-Kanal H_CH auf das Speichersystem 20a zugreifen kann. Zum Beispiel kann der Host 5a einen Prozessorschaltkreis, wie eine Hardware, wie eine zentrale Verarbeitungseinheit (CPU), einen Digitalsignalprozessor (DSP), eine Grafikverarbeitungseinheit (GPU) und/oder eine neuronale Netzwerkverarbeitungseinheit (NPU), die jeweils mindestens einen Logikschaltkreis und/oder Kern enthalten, und/oder eine Hardware/Software-Kombination enthalten. Zum Beispiel kann der Host 5a einen Hardware-Beschleuniger, der durch Logiksynthese hergestellt wird, enthalten. Zusätzlich kann das Speichersystem 20a konfiguriert sein, abnehmbar mit dem Host 5a gekoppelt zu sein, und der Host 5a kann ein Berechnungssystem enthalten, mit dem das Speichersystem 20a verbunden ist. Der Host-Kanal H_CH kann auf einer beliebigen Schnittstelle basieren und kann, als nichtbeschränkendes Beispiel, auf einer Serial Advanced Technology Attachment (SATA) Interface, einer Peripheral Component Interconnect Express (PCIe) Interface, einer Universal Serial Bus (USB) Interface, einer Universal Flash Storage (UFS) Interface, einer eMMC-Schnittstelle und/oder dergleichen basieren.
  • Verglichen mit dem Speichersystem 20b aus 2B, kann das Speichersystem 20a eine höhere Datenspeicherkapazität an den Host 5a übermitteln. Zum Beispiel können der Host 5a und das Speichersystem 20a in einem Server und/oder einem Hochleistungs-Berechnungssystem enthalten sein. Wie in 2A gezeigt, kann das Speichersystem 20a einen Speichercontroller 22a und ein erstes bis achtes Speicher-Package 24_1 bis 24_8 enthalten. Das Ausführungsbeispiel ist jedoch nicht darauf beschränkt und kann zum Beispiel eine Mehrzahl an Speicher-Packages 24 enthalten, die größer oder kleiner ist als acht. Jedes des ersten bis achten Speicher-Packages 24_1 bis 24_8 kann dem Speicher-Package 12 aus 1 entsprechen und kann konfiguriert sein, durch das Modussignal MD derart eingestellt zu werden, dass es unter Verwendung von einem einer Mehrzahl an Controllerkanälen mit dem Speichercontroller 22a kommuniziert. Wie zum Beispiel in 2A gezeigt, kann der Speichercontroller 22a konfiguriert sein, einen ersten bis vierten Controllerkanal C_CH1 bis C_CH4 bereitzustellen, und das erste und zweite Speicher-Package 24_1 und 24_2 können durch den ersten Controllerkanal C_CH1 mit dem Speichercontroller 22a kommunizieren, das dritte und vierte Speicher-Package 24_3 und 24_4 können durch den zweiten Controllerkanal C_CH2 mit dem Speichercontroller 22a kommunizieren, das fünfte und sechste Speicher-Package 24_5 und 24_6 können durch den dritten Controllerkanal C_CH3 mit dem Speichercontroller 22a kommunizieren und das siebte und achte Speicher-Package 24_7 und 24_8 können durch den vierten Controllerkanal C_CH4 mit dem Speichercontroller 22a kommunizieren.
  • Das Speichersystem 20a kann eine Mehrzahl an Speicher-Packages (z.B. das erste bis achte Speicher-Package 24_1 bis 24_8) enthalten, um die hohe Datenspeicherkapazität bereitzustellen, während der Speichercontroller 22a eine beschränkte Anzahl an Controllerkanälen bereitstellen kann. Dementsprechend können zwei oder mehr Speicher-Packages mit einem Controllerkanal verbunden sein. Während sich jedoch die mit dem Controllerkanal verbundene Anzahl an Speicher-Packages erhöht, können sich Eigenschaften eines durch den Controllerkanal übertragenen Signals, zum Beispiel eine Signalintegrität (SI), aufgrund einer Erhöhung von Parasitärelementen verschlechtern. Dementsprechend, um eine Verbindung mit dem Controllerkanal zu minimieren und gleichzeitig einen Zugriff des Speichercontrollers 22a auf mehrere Speichervorrichtungen bereitzustellen, kann jedes des ersten bis achten Speicher-Packages 24_1 bis 24_8 eine Schnittstellenvorrichtung 12_0 enthalten.
  • Bezugnehmend auf 2B kann das Speichersystem 20b, verglichen mit dem Speichersystem 20a aus 2A, konfiguriert sein, durch den Host-Kanal H_CH mit dem Host 5b zu kommunizieren und eine relativ niedrige Speicherkapazität an den Host 5b zu übermitteln. Zum Beispiel können der Host 5b und das Speichersystem 20b in einem privaten Berechnungssystem des stationären Typs, wie einem Tischcomputer, enthalten sein oder können in einem tragbaren privaten Berechnungssystem, wie einem Laptop, einem Mobiltelefon, einer tragbaren Vorrichtung und/oder dergleichen, enthalten sein. Zusätzlich können der Host 5b und das Speichersystem 20b als Komponenten in Haushaltsgeräten, Fahrzeugen und/oder dergleichen enthalten sein und/oder können in Internet-der-Dinge(IoT)-Vorrichtungen enthalten sein.
  • Wie in 2B gezeigt, kann das Speichersystem 20b einen Speichercontroller 22b und ein erstes und zweites Speicher-Package 26_1 und 26_2 enthalten. Das Ausführungsbeispiel ist jedoch nicht darauf beschränkt und kann zum Beispiel eine Mehrzahl an Speicher-Packages 26 enthalten, die größer ist als zwei. Sowohl das erste als auch das zweite Speicher-Package 26_1 und 26_2 kann dem Speicher-Package 12 aus 1 entsprechen und kann konfiguriert sein, durch das Modussignal MD derart eingestellt zu werden, dass es unter Verwendung von zwei Controllerkanälen unter der Mehrzahl an Controllerkanälen mit dem Speichercontroller 22b kommuniziert. Wie zum Beispiel in 2B gezeigt, kann der Speichercontroller 22b konfiguriert sein, einen ersten bis vierten Controllerkanal C_CH1 bis C_CH4 bereitzustellen. Das erste Speicher-Package 26_1 kann konfiguriert sein, durch den ersten und zweiten Controllerkanal C_CH1 und C_CH2 mit dem Speichercontroller 22b zu kommunizieren, und das zweite Speicher-Package 26_2 kann konfiguriert sein, durch den dritten und vierten Controllerkanal C_CH3 und C_CH4 mit dem Speichercontroller 22b zu kommunizieren.
  • Anders als beim Speicher-Package 12 aus 1, wenn ein Speicher-Package, das einen festen Controllerkanal bereitstellt, in dem Speichersystem 20a aus 2A und dem Speichersystem 20b aus 2B verwendet wird, kann sich jedes des ersten bis achten Speicher-Packages 24_1 bis 24_8 aus 2A von sowohl dem ersten als auch dem zweiten Speicher-Package 26_1 und 26_2 aus 2B unterscheiden. Wie zum Beispiel oben mit Bezug auf 1 beschrieben, kann die Schnittstellenvorrichtung 12_0 aus 1 die Anzahl an Controllerkanälen durch das Modussignal MD einstellen, und dementsprechend kann das Speicher-Package, das die Schnittstellenvorrichtung 12_0 enthält, sowohl im Speichersystem 20a aus 2A als auch im Speichersystem 20b aus 2B verwendet werden. Infolgedessen kann das Speicher-Package, das üblicherweise für verschiedene Speicher verwendet werden kann, verfügbar sein und somit können die Kosten des Speichers, der das Speicher-Package enthält, zum Beispiel ein Speichersystem, aufgrund der höheren Verfügbarkeit des Speicher-Packages reduziert werden. Nachfolgend werden einige Ausführungsbeispiele des erfinderischen Konzepts mit Bezug auf das Speicher-Package beschrieben, das eine Schnittstellenschaltung, die zwei verfügbare Controllerkanäle (m=2) bereitstellt, enthält, es ist jedoch anzumerken, dass die Ausführungsbeispiele des erfinderischen Konzepts auch auf das Speicher-Package angewandt werden können, das die Schnittstellenschaltung, die mehr als zwei verfügbare Controllerkanäle (m>2) bereitstellt, enthält.
  • 3 ist ein Blockdiagramm, das ein Speicher-Package 30 nach einem Ausführungsbeispiel des erfinderischen Konzepts darstellt. Das Blockdiagramm aus 3 stellt das Speicher-Package 30 dar, das eine Schnittstellenvorrichtung 32 enthält, die zwei verfügbare Controllerkanäle (m=2) und vier Speicherkanäle (n=4) bereitstellt. Wie in 3 dargestellt, kann das Speicher-Package 30 die Schnittstellenvorrichtung 32 und eine erste bis vierte Speichervorrichtung 34_1 bis 34_4 enthalten. Nachfolgend werden Beschreibungen aus 3, die sich mit Beschreibungen aus 1 überschneiden, weggelassen.
  • Die Schnittstellenvorrichtung 32 kann eine Controllerschnittstellenschaltung 32_2, eine Routing-Schaltung 32_4 und eine Speicherschnittstellenschaltung 32_6 enthalten. Die Controllerschnittstellenschaltung 32_2 kann konfiguriert sein, zur Kommunikation mit einem Speichercontroller (z.B. dem Speichercontroller 14 aus 1) einen ersten und zweiten Controllerkanal C_CH1 und C_CH2 an die Routing-Schaltung 32_4 zu übermitteln. Die Controllerschnittstellenschaltung 32_2 kann hierin als eine erste Schnittstellenschaltung bezeichnet werden. In einigen Ausführungsformen kann die Controllerschnittstellenschaltung 32_2 Puffer (und/oder Pufferverstärker) enthalten, die mit im ersten und zweiten Controllerkanal C_CH1 und C_CH2 enthaltenen Signalleitungen verbunden sind, kann konfiguriert sein, Ausgabesignale aus den Puffern, die durch den ersten und zweiten Controllerkanal C_CH1 und C_CH2 Signale empfangen haben, an die Routing-Schaltung 32_4 zu übermitteln, und/oder außerdem Ausgabesignale aus den Puffern, die Signale aus der Routing-Schaltung 32_4 empfangen haben, durch den ersten und zweiten Controllerkanal C_CH1 und C_CH2 bereitzustellen. Ein Beispiel für die Controllerschnittstellenschaltung 32_2 wird später mit Bezug auf 4 beschrieben.
  • Die Speicherschnittstellenschaltung 32_6 kann konfiguriert sein, einen ersten bis vierten Speicherkanal M_CH1 bis M_CH4 zur Kommunikation mit der ersten bis vierten Speichervorrichtung 34_1 bis 34_4 an die Routing-Schaltung 32_4 zu übermitteln. Die Speicherschnittstellenschaltung 32_6 kann hierin außerdem als eine zweite Schnittstellenschaltung bezeichnet werden. In einigen Ausführungsformen kann die Speicherschnittstellenschaltung 32_6 Puffer (und/oder Pufferverstärker) enthalten, die mit im ersten bis vierten Speicherkanal M_CH1 bis M_CH4 enthaltenen Signalleitungen verbunden sind, kann Ausgabesignale aus den Puffern, die durch den ersten bis vierten Speicherkanal M_CH1 bis M_CH4 Signale empfangen haben, an die Routing-Schaltung 32_4 übermitteln, und/oder außerdem Ausgabesignale aus den Puffern, die Signale aus der Routing-Schaltung 32_4 durch 4 Speicherkanäle M_CH1 bis M_CH4 empfangen haben, an die erste bis vierte Speichervorrichtung 34_1 bis 34_4 übermitteln. Ein Beispiel für die Speicherschnittstellenschaltung 32_6 wird später mit Bezug auf 4 beschrieben.
  • Die Routing-Schaltung 32_4 kann konfiguriert sein, das Modussignal MD von außerhalb des Speicher-Packages 30 zu empfangen und den ersten und/oder zweiten Controllerkanal C_CH1 und C_CH2 mit mindestens einem des ersten bis vierten Speicherkanals M_CH1 bis M_CH4 basierend auf dem Modussignal MD zu verbinden und/oder den ersten und/oder zweiten Controllerkanal C_CH1 und C CH2 vom ersten bis vierten Speicherkanal M_CH1 bis M_CH4 zu trennen.
  • 4 ist ein Blockdiagramm, das eine Schnittstellenvorrichtung 40 nach einem Ausführungsbeispiel des erfinderischen Konzepts darstellt. Genauer gesagt zeigt das Blockdiagramm aus 4 ein Ausführungsbeispiel der Schnittstellenvorrichtung 32 aus 3. Wie oben mit Bezug auf 3 beschrieben, kann die Schnittstellenvorrichtung 40 aus 4 zwischen dem ersten und zweiten Controllerkanal C_CH1 und C_CH2 und dem ersten bis vierten Speicherkanal M_CH1 bis M_CH4 geschaltet sein und kann eine Controllerschnittstellenschaltung 42, eine Routing-Schaltung 44 und eine Speicherschnittstellenschaltung 46 enthalten. Nachfolgend werden Beschreibungen aus 4, die sich mit Beschreibungen aus 3 überschneiden, weggelassen.
  • Wie mit Bezug auf 1 angemerkt, kann jeder des ersten und zweiten Controllerkanals C_CH1 und C_CH2 und des ersten bis vierten Speicherkanals M_CH1 bis M_CH4 in einigen Ausführungsformen auf demselben Protokoll basieren. Zum Beispiel kann der erste Controllerkanal C_CH1 eine Daten-Strobe-Signalleitung DQS_C1, Datenleitungen DQ_C1 [7:0] und Steuersignalleitungen CTR_C1 enthalten und der zweite Controllerkanal C_CH2 kann eine Daten-Strobe-Signalleitung DQS_C2, Datenleitungen DQ_C2[7:0] und Steuersignalleitungen CTR_C2 enthalten. Ähnlich kann der erste Speicherkanal M_CH1 eine Daten-Strobe-Signalleitung DQS_M1, Datenleitungen DQ_M1[7:0] und Steuersignalleitungen CTR_M1 enthalten und der vierte Speicherkanal M_CH4 kann eine Daten-Strobe-Signalleitung DQS_M4, Datenleitungen DQ_M4[7:0] und Steuersignalleitungen CTR_M4 enthalten.
  • Die Controllerschnittstellenschaltung 42 und die Speicherschnittstellenschaltung 46 können eine Mehrzahl an Puffern enthalten. Zum Beispiel kann die Controllerschnittstellenschaltung 42 ein Paar von Puffern, das mit einer bidirektionalen Signalleitung verbunden ist, und einen Puffer, der mit einer unidirektionalen Signalleitung verbunden ist, enthalten. Ähnlich kann die Speicherschnittstellenschaltung 46 auch ein Paar von Puffern, das mit einer bidirektionalen Signalleitung verbunden ist, und einen Puffer, der mit einer unidirektionalen Signalleitung verbunden ist, enthalten. Der Puffer kann eine hohe Eingabeimpedanz aufweisen und kann konfiguriert sein, ein Ausgabesignal durch Verstärken eines Eingabesignals zu erzeugen.
  • Die Routing-Schaltung 44 kann konfiguriert sein, das Modussignal MD von außerhalb der Schnittstellenvorrichtung 40 zu empfangen, wie durch einen gestrichelten Pfeil in 4 angegeben. Die Routing-Schaltung 44 kann das Modussignal MD von außerhalb der Schnittstellenvorrichtung 40 und/oder von außerhalb des Speicher-Packages, das die Schnittstellenvorrichtung 40 enthält, auf verschiedene Weise empfangen. Beispiele für das Erhalten des Modussignals MD werden später mit Bezug auf 8A und 8B beschrieben. Die Routing-Schaltung 44 kann derart konfiguriert sein, dass sie basierend auf dem Modussignal MD auf einen ersten Modus oder einen zweiten Modus eingestellt wird. Hierin können die Schnittstellenvorrichtung 40 und das Speicher-Package, das die Routing-Schaltung 44 enthält, wenn sie auf den ersten Modus eingestellt sind, als auf den ersten Modus eingestellt bezeichnet werden, und die Schnittstellenvorrichtung 40 und das Speicher-Package, das die Routing-Schaltung 44 enthält, können, wenn sie auf den zweiten Modus eingestellt sind, als auf den zweiten Modus eingestellt bezeichnet werden.
  • Die Routing-Schaltung 44 kann konfiguriert sein, im ersten Modus sowohl den ersten als auch den zweiten Controllerkanal C_CH1 und C_CH2 mit mindestens einem des ersten bis vierten Speicherkanals M_CH1 bis M_CH4 zu verbinden. In dem Fall, in dem der erste Controllerkanal C_CH1 mit dem ersten Speicherkanal M_CH1 verbunden ist, kann die Routing-Schaltung 44 zum Beispiel konfiguriert sein, Signalpfade derart auszubilden, dass Ausgabesignale aus den Puffern der Controllerschnittstellenschaltung 42 (z.B. Signale, die dem ersten Controllerkanal C_CH1 entsprechen) an die Puffer der Speicherschnittstellenschaltung 46, die dem ersten Speicherkanal M_CH1 entsprechen, übermittelt werden, um den ersten Controllerkanal C_CH1 mit dem ersten Speicherkanal M_CH1 zu verbinden. Zusätzlich kann die Routing-Schaltung 44 konfiguriert sein, Signalpfade derart auszubilden, dass Ausgabesignale aus den Puffern der Speicherschnittstellenschaltung 46 (z.B. Signale, die dem ersten Controllerkanal C_CH1 entsprechen) an die Puffer der Controllerschnittstellenschaltung 42, die dem ersten Controllerkanal C_CH1 entsprechen, übermittelt werden.
  • Die Routing-Schaltung 44 kann konfiguriert sein, im zweiten Modus einen des ersten und zweiten Controllerkanals C_CH1 und C CH2 vom ersten bis vierten Speicherkanal M_CH1 bis M_CH2 zu trennen. In dem Fall, in dem der zweite Controllerkanal C_CH2 getrennt wird, kann die Routing-Schaltung 44 zum Beispiel Puffer der Controllerschnittstellenschaltung 42, die dem zweiten Controllerkanal C_CH2 entsprechen, deaktivierten (z.B. herunterfahren), um den zweiten Controllerkanal C_CH2 vom ersten bis vierten Speicherkanal M_CH1 bis M_CH4 zu trennen.
  • Die Routing-Schaltung 44 kann verschiedene Vorrichtungen zum Ausbilden von Signalpfaden und/oder einer Blocksignalübertragung basierend auf dem Modussignal MD enthalten. In einigen Ausführungsformen kann die Routing-Schaltung 44 verschiedene basierend auf dem Modussignal MD zu steuernde Vorrichtungen enthalten und kann zum Beispiel einen Schalter, einen Multiplexer, einen Demultiplexer und/oder dergleichen enthalten. In einigen Ausführungsformen kann die Routing-Schaltung 44 eine Logikschaltung enthalten, die Steuersignale zum Aktivieren und/oder Deaktivieren einer in der Controllerschnittstellenschaltung 42 enthaltenen Mehrzahl an Puffern und einer in der Speicherschnittstellenschaltung 46 enthaltenen Mehrzahl an Puffern basierend auf dem Modussignal MD erzeugen. Ferner kann die Routing-Schaltung 44 in einigen Ausführungsformen verschiedene Elemente zur Verbesserung einer Signalintegrität enthalten, wie unten mit Bezug auf 5 beschrieben.
  • 5 ist ein Blockdiagramm, das eine Routing-Schaltung 50 nach einem Ausführungsbeispiel des erfinderischen Konzepts darstellt. Genauer gesagt zeigt das Blockdiagramm aus 5 Elemente der Routing-Schaltung 50 zur Verbesserung einer Signalintegrität auf einem Signalpfad, der gemäß dem Modussignal MD ausgebildet ist, was zum Beispiel jeweils ein Ausführungsbeispiel der Routing-Schaltungen 32_4 und/oder 44 aus 3 und 4 sein kann. In einigen Ausführungsformen können die in 5 gezeigten Elemente der Routing-Schaltung 50 einem einzelnen Controllerkanal entsprechen und die Routing-Schaltung 50 kann ferner Elemente enthalten, die jedem von verfügbaren Controllerkanälen entsprechen. Wie in 5 gezeigt, kann die Routing-Schaltung 50 eine Steuerlogik 51, einen Taktgenerator 52, eine Zeitanpassungsschaltung 53 und einen ersten bis vierten Multiplexer 54 bis 57 enthalten.
  • Die Steuerlogik 51 kann konfiguriert sein, ein zweites Steuersignal CTR_M aus einem von einem Speichercontroller empfangenen ersten Steuersignal CTR_C zu erzeugen und das zweite Steuersignal CTR_M an eine Speichervorrichtung zu übermitteln. Die Steuerlogik 51 kann zum Beispiel das Modussignal MD durch Empfangen des Modussignals MD wie durch eine gestrichelte Linie in 5 gezeigt und/oder durch Dekodieren des ersten Steuersignals CTR_C enthalten. Die Steuerlogik 51 kann konfiguriert sein, den Taktgenerator 52 basierend auf dem Dekodierergebnis des ersten Steuersignals CTR_C und/oder dem Modussignal MD zu steuern. In einigen Ausführungsformen können sowohl das erste als auch das zweite Steuersignal CTR_C ein Schreibaktivierungssignal, ein Leseaktivierungssignal, ein Address-Latch-Enable-Signal, ein Command-Latch-Enable-Signal und/oder dergleichen enthalten.
  • Der Taktgenerator 52 kann konfiguriert sein, ein Taktsignal CLK von einem vom Speichercontroller empfangenen ersten Daten-Strobe-Signal DQS_C und/oder einem von der Speichervorrichtung empfangenen zweiten Daten-Strobe-Signal DQS M zu erzeugen und das Taktsignal CLK an die Zeitanpassungsschaltung 53 zu übermitteln. Zusätzlich kann der Taktgenerator 52 konfiguriert sein, ein aus dem ersten Daten-Strobe-Signal DQS_C erzeugtes Daten-Strobe-Signal an den ersten Multiplexer 54 zu übermitteln und/oder ein aus dem zweiten Daten-Strobe-Signal DQS_M erzeugtes Daten-Strobe-Signal an den dritten Multiplexer 56 zu übermitteln.
  • Die Zeitanpassungsschaltung 53 kann konfiguriert sein, ein Datensignal durch Einstellen des Zeitpunkts eines vom Speichercontroller empfangenen ersten Datensignals DQ_C[7:0] basierend auf dem Taktsignal CLK zu erzeugen und/oder das Datensignal an den zweiten Multiplexer 55 zu übermitteln. Zusätzlich kann die Zeitanpassungsschaltung 53 konfiguriert sein, ein Datensignal durch Einstellen des Zeitpunkts eines von der Speichervorrichtung empfangenen zweiten Datensignals DQ_M[7:0] basierend auf dem Taktsignal CLK zu erzeugen und/oder das Datensignal an den vierten Multiplexer 57 zu übermitteln.
  • Die Steuerlogik 51 kann konfiguriert sein, den ersten bis vierten Multiplexer 54 bis 57 basierend auf dem Modussignal MD zu steuern. Zum Beispiel kann die Steuerlogik 51 die Übertragung von vom Speichercontroller empfangenen Signalen an die Speichervorrichtung in einem ersten Modus (z.B. in dem jeder der verfügbaren Controllerkanäle mit mindestens einem Speicherkanal verbunden ist) steuern. Dementsprechend kann der erste Multiplexer 54 das erste Daten-Strobe-Signal DQS C als das zweite Daten-Strobe-Signal DQS_M ausgeben und der dritte Multiplexer 56 kann das zweite Daten-Strobe-Signal DQS_M als das erste Daten-Strobe-Signal DQS C ausgeben. Ferner kann der zweite Multiplexer 55 das erste Datensignal DQ_C[7:0] als das zweite Datensignal DQ_M[7:0] ausgeben und der vierte Multiplexer 57 kann das zweite Datensignal DQ_M[7:0] als das erste Datensignal DQ_C[7:0] ausgeben. Andererseits kann die Steuerlogik 51 konfiguriert sein, die Übertragung von Signalen, die durch Einstellen des Zeitpunkts von vom Speichercontroller empfangenen Signalen erzeugt werden, an die Speichervorrichtung in einem zweiten Modus (z.B. in dem mindestens einer der verfügbaren Controllerkanäle von den Speicherkanälen getrennt ist) zu steuern. Dementsprechend kann der erste Multiplexer 54 im zweiten Modus ein Ausgabesignal des Taktgenerators 52 als das zweite Daten-Strobe-Signal DQS_M ausgeben und der dritte Multiplexer 56 kann das Ausgabesignal des Taktgenerators 52 als das erste Daten-Strobe-Signal DQS C ausgeben. Zusätzlich kann der zweite Multiplexer 55 ein Ausgabesignal der Zeitanpassungsschaltung 53 als das zweite Datensignal DQ_M[7:0] ausgeben und der vierte Multiplexer 57 kann das Ausgabesignal der Zeitanpassungsschaltung 53 als das erste Datensignal DQ_M[7:0] ausgeben. Dementsprechend kann eine Verschlechterung der Signalintegrität im zweiten Modus, in dem die Anzahl an mit einem Controllerkanal verbundenen Speicherkanälen relativ groß ist, verhindert werden.
  • 6A und 6B sind Blockdiagramme, die auf unterschiedliche Modi eingestellte Speicher-Packages nach einigen Ausführungsbeispielen des erfinderischen Konzepts darstellen. Genauer gesagt zeigt das Blockdiagramm aus 6A schematisch ein Speicher-Package 60a, das auf den ersten Modus eingestellt ist, und das Blockdiagramm aus 6B zeigt schematisch ein Speicher-Package 60b, das auf den zweiten Modus eingestellt ist.
  • Bezugnehmend auf 6A kann das Speicher-Package 60a eine Schnittstellenvorrichtung 62a und eine erste bis vierte Speichervorrichtung 64_1 bis 64_4 enthalten. Die Schnittstellenvorrichtung 62a kann derart konfiguriert sein, dass sie basierend auf dem Modussignal MD auf den ersten Modus eingestellt wird, und kann sowohl dem ersten als auch dem zweiten Speicher-Package 26_1 und 26_2 aus 2B entsprechen. Wie zum Beispiel in 6A gezeigt, kann der erste Controllerkanal C_CH1 mit dem ersten und zweiten Speicherkanal M_CH1 und M_CH2 verbunden sein und der zweite Controllerkanal C CH2 kann mit dem dritten und vierten Speicherkanal M_CH3 und M_CH4 verbunden sein.
  • Bezugnehmend auf 6B kann das Speicher-Package 60b eine Schnittstellenvorrichtung 62b und eine erste bis vierte Speichervorrichtung 64_1 bis 64_4 enthalten. Die Schnittstellenvorrichtung 62b kann derart konfiguriert sein, dass sie basierend auf dem Modussignal MD auf den zweiten Modus eingestellt wird, und kann jedem des ersten bis achten Speicher-Packages 24_1 bis 24_8 aus 2A entsprechen. Wie zum Beispiel in 6B gezeigt, kann der erste Controllerkanal C_CH1 mit dem ersten bis vierten Speicherkanal M_CH1 bis M_CH4 verbunden sein, während der zweite Controllerkanal C_CH2 vom ersten bis vierten Speicherkanal M_CH1 bis M_CH4 getrennt sein kann und im zweiten Modus womöglich nicht in Betrieb ist.
  • 7A und 7B sind Blockdiagramme, die auf unterschiedliche Modi eingestellte Speicher-Packages nach einigen Ausführungsbeispielen des erfinderischen Konzepts darstellen. Genauer gesagt zeigt das Blockdiagramm aus 7A schematisch ein Speicher-Package 70a, das auf den ersten Modus eingestellt ist, und das Blockdiagramm aus 7B zeigt schematisch ein Speicher-Package 70b, das auf den zweiten Modus eingestellt ist. Verglichen mit den Speicher-Packages 60a und 60b aus 6A und 6B können die Speicher-Packages 70a und 70b aus 7A und 7B jeweils zwei Schnittstellenvorrichtungen enthalten.
  • Bezugnehmend auf 7A kann das Speicher-Package 70a eine erste und zweite Schnittstellenvorrichtung 71a und 72a und eine erste bis vierte Speichervorrichtung 74_1 bis 74_4 enthalten. Die erste und zweite Schnittstellenvorrichtung 71a und 72a können basierend auf dem Modussignal MD auf den ersten Modus eingestellt werden. Dementsprechend kann, wie in 7A gezeigt, durch die erste Schnittstellenvorrichtung 71a, der erste Controllerkanal C_CH1 mit dem ersten Speicherkanal M_CH1 verbunden sein und der zweite Controllerkanal C CH2 mit dem zweiten Speicherkanal M_CH2 verbunden sein. Zusätzlich kann, wie in 7A gezeigt, durch die zweite Schnittstellenvorrichtung 72a, der dritte Controllerkanal C_CH3 mit dem dritten Speicherkanal M_CH3 verbunden sein und der vierte Controllerkanal C_CH4 mit dem Speicherkanal M_CH4 verbunden sein.
  • Bezugnehmend auf 7B kann das Speicher-Package 70b eine erste und zweite Schnittstellenvorrichtung 71b und 72b und eine erste bis vierte Speichervorrichtung 74_1 bis 74_4 enthalten. Die erste und zweite Schnittstellenvorrichtung 71b und 72b können basierend auf dem Modussignal MD auf den zweiten Modus eingestellt werden. Dementsprechend, wie in 7B gezeigt, kann der erste Controllerkanal C_CH1 durch die erste Schnittstellenvorrichtung 71b mit dem ersten und zweiten Speicherkanal M_CH1 und M_CH2 verbunden sein, während der zweite Controllerkanal C_CH2 durch jene vom ersten und zweiten Speicherkanal M_CH1 und M_CH2 getrennt sein kann und womöglich nicht verwendet wird. Zusätzlich, wie in 7B gezeigt, kann der dritte Controllerkanal C_CH3 durch die zweite Schnittstellenvorrichtung 72b mit dem dritten und vierten Speicherkanal M_CH3 und M_CH4 verbunden sein, während der vierte Controllerkanal C_CH4 durch jene vom dritten und vierten Speicherkanal M_CH3 und M_CH4 getrennt sein kann und im zweiten Modus womöglich nicht in Betrieb ist.
  • 8A und 8B sind Blockdiagramme, die Beispiele für ein Speicher-Package nach einigen Ausführungsbeispielen des erfinderischen Konzepts darstellen. Genauer gesagt stellen die Blockdiagramme in 8A und 8B Ausführungsbeispiele für Speicher-Packages 80a und 80b, die konfiguriert sind, das Modussignal MD auf verschiedene Weise zu empfangen, dar.
  • Bezugnehmend auf 8A kann das Speicher-Package 80a eine Schnittstellenvorrichtung 82a und einen ersten dedizierten Pin P81 zum Empfangen des Modussignals MD enthalten. Der erste dedizierte Pin P81 kann zu der Außenseite des Speicher-Packages 80a freigelegt sein und das Speicher-Package 80a kann das Modussignal MD durch eine mit dem ersten dedizierten Pin P81 verbundene Signalleitung empfangen. Zusätzlich kann die Schnittstellenvorrichtung 82a einen zweiten dedizierten Pin P82 zum Empfangen des Modussignals MD enthalten. Der zweite dedizierte Pin P82 kann zu der Außenseite der Schnittstellenvorrichtung 82 freigelegt sein und die Schnittstellenvorrichtung 82a kann das Modussignal durch eine Signalleitung, die den ersten und zweiten dedizierten Pin P81 und P82 miteinander verbindet, empfangen. In einigen Ausführungsbeispielen kann das Speicher-Package 80a auf einen von zwei Modi eingestellt werden und das Modussignal MD kann ein durch den ersten und zweiten dedizierten Pin P81 und P82 empfangenes 1-Bit-Signal sein. Zusätzlich kann das Speicher-Package 80a in einigen Ausführungsbeispielen derart konfiguriert sein, dass es auf einen von drei oder mehr Modi eingestellt wird. Zum Beispiel kann das Modussignal MD ein Multi-Bit-Signal sein und das Speicher-Package 80a kann konfiguriert sein, das Modussignal MD durch eine Mehrzahl an Pins, die den ersten dedizierten Pin P81 enthalten, zu empfangen, und kann das Modussignal MD durch serielle Kommunikation durch den ersten dedizierten Pin P81 empfangen.
  • Bezugnehmend auf 8B kann das Speicher-Package 80b eine Schnittstellenvorrichtung 82b enthalten und die Schnittstellenvorrichtung 82b kann eine Routing-Schaltung 82_2 und ein Register 82_4 enthalten. Im Speicher-Package 80b aus 8B kann das Modussignal MD durch einen Controllerkanal empfangen werden. Wie zum Beispiel in 8B gezeigt, kann die Routing-Schaltung 82_2 konfiguriert sein, ein Steuersignal CTR_C durch den Controllerkanal zu empfangen und das Modussignal MD durch Verarbeiten (z.B. Dekodieren) des Steuersignals CTR_C zu erhalten. Die Routing-Schaltung 82_2 kann konfiguriert sein, einen einer Mehrzahl an Modi durch Einstellen des Registers 82_4 basierend auf dem erhaltenen Modussignal MD einzustellen und einen Controllerkanal und einen Speicherkanal miteinander zu verbinden oder den Controllerkanal basierend auf einem im Register 82_4 eingestellten Wert vom Speicherkanal zu trennen.
  • 9A, 9B und 9C sind Querschnittsansichten, die Beispiele für ein Speicher-Package nach einigen Ausführungsbeispielen des erfinderischen Konzepts darstellen. Wie in 9A, 9B und 9C gezeigt, können Speicher-Packages 90a, 90b und 90c jeweils ein Multi-Chip-Package enthalten und/oder in jenem enthalten sein. Nachfolgend kann eine Ebene, die aus der X-Achse und der Y-Achse besteht, als eine horizontale Ebene bezeichnet werden und eine in der +Z-Richtung relativ zu anderen Komponenten angeordnete Komponente kann als die Komponente, die über den anderen Komponenten ist, bezeichnet werden und die in der -Z-Richtung relativ zu den anderen Komponenten angeordnete Komponente kann als die Komponente, die unter den anderen Komponenten ist, bezeichnet werden. Es versteht sich jedoch, dass die räumlich relativen Begriffe unterschiedliche Ausrichtungen der Vorrichtung, die verwendet wird oder in Betrieb ist, zusätzlich zu der in den Figuren dargestellten Ausrichtung umfassen sollen. Wenn zum Beispiel die Vorrichtung in den Figuren umgedreht ist, wären Elemente, die mit „unterhalb“ oder „unter“ anderen Elementen oder Merkmalen oder „darunter“ beschrieben werden, dann „über“ den anderen Elementen oder Merkmalen ausgerichtet. Somit können die Beispielbegriffe „unterhalb“ und „darunter“ sowohl eine Ausrichtung über als auch unterhalb umfassen. Zusätzlich kann eine in die +Z-Richtung freigelegte Oberfläche unter Oberflächen der Komponente als eine obere Oberfläche bezeichnet werden und eine in die -Z-Richtung freigelegte Oberfläche unter jenen kann als eine untere Oberfläche bezeichnet werden. Nachfolgend werden doppelte Beschreibungen aus 9A, 9B und 9C weggelassen.
  • Bezugnehmend auf 9A kann das Speicher-Package 90a Kugeln 98a, eine Leiterplatte 96a, eine Schnittstellenvorrichtung 92a und eine erste bis vierte Speichervorrichtung 94_1 bis 94_4 enthalten. In einigen Ausführungsformen kann das Speicher-Package 90a den Speicher-Packages 60a und 60b aus 6A und 6B entsprechen. Die Kugeln 98a können zu der Außenseite des Speicher-Packages 90a freigelegten Pins (nicht dargestellt) entsprechen und können auf der unteren Oberfläche der Leiterplatte 96a sein. Die Kugeln 98a können konfiguriert sein, das Speicher-Package 90a mit einer Umverteilungsstruktur (nicht gezeigt) und/oder einem Host elektrisch zu verbinden, und können zum Beispiel eine Lötkugel und/oder einen Kontakthöcker, die ein Metall enthalten, wie Zinn (Sn), Blei (Pb), Silber (Ag), Kupfer (Cu), Bismut (Bi), Indium (In), Zink (Zn), Antimon (Sb) oder eine Kombination daraus, enthalten. Das Speicher-Package 90a kann eine Mehrzahl an Kugeln, die den verfügbaren Controllerkanälen entsprechen, enthalten und somit kann der Controllerkanal als ein Kugelseitenkanal bezeichnet werden. Zusätzlich, wie oben mit Bezug auf 8A beschrieben, kann das Speicher-Package 90a in einigen Ausführungsformen mindestens eine Kugel zum Empfangen des Modussignals MD enthalten. Die Leiterplatte 96a kann Muster, die Signalleitungen entsprechen, enthalten und die Schnittstellenvorrichtung 92a und die erste bis vierte Speichervorrichtung 94_1 bis 94_4 können auf der oberen Oberfläche der Leiterplatte 96a angebracht sein.
  • Jede der ersten bis vierten Speichervorrichtung 94_1 Bis 94_4 kann gestapelte Speicherchips (und/oder Speicherplättchen) enthalten. Zum Beispiel kann die erste Speichervorrichtung 94_1 vier auf der Leiterplatte 96a gestapelte Speicherchips enthalten und die zweite Speichervorrichtung 94_2 kann vier auf der ersten Speichervorrichtung 94_1 gestapelte Speicherchips enthalten. Zusätzlich kann die dritte Speichervorrichtung 94_3 vier auf der Leiterplatte 96a gestapelte Speicherchips enthalten und die vierte Speichervorrichtung 94 4 kann vier auf der dritten Speichervorrichtung 94_3 gestapelte Speicherchips enthalten. Wie in 9A gezeigt, kann jeder der gestapelten Speicherchips durch Drähte mit auf der Leiterplatte 96a ausgebildeten Mustern verbunden sein kann.
  • Die Schnittstellenvorrichtung 92a kann auf der Leiterplatte 96a zwischen der ersten und zweiten Speichervorrichtung 94_1 und 94_2 und der dritten und vierten Speichervorrichtung 91_3 und 91_4 sein und kann als ein Schnittstellenchip bezeichnet werden. Anders als die oben mit Bezug auf die Zeichnungen beschriebenen Schnittstellenvorrichtungen kann eine Schnittstellenvorrichtung, die einen Controllerkanal und zwei Speicherkanäle zum gemeinsamen Tragen des Speichersystems 20a aus 2A und des Speichersystems 20b aus 2B trägt, für vier im Speicher-Package enthaltene Speichervorrichtungen verwendet werden. In diesem Fall kann jedes des ersten bis achten Speicher-Packages 24_1 bis 24_8 aus 2A drei Schnittstellenvorrichtungen enthalten, die hierarchisch verbunden sind, und sowohl das erste als auch das zweite Speicher-Package 26_1 und 26_2 aus 2B können zwei Schnittstellenvorrichtungen enthalten. Dementsprechend, wie in 9A gezeigt, kann das Speicher-Package 90a, das eine Schnittstellenvorrichtung 92a enthält, eine kürzere Länge in einer X-Achsenrichtung aufweisen.
  • Bezugnehmend auf 9B kann das Speicher-Package 90b Kugeln 98b, eine Leiterplatte 96b, eine erste und zweite Schnittstellenvorrichtung 92_1 und 92_2 und eine erste bis vierte Speichervorrichtung 94_1 bis 94_4 enthalten. In einigen Ausführungsformen kann das Speicher-Package 90b den Speicher-Packages 70a und 70b aus 7A und 7B entsprechen. Wie in 9B gezeigt, können die erste und zweite Schnittstellenvorrichtung 92_1 und 92_2 auf der Leiterplatte 96b sein und die erste bis vierte Speichervorrichtung 94_1 bis 94_4 können auf der Leiterplatte 96b zwischen der ersten und zweiten Schnittstellenvorrichtung 92_1 und 92_2 sein.
  • Bezugnehmend auf 9C kann das Speicher-Package 90c Kugeln 98c, eine Leiterplatte 96c, eine erste und zweite Schnittstellenvorrichtung 92_1 und 92_2 und eine erste bis vierte Speichervorrichtung 94_1 bis 94_4 enthalten. In einigen Ausführungsformen kann das Speicher-Package 90c den Speicher-Packages 70a und 70b aus 7A und 7B entsprechen. Wie in 9C gezeigt, können ein erster und zweiter Abstandshalter 99_1 und 99_2 auf der Leiterplatte 96c sein und die erste Schnittstellenvorrichtung 92_1 kann zwischen dem ersten und zweiten Abstandshalter 99_1 und 99 _2 sein. Ähnlich können ein dritter und vierter Abstandshalter 99_3 und 99_4 auf der Leiterplatte 96c sein und die zweite Schnittstellenvorrichtung 92_2 kann zwischen dem dritten und vierten Abstandshalter 99_3 und 99_4 sein.
  • Die erste Speichervorrichtung 94_1 kann vier auf der ersten Schnittstellenvorrichtung 92_1 und dem ersten und zweiten Abstandshalter 99_1 und 99 2 gestapelte Speicherchips enthalten und die zweite Speichervorrichtung 94_2 kann vier auf der ersten Speichervorrichtung 94_1 gestapelte Speicherchips enthalten. Zusätzlich kann die dritte Speichervorrichtung 94_3 vier auf der zweiten Schnittstellenvorrichtung 92_2 und dem dritten und vierten Abstandshalter 99 3 und 99 4 gestapelte Speicherchips enthalten und die vierte Speichervorrichtung 94 4 kann vier auf der dritten Speichervorrichtung 94_3 gestapelte Speicherchips enthalten. Wie in 9C gezeigt, kann eine Struktur, die auf den Abstandshaltern gestapelte Speicherchips und den Schnittstellenchip enthält, als eine Dolmen-Struktur bezeichnet werden.
  • 10 ist ein Diagramm, das eine obere Oberfläche 105 einer Schnittstellenvorrichtung 100 nach einem Ausführungsbeispiel des erfinderischen Konzepts darstellt. In einigen Ausführungsformen kann die Schnittstellenvorrichtung 100 aus 10 der Schnittstellenvorrichtung 92a aus 9A entsprechen und eine untere Oberfläche der Schnittstellenschaltung 100 kann eine obere Oberfläche der Leiterplatte 96a aus 9A berühren. Nachfolgend wird 10 mit Bezug auf 9A beschrieben.
  • Die Schnittstellenvorrichtung 100 kann eine Mehrzahl an auf der oberen Oberfläche 105 der Schnittstellenvorrichtung 100 freigelegten Pins enthalten. Wie zum Beispiel in 10 gezeigt, können Pins auf der oberen Oberfläche 105 der Schnittstellenvorrichtung 100 benachbart zu einem ersten bis vierten Rand 101, 102, 103 und 104 der Schnittstellenvorrichtung 100 sein. Ein Draht kann mit dem Pin verbunden sein und der Pin kann außerdem als ein Pad bezeichnet werden. Die erste und zweite Speichervorrichtung 94_1 und 94_2 können benachbart zum ersten Rand 101 sein und die dritte und vierte Speichervorrichtung 94_3 und 94_4 können benachbart zum zweiten Rand 102 sein.
  • Wie in 10 gezeigt, können Pins 106, die einem ersten und zweiten Speicherkanal entsprechen, zur Kommunikation mit der ersten und zweiten Speichervorrichtung 94_1 und 94_2, benachbart zum ersten Rand 101 der Schnittstellenvorrichtung 100 sein und Pins 107, die einem dritten und vierten Speicherkanal entsprechen, zur Kommunikation mit der dritten und vierten Speichervorrichtung 94_3 und 94_4, können benachbart zum zweiten Rand 102 der Schnittstellenvorrichtung 100 sein. Zusätzlich können Pins 108, die dem ersten Controllerkanal entsprechen, zur Kommunikation mit dem Speichercontroller, benachbart zum dritten Rand 103 sein und Pins 109, die dem zweiten Controllerkanal entsprechen, zur Kommunikation mit dem Speichercontroller, können benachbart zum vierten Rand 104 sein.
  • 11 ist eine Querschnittsansicht, die ein Speichersystem 110 nach einem Ausführungsbeispiel des erfinderischen Konzepts darstellt. Genauer gesagt zeigt 11 einen Querschnitt eines Abschnitts des Speichersystems 110. Wie in 11 gezeigt, kann das Speichersystem 110 eine Leiterplatte 115 und ein erstes und zweites Speicher-Package 111 und 112 enthalten. Das Speichersystem 110 kann ferner einen Speichercontroller und ein zusätzliches Speicher-Package, das auf der Leiterplatte 115 angebracht ist, enthalten.
  • Sowohl das erste als auch das zweite Speicher-Package 111 und 112 können konfiguriert sein, in einem Controllerkanal enthaltene Signalleitungen (z.B. Datenleitungen) basierend auf einem von außerhalb des Speicher-Packages empfangenen Spiegelsignal (hierin auch als ein zweites Signal bezeichnet) zu spiegeln. Zum Beispiel kann das erste Speicher-Package 111 Signale, die durch Pins DQO bis DQ7, die 8-Bit-Signalleitungen entsprechen, übertragen werden, basierend auf dem Spiegelsignal spiegeln. Dementsprechend, wie in 11 gezeigt, wenn das erste Speicher-Package 111 auf der oberen Oberfläche der Leiterplatte 115 angebracht ist und das zweite Speicher-Package 112 auf der unteren Oberfläche der Leiterplatte 115 angebracht ist, kann die Leiterplatte 115 ein einfaches Muster P11 enthalten, um 8-Bit-Datenleitungen miteinander zu verbinden. Infolgedessen kann die Routing-Komplexität der Speicher-Packages, die das erste und zweite Speicher-Package 111 und 112 enthalten, aufgrund des einfachen Musters P11 reduziert werden und die Betriebszuverlässigkeit und Performance des Speichersystems 110 kann verbessert werden. Das Spiegeln von Signalleitungen kann durch eine in sowohl dem ersten als auch dem zweiten Speicher-Package 111 und 112 enthaltene Schnittstellenvorrichtung bereitgestellt werden und ein Beispiel für die Schnittstellenvorrichtung, die das Spiegeln von Signalleitungen bereitstellen kann, wird später mit Bezug auf 12 beschrieben.
  • 12 ist ein Blockdiagramm, das eine Schnittstellenvorrichtung 120 nach einem Ausführungsbeispiel des erfinderischen Konzepts darstellt. Genauer gesagt zeigt das Blockdiagramm aus 12 eine Schnittstellenvorrichtung 120, die das Spiegeln von Datenleitungen basierend auf einem Spiegelsignal MR bereitstellt. Wie in 12 gezeigt, kann die Schnittstellenvorrichtung 120 eine Controllerschnittstellenschaltung 122 und eine Routing-Schaltung 124 enthalten.
  • Die Schnittstellenschaltung 122 kann Puffer enthalten, die mit einem ersten bis achten Datenpin DQO bis DQ7, die in einem ersten Controllerkanal enthaltenen Datenleitungen entsprechen, verbunden sind. Der erste bis achte Datenpin DQO bis DQ7 der Schnittstellenschaltung 122 können jeweils mit acht Datenpins (z.B. DQO bis DQ7 aus 11) eines Speicher-Packages, das die Schnittstellenvorrichtung 120 enthält, verbunden sein. Die Routing-Schaltung 124 kann konfiguriert sein, Ausgabesignale von in der Controllerschnittstellenschaltung 122 enthaltenen Puffern zu empfangen, und kann Eingabesignale an die in der Controllerschnittstellenschaltung 122 enthaltenen Puffer übermitteln. Zusätzlich kann die Routing-Schaltung 124 konfiguriert sein, das Spiegelsignal MR von außerhalb der Schnittstellenvorrichtung 120 zu empfangen, und kann einen ersten bis achten Multiplexer MUX1 bis MUX8 und einen neunten bis sechzehnten Multiplexer MUX9 bis MUX16, die basierend auf dem Spiegelsignal MR gesteuert werden, enthalten.
  • Der erste bis achte Multiplexer MUX1 bis MUX8 können konfiguriert sein, durch den ersten bis achten Datenpin DQO bis DQ7 empfangene Signale basierend auf dem Spiegelsignal MR zu spiegeln. Wie zum Beispiel in 12 gezeigt, kann der erste Multiplexer MUX1 konfiguriert sein, ein durch den ersten Datenpin DQO empfangenes Signal als Reaktion auf ein deaktiviertes Spiegelsignal MR auszugeben und/oder ein Signal als Reaktion auf ein aktiviertes Spiegelsignal MR durch den achten Datenpin DQ7 auszugeben. Ähnlich können der neunte bis sechzehnte Multiplexer MUX9 bis MUX16 konfiguriert sein, durch den ersten bis achten Datenpin DQO bis DQ7 zu empfangene Signale basierend auf dem Spiegelsignal MR zu spiegeln. Wie zum Beispiel in 12 gezeigt, kann der neunte Multiplexer MUX9 ein Signal DQ[0], das einem niedrigstwertigen Bit (LSB) entspricht, als Reaktion auf das deaktivierte Spiegelsignal MR durch die Controllerschnittstellenschaltung 122 ausgeben, während der neunte Multiplexer MUX9 ein Signal DQ[7], das einem höchstwertigen Bit (MSB) entspricht, als Reaktion auf das aktivierte Spiegelsignal MR durch die Controllerschnittstellenschaltung 122 zum achten Datenpin DQ7 ausgeben kann.
  • Die Schnittstellenvorrichtung 120 kann konfiguriert sein, das Spiegelsignal MR auf verschiedene Weise von außerhalb der Schnittstellenvorrichtung 120 und/oder von außerhalb eines Speicher-Packages, das die Schnittstellenvorrichtung 120 enthält, zu erhalten. Zum Beispiel kann das Spiegelsignal MR durch mindestens einen dedizierten Pin empfangen werden, wie mit Bezug auf 8A beschrieben, und/oder kann durch den Controllerkanal empfangen werden, wie mit Bezug auf 8B beschrieben.
  • 13A und 13B sind Blockdiagramme, die Beispiele für ein Speichersystem nach einigen Ausführungsbeispielen des erfinderischen Konzepts darstellen. Genauer gesagt, wie oben mit Bezug auf 8A beschrieben, zeigen die Blockdiagramme aus 13A und 13B Speichersysteme 130a und 130b, in denen Modi von Speicher-Packages 132a und 132b, die ein Modussignal MD durch mindestens einen dedizierten Pin empfangen, auf verschiedene Weise eingestellt werden. Nachfolgend werden doppelte Beschreibungen aus 13A und 13B weggelassen.
  • Bezugnehmend auf 13A kann das Speichersystem 130a einen Speichercontroller 134a und das Speicher-Package 132a, die konfiguriert sind, durch einen ersten bis m-ten Controllerkanal C_CH1 bis C_CHm miteinander zu kommunizieren, enthalten. Das Speicher-Package 132a kann eine Schnittstellenvorrichtung 132_2a und einen dedizierten Pin P130a enthalten und kann konfiguriert sein, das Modussignal MD durch den dedizierten Pin P130a zu empfangen. Der dedizierte Pin P130a und der Speichercontroller 134a können durch ein Muster T131 verbunden sein und der Speichercontroller 134a kann konfiguriert sein, das Modussignal MD durch das Muster T131 an das Speicher-Package 132a zu übermitteln. Zum Beispiel kann der Speichercontroller 134a einen Modus des Speicher-Packages 132a (und/oder der Schnittstellenvorrichtung 132_2a) durch das Modussignal MD basierend auf der Konfiguration des Speichersystems 130a einstellen. Der Speichercontroller 134a kann programmiert sein, ein festes Modussignal MD während des Herstellungsprozesses des Speichersystems 130a zu erzeugen, und kann das Modussignal MD verändern, um die Anzahl (z.B. m) eines ersten bis m-ten Controllerkanals C_CH1 bis C_CHm nach Bedarf zu verändern. In einigen Ausführungsformen kann das Muster T131 in der Leiterplatte (z.B. 115 aus 11), auf welcher der Speichercontroller 134a und das Speicher-Package 132a angebracht sind, enthalten sein.
  • Bezugnehmend auf 13B kann das Speichersystem 130b einen Speichercontroller 134b und das Speicher-Package 132b, die konfiguriert sind, durch einen ersten bis m-ten Controllerkanal C_CH1 bis C_CHm miteinander zu kommunizieren, enthalten und kann ferner einen Pull-Down-Widerstand R_PD enthalten. Das Speicher-Package 132b kann eine Schnittstellenvorrichtung 132_2b und einen dedizierten Pin P130b enthalten und kann konfiguriert sein, das Modussignal MD durch den dedizierten Pin P130b zu empfangen. Der dedizierte Pin P130b kann durch ein Muster T132 mit dem Pull-Down-Widerstand R_PD, der mit einem Massenpotenzial VSS angelegt wird, verbunden sein. Dementsprechend kann das Massenpotenzial VSS an den dedizierten Pin P130b angelegt werden und das Speicher-Package 132b (und/oder die Schnittstellenvorrichtung 132_2b) kann derart konfiguriert sein, dass es auf einen Modus, der dem Massenpotenzial VSS entspricht (zum Beispiel einen ersten Modus), eingestellt wird. In einigen Ausführungsformen kann der Pull-Down-Widerstand R_PD zusammen mit dem Speichercontroller 134b und dem Speicher-Package 132b auf der Leiterplatte angebracht sein und das Muster T132 kann in der Leiterplatte enthalten sein. In einigen Ausführungsformen kann das Massenpotenzial VSS direkt an den dedizierten Pin P130b angelegt werden. Zusätzlich kann ein Pull-Up-Widerstand, an den eine positive Versorgungsspannung angelegt ist, mit dem dedizierten Pin P130b verbunden sein und/oder die positive Versorgungsspannung kann direkt an den dedizierten Pin P130b angelegt werden, und dementsprechend kann das Speicher-Package 132b (oder die Schnittstellenvorrichtung 132_2b) auf einen Modus, welcher der positiven Versorgungsspannung (z.B. einen zweiten Modus) entspricht, eingestellt werden.
  • 14 ist ein Flussdiagramm, das ein Verfahren zum Beeinflussen einer Schnittstelle zwischen einer Speichervorrichtung und einem Speichercontroller nach einem Ausführungsbeispiel des erfinderischen Konzepts darstellt. Wie in 14 gezeigt, kann das Verfahren für eine Schnittstelle zwischen der Speichervorrichtung und dem Speichercontroller Operationen S20, S40 und S60 enthalten. In einigen Ausführungsformen kann das Verfahren aus 14 von der Schnittstellenvorrichtung 12_0 aus 1 durchgeführt werden und 14 wird unten mit Bezug auf 1 beschrieben.
  • In Operation S20 kann eine Operation zum Erhalten des Modussignals MD durchgeführt werden. Zum Beispiel kann die Schnittstellenvorrichtung 12_0 aus 1 das Modussignal MD durch einen dedizierten Pin empfangen und/oder das Modussignal MD durch Dekodieren eines durch den Controllerkanal empfangenen Signals erhalten. Wie in 14 gezeigt, kann, wenn das Modussignal MD einem ersten Modus entspricht, Operationen S40 anschließend durchgeführt werden, während, wenn das Modussignal MD einem zweiten Modus entspricht, Operation S60 anschließend durchgeführt werden kann.
  • In Operation S40 kann eine Operation zum Verbinden eines jeden der Controllerkanäle mit mindestens einem der Speicherkanäle durchgeführt werden. Zum Beispiel kann die Schnittstellenvorrichtung 12_0 im ersten Modus m oder mehr verfügbare Controllerkanäle, die einen ersten bis m-ten Controllerkanal C_CH1 bis C_CHm enthalten, bereitstellen und kann jeden der verfügbaren Controllerkanäle mit mindestens einem des ersten bis n-ten Speicherkanals M_CH1 bis M_CHn verbinden.
  • In Operation S60 kann eine Operation zum Trennen von mindestens einem der Controllerkanäle von den Speicherkanälen durchgeführt werden. Zum Beispiel kann die Schnittstellenvorrichtung 12_0 im zweiten Modus mindestens einen Controllerkanal unter m oder mehr verfügbaren Controllerkanälen, die den ersten bis m-ten Controllerkanal C_CH1 bis C_CHm enthalten, vom ersten bis n-ten Speicherkanal M_CH1 bis M_CHn trennen und somit wird der getrennte mindestens eine Controllerkanal womöglich nicht mehr verwendet.
  • Obwohl das erfinderische Konzept mit Bezug auf Ausführungsformen desselben besonders gezeigt und beschrieben worden ist, versteht es sich, dass verschiedene Änderungen in Form und Details darin vorgenommen werden können, ohne dabei vom Geist und Umfang der nachfolgenden Ansprüche abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • KR 1020200075938 [0001]

Claims (20)

  1. Schnittstellenvorrichtung zwischen einer Mehrzahl an Speichervorrichtungen und einem Speichercontroller, wobei die Schnittstellenvorrichtung aufweist: einen Verarbeitungsschaltkreis, der konfiguriert ist, eine Mehrzahl an Controllerkanälen zur Kommunikation mit dem Speichercontroller bereitzustellen; eine Mehrzahl an Speicherkanälen zur Kommunikation mit der Mehrzahl an Speichervorrichtungen bereitzustellen; in einem ersten Modus jeden der Mehrzahl an Controllerkanälen mit mindestens einem der Mehrzahl an Speicherkanälen zu verbinden; und in einem zweiten Modus mindestens einen der Mehrzahl an Controllerkanälen von der Mehrzahl an Speicherkanälen zu trennen.
  2. Schnittstellenvorrichtung nach Anspruch 1, wobei der Verarbeitungsschaltkreis konfiguriert ist, basierend auf einem von außerhalb der Schnittstellenvorrichtung empfangenen ersten Signal auf den ersten Modus oder den zweiten Modus eingestellt zu werden.
  3. Schnittstellenvorrichtung nach Anspruch 2, ferner aufweisend mindestens einen bestimmten Anschluss, welcher zu der Außenseite der Schnittstellenvorrichtung freigelegt ist und konfiguriert ist, das erste Signal zu empfangen.
  4. Schnittstellenvorrichtung nach Anspruch 2, wobei der Verarbeitungsschaltkreis ein Register aufweist, das konfiguriert ist, basierend auf dem ersten Signal eingestellt zu werden, wobei das erste Signal durch mindestens einen der Mehrzahl an Controllerkanälen empfangen wird.
  5. Schnittstellenvorrichtung nach Anspruch 1, wobei die Mehrzahl an Controllerkanälen einen ersten Controllerkanal und einen zweiten Controllerkanal enthält, die Mehrzahl an Speicherkanälen einen ersten Speicherkanal, einen zweiten Speicherkanal, einen dritten Speicherkanal und einen vierten Speicherkanal enthält, und der Verarbeitungsschaltkreis konfiguriert ist, im ersten Modus den ersten Controllerkanal mit dem ersten und zweiten Speicherkanal zu verbinden und den zweiten Controllerkanal mit dem dritten und vierten Speicherkanal zu verbinden und im zweiten Modus den ersten Controllerkanal mit dem ersten, zweiten, dritten und vierten Speicherkanal zu verbinden und den zweiten Controllerkanal vom ersten, zweiten, dritten und vierten Speicherkanal zu trennen.
  6. Schnittstellenvorrichtung nach Anspruch 1, wobei die Mehrzahl an Controllerkanälen einen ersten Controllerkanal und einen zweiten Controllerkanal enthält, die Mehrzahl an Speicherkanälen einen ersten Speicherkanal und einen zweiten Speicherkanal enthält, und der Verarbeitungsschaltkreis konfiguriert ist, jeweils im ersten Modus den ersten und zweiten Controllerkanal mit dem ersten und zweiten Speicherkanal zu verbinden und im zweiten Modus den ersten Controllerkanal mit dem ersten und zweiten Speicherkanal zu verbinden und den zweiten Controllerkanal vom ersten und zweiten Speicherkanal zu trennen.
  7. Schnittstellenvorrichtung nach Anspruch 1, wobei der Verarbeitungsschaltkreis konfiguriert ist, in jedem der Mehrzahl an Controllerkanälen enthaltene Datenleitungen basierend auf einem von außerhalb der Schnittstellenvorrichtung empfangenen zweiten Signal zu spiegeln.
  8. Schnittstellenvorrichtung nach Anspruch 1, wobei der Verarbeitungsschaltkreis enthält: eine erste Mehrzahl an Puffern, die jeweils der Mehrzahl an Controllerkanälen entsprechen, und eine zweite Mehrzahl an Puffern, die jeweils der Mehrzahl an Speicherkanälen entsprechen.
  9. Schnittstellenvorrichtung nach Anspruch 1, wobei die Mehrzahl an Controllerkanälen und die Mehrzahl an Speicherkanälen auf demselben Protokoll basieren.
  10. Speicher-Package, aufweisend: eine Mehrzahl an Speichervorrichtungen; und mindestens eine Schnittstellenvorrichtung zwischen der Mehrzahl an Speichervorrichtungen und einem Speichercontroller, wobei die Schnittstellenvorrichtung konfiguriert ist, eine Mehrzahl an Controllerkanälen zur Kommunikation mit dem Speichercontroller und eine Mehrzahl an Speicherkanälen zur Kommunikation mit der Mehrzahl an Speichervorrichtungen vorzusehen, wobei die mindestens eine Schnittstellenvorrichtung konfiguriert ist, in einem ersten Modus jeden der Mehrzahl an Controllerkanälen mit mindestens einem der Mehrzahl an Speicherkanälen zu verbinden und in einem zweiten Modus mindestens einen der Mehrzahl an Controllerkanälen von der Mehrzahl an Speicherkanälen zu trennen.
  11. Speicher-Package nach Anspruch 10, wobei die mindestens eine Schnittstellenvorrichtung konfiguriert ist, basierend auf einem von außerhalb des Speicher-Packages empfangenen ersten Signal auf den ersten Modus oder den zweiten Modus eingestellt zu werden.
  12. Speicher-Package nach Anspruch 10, wobei die mindestens eine Schnittstellenvorrichtung konfiguriert ist, einen ersten und zweiten Controllerkanal und einen ersten, zweiten, dritten und vierten Speicherkanal vorzusehen, und im ersten Modus den ersten Controllerkanal mit dem ersten und zweiten Speicherkanal zu verbinden und den zweiten Controllerkanal mit dem dritten und vierten Speicherkanal zu verbinden, und im zweiten Modus den ersten Controllerkanal mit dem ersten, zweiten, dritten und vierten Speicherkanal zu verbinden und den zweiten Controllerkanal vom ersten, zweiten, dritten und vierten Speicherkanal zu trennen.
  13. Speicher-Package nach Anspruch 10, wobei die mindestens eine Schnittstellenvorrichtung konfiguriert ist, in jedem der Mehrzahl an Controllerkanälen enthaltene Datenleitungen basierend auf einem von außerhalb des Speicher-Packages empfangenen zweiten Signal zu spiegeln.
  14. Speicher-Package nach Anspruch 10, ferner aufweisend eine Leiterplatte; und auf einer oberen Oberfläche der Leiterplatte angebrachte Abstandshalter, wobei die mindestens eine Schnittstellenvorrichtung auf der oberen Oberfläche der Leiterplatte zwischen den Abstandshaltern angebracht ist, und die Mehrzahl an Speichervorrichtungen auf den Abstandshaltern und der mindestens einen Schnittstellenvorrichtung angebracht ist.
  15. Speichersystem, aufweisend: einen Speichercontroller, der konfiguriert ist, einen Host-Kanal zur Kommunikation mit einem Host vorzusehen; und ein erstes Speicher-Package, das eine Mehrzahl an Speichervorrichtungen und eine Schnittstellenvorrichtung aufweist, wobei die Schnittstellenvorrichtung konfiguriert ist, eine Anzahl der Controllerkanäle basierend auf einem von außerhalb des ersten Speicher-Packages empfangenen ersten Signal einzustellen, und die Controllerkanäle zur Kommunikation mit dem Speichercontroller vorhanden sind, wobei der Speichercontroller und die Mehrzahl an Speichervorrichtungen konfiguriert sind, durch mindestens einen von der Schnittstellenvorrichtung aktivierten Controllerkanal miteinander zu kommunizieren.
  16. Speichersystem nach Anspruch 15, ferner aufweisend: eine Leiterplatte, auf welcher der Speichercontroller und das erste Speicher-Package angebracht sind, wobei das erste Speicher-Package ferner mindestens einen bestimmten Anschluss aufweist, der ein Pad der Leiterplatte berührt, wobei der mindestens eine bestimmte Anschluss konfiguriert ist, das erste Signal zu empfangen.
  17. Speichersystem nach Anspruch 16, wobei die Leiterplatte ein Muster aufweist, das konfiguriert ist, den mindestens einen bestimmten Anschluss hoch zu ziehen oder herunter zu ziehen.
  18. Speichersystem nach Anspruch 16, wobei die Leiterplatte mindestens ein Muster zum Verbinden des Speichercontrollers mit dem mindestens einen bestimmten Anschluss aufweist, und der Speichercontroller konfiguriert ist, das erste Signal durch das mindestens eine Muster vorzusehen.
  19. Speichersystem nach Anspruch 15, wobei das erste Speicher-Package mindestens einen Anschluss aufweist, der einem deaktivierten Controllerkanal entspricht und vom Speichercontroller getrennt ist.
  20. Speichersystem nach Anspruch 15, ferner aufweisend: eine Leiterplatte, wobei das erste Speicher-Package auf einer oberen Oberfläche der Leiterplatte angebracht ist; und ein zweites Speicher-Package, das mit dem ersten Speicher-Package gemeinsam mit einem ersten Controllerkanal verbunden ist, wobei das zweite Speicher-Package auf einer unteren Oberfläche der Leiterplatte angebracht ist, wobei die Schnittstellenvorrichtung des ersten Speicher-Packages konfiguriert ist, in jedem der eingestellten Controllerkanäle enthaltene Datenleitungen basierend auf einem von außerhalb empfangenen zweiten Signal zu spiegeln.
DE102021102677.6A 2020-06-22 2021-02-05 Vorrichtung zum Bilden einer Schnittstelle zwischen einer Speichervorrichtung und einem Speichercontroller, Package und System mit der Vorrichtung Pending DE102021102677A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200075938A KR20210157749A (ko) 2020-06-22 2020-06-22 메모리 장치 및 메모리 컨트롤러 사이 인터페이스를 위한 장치, 이를 포함하는 패키지 및 시스템
KR10-2020-0075938 2020-06-22

Publications (1)

Publication Number Publication Date
DE102021102677A1 true DE102021102677A1 (de) 2021-12-23

Family

ID=78823235

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102021102677.6A Pending DE102021102677A1 (de) 2020-06-22 2021-02-05 Vorrichtung zum Bilden einer Schnittstelle zwischen einer Speichervorrichtung und einem Speichercontroller, Package und System mit der Vorrichtung

Country Status (5)

Country Link
US (1) US11500796B2 (de)
KR (1) KR20210157749A (de)
CN (1) CN114115707A (de)
DE (1) DE102021102677A1 (de)
TW (1) TW202219734A (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017023508A1 (en) * 2015-08-06 2017-02-09 Rambus Inc. High performance, high capacity memory modules and systems
US12001711B2 (en) * 2021-07-27 2024-06-04 Western Digital Technologies, Inc. Determine link startup sequence (LSS) type using reference clock frequency and attribute
TWI819821B (zh) * 2022-09-29 2023-10-21 群聯電子股份有限公司 記憶體控制電路單元、記憶體儲存裝置及時脈訊號控制方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200075938A (ko) 2018-12-12 2020-06-29 현대자동차주식회사 연료전지 시스템의 공기 배기계 결빙 방지를 위한 제어 방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100441608B1 (ko) 2002-05-31 2004-07-23 삼성전자주식회사 낸드 플래시 메모리 인터페이스 장치
KR100514415B1 (ko) 2003-01-22 2005-09-09 주식회사 하이닉스반도체 낸드 플래시 메모리의 페이지 버퍼
WO2009097681A1 (en) 2008-02-04 2009-08-13 Mosaid Technologies Incorporated Flexible memory operations in nand flash devices
US8019921B2 (en) * 2008-11-14 2011-09-13 GlobalFoundries, Inc. Intelligent memory buffer
WO2013071399A1 (en) 2011-11-14 2013-05-23 Mosaid Technologies Incorporated Package having stacked memory dies with serially connected buffer dies
US8797799B2 (en) 2012-01-05 2014-08-05 Conversant Intellectual Property Management Inc. Device selection schemes in multi chip package NAND flash memory system
US9489323B2 (en) * 2013-02-20 2016-11-08 Rambus Inc. Folded memory modules
US9324450B2 (en) 2013-03-13 2016-04-26 Winbond Electronics Corporation NAND flash memory
US9053015B2 (en) 2013-06-17 2015-06-09 Topcon Positioning Systems, Inc. NAND flash memory interface controller with GNSS receiver firmware booting capability
US20150160890A1 (en) 2013-12-05 2015-06-11 Apple Inc. Memory multi-chip package (mcp) with integral bus splitter
KR102417182B1 (ko) 2015-06-22 2022-07-05 삼성전자주식회사 데이터 저장 장치와 이를 포함하는 데이터 처리 시스템
KR20180004413A (ko) 2016-07-04 2018-01-12 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
US20200183622A1 (en) * 2018-12-07 2020-06-11 Micron Technology, Inc. Memory circuit package with adjustable active channel count

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200075938A (ko) 2018-12-12 2020-06-29 현대자동차주식회사 연료전지 시스템의 공기 배기계 결빙 방지를 위한 제어 방법

Also Published As

Publication number Publication date
US11500796B2 (en) 2022-11-15
KR20210157749A (ko) 2021-12-29
US20210397569A1 (en) 2021-12-23
CN114115707A (zh) 2022-03-01
TW202219734A (zh) 2022-05-16

Similar Documents

Publication Publication Date Title
DE102021102677A1 (de) Vorrichtung zum Bilden einer Schnittstelle zwischen einer Speichervorrichtung und einem Speichercontroller, Package und System mit der Vorrichtung
DE102008015990B4 (de) Speichermodul mit Rängen von Speicherchips und gestapelten ECC-Speichervorrichtungen sowie Computersystem
DE102017112326B4 (de) Gestapelte Speichervorrichtung und Speicherchip mit demselben
DE69426695T2 (de) Elektronisches modul mit einem stapel von ic-chips
DE102008030205B4 (de) Speichermatrix auf mehr als einem Die
DE69525808T2 (de) Halbleiteranordnung mit Speicherchip und Speicherperipherieschaltungschip und Herstellungsverfahren
DE60308183T2 (de) Pufferanordnung für speicher
DE102012104474A1 (de) Speichervorrichtung
DE68922073T2 (de) Elektronisches System mit einem Mikroprozessor und Koprozessor, die auf einer Schaltplatte montiert sind.
DE112007000443B4 (de) Vorrichtung mit einer gemeinsamen Schnittstelle fiir mehrere Prozessorkerne und Verfahren zur Steuerung der Kommunikation derselben mit einer damit gekoppelten Verbindung
DE102019116213A1 (de) Qualität von für Enterprise-Halbleiterlaufwerke optimierten dienstbasierten Arbitrierungen
DE112006001810T5 (de) Integrierte Speicherkern - und Speicherschnittstellenschaltung
DE112007000862T5 (de) Multiplexieren einer Parallelbus-Schnittstelle und einer Flash Memory-Schnittstelle
DE10228544A1 (de) Halbleiterspeichervorrichtung
DE202007018730U1 (de) Inegrierte Schaltung mit abgestuftem Abschluss auf dem Chip
DE112009002197T5 (de) Eingabe/Ausgabe-Architektur für montierte Prozessoren und Verfahren zur Verwendung derselben
DE102006059824A1 (de) Halbleiterspeicherbauelement mit geteilt genutztem Speicherbereich und Betriebsverfahren
DE102019134293A1 (de) Speichervorrichtung mit verbesserter fehlerkorrektur
DE2546022A1 (de) Mikroprozessorplaettchen fuer eine integrierte mos-schaltung
DE102016212796A1 (de) Halbleitervorrichtung mit Struktur zum Verbessern von Spannungsabfall und Vorrichtung, die diese umfasst
DE202007019469U9 (de) Vorrichtung zum Kommunizieren von Befehls- und Adresssignalen
DE102004031452A1 (de) Datenausgangstreiber
DE102020107263A1 (de) Speicherbauelement
DE102021106147A1 (de) Leseverstärkerarchitektur für vorgänge mit niedriger versorgungsspannung
DE112006003503T5 (de) Mehrfachanschluss-Speicher mit Banksätzen zugeordneten Anschlüssen

Legal Events

Date Code Title Description
R012 Request for examination validly filed