JP2001167975A - 薄膜コンデンサとその製造方法、及び薄膜コンデンサを備えるコンピュータ - Google Patents

薄膜コンデンサとその製造方法、及び薄膜コンデンサを備えるコンピュータ

Info

Publication number
JP2001167975A
JP2001167975A JP34842399A JP34842399A JP2001167975A JP 2001167975 A JP2001167975 A JP 2001167975A JP 34842399 A JP34842399 A JP 34842399A JP 34842399 A JP34842399 A JP 34842399A JP 2001167975 A JP2001167975 A JP 2001167975A
Authority
JP
Japan
Prior art keywords
thin film
film capacitor
lower electrode
upper electrode
heat treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP34842399A
Other languages
English (en)
Inventor
Tetsuo Fujiwara
徹男 藤原
Toshihide Namatame
俊秀 生田目
Takaaki Suzuki
孝明 鈴木
Yasuhiko Murata
康彦 村田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP34842399A priority Critical patent/JP2001167975A/ja
Publication of JP2001167975A publication Critical patent/JP2001167975A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Compositions Of Oxide Ceramics (AREA)
  • Ceramic Capacitors (AREA)

Abstract

(57)【要約】 【課題】 1GHz以上の高周波領域でも静電容量の低
下が小さい薄膜コンデンサを提供する。 【解決手段】 下部電極26上にペロブスカイト型酸化
物からなる誘電体薄膜を形成し、その後、水素を含む雰
囲気における熱処理、上部電極と下部電極との間にペロ
ブスカイト型酸化物の抗電界以上の直流電界を1秒以上
印加する処理、上部電極と下部電極との間にペロブスカ
イト型酸化物の抗電界以上の電界を正負交互に105
以上印加する処理のいずれかを行い、誘電体薄膜の残留
分極値を2.0μC/cm2以下にする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、ペロブスカイト型
結晶構造を有する強誘電体を用いた薄膜コンデンサ及び
その製造方法、並びに薄膜コンデンサを用いたメインフ
レームコンピュータに関する。
【0002】
【従来の技術】マルチチップモジュールプロセッサは、
LSI等の集積回路をマトリックス状に配列して構成さ
れる。LSIは動作速度の高速化が進んでいるが、駆動
周波数が増大すると、モジュールの配線から発生するイ
ンダクタンスによりLSIへの電源電圧に変動が生じ、
LSIが誤動作する問題がある。そこで、LSIの誤動
作を防止するために電源パスのLSI近傍にコンデンサ
を配置すれば、電源電圧変動を抑制できる。近年、LS
Iの高速化に加えて、モジュールとしての高集積化が進
んでおり、モジュール上でのLSI配置の問題から、電
源変動を抑制するコンデンサの小型化、さらには基板に
内蔵する基板内蔵薄膜コンデンサへと移行が進んでい
る。
【0003】この薄膜コンデンサには、高容量が益々必
要となってきていることから、コンデンサの絶縁材料と
して、高い誘電率を有する酸化物材料の適用が試みられ
ている。また、LSIの高速化に対応し、動作周波数が
増大しても誘電率が低下しないことが重要である。例え
ば、特開平11−54360号公報には、複合ペロブス
カイト酸化物であるPb(Mg1/3,Nb2/3)O3(以
下、PMNと略す)をベースとした材料を誘電体薄膜と
して使用する薄膜コンデンサが開示されている。
【0004】
【発明が解決しようとする課題】上記従来技術は、動作
周波数が100MHz程度までの領域での高誘電率維持
について考慮されているが、1GHzを超える高周波領
域での誘電率低下抑制については考慮されていなかっ
た。例えば、上記従来技術において、PMN系材料はリ
ラクサ材料であるため、キュリー温度以上である常温に
おいても強誘電性を示すが、この強誘電性が高周波領域
での誘電率低下を引き起こす1つの原因と考えられる。
強誘電体では、外部電界の存在下で分極した状態が、外
部電界を無くした場合も残留する、すなわち残留分極が
存在する。この残留分極が大きい場合、言い換えれば強
誘電性が強い場合は、分極壁が多く存在するので、高周
波領域で分極状態の正負の移動の妨げとなり高い誘電率
が維持できなくなる問題が生じる。このことは、高誘電
率を有する他の強誘電体酸化物、例えばPb(Zr,T
i)O3、BaTiO3、Ba(Sr,Ti)O3、等で
も同様であり、1GHz以上の高周波領域で使用する薄
膜コンデンサ材料としては、高誘電率を維持するという
点において、不十分であった。
【0005】さらに、強誘電性の強い強誘電体酸化物を
コンデンサ材料として用いた場合、誘電損失が大きいと
いう問題があった。誘電損失も分極壁が存在することに
よって大きくなり、そのことによって発熱等のエネルギ
ーロスが発生していた。
【0006】本発明は、従来技術の上記問題点に鑑みて
なされたものである。本発明の目的は、本来強誘電性を
有している酸化物薄膜の強誘電性を低下させる、あるい
は無くすことによって、強誘電体酸化物の高誘電率を大
きく損なうことなく、常誘電体のような振る舞いをさせ
て、1GHz以上の高周波領域での誘電率低下の無い薄
膜コンデンサを提供することである。本発明の他の目的
は、上記酸化物薄膜を使用することにより、誘電損失が
小さい薄膜コンデンサを提供することである。また、本
発明の他の目的は、LSI誤動作が少なく信頼性の高い
メインフレームコンピュータを提供することにある。
【0007】
【課題を解決するための手段】本発明による薄膜コンデ
ンサは、上部電極と、誘電体薄膜と、下部電極とを有す
る薄膜コンデンサにおいて、上部電極と下部電極の間に
印加する電圧の周波数が1kHz以下の場合の低周波比
誘電率が500以上であり、前記周波数を1GHzにし
た場合の高周波比誘電率が低周波比誘電率の値の80%
以上であることを特徴とする。
【0008】誘電体薄膜は常圧において常温以上のキュ
リー温度を有するペロブスカイト型酸化物とすることが
できる。ここで、キュリー温度とは、ペロブスカイト型
誘電体が正方晶から立方晶に相転移する温度である。キ
ュリー温度よりも低温では、単位格子は正方晶となり、
自発分極を有する強誘電体となる。従って、常圧におい
て常温以上のキュリー温度を有するペロブスカイト型誘
電体は、常圧、常温において一般的に強誘電体となる。
【0009】本発明による薄膜コンデンサは、また、上
部電極と、誘電体薄膜と、下部電極とを有する薄膜コン
デンサにおいて、誘電体薄膜は常圧において常温以上の
キュリー温度を有するペロブスカイト型酸化物であり、
誘電体薄膜の残留分極値が2.0μC/cm2以下であ
ることを特徴とする。残留分極値2.0μC/cm2
下は、本来強誘電性を有する強誘電体薄膜において、強
誘電性を失わせるような処理を行うことによって実現す
る。ここで残留分極値とは、強誘電体薄膜に抗電界以上
の電界を付与した後、外部電界をゼロにした時に有して
いる自発分極量を指す。抗電界以上の外部電界の印加方
向を正、負の両方とした場合、それぞれ正負の残留分極
が発生するが、ここでの残留分極値は、これらの絶対値
の平均値と定義する。すなわち、強誘電体薄膜のキャパ
シタのD−E特性を測定した場合の2Prの半分、Pr
をここでの残留分極値と定義する。
【0010】前記誘電体薄膜は、Pb(Zr,Ti)O
3、Pb(Mg1/3,Nb2/3)O3、PbTiO3、Ba
TiO3、Ba(Sr,Ta)O3、SrBi2Ta
29、SrBi2Nb29のうちのいずれか1種の、あ
るいはこれらを2種以上組み合わせたペロブスカイト型
酸化物を主構成相とすることができる。ここに示したペ
ロブスカイト型酸化物は、常温で高い誘電率を有するた
め、薄膜コンデンサとしての使用に好適である。また、
これらのペロブスカイト型酸化物を混合して用いる場
合、立方晶から正方晶に構造変化する相転移温度のキュ
リー点を移動させることが可能となる。ペロブスカイト
酸化物の誘電率は、キュリー温度等の相転移温度付近で
極大値を持つため、キュリー温度を常温付近に移動させ
たり、キュリー温度に見かけ上温度範囲を持たせたりす
ることで、強誘電体薄膜の常温付近での誘電率を向上さ
せることが可能となる。従って、上記ペロブスカイト酸
化物を混合して用いることが有効となる。また同様の理
由で、上記ペロブスカイト酸化物に微量の添加元素、置
換元素を添加する場合もあるが、これらの改良ペロブス
カイト酸化物を用いた場合でも、本発明の範囲に含まれ
るものである。
【0011】本発明による薄膜コンデンサの製造方法
は、上部電極と、誘電体薄膜と、下部電極とを有する薄
膜コンデンサの製造方法において、下部電極上に、常圧
において常温以上のキュリー温度を有するペロブスカイ
ト型酸化物からなる誘電体薄膜を形成し、その後、誘電
体薄膜の残留分極値を2.0μC/cm2以下にするた
めの処理を行うことを特徴とする。
【0012】例えば、下部電極上に強誘電体薄膜を形成
した後、或いは、その上に上部電極まで形成した後に、
水素を含む雰囲気で熱処理を行うことで、強誘電体薄膜
の残留分極値を2.0μC/cm2以下にすることがで
きる。この場合、熱処理雰囲気中の水素によって、ペロ
ブスカイト強誘電体薄膜が一部還元され、結晶中に酸素
欠陥が生成される。この酸素欠陥は、負イオンの酸素が
欠落したことにより生成したため、正の電荷を持ってい
る。この電荷によって、強誘電体の分極が外部電界に対
して本来の挙動を示すことができず、ある方向に固定さ
れることになる。従って、この方法によって、強誘電体
薄膜の強誘電性を低下させることができる。
【0013】また、強誘電体薄膜の強誘電性を失わせる
ために、上部電極まで形成した後に、上部電極と下部電
極の間に強誘電体薄膜の抗電界以上の電界を直流電圧と
して1秒以上印加する方法や、上部電極と下部電極の間
に抗電界以上の電界を正負交互に105回以上印加する
方法を用いても良い。これら2つの方法は、先の水素に
よる熱処理と同様、正の電荷を持つ酸素欠陥を生成、あ
るいは強誘電体膜内を移動させ分布させることにより、
強誘電性を低下させる効果を有する。
【0014】これらの方法では、前述の様に、酸素欠陥
によって強誘電体の強誘電性を低下させることが可能で
あるが、同時にペロブスカイト酸化物のもつ高い誘電率
も、ある程度低下させてしまう場合がある。このような
強誘電性の低下に伴う誘電率の低下を回復させるため
に、強誘電性低下のための処理を行った後に、回復の熱
処理を行うことが有効である。これは200℃以上、5
00℃以下の温度での酸素含有雰囲気の熱処理であり、
この処理によって、一旦低下した誘電率が回復する。こ
の回復熱処理の温度が500℃を超えると、強誘電性ま
で回復してしまい、本発明の目的に対して好ましくな
い。また、回復熱処理温度が200℃よりも低い場合
は、誘電率の回復効果が得られない。
【0015】本発明によるコンピュータは、複数のLS
Iと、多層セラミックス基板と、LSIと多層セラミッ
クス基板とを接続するために配置されたマイクロチップ
キャリアとを備えるマルチチップモジュールプロセッサ
を搭載するコンピュータにおいて、マイクロチップキャ
リアが前述の薄膜コンデンサを備えることを特徴とす
る。
【0016】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を説明する。 〔実施例1〕図1は、本発明による薄膜コンデンサの断
面模式図である。また、図2は、本発明による薄膜コン
デンサの製造プロセスの一例を示す流れ図である。
【0017】基板11には熱酸化で形成したSiO2
を含むSiウエハ基板を用いた。図2(a)に示すよう
に、基板温度を300℃に加熱してスパッタ法で膜厚1
700ÅのPt層を形成し、下部電極26とした。この
下部電極26と基板11の間に、下部電極の密着性を確
保するためのバッファ層として、Ti等の薄膜を挿入し
てもよい。
【0018】図2(b)に示すように、下部電極26上
に、強誘電体薄膜30としてPb(Zr0.4Ti0.6)O
3(以下、PZTと略す)を形成した。強誘電体薄膜の
製造方法としては、前記組成の金属元素を有する金属ア
ルコキシド溶液を用いたスピンコート法とし、溶液を基
板にスピンコートで塗布した後、大気中で150℃の乾
燥工程と450℃の仮焼成工程を行った。以上のプロセ
スを3回繰り返すことで膜厚2000Åの前駆体膜を得
た。その後、強誘電体薄膜の結晶化熱処理として、酸素
を用いた雰囲気下で、800℃の急速加熱熱処理(Rapi
d Thermal Annealing、以下RTA)を行った。この結
晶化熱処理により、ペロブスカイト相が生成し、強誘電
体として十分な特性が得られる状態となった。
【0019】続いて、図2(c)に示すように、上部電
極40として、スパッタ法で膜厚1700ÅのPt層を
成膜した。本実施例では、上部電極40を成膜する際に
メタルマスクを用い、約1×10-4cm2の面積の薄膜
コンデンサを得た。
【0020】このように、下部電極、強誘電体薄膜、上
部電極まで形成した後、本発明の特徴である強誘電体の
強誘電性を低下させるための処理として、図2(d)に
示すように、水素による熱処理を行った。雰囲気は3vo
l%H2/Heで、熱処理温度は400℃、熱処理時間は
10分間とした。比較のために、同雰囲気で200℃×
10分の水素熱処理も行った。
【0021】図3は、得られた薄膜コンデンサのP−V
特性、すなわち印加電圧に対する分極量を表すヒステリ
シス曲線である。水素熱処理を施していない従来のPZ
Tを用いた薄膜コンデンサでは、P−Vカーブが大きな
ヒステリシス性を示しており、高い強誘電性を有してい
ることが分かる。その場合の残留分極値(Pr)は、1
7.6μC/cm2であった。一方、本発明である40
0℃で水素熱処理を施したPZTの薄膜コンデンサで
は、P−V曲線が直線的になっており、残留分極値も
1.3μC/cm2と小さくなっている。すなわち、強
誘電体の強誘電性がほとんど失われ、常誘電体としての
振る舞いを示している。200℃で水素熱処理した場合
は、水素熱処理をしていない場合よりも残留分極値は低
下しているものの、完全に強誘電性が失われていなかっ
た。
【0022】水素熱処理によってPZT薄膜の強誘電性
が失われる理由は、以下のように説明される。水素がP
ZTペロブスカイト結晶中の酸素を還元して奪うことに
よって、結晶中の本来酸素原子が位置するサイトに原子
空孔が、すなわち酸素欠損の格子欠陥が生成する。酸素
原子は結晶格子中で2価のマイナスイオンとして存在し
ているので、この酸素欠陥は2価の正電荷を有すること
になる。ABO3の化学式で表されるペロブスカイト酸
化物の分極は、格子中の酸素イオンからなる8面体の中
心に位置するB原子(正イオン)の変位に起因する。強
誘電体の場合、正方晶であることから、外部電界をゼロ
にした場合でもこのBサイトイオンがC軸方向に僅かに
変位した位置で安定し、そのことによって残留分極が生
じる。正電荷を持つ酸素欠陥が存在すると、Bサイトイ
オンのC軸方向における正負の変位が正電荷によって妨
げられ、一方向で固定される。この酸素欠損によって、
強誘電性が失われていく。
【0023】本実施例では、上部電極であるPtを形成
した後に、水素熱処理を施した。Ptは、水素によるP
ZT還元反応に対する触媒作用を有することが報告され
ており、水素で強誘電体の強誘電性を低下させるために
は好適な電極物質である。熱処理雰囲気中の水素
(H2)は、このPt電極の触媒効果により、より反応
性の高いラディカル水素に変化し、強誘電体結晶中の酸
素をより還元し易くする効果を有する。
【0024】本実施例では、3%H2/He、400
℃、10分間の水素熱処理条件における強誘電性低下に
ついて説明したが、水素熱処理条件はこれに限定される
ものではない。H2を0.3%以上含むガス雰囲気で、
150℃以上の温度であれば、熱処理時間を最適化する
ことによって、本実施例を同様な効果が得られる。以上
の様な、強誘電性を低下させる中間工程を経て得られた
薄膜コンデンサの静電容量の周波数依存性を、LCRメ
ータを用いて実測した。
【0025】図4は、本発明で得られた薄膜コンデンサ
における比誘電率εrの測定周波数依存性を示す図であ
る。比誘電率は、LCRメータにおける測定で得られた
静電容量から算出して求めた。水素熱処理無しで強誘電
性の強い従来のPZTと、強誘電性の低下の不十分な水
素熱処理200℃のPZTの薄膜コンデンサでは、低周
波数領域では大きい比誘電率を示すが、測定周波数の増
加に対する比誘電率の低下が著しい。水素処理無しのP
ZTでは、100Hzでの比誘電率が2790であった
が、1GHzでは比誘電率が502と、1/5程度まで
低下した。また、水素熱処理200℃の場合も、100
Hzでの比誘電率が2052、1GHzでの比誘電率は
約451と、1/4程度まで低下した。このような比誘
電率の大きな低下は、強誘電体薄膜の高い強誘電性が、
高周波領域での分極を阻害することによって生じるもの
と考えられる。
【0026】一方、400℃水素熱処理によって強誘電
性を残留分極値が2.0μC/cm 2以下になるまで低
下させた、本発明による薄膜コンデンサでは、低周波に
おける比誘電率こそ従来の半分以下まで低下して103
5になっているが、測定周波数を大きくしても、比誘電
率はほとんど低下することが無い。周波数を1GHz
(109Hz)以上にまで大きくすれば、本発明による
薄膜コンデンサの比誘電率は、従来技術に比べて2倍近
く大きな878の値を示し、100kHz測定時の値の
約85%であった。
【0027】図5は、これら薄膜コンデンサにおける誘
電損失(tanδ)の周波数依存性を示す図である。4
00℃での水素熱処理によって強誘電性を低下させたP
ZT薄膜コンデンサは、強誘電性の強い従来の薄膜コン
デンサに比べて誘電損失が明らかに小さい。従って、高
周波領域における大きな誘電損失に起因する種々の問
題、すなわち電力消費量の増大、発熱等が、本発明の薄
膜コンデンサによって解決できる。
【0028】以上のように、1GHz以上の高周波領域
における比誘電率の低下や、誘電損失の増大は、強誘電
薄膜の強誘電性を低下させ、常誘電体のように変質させ
ることで抑制できることが明らかになった。
【0029】ここでは、強誘電体薄膜に用いるペロブス
カイト酸化物をPZTとしたが、強誘電特性を示すペロ
ブスカイト型酸化物であれば、全て同様の効果が得られ
るものであり、本発明はPZTに限定されるものではな
い。例えば、高誘電率を有するPMNやBaTiO3
Ba(Sr,Ta)O3、SrBi2Ta29等を用いた
場合や、これらを2種類以上組み合わせて用いた場合で
も、水素熱処理によって強誘電性を低下させることが可
能で、その結果、1GHz以上の高周波領域でも誘電率
の低下が少なく、誘電損失の小さい薄膜コンデンサを得
ることが可能である。
【0030】また、強誘電体薄膜の成膜法として有機金
属錯体溶液を用いたスピンコート法について説明した
が、特に成膜法は限定されるものではなく、酢酸塩を原
料としたスピンコート法、塗布法、スプレー法、ミスト
法及びスパッタリング法、MOCVD法、MBE法、レ
ーザ蒸着法を用いても良い。さらに、上部及び下部の電
極として、1700ÅのPtを用いた場合を説明した
が、電極に関してもこれらに限定されるものではなく、
例えば通常電極材料として用いられているIr、Al、
Cu、W、PtTi、RuO2、IrO2等を用いること
ができる。
【0031】本実施例では、中間工程である水素熱処理
工程を上部電極形成後に行った。これは、前述のよう
に、Pt上部電極の触媒効果を利用して強誘電性の低下
を促進させるためであったが、上部電極に水素の触媒効
果を持たない材料を用いることも可能である。この場
合、強誘電性の低下をより促進させるために、上部電極
形成前の強誘電薄膜形成段階で、水素熱処理工程を実施
するとより効果的である。
【0032】〔実施例2〕次に、図6により本発明の他
の実施例を説明する。図6は、本実施例における薄膜コ
ンデンサの製造プロセスの流れ図である。下部電極1
1、強誘電体薄膜30、上部電極26は、図1、図2を
用いて説明したのと同様の方法で形成し、それぞれP
t、PZT、及びPtからなる薄膜コンデンサを得た。
本実施例では、上部電極形成後の中間工程を、強誘電体
に電荷を注入することで行った。
【0033】薄膜コンデンサの上部電極まで形成した
後、5Vの直流電圧を5分間、上部電極と下部電極の間
に印加した。直流電圧の印加方法としては、定電圧電源
から針状の電極を引き延ばし、それを薄膜コンデンサの
上下電極にそれぞれ当てることで行った。このPZT薄
膜コンデンサのP−V測定結果から得られた抗電界は、
約36kV/cmであることが図3から確認できている
が、本実施例の場合、この抗電界の約7倍である2.5
×102kV/cmの電界を印加した。
【0034】図7は、この直流電界印加後の薄膜コンデ
ンサのP−V曲線である。図2に示すように水素熱処理
を行った場合と同様に、強誘電性が低下しており、その
残留分極は1.8μC/cm2となった。得られた薄膜
コンデンサにおける比誘電率の周波数依存性を測定した
結果、1kHzで925、1MHzで911、1GHz
において898と、高周波領域においても大きな劣化を
示さなかった。また、誘電損失も、中間工程を行わない
場合に比べて、約1/6であるtanδ=0.05を示
し、測定周波数が1GHzになっても大きな変化は認め
られなかった。
【0035】〔実施例3〕図8により、本発明の他の実
施例を説明する。図8は、本実施例における薄膜コンデ
ンサの製造プロセスの流れ図である。下部電極11、強
誘電体薄膜30、上部電極26は、図1、図2を用いて
説明したのと同様の方法で形成し、それぞれPt、PZ
T、及びPtからなる薄膜コンデンサを得た。本実施例
では、上部電極形成後の中間工程を、強誘電体に正負の
パルスを長時間印加する方法で行った。
【0036】上部電極まで形成した薄膜コンデンサの上
下電極に、正負5Vのパルスを500kHzで約5.5
時間印加し続けた。この場合、印加した5Vは、強誘電
体の抗電界以上の電界となるので、強誘電体の分極反転
が生じる。その回数は約10 10回となった。このような
方法を用いて、強誘電体の強誘電性を低下させた。
【0037】図9は、この1010回の分極反転後におけ
る薄膜コンデンサのP−V曲線である。前述の実施例の
場合と同様に、強誘電性が低下しており、その残留分極
は1.2μC/cm2となった。ここで得られた薄膜コ
ンデンサにおける比誘電率の周波数依存性を測定した結
果、1kHzで880、1GHzにおいて857と、高
周波領域においても大きな劣化を示さなかった。また、
誘電損失も、中間工程を行わない場合に比べて、遥かに
小さいtanδ=0.04を示し、測定周波数が1GH
zになっても大きな変化は認められなかった。
【0038】〔実施例4〕図10により、本発明による
他の実施例を説明する。図10は、本発明による薄膜コ
ンデンサの製造プロセスの流れ図である。強誘電体薄膜
にPZTを用い、下部電極形成、強誘電体薄膜形成、上
部電極形成、水素熱処理による中間工程、までは図1、
図2を用いて説明したのと同様の方法で作製した。本実
施例では、水素熱処理による中間工程の後に、回復熱処
理工程を行った。この工程は、酸素雰囲気において、3
50℃×60分の熱処理として実施した。
【0039】図11は、回復熱処理工程前後の薄膜コン
デンサのP−V特性である。回復熱処理工程を行ってい
ない場合と比較すると、回復熱処理によって、ヒステリ
シス曲線全体の傾きが大きくなったことが分かる。この
傾きは、誘電率の大きさを意味している。一方で、その
残留分極値は、回復熱処理前の値1.3μC/cm2
らほとんど変化無く1.5μC/cm2であった。水素
熱処理による中間工程により、強誘電性が大きく低下す
るとともに誘電率も低下したが、本実施例の様な適当な
回復熱処理工程によって、強誘電性を回復させることな
く誘電率を回復させることが可能となる。
【0040】図12は、本実施例で得られた薄膜コンデ
ンサにおける、比誘電率εrの測定周波数依存性を示す
図である。回復熱処理工程によって、向上した比誘電率
は、水素熱処理工程直後の場合と同様、測定周波数を増
大させても、ほとんど劣化しないことが明らかになっ
た。100kHzでの比誘電率が1296であったのに
対し、1GHzでの比誘電率は1080であり、100
kHzの値の約83%であった。
【0041】図13は、上記薄膜コンデンサにおける、
誘電損失の測定周波数依存性を示す図である。この場合
も、比誘電率と同様、強誘電性の強い従来の薄膜コンデ
ンサに比べ、遥かに低い誘電損失を示し、発熱量の増大
等の問題が発生しないことが分かった。誘電損失は、水
素熱処理工程直後と、回復工程を施した場合でほぼ同じ
値を示しており、強誘電性が失われたこれら2つの薄膜
コンデンサでは、差が無いことも明らかになった。この
回復熱処理工程では、一旦消失させた強誘電特性を再び
発現させないことが重要である。
【0042】図14は、400℃で水素熱処理を行っ
た、PZTによる薄膜コンデンサを、酸素雰囲気中で回
復熱処理した時の熱処理温度と、回復熱処理後のP−V
曲線における残留分極値の関係を示す図である。この図
から分かるように、回復熱処理温度を500℃以上にす
ると、低下していた残留分極値が回復し、強誘電性が再
び大きくなってしまう。したがって、比誘電率向上のた
めの回復熱処理温度は500℃以下にする必要がある。
一方で、回復熱処理温度が200℃以下である場合、比
誘電率の回復効果がほとんど得られない。
【0043】以上のように、本実施例では、水素熱処理
による中間工程で低下した比誘電率を、回復熱処理によ
って向上させることが可能となり、1GHz以上の高周
波領域で、高誘電率を維持できる薄膜コンデンサを提供
することが可能となった。なお、本実施例では、強誘電
性を低下させる中間工程として、水素熱処理工程を行っ
た場合について説明したが、実施例2、3で示したよう
な中間工程によって強誘電性を低下させた場合でも、同
様の効果が得られる。
【0044】〔実施例5〕図15は、本発明によるメイ
ンフレームコンピュータの概念図である。メインフレー
ムコンピュータは、プロセッサユニット45、電力供給
ユニット47、冷却水供給ユニット53、及びその他周
辺機器で構成される。プロセッサユニット45には、複
数のマルチチップモジュールプロセッサ66が搭載され
ている。
【0045】図16は、1個のマルチチップモジュール
プロセッサ66の概念図である。1個のLSI57を搭
載するためのマイクロチップキャリア55上に、図10
に示した方法で薄膜コンデンサ80を複数個形成した。
このマイクロチップキャリア55上にLSI57を装着
し、一体化されたもの複数個を、配線を含む多層セラミ
ックス基板60上にマトリックス状に配列することでマ
ルチチップモジュールプロセッサ66を作製した。
【0046】従来のマルチチップモジュールプロセッサ
では、マイクロチップキャリアにチップコンデンサを搭
載していた、そのため、LSIとコンデンサの距離を近
づけることに限界があり、またレイアウトの問題からコ
ンデンサ全体の大容量化が困難であった。本発明による
薄膜コンデンサ80内蔵のマルチチップモジュールプロ
セッサ66では、これらの問題が解決され、LSI近傍
に大容量コンデンサを搭載することが可能になると共
に、従来の薄膜コンデンサに比べ高周波領域での容量低
下が小さい特徴がある。そのため、LSIの高速化によ
る駆動周波数増大に対しても、電源電圧変動に起因する
LSI誤動作が防止できることから、信頼性の高い高性
能なメインフレームコンピュータシステムが提供可能で
ある。
【0047】
【発明の効果】本発明によれば、高い誘電率を有するペ
ロブスカイト型強誘電体薄膜の強誘電性を低下させるこ
とができるため、1GHz以上の高周波領域でも誘電率
の低下、すなわち静電容量の低下が小さい薄膜コンデン
サが提供できる。また、強誘電性を低下させることで、
誘電損失を小さくすることができ、消費電力、発熱が小
さい薄膜コンデンサの提供が可能となる。また、本発明
によれば、前記薄膜コンデンサを用いることによって、
LSI誤動作が少なく信頼性の高い、メインフレームコ
ンピュータを提供することができる。
【図面の簡単な説明】
【図1】本発明による薄膜コンデンサの一例の断面図。
【図2】本発明による薄膜コンデンサの作製プロセスの
一例を示す流れ図。
【図3】薄膜コンデンサのP−V曲線を示す図。
【図4】薄膜コンデンサの比誘電率の測定周波数依存性
を示す図。
【図5】薄膜コンデンサの誘電損失の測定周波数依存性
を示す図。
【図6】薄膜コンデンサの作製プロセスの他の例を示す
流れ図。
【図7】薄膜コンデンサのP−V曲線を示す図。
【図8】薄膜コンデンサの作製プロセスの他の例を示す
流れ図。
【図9】薄膜コンデンサのP−V曲線を示す図。
【図10】薄膜コンデンサの作製プロセスの他の例を示
す流れ図。
【図11】薄膜コンデンサのP−V曲線を示す図。
【図12】薄膜コンデンサの比誘電率の測定周波数依存
性を示す図。
【図13】薄膜コンデンサの誘電損失の測定周波数依存
性を示す図。
【図14】薄膜コンデンサの回復熱処理温度と残留分極
の関係を示す図。
【図15】メインフレームコンピュータの概念図。
【図16】メインフレームコンピュータに搭載されるマ
ルチチップモジュールプロセッサの概念図。
【符号の説明】
11 基板 26 下部電極 30 強誘電体薄膜 40 上部電極 45 プロセッサユニット 47 電力供給ユニット 53 冷却水供給ユニット 55 マイクロチップキャリア 57 LSI 60 多層セラミック基板 66 マルチチップモジュールプロセッサ 80 薄膜コンデンサ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 鈴木 孝明 茨城県日立市大みか町七丁目1番1号 株 式会社日立製作所日立研究所内 (72)発明者 村田 康彦 茨城県日立市大みか町七丁目1番1号 株 式会社日立製作所日立研究所内 Fターム(参考) 4G031 AA03 AA05 AA06 AA11 AA12 AA14 AA15 AA32 AA35 BA09 CA01 CA08 5E001 AB06 AE00 AE01 AE02 AE03 AH00 AH08 AJ02 5E082 AB03 BB05 BC30 EE05 EE23 EE37 FG03 FG26 FG46 FG54 KK01 MM24 PP01 PP05 PP06 PP08

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 上部電極と、誘電体薄膜と、下部電極と
    を有する薄膜コンデンサにおいて、前記上部電極と前記
    下部電極の間に印加する電圧の周波数が1kHz以下の
    場合の低周波比誘電率が500以上であり、前記周波数
    を1GHzにした場合の高周波比誘電率が前記低周波比
    誘電率の値の80%以上であることを特徴とする薄膜コ
    ンデンサ。
  2. 【請求項2】 請求項1記載の薄膜コンデンサにおい
    て、前記誘電体薄膜は常圧において常温以上のキュリー
    温度を有するペロブスカイト型酸化物であることを特徴
    とする薄膜コンデンサ。
  3. 【請求項3】 上部電極と、誘電体薄膜と、下部電極と
    を有する薄膜コンデンサにおいて、前記誘電体薄膜は常
    圧において常温以上のキュリー温度を有するペロブスカ
    イト型酸化物であり、前記誘電体薄膜の残留分極値が
    2.0μC/cm2以下であることを特徴とする薄膜コ
    ンデンサ。
  4. 【請求項4】 請求項1,2又は3記載の薄膜コンデン
    サにおいて、前記誘電体薄膜はPb(Zr,Ti)
    3、Pb(Mg1/3,Nb2/3)O3、PbTiO 3、B
    aTiO3、Ba(Sr,Ta)O3、SrBi2Ta2
    9、SrBi2Nb29のうちのいずれか1種の、あるい
    はこれらを2種以上組み合わせたペロブスカイト型酸化
    物を主構成相とすることを特徴とする薄膜コンデンサ。
  5. 【請求項5】 上部電極と、誘電体薄膜と、下部電極と
    を有する薄膜コンデンサの製造方法において、下部電極
    上に、常圧において常温以上のキュリー温度を有するペ
    ロブスカイト型酸化物からなる誘電体薄膜を形成し、そ
    の後、前記誘電体薄膜の残留分極値を2.0μC/cm
    2以下にするための処理を行うことを特徴とする薄膜コ
    ンデンサの製造方法。
  6. 【請求項6】 請求項5記載の薄膜コンデンサの製造方
    法において、前記処理は、水素を含む雰囲気における熱
    処理、上部電極と下部電極との間に前記誘電体薄膜の抗
    電界以上の直流電界を1秒以上印加する処理、上部電極
    と下部電極との間に前記誘電体薄膜の抗電界以上の電界
    を正負交互に105回以上印加する処理のいずれかであ
    ることを特徴とする薄膜コンデンサの製造方法。
  7. 【請求項7】 請求項5又は6記載の薄膜コンデンサの
    製造方法において、前記処理の後に、酸素雰囲気におい
    て200℃以上500℃以下の温度で熱処理を行うこと
    を特徴とする薄膜コンデンサの製造方法。
  8. 【請求項8】 複数のLSIと、多層セラミックス基板
    と、前記LSIと前記多層セラミックス基板とを接続す
    るために配置されたマイクロチップキャリアとを備える
    マルチチップモジュールプロセッサを搭載するコンピュ
    ータにおいて、 前記マイクロチップキャリアは請求項1〜4のいずれか
    1項記載の薄膜コンデンサを備えることを特徴とするコ
    ンピュータ。
JP34842399A 1999-12-08 1999-12-08 薄膜コンデンサとその製造方法、及び薄膜コンデンサを備えるコンピュータ Pending JP2001167975A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34842399A JP2001167975A (ja) 1999-12-08 1999-12-08 薄膜コンデンサとその製造方法、及び薄膜コンデンサを備えるコンピュータ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34842399A JP2001167975A (ja) 1999-12-08 1999-12-08 薄膜コンデンサとその製造方法、及び薄膜コンデンサを備えるコンピュータ

Publications (1)

Publication Number Publication Date
JP2001167975A true JP2001167975A (ja) 2001-06-22

Family

ID=18396918

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34842399A Pending JP2001167975A (ja) 1999-12-08 1999-12-08 薄膜コンデンサとその製造方法、及び薄膜コンデンサを備えるコンピュータ

Country Status (1)

Country Link
JP (1) JP2001167975A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006324447A (ja) * 2005-05-19 2006-11-30 Sharp Corp 不揮発性記憶素子及びその製造方法
JP2009505435A (ja) * 2005-08-31 2009-02-05 インテル コーポレイション マイクロプロセッサとレベル4キャッシュとを有するパッケージ
JP2016144289A (ja) * 2015-01-30 2016-08-08 セイコーエプソン株式会社 圧電素子の駆動方法及び圧電素子並びに圧電素子応用デバイス

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006324447A (ja) * 2005-05-19 2006-11-30 Sharp Corp 不揮発性記憶素子及びその製造方法
JP4575837B2 (ja) * 2005-05-19 2010-11-04 シャープ株式会社 不揮発性記憶素子及びその製造方法
JP2009505435A (ja) * 2005-08-31 2009-02-05 インテル コーポレイション マイクロプロセッサとレベル4キャッシュとを有するパッケージ
JP2016144289A (ja) * 2015-01-30 2016-08-08 セイコーエプソン株式会社 圧電素子の駆動方法及び圧電素子並びに圧電素子応用デバイス

Similar Documents

Publication Publication Date Title
US7349195B2 (en) Thin film capacitor and method for manufacturing the same
US5873977A (en) Dry etching of layer structure oxides
US6777248B1 (en) Dielectric element and manufacturing method therefor
JP3133922B2 (ja) 強誘電体薄膜被覆基板、その製造方法、及びキャパシタ構造素子
US20040135183A1 (en) Ferroelectric capacitor, process for production thereof and semiconductor device using the same
US6162293A (en) Method for manufacturing ferroelectric thin film, substrate covered with ferroelectric thin film, and capacitor
JP4104342B2 (ja) 半導体装置の製造方法
JP4299959B2 (ja) 半導体装置の製造方法
Doi et al. Influence of buffer layers on microstructural and ferroelectric characteristics of sol-gel derived PbZrxTi1-xO3 thin films
JP2007324281A (ja) 強誘電体キャパシタ、強誘電体キャパシタの製造方法、強誘電体メモリ
KR100308190B1 (ko) 강유전 결정 물질 형성을 위한 공정 중 발생하는 파이로클로르를 제거하는 방법
US8305730B2 (en) Capacitor and its manufacturing method
JP2007287915A (ja) 強誘電体メモリ装置の製造方法
JP2003218325A (ja) 強誘電体膜形成方法及び半導体装置製造方法
JP2001167975A (ja) 薄膜コンデンサとその製造方法、及び薄膜コンデンサを備えるコンピュータ
JPH10214947A (ja) 薄膜誘電体素子
JP3277097B2 (ja) 強誘電体薄膜の製造方法
JPH0624222B2 (ja) 薄膜コンデンサの製造方法
JP2003179212A (ja) キャパシタ、メモリ素子およびその製造方法
JP2000174228A (ja) 半導体集積回路及びその製造方法
JP2001094065A (ja) 強誘電体メモリ及びその製造方法
TWI244205B (en) A lead barium zirconate-based fatigue resistance ferroelectric and ferroelectric memory device made from the same
JP2010003758A (ja) 薄膜キャパシタ
JPH0982906A (ja) 強誘電体薄膜素子
JP2002118236A (ja) 半導体装置およびその製造方法