CN101248517B - 包括微处理器和第四级高速缓存的封装 - Google Patents

包括微处理器和第四级高速缓存的封装 Download PDF

Info

Publication number
CN101248517B
CN101248517B CN2005800514362A CN200580051436A CN101248517B CN 101248517 B CN101248517 B CN 101248517B CN 2005800514362 A CN2005800514362 A CN 2005800514362A CN 200580051436 A CN200580051436 A CN 200580051436A CN 101248517 B CN101248517 B CN 101248517B
Authority
CN
China
Prior art keywords
speed cache
package substrate
connector
encapsulation
microprocessor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2005800514362A
Other languages
English (en)
Other versions
CN101248517A (zh
Inventor
何江奇
B·徐
X·曾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN101248517A publication Critical patent/CN101248517A/zh
Application granted granted Critical
Publication of CN101248517B publication Critical patent/CN101248517B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Microcomputers (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种具有封装的方法、装置和系统，该封装包括设置在包括微处理器的管芯和包括第四级高速缓存的管芯之间的集成电路。

Description

包括微处理器和第四级高速缓存的封装
技术领域
本发明涉及微电子领域，更具体而言，涉及对微处理器和第四级高速缓存的封装，但是不限于此。
背景技术
集成电路设计的发展已经带来了更高的工作频率、更多的晶体管数量、以及物理上更小的器件。这种延续的趋势进一步带来了不断增加的总线速度以及对信号完整性的需求。这些需求反过来则产生了对互连成分(ingredient)的不断增长的需求，包括信号数量增大引起的增大的迹线布线密度以及随着管脚数量增加而减少的电感和减少的电容连接器成分。预期在可预知的将来，对上述的有竞争力的技术需求的发展将会继续。
现有的计算机系统具有各种子系统和子系统部分。典型地，系统可以使用存储器控制器，该存储控制器将主系统存储器(“存储器子系统”)容量中的一部分分配给若干子系统中的每一个。典型的系统100可以在一个或多个微处理器和一个或多个图形处理器中分享存储器子系统。例如，图1示出组装有处理器102和若干单独可替换的存储器模块104(允许了系统存储器的容量的灵活性)的典型的单处理器母板108。
存储器104和处理器102之间的信号可以传输通过连接器106、母板108、处理器的连接器(未示出)，并且在处理器102内终止。例如，由于总线无效、连接器中断、迹线长度、以及来自相邻迹线的干扰等原因，从离开模块104上的存储设备时开始，信号可能退化。
如果微处理器结合了小量的存储器，其通常被称为高速缓存，则可以部分地避免信号退化。通常可以将高速缓存分成不同的“级”。例如，在微处理器电路内或其附近，所谓的“第一级”高速缓存可以满足对最高速存储器的需求。第一级高速缓存的特征通常可以描述为容量很低但速度非常高的存储器。一种示例性的第一级高速缓存可以为32千字节(32KB)的量级。一千字节为210字节，或1024字节。
在还包含有微处理器的管芯上也可以结合“第二级”高速缓存。通常，包括第二级高速缓存的电路与包括微处理器的电路分离，但是它们都设置在同一管芯上，第二级高速缓存可以以比系统存储器高得多但低于第一级高速缓存的速度与微处理器通信。尽管第二级高速缓存的容量通常可能受到总的管芯面积方面的考虑和增加每片晶片中的微处理器管芯的需求的限制，但是第二级高速缓存通常可以具有数量级大于第一级高速缓存的存储容量并且具有数量级小于系统存储器容量的存储容量。一种示例性第二级高速缓存可以为256KB的量级，该数量级大于典型的第一级高速缓存。
类似地，“第三级”高速缓存可以具有进一步大于第二级高速缓存的容量，但是其容量的数量级小于系统存储器。此外，第三级高速缓存可能具有小于第二级高速缓存的信号发送(signaling)速度，其信号发送速度的数量级大于系统存储器，系统存储器的信号在通过各种迹线长度、连接器等时可能退化。一种示例性第三级高速缓存可以为几兆字节的量级。一兆字节为220字节，或1,024千字节，比千字节大约大三个数量级。
依赖于总线速度、系统存储器容量、工艺技术、信号发送电压、以及其它信号发送特性，微处理器可能需要速度更高的比系统存储器和微处理器管芯之一或两者可以容纳的存储容量更大的存储容量。一种示例性系统级存储容量可以在从用于移动应用的几吉字节到用于服务器应用的数百吉字节的范围内。一吉字节为230字节，或1024兆字节。吉字节比兆字节大约大三个数量级，比千字节大约大六个数量级。
通常使用的、当前可用的封装技术一般利用所有的可用空间，并且不使用附加部件。例如，图2示出典型的封装200，其包括微处理器206。封装200可以具有设置在封装的衬底208上的电容器202，在高频电流波动下向微处理器的功率传输中电容器202起辅助作用。电容器202可以设置在由连接器210形成的空腔中。衬底208可以具有通过连接器管脚212耦合到母板214的焊盘(land)栅阵列电互连。此外，可以将管芯206热耦合到集成散热器204。因此，尽管对高速存储器的更高的容量存在潜在的需求，但是在包括微处理器的典型的封装上可能常常没有附加部件的可用空间。
附图说明
图1示出现有技术的母板组件，该母板组件包括作为不同部件的微处理器子系统、存储器子系统和存储器控制器；
图2示出包括多个管芯和焊盘侧电容器的现有技术的封装的截面侧视图，所述封装电耦合到焊盘栅阵列连接器；
图3示出封装的实施例的截面侧视图，该封装包括多个管芯、薄膜电容器、以及焊盘侧、倒装片球栅阵列安装的存储器件，该封装电耦合到焊盘栅阵列连接器；
图4示出封装的实施例的截面侧视图，该封装包括多个管芯、薄膜电容器、以及焊盘侧、引线框架安装的存储器件，该封装电耦合到焊盘栅阵列连接器；
图5示出封装的实施例的平面图，该封装包括安装到封装衬底的顶侧的多个管芯，该多个管芯中的一个是存储器件；
图6示出封装的实施例的平面图，该封装包括安装到封装衬底的顶侧的多个管芯和安装到封装衬底的焊盘侧的存储器件；
图7示出结合了包括多个管芯的封装的实施例的系统示意图，所述多个管芯中的一个包括存储器件；
图8示出用于将设置在两个或更多的电耦合的管芯上的集成电路包括在封装中并进一步将该封装包括在系统中的方法。
具体实施方式
在以下的详细描述中，将参考形成本发明的一部分的附图，在附图中，所有相同的标记表示相同的部件，并且其中以举例说明的方式示出可以实施本发明的具体实施例。应该理解，可以利用其它实施例，并且可以作出结构或逻辑变化，而不会偏离本发明的实施例的预期的范围。还应该注意，方向和标记(例如，上、下、顶部、底部、主侧(primary side)、背侧，等等)可以用于辅助说明附图，而并非旨在限制本发明的实施例的应用。因此，不应将以下的详细描述理解为限制的意思，并且本发明实施例的范围由所附权利要求书及其等同物限定。
为了提高系统性能，微处理器可能需要比通过第三级高速缓存(可能为几兆字节的量级)或系统存储器(范围可能在几吉字节到数百吉字节之间)所能容易提供的更大的高速存储器的容量。尽管在包括微处理器的封装上结合用于附加部件的空间通常可能是困难的，可能期望添加一个或多个耦合到微处理器封装的存储器部件。结构上设置在第三级高速缓存和系统存储器之间的存储器可以被称为第四级高速缓存。典型的第四级高速缓存的特征在于，其相对于系统存储器总线具有较高的速度并且其相对于第三级高速缓存具有较大的容量，其中第三级高速缓存集成在包括微处理器的管芯上。根据一个实施例的典型的第四级高速缓存可以具有数百兆字节(MG)的量级的容量。另一示例性实施例可以具有范围在512MB和1吉字节(GB)之间的第四级高速缓存。
根据现有技术，如果使用第四级高速缓存，则可能需要将其集成在包括微处理器的管芯上或者集成在母板上，包括该管芯的封装可以耦合到该母板。为了方便采用第四级高速缓存而增大管芯面积可能是不经济的，而通过连接器将第四级高速缓存耦合到微处理器可能会使得信号发送速度或质量降低或者二者都会降低。
图3示出封装300的实施例的截面图，封装300包括设置在两个或更多电耦合的管芯308上的集成电路。在一个实施例中，第一管芯308可以包括微处理器，而第二管芯302可以包括存储器件。存储器件302的示例性实施例可以包括第四级高速缓存。封装300的另一实施例还可以包括存储器控制器(未示出)。另一实施例可以包括电耦合到管芯308和/或302的薄膜电容器312。在一个实施例中，薄膜电容器312可以集成到封装衬底310。
如图3所示，可以将管芯302设置在封装衬底310的焊盘侧。在一实施例中，设置在封装的焊盘侧上的管芯302可以是存储器件。在另一实施例中，可以利用一个或多个焊球304将设置在封装的焊盘侧上的管芯302耦合到封装衬底310。管芯302的一个示例性实施例可以包括第四级高速缓存。
此外，如图3所示，封装的实施例可以包括含有焊盘栅阵列(LGA)(未示出)的衬底310，该焊盘栅阵列(LGA)电耦合到管芯308和/或302中的一个。在另一实施例中，该衬底可以包括针栅阵列(PGA)电互连。进一步地，实施例可以包括第三、第四、第五，以及甚至更多的管芯308。在一个实施例中，多个管芯308可以分别且独立地包括微处理器、存储器件、存储器控制器、专用集成电路(ASIC)、图形处理器、信号处理器、无线电收发机、或另一集成电路。
如图3中进一步示出，实施例可以包括集成散热器306，其热耦合到管芯308。进一步地，实施例可以包括耦合到焊盘栅阵列连接器314的衬底310，该焊盘栅阵列连接器包括电连接元件316，其能够将衬底310上的焊盘栅阵列耦合到印刷电路板318。在另一实施例中，衬底310可以耦合到针栅阵列连接器(未示出)，该PGA连接器包括能够将衬底310上的PGA耦合到印刷电路板318的电连接元件。在实施例中，印刷电路板318可以是母板。在另一实施例中，印刷电路板318可以是形成子组件的板，该子组件能够进一步耦合到母板。在服务器中，母板还可以称为基板。
图4所示的实施例可以与根据图3所讨论的实施例相似。图4示出封装400的实施例的截面图，封装400包括设置在两个或更多的电耦合的管芯408上的集成电路。在一个实施例中，第一管芯408可以包括微处理器，而第二管芯402可以包括存储器件。可以将第二管芯402设置在封装衬底410的焊盘侧上。在一个实施例中，设置在封装的焊盘侧上的管芯402是存储器件。此外，存储器件402的示例性实施例可以包括第四级高速缓存。在另一实施例中，可以利用一个或多个引线框架404将设置在封装的焊盘侧上的管芯402耦合到封装衬底410。图4中所示的实施例还可以包括薄膜电容器412、集成散热器406、集成到封装衬底410的焊盘栅阵列(未示出)、焊盘栅阵列连接器414、以及设置在焊盘栅阵列(未示出)中的焊盘和印刷电路板418之间的电连接元件416。
图5示出封装500的实施例的平面图，其中存储器件506设置在与另一管芯504相同的封装衬底502的一侧上。在实施例中，管芯504可以包括微处理器、存储器件、存储器控制器、专用集成电路(ASIC)、图形处理器、信号处理器、无线电收发机、或任何其它集成电路。在另一实施例中，存储器件506可以包括第四级高速缓存。
图6示出封装600的实施例的平面图，其中存储器件606设置在封装衬底602的焊盘侧上，而另一管芯604设置在封装衬底602的顶侧上。在实施例中，管芯604可以包括微处理器、存储器件、存储器控制器、专用集成电路(ASIC)、图形处理器、信号处理器、无线电收发机、或任何其它集成电路。
图7示出许多可能的系统实施例之一的示意性图示。在实施例中，包含集成电路700的封装可以包括如图3-图6中所示的第一管芯和第二管芯，其中第一管芯包括微处理器，而第二管芯包括存储器件。在替换实施例中，该集成电路封装可以包括专用集成电路(ASIC)。根据本发明的实施例也可以对芯片组(例如图形、声音、以及控制芯片组)或存储器中发现的集成电路进行封装。
对于类似于图7所示的实施例的实施例，系统70也可以包括通过总线710彼此耦合的主存储器702、图形处理器704、大容量存储器件706、以及输入/输出模块708，如图中所示。存储器702的例子包括但不限于静态随机存取存储器(SRAM)和动态随机存取存储器(DRAM)。大容量存储器件706的例子包括但不限于硬盘驱动器、闪存驱动器、光盘驱动器(CD)、数字多用盘驱动器(DVD)，等等。输入/输出模块708的例子包括但不限于键盘、光标控制设备、显示器、网络接口，等等。总线710的例子包括但不限于外围控制接口(PCI)总线、PCI Express总线、工业标准结构(ISA)总线，等等。在各种实施例中，系统70可以是无线移动电话、个人数字助理、袖珍PC、平板PC、笔记本PC、台式计算机、机顶盒、音频/视频控制器、DVD播放器、网络路由器、网络交换设备、或服务器。
图8示出用于将存储器件封装在还包括微处理器的封装体内的方法的一个实施例。一个方法的实施例可以将多个管芯集成在封装中并将该多个管芯中的一个耦合到衬底，该衬底具有焊盘栅阵列(LGA)互连802。另一实施例可以包括含有微处理器804的管芯。另一实施例可以包括含有存储器件806的管芯。另一实施例可以包括含有存储器控制器808的管芯。另一实施例可以在封装衬底810的一层上集成薄膜电容器。一个实施例可以在衬底812的焊盘侧上集成管芯。此外，实施例可以将管芯耦合到集成散热器814。
虽然为了描述实施例的目的在此阐述并说明了特定的实施例，但本领域技术人员应该理解，为实现类似目的而构思的大量的替换的和/或等同的实施方式可以代替所示出和描述的特定实施例，而不会脱离本公开的范围。例如，可以存在一种替换实施例，其中集成散热器集成了冷却解决方案，例如冷却板。另一实施例可以将多个管芯耦合在封装衬底的焊盘侧上。另一实施例可以使用分立电容器部件代替集成到衬底中的薄膜电容器，或者添加到其上。可以存在另一实施例，其中将封装进一步耦合到其它部件，例如保持机构(retentionmechanism)部件、功率传输部件、或热解决方案部件，从而形成用于与母板上的元件建立连接的子组件。另一实施例可以使用具有结合了焊盘栅阵列的针栅阵列的衬底。
本领域的技术人员将很容易理解，可以利用非常多种的实施例来实施本发明。该详细描述旨在覆盖对这里所论述的实施例的任何修改或变化。因此，很明显地是旨在仅由权利要求及其等价物来限定本发明。

Claims (8)

1.一种微电子器件，包括：
封装衬底，其具有第一侧和相对的第二侧，其中所述第二侧是所述封装衬底的焊盘侧；
位于所述封装衬底的第二侧的封装连接器以及耦合到所述封装连接器的印刷电路板；
微处理器，与所述封装衬底的第一侧相邻；以及
存储器件，与所述封装衬底的第二侧相邻，其中所述存储器件包括第四级高速缓存并且位于所述封装连接器、所述封装衬底和所述印刷电路板限定的空腔中，并且其中所述封装衬底电耦合到所述微处理器和所述存储器件中的至少一个。
2.如权利要求1所述的微电子器件，其中所述第四级高速缓存具有范围在512兆字节和1吉字节之间的容量。
3.如权利要求2所述的微电子器件，还包括耦合到所述微处理器的系统存储器总线，其中所述第四级高速缓存的速度高于所述系统存储器总线的速度。
4.如权利要求1所述的微电子器件，其中所述封装连接器包括焊盘栅阵列连接器。
5.如权利要求1所述的微电子器件，其中所述封装连接器包括针栅阵列连接器。
6.一种微电子器件，包括：
封装衬底，其具有第一侧和相对的第二侧，其中所述第二侧是所述封装衬底的焊盘侧；
位于所述封装衬底的第二侧的封装连接器以及耦合到所述封装连接器的印刷电路板；
耦合到所述封装衬底的微处理器；
耦合到所述封装衬底的第二侧的存储器件；
第三级高速缓存；以及
系统存储器总线，其中所述存储器件包括第四级高速缓存并且位于所述封装连接器、所述封装衬底和所述印刷电路板限定的空腔中，所述第四级高速缓存的速度高于系统存储器总线的速度，并且所述第四级高速缓存的容量大于所述第三级高速缓存的容量。
7.如权利要求6所述的微电子器件，其中：
所述第四级高速缓存的容量范围在512兆字节和1吉字节之间。
8.如权利要求7所述的微电子器件，其中所述封装连接器是焊盘栅阵列连接器和针栅阵列连接器中的一种。
CN2005800514362A 2005-08-31 2005-08-31 包括微处理器和第四级高速缓存的封装 Active CN101248517B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2005/001373 WO2007025412A1 (en) 2005-08-31 2005-08-31 A package including a microprocessor and fourth level cache

Publications (2)

Publication Number Publication Date
CN101248517A CN101248517A (zh) 2008-08-20
CN101248517B true CN101248517B (zh) 2013-05-29

Family

ID=37808447

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005800514362A Active CN101248517B (zh) 2005-08-31 2005-08-31 包括微处理器和第四级高速缓存的封装

Country Status (5)

Country Link
US (1) US20090039482A1 (zh)
JP (1) JP2009505435A (zh)
CN (1) CN101248517B (zh)
DE (1) DE112005003671B4 (zh)
WO (1) WO2007025412A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7705447B2 (en) * 2008-09-29 2010-04-27 Intel Corporation Input/output package architectures, and methods of using same
US7729121B1 (en) * 2008-12-30 2010-06-01 Intel Corporation Removable package underside device attach
CN102193589A (zh) * 2010-03-15 2011-09-21 英业达股份有限公司 服务器辅助运算系统
DE102022201855A1 (de) 2022-02-22 2023-08-24 Robert Bosch Gesellschaft mit beschränkter Haftung LGA-Baugruppe und Schaltungsanordnung mit einer LGA-Baugruppe

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1453841A (zh) * 2002-03-28 2003-11-05 三因迪斯克公司 改进的存储器封装

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3318786B2 (ja) * 1993-03-29 2002-08-26 ソニー株式会社 マルチチップモジュールの構造
US5391917A (en) * 1993-05-10 1995-02-21 International Business Machines Corporation Multiprocessor module packaging
US5502333A (en) * 1994-03-30 1996-03-26 International Business Machines Corporation Semiconductor stack structures and fabrication/sparing methods utilizing programmable spare circuit
JPH0878618A (ja) * 1994-09-08 1996-03-22 Fujitsu Ltd マルチチップモジュール及びその製造方法
US5991161A (en) * 1997-12-19 1999-11-23 Intel Corporation Multi-chip land grid array carrier
JP4095170B2 (ja) * 1998-06-17 2008-06-04 株式会社東芝 半導体集積回路装置
US6281042B1 (en) * 1998-08-31 2001-08-28 Micron Technology, Inc. Structure and method for a high performance electronic packaging assembly
US6365962B1 (en) * 2000-03-29 2002-04-02 Intel Corporation Flip-chip on flex for high performance packaging applications
US6192452B1 (en) * 1999-02-26 2001-02-20 International Business Machines Corporation Method and system for avoiding data loss due to cancelled transactions within a non-uniform memory access system
JP2000307056A (ja) * 1999-04-22 2000-11-02 Mitsubishi Electric Corp 車載用半導体装置
US6225687B1 (en) * 1999-09-02 2001-05-01 Intel Corporation Chip package with degassing holes
US6415424B1 (en) * 1999-11-09 2002-07-02 International Business Machines Corporation Multiprocessor system with a high performance integrated distributed switch (IDS) controller
JP2001167975A (ja) * 1999-12-08 2001-06-22 Hitachi Ltd 薄膜コンデンサとその製造方法、及び薄膜コンデンサを備えるコンピュータ
US6678167B1 (en) * 2000-02-04 2004-01-13 Agere Systems Inc High performance multi-chip IC package
JP2002033436A (ja) * 2000-07-14 2002-01-31 Hitachi Ltd 半導体装置
US6414384B1 (en) * 2000-12-22 2002-07-02 Silicon Precision Industries Co., Ltd. Package structure stacking chips on front surface and back surface of substrate
US6787916B2 (en) * 2001-09-13 2004-09-07 Tru-Si Technologies, Inc. Structures having a substrate with a cavity and having an integrated circuit bonded to a contact pad located in the cavity
JP3492348B2 (ja) * 2001-12-26 2004-02-03 新光電気工業株式会社 半導体装置用パッケージの製造方法
US6891248B2 (en) * 2002-08-23 2005-05-10 Micron Technology, Inc. Semiconductor component with on board capacitor
JP2004128228A (ja) * 2002-10-02 2004-04-22 Sanyo Electric Co Ltd 回路装置の製造方法
JP2004179442A (ja) * 2002-11-28 2004-06-24 Renesas Technology Corp マルチチップモジュール
DE60235267D1 (de) * 2002-12-20 2010-03-18 Ibm Herstellungsverfahren einer dreidimensionalen vorrichtung
JP4068974B2 (ja) * 2003-01-22 2008-03-26 株式会社ルネサステクノロジ 半導体装置
US7475175B2 (en) * 2003-03-17 2009-01-06 Hewlett-Packard Development Company, L.P. Multi-processor module
US6972152B2 (en) * 2003-06-27 2005-12-06 Intel Corporation Use of direct gold surface finish on a copper wire-bond substrate, methods of making same, and methods of testing same
JP4381779B2 (ja) * 2003-11-17 2009-12-09 株式会社ルネサステクノロジ マルチチップモジュール
US7217994B2 (en) * 2004-12-01 2007-05-15 Kyocera Wireless Corp. Stack package for high density integrated circuits

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1453841A (zh) * 2002-03-28 2003-11-05 三因迪斯克公司 改进的存储器封装

Also Published As

Publication number Publication date
DE112005003671B4 (de) 2010-11-25
WO2007025412A1 (en) 2007-03-08
JP2009505435A (ja) 2009-02-05
DE112005003671T5 (de) 2008-11-20
CN101248517A (zh) 2008-08-20
US20090039482A1 (en) 2009-02-12

Similar Documents

Publication Publication Date Title
US6914324B2 (en) Memory expansion and chip scale stacking system and method
US7611924B2 (en) Integrated circuit package with chip-side signal connections
US20180366444A1 (en) Stacked-die including a die in a package substrate
US9182925B2 (en) Memory system that utilizes a wide input/output (I/O) interface to interface memory storage with an interposer
US7227247B2 (en) IC package with signal land pads
US7209366B2 (en) Delivery regions for power, ground and I/O signal paths in an IC package
US20080045052A1 (en) Planar Array Contact Memory Cards
CN101248517B (zh) 包括微处理器和第四级高速缓存的封装
US11862547B2 (en) Differential crosstalk self-cancelation in stackable structures
US20070080441A1 (en) Thermal expansion compensation graded IC package
US11527467B2 (en) Multi-chip package with extended frame
US11508650B2 (en) Interposer for hybrid interconnect geometry
US20220068821A1 (en) Semiconductor device and method of forming the same
US20050057911A1 (en) Memory expansion and integrated circuit stacking system and method
US11527463B2 (en) Hybrid ball grid array package for high speed interconnects
JP6466305B2 (ja) 電子パッケージ用の電気インターコネクト
US20090268422A1 (en) Scalable electronic package assembly for memory devices and other terminated bus structures
US8536716B1 (en) Supply voltage or ground connections for integrated circuit device
WO2019066870A1 (en) CAGE OF FARADAY COMPRISING INTERCONNECTION HOLES CROSSING THE SILICON
US20080160330A1 (en) Copper-elastomer hybrid thermal interface material to cool under-substrate silicon
US20230282626A1 (en) High-bandwidth package-on-package structure
CN114222422B (zh) 用于交换总线布线的方法和系统
CN116705727A (zh) 高带宽叠层封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant