CN114222422B - 用于交换总线布线的方法和系统 - Google Patents
用于交换总线布线的方法和系统 Download PDFInfo
- Publication number
- CN114222422B CN114222422B CN202110416653.8A CN202110416653A CN114222422B CN 114222422 B CN114222422 B CN 114222422B CN 202110416653 A CN202110416653 A CN 202110416653A CN 114222422 B CN114222422 B CN 114222422B
- Authority
- CN
- China
- Prior art keywords
- signal line
- routing
- pcb
- signal
- routing channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 45
- 230000008878 coupling Effects 0.000 claims description 16
- 238000010168 coupling process Methods 0.000 claims description 16
- 238000005859 coupling reaction Methods 0.000 claims description 16
- 230000010363 phase shift Effects 0.000 claims description 4
- 230000007423 decrease Effects 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 claims description 2
- 230000000712 assembly Effects 0.000 abstract description 4
- 238000000429 assembly Methods 0.000 abstract description 4
- 230000006872 improvement Effects 0.000 abstract description 3
- 230000000116 mitigating effect Effects 0.000 abstract description 2
- MTCPZNVSDFCBBE-UHFFFAOYSA-N 1,3,5-trichloro-2-(2,6-dichlorophenyl)benzene Chemical compound ClC1=CC(Cl)=CC(Cl)=C1C1=C(Cl)C=CC=C1Cl MTCPZNVSDFCBBE-UHFFFAOYSA-N 0.000 description 33
- JHJMZCXLJXRCHK-UHFFFAOYSA-N 1,2,3,4,5-pentachloro-6-(3-chlorophenyl)benzene Chemical compound ClC1=CC=CC(C=2C(=C(Cl)C(Cl)=C(Cl)C=2Cl)Cl)=C1 JHJMZCXLJXRCHK-UHFFFAOYSA-N 0.000 description 10
- 239000011295 pitch Substances 0.000 description 7
- 239000000758 substrate Substances 0.000 description 7
- 238000013461 design Methods 0.000 description 6
- 238000009825 accumulation Methods 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- WYTGDNHDOZPMIW-RCBQFDQVSA-N alstonine Natural products C1=CC2=C3C=CC=CC3=NC2=C2N1C[C@H]1[C@H](C)OC=C(C(=O)OC)[C@H]1C2 WYTGDNHDOZPMIW-RCBQFDQVSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000001186 cumulative effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 101100498818 Arabidopsis thaliana DDR4 gene Proteins 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/34—Circuit design for reconfigurable circuits, e.g. field programmable gate arrays [FPGA] or programmable logic devices [PLD]
- G06F30/347—Physical level, e.g. placement or routing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2115/00—Details relating to the type of the circuit
- G06F2115/12—Printed circuit boards [PCB] or multi-chip modules [MCM]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer or layered thin film adhesion layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09236—Parallel layout
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10159—Memory
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10734—Ball grid array [BGA]; Bump grid array
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Geometry (AREA)
- Evolutionary Computation (AREA)
- Computer Networks & Wireless Communication (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Architecture (AREA)
- Semiconductor Integrated Circuits (AREA)
- Structure Of Printed Boards (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本公开涉及一种用于交换总线布线的方法和系统。提供了用于交换信号布线的系统和组件，其中，可以以减少串扰并实现显著信号质量改善的方式在印刷电路板(PCB)上修改迂回路线的特性。交换信号布线技术涉及“交换”PCB上的信号布线通路，从而减小了耦合信号的幅度和相位关系。交换信号布线技术还可以应用于PCB上空间受限且无法采用其他缓解技术的其他区域(例如，除迂回路线之外的区域)。印刷电路板(PCB)可以包括接触焊盘阵列、多条信号线，所述多条信号线包括迂回路线。布置在所述迂回路线内的一个或多个交换结点可以将所述迂回路线中的第一布线通道的第一信号线布线到所述迂回路线中的第二布线通道。
Description
背景技术
迂回布线通常是指用于将裸片(或封装)上的输入/输出(I/O)焊盘或焊料凸点布线到可以迂回到裸片周围区域的线路以便在封装或其紧邻周围之外进行布线的图案和方法。特别是对于实现使用双倍数据速率(DDR)和四倍数据速率(QDR)标准的存储器电路的电路，集成电路(IC)芯片通常需要高频数据传输链路，以提供低误码率(BER)、高带宽和低片上延迟。
因此，用于实现存储器电路的印刷电路板(PCB)的迂回布线技术必须考虑以下因素：增加的封装尺寸；增加的通道带宽；较小的信号电平；以及减小的过孔/焊盘间距。这些与存储器相关的因素是对在传统迂回布线技术中经常是设计考虑因素的其他更普遍因素的补充，这些设计考虑因素诸如：球节距；触点直径；I/O引脚数；过孔类型；焊盘尺寸；迹线宽度/间距；以及迂回PCB所需的层数。
附图说明
参照以下附图根据一个或多个不同的实施例详细地描述本公开。附图仅被提供用于说明性目的，并且仅描绘典型实施例或示例实施例。
图1A是根据一些实施例的可以实施所公开的交换信号布线技术以改善迂回布线的印刷电路板(PCB)的简图。
图1B是根据一些实施例的可以实施所公开的交换信号布线技术的专用集成电路(ASIC)到ASIC架构的简图。
图2是传统的迂回布线图案的示例。
图3是根据一些实施例的可以在包括交换信号布线技术的示例的图1A的PCB中实施的改善的迂回布线图案的示例。
图4是根据一些实施例的可以在包括交换信号布线技术的另一示例的图1A的PCB中实施的改进的迂回布线图案的另一示例。
附图并非是穷举的，并且不将本公开限制于所公开的精确形式。
具体实施方式
本文描述的各个实施例涉及用于实施电子器件的印刷电路板(PCB)的改进的迂回布线(escape routing)技术，该电子器件需要高数据速率通道总线，比如双倍数据速率5(DDR5)存储器模块。根据实施例，可以以减少串扰并实现显著改善信号质量的方式在PCB上修改迂回路线(escape route)的多个物理特性。详细地，改进的迂回布线技术涉及“交换”PCB上的信号布线通路，从而降低了耦合信号的幅度和相位关系。所公开的实施例的各种机制和技术在本文中可以被称为交换信号布线(exchanged signal routing)。此外，尽管出于讨论的目的关于迂回布线描述了所公开的交换信号布线技术，但是应当理解，所公开的技术还可以应用于PCB上空间受限且无法采用其他缓解技术的区域。换言之，迂回布线是所公开的交换信号布线技术的实际应用的一个示例。
图1A示出了可以在其中采用所公开的交换信号布线的PCB 104的示例配置。如本文所提到的，PCB是一种使用导电迹线、焊盘和从层叠到非导电基板的片层上和/或层叠在其间的导电材料(例如铜)片层蚀刻的其他特征对电气(或电子)部件进行机械支撑和电气连接的结构。尽管本文出于说明目的讨论了PCB，但是应当理解，所公开的技术可以应用于其他类型的电路元件，诸如印刷电路组件(PCA)、印刷电路板组件(PCBA)、电路卡组件(CCA)等。在该示例中，PCB 104具有用于实施包括DDR5存储器模块102的电子设备100的电路。作为背景，电子设备通常包含用于存储数据和软件指令的存储器。这样的存储器可以在电子设备的辅助存储装置(通常用基于磁盘的存储设备来实施)和中央处理单元(CPU)之间提供。例如，该存储器可以用动态随机存取存储器(DRAM)来实施。DRAM有多种类型，包括同步DRAM(SDRAM)和双倍数据速率(DDR)DRAM(由JEDEC制定的标准定义)。最初的DDR SDRAM标准已被后来建立的标准(如DDR5)取代。
在所示的示例中，PCB 104可以被配置为包括高数据速率通道。存储器模块(如DDR5)通常需要高数据速率通道才能发挥最佳功能。例如，作为DDR5存储器，存储器模块102可以支持大约百万次传输/秒(MT/s)的数据速率，基本频率含量为2400MHz至3200MHz，从而提高了性能和带宽。为了在PCB 104上容纳这样的高数据速率通道，所公开的交换信号布线技术可以用作改进的迂回布线的一种形式。PCB 104上的通道可能尤其受到所采用的特定类型的迂回布线的影响，因为(与其他信号相反)DDR5通道总线通常需要以最小的偏斜进行布线。例如，具有高数据速率通道的PCB(如PCB 104)上的迂回布线在芯片设计中可能会受到多个因素的影响，这些因素包括但不限于：
1)增加的封装尺寸，从而延长了从封装下方的通道迂回路线；
2)增加的通道带宽，从而降低了信噪比，增加了通道损耗，并增加了通路间的耦合；并且
3)减小的过孔和焊盘间距，从而使布线更靠近。
另外，图1A描绘了PCB 104可以包括安装在PCB 104的表面上的多个部件112a、112b，在本文中也称为设备(例如，处理器、输入/输出控制器、存储器控制器、网桥设备等)。PCB 104还可以包括存储器模块102的连接器114。如图所示，存储器模块102被实施为双列直插式存储器模块(DIMM)，其可以被设计为供PC和服务器使用。DIMM可以由一系列动态随机存取存储器集成电路(IC)构成。这些模块经由连接器114安装在PCB 104上，该连接器114被图示为DIMM连接器(具有垂直取向)。DIMM连接器114的一个功能是在安装后稳定地保持DIMM，并在IC(在DIMM上)与PCB 104之间垂直地布线信号。在一些情况下，连接器114可以经由内插器连接到PCB 104或使用球栅阵列(BGA)封装。
如图所示，存储器模块102可以安装在连接器114中，该连接器包括机械系统(如在其中安装IC的空腔)和用于将IC保持在适当位置的保持芯片或杠杆系统。尽管出于说明的目的将存储器模块102描述为DDR5存储器模块，但是应当理解，存储器模块102可以是其他类型的存储器模块，诸如DDR SDRAM、DDR2、DDR3、DDR4或具有多个DRAM的存储器模块。因此，交换信号布线适用于在电路板(如PCB)上实施的具有高数据速率通道的各种类型的技术。如以上所公开的，存储器通道用作受益于所公开技术的特定技术的示例。
存储器模块102可以包括安装到存储器模块102的第一表面105的存储器设备106。存储器模块102进一步具有相反的表面(在存储器模块102的另一侧，在图1A的视图中不可见)，在该相反的表面上可以安装附加的存储器设备。存储器设备106可以包括封装，例如，倒装芯片封装，其提供用于电连接的引脚(或端子)阵列。输入到存储器设备106中的数据可以存储在该存储器设备的存储器单元中。在一个示例中，存储器设备106可以具有x4数据引脚配置(其中使用了四个数据引脚)。存储器设备106的数据引脚可以通过存储器模块102上的导线118互连。导线118可以被实施为存储器模块102上的导电迹线。
如上所提到的，DDR5可能需要PCB 104在连接器114周围具有高密度电迹线，以供IC实施存储器模块102。在所示的示例中，PCB 104中的一些迹线可能需要布线从部件112b一侧(示出为IC芯片)离开的信号，以连接到PCB 104另一侧上的连接器114。因此，PCB 104可能需要多层来对在部件112b的IC和连接器114下面交叉的迹线进行布线。作为示例，部件112b可以被实施为具有ASIC(其具有相关联的芯片基板)的IC芯片设备(例如，CPU)。在部件112b的ASIC下方可以是插口(未示出)。然后可以将封装的芯片和用于设备112b的潜在插口的组合组装到PCB 104上。示出了说明实施部件112b的ASIC(或IC芯片)的安装侧的特写(由虚线圆圈指示)。
在图1A的特写部分中可以看出，部件112b可以是表面贴装的封装，该封装的一侧(例如，安装侧)在其底表面上具有焊盘131(I/O触点)的阵列，其中每个焊盘具有附接到其上的焊球。底部焊盘131(例如，在BGA上)可以以与PCB 104上的焊盘132的图案相匹配的图案布置。底部焊盘131的图案可以与PCB 104上的顶部焊盘132的图案相匹配，使得封装的底部焊盘131可以通过垂直导电过孔直接连接到PCB 104的对应顶部焊盘132。在一些情况下，底部焊盘131的图案可以包括缩放到比用于PCB 104上的焊盘132更大的节距或接触尺寸，或者可以与焊盘132的图案不同。特别地，PCB 104的彼此相邻的顶部焊盘132可以分别连接至相邻的底部焊盘131，从而使得其相应的连接过孔也相邻。焊盘131(或触点)的阵列与PCB104上的阵列中的相应焊盘电连接，并且与使顶部触点与底部触点连接的过孔、迹线或其他电气布线的导电网络电连接。在该示例中，可以使用在PCB 104上的连接器114与部件112b之间的相邻层中、在部件112b下方从其紧邻周围之外进行布线的信号线的图案来实施迂回布线。
对于所公开的技术，PCB 104上的电迹线的路线可以在设备112b下方开始。然后，这些路线可以传播到连接器114，从而将设备112b连接到存储器模块102(即DIMM)。换言之，本文公开的交换信号布线技术可以应用于从设备112b流到存储器模块112(即，DIMM)的连接器114的路线，并且正是在PCB 104的这个区域中发生了交换信号布线。
如上所提到的，来自部件112b下方的信号的布线可以提供到存储器模块102的IC以及PCB 104另一侧的设备112a的布线。例如，在IC封装(或插口)层与PCB 104之间布线的信号线133可以在部件112b的IC芯片封装的占用空间之外(或在主芯片空腔之外)迂回。如将进一步详细描述的，PCB 104上的信号线133可以被布置为多对信号线(例如，彼此平行延伸的两条信号线)，这些信号线特别是被布线为在一层中的相邻焊盘132周围沿着相同的通道(上方或下方)行进作为迂回路线。如本文所公开的，交换信号布线技术可以涉及在迂回路线的部分长度上将信号线132从一个布线通道(例如，在焊盘下方的层中延伸)物理交换到另一布线通道(例如，在焊盘上方的层中延伸)。参考图3和图4示出并描述了所公开的用于改进的迂回布线的交换信号布线技术的更多细节。
此外，设备112b可以是插口式安装在PCB 104上的IC，其通过在PCB 104之内和之上形成的导电迹线与其他设备(例如，设备112a)通信。关于布线，设备112b和用于存储器模块102的连接器114下方的PCB 104的区域可以为可能延伸超出其相应IC的边界的电迹线或布线提供空间。因此，可以在PCB 104的具有将设备112b连接到其他设备的电迹线的空间中实施交换信号布线技术，比如设备112b与存储器模块102之间的迂回路线。
图1B描绘了可以在其中实施所公开的交换信号布线技术的另一电路配置150的示例，示出为ASIC 151到ASIC 157。特别地，图1B示出了可以在PCB的受限开放场域(openfield)部分中实施交换信号布线技术(与图1A所示的从插口、IC芯片等下方的迂回路线相反)。在图1B所示的示例中，第一ASIC 151和第二ASIC 157被示出为布置在电路基板(被示出为PCB 160)的远端上。进一步地，特写视图(由圆圈表示)图示了可以从在PCB 160上的安装了ASIC 151、157的区域进行布线的多条电迹线或信号线153。具体地，信号线153被布线为将PCB 160的一侧上的ASIC 151连接至PCB 160的相对端上的ASIC 157的电迹线。还示出了PCB 160的受限开放场域155部分。如所看到的，受限开放场域155是PCB 160上的开放空间的介于ASIC 151、157之间的一部分。信号线153穿过受限开放场域155进行布线，使得形成连接板上的ASIC 151、157的电迹线。例如，信号线153可以被描述为从ASIC 151(在PCB160的左侧)穿过受限开放场域155延伸并终止于ASIC 157(在PCB 160的右侧)，反之亦然。
在这种配置中，可以在PCB 160上的受限开放场域155内实施所公开的交换信号布线技术。如将进一步详细描述的，当PCB 160上的信号线153穿过受限开放场域155时，可以将它们布置为多对信号线(例如，平行于彼此延伸的两条信号线)。因此，通过大约在穿过受限开放场域155的迹线长度上对信号线153应用交换信号布线，这对信号线153可以以扩展耦合信号的累积并减少串扰的方式进行解耦。另外，通过在受限开放场域155区域中将交换信号布线应用于信号线153，在信号中引入了相位变化，使得抵消了截至该点的信号线153上的任何累积(来自信号线对的相互作用)。
图2描绘了典型的迂回布线图案200的一部分，其可以布置在诸如(图1A中所示的)PCB等基板上。图案200的垂直列可以表示安装在PCB上的半导电部件(例如，BGA、插口、IC等)的“层”，而水平可以表示沿着PCB的水平面延伸的“行”，本文中也称为迂回布线图案200的“长度”。还示出了各个触点2201a至2205f的阵列，其表示在对应IC封装或基板上的焊球、过孔或导电焊盘的图案。在一些情况下，触点2201a至2205f的阵列被配置为(在数量和形状上)与将要安装在其上的IC封装上的焊盘(或球)的对应图案相匹配。
可以看出，信号线210a至213b(也称为“金属迹线”或“迹线”)从外围触点2201a、2202a、2203a、2204a和2205a(在右侧)和与迂回布线图案200的外边缘相邻的触点2201f、2202f、2203f、2204f和2205f(在左侧)离开。更具体地，信号线210a至213b在图案200的每一层成对地布置。进一步地，这些信号线对彼此平行延伸，在迂回布线图案200的整个长度上穿过相同的路线。例如，在所示的示例中，信号线210a、210b彼此平行地定位(信号线210a位于信号线210b的正上方)，沿着图案200的第一行(或层)在触点2201a、2201b、2201c、2201d、2201e和2201f与2202a、2202b、2202c、2202d、2202e和2202f之间水平布线。重申一下，信号线210a、210b在迂回路线布线图案200的整个长度上穿过相同的路径，并在触点2201a、2201b、2201c、2201d、2201e和2201f下方与触点2202a、2202b、2202c、2202d、2202e和2202f上方之间的布线通道中彼此平行延伸。而且，在水平方向和垂直方向上的节距(即，焊盘的中心之间的距离)都是相同的，但不一定是这种情况。在一些情况下，可以穿过层深度(n＝1)离开的迹线数量受节距、焊盘尺寸和迹线宽度的限制。因此，在一些实施例中，可以有多于两条的信号线穿过图案200中的每一层(或行)平行延伸。
在信号线对210a、210b；211a、211b；212a、212b；以及213a、213b穿过布线通道(或行)一起(平行)布线的情况下，在每一对中的信号线之间存在一些耦合。通常，当信号线对210a、210b；211a、211b；212a、212b；以及213a、213b之间的耦合的长度(例如，距离和/或时间)增加时，信号之间的干扰量类似地增加。因此，由于信号线对210a、210b；211a、211b；212a、212b；以及213a、213b在该图案200中在迂回路线的整个长度上偶合在一起，因此在信号线上可能累积大量的干扰或串扰。而且，针对迂回布线的这个图案200可能导致在布线通道上累积很大的耦合信号幅度，这会降低信号的质量(例如，低信噪比、增加的通道损耗)。因此，如图2所示的传统迂回布线技术对于在PCB上实施诸如(图1A中所示的)DDR5存储器电路等需要高数据速率通道的电路而言特别不理想。
为了实现迂回布线，阵列中的外侧行(例如，外侧行中的两到四行)通常包含需要迂回布线的所有引脚。然而，PCB上可以在相邻触点之间布线的金属迹线的数量受到迹线宽度、触点尺寸(例如，直径)以及与其相关联的设计规则的限制。因此，随着现代PCB(和IC封装)的互连复杂性的增加，从阵列的内部触点中布线的同时实现用于在相邻触点之间合理适配的迹线数量的适当的设计容差变得越来越困难。随着IC中引脚数量的增加，迂回布线所需的行数和层数非线性增加。进一步地，复杂的IC设计可能导致许多IC封装尺寸增加，从而延长了封装下方的通道迂回路线。这些上述挑战可能由于在PCB上实施高数据速率通道而愈演愈烈，特别是在DDR技术中。因此，所公开的交换信号布线技术可以通过以下方式实现对诸如图案200的传统迂回布线技术的改进：将信号线从一个布线通道交换到另一布线通道，从而使沿着迂回路线长度的某个(某些)部分的信号线对解耦(例如，减少信号线的耦合长度)。
图3描绘了实施所公开的交换信号布线技术的迂回布线图案300的一部分，其可以布置在诸如(图1A中所示的)PCB等基板上。作为示例，PCB可以包括多个部件接口区，这些部件接口区包括多个部件接触焊盘3201a至3205f。包括310a、310b；311a、311b；312a、312b；以及313a、313b的多个信号线可以布置在PCB上，具有连接到接触焊盘3201a至3205f之一的第一端和连接到PCB的系统接口总线的第二端。在设计用于PCB的电迹线布局时，包括包含多个信号线和每个信号线对的一个或多个交换结点的迂回布线图案300。
类似于图2，触点3201a至3205f(也称为接触焊盘)表示对应IC封装或基板上的焊球或导电焊盘的图案。而且，信号线310a至313b从外围触点3201a、3202a、3203a、3204a和3205a(在右侧)和与迂回布线图案300的外边缘相邻的触点3201l、3202k、3203l、3204k和3205l(在左侧)离开。而且，信号线对310a、310b；311a、311b；312a、312b；以及313a、313b最初穿过特定的布线通道(或行)一起(平行)布线。例如，信号线对310a、310b在迂回路线的一部分上在触点3201a、3201b、3201c下方的行中平行地延伸。因此，在这个持续时间内，每一对中的信号线之间都有一些耦合。然而，与图2中的迂回路线相比，信号线对被重新布线并且不再继续在迂回布线图案300的整个长度上在相同的布线通道中彼此平行延伸(例如，耦合)。即，根据实施例，该对中的一条信号线从其初始布线通道“交换(exchanged)”并穿过不同的布线通道延伸，而另一条信号线在同一路径上继续。换言之，该对内的“交换”的信号线从其当前通道重定向到其他布线通道，从而在这段分离时间内将这对信号线解耦。这种交换信号路线以及信号线对在迂回路线的任何长度上的解耦使得减小了耦合信号幅度，并且扩展了耦合信号的相位关系，从而减小了累积幅度。这也减少了各个干扰源的耦合长度，从而减少了串扰并限制了耦合信号的频率含量。进一步地，迂回路线长度中的位置340和341可以表示迂回布线图案300中的“交换结点”，其可以被描述为“交换”信号线的偏移(或转变)点。
在所示的示例中，在迂回布线图案300中的第一位置340处，信号线对310a、310b；311a、311b；312a、312b；以及313a、313b进行了“交换”。详细地，信号线310a被重新布线以沿着触点3201d上方的(该层中的)不同布线通道延伸，而信号线310b继续沿着触点3201d下方的初始布线通道延伸。当信号线310a穿过触点3201d至3201j时，其沿着相邻层中的这个“交换”布线通道继续。如上所提到的，信号线对310a、310b在迂回布线图案300的这个部分上被解耦。信号线310a在第二位置341返回初始布线通道，在触点3201k至3201l下方延伸，并再次与信号线310b平行。
而且，信号线311a被重新布线以沿着触点3202d上方的(该层中的)不同布线通道延伸，而信号线311b继续沿着触点3201d下方的初始布线通道延伸。当信号线311a穿过触点3202d至3202j时，其沿着相邻层中的这个“交换”布线通道继续。如所看到的，然后使“交换”信号线311a与同一层中的非交换信号线310b平行。进一步地，信号线311a在第二位置341返回初始布线通道，在触点3202k至3202l下方延伸，并再次与信号线311b平行。信号线311a的交换说明了所公开的技术导致信号线与其初始信号线对的解耦，并建立了与相邻层的该对中的另一条信号线的新耦合，以实现相移(此处也称为“耦合信号相位的修改”)。这种解耦-再耦合效应为过孔串扰项增加了第二个时段，从而通过改变累积的耦合信号的相位关系减少了峰值累积过孔串扰，并且峰值累积信号将减小。此外，耦合信号相位的修改减少了累积串扰，扩展了累积，并减小了峰值串扰。
虽然未详细描述，图3类似地示出了可以以与上述相同的方式“交换”信号线312a和313a。实施在迂回布线模式300中示出的所公开的交换信号布线技术可以导致预计对于相同的奈奎斯特(Nyquist)频率减少50％的耦合。应当理解，由于使用了重新布线或“交换”布线通道，所公开的技术可能需要偶尔增加布线通道(例如，给定层上每16个通路增加1个布线通道)。尽管如此，由此产生的改进的信噪比提高了通道的可靠性和信息承载能力，这两者在为高性能/高数据速率应用(如，AS服务(AaS)应用和DDR5)开发的平台中都是重要特性。
例如，图4示出了实施所公开的交换信号布线技术的迂回布线图案400的一部分的另一示例，其可以布置在如(图1A中所示的)PCB等基板上。特别地，图案400沿着迂回布线图案440的长度包括三个交换结点440、441和442。在该示例中，如上所述，在位置440处，信号线410a、411a、412a、413a被“交换”到相邻层中的不同布线通道。然后，信号线410a、411a、412a、413a在位置441处再次转变返回到其原始层中的初始布线通道。然而，该图案400在位置442处执行信号线410a、411a、412a、413a的另一“交换”。因此，与图3中的迂回布线图案相比(假设迂回路线的长度相同)，图案400允许信号线在迂回路线长度的较小部分(例如，交换结点之间的较短距离)上被“交换”。进而，图案400允许增加交换的频率。
图4用于说明根据交换信号布线技术，交换结点在迂回路线中的位置(其设置了交换信号线的偏移(或转变)之间的间隔)可以基于特定应用或期望的串扰减少量而改变。作为一般概念，应当理解，缩短信号线的“交换”位置之间的间隔反而增加了耦合减少。例如，可以确定要在电迹线布局内使用的交换结点的总数，并在制造PCB之前作为设计选项来可变地调整。电迹线布局中的交换结点总数(例如，PCB的迂回路线部分)可以决定相应信号线对内的信号线之间的耦合长度。即，在每个交换结点处，信号线对通过使信号线“交换”到相邻通道而解耦。总体来说，交换结点的总数与信号线对的耦合长度成反比关系。例如，增加迂回路线中的交换结点的总数会导致信号线对中的线的耦合长度的减小。
如本文所使用的，术语“或”可以以包括性或排他性的意义来解释。而且，不应将对单数形式的资源、操作或结构的描述理解为排除复数。除非另外具体规定，或在如所使用的环境内以其他方式被理解，否则条件语言(除其他外，比如“可(can)”、“可以(could)”、“可能(might)”、或“会(may)”)一般地旨在传达某些实施例包括(而其他实施例不包括)某些特征、元素和/或步骤。
除非另外明确说明，否则本文档中使用的术语和短语及其变体应被解释为开放式的而不是限制性的。形容词(诸如“常规(conventional)”、“传统(traditional)”、“正常(normal)”、“标准(standard)”、“已知(known)”和类似含义的术语)不应被解释为将所描述的项限制为给定时间段或在给定时间可用的项，而是应该被理解为包含可能现在或将来的任何时候都可用或已知的常规、传统、正常或标准技术。在某些实例中，宽泛单词和短语(诸如“一个或多个”、“至少”、“但不限于”或其他类似的短语)的存在不应被理解为是指在这类宽泛短语可能不存在的情况下意图或要求更窄的情况。
Claims (15)
1.一种设备，包括：
印刷电路板PCB，所述印刷电路板包括用于耦合到球栅阵列（BGA）设备的接触焊盘阵列，其中，所述阵列包括多行和多列；
多条信号线，所述多条信号线被布置在所述PCB上，其中，所述多条信号线的一部分包括所述PCB上的迂回路线；
所述迂回路线被配置成多个布线通道，其中，所述多个布线通道中的每一个布线通道包括一个信号线对，并且其中，每一个布线通道被定位在所述接触焊盘阵列的对应第一行和与所述第一行相邻的第二行之间；以及
一个或多个交换结点，所述一个或多个交换结点被布置在所述迂回路线内，其中，第一交换结点被配置为将所述迂回路线中的第一布线通道内的信号线对中的第一信号线以预定的长度布线到所述迂回路线中的不同的第二布线通道中，其中，将所述第一信号线从所述第一布线通道布线到所述第二布线通道使所述信号线对中的所述第一信号线与所述信号线对中的第二信号线解耦，并且其中，使所述第一信号线与所述第二信号线解耦引入与所述预定的长度相对应的相移。
2.如权利要求1所述的设备，其中，所述信号线对中的所述第一信号线和所述第二信号线针对所述迂回路线的位于所述一个或多个交换结点之前的一部分在所述第一布线通道内被耦合并布线在一起。
3.如权利要求1所述的设备，其中，所述一个或多个交换结点进一步包括第二交换节点，所述第二交换节点被配置为将所述第一信号线从所述第二布线通道布线回所述第一布线通道。
4.如权利要求3所述的设备，其中，所述第二布线通道与所述第一布线通道相邻。
5.如权利要求3所述的设备，其中，将所述第一信号线从所述第二布线通道布线回所述第一布线通道使所述第一信号线重新耦合到所述信号线对中的所述第二信号线。
6.如权利要求1所述的设备，其中，布置在所述迂回路线内的所述一个或多个交换结点的总数是可变的，并且调整对应于在所述第二布线通道中对所述第一信号线进行布线的迂回路线长度。
7.如权利要求1所述的设备，其中，所述多个信号线对包括高数据速率信号线。
8.如权利要求1所述的设备，其中，所述PCB包括集成电路（IC），所述集成电路实现包括高数据速率通道总线的设备。
9.如权利要求8所述的设备，其中，所述设备包括双倍数据速率（DDR）存储器模块。
10.一种印刷电路板PCB，包括：
用于耦合到球栅阵列（BGA）设备的接触焊盘阵列，其中，所述阵列包括多行和多列；
被布置在所述PCB上的多条信号线，其中，所述多条信号线的第一部分穿过所述PCB上的受限开放场域，并且其中，所述多条信号线的第二部分穿过所述PCB上的由所述接触焊盘阵列占据的区域；
其中，所述多条信号线的所述第二部分包括迂回路线，所述迂回路线被配置成多个布线通道，其中，所述多个布线通道中的每一个布线通道包括一个信号线对，并且其中，每一个布线通道被定位在所述接触焊盘阵列的对应第一行和与所述第一行相邻的第二行之间；以及
一个或多个交换结点，所述一个或多个交换结点被布置在所述迂回路线内，并且被配置为将第一布线通道内的信号线对中的第一信号线以预定的长度布线到不同的第二布线通道中，其中，将所述第一信号线从所述第一布线通道布线到所述第二布线通道使所述信号线对中的所述第一信号线与所述信号线对中的第二信号线解耦，并且其中，使所述第一信号线与所述第二信号线解耦引入与所述预定的长度相对应的相移。
11.如权利要求10所述的PCB，其中，将所述第一信号线从所述第一布线通道移开使所述信号线对中的所述第一信号线与所述第一布线通道内的所述信号线对中的第二信号线解耦。
12.一种方法，包括：
确定多个信号线对中的第一信号线与第二信号线之间的一个或多个交换结点；
设计用于印刷电路板PCB的电迹线布局，所述电迹线布局包括图案，所述图案包括所述多个信号线对和针对每个信号线对的所述一个或多个交换结点，其中，所述PCB包括用于耦合到球栅阵列（BGA）设备的接触焊盘阵列，其中，所述阵列包括多行和多列，其中，每一个信号线对的至少一部分被布线到定位在所述接触焊盘阵列的第一行和与所述第一行相邻的第二行之间的对应布线通道中，其中，各个交换结点被配置为将信号线对的第一信号线以预定的长度从第一布线通道布线到不同的第二布线通道中，其中，将所述第一信号线从所述第一布线通道布线到所述第二布线通道使所述第一信号线与所述信号线对中的第二信号线解耦，并且其中，所述使所述第一信号线与所述第二信号线解耦引入与所述预定的长度相对应的相移；以及
基于所述电迹线布局制造所述PCB。
13.如权利要求12所述的方法，其中，确定所述一个或多个交换结点包括：确定所述电迹线布局内的所述一个或多个交换结点的总数。
14.如权利要求13所述的方法，其中，所述一个或多个交换结点的所述总数调整所述多个信号线对中的每一个信号线对的所述第一信号线和所述第二信号线之间的耦合长度。
15.如权利要求14所述的方法，其中，增大所述一个或多个交换结点的所述总数减小了所述多个信号线对中的每一个信号线对的所述第一信号线和所述第二信号线之间的耦合长度。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US17/084,343 US11281833B1 (en) | 2020-10-29 | 2020-10-29 | Methods and systems for exchange bus routing |
| US17/084,343 | 2020-10-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114222422A CN114222422A (zh) | 2022-03-22 |
| CN114222422B true CN114222422B (zh) | 2022-09-23 |
Family
ID=80695818
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110416653.8A Active CN114222422B (zh) | 2020-10-29 | 2021-04-19 | 用于交换总线布线的方法和系统 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US11281833B1 (zh) |
| CN (1) | CN114222422B (zh) |
| DE (1) | DE102021108480A1 (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1942046A (zh) * | 2005-08-10 | 2007-04-04 | 阿尔卡特公司 | 产生pcb布线通道的交替微过孔及贯通板的过孔 |
| CN104051425A (zh) * | 2013-03-13 | 2014-09-17 | 英特尔公司 | 用于减少通道串扰的耦合通孔 |
| CN110088896A (zh) * | 2017-10-06 | 2019-08-02 | 谷歌有限责任公司 | 集成电路封装中的信号路由 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013029041A2 (en) * | 2011-08-25 | 2013-02-28 | Amphenol Corporation | High performance printed circuit board |
| JP6128993B2 (ja) * | 2013-06-28 | 2017-05-17 | キヤノン株式会社 | 積層型半導体装置、プリント回路板、電子機器及び積層型半導体装置の製造方法 |
| KR102041501B1 (ko) * | 2013-09-13 | 2019-11-06 | 삼성전자 주식회사 | 연배열 인쇄회로기판, 그의 불량 단품 인쇄회로기판의 교체 방법 및 이를 이용한 전자 장치의 제조 방법 |
-
2020
- 2020-10-29 US US17/084,343 patent/US11281833B1/en active Active
-
2021
- 2021-04-05 DE DE102021108480.6A patent/DE102021108480A1/de not_active Ceased
- 2021-04-19 CN CN202110416653.8A patent/CN114222422B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1942046A (zh) * | 2005-08-10 | 2007-04-04 | 阿尔卡特公司 | 产生pcb布线通道的交替微过孔及贯通板的过孔 |
| CN104051425A (zh) * | 2013-03-13 | 2014-09-17 | 英特尔公司 | 用于减少通道串扰的耦合通孔 |
| CN110088896A (zh) * | 2017-10-06 | 2019-08-02 | 谷歌有限责任公司 | 集成电路封装中的信号路由 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114222422A (zh) | 2022-03-22 |
| US11281833B1 (en) | 2022-03-22 |
| DE102021108480A1 (de) | 2022-05-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7227247B2 (en) | IC package with signal land pads | |
| US7113418B2 (en) | Memory systems and methods | |
| US7309914B2 (en) | Inverted CSP stacking system and method | |
| US8344518B2 (en) | Apparatus for stacking integrated circuits | |
| US20050036350A1 (en) | Memory module | |
| US7728444B2 (en) | Wiring board | |
| KR20080006016A (ko) | 메모리 모듈 시스템 및 방법 | |
| US7863091B2 (en) | Planar array contact memory cards | |
| US20080032446A1 (en) | combination heat dissipation device with termination and a method of making the same | |
| US8378481B2 (en) | Semiconductor module with micro-buffers | |
| US8861215B2 (en) | Semiconductor device | |
| US6449166B1 (en) | High capacity memory module with higher density and improved manufacturability | |
| US6662250B1 (en) | Optimized routing strategy for multiple synchronous bus groups | |
| CN114222422B (zh) | 用于交换总线布线的方法和系统 | |
| US20030067082A1 (en) | Apparatus and methods for stacking integrated circuit devices with interconnected stacking structure | |
| CN114430610B (zh) | 用于变换通道布线的方法和系统 | |
| US7339794B1 (en) | Stacked memory module in mirror image arrangement and method for the same | |
| CN101248517A (zh) | 包括微处理器和第四级高速缓存的封装 | |
| US10952327B2 (en) | Semiconductor module | |
| CN216793685U (zh) | 一种半导体结构 | |
| JP2002033449A (ja) | 半導体記憶装置モジュールおよびモジュールシステム | |
| JPH10284682A (ja) | メモリモジュール |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |