DE102008015990A1 - Speichermodul mit Rängen von Speicherchips - Google Patents
Speichermodul mit Rängen von Speicherchips Download PDFInfo
- Publication number
- DE102008015990A1 DE102008015990A1 DE102008015990A DE102008015990A DE102008015990A1 DE 102008015990 A1 DE102008015990 A1 DE 102008015990A1 DE 102008015990 A DE102008015990 A DE 102008015990A DE 102008015990 A DE102008015990 A DE 102008015990A DE 102008015990 A1 DE102008015990 A1 DE 102008015990A1
- Authority
- DE
- Germany
- Prior art keywords
- memory
- correction code
- error correction
- memory chips
- chips
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1044—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices with specific ECC/EDC distribution
Abstract
Description
- HINTERGRUND
- Häufig sind Wahlfreizugriffsspeicher (RAMs) in Computersystemen in Speicherrangen oder Ranks organisiert, eine Bezeichnung, die durch JEDEC (Joint Electron Device Engineering Council), der Standardisierungsgruppe der Speicherindustrie eingeführt wurde. Das Konzept der Speicherrange gilt für alle Formfaktoren von Speichermodulen, einschließlich DIMMS (dual in-line memory modules) für Desktop-Computer, SODIMM (small outline dual in-line memory module) für Notebooks, für DIMMs oder vollgepufferte DIMMs (FB-DIMMs), die für Arbeitsstationen und Server-Computer registriert sind. Ein Speicherrang ist ein Datenblock oder ein Datenbereich, der unter Einsatz einiger oder aller Speicherchips auf einem Speichermodul erzeugt wird. Datenbusleitungen verbinden die Speicherchips der Speicherränge und übertragen die Eingabe- und Ausgabesignale für Lese- und Schreiboperationen des Speichermoduls. Für derartige Speichermodule sind Fehlerkorrekturfähigkeiten mit gesteigerter Signalintegrität wünschenswert.
- ZUSAMMENFASSUNG
- Ein Speichermodul enthält mehrere Speichervorrichtungen und eine gestapelte Fehlerkorrekturcode-Speichervorrichtung. Die Speichervorrichtungen enthalten in ihrer Vielzahl eine oder mehrere in mehreren Rängen angeordnete Speicherchips. Die gestapelte Fehlerkorrekturcode-Speichervorrichtung enthält mehrere Fehlerkorrekturcode-Speicherchips. Die Anzahl der Fehlerkorrekturcode-Speicherchips ist mindestens um ein Chip größer als die Anzahl des einen oder der mehreren Speicherchips. Jeder einzelne Fehlerkorrekturcode-Speicherchip ist zusammen mit den Speicherchips eines der Ränge angeordnet.
- Die obigen und noch weitere Merkmale und Vorteile dieser Erfindung werden in Anbetracht der folgenden Definitionen, Beschreibungen und beschreibenden Figuren der besonderen Ausführungsbeispiele einleuchtend, wobei die gleichen Bezugszeichen in den verschiedenen Figuren zur Bezeichnung derselben Bauteile verwendet werden. Während diese Beschreibungen die Erfindung in besonderen Einzelheiten beschreiben, sollte verständlich sein, dass Varianten vorhanden sind und sein können, welche den hier erfahrenen Fachleuten aufgrund der Beschreibungen einleuchten.
- KURZBESCHREIBUNG DER ZEICHNUNGEN
-
1 zeigt schematisch ein Ausführungsbeispiel eines Speichermoduls mit Datenbusleitungen; -
2a zeigt schematisch eine Oberseite eines Ausführungsbeispiels eines Speichermoduls; -
2b zeigt schematisch eine Unterseite des Ausführungsbeispiels eines Speichermoduls; -
3a zeigt schematisch die Oberseite eines weiteren Ausführungsbeispiels eines Speichermoduls; -
3b zeigt schematisch die Unterseite des weiteren Ausführungsbeispiels eines Speichermoduls; -
4 zeigt ein Netzwerkdiagramm einer Datenbusführung; -
5 zeigt schematisch ein Computersystem mit einem Speichermodul; -
6 zeigt schematisch ein Diagramm mit Herstellungsmerkmalen für ein Speichermodul;
und -
7 zeigt schematisch ein Diagramm mit Betriebsmerkmalen eines Speichermoduls. - In der Beschreibung und den Zeichnungen sind dieselben oder gleichartige Bezugszeichen den im Wesentlichen gleichen Bauteilen zugeordnet, um Mehr-fachbelegungen in der Beschreibung zu vermeiden.
- DETAILLIERTE BESCHREIBUNG
- In
1 ist schematisch ein Speichermodul100 mit einer Oberseite102 und einer Unterseite104 gezeigt. Die Worte „Oberseite" und „Unterseite" sind nicht beschränkend sondern sollen lediglich die Beschreibung erleichtern. In dieser Hinsicht beziehen sich Richtungsangaben, wie „oben", „unten", und so weiter auf die Ausrichtung der in Figuren beschriebenen Bauteile. Da die Bauteile der Ausführungsbeispiele dieser Erfindung in einer Anzahl unterschiedlicher Ausrichtungen angeordnet sein können, dienen die Richtungsangaben nur zur Veranschaulichung und sind in keiner Weise beschränkend. Das Speichermodul100 weist eine gedruckte Schaltungsplatte105 auf, auf der eine Vielzahl nicht gestapelter Speicherchips106 sitzen. Die Speicherchips106 sind in vier Ränge R0, R1, R2 und R3 organisiert, wobei jeder Rang R0, R1, R2, R3 acht Speicherchips106 aufweist. - Derartige Speicherchips
106 können dynamische Wahlfreizugriffsspeicher (DRAM) sein, sind darauf jedoch nicht beschränkt. Andere Speicherchips können SRAMs (statische Wahlfreizugriffsspeicher) oder Flashspeicher sein. - Häufig werden derartige Speichermodule
100 , wie sie1 zeigt, als „Dual Inline Speichermodule (DIMM)" bezeichnet. Andere Speichermodultechniken können SODIMM (small outline dual in-line memory modules) für Notebooks sein. - In
2a ist die Oberseite102 des Speichermoduls100 schematisch in ebener Ansicht und in2b die Unterseite des Speichermoduls100 schematisch in ebener Ansicht gezeigt. - Auf der Oberseite
102 sitzt eine Speicherpuffer-Vorrichtung108 , die funktionell als fortschrittlicher Speicherpuffer (Advanced Memory Buffer = AMD) arbeitet. Die Speicherpuffer-Vorrichtung108 kann Signalverschlechterungen durch Pufferung und Wiederrussenden der Signale kompensieren. - Die Speicherpuffer-Vorrichtung
108 kann mit den Speicherchips106 durch eine Vielzahl von Bussystemen (die in den1 ,2a und2b nicht alle dargestellt sind) zum Beispiel durch einen Datenbus (DQ), einen Befehls-/Adressbus (CA), einen Chipauswahlbus (CS) und einen Taktbus (CLK) verbunden sein. - Die Speicherchips
106 sind von ungestapelter Art, d. h., dass nur ein Chip in jedem Speicherchip106 enthalten ist. Insgesamt befinden sich auf der Oberseite102 16 Speicherchips106 , organisiert in zwei Ränge R0, R1. - Ein Rang kann auf Speichermodulen, die einen Fehlerkorrektur-Code (ECC) unterstützen, eine Datenweite von 64 Bit haben; der 64 Bit weite Datenbereich kann einen 8 Bit weiten ECC-Bereich für eine Gesamtweite von 72 Bits haben (s.
1 ). Abhängig von der Art der Konfiguration der Speichermodule kann ein Speichermodul einen, zwei oder vier Bereiche/Ränge von 64 Bit weiten Datenbereichen (oder 72 Bit weite Bereiche/Ränge haben, wobei die 72 Bits 64 Datenbits und 8 ECC-Bits umfassen. - Auf der Unterseite (s.
2b ) sitzen ebenso 16 ungestapelte Speicherchips106 und zusätzlich zwei gestapelte Fehlerkorrekturcodes (ECC)-Speichervorrichtungen110 , wobei jede der gestapelten Fehlerkorrekturcode-Speichervorrichtungen110 zwei Speicherchips111 aufweist (wie es in1 gezeigt ist). Eine gestapelte Speichervorrichtung mit zwei Siliziumplättchen wird auch als „dual die package (DDP)" bezeichnet. Jede Fehlerkorrekturcode-Speichervorrichtung110 ist durch einen Datenbus120 (in1 gezeigt) mit der Speicherpuffer-Vorrichtung108 verbunden. In diesem Ausführungsbeispiel ist jeder Speicherchip111 mit der gestapelten Fehlerkorrekturcode-Speichervorrichtung110 zusammen mit den Speicherchips106 eines Rangs organisiert. Die Daten in einem der Speicherchips111 dienen zur Fehlerkorrektur in den Speicherchips106 des entsprechenden Rangs. Es ist auch möglich, die gleichen Datenbusleitungen (zweiundsiebzig Datenbusleitungen in einer acht Bit weisen Organisation) zum Schreiben/Lesen von Daten in die/aus den Speicherchips106 verschiedener Ränge zu verwenden. In diesem Ausführungsbeispiel würde dann ein Chipauswahlsignal zur Angabe des Speicherchips106 und des Fehlerkorrekturcode-Speicherchips111 , je nachdem welcher der Ränge R0, R1, R2, R3 tatsächlich adressiert ist, verwendet und somit lässt sich ein Inhalt des entsprechenden Speicherchips106 und des Fehlerkorrekturcode-Speicherchips111 des tatsächlich adressierten Rangs R0, R1, R2, R3 beschreiben oder auslesen. - Beim Einsatz einer Fehlerkorrekturcode-Speichervorrichtung
110 mit einer Speicherkapazität von 512 MBit für jeden Speicherchip111 innerhalb der Speichervorrichtung110 und einer Speicherkapazität von 512 MBit für jeden Speicherchips106 auf dem Speichermodul100 und beim Einsatz eines 8 Bit weiten Datenbusses, erhält man eine 4R×8-Konfiguration, das sind vier Ränge jeweils in 8 Bit organisiert, was eine Gesamtspeicherkapazität von annähernd 2 GByte für das dargestellte Speichermodul ergibt. Nach dem JEDEC-Standard würde ein Speichermodul mit ähnlicher Bauteileanordnung der Speicherchips jedoch in 2R×4-Konfiguration als FB-DIMM gemäß dem Industriestandard RCH („Raw Card H") bezeichnet. Mit Speicherchips106 , die eine Speicherkapazität von jeweils einem GBit haben, ließe sich ein Speichermodul100 mit einer Speicherkapazität von 4 GByte erzielen. Eine höhere Speicherkapazität der Speicherchips106 würde eine höhere Gesamtspeicherkapazität des Speichermoduls ergeben. - In
2b ist auch schematisch eine Busleitungsführung für einen Befehls-Adressbus112 angedeutet. Der Befehls-/Adressbus112 ist mit einem entsprechenden Pin (nicht gezeigt) der Speicherpuffer-Vorrichtung108 auf der gegenüber liegenden Seite der gedruckten Schaltungsplatte105 und dann direkt mit der Fehlerkorrekturcode-Speichervorrichtung110 verbunden und verbindet die beiden in der Fehlerkorrekturcode-Speichervorrichtung110 gestapelten Fehlerkorrekturcode-Speicherchips111 . Dann ist der Befehls-/Adressbus112 gabelförmig zu dem oberen und unteren Zweig geführt (zum Beispiel kann in2a der obere Zweig die vier linken Speicherchips des dritten Rangs R2 und der untere Zweig die vier linken Speicherchips des vierten Rangs R3 umfassen). Wie gewöhnlich sind der untere und obere Zweig des Befehls-/Adressbusses mit dieser „gabelartigen" Struktur jeweils abgeschlossen. Da die Fehlerkorrekturcode-Speichervorrichtung110 auf der linken Seite des Speichermoduls100 auch durch den Befehls-/Adressbus112 mit den Speicherchips106 verbunden ist, die auf der linken Seite auf der Oberseite des Speichermoduls angeordnet sind, kann der Befehls-/Adressbus112 in einer von mehreren Verbindungsschichten innerhalb der gedruckten Schaltungsplatte105 angeordnet sein. - Zur Steigerung der Signalintegrität (SI) auf den Datenbusleitungen weisen die Speicherchips
106 einen Abschluss auf dem Siliziumplättchen (on-die termination = ODT)130 auf (obwohl dieser lediglich schematisch in den obersten linken Speicherchip106 in2a angedeutet ist, sollte verständlich sein, dass jeder Speicherchip106 einen derartigen Abschluss130 auf dem Siliziumplättchen aufweist), wobei dieser Abschluss130 durch die Speicherpuffer-Vorrichtung110 oder durch einen Speicher-Controller504 gesteuert werden kann (wie er zum Beispiel in5 gezeigt ist). - In den
3a und3b ist ein weiteres Ausführungsbeispiel eines Speichermoduls300 dargestellt. Die Struktur der Speicherchips306 auf der Oberseite302 und Unterseite304 einer gedruckten Schaltungsplatte305 ähnelt der Struktur des in den1 ,2a und2b dargestellten Ausführungsbeispiels. Statt der zwei Fehlerkorrekturcode-Speichervorrichtungen110 mit Speicherchips derselben Speicherkapazität wie die Speicherchips106 , weisen bei diesem weiteren Ausführungsbeispiel die zwei Fehlerkorrekturcode-Speichervorrichtungen310 zwei Speicherchips mit der doppelten Speicherkapazität der Speicherchips306 auf (beispielsweise hat jeder Speicherchip in der Fehlerkorrekturcode-Speichervorrichtung310 eine Kapazität von 1 GBit, während die Speicherchips306 jeweils eine Kapazität von 512 MBit haben). Das diesem weiteren Ausführungsbeispiel gemäße Speichermodul300 arbeitet auch in Situationen, bei denen die Hälfte der Speicherzellen der Fehlerkorrekturcode-Speichervorrichtung nicht arbeiten, sodass Speichervorrichtungen verwendet werden können, die sonst aufgrund ungenügender Speicherkapazität ausgeschieden worden wären. Ebenso ist ein Befehls/Adressbus312 dargestellt. - In
4 ist ein Netzwerkdiagramm für den Datenbus (DQ-Bus)120 gezeigt. Von der Speicherpuffer-Vorrichtung (AMB)108 wird mit einem ersten Leitungsstück402 von 0,566 mm eine Verbindung zu einer ersten Durchkontaktierung404 hergestellt. Von der ersten Durchkontaktierung404 stellen zwei weitere Leitungsstücke406 jeweils in einer Länge von 19,05 mm eine Verbindung jeweils zu einer zweiten und dritten Durchkontaktierung408 her, die ihrerseits eine Verbindung zu zwei zusätzlichen Leitungsstücken410 herstellen, die jeweils 0,566 mm lang sind. Die zwei zusätzlichen Leitungsstücke410 verbinden die beiden gestapelten Fehlerkorrekturcode-Speichervorrichtungen110 des in den2a und2b gezeigten Ausführungsbeispiels mit zweimal 512 MBit Speicherchips, die hier beispielhaft dargestellt sind. - Da die zwei gestapelten Speicherchips
111 innerhalb einer Fehlerkorrekturcode-Speichervorrichtung110 (oder310 ) so eng beieinander liegen („gestapelt sind") beeinflusst der geringe Abstand zwischen den zwei Speicherchips111 innerhalb der Fehlerkorrekturcode-Speichervorrichtung108 kaum das Netzwerk, so dass die Signalintegrität (SI) ebenso kaum beeinträchtigt ist. - Da die Signalintegrität (SI) durch die zusätzlichen Speicherchips innerhalb der Fehlerkorrekturcode-Speichervorrichtung
108 ,308 kaum beeinträchtigt ist, lässt sich ein Abschluss130 auf dem Siliziumplättchen (wie er schematisch in den2a ,2b dargestellt ist) für den Datenbus120 abschalten, wenn aus den Speicherchips106 ,306 Daten gelesen werden, sodass der Abschluss130 auf dem Siliziumplättchen nur beim Schreiben von Daten in die Speicherchips106 ,306 verwendet wird. - In
5 ist schematisch ein Computersystem500 dargestellt, das Speichermodule100 ,300 gemäß diesem Vorschlag verwendet. Das Computersystem500 weist einen mit einem Speicher-Controller504 verbundenen Processor502 auf. Der Speicher-Controller504 ist durch ein Bussystem506 mit einer Vielzahl von Speichermodulen100 ,300 in serieller Weise so verbunden, dass eine FB-DIMM-Architektur entsteht. Bei dieser Architektur beschreibt der Speicher-Controller504 die Speicherchips106 durch die Speicherpuffer-Vorrichtung108 . Die Speicherpuffer-Vorrichtung108 kann Signalverschlechterungen durch Puffer und Wiederaussenden von Signalen kompensieren. - In
6 veranschaulicht ein Blockdiagramm600 Merkmale zur Herstellung eines Speichermoduls. Während eines ersten Schritts602 werden auf eine gedruckte Schaltungsplatte mehrere ungestapelte Speicherchips gesetzt, die in mehrere Ränge organisiert sind. In einem weiteren Schritt604 wird eine wenigstens zwei Fehlerkorrekturcode-Speicherchips aufweisende gestapelte Fehlerkorrekturcode-Speichervorrichtung auf die gedruckte Schaltungsplatte gesetzt, und jeder der wenigstens zwei Fehlerkorrekturcode-Speicherchips wird zusammen mit den ungestapelten Speicherchips eines der beiden Ränge in einem weiteren Schritt506 organisiert. - In
7 zeigt ein Blockdiagramm700 schematisch ein Verfahren für den Betrieb eines Speichermoduls. Das Verfahren prüft in einem ersten Schritt702 , ob eine Lese- oder Schreibprozedur auszuführen ist. Bei einer Schreibprozedur wird im Schritt704 der Abschluss auf dem Siliziumplättchen aktiviert, und bei einer Leseprozedur wird im Schritt706 kein Abschluss auf dem Siliziumplättchen aktiviert. - Bei diesen Ausführungsbeispielen werden gestapelte Fehlerkorrekturcode-Speichervorrichtungen mit zwei gestapelten Speicherchips beschrieben. Jedoch können auch mehr als zwei gestapelte Speicherchips (zum Beispiel drei oder vier) genauso verwendet werden, wie es der auf diesem Gebiet erfahrene Fachmann weiß. So können zum Beispiel Vierfach-Siliziumplättchen (das sind gestapelte Vorrichtungen mit vier Siliziumplättchen oder vier Speicherchips) beispielsweise als Fehlerkorrekturcode-Speichervorrichtungen zusammen mit ungestapelten Speicherchips so eingesetzt werden, dass eine vierfach gestapelte Fehlerkorrekturcode-Speichervorrichtung auf einer gedruckten Schaltungsplatte zusammen mit vier Rängen von Speicherchips gesetzt sind, wobei von jedem der vier in der vierfach gestapelten Fehlerkorrekturcode-Speichervorrichtung gestapelten Speicherchips zusammen mit den Speicherchips eines der vier Ränge organisiert ist.
- In Speichermodulen mit gestapelten Speichervorrichtungen (zum Beispiel Gehäuse mit Zweifach-Siliziumplättchen), die die aktuellen Daten speichern, lassen sich vierfach gestapelte Fehlerkorrekturcode-Speichervorrichtungen mit vier Speicherchips verwenden, wobei jeder Speicherchip der vierfach gestapelten Fehlerkorrekturcode-Speichervorrichtung zusammen mit den Speicherchips eines Rangs organisiert sind. Jede der gestapelten Speichervorrichtung zur Speicherung der aktuellen Daten können zwei Speicherchips unterschiedlicher Ränge aufweisen.
- Bis hierher wurde die Erfindung in Einzelheiten bezogen auf spezifische Ausführungsbeispiele beschrieben. Jedoch ist dem auf diesem Gebiet erfahrenen Fachmann deutlich, dass verschiedene Veränderungen und Modifikationen ohne von dem Umfang der durch die beiliegenden Patentansprüche abzuweichen, ausgeführt werden können.
- Dementsprechend soll diese Erfindung diese Modifikationen und Varianten umfassen, sofern sie im Umfang der beiliegenden Patentansprüche und ihrer Äquivalente liegen.
Claims (19)
- Speichermodul, das eine Vielzahl von in mehreren Rängen angeordnete Speicherchips und eine gestapelte Fehlerkorrekturcode-Speichervorrichtung aufweist, die eine Vielzahl von Fehlerkorrekturcode-Speicherchips enthält, von denen jeder Fehlerkorrektur-code-Speicherchip zusammen mit den Speicherchips eines der mehreren Ränge angeordnet ist.
- Speichermodul nach Anspruch 1, bei dem die mehreren Speicherchips ungestapelte Speicherchips aufweisen, die in mehreren Rängen angeordnet sind.
- Speichermodul nach Anspruch 2, das außerdem einen Speicherpuffer-Chip aufweist, der durch Datenbusleitungen mit den ungestapelten Speicherchips und mit der gestapelten Fehlerkorrekturcode-Speichervorrichtung verbunden ist, wobei die Fehlerkorrekturcode-Speicherchips durch die Datenbusleitungen mit dem Speicherpuffer-Chip verbunden sind.
- Speichermodul nach Anspruch 3, bei dem die ungestapelten Speicherchips einen Abschluss auf dem Siliziumplättchen aufweisen, der im Betrieb durch die Speicherpuffer-Vorrichtung in Reaktion auf ein Dateneinschreiben in den jeweiligen Speicherchip einzuschalten sind.
- Speichermodul nach Anspruch 2, das außerdem einen Speicherpuffer-Chip und einen von dem Speicherpuffer-Chip zu der gestapelten Fehlerkorrekturcode-Speichervorrichtung und von letzterer zu wenigstens einem der Speicherchips geführten Befehls-/Adressbus aufweist.
- Speichermodul nach Anspruch 5, bei dem die ungestapelten Speicherchips einen Abschluss auf dem Siliziumplättchen aufweisen, der im Betrieb durch die Speicherpuffer-Vorrichtung in Reaktion auf das Einschreiben von Daten in den jeweiligen Speicherchip einzuschalten ist.
- Speichermodul nach Anspruch 2, bei dem jeder Fehlerkorrekturcode-Speicherchip eine höhere Speicherkapazität als jeder Speicherchip eines der Ränge hat.
- Speichermodul nach Anspruch 2, das weiterhin eine zweite gestapelte Fehlerkorrekturcode-Speichervorrichtung aufweist, wobei die erste und zweite gestapelte Speicherkorrekturcode-Speichervorrichtung, jeweils zwei Fehlerkorrekturcode-Speicherchips enthält, und die mehreren ungestapelten Speicherchips zweiunddreissig 8 Bit weite ungestapelte Speicherchips aufweist, die in vier Rängen angeordnet sind, und jeder Fehlerkorrekturcode-Speicherchip zusammen mit acht ungestapelten Speicherchips eines der vier Ränge angeordnet ist.
- Speichermodul nach Anspruch 2, das weiterhin eine gedruckte Schaltungsplatte und eine Speicherpuffer-Vorrichtung aufweist, wobei die mehreren ungestapelten Speicherchips, die gestapelte Fehlerkorrekturcode-Speichervorrichtung und die Speicherpuffer-Vorrichtung auf der gedruckten Schaltungsplatte 17 und die Speicherpuffer-Vorrichtunge mit den ungestapelten Speicherchips und mit den gestapelten Fehlerkorrekturcode-Speicherchips verbunden ist.
- Speichermodul nach Anspruch 9, das außerdem einen Befehls-/Adressbus aufweist, der von der Speicherpuffervorrichtung zu der gestapelten Fehlerkorrekturcode-Speichervorrichtung und von der letzteren zu wenigstens einem der ungestapelten Speicherchips der Ränge geführt ist.
- Speichermodul nach Anspruch 1, bei dem die Anzahl der Fehlerkorrekturcode-Speicherchips größer als die Anzahl der Ränge der Speicherchips ist.
- Speichermodul nach Anspruch 11, das weiterhin einen Speicherpuffer-Chip aufweist, der durch Datenbusleitungen mit den Speicherchips und den gestapelten Fehlerkorrekturcode-Speicherchips verbunden ist, wobei die Fehlerkorrekturcode-Speicherchips über die Datenbusleitungen mit dem Speicherpuffer-Chip verbunden sind
- Verfahren zur Herstellung eines Speichermoduls, das aufweist: Anordnung mehrerer ungestapelter Speicherchips auf einer gedruckten Schaltungsplatte, wobei die Speicherchips in mehreren Rängen angeordnet sind; Anordnen einer eine Vielzahl von Fehlerkorrekturcode-Speicherchips aufweisenden gestapelten Fehlerkorrekturcode-Speichervorrichtung auf der gedruckten Schaltungsplatte, und Anordnen jedes der Fehlerkorrekturcode-Speicherchips zusammen mit den ungestapelten Speicherchips eines der Ränge.
- Verfahren nach Anspruch 13, das weiterhin die Anordnung eines Speicherpuffer-Chips auf der gedruckten Schaltungsplatte und die Verbindung des Speicherpuffer-Chips durch Datenbusleitungen mit den urgestapelten Speicherchips und mit der gestapelten Fehlerkorrekturcode-Speichervorrichtung aufweist, wobei die Fehlerkorrekturcode-Speicherchips durch die Datenbusleitungen mit dem Speicherpuffer-Chip verbunden sind.
- Verfahren nach Anspruch 13, das weiterhin die Anordnung eines Speicherpuffer-Chips auf der gedruckten Schaltungsplatte und die Führung eines Befehls-/Adressbusses vom Speicherpuffer-Chip zu den gestapelten Fehlerkorrekturcode-Speicherchips und von letzteren zu wenigstens einigen der ungestapelten Speicherchips aufweist.
- Verfahren nach Anspruch 13, bei dem die Vielzahl ungestapelter Speicherchips zweiunddreissig 8 Bit weite ungestapelte Speicherchips aufweist, die in vier Rängen angeordnet sind, und das Verfahren weiterhin die Anordnung einer weiteren gestapelten Fehlerkorrekturcode-Speichervorrichtung auf der gedruckten Schaltungsplatte, wobei jede der gestapelten Fehlerkorrekturcode-Speichervorrichtungen zwei Fehlerkorrekturcode-Speicherchips enthält; und die Anordnung jedes Fehlerkorrekturcode-Speicherchips zusammen mit acht ungestapelten Speicherchips eines der Ränge aufweist. Verfahren nach Anspruch 13, bei dem innerhalb jedes Speicherchips ein Abschluss auf den Siliziumplättchen angeordnet ist, und das Verfahren weiterhin aufweist: Prüfen, ob eine Lese- oder Schreibprozedur für das Speichermodul auszuführen ist; und
- Aktivieren jedes Abschlusses auf dem Siliziumplättchen nur in Reaktion auf das Einschreiben von Daten in einen jeweiligen Speicherchip.
- Computersystem, das einen Prozessor, einen mit dem Prozessor verbundenen Speicher-Controller und wenigstens ein Speichermodul aufweist, das eine Vielzahl ungestapelter Speicherchips angeordnet in einer Vielzahl von Rängen und eine gestapelte Fehlerkorrekturcode-Speichervorrichtung umfasst, die mehrere gestapelte Fehlerkorrekturcode-Speicherchips aufweist, die jeweils zusammen mit den ungestapelten Speicherchips eines der Ränge angeordnet sind.
- Computersystem nach Anspruch 18, bei dem das wenigstens eine Speichermodul weiterhin Speicherpuffer-Chip aufweist, der mit dem Speicher-Controller, der Vielzahl ungestapelter Speicherchips und der gestapelten Fehlerkorrekturcode-Speichervorrichtung verbunden ist.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/697,792 US7984355B2 (en) | 2007-04-09 | 2007-04-09 | Memory module with ranks of memory chips |
US11/697,792 | 2007-04-09 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102008015990A1 true DE102008015990A1 (de) | 2008-10-16 |
DE102008015990B4 DE102008015990B4 (de) | 2016-02-04 |
Family
ID=39744426
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102008015990.5A Expired - Fee Related DE102008015990B4 (de) | 2007-04-09 | 2008-03-27 | Speichermodul mit Rängen von Speicherchips und gestapelten ECC-Speichervorrichtungen sowie Computersystem |
Country Status (2)
Country | Link |
---|---|
US (1) | US7984355B2 (de) |
DE (1) | DE102008015990B4 (de) |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8102671B2 (en) | 2007-04-25 | 2012-01-24 | Hewlett-Packard Development Company, L.P. | Serial connection external interface riser cards avoidance of abutment of parallel connection external interface memory modules |
US8151009B2 (en) * | 2007-04-25 | 2012-04-03 | Hewlett-Packard Development Company, L.P. | Serial connection external interface from printed circuit board translation to parallel memory protocol |
US7711887B1 (en) | 2007-04-30 | 2010-05-04 | Hewlett-Packard Development Company, L.P. | Employing a native fully buffered dual in-line memory module protocol to write parallel protocol memory module channels |
US7996602B1 (en) * | 2007-04-30 | 2011-08-09 | Hewlett-Packard Development Company, L.P. | Parallel memory device rank selection |
US7739441B1 (en) | 2007-04-30 | 2010-06-15 | Hewlett-Packard Development Company, L.P. | Communicating between a native fully buffered dual in-line memory module protocol and a double data rate synchronous dynamic random access memory protocol |
US9405339B1 (en) | 2007-04-30 | 2016-08-02 | Hewlett Packard Enterprise Development Lp | Power controller |
US8521979B2 (en) | 2008-05-29 | 2013-08-27 | Micron Technology, Inc. | Memory systems and methods for controlling the timing of receiving read data |
US7979757B2 (en) | 2008-06-03 | 2011-07-12 | Micron Technology, Inc. | Method and apparatus for testing high capacity/high bandwidth memory devices |
US8289760B2 (en) | 2008-07-02 | 2012-10-16 | Micron Technology, Inc. | Multi-mode memory device and method having stacked memory dice, a logic die and a command processing circuit and operating in direct and indirect modes |
US7855931B2 (en) | 2008-07-21 | 2010-12-21 | Micron Technology, Inc. | Memory system and method using stacked memory device dice, and system using the memory system |
US8756486B2 (en) | 2008-07-02 | 2014-06-17 | Micron Technology, Inc. | Method and apparatus for repairing high capacity/high bandwidth memory devices |
US8127204B2 (en) * | 2008-08-15 | 2012-02-28 | Micron Technology, Inc. | Memory system and method using a memory device die stacked with a logic die using data encoding, and system using the memory system |
US7771206B2 (en) * | 2008-09-11 | 2010-08-10 | Qimonda Ag | Horizontal dual in-line memory modules |
JP5344577B2 (ja) * | 2009-02-19 | 2013-11-20 | エヌイーシーコンピュータテクノ株式会社 | メモリ制御装置及び制御方法 |
US8400808B2 (en) | 2010-12-16 | 2013-03-19 | Micron Technology, Inc. | Phase interpolators and push-pull buffers |
WO2012170154A1 (en) * | 2011-06-06 | 2012-12-13 | Rambus Inc. | Memory system for error detection and correction coverage |
US8874979B2 (en) * | 2012-06-14 | 2014-10-28 | International Business Machines Corporation | Three dimensional(3D) memory device sparing |
US8869007B2 (en) * | 2012-06-14 | 2014-10-21 | International Business Machines Corporation | Three dimensional (3D) memory device sparing |
WO2014062543A2 (en) * | 2012-10-15 | 2014-04-24 | Rambus Inc. | Memory rank and odt configuration in a memory system |
US9171597B2 (en) | 2013-08-30 | 2015-10-27 | Micron Technology, Inc. | Apparatuses and methods for providing strobe signals to memories |
WO2015095612A1 (en) * | 2013-12-18 | 2015-06-25 | Rambus Inc. | High capacity memory system with improved command-address and chip-select signaling mode |
WO2016081192A1 (en) * | 2014-11-20 | 2016-05-26 | Rambus Inc. | Memory systems and methods for improved power management |
US10068648B1 (en) | 2017-08-30 | 2018-09-04 | Micron Technology, Inc. | Distributed mode registers in memory devices |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5961660A (en) * | 1997-03-03 | 1999-10-05 | International Business Machines Corporation | Method and apparatus for optimizing ECC memory performance |
US7320100B2 (en) * | 2003-05-20 | 2008-01-15 | Cray Inc. | Apparatus and method for memory with bit swapping on the fly and testing |
US7078793B2 (en) | 2003-08-29 | 2006-07-18 | Infineon Technologies Ag | Semiconductor memory module |
KR100585158B1 (ko) * | 2004-09-13 | 2006-05-30 | 삼성전자주식회사 | Ecc 메모리 모듈 |
DE102005005064B4 (de) | 2005-02-03 | 2006-12-21 | Infineon Technologies Ag | Halbleiterspeichermodul mit Busarchitektur |
US7110324B2 (en) | 2005-02-22 | 2006-09-19 | Whetron Electronics Co., Ltd. | Universal replaceable back radar |
US7397684B2 (en) * | 2005-09-15 | 2008-07-08 | Infineon Technologies, Ag | Semiconductor memory array with serial control/address bus |
-
2007
- 2007-04-09 US US11/697,792 patent/US7984355B2/en active Active
-
2008
- 2008-03-27 DE DE102008015990.5A patent/DE102008015990B4/de not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
DE102008015990B4 (de) | 2016-02-04 |
US7984355B2 (en) | 2011-07-19 |
US20080250292A1 (en) | 2008-10-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102008015990B4 (de) | Speichermodul mit Rängen von Speicherchips und gestapelten ECC-Speichervorrichtungen sowie Computersystem | |
DE102006032327B4 (de) | Halbleiterspeichermodul und -System | |
DE60016220T2 (de) | Speichererweiterungsmodul mit einer vielzahl von speicherbanken und einer banksteuerungschaltung | |
DE102011052959B4 (de) | Halbleiterspeichervorrichtung | |
DE102020115736A1 (de) | Halbleiterspeichervorrichtung und Verfahren zum Betreiben der Halbleiterspeichervorrichtungen | |
DE112006001208B4 (de) | Identische Chips mit verschiedenen Operationen in einem System | |
DE102006045113B3 (de) | Speichermodul-System, Speichermodul, Buffer-Bauelement, Speichermodul-Platine, und Verfahren zum Betreiben eines Speichermoduls | |
DE102008030205B4 (de) | Speichermatrix auf mehr als einem Die | |
DE102006021022A1 (de) | Speichermodul und Speichersystem | |
DE112005003106T5 (de) | Puffertyp für einen Multi-Rank Dual Inline Memory Module bzw. Mehrrang-Doppelreihenanschluss-Speichermodul (DIMM) | |
DE102007019117B4 (de) | Speichermodul | |
DE19721967A1 (de) | Speicherbaustein | |
DE102004020038A1 (de) | Speichermodul und Speichersystem | |
DE102012111092A1 (de) | Halbleiterspeichervorrichtung, welche charakteristische Speicherinformation speichert, Speichermodul und Speichersystem dieselbe enthaltend, und Verfahren zum Betreiben derselben | |
DE112007000416T5 (de) | Speichersystem mit dynamischem Abschluss | |
DE102007050864A1 (de) | Verfahren und Vorrichtung zum Kommunizieren von Befehls- und Adresssignalen | |
DE102006043311A1 (de) | Speichersystem | |
DE102008052466A1 (de) | Speichersystem mit erweiterter Speicherdichtefähigkeit | |
DE102007001421A1 (de) | Speicherdatenbusstruktur und Verfahren zum Übertragen von Informationen mit mehreren Speicherbänken | |
DE112006003503T5 (de) | Mehrfachanschluss-Speicher mit Banksätzen zugeordneten Anschlüssen | |
DE102021102677A1 (de) | Vorrichtung zum Bilden einer Schnittstelle zwischen einer Speichervorrichtung und einem Speichercontroller, Package und System mit der Vorrichtung | |
DE102007002285A1 (de) | Halbleiterspeichermodul | |
DE4226073C2 (de) | Vorrichtung zur Erzeugung von Daten und Betriebsverfahren für die Vorrichtung | |
DE10102405A1 (de) | Halbleiterspeicherbauelement mit datenübertragender Pipeline | |
DE102006022026A1 (de) | Speichersystem, Speichermodul, Speichersteuerung und Betriebsverfahren |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
R082 | Change of representative |
Representative=s name: EPPING HERMANN FISCHER, PATENTANWALTSGESELLSCH, DE Representative=s name: EPPING HERMANN FISCHER PATENTANWALTSGESELLSCHA, DE |
|
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R081 | Change of applicant/patentee |
Owner name: INFINEON TECHNOLOGIES AG, DE Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE |
|
R082 | Change of representative |
Representative=s name: EPPING HERMANN FISCHER, PATENTANWALTSGESELLSCH, DE Representative=s name: EPPING HERMANN FISCHER PATENTANWALTSGESELLSCHA, DE |
|
R081 | Change of applicant/patentee |
Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE |
|
R082 | Change of representative |
Representative=s name: EPPING HERMANN FISCHER, PATENTANWALTSGESELLSCH, DE Representative=s name: EPPING HERMANN FISCHER PATENTANWALTSGESELLSCHA, DE |
|
R018 | Grant decision by examination section/examining division | ||
R020 | Patent grant now final | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |