DE10344039B4 - Elektrisch programmierbarer nichtflüchtiger Speicher auf Basis eines Schwellwert veränderbaren MOSFET und ein Verfahren zu dessen Herstellung - Google Patents

Elektrisch programmierbarer nichtflüchtiger Speicher auf Basis eines Schwellwert veränderbaren MOSFET und ein Verfahren zu dessen Herstellung Download PDF

Info

Publication number
DE10344039B4
DE10344039B4 DE10344039A DE10344039A DE10344039B4 DE 10344039 B4 DE10344039 B4 DE 10344039B4 DE 10344039 A DE10344039 A DE 10344039A DE 10344039 A DE10344039 A DE 10344039A DE 10344039 B4 DE10344039 B4 DE 10344039B4
Authority
DE
Germany
Prior art keywords
charge
layer
volatile memory
electrically programmable
memory based
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10344039A
Other languages
English (en)
Other versions
DE10344039A1 (de
Inventor
Hans Reisinger
Martin Gutsche
Harald Seidl
Roy Cambridge Gordon
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Qimonda AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda AG filed Critical Qimonda AG
Priority to DE10344039A priority Critical patent/DE10344039B4/de
Publication of DE10344039A1 publication Critical patent/DE10344039A1/de
Application granted granted Critical
Publication of DE10344039B4 publication Critical patent/DE10344039B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/511Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401Multistep manufacturing processes
    • H01L29/4011Multistep manufacturing processes for data storage electrodes
    • H01L29/40117Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/792Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors

Abstract

Elektrisch programmierbarer nichtflüchtiger Speicher auf Basis eines Schwellwert veränderbaren MOSFET, bei dem eine Ladung in einer Schicht gespeichert wird, dadurch gekennzeichnet, dass die Ladung speichernde Schicht eine Verbindung der allgemeinen Formel HfOxNy aufweist.

Description

  • Die Erfindung betrifft einen elektrisch programmierbaren nichtflüchtigen Speicher auf Basis eines Schwellwert veränderbaren MOSFET und ein Verfahren zu dessen Herstellung.
  • Für eine dauerhafte Speicherung von Daten auf Basis von nichtflüchtigen Halbleiterspeichern werden in der Regel Feldeffekt-Transistor-Strukturen benutzt, bei denen der durch die Spannung an der Steuerelektrode (Gate-Elektrode) regelbare Stromfluss durch den Transistorkanal den Zustand eines Bits charakterisiert. Ein solcher Transistor besteht aus einer Gate-Elektrode und einem zwischen einer Quelle (Source) und einer Senke (Drain) angeordneten leitfähigen Kanal oder einer isolierenden Raumladungszone. Den Übergang vom leitfähigen zum isolierenden Zustand im Transistorkanal charakterisiert die so genannte Schwellwertspannung (Thresholdspannung), wobei der Zustand „1” bzw. „0” jeweils einem der beiden Zustände (leitender bzw. nichtleitender Kanal) entspricht.
  • US 2002/0 024 092 A1 beschreibt eine Speicherzelle, Speicherzellenanordnung und Herstellungsverfahren. Jede Speicherzelle ist ein Speichertransistor, der an einer Oberseite eines Halbleiterkörpers mit einer Gate-Elektrode versehen ist, die in einem Graben zwischen einem Source-Bereich und einem Drain-Bereich angeordnet ist. Die Gate-Elektrode ist von dem Halbleitermaterial durch dielektrisches Material, das etwa Hafniumsilikat umfassen kann, getrennt. Zumindest zwischen dem Source-Bereich und der Gate-Elektrode und zwischen dem Drain-Bereich und der Gate-Elektrode ist eine Oxid-Nitrid-Oxid-Schichtfolge vorhanden, die für das Einfangen von Ladungsträgern an Source und Drain vorgesehen ist.
  • Aus der US 6 291 866 B1 ist Hafniumoxynitrid als Gatedielektrikum, jedoch nicht als Ladung speichernde Schicht, bekannt.
  • Bisher sind drei Typen von Speichern auf Basis von Halbleiterfeldeffekttransistoren (Metal-Oxid Semiconductor Field Effect Transistor (MOSFET)) gebräuchlich. Speicher eines ersten Typs sind sogenannte FLOTOX(Floating Gate Tunneling Oxide)-Speicher, die unter dem Gate ein vollständig zwischen Siliziumdioxid(SiO2)Schichten isoliertes Floating-Gate aufweisen, auf dem die Ladungsdichte verändert werden kann. Durch die Veränderung der Ladungsdichte auf dem Floating-Gate kann auch die Schwellwertspannung des MOSFETS verändert werden. Das so genannte Tunneloxid, das zwischen Substrat und Floating-Gate angeordnet ist, weist eine Dicke von mindestens 10 nm auf, so dass dadurch die zum Programmieren benötigten Spannungen nicht unter 10 V gesenkt werden können.
  • Nichtflüchtige Speicher eines zweiten gebräuchlichen Typs sind MNOS- bzw. SONOS-Speicher. Dieser Typ hat statt des oben beschriebenen Floating-Gates eine Schicht aus Siliziumnitrid (Si3N4). Die Aufgabe dieser Schicht ist die homogen verteilte Ladung zu speichern. Das Tunneloxid bei den MNOS- bzw. SONOS-Speichern beträgt circa 2 nm, die der Si3N4-Schicht circa 10 nm und die des Topoxids 4 bis 5 nm. Die Programmierspannungen bei diesem Typ von nichtflüchtigen Speichern liegt knapp unterhalb von 10 V. Das Problem bei diesem Typ von Speichern ist die ungenügende Ladungsrückhaltung bei erhöhten Temperaturen, so dass der Datenerhalt bei diesen Temperaturen nicht in genügendem Maße gewährleistet werden kann.
  • Nichtflüchtige Speicher eines dritten Typs sind NROM-Speicher (nitrated-read-only-memory-Speicher), die ähnlich wie SONOS-Speicher aufgebaut sind, wobei die Ladung auf der Si3N4-Schicht nicht homogen verteilt ist, sondern die Ladung wird über heiße Ladungsträger-Injektion nur lokal bei der Source- oder der Drain-Elektrode gespeichert. Wenn die Ladung lateral entlang der Si3N4-Schicht wandert, geht die gespeicherte Information verloren. Dieser Effekt begrenzt die Skalierbarkeit der NROM-Speicher, so dass die Gesamtdicke des NROM-Dielektrikums relativ hoch ist (höher als bei SONOS-Speichern) und ebenfalls nicht skalierbar ist.
  • Es besteht daher Bedarf an weiteren nichtflüchtigen Speichern auf Basis der MOSFET-Technologie, die die Treibfähigkeit der MOSFET erhöht und gleichzeitig die Spannungen beim Schreiben und Löschen als auch beim Lesen verringert.
  • Der vorliegenden Erfindung liegt die Aufgabe zu Grunde, einen elektrisch programmierbaren nichtflüchtigen Speicher auf Basis eines Schwellwert veränderbaren MOSFET so zu gestalten, dass eine Skalierbarkeit dieser Speicher möglich ist und gleichzeitig die Spannungen beim Schreiben und Löschen als auch beim Lesen verringert werden.
  • Die Lösung dieser Aufgabe wird durch die Merkmale des Anspruchs 1 erreicht.
  • Die Lösung der Aufgabe ist, dass gemäß der vorliegenden Erfindung die Ladung speichernde Schicht ein Dielektrikum mit der allgemeinen Formel HfOxNy aufweist. Die Top- und die Bottom-Schicht des Dielektrikums bestehen weiterhin aus Siliziumdioxid. Die Aufgabe dieser Schichten ist es, die Speicherschicht vollkommen zu isolieren, so dass die Leckströme weniger als 10–15 A/cm2 betragen. Das ist notwendig, da wenn die Leckstromdichten höher als circa 10–15 A/cm2 betragen, vollständiger Ladungs- und damit Datenverlust zu beobachten ist. Die Feldstärken des erfindungsgemäßen nichtflüchtigen Speichers liegen bei 1 bis 2 MV/cm am Bottomoxid bei Vgate = 0 Volt. Die erfindungsgemäße Ladung speichernde Schicht weist eine spezifische Kapazität des gesamten Dielektrikums, die der bisherigen Si3N4-Schicht sehr ähnlich ist und circa 300 nF/cm2 entspricht, auf. Bei dieser spezifischen Kapazität wird eine in Si3N4 getrappte Ladung von 600 nC/cm2 benötigt, falls sich die Ladung etwa in der Mitte der Si3N4-Schicht befindet. Die Ladungsträgerdichte der erfindungsgemäßen Schicht ist mit einer Si3N4-Schicht bei einer Dicke von 10 nm vergleichbar und beträgt 4·1012 1/cm2 bzw. 4·1018 1/cm3. Das durch diese Ladung bei Gatespannung von 0 Volt im Bottomoxid erzeugte Feld beträgt 1 bis 2 MV/cm.
  • Ein wesentlicher Vorteil der erfindungsgemäßen Schicht ist, dass der Abstand zwischen dem Leitungsband und dem Trapzustand, im Nachfolgenden auch als Bindungsenergie bezeichnet, größer ist als 1 eV, wie in der herkömmlichen Si3N4-Schicht. Der Vorteil einer höheren Bindungsenergie ist, dass der Ladungseinfang bzw. die Anregung der Elektronen ins Leitungsband, insbesondere bei erhöhten Temperaturen unwahrscheinlicher wird. Bei SONOS-Speichern wird damit Ladungsverlust von der Ladung speichernden Schicht in das Substrat verhindert bzw. bei NROM-Speichern, wird der laterale Strom verhindert, der auch zu Datenverlusten führt.
  • Die elektrischen Felder in der Ladung speichernden Schicht sind proportional zur Ladungsdichte in der Ladung speichernden Schicht, die normalerweise unabhängig von sonstigen Eigenschaften immer bei ca. 4·1012 1/cm2 liegt, um die gewünschte Schwellwertverschiebung von 2 V zu erhalten. Die elektrischen Felder in der Ladung speichernden Schicht sind aber umgekehrt proportional zur Dielektrizitätskonstante ε der Ladung speichernden Schicht. Wenn also ε erhöht wird, so sinkt die Feldstärke und somit sämtliche Ströme. Wenn also wie im vorliegenden Fall ε der erfindungsgemäßen Schicht um einen Faktor 3 erhöht wird, so sinken bei gleicher Schwellwertverschiebung die Feldstärke der Ladung speichernden Schicht um einen Faktor 3. Das bedeutet, dass sämtliche Ströme in der Ladung speichernden Schicht um viele Größenordnungen sinken.
  • Ein weiterer Vorteil von erhöhtem ε ist, dass bei der angenommenen konstant gehaltenen Schichtdichte der Ladung speichernden Schicht die Kapazität steigt und damit der Spannungsabfall über der Schicht beim Programmieren sinkt.
  • Die erfindungsgemäße Schicht ist insbesondere der bisher benutzten Si3N4-Schicht überlegen, da die Elektronen bei erhöhten Temperaturen in der Schicht nicht wandern, so dass ein Ladungsverlust nicht stattfindet. Die Ladung speichernde Schicht gemäß der Erfindung weist eine Tragdichte auf, die der Tragdichte einer Si3N4-Schicht ähnlich ist, die Ladungsträger sind aber auf einem Energie-Niveau gebunden, das tiefer liegt als in der Si3N4-Schicht, da die Dielektrizitätskonstante der erfindungsgemäßen Schicht höher ist als bei einer Si3N4-Schicht (ungefähr 7). Die dadurch erzielten Vorteile sind, dass die Detrap-Wahrscheinlichkeit in der Speicherschicht als auch die Tunnelwahrscheinlichkeit von der Speicherschicht über das Tunneloxid ins Substrat verringert wird. Der weitere Vorteil ist, dass bei der gleichen Schwellwertverschiebung und bei der gleichen Gesamtkapazität das elektrische Feld in der Speicherschicht um den Faktor der Erhöhung der Dielektrizitätskonstante niedriger als bei der Si3N4-Schicht liegt und dadurch die Ladung weniger beweglich ist. Die Höhe der Dielektrizitätskonstante macht ebenfalls eine Verringerung der Dicke und damit eine erhöhte spezifische Kapazität des Dielektrikums möglich, so dass eine Verringerung der Programmier- und Lesespannung erreicht werden kann.
  • In einer besonderen Ausführungsform hat sich gezeigt, dass die besten Ergebnisse mit einem Hafniumoxidnitrid der allgemeinen Formel HfOxNy erreichet werden, wenn das Verhältnis von x:y zwischen 1 und 1:0,6 beträgt. In diesem Fall beträgt die Dielektrizitätskonstante von Hafniumoxidnitrid circa 20 und ist circa dreimal so hoch wie die Dielektrizitätskonstante von Si3N4. Dadurch ist die Tragdichte wesentlich größer und die Tiefe des Traps höher als in Si3N4.
  • Insbesondere für die Ladung speichernde Schicht mit dieser Struktur kann eine erhebliche Verringerung der Programmier- und Lesespannung erzielt werden, da das elektrische Feld in der Speicherschicht kleiner ist. Da die Tragtiefe in dieser Schicht höher liegt als bei Si3N4 ist eine geringere Detrap- und Tunnelwahrscheinlichkeit zu beobachten.
  • Die vorliegende Erfindung wird nun anhand der nachstehenden Figuren erläutert.
  • 1 zeigt die Ladung speichernde Schicht eines herkömmlichen SONOS-Speichers;
  • 2 zeigt die Ladung speichernde Schicht gemäß der vorliegenden Erfindung.
  • Der 2 ist zu entnehmen, dass die Ladung speichernde Schicht gemäß der Erfindung dieselbe (negative) Ladung aufweist wie eine Si3N4-Schicht, und dass sich die Ladung in der Mitte der Ladung speichernden Schicht befindet. Beide Schichten, die in den 1 und 2 dargestellt wurden, weisen die selbe spezifische Kapazität von circa 400 nF/cm2 auf. Die gestrichelten Linien markieren Trap-Niveaus für Elektronen und Löcher. Die rechte und die linke Elektrode sind auf gleichem Potential angelegt, so dass die angelegte Gatespannung 0 Volt ist. In diesen Vergleichsfiguren ist eine elektrische Spannung für die HfON-Schicht um ein Faktor 3 niedriger als bei der Si3N4-Schicht.

Claims (7)

  1. Elektrisch programmierbarer nichtflüchtiger Speicher auf Basis eines Schwellwert veränderbaren MOSFET, bei dem eine Ladung in einer Schicht gespeichert wird, dadurch gekennzeichnet, dass die Ladung speichernde Schicht eine Verbindung der allgemeinen Formel HfOxNy aufweist.
  2. Nichtflüchtiger Speicher nach Anspruch 1, dadurch gekennzeichnet, dass die Dielektrizitätskonstante der Ladung speichernden Schicht etwa 20 beträgt.
  3. Nichtflüchtiger Speicher nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die spezifische Kapazität der Ladung speichernden Schicht etwa 400 nF/cm2 beträgt.
  4. Nichtflüchtiger Speicher nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass ein Top- und Bottomoxid aus Siliziumdioxid besteht.
  5. Verfahren zur Herstellung eines elektrisch programmierbaren nichtflüchtigen Speichers auf Basis eines Schwellwert veränderbaren MOSFET, bei dem eine Ladung in einer Schicht gespeichert wird, dadurch gekennzeichnet, dass die Ladung speichernde Schicht eine Verbindung der allgemeinen Formel HfOxNy aufweist.
  6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass die Dielektrizitätskonstante der Ladung speichernden Schicht circa 20 beträgt.
  7. Verfahren nach Anspruch 5 oder 6, dadurch gekennzeichnet, dass die spezifische Kapazität eines Gesamtdielektrikums zwischen 300 nF/cm2 und 500 nF/cm2 liegt.
DE10344039A 2003-09-23 2003-09-23 Elektrisch programmierbarer nichtflüchtiger Speicher auf Basis eines Schwellwert veränderbaren MOSFET und ein Verfahren zu dessen Herstellung Expired - Fee Related DE10344039B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10344039A DE10344039B4 (de) 2003-09-23 2003-09-23 Elektrisch programmierbarer nichtflüchtiger Speicher auf Basis eines Schwellwert veränderbaren MOSFET und ein Verfahren zu dessen Herstellung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10344039A DE10344039B4 (de) 2003-09-23 2003-09-23 Elektrisch programmierbarer nichtflüchtiger Speicher auf Basis eines Schwellwert veränderbaren MOSFET und ein Verfahren zu dessen Herstellung

Publications (2)

Publication Number Publication Date
DE10344039A1 DE10344039A1 (de) 2005-04-14
DE10344039B4 true DE10344039B4 (de) 2011-06-01

Family

ID=34306040

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10344039A Expired - Fee Related DE10344039B4 (de) 2003-09-23 2003-09-23 Elektrisch programmierbarer nichtflüchtiger Speicher auf Basis eines Schwellwert veränderbaren MOSFET und ein Verfahren zu dessen Herstellung

Country Status (1)

Country Link
DE (1) DE10344039B4 (de)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6291866B1 (en) * 1997-07-24 2001-09-18 Texas Instruments Incorporated Zirconium and/or hafnium oxynitride gate dielectric
US20020014647A1 (en) * 2000-07-07 2002-02-07 Infineon Technologies Ag Trench capacitor with isolation collar and corresponding method of production
US20020024092A1 (en) * 2000-08-11 2002-02-28 Herbert Palm Memory cell, memory cell arrangement and fabrication method
US20020115252A1 (en) * 2000-10-10 2002-08-22 Haukka Suvi P. Dielectric interface films and methods therefor
US20030057504A1 (en) * 2001-09-27 2003-03-27 Kouichi Muraoka Seminconductor device and method of manufacturing the same
US20030124783A1 (en) * 2001-12-28 2003-07-03 Rotondaro Antonio L. P. System for creating ultra-shallow dopant profiles
US20030155229A1 (en) * 2001-07-09 2003-08-21 Shuichi Irumata Hafnium silicide target for gate oxide film formation and its production method

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6291866B1 (en) * 1997-07-24 2001-09-18 Texas Instruments Incorporated Zirconium and/or hafnium oxynitride gate dielectric
US20020014647A1 (en) * 2000-07-07 2002-02-07 Infineon Technologies Ag Trench capacitor with isolation collar and corresponding method of production
US20020024092A1 (en) * 2000-08-11 2002-02-28 Herbert Palm Memory cell, memory cell arrangement and fabrication method
US20020115252A1 (en) * 2000-10-10 2002-08-22 Haukka Suvi P. Dielectric interface films and methods therefor
US20030155229A1 (en) * 2001-07-09 2003-08-21 Shuichi Irumata Hafnium silicide target for gate oxide film formation and its production method
US20030057504A1 (en) * 2001-09-27 2003-03-27 Kouichi Muraoka Seminconductor device and method of manufacturing the same
US20030124783A1 (en) * 2001-12-28 2003-07-03 Rotondaro Antonio L. P. System for creating ultra-shallow dopant profiles

Also Published As

Publication number Publication date
DE10344039A1 (de) 2005-04-14

Similar Documents

Publication Publication Date Title
DE69936654T2 (de) Speicheranordnung
DE19527682B4 (de) Verfahren zur Herstellung einer EEPROM-Flashzelle
DE102004050641B4 (de) Ladungsfangende Speicherzelle
DE60219666T2 (de) Nichtflüchtige integrierte Mehrzustandsspeichersysteme, die dielektrische Speicherelemente verwenden
DE60133619T2 (de) Programmier- und Löschverfahren in Zwilling-MONOS-Zellenspeichern
DE69733630T2 (de) EEPROM-und NVRAM-Niederspannungstransistoren und Verfahren zur Herstellung
DE102004006505B4 (de) Charge-Trapping-Speicherzelle und Herstellungsverfahren
DE102018206687B4 (de) Nicht-flüchtiges Speicherelement mit einem ersten Speichermechanismus und einem zweiten, ein ferroelektrisches Material aufweisenden Speichermechanismus, nicht-flüchtiges Speichertransistorelement mit einer ein ferroelektrisches Material aufweisenden vergrabenen isolierenden Schicht und ein Verfahren zu dessen Betrieb
EP0916138A1 (de) Verfahren zum betrieb einer speicherzellenanordnung
DE102007016302A1 (de) Verfahren zum Herstellen eines Nanodraht-Transistors, Nanodraht-Transistor-Struktur und Nanodraht-Transistor-Feld
DE10241170A1 (de) Hochdichter NROM-FINFET
DE3029539A1 (de) Nichtfluechtige, programmierbare integrierte halbleiterspeicherzelle
DE102006007714A1 (de) Nichtflüchtiges Speicherbauelement und Verfahren zur Herstellung desselben
DE102004055929B4 (de) Nichtflüchtige Speicherzellen-Anordnung
DE112017006252T5 (de) Split-Gate-Flashzelle, die auf ausgeschnittenem Substrat geformt ist
DE102007052217A1 (de) Integrierter Schaltkreis mit NAND-Speicherzellen-Strängen
WO2004059738A1 (de) Fin-feldeffekttransistor-speicherzelle, fin-feldeffekttransistor-speicherzellen-anordnung und verfahren zum herstellen einer fin-feldeffekttransistor-speicherzelle
DE10227551B4 (de) Speicherlöschverfahren
KR960012167B1 (ko) 반도체기억장치
DE3236469A1 (de) Nichtfluechtiger speicher
DE4407248B4 (de) EEPROM-Flash-Speicherzelle und Verfahren zum Bilden einer EEPROM-Flash-Speicherzelle
DE112013005990T5 (de) Eingebetteter Ladungseinfang-Split-Gate-Flashspeicher und Assoziierte Verfahren
EP1315215A2 (de) Floatinggate-Feldeffekttransistor
DE19949805C2 (de) In Silizium-auf-Isolator gebildetes, nichtflüchtiges Direktzugriffs-Speicherelement
DE10220922A1 (de) Flash-Speicherzelle und Herstellungsverfahren

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

R082 Change of representative
R020 Patent grant now final

Effective date: 20110902

R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0027115000

Ipc: H01L0027115630