DE10339762A1 - Halbleiterbauteil mit einer Umverdrahtungslage und Verfahren zur Herstellung desselben - Google Patents

Halbleiterbauteil mit einer Umverdrahtungslage und Verfahren zur Herstellung desselben Download PDF

Info

Publication number
DE10339762A1
DE10339762A1 DE2003139762 DE10339762A DE10339762A1 DE 10339762 A1 DE10339762 A1 DE 10339762A1 DE 2003139762 DE2003139762 DE 2003139762 DE 10339762 A DE10339762 A DE 10339762A DE 10339762 A1 DE10339762 A1 DE 10339762A1
Authority
DE
Germany
Prior art keywords
layer
signal
rewiring
ground
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2003139762
Other languages
English (en)
Other versions
DE10339762B4 (de
Inventor
Jochen Thomas
Rajesh Subraya
Minka Gospodinova-Daltcheva
Ingo Wennemuth
Harry Hübert
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE2003139762 priority Critical patent/DE10339762B4/de
Priority to PCT/DE2004/001853 priority patent/WO2005022588A2/de
Publication of DE10339762A1 publication Critical patent/DE10339762A1/de
Priority to US11/362,507 priority patent/US7345363B2/en
Application granted granted Critical
Publication of DE10339762B4 publication Critical patent/DE10339762B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48235—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0101—Neon [Ne]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1903—Structure including wave guides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

Die Erfindung betrifft ein Halbleiterbauteil mit einem Kunststoffgehäuse (41), mindestens einem Halbleiterchip (1) und einer Umverdrahtungslage (8). Die Umverdrahtungslage (8) weist eine Isolationsschicht (9) und eine Umverdrahtungsschicht (10) auf. Die Umverdrahtungsschicht (10) weist entweder parallel zueinander und alternierend angeordnete Signalleiterbahnen (12) und Masseleiterbahnen (13) oder nur parallel zueinander angeordnete Signalleiterbahnen (12) auf. Im letzteren Fall ist zusätzlich eine an Massepotential anschließbare elektrisch leitende Schicht aus Metall als Abschluss der Umverdrahtungslage oder in Form einer Abdeckschicht vorgesehen.

Description

  • Die Erfindung betrifft ein Halbleiterbauteil mit einem Kunststoffgehäuse, mit mindestens einem Halbleiterchip und mit einer Umverdrahtungslage, sowie ein Verfahren zur Herstellung desselben, insbesondere betrifft die Erfindung einen Chipstapel mit gleichartigen Speicherhalbleiterchips, die einen zentralen Bondkanal mit Signalkontaktflächenreihen bzw. Bondpadreihen aufweisen. Unter gleichartigen Halbleiterchips wird in diesem Zusammenhang eine möglichst ähnliche Größe, und eine möglichst ähnliche topographische Auslegung wie die Anordnung von Kontaktflächen der Halbleiterchips in den Bondkanälen mit Kontaktflächenreihen bzw. Bondpadreihen verstanden.
  • Graphikspeicherbauteile eilen den Standardspeicherbauteilen bezüglich ihrer elektrischen Anforderungen voraus. Bei angestrebten Taktfrequenzen im Gigaherzbereich werden hohe Geschwindigkeiten in den Halbleiterchips erwartet, die mit herkömmlichen Bondpadanordnungen in Form von Signalkontaktflächenreihen in einem zentralen Bondkanal nicht erreichbar sind, zumal die langen Umverdrahtungsleitungen vom zentralen Bondkanal zu den Randseiten der Speicherchips zu hohe Induktivitätswerte aufweisen, die den Scheinwiderstand erhöhen und die Taktfrequenzen vermindern. Diese Nachteile wirken sich noch verheerender aus, wenn versucht wird, derartige Halbleiterchips gleichartiger Bauart zu stapeln.
  • Für einen schnellen Zugriff auf Speicherdaten der Halbleiterchips mit Taktfrequenzen im Gigaherzbereich, wie im Falle von DDR-II(Double Data Rate II)-Speicherbausteinen oder DDR-III (Double Data Rate III) sind Chipstapel nicht geeignet. Durch die Stapelung erreichen derartige Halbleiterbauteile mit einem Halbleiterchipstapel nicht die "High Performance" – Kriterien für DDR-II beziehungsweise DDR-III-Speicherbauteile und lassen sich bisher nur unter Einbußen in der "High Performance" stapeln, was zu inakzeptablen Werten in Bezug auf die Kriterien von DDR-II-Bauteilen führt.
    •
  • Aufgabe der Erfindung ist es, den induktiven Anteil des Scheinwiderstands eines Halbleiterbauteils durch konstruktive Maßnahmen, soweit zu vermindern, dass ein Halbleiterbauteil mit einer Umverdrahtungslage geschaffen wird, das für Taktfrequenzen im Gigaherzbereich geeignet ist und das die DDR-III-Anforderungen erfüllt. Ferner ist es Aufgabe der Erfindung einen Chipstapel und ein Halbleiterbauteil mit einem Chipstapel anzugeben, welche die Kriterien einer "High Performance", wie sie für DDR-II-Speicherbausteine gefordert wird, trotz Stapelung von Halbleiterchips erfüllt.
  • Gelöst wird diese Aufgabe mit den unabhängigen Ansprüchen. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.
  • Erfindungsgemäß wird gemäß eines ersten Aspektes ein Halbleiterbauteil mit einem Kunststoffgehäuse einem ersten Halbleiterchip und einer Umverdrahtungslage geschaffen. Der Halbleiterchip des Halbleiterbauteils weist eine aktive Oberseite mit Signalkontaktflächen auf. Diese Signalkontaktflächen sind in Reihen in einem zentralen Bondkanal angeordnet. Die Umverdrahtungslage des Halbleiterbauteils ist auf der aktiven Oberseite des Halbleiterchips angeordnet und weist als erste Schicht eine geschlossene Metallschicht auf. Diese Metallschicht kann mit Massepotential verbunden werden und vermin dert somit die Induktivität der integrierten Schaltung der Halbleiterchips.
  • Ein derartiges Halbleiterbauteil weist eine verbesserte Grenzfrequenz auf und kann mit Taktfrequenzen im Gigaherzbereich betrieben werden, da der induktive Anteil des Scheinwiderstandes erheblich vermindert ist. Das Halbleiterbauteil kann somit die Anforderungen an DDR-III-Speicherbauteile erfüllen. Im Bereich des Bondkanals weist die Metallschicht eine Bondkanalöffnung auf, um den Zugriff zu den Signalkontaktflächen beim Bonden zu ermöglichen. Der Halbleiterchip ist mit einer Klebstofffolie auf der Metallschicht der Umverdrahtungslage derart fixiert, dass die Signalkontaktflächen des Halbleiterchips in der Bondkanalöffnung angeordnet sind. Die Umverdrahtungslage weist als zweite Schicht eine Isolationsschicht mit Durchkontakten von der Metallschicht zu Außenkontaktflächen für Massenanschlüsse einer dritten Schicht auf. Diese dritte Schicht ist als Umverdrahtungsschicht auf der Isolationsschicht angeordnet. Diese Umverdrahtungsschicht weist zusätzlich Umverdrahtungsleitungen auf, die sich von dem Bondkanal zu Außenkontaktflächen für Signalanschlüsse erstrecken.
  • In einer bevorzugten Ausführungsform der Erfindung sind die Signalkontaktflächen über Bonddrähte im Bondkanal mit den Umverdrahtungsleitungen elektrisch verbunden. Dabei werden die Bonddrähte im Bondkanal durch die Bondkanalöffnung der Metallschicht geführt, die auf einem Massepotential liegt und somit die signalführenden Bonddrähte vor Steuerfeldern abschirmt.
  • Weiterhin ist es vorgesehen, dass das Kunststoffgehäuse eine Kunststoffgehäusemasse aufweist, welche den Halbleiterchip auf seiner Rückseite und auf seinen Randseiten und die Metallschicht der Umverdrahtungslage, soweit sie nicht von der Klebstofffolie abgedeckt ist, bedeckt. Somit sind die aktiven Komponenten des Halbleiterbauteils aus sprödem Halbleitermaterial vor mechanischer Beschädigung geschützt. Auch die Bondkanalöffnung in der Umverdrahtungslage ist mit Kunststoffgehäusemasse, soweit aufgefüllt, dass sämtliche Bondverbindungen des zentralen Bondkanals in Kunststoffgehäusemasse eingebettet und vor mechanischer Beschädigung geschützt sind.
  • Ein Verfahren zur Herstellung eines Halbleiterbauteils gemäß dem ersten Aspekt der Erfindung mit einer Metallschicht und einer Umverdrahtungsschicht einer Umverdrahtungslage weist die nachfolgenden Verfahrensschritte auf. Zunächst wird eine Metallfolie mit Bauteilpositionen bereitgestellt, wobei in den Bauteilpositionen Bondkanalöffnungen vorgesehen sind. Anschließend wird eine Isolationsschicht auf die Metallfolie aufgebracht, in die dann Durchkontakte eingebracht werden. Danach wird eine strukturierte Umverdrahtungsschicht auf die Isolationsschicht aufgebracht.
  • Die Umverdrahtungsschicht weist Umverdrahtungsleitungen und Außenkontaktflächen auf, wobei sich die Umverdrahtungsleitungen von dem Bereich der vorgesehenen Bondkanalöffnungen zu den Außenkontaktflächen erstrecken. Nun wird die vorgesehene zentrale Bondkanalöffnung in die Umverdrahtungslage an den Bauteilpositionen eingebracht. Daraufhin wird eine Klebstofffolie mit Bondkanalöffnungen auf die Metallfolie aufgebracht und auf dieser werden Halbleiterchips unter Ausrichten der zentralen Bondkanäle der Halbleiterchips auf die Bondkanalöffnungen in der Umverdrahtungslage, fixiert. Danach werden Bondverbindungen zwischen den Signalkontaktflächen und den Umverdrahtungsleitungen hergestellt.
  • Als nächstes wird die Umverdrahtungslage mit einer Kunststoffgehäusemasse, unter Einbetten der Halbleiterchips in die Kunststoffgehäusemasse, beschichtet, wobei eine Verbundplatte entsteht. Die Bondkanäle werden schließlich mit Kunststoffmasse abgedeckt und die Verbundplatte zu einzelnen Halbleiterbauteilen aufgetrennt.
  • Dieses Verfahren hat den Vorteil, dass die Metallfolie, die bei Verfahren zur Herstellung herkömmlicher Bauteile weggeätzt wird, als Bestandteil oder als Schicht der Umverdrahtungslage erhalten bleibt und zusätzlich einen die Hochfrequenzeigenschaften verbessernden Effekt für das Halbleiterbauteil bewirkt. Das Einbringen eines Bondkanals in die Umverdrahtungslage mit Metallschicht kann dadurch erleichtert werden, wenn noch vor dem Aufbringen der Isolationsschicht auf die Metallfolie, die Bondkanalöffnungen in die Metallschicht an den Bauteilpositionen gestanzt werden.
  • Erfindungsgemäß wird in einem zweiten Aspekt ein Chipstapel von Halbleiterchips mit einem ersten Halbleiterchip und mindestens einem gestapelten zweiten Halbleiterchip vorgesehen. Die Halbleiterchips weisen aktive Oberseiten mit Signalkontaktflächen und Massekontaktflächen auf. Darüber hinaus trägt mindestens das zweite der Halbleiterchips eine spezielle Umverdrahtungslage, die eine Isolationsschicht, eine Umverdrahtungsschicht und eine Abdecklage aufweist. Die Isolationsschicht ist auf die aktive Oberseite unter Freilassung der Signalkontaktflächen und der Massekontaktflächen des Halbleiterchips aufgebracht.
  • Die Umverdrahtungsschicht auf mindestens dem zweiten Halbleiterchip ist derart strukturiert, dass sie mit entsprechenden Umverdrahtungsleitungen die Signalkontaktflächen und die Massekontaktflächen kontaktiert. Darüber hinaus weist die Umverdrahtungsschicht in einem Randbereich der Umverdrahtungslage Signalanschlusskontaktflächen und Masseanschlusskontaktflächen auf, welche über die Umverdrahtungsleitungen mit den Signalkontaktflächen und den Massekontaktflächen des Halbleiterchips verbunden sind. Die Umverdrahtungsschicht mit ihren elektrisch leitenden Strukturen wird von einer ein Isolationsmaterial aufweisenden Abdecklage geschützt.
  • Gemäß dem zweiten Aspekt der Erfindung sind die Umverdrahtungsleitungen parallel zueinander angeordnet, wobei alternierend Signalleiterbahnen und Masseleiterbahn auf der Isolationsschicht der Umverdrahtungslage angeordnet sind. Diese Signalleiterbahnen beziehungsweise Masseleiterbahnen verbinden parallel verlaufend die Signalkontaktflächen mit den Signalanschlusskontaktflächen im Randbereich der Umverdrahtungsschicht und entsprechend verbinden die Masseleiterbahnen die Massekontaktflächen des Halbleiterchips mit am Rand der Umverdrahtungslage angeordneten Masseanschlusskontaktflächen. Das Anordnen von Signalanschlußkontaktflächen und Masseanschlußkontaktflächen in den Randbereichen der Umverdrahtungschicht hat den Vorteil, dass die Anschlusskontaktflächen für eine Weiterverdrahtung leichter zugänglich sind.
  • Ein derartiger Chipstapel mit einer derartigen Umverdrahtungsstruktur hat darüber hinaus den Vorteil, dass benachbart zu jeder Signalleiterbahn eine Masseleiterbahn in der Umverdrahtungsschicht angeordnet ist. Dieser alternierende Wechsel von Masseleiterbahnen und Signalleiterbahnen vermindert die Induktivitätskomponente des komplexen Scheinwiderstandes der Leiterbahnen und trägt dazu bei, dass der Anschlusswiderstand oder der Widerstand der Zuleitungen gegen über herkömmlich gestapelten Halbleiterchips praktisch halbiert werden kann und somit die Kriterien der DDR-II-Speicherbausteine erfüllt. Außerdem ist die kapazitive Kopplung der Leiterbahnen äußerst gering, da nur die Querschnittsdicke von Signalleiterbahn und Masseleiterbahn die Größe der kapazitiven Kopplung bestimmt. Die zwischen jeweils zwei Signalleiterbahnen angeordneten Masseleiterbahnen haben außerdem den Vorteil, dass ein Übersprechen zwischen Signalleiterbahnen vermindert wird.
  • Durch die Parallelführung und die annähernd gleiche Länge der Signalleiterbahnen in der Umverdrahtungsschicht wird außerdem erreicht, dass Laufzeitunterschiede von Signalleiterbahn zu Signalleiterbahn vermindert werden. Damit wird ebenfalls die Performance verbessert. Die Erfindung ist besonders für identische Chips geeignet, weil dann eine kostengünstige Fertigung möglich ist. Weiterhin wird die Performance verbessert, und es werden Speicherbausteine mit hoher Speicherkapazität durch die Stapelung und mit hoher Laufzeitkonstanz bei minimalen Laufzeitunterschieden und für hohe Taktfrequenzen im Gigaherzbereich durch die Gestaltung der Umverdrahtungschicht verwirklicht.
  • Unter Masseleiterbahnen und Massekontaktflächen sowie Masseanschlusskontaktflächen werden in diesem Zusammenhang Strukturen der gestapelten Halbleiterchips und der entsprechenden Umverdrahtungslagen bezeichnet, die über mindestens einen entsprechenden Außenkontakte des Halbleiterbauteil mit gestapelten Halbleiterchips auf das Massepotential bzw. Erdpotential der Schaltung gelegt werden. Signalleiterbahnen, Signalkontaktflächen und Signalanschlusskontaktflächen sind hingegen dafür ausgelegt, dass sie Daten in schneller Folge und binär übertragen können, wobei positive oder negative Impulse vorzugsweise Pulse-Code-Modulation über derartige Flächen beziehungsweise Leiterbahnstrukturen übertragen werden.
  • Bei alternierenden Signalleiterbahnen und Masseleiterbahnen ist es von Vorteil, dass die Masseleiterbahnen eine kleinere Breite aufweisen als die Signalleiterbahnen. Die größere Breite der Signalleiterbahnen trägt zur geringeren Induktivität und zu einem geringen Widerstand bei. Für die Masseleiterbahnen genügt ein kleiner Querschnitt zur Stromrückkopplung gemäß den koplanaren Streifen.
  • Die Chipstapel können zwischen den gestapelten Halbleiterchips doppeltklebende Folien aufweisen, um den Chipstapel zusammenzuhalten und zu stabilisieren. Dabei lassen diese Zwischenfolien die Anschlusskontaktflächen in den Randbereichen der jeweiligen Umverdrahtungschicht frei.
  • Ein dritter Aspekt der Erfindung sieht vor, dass die Umverdrahtungslage auf den gestapelten Halbleiterchips in der Weise strukturiert ist, dass zunächst wieder eine Isolationsschicht auf den aktiven Oberseiten der Halbleiterchips angeordnet ist. Die Umverdrahtungsschicht weist hauptsächlich parallel verlaufende, nebeneinander angeordnete Signalleiterbahnen auf, zwischen denen keine Masseleiterbahnen angeordnet sind. Außerdem ist die Abdecklage mehrschichtige und derart strukturiert, dass zunächst eine Abdeckisolationsschicht auf der Umverdrahtungsschicht angeordnet ist und der gesamte Halbleiterchip von einer elektrisch leitenden Schicht auf der Abdeckisolationsschicht abgedeckt beziehungsweise geschützt wird. Diese elektrisch leitende Schicht liegt auf Massepotential.
  • In einer derartigen Anordnung sind die Signalleitungen von dem Massepotential nur durch die Abdeckisolationsschichtdicke getrennt. Somit ist die Fläche der Induktionsschleife für jede der Signalleitungen äußerst gering, womit die induktive Komponente des Scheinwiderstands deutlich vermindert wird und der gesamte komplexe Scheinwiderstand mehr als halbiert werden kann, obgleich die kapazitive Komponente gegenüber dem ersten Aspekt der Erfindung vergrößert ist. Bei beiden Aspekten wird durch die gleichförmige parallele Führung der Signalleitungen von den Signalkontaktflächen auf dem Halbleiterchip zu Signalanschlusskontaktflächen im Randbereich der Umverdrahtungsschicht eine vergleichmäßige Laufzeit der hochfrequenten Signale für jede der angeschlossenen Signalkontaktflächen auf dem Halbleiterchip erreicht.
  • Sowohl für den zweiten, als auch für den dritten Aspekt sind die gestapelten Halbleiterchips auf einem mehrschichtigen Substrat angeordnet. Dabei weist das Substrat einen Randbereich mit Substratanschlussflächen auf, die nicht von einem Chipstapel bedeckt sind. Somit kann auf diese Substratanschlussflächen zugegriffen werden. Damit ist es möglich, die Signalanschlusskontaktflächen des Chipstapel mit entsprechenden Substratanschlussflächen und ebenso die Masseanschlusskontaktflächen des Chipstapels mit entsprechenden anderen Substratanschlussflächen zu verbinden. Dabei können noch auf dem Substrat über Umverdrahtungsleitungen sämtliche Substratanschlussflächen, die mit den Masseanschlusskontaktflächen zusammenwirken, kurzgeschlossen und zu einem einzelnen Außenkontakt des Substrats geführt werden. Dazu weist das Substrat eine Substratumverdrahtungsschicht auf.
  • Umverdrahtungsleitungen der Umverdrahtungschicht verbinden außerdem die Substratanschlussflächen über Durchkontakte durch das Substrat hindurch mit Außenkontaktflächen des Halbleiterbauteil. Während die Umverdrahtungslagen, die auf den Halbleiterchips angeordnet sind, ohne Durchkontakte auskommen, sind für das mehrschichtige Substrat Durchkontakte vorgesehen, um von den im Randbereich angeordneten Substratkontaktflächen zu der auf der Unterseite des Substrats ringförmig oder gleichmäßig verteilten Außenkontaktflächen zu gelangen. Auf den Außenkontaktflächen können Lothöcker oder Lotbälle als Außenkontakte aufgebracht sein. Andererseits ist es möglich, Außenkontaktflächen vorzusehen, so dass SMD-Anordnungen (Surface Mounted Device Anordnungen) auf entsprechenden übergeordneten Schaltungssubstraten möglich sind.
  • Für die Vorrichtungsaspekte der vorliegenden Erfindung ergeben sich unterschiedliche Verfahrensabläufe. In bezug auf den zweiten Aspekt der Erfindung weist ein Verfahren zur Herstellung eines Halbleiterbauteils die nachfolgenden Verfahrensschritte auf:
    Zunächst werden mehrere zu stapelnde Halbleiterchips mit einer aktiven Oberseite und mit Signalkontaktflächen und Massekontaktflächen bereitgestellt. Anschließend wird eine Isolationsschicht als Teil einer Umverdrahtungslage auf die aktiven Oberseiten der Halbleiterchips aufgebracht. Dabei werden die Signalkontaktflächen und die Massekontaktflächen von Isolationsmaterial freigelassen, um beim Aufbringen der Umverdrahtungsschicht diese mit den Leiterbahnen einer strukturierten Umverdrahtungsschicht zu kontaktieren.
  • Die aus einem leitenden Material bestehende Umverdrahtungsschicht auf der Isolationsschicht der Umverdrahtungslage weist parallel verlaufende Signalleiterbahnen auf, zwischen denen Masseleiterbahnen vorgesehen sind. Dabei weisen die Masselei terbahnen eine geringere Breite als die Signalleiterbahnen auf. Diese parallel verlaufenden Leiterbahnen erstrecken sich von den Kontaktflächen des Halbleiterchips zu den Anschlusskontaktflächen in Randbereichen der Umverdrahtungsschicht. Somit ergibt sich zu jeder Signalleitung ein die Signalleitung umgebendes Massepotential, was aufgrund des geringen Abstands von Signalleiterbahnen und Masseleiterbahnen eine Verminderung der induktiven Komponente des Scheinwiderstandes der Zuleitungen bewirkt.
  • Auf eine derart strukturierte Umverdrahtungsschicht wird als nächstes eine Isolationsmaterial aufweisende Abdecklage aufgebracht, die erste Adhäsionsprobleme zwischen einer aufzubringenden Kunststoffgehäusemasse und den Leiterbahnen, insbesondere im Bereich der Anschlusskontaktflächen mildert. Beim Herstellen von Bondverbindungen wird darüber hinaus die Adhäsion der Anschlusskontaktflächen der Umverdrahtungsschicht stark beansprucht, so dass es zu Ablöseerscheinungen oder Delaminationserscheinungen zwischen Isolationsschicht der Umverdrahtungslage und den Anschlusskontaktflächen der Umverdrahtungslage kommen kann. Wird jedoch eine Abdecklage vorgesehen, die lediglich für ein Bonden notwendige Teilbereiche der Anschlusskontaktflächen der Umverdrahtungsschicht freilässt, wird dieses zweite Adhäsionsproblem gemildert.
  • Ein Verfahren zur Herstellung eines Halbleiterbauteil des dritten Aspektes der Erfindung unterscheidet sich zunächst nicht in den anfänglichen Schritten, nämlich der Bereitstellung mehrerer zu stapelnder Halbleiterchip, dem Aufbringen einer Isolationsschicht als Teil einer Umverdrahtungslage sowie dem Aufbringen einer Umverdrahtungsschicht. Jedoch beim Strukturieren der Umverdrahtungsschicht werden nun die Lei terbahnen annähernd gleich breit und parallel gestaltet, da überwiegend Signalleiterbahnen vorzusehen sind.
  • Lediglich einzelne Masseleiterbahnen zur Massepotentialversorgung des Halbleiterchips liegen zwischen oder am Rand der Signalleiterbahnen. Doch ein regelmäßig alternierender Wechsel von Masseleiterbahnen und Signalleiterbahnen in der Umverdrahtungsschicht ist bei diesem zweiten Aspekt der Erfindung nicht vorgesehen. Ein weiterer Verfahrensunterschied ergibt sich insbesondere beim Aufbringen der Abdecklage. Diese ist nun mehrschichtig und umfasst nun mindestens ein Aufbringen einer Abdeckisolationsschicht und ein Aufbringen einer elektrisch leitende Schicht. Die Abdeckisolationsschicht verbessert wiederum das Adhäsionsverhalten zwischen Anschlusskontaktflächen der Umverdrahtungsschicht und der darunter liegenden Isolationsschicht und verhindert einen Kurzschluss der Signalleitungen, durch die auf der Abdeckisolationsschicht angeordnete elektrisch leitende Schicht.
  • Die elektrisch leitende Schicht ist an Masse anschließbar und sorgt dafür, dass der Induktionsquerschnitt der Signalleiterbahnen und der auf Erdpotential beziehungsweise Massepotential legbaren elektrisch leitenden Schicht minimiert wird. Damit vermindert sich die induktive Komponente des Scheinwiderstandes der Zuleitungen, so dass eine Anpassung an die "High Performance" Kriterien für DDR-II-Speicherbauteile gesichert ist.
  • Wenn bei einem Halbleiterbauteil mit gestapelten Halbleiterchips lediglich der gestapelte zweite Halbleiterchip mit einer derartigen Abdecklage des zweiten Aspektes der Erfindung versehen werden soll, so sind für ein Verfahren zur Herstellung eines derartigen Halbleiterbauteil noch zusätzliche Bondschritte erforderlich, um die oberste elektrisch leitende Schicht über mindestens zwei Bondstufen an das Massepotential eines Außenkontaktes zulegen. Weitere Bondverbindungen werden einerseits zwischen den Signalanschlusskontaktflächen beziehungsweise mindestens einer Masseanschlusskontaktfläche der jeweiligen Umverdrahtungsschicht des Chipstapels und entsprechenden Substratanschlussflächen hergestellten.
  • Nach der Herstellung der erforderlichen Bondverbindungen kann der gesamte Stapel auf dem Substrat in eine Kunststoffmasse eingebettet werden, wobei die Unterseite des Substrats frei von Kunststoffmasse bleibt. Auf der Unterseite des Substrats können durch eine Lötstopplackschicht die einzelnen Außenkontaktflächen begrenzt werden, so dass es möglich ist, Lotbälle oder Lothöcker auf die Außenkontaktflächen des Halbleiterbauteil auf der Unterseite des mehrschichtigen Substrats aufzubringen.
  • Dieses Substrat kann auch die Grundlage eines Nutzes sein, wobei das Substrat für einen Nutzen in Zeilen und Spalten angeordnete Bauteilpositionen aufweist und in jeder der Bauteilpositionen ein erfindungsgemäßer Stapel aus Halbleiterchips angeordnet, gebonded und mit einer Kunststoffmasse umhüllt wird.
  • Zusammenfassend ist festzustellen, dass mit der vorliegenden Erfindung eine geeignete Impedanzkontrolle und -anpassung für gestapelte Halbleiterchips mit Hilfe der besonders ausgebildeten Umverdrahtungsschichten auf jedem der Halbleiterchips und insbesondere auf dem obersten Halbleiterchip möglich ist. So kann mit Hilfe der vorliegenden Erfindung der Impedanzwert der Zuleitungen auf der Umverdrahtungslage mehr als halbiert werden.
  • Darüber hinaus werden Adhäsionsprobleme zwischen einer Goldplattierung der Umverdrahtungsschicht und den Isolationsschichten durch Anbringen zusätzlicher Abdeckschichten auf die Umverdrahtungschicht gelöst. Hierbei die Abdeckisolationsschicht besonders hilfreich, die eine Trennschicht zwischen der Kunststoffmasse des Gehäuses und der Goldbeschichtung der obersten Umverdrahtungsschicht darstellt. Kräfte, die beim Moldprozess, das heißt beim Aufbringen der Kunststoffgehäusemasse, auftreten, belasten somit nicht unmittelbar die Adhäsion der Umverdrahtungsmetallschicht auf der darunter befindlichen Isolationsschicht. Vielmehr wird durch die Abdeckisolationsschicht ein Entkoppeln der Einwirkungen der Kunststoffgehäusemasse auf die empfindlichen Struktur der Umverdrahtungsschichten erreicht.
  • Zusammenfassend ergeben sich somit die nachfolgenden Vorteile.
    • 1. Die elektrische Performance eines Halbleiterbauteil mit Umverdrahtungslagen entsprechend der dritte Aspekt der Erfindung wird verbessert.
    • 2. Eine Steuerung der charakteristischen Impedanz für die Signalleiterbahnen bei gleichzeitiger Reduzierung der Impedanz wird möglich.
    • 3. Das Problem der Delamination der Grenzschichten zwischen einer Goldmetallplattierung und der Kunststoffgehäusemasse sowie der Goldplattierung und der Isolationsschicht der Umverdrahtungslage wird gelöst.
    • 4. Es ist nicht mehr erforderlich, kammfilterartige Strukturen bereits auf dem Halbleiterwafer vorzusehen, um die Leiterbahnimpedanz zu reduzieren.
    • 5. Es werden Planarisierungsprobleme vermieden.
  • Durch die Bildung einer zusätzlichen Massefläche innerhalb einer dreischichtigen Abdecklage zwischen der ersten Abdeckisolationsschicht und einer zusätzlichen zweiten Abdeckisolationsschicht wird eine sandwichartige Bauweise aus Isolation, Metall und erneuter Isolation erreicht, die ein einfaches Erden der Fläche über Bonddrähte an den Außenrändern der Abdecklage ermöglicht. Eine geeignete Wahl zwischen Leiterbahnbreite und Anschluss-Schrittweite für die Kontaktanschlussflächen kann eine weitere Verminderung der Impedanz der Zuleitungen bewirken.
    •
  • Die Erfindung wird nun mit Bezug auf die beiliegenden Figuren näher erläutert.
  • 1 zeigt eine schematische Draufsicht auf eine Umverdrahtungsschicht einer Umverdrahtungslage,
  • 2 zeigt einen schematischen Querschnitt durch ein Halbleiterbauteil einer ersten Ausführungsform der Erfindung,
  • 3 zeigt einen schematischen Querschnitt durch ein Halbleiterbauteil einer zweiten Ausführungsform der Erfindung.
  • 4 zeigt einen schematischen Querschnitt durch ein Halbleiterbauteil einer dritten Ausführungsform der Erfindung.
  • 1 zeigt eine schematische Draufsicht auf eine Umverdrahtungsschicht 10 einer Umverdrahtungslage. Die Umverdrahtungslage der 1 umfasst im Querschnitt gesehen drei Schichten, nämlich eine Isolationsschicht 9, auf der die hier gezeigte strukturierte Umverdrahtungsschicht 10 angeordnet ist, während die auf der Umverdrahtungsschicht 10 angeordnete Abdecklage weggelassen wurde, um die Anordnung der Leiterbahnen 29 anhand der 1 erläutern zu können.
  • Die parallel verlaufenden Leiterbahnen 29 verbinden, hier nicht gezeigte Anschlusskontaktflächen in den Randbereichen der Umverdrahtungsschicht 10 mit Kontaktflächen 6 und 7 in einem zentralen Bereich 28 mit Kontaktflächenreihen beziehungsweise Bondpadreihen auf der aktiven Oberseite 5 eines Halbleiterchips. Dazu sind in dem zentralen Bereich 28 Signalkontaktflächen 6 und Massekontaktflächen 7 vorgesehen. Diese sind über Bondfinger 31 und 32 mit Signalleiterbahnen 12 und Masseleiterbahnen 13 elektrisch verbunden. Dabei liegt zwischen jeweils zwei Signalleiterbahnen 12 eine Masseleiterbahn 13, die an ein Massepotential angeschlossen ist. Außerdem ist die Zuleitungslänge 1 der Parallelführung von den Signalleiterbahnen 12 untereinander sowie von den Masseleiterbahnen 13 nahezu identisch, so dass Laufzeitunterschiede minimiert werden.
  • Ferner wird durch den Wechsel von Signalleiterbahnen 12 und Masseleiterbahnen 13 der Induktionsquerschnitt zwischen den Zuleitungen auf einen geringen Abstand zwischen den Signalleitungen und den Masseleitungen reduziert. Die induktive Komponente des Scheinwiderstands beziehungsweise der Impedanz der Zuleitungen wird verringert.
  • Die Breite der Signalleiterbahnen 12 in dieser Ausführungsform der Erfindung gemäß 1 liegt zwischen 30 μm und 120 μm und die Breite der Masseleiterbahnen 13 liegt zwischen 20 μm und 100 μm. Somit ist dafür gesorgt, dass die Breite der Masseleiterbahnen 13 geringer ist als die Breite der Signalleiterbahnen 12. Dabei darf die Breite der Leiterbahnen nicht wesentlich entlang der parallelen Führung variieren, um keine Laufzeitunterschiede zwischen den einzelnen Signalleiterbahnen 12 zu bewirken. Der Abstand zwischen den Leiterbahnen liegt bei 25 bis 50 μm, so dass sich eine Schrittweite zwischen einer Signalleiterbahn 12 und der nächsten Signalleiterbahn 12 von minimal 85 μm und maximal 270 μm ergibt. Die Impedanz konnte gegenüber herkömmlich strukturierten Umverdrahtungsschichten 10, die bei 160 bis 200 Ohm für den Impedanzwert liegen, auf 60 bis 75 Ohm reduziert werden. Dieses bedeutet eine Verminderung des Impedanzwertes auf weniger als die Hälfte mit Hilfe dieser speziellen Umverdrahtungsstruktur der Umverdrahtungsschicht 10.
  • 2 zeigt einen schematischen Querschnitt durch ein Halbleiterbauteil 30 gemäß einer ersten Ausführung der Erfindung. Dieses Halbleiterbauteil 30 weist ein Kunststoffgehäuse 41 auf in dessen Kunststoffgehäusemasse 33 ein Halbleiterchip 1 mit seiner Rückseite 42 und seinen Randseiten 43 und 44 eingebettet ist. Der Halbeiterchip 1 weist auf seiner aktiven Oberseite 4 einen zentralen Bondkanal 28 auf in dem Signalkontaktreihen mit Signalkontaktflächen 6 angeordnet sind. Die aktive Oberseite 4 ist über einen doppelseitig klebenden Klebstoff 45 auf einer Umverdrahtungslage 8 fixiert.
  • Die Umverdrahtungslage 8 weist eine Bondkanalöffnung 46 auf und besteht aus vier Schichten. Die erste Schicht ist eine elektrisch leitende Schicht 18 aus Metall, welche die gesamte Umverdrahtungslage 8 bedeckt und über Durchkontakte 25 mit einem Massepotential verbunden ist, das an die Außenkontakte 47 angelegt werden kann.
  • Als zweite Schicht weist die Umverdrahtungslage 8 eine Isolationsschicht 9 auf, die ebenfalls die Bondkanalöffnung 28 besitzt und die Durchkontakte 25 zu den Außenkontakten 47 mit Massenpotential aufweist. Auf der Isolationsschicht 9 ist als dritte Schicht eine Umverdrahtungsschicht 10 angeordnet, welche Umverdrahtungsleitungen 48 aufweist, die sich von dem Bondkanal 28, zu Außenkontaktflächen 26 auf denen die Außenkontakte 35 für Signalanschlüsse angeordnet sind, erstrecken.
  • Die Umverdrahtungsschicht 10 wird von einer vierten Schicht der Umverdrahtungslage 8 geschützt. Diese vierte Schicht, ist eine Lötstoppschicht oder Abdeckschicht 11, die lediglich die Außenkontaktflächen 26 der Umverdrahtungsschicht 10 freilässt, damit dort Außenkontakte 35 und 47 aufgebracht werden können. Eine derartige Abdeckschicht ist auch auf der elektrisch leitenden Schicht 18 vorgesehen.
  • Die Signalkontaktflächen 6 in dem Bondkanal 28 sind über Bonddrähte 27 mit den Umverdrahtungsleitungen 48 der Umverdrahtungsschicht 10 verbunden.
  • Wird die Metallschicht 18 über die Außenkontakte 47 und die Durchkontakte 25 auf Massenpotential gelegt, so wird die Impedanz beziehungsweise der induktive Anteil des Scheinwiderstandes aufgrund des geringen Abstandes zwischen Metallschicht 18 vermindert und die "Hochfrequenz" Performance des Halbleiterbauteils verbessert, insbesondere wird die Hochfrequenzleistungsfähigkeit verbessert.
  • 3 zeigt einen schematischen Querschnitt durch ein Halbleiterbauteil 50 einer zweiten Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in 1 oder in
  • 2 werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert.
  • Das in 3 abgebildete Halbleiterbauteil 50 weist einen Chipstapel 3 mit einem ersten Halbleiterchip 1 und einem gestapelten zweiten Halbleiterchip 2 auf. Diese Halbleiterchips 1 und 2 sind Speicherbausteine mit einem zentralen Bereich 28, der sowohl Signalkontaktflächen als auch Massekontaktflächen 7 aufweist. Bei diesem Querschnitt wurden lediglich Massekontaktflächen 7 geschnitten, während die Signalkontaktflächen vor und hinter der Bildebene angeordnet sind.
  • Die Halbleiterchips 1 und 2 weisen aktive Oberseiten 4 bzw. 5 auf, auf denen jeweils eine Umverdrahtungslage 8 angeordnet ist. Diese Umverdrahtungslage 8 weist mindestens zwei Schichten auf, eine Isolationsschicht 9 und eine Umverdrahtungsschicht 10 aus einer strukturierten Metallschicht. In den Randbereichen 16 der Umverdrahtungsschichten 10 der gezeigten Halbleiterchips 1 und 2 sind Anschlusskontaktflächen und in diesem Beispiel Masseanschlusskontaktflächen 15 angeordnet. Zwischen den Masseanschlusskontaktflächen 15 und den Massekontaktflächen 7 im zentralen Bereich 28 auf den Halbleiterchips 1 und 2 sind Masseleiterbahnen angeordnet, die parallel zu den hier nicht zu sehenden Signalleiterbahnen vor und hinter der Zeichenebene angeordnet sind. Das bedeutet, dass zwischen den Signalleiterbahnen jeweils eine Masseleiterbahn 13 vorhanden ist, welche die Impedanz beziehungsweise Induktivität der Zuleitungen im Bereich der Umverdrahtungslage 8 minimieren.
  • Während die Umverdrahtungslage 8 des ersten Halbleiterchips 1 unter Freilassung der Masseanschlusskontaktflächen 15 im Randbereich 16 eine Isolationsmaterial aufweisende Abdecklage 11, die auch als Klebeschicht wirkt, mit einer Abdeckisolationsschicht 17 aufweist, wird bei der oberen Umverdrahtungslage 8 diese von der Kunststoffgehäusemasse 33 gebildet, die den Chipstapel 3 aus den Halbleiterchips 1 und 2 mit ihren Umverdrahtungslagen 8 vollständig einbettet.
  • Der Chipstapel 3 ist auf einem mehrschichtigen Substrat 20 angeordnet, welches eine Substratumverdrahtungsschicht 23 mit Umverdrahtungsleitungen 24 aufweist. In einem Randbereich 21 des Substrats 20, der nicht von dem Halbleiterchipstapel 3 bedeckt ist, sind Substratanschlussflächen 22 vorgesehen. In dem gezeigten Querschnitt führen Bondverbindungen 27 für eine Masseleiterbahn 13 des unteren ersten Halbleiterchips 1 und für eine Masseleiterbahn 13 des oberen zweiten Halbleiterchips 2 zu dem Substratanschlussflächen 22. Somit verbinden die Bondverbindungen 27 die einzelnen gestapelten Halbleiterchips 1 und 2 mit entsprechenden Substratanschlussflächen 22.
  • Eine isolierende Kernschicht 34 des Substrats 20 weist Durchkontakte 25 an den Stellen auf, an denen Außenkontaktflächen 26 für Außenkontakte 35 des Halbleiterbauteils 30 vorgesehen sind. Eine Lötstopplackschicht 40 sorgt dafür, dass das Lotmaterial der Außenkontakte 35 auf die Außenkontaktflächen 26 begrenzt bleibt, indem sie die gesamte Unterseite des Halbleiterbauteiles 30 bis auf die Außenkontaktflächen 26 bedeckt.
  • In 3 wird darüber hinaus gezeigt, dass die Außenkontakte 35 auf entsprechenden Kontaktflächen 36 eines Schaltungsträgers 37 einer übergeordneten Schaltung angeordnet sind. Der Schaltungsträger 37 ist auf seiner Unterseite 38 oder in einer inneren Lage mit einer Metallschicht 39 plattiert, die ihrerseits an Massepotential angeschlossen ist. Durch die zu sätzlichen Masseleiterbahnen 13 in jeder der Umverdrahtungslagen 8 der gestapelten Halbleiterchips 1 und 2 wird der Induktionsquerschnitt zwischen Massepotential führenden Leiterbahnen und Signal führenden Leiterbahnen gegenüber einem Induktionsquerschnitt zwischen Signalleiterbahnen und der Metallschicht 39 des Schaltungsträgers 37 erheblich vermindert und somit die Impedanzwerte der Signalzuleitungen zu den Signalkontaktflächen auf den Speicherchips in den entsprechenden zentralen Bereichen 28 vermindert.
  • 4 zeigt einen schematischen Querschnitt durch ein Halbleiterbauteil 300 einer dritten Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in 2 werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert.
  • Der Unterschied der dritten Ausführungsform der Erfindung gemäß 4 gegenüber der zweiten Ausführungsform der Erfindung gemäß 3 liegt darin, dass die Abdecklage 11, die auch als Klebeschicht wirkt, der Umverdrahtungsschichten 8 auf den jeweiligen Halbleiterchips 1 und 2 eine nicht strukturierte geschlossene metallische Abdeckung aufweist, die ihrerseits über eine Masseverbindung 19 und die Bonddrähte 27 an das Massepotential eines Außenkontaktes 35 gelegt werden kann.
  • In dieser dritten Ausführungsform der Erfindung ist es ausreichend, dass eine geschlossene elektrisch leitende Schicht 18 aus Metall in der Abdecklage 11 der Halbleiterchips 1 und 2 vorgesehen wird, während die Umverdrahtungsschicht 10 der Umverdrahtungslage 8 parallel geführte überwiegend Signalleiterbahnen 6 aufweist. Während die Induktionsfläche mit einer derartigen elektrisch leitenden Schicht 18 zwischen dem Mas sepotential dieser Schicht und den Signalpotentialen der Signalleiterbahnen weiter vermindert wird, erhöht sich geringfügig die kapazitive Kopplung. In der Summe wird jedoch der gesamte Impedanzwiderstand auf die oben angegebenen Werte vermindert, so dass auch die dritte Ausführungsform der Erfindung geeignet ist, die "High Performance"-Kriterien von DDR-II-Speicherbausteilen oder noch höhere Qualitätsanforderungen zu erfüllen.
    • 1
    erster Halbleiterchip
    2
    zweiter Halbleiterchip
    3
    Chipstapel
    4, 5
    aktive Oberseiten der Halbleiterchips
    6
    Signalkontaktflächen
    7
    Massekontaktflächen
    8
    Umverdrahtungslage
    9
    Isolationsschicht der Umverdrahtungslage
    10
    Umverdrahtungsschicht der Umverdrahtungslage
    11
    Abdeckschicht der Umverdrahtungslage
    12
    Signalleiterbahnen
    13
    Masseleiterbahnen
    15
    Masseanschlusskontaktflächen
    16
    Randbereich
    17
    Abdeckisolationsschicht
    18
    elektrisch leitende Schicht aus Metall
    19
    Masseverbindung
    20
    mehrschichtiges Substrat
    21
    Randbereich des Substrats
    22
    Substratanschlussfläche
    23
    Substratumverdrahtungsschicht
    24
    Umverdrahtungsleitungen des Substrats
    25
    Durchkontakte
    26
    Außenkontaktflächen
    27
    Bondverbindungen
    28
    zentraler Bereich mit Kontaktflächenreihen wie Sig
    nalkontaktflächen bzw. mit Bondpadreihen
    29
    Leiterbahnen
    30/50/300
    Halbleiterbauteil
    31
    Bondfinger
    32
    Bondfinger
    33
    Kunststoffgehäusemasse
    34
    isolierende Kernschicht des Substrats
    35
    Außenkontakte
    36
    Kontaktflächen des Schaltungsträgers
    37
    Schaltungsträger
    38
    Unterseite des Schaltungsträgers
    39
    Metallschicht des Schaltungsträgers
    40
    Lötstopplackschicht
    41
    Kunststoffgehäuse
    42
    Rückseite der Halbleiterchips
    43
    Randseite der Halbleiterchips
    44
    Randseite des Halbleiterchips
    45
    Klebstoff
    54
    doppelseitigklebende Klebstofffolie
    46
    Bondkanalöffnung
    47
    Außenkontakte
    48
    Umverdrahtungsleitungen
    l
    Zuleitungslänge

Claims (11)

  1. Halbleiterbauteil mit – einem Kunststoffgehäuse (41), – einem ersten Halbleiterchip (1) und – einer Umverdrahtungslage (8), wobei der Halbleiterchip (1), eine aktive Oberseite (4) mit Signalkontaktflächen (6) aufweist, die in einem zentralen Bondkanal (28) in Signalkontaktflächenreihen angeordnet sind, und wobei die Umverdrahtungslage (8) auf der aktiven Oberseite (4) des Halbleiterchips (1) angeordnet ist und eine geschlossene Metallschicht (18) aufweist, die lediglich im Bereich des Bondkanals (28) eine Bondkanalöffnung (46) aufweist, und wobei der Halbleiterchip (1) mit einer Klebeverbindung und einer Isolationsschicht auf der Metallschicht (18) der Umverdrahtungslage (8) derart fixiert ist, dass in der Bondkanalöffnung die Signalkontaktflächen (6) des Halbleiterchips (1) angeordnet sind, und wobei die Umverdrahtungslage (8) eine Isolationsschicht (9) mit Durchkontakten (25) von der Metallschicht (18) zu Außenkontaktflächen für Masseanschlüsse einer Umverdrahtungsschicht (10), die auf der Isolationsschicht (9) angeordnet ist, aufweist, und wobei die Umverdrahtungsschicht (10) Umverdrahtungsleitungen (48) aufweist, die sich von dem Bondkanal (28) zu Außenkontaktflächen (26) für Signalanschlüsse erstrecken.
  2. Halbleiterbauteil nach Anspruch 1, dadurch gekennzeichnet, dass die Signalkontaktflächen (6) über Bonddrähte (27) im Bondkanal (28) mit den Umverdrahtungsleitungen (48) elektrisch verbunden sind.
  3. Halbleiterbauteil nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, dass das Kunststoffgehäuse (41) eine Kunststoffgehäusemasse (33) aufweist, welche den Halbleiterchip (1) auf seiner Rückseite (42) und auf seinen Randseiten (43, 44) und die Metallschicht (18) der Umverdrahtungslage (8), soweit sie nicht von der Klebstofffolie (45) abgedeckt ist, bedeckt.
  4. Halbleiterbauteil nach Anspruch 3, dadurch gekennzeichnet, dass die Kunststoffgehäusemasse (33) die Bondkanalöffnung (46) in der Umverdrahtungslage (8) bedeckt.
  5. Verfahren zur Herstellung eines Halbleiterbauteils (30) mit einer Metallschicht (18) und einer Umverdrahtungsschicht (10) einer Umverdrahtungslage (8), – Bereitstellen einer Metallfolie für die Metallschicht (18) mit Bauteilpositionen, wobei in den Bauteilpositionen der Metallfolie Bondkanalöffnungen vorgesehen sind, – Aufbringen einer Isolationsschicht (9) auf die Metallfolie, – Einbringen von Durchkontakten (25) für Masseanschlüsse in die Isolationsschicht (9), – Aufbringen einer strukturierten Umverdrahtungsschicht (10) auf die Isolationsschicht (9) mit Umverdrahtungsleitungen (48) und Außenkontaktflächen (26), wobei sich die Umverdrahtungsleitungen (48) von dem Bereich einer vorgesehenen Bondkanalöffnung (46) zu den Außenkontaktflächen (26) erstrecken, – Einbringen einer zentralen Bondkanalöffnung (46) in die Bauteilpositionen der Umverdrahtungslage (8), – Aufbringen eines Klebstoffs (45) mit Bondkanalöffnungen (46) auf die Metallfolie, – Aufbringen von Halbleiterchips (1) auf die Klebstofffolie (45) unter Ausrichten der zentralen Bondkanäle (28) der Halbleiterchips (1) auf die Bondkanalöffnungen (46) in der Umverdrahtungslage (8), – Herstellen von Bondverbindungen (27) zwischen den Signalkontaktflächen (6) und den Umverdrahtungsleitungen (48), – Beschichten der Umverdrahtungslage (8) mit einer Kunststoffgehäusemasse (33) und Einbetten der Halbleiterchips (1) in die Kunststoffgehäusemasse (33) unter Bilden einer Verbundplatte, – Abdecken der Bondkanäle (28) mit Kunststoffgehäusemasse (33), Auftrennen der Verbundplatten zu einzelnen Halbleiterbauteilen (30).
  6. Chipstapel von Halbleiterchips (1, 2), mit – einem ersten Halbleiterchip (1) und – mindestens einem gestapelten zweiten Halbleiterchip (2), wobei die Halbleiterchips (1, 2) aktive Oberseiten (4, 5) mit Signalkontaktflächen (6) und Massekontaktflächen (7), aufweisen, und – einer Umverdrahtungslage (8) mindestens auf der aktiven Oberseite (5) des zweiten Halbleiterchips (2) mit – einer Isolationsschicht (9) auf der aktiven Oberseite (5) des Halbleiterchips (2), – einer Umverdrahtungsschicht (10) auf der Isolationsschicht (9), und wobei die Umverdrahtungsschicht (10) parallel zueinander und alternierend angeordnete Signalleiterbahnen (12) und Masseleiterbahnen (13) aufweist und wobei sich die Signalleiterbahnen (12) von den Signalkontaktflächen (6) zu Signalanschlusskontaktflächen und sich die Masseleiterbahnen (13) von den Massekontaktflächen (7) zu Masseanschlusskontaktflächen (15) in einem Randbereich (16) der Umverdrahtungsschicht (10) erstrecken.
  7. Chipstapel von Halbleiterchips (1, 2), mit – einem ersten Halbleiterchip (1) und – mindestens einem gestapelten zweiten Halbleiterchip (2), wobei die Halbleiterchips (1, 2) aktive Oberseiten (4, 5) mit Signalkontaktflächen (6) und mindestens einer Massekontaktfläche (7), aufweisen, und – einer Umverdrahtungslage (8) mindestens auf der aktiven Oberseite (5) des zweiten Halbleiterchips (2) mit – einer Isolationsschicht (9) auf der aktiven Oberseite (5) des Halbleiterchips (2), – einer Umverdrahtungsschicht (10) auf der Isolationsschicht (9), und – einer mehrschichtige Abdecklage (11) mit – mindestens einer Abdeckisolationsschicht (17) auf der Umverdrahtungsschicht (10), und – mindestens einer elektrisch leitenden Schicht (18) auf der Abdeckisolationsschicht (17), wobei die Umverdrahtungsschicht (10) zumindest auf dem zweiten Halbleiterchip (2) parallel zueinander angeordnete Signalleiterbahnen (12) aufweist und wobei sich die Signalleiterbahnen (12) von den Signalkontaktflächen (6) zu Signalanschlusskontaktflächen in einem Randbereich (16) der Umverdrahtungsschicht (10) erstrecken und sich Masseverbindungen (19) von der elektrisch leitenden Schicht (18) zu Masseanschlusskontaktflächen (15) erstrecken.
  8. Chipstapel nach Anspruch 6, dadurch gekennzeichnet, dass die Breite der Masseleiterbahnen (13) kleiner ist als die Breite der Signalleiterbahnen (12).
  9. Halbleiterbauteil mit einem Chipstapel nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die gestapelten Halbleiterchips (1, 2) auf einem mehrschichtigen Substrat (20) angeordnet sind, wobei das Substrat (20) einen Randbereich (21) mit Substratanschlussflächen (22) aufweist, die nicht von dem Chipstapel (3) bedeckt sind und mit den Signalanschlusskontaktflächen bzw. den Masseanschlusskontaktflächen (15) elektrisch verbunden sind, und wobei das Substrat mindestens eine Substratumverdrahtungsschicht (23) mit Umverdrahtungsleitungen (24) aufweist, die sich über Durchkontakte (25) in dem Substrat (20) von den Substratanschlussflächen (22) zu Außenkontaktflächen (26) des Halbleiterbauteil (30, 300) erstrecken.
  10. Verfahren Herstellung eines Halbleiterbauteils (50), wobei das Verfahren folgende Schritte aufweist: – Bereitstellen mehrerer zu stapelnder Halbleiterchips (1, 2), mit einer aktiven Oberseite (4, 5) und mit Signalkontaktflächen (6) und Massekontaktflächen (7), – Aufbringen einer Isolationsschicht (9) mindestens auf der aktiven Oberseite (5) des zweiten Halbleiterchips (2), – Aufbringen und Strukturieren einer Umverdrahtungsschicht (10) auf die Isolationsschicht (9) mit parallel zueinander und alternierend angeordneter Signalleiterbahnen (12) und Masseleiterbahnen (13), die sich von den Signalkontaktflächen (6) zu Signalanschlusskontaktflächen und von den Massekontaktflächen (7) zu Masseanschlusskontaktflächen (15) in einem Randbereich (16) der Umverdrahtungsschicht (10) erstrecken, – Aufbringen einer Isolationsmaterial aufweisenden Abdecklage (11) auf die Umverdrahtungsschicht (10), – Stapeln der Halbleiterchips (1, 2) mit mindestens einer Umverdrahtungslage (8) auf einem mehrschichtigen Substrat (20), unter Herstellung von Bondverbindungen (27) beim Stapeln zwischen den Signalanschlusskontaktflächen bzw. den Masseanschlusskontaktflächen mit entsprechenden Substratanschlussflächen (22).
  11. Verfahren zur Herstellung eines Halbleiterbauteils (300), wobei das Verfahren folgende Merkmale aufweist: – Bereitstellen mehrerer zu stapelnder Halbleiterchips (1, 2), mit einer aktiven Oberseite (4, 5) und mit Signalkontaktflächen (6) und mindestens einer Massekontaktfläche (7), – Aufbringen einer Isolationsschicht (9) mindestens auf der aktiven Oberseite (5) des zweiten Halbleiterchips (2), – Aufbringen und Strukturierten einer Umverdrahtungsschicht (10) auf die Isolationsschicht (9) mit Signalleiterbahnen (12), die sich von den Signalkontaktflächen (6) zu Signalanschlusskontaktflächen in einem Randbereich (16) der Umverdrahtungsschicht (10) erstrecken, – Aufbringen einer Abdecklage (11) auf die Umverdrahtungsschicht (10) unter Aufbringen einer Abdeckisolationsschicht (17) auf die Umverdrahtungsschicht (10) und unter Aufbringen einer elektrisch leitenden Schicht (18) auf die Abdeckisolationsschicht (17), – Stapeln der Halbleiterchips (1, 2) mit mindestens einer Umverdrahtungslage (10) auf einem mehrschichtigen Substrat (20), unter Herstellung von Bondverbindungen (27) beim Stapeln, zwischen den Signalanschlusskontaktflächen bzw. mindestens einer Masseanschlusskontaktfläche (15) der Umverdrahtungsschicht (10) und entsprechenden Substratanschlussflächen (22), sowie zwischen der elektrisch leitenden Schicht (18) und der Masseanschlusskontaktfläche (15).
DE2003139762 2003-08-27 2003-08-27 Chipstapel von Halbleiterchips und Verfahren zur Herstellung desselben Expired - Fee Related DE10339762B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE2003139762 DE10339762B4 (de) 2003-08-27 2003-08-27 Chipstapel von Halbleiterchips und Verfahren zur Herstellung desselben
PCT/DE2004/001853 WO2005022588A2 (de) 2003-08-27 2004-08-19 Halbleiterbauteil mit einer umverdrahtungslage und verfahren zur herstellung desselben
US11/362,507 US7345363B2 (en) 2003-08-27 2006-02-27 Semiconductor device with a rewiring level and method for producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2003139762 DE10339762B4 (de) 2003-08-27 2003-08-27 Chipstapel von Halbleiterchips und Verfahren zur Herstellung desselben

Publications (2)

Publication Number Publication Date
DE10339762A1 true DE10339762A1 (de) 2005-03-31
DE10339762B4 DE10339762B4 (de) 2007-08-02

Family

ID=34223208

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2003139762 Expired - Fee Related DE10339762B4 (de) 2003-08-27 2003-08-27 Chipstapel von Halbleiterchips und Verfahren zur Herstellung desselben

Country Status (3)

Country Link
US (1) US7345363B2 (de)
DE (1) DE10339762B4 (de)
WO (1) WO2005022588A2 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4237160B2 (ja) * 2005-04-08 2009-03-11 エルピーダメモリ株式会社 積層型半導体装置
KR101521260B1 (ko) * 2008-11-25 2015-05-18 삼성전자주식회사 발광 다이오드 패키지 및 이의 제조방법
KR101332916B1 (ko) * 2011-12-29 2013-11-26 주식회사 네패스 반도체 패키지 및 그 제조 방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4115421A1 (de) * 1990-05-10 1991-11-28 Hewlett Packard Co System zum verbindungskontaktlosen, automatisierten bandbonden
DE4117761A1 (de) * 1990-06-01 1991-12-05 Toshiba Kawasaki Kk Halbleiteranordnung mit filmtraeger
US6218731B1 (en) * 1999-05-21 2001-04-17 Siliconware Precision Industries Co., Ltd. Tiny ball grid array package
US6221576B1 (en) * 1995-01-24 2001-04-24 I. D. M. Immuno-Designed Molecules Process for preparing macrophages, kits, and compositions for the use of this process
US6376904B1 (en) * 1999-12-23 2002-04-23 Rambus Inc. Redistributed bond pads in stacked integrated circuit die package
DE10133571A1 (de) * 2001-07-13 2003-01-30 Infineon Technologies Ag Elektronisches Bauteil und Verfahren zu seiner Herstellung
US6549413B2 (en) * 2001-02-27 2003-04-15 Chippac, Inc. Tape ball grid array semiconductor package structure and assembly process

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4866507A (en) * 1986-05-19 1989-09-12 International Business Machines Corporation Module for packaging semiconductor integrated circuit chips on a base substrate
US5231305A (en) * 1990-03-19 1993-07-27 Texas Instruments Incorporated Ceramic bonding bridge
JP2848682B2 (ja) * 1990-06-01 1999-01-20 株式会社東芝 高速動作用半導体装置及びこの半導体装置に用いるフィルムキャリア
US6023209A (en) * 1996-07-05 2000-02-08 Endgate Corporation Coplanar microwave circuit having suppression of undesired modes
TW571373B (en) * 1996-12-04 2004-01-11 Seiko Epson Corp Semiconductor device, circuit substrate, and electronic machine
US6020637A (en) * 1997-05-07 2000-02-01 Signetics Kp Co., Ltd. Ball grid array semiconductor package
US6246112B1 (en) * 1998-06-11 2001-06-12 Intel Corporation Interleaved signal trace routing
US6215175B1 (en) * 1998-07-06 2001-04-10 Micron Technology, Inc. Semiconductor package having metal foil die mounting plate
US6278616B1 (en) * 1998-07-07 2001-08-21 Texas Instruments Incorporated Modifying memory device organization in high density packages
US6084297A (en) * 1998-09-03 2000-07-04 Micron Technology, Inc. Cavity ball grid array apparatus
JP2000100814A (ja) * 1998-09-18 2000-04-07 Hitachi Ltd 半導体装置
US6249047B1 (en) * 1999-09-02 2001-06-19 Micron Technology, Inc. Ball array layout
US6534861B1 (en) * 1999-11-15 2003-03-18 Substrate Technologies Incorporated Ball grid substrate for lead-on-chip semiconductor package
US6555412B1 (en) * 1999-12-10 2003-04-29 Micron Technology, Inc. Packaged semiconductor chip and method of making same
US6462423B1 (en) * 2000-08-31 2002-10-08 Micron Technology, Inc. Flip-chip with matched lines and ground plane
US6580619B2 (en) * 2000-11-30 2003-06-17 Intel Corporation Multilayer reference plane in package devices
JP2002208656A (ja) * 2001-01-11 2002-07-26 Mitsubishi Electric Corp 半導体装置
KR100352236B1 (ko) * 2001-01-30 2002-09-12 삼성전자 주식회사 접지 금속층을 갖는 웨이퍼 레벨 패키지
JP4126891B2 (ja) * 2001-08-03 2008-07-30 セイコーエプソン株式会社 半導体装置の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4115421A1 (de) * 1990-05-10 1991-11-28 Hewlett Packard Co System zum verbindungskontaktlosen, automatisierten bandbonden
DE4117761A1 (de) * 1990-06-01 1991-12-05 Toshiba Kawasaki Kk Halbleiteranordnung mit filmtraeger
US6221576B1 (en) * 1995-01-24 2001-04-24 I. D. M. Immuno-Designed Molecules Process for preparing macrophages, kits, and compositions for the use of this process
US6218731B1 (en) * 1999-05-21 2001-04-17 Siliconware Precision Industries Co., Ltd. Tiny ball grid array package
US6376904B1 (en) * 1999-12-23 2002-04-23 Rambus Inc. Redistributed bond pads in stacked integrated circuit die package
US6549413B2 (en) * 2001-02-27 2003-04-15 Chippac, Inc. Tape ball grid array semiconductor package structure and assembly process
DE10133571A1 (de) * 2001-07-13 2003-01-30 Infineon Technologies Ag Elektronisches Bauteil und Verfahren zu seiner Herstellung

Also Published As

Publication number Publication date
WO2005022588A2 (de) 2005-03-10
WO2005022588A3 (de) 2005-08-18
US20060244120A1 (en) 2006-11-02
DE10339762B4 (de) 2007-08-02
US7345363B2 (en) 2008-03-18

Similar Documents

Publication Publication Date Title
DE102005055761B4 (de) Leistungshalbleiterbauelement mit Halbleiterchipstapel in Brückenschaltung und Verfahren zur Herstellung desselben
DE102006021959B4 (de) Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
DE10250538B4 (de) Elektronisches Bauteil als Multichipmodul und Verfahren zu dessen Herstellung
DE10352946B4 (de) Halbleiterbauteil mit Halbleiterchip und Umverdrahtungslage sowie Verfahren zur Herstellung desselben
DE10018358B4 (de) Halbleiter-Bauteil und dessen Herstellungsverfahren
DE102015225119A1 (de) Anzeigebedienfeld und Verfahren zum Bilden eines Arraysubstrats eines Anzeigebedienfelds
WO2005109499A2 (de) Halbleiterbauteil mit einem umverdrahtungssubstrat und verfahren zur herstellung desselben
DE19747105A1 (de) Bauelement mit gestapelten Halbleiterchips
EP1716595A2 (de) Halbleiterbauteil mit einem stapel aus halbleiterchips und verfahren zur herstellung desselben
DE3812021A1 (de) Flexible schaltung mit anschlussorganen und verfahren zu ihrer herstellung
DE19650296A1 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE102004001829A1 (de) Halbleitervorrichtung
EP1620893B1 (de) Verfahren zur herstellung eines nutzens und verfahren zur herstellung elektronischer bauteile mit gestapelten halbleiterchips aus dem nutzen
EP1060513B1 (de) Halbleiterbauelement mit mehreren halbleiterchips
DE10339770A1 (de) FBGA-Anordnung
EP0495540B1 (de) Viellagenplatine, insbesondere für Hochfrequenz
DE4134172A1 (de) Mehrschichtverbindungsvorrichtung und verfahren zu ihrer herstellung
DE102019202715A1 (de) Folienbasiertes package mit distanzausgleich
EP0451541B1 (de) Herstellung von mehrschichtigen Leiterplatten mit erhöhter Leiterbahnendichte
DE10339762B4 (de) Chipstapel von Halbleiterchips und Verfahren zur Herstellung desselben
DE102013018381A1 (de) Ohne Lotmaske definierte Kupferanschlussflächen und eingebettete Kupferanschlussflächen zur Reduzierung der Gehäusesystemhöhe
DE3916980A1 (de) Mit kunststoff umhuellte, integrierte multichip-hybridschaltung
WO2005091365A2 (de) Kopplungssubstrat für halbleiterbauteile und verfahren zur herstellung desselben
DE102018215638B4 (de) Bondfolie, elektronisches Bauelement und Verfahren zur Herstellung eines elektronischen Bauelements
EP1398834A2 (de) Elektronisches Bauteil mit Spannungsversorgungsstruktur und Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee