DE10333557A1 - Speicherzelle und Verfahren zur Herstellung einer Speichereinrichtung - Google Patents
Speicherzelle und Verfahren zur Herstellung einer Speichereinrichtung Download PDFInfo
- Publication number
- DE10333557A1 DE10333557A1 DE10333557A DE10333557A DE10333557A1 DE 10333557 A1 DE10333557 A1 DE 10333557A1 DE 10333557 A DE10333557 A DE 10333557A DE 10333557 A DE10333557 A DE 10333557A DE 10333557 A1 DE10333557 A1 DE 10333557A1
- Authority
- DE
- Germany
- Prior art keywords
- electrode
- storage layer
- gate electrode
- memory
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 title claims abstract description 108
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000004065 semiconductor Substances 0.000 claims abstract description 55
- 239000010410 layer Substances 0.000 claims description 165
- 229910052751 metal Inorganic materials 0.000 claims description 60
- 239000002184 metal Substances 0.000 claims description 60
- 238000000034 method Methods 0.000 claims description 40
- 239000000758 substrate Substances 0.000 claims description 39
- 239000004020 conductor Substances 0.000 claims description 15
- 239000012212 insulator Substances 0.000 claims description 14
- 238000009413 insulation Methods 0.000 claims description 8
- 239000012044 organic layer Substances 0.000 claims description 7
- 150000004032 porphyrins Chemical class 0.000 claims description 7
- 150000002739 metals Chemical class 0.000 claims description 6
- 230000005641 tunneling Effects 0.000 claims description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 239000010949 copper Substances 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims description 4
- 229910052697 platinum Inorganic materials 0.000 claims description 4
- 229910052709 silver Inorganic materials 0.000 claims description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 239000010937 tungsten Substances 0.000 claims description 4
- 239000010970 precious metal Substances 0.000 claims description 3
- 229910000510 noble metal Inorganic materials 0.000 claims 1
- 210000004027 cell Anatomy 0.000 description 64
- 230000005669 field effect Effects 0.000 description 26
- 230000008901 benefit Effects 0.000 description 18
- 239000000463 material Substances 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 239000002800 charge carrier Substances 0.000 description 3
- 230000002787 reinforcement Effects 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 101001094044 Mus musculus Solute carrier family 26 member 6 Proteins 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000002045 lasting effect Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0009—RRAM elements whose operation depends upon chemical change
- G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Manufacturing & Machinery (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Engineering & Computer Science (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
- Die Erfindung betrifft ein Verfahren zur Herstellung einer Halbleiterstrukturen aufweisenden Speichereinrichtung mit Speicherzellen, in denen digitale Information in einer Speicherschicht gespeichert wird, bei dem:
- – in einem Halbleitersubstrat zwei durch einen Kanalbereich voneinander beabstandete Source/Drain-Bereiche ausgebildet werden,
- – auf einer Substratoberfläche des Halbleitersubstrates im Wesentlichen oberhalb des Kanalbereiches ein Gate-Dielektrikum vorgesehen wird.
- Außerdem betrifft die Erfindung eine Speicherzelle mit einer eine digitale Information speichernden Speicherschicht, mit zwei in einem Halbleitersubstrat ausgebildeten durch einen Kanalbereich voneinander beabstandeten Source/Drain-Bereichen und einem auf einer Substratoberfläche des Halbleitersubstrats im Wesentlichen oberhalb des Kanalbereiches vorgesehenen Gate-Dielektrikum.
- Zur Herstellung von DRAM (Dynamic Random Access Memory)- oder EEPROM (Electrically Erasable and Programable Read-Only-Memory)- Speichereinrichtungen werden Speicherzellen verwendet, in denen digitale Information als ein Ladungszustand einer Ladung speichernden Einheit gespeichert wird. Um den Ladungszustand der Ladung speichernden Einheit in der Speicherzelle zuverlässig messen zu können, darf die Menge der gespeicherten Ladung ein vorgegebenes Minimum nicht unterschreiten. Dieser Umstand führt zu einem erheblichen Aufwand bei einer weiteren Verkleinerung der Speicherzellen. Denn je kleiner die Speicherzelle wird, desto geringer wird auch die mögliche Menge an gespeicherter Ladung sein und um so aufwändiger wird es den Ladungszustand der Zelle zuverlässig nachzuweisen.
- Ein Ansatz, die Situation zu verbessern, besteht darin, die Ladung speichernde Einheit einer Speicherzelle, die üblicherweise als ein mit einem Auswahltransistor verbundener Kondensator ausgebildet wird, als eine Speicherschicht auszubilden, die Ladung speichert und über dem Kanalbereich eines Feldeffekttransistors angeordnet wird. Dadurch kann die in der Speicherschicht gespeicherte Ladung kapazitiv in den Kanalbereich des Feldeffekttransistors eingekoppelt und damit eine Verstärkung des Feldeffekttransistors ausgenutzt werden. Aufgrund der Verstärkung des Feldeffekttransistors genügt schon eine geringe Menge an gespeicherter Ladung, um einen sicheren Nachweis der gespeicherten Information zu ermöglichen. Dieser Ansatz wird zum Beispiel bei ferroelektrischen Feldeffekttransistoren angewendet, bei denen die Speicherschicht aus einem ferroelektrischen Material besteht. Eine genaue Beschreibung eines Feldeffekttransistors mit ferroelektrischer Speicherschicht findet sich in der Veröffentlichung von I. Ishiwara, Recent Progress of FET-Type Ferroelectric Memories, Integrated Ferroelectrics 34 (2001), 11–20.
- Besteht die Speicherschicht aus einem organischen Material, ist es üblich, die organische Speicherschicht aufgrund der geringen Menge an gespeicherter Ladung, gemäß dem oben beschriebenen Ansatz direkt über dem Kanalbereich eines Feldeffekttransistors anzuordnen, so dass die Verstärkung des Feldeffekttransistors ausgenutzt werden kann. Die organische Speicherschicht kann beispielsweise aus Porphyrinmolekülen bestehen. Oxidation und Reduktion der Porphyrinmoleküle führen zu unterschiedlichen Ladungszuständen in der Speicher schicht. Eine Reduktion entspricht einem Aufladen der Speicherschicht mit Elektronen und eine Oxidation einem Entladen der Speicherschicht. Um den die digitale Information repräsentierenden Ladungszustand der Speicherschicht festzustellen, wird an eine Gate-Elektrode des Feldeffekttransistors eine konstante Lesespannung angelegt und ein resultierender Drain-Strom zwischen den beiden Source/Drain-Bereichen detektiert. Ist die Speicherschicht mit Elektronen geladen, dann verschiebt sich eine Schwellenspannung oberhalb der der Drain-Strom näherungsweise exponentiell von der Höhe der Gate-Spannung abhängt, zu höheren Spannungswerten hin. Bei geeigneter Lesespannung ist der Drain-Strom im reduzierten Zustand der Speicherschicht einmal näherungsweise nicht vorhanden und kennzeichnet einen logischen Zustand Null. Im oxidierten Zustand der Speicherschicht fließt ein Drain-Strom und kennzeichnet einen logischen Zustand Eins.
- Ein herkömmlicher Feldeffekttransistor einer Speicherzelle mit einer organischen Speicherschicht ist in der
1 dargestellt. Zwei Source/Drain-Bereiche5 sind in einem Halbleitersubstrat durch einen Kanalbereich4 voneinander getrennt. Auf dem Kanalbereich4 befindet sich ein Gate-Dielektrikum6 und auf dem Gate-Dielektrikum6 eine organische Speicherschicht10 . Auf der organischen Speicherschicht10 ist eine Gate-Elektrode7 vorgesehen. - An die Gate-Elektrode
7 wird eine vorgegebene Lesespannung angelegt und in Abhängigkeit davon, ob sich die Speicherschicht10 in einem reduzierten oder oxidierten Zustand befindet, fließt bei angelegter Lesespannung ein oder näherungsweise kein Drain-Strom zwischen den beiden Source/Drain-Bereichen5 . - Die beschriebene Abhängigkeit des Drain-Stromes von dem Ladungszustand der Speicherschicht ist in der
5 dargestellt. An der Ordinate sind der Logarithmus des Drain-Stromes und an der Abszisse die Gate-Spannung eines eine organische Speicherschicht enthaltenden n-Kanal Feldeffekttransistors einer Speicherzelle wie sie in der1 dargestellt ist, aufgetragen. Eine solche Speicherzelle läßt sich ohne Einschränkung auch mit einem p-Kanal Feldeffekttransistor realisieren. Die mit a gekennzeichnete Strom-Spannungs-Kennlinie entspricht dem Feldeffekttransistor mit einer entladenen oxidierten Speicherschicht. Die mit b gekennzeichnete Strom-Spannungs-Kennlinie entspricht dem Feldeffekttransistor mit einer geladenen reduzierten Speicherschicht. Eine Oxidation bzw. Reduktion der organischen Schicht führt zu einer Parallelverschiebung der Strom-Spannungs-Kennlinie des Feldeffekttransistors entlang der Abszisse. Der auf der Abszisse gekennzeichnete Wert UL gibt die Höhe der Lesespannung an der Gate-Elektrode an. Befindet sich die Speicherschicht des Feldeffekttransistors in einem reduzierten Zustand mit der Strom-Spannungs-Kennlinie b, dann ist der zu dem Wert UL gehörende Drain-Strom D2 auf der Ordinate quasi Null. Befindet sich die Speicherschicht in einem oxidierten Zustand mit der Stromspannungskennlinie a, dann nimmt der zu dem Wert UL gehörende Drain-Strom D1 einen signifikant höheren Wert an. Es können also zwei Ladungszustände der Speicherschicht bei einer konstanten Lesespannung an der Gate-Elektrode durch die Höhe des resultierenden Drain-Stromes unterschieden werden. - Die Herstellung von Speichereinrichtungen mit den in der
1 dargestellten Speicherzellen ist jedoch nachteilig. Bei einem üblichen Herstellungsverfahren von Speichereinrichtungen werden zunächst Halbleiterstrukturen der Feldeffekttransistoren von Speicherzellen und ihre gegenseitige Isolation prozessiert. Damit ist ein Teil des Gesamtprozesses, der auch als vorderer Teil FEOL (Front End of Line) bezeichnet wird und die Prozessierung von mono- und polykristallinen Halbleiterstrukturen betrifft, abgeschlossen. Nach der Prozessierung der Halbleiterstrukturen erfolgt ein Kontaktieren und Verbinden der einzelnen mono- und polykristallinen Halbleiterstrukturen. Dieser Teil des Gesamtprozesses wird auch als hinterer Teil BEOL (Back End Of Line) bezeichnet. Da im FEOL sehr hohe Temperaturen bis zu 1.100 Grad Celsius angewendet werden, ist die in der1 dargestellte herkömmliche Speicherzelle mit Feldeffekttransistor mit organischer Speicherschicht, die auf dem Gate-Dielektrikum unterhalb der polykristallinen Gate-Elektrode angeordnet ist, nur schwer zu realisieren. Denn in den meisten Fällen sind organische Speicherschichten sehr temperaturempfindlich und die Anordnung unterhalb der Gate-Elektrode erfordert das Aufbringen der Speicherschicht im FEOL-Bereich, in dem die Speicherschicht sehr hohen Temperaturen ausgesetzt ist. - Organische Speicherschichten haben bei Verwendung von extrem dünnen Isolatorschichten gegenüber anorganischen Speicherschichten jedoch den Vorteil einer dauerhaften Ladungsspeicherung. Organische Speicherschichten weisen zudem eine gute Skalierbarkeit auf. Dies ist bei einer weiteren Verkleinerung von Speicherzellen vorteilhaft.
- Daher liegt der Erfindung die Aufgabe zugrunde, ein Verfahren zur Herstellung einer Speichereinrichtung mit Speicherzellen, in denen digitale Information in einer temperaturempfindlichen Speicherschicht gespeichert wird, zur Verfügung zu stellen. Außerdem liegt der Erfindung die Aufgabe zugrunde, eine Speicherzelle mit einer temperaturempfindlichen Speicherschicht zur Verfügung zu stellen.
- Diese Aufgabe wird bei einem Verfahren der eingangs genannten Art durch die im kennzeichnenden Teil des Patentanspruchs 1 angegebenen Merkmale gelöst. Die Aufgabe wird gelöst durch Speicherzellen gemäß Patentanspruch 11. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den jeweiligen Unteransprüchen.
- Es wird ein Verfahren zur Herstellung einer Halbleiterstrukturen aufweisenden Speichereinrichtung mit Speicherzellen, in denen digitale Information in einer Speicherschicht gespeichert wird zur Verfügung gestellt. Bei dem Verfahren werden in einem Halbleitersubstrat zwei durch einen Kanalbereich voneinander beabstandete Source/Drain-Bereiche ausgebildet. Auf einer Substratoberfläche des Halbleitersubstrates wird im Wesentlichen oberhalb des Kanalbereiches ein Gate-Dielektrikum vorgesehen. Erfindungsgemäß wird auf dem Gate-Dielektrikum eine erste Gate-Elektrode angeordnet. Vor einem Aufbringen der Speicherschicht wird eine Prozessierung der Halbleiterstrukturen abgeschlossen. Zwischen Speicherschicht und erster Gate-Elektrode wird eine leitende Verbindung vorgesehen. Über der Speicherschicht wird eine Isolatorschicht und auf der Isolatorschicht eine zweite Gate-Elektrode vorgesehen.
- Bei dem erfindungsgemäßen Verfahren wird vor dem Aufbringen der Speicherschicht die Prozessierung von poly- und monokristallinen Halbleiterstrukturen, bei der hohe Temperaturen angewendet werden, abgeschlossen. Poly- oder monokristalline Halbleiterstrukturen sind beispielsweise Source/Drain-Bereiche, Kanalbereich und erste Gate-Elektrode eines Feldeffekttransistors. Das Aufbringen der Speicherschicht wird damit in einen Teil der Prozessierung verlegt, in dem ein Kontaktieren und Verbinden der einzelnen mono- und polykristallinen Halbleiterstrukturen stattfindet und in dem keine hohen Temperaturen mehr angewendet werden. Die Verlegung des Aufbringens der Speicherschicht in einen fortgeschritteneren Prozessierungsteil erzwingt in der Regel auch eine Trennung der Speicherschicht von der im allgemeinen aus einem polykristallinen Halbleitersubstrat ausgebildeten ersten Gate-Elektrode. Daher wird eine leitende Verbindung zwischen der Speicherschicht und der ersten Gate-Elektrode zum Beispiel in Form eines metallgefüllten Kontaktloches, das in eine Isolationsschicht eingebracht wird, vorgesehen. Die zweite Gate-Elektrode, die durch eine Isolatorschicht von der mit der ersten Gate-Elektrode des Feldeffekttransistors in leitender Verbindung stehenden Speicherschicht getrennt wird, wird zum Ansteuern des Feldeffekttransistors verwendet.
- Der wesentliche Vorteil des erfindungsgemäßen Verfahrens besteht darin, dass in einfacher Weise und ohne zusätzliche Prozessschritte durch die Verlegung des Aufbringens der Speicherschicht in einen fortgeschritteneren Prozessierungsteil die thermische Belastung der Speicherschicht deutlich verringert wird. Dadurch wird das Spektrum an Materialien, die für Speicherschichten vorgesehen werden, erheblich erweitert. Durch das erfindungsgemäße Verfahren wird es möglich, auch organische Speicherschichten zu verwenden.
- In vorteilhafter Weise wird die Speicherschicht zwischen einer ersten und einer zweiten Elektrode angeordnet. Durch das Vorsehen von zusätzlich ausgebildeten Elektroden können Elektrodenmaterialien verwendet werden, die auf ein Material der Speicherschicht abgestimmt werden. Ein weiterer Vorteil besteht darin, daß die Elektrodenflächen unabhängig von den Transistor- und Kontaktflächen gewählt werden können.
- Vorzugsweise wird die erste Elektrode durch einen Abschnitt der leitenden Verbindung ausgebildet. Wird die leitende Verbindung beispielsweise als ein mit einem leitenden Material gefülltes Kontaktloch ausgebildet, dann läßt sich die Spei cherschicht auch direkt auf die Kontaktlochfüllung aufbringen. Dadurch kann ein Prozesschritt eingespart werden.
- In vorteilhafter Weise werden für die erste und die zweite Elektrode eines der Metalle Aluminium, Wolfram oder Kupfer vorgesehen. Dies sind Metalle, wie sie auch in den übrigen Prozessschritten verwendet werden. Das Ausbilden der Elektroden würde damit keinen zusätzlichen Prozesschritt erfordern.
- Vorzugsweise werden für die erste und die zweite Elektrode eines der Edelmetalle Platin, Gold oder Silber vorgesehen.
- Vorzugsweise werden die erste Elektrode in einer ersten Metallebene und die zweite Elektrode in einer zweiten Metallebene ausgebildet. Die leitende Verbindung zwischen der ersten Gate-Elektrode und der ersten Elektrode wird durch ein mit leitendem Material gefülltes Kontaktloch hergestellt.
- Durch das Ausbilden der ersten und der zweiten Elektrode in jeweils einer Metallebene wird in vorteilhafter Weise kein zusätzlicher Prozessschritt zum Ausbilden der Elektroden benötigt. Denn die Elektroden können zusammen mit Leiterbahnen, die in den Metallebenen ausgebildet werden, prozessiert werden. Ein zusätzlicher Vorteil bei dieser Vorgehensweise besteht darin, dass die Speicherschicht in einfacher Weise in ein Loch, das in einer Isolationsschicht, die die beiden Metallebenen elektrisch voneinander trennt, vorgesehen wird, eingebracht werden kann. Die leitende Verbindung zwischen der ersten Gate-Elektrode und der ersten Elektrode wird durch ein mit leitendem Material gefülltes Kontaktloch hergestellt. Zwischen der ersten Metallebene und der ersten Gate-Elektrode befindet sich eine weitere Isolationsschicht. In diese Isolationsschicht werden Kontaktlöcher zur Herstellung von leitenden Verbindungen zur ersten Metallebene eingebracht. In vor teilhafter Weise ist kein zusätzlicher Prozessschritt nötig, um das Kontaktloch für die leitende Verbindung zwischen der ersten Gate-Elektrode und der ersten Elektrode herzustellen.
- In vorteilhafter Weise werden jeweils die erste und die zweite Elektrode in jeweils einer im weiteren Prozessverlauf prozessierten Metallebene ausgebildet. Die leitende Verbindung zwischen der ersten Elektrode und der ersten Gate-Elektrode wird durch übereinander angeordnete und mit leitendem Material gefüllte Kontaktlöcher hergestellt. Der Vorteil bei dieser Vorgehensweise besteht darin, dass durch das Ausbilden der Elektroden zu einem im Gesamtprozessverlauf späteren Zeitpunkt, also durch die Verlegung der ersten und der zweiten Elektrode in höhere Metallebenen, die thermische Belastung, der die Speicherschicht ausgesetzt wird, weiter reduziert wird. Die leitende Verbindung zwischen der ersten Gate-Elektrode und der ersten Elektrode wird in vorteilhafter Weise durch übereinander angeordnete Kontaktlöcher, die in die Isolationsschichten zwischen den Metallebenen eingebracht werden, hergestellt. Die übereinander angeordneten mit leitendem Material gefüllten Kontaktlöcher stellen eine leitende Verbindung durch mehrere Metallebenen hindurch her.
- Vorzugsweise wird als Speicherschicht eine organische Schicht vorgesehen, die beispielsweise mit Porphyrinmolekülen vorgesehen werden kann. Organische Speicherschichten, wie zum Beispiel solche, die aus Porphyrinmolekülen bestehen, haben den Vorteil einer dauerhaften Ladungsspeicherung und geringer Leckströme. Das Gate-Dielektrikum, durch das die Ladungsträger abfließen können, kann dünner als bei der Verwendung von anorganischen Speicherschichten, vorgesehen werden. Ein dünneres Gate-Dielektrikum bietet den Vorteil eines beschleunigten Auflade- und Entladevorganges der Speicherschicht und damit schnellerer Zugriffszeiten. Außerdem haben organische Speicherschichten den Vorteil einer guten Skalierbarkeit. Für eine weitere Verkleinerung von Speicherzellen ist dies von großem Nutzen.
- In vorteilhafter Weise werden zur Herstellung von Source- und Drainleitungen, Source/Drain-Bereiche von zeilenweise angeordneten in einer Zeile jeweils benachbarten Speicherzellen durch im Halbleitersubstrat vorgesehene, dotierte Bereiche elektrisch leitend miteinander verbunden. Nach einer vorgegebenen Anzahl von durch dotierte Bereiche im Halbleitersubstrat elektrisch leitend miteinander verbundenen Source/Drain-Bereichen werden leitende Verbindungen mit in einer Metallebene ausgebildeten und die Source/Drain-Bereiche von Speicherzellen verbindende Leiterbahnen vorgesehen. Die dotierten Bereiche können durch Eindiffusion eines Dotierstoffes in das Halbleitersubstrat eingebracht werden. Der Vorteil liegt darin, dass eine Vergrößerung einer von der Speicherzelle beanspruchten Fläche auf einem Halbleiter-Wafer vermieden werden kann. Die Vergrößerung der von der Speicherzelle beanspruchten Fläche würde durch ein Einhalten von Mindestabständen zwischen Kontakten zur Metallebene und Elektroden, zwischen denen die Speicherschicht angeordnet ist, entstehen. Durch das Vorsehen von Leitungen, die als dotierte Bereiche im Halbleitersubstrat ausgebildet werden, können Kontakte zur Metallebene in vorteilhafter Weise nach einer vorgegebenen Anzahl von Speicherzellen vorgesehen werden und es ist dadurch nicht mehr nötig einen Kontakt zur Metallebene in jeder Speicherzelle vorzusehen.
- Eine Speicherzelle ist mit einer eine digitale Information speichernden Speicherschicht, mit zwei in einem Halbleitersubstrat ausgebildeten durch einen Kanalbereich voneinander beabstandeten Source/Drain-Bereichen und mit einem auf einer Substratoberfläche des Halbleitersubstrats im Wesentlichen oberhalb des Kanalbereiches angeordneten Gate-Dielektrikum vorgesehen. Erfindungsgemäß ist auf dem Gate-Dielektrikum eine erste Gate-Elektrode angeordnet. Die Speicherschicht ist auf der ersten Gate-Elektrode, oder zur ersten Gate-Elektrode beabstandet angeordnet. Es ist eine leitende Verbindung zwischen der Speicherschicht und der ersten Gate-Elektrode vorgesehen. Über der Speicherschicht ist eine Isolatorschicht und auf der Isolatorschicht eine zweite Gate-Elektrode vorgesehen.
- Die erfindungsgemäße Speicherzelle hat den Vorteil, dass mono- bzw. polykristalline Halbleiterstrukturen, wie zum Beispiel Kanalbereich, Source/Drain-Bereich und erste Gate-Elektrode eines Feldeffekttransistors, vor dem Aufbringen der Speicherschicht prozessiert werden können. Da üblicherweise bei der Prozessierung von Halbleiterstrukturen hohe Temperaturen angewendet werden, verringert sich durch das Aufbringen der Speicherschicht zu einem späteren Zeitpunkt die thermische Belastung der Speicherschicht. Dadurch wird eine Degradation von beispielsweise organischen Speicherschichten verhindert. Durch die leitende Verbindung der Speicherschicht mit der ersten Gate-Elektrode wird die Speicherschicht geladen und entladen. Mit der erfindungsgemäßen Speicherzelle kann das Spektrum an Materialien, aus denen Speicherschichten bestehen können, erheblich erweitert werden.
- Die Speicherschicht ist zwischen einer ersten und einer zweiten Elektrode angeordnet. Durch das Vorsehen von zusätzlich ausgebildeten Elektroden können Elektrodenmaterialien verwendet werden, die auf ein Material der Speicherschicht abgestimmt sind. Ein weiterer Vorteil besteht darin, daß die Elektrodenflächen unabhängig von den Transistor- und Kontaktflächen gewählt werden können.
- Vorzugsweise ist die erste Elektrode durch einen Abschnitt der leitenden Verbindung ausgebildet. Ist die leitende Verbindung beispielsweise als ein mit einem leitenden Material gefülltes Kontaktloch ausgebildet, dann läßt sich die Speicherschicht auch direkt auf die Kontaktlochfüllung aufbringen. Dadurch kann ein Prozesschritt eingespart werden.
- In vorteilhafter Weise bestehen die erste und die zweite Elektrode aus einem der Metalle Aluminium, Wolfram oder Kupfer. Dies sind Metalle, wie sie auch in den übrigen Prozessschritten verwendet werden. Das Ausbilden der Elektroden würde damit keinen zusätzlichen Prozesschritt erfordern.
- Vorzugsweise bestehen die erste und die zweite Elektrode aus einem der Edelmetalle Platin, Gold oder Silber.
- Vorzugsweise sind die erste Elektrode in einer ersten Metallebene und die zweite Elektrode in einer zweiten Metallebene ausgebildet. Die leitende Verbindung zwischen der ersten Gate-Elektrode und der ersten Elektrode ist durch ein mit leitendem Material gefülltes Kontaktloch vorgesehen. Das Ausbilden der Elektroden, zwischen denen die Speicherschicht angeordnet ist, in benachbarten Leiterbahnen und Kontaktlöcher enthaltenden Metallebenen hat den Vorteil, dass zusätzliche Prozessschritte zum Ausbilden der Elektroden vermieden werden. In vorteilhafter Weise werden bei der Herstellung der leitenden Verbindung durch ein mit leitendem Material gefülltes Kontaktloch, das in eine Isolationsschicht, die zwischen der ersten Gate-Elektrode und der ersten Metallebene angeordnet ist, eingebracht ist, keine zusätzlichen Prozessschritte benötigt.
- Jeweils die erste und die zweite Elektrode sind in jeweils einer von der ersten Gate-Elektrode weiter als die erste oder die zweite Metallebene beabstandeten Metallebene ausgebildet. Die leitende Verbindung von der ersten Elektrode mit der ersten Gate-Elektrode ist durch in Isolationsschichten eingebrachte, übereinander angeordnete und mit leitendem Material gefüllte Kontaktlöcher vorgesehen. Durch das Anordnen der Elektroden in höher als die erste oder die zweite Metallebene gelegenen Metallebenen wird in vorteilhafter Weise die thermische Belastung der Speicherschicht weiter reduziert. Die leitende Verbindung zwischen der ersten Gate-Elektrode mit der ersten Elektrode ist in vorteilhafter Weise durch übereinander angeordnete Kontaktlöcher, die eine Verbindung durch mehrere Metallebenen hindurch herstellen, vorgesehen.
- Die Speicherschicht ist als eine organische Schicht, die beispielsweise Porphyrinmoleküle enthält, vorgesehen. Solche Schichten binden Ladungsträger dauerhaft und weisen vorwiegend geringe Leckströme auf. Das Gate-Dielektrikum, durch das die Ladungsträger abfließen können, kann dünner vorgesehen werden. Ein dünneres Gate-Dielektrikum bietet den Vorteil eines beschleunigten Auflade- und Entladevorganges der Speicherschicht. Außerdem haben organische Speicherschichten den Vorteil einer guten Skalierbarkeit. Für eine weitere Verkleinerung von Speicherzellen ist dies von großem Nutzen.
- Eine Speichereinrichtung ist mit zeilenweise angeordneten, Halbleiterstrukturen aufweisenden und eine digitale Information speichernden Speicherzellen vorgesehen. Vorzugsweise sind in der Speichereinrichtung die beschriebenen erfindungsgemäßen Speicherzellen angeordnet. Die Speichereinrichtung hat den Vorteil, dass in ihr digitale Informationen in organischen Speicherschichten gespeichert werden können. Aufgrund der Dauerhaftigkeit der Ladungsspeicherung sind Leckströme reduziert. Speichereinrichtungen mit den erfindungsgemäßen Speicherzellen zeichnen sich durch eine dauerhafte Informationsspeicherung und beschleunigte Programmiervorgänge aus.
- In vorteilhafter Weise sind zur Bereitstellung von Source- und Drainleitungen Source/Drain-Bereiche von in einer Zeile jeweils benachbarten Speicherzellen durch im Halbleitersubstrat vorgesehene dotierte Bereiche elektrisch leitend miteinander verbunden. Nach einer vorgegebenen Anzahl von durch dotierte Bereiche im Halbleitersubstrat elektrisch leitend miteinander verbundenen Source/Drain-Bereichen sind leitende Verbindungen zu in einer Metallebene ausgebildeten und Source/Drain-Bereiche von Speicherzellen verbindenden Leiterbahnen vorgesehen. In einem Halbleitersubstrat mit einem Dotierstoff lokal diffundierte Source- und Drainleitungen haben den Vorteil einer Flächenersparnis auf einem Halbleiter-Wafer pro Speicherzelle, die daraus resultiert, dass auf eine Kontaktierung jeder einzelnen Speicherzelle mit der Metallebene verzichtet werden kann. Andererseits haben Leitungen, die aus dotiertem Halbleitersubstrat bestehen, den Nachteil eines höheren Widerstandes. Um diesen Nachteil auszugleichen, ist nach einer vorgegebenen Anzahl von Speicherzellen, beispielsweise acht oder sechzehn Speicherzellen, eine leitende Verbindung zur Leiterbahn in der Metallebene vorgesehen. Dadurch wird der Nachteil eines erhöhten Widerstandes ausgeglichen und trotzdem der Vorteil einer Flächenersparnis ausgenutzt.
- Bei einem Verfahren zum Betrieb der beanspruchten Speichereinrichtung werden zum Programmieren der Speichereinrichtung die jeweiligen Speicherschichten von ausgewählten Speicherzellen aufgeladen. Dies geschieht durch Anlegen von Spannungen an die in den ausgewählten Speicherzellen enthaltenen Source/Drain-Bereiche und die zweite Gate-Elektrode. Eine Aufladung der Speicherschichten erfolgt dann mittels energie reicher Elektronen oder mittels eines Tunnelvorganges von Elektronen durch das Gate-Dielektrikum hindurch. Zum Löschen der Programmierung werden die aufgeladenen Speicherschichten durch Anlegen einer sich von der beim Programmieren angelegten Spannung unterscheidenden Löschspannung an die zweite Gate-Elektrode mittels eines Tunnelvorganges von Elektronen zum Kanalbereich oder zu einem Source/Drain-Bereich entladen. Zum Lesen der programmierten Speichereinrichtung wird eine Stärke eines Drainstromes in Abhängigkeit von einem Ladungszustand der Speicherschicht detektiert.
- Zum Aufladen der Speicherschicht in der Speicherzelle ist eine Spannung zwischen der zweiten Elektrode und dem Kanalbereich erforderlich, die gross genug ist, dass mindestens ein der Speicherschicht entsprechendes Reduktionspotential an der Speicherschicht anliegt. Die notwendige Spannung kann durch Anlegen eines positiven Potentials an die zweite Elektrode und eines negativen Potentials an einen dotierten Bereich im Halbleitersubstrat in dem Source/Drain-Bereiche und Kanalbereich eines Transistors ausgebildet werden und der auch als Wanne Bezeichnet wird, erzeugt werden. Wenn die Spannung an der zweiten Gate-Elektrode ausreichend ist, um eine Aufladung der organischen Speicherschicht zu erwirken, kann in vorteilhafter Weise auch eine Spannung an den Drain-Bereich angelegt werden. Wenn das verwendete Material für die Speicherschicht mehrere Redoxzustände aufweisst, können durch Anlegen verschiedener Spannungen mehrere Zustände eingeschrieben werden. Zum Löschen der aufgeladenen Speicherschicht können entsprechend die Oxidationspotentiale angelegt werden, d. h., dass ein negatives Potential an die zweite Elektrode und ein positives Potential an die Wanne angelegt werden.
- Zum Aufladen der Speicherschicht in der Speicherzelle kann beispielsweise eine Spannung an den Drainbereich von 5 V bis 7 V und eine Spannung an die zweite Gatelektrode von 10 V bis 12 V angelegt werden. Bei diesen Spannungsverhältnissen werden im Kanalbereich des Feldeffekttransistors energiereiche Elektronen erzeugt, die durch das Gate-Dielektrikum hindurch in die erste Gate-Elektrode und durch die leitende Verbindung zur Speicherschicht gelangen. Elektronen werden von der Speicherschicht aufgenommen und gehalten. Eine Änderung des Ladungszustandes und damit auch eine Änderung des elektrischen Potentials ist in der Speicherschicht eingetreten. Eine weitere Möglichkeit, die Speicherschicht aufzuladen, besteht darin, einen durch ein elektrisches Feld unterstützten Tunnelvorgang von Elektronen durch das Gate-Dielektrikum auszunutzen.
- Zum Entladen der Speicherschicht kann der durch ein elektrisches Feld unterstützte Tunnelvorgang von Elektronen aus der Speicherschicht durch das Gate-Dielektrikum zum Kanalbereich oder zu einem der Source/Drain-Bereiche ausgenutzt werden. Beispielsweise durch Anlegen einer Spannung von 5 V an den Source-Bereich und einer Spannung von –8 V an die zweite Gate-Elektrode. Um den Ladungszustand der in der Speicherzelle enthaltenen Speicherschicht bei einem Lesevorgang in der Speichereinrichtung zu detektieren, wird an die zweite Gate-Elektrode eine festgelegte Lesespannung und eine Spannung zwischen dem Source- und dem Drain-Bereich zum Erzeugen eines lateralen Feldes angelegt. Die Höhe des Drainstromes hängt oberhalb einer Schwellenspannung näherungsweise linear von der Höhe der Spannung an der zweiten Gate-Elektrode ab. Unterhalb der Schwellenspannung ist der Drainstrom näherungsweise nicht vorhanden. Ist die Speicherschicht beispielsweise mit negativen Ladungsträgern aufgeladen und weist somit ein negatives elektrisches Potential auf, dann verschiebt sich die Schwellenspannung zu einer höheren Spannung an der zweiten Gate-Elektrode hin. Damit ein messbarer Drainstrom flie ßen kann, wird eine höhere Spannung an die zweite Gate-Elektrode angelegt. Bei einer geeigneten konstanten Lesespannung an der zweiten Gate-Elektrode fließt in Abhängigkeit vom Ladungszustand der Speicherschicht der Drainstrom, der im geladenen Zustand der Speicherschicht quasi nicht vorhanden ist, also den logischen Wert Null zugewiesen bekommen kann und im entladenen Zustand einen endlichen Wert aufweist und den logischen Wert Eins zugewiesen bekommen kann. Eine eingehende Beschreibung der genannten Vorgänge findet sich in dem Buch: Flash Memories, edited by P. Cappelletti, C. Golla, P. Olivo, E. Zanoni, Kluwer Academic Publishers, 53–58 (1999).
- Nachfolgend wird die Erfindung anhand der Figuren näher erläutert. Es zeigen:
-
1 Einen schematischen Querschnitt durch eine dem Stand der Technik entsprechende Speicherzelle, -
2 einen schematischen Querschnitt durch eine erfindungsgemäße Speicherzelle nach einem ersten Ausführungsbeispiel, -
3 einen schematischen Querschnitt durch eine erfindungsgemäße Speicherzelle nach einem zweiten Ausführungsbeispiel, -
4 einen schematischen Ausschnitt aus einer erfindungsgemäßen Speichereinrichtung in der Draufsicht und -
5 Stromspannungskennlinien eines Feldeffekttransistors mit organischer Speicherschicht. - Die
1 ist in der Beschreibungseinleitung bereits näher erläutert worden. - Zur Herstellung einer in der
2 dargestellten Speicherzelle1 in der digitale Information in einer temperaturempfindlichen organischen Speicherschicht10 gespeichert wird, werden in einem Halbleitersubstrat17 zwei durch einen Kanalbereich4 voneinander beabstandete Source/Drain-Bereiche5 als dotierte Bereiche vorgesehen. Im Wesentlichen oberhalb des Kanalbereiches4 wird ein Gate-Dielektrikum6 und auf dem Gate-Dielektrikum6 eine erste Gate-Elektrode7a angeordnet. Die organische Speicherschicht10 wird oberhalb der ersten Gate-Elektrode7a zwischen einer ersten Metallebene11a und einer zweiten Metallebene11b vorgesehen. Dadurch, dass die organische Speicherschicht10 oberhalb der poly- oder monokristallinen Halbleiterstrukturen, also derjenigen Strukturen, die im Halbleitersubstrat17 oder aus einem Halbleitersubstrat17 bestehend vorgesehen werden, angeordnet wird, kann vor dem Aufbringen der organischen Speicherschicht10 eine Prozessierung der Halbleiterstrukturen abgeschlossen werden. Da bei der Prozessierung der Halbleiterstrukturen Temperaturen bis zu 1100 Grad Celsius angewendet werden und bei solchen Temperaturen die organische Speicherschicht10 geschädigt wird, kann durch das Aufbringen der organischen Speicherschicht10 zu einem späteren Zeitpunkt die thermische Belastung der organischen Speicherschicht10 reduziert werden. Durch eine leitende Verbindung8 wird die organische Speicherschicht10 mit der ersten Gate-Elektrode7a verbunden und kann durch Elektronen die aus dem Kanalbereich4 durch das Gate-Dielektrikum6 in die erste Gate-Elektrode7a gelangen, aufgeladen werden. Die leitende Verbindung ist in Form eines metallgefüllten Kontaktloches14 , das in eine Isolationsschicht12 eingebracht wird, vorgesehen. Die organische Speicherschicht10 ist in einem Loch zwischen zwei Metallebenen11a , b eingebracht und zwischen einer ersten und einer zweiten Elektrode9a ,9b angeordnet. Über der zweiten Elektro de befindet sich die zweite Gate-Elektrode7b , die durch eine Isolatorschicht18 von der zweiten Elektrode9b getrennt ist. Die zweite Gate-Elektrode7b dient einer Ansteuerung eines aus den beschriebenen Elementen bestehenden Feldeffekttransistors. - Der
2 sind die Elemente des in der Speicherzelle1 enthaltenen Feldeffekttransistors mit der organischen Speicherschicht10 entnehmbar. In einem Halbleitersubstrat17 befinden sich die durch einen Kanalbereich4 beabstandeten Source/Drain-Bereiche5 . Oberhalb des Kanalbereiches ist ein Gate-Dielektrikum6 und auf dem Gate-Dielektrikum eine erste Gate-Elektrode7a angeordnet. Es sind zwei Metallebenen11a , b zu sehen, in denen die Elektroden9a ,9b ausgeprägt sind. Zwischen den Elektroden9a ,9b befindet sich die organische Speicherschicht10 . Die leitende Verbindung8 zwischen der ersten Elektrode9a und der ersten Gate-Elektrode7a ist in Form eines metallgefüllten Kontaktloches14 in der Isolationsschicht12 dargestellt. Auf der zweiten Elektrode9b ist eine Isolatorschicht18 und auf der Isolatorschicht die zweite Gate-Elektrode7b vorgesehen. - Zur weiteren Reduzierung der thermischen Belastung auf die organische Speicherschicht
10 ist es sinnvoll, das Aufbringen der Speicherschicht10 näher an das Ende eines gesamten Prozessablaufes zur Herstellung der Speichereinrichtung2 zu verlegen. Dies geschieht beispielsweise durch Anordnung der Speicherschicht10 zwischen zwei zuletzt prozessierten höheren Metallebenen11 . Die leitende Verbindung8 der ersten Elektrode9a mit der ersten Gate-Elektrode7a ist durch in Isolationsschichten12 eingebrachte, übereinander gestapelte und mit Metall gefüllte Kontaktlöcher14 , die einen Kontakt durch darunter liegende Metallebenen11 hindurch ermöglichen, hergestellt. - Das in der
3 gezeigte Ausführungsbeispiel der Speicherzelle1 unterscheidet sich von dem in der2 dargestellten Ausführungsbeispiel der Speicherzelle1 durch die Art ihrer leitenden Verbindung8 . Die organische Schicht10 befindet sich zwischen zwei höher gelegenen Metallebenen11 . Die leitende Verbindung8 besteht aus übereinander gestapelten und mit Metall gefüllten Kontaktlöchern14 , die in die zwischen den Metallebenen11 vorgesehenen Isolationsschichten12 eingebracht sind und einen Kontakt durch mehrere Leiterbahnen13 und Kontaktlöcher14 aufweisenden Metallebenen11 hindurch herstellen. - Um aus den Speicherzellen
1 eine Speichereinrichtung2 herzustellen, werden die Speicherzellen1 beispielsweise zeilenweise und spaltenweise angeordnet. Jeweils in Zeilen und Spalten benachbarte Speicherzellen1 werden durch senkrecht zueinander angeordnete und an Kreuzungsstellen15 übereinander liegenden Leiterbahnen13 miteinander verbunden. Die eine Leiterbahn13 verbindet Source/Drain-Bereiche5 von in einer Zeile benachbarten Speicherzellen1 und wird auch als Bit-Leitung13b bezeichnet. Die andere Leiterbahn13 verbindet die zweiten Gate-Elektroden7b der in den Spalten benachbarten Speicherzellen1 und wird auch als Adressierungsleitung13a bezeichnet. Sowohl Bit-Leitung13b als auch Adressierungsleitung13a sind jeweils in einer Metallebene11 ausgebildet. Da die Bit-Leitung13b zu dem jeweiligen Source/Drain-Bereich5 in jeder Speicherzelle1 Kontakt haben sollte und Kontaktstellen Platz in der Speicherzelle1 benötigen würden, sind, um eine Flächenersparnis zu erzielen, die Source/Drain-Bereiche5 der Speicherzellen1 durch dotierte Bereiche16 im Halbleitersubstrat17 elektrisch leitend miteinander verbunden. Nur alle beispielsweise 8 oder 16 Spei cherzellen1 ist eine leitende Verbindung8 zur Bit-Leitung13b vorgesehen. - Ein Ausschnitt aus der Speichereinrichtung
2 ist der4 entnehmbar. Dargestellt sind kreuzweise angeordnete Bit-Leitungen13b und Adressierungsleitungen13a . An den Kreuzungsstellen15 befinden sich die zeilen- und spaltenweise angeordneten Speicherzellen1 . Die als Leitungen ausgebildeten dotierten Bereiche16 , die die Source/Drain-Bereiche5 von in einer Zeile benachbarten Speicherzellen1 miteinander verbinden, sind in dem Ausschnitt erkennbar, ebenso die leitende Verbindung8 zur Bit-Leitung13b . - Die in der
5 dargestellten Strom-Spannungskennlinien einer Speicherzelle1 mit organischer Speicherschicht10 sind bereits in der Beschreibungseinleitung näher erläutert worden. -
- 1
- Speicherzelle
- 2
- Speichervorrichtung
- 4
- Kanalbereich
- 5
- Source/Drain-Bereich
- 6
- Gate-Dielektrikum
- 7a
- erste Gate-Elektrode
- 7b
- zweite Gate-Elektrode
- 8
- leitende Verbindung
- 9a
- erste Elektrode
- 9b
- zweite Elektrode
- 10
- Speicherschicht
- 11
- Metallebene
- 11a
- erste Metallebene
- llb
- zweite Metallebene
- 12
- Isolationsschicht
- 13
- Leiterbahn
- 13a
- Adressierungsleitung
- 13b
- Bitleitung
- 14
- Kontaktloch
- 15
- Kreuzungsstellen
- 16
- dotierter Bereich
- 17
- Halbleitersubstrat
- 18
- Isolatorschicht
Claims (22)
- Verfahren zur Herstellung einer Halbleiterstrukturen aufweisenden Speichereinrichtung (
2 ) mit Speicherzellen (1 ), in denen digitale Information in einer Speicherschicht (10 ) gespeichert wird, bei dem: – in einem Halbleitersubstrat (17 ) zwei durch einen Kanalbereich (4 ) voneinander beabstandete Source/Drain-Bereiche (5 ) ausgebildet werden, – auf einer Substratoberfläche des Halbleitersubstrats (17 ) im wesentlichen oberhalb des Kanalbereiches (4 ) ein Gate-Dielektrikum (6 ) vorgesehen wird, dadurch gekennzeichnet, dass – auf dem Gate-Dielektrikum (6 ) eine erste Gate-Elektrode (7a ) angeordnet wird, – vor einem Aufbringen der Speicherschicht (10 ) eine Prozessierung der Halbleiterstrukturen abgeschlossen wird, – eine leitende Verbindung (8 ) zwischen der Speicherschicht (10 ) und der ersten Gate-Elektrode (7a ) vorgesehen wird, – über der Speicherschicht (10 ) eine Isolatorschicht (18 ) und – auf der Isolatorschicht (18 ) eine zweite Gate-Elektrode (7b ) vorgesehen wird. - Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Speicherschicht (
10 ) zwischen einer ersten und einer zweiten Elektrode (9a ,9b ) angeordnet wird. - Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass die erste Elektrode (
9a ) durch einen Abschnitt der leitenden Verbindung (8 ) ausgebildet wird. - Verfahren nach einem der Ansprüche 2 oder 3, dadurch gekennzeichnet, dass für die erste und die zweite Elektrode (
9a ,9b ) eines der Metalle Aluminium, Wolfram oder Kupfer vorgesehen wird. - Verfahren nach einem der Ansprüche 2 oder 3, dadurch gekennzeichnet, dass für die erste und die zweite Elektrode (
9a ,9b ) eines der Edelmetalle Pt, Au oder Ag vorgesehen wird. - Verfahren nach einem der Ansprüche 2 bis 5, dadurch gekennzeichnet, dass – die erste Elektrode (
9a ) in einer ersten Metallebene (11a ) und die zweite Elektrode (9b ) in einer zweiten Metallebene (11b ) ausgebildet werden und – die leitende Verbindung (8 ) zwischen der ersten Gate-Elektrode (7a ) und der ersten Elektrode (9a ) durch ein mit leitendem Material gefülltes Kontaktloch (14 ) hergestellt wird. - Verfahren nach einem der Ansprüche 2 bis 5, dadurch gekennzeichnet, dass – jeweils die erste und die zweite Elektrode (
9a ,9b ) in jeweils einer im weiteren Prozessverlauf prozessierten Metallebene (11 ) ausgebildet werden und – die leitende Verbindung (8 ) zwischen der ersten Elektrode (9a ) und der ersten Gate-Elektrode (7a ) durch übereinander angeordnete mit leitendem Material gefüllte Kontaktlöcher (14 ) hergestellt wird. - Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass als Speicherschicht (
10 ) eine organische Schicht vorgesehen wird. - Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass die organische Schicht mit Porphyrinmolekülen vorgesehen wird.
- Verfahren nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass – zur Herstellung von Source- und Drainleitungen, die Source/Drain-Bereiche (
5 ) von zeilenweise angeordneten in einer Zeile jeweils benachbarten Speicherzellen (1 ) durch im Halbleitersubstrat vorgesehene, dotierte Bereiche (16 ) elektrisch leitend miteinander verbunden werden und – nach einer vorgegebenen Anzahl von durch dotierte Bereiche (16 ) im Halbleitersubstrat (17 ) elektrisch leitend miteinander verbundenen Source/Drain-Bereichen (5 ) leitende Verbindungen (8 ) mit in einer Metallebene (11 ) ausgebildeten und die Source/Drain-Bereiche (5 ) von Speicherzellen (1 ) verbindende Leiterbahnen (13 ) vorgesehen werden. - Speicherzelle (
1 ) mit einer eine digitale Information speichernden Speicherschicht (10 ), mit zwei in einem Halbleitersubstrat (17 ) ausgebildeten durch einen Kanalbereich (4 ) voneinander beabstandeten Source/Drain-Bereichen (5 ) und einem auf einer Substratoberfläche des Halbleitersubstrats (17 ) im Wesentlichen oberhalb des Kanalbereiches (4 ) vorgesehenen Gate-Dielektrikum (6 ), dadurch gekennzeichnet, dass – auf dem Gate-Dielektrikum (6 ) eine erste Gate-Elektrode (7a ) angeordnet ist, – die Speicherschicht (10 ) auf der ersten Gate-Elektrode (7a ), oder zur ersten Gate-Elektrode (7a ) beabstandet angeordnet ist, – eine leitende Verbindung (8 ) zwischen der Speicherschicht (10 ) und der ersten Gate-Elektrode (7a ) vorgesehen ist, – über der Speicherschicht (10 ) eine Isolatorschicht (18 ) und – auf der Isolatorschicht (18 ) eine zweite Gate-Elektrode (7b ) vorgesehen sind. - Speicherzelle nach Anspruch 11, dadurch gekennzeichnet, dass die Speicherschicht (
10 ) zwischen einer ersten und einer zweiten Elektrode (9a ,9b ) angeordnet ist. - Verfahren nach Anspruch 12, dadurch gekennzeichnet, dass die erste Elektrode (
9a ) durch einen Abschnitt der leitenden Verbindung (8 ) ausgebildet ist. - Verfahren nach einem der Ansprüche 12 oder 13, dadurch gekennzeichnet, dass die erste und die zweite Elektrode (
9a ,9b ) aus einem der Metalle Aluminium, Wolfram oder Kupfer bestehen. - Verfahren nach einem der Ansprüche 12 oder 13, dadurch gekennzeichnet, dass die erste und die zweite Elektrode (
9a ,9b ) aus einem der Edelmetalle Pt, Au oder Ag. - Speicherzelle nach einem der Ansprüche 12 bis 15, dadurch gekennzeichnet, dass – die erste Elektrode (
9a ) in einer ersten Metallebene (11a ) und die zweite Elektrode (9b ) in einer zweiten Metallebene (11b ) ausgebildet sind und – die leitende Verbindung (8 ) zwischen der ersten Gate-Elektrode (7a ) und der ersten Elektrode (9a ) durch ein mit leitendem Material gefülltes Kontaktloch (14 ) vorgesehen ist. - Speicherzelle nach einem der Ansprüche 12 bis 15, dadurch gekennzeichnet, dass – jeweils die erste und die zweite Elektrode (
9a ,9b ), in jeweils einer von der ersten Gate-Elektrode (7a ) weiter als die erste oder die zweite Metallebene (11a ,11b ) beabstandeten Metallebene (11 ) ausgebildet sind und – die leitende Verbindung (8 ) von der ersten Elektrode (9a ) mit der ersten Gate-Elektrode (7a ) durch in Isolationsschichten (12 ) eingebrachte übereinander angeordnete und mit leitendem Material gefüllte Kontaktlöcher (14 ) vorgesehen ist. - Speicherzelle nach einem der Ansprüche 11 bis 17, dadurch gekennzeichnet, dass die Speicherschicht (
10 ) als eine organische Schicht vorgesehen ist. - Speicherzelle nach Anspruch 18, dadurch gekennzeichnet, dass die organische Speicherschicht (
10 ) Porphyrinmoleküle enthält. - Speichereinrichtung mit zeilenweise angeordneten, Halbleiterstrukturen aufweisenden und eine digitale Information speichernden Speicherzellen, gekennzeichnet durch, Speicherzellen (
1 ) nach einem der Ansprüche 11 bis 19. - Speichereinrichtung nach Anspruch 20, dadurch gekennzeichnet, dass – zur Bereitstellung von Source- und Drainleitungen, Source/Drain-Bereiche (
5 ) von in einer Zeile jeweils benachbarten Speicherzellen (1 ) durch im Halbleitersubstrat (17 ) vorgesehene, dotierte Bereiche (16 ) elektrisch leitend miteinander verbunden sind und – nach einer vorgegebenen Anzahl von durch die dotierten Bereiche (16 ) im Halbleitersubstrat (17 ) elektrisch leitend miteinander verbundenen Source/Drain-Bereichen (5 ) leitende Verbindungen (8 ) zu in einer Metallebene (11 ) ausgebildeten und die Source/Drain-Bereiche (5 ) von Speicherzellen (1 ) verbindenden Leiterbahnen (13 ) vorgesehen sind. - Verfahren zum Betrieb der Speichereinrichtung (
2 ) nach einem der Ansprüche 20 oder 21 bei dem: – zum Programmieren der Speichereinrichtung (2 ) die jeweiligen Speicherschichten (10 ) von ausgewählten Speicherzellen (1 ) durch Anlegen von Spannungen an die Source/Drain-Bereiche (5 ) und die zweite Gate-Elektrode (7b ) mittels energiereicher Elektronen oder mittels eines Tunnelvorganges von Elektronen durch das Gate-Dielektrikum (6 ) hindurch aufgeladen werden, – zum Löschen der Programmierung die aufgeladenen Speicherschichten (10 ) durch Anlegen einer sich von der beim Programmieren angelegten Spannung unterscheidenden Lösch-Spannung an die zweite Gate-Elektrode (7b ) mittels eines Tunnelvorganges von Elektronen zum Kanalbereich (4 ) oder zum Source/Drain-Bereich (5 ) entladen werden und – zum Lesen der programmierten Speichereinrichtung (2 ) eine Stärke eines Drain-Stromes in Abhängigkeit von einem Ladungszustand der Speicherschicht (10 ) detektiert wird.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10333557A DE10333557B8 (de) | 2003-07-23 | 2003-07-23 | Verfahren zur Herstellung einer Speichereinrichtung, Speicherzelle, Speichereinrichtung und Verfahren zum Betrieb der Speichereinrichtung |
US10/565,578 US20070166924A1 (en) | 2003-07-23 | 2004-07-21 | Memory cell and method for fabricating a memory device |
PCT/DE2004/001588 WO2005010983A2 (de) | 2003-07-23 | 2004-07-21 | Speicherzelle und verfahren zur herstellung einer speichereinrichtung |
KR1020067001512A KR100767881B1 (ko) | 2003-07-23 | 2004-07-21 | 메모리 디바이스 제조 방법, 메모리 셀, 메모리 디바이스및 메모리 디바이스 동작 방법 |
CNB2004800275757A CN100446183C (zh) | 2003-07-23 | 2004-07-21 | 存储单元和用于制作存储器的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10333557A DE10333557B8 (de) | 2003-07-23 | 2003-07-23 | Verfahren zur Herstellung einer Speichereinrichtung, Speicherzelle, Speichereinrichtung und Verfahren zum Betrieb der Speichereinrichtung |
Publications (3)
Publication Number | Publication Date |
---|---|
DE10333557A1 true DE10333557A1 (de) | 2005-02-24 |
DE10333557B4 DE10333557B4 (de) | 2008-02-14 |
DE10333557B8 DE10333557B8 (de) | 2008-05-29 |
Family
ID=34088765
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10333557A Expired - Fee Related DE10333557B8 (de) | 2003-07-23 | 2003-07-23 | Verfahren zur Herstellung einer Speichereinrichtung, Speicherzelle, Speichereinrichtung und Verfahren zum Betrieb der Speichereinrichtung |
Country Status (5)
Country | Link |
---|---|
US (1) | US20070166924A1 (de) |
KR (1) | KR100767881B1 (de) |
CN (1) | CN100446183C (de) |
DE (1) | DE10333557B8 (de) |
WO (1) | WO2005010983A2 (de) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1717862A3 (de) * | 2005-04-28 | 2012-10-10 | Semiconductor Energy Laboratory Co., Ltd. | Speicherelement und Halbleiterbauelement |
US8890234B2 (en) * | 2012-09-05 | 2014-11-18 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device |
US10163917B2 (en) * | 2016-11-01 | 2018-12-25 | Micron Technology, Inc. | Cell disturb prevention using a leaker device to reduce excess charge from an electronic device |
US10748931B2 (en) * | 2018-05-08 | 2020-08-18 | Micron Technology, Inc. | Integrated assemblies having ferroelectric transistors with body regions coupled to carrier reservoirs |
CN110526923A (zh) * | 2019-08-09 | 2019-12-03 | 南京邮电大学 | 一种侧链修饰的卟啉分子及其应用 |
US20230223066A1 (en) * | 2022-01-07 | 2023-07-13 | Ferroelectric Memory Gmbh | Memory cell and methods thereof |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05327062A (ja) * | 1992-05-22 | 1993-12-10 | Sharp Corp | 強誘電体記憶素子 |
US6140672A (en) * | 1999-03-05 | 2000-10-31 | Symetrix Corporation | Ferroelectric field effect transistor having a gate electrode being electrically connected to the bottom electrode of a ferroelectric capacitor |
US6194752B1 (en) * | 1997-06-16 | 2001-02-27 | Sanyo Electric Co., Ltd. | Dielectric device, dielectric memory and method of fabricating the same |
US20010054732A1 (en) * | 2000-06-27 | 2001-12-27 | Yoshihisa Kato | Semiconductor memory and method for driving the same |
US20020070397A1 (en) * | 2000-11-17 | 2002-06-13 | Stmicroelectronics S.R.I. | Contact structure for a ferroelectric memory device |
US20030053351A1 (en) * | 2001-09-14 | 2003-03-20 | Sang-Hyun Oh | Ferroelectric memory device and method for manufacturing the same |
US6559469B1 (en) * | 1992-10-23 | 2003-05-06 | Symetrix Corporation | Ferroelectric and high dielectric constant transistors |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5981335A (en) * | 1997-11-20 | 1999-11-09 | Vanguard International Semiconductor Corporation | Method of making stacked gate memory cell structure |
US6051467A (en) * | 1998-04-02 | 2000-04-18 | Chartered Semiconductor Manufacturing, Ltd. | Method to fabricate a large planar area ONO interpoly dielectric in flash device |
US6297989B1 (en) * | 1999-02-26 | 2001-10-02 | Micron Technology, Inc. | Applications for non-volatile memory cells |
US6674121B2 (en) * | 2001-12-14 | 2004-01-06 | The Regents Of The University Of California | Method and system for molecular charge storage field effect transistor |
-
2003
- 2003-07-23 DE DE10333557A patent/DE10333557B8/de not_active Expired - Fee Related
-
2004
- 2004-07-21 US US10/565,578 patent/US20070166924A1/en not_active Abandoned
- 2004-07-21 CN CNB2004800275757A patent/CN100446183C/zh not_active Expired - Fee Related
- 2004-07-21 WO PCT/DE2004/001588 patent/WO2005010983A2/de active Application Filing
- 2004-07-21 KR KR1020067001512A patent/KR100767881B1/ko not_active IP Right Cessation
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05327062A (ja) * | 1992-05-22 | 1993-12-10 | Sharp Corp | 強誘電体記憶素子 |
US6559469B1 (en) * | 1992-10-23 | 2003-05-06 | Symetrix Corporation | Ferroelectric and high dielectric constant transistors |
US6194752B1 (en) * | 1997-06-16 | 2001-02-27 | Sanyo Electric Co., Ltd. | Dielectric device, dielectric memory and method of fabricating the same |
US6140672A (en) * | 1999-03-05 | 2000-10-31 | Symetrix Corporation | Ferroelectric field effect transistor having a gate electrode being electrically connected to the bottom electrode of a ferroelectric capacitor |
US20010054732A1 (en) * | 2000-06-27 | 2001-12-27 | Yoshihisa Kato | Semiconductor memory and method for driving the same |
US20020070397A1 (en) * | 2000-11-17 | 2002-06-13 | Stmicroelectronics S.R.I. | Contact structure for a ferroelectric memory device |
US20030053351A1 (en) * | 2001-09-14 | 2003-03-20 | Sang-Hyun Oh | Ferroelectric memory device and method for manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
KR20060052859A (ko) | 2006-05-19 |
WO2005010983A3 (de) | 2005-03-24 |
CN1856865A (zh) | 2006-11-01 |
CN100446183C (zh) | 2008-12-24 |
KR100767881B1 (ko) | 2007-10-17 |
DE10333557B8 (de) | 2008-05-29 |
WO2005010983A2 (de) | 2005-02-03 |
DE10333557B4 (de) | 2008-02-14 |
US20070166924A1 (en) | 2007-07-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69229467T2 (de) | Nichtflüchtige Halbleiterspeicheranordnung mit über den entsprechend verknüpften Auswahltransistoren gestapelten Dünnschichtspeichertransistoren | |
EP0160720B1 (de) | Halbleiterspeicherzelle mit einem potentialmässig schwebenden Speichergate | |
DE69533250T2 (de) | Elektrisch löschbares nicht-flüchtiges Speicherbauteil und Verfahren zur Herstellung desselben | |
DE68929225T2 (de) | Nichtflüchtiger Halbleiterspeicher | |
DE3853046T2 (de) | Halbleiter-Speicheranordnung mit einem Metallfilm auf Aluminiumgrundlage und einem Metallfilm auf hochschmelzender Metallsilicidgrundlage. | |
DE112006000661B4 (de) | Stromkompensierte Drainspannungsregelungs-Schaltung | |
DE3844120A1 (de) | Halbleitereinrichtung mit grabenfoermiger struktur | |
DE69125692T2 (de) | Nichtflüchtiger Halbleiter-Speicher | |
DE102005045312A1 (de) | Halbleiterspeicher mit flüchtigen und nichtflüchtigen Speicherzellen | |
DE19820491A1 (de) | Nichtflüchtige Halbleiterspeichereinrichtung und Speicherzelle in einer solchen | |
DE3485822T2 (de) | Halbleiterspeichervorrichtung mit schwebender torelektrode. | |
DE112014005480T5 (de) | Systeme, Verfahren und Vorrichtung für Speicherzellen mit gemeinsamen Source-Leitungen | |
DE69622115T2 (de) | Verbesserungen an nichtflüchtigen Speicheranordnungen oder bezüglich derselben | |
DE102008032551B4 (de) | Speicherbauelement-Chip und Verfahren zur Herstellung integrierter Speicherbauelemente | |
DE102004011431B4 (de) | Verfahren zum Herstellen eines nicht flüchtigen Halbleiterspeichers | |
EP1571674A2 (de) | Verfahren zum Betreiben einer elektrischen beschreib- und löschbaren Speicherzelle und eine Speichereinrichtung zum elektrischen Speichern | |
DE3046524C2 (de) | Halbleitervorrichtung | |
DE10333557B4 (de) | Verfahren zur Herstellung einer Speichereinrichtung, Speicherzelle, Speichereinrichtung und Verfahren zum Betrieb der Speichereinrichtung | |
DE3833726C2 (de) | ||
DE4005645C2 (de) | MIS-Halbleiteranordnung | |
WO2006029594A1 (de) | Halbleiterspeicherbauelement | |
DE19807009A1 (de) | Verfahren zur Herstellung einer nichtflüchtigen Speichereinrichtung | |
DE102005003000A1 (de) | Halbleiterprodukt mit einem Halbleitersubstrat und einer Teststruktur und Verfahren | |
DE102004060697A1 (de) | Halbleiterschaltungsanordung und Verfahren zum Herstellen einer Halbleiterschaltungsanordnung | |
DE10256200B4 (de) | Flash-Speicherzelle und Verfahren zur Herstellung dieser, sowie ein Programmier-/Lösch-/Lese-Verfahren in der Flash-Speicherzelle |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8127 | New person/name/address of the applicant |
Owner name: QIMONDA AG, 81739 MUENCHEN, DE |
|
8396 | Reprint of erroneous front page | ||
8364 | No opposition during term of opposition | ||
R081 | Change of applicant/patentee |
Owner name: INFINEON TECHNOLOGIES AG, DE Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE |
|
R081 | Change of applicant/patentee |
Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee | ||
R079 | Amendment of ipc main class |
Free format text: PREVIOUS MAIN CLASS: H01L0021824700 Ipc: H01L0027115600 |