DE10324645A1 - Selektive Plazierung von Quantum-Wells in Flipchip-Leuchtdioden zur verbesserten Lichtextraktion - Google Patents

Selektive Plazierung von Quantum-Wells in Flipchip-Leuchtdioden zur verbesserten Lichtextraktion Download PDF

Info

Publication number
DE10324645A1
DE10324645A1 DE10324645A DE10324645A DE10324645A1 DE 10324645 A1 DE10324645 A1 DE 10324645A1 DE 10324645 A DE10324645 A DE 10324645A DE 10324645 A DE10324645 A DE 10324645A DE 10324645 A1 DE10324645 A1 DE 10324645A1
Authority
DE
Germany
Prior art keywords
light
reflector
separation distance
emitting diode
radiation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE10324645A
Other languages
English (en)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lumileds LLC
Original Assignee
Lumileds LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lumileds LLC filed Critical Lumileds LLC
Publication of DE10324645A1 publication Critical patent/DE10324645A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/14—Detecting light within display terminals, e.g. using a single or a plurality of photosensors
    • G09G2360/145—Detecting light within display terminals, e.g. using a single or a plurality of photosensors the light originating from the display screen
    • G09G2360/147—Detecting light within display terminals, e.g. using a single or a plurality of photosensors the light originating from the display screen the originated light output being determined for each pixel
    • G09G2360/148—Detecting light within display terminals, e.g. using a single or a plurality of photosensors the light originating from the display screen the originated light output being determined for each pixel the light being detected by light detection means within each pixel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0605—Shape
    • H01L2224/06051—Bonding areas having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/641—Heat extraction or cooling elements characterized by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/647—Heat extraction or cooling elements the elements conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

Gemäß Ausführungsformen der Erfindung enthält eine Licht emittierende Anordnung ein Licht emittierendes Gebiet und einen reflektierenden Kontakt, der von dem Licht emittierenden Gebiet durch eine oder mehr Schichten getrennt ist. Bei einer ersten Ausführungsform beträgt der Trennabstand zwischen dem Licht emittierenden Gebiet und dem reflektierenden Kontakt zwischen etwa 0,5lambda¶n¶ ¶und¶ etwa 0,9lambda¶n¶, wobei lambda¶n¶ die Wellenlänge von aus dem Licht emittierenden Gebiet in einer Fläche der Anordnung, die das Licht emittierende Gebiet und den reflektierenden Kontakt trennt, emittierter Strahlung ist. Bei einer zweiten Ausführungsform beträgt der Trennabstand zwischen dem Licht emittierenden Gebiet und dem reflektierenden Kontakt zwischen etwa lambda¶n¶ ¶und¶ etwa 1,4lambda¶n¶. Das Licht emittierende Gebiet kann beispielsweise III-Nitrid, III-Phosphid oder irgendein anderes geeignetes Material sein.

Description

  • Licht emittierende Halbleiteranordnungen wie z.B. Leuchtdioden können aus mehreren Materialsystemen hergestellt werden, einschließlich III-Phosphid-, III-Nitrid-, und II-VI-Materialien. Ein "III-Nitrid"-Materialsystem ist eine beliebige Kombination aus Gruppe-III- und Gruppe-V-Elementen, wobei Stickstoff das primäre Gruppe-V-Element ist, um Halbleiter zu bilden, die bei der Herstellung elektronischer oder optoelektronischer Anordnungen verwendet werden. Dieses Materialsystem enthält, ohne darauf beschränkt zu sein, GaN, AlGaN, AlN, GaInN, AlGaInN, InN, GaInAsN, und GaInPN. Das III-Nitrid-Materialsystem ist für die Herstellung von Licht emittierenden Anordnungen (LEDs) geeignet, die Licht mit Photonenenergien vom ultravioletten bis zum roten spektralen Wellenlängenbereich erzeugen. Diese LEDs enthalten Leuchtdioden und Laserdioden.
  • Eine III-Nitrid-LED enthält typischerweise Epitaxieschichten, die mittels Aufwachstechniken, z.B. organometallische Dampfphasenepitaxie, auf einem geeigneten Aufwachssubstrat deponiert werden, um einen pn-Übergang zu bilden. Obwohl bei den weiter unten beschriebenen Beispielen die n-Schichten neben dem Aufwachssubstrat und die p-Schichten neben den Kontakten liegen, ist selbstverständlich anzunehmen, dass die Anordnungen eine beliebige Anordnung von p- und n-Schichten sein können. Es gibt einige einzigartige Herausforderungen bei der Herstellung von III-Nitrid-Halbleiteranordnungen. Weil preiswerte III-Nitrid-Substrate nicht im Handel erhältlich sind, muss das epitaktische Aufwachsen gezwungenermaßen auf nicht gitterangepassten Substraten erfolgen, z.B. Saphir oder SiC. Die "Epitaxieseite-nach oben"-Orientierung des herkömmlichen LED-Chips erfordert, dass Licht aus der oberen Oberfläche heraus extrahiert werden muss, d.h. durch die Kontaktschichten hindurch. Aber der hohe spezifische Widerstand von III-Nitrid-Kontaktschichten vom p-Typ, z.B. GaN, erfordert, dass auf der Oberfläche aus p-Material eine Metallisierung deponiert wird, um genügende Verteilung des Stroms zu verschaffen. Weil solche Metalle Licht absorbieren, wird typischerweise eine sehr dünne p-Elektrodenmetallisierung (z.B. Ni/Au) verwendet, um Licht durch die obere Oberfläche austreten zu lassen. Selbst diese dünnen halbdurchlässigen Schichten absorbieren eine bedeutende Menge an Licht. Unter der Annahme einer typischen Dicke von 100Å für Au und unter Vernachlässigung von Ni (das zu transparentem NiOx oxidiert sein kann) beträgt die Menge an in dieser halbdurchlässigen p-Elektrode absorbiertem Licht bei λ = 500 nm ≈ 5% pro Durchlauf. Bei hohen Stromdichten muss eventuell die Metallisierungsdicke vergrößert werden, um eine gleichmäßige Strominjektion in das aktive Gebiet aufrechtzuerhalten, und um zu vermeiden, dass das meiste Licht in der Nähe des Drahtbondflecks erzeugt wird. Vergrößern der Metalldicke erhöht die Lichtabsorption und verringert den Extraktionswirkungsgrad der Anordnung. Natürlich sollte dieser Kompromiss beim Design von III-Nitrid-LEDs für Betrieb bei hohen Stromdichten (> 40 A/cm2, was ≈ 50 mA in eine etwa 0,35 x 0,35 mm2 große Übergangsfläche bedeutet) vermieden werden.
  • In 1 offenbarte Nakamura et al. in U.S.P.N. 5.563.422, eine typische III-Nitrid-LED nach dem Stand der Technik unter Verwendung eines Saphirsubstrats. Undotierte und dotierte III-Nitrid-Schichten umgeben ein aktives Gebiet. Eine nicht planare Anordnungsgeometrie ist notwendig, wo ein Kontakt sowohl mit den p- als auch den n-Gebieten auf der gleichen Seite (oben) der LED auftritt, da das Substrat elektrisch isolierend ist. Auch sind oben auf der Anordnung zwei Drahtbondflecke erforderlich. Der n-seitige Drahtbondfleck ist auch eine ohmsche Elektrode, um eine elektrische Verbindung mit den III-Nitrid-Epitaxieschichten herzustellen. Der hohe spezifische Widerstand der p-III-Nitrid-Schichten erfordert, dass mit einer dünnen halbdurchlässigen (teilweise absorbierenden) ohmschen NiAu-Elektrode, die mit den p-III-Nitrid-Schichten elektrisch verbunden ist, für eine Verteilung des Stroms gesorgt wird. Der Lichtextraktionswirkungsgrad wird durch die Menge der von dieser ohmschen Elektrode und den Bondflecken bedeckten Oberfläche begrenzt. Die mit den ohmschen und Bondfleck-Metallschichten einhergehenden optischen Verluste werden durch die Lichtleiternatur der III-Nitridmaterialien (n ≈ 2,4) auf dem Saphirsubstrat (n ≈ 1,8) betont.
  • Inoue, et. al. offenbarte in EP 0 921 577 A1 eine III-Nitrid-LED nach dem Stand der Technik mit einer "Epitaxieseite nach unten"- oder invertierten Struktur, wobei das Licht vorwiegend nach oben durch ein Superstrat, d.h. das Saphir-Aufwachssubstrat austritt. Das Anordnungsdesign bewahrt die aktive Übergangsfläche und sorgt für die kleinstmögliche Chipgröße. Die p-Elektrode ist aus Ni und Au hergestellt, die sichtbares Licht ziemlich gut absorbieren. Da dieser Anordnung eine hoch reflektierende p-Elektrodenmetallisierung fehlt, ist sie hinsichtlich des Lichtextraktionswirkungsgrades begrenzt und bietet keine deutliche Verbesserung gegenüber der herkömmlichen ("Epitaxieseite nach oben"-)Anordnung. Auch weil die Anordnungen klein sind (< 400 × 400 μm2) und eine kleine Lötanschlussfläche zum Gehäuse nutzen, sind sie hinsichtlich ihrer Lichterzeugungsfähigkeit begrenzt. Schließlich leidet der Wirkungsgrad dieser Anordnung darunter, dass geleitetes Licht in den III-Nitrid-Epitaxieschichten wegen des Saphirsuperstrats mit niedriger Brechzahl eingefangen wird.
  • Kondoh et. al. offenbarte in EP 0 926 744 A2 eine invertierte III-Nitrid-LED nach dem Stand der Technik unter Verwendung eines Saphirsuperstrats. Die p-Elektrode ist Silber, das bei sichtbarem Licht sehr reflektierend ist und im Vergleich zu der von Inoue et. al offenbarten Anordnung eine Anordnung mit höherem Lichtextraktionswirkungsgrad ergibt. Die Adhäsion von Ag an III-Nitrid-Material ist jedoch schlecht. Beim Ausheilen kann Ag verklumpen und die Einheit des Verhaltens des ohmschen Flächenkontakts und des Reflexionsvermögens zerstören. Da die Anordnung relativ klein ist (<400 × 400 μm2) und eine kleine Lötanschlussfläche zum Gehäuse nutzt, ist sie hinsichtlich ihrer Lichterzeugungsfähigkeit begrenzt. Schließlich leidet der Wirkungsgrad dieser Anordnung darunter, dass geleitetes Licht in den III-Nitrid-Epitaxieschichten wegen des Saphirsuperstrats mit niedriger Brechzahl eingefangen wird.
  • Mensz et. al. offenbarten in Electronics Letters 33 (24) 5.2066-2068 eine invertierte III-Nitrid-LED nach dem Stand der Technik unter Verwendung eines Saphirsuperstrats. Bei dieser Anordnung werden Doppelschicht-Metall-p-Elektroden, Ni/Al und Ni/Ag, genutzt, die im Vergleich zu Ni/Au ein verbessertes Reflexionsvermögen bieten. Diese Anordnungen wiesen jedoch hohe Durchlassspannungen von 4,9 bis 5,1 V bei 20 mA in 350 × 350 μm2 großen Anordnungen auf. Dies ergibt einen Serienwiderstand von ≈ 100 Ω, was mehr als drei Mal größer ist als der von Anordnungen mit guten ohmschen Elektroden. Der hohe Serienwiderstand begrenzt den Leistungsumwandlungswirkungsgrad ernsthaft. Da diese Anordnungen klein (<400 × 400 μm2) und nicht für einen niedrigen Wärmewiderstand montiert sind, sind sie hinsichtlich ihrer Lichterzeugungsfähigkeit begrenzt.. Schließlich leidet der Wirkungsgrad dieser Anordnungen darunter, dass geleitetes Licht in den III-Nitrid-Epitaxieschichten wegen des Saphirsuperstrats mit niedriger Brechzahl eingefangen wird.
  • Edmond et.al. offenbarten in WIPO W096/09653 eine vertikale III-Nitrid-Injektions-LED auf einem leitenden SiC-Substrat, in 2 gezeigt. Für eine ohmsche Leitung von den III-Nitrid-Schichten zum SiC-Substrat ist eine leitfähige Pufferschicht erforderlich. Die für eine leitfähige Pufferschicht geforderten Aufwachsbedingungen begrenzen die für nachfolgende Schichten verfügbaren Aufwachsbedingungen und schränken somit die Qualität der III-Nitrid-Schichten des aktiven Gebietes ein. Auch kann die leitfähige Pufferschicht optische Verlustmechanismen einführen, die den Lichtextraktionswirkungsgrad begrenzen. Außerdem muss das SiC-Substrat so dotiert sein, dass es eine hohe elektrische Leitfähigkeit (ρ < 0,2 Ω-cm) für einen niedrigen Serienwiderstand verschafft. Aus den Dotierstoffen des SiC-Substrats resultierende optische Absorption begrenzt den Lichtextraktionswirkungsgrad der Anordnung. Diese Bedingungen führen zu einem Kompromiss zwischen Serienwiderstand und Lichtextraktionswirkungsgrad und dienen dazu, den Wirkungsgrad der LED von 2 für die Umwandlung von elektrischer in optische Leistung zu begrenzen.
  • Gemäß Ausführungsformen der Erfindung enthält eine Licht emittierende Anordnung ein Licht emittierendes Gebiet und einen von dem Licht emittierenden Gebiet durch eine oder mehrere Schichten getrennten reflektierenden Kontakt. Bei einer ersten Ausführungsform liegt der Trennabstand zwischen dem Licht emittierenden Gebiet und dem reflektierenden Kontakt zwischen etwa 0,5λn und etwa 0,9λn, wobei λn die Wellenlänge der von dem Licht emittierenden Gebiet emittierten Strahlung ist, geteilt durch die Brechzahl des Materials. Bei einer zweiten Ausführungsform liegt der Trennabstand zwischen dem Licht emittierenden Gebiet und dem reflektierenden Kontakt zwischen etwa λn und etwa 1,4λn. Bei einer dritten Ausführungsform liegt der Trennabstand zwischen dem Licht emittierenden Gebiet und dem reflektierenden Kontakt zwischen etwa 1,55λn und etwa 1,95λn.
  • 1 zeigt eine Licht emittierende III-Nitrid-Anordnung nach dem Stand der Technik mit einem Saphirsubstrat.
  • 2 zeigt eine andere Licht emittierende III-Nitrid-Anordnung nach dem Stand der Technik mit einem SiC-Substrat.
  • 3 zeigt maximalen Durchlasstrom als Funktion des Wärmewiderstandes vom Übergang zur Umgebung.
  • 4 zeigt den LED-Extraktionswirkungsgrad als Funktion der p-Elektrodenabsorption.
  • 5 zeigt in einer Licht emittierenden Anordnung nach dem Stand der Technik eingefangenes Licht.
  • 6a-b veranschaulichen die Draufsichten bzw. Querschnittsansichten einer Ausführungsform der vorliegenden Erfindung.
  • 7 veranschaulicht eine Ausführungsform der vorliegenden Erfindung. 8 veranschaulicht eine Ausführungsform der vorliegenden Erfindung. 9 veranschaulicht eine Ausführungsform der vorliegenden Erfindung. 10a-b veranschaulichen die Draufsichten bzw. Querschnittsansichten einer Ausführungsform der vorliegenden Erfindung.
  • 11a-b veranschaulichen Querschnittsansichten der Ausführungsform von
  • 10a-b.
  • 12a-b veranschaulichen die jeweiligen Draufsichten einer Ausführungsform der vorliegenden Erfindung.
  • 13a-c veranschaulichen alternative Ausführungsformen der vorliegenden Erfindung.
  • 14 zeigt den Extraktionswirkungsgrad von invertierten GaN/SiC-LEDs als Funktion des SiC-Absorptionskoeffizienten.
  • 15 veranschaulicht eine Ausführungsform mit einer invertierten Pyramide für das Superstrat.
  • 16 veranschaulicht alternative Ausführungsformen für die Montagebasis. 17a-b veranschaulicht mehrfache miteinander in Reihe geschaltete Licht emittierende Strukturen gemäß der vorliegenden Erfindung. 17a zeigt eine Draufsicht der Struktur. 17b zeigt die entsprechende schematische Darstellung.
  • 18 veranschaulicht mehrfache miteinander in Reihe geschaltete Licht emittierende Strukturen, die mit einer Montagebasis verbunden sind.
  • 19 veranschaulicht einen Ablaufplan zum Herstellen der III-Nitrid-LED. 20 veranschaulicht einen Ablaufplan zum Befestigen der III-Nitrid-LED an einer Montagebasis.
  • 21 veranschaulicht einen Abschnitt einer mit einem Verkapselungsgel bedeckten Licht emittierenden Anordnung.
  • 22 veranschaulicht die Winkelverteilung des Lichtstroms, der von Licht emittierenden Einfach-Quantum-Well-III-Nitrid-Anordnungen mit Silber/Nickel-Kontakt ausgesendet wird, die verschiedene Mengen an das aktive Gebiet von dem reflektierenden Kontakt trennendem Material aufweisen. Die Anordnungen sind auf Saphirsubstraten hergestellt und mit einem Silikon-Verkapselungsgel umhüllt. Die Menge an das aktive Gebiet von dem reflektierenden Kontakt trennendem Material wird durch die Wellenlänge λn ausgedrückt.
  • 23 veranschaulicht den Extraktionswirkungsgrad von oberem Licht als Funktion des Trennabstandes zwischen dem aktiven Gebiet und dem reflektierenden Kontakt für drei Anordnungen.
  • 24 veranschaulicht ein Verfahren zum Bestimmen des Trennabstandes zwischen dem aktiven Gebiet und dem reflektierenden Kontakt einer Licht emittierenden Anordnung.
  • Eine grundlegende einschränkende Bedingung für den LED-Betrieb ist die maximale Sperrschichttemperatur. Die maximale Sperrschichttemperatur, Tjmax, ist die Temperatur des pn-Übergangsgebietes, bei der Durchbruch oder Ausfall in irgendeinem Teil der LED oder ihrem Gehäuse auftritt. Dieser Durchbruch tritt häufig auf, wenn man sich der Glas-Übergangstemperatur eines Verkapselungsepoxids oder einer Linse annähert, was zu Verlust an Transparenz und schließlich zum Schmelzen dieser Materialien führt. Bei einer solchen festgesetzten Grenze, ΔTj, kann der Temperaturanstieg von Umgebungstemperatur auf Tjmax (unter der Annahme eines Leistungsumwandlungswirkungsgrades << 100%, was für heutige III-Nitrid-Anordnungen zutrifft), ausgedrückt werden als ΔTj = Tjmax – Ta = Imax Vf Θj-a, (1) wobei Ta die Umgebungstemperatur, Imax der maximale Betriebsstrom und Vf die Durchlassspannung bei diesem Strom ist und Θj-a der Wärmewiderstand vom pn-Übergang zur Umgebung. Einfügen eines vereinfachten Ausdrucks für Vf und Umschreiben ergibt Imax = ΔTj/[Θj-a(V0 + Imax Rs)], (2) wobei V0 die Einschaltspannung (ungefähr die III-Nitrid-Halbleiter-Bandabstandsspannung) und Rs der elektrische Serienwiderstand der Anordnung ist. Lösen für Imax ergibt Imax = [ΔTj/(Rs Θj-a) + (½ V0/Rs)2]½ – ½ V0/Rs (3)
  • Gleichung 3 ist in 3 für den Fall Vo = 2,5 V aufgetragen (entsprechend einem Energiebandabstand der Wellenlänge, λ ≈ 500 nm) und Tjmax = 130°C für sich ändernde Werte von RS und Θj-a. Der Wertebereich dieser Parameter ist mit Chipabmessungen von 1 mm2 und mit Systemen vereinbar, die gut zur Wärmeableitung entworfen sind. Der Rang an Bedeutung zwischen Rs und Θj-a wird dadurch bestimmt, welcher Abschnitt des Graphen in 3 die Anwendung beherrscht. In den meisten Fällen in 3 erhöht jedoch eine Verringerung des Wärmewiderstandes um ≈ 5°C/W Imax (und somit die Lichtleistung) effektiver als ein Abfall des Serienwiderstandes um ≈ 0,5 Ω. Weil der Serienwiderstand sich aus endlichen Kontaktwiderständen und praktischen Dotierungsniveaus ableitet, ist er schwierig auf beliebig niedrige Werte zu verringern. Somit ist deutlich, dass der Wärmewiderstand ein bedeutendes Druckmittel zur Erhöhung von Imax ist und dass er minimiert werden muss, um die Lichterzeugungsfähigkeit zu maximieren.
  • Wenn Imax infolge der Beschränkung der Sperrschichttemperatur festgelegt ist, wird die maximale Lichterzeugungsfähigkeit in Gleichung 4 beschrieben: Lmax = η Imax (4) wobei Lmax die maximale Lichtleistung in Watt und η der Neigungswirkungsgrad der LED in W/A ist. Der Neigungswirkungsgrad ist proportional zum externen Quantenwirkungsgrad, sodass η ≈ ηext – ηint Cext, (5) wobei ηint der interne Quantenwirkungsgrad und Cext der Lichtextraktionswirkungsgrad der LED ist. Somit wird bei festem Wirkungsgrad (ηint) des aktiven Gebietes durch Maximieren des Extraktionswirkungsgrades maximale Lichterzeugungsfähigkeit erhalten.
  • Da sowohl der Serienwiderstand als auch der Wärmewiderstand des LED-Chips umgekehrt proportional zur Übergangsfläche sind, ist es wünschenswert, die Chipgröße zu erhöhen, um Imax zu erhöhen. Willkürliche maßstäbliche Vergrößerung der Chipgeometrie führt zu praktischen Begrenzungen der Größe der primären und sekundären Optik und der Leistungsabfuhrfähigkeit des LED-Gehäuses innerhalb eines Beleuchtungssystems. Stattdessen sollte die Chipgröße so gewählt werden, dass die vom LED-Gehäuse verschaffte zulässige Leistungsabfuhr wirksam genutzt wird. In typischen Systemen betragen die Wärmewiderstände vom Übergang zur Umgebung ungefähr 60 °C/W, wie bei Hofler et.al., Elektronic Letters 34, 1 (1998) beschrieben. Eine schnelle Berechnung stellt der Leistungsabfuhr des LED-Gehäuses eine obere Grenze. Bei Annahme einer Umgebungstemperatur von 40 °C und einer Tjmax von 130 °C beträgt die maximale Eingangsleistung (130 – 40)/60 = 1,5 W. Die maximale Eingangsleistung kann folgendermaßen geschrieben werden Pmax = Imax Vf = If (V0 + Imax Rs) = Jmax (V0 + Jmax ρs) Achip, (6) wobei Jm ax die maximale Durchlasstromdichte in A/cm2, ρs der spezifische Sereienwiderstand des Chips in Ω-cm2 und Achip die Chipfläche (in cm2) ist. Für einen effizienten und kostengünstigen Betrieb werden ziemlich hohe Durchlasstromdichten gefordert. Eine geeignete Durchlasstromdichte ist 50 A/cm2. Für 350 × 350 μm2 große Anordnungen ist ein typischer Serienwiderstand ≈ 30 Ω, entsprechend einem spezifischen Widerstand der Anordnung in der Größenordnung ρs ≈ 4 × 10-2 Ω cm2. Wenn dieser gleiche spezifische Widerstand für Gl. 6 angenommen wird, mit Jmax = 50 A/cm2, und einem V0 = 2,5 V (entsprechend einem Energiebandabstand der Wellenlänge, λ ≈ 500 nm), beträgt die benötigte Chipfläche, um die vom Gehäuse zugelassene maximale Eingangsleistung zu erhalten, 6,7 × 10- 3 cm2 oder ≈ 800 × 800 μm2. Kleinere Anordnungen bei diesem gleichen Leistungsniveau würden zu ansteigenden Durchlassspannungen und somit kleinerem Wirkungsgrad für den gleichen Strom führen. Ebenso würden kleinere Anordnungen wegen des erhöhten Chip-Wärmewiderstandes bei höheren Temperaturen arbeiten.
  • Wegen des hohen spezifischen Widerstandes von p-III-Nitrid-Schichten wird in LED-Designs eine Metallisierung entlang den p-Schichten genutzt, um eine p-seitige Stromverteilung zu verschaffen. Daher muss wegen des isolierenden Substrats die n-seitige Stromverteilung durch die n-III-Nitrid-Schichten hindurch erfolgen. Diese Schichten sind bei spezifischen Widerständen von ≈ 10- 3 Ω-cm typischerweise ≈ 2 μm dick. Um den vernachlässigbaren Abschnitt eines typisches anordnungsspezifischen Widerstandes zu berücksichtigen, sollte der Abstand für die Verteilung des Stroms durch die n-Schichten kleiner als ≈ 200 μm gehalten werden. Daher erfordert eine Anordnung, die größer ist als 400 × 400 μm2, dass mehrfache n-Elektrodenfinger zwischen die p-Elektrode reichen, um den Serienwiderstand der Anordnung klein zu halten. Wie oben gezeigt müssen Anordnungen für hohe Lichterzeugungsfähigkeit groß sein, z.B. > 400 × 400 μm2. Daher sollten diese Anordnungen ein zwischenliegendes n-Elektrodendesign nutzen. Dieses Design hat für eine invertierte Struktur ernsthafte Auswirkungen, da die n- und p-Elektroden bei Anschluss an eine Montagebasis elektrisch isoliert gehalten werden müssen.
  • Für ein invertiertes Design ist die Verwendung hoch reflektierender Elektrodemnetallisierungen entscheidend, um den Extraktionswirkungsgrad zu verbessern. 4 zeigt den LED-Extraktionswirkungsgrad aufgetragen gegen die p-Elektrodenabsorption für ein invertiertes Chipdesign im Vergleich zu der herkömmlichen (Epitaxieseite nach oben) Anordnung. Die in 4 aufgetragenen Extraktionswirkungsgrade werden durch optische Strahlengangmodellierung von LED-Chip-Strukturen (1 × 1 mm2) bestimmt und enthalten gemessene optische Eigenschaften aller LED-Materialien. Alle invertierten Anordnungen, die modelliert wurden, nutzen Saphirsuperstrate, während die herkömmlichen Anordnungen (nicht invertiert) Saphirsubstrate verwenden. Die p-Elektrodenabsorption (x-Achse) ist als der Prozentsatz des pro Durchlauf absorbierten Lichtes definiert, ausgehend von einer Beleuchtung von einer isotropen Punktlichtquelle her innerhalb der III-Nitrid-Epitaxieschichten neben der p-Elektrode bei der interessierenden Wellenlänge. Die p-Elektrode ist der vorherrschende Faktor für die Lichtextraktion, weil sie sich nahezu vollständig über die aktive Fläche erstreckt, um gleichmäßige Strominjektion in den pn-Übergang zu verschaffen. Außerdem führt der Brechzahlunterschied zwischen den Saphir- (n ≈ 1,8) und den III-Nitrid-Epitaxieschichten (n≈ 2,4) dazu, dass ein großer Teil des vom aktiven Gebiet erzeugten Lichtes an der Saphir/III-Nitrid-Grenzfläche innerer Totalreflexion unterliegt. Die in diesem Wellenleiter eingefangene Menge an Licht beträgt ≈cos((1,8/2,4)-1) = 66% des gesamten erzeugten Lichtes, für isotrope Emission aus dem aktiven Gebiet. Dieses Licht wird eingefangen und seitlich entlang der Anordnung zu den Seiten des Chips geleitet, wie in 5 veranschaulicht. Während 5 eine herkömmliche Struktur (Epitaxieseite nach oben) zeigt, ist der Wellenleitereffekt vorhanden, gleich, ob der Chip eine Struktur mit der Epitaxieseite nach oben oder eine invertierte Struktur aufweist. Wegen der Absorption durch die p-Elektrode geht jedoch der größte Teil des wellengeleiteten Lichtes verloren, bevor es aus der Anordnung austritt. Aus diesem Grund ist der Extraktionswirkungsgrad sehr empfindlich für p-Elektrodenabsorption, wie mit den in 4 aufgetragenen Daten gezeigt wird. Dies ist besonders bei einem großflächigen, z.B. > 400 × 400 μm2 großen Chip bedeutend, da die Zahl der Durchläufe an der p-Elektrode vor dem Austreten sehr groß ist. Die n-Elektrode ist auch ein optischer Verlustmechanismus, aber weniger bedeutend, da sie weniger Fläche der Anordnung bedeckt.
  • Die in 4 gezeigten Ergebnisse der Strahlengangmodellierung lassen darauf schließen, dass invertierte Chipdesigns mit Ni- und/oder Au-Elektroden Extraktionswirkungsgrade von 38 bis 47% (λ = 505 nm) liefern. Herkömmliche "Epitaxieseite-nach-oben"-Anordnungen mit halbdurchlässigen NiAu-Elektroden haben einen Extraktionswirkungsgrad von 43%. Somit verschafft eine Ni- und/oder Au-Elektrode vom p-Typ bei einer invertierten Anordnung keinen signifikant verbesserten Extraktionswirkungsgrad relativ zum herkömmlichen Design. Für eine Ag-Elektrode vom p-Typ weist der invertierte Chip jedoch eine Vergrößerung des Extraktionswirkungsgrades von ≈1,7× gegenüber der herkömmlichen Anordnung auf. Wie in 4 explizit gezeigt, sollte die p-Elektrodenabsorption in einer invertierten Anordnung kleiner als 35% sein, um eine gegenüber einer Anordnung nach dem Stand der Technik erhöhte Lichtextraktion zu erhalten. Vorzugsweise ist die p-Elektrodenabsorption kleiner als 25%. Wenngleich 4 für den Fall von 505 nm aufgetragen ist, gilt der Trend beim Extraktionswirkungsgrad als Funktion der p- Elektrodenabsorption ungeachtet der Wellenlänge. Es ist auch wichtig aufzuzeigen, dass, obgleich das Reflexionsvermögen ein wesentlicher Gesichtpunkt ist, dies auch für den Kontaktwiderstand gilt. Ein schlechter Kontaktwiderstand in der p-Elektrode kann zu einer Anordnung mit übermäßig hohem Serienwiderstand führen und somit zu verringerter Lichterzeugungsfähigkeit, wie durch Gleichung 3 beschrieben wird. Für 350 × 350 μm2 große Anordnungen ist ein typischer Serienwiderstand ≈ 30 Ω, entsprechend einem spezifischen Widerstand der Anordnung in der Größenordnung von 4 × 10- 2 Ω cm2. Der spezifische Kontaktwiderstand vom p-Typ sollte viel kleiner sein als dieser Wert, um seinen Beitrag zum Serienwiderstand zu minimieren. Bei der vorliegenden Erfindung ist der spezifische p-Kontaktwiderstand vorzugsweise kleiner als 10-2 Ω cm2.
  • Die Kombination aus niedriger optischer Absorption und niedrigem spezifischem Kontaktwiderstand in einem für die Fertigung geeigneten Prozess ist für III-Nitrid-Anordnungen schwer zu erreichen. Beispielweise stellt Ag einen guten ohmschen Kontakt vom p-Typ her und ist stark reflektierend, aber es weist eine schlechte Adhäsion an III-Nitrid-Schichten und eine Anfälligkeit für Elektromigration in feuchten Umgebungen auf, was zu einem katastrophalen Ausfall der Anordnung führen kann. Al ist ziemlich gut reflektierend, aber stellt keinen guten ohmschen Kontakt mit p-III-Nitrid-Materialien her, während andere elementare Metalle ziemlich stark absorbieren (> 25% Absorption pro Durchlauf im sichtbaren Wellenlängenbereich). Eine mögliche Lösung ist, einen Mehrschichtkontakt zu verwenden, der einen sehr dünnen halbdurchlässigen ohmschen Kontakt zusammen mit einer dicken reflektierenden Schicht enthält, die als Stromverteilungsschicht wirkt. Zwischen der ohmschen Schicht und der reflektierenden Schicht ist eine optionale Barriereschicht enthalten. Ein Beispiel für einen Mehrschichtkontakt vom p-Typ ist Au/NiOx/Al. Typische Dicken für dieses Metallisierungskonzept sind 30/100/1500 Å. Ebenso ist Ti/Al mit typischen Dicken von 30/1500 Å ein geeigneter n-GaN-Mehrschichtkontakt.
  • Da das p-Elektrodenreflexionsvermögen beim Extraktionswirkungsgrad ein vorherrschender Faktor ist, darf es beim Designen hinsichtlich der Herstellbarkeit nicht in Gefahr gebracht werden. Selbst wenn das Testen von invertierten III-Nitrid-LEDs auf dem Wafer durch die opake Flächenmetallisierung erschwert wird, dürfen Verfahren für ein solches Testen nicht die Verschlechterung der Reflexionseigenschaften der p-Elektrode fordern. Zum Beispiel dienen Öffnungen oder halbdurchlässige Gebiete, die in die p-Elektrode eingebracht sind, um während des Testens auf dem Wafer ein Austreten des Lichts nach oben zu ermöglichen, lediglich dazu, den Wirkungsgrad der fertigen Anordnung durch effektives Reduzieren des Reflexionsvermögens der p-Elektrode herabzusetzen . Es sollten andere Verfahren verwendet werden, die das Reflexionsvermögen des p-Kontakts nicht in Gefahr bringen.
  • Die vorliegende Erfindung sorgt für eine großflächige, z.B. > 400 × 400 μm2 große Hochleistungs-LED mit maximaler Lichterzeugungsfähigkeit, indem der Wärmewiderstand vom pn-Übergang zum Lampengehäuse verringert wird, während die Lichtextraktion erhöht wird. Um dies zu erreichen, verwendet die vorliegende Erfindung eine invertierte Struktur, die eine opake, hoch reflektierende p-Elektrode mit niedrigem spezifischen Widerstand nutzt. Eine erste Ausführungsform wird in 6a-b gezeigt.
  • In der Querschnittsansicht von 6b enthält die Anordnung eine epitaktische III-Nitrid-Heterostruktur vom n-Typ sowie undotierte Schichten 11 und p-Schichten 12, je im Kontakt mit einem aktiven Gebiet 13. Die III-Nitrid-Schichten 11 sind optional an einem transparenten Superstrat 10 befestigt. Das Superstrat 10 kann das Aufwachssubstrat für die Deposition der III-Nitrid-Schichten sein. In der in 6a dargestellten Draufsicht des Bodens des LED-Chips erfordert die große Fläche der Anordnung (> 400 × 400 μm2) n-Elektrodenfinger 22, die zwischen die p-Elektrodenmetallisierung 20 reichen, um den Strom gleichmäßig über die Anordnung zu verteilen. Eine derartige Elektrodenkonfiguration wird in großflächigen Anordnungen gefordert, um einen niedrigen Serienwiderstand zu verschaffen (um die III-Nitrid-Schichten mit niedriger Leitfähigkeit zu überwinden) und so einen hohen maximalen Ansteuerungsstrom zu verschaffen, wie in Gleichung 3 aufgeführt. Somit wird die zwischenliegende n-Elektrodenkonfiguration für großflächige Anordnungen gefordert, um die gesamte Lichterzeugungsfähigkeit zu maximieren. Die Anordnung ist invertiert, sodass Licht durch das transparente Superstrat 10 sowie die Seitenwände entnommen werden kann und verschafft durch Verwendung einer hoch reflektierenden, dicken p-Elektrodenmetallisierung 20 einen guten Extraktionswirkungsgrad. Das Reflexionsvermögen der p-Elektrode ist so, dass ihre Absorption bei der LED-Emissionswellenlänge pro Durchlauf kleiner als 25% ist, wie oben beschrieben. Die Elektrodenmetallisierungen verbinden sich mit Montagebasiselektroden 52 auf einem Montagebasissubstrat 50 über Zwischenverbindungen 60. Die Zwischenverbindungen stellen eine elektrische Verbindung zwischen der LED und der Montagebasis her, wobei sie während des Betriebs einen Wärmepfad zur Wärmeableitung aus der LED verschaffen. Obgleich sich die dargestellten Ausführungsbeispiele auf Lötmittel beziehen, können die Zwischenverbindungen aus elementaren Metallen, Metalllegierungen, Halbleiter-Metalllegierungen, Lötmitteln, thermisch und elektrisch leitfähigen Pasten oder Verbindungen (z.B. Epoxiden), eutektischen Verbindungen (z.B. Pd-In-Pd) zwischen ungleichartigen Metallen zwischen dem LED-Chip und der Montagebasis, Au-Stud-Bumps oder Lötbumps (Bumps: Kontakthügel) hergestellt werden.
  • Die Zwischenverbindungen werden über leitfähige Grenzflächen 41, 54 an der LED und der Montagebasis befestigt. Bei Verwendung des Lötmittels als Zwischenverbindung sind die leitfähigen Grenzflächen benetzbare Metalle. In einem Anwendungsprozess wird zunächst die Dicke und Fläche der Zwischenverbindung bestimmt. Eine anwendbare Technik ist ein Siebdruckverfahren, bei welchem Paste verwendet wird, um Flächen auf dem Wafer der Montagebasis oder der LED auszuwählen. Weitere Techniken schließen Elektroplattieren, Abheben und Aufschmelzen (Reflow) ein. Bei einem Ausführungsbeispiel, in dem Lötmittel als Zwischenverbindung verwendet wird, werden die endgültige Dicke und Fläche der Zwischenverbindung durch das Lötvolumen sowie die benetzbaren Metalle 41 auf dem LED-Chip und 54 auf der Montagebasis bestimmt. Die lötbaren Flächen auf der LED werden durch Strukturieren der benetzenden Metalle oder durch Vias in einer strukturierten, dielektrischen Passivierungsschicht 42, die auf dem LED-Chip vorgesehen ist, definiert. Die dielektrische Passivierungsschicht 42 wirkt als elektrische Isolationsschicht zwischen der p- und der n-Elektrode und ist erforderlich, da sich die Lötschichten 41 über sowohl die p- als auch die n-Elektrode erstrecken. Die lötbaren Flächen auf der Montagebasis werden ebenfalls durch Strukturieren der lötbaren Metalle 54 definiert. Bei einer alternativen Ausführungsform können die benetzbaren Flächen der Metallisierung 54 durch eine strukturierte, dielektrische Schicht definiert werden. Ein zweiter Satz lötbarer Metallschichten 55 kann auf der Rückseite der Montagebasis zum Befestigen an dem Gehäuse deponiert werden. Optional kann ein geeignetes Lötmittel direkt auf der Rückseite der Montagebasis deponiert werden. Weil die Wärmeleitfähigkeit eines Underfill-Materials zwischen der LED und der Montagebasis sehr niedrig ist, z.B. <2,0 W/mK, wird der Wärmewiderstand vom Übergang zum Gehäuse weitgehend durch die Chip/Montagebasis-Lötverbindung und das Montagebasismaterial und die Geometrie bestimmt. Unter der Annahme von Wärmeentwicklung an der p-Elektrodenmetallisierung und eindimensionalem Fluss und unter Vernachlässigung der Wärmewiderstände von dünnen Schichten und der Montagebasis-Gehäuse-Lötverbindung kann der Wärmewiderstand vom Übergang zum Gehäuse geschrieben werden als Θj-p = (ts/ρs + tsm/ρsm)/AS, (Dielektrikum vernachlässigt) (7) wobei ts und tsm die Dicken und ρs und ρs m die Wärmeleitfähigkeiten des Lötmittels bzw. der Montagebasis sind und As die gesamte Querschnittsfläche des Lötmittels. Wie in Gleichung 6 gezeigt wird, regelt die Lötfläche As den Wärmewiderstand. Somit ist es wünschenswert, die gesamte Oberfläche des LED-Chips mit dem Lötmittel zu bedecken. Dies ist nicht möglich, da zwischen dem p- und dem n-Elektrodengebiet der LED eine elektrische Isolierung gefordert wird. Auch muss die Breite dieses Zwischenraums zwischen den lötbaren n- und p-Metallen Toleranzen bei der Befestigung des Chips an der Montagebasis berücksichtigen. Selbst dann verschafft die Ausführungsform von 6a eine Lötmittelbedeckung von ≈ 85% (definiert als das Verhältnis der lötbaren Metallfläche 41 relativ zu der p-Elektrodenfläche 20).
  • Eine alternative Ausführungsform zu der in 6a-b gezeigten enthält einen Flächenreflektor, der einen Abschnitt der p-Elektrode 20 umfasst und unterhalb von Abschnitten der n-Elektrode 22 verläuft. Zwischen diesen Gebieten der n-Elektrode und dem Flächenreflektor ist ein Intermetall-Dielektrikum gebildet. Das Intermetall-Dielektrikum sorgt für elektrische Isolierung zwischen den n- und p-Elektroden in diesen Gebieten. Andere Abschnitte der n-Elektrode sind nicht mit dem Dielektrikum bedeckt, um eine elektrische Verbindung mit der Montagebasis zuzulassen. Diese Ausführungsform verringert, im Vergleich zu der in 6a-b gezeigten Ausführungsform, das Weglecken von Licht nach unten durch Lücken in der LED-Metallisierung und zwar durch Reflektieren dieses Lichtes nach oben.
  • Die Zwischenverbindung zwischen der LED und der Montagebasis wird hergestellt, wenn das Lötmittel bei einer Temperatur oberhalb der Festtemperatur der Lötlegierung in einem Reflow-Ofen platziert wird. Beim Reflow führen Kapillarkräfte und Oberflächenspannung zum Ausrichten von lötbaren Metallflächen in Bezug auf die Lötflächen. Dies ermöglicht eine gewisse Selbstwiederausrichtung des LED-Chips zum Montagebasiswafer. Diese Selbstwiederausrichtung kann durch Verwendung einer schnellen Chipbefestigungsmachine ausgenutzt werden, die einen Kompromiss zwischen anfänglicher Chipbefestigungsgenauigkeit und Geschwindigkeit zulässt. Ferner kann das Aufteilen jeder p- und n-Lötfläche in mehrfache Flächen die Selbstwiederausrichtung verbessern. In 7 zeigt die Ausführungsform die p- und n-Lötkontaktflecke 41 in Paaren. Die Lücken zwischen den Lötflächen werden durch die Genauigkeit der Chipbefestigungsmaschine bestimmt. Die Ausführungsform von 7 hat besonders gute Selbstwiederausrichtungseigenschaften in der x- und der y-Richtung, während die Ausführungsform of 6a überwiegend in der y-Richtung Selbstwiederausrichtungseigenschaften aufweist.
  • In 8 zeigt die alternative Ausführungsform die lötbaren Metalle 41 als "Lötbalken" gleicher Fläche. Dieses Design hat den Vorteil einer guten Selbstwiederausrichtung zusammen mit gleichmäßigem Benetzen der lötbaren Metalle beim Reflow. Gleichmäßiges Benetzen tritt auf, weil die zwischen dem Chip und der Montagebasis ausgeübten Kräfte proportional zur Fläche der Lötmittelbenetzung sind. Gleichmäßiges Benetzen wird durch Verwendung einer benetzbaren Metallstruktur erhalten, die aus Gebieten gleicher Fläche besteht. Gleichmäßiges Benetzen verhindert, dass der LED-Chip beim Reflow und dem nachfolgenden Abkühlen kippt. Beibehalten eines planaren LED-Befestigungsprozesses bedeutet, dass der LED-Chip weniger wahrscheinlich Ausfallmechanismen unterliegt, wie z.B. Kurzschließen des pn-Übergangs, was in dem Fall eintreten kann, in dem Abschnitte des LED-Chips dicht bei metallisierten Flächen auf der Montagebasis liegen. Auch die nicht gekippte Orientierung des LED-Chips sorgt für eine verbesserte Lichtkopplung mit den anderen optischen Bauelementen in der LED-Lampe oder dem LED-System.
  • In 9 zeigt eine andere Ausführungsform das lötbare Metall des n-Gebietes, das in Kontaktflecke für "Lötbumps" (Lötkontakthügel) verändert ist. Der Waferherstellungsprozess wird vereinfacht, da Isolierung zwischen der n- und der p-Elektrode in der Nähe der n-Lötkontaktflecke nicht mehr erforderlich ist, wodurch die Notwendigkeit der dielektrischen Passivierungsschicht 42 beseitigt wird. Die Lötkontakthügelherstellung ist Industriestandardpraxis, die es ermöglicht, mit bewährten Herstellungstechniken Lötverbindungen an den n-Elektroden anzubringen.
  • Bei einer alternativen Ausführungsform, der Draufsicht und Querschnittsansicht von 10a bzw. 10b, wird die gesamte Lötbefestigungsgrenzfläche durch Lötkontaktflecke für Bumps verschafft. Um den Wärmewiderstand zu minimieren, wird die Anzahl Bumps maximiert, um die endgültige Querschnittsfläche der Lötverbindung zu vergrößern, während die endgültige Lötmitteldicke minimiert wird. Die Anzahl Bumps wird durch den Stand der Technik bei der Lötkontakthügelbildung vorgeschrieben, die für einen vorgegebenen Bumpdurchmesser an den Mittenabstand der Lötbumps Grenzen stellt. Ein typischer Mittenabstand ist 200 μm für Bumps mit 100 μm Durchmesser. Für einen 1 mm2 großen Chip sind fünf Reihen mit Bumps von 100 μm Durchmesser möglich. In 10a stellt eine Reihe zwei Bumps für die n Kontaktflecke dar. Die n-Elektrodenfinger begrenzen die Anzahl Bumpreihen entlang der p-Elektrodenmetallisierung auf vier. Bei diesem Design wird der Lötflächenquerschnitt von zumindest 15% der Fläche der p-Elektrode beibehalten. Die Lötflächenbedeckung kann durch Ausdehnen der benetzbaren Metalloberfläche über die für einzelne Bumps erforderlichen kleinen Vias hinaus vergrößert werden. Die benetzbare Metallstruktur auf dem LED-Chip kann aus Balken bestehen, in
  • 8 dargestellt, während die Lötkontakthügel auf der Montagebasis noch die Form einer 4 × 4-Matrix für die p-Elektrode haben plus zwei für die n-Elektrode. 11a und 11b zeigen Querschnittsansichten dieser Ausführungsform. 11a zeigt eine Ausführungsform, die Vias innerhalb eines strukturierten Dielektrikums 42 für Lötkontaktflecke 41 auf dem LED-Chip enthält. Ebenso wird ein strukturiertes Dielektrikum 53 mit Vias für Lötkontaktflecke 54 auf der Montagebasis verschafft. In der in 11b gezeigten Ausführungsform ist das lötbare Metall 41 auf dem LED-Chip größer als die Lötkontakthügel gemacht worden, um das Verteilen des Lötmittels zu ermöglichen und eine Fläche zu benetzen, die viel größer ist, als ihre einzelnen Durchmesser ergeben würden. Dies führt zu einer Lötflächenbedeckung, die die der Summe der einzelnen Bumps in 11a übersteigt. Auch ist die Lötmitteldicke wirksam verkleinert. Beide Effekte verringern den Wärmewiderstand der Lötverbindung und ermöglichen, den LED-Chip für eine erhöhte Lichtleistung zu höheren Stromdichten auszusteuern.
  • Es ist weiterhin möglich, zur Anpassung an die benetzbaren Metallstrukturen auf der LED das Lötmittel in willkürlichen anderen Formen als Bumps auszubilden, um eine Anordnung mit hervorragendem Wärmekontakt mit der Montagebasis zu verschaffen, wie in 12a-b gezeigt. 12a zeigt eine Draufsicht des Bodens der LED. Lötbare Metalle 41 sind auf den Metallisierungen der p-Elektrode 20 und n-Elektrode 22 strukturiert und definieren beim Reflow Benetzungsflächen für das Lötmittel. Auch können die Benetzungsflächen durch eine dielektrische Passivierungsschicht 42, wie in 6-8 gezeigt, definiert werden. 12b zeigt eine Draufsicht der Montagebasis. Obgleich die seitliche Montagebasisgeometrie beliebig ist, wird ein hexagonales Design dargestellt. Die Montagebasis enthält ein Substrat 50, z.B. Si. Zur elektrischen Isolierung zwischen dem LED-Chip und dem Montagebasissubstrat kann eine optionale dielektrische Schicht 51, z.B. SiO2, enthalten sein. Auch kann das Montagebasissubstrat für die Integration mit in dem Montagebasissubstrat hergestellten elektronischen Schaltungen mit dem LED-Chip elektrisch verbunden sein. Eine Metallisierung 52; z.B. Ag oder Al, ist als Reflektor vorgesehen, um Licht aus dem LED-Chip nach unten zu emittieren, sowie für das Drahtbonden. In der Metallisierung 52 wird für eine Unterbrechung gesorgt, um die p- und n-Gebiete des LED-Chips nach der Befestigung elektrisch zu isolieren. Lötbare Metalle 54 werden oben auf der Drahtbond-Metallisierung 52 strukturiert, um beim Reflow Benetzungsflächen für das Lötmittel zu definieren. Diese Strukturen passen zu denen der lötbaren Metallisierung 41 auf dem LED-Chip. Wie für den LED-Chip können die Benetzungsflächen auf der Montagebasis durch eine dielektrische Passivierungsschicht 53 definiert werden, wie in Fig. 10b gezeigt.
  • Lötmaterial 60 wird auf der lötbaren Metallisierung 54 der Montagebasis deponiert. Auch kann das Lötmaterial 60 auf dem LED-Chip deponiert werden. Die Ränder des Lötmittels können geringfügig gegenüber den Rändern der lötbaren Metallstrukturen 54 versenkt sein. Die Kontrolle über das Lötlayout, das durch die Benetzungsflächen 41 und 54 und Lötstruktur 60 definiert wird, hängt von dem Lötanwendungsprozess ab. Vorzuziehen ist, dass nach dem Reflow möglichst viel von der p-Elektrode 20 mit Lötmittel bedeckt ist. Die Benetzungsflächen in 12a-b liefern eine Bedeckung der p-Elektrode 20 mit Lötmittel von ≈ 66%. Wenngleich das Lötlayout in 12a-b Balken umfasst, sind beliebige Strukturen sicher möglich und ermöglichen eine weitere Erhöhung der Lötflächenbedeckung der p-Elektrode.
  • Eine geeignete Zwischenverbindung zwischen der LED und der Montagebasis kann ermöglichen, dass die maximale Betriebstemperatur der LED über 130°C, den typischen maximalen Nennwert, hinaus erhöht wird. Dies ist der Fall, wenn die Zwischenverbindung bei Temperaturen größer als 130°C thermisch stabil ist. Im Fall eines Lötmittels ist es daher wünschenswert, für diese Grenzfläche Hochtemperatur-Lötmittel zu verwenden, z.B. 95/5 Pb/Sn, AuSn, AuSi, und AlSi,. Eine Hochtemperatur-Zwischenverbindung vergrößert die maximale Sperrschichttemperatur der LED und liefert eine bedeutende Zunahme des maximalen Ansteuerungsstroms und somit der Lichterzeugungsfähigkeit.
  • Es ist wichtig, die Unversehrtheit der p-Elektrode während des Reflow des Lötmittels beizubehalten. Das heißt, das Reflexionsvermögen und der Kontaktwiderstand dieser Schicht sollten sich durch das Vorhandensein lötbarer Metallschichten oder des Lötmittels selbst nicht verschlechtern. Eine solche Verschlechterung kann durch Metall verursacht werden, das sich zwischen die p-Elektrode und die lötbaren Metallschichten mischt, oder durch durch Belastung hervorgerufene Effekte, wie z.B. Delaminierung. Aus diesem Grund kann es notwendig sein, Barriereschichten zwischen der p-Elektrode und den lötbaren Metallen vorzusehen. Geeignete Barriereschichten enthalten Ni, Cr, Cu, und Ti, aber sind nicht darauf beschränkt.
  • Für große LED-Chipabmessungen kann der Unterschied im Wärmeausdehnungskoeffizienten CTE (CTE: coefficient thermal expansion) zwischen dem LED-Chip, der Montagebasis und dem Gehäuse unter zyklisch verlaufenden Wärmebeanspruchungsbedingungen zu Ermüdung und schließlich Ausfall an der Grenzfläche der LED/Montagebasisbefestigung führen. Das CTE-Problem tritt am wahrscheinlichsten für Designs mit großflächiger Lötbefestigung und weniger bei kleineren Flächen auf (oder Balken oder Bumps). Daher könnten kleinerer Lötmittelformen für die Befestigung großer LED-Chips ein vorzuziehendes Verfahren ergeben. Auch dickere Lötflächen oder höhere Lötkontakthügel können eine bessere Übereinstimmung zwischen der LED und Montagebasis liefern, was die Gefahr eines Ausfalls verringert. Der hier gefundene ompromiss zwischen Minimieren des Wärmewiderstandes und dem Angehen von CTE-Problemen führt zu einem optimalen Entwurf der Lötbefestigung für eine vorgegebene LED-Chipgröße. Für einen 1 mm2 großen Chip und 15% Lötflächenbedeckung kann die Lötmitteldicke nur 20 μm sein, ohne dass unter zyklisch verlaufenden Wärmebeanspruchungsbedingungen Ausfälle verursacht werden
  • Die Lichtextraktion der LED kann erhöht werden, indem an einer der Grenzflächen der III-Nitrid-Heterostruktur eine mit einer Struktur versehene Oberfläche vorgesehen wird. Das Versehen mit einer Struktur kann willkürlich oder geordnet sein. Dies wird in 13a-c veranschaulicht. 13a zeigt eine invertierte Anordnung, die ein Saphirsuperstrat nutzt. Die große Nichtübereinstimmung der Brechzahl (n ≈ 0,6) zwischen dem Saphirsuperstrat und den III-Nitrid-Epitaxieschichten führt dazu, dass ein großer Teil des aus dem aktiven Gebiet heraus erzeugten Lichtes an der Saphir/III-Nitrid-Grenzfläche einer inneren Totalreflexion unterliegt. Dieses Licht wird eingefangen und seitlich entlang der Anordnung zu den Seiten des Chips geleitet. Wegen der vielen in den III-Nitrid-Epitaxieschichten und Elektroden vorhandenen Verlustmechanismen geht jedoch der größte Teil des wellengeleiteten Lichtes verloren, bevor es aus der Anordnung tritt. In 13b ist die Grenzfläche zwischen der III-Nitrid-Heterostruktur und dem Saphirsuperstrat mit einer Struktur versehen, um Licht aus den III-Nitrid-Schichten heraus zu streuen. Dies verringert die Hauptweglänge der Photonen innerhalb der Heterostruktur und auch die Auswirkung innerer Absorption, wodurch die Lichtextraktion verstärkt wird. Ein ähnlicher Effekt kann erreicht werden, indem die untere Oberfläche der III-Nitrid-Heterostruktur mit einer Struktur versehen wird, oder an einer der Grenzflächen in der Heterostruktur. Mehrfache Grenzflächen können kombiniert mit einer Struktur versehen werden, um die Lichtextraktion weiter zu erhöhen.
  • Bei einer alternativen Ausführungsform wird die Lichtextraktion verbessert, indem eine invertierte Chipkonfiguration vorgesehen wird, die ein Superstrat mit hoher Brechzahl (HRI: high refractive index) (n > 1,8) enthält, das eine bessere Brechzahlübereinstimmung mit den III-Nitrid-Schichten aufweist (n ≈ 2,4) als mit Saphir (n ≈ 1,8). Eine bessere Brechzahlübereinstimmung mit den III-Nitrid-Schichten, die die Licht erzeugenden Gebiete bilden, ermöglicht es, mehr Licht in das dicke Superstrat einzukoppeln und Licht in die Umgebung austreten zu lassen, bevor Absorption bei einem der vielen in und um die III-Nitrid-Epitaxieschichten herum vorhandenen Verlustmechanismen auftritt. 13c veranschaulicht eine derartige Ausführungsform, wobei ein SiC-Superstrat verwendet wird. Die Brechzahl von SiC beträgt ≈ 2,6 und stimmt viel besser mit GaN überein als Saphir. Somit besteht eine sehr geringe Wahrscheinlichkeit, dass innere Totalreflexion auftritt und folglich wird in den III-Nitrid-Schichten kein Wellenleiter gebildet. Praktisch alles vom aktiven Gebiet erzeugtes Licht wird in das Superstrat eingekoppelt und wird mit hoher Wahrscheinlichkeit durch eine der fünf freigelegten Superstratoberflächen austreten. Selbst mit einem HRI-Superstrat kann eine weitere Verbesserung der Lichtextraktion erreicht werden, indem eine oder mehr Grenzflächen der III-Nitrid-Heterostruktur mit einer Struktur versehen werden.
  • Um aus einem HRI-Superstrat vollen Nutzen zu ziehen, muss das Superstrat bei sehr geringer Absorption nahezu transparent sein. Damit sollte für SiC das Superstrat geringfügig oder gar nicht dotiert sein, und das Aufwachsverfahren sollte ein Superstrat verschaffen, das relativ frei von Fremdatomen ist, um für die LED-Anordnung ein sehr verlustarmes optisches Fenster vorzusehen. Für 6H-SiC ist dies im Allgemeinen der Fall, wenn der spezifische Widerstand größer als 0,5 Ωcm ist. Die Auswirkungen von Absorptionsverlusten in SiC werden in 14 quantifiziert, wo der Extraktionswirkungsgrad (normalisiert auf eine Anordnung mit einem Saphirsuperstrat) als Funktion des verteilten Verlustes (Absorptionskoeffizient, in cm-1) in dem SiC-Superstrat aufgetragen ist. Diese Ergebnisse werden durch Strahlengangmodellierung der Strukturen der LED-Anordnung erhalten. Drei unterschiedliche Dicken von SiC werden dargestellt. Für ein SiC-Superstrat, das ≈ 100 μm dick ist, sollte der Absorptionskoeffizient kleiner als 3 cm-1 sein. Für dickere Substrate muss der Absorptionskoeffizient kleiner sein. Im Fall eines verlustlosen SiC-Superstrats sind die Gewinne beim Extraktionswirkungsgrad größer als 1,2 × gegenüber früheren Ausführungsformen innerhalb der vorliegenden Erfindung.
  • Es gibt viele HRI-Superstrate, die zur Verbesserung des Lichtextraktionswirkungsgrades einer III-Nitrid-LED geeignet sind. Außer SiC in seinen vielen unterschiedlichen Polytypen (2H, 4H, 6H, sowohl c- als auch a-Achse, 3C usw.) können andere Materialien wie z.B. ZnS, ZnSe, YAG oder ZnO verwendet werden. Die HRI-Superstrate können als Aufwachssubstrate für die III-Nitrid-Epitaxieschichten dienen oder an den III-Nitrid-Epitaxieschichten durch Bonden oder in einem zweiten Aufwachsschritt befestigt werden.
  • Ein bedeutender Vorteil hinsichtlich des Extraktionswirkungsgrades kann erhalten werden, indem eine das Licht zufällig streuende Oberfläche an einer oder mehreren der Seiten des HRI-Superstrats sowie auf oder in der III-Nitrid-Heterostruktur vorgesehen wird. Solche Oberflächen entstehen auf natürliche Weise auf Seitenwänden der Anordnung beispielweise durch Sägen oder können mit anderen Mitteln erhalten werden, z.B. mit Ätzen. Auch kann das Superstrat so geformt sein, dass es einen verbesserten Extraktionswirkungsgrad liefert, wie von Krames et. al. in Appl. Phys. Lett. 75, S. 2365-2367 gezeigt wird. Eine dieser Formen ist ein Design einer invertierten Pyramide, sodass die obere Oberfläche des Superstrats eine Fläche hat, die größer ist als die der unteren Oberfläche. Diese Ausführungsform wird in 15 veranschaulicht.
  • Die Montagebasis kann für Funktionalität sorgen und die Leistungsfähigkeit beeinflussen. Weil sie im Wärmepfad zum Abführen von Wärme aus der LED liegt, sollte das Material der Montagebasis eine hohe Wärmeleitfähigkeit aufweisen. Geeignete Materialien enthalten Si, AlN, oder BeO. Die Montagebasis sollte relativ dünn sein, um den Wärmewiderstand zu verringern. Eine Si-Montagebasis sollte beispielsweise weniger als 250 μm dick sein. Si ist als Montagebasismaterial wegen seiner guten Wärmeleitfähigkeit, 100 W/mK, und den Möglichkeiten für integrierte Elektronik interessant. Die Montagebasis kann eine elektrische Isolierung zwischen der LED und dem Gehäuse liefern. In diesem Fall werden zwei Anschlüsse für die Anode und Kathode auf der oberen Oberfläche der Montagebasis zu den Gehäusezuleitungen benötigt. Auch wenn elektrische Isolierung des Gehäuses nicht notwendig ist und die Montagebasis leitfähig ist, kann eine einzige Elektrode durch die Montagebasis hindurch zum Gehäuse kontaktiert werden. Dann wird nur eine Zwischenverbindung von der Oberseite der Montagebasis zu der gegenüberliegenden Zuleitung benötigt. Die Metallisierung der oberen Fläche der Montagebasis sollte drahbondbar und auch reflektierend sein, um nach unten laufendes Licht mit hohem Wirkungsgrad nach oben zurück zu richten. Somit sind Ag und Al geeignete Wahlen für die Metallisierung der oberen Fläche der Montagebasis.
  • Die Form der Montagebasis sowie die Spiegelung der reflektierenden Metallisierung oben auf der Montagebasis können auf die Optik in einem LED-Beleuchtungssystem einwirken, indem sie die scheinbare Quellengröße der LED beeinflussen. Die meisten LEDs benötigen eine Reflektorschale, um überwiegend seitlich vom Chip und in dem nutzbaren Strahlungsmuster emittiertes Licht zurück nach oben zu richten. Je größer diese Reflektorschale sein muss, desto größer müssen die primären und eventuelle sekundäre Linsen sein. Da die Kosten für die Optik zu dem Volumen des benötigten Materials proportional sind, ist es wünschenswert, den Radius der Reflektorschale zu minimieren. Wegen des für Drahtbondverbindungen benötigten zusätzlichen Platzes erhöht die Aufnahme einer Montagebasis effektiv die Größe des LED-Chips. Typische Drahtbondtoleranzen erfordern, dass für zuverlässiges Drahtbonden ≈ 400 μm Material über den LED-Chip hinaus reichen. Auch erfordert das Zertrennen des Montagebasiswafers 100 μm Raum zwischen benachbarten LED-Chip. Diese Toleranzen führen zu einer bedeutenden, effektiven Zunahme der LED-Chipgröße. Ein 1 × 1 mm2 großer LED-Chip würde bei Verwendung einer Rechteckgeometrie für die Montagebasis beispielsweise eine 1,8 × 1,1 mm2 große Fläche benötigen. Die größte Ausdehnung dieser Montagebasis ist eine Diagonale gleich (1,82 + 1,12)½ = 2,11 mm, was eine untere Grenze an den Durchmesser für die Reflektorschale stellt. Stattdessen ist die größte Ausdehnung der Montagebasis nur 1,8 mm, wenn die Montagebasis die Form einer kreisförmigen Scheibe hat. Somit erlaubt eine scheibenförmige Montagebasis eine bedeutende Verringerung des Reflektorschale Durchmessers. Weil kreisförmige Schnitte schwierig herzustellen sein können, sind andere geometrische Formen, die näherungsweise kreisförmige Scheiben sind, vorzuziehen. Beispielsweise können hexagonale Montagebasen durch Sägen in mehreren Durchläufen hergestellt werden (drei Durchläufe statt zwei) und sind quadratischen oder rechteckigen Montagebasen vorzuziehen. Diese Vorstellungen werden in 16 veranschaulicht. Die reflektierende Metallisierung oben auf der Montagebasis sollte möglichst spiegelnd sein, um in der Ebene der Montagebasis keine virtuelle Quelle zu erzeugen, die größer ist als der LED-Chip. Eine virtuelle Quellengröße größer als der LED-Chip hätte eine schädliche Auswirkung auf das Strahlungsmuster der LED und würde zur Korrektur eine größere Optik erfordern.
  • Die in 6b, 9b, und 12b gezeigte Montagebasis erlaubt eine elektronische Funktionalität innerhalb der LED. III-Nitrid-Anordnungen sind anfällig für Schäden durch elektrostatische Entladung (ESD) und können durch ein Leistungsnebenschlusselement geschützt werden, das elektrisch mit der LED verbunden ist, wie in Antle et. al. US-PATENT NR. 5.941.501 beschrieben wird. Für die vorliegende Erfindung kann eine Si-Montagebasis in eine Schaltungsgesamtheit für integrierten ESD-Schutz eingebettet sein. In diesem Fall sind die Schutzschaltungen, z.B. Zenerdioden, parallel zum LED-Chip geschaltet. Auch können antiparallel geschaltete Zenerdioden parallel zum LED-Chip hergestellt werden, um die LED mit Wechselstromversorgungen betreiben zu können. Andere elektronische Anordnungen können innerhalb der Montagebasis enthalten sein, z.B. Photodetektoren zum Überwachen der Lichtleistung oder Widerstände zum Überwachen des Stroms und/oder der Spannung. Diese Anordnungen ermöglichen, dass ein integriertes System für eine Rückführungsregelung mit geschlossener Schleife sorgt, um einen Betrieb mit konstanter Lichtleistung aufrechtzuerhalten.
  • Eine Montagebasis liefert, wie in 17a gezeigt, eine LED, die auf mehreren miteinander in Reihe geschalteten Leuchtdioden in einer monolithischen Struktur beruht. Die Gesamtheit weist vier in Reihe geschaltete LEDs auf, die elektrisch isoliert sind, und zwar mittels Ätzen, um III-Nitrid-Material zu entfernen und so zwischen ihnen einen Graben 80 zu bilden. Das Ätzen setzt sich zumindest bis zu den undotierten III-Nitrid-Schichten fort. Die elektrischen Verdrahtungen werden durch Metallbahnen 81 verschafft, die auf der Montagebasis angeordnet sind (nicht abgebildet). Die Lötmetallisierung ist so entworfen, dass die Dioden über das Lötmittel mit den Metallbahnen der Montagebasis elektrisch verbunden sind. Die resultierende Anordnung kann durch die elektronische Schaltung von 17b repräsentiert werden. Diese Anordnung arbeitet somit bei 4× der Spannung und 4× weniger Strom als eine herkömmliche LED mit der gleichen aktiven Übergangsfläche. Eine 1 mm2 große herkömmliche III-Nitrid-LED kann beispielsweise bei 3,0 V und 350 mA arbeiten. Diese gleiche aktive Übergangsfläche, aufgeteilt in vier miteinander in Reihe geschaltete LEDs wie in 17a gezeigt, verschafft eine Anordnung, die bei 12,0 V und 87,5 mA arbeitet. Dieser Betrieb bei höherer Spannung und niedrigerem Strom stellt geringere Anforderungen an die elektronische Treiberschaltung für die LED. Die elektronische Treiberschaltung kann nämlich bei höheren Spannungen mit höherem Wirkungsgrad arbeiten, wodurch der Gesamtwirkungsgrad des LED-Beleuchtungssystems verbessert wird. Diese Ausführungsform, eine monolithische Anordnung, wird gegenüber einem herkömmlichen Ansatz zur Befestigung einzelner LED-Chips in Reihe vorgezogen. Beim herkömmlichen Ansatz ist die gesamte vom LED-Chip eingenommene Fläche wegen der von den Chipbefestigungsmaschinen geforderten Toleranzen erhöht. Dies erhöht in unerwünschter Weise die optische Quellengröße der gesamten LED und erfordert eine größenmäßige Zunahme nachfolgender Optik in dem LED-System. Bei der bevorzugten Ausführungsform können die Dioden so nahe voneinander beabstandet sein, wie es das Grabenätzen zur elektrischen Isolierung zulässt. Die Grabenbreite kann einige Mikrometer klein sein, sodass die Packungsdichte von Dioden in dem Ausführungsbeispiel sehr hoch sein kann. Wie in 18 gezeigt, werden die vier 1 mm2 großen LED-Chips monolithisch hergestellt und teilen sich ein einziges Superstrat und eine einzige Montagebasis. Die Metallbahnen 81 auf der Montagebasis verbinden die vier LEDs elektrisch in Reihe. Während jede 1 mm2 große LED normalerweise bei 3V arbeitet, arbeitet das in 18 gezeigte Modul mit vier in Reihe geschalteten LEDs bei 12V. Der Entwurf der Montagebasis ist hexagonal, um die effektive optische Quellengröße des Moduls zu verringern. Die Bahnmetallisierung 81 wird zum Drahtbonden für den externen Anschluss verwendet und besteht aus einer reflektierenden Metallisierung, z.B. Ag oder Al.
  • Der Lichtextraktionswirkungsgrad kann weiter verbessert werden, indem die Schichten des aktiven Gebietes nahe der hochreflektierenden p-Elektrode platziert werden. Unter der Annahme, dass die p-Elektrode ein perfekt leitendes Metall ist, wenn das Zentrum des aktiven Gebietes innerhalb ungefähr eines ungeradzahligen Vielfachen von Viertelwellenlängen des Lichtes innerhalb des Materials (≈ λ/4n) von der reflektierenden p-Elektrode entfernt gebracht worden ist, führt konstruktive Interferenz des nach unten und nach oben durchlaufenden Lichtes zu einem Strahlungsmuster, das Leistung vorzugsweise in der Richtung nach oben emittiert. Diese Verbesserung verläuft in einer Richtung dicht bei der Normalen zum III-Nitrid/Substrat und ist nicht anfällig für innere Totalreflexion zurück in die III-Nitrid-Epitaxieschichten. Alternativ kann ein geringfügiges Verstimmen des Resonanzzustandes, indem das aktive Gebiet geringfügig näher zum (oder weiter weg vom) p-Elektrodenreflektor bewegt wird, vorgezogen werden, um die Verbesserung der Lichtextraktion für den gesamten Lichtstrom in allen Richtungen zu optimieren. Für einen maximalen Wirkungsgrad in den meisten Anwendungen sollte der Abstand zwischen dem aktiven Gebiet und einer perfekt leitenden Metallelektrode vom p-Typ ungefähr eine viertel Wellenlänge betragen.
  • Weiteres Verstimmen des Resonanzzustandes für maximale Extraktion in einer Anordnung mit einem nicht idealen Metallkontakt hängt von der Phasenverschiebung von vom Metall weg reflektierenden Licht ab. Weiter unten werden Verfahren zum Bestimmen der Phasenverschiebung eines tatsächlichen reflektierenden Kontakts und dann Bestimmen der optimalen Platzierung eines aktiven Gebietes relativ zu diesem Kontakt, beruhend auf der Phasenverschiebung, beschrieben. Wenngleich in der nachfolgenden Beschreibung häufig das Beispiel einer auf einem Saphirsubstrat gebildeten III-Nitrid-Anordnung verwendet wird, wird es für den Fachkundigen deutlich sein, dass die beschriebenen Verfahren in einfacher Weise auf andere Materialsysteme, andere Kontaktmetalle und andere Aufwachssubstrate anwendbar sind.
  • Die Gesamtmenge an von der LED emittiertem Licht (d.h. der gesamte integrierte Lichtstrom) ist der von der Oberseite der Anordnung aus (hin zum Substrat) emittierte integrierte Lichtstrom addiert zu dem von den Seiten der Anordnung aus emittierten integrierten Lichtstrom. Von der Seite emittiertes Licht wird typischerweise von einem Wellenleiter, der von reflektierenden Oberflächen und verschiedenen Schichten der Anordnung mit unterschiedlichen Brechzahlen gebildet wird, zu den Seiten der Anordnung geleitet. Wellengeleitetes Licht erfährt auf seinem Weg zu der Seite der Anordnung typischerweise mehrere Reflexionen, wobei es mit jeder Reflexion an Intensität verliert. Zudem kann durch das aktive Gebiet tretende Licht absorbiert werden. Somit ist es vorteilhaft, im ersten Durchlauf so viel Licht wie möglich aus der Oberseite der Anordnung zu extrahieren, was für eine Verringerung innerer Verluste und Erhöhung des gesamten integrierten Lichtstroms sorgt.
  • Flip-Chip-LEDs haben einen "oberen Austrittskegel" nahe dem aktiven Gebiet, sodass Lichtbündel, die aus dem Innern der LED heraus auf die Oberseite auftreffen und innerhalb des Austrittskegels liegen, direkt von der Oberseite der Anordnung aus austreten. Der Kürze halber soll der obere Austrittskegel nur als "Austrittskegel" bezeichnet werden, wobei davon ausgegangen wird, dass eine maximale Lichtemission an der Oberseite ein bedeutende Ziel bei der Leistungsfähigkeit der LED ist. Der Austrittskegel wird durch mehrere Anordnungsparameter bestimmt, zu denen die Brechzahlen der verschiedenen Schichten innerhalb der Anordnung gehören. Lichtbündel, die auf der Oberseite außerhalb des Austrittskegels einfallen, unterliegen innerer Totalreflexion. Solches in Innern reflektiertes Licht tritt typischerweise aus der Seite der Anordnung aus oder erfährt weitere innere Reflexionen und Intensitätsverlust innerhalb der Anordnung. Somit ist ein Ansatz zur Erhöhung der aus der Oberseite der LED austretenden Intensität, den Lichtstrom zu vergrößern, der auf die Oberseite fällt, die innerhalb des Austrittskegels liegt.
  • 21 stellt einen Abschnitt einer typischen Flip-Chip-LED dar, die ein Licht emittierendes aktives Gebiet 1 und ein von einer Basisschicht 3 getrenntes transparentes Substrat 2 umfasst. Eine Basisschicht 3, mit einer einzelnen Schicht aus einer oder mehr Teilschichtkomponenten, wird typischerweise epitaktisch auf dem Substrat 2 als Übergangsgebiet zwischen dem Substrat und dem Licht emittierenden aktiven Gebiet 1 aufgewachsen. Metallorganische Abscheidung aus der Dampfphase (MOCVD: Metall-Organic Chemical Vapor Deposition) kann verwendet werden, um eine oder mehrere Teilschichten, die die Basisschicht umfassen, aufzuwachsen, obwohl in der Technik auch andere Depositionstechniken bekannt sind und verwendet werden.
  • Der reflektierende positive ohmsche Kontakt 4 liegt in einem Trennabstand d zum aktiven Gebiet 1 und hat eine oder mehrere Schichten 5, die zwischen dem aktiven Gebiet 1 und dem Kontakt 4 liegen. Schicht 5 kann eine einzige Schicht umfassen oder mehrere Teilschichten mit von Teilschicht zu Teilschicht verschiedenen Zusammensetzungen, Dotierungseigenschaften und Brechzahlen oder einem Verlauf der Zusammensetzung, elektrischen Eigenschaften und optischen Eigenschaften über die Dicke von Schicht 5.
  • Um bei den Beschreibungen konkret zu sein, betrachten wir den Fall einer III-Nitrid-Anordnung mit einer GaN-Basisschicht 3 und einer einzelnen p-Schicht 5 im Detail, wobei sowohl die Basisschicht 3 als auch die p-Schicht 5 durchgehend eine nahezu gleichbleibende Brechzahl haben. Verallgemeinerung auf Schichten, die keine gleichbleibenden Brechzahlen aufweisen (wie sie z.B. bei mehrfachen Schichten mit unterschiedlichen Materialien, Gradationen von optischen Eigenschaften und Ähnlichem auftreten) ist einfach, und zwar durch Verwendung optischer Abstände, die durch Aufsummieren oder Integrieren (physikalische Dicke von Schicht i)/(Brechzahl von Schicht i) über verschiedene Schichten aus Basisschichtmaterial erhalten werden. Daher dienen hier vorgestellte Beispiele für Schichten mit gleichbleibender Brechzahl der Veranschaulichung und sind nicht einschränkend.
  • Im aktiven Gebiet 1 erzeugtes und aus der Oberseite der LED austretendes Licht durchläuft die Basisschicht 3, das Substrat 2 und das Verkapselungsgel 7 und wird an jeder Grenzfläche gebrochen, wie in 21 mit Strahlenbündel 8 dargestellt wird. Die GaN-Basisschicht 3 hat eine Brechzahl n1=2,4. Das Saphirsubstrat 2 hat n2=1,8 und ein typisches Verkapselungsgel 7 hat n3=1,5. Somit tritt Brechung von der Normalen weg auf, wie in 21 dargestellt, wodurch Licht 8 vom Substrat 2 in das Verkapselungsgel 7 unter einem Winkel zur Normalen von θ3 austritt.
  • Wenn Licht von seinem Entstehungsort durch aufeinander folgende Gebiete niedrigerer Brechzahl (3, 2 und 7) in das Verkapselungsgel 7 wandert, tritt an jeder Grenzfläche die Möglichkeit der inneren Totalreflexion auf. Das heißt, wenn das Strahlenbündel 8 die Grenzfläche 3-2 oder 2-7 von der Seite mit höherer Brechzahl unter einem zu stark streifenden Winkel trifft, wird kein Licht in das Verkapselungsgel 7 gelangen.
  • Anwendung des Snelliusschen Gesetzes auf 21 ergibt n1 sin θ1 = n2 sin θ2 n3 sin θ3. Der Austrittskegel wird durch θ3 = 90° oder sin θ1(Austritt) = (n3/n1) bestimmt. Verwendung der obigen Werte für die Brechzahlen für GaN, Saphir und Verkapselungsgel ergibt θ1(Austritt) ≈ 38,7°. Somit wird von der n1-Seite auf die n1-n2-Grenzfläche treffendes Licht nicht von der Oberseite der Anordnung austreten, wenn der Einfallswinkel θ1(Austritt), ungefähr 38,7°, überschreitet.
  • Aus im aktiven Gebiet 1 auftretenden Elektronen-Loch-Rekombinationen emittiertes Licht kann direkt, wie z.B. Strahlenbündel 6d, oder auf Reflexion am ohmschen Kontakt 4 folgend, wie z.B. Strahlenbündel 6r, in das transparente Substrat gerichtet werden.
  • Die Kohärenzlänge (oder Impulslänge) für im aktiven Gebiet 1 emittiertes Licht beträgt in GaN typischerweise ungefähr 3 μm. Wenn somit der Trennabstand d kleiner als etwa 50% der Kohärenzlänge (d ≲ 1,5 μm in GaN) ist, ist zu erwarten, dass zwischen den direkten (6d) und den reflektierten (6r) Strahlenbündeln Interferenz auftritt. Das Interferenzmuster kann durch den Abstand zwischen dem aktiven Gebiet 1 und dem reflektierenden Kontakt 4 beeinflusst werden.
  • Das reflektierte Licht 6r erleidet einen Intensitätsverlust und eine Phasenverschiebung, wenn es vom reflektierenden Kontakt 4 abprallt. Um die von einem Flip-Chip kommende Lichtleistung zu erhöhen und den Intensitätsverlust von Kontakt 4 zu verringern, kann für den Kontakt 4 ein hohes Reflexionsvermögen gewählt werden. Beispielweise kann der Kontakt 4 ein Reflexionsvermögen größer als 80% haben, und üblicherweise hat er ein Reflexionsvermögen größer als 90%. Die Phasenverschiebung des reflektierten Lichtes 6r hängt von den n- und k-Werten der im reflektierenden Kontakt 4 verwendeten Metalle oder Metalllegierungen ab, und daher wird sich die Phasenverschiebung in Abhängigkeit vom Metalltyp ändern. Diese Phasenverschiebung beeinflusst auch das Interferenzmuster. Für ein perfekt leitendes Metall wird die Phasenverschiebung 180° betragen. Im Allgemeinen sind die Kontakte auf echten Anordnungen keine perfekt leitenden Metalle.
  • Sobald die Phasenverschiebung des am reflektierenden Kontakt 4 reflektierten Lichtes bestimmt worden ist, kann das Interferenzmuster des aus der Anordnung tretenden Lichtes als Funktion des Abstandes zwischen dem aktiven Gebiet 1 und dem reflektierenden Kontakt 4 berechnet werden. Wie oben beschrieben, beträgt der kritische Winkel für Licht, das aus einer GaN/Saphir/Verkapselungsgel-Grenzfläche austritt, ≈39 Grad, somit kann nur der Teil des Lichtes, der in diese 39 Grad gerichtet wird, durch die Oberseite von Substrat 2 austreten. Eine Möglichkeit, um die Lichtextraktion aus der Licht emittierenden Anordnung zu vergrößern, ist, die Lichtintensität im Austrittskegel zu bündeln. Da die aus dem aktiven Gebiet tretenden Interferenzmuster für ein bestimmtes Kontaktmaterial durch den Abstand zwischen dem aktiven Gebiet 1 und dem reflektierenden Kontakt 4 gesteuert werden, kann die Lichtintensität innerhalb des Austrittskegels durch geeignete Wahl des Abstandes zwischen dem aktiven Gebiet 1 und dem reflektierenden Kontakt 4 maximiert werden.
  • Das elektrische Feld des aus einem aktiven Gebiet mit Einfach-Quantum-Well direkt emittierten Lichtes 6d wird gegeben durch: E 0 = w0·exp(–ik ·x ) (1)
  • Das elektrische Feld des aus einem aktiven Gebiet mit Einfach-Quantum-Well reflektierten Lichtes 6r wird gegeben durch: E R = wR·exp(–i(k ·x + Φ + Φ')) (2) wobei w0 die Amplitude des emittierten Lichtes 6d, wr die Amplitude des reflektierten Lichtes 6r, k der Richtungsvektor, x der Positionsvektor, Φ die Phasenverschiebung bei Reflexion am reflektierenden Kontakt 4 und Φ' die Phasenverschiebung infolge der Unterschiede in der optischen Weglänge ist.
  • Die Intensität in der Anordnung, als Funktion des Winkels θ wird dann gegeben durch |E Total|2 = (E 0 + E R)·(E 0 + E R)= w20 + w2R + 2w0wR cos(Φ + Φ'). (3)
  • Die Phasenverschiebung infolge des Unterschiedes Φ' in der optischen Weglänge hängt vom Abstand d zwischen dem aktiven Gebiet mit Einfach-Quantum-Well 1 und dem reflektierenden Kontakt 4, dem Winkel θ, der Wellenlänge λ und n (der Brechzahl der Schichten der Anordnung, im obigen Beispiel GaN) entsprechend Gleichung (4) ab, mit λn=λ/n:
    Figure 00260001
  • Die Phasenverschiebung infolge der Reflexion am reflektierenden Kontakt 4, Φ, kann aus dem n- und dem k-Wert des Metalls im reflektierenden Kontakt 4 berechnet werden, wenn das Metall bekannt ist. Siehe beispielsweise Max Born & Emil Wolf, Principles of Optics, S. 628-630 (1980), was durch Nennung hier aufgenommen sein soll. Wenn der n- und der k-Wert des reflektierenden Kontakts 4 nicht bekannt sind, kann die Phasenverschiebung Φ beispielsweise mit dem folgenden Verfahren bestimmt werden. Ein Detektor wird aufgestellt, um Licht zu sammeln, das durch das Substrat hindurch normal zu einer sich im Test befindenden Anordnung in einem kleinen Sammelkegel (θ ≈ 6°) emittiert wird. Eine Reihe von Anordnungen mit variierendem Abstand zwischen aktivem Gebiet 1 und reflektierendem Kontakt 4 werden hergestellt, einschließlich des Materials mit unbekannter Phasenverschiebung als reflektierender Kontakt 4. Wenn die Wellenlänge des emittierten Lichtes konstant ist, ändert sich der Extraktionswirkungsgrad der Reihe von Anordnungen nur als Funktion des Abstandes d zwischen dem aktiven Gebiet 1 und dem reflektierenden Kontakt 4.
  • Gemäß Gleichung 3 liegt das Minimum des Extraktionswirkungsgrades dort, wo Φ+Φ'=m·π (m eine ungerade ganze Zahl), wobei Φ' die Phasendifferenz infolge der Unterschiede im optischen Weg zwischen direkt emittierendem Licht 6d und reflektiertem Licht 6r ist. Bei einer Reihe von Anordnungen mit je einem in unterschiedlichem Abstand zum reflektierenden Kontakt 4 platzierten Einfach-Quantum-Welt kann der äußere Quantenwirkungsgrad des reflektierenden Kontakts 4 durch den Detektor als Funktion des Abstandes zwischen dem aktiven Gebiet mit Einfach-Quantum-Well 1 und dem reflektierenden Kontakt 4 gemessen werden. Bei Verwendung eines zweiten reflektierenden Kontakts 4 mit bekannter Phasenverschiebung kann für einen zweiten Satz von Anordnungen mit den gleichen Abständen zwischen dem aktiven Gebiet und dem reflektierenden Kontakt eine andere Kurve des äußeren Quantenwirkungsgrades als Funktion des Abstandes gemessen oder berechnet werden. Der äußere Quantenwirkungsgrad ist das Produkt des inneren Quantenwirkungsgrades und des Extraktionswirkungsgrades, EQE = Cext·IQE, somit können, um die Unterschiede von Wafer zu Wafer beim inneren Quantenwirkungsgrad zu beseitigen und das Verhältnis der Extraktionswirkungsgrade zu erhalten, die Punkte auf der ersten Kurve durch die Punkte auf der zweiten Kurve geteilt werden, sodass: EQEunbekannt/EQEbekannt = Cext,unbekannt/Cext,bekannt. (5)
  • Cext,unbekannt und Cext,bekannt können durch Gleichung (3) ersetzt werden, Cext,unbekannt und Cext,bekannt können durch die gemessenen Werte des äußeren Quantenwirkungsgrades für beide Anordnungen ersetzt werden, dann kann Gleichung (5) für Φunbekanntes Metall gelöst werden. Da d, θ, λ, m, Φbekanntes Metall und das Reflexionsvermögen bekannt sind, kann Φunbekanntes Metall für jeden unbekannten reflektierenden Kontakt 4 berechnet werden. Auch andere Verfahren können zum Bestimmen von Φ verwendet werden. Siehe beispielsweise P. Maaskant et al., Fabrication of GaN-based Resonant Cavity LEDs, PHYS. STAT. SOL. (eingereicht 19. Februar 2002).
  • Sobald die Phasenverschiebung infolge der Reflexion Φ bekannt ist, kann die Intensität als Funktion des Abstandes d und Winkel θ unter Verwendung der obigen Gleichung 3 berechnet werden. 22 stellt computererzeugte Beispiele für die oberseitig im Fernfeld emittierte Lichtintensität (oder Lichtstrom) als Funktion der Emissionsrichtung in Bezug auf die Normale zur LED, θ3 dar, definiert in 21. Die Kurven in 22 beruhen auf einer Einfach-Quantum-Well-III-Nitrid-Anordnung, die auf einem Saphirsubstrat mit Silikon als Verkapselungsgel 7 hergestellt ist. Verschiedene Werte von d werden dargestellt, von Kurve a von 22 mit d= 0,5 λn bis zu Kurve i von 22 mit d = 1,3 λn wobei λn die Wellenlänge des Lichtes in dem Halbleitermaterial ist, das das aktive Gebiet und den reflektierenden Kontakt trennt. Die Einheiten des Lichtstroms sind willkürlich, da nur die Änderungen des Lichtstroms in Abhängigkeit vom Winkel von Bedeutung sind. Die Strahlungsmuster hängen unter anderem vom Abstand d, der Wellenlänge des emittierten Lichtes und den effektiven Brechzahlen der Materialien, durch die das Licht beim Austreten aus der LED läuft, ab. Die Strahlungsmuster ändern sich natürlich, wenn sich d ändert, wodurch sich der im Austrittskegel von 38,7° befindende Lichtstrom ändert
  • Wie in 22 veranschaulicht, kann ein Maximum im total emittierten Lichtstrom für ein Strahlungsmuster auftreten, das über der zentralen senkrechten Achse des Licht emittierenden Gebietes keinen Peak aufweist. Das heißt, das Anordnen der reflektierenden Ebene auf Abstand zum Licht emittierende Gebiet in solcher Weise, dass die Lichtstromintensität primär normal zur Oberfläche gerichtet wird (0 Grad in 22 oder "achsennah") führt nicht notwendigerweise zu einem maximalen total emittierten Lichtstrom. Kurve "f" in 22 sorgt für einen deutlich achsennahen Peak der emittierten Strahlung, was jedoch erheblich zu Lasten des total emittierten Lichtstroms geht. Somit kann das Anordnen des Licht emittierenden Gebietes auf Abstand zum Reflektor, um die achsennahe Lichtemission zu verbessern, für das Erhalten einer maximalen Gesamthelligkeit der LED suboptimal sein.
  • Die Kurven in 22 können integriert werden, um Kurve a von 23 zu erzeugen. 23 veranschaulicht, für drei Anordnungen, computererzeugte Auftragungen des Extraktionswirkungsgrades des oberseitigen Lichtstroms als Funktion des Abstandes zwischen dem aktiven Gebiet 1 und dem reflektierenden Kontakt 4, geteilt durch λn. Kurve a in 23 stellt die Ergebnisse für eine 450-nm-Einfach-Quantum-Well-III-Nitrid-Anordnung mit einem Saphirsubstrat, einem Silikon-Verkapselungsgel und einem reflektierenden Kontakt mit einer dünnen Nickelschicht neben den Halbleiterschichten und einer dicken Silberschicht neben dem Nickel dar. Ein erstes Maximum in dem in Kurve a gezeigten Extraktionswirkungsgrad tritt zwischen etwa 0,01λn und etwa 0,15λn, auf, ein zweites Maximum zwischen etwa 0,6λn, und etwa 0,7λn, ein drittes Maximum im Extraktionswirkungsgrad tritt zwischen etwa 1,15λn und etwa 1,25λn, auf, ein viertes Maximum im Extraktionswirkungsgrad tritt zwischen etwa 1,65λn, und etwa 1,75λn, auf. Somit sollten für einen maximalen Extraktionswirkungsgrad in einer 450-nm-III-Nitrid-Anordnung mit einem (dünnen Ni)/Ag Kontakt das Zentrum eines aktiven Gebietes mit Einfach-Quantum-Well 1 zwischen etwa 0,01λn und etwa 0,15λn, zwischen etwa 0,5λn und etwa 0,8λn, zwischen etwa 1,05λn, und etwa 1,35λn, oder zwischen etwa 1,6λn, und etwa 1,9λn vom reflektierenden Kontakt 4 entfernt platziert werden. Das erste Maximum wird im Allgemeinen nicht verwendet, da das erste Maximum das aktive Gebiet so dicht beim reflektierenden Kontakt platziert, dass der Kontakt Leistung aus dem aktiven Gebiet absorbieren kann, wodurch abklingende Wellen erzeugt werden, die verhindern, dass das aktive Gebiet Licht emittiert.
  • Der Ort der Maxima in einer Kurve des Extraktionswirkungsgrades als Funktion des Abstandes kann sich verschieben, wenn sich die Wellenlänge des Lichtes ändert. Die Wellenlänge des Lichtes beeinflusst die Phasenverschiebung infolge der Reflexion aus dem Metall, Φ. Wenn Φ aus bekannten n- und k-Werten berechnet wird, wird bei der Berechnung die Wellenlänge berücksichtigt. Wenn Φ wie oben beschrieben gemessen wird, muss Φ für eine spezielle Wellenlänge gemessen werden, um eine richtige Wahl des Abstandes zwischen dem aktiven Gebiet und dem reflektierenden Kontakt zu gewährleisten. Die Tabelle unten listet Zwischenraumbereiche d zwischen einem III-Nitrid-Einfach-Quantum-Welt und einem Ni/Ag Kontakt auf, entsprechend den zweiten, dritten und vierten Maxima in einer Auftragung des Extraktionswirkungsgrades als Funktion von d für drei Anordnungen mit verschiedener Wellenlänge.
  • Figure 00290001
  • Die Tabelle unten listet die gleiche Information auf, ausgedrückt in Nanometern statt mit der Wellenlänge des Lichtes.
  • Figure 00290002
  • Wenngleich sich das obige Beispiel auf eine III-Nitrid-Anordnung mit einem Nickel/Silber-Kontakt, einem Silikon-Verkapselungsgel und einem Saphirsubstrat richtet, wird es für den Fachkundigen deutlich sein, dass das Verfahren des Wählens des Zwischenraums zwischen dem aktiven Gebiet und dem reflektierenden Kontakt auch auf andere Materialsysteme, einschließlich, aber nicht darauf begrenzt, III-Phosphid-, III-Arsenid- und II-VI-Materialien, auf andere Kontaktmaterialien, auf andere Verkapselungsmaterialien und auf andere Substrate angewendet werden kann.
  • 24 veranschaulicht ein generisches Verfahren zum Bestimmen des Zwischenraums zwischen dem aktiven Gebiet und dem reflektierenden Kontakt gemäß der vorliegenden Erfindung. Zunächst wird in Stufe 202 der Austrittskegel berechnet, unter Verwendung der Brechzahl des Halbleitermaterials, des Substrats und des Verkapselungsmaterials oder Luft, wenn kein Verkapselungsmaterial verwendet wird. In Stufe 204 werden dann die Phasenverschiebung infolge der optischen Weglänge und die Phasenverschiebung infolge von Reflexion berechnet oder gemessen, wie oben beschrieben. Die Phasenverschiebung infolge der optischen Weglänge und die Phasenverschiebung infolge von Reflexion hängen von dem im reflektierenden Kontakt verwendeten Material und der Wellenlänge des Lichtes ab. In Stufe 206 wird unter Verwendung der in Stufe 204 bestimmten Phasenverschiebungen das Strahlungsmuster für verschiedene Zwischenräume zwischen dem aktiven Gebiet und dem reflektierenden Kontakt berechnet, was eine graphische Darstellung wie z.B. 22 ergibt. Das Strahlungsmuster hängt von der Wellenlänge des Lichtes ab. In Stufe 208 wird der Extraktionswirkungsgrad als Funktion des Abstandes d zwischen dem aktiven Gebiet und dem reflektierenden Kontakt berechnet. Der Extraktionswirkungsgrad hängt von dem in Stufe 206 berechneten Strahlungsmuster und dem in Stufe 202 berechneten Austrittskegel ab. Ein Beispiel für den Extraktionswirkungsgrad als Funktion von d ist in 23 veranschaulicht. Die Maxima in der Auftragung des Extraktionswirkungsgrades als Funktion von d werden in Stufe 210 ermittelt und sie bestimmen den Zwischenraum zwischen dem aktiven Gebiet und dem reflektierenden Kontakt, der das meiste Licht ausgibt.
  • Kurve b von 23 veranschaulicht die Ergebnisse des in 24 für eine 450-nm-III-Nitrid-Anordnung mit reinem Silberkontakt beschriebenen Verfahrens. Ein erstes Maximum im Extraktionswirkungsgrad tritt zwischen etwa 0,65λn und etwa 0,75λn auf, ein zweites Maximum im Extraktionswirkungsgrad tritt zwischen etwa 1,15λn und etwa 1,38λn auf, ein drittes Maximum im Extraktionswirkungsgrad tritt zwischen etwa 1,73λn und etwa 1,85λn auf, und ein erstes Minimum im Extraktionswirkungsgrad tritt bei etwa 0,96λn auf. Für einen maximalen Extraktionswirkungsgrad in einer III-Nitrid-Anordnung mit einem Silberkontakt sollte somit das Zentrum eines aktiven Gebietes mit Einfach-Quantum-Well 1 zwischen etwa 0,5λn und etwa 0,9λn, zwischen etwa 1,0λn und etwa 1,4λn, oder zwischen etwa 1,5λn und etwa 1,9λn vom reflektierenden Kontakt 4 entfernt platziert werden.
  • Das in 24 beschriebene Verfahren kann verwendet werden, um den Trennabstand zwischen dem reflektierenden Kontakt und dem aktiven Gebiet einer III-Phosphid-Anordnung zu bestimmen, wobei die Schichten der Anordnung AlxInyGazP sind, mit 0≤x≤1, 0≤y≤1, 0≤z≤1 und x+y+z=1. III-Phosphid-Anordnungen weisen häufig eine AlInP-Schicht neben dem aktiven Gebiet und eine GaInP-Kontaktschicht neben dem reflektierenden Kontakt auf. Der reflektierende Kontakt wird für einen ohmschen Kontakt mit GaInP gewählt. Beispiele für geeignete Materialien für den reflektierenden Kontakt sind Al, Ag, und Au. Das Metall des reflektierenden Kontakts kann mit dem GaInP legiert werden, was das Reflexionsvermögen des Kontakts verringern kann. Um einen Kompromiss zwischen ohmschen Eigenschaften und reflektierenden Eigenschaften zu erleichtern, kann ein zweiteiliger Kontakt verwendet werden. Um einen zweiteiligen Kontakt zu bilden, wird zuerst eine Schicht aus geeignetem ohmschen Metall deponiert und mit dem GaInP legiert. Dann wird das Metall zu einem Muster aus feinen Linien geätzt, wodurch der größte Teil der Oberfläche des GaInP offengelegt wird, wobei die feinen Linien dazu dienen, Strom in die Anordnung zu leiten. Die freigelegten Flächen des GaInP werden dann chemisch weggeätzt, wobei die darunter liegende AlInP-Abdeckschicht offengelegt wird, wodurch ein großer Teil des adsorbierenden GaInP aus dem optischen Weg entfernt wird. Schließlich wird ein geeigneter Reflektor, der wegen seiner optischen Eigenschaften gewählt ist, ohne den spezifischen Widerstand seines Kontakts mit dem AlInP zu beachten, über sowohl den feinen Linien des ersten Metalls als auch dem freigelegten AlInP deponiert. Auf diese Weise wird durch das erste Metall Strom in die Anordnung geleitet und ein hoch reflektierendes zweites Metall dient als Spiegel.
  • Kurve c von 23 veranschaulicht die Ergebnisse des in 24 beschriebenen Verfahrens für eine 625-nm-III-Phosphid-Anordnung (n=3,4) mit einem Goldkontakt. Ein erstes Maximum im Extraktionswirkungsgrad tritt zwischen etwa 0,05λn und etwa 0,2λn auf, ein zweites Maximum im Extraktionswirkungsgrad tritt zwischen etwa 0,6λn und etwa 0,75λn auf, ein drittes Maximum im Extraktionswirkungsgrad tritt zwischen etwa 1,1λn und etwa 1,25λn auf, ein viertes Maximum im Extraktionswirkungsgrad tritt zwischen etwa 1,6λn und etwa 1,8λn auf, und ein fünftes Maximum im Extraktionswirkungsgrad tritt zwischen etwa 2,18λn und etwa 2,28λn auf. Für einen maximalen Extraktionswirkungsgrad in einer III-Phosphid-Anordnung mit einem Goldkontakt sollte somit das Zentrum eines aktiven Gebietes mit Einfach-Quantum-Well 1 zwischen etwa 0,52λn und etwa 0,78λn, zwischen etwa 1,02λn und etwa 1,3λn, zwischen etwa 1,55λn und etwa 1,82λn, oder zwischen etwa 2,09λn und etwa 2,33λn, vom reflektierenden Kontakt 4 entfernt platziert werden.
  • 23 gibt Daten für aktive Gebiete mit Einfach-Quantum-Well (SQW: single quantum well) wieder. Die darin beschriebenen Verfahren sind jedoch nicht auf SQW-Anordnungen beschränkt und können auch in Verbindung mit aktiven Gebieten mit Multi-Quantum-Welt (MQW: multiple quantum well) verwendet werden. Beispielweise kann das Helligkeitszentrum und/oder das physikalische Zentrum von aktiven MQW-Gebieten in einem Trennabstand platziert werden, der einem Maximum auf der entsprechenden Auftragung des Extraktionswirkungsgrades des oberseitigen Lichtstroms als Funktion des Abstandes zwischen dem aktiven Gebiet und dem reflektierenden Kontakt entspricht. Alternativ (oder zusätzlich) können MQWs in Clustern vorliegen, die eine oder mehrere Quantum-Wells in jedem Cluster umfassen. Das Helligkeitszentrum jedes Clusters kann in einem Trennabstand platziert werden, der einem Maximum auf der entsprechenden Auftragung des Extraktionswirkungsgrades des oberseitigen Lichtstroms als Funktion des Abstandes zwischen dem aktiven Gebiet und dem reflektierenden Kontakt entspricht.
  • 19 veranschaulicht einen Prozessablaufplan zur Herstellung des LED-Chips. In Schritt 91 wird eine III-Nitrid-Heterostruktur auf einem Aufwachssubstrat deponiert. In Schritt 92 werden Kontakte an der III-Nitrid-Heterostruktur angebracht, Ätzen falls notwendig. Der p-Kontakt ist opak und mit der p-Schicht elektrisch verbunden, während der n-Kontakt mit der n-Schicht elektrisch verbunden ist. In optionalen Schritten 93 und 94 wird ein Intermetall-Dielektrikum über zumindest dem n-Kontakt in Gebieten angebracht, wo der n-Kontakt zwischen den p-Kontakt reicht, und wird jeweils ein Flächenreflektor angebracht. In Schritt 95 wird eine optionale Barriereschicht angebracht, um die Kontakte und den Reflektor gegen das Lötmittel zu schützen. In Schritt 96 werden lötbare Metalle angebracht. In dem optionalen Schritt 97 werden die lötbaren Metalle strukturiert. In Schritt 98 wird das Dielektrikum angebracht, um die lötbaren Flächen zu definieren. In Schritt 99 wird das Dielektrikum strukturiert. Der LED-Chip kann nach Schritt 97 oder Schritt 99 an der Montagebasis befestigt werden.
  • 20 veranschaulicht einen Prozessablaufplan zum Befestigen der LED an der Montagebasis. In Schritt 100 wird Lötmittel dem Montagebasiswafer zugefüht. In Schritt 101 wird eine Verbindung zwischen dem LED-Chip und der Montagebasis gebildet. In dem optionalen Schritt 102 wird Underfill zwischen dem LED-Chip und der Montagebasis verteilt. In Schritt 103 wird der Montagebasiswafer getrennt. In Schritt 104 werden der Chip und die Montagebasis am Gehäuse befestigt.
  • Alternativ wird Schritt 105 ausgeführt anstelle der Schritte 100, 101 und 102. In Schritt 105 wird Lötmittel der LED zugeführt. In Schritt 106 wird eine Verbindung zwischen dem LED-Chip und dem Montagebasiswafer gebildet. In dem optionalen Schritt 107 ist Underfill zwischen dem LED-Chip und der Montagebasis verteilt.
  • Wenngleich die vorliegende Erfindung zur Erläuterung im Zusammenhang mit bestimmten speziellen Ausführungsformen beschrieben worden ist, ist die vorliegende Erfindung hierauf nicht beschränkt. Die Darstellungen verschiedener Strukturen in den verschiedenen schematischen Darstellungen dienen der Veranschaulichung und sollen die Erfindung nicht einschränken. Verschiedene Abwandlungen, Anpassungen und Kombinationen verschiedener Merkmale der beschriebenen Ausführungsformen können in der Praxis eingesetzt werden, ohne den Rahmen der in den folgenden Ansprüchen definierten Erfindung zu verlassen.

Claims (52)

  1. Leuchtdiode mit: einem Licht emittierenden Gebiet, das imstande ist, Strahlung auszusenden; und einem die Strahlung reflektierenden Reflektor, der von dem Licht emittierenden Gebiet durch einen Trennabstand getrennt ist, wobei der Trennabstand derart ist, dass Interferenzen zwischen direkten und reflektierten Strahlenbündeln der emittierten Strahlung bewirken, dass Strahlung in einem oberen Austrittskegel der Licht emittierenden Anordnung gebündelt wird.
  2. Leuchtdiode nach Anspruch 1, wobei die Strahlung in einem oberen Austrittskegel der Licht emittierenden Anordnung gebündelt wird, aber nicht auf einer zentralen senkrechten Achse des Licht emittierenden Gebietes.
  3. Leuchtdiode mit: einem Licht emittierenden Gebiet, das imstande ist, Strahlung auszusenden; und einem die Strahlung reflektierenden Reflektor, wobei der Reflektor von dem Licht emittierenden Gebiet durch einen Trennabstand getrennt ist, der zwischen etwa 0,5λn und etwa 0,9λn liegt, wobei λn die Wellenlänge der Strahlung in einem Gebiet ist, das das Licht emittierende Gebiet von dem Reflektor trennt.
  4. Leuchtdiode nach Anspruch 3, wobei der Reflektor Silber und Nickel umfasst.
  5. Leuchtdiode nach Anspruch 4, wobei das Licht emittierende Gebiet AlxInyGazN umfasst, mit 0≤x≤1, 0≤y≤1, 0≤z≤1 und x+y+z=1.
  6. Leuchtdiode nach Anspruch 4, wobei der Trennabstand zwischen etwa 0,6λn und etwa 0,75λn liegt.
  7. Leuchtdiode nach Anspruch 4, wobei: die Strahlung eine Wellenlänge von 450 nm in einem Vakuum hat; und der Trennabstand zwischen etwa 93,8 nm und etwa 150,0 nm liegt.
  8. Leuchtdiode nach Anspruch 4, wobei: die Strahlung in einem Vakuum eine Wellenlänge von 505 nm hat; und der Trennabstand zwischen etwa 111,5 nm und etwa 174,6 nm liegt.
  9. Leuchtdiode nach Anspruch 4, wobei: die Strahlung in einem Vakuum eine Wellenlänge von 530 nm hat; und der Trennabstand zwischen etwa 121,5 nm und etwa 187,7 nm liegt.
  10. Leuchtdiode nach Anspruch 3, wobei der Reflektor Silber umfasst.
  11. Leuchtdiode nach Anspruch 10, wobei das Licht emittierende Gebiet AlxInyGazN umfasst, mit 0≤x≤1, 0≤y≤1, 0≤z≤1 und x+y+z=1.
  12. Leuchtdiode nach Anspruch 10, wobei der Trennabstand zwischen etwa 0,65λn und etwa 0,75λn liegt.
  13. Leuchtdiode nach Anspruch 3, wobei der Reflektor entweder Gold oder eine Goldlegierung umfasst.
  14. Leuchtdiode nach Anspruch 13, wobei das Licht emittierende Gebiet AlxInyGazP umfasst, mit 0≤x≤1, 0≤y≤1, 0≤z≤1 und x+y+z=1.
  15. Leuchtdiode nach Anspruch 13, wobei der Trennabstand zwischen etwa 0,6λn und etwa 0,75λn liegt
  16. Leuchtdiode nach Anspruch 3, wobei der Reflektor ein Reflexionsvermögen größer als 80% hat.
  17. Leuchtdiode nach Anspruch 3, wobei der Reflektor ein Reflexionsvermögen größer als 90% hat.
  18. Leuchtdiode nach Anspruch 3, wobei das Licht emittierende Gebiet eine Vielzahl von Quantum-Wells umfasst.
  19. Leuchtdiode nach Anspruch 18, wobei der Trennabstand von einem Helligkeitszentrum der Vielzahl von Quantum-Wells bis zum Reflektor reicht.
  20. Leuchtdiode nach Anspruch 3, weiter mit: einem Gebiet vom ersten Leitungstyp nahe einer ersten Seite des Licht emittierenden Gebietes; einem Gebiet vom zweiten Leitungstyp nahe einer zweiten Seite des Licht emittierenden Gebietes; einem mit dem Gebiet vom ersten Leitungstyp elektrisch verbundenen ersten Kontakt; einem mit dem Gebiet vom zweiten Leitungstyp elektrisch verbundenen zweiten Kontakt; und einer mit dem ersten und dem zweiten Kontakt elektrisch verbundenen Montagebasis.
  21. Leuchtdiode nach Anspruch 20 weiter mit einer über dem Licht emittierenden Gebiet liegenden Linse.
  22. Leuchtdiode mit: einem Licht emittierenden Gebiet, das imstande ist, Strahlung auszusenden; und einem die Strahlung reflektierenden Reflektor, wobei der Reflektor von dem Licht emittierenden Gebiet durch einen Trennabstand getrennt ist, der im Bereich zwischen etwa λn und etwa 1,4λn liegt, mit λn, die Wellenlänge der Strahlung innerhalb eines Gebietes, das das Licht emittierende Gebiet von dem Reflektor trennt.
  23. Leuchtdiode nach Anspruch 22, wobei: der Reflektor Silber und Nickel umfasst; das Licht emittierende Gebiet AlxInyGazN umfasst, mit 0≤x≤1, 0≤y≤1, 0≤z ≤1 und x+y+z=1 der Trennabstand zwischen etwa 1,05λn und etwa 1,4λn liegt.
  24. Leuchtdiode nach Anspruch 23, wobei der Trennabstand zwischen etwa 1,15λn und etwa 1,3λn liegt
  25. Leuchtdiode nach Anspruch 23, wobei: die Strahlung eine Wellenlänge von 450 nm in einem Vakuum hat; und der Trennabstand zwischen etwa 196,9 nm und etwa 253,1 nm liegt.
  26. Leuchtdiode nach Anspruch 23, wobei: die Strahlung in einem Vakuum eine Wellenlänge von 505 nm hat; und der Trennabstand zwischen etwa 227,3 nm und etwa 290,4 nm liegt.
  27. Leuchtdiode nach Anspruch 23, wobei: die Strahlung in einem Vakuum eine Wellenlänge von 530 nm hat; und der Trennabstand zwischen etwa 242,9 nm und etwa 309,2 nm liegt.
  28. Leuchtdiode nach Anspruch 22, wobei: der Reflektor Silber umfasst; das Licht emittierende Gebiet AlxInyGazN umfasst, mit 0≤x≤1, 0≤y≤1, 0≤ z≤1 und x+y+z=1; und der Trennabstand zwischen etwa 1,15λn und etwa 1,38λn liegt.
  29. Leuchtdiode nach Anspruch 22, wobei: der Reflektor entweder Gold oder eine Goldlegierung umfasst; das Licht emittierende Gebiet AlxInyGazP umfasst, mit 0≤x≤1, 0≤y≤1, 0≤ z≤1 und x+y+z=1; und der Trennabstand zwischen etwa 1,1λn und etwa 1,25λn liegt.
  30. Leuchtdiode nach Anspruch 22, wobei das Licht emittierende Gebiet eine Vielzahl von Quantum-Wells umfasst.
  31. Leuchtdiode nach Anspruch 30, wobei der Trennabstand von einem Helligkeitszentrum der Vielzahl von Quantum-Wells bis zum Reflektor reicht.
  32. Leuchtdiode mit: einem Licht emittierenden Gebiet, das imstande ist, Strahlung auszusenden, und einem die Strahlung reflektierenden Reflektor, wobei der Reflektor von dem Licht emittierenden Gebiet durch einen Trennabstand im Bereich zwischen etwa 1,55λn und etwa 1,95λn getrennt ist, mit λn die Wellenlänge der Strahlung innerhalb eines Gebietes, das das Licht emittierende Gebiet von dem Reflektor trennt.
  33. Leuchtdiode nach Anspruch 32, wobei: der Reflektor Silber und Nickel umfasst; das Licht emittierende Gebiet AlxInyGazN umfasst, mit 0≤x≤1, 0≤y≤1, 0≤ z≤1 und x+y+z=1; und der Trennabstand zwischen etwa 1,65λn und etwa 1,8λn liegt.
  34. Leuchtdiode nach Anspruch 32, wobei: der Reflektor Silber umfasst; das Licht emittierende Gebiet AlxInyGazN umfasst, mit 0≤x≤1, 0≤y≤1, 0≤ z≤1 und x+y+z=1; und der Trennabstand zwischen etwa 1,73λn und etwa 1;85λn liegt.
  35. Leuchtdiode nach Anspruch 32, wobei: der Reflektor entweder Gold oder eine Goldlegierung umfasst; das Licht emittierende Gebiet AlxInyGazP umfasst, mit 0≤x≤1, 0≤y≤1, 0≤z≤ 1 und x+y+z=1; und der Trennabstand zwischen etwa 1,6λn und etwa 1,8λn liegt.
  36. Verfahren zum Erzeugen einer Leuchtdiode, wobei das Verfahren umfasst: Auswählen eines Materials für ein Licht emittierendes Gebiet, das imstande ist, Strahlung auszusenden; Auswählen eines Materials für einen die Strahlung reflektierenden Reflektor; Berechnen eines oberen Austrittskegels der Leuchtdiode; Bestimmen einer Phasenverschiebung der Strahlung, wenn sie vom Reflektor weg reflektiert wird; Berechnen eines Strahlungsmusters für zumindest einen Abstand unter Verwendung der Phasenverschiebung; Auftragen des Extraktionswirkungsgrades als Funktion des Abstandes unter Verwendung des zumindest einen Strahlungsmusters; und Bestimmen eines Trennabstandes, der einem Maximum in der Auftragung des Extraktionswirkungsgrades als Funktion des Abstandes entspricht.
  37. Verfahren nach Anspruch 36, das weiter die Herstellung einer Leuchtdiode umfasst, die ein von einem Reflektor durch den Trennabstand getrenntes aktives Gebiet aufweist.
  38. Verfahren zum Extrahieren von Licht von der Oberseite einer Leuchtdiode aus, wobei das Verfahren umfasst: Verschaffen eines Licht emittierenden Gebietes, das imstande ist, Strahlung auszusenden; und Verschaffen eines die Strahlung reflektierenden Reflektors, der von dem Licht emittierenden Gebiet durch einen Trennabstand im Bereich zwischen etwa 0,5λn und etwa 0,9λn getrennt ist, mit λn die Wellenlänge der von dem Licht emittierenden Gebiet innerhalb des Gebietes, das das Licht emittierende Gebiet von dem Reflektor trennt, emittierten Strahlung.
  39. Verfahren nach Anspruch 38, wobei: der Reflektor Silber und Nickel umfasst; das Licht emittierende Gebiet AlxInyGazN umfasst, mit 0≤x≤1, 0≤y≤1, 0≤ z≤1 und x+y+z=1; und der Trennabstand zwischen etwa 0,6λn und etwa 0,75λn liegt.
  40. Verfahren nach Anspruch 38, wobei: der Reflektor Silber umfasst; das Licht emittierende Gebiet AlxInyGazN umfasst, mit 0≤x≤1, 0≤y≤1, 0≤ z≤1 und x+y+z=1; und der Trennabstand zwischen etwa 0,65λn und etwa 0,75λn liegt.
  41. Verfahren nach Anspruch 38, wobei: der Reflektor entweder Gold oder eine Goldlegierung umfasst; das Licht emittierende Gebiet AlxInYGazP umfasst, mit 0≤x≤1, 0≤y≤1, 0≤z≤ 1 und x+y+z=1; und der Trennabstand zwischen etwa 0,6λn und etwa 0,7λn liegt.
  42. Fernfeldmuster der von einer Leuchtdiode als Herstellungsartikel emittierten Lichtintensität, wobei das Muster gemäß dem Verfahren nach Anspruch 38 erzeugt worden ist.
  43. Verfahren nach Anspruch 38, wobei das Licht emittierende Gebiet Multi-Quantum-Wells umfasst und der Trennabstand von einem Helligkeitszentrum der Multi-Quantum-Wells bis zum Reflektor reicht.
  44. Fernfeldmuster der von einer Leuchtdiode als Herstellungsartikel emittierten Lichtintensität, wobei das Muster gemäß dem Verfahren nach Anspruch 43 erzeugt worden ist.
  45. Verfahren zum Extrahieren von Licht von der Oberseite einer Leuchtdiode aus, wobei das Verfahren umfasst: Verschaffen eines Licht emittierenden Gebietes, das imstande ist, Strahlung auszusenden; und Verschaffen eines die Strahlung reflektierenden Reflektors, der von dem Licht emittierenden Gebiet durch einen Trennabstand getrennt ist, der im Bereich zwischen etwa λn und etwa 1,4λn liegt, mit λn die Wellenlänge der von dem Licht emittierenden Gebiet innerhalb des Gebietes, das das Licht emittierende Gebiet von dem Reflektor trennt, emittierten Strahlung.
  46. Verfahren nach Anspruch 45, wobei: der Reflektor Silber und Nickel umfasst; das Licht emittierende Gebiet AlxInyGazN umfasst, mit 0≤x≤1, 0≤y≤1, 0≤ z≤1 und x+y+z=1; und der Trennabstand zwischen etwa 1,15λn und etwa 1,3λn liegt.
  47. Verfahren nach Anspruch 45, wobei: der Reflektor Silber umfasst; das Licht emittierende Gebiet AlxInyGazN umfasst, mit 0≤x≤1, 0≤y≤1, 0≤ z≤1 und x+y+z=1; und der Trennabstand zwischen etwa 1,2λn und etwa 1,3λn liegt.
  48. Verfahren nach Anspruch 45, wobei: der Reflektor entweder Gold oder eine Goldlegierung umfasst; das Licht emittierende Gebiet AlxInyGazP umfasst, mit 0≤x≤1, 0≤y≤1, 0≤z≤ 1 und x+y+z=1; und der Trennabstand zwischen etwa 1,12λn und etwa 1,22λn liegt.
  49. Fernfeldmuster der von einer Leuchtdiode als Herstellungsartikel emittierten Lichtintensität, wobei das Muster gemäß dem Verfahren nach Anspruch 45 erzeugt worden ist.
  50. Verfahren nach Anspruch 45, wobei das Licht emittierende Gebiet Multi-Quantum-Wells umfasst und der Trennabstand von einem Helligkeitszentrum der Multi-Quantum-Wells bis zum Reflektor reicht.
  51. Fernfeldmuster der von einer Leuchtdiode als Herstellungsartikel emittierten Lichtintensität, wobei das Muster gemäß dem Verfahren nach Anspruch 50 erzeugt worden ist.
  52. Leuchtdiode mit: einem Licht emittierenden Gebiet, das imstande ist, Strahlung auszusenden, und einem die Strahlung reflektierenden Reflektor, wobei der Reflektor entweder Gold oder eine Goldlegierung umfasst; wobei der Reflektor von dem Licht emittierenden Gebiet durch einen Trennabstand getrennt ist, der im Bereich zwischen etwa 2,12λn und etwa 2,3λn liegt, mit λn die Wellenlänge der Strahlung innerhalb eines Gebietes, das das Licht emittierende Gebiet von dem Reflektor trennt.
DE10324645A 2002-05-29 2003-05-28 Selektive Plazierung von Quantum-Wells in Flipchip-Leuchtdioden zur verbesserten Lichtextraktion Ceased DE10324645A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/158360 2002-05-29
US10/158,360 US6903376B2 (en) 1999-12-22 2002-05-29 Selective placement of quantum wells in flipchip light emitting diodes for improved light extraction

Publications (1)

Publication Number Publication Date
DE10324645A1 true DE10324645A1 (de) 2004-02-12

Family

ID=30442356

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10324645A Ceased DE10324645A1 (de) 2002-05-29 2003-05-28 Selektive Plazierung von Quantum-Wells in Flipchip-Leuchtdioden zur verbesserten Lichtextraktion

Country Status (4)

Country Link
US (1) US6903376B2 (de)
JP (1) JP2004006893A (de)
DE (1) DE10324645A1 (de)
TW (1) TWI284425B (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008112128A2 (en) * 2007-03-08 2008-09-18 Sensors For Medicine And Science, Inc. Light emitting diode for harsh environments
US7709851B2 (en) 2004-04-14 2010-05-04 Osram Opto Semiconductors Gmbh Light-emitting diode chip including a mirror layer and a light-generating active zone
DE112005002855B4 (de) * 2004-11-24 2012-12-20 Chiu-Jung Yang LED vom integrierten Typ und Herstellungsverfahren derselben
DE102017110076A1 (de) * 2017-05-10 2018-11-15 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterbauelements und strahlungsemittierendes Halbleiterbauelement

Families Citing this family (90)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3982284B2 (ja) * 2002-03-06 2007-09-26 住友電気工業株式会社 サブマウントおよび半導体装置
JP2004006498A (ja) * 2002-05-31 2004-01-08 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子
JP2004056010A (ja) * 2002-07-23 2004-02-19 Toyota Central Res & Dev Lab Inc 窒化物半導体発光素子
TW565957B (en) * 2002-12-13 2003-12-11 Ind Tech Res Inst Light-emitting diode and the manufacturing method thereof
US6900474B2 (en) * 2002-12-20 2005-05-31 Lumileds Lighting U.S., Llc Light emitting devices with compact active regions
US6864571B2 (en) * 2003-07-07 2005-03-08 Gelcore Llc Electronic devices and methods for making same using nanotube regions to assist in thermal heat-sinking
JP4315760B2 (ja) * 2003-07-31 2009-08-19 株式会社沖データ 半導体発光装置、ｌｅｄヘッド、画像形成装置、及び半導体発光装置の製造方法
KR100624411B1 (ko) * 2003-08-25 2006-09-18 삼성전자주식회사 질화물계 발광소자 및 그 제조방법
WO2005029185A2 (en) * 2003-09-16 2005-03-31 Matsushita Electric Industrial Co., Ltd. Led lighting source and led lighting apparatus
KR101156146B1 (ko) 2003-12-09 2012-06-18 재팬 사이언스 앤드 테크놀로지 에이젼시 질소면의 표면상의 구조물 제조를 통한 고효율 3족 질화물계 발광다이오드
US20050205883A1 (en) * 2004-03-19 2005-09-22 Wierer Jonathan J Jr Photonic crystal light emitting device
US7227192B2 (en) * 2004-03-31 2007-06-05 Tekcove Co., Ltd Light-emitting device and manufacturing process of the light-emitting device
KR20070013320A (ko) 2004-05-10 2007-01-30 더 리전트 오브 더 유니버시티 오브 캘리포니아 유기금속 화학기상증착법을 이용한 비극성 질화인듐갈륨박막들, 이중 구조들 및 소자들의 제조
US7504274B2 (en) 2004-05-10 2009-03-17 The Regents Of The University Of California Fabrication of nonpolar indium gallium nitride thin films, heterostructures and devices by metalorganic chemical vapor deposition
JP4632690B2 (ja) * 2004-05-11 2011-02-16 スタンレー電気株式会社 半導体発光装置とその製造方法
US6956246B1 (en) * 2004-06-03 2005-10-18 Lumileds Lighting U.S., Llc Resonant cavity III-nitride light emitting devices fabricated by growth substrate removal
US8294166B2 (en) 2006-12-11 2012-10-23 The Regents Of The University Of California Transparent light emitting diodes
US20080121917A1 (en) * 2006-11-15 2008-05-29 The Regents Of The University Of California High efficiency white, single or multi-color light emitting diodes (leds) by index matching structures
JP2006086469A (ja) * 2004-09-17 2006-03-30 Matsushita Electric Ind Co Ltd 半導体発光装置、照明モジュール、照明装置及び半導体発光装置の製造方法
US8174037B2 (en) 2004-09-22 2012-05-08 Cree, Inc. High efficiency group III nitride LED with lenticular surface
WO2006061763A1 (en) * 2004-12-09 2006-06-15 Koninklijke Philips Electronics N.V. Illumination system
FI118196B (fi) * 2005-07-01 2007-08-15 Optogan Oy Puolijohderakenne ja puolijohderakenteen valmistusmenetelmä
US20060163682A1 (en) * 2005-01-22 2006-07-27 Shyi-Ming Pan Semiconducting photo detector structure
KR100631975B1 (ko) * 2005-03-30 2006-10-11 삼성전기주식회사 질화물 반도체 발광소자
EP1900013A4 (de) 2005-06-01 2010-09-01 Univ California Technik für wachstum und herstellung von semipolaren (ga, al, in, b)n dünnfilmen, heterostrukturen und bauelementen
KR101106134B1 (ko) * 2005-07-11 2012-01-20 서울옵토디바이스주식회사 나노와이어 형광체를 채택한 발광소자
US7375379B2 (en) * 2005-12-19 2008-05-20 Philips Limileds Lighting Company, Llc Light-emitting device
KR20080106402A (ko) 2006-01-05 2008-12-05 일루미텍스, 인크. Ｌｅｄ로부터 광을 유도하기 위한 개별 광학 디바이스
US20070164301A1 (en) * 2006-01-18 2007-07-19 Ming-Der Lin Light-emitting device with improved light-emitting brightness
US9406505B2 (en) * 2006-02-23 2016-08-02 Allos Semiconductors Gmbh Nitride semiconductor component and process for its production
EP1875523B1 (de) * 2006-02-23 2010-09-29 Azzurro Semiconductors AG Nitridhalbleiter-bauelement und verfahren zu seiner herstellung
JP4923693B2 (ja) * 2006-04-17 2012-04-25 日亜化学工業株式会社 半導体発光素子と半導体発光装置
EP2023411A1 (de) * 2006-05-01 2009-02-11 Mitsubishi Chemical Corporation Integriertes halbleiterleuchtbauelement und herstellungsverfahren dafür
EP2023410A1 (de) * 2006-05-01 2009-02-11 Mitsubishi Chemical Corporation Integriertes halbleiterleuchtbauelement und herstellungsverfahren dafür
US20090200568A1 (en) * 2006-05-02 2009-08-13 Hideyoshi Horie Semiconductor light-emitting device
EP2023408A4 (de) * 2006-05-18 2011-06-29 Asahi Glass Co Ltd Prozess zur herstellung eines leuchtbauelements und leuchtbauelement
GB0610468D0 (en) * 2006-05-26 2006-07-05 Rolls Royce Plc A method of manufacturing a component
CN101553928B (zh) 2006-10-02 2011-06-01 伊鲁米特克有限公司 Led系统和方法
US7618163B2 (en) * 2007-04-02 2009-11-17 Ruud Lighting, Inc. Light-directing LED apparatus
US9634191B2 (en) 2007-11-14 2017-04-25 Cree, Inc. Wire bond free wafer level LED
US7985979B2 (en) 2007-12-19 2011-07-26 Koninklijke Philips Electronics, N.V. Semiconductor light emitting device with light extraction structures
EP2240968A1 (de) 2008-02-08 2010-10-20 Illumitex, Inc. System und verfahren zur bildung einer emitterschicht
US8035984B2 (en) * 2008-03-19 2011-10-11 Ratcliffe William R Substrate structures and methods for electronic circuits
US8348475B2 (en) 2008-05-23 2013-01-08 Ruud Lighting, Inc. Lens with controlled backlight management
US8388193B2 (en) * 2008-05-23 2013-03-05 Ruud Lighting, Inc. Lens with TIR for off-axial light distribution
US9423096B2 (en) 2008-05-23 2016-08-23 Cree, Inc. LED lighting apparatus
GB2462411B (en) * 2008-07-30 2013-05-22 Photonstar Led Ltd Tunable colour led module
US7841750B2 (en) 2008-08-01 2010-11-30 Ruud Lighting, Inc. Light-directing lensing member with improved angled light distribution
TW201034256A (en) 2008-12-11 2010-09-16 Illumitex Inc Systems and methods for packaging light-emitting diode devices
KR100992657B1 (ko) * 2009-02-16 2010-11-05 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
JP2010192645A (ja) * 2009-02-18 2010-09-02 Toshiba Corp 半導体発光素子及びその製造方法
JP5237854B2 (ja) * 2009-02-24 2013-07-17 パナソニック株式会社 発光装置
US7875984B2 (en) * 2009-03-04 2011-01-25 Koninklijke Philips Electronics N.V. Complaint bonding structures for semiconductor devices
US8247886B1 (en) 2009-03-09 2012-08-21 Soraa, Inc. Polarization direction of optical devices using selected spatial configurations
US9255686B2 (en) 2009-05-29 2016-02-09 Cree, Inc. Multi-lens LED-array optic system
US8449128B2 (en) 2009-08-20 2013-05-28 Illumitex, Inc. System and method for a lens and phosphor layer
US8585253B2 (en) 2009-08-20 2013-11-19 Illumitex, Inc. System and method for color mixing lens array
US20110062472A1 (en) * 2009-09-17 2011-03-17 Koninklijke Philips Electronics N.V. Wavelength-converted semiconductor light emitting device
US9583678B2 (en) 2009-09-18 2017-02-28 Soraa, Inc. High-performance LED fabrication
TWI414088B (zh) * 2009-12-16 2013-11-01 Epistar Corp 發光元件及其製造方法
US10147850B1 (en) 2010-02-03 2018-12-04 Soraa, Inc. System and method for providing color light sources in proximity to predetermined wavelength conversion structures
US20110186874A1 (en) * 2010-02-03 2011-08-04 Soraa, Inc. White Light Apparatus and Method
US9450143B2 (en) 2010-06-18 2016-09-20 Soraa, Inc. Gallium and nitrogen containing triangular or diamond-shaped configuration for optical devices
CN102130254B (zh) * 2010-09-29 2015-03-11 映瑞光电科技(上海)有限公司 发光装置及其制造方法
US8686431B2 (en) 2011-08-22 2014-04-01 Soraa, Inc. Gallium and nitrogen containing trilateral configuration for optical devices
US8937323B2 (en) * 2011-09-02 2015-01-20 Stanley Electric Co., Ltd. LED array capable of reducing uneven brightness distribution
JP5836780B2 (ja) * 2011-12-02 2015-12-24 日立アプライアンス株式会社 発光ダイオードモジュール及びそれを利用した照明器具
KR20130097363A (ko) * 2012-02-24 2013-09-03 삼성전자주식회사 반도체 발광소자 및 그 제조방법
US9541258B2 (en) 2012-02-29 2017-01-10 Cree, Inc. Lens for wide lateral-angle distribution
US10408429B2 (en) 2012-02-29 2019-09-10 Ideal Industries Lighting Llc Lens for preferential-side distribution
US9541257B2 (en) 2012-02-29 2017-01-10 Cree, Inc. Lens for primarily-elongate light distribution
USD697664S1 (en) 2012-05-07 2014-01-14 Cree, Inc. LED lens
US9978904B2 (en) 2012-10-16 2018-05-22 Soraa, Inc. Indium gallium nitride light emitting devices
US9761763B2 (en) 2012-12-21 2017-09-12 Soraa, Inc. Dense-luminescent-materials-coated violet LEDs
US9093446B2 (en) 2013-01-21 2015-07-28 International Business Machines Corporation Chip stack with electrically insulating walls
USD718490S1 (en) 2013-03-15 2014-11-25 Cree, Inc. LED lens
KR102075983B1 (ko) * 2013-06-18 2020-02-11 삼성전자주식회사 반도체 발광소자
EP3011604B1 (de) * 2013-06-19 2020-04-22 Lumileds Holding B.V. Led mit strukturierten oberflächenmerkmalen
CN103605085A (zh) * 2013-10-31 2014-02-26 桂林机床电器有限公司 一种基于结构函数的led热特性测试方法
US9419189B1 (en) 2013-11-04 2016-08-16 Soraa, Inc. Small LED source with high brightness and high efficiency
US9523479B2 (en) 2014-01-03 2016-12-20 Cree, Inc. LED lens
KR20160027875A (ko) * 2014-08-28 2016-03-10 서울바이오시스 주식회사 발광소자
CN104504267B (zh) * 2014-12-24 2017-09-26 苏州大学 Led器件光功率的预测方法
CN106887488B (zh) * 2015-12-15 2019-06-11 群创光电股份有限公司 发光二极管及使用此发光二极管所制得的显示装置
KR102465406B1 (ko) 2016-01-07 2022-11-09 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광 소자
US10468566B2 (en) 2017-04-10 2019-11-05 Ideal Industries Lighting Llc Hybrid lens for controlled light distribution
KR102410809B1 (ko) 2017-08-25 2022-06-20 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자
JP7218048B2 (ja) * 2018-05-24 2023-02-06 スタンレー電気株式会社 半導体発光装置及びその製造方法
KR20220157422A (ko) * 2020-03-20 2022-11-29 센서 일렉트로닉 테크놀로지, 인크 감소된 광학적 손실을 갖는 광전자 디바이스
JP7208563B2 (ja) * 2021-02-04 2023-01-19 日亜化学工業株式会社 発光素子及び発光装置

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5310840B2 (de) * 1972-05-04 1978-04-17
FR2415332A1 (fr) * 1978-01-20 1979-08-17 Thomson Csf Dispositif d'alimentation de source lumineuse a semi-conducteur
JPS5517180A (en) * 1978-07-24 1980-02-06 Handotai Kenkyu Shinkokai Light emitting diode display
US4423478A (en) * 1981-07-20 1983-12-27 Xerox Corporation Phase controlled regulated power supply
US4983884A (en) * 1989-08-29 1991-01-08 Amp Incorporated Constant intensity light source for fiber optic testing
US5226053A (en) 1991-12-27 1993-07-06 At&T Bell Laboratories Light emitting diode
JP2778349B2 (ja) 1992-04-10 1998-07-23 日亜化学工業株式会社 窒化ガリウム系化合物半導体の電極
EP1313153A3 (de) * 1992-07-23 2005-05-04 Toyoda Gosei Co., Ltd. Lichtemittierende Vorrichtung aus einer Verbindung der Galliumnitridgruppe
JP3373561B2 (ja) * 1992-09-30 2003-02-04 株式会社東芝 発光ダイオード
US5362977A (en) * 1992-12-28 1994-11-08 At&T Bell Laboratories Single mirror light-emitting diodes with enhanced intensity
EP0622858B2 (de) * 1993-04-28 2004-09-29 Nichia Corporation Halbleitervorrichtung aus einer galliumnitridartigen III-V-Halbleiterverbindung und Verfahren zu ihrer Herstellung
US5461425A (en) * 1994-02-15 1995-10-24 Stanford University CMOS image sensor with pixel level A/D conversion
JPH07235624A (ja) 1994-02-23 1995-09-05 Toyoda Gosei Co Ltd Ｌｅｄランプ
JP3717196B2 (ja) * 1994-07-19 2005-11-16 豊田合成株式会社 発光素子
US5557115A (en) * 1994-08-11 1996-09-17 Rohm Co. Ltd. Light emitting semiconductor device with sub-mount
US5811839A (en) 1994-09-01 1998-09-22 Mitsubishi Chemical Corporation Semiconductor light-emitting devices
TW319916B (de) 1995-06-05 1997-11-11 Hewlett Packard Co
EP0772249B1 (de) 1995-11-06 2006-05-03 Nichia Corporation Halbleitervorrichtung aus einer Nitridverbindung
JP3635757B2 (ja) * 1995-12-28 2005-04-06 昭和電工株式会社 ＡｌＧａＩｎＰ発光ダイオード
US5779924A (en) * 1996-03-22 1998-07-14 Hewlett-Packard Company Ordered interface texturing for a light emitting device
JP3209096B2 (ja) * 1996-05-21 2001-09-17 豊田合成株式会社 ３族窒化物化合物半導体発光素子
US6121127A (en) * 1996-06-14 2000-09-19 Toyoda Gosei Co., Ltd. Methods and devices related to electrodes for p-type group III nitride compound semiconductors
JP3643665B2 (ja) 1996-12-20 2005-04-27 シャープ株式会社 半導体発光素子
WO1998034285A1 (fr) 1997-01-31 1998-08-06 Matsushita Electronics Corporation Element electroluminescent, dispositif electroluminescent a semiconducteur, et leur procede de production
US6016038A (en) * 1997-08-26 2000-01-18 Color Kinetics, Inc. Multicolored LED lighting method and apparatus
US5886401A (en) * 1997-09-02 1999-03-23 General Electric Company Structure and fabrication method for interconnecting light emitting diodes with metallization extending through vias in a polymer film overlying the light emitting diodes
JP3130292B2 (ja) 1997-10-14 2001-01-31 松下電子工業株式会社 半導体発光装置及びその製造方法
JP3631359B2 (ja) 1997-11-14 2005-03-23 日亜化学工業株式会社 窒化物半導体発光素子
DE69839300T2 (de) 1997-12-15 2009-04-16 Philips Lumileds Lighting Company, LLC, San Jose Licht-emittierende Vorrichtung
US5998232A (en) * 1998-01-16 1999-12-07 Implant Sciences Corporation Planar technology for producing light-emitting devices
US6091085A (en) * 1998-02-19 2000-07-18 Agilent Technologies, Inc. GaN LEDs with improved output coupling efficiency
DE19921987B4 (de) 1998-05-13 2007-05-16 Toyoda Gosei Kk Licht-Abstrahlende Halbleitervorrichtung mit Gruppe-III-Element-Nitrid-Verbindungen
US5914501A (en) * 1998-08-27 1999-06-22 Hewlett-Packard Company Light emitting diode assembly having integrated electrostatic discharge protection
US6169294B1 (en) * 1998-09-08 2001-01-02 Epistar Co. Inverted light emitting diode
US6307218B1 (en) 1998-11-20 2001-10-23 Lumileds Lighting, U.S., Llc Electrode structures for light emitting devices
JP2000208822A (ja) 1999-01-11 2000-07-28 Matsushita Electronics Industry Corp 半導体発光装置
JP4296644B2 (ja) 1999-01-29 2009-07-15 豊田合成株式会社 発光ダイオード
US6133589A (en) * 1999-06-08 2000-10-17 Lumileds Lighting, U.S., Llc AlGaInN-based LED having thick epitaxial layer for improved light extraction
US20020047131A1 (en) * 1999-12-22 2002-04-25 Ludowise Michael J. Selective placement of quantum wells in flipchip light emitting diodes for improved light extraction

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7709851B2 (en) 2004-04-14 2010-05-04 Osram Opto Semiconductors Gmbh Light-emitting diode chip including a mirror layer and a light-generating active zone
DE112005002855B4 (de) * 2004-11-24 2012-12-20 Chiu-Jung Yang LED vom integrierten Typ und Herstellungsverfahren derselben
WO2008112128A2 (en) * 2007-03-08 2008-09-18 Sensors For Medicine And Science, Inc. Light emitting diode for harsh environments
WO2008112128A3 (en) * 2007-03-08 2009-01-22 Sensors For Med & Science Inc Light emitting diode for harsh environments
US7939832B2 (en) 2007-03-08 2011-05-10 Sensors For Medicine And Science, Inc. Light emitting diode for harsh environments
US8415184B2 (en) 2007-03-08 2013-04-09 Sensors For Medicine And Science, Inc. Light emitting diode for harsh environments
US8648356B2 (en) 2007-03-08 2014-02-11 Senseonics, Incorporated Light emitting diode for harsh environments
DE102017110076A1 (de) * 2017-05-10 2018-11-15 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterbauelements und strahlungsemittierendes Halbleiterbauelement
US11171258B2 (en) 2017-05-10 2021-11-09 Osram Oled Gmbh Method for manufacturing a radiation-emitting semiconductor component and radiation-emitting semiconductor component
DE102017110076B4 (de) 2017-05-10 2024-08-22 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterbauelements

Also Published As

Publication number Publication date
US20020190260A1 (en) 2002-12-19
US6903376B2 (en) 2005-06-07
TWI284425B (en) 2007-07-21
JP2004006893A (ja) 2004-01-08
TW200405586A (en) 2004-04-01

Similar Documents

Publication Publication Date Title
DE10324645A1 (de) Selektive Plazierung von Quantum-Wells in Flipchip-Leuchtdioden zur verbesserten Lichtextraktion
DE10213701B4 (de) Hoch reflektierende ohmsche Kontakte für AlGaln-Flip-Chip-LEDs
DE10221504B4 (de) Mehrchip-LED-Halbleiteranordnung und Verfahren zu deren Herstellung
JP5702711B2 (ja) 増加発光能力を持つｉｉｉ族窒化物ｌｅｄの製造方法
DE10325951B4 (de) Licht emittierende Diode mit zugehörigem Kontaktschema
DE102009018603B4 (de) Leuchtvorrichtung und Herstellungsverfahren derselben
US6486499B1 (en) III-nitride light-emitting device with increased light generating capability
DE102005013264B4 (de) Herstellverfahren für eine Festkörperelementvorrichtung
DE112011103482T5 (de) Hochspannungs-LEDs ohne Drahtverbindung
DE112016000430T5 (de) Hocheffiziente leds und verfahren zu deren herstellung
DE202009018965U1 (de) Effiziente LED-Anordnung
DE112016000731T5 (de) Lichtaussendeelement und leuchtdiode
DE102004050891B4 (de) Lichtmittierende III-Nitrid-Halbleitervorrichtung
DE10244447B4 (de) Strahlungsemittierendes Halbleiterbauelement mit vertikaler Emissionsrichtung und Herstellungsverfahren dafür
WO2014111384A1 (de) Optoelektronischer halbleiterchip

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
R002 Refusal decision in examination/registration proceedings
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0033000000

Ipc: H01L0033460000

R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0033000000

Ipc: H01L0033460000

Effective date: 20130604

R003 Refusal decision now final

Effective date: 20130710