DE10307926A1

DE10307926A1 - Magnetische Dünnfilmspeichervorrichtung mit Unterdrückung interner magnetischer Störungen

Info

Publication number: DE10307926A1
Application number: DE10307926A
Authority: DE
Inventors: Hideto Chiyoda Hidaka
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2002-06-27
Filing date: 2003-02-25
Publication date: 2004-01-22
Also published as: US20050052929A1; JP4208500B2; TW200400507A; US20040001353A1; CN1303611C; US6972991B2; US6856538B2; KR20040002446A; TW594731B; JP2004030826A; US7042761B2; CN1467742A; US20060039193A1

Abstract

Eine für jede Schreibwortleitung (WWL) bereitgestellte Schreibtreiberschaltung (WWD) führt einer Schreibwortleitung (WWL) einer ausgewählten Zeile einen Datenschreibstrom (Iww) zu, und sie führt einer Schreibwortleitung (WWL) einer benachbarten Zeile einen Mangetfeldverringerungsstrom (DELTAIww) in einer dem Datenschreibstrom entgegengesetzten Richtung zu. In jeder Schreibtreiberschaltung (WWD) wird der Datenschreibstrom (Iww) als Reaktion auf das Einschalten eines ersten und zweiten Treibertransistors (101, 102) zugeführt, und der Magnetfeldverringerungsstrom (DELTAIww) wird als Reaktion auf das Einschalten des zweiten Treibertransistors (102) zugeführt.

Description

Die vorliegende Erfindung bezieht sich allgemein auf eine magnetische Dünnfilmspeichervorrichtung und insbesondere auf eine magnetische Dünnfilmspeichervorrichtung, die Speicherzellen mit einem magnetischen Tunnelübergang (Magnetic Tunnel Junction MTJ) enthält.
Eine MRAM-Vorrichtung (Magnetic Random Access Memory = Magnetischer Direktzugriffsspeicher) hat als eine Speichervorrichtung, die in der Lage ist, mit geringem Leistungsverbrauch Daten auf nichtflüchtige Weise zu speichern, Aufmerksamkeit auf sich gezogen. Die MRAM-Vorrichtung ist eine Speichervorrichtung, die in der Lage ist, nichtflüchtige Datenspeichern unter Verwendung einer Mehrzahl von magnetischen Dünnfilmelementen durchzuführen, die in einer integrierten Halbleiterschaltung ausgebildet sind, und die auf jedes dieser magnetischen Dünnfilmelemente wahlfrei zugreifen kann.
Insbesondere zeigen jüngere Ankündigungen, dass die Verwendung magnetischer Dünnfilmelemente mit einem magnetischen Tunnelübergang MTJ (Magnetic Tunnel Junction) als Speicherzelle die Leistungsfähigkeit einer MRAM-Vorrichtung beträchtlich verbessert. Die MRAM-Vorrichtung, die Speicherzellen mit einem magnetischen Tunnelübergang enthält, ist in der technischen Literatur veröffentlicht wie z.B. in "A 10ns Read and Write Non-Volatile Memory Array Using a Magnetic Tunnel Junction and FET Switch in each Cell", ISSCC Digest of Technical Papers, TA7.2, Februar 2000, "Nonvolatile RAM based on Magnetic Tunnel Junction Elements", ISSCC Digest of Technical Papers, TA7.3, Februar 2000, und "A 256kb 3.0V 1T1MTJ Nonvolatile Magnetoresistive RAM", ISSCC Digest of Technical Papers, TA7.6, Februar 2001.
34 ist eine schematische Darstellung des Aufbaus einer Speicherzelle mit magnetischem Tunnelübergang (im folgenden gelegentlich einfach als "MTJ-Speicherzelle" bezeichnet).
Mit Bezug auf 34 enthält eine MTJ-Speicherzelle ein magnetoresistives Tunnelelement TMR, dessen elektrischer Widerstandswert sich entsprechend einem Speicherdatenpegel ändert, und ein Zugriffselement ATR zum Bilden eines Pfads für einen Datenlesestrom Is, der im Datenlesebetrieb durch das magnetoresistive Tunnelelement TMR fließt. Da als Zugriffselement ATR typischerweise ein Feldeffekttransistor verwendet wird, wird das Zugriffselement ATR im Folgenden auch als "Zugriffstransistor ATR" bezeichnet. Der Zugriffstransistor ATR ist zwischen das magnetoresistive Tunnelelement TMR und eine feste Spannung (Massespannung Vss) geschaltet.
Für die MTJ-Speicherzelle sind eine Schreibwortleitung WWL für den Datenschreibbetrieb, eine Lesewortleitung RWL für den Datenlesebetrieb und eine Bitleitung BL bereitgestellt. Die Bitleitung BL dient als Datenleitung zum Übertragen eines elektri schen Signals entsprechend dem Speicherdatenwert im Datenleseund -schreibbetrieb.
35 ist eine konzeptionelle Darstellung, die einen Lesevorgang aus der MTJ-Speicherzelle veranschaulicht.
Mit Bezug auf 35 enthält das magnetoresistive Tunnelelement TMR eine ferromagnetische Materialschicht FL mit einer festen Magnetisierungsrichtung (im Folgenden gelegentlich einfach als "feste magnetische Schicht" bezeichnet), eine ferromagnetische Materialschicht VL, die in einer Richtung magnetisiert ist, die einem externen Magnetfeld entspricht (im Folgenden gelegentlich einfach als "freie magnetische Schicht" bezeichnet), und eine antiferromagnetische Materialschicht AFL zum Fixieren der Magnetisierungsrichtung der festen magnetische Schicht FL. Zwischen der festen magnetischen Schicht FL und der freien magnetischen Schicht VL ist eine Tunnelbarriere (Tunnelschicht) TB eingebettet. Die Tunnelbarriere TB ist aus einer Isolierschicht ausgebildet. Entsprechend dem Schreibdatenpegel wird die freie magnetische Schicht VL entweder in dieselbe Richtung magnetisiert wie die feste magnetische Schicht FL oder in die entgegengesetzte Richtung. Die feste magnetische Schicht FL, die Tunnelbarriere TB und die freie magnetische Schicht VL bilden einen magnetischen Tunnelübergang MTJ.
Im Lesebetrieb wird der Zugriffstransistor ATR als Reaktion auf eine Aktivierung der Lesewortleitung RWL eingeschaltet. Dadurch kann ein Lesestrom Is durch einen Strompfad fließen, der aus der Bitleitung BL, dem magnetoresistiven Tunnelelement TMR, dem Zugriffstransistor ATR und der festen Spannung Vss (Massespannung GND) gebildet wird.
Der elektrische Widerstandswert des magnetoresistiven Tunnelelements TMR ändert sich entsprechend der Beziehung zwischen den Magnetisierungsrichtungen der festen magnetischen Schicht FL und der freien magnetischen Schicht VL. Insbesondere hat das magnetoresistive Tunnelelement TMR in dem Fall, in dem die feste magnetische Schicht FL und die freie magnetische Schicht VL dieselbe (parallele) Magnetisierungsrichtung aufweisen, einen kleineren elektrischen Widerstandswert als in dem Fall, in dem sie entgegengesetzte (antiparallele) Magnetisierungsrichtungen aufweisen.
Wenn die freie magnetischen Schicht VL in der dem Speicherdatenpegel entsprechenden Richtung magnetisiert ist, variiert dementsprechend eine durch den Lesestrom Is in dem magnetoresistiven Tunnelelement TMR erzeugte Spannungsänderung entsprechend dem Speicherdatenpegel. Durch Vorladen der Bitleitung BL auf eine vorbestimmte Spannung und durch anschließendes Zuführen des Lesestroms Is zu dem magnetoresistiven Tunnelelement TMR kann daher der in der MTJ-Speicherzelle gespeicherte Datenwert (Speicherdatenwert) durch Erfassen der Spannung auf der Bitleitung BL gelesen werden.
36 ist eine konzeptionelle Darstellung, die einen Datenschreibvorgang in die MTJ-Speicherzelle veranschaulicht.
Mit Bezug auf 36 wird im Datenschreibbetrieb die Lesewortleitung RWL deaktiviert und der Zugriffstransistor ATR ausgeschaltet. In diesem Zustand wird der Schreibwortleitung WWL und der Bitleitung BL ein Datenschreibstrom zum Magnetisieren der freien magnetischen Schicht VL in der dem Schreibdatenwert entsprechenden Richtung zugeführt. Die Magnetisierungsrichtung der freien magnetischen Schicht VL wird durch die Datenschreibströme festgelegt, die jeweils durch die Schreibwortleitung WWL bzw. die Bitleitung BL fließen.
37 ist eine konzeptionelle Darstellung, die den Magnetisierungszustand des magnetoresistiven Tunnelelements TMR beim Schreiben in die MTJ-Speicherzelle veranschaulicht.
Mit Bezug auf 37 bezeichnet die Abszisse H(EA) ein Magnetfeld, das in Richtung einer leicht zu magnetisierenden Achse (EA) an die freie magnetische Schicht VL des magnetoresistiven Tunnelelements TMR angelegt ist. Die Ordinate H(HA) bezeichnet ein Magnetfeld, das in Richtung einer schwer zu magnetisierenden Achse (HA) an die freie magnetische Schicht VL angelegt ist. Die Magnetfelder H(EA) und H(HA) entsprechen jeweils zwei Magnetfeldern, die durch die in der Bitleitung BL bzw. in der Schreibwortleitung WWL fließenden Ströme erzeugt werden.
In der MTJ-Speicherzelle ist die feste magnetische Schicht FL in einer festen Richtung entlang der leicht zu magnetisierenden Achse der freien magnetischen Schicht VL magnetisiert. Die freie magnetische Schicht VL ist entlang der leicht zu magnetisierenden Achse entsprechend dem Speicherdatenpegel ("1" bzw. "0") entweder in dieselbe (parallele) Richtung magnetisiert wie die feste magnetische Schicht FL oder in die entgegengesetzte (antiparallele) Richtung. Im Folgenden werden die elektrischen Widerstandswerte des magnetoresistiven Tunnelelements TMR, die den zwei Magnetisierungsrichtungen der freien magnetischen Schicht VL entsprechen, als R1 und R0 (R1 > R0) bezeichnet. Die MTJ-Speicherzelle ist somit in der Lage, entsprechend den zwei Magnetisierungsrichtungen der freien magnetischen Schicht VL1-Bit-Daten ("1" bzw. "0") zu speichern.
Die Magnetisierungsrichtung der freien magnetischen Schicht VL kann nur dann neu geschrieben werden, wenn die Summe der angelegten Magnetfelder H(EA) und H(HA) einen Bereich außerhalb der in 37 dargestellten Asteroidenkennlinie erreicht. Anders ausgedrückt: Die Magnetisierungsrichtung der freien magnetischen Schicht VL ändert sich nicht, wenn das angelegte Datenschreibmagnetfeld dem Bereich innerhalb der Asteroidenkennlinie entspricht.
Wie aus der Asteroidenkennlinie ersichtlich, ermöglicht das Anlegen eines Magnetfelds in Richtung der schwer zu magnetisierenden Achse an die freie magnetische Schicht VL eine Verringerung eines Magnetisierungsschwellwerts, der zum Ändern der Magnetisierungsrichtung entlang der leicht zu magnetisierenden Achse erforderlich ist.
Wenn der Arbeitspunkt im Schreibbetrieb wie in dem in 37 dargestellten Beispiel festgelegt wird, ist das Datenschreibmagnetfeld so ausgelegt, dass es in der MTJ-Speicherzelle, in die geschrieben werden soll, in Richtung der leicht zu magnetisierenden Achse eine Stärke H_W _R hat. Anders ausgedrückt wird ein Wert des Datenschreibstroms, der der Bitleitung BL bzw. der Schreibwortleitung WWL zugeführt werden soll, so entworfen, dass das geeignete Datenschreibmagnetfeld H_W _R erzeugt wird. Im allgemeinen wird das Datenschreibmagnetfeld H_W _R ausgedrückt durch die Summe aus einer Schaltmagnetfeldstärke H_SW, die zum Schalten der Magnetisierungsrichtung erforderlich ist, und aus einer Reserve ΔH. Das Datenschreibmagnetfeld H_W _R ist somit gegeben durch H_W _R = H_SW + ΔH.
Um den Speicherdatenwert der MTJ-Speicherzelle, d.h. die Magnetisierungsrichtung des magnetoresistiven Tunnelelements TMR zu überschreiben, muss sowohl der Schreibwortleitung WWL als auch der Bitleitung BL ein Datenschreibstrom mit zumindest einem vorbestimmten Pegel zugeführt werden. Dadurch wird die freie magnetische Schicht VL in dem magnetoresistiven Tunnelelement TMR entsprechend der Richtung des Datenschreibmagnetfelds entlang der leicht zu magnetisierenden Achse (EA) entweder in dieselbe (parallele) Richtung magnetisiert wie die feste magnetische Schicht FL oder in die entgegengesetzte (antiparallele) Richtung. Die in das magnetoresistive Tunnelelement TMR geschriebene Magnetisierungsrichtung, d.h. der Speicherdatenwert der MTJ-Speicherzelle, wird auf nichtflüchtige Weise gehalten, bis ein weiterer Datenschreibvorgang durchgeführt wird.
Wie oben beschrieben ändert sich der elektrische Widerstandswert des magnetoresistiven Tunnelelements TMR entsprechend der Magnetisierungsrichtung, die durch ein angelegtes Datenschreibmagnetfeld überschrieben werden kann. Dementsprechend kann ein nichtflüchtiges Datenspeichern verwirklicht werden, in dem die zwei Magnetisierungsrichtungen der freien magnetischen Schicht VL des magnetoresistiven Tunnelelements TMR jeweils als Speicherdatenpegel ("0" bzw. "1") verwendet werden.
Dementsprechend muss an eine MTJ-Speicherzelle, in die geschrieben werden soll (im Folgenden gelegentlich als "ausgewählte Speicherzelle" bezeichnet), sowohl von einer entsprechenden Schreibwortleitung WWL aus als auch von einer entsprechenden Bitleitung BL aus ein Magnetfeld angelegt werden. Ein Leckmagnetfeld, das von dieser Schreibwortleitung WWL und von dieser Bitleitung BL an andere MTJ-Speicherzellen angelegt wird als an die ausgewählte Speicherzelle (im Folgenden gelegentlich als "nicht ausgewählte Speicherzelle" bezeichnet) angelegt wird, stellt für die nicht ausgewählten Speicherzellen eine magnetische Störung dar. Wenn starke magnetische Störungen an den nicht ausgewählten Speicherzellen anliegen, kann in sie irrtümlich ein Datenwert geschrieben werden.
Insbesondere liegt ein Magnetfeld mit einer vorbestimmten Intensität entweder in Richtung der leicht zu magnetisierenden Achse oder in Richtung der schwer zu magnetisierenden Achse an den nicht ausgewählten Speicherzellen an, die in derselben Zeile oder in derselben Spalte liegen wie die ausgewählte Speicherzelle. Daher muss verhindert werden, dass ein Magnetfeld, das an den nicht ausgewählten Speicherzellen einer der ausgewählten Zeile benachbarten Zeile oder einer der ausgewählten Spalte benachbarten Spalte anliegt, durch den Einfluss eines Leckmagnetfelds von der Schreibwortleitung der ausgewählten Zeile und der Bitleitung der ausgewählten Spalte den Bereich außerhalb der in 37 dargestellten Asteroidenkennlinie erreicht.
Die Aufgabe der vorliegenden Erfindung besteht darin, eine magnetische Dünnfilmspeichervorrichtung bereitzustellen, die irrtümliches Schreiben in nicht ausgewählte Zellen durch magnetische Störungen vermeidet und mit hoher Zuverlässigkeit arbeitet.
Die Aufgabe wird gelöst durch eine magnetische Dünnfilmspeichervorrichtung gemäß Anspruch 1.
Die magnetische Dünnfilmspeichervorrichtung enthält ein Speicherfeld, eine Mehrzahl von Schreibauswahlleitungen, eine Mehrzahl von Datenleitungen und eine Mehrzahl von Schreibtreiberschaltungen. Das Speicherfeld enthält eine Mehrzahl von in einer Matrix angeordneten Speicherzellen. Jede magnetische Speicherzelle enthält ein magnetisches Element, das in einer einem Speicherdatenwert entsprechenden Richtung magnetisiert ist. Die Mehrzahl von Schreibauswahlleitungen sind entsprechend den Speicherzellenzeilen bereitgestellt. Die Mehrzahl von Datenleitungen sind entsprechend den Speicherzellenspalten bereitgestellt. Der einer aus den Speicherzellenspalten ausgewählten Spalte entsprechenden Datenleitung wird ein Strom in einer einem Schreibdatenwert entsprechenden Richtung zugeführt. Die Mehrzahl von Schreibtreiberschaltungen sind entsprechend der Mehrzahl von Schreibauswahlleitungen bereitgestellt und steuern entsprechend einem Zeilenauswahlergebnis eine selektive Stromzufuhr zu der Mehrzahl von Schreibauswahlleitungen. Jede Schreibtreiberschaltung enthält eine Mehrzahl von Stromtreiberabschnitten. Die einer aus den Speicherzellenzeilen ausgewählten Zeile entsprechende Schreibtreiberschaltung führt einer entsprechenden Schreibauswahlleitung unter Verwendung einer ersten Anzahl von Stromtreiberabschnitten als zumindest eines Teils der Mehrzahl von Stromtreiberabschnitten einen Daten schreibstrom zu. Die einer der ausgewählten Zeile benachbarten Zeile entsprechende Schreibtreiberschaltung führt einer entsprechenden Schreibauswahlleitung unter Verwendung eines Teils der ersten Anzahl von Stromtreiberabschnitten einen Magnetfeldverringerungsstrom, der kleiner ist als der Datenschreibstrom, in einer Richtung zu, die dem Datenschreibstrom entgegengesetzt ist, der der der ausgewählten Zeile entsprechenden Schreibauswahlleitung zugeführt wird. In jeder der Schreibauswahlleitungen haben jeweils der als Reaktion auf die Auswahl der entsprechenden Speicherzellenzeile zugeführte Datenschreibstrom und der als Reaktion auf die Auswahl einer benachbarten Zeile zugeführte Magnetfeldverringerungsstrom dieselbe Richtung.
Demzufolge liegt ein Hauptvorteil der vorliegenden Erfindung darin, dass irrtümliches Schreiben in nicht ausgewählte Speicherzellen dadurch verhindert werden kann, dass den Schreibauswahlleitungen benachbarte Reihen ein Magnetfeldverringerungsstrom zum Verringern eines Leckmagnetfelds zugeführt wird, das von einem durch die Schreibauswahlleitung der ausgewählten Zeile fließenden Datenschreibstrom erzeugt wird. Darüber hinaus führt jede der Schreibtreiberschaltungen zum Steuern der zwei Arten von Stromzuführvorgängen einen Magnetfeldverringerungsstrom unter Verwendung zumindest eines der Stromtreiberabschnitte (Treibertransistoren) zu, die zum Zuführen eines Datenschreibstroms verwendet werden. Das ermöglicht eine Verringerung der Fläche der Schreibtreiberschaltung, die für jede Schreibauswahlleitung bereitgestellt werden muss.
Die Aufgabe wird ebenfalls gelöst durch eine magnetische Dünnfilmspeichervorrichtung gemäß Anspruch 4.
Die magnetische Dünnfilmspeichervorrichtung enthält ein Speicherfeld, eine Mehrzahl von Schreibauswahlleitungen, eine Mehrzahl von Datenleitungen, eine Mehrzahl von Schreibtreiberschaltungen, eine Dummyschreibauswahlleitung und eine Dummyschreib treiberschaltung. Das Speicherfeld enthält eine Mehrzahl von in einer Matrix angeordneten magnetischen Speicherzellen. Jede magnetische Speicherzelle weist ein magnetisches Element auf, das in einer einem Speicherdatenwert entsprechenden Richtung magnetisiert ist. Die Mehrzahl von Schreibauswahlleitungen sind entsprechend den Speicherzellenzeilen bereitgestellt. Die Mehrzahl von Datenleitungen sind entsprechend den Speicherzellenspalten bereitgestellt. Der einer aus den Speicherzellenspalten ausgewählten Spalte entsprechenden Datenleitung wird ein Strom in einer einem Schreibdatenwert entsprechenden Richtung zugeführt. Die Mehrzahl von Schreibtreiberschaltungen sind entsprechend der Mehrzahl von Schreibauswahlleitungen bereitgestellt und steuern eine selektive Stromzufuhr zu der Mehrzahl von Schreibauswahlleitungen entsprechend einem Zeilenauswahlergebnis. Die Dummyschreibauswahlleitung ist in derselben Richtung wie die Mehrzahl von Schreibauswahlleitungen bereitgestellt und benachbart zu einer äußeren Schreibauswahlleitung aus der Mehrzahl von Schreibauswahlleitungen in dem Speicherfeld angeordnet. Die Dummyschreibtreiberschaltung steuert die Stromzufuhr zu der Dummyschreibauswahlleitung entsprechend einem Zeilenauswahlergebnis. Die einer aus den Speicherzellen ausgewählten Zeile entsprechende Schreibtreiberschaltung führt einer entsprechenden Schreibauswahlleitung einen Datenschreibstrom zu. Die einer der ausgewählten Zeile benachbarten Zeile entsprechende Schreibtreiberschaltung führt einer entsprechenden Schreibauswahlleitung ein Magnetfeldverringerungsstrom, der kleiner ist als der Datenschreibstrom, in einer Richtung zu, die dem Datenschreibstrom entgegengesetzt ist, der der der ausgewählten Zeile entsprechenden Schreibauswahlleitung zugeführt wird. In jeder der Schreibauswahlleitungen haben jeweils der als Reaktion auf die Auswahl der entsprechenden Speicherzellenzeile zugeführte Datenschreibstrom und der als Reaktion auf die Auswahl einer benachbarten Zeile zugeführte Magnetfeldverringerungsstrom dieselbe Richtung. Wenn die äußere Schreibauswahlleitung der ausgewählten Zeile entspricht, führt die Dummyschreibtrei berschaltung der Dummyschreibauswahlleitung den Magnetfeldverringerungsstrom zu.
Diese magnetische Dünnfilmspeichervorrichtung kann irrtümliches Schreiben in nicht ausgewählte Speicherzellen dadurch verhindern, dass den Schreibauswahlleitungen benachbarte Reihen ein Magnetfeldverringerungsstrom zum Verringern eines Leckmagnetfelds zugeführt wird, das von einem durch die Schreibauswahlleitung der ausgewählten Zeile fließenden Datenschreibstrom erzeugt wird. Darüber hinaus kann ein von dem Magnetfeldverringerungsstrom erzeugtes Magnetfeld an die äußere Speicherzellenzeile des Speicherfelds in derselben Weise angelegt werden wie bei den anderen Speicherzellenzeilen. Das ermöglicht eine Verwirklicht gleichförmiger Schreibeigenschaften und einer gleichförmigen Widerstandsfähigkeit gegen irrtümliches Schreiben innerhalb des Speicherfelds.
Die Aufgabe wird ebenfalls gelöst durch eine magnetische Dünnfilmspeichervorrichtung gemäß Anspruch 5.
Die magnetische Dünnfilmspeichervorrichtung enthält ein Speicherfeld, eine Mehrzahl von Schreibauswahlleitungen, eine Mehrzahl von Datenleitungen und eine Mehrzahl von Schreibtreiberschaltungen. Das Speicherfeld enthält eine Mehrzahl von in einer Matrix angeordneten magnetischen Speicherzellen. Jede magnetische Speicherzelle weist ein magnetisches Element auf, das in einer einem Speicherdatenwert entsprechenden Richtung magnetisiert ist. Die Mehrzahl von Schreibauswahlleitungen sind entsprechend den Speicherzellenzeilen bereitgestellt. Die Mehrzahl von Datenleitungen sind entsprechend den Speicherzellenspalten bereitgestellt. Der einer aus den Speicherzellenspalten ausgewählten Spalte entsprechenden Datenleitung wird ein Strom in einer einem Schreibdatenwert entsprechenden Richtung zugeführt. Die Mehrzahl von Schreibtreiberschaltungen sind entsprechend der Mehrzahl von Schreibauswahlleitungen bereitgestellt und steuern eine selektive Stromzufuhr zu der Mehrzahl von Schreibauswahlleitungen entsprechend einem Zeilenauswahlergebnis. Die einer aus den Speicherzellenzeilen ausgewählten Zeile entsprechende Schreibtreiberschaltung führt einer entsprechenden Schreibauswahlleitung einen Datenschreibstrom zu. Die einer der ausgewählten Zeile benachbarten Zeile entsprechende Schreibtreiberschaltung führt einer entsprechenden Schreibauswahlleitung ein Magnetfeldverringerungsstrom, der kleiner ist als der Datenschreibstrom, in einer Richtung zu, die dem Datenschreibstrom entgegengesetzt ist, der der der ausgewählten Zeile entsprechenden Schreibauswahlleitung zugeführt wird. In jeder der Schreibauswahlleitungen haben jeweils der als Reaktion auf die Auswahl der entsprechenden Speicherzellenzeile zugeführte Datenschreibstrom und der als Reaktion auf die Auswahl einer benachbarten Zeile zugeführte Magnetfeldverringerungsstrom dieselbe Richtung. Die magnetische Dünnfilmspeichervorrichtung enthält weiter Hauptversorgungsleitungen, Unterversorgungsleitungen und eine ersten und eine zweite Masseleitung. Die Hauptversorgungsleitungen sind in einer Richtung entlang den Speicherzellenspalten bereitgestellt und übertragen den von einer Hauptstromversorgungsschaltung zugeführten Datenschreibstrom zu der Mehrzahl von Schreibtreiberschaltungen. Die Unterversorgungsleitungen sind in einer Richtung entlang den Speicherzellenspalten bereitgestellt und übertragen den von einer Unterstromversorgungsschaltung zugeführten Magnetfeldverringerungsstrom zu der Mehrzahl von Schreibtreiberschaltungen. Die erste und zweite Masseleitung sind jeweils an beiden Enden der Mehrzahl von Schreibauswahlleitungen in einer Richtung entlang den Speicherzellenspalten bereitgestellt. Die erste Massespannung ist bereitgestellt, um entweder den Datenschreibstrom oder den Magnetfeldverringerungsstrom, der zumindest durch eine Leitung aus der Mehrzahl von Schreibauswahlleitungen geflossen ist, zu einem ersten Masseknoten zu führen. Die zweite Masseleitung ist bereitgestellt, um den jeweils anderen Strom zu einem zweiten Masseknoten zu führen. Die Hauptstromversorgungs- schaltung, die Unterstromversorgungsschaltung und der erste und zweite Masseknoten sind so angeordnet, dass die Magnetfelder, die jeweils durch den Datenschreibstrom und den Magnetfeldverringerungsstrom in den Hauptversorgungsleitungen, den Unterversorgungsleitungen und der ersten und zweiten Masseleitung erzeugt werden, einander in einer sich gegenseitig verringernden Richtung beeinflussen.
Diese magnetische Dünnfilmspeichervorrichtung kann irrtümliches Schreiben in nicht ausgewählte Speicherzellen dadurch verhindern, dass den Schreibauswahlleitungen benachbarte Reihen ein Magnetfeldverringerungsstrom zum Verringern eines Leckmagnetfelds zugeführt wird, das von einem durch die Schreibauswahlleitung der ausgewählten Zeile fließenden Datenschreibstrom erzeugt wird. Darüber hinaus beeinflussen die Magnetfelder, die jeweils durch einen Datenschreibstrom und einen Magnetfeldverringerungsstrom von den Strompfaden außer den Schreibauswahlleitungen erzeugt werden, einander in dem Speicherfeld in einer sich gegenseitig verringernden Richtung. Das ermöglicht eine weitere Verringerung der magnetischen Störung des Speicherfelds, wodurch ein stabiler Schreibbetrieb verwirklicht werden kann.
Die Aufgabe wird ebenfalls gelöst durch eine magnetische Dünnfilmspeichervorrichtung gemäß Anspruch 9.
Die magnetische Dünnfilmspeichervorrichtung enthält ein Speicherfeld, eine Mehrzahl von Schreibstromleitungen, eine Mehrzahl von Schreibtreiberschaltungen, eine Versorgungsleitung und eine Masseleitung. Das Speicherfeld enthält eine Mehrzahl von in einer Matrix angeordneten magnetischen Speicherzellen. Jede magnetische Speicherzelle weist ein magnetisches Element auf, das in einer einem Speicherdatenwert entsprechenden Richtung magnetisiert ist. Die Mehrzahl von Schreibstromleitungen emp fangen selektiv einen Datenschreibstrom zum selektiven Anlegen eines Datenschreibmagnetfelds an zumindest eine aus der Mehrzahl von Speicherzellen. Die Mehrzahl von Schreibtreiberschaltungen sind entsprechend der Mehrzahl von Schreibstromleitungen bereitgestellt, und jede führt einer entsprechenden Schreibstromleitung entsprechend einem Adressauswahlergebnis einen Datenschreibstrom zu. Die Versorgungsleitung ist in einer die Mehrzahl von Schreibstromleitungen kreuzenden Richtung bereitgestellt und überträgt den von einer Stromversorgungsschaltung zugeführten Datenschreibstrom zu der Mehrzahl von Schreibtreiberschaltungen. Die Masseleitung ist in einer die Mehrzahl von Schreibstromleitungen kreuzenden Richtung bereitgestellt und führt den Datenschreibstrom, der durch zumindest eine Leitung aus der Mehrzahl von Schreibauswahlleitungen geflossen ist, zu einem Masseknoten. Die Versorgungsleitung und die Masseleitung weisen jeweils einen gleichen Verdrahtungswiderstand pro Längeneinheit auf. Die Versorgungsleitung, die Masseleitung, die Stromversorgungsschaltung und der Masseknoten sind so angeordnet, dass der Datenschreibstrom in der Versorgungsleitung, der einer aus der Mehrzahl von Speicherzellen ausgewählten Speicherzelle entsprechenden Schreibstromleitung und der ersten Masseleitung unabhängig von dem Adressauswahlergebnis eine annähernd gleichmäßige Strompfadlänge hat.
Diese magnetische Dünnfilmspeichervorrichtung kann einer Schreibstromleitung unabhängig von dem Auswahlergebnis der Speicherzellenzeile einen gleichförmigen Betrag des Datenschreibstroms zuführen. Das verbessert die Gleichmäßigkeit der Schreibeigenschaften in dem Speicherfeld, wodurch ein stabiler Schreibbetrieb verwirklicht werden kann.
Die Aufgabe wird ebenfalls gelöst durch eine magnetische Dünnfilmspeichervorrichtung gemäß Anspruch 12.
Die magnetische Dünnfilmspeichervorrichtung enthält ein Speicherfeld, eine Mehrzahl von Schreibauswahlleitungen, eine Mehrzahl von Datenleitungen und eine Mehrzahl von Schreibtreiberschaltungen. Das Speicherfeld enthält eine Mehrzahl von in einer Matrix angeordneten magnetischen Speicherzellen. Jede magnetische Speicherzelle weist ein magnetisches Element auf, das in einer einem Speicherdatenwert entsprechenden Richtung magnetisiert ist. Die Mehrzahl von Schreibauswahlleitungen sind entsprechend den Speicherzellen bereitgestellt. Der einer aus den Speicherzellenzeilen ausgewählten Zeile entsprechenden Schreibauswahlleitung wird ein Datenschreibstrom zugeführt. Die Mehrzahl von Datenleitungen sind entsprechend den Speicherzellenspalten bereitgestellt. Der einer aus den Speicherzellenspalten ausgewählte Spalte entsprechenden Datenleitung wird ein Strom in einer einem Schreibdatenwert entsprechenden Richtung zugeführt. Die Mehrzahl von Schreibtreiberschaltungen sind entsprechend der Mehrzahl von Schreibauswahlleitungen bereitgestellt und jeweils in jeder Zeile abwechselnd an den Enden der Mehrzahl von Schreibauswahlleitungen angeordnet. Jede Schreibtreiberschaltung enthält eine Mehrzahl von n-Kanal-Feldeffekttransistoren, die zwischen das eine Ende der Schreibauswahlleitungen und eine erste Spannung geschaltet sind und entsprechend einem Zeilenauswahlergebnis ein- und ausgeschaltet werden. Das andere Ende der Mehrzahl von Schreibauswahlleitungen ist mit einer zweiten Spannung verbunden, die von der ersten Spannung verschieden ist. In der der ausgewählten Zeile entsprechenden Schreibtreiberschaltung wird zumindest eine aus der Mehrzahl von n-Kanal-Feldeffekttransistoren eingeschaltet, so dass eine Summe der Stromsteuerfähigkeiten des zumindest einen n-Kanal-Feldeffekttransistors dem Datenschreibstrom entspricht. In der einer der ausgewählten Zeile benachbarten Zeile entsprechenden Schreibtreiberschaltung wird zumindest ein Teil der Mehrzahl von n-Kanal-Feldeffekttransistoren eingeschaltet, so dass eine Summe der Stromsteuerfähigkeiten zumindest des Teils von n- Kanal-Feldeffekttransistoren kleiner ist als der Datenschreibstrom.
Diese magnetische Dünnfilmspeichervorrichtung kann irrtümliches Schreiben in nicht ausgewählte Speicherzellen dadurch verhindern, dass den Schreibauswahlleitungen benachbarte Reihen ein Magnetfeldverringerungsstrom zum Verringern eines Leckmagnetfelds zugeführt wird, das von einem durch die Schreibauswahlleitung der ausgewählten Zeile fließenden Datenschreibstrom erzeugt wird. Darüber hinaus führen die Schreibtreiberschaltungen einen Datenschreibstrom und einen Magnetfeldverringerungsstrom unter Verwendung von n-Kanal-Feldeffekttransistoren zu, die eine relativ große Stromsteuerfähigkeit pro Größeneinheit aufweisen. Das ermöglicht ein Verringern der Fläche der Schreibtreiberschaltung, die für jede Schreibauswahlleitung bereitgestellt werden muss.
Die Aufgabe wird ebenfalls gelöst durch eine magnetische Dünnfilmspeichervorrichtung gemäß Anspruch 15.
Die magnetische Dünnfilmspeichervorrichtung enthält ein Speicherfeld, eine Mehrzahl von Schreibauswahlleitungen, eine Mehrzahl von Datenleitungen und eine Mehrzahl von Schreibtreiberschaltungen. Das Speicherfeld enthält eine Mehrzahl von in einer Matrix angeordneten magnetischen Speicherzellen. Jede magnetische Speicherzelle weist ein magnetisches Element auf, das in einer einem Speicherdatenwert entsprechenden Richtung magnetisiert ist. Die Mehrzahl von Schreibauswahlleitungen sind entsprechend den Speicherzellen bereitgestellt. Der einer aus den Speicherzellen ausgewählten Zeile entsprechenden Schreibauswahlleitung wird ein Datenschreibstrom zugeführt. Die Mehrzahl von Datenleitungen sind entsprechend den Speicherzellenspalten bereitgestellt. Der einer aus den Speicherzellenspalten ausgewählten Spalte entsprechenden Datenleitung wird ein Strom in einer dem Schreibdatenwert entsprechenden Richtung zugeführt.
Die Mehrzahl von Schreibtreiberschaltungen sind jeweils an einem Ende der Mehrzahl von Schreibauswahlleitungen bereitgestellt. Die anderen Enden der Mehrzahl von Schreibauswahlleitungen sind in jeder Zeile abwechselnd mit einer ersten oder einer zweiten Spannung verbunden. Jede Schreibtreiberschaltung, deren entsprechende Schreibauswahlleitung mit der ersten Spannung verbunden ist, enthält eine Mehrzahl von p-Kanal-Feldeffekttransistoren, die zwischen das eine Ende der entsprechenden Schreibauswahlleitung und die zweite Spannung geschaltet sind und entsprechend einem Zeilenauswahlergebnis ein- und ausgeschaltet werden. Jede Schreibtreiberschaltung, deren entsprechende Schreibauswahlleitung mit der zweiten Spannung verbunden ist, enthält eine Mehrzahl von n-Kanal-Feldeffekttransistoren, die zwischen das eine Ende der entsprechenden Schreibauswahlleitung und die erste Spannung geschaltet sind und entsprechend dem Zeilenauswahlergebnis ein- und ausgeschaltet werden. In der der ausgewählten Zeile entsprechenden Schreibtreiberschaltung wird zumindest einer aus der Mehrzahl von n-Kanal-Feldeffekttransistoren oder zumindest einer aus der Mehrzahl von p-Kanal-Feldeffekttransistoren eingeschaltet, so dass eine Summe der Stromsteuerfähigkeiten des zumindest einen n-Kanal-Feldeffekttransistors oder des zumindest einen p-Kanal-Feldeffekttransistors dem Datenschreibstrom entspricht. In der einer der ausgewählten Zeile benachbarten Zeile entsprechenden Schreibtreiberschaltung wird zumindest ein Teil der Mehrzahl von n-Kanal-Feldeffekttransistoren oder zumindest ein Teil der Mehrzahl von p-Kanal-Feldeffekttransistoren eingeschaltet, so dass eine Summe der Stromsteuerfähigkeiten zumindest des Teils von n-Kanal-Feldeffekttransistoren oder zumindest des Teils von p-Kanal-Feldeffekttransistoren kleiner ist als der Datenschreibstrom.
Diese magnetische Dünnfilmspeichervorrichtung kann irrtümliches Schreiben in nicht ausgewählte Speicherzellen dadurch verhindern, dass den Schreibauswahlleitungen benachbarte Reihen ein Magnetfeldverringerungsstrom zum Verringern eines Leckmagnetfelds zugeführt wird, das von einem durch die Schreibauswahlleitung der ausgewählten Zeile fließenden Datenschreibstrom erzeugt wird. Darüber hinaus können in den Schreibtreiberschaltungen die p-Kanal- und n-Kanal-Feldeffekttransistoren, die als Treibertransistoren dienen, auf einer Seite des Speicherfelds bereitgestellt werden. Das ermöglicht eine Verringerung der Fläche der Schaltungsanordnung zum Durchführen der Zeilenauswahl. Die Schreibtreiberschaltungen können insbesondere in einem kleinen Speicherfeldaufbau effizient bereitgestellt werden, bei dem es weniger erforderlich ist, das Speicherfeld in eine Mehrzahl von Speicherblöcke aufzuteilen.
Die Aufgabe wird ebenfalls gelöst durch eine magnetische Dünnfilmspeichervorrichtung gemäß Anspruch 18.
Die magnetische Dünnfilmspeichervorrichtung enthält ein Speicherfeld, eine Mehrzahl von Schreibstromleitungen und eine periphere Verdrahtung. Das Speicherfeld enthält eine Mehrzahl von in einer Matrix angeordneten magnetischen Speicherzellen. Jede magnetische Speicherzelle weist ein magnetisches Element auf, das in einer einem Speicherdatenwert entsprechenden Richtung magnetisiert ist. Die Mehrzahl von Schreibstromleitungen empfängt selektiv einen Datenschreibstrom zum selektiven Anlegen eines Datenschreibmagnetfelds an zumindest eine aus der Mehrzahl von Speicherzellen. Die periphere Verdrahtung ist außerhalb des Speicherfelds in derselben Richtung bereitgestellt wie die Mehrzahl von Schreibstromleitungen. Ein durch die periphere Verdrahtung fließender Strom und ein Strom, der durch eine aus der Mehrzahl von Schreibstromleitungen fließt, die der peripheren Verdrahtung am nächsten liegt, haben entgegengesetzte Richtungen.
Die Aufgabe wird ebenfalls gelöst durch eine magnetische Dünnfilmspeichervorrichtung gemäß Anspruch 19.
Die magnetische Dünnfilmspeichervorrichtung enthält ein Speicherfeld, eine Mehrzahl von Schreibstromleitungen und eine periphere Verdrahtung. Das Speicherfeld enthält eine Mehrzahl von in einer Matrix angeordneten magnetischen Speicherzellen. Jede magnetische Speicherzelle weist ein magnetisches Element auf, das in einer einem Speicherdatenwert entsprechenden Richtung magnetisiert ist. Die Mehrzahl von Schreibstromleitungen empfängt selektiv einen Datenschreibstrom zum selektiven Anlegen eines Datenschreibmagnetfelds an zumindest eine aus der Mehrzahl von Speicherzellen. Die periphere Verdrahtung ist außerhalb des Speicherfelds in derselben Richtung bereitgestellt wie die Mehrzahl von Schreibstromleitungen. Ein Element, mit dem die periphere Verdrahtung verbunden ist, wird so bestimmt, dass eine Zeitspanne, in der der Datenschreibstrom zugeführt wird, und eine Zeitspanne, in der der peripheren Verdrahtung ein Strom zugeführt wird, sich nicht überlappen.
Diese magnetische Dünnfilmspeichervorrichtung kann im Schreibbetrieb magnetische Störungen von der Verdrahtung verringern, die außerhalb des Speicherfelds bereitgestellt ist, und sie kann somit die Wahrscheinlichkeit für irrtümliches Schreiben in das Speicherfeld verringern.
Weiterbildungen der Erfindung sind jeweils in den Unteransprüchen gekennzeichnet.
Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsbeispielen anhand der beigefügten Zeichnungen. Von den Figuren zeigen:
1 ein schematisches Blockdiagramm eines Gesamtaufbaus einer MRAM-Vorrichtung nach einer Ausführungsform der vorliegenden Erfindung;
2 ein Schaltbild, das den Vorgang des Zuführens eines Datenschreibstroms nach einer ersten Ausführungsform der vorliegenden Erfindung veranschaulicht;
3 ein Schaltbild, das den Vorgang des Zuführens eines Datenschreibstroms nach einer Abwandlung der ersten Ausführungsform veranschaulicht;
4 ein Blockschaltbild eines ersten Beispiels für einen Schaltungsaufbau zum Zuführen eines Datenschreibstroms und eines Magnetfeldverringerungsstroms nach einer zweiten Ausführungsform der vorliegenden Erfindung;
5 ein Blockschaltbild eines zweiten Beispiels für einen Schaltungsaufbau zum Zuführen eines Datenschreibstroms und eines Magnetfeldverringerungsstroms nach der zweiten Ausführungsform;
6 ein Blockschaltbild eines dritten Beispiels für einen Schaltungsaufbau zum Zuführen eines Datenschreibstroms und eines Magnetfeldverringerungsstroms nach der zweiten Ausführungsform;
7 ein Blockschaltbild eines ersten Beispiels für einen Schaltungsaufbau zum Zuführen eines Datenschreibstroms und eines Magnetfeldverringerungsstroms nach einer Abwandlung der zweiten Ausführungsform;
8 ein Schaltbild des Aufbaus einer in 7 dargestellten Schreibtreiberschaltung;
9 ein Blockschaltbild eines zweiten Beispiels für einen Schaltungsaufbau zum Zuführen eines Datenschreib- stroms und eines Magnetfeldverringerungsstroms nach der Abwandlung der zweiten Ausführungsform;
10 ein Blockschaltbild eines dritten Beispiels für einen Schaltungsaufbau zum Zuführen eines Datenschreibstroms und eines Magnetfeldverringerungsstroms nach der Abwandlung der zweiten Ausführungsform;
11 ein Blockschaltbild eines ersten Beispiels für einen Schaltungsaufbau zum Zuführen eines Datenschreibstroms und eines Magnetfeldverringerungsstroms nach einer dritten Ausführungsform der vorliegenden Erfindung;
12 ein Blockschaltbild eines zweiten Beispiels für einen Schaltungsaufbau zum Zuführen eines Datenschreibstroms und eines Magnetfeldverringerungsstroms nach der dritten Ausführungsform;
13 ein Blockschaltbild eines dritten Beispiels für einen Schaltungsaufbau zum Zuführen eines Datenschreibstroms und eines Magnetfeldverringerungsstroms nach der dritten Ausführungsform;
14 ein Blockschaltbild eines vierten Beispiels für einen Schaltungsaufbau zum Zuführen eines Datenschreibstroms und eines Magnetfeldverringerungsstroms nach der dritten Ausführungsform;
15 ein Blockschaltbild eines fünften Beispiels für einen Schaltungsaufbau zum Zuführen eines Datenschreibstroms und eines Magnetfeldverringerungsstroms nach der dritten Ausführungsform;
16 ein Blockschaltbild eines sechsten Beispiels für einen Schaltungsaufbau zum Zuführen eines Datenschreibstroms und eines Magnetfeldverringerungsstroms nach der dritten Ausführungsform;
17 ein Schaltbild eines Beispiels für den Aufbau einer Schreibtreiberschaltung nach einer vierten Ausführungsform der vorliegenden Erfindung;
18 ein Schaltbild eines weiteren Beispiels für den Aufbau einer Schreibtreiberschaltung nach der vierten Ausführungsform;
19 ein Schaltbild eines Beispiels für den Aufbau einer Schreibtreiberschaltung nach einer Abwandlung der vierten Ausführungsform;
20 ein Schaltbild eines weiteren Beispiels für den Aufbau einer Schreibtreiberschaltung nach der Abwandlung der vierten Ausführungsform;
21 ein Blockschaltbild eines ersten Beispiels für einen Schaltungsaufbau zum Zuführen eines Datenschreibstroms nach einer fünften Ausführungsform der vorliegenden Erfindung;
22 ein Blockschaltbild eines zweiten Beispiels für einen Schaltungsaufbau zum Zuführen eines Datenschreibstroms nach der fünften Ausführungsform;
23 ein Blockschaltbild eines ersten Beispiels für einen Schaltungsaufbau zum Zuführen eines Datenschreibstroms nach einer Abwandlung der fünften Ausführungsform;
24 ein Blockschaltbild eines zweiten Beispiels für einen Schaltungsaufbau zum Zuführen eines Datenschreibstroms nach der Abwandlung der fünften Ausführungsform;
25 ein erstes Blockschaltbild, das die Anordnung peripherer Verdrahtungen nach einer sechsten Ausführungsform der vorliegenden Erfindung veranschaulicht;
26 ein zweites Blockschaltbild, das die Anordnung peripherer Verdrahtungen nach der sechsten Ausführungsform veranschaulicht;
27 ein drittes Blockschaltbild, das die Anordnung peripherer Verdrahtungen nach der sechsten Ausführungsform veranschaulicht;
28 ein viertes Blockschaltbild, das die Anordnung peripherer Verdrahtungen nach der sechsten Ausführungsform veranschaulicht;
29 ein fünftes Blockschaltbild, das die Anordnung peripherer Verdrahtungen nach der sechsten Ausführungsform veranschaulicht;
30 ein erstes Blockschaltbild, das die Anordnung peripherer Verdrahtungen nach einer Abwandlung der sechsten Ausführungsform veranschaulicht;
31 ein zweites Blockschaltbild, das die Anordnung peripherer Verdrahtungen nach der Abwandlung der sechsten Ausführungsform veranschaulicht;
32 ein drittes Blockschaltbild, das die Anordnung peripherer Verdrahtungen nach der Abwandlung der sechsten Ausführungsform veranschaulicht;
33 ein viertes Blockschaltbild, das die Anordnung peripherer Verdrahtungen nach der Abwandlung der sechsten Ausführungsform veranschaulicht;
34 eine schematische Darstellung des Aufbaus einer MTJ-Speicherzelle;
35 eine konzeptionelle Darstellung, die einen Lesevorgang aus der MTJ-Speicherzelle veranschaulicht;
36 eine konzeptionelle Darstellung, die einen Schreibvorgang in die MTJ-Speicherzelle veranschaulicht;
37 eine konzeptionelle Darstellung, die den Magnetisierungszustand des magnetoresistiven Tunnelelements TMR beim Schreiben in die MTJ-Speicherzelle veranschaulicht.
Im Folgenden werden mit Bezug auf die Figuren Ausführungsformen der vorliegenden Erfindung detailliert beschrieben. In den Figuren sind gleiche oder einander entsprechende Abschnitte mit denselben Bezugszeichen bezeichnet.
Mit Bezug auf 1 führt eine MRAM-Vorrichtung 1 gemäß einer Ausführungsform der vorliegenden Erfindung entsprechend einem externen Steuersignal CMD und einem externen Adresssignal ADD einen wahlfreien Zugriff durch, um Schreibdaten DIN zu empfangen bzw. Lesedaten DOUT auszugeben. Lese- und Schreibbetrieb in der MRAM-Vorrichtung 1 werden z.B. synchron zu einem externen Taktsignal CLK ausgeführt. Alternativ dazu können der Lese- und Schreibbetrieb ausgeführt werden, ohne ein externes Taktsignal CLK zu empfangen. In diesem Fall wird der Zeitablauf zum Steuern des Lesevorgangs und des Schreibvorgangs intern festgelegt.
Die MRAM-Vorrichtung 1 beinhaltet eine Steuerschaltung 5 zum Steuern des Gesamtbetriebs der MRAM-Vorrichtung 1 entsprechend einem Steuersignal CMD und ein Speicherfeld 10 mit einer Mehrzahl von MTJ-Speicherzellen, die in einer Matrix angeordnet sind. Eine Mehrzahl von Schreibwortleitungen WWL und eine Mehrzahl von Lesewortleitungen RWL sind jeweils entsprechend den Zeilen von MTJ-Speicherzellen (im Folgenden gelegentlich einfach als "Speicherzellenzeilen" bezeichnet) bereitgestellt. Bitleitungen BL sind jeweils entsprechend den Spalten von MTJ-Speicherzellen (im Folgenden gelegentlich einfach als "Speicherzellenspalten" bezeichnet) bereitgestellt.
Die MRAM-Vorrichtung 1 beinhaltet außerdem eine Zeilenauswahlschaltung 20, eine Spaltenauswahlschaltung 30 und Lese/Schreibsteuerschaltungen 50, 60.
Die Zeilenauswahlschaltung 20 wählt in dem Speicherfeld 10 entsprechend einer von dem Adresssignal ADD bezeichneten Zeilenadresse RA eine Zeile aus. Die Spaltenauswahlschaltung 30 wählt in dem Speicherfeld 10 entsprechend einer von dem Adresssignal ADD bezeichneten Spaltenadresse CA eine Spalte aus. Die Zeilenadresse RA und die Spaltenadresse CA bezeichnen eine ausgewählte Speicherzelle, die für einen Schreib- bzw. Lesevorgang ausgewählt ist.
Lese/Schreibsteuerschaltung 50, 60 bezieht sich jeweils kollektiv auf eine Gruppe von Schaltungen, die in einem an das Speicherfeld 10 angrenzenden Bereich bereitgestellt sind, um im Lesebetrieb und im Schreibbetrieb einer Bitleitung BL einer Speicherzellenspalte, die der ausgewählten Speicherzelle entspricht (im Folgenden auch als "ausgewählte Spalte" bezeich net), einen Datenschreibstrom und einen Datenlesestrom zuzuführen.
2 ist ein Schaltbild, das den Vorgang des Zuführens eines Datenschreibstroms nach der ersten Ausführungsform veranschaulicht.
2 zeigt als Beispiel den Schaltungsaufbau eines Bereichs der peripheren Schaltungen des Speicherfelds 10, der mit dem Schreibbetrieb in Zusammenhang steht.
Wie in 2 dargestellt, sind die MTJ-Speicherzellen MC in dem Speicherfeld 10 in einer Matrix angeordnet. Jede MTJ-Speicherzelle MC hat denselben Aufbau und dieselben Datenspeicherprinzipien wie in 34 bis 37 dargestellt. Jede MTJ-Speicherzelle MC enthält ein magnetoresistives Tunnelelement TMR und einen Zugriffstransistor ATR. Das magnetoresistive Tunnelelement TMR ist aus einem magnetischen Element ausgebildet, das in der dem Speicherdatenwert entsprechenden Richtung magnetisiert ist. Das magnetoresistive Tunnelelement TMR und der Zugriffstransistor ATR sind in Reihe zueinander zwischen eine entsprechende Bitleitung BL und eine feste Spannung Vss geschaltet. Als Zugriffstransistor ATR wird typischerweise ein MOS-Transistor (Metall Oxide Semiconductor), d.h. ein auf einem Halbleitersubstrat ausgebildeter Feldeffekttransistor verwendet. Im Folgenden wird die feste Spannung Vss gelegentlich als "Massespannung Vss" bezeichnet.
Im Folgenden wird insbesondere der Aufbau zum Auswählen einer Zeile durch einen hierarchischen Decodiervorgang beschrieben. Die Mehrzahl von MTJ-Speicherzellen MC in dem Speicherfeld 10 sind in eine Mehrzahl von Speicherblöcke MB in der Spaltenrichtung aufgeteilt. 2 zeigt als Beispiel den ersten Speicherblock MB1.
In jedem Speicherblock MB sind die Schreibwortleitung WWL und die Lesewortleitung RWL entsprechend den Speicherzellenzeilen bereitgestellt und die Bitleitungen BL entsprechend den Speicherzellenspalten.
Im Schreibbetrieb wird einer Schreibwortleitung WWL der ausgewählten Speicherzellenzeile (im Folgenden gelegentlich als "ausgewählte Zeile" bezeichnet) ein Datenschreibstrom zugeführt, um ein Magnetfeld in einer Richtung entlang der schwer zu magnetisierenden Achse des magnetoresistiven Tunnelelements TMR zu erzeugen. Darüber hinaus wird einer Bitleitung BL der ausgewählten Spalte ein Datenschreibstrom zugeführt, um ein Magnetfeld in einer Richtung entlang der leicht zu magnetisierenden Achse des magnetoresistiven Tunnelelements TMR zu erzeugen. Die Richtung des Datenschreibstroms, der durch die Bitleitung BL der ausgewählten Spalte fließt, muss entsprechend dem Pegel des Schreibdatenwerts DIN gesteuert werden.
Für jede K Speicherzellenzeilen (K: natürliche Zahl) ist eine Hauptwortleitung MWL bereitgestellt. Die Hauptwortleitungen MWL werden von der Mehrzahl von Speicherblöcken MB gemeinsam genutzt. In dem in 2 dargestellten Beispiel ist K=4, d.h. in jedem Speicherblock MB entsprechen vier Schreibwortleitungen WWL einer Hauptwortleitung MWL. 2 zeigt als Beispiel den Aufbau, der der j-ten Hauptwortleitung MWLj (j: natürliche Zahl) in dem ersten Speicherblock MB1 entspricht. Genauer gesagt sind in dem Speicherblock MB1 vier Schreibwortleitungen WWLj0, WWLj1, WWLj2 und WWLj3 entsprechend der Hauptwortleitung MWLj bereitgestellt. Die Lesewortleitungen RWL sind in derselben Weise bereitgestellt wie die Schreibwortleitungen WWL. Genauer gesagt sind in dem Speicherblock MB1 vier Lesewortleitungen RWLj0 bis RWLj3 entsprechend der Hauptwortleitung MWLj bereitgestellt.
Unterdecodiersignale SD0 bis SD3 werden an beiden Enden jedes Speicherblocks MB übertragen. Die Unterdecodiersignale SD0 bis SD3 werden in dem Speicherblock MB unabhängig voneinander eingestellt. In einem Speicherblock, der die ausgewählte Speicherzelle enthält (im Folgenden gelegentlich als "ausgewählter Speicherblock" bezeichnet) werden die Unterdecodiersignale SD0 bis SD3 selektiv aktiviert, um eine der vier Schreibwortleitungen WWL und der vier Lesewortleitungen RWL, die einer Hauptwortleitung MWL entsprechen, selektiv zu aktivieren. Zum Auswählen z.B. der Schreibwortleitung WWLj0 wird das Unterdecodiersignal SD0 auf H-Pegel aktiviert, und die anderen Unterdecodiersignale SD0 bis SD3 werden auf L-Pegel gelegt. In den nicht ausgewählten Speicherblöcken MB werden alle Unterdecodiersignale SD0 bis SD3 auf L-Pegel gelegt.
Im Folgenden werden die Signalleitungen zum Übertragen der Unterdecodiersignale SD0 bis SD3 mit denselben Bezugszeichen bezeichnet wie die Unterdecodiersignale SD0 bis SD3, d.h. diese Signalleitungen werden auch als Unterdecodiersignalleitungen SD0 bis SD3 bezeichnet.
In der Beschreibung werden Schreibwortleitungen, Lesewortleitungen, Bitleitungen und Hauptwortleitungen gelegentlich allgemein als Schreibwortleitungen WWL, Lesewortleitungen RWL, Bitleitungen WL bzw. Hauptwortleitungen MWL bezeichnet, und gelegentlich wird spezifisch auf sie Bezug genommen als Schreibwortleitungen WWLj0, WWLj1 usw., Lesewortleitungen RWLj0, RWLj1 usw., Bitleitungen BL1, BL2 usw., bzw. Hauptwortleitungen MWLj, MWLj-1 usw. Der Zustand mit hoher Spannung (z.B. Versorgungsspannung Vcc) und der Zustand mit niedriger Spannung (z.B. Massespannung Vss) von Signalen und Signalleitungen wird gelegentlich als H-Pegel bzw. L-Pegel bezeichnet.
Im Folgenden wird der Vorgang des Zuführens eines Datenschreibstroms zu der Bitleitung BL beschrieben.
Die Lese/Schreibsteuerschaltung 50 enthält einen Bitleitungstreiberabschnitt 51, der von Bitleitungstreiberschaltungen BDVa1 bis BDVam gebildet wird. Die Bitleitungstreiberschaltungen BDVa1 bis BDVam sind jeweils an einem Ende der Bitleitungen BL1 bis BLm bereitgestellt. In ähnlicher Weise enthält die Lese/Schreibsteuerschaltung 60 einen Bitleitungstreiberabschnitt 61, der aus Bitleitungstreiberschaltungen BDVb1 bis BDVbm gebildet wird. Die Bitleitungstreiberschaltungen BDVb1 bis BDVbm sind jeweils an den anderen Enden der Bitleitungen BL1 bis BLm bereitgestellt. Im Folgenden werden die Bitleitungstreiberschaltungen BDVa1 bis BDVam gelegentlich allgemein als "Bitleitungstreiberschaltungen BDVa" bezeichnet und die Bitleitungstreiberschaltungen BDVb1 bis BDVbm als "Bitleitungstreiberschaltungen BDVb".
Spaltenauswahlleitungen CSL1 bis CSLm sind entsprechend den Speicherzellenspalten bereitgestellt. Im folgenden werden die Spaltenauswahlleitungen CSL1 bis CSLm gelegentlich allgemein als "Spaltenauswahlleitungen CSL" bezeichnet. Die Spaltenauswahlleitung CSL der ausgewählten Spalte wird auf H-Pegel aktiviert, und die Spaltenauswahlleitungen CSL der nicht ausgewählten Spalten werden auf L-Pegel deaktiviert.
Jede Bitleitungstreiberschaltung BDVa steuert eine Spannung an dem einen Ende einer entsprechenden Bitleitung BL in Übereinstimmung mit einer entsprechenden Spaltenauswahlleitung CSL und dem Schreibdatenwert DIN. Jede Bitleitungstreibersteuerschaltung BDVb steuert eine Spannung an dem anderen Ende einer entsprechenden Bitleitung BL in Übereinstimmung mit einer entsprechenden Spaltenauswahlleitung CSL und dem invertierten Schreibdatenwert /DIN. In der ausgewählten Spalte legt die Bitleitungstreiberschaltung BDVa die Spannung an einem Ende einer entsprechenden Bitleitung BL entsprechend dem Schreibdatenpegel DIN entweder auf H-Pegel oder auf L-Pegel, und die Bitlei tungstreiberschaltung BDVb legt eine Spannung an dem anderen Ende der entsprechenden Bitleitung BL auf den jeweils anderen Pegel. Wenn der Schreibdatenwert DIN z.B. auf H-Pegel ("1") liegt, verbindet die Bitleitungstreiberschaltung BDVa das eine Ende der Bitleitung BL der ausgewählten Spalte mit der Versorgungsspannung Vcc, und die Bitleitungstreiberschaltung BDVb verbindet das andere Ende der Bitleitung BL der ausgewählten Spalte mit der Massespannung Vss. Demzufolge fließt durch die Bitleitung BL der ausgewählten Spalte ein Datenschreibstrom in einer Richtung von dem Bitleitungstreiberabschnitt 51 zu dem Bitleitungstreiberabschnitt 61.
Wenn der Schreibdatenwert DIN dagegen auf L-Pegel ("0") liegt, verbindet die Bitleitungstreiberschaltung BDVa das eine Ende der Bitleitung BL der ausgewählten Spalte mit der Massespannung Vss, und die Bitleitungstreiberschaltung BDVb verbindet das andere Ende der Bitleitung BL der ausgewählten Spalte mit der Versorgungsspannung Vcc. Demzufolge fließt durch die Bitleitung BL der ausgewählten Spalte ein Datenschreibstrom in einer dem Fall, in dem der Schreibdatenwert DIN auf H-Pegel ("1") liegt, entgegengesetzten Richtung. In den nicht ausgewählten Spalten verbinden die Bitleitungstreiberschaltungen BDVa und BDVb beide Enden der entsprechenden Bitleitungen BL mit der Massespannung Vss. Demzufolge fließt durch die Bitleitungen BL der nicht ausgewählten Spalten kein Datenschreibstrom.
Im folgenden wird der Vorgang des Zuführens eines Stroms zu der Schreibwortleitung WWL im Schreibbetrieb beschrieben. Dabei wird angenommen, dass die Schreibwortleitungen WWLj0 und WWLj1 geradzahligen Zeilen entsprechen und die Schreibwortleitungen WWLj2 und WWLj3 ungradzahligen Zeilen.
Für jede Schreibwortleitung WWL ist eine Schreibtreiberschaltung WWD bereitgestellt. Jede Schreibtreiberschaltung WWD steuert die Stromzufuhr zu einer entsprechenden Schreibwortleitung WWL entsprechend dem Ergebnis der Zeilenauswahl. In jedem Speicherblock MB ist die Schreibtreiberschaltung WWD jeweils zeilenweise abwechselnd an dem einen oder an dem anderen Ende der Schreibwortleitungen WWL bereitgestellt. Wie in 2 dargestellt, sind die den geradzahligen Zeilen entsprechenden Schreibtreiberschaltungen WWDj0 und WWDj1 auf der entgegengesetzten Seite bereitgestellt wie die den ungradzahligen Zeilen entsprechenden Schreibtreiberschaltungen WWDj2 und WWDj3.
Das Ende jeder Schreibwortleitung WWL, an dem keine Schreibtreiberschaltung WWD bereitgestellt ist, wird unabhängig von dem Ergebnis der Zeilenauswahl mit der Massespannung Vss verbunden. Die den geradzahligen Zeilen entsprechenden Schreibwortleitungen WWL wie z.B. die Schreibwortleitung WWLj0 und WWLj1 werden in einem der Zeilenauswahlschaltung 20 gegenüberliegenden Bereich direkt mit der Massespannung Vss verbunden. Die den ungradzahligen Zeilen entsprechenden Schreibwortleitungen WWL wie z.B. die Schreibwortleitungen WWLj2 und WWLj3 werden in einem nahe an der Zeilenauswahlschaltung 20 liegenden Bereich direkt mit der Massespannung Vss verbunden.
Wenn eine entsprechende Schreibwortleitung WWL ausgewählt wird, führt die Schreibtreiberschaltung WBD der ausgewählten Schreibwortleitung WWL einen Datenschreibstrom IWW zu. Wenn dagegen eine benachbarte Zeile ausgewählt ist, für die Schreibtreiberschaltung WWD eine entsprechenden Schreibwortleitung WWL einen Strom ΔIww zu. 2 zeigt als Beispiel den Aufbau der Schreibtreiberschaltungen WWDj0 und WWDj1, die den Schreibwortleitungen WWLj0 und WWLj1 entsprechen.
Die Schreibtreiberschaltung WWDj0 enthält Treibertransistoren 101, 102, 101# und 102#. Der Treibertransistor 101 ist zwischen die Unterdecodiersignalleitung SD0 und ein Ende der Schreibwortleitung WWLj0 geschaltet. Der Treibertransistor 102 ist zwischen die Versorgungsspannung Vcc und ein Ende der Schreib wortleitung WWLj0 geschaltet. Die Treibertransistoren 101# und 102# sind in Reihe zueinander zwischen ein Ende der Schreibwortleitung WWLj0 und die Massespannung Vss geschaltet. Als Treibertransistoren 101 und 102 werden p-Kanal-MOS-Transistoren verwendet und als Treibertransistoren 101# und 102# n-Kanal-MOS-Transistoren.
Die Gates der Treibertransistoren 101 und 101# sind mit einem Knoten N1 verbunden und die Gates der Treibertransistoren 102 und 102# mit einem Knoten N2. Anders ausgedrückt werden die Treibertransistoren 101 und 101# in komplementärer Weise einund ausgeschaltet, und auch die Treibertransistoren 102 und 102# werden in komplementärer Weise ein- und ausgeschaltet.
Ein Signal /MWLj, das einen invertierten Spannungspegel einer entsprechenden Hauptwortleitung MWLj anzeigt, wird dem Knoten N1 zugeführt. Dieser Aufgabe wird zum Beispiel durch Bereitstellen eines nicht dargestellten Inverters zwischen der Hauptwortleitung MWLj und dem Knoten N1 verwirklicht.
Eine Logikschaltung 107 enthält ein erstes und ein zweites OR-Gatter und ein NAND-Gatter. Das erste OR-Gatter gibt das Ergebnis einer OR-Verknüpfung zwischen den Unterdecodiersignalen SD2 und SD3 aus. Das zweite OR-Gatter gibt das Ergebnis einer OR-Verknüpfung zwischen der Ausgabe des OR-Gatters und dem Unterdecodiersignal SD0 aus. Das NAND-Gatter gibt das Ergebnis einer NAND-Verknüpfung zwischen der Ausgabe des zweiten OR-Gatters und dem Spannungspegel der Wortleitung MWLj an den Knoten N2 aus. Demzufolge wird der Spannungspegel des Knotens N2 auf L-Pegel gelegt, wenn eine entsprechende Zeile (Schreibwortleitung WWLj0) oder eine benachbarte Zeile (Schreibwortleitung WWLj2 oder WWLj3) für den Schreibbetrieb ausgewählt ist, und sie wird auf H-Pegel gelegt, wenn weder eine entsprechende Zeile noch eine benachbarte Zeile für den Schreibbetrieb ausgewählt ist.
Wenn eine entsprechende Hauptwortleitung MWLj auf H-Pegel aktiviert wird, wird der Treibertransistor 101 eingeschaltet und der Treibertransistor 101# ausgeschaltet. Dementsprechend führt der Treibertransistor 101 der Schreibwortleitung WWLj0 einen Strom zu, wenn die Hauptwortleitung MWLj auf H-Pegel aktiviert wird und das Unterdecodiersignal SD0 auf H-Pegel getrieben wird.
Der Treibertransistor 102 führt der Wortleitung WWLj0 einen Strom zu, wenn der Knoten N auf L-Pegel liegt, d.h. wenn entweder eine Zeile, die der Schreibwortleitung WWLj0 entspricht, oder eine benachbarte Zeile (Schreibwortleitung WWLj2 oder WWLj3) für den Schreibbetrieb ausgewählt ist.
Wenn die der Schreibwortleitung WWLj0 entsprechende Zeile ausgewählt ist, wird demzufolge der Schreibwortleitung WWLj0 ein Strom als Datenschreibstrom Iww zugeführt, der der Summe der Stromsteuerfähigkeit der Treibertransistoren 101 und 102 entspricht. Wenn eine benachbarte Zeile ausgewählt ist, wird der Schreibwortleitung WWLj0 ein Strom ΔIww zugeführt, der der Stromsteuerfähigkeit des Treibertransistors 102 entspricht. Die Stromsteuerfähigkeit der Treibertransistoren 101 und 102 zum Treiben eines Stromes, der der Schreibwortleitung WWL zugeführt werden soll, kann über die Transistorgröße (das Verhältnis zwischen Gateweite und Gatelänge) eingestellt werden.
Wenn weder die der Schreibwortleitung WWLj0 entsprechende Zeile noch eine benachbarte Zeile ausgewählt ist, führt die Schreibtreiberschaltung WWDj0 der Schreibwortleitung WWLj0 keinen Strom zu.
Die der Schreibwortleitung WWLj1 entsprechende Schreibtreiberschaltung WWDj1 hat einen Decodieraufbau, der sich leicht von dem der Schreibtreiberschaltung WWDj0 unterscheidet, da eine der benachbarten Zeilen der nächsten (nicht dargestellten) Hauptwortleitung MWLj+1 entspricht.
In der Schreibtreiberschaltung WWDj1 ist der Treibertransistor zwischen der Unterdecodiersignalleitung SD1 und der Schreibwortleitung WWLj1 bereitgestellt. Da die Treibertransistoren 102, 101# und 102# in derselben weise bereitgestellt sind wie bei der Schreibtreiberschaltung WWDj0, wird ihre detaillierte Beschreibung nicht wiederholt.
In der Schreibtreiberschaltung WWDj1 stellt eine Logikschaltung 108 die Gatespannungen der Treibertransistoren 102 und 102#, d.h. den Pegel an dem Knoten N2 ein.
Die Logikschaltung 108 enthält ein OR-Gatter, zwei AND-Gatter und ein NOR-Gatter. Das OR-Gatter gibt das Ergebnis einer OR-Verknüpfung zwischen den Unterdecodiersignalen SD1 und SD3 aus. Eines der AND-Gatter gibt das Ergebnis der AND-Verknüpfung zwischen der Ausgabe des OR-Gatters und dem Spannungspegel auf der Hauptwortleitung MWLj aus. Das andere AND-Gatter gibt das Ergebnis einer AND-Verknüpfung zwischen dem Unterdecodiersignal SD2 und dem Spannungspegel auf der nächsten Hauptwortleitung MWLj+1 aus. Das NOR-Gatter gibt das Ergebnis einer NOR-Verknüpfung zwischen den Ausgaben der zwei AND-Gatter an den Knoten N2 aus.
Demzufolge wird der Spannungspegel an dem Knoten N2 auf L-Pegel gelegt, wenn entweder eine entsprechende Zeile (Schreibwortleitung WWLj1) oder eine benachbarte Zeile (Schreibwortleitung WWLj3 oder die nicht dargestellte Schreibwortleitung WWL((j+1)2) ausgewählt ist, und sie wird auf H-Pegel gelegt, wenn weder eine entsprechende Reihe noch eine benachbarte Reihe ausgewählt ist. Die Logikschaltungen 107 und 108 haben somit dieselbe Funktion. In jeder Schreibtreiberschaltung WWD wird der Knoten N2 auf L-Pegel gelegt, wenn entweder eine entspre chende Zeile oder eine benachbarte Zeile ausgewählt ist. Ansonsten wird der Knoten N2 auf H-Pegel gelegt.
Im Folgenden wird angenommen, dass ähnlich wie bei den Schreibtreiberschaltungen WWDj1 und WWDj0 die Unterdecodiersignale SD2 und SD3 zu den Treiberschaltungen WWDj2 und WWDj3 übertragen werden, und dass auch die anderen Unterdecodiersignale SD0, SD1, die erforderlich sind, um festzustellen, ob eine entsprechende Zeile oder eine benachbarte Zeile ausgewählt ist oder nicht, zu den Schreibtreiberschaltungen WWDj2 und WWDj3 übertragen werden. Im Hinblick auf die Schreibtreiberschaltung WWDj3 entsprechen die entsprechende Schreibwortleitung WWLj3 und die Schreibwortleitungen WWLj0 und WWLj1 der benachbarten Zeilen derselben Hauptwortleitung MWLj. Daher hat die Schreibtreiberschaltung WWDj3 denselben Aufbau wie die Schreibtreiberschaltung WWDj0, außer dass die Verbindung der Unterdecodiersignale in geeigneter Weise geändert ist. Im Hinblick auf die Schreibtreiberschaltung WWDj2 entspricht dagegen eine der Schreibwortleitungen der benachbarten Zeilen einer anderen Hauptwortleitung MWLj-1. Daher hat die Schreibtreiberschaltung WWDj2 denselben Aufbau wie die Schreibtreiberschaltung WWDj1, außer dass die Verbindung der Unterdecodiersignale und der Hauptwortleitungen in geeigneter Weise geändert ist.
Auf diese Weise führt jede Schreibtreiberschaltung WWD einer entsprechenden Schreibwortleitung WWL über die Treibertransistoren 101 und 102 einen Datenschreibstrom Iww zu, wenn eine entsprechende Zeile ausgewählt ist. Wenn dagegen eine benachbarte Zeile ausgewählt ist, führt jede Schreibtreiberschaltung WWD nur über den Treibertransistor 102 einen Strom ΔIww zu, der kleiner ist als der Datenschreibstrom Iww.
Schreibtreiberschaltungen WWD mit dem obigen Aufbau sind zeilenweise abwechselnd an dem einen oder anderen Ende der Schreibwortleitungen WWL bereitgestellt. Daher wird ein Strom ΔIww mit einer dem Datenschreibstrom Iww, der einer Schreibwortleitung der ausgewählten Zeile zugeführt wird, entgegengesetzten Richtung einer Schreibwortleitung einer benachbarten Zeile zugeführt (im Folgenden wird dieser Strom ΔIww im Hinblick auf die Flussrichtung des Stroms gelegentlich als "–ΔIww" bezeichnet). Wenn z.B. eine der Schreibwortleitung WWLj0 entsprechende Speicherzelle ausgewählt ist, wird der Schreibwortleitung WWLj0 der ausgewählten Zeile ein Datenschreibstrom in einer Richtung weg von der Zeilenauswahlschaltung 20 zugeführt (in 2 von links nach rechts). In diesem Fall wird den Schreibwortleitungen WWLj2 und WWLj3 der benachbarten Zeile ein Strom –ΔIww zugeführt in einer Richtung zu der Zeilenauswahlschaltung 20 hin (in 2 von rechts nach links), d.h. in eine Richtung, die der des Datenschreibstroms Iww, der der Schreibwortleitung WWLj der ausgewählten Zeile zugeführt wird, entgegengesetzt ist.
Dementsprechend kann ein an die nicht ausgewählten Speicherzellen durch einen Datenschreibstrom Iww der ausgewählten Zeile angelegtes Leckmagnetfeld durch ein von einem Strom –ΔIww in benachbarten Zeilen erzeugtes Magnetfeld verringert werden. Demzufolge kann irrtümliches Schreiben in nicht ausgewählte Speicherzellen wie z.B. in die von benachbarten Zeilen verhindert werden, wodurch die Betriebszuverlässigkeit der MRAM-Vorrichtung verbessert werden kann. Im Folgenden wird ein den benachbarten Zeilen zugeführter Strom ΔIww gelegentlich als "Magnetfeldverringerungsstrom" bezeichnet und ein durch den Magnetfeldverringerungsstrom erzeugtes Magnetfeld als "Verringerungsmagnetfeld".
In jeder Schreibwortleitung WWL hat ein Datenschreibstrom Iww, der als Reaktion auf die Auswahl einer entsprechenden Speicherzellenzeile zugeführt wird, dieselbe Richtung wie ein Strom ΔIww, der als Reaktion auf die Auswahl einer benachbarten Zeile zugeführt wird. Anders ausgedrückt liefert jede Schreibtreiberschaltung WWD einen Strom nur in einer festen Richtung. Dadurch wird verhindert, dass der Schaltungsaufbau der Schreibtreiberschaltung WWD kompliziert wird.
Da die Schreibtreiberschaltungen WWD in jeder Reihe alternierend angeordnet sind, kann ein solcher Magnetfeldverringerungsstrom ΔIww unter Verwendung von zwei Spannungen, d.h. der Versorgungsspannung Vcc und der Massespannung Vss zugeführt werden. Anders ausgedrückt: wenn alle Schreibtreiberschaltungen WWD mit dem in 2 dargestellten Aufbau auf einer Seite der Schreibwortleitungen WWL angeordnet wären, müsste zusätzlich jeder Schreibtreiberschaltung WWD eine negative Spannung zugeführt werden. Durch das alternierende Anordnen der Schreibtreiberschaltungen WWD abwechselnd in jeder Reihe werden Beschränkungen des Layouts der Schreibtreiberschaltung WWD verringert. Daher kann eine solche alternierende Anordnung der Schreibtreiberschaltungen WWD zu einer Verringerung der Größe der MRAM-Vorrichtung beitragen.
Wie mit Bezug auf 37 beschrieben, wird die Magnetisierungsrichtung eines magnetoresistiven Tunnelelements TMR der ausgewählten Speicherzelle durch ein Magnetfeld entlang der leicht zu magnetisierenden Achse bestimmt, d.h. durch die Richtung eines durch eine entsprechende Bitleitung BL fließenden Datenschreibstroms. Anders ausgedrückt beeinflusst die Richtung eines durch die Schreibwortleitung WWL fließenden Datenschreibstroms nicht direkt die Magnetisierungsrichtung des magnetoresistiven Tunnelelements TMR. Dementsprechend wird der Schreibbetrieb auch dadurch nicht behindert, dass der einer Schreibwortleitung WWL einer ungradzahligen Zeile zugeführte Datenschreibstrom die entgegengesetzte Richtung hat wie ein einer Schreibwortleitung WWL einer geradzahligen Zeile zugeführter Datenschreibstrom.
Auch wenn dies in 2 nicht gesondert dargestellt ist, wird im Folgenden kurz der Lesevorgang aus dem Speicherfeld 10 beschrieben. Im Lesebetrieb aktiviert ein nicht dargestellter Lesewortleitungstreiber eine Lesewortleitung RWL der ausgewählten Zeile auf der Grundlage einer entsprechenden Hauptwortleitung MWL und der Unterdecodiersignale SD0 bis SD3 auf H-Pegel. Als Reaktion darauf wird der Zugriffstransistor ATR in jeder MTJ-Speicherzelle MC der ausgewählten Zeile eingeschaltet. Demzufolge wird jede der Bitleitungen BL1 bis BLm über ein entsprechendes magnetoresistives Tunnelelement TMR mit der Massespannung Vss verbunden. Darüber hinaus wird eine Bitleitung der ausgewählten Spalte mit einer vorbestimmten Spannung verbunden, die von der Massespannung Vss verschieden ist, wodurch zwischen den beiden Enden eines entsprechenden magnetoresistiven Tunnelelements TMR ein Spannungsunterschied erzeugt wird. Demzufolge kann ein dem Speicherdatenwert der ausgewählten Speicherzelle entsprechender Strom auf der Bitleitung der ausgewählten Spalte erzeugt werden. Der Datenwert kann aus der ausgewählten Speicherzelle gelesen werden, indem ein durch die Bitleitung der ausgewählten Spalte fließender Strom erfasst wird.
Wie oben dargestellt, kann den Schreibwortleitungen der benachbarten Zeilen nach dem Aufbau der ersten Ausführungsform ein Magnetfeldverringerungsstrom zum Verringerung eines von einem vorbestimmten Datenschreibstrom erzeugten Leckmagnetfelds zugeführt werden. Darüber hinaus liefert jede der Schreibtreiberschaltungen zum Steuern der zwei Arten der Stromzufuhr einen Magnetfeldverringerungsstrom unter Verwendung zumindest eines der Treibertransistoren, die eingeschaltet werden, um einen Datenschreibstrom zu liefern. Das ermöglicht eine Verringerung der Layoutfläche der Treibertransistorengruppe, die zum Zuführen eines Datenschreibstroms und eines Magnetfeldverringerungsstroms verwendet werden. Wie oben beschrieben ist für jede Schreibwortleitung WWL eine Schreibtreiberschaltung WWD bereitgestellt. Daher ist eine solche Verringerung der Layoutfläche im höchsten Maße wirksam für eine Verringerung einer Gesamtfläche der MRAM-Vorrichtung.
In dem unter der ersten Ausführungsform beschriebenen Aufbau wird den der ausgewählten Zeile benachbarten Zeilen ein Magnetfeldverringerungsstrom mit einer dem Datenschreibstrom entgegengesetzten Richtung zugeführt. In diesem Aufbau hat eine Speicherzellenzeile, die an dem Rand des Speicherfelds 10 angeordnet ist (im Folgenden gelegentlich als "äußere Speicherzellenzeile" bezeichnet) nur eine benachbarte Zeile. Daher unterscheidet sich ein Magnetfeld, das im Schreibbetrieb an der äußeren Speicherzellenzeile anliegt, von dem, das an anderen Speicherzellenzeilen anliegt. Daraus kann sich ein ungleichförmiger Schreibbetrieb in dem Speicherfeld 10 ergeben, wodurch ein Schreibbetriebsspielraum verringert wird.
In einer Abwandlung der ersten Ausführungsform wird ein Aufbau beschrieben, der es ermöglicht, an die äußere Speicherzellenzeile in derselben Weise wie an die anderen Speicherzellenzeilen ein Verringerungsmagnetfeld anzulegen.
3 ist ein Schaltbild, das den Vorgang des Zuführens eines Datenschreibstroms nach der Abwandlung der ersten Ausführungsform veranschaulicht. Um den Aufbau des Randbereichs des Speicherfeldes 10 zu veranschaulichen zeigt 3 als Beispiel den Aufbau eines Bereichs, der der ersten Hauptwortleitung MWL1 in dem Speicherblock MB1 entspricht.
In diesem Bereich sind die Lesewortleitungen RWL10 bis RWL13 und die Schreibwortleitung WWL10 bis WWL13 entsprechend den Speicherzellenzeilen bereitgestellt, und Schreibtreiberschaltungen WWD10 bis WWD13 sind entsprechend den Schreibwortleitungen WWL10 bis WWL13 bereitgestellt.
Da Aufbau und Betrieb der Schreibtreiberschaltungen WWD10 bis WWD13 denen der in 2 dargestellten Schreibtreiberschaltungen WWDj0 bis WWDj3 entsprechen, wird ihre detaillierte Beschreibung nicht wiederholt.
In der Abwandlung der ersten Ausführungsform ist außerhalb der äußeren Speicherzellenzeile, die der Schreibwortleitung WWL12 entspricht, zusätzlich eine Dummyspeicherzellenzeile bereitgestellt.
Eine Dummyschreibwortleitung DWWL und eine Dummylesewortleitung DRWL sind entsprechend dieser Dummyspeicherzellenzeile bereitgestellt. Darüber hinaus ist eine Dummyschreibtreiberschaltung WWDd entsprechend der Dummyschreibwortleitung DWWL bereitgestellt.
Die Dummyschreibtreiberschaltung WWDd enthält Treibertransistoren 102d und 103d. Der Treibertransistor 102d ist zwischen die Versorgungsspannung Vcc und ein Ende der Dummyschreibwortleitung DWWL geschaltet. Der Treibertransistor 103d ist zwischen ein Ende der Dummyschreibwortleitung DWWL und die Massespannung Vss geschaltet. Der Treibertransistor 102d hat dieselbe Stromsteuerfähigkeit wie der Treibertransistor 102 in jeder Schreibtreiberschaltung WWD.
Die Treibertransistoren 102d und 103d werden entsprechend einer Ausgabe eines Logikgatters 109 in komplementärer Weise ein- und ausgeschaltet. Das Logikgatter 109 gibt das Ergebnis einer NAND-Verknüpfung zwischen den Pegeln der Hauptwortleitung MWL1, die an dem Rand des Speicherfelds 10 angeordnet ist (d.h. der äußeren Hauptwortleitung MWL1), und des Unterdecodiersignals SD2 aus. Dementsprechend wird der Treibertransistor 102d eingeschaltet, wenn die Hauptwortleitung MWL1 aktiviert ist und die äußere Speicherzellenzeile, die der Schreibwortleitung WWL12 entspricht, ausgewählt ist. Ansonsten ist der Treibertransistor 102d ausgeschaltet.
Demzufolge wird der Dummyschreibwortleitung DWWL ein Magnetfeldverringerungsstrom –ΔIww zugeführt, wenn die äußere Speicherzellenzeile ausgewählt ist und ein Datenschreibstrom Iww der Schreibwortleitung WWL12 zugeführt wird. Auf diese Weise kann an die äußere Speicherzellenzeile in derselben Weise ein Verringerungsmagnetfeld angelegt werden wie an die anderen Speicherzellenzeilen.
Anders ausgedrückt hat die äußere Speicherzellenzeile des Speicherfelds 10 dieselben Schreibeigenschaften und dieselbe Widerstandsfähigkeit gegen irrtümliches Schreiben wie die anderen Speicherzellenzeilen. Das ermöglicht es, in dem Speicherfeld 10 gleichmäßige Schreibeigenschaften zu verwirklichen.
Es sei angemerkt, dass die Schreibwortleitung DWWL nur bereitgestellt sein muss, um einen Magnetfeldverringerungsstrom ΔIww zuzuführen. Anders ausgedrückt müssen die Dummyspeicherzellen und die Dummylesewortleitung DRWL nicht notwendigerweise bereitgestellt sein. Wenn sich jedoch das Entwurfsmuster am Rand des Speicherfelds plötzlich ändert, wird an der Grenze zwischen der Dummyspeicherzellenzeile und den anderen Speicherzellenzeilen höchstwahrscheinlich ein Unterschied in Form und Abmaßen erzeugt. Daher ist es wünschenswert, Dummyspeicherzellen und die Dummylesewortleitung DRWL bereitzustellen, so dass die Dummyspeicherzellenzeile dasselbe Entwurfsmuster aufweist wie die anderen Speicherzellenzeilen in dem Speicherfeld 10.
In dem Aufbau nach der ersten Ausführungsform wird ein Datenschreibstrom Iww zugeführt, in dem die Unterdecodiersignalleitung SD0 bis SD3 auf H-Pegel gelegt wird. Darüber hinaus wird ein Magnetfeldverringerungsstrom ΔIww durch die Versorgungsspannung Vcc getrieben.
In einer zweiten Ausführungsform wird eine geeignete Anordnung einer Spannungsquelle und einer Stromquelle zum Zuführen des Datenschreibstroms und des Magnetfeldverringerungsstroms beschrieben.
4 ist ein Blockschaltbild eines ersten Beispiels für einen Schaltungsaufbau zum Zuführen eines Datenschreibstroms und eines Magnetfeldverringerungsstroms nach der zweiten Ausführungsform.
Mit Bezug auf 4 entsprechen in dem ersten Aufbaubeispiel nach der zweiten Ausführungsform der Aufbau des Speicherfelds 10 und Aufbau und Betrieb jeder Schreibtreiberschaltung WWD den bei der ersten Ausführungsform beschriebenen. Daher wird ihre detaillierte Beschreibung nicht wiederholt. 4 zeigt SD-Treiberschaltungen 140 und 140#, Stromquellenschaltungen 111 und 111#, Stromleitungen 113 und 113#, Masseleitungen GL und GL# sowie Masseknoten 114 und 114#. Die SD-Treiberschaltungen 140 und 140# treiben die Unterdecodiersignalleitungen SD0 bis SD3. Die Stromquellenschaltungen 111 und 111# und die Stromleitungen 113 und 113# erzeugen einen Magnetfeldverringerungsstrom ΔIww. Die Masseleitungen GL und GL# und die Masseknoten 114 und 114# verbinden jeweils das eine oder das andere Ende jeder Schreibwortleitung WWL mit der Massespannung Vss. Wie die Unterdecodiersignalleitungen SD0 bis SD3 sind auch die Stromleitungen 113 und 113# sowie die Masseleitungen GL und GL# in der Spaltenrichtung bereitgestellt.
Die SD-Treiberschaltung 140, die Stromquellenschaltung 111, die Stromleitung 113 und der Masseknoten 114 sind entsprechend den Schreibwortleitungen und Schreibtreiberschaltungen der geradzahligen Zeilen (z.B. Schreibwortleitungen WWLj0 und WWLj1 sowie Schreibtreiberschaltungen WWDj0 und WWDj1) bereitgestellt. Die SD-Treiberschaltung 140#, die Stromquellenschaltung 111#, die Stromleitung 113# und der Masseknoten 114# sind entsprechend den Schreibwortleitungen und Schreibtreiberschaltungen der ungradzahligen Zeilen (z.B. Schreibwortleitungen WWLj2 und WWLj3 sowie Schreibtreiberschaltungen WWDj2 und WWDj3) bereitgestellt.
Die Unterdecodiersignalleitungen SD0 und SD1 übertragen einen von der SD-Schaltung 140 getriebenen Datenschreibstrom zu einer Schreibtreiberschaltung einer geradzahligen Zeile. Die Unterdecodiersignalleitungen SD2 und SD3 übertragen einen von der SD-Treiberschaltung 140# getriebenen Datenschreibstrom zu einer Schreibtreiberschaltung einer ungradzahligen Zeile. In ähnlicher Weise überträgt die Stromleitung 113 einen von der Stromquellenschaltung 111 zugeführten Datenschreibstrom zu einer Schreibtreiberschaltung einer geradzahligen Zeile. Die Stromleitung 113# überträgt einen von der Stromquellenschaltung 111# zugeführten Datenschreibstrom zu einer Schreibtreiberschaltung einer ungradzahligen Zeile.
Die Masseleitung GL ist bereitgestellt, um einen Datenschreibstrom und einen Verringerungsstrom, die durch eine Schreibwortleitung einer ungradzahligen Zeile fließen, zu dem Masseknoten 114 zu führen. Die Masseleitung GL# ist bereitgestellt, um einen Datenschreibstrom und einen Verringerungsstrom, die durch eine Schreibwortleitung einer geradzahligen Zeile fließen, zu dem Masseknoten 114# zu führen.
In dem in 4 dargestellten ersten Beispiel sind die SD-Treiberschaltungen 140 und 140#, die Stromquellenschaltungen 111 und 111#, die Stromleitungen 113 und 113# sowie die Masseknoten 114 und 114# auf einer Seite eines Bereichs angeordnet, der in der Spaltenrichtung an das Speicherfeld 10 angrenzt.
Wenn z.B. eine geradzahlige Zeile (Schreibwortleitung WWLj0, WWLj1) ausgewählt ist, fließt ein Datenschreibstrom durch einen Pfad, der durch die SD-Treiberschaltung 140 und die Stromquellenschaltung 111, die Unterdecodiersignalleitungen SD0 und SD1 und die Stromleitung 113, die Schreibtreiberschaltung der ausgewählten Zeile, die Schreibwortleitung der ausgewählten Zeile, die Masseleitung GL und den Masseknoten 114 gebildet wird. Darüber hinaus fließt ein Magnetfeldverringerungsstrom durch einen Pfad, der durch die Stromquellenschaltung 111#, der Stromleitung 113#, den Schreibtreiberschaltungen der benachbarten Zeilen, den Schreibwortleitungen der benachbarten Zeilen, die Masseleitung GL# und den Masseknoten 114 gebildet wird. In diesem Fall ist die Richtung des Datenschreibstroms, der durch die Unterdecodiersignalleitungen SD0 und SD1 und Stromleitung 113 fließt, der des durch die Masseleitung GL# fließenden Magnetfeldverringerungsstroms entgegengesetzt. Darüber hinaus ist die Richtung des durch die Masseleitung GL fließenden Datenschreibstroms der des durch die Stromleitung 113# fließenden Magnetfeldverringerungsstroms entgegengesetzt.
Im Hinblick auf den Datenschreibstrom Iww und die Magnetfeldverringerungsströme ΔIww verringern sich Magnetfelder, die von dem Strompfad außerhalb der Schreibwortleitungen der ausgewählten Zeile und der benachbarten Zeilen erzeugt werden, in dem Speicherfeld 10 gegenseitig.
Wenn eine ungradzahlige Zeile ausgewählt ist, fließt ein Datenschreibstrom über die Unterdecodiersignalleitung SD2 und SD3, die Stromleitung 113# und die Masseleitung GL#, und ein Magnetfeldverringerungsstrom fließt durch die Stromleitung 113 und die Masseleitung GL. Auf diesen Verdrahtungen fließen der Datenschreibstrom Iww und der Magnetfeldverringerungsstrom ΔIww in entgegengesetzte Richtungen. Wie in dem Fall, in dem eine geradzahlige Zeile ausgewählt ist, verringern sich dementsprechend die Magnetfelder, die von dem Strompfad außerhalb der Schreibwortleitungen der ausgewählten Zeile und der benachbarten Zeilen erzeugt werden, in dem Speicherfeld 10 gegenseitig.
Demzufolge können zusätzlich zu den durch die erste Ausführungsform erzielten Wirkungen magnetische Störungen in dem Speicherfeld 10 weiter verringert werden, wodurch ein stabiler Schreibbetrieb verwirklicht werden kann.
5 ist ein Blockschaltbild eines zweiten Beispiels für einen Schaltungsaufbau zum Zuführen eines Datenschreibstroms und eine Magnetfeldverringerungsstroms.
Mit Bezug auf 5 unterscheidet sich das zweite Beispiel nach der zweiten Ausführungsform von dem in 4 dargestellten ersten Beispiel darin, dass die SD-Treiberschaltung 140, die Quellenschaltung 111 und der Masseknoten 114# in einem Bereich bereitgestellt sind, der in der SD-Treiberschaltung 140#, der Stromquellenschaltung 111# und des Masseknotens 114 gegenüberliegt wobei das Speicherfeld 10 dazwischenliegt. Da der Aufbau der zweiten Ausführungsform ansonsten derselbe ist wie in 4 dargestellt, wird seine detaillierte Beschreibung nicht wiederholt.
Auch in dem in 5 dargestellten Aufbau haben ein Datenschreibstrom und ein Magnetfeldverringerungsstrom in den Unterdecodiersignalleitungen SD0 bis SD3, den Stromleitungen 113 und 113# und den Masseleitungen GL und GL# entgegengesetzte Richtungen unabhängig davon, ob eine ungradzahlige Zeile oder eine geradzahlige Zeile ausgewählt ist. Dieser Aufbau ermöglicht eine weitere Verringerung der magnetischen Störungen in dem Speicherfeld 10 durch Magnetfelder, die durch den Datenschreibstrom Iww und den Magnetfeldverringerungsstrom ΔIww von Strompfaden außerhalb der Schreibwortleitungen erzeugt werden. Demzufolge kann ein stabiler Datenschreibbetrieb verwirklicht werden.
In dem in 5 dargestellten zweiten Beispiel sind die SD-Treiberschaltungen 140 und die Stromquellenschaltung 111 in ei nen Bereich bereit gestellt, der dem des Masseknotens 114 gegenüberliegt, wobei das Speicherfeld 10 dazwischenliegt. Darüber hinaus sind die SD-Treiberschaltung 140# und die Stromquellenschaltung 111# in einen Bereich bereit gestellt, der dem des Masseknoten 114# gegenüberliegt, wobei das Speicherfeld 10 dazwischenliegt. Durch diesen Aufbau können der Datenschreibstrom Iww und der Magnetfeldverringerungsstrom ΔIww unabhängig von der ausgewählten Speicherzellenzeile annähernd die gleiche Strompfadlänge haben.
Darüber hinaus sind die Unterdecodiersignalleitungen SD0 bis SD3, die Stromleitungen 113 und 113# sowie die Masseleitung GL und GL# so entworfen, dass sie denselben elektrischen Widerstandswert pro Längeneinheit aufweisen. Dadurch kann sowohl der Datenschreibstrom Iww als auch der Magnetfeldverringerungsstrom ΔIww unabhängig von dem Ergebnis der Zeilenauswahl in einer gleichförmigen Größe zugeführt werden. Das verringert magnetische Störungen, die durch den Datenschreibstrom Iww und den Magnetfeldverringerungsstrom ΔIww von Strompfaden außer den Schreibwortleitungen WWL erzeugt werden und ermöglicht eine weitere Verbesserung der Gleichmäßigkeit der Schreibeigenschaften in dem Speicherfeld 10. Demzufolge kann ein stabilerer Schreibbetrieb verwirklicht werden.
6 ist ein Blockschaltbild eines dritten Beispiels für einen Schaltungsaufbau zum Zuführen eines Datenschreibstroms und eine Magnetfeldverringerungsstroms nach der zweiten Ausführungsform.
Wie in 6 dargestellt, unterscheidet sich das dritte Beispiel nach der zweiten Ausführungsform von dem in 5 dargestellten zweiten Beispiel darin, dass SD-Treiberschaltungen 140, die geradzahligen Zeilen entsprechen, jeweils an beiden Enden der Unterdecodiersignalleitungen SD0 und SD1 bereit gestellt sind. In ähnlicher Weise sind Stromquellenschaltungen 111 an beiden Enden der Stromleitung 113 bereitgestellt. Anders ausgedrückt sind die SD-Treiberschaltungen 140 und die Stromquellenschaltungen 111 in Bereichen bereit gestellt, die in der Spaltenrichtung des Speicherfelds 10 aneinander angrenzend angeordnet sind. Masseknoten 114 sind an beiden Enden der Masseleitung GL bereitgestellt.
In ähnlicher Weise sind SD-Treiberschaltungen 140# die ungradzahligen Zeilen entsprechen, jeweils an beiden Enden der Unterdecodiersignalleitungen SD2 und SD3 bereit gestellt, und Stromquellenschaltungen 111#, die ungradzahligen Zeilen entsprechen, sind an beiden Enden der Stromleitung 113# bereitgestellt. Masseknoten 114# sind an beiden Enden der Masseleitung GL bereitgestellt. Da der Aufbau des dritten Beispiels ansonsten derselbe ist wie der in 5 dargestellte, wird seine detaillierte Beschreibung nicht wiederholt.
Wie in dem in 5 dargestellten zweiten Beispiel verringert das in 6 dargestellte dritte Beispiel magnetische Störungen, die von den Unterdecodiersignalleitungen SD0 bis SD3, den Stromleitungen 113 und 113# sowie den Masseleitungen GL und GL# auf das Speicherfeld 10 einwirken. Weiterhin ermöglicht das in 6 dargestellte dritte Beispiel, das jeder Datenschreibstrom Iww und Magnetfeldverringerungsstrom ΔIww unabhängig von dem Auswahlergebnis der Speicherzellenzeile eine gleichmäßige Stärke aufweisen.
Da ein Strom jeder Signalleitung oder jeder Stromleitung von beiden Seiten her zugeführt wird, können im Vergleich zu dem in 5 dargestellten zweiten Beispiel die effektiven Strompfadlängen des Datenschreibstroms Iww und des Magnetfeldverringerungsstroms ΔIww verringert werden. Das ermöglicht eine weitere Verringerung des elektrischen Widerstandswerts der Strompfade und somit eine weitere Verringerung des Stromverbrauchs.
In der ersten und zweiten Ausführungsform treiben die SD-Treiberschaltungen 140 und 140# zum Treiben der Unterdecodiersignalleitung SD0 bis SD3 einen Datenschreibstrom Iww. Für den Datenschreibstrom Iww kann jedoch eine spezielle Stromquellenschaltung bereitgestellt sein, und jede Schreibtreiberschaltung kann lediglich eine Decodierfunktion aufweisen.
7 ist ein Blockschaltbild eines ersten Beispiels für einen Schaltungsaufbau zum Zuführen eines Datenschreibstroms und eines Magnetfeldverringerungsstroms nach einer Abwandlung der zweiten Ausführungsform.
Wie in 7 dargestellt, unterscheidet sich das erste Beispiel nach der Abwandlung der zweiten Ausführungsform von dem in 4 dargestellten Beispiel darin, dass jede Schreibtreiberschaltung WWD durch Schreibtreiberschaltungen 131 und 132 ersetzt ist und dass die SD-Treiberschaltungen 140 und 140# durch Stromquellenschaltungen 110 und 111# zum Erzeugen eines Datenschreibstroms Iww ersetzt sind. In dem in 7 dargestellten Aufbau wird ein Datenschreibstrom Iww über Stromleitungen 112 und 112# zugeführt, die zusätzlich in der Spaltenrichtung bereit gestellt sind. Auch wenn die Unterdecodiersignalleitungen SD0 bis SD3 in 7 nicht dargestellt sind, sind diese Signalleitungen als Spannungsleitungen lediglich bereitgestellt, um die Unterdecodiersignale SD0 bis SD3 zu den Schreibtreiberschaltungen 131 und 132 zu übertragen.
8 ist ein Schaltbild des Aufbaus der in 7 dargestellten Schreibtreiberschaltungen 131 und 132.
Wie in 8 dargestellt, enthält die Schreibtreiberschaltung 131 Treibertransistoren PT1 und NT1. Der Treibertransistor PT1 ist zwischen die Stromleitung 112 (bzw. 112#) und eine entsprechende Schreibwortleitung WWL geschaltet. Der Treibertransistor NT1 ist zwischen eine entsprechende Schreibwortleitung WWL und die Massespannung Vss geschaltet. Die Schreibtreiberschaltung 132 enthält einen Treibertransistor PT2, der zwischen die Stromleitung 113 (bzw. 113#) und eine entsprechende Schreibwortleitung WWL geschaltet ist. Als Treibertransistoren PT1 und PT2 werden p-Kanal-MOS-Transistoren verwendet und als Treibertransistor NT1 ein n-Kanal-MOS-Transistor.
Das Gate des Treibertransistors PT1 ist mit einem Knoten N1 verbunden, und das Gate des Treibertransistors PT2 mit einem Knoten N2. Ein Logikgatter 134 gibt das Ergebnis einer AND-Verknüpfung zwischen den Knoten N1 und N3 an das Gate des Treibertransistors NT1 aus.
Eine Auswahlschaltung 26 legt den Knoten auf L-Pegel, wenn eine entsprechende Zeile ausgewählt ist. Ansonsten legt die Auswahlschaltung 26 den Knoten N1 auf H-Pegel. Die Auswahlschaltung 26 legt den Knoten N2 auf L-Pegel, wenn entweder eine entsprechende Zeile oder eine benachbarte Zeile ausgewählt ist. Ansonsten legt die Auswahlschaltung 26 den Knoten N2 auf H-Pegel. Die Auswahlschaltung 26 entspricht einem Teil der Funktion der Zeilenauswahlschaltung 20.
Wenn eine entsprechende Zeile ausgewählt ist, wird dementsprechend der Schreibwortleitung WWL über die Treibertransistoren PT1 und PT2 ein Datenschreibstrom Iww zugeführt. Wenn eine benachbarte Zeile ausgewählt ist, wird lediglich über den Treibertransistor PT2 ein Magnetfeldverringerungsstrom zugeführt. wenn beide Treibertransistoren PT1 und PT2 ausgeschaltet sind, wird der Treibertransistor NT1 eingeschaltet hält eine entsprechende Schreibwortleitung WWL auf Massespannung Vss.
Mit Bezug zurück auf 7 ist der Betrag des Stromes, der von den Stromquellenschaltungen 110 und 111 erzeugt wird, jeweils derselbe wie der der in 2 dargestellten Treibertransistoren 101 (101#) und 102 (102#).
Alternativ dazu kann der Knoten N2 lediglich dann auf L-Pegel gelegt werden, wenn eine benachbarte Zeile ausgewählt ist. In diesem Fall kann ein Datenschreibstrom über den Treibertransistor PT1 zugeführt werden und ein Magnetfeldverringerungsstrom über den Treibertransistor PT2. In diesem Fall müssen die in 7 dargestellten Stromquellenschaltungen 110 und 111 lediglich so entworfen werden, dass sie einen Strom liefern, der im Betrag dem Datenschreibstrom Iww bzw. dem Magnetfeldverringerungsstrom entspricht So kann durch Abwandlung des Aufbaus der Schreibtreiberschaltungen ein gemeinsam verwendeter Aufbau verwendet werden. Anders ausgedrückt kann ein Datenschreibstrom Iww durch die Stromquellenschaltungen 110 und 110# zugeführt werden. In dem in 5 dargestellten Fall ermöglicht dieser Aufbau eine weitere Verringerung der magnetischen Störungen in dem Speicherfeld 10, die durch Magnetfelder bewirkt werden, die durch den Datenschreibstrom Iww und den Magnetfeldverringerungsstrom ΔIww außer den Schreibwortleitungen erzeugt werden. Demzufolge kann ein stabiler Schreibbetrieb verwirklicht werden.
9 ist ein Blockschaltbild eines zweiten Beispiels für einen Schaltungsaufbau zum Zuführen eines Datenschreibstroms und eines Magnetfeldverringerungsstroms nach der Abwandlung der zweiten Ausführungsform.
Wie in 9 dargestellt, unterscheidet sich das zweite Beispiel nach der Abwandlung der zweiten Ausführungsform von dem in 5 dargestellten Aufbau darin, dass jede der Schreibtreiberschaltungen WWDj0 bis WWDj3 durch Schreibtreiberschaltungen 131 und 132 ersetzt ist, das die SD-Treiberschaltungen 140 und 140# durch Stromquellenschaltungen 110 und 110# ersetzt sind, und dass ein Datenschreibstrom durch die zusätzlichen Stromleitungen 112 und 112# zugeführt wird. Da der in 9 dargestellte Aufbau ansonsten derselbe ist wie der in 5 dargestellte, wird seine detaillierte Beschreibung nicht wiederholt.
In diesem Beispiel wird durch Abwandlung des Aufbaus der Schreibtreiberschaltung ein gemeinsam verwendeter Aufbau verwendet. Durch die Stromquellenschaltung 110 und 110# wird ein Datenschreibstrom Iww zugeführt. Wie in dem in 5 dargestellten Beispiel ermöglicht es dieser Aufbau, dass der Datenschreibstrom Iww und der Magnetfeldverringerungsstrom ΔIww unabhängig von der Lage der ausgewählten Speicherzellenzeile annähernd die selbe Strompfadlänge aufweisen.
Darüber hinaus sind die Stromleitungen 112 und 112#, die Stromleitungen 113 und 113# sowie die Masseleitung GL und GL# so entworfen, dass sie denselben elektrischen Widerstandswert pro Längeneinheit aufweisen. Dadurch können der Datenschreibstrom Iww und der Magnetfeldverringerungsstrom ΔIww unabhängig von dem Auswahlergebnis der Speicherzellenzeile in einer gleichförmigen Stärke zugeführt werden.
Dadurch werden magnetische Störungen verringert, die durch den Datenschreibstrom Iww und den Magnetfeldverringerungsstrom ΔIww von Strompfaden außer den Schreibwortleitungen erzeugt werden, und somit wird eine weitere Verbesserung der Gleichförmigkeit der Schreibeigenschaften in dem Speicherfeld 10 ermöglicht.
10 ist ein Blockschaltbild eines dritten Beispiels für einen Schaltungsaufbau zum Zuführen eines Datenschreibstroms und eines Magnetfeldverringerungsstroms nach der Abwandlung der zweiten Ausführungsform.
Wie in 10 dargestellt unterscheidet sich das dritte Beispiel nach der Abwandlung der zweiten Ausführungsform von dem in 6 gezeigten Aufbau darin, dass jede der Schreibtreiber- schaltungen WWDj0 bis WWDj3 durch Schreibtreiberschaltungen 131 und 132 ersetzt ist, dass die SD-Treiberschaltungen 140 und 140# durch Stromquellenschaltungen 110 und 110# ersetzt sind und dass ein Datenschreibstrom durch zusätzliche Stromleitungen 112 und 112# zugeführt wird. da diese Unterschiede denen zwischen den in 4 und 7 dargestellten Aufbauten entsprechen, wird ihre detaillierte Beschreibung nicht wiederholt. Da der in 10 dargestellte Aufbau ansonsten derselbe ist wie der in 6 dargestellte, wird seine detaillierte Beschreibung nicht wiederholt.
In diesem Beispiel wird durch Abwandlung des Aufbaus der Schreibtreiberschaltung ein gemeinsam verwendeter Aufbau verwendet. Durch die Stromquellenschaltung 110 und 110# wird ein Datenschreibstrom Iww zugeführt. Auch mit diesem Aufbau können dieselben Wirkungen erzielt mit dem in 6 dargestellten Aufbau. Insbesondere können zusätzlich zu den von dem in 9 dargestellten Aufbau erzielten Effekten die effektive Strompfadlängen des Datenschreibstroms Iww und des Magnetfeldverringerungsstroms ΔIww verringert werden, wodurch eine weitere Verringerung des Stromverbrauchs wird.
In einer dritten Ausführungsform ist das Speicherfeld 10 oder jeder Speicherblock MB nach der zweiten Ausführungsform und ihren Abwandlungen in eine Mehrzahl von Bänken aufgeteilt.
11 ist ein Blockschaltbild eines ersten Beispiels für einen Schaltungsaufbau zum Zuführen eines Datenschreibstroms und eines Magnetfeldverringerungsstroms nach der dritten Ausführungsform.
Wie in 11 dargestellt ist das Speicherfeld 10 in eine Mehrzahl von Bänke BK1, BK2 usw. in der Zeilenrichtung aufgeteilt. Im folgenden werden die Bänke BK1, BK2 usw. gelegentlich als "Bänke BK" bezeichnet.
Jede Bank BK hat denselben Aufbau wie ein Speicherblock MB in der ersten und zweiten Ausführungsform. Alternativ kann jeder aus der Mehrzahl von Speicherblöcken MB in dem Speicherfeld 10 in eine Mehrzahl von Bänke BK aufgeteilt sein. Daten können gleichzeitig in eine Mehrzahl von Bänke geschrieben werden, die aneinander in der Spaltenrichtung angrenzen. Der Schreibbetrieb kann z.B. durch Auswahl einer einzelnen Speicherzellenzeile in jeder Bank BK durchgeführt werden.
In der dritten Ausführungsform werden die SD-Treiberschaltung 140 und 140#, die Unterdecodiersignalleitung SD0 bis SD3, die Stromquellenschaltungen 111 und 111#, die Stromleitungen 113 und 113#, die Masseleitungen GL und GL# sowie die Masseknoten 114 und 114# von einer Mehrzahl von Bänken gemeinsam genutzt, die in der Spaltenrichtung aneinander angrenzend angeordnet sind. Im folgenden werden diese Schaltungen und Verdrahtungen zum Zuführen eines Datenschreibstroms und eines Magnetfeldverringerungsstroms zu dem Speicherfeld 10 gelegentlich kollektiv als "Schreibstromzufuhrschaltung" bezeichnet. Da die Anordnung der Schreibstromzufuhrschaltung in 11 dieselbe ist wie in 4, wird ihre detaillierte Beschreibung nicht wiederholt.
Die Unterdecodiersignalleitung SD0 bis SD3, die Stromleitungen 113 und 113# und die Masseleitungen GL und GL# sind so angeordnet, dass sie von einer Mehrzahl von Bänken entlang der Spaltenrichtung gemeinsam genutzt werden. Die SD-Treiberschaltungen 140 und 140#, die Stromquellenschaltungen 111 und 111# sowie die Masseknoten 114 und 114# sind in einem der zwei Bereiche bereitgestellt, die in der Spaltenrichtung an das Speicherfeld 10 angrenzend angeordnet sind. Nach der dritten Ausführungsform wird unter Verwendung einer gemeinsamen Schreibstromzufuhrschaltung ein Datenschreibstrom einer aus der Mehrzahl von Schreibwortleitungen WWL zugeführt und ein Magnetfeldverringerungsstrom den benachbarten Zeilen. Demzufolge können ein Da tenschreibstrom und ein Magnetfeldverringerungsstrom effizient einer Mehrzahl von Bänken zugeführt werden, während dieselben Wirkungen erzielt werden wie mit dem in 4 dargestellten Aufbau.
12 ist ein Blockschaltbild eines zweiten Beispiels für einen Schaltungsaufbau zum Zuführen eines Datenschreibstroms und eines Magnetfeldverringerungsstroms nach der dritten Ausführungsform.
Wie in 12 dargestellt, unterscheidet sich das zweite Beispiel nach der dritten Ausführungsform von dem in 11 dargestellten ersten Beispiel in der Anordnung der Schreibzuführschaltung. Insbesondere ist die Schreibstromzuführschaltung in derselben Weise wie in 5 bereitgestellt und wird von einer Mehrzahl von Bänken, die in der Spaltenrichtung aneinander angrenzend angeordnet sind, gemeinsam genutzt. Da der Aufbau des zweiten Beispiels ansonsten derselbe ist wie der in 11 dargestellte Aufbau, wird seine detaillierte Beschreibung nicht wiederholt.
In dem in 12 dargestellten Aufbau können daher ein Datenschreibstrom und ein Magnetfeldverringerungsstrom effizient einer Mehrzahl von Bänken zugeführt werden, während dieselben Wirkungen erzielt werden wie mit dem in 5 dargestellten Aufbau.
13 ist ein Blockschaltbild eines dritten Beispiels für einen Schaltungsaufbau zum Zuführen eines Datenschreibstroms und eines Magnetfeldverringerungsstroms nach der dritten Ausführungsform.
Wie in 13 dargestellt, unterscheidet sich das dritte Beispiel nach der dritten Ausführungsform von dem in 11 dargestellten ersten Beispiel in der Anordnung der Schreibstromzu führschaltung. Insbesondere ist die Schreibstromzuführschaltung in derselben Weise bereitgestellt wie in 6 und wird von einer Mehrzahl von Bänken, die in der Spaltenrichtung aneinander angrenzend angeordnet sind, gemeinsam genutzt. Da der Aufbau des dritten Beispiels ansonsten derselbe ist wie der in 11 dargestellte Aufbau, wird seine detaillierte Beschreibung nicht wiederholt.
In dem in 13 dargestellten Aufbau können daher ein Datenschreibstrom und ein Magnetfeldverringerungsstrom effizient einer Mehrzahl von Bänken zugeführt werden, während dieselben Wirkungen erzielt werden wie mit dem in 6 dargestellten Aufbau.
14 ist ein Blockschaltbild eines vierten Beispiels für einen Schaltungsaufbau zum Zuführen eines Datenschreibmagnetfeldverringerungsstroms nach der dritten Ausführungsform.
Wie in 14 dargestellt, unterscheidet sich das vierte Beispiel der dritten Ausführungsform von dem in 11 dargestellten ersten Beispiel darin, dass jede Schreibtreiberschaltung WWDj0 bis WWDj3 durch Schreibtreiberschaltungen 131 und 132 ersetzt ist, dass die SD-Treiberschaltungen 140 und 140# durch Stromquellenschaltungen 110 und 110# ersetzt sind und dass ein Datenschreibstrom durch zusätzliche Stromleitungen 112 und 112# zugeführt wird. Da diese Unterscheide dieselben sind wie die zwischen den in 4 und 7 dargestellten Aufbauten, wird ihre detaillierte Beschreibung nicht wiederholt.
In dem in 14 dargestellten Aufbau enthält die Schreibstromzuführschaltung die Stromquellenschaltungen 110 und 110#, die Stromquellenschaltungen 111 und 111#, die Stromleitungen 112 und 112# die Stromleitungen 113 und 113# sowie die Masseleitungen GL und GL#. Die Schreibstromzuführschaltung ist in derselben Weise bereitgestellt wie in 7, und sie wird von einer Mehrzahl von Bänken, die in der Spaltenrichtung angrenzend aneinander angeordnet sind, gemeinsam genutzt. Da der in 14 dargestellte Aufbau ansonsten derselbe ist wie der in 11 dargestellte Aufbau, wird seine detaillierte Beschreibung nicht wiederholt.
In dem in 14 dargestellten Aufbau können daher ein Datenschreibstrom und ein Magnetfeldverringerungsstrom effizient einer Mehrzahl von Bänken zugeführt werden, während dieselben Wirkungen erzielt werden wie mit dem in 7 dargestellten Aufbau .
15 ist ein Blockschaltbild eines fünften Beispiels für einen Schaltungsaufbau zum Zuführen eines Datenschreibstroms und eines Magnetfeldverringerungsstroms nach der dritten Ausführungsform.
Wie in 15 dargestellt, unterscheidet sich das fünfte Beispiel der dritten Ausführungsform von dem in 14 dargestellten vierten Beispiel in der Anordnung der Schreibstromzuführschaltung. Die Schreibstromzuführschaltung ist in derselben Weise bereitgestellt wie in 9 und wird von einer Mehrzahl von Bänken, die in der Spaltenrichtung angrenzend aneinander angeordnet sind, gemeinsam genutzt. Da der Aufbau des fünften Beispiels ansonsten derselbe ist wie der in 14 dargestellte Aufbau, wird seine detaillierte Beschreibung nicht wiederholt.
In dem in 15 dargestellten Aufbau können daher ein Datenschreibstrom und ein Magnetfeldverringerungsstrom effizient einer Mehrzahl von Bänken zugeführt werden, während dieselben Wirkungen erzielt werden wie mit dem in 9 dargestellten Aufbau.
16 ist ein Blockschaltbild eines sechsten Beispiels für einen Schaltungsaufbau zum Zuführen eines Datenschreibstroms und eines Magnetfeldverringerungsstroms nach der dritten Ausführungsform.
Wie in 16 dargestellt, unterscheidet sich das sechste Beispiel der dritten Ausführungsform von dem in 14 dargestellten vierten Beispiel in der Anordnung der Schreibstromzuführschaltung. Die Schreibstromzuführschaltung ist in derselben Weise bereitgestellt wie in 10 und wird von einer Mehrzahl von Bänken, die in der Spaltenrichtung angrenzend aneinander angeordnet sind, gemeinsam genutzt. Da der Aufbau des sechsten Beispiels ansonsten derselbe ist wie der in 14 dargestellte Aufbau, wird seine detaillierte Beschreibung nicht wiederholt.
In dem in 16 dargestellten Aufbau können daher ein Datenschreibstrom und ein Magnetfeldverringerungsstrom effizient einer Mehrzahl von Bänken zugeführt werden, während dieselben Wirkungen erzielt werden wie mit dem in 10 dargestellten Aufbau.
Wie oben beschrieben wird nach der dritten Ausführungsform die Schaltung zum Zuführen eines Datenschreibstroms von einer Mehrzahl von Bänken, in die Daten simultan geschrieben werden können, gemeinsam genutzt. Darüber hinaus verringert die dritte Ausführungsform die an dem Speicherfeld 10 anliegenden magnetischen Störungen und ermöglicht es, dass sowohl der Datenschreibstrom als auch der Magnetfeldverringerungsstrom in einer gleichförmigen Stärke zugeführt werden können. Demzufolge kann ein stabiler Schreibbetrieb verwirklicht werden.
In einer vierten Ausführungsform wird ein Aufbau der Schreibtreiberschaltung, der effizient auf einer kleinen Fläche bereitgestellt werden kann, beschrieben. 17 zeigt ein Bei spiel für den Aufbau einer Schreibtreiberschaltung nach der vierten Ausführungsform. In der vierten Ausführungsform wird die Zeilenauswahl in einer hierarchischen Weise durch eine Hauptwortleitung MWL und eine Schreibwortleitung WWL durchgeführt wie bei der ersten Ausführungsform.
Wie in 17 dargestellt ist das eine Ende jeder Schreibwortleitung WWL unabhängig von dem Ergebnis der Zeilenauswahl mit der Versorgungsspannung Vcc verbunden. Das andere Ende jeder Schreibwortleitung WWL ist über Treibertransistoren DTN1 und DTN2 mit der Massespannung Vss verbunden. Als Treibertransistoren DTN1 und DTN2 werden n-Kanal-MOS-Transistoren verwendet. Wie die Schreibtreiberschaltungen WWD nach der ersten Ausführungsform und dergleichen sind die Transistoren DTN1 und DTN2 zeilenweise abwechselnd angeordnet.
Insbesondere sind die Treibertransistoren DTN1 und DTN2 in geradzahligen Zeilen (Schreibwortleitungen WWLj0 und WWLj1) zwischen einem Ende der Schreibwortleitung (dem näher an der Zeilenauswahlschaltung 20 gelegenen Ende) und der Massespannung Vss bereitgestellt. Das andere Ende der Schreibwortleitung WWL (das weiter von der Zeilenauswahlschaltung 20 entfernt liegende Ende) ist mit der Versorgungsspannung Vcc verbunden. In ungradzahligen Zeilen dagegen (Schreibwortleitungen WWLj2 und WWLj3) ist ein Ende der Schreibwortleitung WWL (das näher an der Zeilenauswahlschaltung 20 liegende Ende) mit der Versorgungsspannung Vcc verbunden. Die Treibertransistoren DTN1 und DTN2 sind zwischen dem anderen Ende der Schreibwortleitung WWL (dem weiter von der Zeilenauswahlschaltung 20 entfernt liegenden Ende) und der Massespannung Vss bereitgestellt. Die Treibertransistoren DTN1 und DTN2 sind so entworfen, dass sie Stromsteuerfähigkeiten aufweisen, die jeweils einem Datenschreibstrom Iww und einem Magnetfeldverringerungsstrom ΔIww entsprechen.
Die Gates der Treibertransistoren DTN1 und DTN2 sind jeweils mit dem entsprechenden Knoten N1 bzw. N2 verbunden. Die Spannungen an den Knoten N1 und N2 werden von einer entsprechenden Auswahlschaltung 250 gesteuert. 17 zeigt als Beispiel den Aufbau der Auswahlschaltung, die jeweils den Schreibwortleitungen WWLj0 und WWLj1 der geradzahligen Zeilen entspricht.
Die Auswahlschaltung 250 enthält Logikgatter 251a und 251b und Logikschaltungen 252a und 252b. Das Logikgatter 251a gibt das Ergebnis einer AND-Verknüpfung zwischen dem Spannungspegel an der Hauptwortleitung MWLj und dem Unterdecodiersignal SD0 an den Knoten N1 aus. Die Logikschaltung 252a enthält zwei AND-Gatter und ein OR-Gatter. Eines der beiden AND-Gatter gibt das Ergebnis einer AND-Verknüpfung zwischen dem Spannungspegel der Hauptwortleitung MWLj und dem Unterdecodiersignal SD2 aus. Das andere AND-Gatter gibt das Ergebnis einer AND-Verknüpfung zwischen dem Spannungspegel der Hauptwortleitung MWLj und dem Unterdecodiersignal SD3 aus. Das OR-Gatter gibt das Ergebnis einer OR-Verknüpfung zwischen den Ausgaben der zwei AND-Gatter an den Knoten N2 aus. In ähnlicher Weise gibt das Logikgatter 251b das Ergebnis einer AND-Verknüpfung zwischen dem Spannungspegel der Hauptwortleitung MWLj und dem Unterdecodiersignal SD1 an den Knoten N1 aus. Die Logikschaltung 252b enthält zwei AND-Gatter und ein OR-Gatter. Eines der beiden AND-Gatter gibt das Ergebnis einer AND-Verknüpfung zwischen dem Spannungspegel der Hauptwortleitung MWLj+1 und dem Unterdecodiersignal SD2 aus. Das andere AND-Gatter gibt das Ergebnis einer AND-Verknüpfung zwischen dem Spannungspegel der Hauptwortleitung MWLj und dem Unterdecodiersignal SD3 aus. Das OR-Gatter gibt das Ergebnis einer OR-Verknüpfung zwischen den Ausgaben der zwei AND-Gatter an den Knoten N2 aus.
Dementsprechend wird der Knoten N1 auf H-Pegel gelegt, wenn eine entsprechende Zeile ausgewählt ist. Ansonsten wird der Knoten N1 auf L-Pegel gelegt. Der Knoten N2 wird auf H-Pegel ge legt, wenn eine benachbarte Zeile ausgewählt ist. Ansonsten wird der Knoten N2 auf L-Pegel gelegt.
In der ausgewählten Zeile wird der Treibertransistor DTN1 eingeschaltet, und über den Treibertransistor DTN1 wird der Schreibwortleitung WWL der ausgewählten Zeile ein Datenschreibstrom Iww in der Richtung von der Versorgungsspannung Vcc zu der Massespannung Vss zugeführt. Außerdem wird in den benachbarten Zeilen der Treibertransistor DTN2 eingeschaltet, und den Schreibwortleitungen WWL der benachbarten Zeilen wird über den Treibertransistor DTN2 ein Magnetfeldverringerungsstrom ΔIww in der entgegengesetzten Richtung zugeführt wie der Schreibwortleitung WWL der ausgewählten Zeile.
Beide Knoten N1 und N2 werden auf L-Pegel gelegt, wenn eine entsprechende Zeile weder eine ausgewählte Zeile noch eine benachbarte Zeile ist. Daher werden beide Treibertransistoren DTN1 und DTN2 ausgeschaltet, wodurch die Schreibwortleitung WWL auf der Versorgungsspannung Vcc gehalten wird.
Somit wird in derselben Weise wie bei der ersten Ausführungsform ein Verringerungsmagnetfeld erzeugt. Dieser Aufbau ermöglicht eine Verringerung der magnetischen Störungen in den nicht ausgewählten Zellen, die durch einen durch die Schreibwortleitung der ausgewählten Zeile fließenden Datenschreibstrom bewirkt wird.
Darüber hinaus ist jeder Treibertransistor aus einem n-Kanal-MOS-Transistor gebildet, der eine größere Stromsteuerfähigkeit pro Größeneinheit aufweist als ein p-Kanal-MOS-Transistor. Das ermöglicht eine Verringerung der Fläche der Schreibtreiberschaltung.
18 zeigt ein weiteres Beispiel für den Aufbau der Schreibtreiberschaltung nach der vierten Ausführungsform. Die in
18 dargestellte Schreibtreiberschaltung unterscheidet sich von der in 17 dargestellten darin, dass die Summe der Ströme, die durch die Treibertransistoren DTN1 und DTN2 fließen, als Datenschreibstrom Iww zugeführt wird.
Genauer gesagt ist in dem in 18 dargestellten Beispiel jede der in 17 dargestellten Auswahlschaltungen 250 durch eine Auswahlschaltung 250# ersetzt. Zusätzlich zu den Elementen der Auswahlschaltung 250 enthält die Auswahlschaltung 250# in jeder Speicherzellenzeile ein Logikgatter. Jedes Logikgatter gibt das Ergebnis einer OR-Verknüpfung zwischen den Ausgaben eines entsprechenden Logikgatters (z.B. 251a, 251b) und einer entsprechenden Logikschaltung (252a, 252b) an den Knoten N2 aus. 18 zeigt als Beispiel die Logikgatter 253a und 253b, die den Schreibwortleitungen WWLj0 und WWLj1 entsprechen.
Dementsprechend wird der Knoten N1 auf H-Pegel gelegt, wenn eine entsprechende Zeile ausgewählt ist. Der Knoten N2 dagegen wird auf H-Pegel gelegt, wenn eine entsprechende Zeile entweder eine ausgewählte Zeile oder eine benachbarte Zeile ist.
Dementsprechend werden beide Treibertransistoren DTN1 und DTN2 eingeschaltet, wenn eine entsprechende Zeile ausgewählt ist. Wenn dagegen eine entsprechende Zeile eine benachbarte Zeile ist, wird nur der Treibertransistor DTN2 eingeschaltet. Wenn eine entsprechende Zeile weder eine ausgewählte Zeile noch eine benachbarte Zeile ist, werden beide Transistoren DTN1 und DTN2 ausgeschaltet.
Anders ausgedrückt haben die Treibertransistoren DTN1 und DTN2 jeweils dieselbe Stromsteuerfähigkeit wie die Transistoren 101 (101#) und 102 (102#) in der in 2 dargestellten Schreibtreiberschaltung WWD und dergleichen. Dementsprechend kann in dem in 18 dargestellten Aufbau die Stromsteuerfähigkeit des Treibertransistors DTN1, d.h. seine Transistorgröße, ver glichen mit dem in 17 dargestellten Aufbau verringert werden. Das ermöglicht eine weitere Verringerung der Größe der Schreibtreiberschaltung.
In einer Abwandlung der vierten Ausführungsform wird ein Aufbau einer Schreibtreiberschaltung beschrieben, der für einen kleinen Speicherfeldaufbau geeignet ist.
19 zeigt ein Beispiel für den Aufbau einer Schreibtreiberschaltung nach einer Abwandlung der vierten Ausführungsform.
Wie in 19 dargestellt sind in der Abwandlung der vierten Ausführungsform an einem Ende jeder Schreibwortleitung (dem näher an der Zeilenauswahlschaltung 20 gelegenen Ende) entweder Treibertransistoren DTN1 und DTN2 bereitgestellt oder Treibertransistoren DTP1 und DTP2. Das andere Ende jeder Schreibwortleitung WWL (das weiter von der Zeilenauswahlschaltung 20 entfernt liegende Ende) ist entweder mit der Massespannung Vss oder mit der Versorgungsspannung Vcc verbunden.
In geradzahligen Zeilen z.B. ist ein Ende einer Schreibwortleitung (z.B. WWLj0, WWLj1) über die Treibertransistoren DTN1 und DTN2 mit der Massespannung Vss verbunden, und ihr anderes Ende ist unabhängig von dem Ergebnis der Zeilenauswahl fest mit der Versorgungsspannung Vcc verbunden. Als Treibertransistoren DTN1 und DTN2 werden n-Kanal-MOS-Transistoren verwendet. Die Treibertransistoren DTN1 und DTN2 sind so entworfen, dass sie jeweils eine Stromsteuerfähigkeit aufweisen, die dem Datenschreibstrom Iww bzw. dem Magnetfeldverringerungsstrom ΔIww entspricht.
In den ungradzahligen Zeilen dagegen ist ein Ende einer Schreibwortleitung (z.B. WWLj2, WWLj3) über die Treibertransistoren DTP1 und DTP2 mit der Versorgungsspannung Vcc verbunden, und ihr anderes Ende ist unabhängig von dem Ergebnis der Zei- lenauswahl fest mit der Massespannung Vss verbunden. Als Treibertransistoren DTP1 und DTP2 werden p-Kanal-MOS-Transistoren verwendet. Die Treibertransistoren DTP1 und DTP2 sind so entworfen, dass sie eine Stromsteuerfähigkeit aufweisen, die jeweils dem Datenschreibstrom Iww bzw. dem Magnetfeldverringerungsstrom ΔIww entsprechen.
Die Gates der Treibertransistoren DTN1 und DTN2 sind jeweils mit dem Knoten N1 bzw. N2 verbunden. Die Gates der Treibertransistoren DTP1 und DTP2 sind jeweils mit Knoten /N1 und /N2 verbunden.
Eine Auswahlschaltung 260 steuert die Spannungspegel an den Knoten N1 und N2 bzw. /N1 und /N2 jeder Speicherzellenzeile entsprechend den Unterdecodiersignalen SD0 bis SD3 und dem Spannungspegel einer entsprechenden Hauptwortleitung MWL.
19 zeigt als Beispiel den Schaltungsaufbau, der den Schreibwortleitungen WWLj0 und WWLj3 entspricht.
Die Auswahlschaltung 260 enthält Logikgatter 261a und 261b sowie Logikschaltungen 262a und 262b. Das Logikgatter 261a gibt das Ergebnis einer AND-Verknüpfung zwischen dem Spannungspegel der Hauptwortleitung MWLj und dem Unterdecodiersignal SD0 an den Knoten N1 aus. Das Logikgatter 262a enthält zwei AND-Gatter und ein OR-Gatter. Eines der AND-Gatter gibt das Ergebnis einer AND-Verknüpfung zwischen dem Spannungspegel der Hauptwortleitung MWLj und dem Unterdecodiersignal SD2 aus. Das andere AND-Gatter gibt das Ergebnis einer AND-Verknüpfung zwischen dem Spannungspegel der Hauptwortleitung MWLj und dem Unterdecodiersignal SD3 aus. Das OR-Gatter gibt das Ergebnis einer OR-Verknüpfung zwischen den Ausgaben der zwei AND-Gatter an den Knoten N2 aus. In ähnlicher Weise gibt das Logikgatter 261b das Ergebnis einer NAND-Verknüpfung zwischen dem Spannungspegel der Hauptwortleitung MWLj und dem Unterdecodiersignal SD3 an den Knoten /N1 aus. Die Logikschaltung 262b enthält zwei AND-Gatter und ein NOR-Gatter. Eines der AND-Gatter gibt das Ergebnis einer AND-Verknüpfung zwischen dem Spannungspegel der Hauptwortleitung MWLj und dem Unterdecodiersignal SD0 aus. Das andere AND-Gatter gibt das Ergebnis einer AND-Verknüpfung zwischen dem Spannungspegel der Hauptwortleitung MWLj und dem Unterdecodiersignal SD1 aus. Das NOR-Gatter gibt das Ergebnis einer NOR-Verknüpfung zwischen den Ausgaben der zwei AND-Gatter an den Knoten /N2 aus.
Demzufolge wird in jeder Speicherzellenzeile, in der Treibertransistoren DTN1 und DTN2 bereitgestellt sind (z.B. geradzahlige Zeilen) der Knoten N1 auf H-Pegel gelegt, wenn eine entsprechende Zeile ausgewählt ist. Ansonsten wird der Knoten N1 auf L-Pegel gelegt. Der Knoten N2 wird auf H-Pegel gelegt, wenn eine benachbarte Zeile ausgewählt ist. Ansonsten wird der Knoten N2 auf L-Pegel gelegt.
In jeder Speicherzellenzeile, in der Treibertransistoren DTP1 und DTP2 bereitgestellt ist (z.B. ungeradzahlige Zeilen) wird dagegen der Knoten /N1 auf L-Pegel gelegt, wenn eine entsprechende Zeile ausgewählt ist. Ansonsten wird der Knoten /N1 auf H-Pegel gelegt. Der Knoten /N2 wird auf L-Pegel gelegt, wenn eine entsprechende Zeile eine benachbarte Zeile ist. Ansonsten wird der Knoten /N2 auf H-Pegel gelegt.
Wie der in 17 dargestellte Aufbau ermöglicht es auch der obige Abbau, dass der ausgewählten Zeile ein Datenschreibstrom Iww zugeführt wird und dass einer benachbarten Zeile ein Magnetfeldverringerungsstrom ΔIww in der dem Datenschreibstrom Iww entgegengesetzten Richtung zugeführt wird.
Die Treibertransistoren in jeder Speicherzellenzeile können auf einer Seite des Speicherfeldes 10 bereitgestellt sein. Dadurch entfällt die Notwendigkeit, Auswahlschaltungen 260 auf beiden Seiten bereitzustellen, wodurch eine Verringerung der der Zeilenauswahl zugeordneten Schaltungen ermöglicht wird. Besonders in einem kleinen Speicherfeldaufbau, indem es weniger notwendig ist, das Speicherfeld 10 in der Spaltenrichtung in eine Mehrzahl von Blöcke aufzuteilen, ermöglicht der obige Schreibtreiberaufbau eine effiziente Anordnung der Treibertransistorgruppe.
20 zeigt ein weiteres Beispiel für den Aufbau einer Schreibtreiberschaltung nach der Abwandlung der vierten Ausführungsform.
Die in 20 dargestellte Schreibtreiberschaltung unterscheidet sich von der in 19 dargestellten darin, dass die Summe der Ströme, die durch die Treibertransistoren DTN1 und DTN2 bzw. durch die Treibertransistoren DTP1 und DTP2 fließen, als Datenschreibstrom Iww zugeführt wird.
Genauer gesagt ist in dem in 20 dargestellten Beispiel die in 19 dargestellte Auswahlschaltung 260 durch eine Auswahlschaltung 260# ersetzt. Zusätzlich zu den Elementen der Auswahlschaltung 260 enthält die Auswahlschaltung 260# in jeder Speicherzellenzeile ein Logikgatter. Genauer gesagt: in jeder Speicherzellenzeile, in der Treibertransistoren DTN1 und DTN2 bereitgestellt sind, gibt ein Logikgatter das Ergebnis einer OR-Verknüpfung zwischen den Ausgaben eines entsprechenden Logikgatters (z.B. 261a) und einer Logikschaltung (z.B. 262a) an den Knoten N2 aus. In jeder Speicherzellenzeile, in der Treibertransistoren DTP1 und DTP2 bereitgestellt sind, gibt ein Logikgatter das Ergebnis einer AND-Verknüpfung zwischen den Ausgaben eines entsprechenden Logikgatters (z.B. 261b) und einem entsprechenden Logikschaltung (z.B. 262b) an den Knoten /N2 aus. 20 zeigt als Beispiel die Logikgatter 263a und 263b, die den Schreibwortleitungen WWLj0 und WWLj3 entsprechen.
In jeder Speicherzellenzeile wird der Knoten N1 auf H-Pegel gelegt, wenn eine entsprechende Zeile ausgewählt ist. Der Knoten N2 dagegen wird auf H-Pegel gelegt, wenn eine entsprechende Zeile entweder eine ausgewählte Zeile oder eine benachbarte Zeile ist. In ähnlicher Weise wird der Knoten /N1 auf L-Pegel gelegt, wenn eine entsprechende Zeile ausgewählt ist. Der Knoten /N2 dagegen wird auf L-Pegel gelegt, wenn eine entsprechende Zeile entweder eine ausgewählte Zeile oder eine benachbarte Zeile ist.
Dementsprechend werden in jeder Speicherzellenzeile die Treibertransistoren DTN1 und DTN2 bzw. die Treibertransistoren DTP1 und DTP2 beide eingeschaltet, wenn eine entsprechende Zeile ausgewählt ist. Wenn eine entsprechende Zeile eine benachbarte Zeile ist, wird nur der Treibertransistor DTN2 bzw. DTP2 eingeschaltet. Die Treibertransistoren DTN1 und DTN2 bzw. die Treibertransistoren DTP1 und DTP2 sind beide ausgeschaltet, wenn eine entsprechende Zeile weder eine ausgewählte Zeile noch eine benachbarte Zeile ist.
Anders ausgedrückt haben die Treibertransistoren DTN1 und DTN2 jeweils dieselbe Stromsteuerfähigkeit wie die Treibertransistoren 101 (101#) und 102 (102#) in der in 2 dargestellten Schreibtreiberschaltung WWD und dergleichen. Das gleiche gilt für die Stromsteuerfähigkeit der Treibertransistoren DTP1 und DTP2.
Dementsprechend kann in dem in 20 dargestellten Aufbau die Stromsteuerfähigkeit der Treibertransistoren DTN1 und DTP1, d.h. ihre Transistorgröße, verglichen mit dem in 19 dargestellten Aufbau verringert werden. Das ermöglicht eine weitere Verringerung der Größe der Schreibtreiberschaltung.
In einer fünften Ausführungsform der vorliegenden Erfindung wird im Hinblick auf einen einem Datenschreibstrom entsprechen den Aufbau eine gleichförmige Strompfadlänge beschrieben, wie sie in der zweiten Ausführungsform und ihrer Abwandlung erwähnt wurde.
21 ist ein Blockschaltbild eines ersten Beispiels für einen Schaltungsaufbau zum Zuführen eines Datenschreibstroms nach der fünften Ausführungsform.
Wie in 21 dargestellt ist auch in der fünften Ausführungsform ein Schreibtreiberschaltung 131 zeilenweise abwechselnd an dem einen oder anderen Ende der Schreibwortleitung WWL bereitgestellt. Das andere Ende jeder Schreibwortleitung WWL (d.h. das Ende, mit dem eine entsprechende Schreibtreiberschaltung 131 nicht verbunden ist) ist mit dem Masseknoten 114 bzw. 114# verbunden. Die Masseknoten 114 und 114# führen über die Masseleitungen GL und GL' jeweils die Massespannung Vss zu. Um einer in der Zeilenrichtung bereitgestellten Schreibwortleitung WWL einen Datenschreibstrom Iww zuzuführen, sind die Stromleitungen 112 und 112# und die Masseleitung GL und GL# in der Spaltenrichtung bereitgestellt.
Einer Schreibtreiberschaltung 131 einer geradzahligen Zeile wird über die Stromquellenschaltung 110 und die Stromleitung 112 ein Datenschreibstrom Iww zugeführt. Der Datenschreibstrom Iww, der durch die Schreibwortleitung WWL geflossen ist, wird über die Masseleitung GL zu dem Masseknoten 114 geführt.
Einer Schreibtreiberschaltung 131 einer ungradzahligen Zeile wird über die Stromquellenschaltung 110# und die Stromleitung 112# ein Datenschreibstrom Iww zugeführt. Der Datenschreibstrom Iww, der durch die Schreibwortleitung WWL geflossen ist, wird über die Masseleitung GL# zu dem Masseknoten 114# geführt.
Die Stromquelle 110 (110#) zum Erzeugen eines Datenschreibstroms Iww und der Masseknoten 114 (114#), der als Senke für den Datenschreibstrom Iww dient, sind in einander gegenüberliegend angeordneten Bereichen bereitgestellt, wobei das Speicherfeld 10 dazwischenliegt. Dieser Aufbau stellt unabhängig von der Lage der ausgewählten Speicherzellenzeile eine konstante Strompfadlänge für den Datenschreibstrom Iww sicher.
Darüber hinaus sind die Stromleitungen 112 und 112# sowie die Masseleitung GL und GL# so entworfen, dass sie jeweils denselben elektrischen Widerstandswert pro Längeneinheit aufweisen. Dadurch kann unabhängig von der Lage der ausgewählten Speicherzellenzeile ein gleichförmiger Betrag des Datenschreibstroms Iww zugeführt werden, und somit werden gleichförmige Datenschreibeigenschaften in dem Speicherfeld 10 sichergestellt. Demzufolge kann ein Schreibbetriebsspielraum sichergestellt werden.
In 21 ist die Schreibtreiberschaltung 131 zur effizienten Anordnung zeilenweise abwechselnd bereitgestellt. Der Schreibtreiberschaltungen 131 können jedoch alternativ auch nur auf einer Seite der Schreibwortleitung WWL bereitgestellt sein. In diesem Fall können dieselben Wirkungen erzielt werden, in dem die Stromquellenschaltung 110 und der Masseknoten 114 in entgegengesetzten Bereichen angeordnet sind.
22 ist ein Blockschaltbild eines zweiten Beispiels für einen Schaltungsaufbau zum Zuführen eines Datenschreibstroms nach der fünften Ausführungsform.
Das in 22 dargestellte zweite Beispiel unterscheidet sich von dem in 21 dargestellten ersten Beispiel darin, dass Stromquellenschaltungen 110 und 110# jeweils an beiden Enden der Stromleitungen 112 und 112# angeordnet sind und das Masseknoten 114 und 114# jeweils an beiden Enden der Masseleitungen GL und GL# angeordnet sind. Da der in 22 dargestellte Auf bau ansonsten derselbe ist wie der in 21 dargestellte Aufbau, wird seine detaillierte Beschreibung nicht wiederholt.
Mit diesem Aufbau wird zusätzlich zu den durch den in 21 dargestellten Aufbau erzielten Wirkungen eine Verringerung der effektiven Strompfadlänge des Datenschreibstroms Iww erreicht. Das ermöglicht eine weitere Verringerung des Stromverbrauchs im Schreibbetrieb.
In einer Abwandlung der fünften Ausführungsform wird der auf einen Datenschreibstrom bezogene Aufbau, wie er in der fünften Ausführungsform beschrieben ist, in einem Speicherfeld bereitgestellt, das in eine Mehrzahl von Bänke aufgeteilt ist.
23 ist ein Blockschaltbild eines ersten Beispiels für einen Schaltungsaufbau zum Zuführen eines Datenschreibstroms nach der Abwandlung der fünften Ausführungsform.
Wie in 23 dargestellt ist das Speicherfeld 10 in der Abwandlung der fünften Ausführungsform wie in der dritten Ausführungsform in eine Mehrzahl von Bänke BK in der Zeilenrichtung unterteilt. Da Aufbau und Betrieb jeder Bank BK dieselben sind wie bereits in der dritten Ausführungsform beschrieben, wird ihre detaillierte Beschreibung nicht wiederholt.
Auch in der Abwandlung der fünften Ausführungsform wird die Schreibstromzuführschaltung, die aus den Stromquellenschaltungen 110 und 110#, den Stromleitungen 112 und 112#, den Masseleitungen GL und GL# sowie den Masseknoten 114 und 114# gebildet wird, von einer Mehrzahl von Bänken, die in der Spaltenrichtung angrenzend aneinander angeordnet sind, gemeinsam genutzt. Da die Anordnung der Schreibstromzuführschaltung in
23 dieselbe ist wie in 21, wird ihre detaillierte Beschreibung nicht wiederholt.
In dem in 23 dargestellten Aufbau kann einer Mehrzahl von Schreibwortleitungen WWL ein Datenschreibstrom unter Verwendung der gemeinsamen Schreibstromzuführschaltung zugeführt werden. Dementsprechend kann einer Mehrzahl von Bänken effizient ein Datenschreibstrom zugeführt werden, wobei dieselben Wirkungen erzielt werden wie bei dem in 21 dargestellten Aufbau.
24 ist ein Blockschaltbild eines zweiten Beispiels für einen Schaltungsaufbau zum Zuführen eines Datenschreibstroms nach der Abwandlung der fünften Ausführungsform.
Mit Bezug auf 24 unterscheidet sich das zweite Beispiel der Abwandlung der fünften Ausführungsform von dem in 23 dargestellten ersten Beispiel in der Anordnung der Schreibstromzuführschaltung. Anders ausgedrückt ist die Schreibstromzuführschaltung in derselben Weise bereitgestellt wie in 22, und sie wird von einer Mehrzahl von Bänken, die in der Spaltenrichtung angrenzend aneinander angeordnet sind, gemeinsam genutzt. Da der Aufbau des zweiten Beispiels ansonsten derselbe ist wie der in 23 dargestellte Aufbau, wird seine detaillierte Beschreibung nicht wiederholt.
Dementsprechend kann mit dem in 24 dargestellten Aufbau einer Mehrzahl von Bänken effizient ein Datenschreibstrom zugeführt werden, wobei dieselben Wirkungen erzielt werden wie bei dem in 21 dargestellten Aufbau.
Wie oben beschrieben stellt die Abwandlung der fünften Ausführungsform in dem Speicherfeld 10 gleichmäßige Datenschreibeigenschaften sicher, indem die Schreibstromzuführschaltung verwendet wird, die von einer Mehrzahl von Bänken gemeinsam genutzt wird, in die Daten simultan geschrieben werden können. Demzufolge kann ein Schreibbetriebsspielraum sichergestellt werden.
In der fünften Ausführungsform und ihrer Abwandlung ist ein Aufbau beschrieben, bei dem ein den Schreibwortleitungen WWL zugeführter Datenschreibstrom eine gleichmäßige Strompfadlänge haben kann. Derselbe Aufbau kann auch auf einen Strompfad eines Datenschreibstroms angewendet werden, der den Bitleitungen BL zugeführt wird.
In diesem Fall werden die in 2 dargestellten Bitleitungstreiberschaltung BDVa und BDVb an beiden Enden jeder in der Zeilenrichtung bereitgestellten Bitleitung BL bereitgestellt. Die Stromleitung 112 und 112# und die Masseleitung GL und GL# in den in 21 bis 24 dargestellten Aufbauten sind in der Zeilenrichtung bereitgestellt, um den Bitleitungstreiberschaltungen BDVa und BDVb einen Datenschreibstrom zuzuführen. Darüber hinaus sind Stromquellenschaltungen 110 und 110# sowie Masseknoten 114 und 114# an den Enden der Stromleitungen 112 und 112# bzw. der Masseleitung GL und GL# in derselben Weise bereitgestellt wie in 21 bis 24. Demzufolge kann unabhängig von der Lage der ausgewählten Speicherzellenspalte ein gleichmäßiger Betrag des Datenschreibstroms zugeführt werden.
In der ersten bis fünften Ausführungsform und ihren Abwandlungen wird die Stromzufuhr zu den Schreibwortleitungen WWL durch den hierarchischen Aufbau der Schreibwortleitungen WWL und der Hauptwortleitungen MWL gesteuert. Die vorliegende Erfindung ist jedoch nicht auf einen solchen Aufbau eingeschränkt. Anders ausgedrückt kann jede Schreibtreiberschaltung auch entsprechend einem Zeilendecodiersignal gesteuert werden, das entsprechend jeder Speicherzellenzeile bereitgestellt ist, anstatt durch eine Hauptwortleitung und ein Unterdecodiersignal. Auch in diesem Fall können durch eine Abwandlung des Aufbaus der Decodierschaltung, bei der die Schreibtreiberschaltungen (Treibertransistoren) jeder Zeile und der benachbarten Zeilen in derselben Weise wie in den obigen Beispielen gesteuert wird, die gleichen Wirkungen erzielt werden.
In einer sechsten Ausführungsform wird ein Aufbau zum Verhindern von irrtümlichen Schreiben beschrieben, das durch magnetische Störungen von Verdrahtungen bewirkt wird, die außerhalb des Speicherfelds 10 bereitgestellt sind (im folgenden gelegentlich als "periphere Verdrahtungen" bezeichnet).
25 ist ein Blockschaltbild, das die Anordnung peripherer Verdrahtungen nach der sechsten Ausführungsform veranschaulicht.
Mit Bezug auf 25 ist eine periphere Verdrahtung 270 eine Verdrahtung, die in einem peripheren Bereich des Speicherfelds 10 bereitgestellt und als nächste zu der äußeren Schreibwortleitung WWLn angeordnet ist. Wie oben beschrieben wird der Schreibwortleitung WWLn (d.h. der Verdrahtung zum Erzeugen eines Schreibmagnetfelds entlang der schwer zu magnetisierenden Achse) als Reaktion auf die Auswahl einer entsprechenden Speicherzellenzeile ein Datenschreibstrom Iww mit einer festen Richtung zugeführt.
Die periphere Verdrahtung 270 ist bereitgestellt, um einer internen Schaltung 280 die Versorgungsspannung Vcc zuzuführen. Ein Betriebsstrom Ic der internen Schaltung 280 wird der peripheren Verdrahtung 270 zugeführt. Die periphere Verdrahtung 270 wird so gewählt, dass sie zumindest eine der folgenden zwei Bedingungen erfüllt:

(1) Der Betriebsstrom Ic fließt nicht durch die periphere Verdrahtung 270, während der Datenschreibstrom Iww zugeführt wird, d.h. die Zeitspanne der Zufuhr des Datenschreibstrom Iww überlappt eine Zeitspanne der Zufuhr des Betriebsstroms Ic nicht; und (2) Wenn die Zeitspanne der Zufuhr des Datenschreibstroms Iww eine Zeitspanne des Zufuhrs des Betriebsstroms Ic überlappt, werden der Betriebsstrom Ic und der Datenschreibstrom Iww in entgegengesetzten Richtungen zugeführt.

Um die Bedingung (1) zu erfüllen, kann als periphere Verdrahtung 270 nahe dem Speicherfeld 10 eine Versorgungsleitung für eine interne Schaltung 280 bereitgestellt werden, die mit dem Lesebetrieb verbunden ist (d.h. eine interne Schaltung 280, die im Lesebetrieb arbeitet).
Alternativ dazu kann wie in 26 dargestellt eine Masseleitung zum Zuführen der Massespannung Vss (GND) zu der internen Schaltung 280 als periphere Verdrahtung 270, die als nächste zu der äußeren Schreibwortleitung WWLn angeordnet ist, bereitgestellt sein. In diesem Fall wird der peripheren Verdrahtung 270 während des Betriebs der internen Schaltung 280 ein Strom Ig zugeführt.
Mit diesem Aufbau werden von der peripheren Verdrahtung 270 an das Speicherfeld 10 im Schreibbetrieb keine magnetischen Störungen angelegt.
Wie in 27 dargestellt, kann die periphere Verdrahtung 270 als in 7 und dergleichen dargestellte Stromleitung 112 verwendet werden. In diesem Fall ist ein Strom Ic, der durch die periphere Verdrahtung 270 (Stromleitung 112) fließt, gleich groß wie ein Datenschreibstrom Iww, der der Schreibwortleitung WWL durch eine in einem Schreibtreiberband 21 bereit gestellte Schreibtreiberschaltung 131 zugeführt wird.
In dem Fall, in dem die Stromleitung 112 als periphere Verdrahtung 270 in derselben Richtung wie die Schreibwortleitung WWL bereitgestellt ist und beide Enden der Stromleitung 112 jeweils mit der Versorgungsspannung Vcc bzw. der Schreibtreiberschal tung 131 verbunden sind, kann dementsprechend der peripheren Verdrahtung 270 (Stromleitung 112) und der Schreibwortleitung WWLn ein Strom mit derselben Stärke in entgegengesetzten Richtungen zugeführt werden.
In diesem Fall überlagern sich ein Magnetfeld, das durch den in der Schreibwortleitung WWLn fließenden Datenschreibstrom Iww erzeugt wird, und ein Magnetfeld, dass durch den in der Stromleitung 112 (periphere Verdrahtung 270) fließenden Betriebsstrom Ic erzeugt wird, gegenseitig in destruktiver Weise. Das verringert die Wahrscheinlichkeit für irrtümliches Schreiben in die nicht ausgewählten Speicherzellen der Schreibwortleitungen, die nicht die Schreibwortleitung WWLn sind, durch magnetische Störungen von der peripheren Verdrahtung 270.
Wie oben beschrieben können die Bedingungen für die periphere Verdrahtung 270 dadurch verwirklicht werden, dass ein Element, mit dem die periphere Verdrahtung 270 verbunden ist (interne Schaltung 280), und die Lagebeziehung zwischen der peripheren Verdrahtung 270 und dem Element, mit dem die periphere Verdrahtung 270 verbunden ist, geändert werden.
Dieser Aufbau verringert die Wahrscheinlichkeit des irrtümlichen Schreibens in dem Speicherfeld 10 durch magnetische Störungen von einem Strom, der durch die periphere Verdrahtung 270 fließt, die angrenzend an die äußere Schreibwortleitung WWLn angeordnet ist.
Dieselbe periphere Verdrahtung kann auf eine periphere Verdrahtung angewendet werden, die in einem Bereich oberhalb oder unterhalb des Speicherfelds 10 bereitgestellt ist.
28 und 29 zeigen jeweils periphere Verdrahtungen 272 und 273, die in dem Bereich oberhalb bzw. unterhalb des Speicherfelds 10 als nächste an der Schreibwortleitung WWLi (i: natür- liche Zahl) angeordnet sind. Die in 28 dargestellte periphere Verdrahtung 272 führt der internen Schaltung 280 die Versorgungsspannung Vcc zu. Die in 29 dargestellte periphere Verdrahtung 273 führt der internen Schaltung 280 die Massespannung Vss zu.
In diesen Aufbauten können dieselben Wirkungen erzielt werden wie durch die in 25 bis 27 dargestellten peripheren Verdrahtungen 270, indem wie oben beschrieben als interne Schaltung 280 eine Schaltung ausgewählt wird, die im Schreibbetrieb nicht arbeitet, oder eine Schreibtreiberschaltung 131 zum Zuführen eines Datenschreibstroms zu der Schreibwortleitung WWLi.
In einer Abwandlung der sechsten Ausführungsform wird eine Anordnung von peripheren Verdrahtungen beschrieben. In der Abwandlung der sechsten Ausführungsform ist eine periphere Verdrahtung nahe der Bitleitung BL angeordnet, der entsprechend dem Schreibdatenpegel ein Strom mit unterschiedlicher Richtung zugeführt wird.
30 ist ein erstes Blockschaltbild, das die Anordnung periphere Verdrahtungen nach der Abwandlung der sechsten Ausführungsform veranschaulicht. Wie in 30 dargestellt, ist eine periphere Verdrahtung 275 eine Verdrahtung, die in dem peripheren Bereich des Speicherfelds 10 bereitgestellt und als nächste zu der äußeren Bitleitung BLm angeordnet ist. Wie oben beschrieben wird der Bitleitung BLm (d.h. der Verdrahtung zum Erzeugen eines Datenschreibmagnetfelds in der leicht zu magnetisierenden Richtung) als Antwort auf die Auswahl einer entsprechenden Speicherzellenspalte entsprechend dem Schreibdatenpegel entweder ein Datenschreibstrom +Iwb oder –Iwb zugeführt.
Die periphere Verdrahtung 275 ist so bereitgestellt, dass sie eine der Bedingungen (1) bzw. (2) für die in 25 dargestellte periphere Verdrahtung 270 erfüllt. Wie in 30 dar gestellt kann durch Verwenden einer dem Lesebetrieb zugeordneten Schaltung (d.h. einer Schaltung, die im Schreibbetrieb nicht arbeitet) als interne Schaltung 285 verhindert werden, das magnetische Störungen von der peripheren Verdrahtung 275, die als nächste an dem Speicherfeld 10 liegt, im Schreibbetrieb an dem Speicherfeld 10 anliegen.
Alternativ dazu kann eine Stromleitung zum Zuführen eines Betriebsstroms zu den in 2 dargestellten Bitleitungstreiberschaltung BDVa und BDVb als periphere Verdrahtung verwendet werden, die als nächste zu der äußeren Bitleitung BLm angeordnet ist.
Wie in 31 dargestellt sind die Bitleitungstreiberschaltungen BDVa und BDVb in der in 2 dargestellten Weise an beiden Enden jeder Bitleitung bereitgestellt. In dem peripheren Bereich des Speicherfelds 10 sind die Stromleitungen 277a und 277b als periphere Verdrahtungen, die als nächste zu der äußeren Bitleitung BLm angeordnet sind, bereitgestellt. Die Stromleitungen 277a und 277b sind in derselben Richtung bereitgestellt wie die Bitleitungen BL. Ein Ende der Stromleitung 277a ist mit der Versorgungsspannung Vcc verbunden, und ihr anderes Ende ist mit jeder Bitleitungstreiberschaltung BDVa verbunden. In ähnlicher Weise ist ein Ende der Stromleitung 277b mit der Versorgungsspannung Vcc verbunden, und ihr anderes Ende ist mit jeder Bitleitungstreiberschaltungen BDVb verbunden.
Demzufolge werden den Stromleitungen 277a und 277b und der Bitleitung der ausgewählten Speicherspalte in gefalteter Weise durch die Bitleitungstreiberschaltung BDVa und BDVb die Datenschreibströme +Iwb und –Iwb zugeführt. Wenn z.B. der äußeren Bitleitung BLm der Datenschreibstrom +Iwb zugeführt wird, wird der Stromleitung 277a der Betriebsstrom Ic in der entgegengesetzten Richtung zugeführt. Wenn der äußeren Bitleitung BLm der Datenschreibstrom –Iwb zugeführt wird, wird der Stromleitung 277b der Betriebsstrom Ic' in der entgegengesetzten Richtung zugeführt.
Der obige Aufbau ermöglicht es, dass ein durch die äußere Bitleitung BLm fließender Strom und ein durch die periphere Verdrahtung, die als nächste zu der äußeren Bitleitung BLm angeordnet ist, fließender Strom in dem peripheren Bereich des Speicherfelds 10 entgegengesetzte Richtungen haben. Demzufolge ist die obige Bedingung (2) erfüllt. Dementsprechend können nachteilige Wirkungen magnetischer Störungen, die von einer peripheren Verdrahtung an das Speicherfeld 10 angelegt werden, im Schreibbetrieb unterdrückt werden.
Im Hinblick auf periphere Verdrahtungen, die in derselben Richtung wie die Bitleitung BL bereitgestellt sind, können dieselben Layoutregeln wie in 30 und 31 auf periphere Verdrahtungen angewendet werden, die in einem Bereich oberhalb und unterhalb des Speicherzellenfelds 10 bereitgestellt sind.
32 und 33 zeigen jeweils periphere Verdrahtungen 275 und 278, die in einem Bereich oberhalb bzw. unterhalb des Speicherfelds 10 als nächste zu einer Bitleitung BLj angeordnet sind (j: natürliche Zahl). Die in 32 dargestellte periphere Verdrahtung 275 führt der internen Schaltung 285 die Versorgungsspannung Vcc zu, und die in 33 dargestellte periphere Verdrahtung 278 führt der internen Schaltung 285 die Massespannung Vss zu. In diesen Aufbauten können dieselben Wirkungen erzielt werden wie mit den in 30 und 31 dargestellten peripheren Verdrahtungen, indem als interne Schaltung 280 wie oben beschrieben eine Schaltung, die im Schreibbetrieb nicht arbeitet, oder Bitleitungstreiberschaltungen BDVa und BDVb bereitgestellt werden.

Claims

Magnetische Dünnfilmspeichervorrichtung mit einem Speicherfeld (10) mit einer Mehrzahl von in einer Matrix angeordneten magnetischen Speicherzellen (MC), von denen jede ein magnetisches Element (TMR) aufweist, das in einer einem Speicherdatenwert entsprechenden Richtung magnetisiert ist, einer Mehrzahl von Schreibauswahlleitungen (WWL), die entsprechend den Speicherzellenzeilen bereitgestellt sind, einer Mehrzahl von Datenleitungen (BL), die entsprechend den Speicherzellenspalten bereitgestellt sind, wobei der einer aus den Speicherzellenspalten ausgewählten Spalte entsprechenden Datenleitung ein Strom (±Iwb) in einer einem Schreibdatenwert (DIN) entsprechenden Richtung zugeführt wird, und einer Mehrzahl von Schreibtreiberschaltungen (WWD), die entsprechend der Mehrzahl von Schreibauswahlleitungen bereitgestellt sind, zum Steuern einer selektiven Stromzufuhr zu der Mehrzahl von Schreibauswahlleitungen entsprechend einem Zeilenauswahlergebnis; wobei jede der Schreibtreiberschaltungen eine Mehrzahl von Stromtreiberabschnitten (101, 102) enthält, die einer aus den Speicherzellenzeilen ausgewählten Zeile entsprechende Schreibtreiberschaltung einer entsprechenden Schreibauswahlleitung einen Datenschreibstrom (Iww) zuführt unter Verwendung einer ersten Anzahl von Stromtreiberabschnitten als zumindest eines Teils der Mehrzahl von Stromtreiberabschnitten, die einer der ausgewählten Zeile benachbarten Zeile entsprechende Schreibtreiberschaltung einer entsprechenden Schreibauswahlleitung unter Verwendung eines Teils der ersten Anzahl von Stromtreiberabschnitten einen Magnetfeldverringerungsstrom (ΔIww), der kleiner ist als der Datenschreibstrom, in einer Richtung zuführt, die dem Datenschreibstrom entgegengesetzt ist, der der der ausgewählten Zeile entsprechenden Schreibauswahlleitung zugeführt wird, und in jeder der Schreibauswahlleitungen jeweils der als Reaktion auf die Auswahl der entsprechenden Speicherzellenzeile zugeführte Datenschreibstrom und der als Reaktion auf die Auswahl einer benachbarten Zeile zugeführte Magnetfeldverringerungsstrom dieselbe Richtung haben.
Magnetische Dünnfilmspeichervorrichtung nach Anspruch 1, bei der die der ausgewählten Zeile entsprechende Schreibtreiberschaltung (WWD) den Datenschreibstrom (Iww) unter Verwendung aller Stromtreiberabschnitte aus der Mehrzahl von Stromtreiberabschnitten (101, 102) zuführt.
Magnetische Dünnfilmspeichervorrichtung nach Anspruch 1 oder 2, bei der die Schreibtreiberschaltungen (WWD) jeweils in jeder Zeile abwechselnd an den Enden der Mehrzahl von Schreibauswahlleitungen (WWL) bereitgestellt sind.
Magnetische Dünnfilmspeichervorrichtung mit einem Speicherfeld (10) mit einer Mehrzahl von in einer Matrix angeordneten magnetischen Speicherzellen (MC), von denen jede ein magnetisches Element (TMR) aufweist, das in einer einem Speicherdatenwert entsprechenden Richtung magnetisiert ist, einer Mehrzahl von Schreibauswahlleitungen (WWL), die entsprechend den Speicherzellenzeilen bereitgestellt sind, einer Mehrzahl von Datenleitungen (BL), die entsprechend den Speicherzellenspalten bereitgestellt sind, wobei der einer aus den Speicherzellenspalten ausgewählten Spalte entsprechenden Datenleitung ein Strom (±Iwb) in einer einem Schreibdatenwert (DIN) entsprechenden Richtung zugeführt wird, einer Mehrzahl von Schreibtreiberschaltungen (WWD), die entsprechend der Mehrzahl von Schreibauswahlleitungen bereitgestellt sind, zum Steuern einer selektiven Stromzufuhr zu der Mehrzahl von Schreibauswahlleitungen entsprechend einem Zeilenauswahlergebnis, einer Dummyschreibauswahlleitung (DWWL), die in derselben Richtung wie die Mehrzahl von Schreibauswahlleitungen bereitgestellt und benachbart zu einer äußeren Schreibauswahlleitung aus der Mehrzahl von Schreibauswahlleitungen in dem Speicherfeld angeordnet ist, und einer Dummyschreibtreiberschaltung (WWDd) zum Steuern einer Stromzufuhr zu der Dummyschreibauswahlleitung entsprechend dem Zeilenauswahlergebnis; wobei die einer aus den Speicherzellenzeilen ausgewählten Zeile entsprechende Schreibtreiberschaltung einer entsprechenden Schreibauswahlleitung einen Datenschreibstrom (Iww) zuführt, die einer der ausgewählten Zeile benachbarten Zeile entsprechende Schreibtreiberschaltung einer entsprechenden Schreibauswahlleitung einen Magnetfeldverringerungsstrom (ΔIww), der kleiner ist als der Datenschreibstrom, in einer Richtung zuführt, die dem Datenschreibstrom entgegengesetzt ist, der der der ausgewählten Zeile entsprechenden Schreibauswahlleitung zugeführt wird, in jeder der Schreibauswahlleitungen jeweils der als Reaktion auf die Auswahl der entsprechenden Speicherzellenzeile zugeführte Datenschreibstrom und der als Reaktion auf die Auswahl einer benachbarten Zeile zugeführte Magnetfeldverringerungsstrom dieselbe Richtung haben und die Dummyschreibtreiberschaltung den Magnetfeldverringerungsstrom der Dummyschreibauswahlleitung zuführt, wenn die äußere Schreibauswahlleitung der ausgewählten Zeile entspricht.
Magnetische Dünnfilmspeichervorrichtung mit einem Speicherfeld (10) mit einer Mehrzahl von in einer Matrix angeordneten magnetischen Speicherzellen (MC), von denen jede ein magnetisches Element (TMR) aufweist, das in einer einem Speicherdatenwert entsprechenden Richtung magnetisiert ist, einer Mehrzahl von Schreibauswahlleitungen (WWL), die entsprechend den Speicherzellenzeilen bereitgestellt sind, einer Mehrzahl von Datenleitungen (BL), die entsprechend den Speicherzellenspalten bereitgestellt sind, wobei der einer aus den Speicherzellenspalten ausgewählten Spalte entsprechenden Datenleitung ein Strom (±Iwb) in einer einem Schreibdatenwert (DIN) entsprechenden Richtung zugeführt wird, und einer Mehrzahl von Schreibtreiberschaltungen (WWD), die entsprechend der Mehrzahl von Schreibauswahlleitungen bereitgestellt sind, zum Steuern einer selektiven Stromzufuhr zu der Mehrzahl von Schreibauswahlleitungen entsprechend einem Zeilenauswahlergebnis; wobei die einer aus den Speicherzellenzeilen ausgewählten Zeile entsprechende Schreibtreiberschaltung einer entsprechenden Schreibauswahlleitung einen Datenschreibstrom (Iww) zuführt, die einer der ausgewählten Zeile benachbarten Zeile entsprechende Schreibtreiberschaltung einer entsprechenden Schreibauswahlleitung einen Magnetfeldverringerungsstrom (ΔIww), der kleiner ist als der Datenschreibstrom, in einer Richtung zuführt, die dem Datenschreibstrom entgegengesetzt ist, der der der ausgewählten Zeile entsprechenden Schreibauswahlleitung zugeführt wird, in jeder der Schreibauswahlleitungen jeweils der als Reaktion auf die Auswahl der entsprechenden Speicherzellenzeile zugeführte Datenschreibstrom und der als Reaktion auf die Auswahl einer benachbarten Zeile zugeführte Magnetfeldverringerungsstrom dieselbe Richtung haben und die magnetische Dünnfilmspeichervorrichtung weiter beinhaltet: Hauptversorgungsleitungen (SD0–SD3, 112, 112#), die in einer Richtung entlang den Speicherzellenspalten bereitgestellt sind, zum Übertragen des von einer Hauptstromversorgungsschaltung (140, 140#, 110, 110#) zugeführten Datenschreibstroms zu der Mehrzahl von Schreibtreiberschaltungen, Unterversorgungsleitungen (113, 113#), die in einer Richtung entlang den Speicherzellenspalten bereitgestellt sind, zum Übertragen des von einer Unterstromversorgungsschaltung (111, 111#) zugeführten Magnetfeldverringerungsstroms zu der Mehrzahl von Schreibtreiberschaltungen und eine erste und eine zweite Masseleitung (GL, GL#), die jeweils an beiden Enden der Mehrzahl von Schreibauswahlleitungen in einer Richtung entlang den Speicherzellenspalten bereitgestellt sind, wobei die erste Masseleitung zum Führen entweder des Datenschreibstroms oder des Magnetfeldverringerungsstroms, der durch zumindest eine Leitung aus der Mehrzahl von Schreibauswahlleitungen geflossen ist, zu einem ersten Masseknoten (114, 114#) bereitgestellt ist und die zweite Masseleitung zum Führen des jeweils anderen Stroms zu einem zweiten Masseknoten (114, 114#); wobei die Hauptstromversorgungsschaltung, die Unterstromversorgungsschaltung und der erste und zweite Masseknoten so angeordnet sind, dass die Magnetfelder, die jeweils durch den Datenschreibstrom und den Magnetfeldverringerungsstrom in den Hauptversorgungsleitungen, den Unterversorgungsleitungen und der ersten und zweiten Masseleitung erzeugt werden, einander in einer sich gegenseitig verringernden Richtung beeinflussen.
Magnetische Dünnfilmspeichervorrichtung nach Anspruch 5, bei der die Hauptversorgungsleitungen (SD0–SD3, 112, 112#), die Unterversorgungsleitungen (113, 113#) und die erste und zweite Masseleitung (GL, GL#) jeweils einen gleichen Verdrahtungswiderstand pro Längeneinheit aufweisen und die Hauptstromversorgungsschaltung (140, 140#, 110, 110#), die Unterstromversorgungsschaltung (111, 111#) und der erste und zweite Masseknoten (114, 114#) so angeordnet sind, dass sowohl der Datenschreibstrom (Iww) in der Hauptversorgungsleitung, der Schreibauswahlleitung (WWL) der ausgewählten Zeile und der ersten Masseleitung als auch der Magnetfeldverringerungsstrom (ΔIww) in der Unterversorgungsleitung, der Schreibauswahlleitung (WWL) der benachbarten Zeile und der zweiten Masseleitung unabhängig von einer Lage der ausgewählten Zeile eine annähernd gleichmäßige Strompfadlänge haben.
Magnetische Dünnfilmspeichervorrichtung nach Anspruch 5 oder 6, bei der beide Enden der Hauptversorgungsleitungen (SD0–SD3, 112, 112#), der Unterversorgungsleitungen (113, 113#) und der ersten und zweiten Masseleitung (GL, GL#) jeweils mit der Hauptstromversorgungsschaltung (140, 140#, 110, 110#), der Unterstromversorgungsschaltung (111, 111#) und dem ersten und zweiten Masseknoten (114, 114#) verbunden sind.
Magnetische Dünnfilmspeichervorrichtung nach einem der Ansprüche 5 bis 7, bei der das Speicherfeld (10) in eine Mehrzahl von Bänke (BK1, BK2 . . .) mit verschiedenen Schreibauswahlleitungen (WWL) aufgeteilt ist, der Schreibbetrieb zumindest in zwei Bänken parallel durchgeführt werden kann und die Hauptversorgungsleitungen (SD0–SD3, 112, 112#), die Unterversorgungsleitungen (113, 113#) und die erste und zweite Masseleitung (GL, GL#) von der Mehrzahl von Bänken gemeinsam genutzt werden.
Magnetische Dünnfilmspeichervorrichtung mit einem Speicherfeld (10) mit einer Mehrzahl von in einer Matrix angeordneten magnetischen Speicherzellen (MC), von denen jede ein magnetisches Element (TMR) aufweist, das in einer einem Speicherdatenwert entsprechenden Richtung magnetisiert ist, einer Mehrzahl von Schreibstromleitungen (WWL) zum selektiven Empfangen eines Datenschreibstroms zum selektiven Anlegen eines Datenschreibmagnetfelds an zumindest eine aus der Mehrzahl von Speicherzellen, einer Mehrzahl von Schreibtreiberschaltungen (131), die entsprechend der Mehrzahl von Schreibstromleitungen bereitgestellt sind, jede zum Zuführen eines Datenschreibstroms (Iww) zu einer entsprechenden Schreibstromleitung entsprechend einem Adressauswahlergebnis, einer Versorgungsleitung (112, 112#), die in einer die Mehrzahl von Schreibstromleitungen kreuzenden Richtung bereitgestellt ist, zum Übertragen des von einer Stromversorgungsschaltung (110, 110#) zugeführten Datenschreibstroms zu der Mehrzahl von Schreibtreiberschaltungen und einer Masseleitung (GL, GL#), die in einer die Mehrzahl von Schreibstromleitungen kreuzenden Richtung bereitgestellt ist, zum Führen des Datenschreibstroms, der durch zumindest eine Leitung aus der Mehrzahl von Schreibauswahlleitungen geflossen ist, zu einem Masseknoten (114, 114#); wobei die Versorgungsleitung und die Masseleitung jeweils einen gleichen Verdrahtungswiderstand pro Längeneinheit aufweisen und die Versorgungsleitung, die Masseleitung, die Stromversorgungsschaltung und der Masseknoten so angeordnet sind, dass der Datenschreibstrom in der Versorgungsleitung, der einer aus der Mehrzahl von Speicherzellen ausgewählten Speicherzelle entsprechenden Schreibstromleitung und der ersten Masseleitung unabhängig von dem Adressauswahlergebnis eine annähernd gleichmäßige Strompfadlänge hat.
Magnetische Dünnfilmspeichervorrichtung nach Anspruch 9, bei der die Stromversorgungsschaltung (110, 110#) für jedes Ende der Versorgungsleitung (112, 112#) bereitgestellt ist und der Masseknoten (114, 114#) für jedes Ende der Masseleitung (GL, GL#).
Magnetische Dünnfilmspeichervorrichtung nach einem der Anspruch 9 oder 10, bei der das Speicherfeld (10) in eine Mehrzahl von Bänke (BK1, BK2 . . .) mit verschiedenen Schreibstromleitungen (WWL) aufgeteilt ist, der Schreibbetrieb zumindest in zwei Bänken parallel durchgeführt werden kann und die Versorgungsleitung (112, 112#) und die Masseleitung (GL, GL#) von der Mehrzahl von Bänken gemeinsam genutzt werden.
Magnetische Dünnfilmspeichervorrichtung mit einem Speicherfeld (10) mit einer Mehrzahl von in einer Matrix angeordneten magnetischen Speicherzellen (MC), von denen jede ein magnetisches Element (TMR) aufweist, das in einer einem Speicherdatenwert entsprechenden Richtung magnetisiert ist, einer Mehrzahl von Schreibauswahlleitungen (WWL), die entsprechend den Speicherzellenzeilen bereitgestellt sind, wobei der einer aus den Speicherzellenzeilen ausgewählten Zeile entsprechenden Schreibauswahlleitung ein Datenschreibstrom (Iww) zugeführt wird, einer Mehrzahl von Datenleitungen (BL), die entsprechend den Speicherzellenspalten bereitgestellt sind, wobei der einer aus den Speicherzellenspalten ausgewählten Spalte entsprechenden Datenleitung ein Strom (±Iwb) in einer einem Schreibdatenwert (DIN) entsprechenden Richtung zugeführt wird, und einer Mehrzahl von Schreibtreiberschaltungen, die entsprechend der Mehrzahl von Schreibauswahlleitungen bereitgestellt und jeweils in jeder Zeile abwechselnd an den Enden der Mehrzahl von Schreibauswahlleitungen (WWL) angeordnet sind; wobei jede Schreibtreiberschaltung eine Mehrzahl von n-Kanal-Feldeffekttransistoren (DTN1, DTN2) enthält, die zwischen das eine Ende der Schreibauswahlleitungen und eine erste Spannung (Vss) geschaltet sind und entsprechend einem Zeilenauswahlergebnis ein- und ausgeschaltet werden, das andere Ende der Mehrzahl von Schreibauswahlleitungen mit einer zweiten Spannung (Vcc) verbunden ist, die von der ersten Spannung verschieden ist, in der der ausgewählten Zeile entsprechenden Schreibtreiberschaltung zumindest einer aus der Mehrzahl von n-Kanal-Feldeffekttransistoren eingeschaltet wird, so dass eine Summe der Stromsteuerfähigkeiten des zumindest einen n-Kanal-Feldeffekttransistors dem Datenschreibstrom entspricht, und in der einer der ausgewählten Zeile benachbarten Zeile entsprechenden Schreibtreiberschaltung zumindest ein Teil der Mehrzahl von n-Kanal-Feldeffekttransistoren eingeschaltet wird, so dass eine Summe der Stromsteuerfähigkeiten zumindest des Teils von n-Kanal-Feldeffekttransistoren kleiner ist als der Datenschreibstrom.
Magnetische Dünnfilmspeichervorrichtung nach Anspruch 12, bei der die Mehrzahl von n-Kanal-Feldeffekttransistoren (DTN1, DTN2) beinhaltet: einen ersten n-Kanal-Feldeffekttransistor (DTN1), der eingeschaltet wird, wenn eine entsprechende Speicherzellenzeile die ausgewählte Zeile ist, und einen zweiten n-Kanal-Feldeffekttransistor (DTN2), der eingeschaltet wird, wenn eine entsprechende Speicherzellenzeile die benachbarte Zeile ist; wobei die Stromsteuerfähigkeit des ersten n-Kanal-Feldeffekttransistors dem Datenschreibstrom (Iww) entspricht.
Magnetische Dünnfilmspeichervorrichtung nach Anspruch 12, bei der die Mehrzahl von n-Kanal-Feldeffekttransistoren (DTN1, DTN2) beinhaltet: einen ersten n-Kanal-Feldeffekttransistor (DTN1), der eingeschaltet wird, wenn eine entsprechende Speicherzellenzeile die ausgewählte Zeile ist, und einen zweiten n-Kanal-Feldeffekttransistor (DTN2), der eingeschaltet wird, wenn eine entsprechende Speicherzellenzeile die ausgewählte Zeile oder die benachbarte Zeile ist; wobei die Summe der Stromsteuerfähigkeiten des ersten und des zweiten n-Kanal-Feldeffekttransistors dem Datenschreibstrom (Iww) entspricht.
Magnetische Dünnfilmspeichervorrichtung mit einem Speicherfeld (10) mit einer Mehrzahl von in einer Matrix angeordneten magnetischen Speicherzellen (MC), von denen jede ein magnetisches Element (TMR) aufweist, das in einer einem Speicherdatenwert entsprechenden Richtung magnetisiert ist, einer Mehrzahl von Schreibauswahlleitungen (WWL), die entsprechend den Speicherzellenzeilen bereitgestellt sind, wobei der einer aus den Speicherzellenzeilen ausgewählten Zeile entsprechenden Schreibauswahlleitung ein Datenschreibstrom (Iww) zugeführt wird, einer Mehrzahl von Datenleitungen (BL), die entsprechend den Speicherzellenspalten bereitgestellt sind, wobei der einer aus den Speicherzellenspalten ausgewählten Spalte entsprechenden Datenleitung ein Strom (±Iwb) in einer einem Schreibdatenwert (DIN) entsprechenden Richtung zugeführt wird, und einer Mehrzahl von Schreibtreiberschaltungen, die jeweils an einem Ende der Mehrzahl von Schreibauswahlleitungen bereitgestellt sind; wobei die anderen Enden der Mehrzahl von Schreibauswahlleitungen in jeder Zeile abwechselnd mit einer ersten oder einer zweiten Spannung (Vss, Vcc) verbunden sind, jede Schreibtreiberschaltung, deren entsprechende Schreibauswahlleitung mit der ersten Spannung (Vss) verbunden ist, eine Mehrzahl von p-Kanal-Feldeffekttransistoren (DTP1, DTP2) enthält, die zwischen das eine Ende der entsprechenden Schreibauswahlleitung und die zweite Spannung (Vcc) geschaltet sind und entsprechend einem Zeilenauswahlergebnis ein- und ausgeschaltet werden, jede Schreibtreiberschaltung, deren entsprechende Schreibauswahlleitung mit der zweiten Spannung (Vcc) verbunden ist, eine Mehrzahl von n-Kanal-Feldeffekttransistoren (DTN1, DTN2) enthält, die zwischen das eine Ende der entsprechenden Schreibauswahlleitung und die erste Spannung (Vss) geschaltet sind und entsprechend dem Zeilenauswahlergebnis ein- und ausgeschaltet werden, in der der ausgewählten Zeile entsprechenden Schreibtreiberschaltung zumindest einer aus der Mehrzahl von n-Kanal-Feldeffekttransistoren oder zumindest einer aus der Mehrzahl von p-Kanal-Feldeffekttransistoren eingeschaltet wird, so dass eine Summe der Stromsteuerfähigkeiten des zumindest einen n-Kanal-Feldeffekttransistors oder des zumindest einen p-Kanal-Feldeffekttransistors dem Datenschreibstrom entspricht, und in der einer der ausgewählten Zeile benachbarten Zeile entsprechenden Schreibtreiberschaltung zumindest ein Teil der Mehrzahl von n-Kanal-Feldeffekttransistoren oder zumindest ein Teil der Mehrzahl von p-Kanal-Feldeffekttransistoren eingeschaltet wird, so dass eine Summe der Stromsteuerfähigkeiten zumindest des Teils von n-Kanal-Feldeffekttransistoren oder zumindest des Teils von p-Kanal-Feldeffekttransistoren kleiner ist als der Datenschreibstrom.
Magnetische Dünnfilmspeichervorrichtung nach Anspruch 15, bei der die Mehrzahl von n-Kanal-Feldeffekttransistoren (DTN1, DTN2) beinhaltet: einen ersten n-Kanal-Feldeffekttransistor (DTN1), der eingeschaltet wird, wenn eine entsprechende Speicherzellenzeile die ausgewählte Zeile ist, und einen zweiten n-Kanal-Feldeffekttransistor (DTN2), der eingeschaltet wird, wenn eine entsprechende Speicherzellenzeile die benachbarte Zeile ist; und bei der die Mehrzahl von p-Kanal-Feldeffekttransistoren (DTP1, DTP2) beinhaltet: einen ersten p-Kanal-Feldeffekttransistor (DTP1), der eingeschaltet wird, wenn eine entsprechende Speicherzellenzeile die ausgewählte Zeile ist, und einen zweiten p-Kanal-Feldeffekttransistor (DTP2), der eingeschaltet wird, wenn eine entsprechende Speicherzellenzeile die benachbarte Zeile ist; wobei die Stromsteuerfähigkeit sowohl des ersten n-Kanal-Feldeffekttransistors als auch des ersten p-Kanal-Feldeffekttransistors dem Datenschreibstrom (Iww) entspricht.
Magnetische Dünnfilmspeichervorrichtung nach Anspruch 15, bei der die Mehrzahl von n-Kanal-Feldeffekttransistoren (DTN1, DTN2) beinhaltet: einen ersten n-Kanal-Feldeffekttransistor (DTN1), der eingeschaltet wird, wenn eine entsprechende Speicherzellenzeile die ausgewählte Zeile ist, und einen zweiten n-Kanal-Feldeffekttransistor (DTN2), der eingeschaltet wird, wenn eine entsprechende Speicherzellenzeile die ausgewählte Zeile oder die benachbarte Zeile ist; und bei der die Mehrzahl von p-Kanal-Feldeffekttransistoren (DTP1, DTP2) beinhaltet: einen ersten p-Kanal-Feldeffekttransistor (DTP1), der eingeschaltet wird, wenn eine entsprechende Speicherzellenzeile die ausgewählte Zeile ist, und einen zweiten p-Kanal-Feldeffekttransistor (DTP2), der eingeschaltet wird, wenn eine entsprechende Speicherzellenzeile die ausgewählte Zeile oder die benachbarte Zeile ist; wobei sowohl die Summe der Stromsteuerfähigkeiten des ersten und des zweiten n-Kanal-Feldeffekttransistors als auch die Summe der Stromsteuerfähigkeiten des ersten und des zweiten p-Kanal-Feldeffekttransistors dem Datenschreibstrom (Iww) entspricht.
Magnetische Dünnfilmspeichervorrichtung mit einem Speicherfeld (10) mit einer Mehrzahl von in einer Matrix angeordneten magnetischen Speicherzellen (MC), von denen jede ein magnetisches Element (TMR) aufweist, das in einer einem Speicherdatenwert entsprechenden Richtung magnetisiert ist, einer Mehrzahl von Schreibstromleitungen (WWL, BL) zum selektiven Empfangen eines Datenschreibstroms (Iww, ±Iwb) zum se- lektiven Anlegen eines Datenschreibmagnetfelds an zumindest eine aus der Mehrzahl von Speicherzellen und einer peripheren Verdrahtung (270, 272, 273, 275, 277a, 277b, 278), die außerhalb des Speicherfelds in derselben Richtung bereitgestellt ist wie die Mehrzahl von Schreibstromleitungen; wobei ein durch die periphere Verdrahtung fließender Strom und ein Strom, der durch eine aus der Mehrzahl von Schreibstromleitungen fließt, die der peripheren Verdrahtung am nächsten liegt, entgegengesetzte Richtungen haben.
Magnetische Dünnfilmspeichervorrichtung mit einem Speicherfeld (10) mit einer Mehrzahl von in einer Matrix angeordneten magnetischen Speicherzellen (MC), von denen jede ein magnetisches Element (TMR) aufweist, das in einer einem Speicherdatenwert entsprechenden Richtung magnetisiert ist, einer Mehrzahl von Schreibstromleitungen (WWL, BL) zum selektiven Empfangen eines Datenschreibstroms (Iww, ±Iwb) zum selektiven Anlegen eines Datenschreibmagnetfelds an zumindest eine aus der Mehrzahl von Speicherzellen und einer peripheren Verdrahtung (270, 272, 273, 275, 278), die außerhalb des Speicherfelds in derselben Richtung bereitgestellt ist wie die Mehrzahl von Schreibstromleitungen; wobei ein Element (280, 285), mit dem die periphere Verdrahtung verbunden ist, so bestimmt wird, dass eine Zeitspanne, in der der Datenschreibstrom zugeführt wird, und eine Zeitspanne, in der der peripheren Verdrahtung ein Strom zugeführt wird, sich nicht überlappen.