DE10303682B4 - Verfahren zum Bewerten lateraler Dotier- und/oder Ladungsträgerprofile - Google Patents

Verfahren zum Bewerten lateraler Dotier- und/oder Ladungsträgerprofile Download PDF

Info

Publication number
DE10303682B4
DE10303682B4 DE10303682A DE10303682A DE10303682B4 DE 10303682 B4 DE10303682 B4 DE 10303682B4 DE 10303682 A DE10303682 A DE 10303682A DE 10303682 A DE10303682 A DE 10303682A DE 10303682 B4 DE10303682 B4 DE 10303682B4
Authority
DE
Germany
Prior art keywords
dopant profile
determining
transistor
region
offset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10303682A
Other languages
English (en)
Other versions
DE10303682A1 (de
Inventor
Thomas Feudel
Manfred Horstmann
Rolf Stephan
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Priority to DE10303682A priority Critical patent/DE10303682B4/de
Priority to US10/602,577 priority patent/US6822430B2/en
Publication of DE10303682A1 publication Critical patent/DE10303682A1/de
Application granted granted Critical
Publication of DE10303682B4 publication Critical patent/DE10303682B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • G01R31/2648Characterising semiconductor materials
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • G01R31/2607Circuits therefor
    • G01R31/2621Circuits therefor for testing field effect transistors, i.e. FET's
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/20Design optimisation, verification or simulation
    • G06F30/23Design optimisation, verification or simulation using finite element methods [FEM] or finite difference methods [FDM]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Verfahren mit:
Bestimmen einer ersten kapazitiven Kopplung eines Referenzdotierstoffprofiles, das in einem ersten Halbleitergebiet gebildet ist, zu einem ersten leitenden Gebiet, das in einer zu einer Tiefenrichtung eines Substrats, das das erste Halbleitergebiet umfasst, senkrechten Richtung zu dem Referenzdotierstoffprofil mittels eines ersten dielektrischen Gebiets mit einer ersten Offset-Dicke versetzt ist;
Bestimmen einer zweiten kapazitiven Kopplung des Referenzdotierstoffprofiles, das in einem zweiten Halbleitergebiet gebildet ist, zu einem zweiten leitenden Gebiet, das in einer zu einer Tiefenrichtung eines Substrats, das das zweite Halbleitergebiet umfasst, senkrechten Richtung zu dem Referenzdotierstoffprofil mittels eines zweiten dielektrischen Gebiets mit einer zweiten Offset-Dicke versetzt ist;
Bestimmen einer kapazitiven Kopplung eines Testdotierstoffprofils, das in einem dritten Halbleitergebiet gebildet ist, zu einem dritten leitenden Gebiet, das in einer zu einer Tiefenrichtung eines Substrats, das das dritte Halbleitergebiet umfasst, senkrechten Richtung zu dem dritten Halbleitergebiet mittels eines dritten dielektrischen Gebiets mit einer vordefinierten Offset-Dicke versetzt ist; und...

Description

  • GEBIET DER VORLIEGENDEN ERFINDUNG
  • Im Allgemeinen betrifft die vorliegende Erfindung die Herstellung integrierter Schaltungen und betrifft insbesondere Messverfahren, die das Abschätzen von Dotierprofilen in aktiven Halbleitergebieten, etwa den Drain- und Sourcegebieten von Feldeffekttransistoren, ermöglichen.
  • BESCHREIBUNG DES STANDS DER TECHNIK
  • US 2002/0102752 A1 offenbart ein CV-Verfahren zum Messen einer effektiven Kanallänge in einer Vorrichtung, mit dem gleichzeitig eine Überlappung zwischen Gate und Drain und eine Änderung einer Gatelänge beim Ätzen bestimmt werden kann.
  • Druckschrift US 6 166 558 offenbart ein Verfahren und eine Vorrichtung zum Berechnen einer Gatelänge und einer Überlappung zwischen Gate und Source bzw. Drain durch Messen der Gatekapazität.
  • Druckschrift US 6 327 555 B1 offenbart ein Verfahren, bei dem Dotierprofile unter denselben Bedingungen experimentell und durch eine Simulation untersucht werden und Fehler der Simulation korrigiert werden.
  • W. Rösner et al., Symposium an VLSI Technology, San Diego, S. 9 f, Mai 1988 offenbart ein Verfahren zum Bestimmen eines lateralen Drainprofils durch Messung von Kapazitäten.
  • In der Halbleiterindustrie wird ständig versucht, die Strukturgrößen von Schaltungselementen zu verringern, um damit das Bauteilleistungsverhalten und die Packungsdichte zu verbessern. Ein wesentlicher Anteil der heutzutage hergestellten integrierten Schaltungen sind digitale Bauteile, die mittels der sogenannten MOS-Technologie hergestellt werden, die die Herstellung einer großen Anzahl von Feldeffekttransistorelementen, die im Wesentlichen als Schalter arbeiten, mit einschließt. In diesen Transistorelementen trennt ein leicht dotiertes Signalgebiet stark dotierte Source- und Draingebiete, wobei eine Gateelektrode, die die Ausbildung eines Kanals in dem Kanalgebiet bei Anlegen einer geeigneten Steuerspannung steuert, über dem Kanalgebiet angeordnet und davon durch eine dünne Isolationsschicht getrennt ist. Die Grenzfläche zwischen dem Drain- oder dem Sourcegebiet und dem invers leicht dotierten Kanalgebiet bildet einen PN-Übergang, wobei insbesondere die Form und die Abmessung jenes Teiles des PN-Übergangs, der das Drain- oder Sourcegebiet mit dem Kanal verbindet, für das Transistorverhalten von großer Bedeutung ist. Ferner ist der Abstand zwischen dem Source- und dem Draingebiet, der auch als Kanallänge bezeichnet wird, ein kritischer Entwurfsparameter des Feldeffekttransistors, da die Kanallänge im Wesentlichen die Stromtreiberfähigkeit und die Schaltgeschwindigkeit des Transistorbauteils beeinflusst.
  • Während der letzten Jahre wurden die Bauteilabmessungen dieser Feldeffekttransistoren stetig bis zu Kanallängen von 0.1 μm und darunter reduziert, wodurch die Bauteilleistungsfähigkeit verbessert wurde, während gleichzeitig eine lediglich bescheidene Leistungsaufnahme erforderlich ist, wenn integrierte C-MOS-Schaltungen betrachtet werden. Daher ist diese Art der Schaltungsarchitektur zur dominierenden Technologie für integrierte Schaltungen geworden. Beim ständigen Verringern der Strukturgrößen von Transistorelementen ist ein wesentliches Problem die Herstellung dotierter Gebiete mit gut definierten Formen und Abmessungen, um damit ein erforderliches Dotierstoffprofil in diesen Gebieten zu erreichen. Da diese Dotierstoffprofile im Wesentlichen die Ladungsträgerverteilung sowie die Verteildung des in dem Bauteil während des Betriebs vorherrschenden elektrischen Feldes bestimmen, ist das strikte Steuern der Dotierstoffprofile wesentlich, um ein verbessertes Bauteilverhalten zu erreichen. Insbesondere für äußerst größenreduzierte Schaltungen mit Abmessungen im Bereich deutlich unter 1 μm treten zusätzliche Probleme auf, die bislang für Transistorelemente im Bereich von 1 μm unbekannt waren, so dass sogar noch strengere Anforderungen bei der Herstellung geeigneter Dotierstoffprofile erforderlich sind.
  • In technisch fortschrittlichen Transistorelementen muss das Dotierstoffprofil in zumindest zwei Dimensionen, d. h. in einer Tiefenrichtung in Bezug auf ein das Schaltungselement tragenden Substrats und in einer Richtung senkrecht zu der Tiefenrichtung, die auch als laterale Richtung bezeichnet werden kann, gesteuert werden, um die erforderliche Ladungsträger- und Feldverteilung bereitzustellen. Da es konventionelle Diffusionsverfahren im Allgemeinen nicht erlauben, ein spezifiziertes Dotierstoffprofil in einer Richtung zu bilden, die von einer Dotierstoff speisenden Materialschicht wegzeigt, – mit Ausnahme einer graduell abnehmenden Dotierstoffkonzentration auf der Grund der Natur des Diffusionsprozesses – wurde das Implantieren von Ionen die bevorzugte Technik zum Einführen von Dotierstoffatome in einer gewünschten Konzentration bei einer gewünschten Tiefe eines spezifischen Gebietes. Das laterale Profil oder der laterale Einschluss der implantierten Dotierstoffe wird für gewöhnlich erreicht, indem entsprechende Implantationsmasken gebildet werden, die die darunter liegenden Gebiete teilweise oder vollständig abschirmen, wodurch das geforderte laterale Profil erzeugt wird. Obwohl die Ionenimplantation die Herstellung eines Dotierstoffkonzentrationsspitzenwertes innerhalb relativ beschränkter Bauteilgebiete ermöglicht, ist die endgültige Form und Abmessung des Dotierstoffprofils dennoch teilweise durch die Diffusionsprozesse bestimmt, d. h. durch Ausheizprozesse, die zum Aktivieren der Dotierstoffatome erforderlich sind, d. h. zum Anordnen der Dotierstoffatome an regulären Gitterplätzen und zum zumindest teilweise Ausheilen von Kristallschäden, die durch die Implantation hervorgerufen wurden.
  • In technisch sehr weit entwickelten Transistorelementen sind die Abmessungen der dotierten Gebiete, beispielsweise der Source- und Draingebiete mit dem dazwischen angeordneten Kanalgebiet, äußerst klein und werden in künftigen Bauteilgenerationen weiter reduziert, so dass die Prozessgrenzen bei der Implantation und dem Ausheizen, d. h. Diffusionsprozessen, zunehmend restriktiver werden. Daher sind zuverlässige und effiziente Messtechniken erforderlich, um die Dotierstoffprofile, die durch die angewendeten Implantations- und Ausheizprozesse geschaffen werden, ständig zu überwachen. Aus diesem Grunde werden große Anstrengungen unternommen, um Techniken für das Gewinnen von Informationen über Dotierstoffprofile innerhalb von Schaltungselementen zu entwickeln. Es stellt sich heraus, dass die Dotierstoffkonzentration in der Tiefenrichtung mit sehr hoher Genauigkeit messbar ist, wohingegen im Wesentlichen keine Information gesammelt werden kann, die sich auf das laterale Dotierstoffprofil bezieht, was jedoch für die Funktionalität des Transistorelements entscheidend ist. Folglich wurden eine Vielzahl von Messtechniken entwickelt, um ein zweidimensionales Bild der Ladungsträgerverteilung und damit des Dotierstoffprofils, das eng mit der während des Betriebs des Bauteils gemessenen Ladungsträgerverteilung verknüpft ist, mehr oder minder zu bestimmen. Zu entsprechenden Verfahren können die Abtastkapazitätsmikroskopie (SCM), die Nano-Verteilungswiderstandsprofilierung (nano-SRP), die Bindungskräftemikroskopie mit Ätzanalyse oder die Transmissionselektronenmikroskopie mit Ätzanalyse, die Kelvinsonden-Kräfteabtastmikroskopie, und dergleichen gehören. Einige dieser Verfahren können eine räumliche Auflösung von ungefähr 10 nm liefern, wie dies für gegenwärtige und künftige Bauteilgenerationen als notwendig erachtet wird. Die meisten dieser Techniken sind gegenwärtig nicht unter praktischen Bedingungen erprobt und sind noch in der Untersuchungsphase, so dass entsprechende Anlagen mit hoher Auflösung und Genauigkeit momentan kommerziell nicht erhältlich sind. Ferner erfordern die zuvor genannten Techniken einen großen Aufwand hinsichtlich der Probenpräparation und der Anlagenhandhabung, wodurch das Entwickeln und das Testen neuer Technologie bei der Herstellung von Dotierstoffprofilen für künftige Bauteilgenerationen deutlich verlangsamt wird.
  • Angesichts der zuvor beschriebenen Probleme besteht daher ein Bedarf für ein verbessertes Verfahren zur Bestimmung des lateralen Ladungsträger- und/oder Dotierstoffprofils in Schaltungselementen.
  • ÜBERBLICK ÜBER DIE ERFINDUNG
  • Die vorliegende Erfindung betrifft eine Technik zur Bewertung der lateralen Abmessung eines Dotierstoffprofils durch Bestimmen einer Überlappkapazität des Profils in einer Struktur, die einen „Kondensator" bildet, wobei die Überlappkapazität mit einer „Referenz-"kapazität verglichen wird.
  • In einer anschaulichen Ausführungsform der vorliegenden Erfindung umfasst ein Verfahren die Merkmale des Anspruchs 1.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Weitere Ausführungsformen der vorliegenden Erfindung sind in den angefügten Patentansprüchen definiert und gehen deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird; es zeigen:
  • 1a schematisch eine Querschnittsansicht einer Transistorstruktur, die zur Bestimmung einer lateralen Abmessung eines Dotierstoffprofils gemäß einer anschaulichen Ausführungsform der vorliegenden Erfindung benutzt wird;
  • 1b bis 1d schematisch Querschnittsansichten eines Teils einer Transistorstruktur während diverser Schritte beim Bestimmen einer lateralen Ausdehnung eines Dotierstoffprofils; und
  • 1e einen Graphen, der Messwerte einer Überlappkapazität für veränderliche seitliche Positionen der Referenzprofile und für ein zu messendes Profil enthält.
  • DETAILLIERTE BESCHREIBUNG
  • Die vorliegende Erfindung basiert auf der Überlegung, dass in einer Transistorstruktur eine sogenannte Überlappkapazität, d. h. die Kapazität, die durch den Betrag des Überlapps des Drain- oder des Sourcegebiets mit der darüber liegenden Gateelektrode erzeugt wird, direkt einer Änderung in der lateralen Position des Dotierstoffprofils, das das Drain- oder Sourcegebiet bildet, entspricht. Durch Erzeugung einer Transistorstruktur, die die Messung der Überlappkapazität eines bekannten Dotierstoffprofils – oder eines Profils, das durch gut bekannte Prozessparameter gebildet wird – für eine oder mehrere bekannte Offset-Positionen erlaubt, um einen Referenzwert zu erhalten, kann ein neues Dotierstoffprofil bewertet werden, indem die entsprechende Überlappkapazität für eine bekannte Offset-Position bestimmt und mit dem Referenzwert verglichen wird.
  • Es sollte beachtet werden, dass die folgenden anschaulichen Ausführungsformen sich auf die Bestimmung des lateralen Ladungsträgerprofils und damit des Dotierstoffprofils eines Drain- oder Sourcegebiets eines Feldeffekttransistors beziehen, da die genaue Steuerung dieser Dotierstoffprofile wichtig für gegenwärtige und zukünftige Bauteilgenerationen mit äußerst reduzierter Kanallänge und fortschrittlichen Gateisolationsstrukturen sind, an die die Gestaltung der Drain- und Sourcegebiete anzupassen ist. Die vorliegende Erfindung ist daher äußerst vorteilhaft bei der Bewertung und Entwicklung von Implantations-, Diffusions- und Ausheizabläufen zum Ermitteln neuer Arten von Dotierstoffprofilen und zum Verbessern gegenwärtig etablierter Prozesssequenzen bei der Herstellung dotierter Halbleitergebiete. In den offenbarten Ausführungsformen können die lateralen Profile unter Anwendung einer Transistorstruktur bestimmt werden. Die Prinzipien der vorliegenden Erfindung können jedoch auch auf eine beliebige Halbleiterstruktur, die nicht notwendigerweise eine Transistorstruktur ist und komplexe Dotierstoffprofile enthält, die durch einen entsprechenden Implantations- und/oder Diffusions- und/oder Ausheizzyklus gebildet werden, angewendet werden, wobei die Transistorstruktur, die zur Ermittlung der Information über das laterale Dotierstoffprofil ein Messwerkzeug für eine beliebige Halbleiterstruktur mit einem dotieren Gebiet repräsentieren kann. D. h., eine beliebige Prozesssequenz zur Schaffung eines Dotierstoffprofils in Übereinstimmung mit spezifizierten Prozesserfordernissen kann in effizienter Weise durch die hierin beschriebenen Verfahren bewertet werden, solange das interessierende Dotierstoffprofil als ein Drain- und Sourceprofil eines entsprechend gestalteten Transistors „verwendet" werden kann. Wenn beispielsweise die Wirkungen eines geänderten Prozessrezeptes zu untersuchen sind, kann das Profil in der Tiefenrichtung durch gut bekannte Verfahren bewertet werden, wohingegen das laterale Profil dann bewertet werden kann, indem eine Transistorstruktur mit dem vorhergehenden und dem geänderten Prozessrezept gebildet wird, um deren Unterschied zu bestimmen. Die Transistorstruktur kann daher lediglich ein Mittel repräsentieren, um die erforderlichen Messergebnisse zu erhalten und muss nicht notwendigerweise selbst der Gegenstand der Untersuchung sein.
  • Mit Bezug zu den 1a bis 1c werden nun weitere anschauliche Ausführungsformen der vorliegenden Erfindung detaillierter beschrieben.
  • 1a zeigt schematisch eine Querschnittsansicht einer Transistorstruktur 100 mit einem Substrat 101, die ein darin gebildetes aktives Gebiet 110 aufweist, d. h., ein Gebiet, das aus einem halbleitendem Material mit einer gewissen Menge darin vorgesehener Dotierstoffatome einer spezifizierten Leitfähigkeitsart gebildet ist. In dem aktiven Gebiet 110 sind ein erstes dotiertes Gebiet 102 und eines zweites dotiertes Gebiet 103 gebildet, die auch als Source- und Draingebiete bezeichnet werden können, wobei auf Grund der üblicherweise symmetrischen Konfiguration der Transistorstruktur 100 das Gebiet 102 oder das Gebiet 103 als das Source oder Drain des Transistors dienen können. Das erste und das zweite dotierte Gebiet 102, 103 enthalten Dotierstoffe einer zweiten Leitfähigkeitsart, die invers zur Leitfähigkeitsart der Dotierstoffe in dem aktiven Gebiet 110 sind, so dass das aktive Gebiet 110 und das erste und das zweite dotierte Gebiet 102, 103 voneinander mittels eines PN-Übergangs getrennt sind. Das erste und das zweite dotierte Gebiet 102, 103 oder das Drain- und Sourcegebiet sind in lateraler Richtung, die in 1a als die horizontale Richtung gekennzeichnet ist, und die für gewöhnlich als die Längendimension der Transistorstruktur 100 bezeichnet wird, durch ein Kanalgebiet 104 getrennt, das auch im Vergleich zu den ersten und den zweiten dotierten Gebiet 102, 103 invers dotiert ist. Eine Gateelektrode 106, die beispielsweise aus dotierten Polysilizium gebildet ist, ist über dem Kanalgebiet 104 und einem Teil des ersten und des zweiten dotierten Gebiets 102, 103 gebildet und ist davon durch eine Gateisolationsschicht 105 getrennt. Dielektrische Abstandselemente 107 sind an den Seitenwänden der Gateelektrode 106 gebildet. Obwohl die Abstandselemente 107 in Bezug auf eine Tiefenrichtung, d. h. in 1a die vertikale Richtung, nicht symmetrische sein müssen, kann den Abstandselementen 107 eine Dicke zugeordnet werden und diese kann durch die laterale Ausdehnung an der Unterseite der Abstandselemente 107 gekennzeichnet sein, die durch das Bezugszeichen 109 bezeichnet ist. In anderen Ausführungsformen können die Abstandselemente 107 eine im Wesentlichen gleichförmige Dicke über die gesamte Ausdehnung in der Tiefenrichtung aufweisen.
  • Wie durch das Bezugszeichen 108 angedeutet ist, besitzen das zweite dotierte Gebiet 103 (und selbstverständlich das erste dotierte Gebiet 102) ein Überlappgebiet in Bezug auf die Gateelektrode 106, das ein gewisses Maß an kapazitiver Kopplung der Gateelektrode 106 zu dem zweiten dotierten Gebiet 103 während des Betriebs der Transistorstruktur 100 hervorruft. Die Größe der kapazitiven Kopplung wird allgemein als Überlappkapazität bezeichnet. Es sollte beachtet werden, dass die Überlappkapazität von den Betriebsbedingungen der Transistorstruktur 100 abhängen kann. Diese Abhängigkeit, falls diese vorhanden ist, kann in einfacher Weise durch Betreiben der Transistorstruktur unter definierten Bedingungen eliminiert werden.
  • Ein typischer Prozessablauf zur Herstellung der Transistorstruktur 100 kann technisch fortschrittliche Abscheide-, Photolithographie- und Ätzverfahren zur Herstellung der Gateisolatationsschicht 105 und der Gateelektrode 106 in Übereinstimmung mit den Entwurfserfordernissen beinhalten. Es sollte betont werden, dass die Abmessungen und die Prozesse zur Herstellung der Gateelektrode 106 und der Gateisolationsschicht 105 nicht kritisch sind, sofern nicht die Transistorstruktur 100 selbst der Gegenstand des Interesses ist. D. h., das Diffusionsverhalten der Dotierstoffe kann, abgesehen von vielen anderen Aspekten, von dem Vorhandensein einer speziellen Grenzfläche abhängen, so dass sogar die laterale Diffusion unter eine dünne Siliziumdioxidschicht sich von der Diffusion unter eine dielektrische Schicht mit großem ε unterscheiden kann. Danach können die Abstandselemente 107 durch Abscheiden eines dielektrischen Materials, beispielsweise einer dünnen Siliziumnitridschicht, an die sich eine Siliziumdioxidschicht anschließt, und durch anisotropes Ätzen der Materialschicht zur Herstellung der Abstandselemente 107 in einer selbstjustierenden Weise gebildet werden. Die Abscheideverfahren zur Herstellung einer dielektrischen Materialschicht mit gut definierter Dicke sind gegenwärtig gut etabliert und können Prozessverfahren mit einschließen, wie die chemische Dampfabscheidung (CVD), plasmaunterstützte CVD, Atomschichtenabscheidung (ALD), und dergleichen. Diese Verfahren erlauben ein Abscheiden von Materialschichten in einer äußerst konformen Weise, wobei die Schichtdicke gut steuerbar ist, so dass die Abstandselementsbreite 109 in genauer Weise innerhalb eines Bereichs von ungefähr 1 nm oder sogar weniger – abhängig von der verwendeten Abscheidetechnik – steuerbar ist.
  • Anschließend werden das erste und das zweite dotierte Gebiet 102, 103, d.h. das Source- und Draingebiet, beispielsweise durch Ionenimplantation mit einer spezifizierten Dotierstoffspezies mit einer vordefinierten Implantationsenergie und Dosis für eine definierte Zeitdauer gebildet, um somit das Dotierstoffprofil in der Tiefenrichtung zu steuern. Während des Implantationsprozesses dienen die Abstandselemente 107 und die Gateelektrode 106 als eine Implantationsmaske, um einen erforderlichen Versatz bzw. „Offset" des Dotierstoffprofils nach dem Implantieren von dem Kanalgebiet 104 zu erzeugen. Abhängig von dem geforderten Dotierstoffprofil der Gebiete 102, 103 werden die Implantationsparameter so gewählt, um letztlich ein gewünschtes Dotierstoffprofil zu erreichen. Somit kann in gewissen Fällen die Implantationssequenz mehrere Implantationsschritte aufweisen, die mit unterschiedlichen Neigungswinkeln, d. h. der Winkel, der zwischen der Richtung senkrecht zur Substratoberfläche und der Trajektorie der implantierten Ionen gebildet ist, wobei die Dosis und/oder die Implantationsenergie und/oder die Art der Dotierstoffatome auch geändert werden kann. In anderen Im plantationsabläufen können ein oder mehrere entfernbare Abstandselemente (nicht gezeigt) verwendet werden, um ein erforderliches laterales Dotierstoffprofil in den Gebieten 102, 103 zu schaffen. In anderen fortschrittlichen Implantationssequenzen können sogenannte Amorphisierungsimplantationsschritte vor und/oder während der Implantationsschritt zum Einführen der Dotierstoffatome ausgeführt werden. Diese Amorphisierungsschritte können kanalisierende Effekte reduzieren, d. h. die richtungsabhängige Ausbreitung von Ionen, die in das aktive Gebiet 104 eindringen, und können das Ausheilen von Gitterschäden in nachfolgenden Ausheizzyklen verbessern. In anderen Dotiersequenzen kann das Einbringen von Dotierstoffatomen in die Gebiete 102, 103 zusätzlich die Diffusion des Dotierstoffes in das darunter liegende Material durch Bereitstellen einer Diffusionsschicht mit einer darin eingebrachten hohen Konzentration an Dotierstoffatomen (nicht gezeigt) beinhalten, oder die Abstandselemente 107 können Dotierstoffatome in hoher Konzentration enthalten, die dann in die darunter liegenden Gebiete 102, 103 diffundieren können.
  • Unabhängig von der Technik zur Einführung der Dotierstoffatome in das Gebiet 102, 103 werden typischer Weise ein oder mehrere Ausheizzyklen durchgeführt, um die Dotierstoffatome zu diffundieren, um damit zumindest einen Teil davon zu aktivieren und um Kristallschäden, die durch die vorhergehenden Implantationsschritte hervorgerufen wurden, auszuheilen. Abhängig von dem angewendeten Implantationsschema liegen typische Ausheiztemperaturen in einem Bereich von ungefähr 500°C bis 1100°C für eine Zeitdauer von ungefähr 0.1 Sekunde bis einige Minuten. Während dieses Ausheizzyklusses und möglicherweise während Wärmebehandlungsprozessen, die in späteren Phasen des Herstellungsprozesses durchgeführt werden, tritt eine Diffusion der Dotierstoffatome auf und führt zu einer Änderung des implantierten Dotierstoffprofils, und folglich müssen diese Diffusionseffekte von Prozessingenieuren berücksichtigt werden, wenn Prozesssequenzen zur Herstellung von Dotierstoffprofilen entworfen und entwickelt werden.
  • Danach können weitere Schritte ausgeführt werden, um die Transistorstruktur 100 fertigzustellen, etwa das Herstellen von Silizidgebieten (nicht gezeigt) auf der Gateelektrode 106 und den Gebieten 102, 103. Ferner können entsprechende Kontakte auf den Gebieten 102, 103 und der Gateelektrode 106 durch gut bekannte Prozesstechniken- gebildet werden-, um die korrekte Transistorfunktion während des Betriebs des Bauteils 100 sicherzustellen.
  • In anderen Ausführungsformen können die Gebiete 102, 103 entsprechend zu Implantationschematas mit einem ersten Dotierzyklus zur Bildung von Erweiterungsgebieten (nicht gezeigt) hergestellt werden, wobei möglicherweise zusätzliche Seitenwandabstandselemente (nicht gezeigt) verwendet werden. Dann können die Abstandselemente 107 gebildet werden und danach kann eine zweite Implantationssequenz ausgeführt werden, beispielsweise in der zuvor beschriebenen Weise, um die Gebiete 102, 103 zu bilden, wobei der zweite Implantationszyklus somit mit einem variierenden lateralen Versatz durchgeführt wird. Abhängig von dem gewünschten Prozessschema kann ein Ausheizzyklus nach der ersten Implantationssequenz ausgeführt werden, oder es kann ein gemeinsamer Ausheizzyklus nach dem ersten und dem zweiten Implantationsprozess durchgeführt werden. Das schließlich erhaltene Dotierstoffprofil der Gebiete 102, 103 kann verwendet werden beim Bestimmen einer Abhängigkeit insbesondere zwischen dem in dem zweiten Implantationsprozess geschaffenen Profil und dem entsprechend erzeugten Überlapp, wobei die erste Implantation hilfreich sein kann, um eine „effiziente" Transistorstruktur für eine nachfolgende Messung einer Überlappkapazität zu schaffen.
  • Während des Betriebs wird eine geeignete Steuerspannung an die Gateelektrode 106 angelegt, und mit einer geeigneten und bekannten Versorgungsspannung kann der Strom in der Transistorstruktur 100 gemessen werden. Aus den gemessenen Werten und den Transistorparametern, etwa der Kanallänge, der Dicke der Gateisolationsschicht 105 und deren Dielektrizitätskonstante, sowie den Transistorabmessungen in der Breitenrichtung, d. h. in der Richtung senkrecht zur Zeichenebene aus 1, der Gatekapazität, d. h. der Kapazität zwischen der Gateelektrode 106 und dem Kanalgebiet 104, kann die Überlappkapazität und eine eventuelle Streukapazität mit hoher Genauigkeit ermittelt werden. Offensichtlich steht die Überlappkapazität in direkter Beziehung zu der Größe des Überlappgebiets 108 und kann damit ein Maß der lateralen Position des Gebiets 103 in Bezug auf die Gateelektrode 106 repräsentieren. Wie aus 1a deutlich wird, kann die laterale Größe des Überlappgebiets 108 geändert werden, indem die Abstandselementsbreite 109 während der Herstellung der Abstandselemente 107 variiert wird, wenn die nachfolgenden Implantations-, Diffusions- und Ausheizschritte im Wesentlichen ohne Modifizierung ausgeführt werden. Beispielsweise erhöht ein Verringern der Abstandselementsbreite 109 das Überlappgebiet 108, wohingegen ein Vergrößern der Abstandselementsbreite 109 zu einer Verringerung des Überlappgebiets 108 führt, während die Gesamteigenschaften des Gebiets 103 im Wesentlichen unverändert bleiben. Da die durch das Überlappgebiet 108 erzeugte Überlappkapazität direkt mit der tatsächlichen Größe des Überlappgebiets 108 in Beziehung steht, entspricht eine Änderung der Überlappkapazität, die mit hoher Genauigkeit messbar ist, einer Änderung der lateralen Position des Gebiets 103 und erlaubt damit eine äußerst kosteneffiziente und präzise Bewertung von Implantations-, Diffusions- und Ausheizvarianten, wie dies detaillierter mit Bezug den 1b bis 1e erläutert wird.
  • 1b zeigt schematisch eine Querschnittsansicht eines Teils einer Halbleiterstruktur 100a, die im Wesentlichen von der gleichen Art wie die Transistorstruktur 100, die in 1a gezeigt ist, sein kann. Der Einfachheit halber sind ähnliche oder äquivalente Teile mit den gleichen Bezugszeichen belegt, wohingegen andere Merkmale, die im Wesentlichen den in 1a gezeigten Merkmalen entsprechen, davon aber durch Größe oder Position abweichen, mit einem zusätzlichen „a" in den Bezugszeichen gekennzeichnet sind. Die Transistorstruktur 100a aus 1b kann entsprechend den Prozessschritten hergestellt werden, die mit Bezug zu 1a beschrieben sind, wobei gut definierte Prozessbedingungen verwendet wurden, um die Abstandselemente 107 mit einer vordefinierten Breite 109a, deren Genauigkeit durch die Abscheidegenauigkeit bestimmt ist, wie dies zuvor erläutert ist, zu bilden. Ferner weist das dotierte Gebiet 103a ein gut spezifiziertes Dotierstoffprofil auf, das der Einfachheit halber ebenso als 103a bezeichnet wird und als ein Referenzprofil verwendet werden kann. Wie zuvor erläutert ist, ist die Größe des Überlappgebiets 108a durch die Abstandselementsbreite 109a und die Prozessparameter bei der Herstellung des Referenzprofils 103a bestimmt. Da die Abstandselementsbreite 109a bekannt ist, kann die Überlappkapazität der Transistorstruktur 100a, die durch das Überlappgebiet 108a erzeugt wird, in einfacher Weise bestimmt werden und diese ist als CA bezeichnet.
  • 1c zeigt schematisch einen Teil einer Transistorstruktur 100b, die im Wesentlichen von der gleichen Art ist wie jene in 1b. Die entsprechenden Teile oder Komponenten sind durch die gleichen Bezugszeichen gekennzeichnet, wohingegen Abmessungen und Teile, die sich von 1b unterscheiden, ein zusätzliches „b" aufweisen. Die Transistorstruktur 100b umfasst die Abstandselemente 107 mit einer Breite 109b, die im Vergleich zur Abstandselementsbreite 109a in 1b größer ist. Folglich ist die Größe des Überlappgebiets 108b geringer als jene des Überlappgebiets 108a, da das Gebiet 103a in 1c im Wesentlichen identisch zu jenem in 1b ist, d. h. die Dotierstoffprofile sind im Wesentlichen identisch auf Grund der im Wesentlichen gleichen Prozessbedingungen bei der Herstellung des dotierten Gebiets 103a der Strukturen 100a und 100b. Wie zuvor beschrieben ist, wird eine Überlappkapazität CB erhalten, die dem Überlappgebiet 108b entspricht. Somit kann aus den experimentell ermittelten Überlappkapazitäten CA und CB eine Abhängigkeit erstellt werden, die die laterale Position des Referenzprofils 103a mit einem lateralen Offset- bzw. Versatz in Bezug auf die Gateelektrode 106 verknüpft.
  • Die Gateelektrode 106 und das Abstandselement 107 können als eine stufenartige Implantationsmaske betrachtet werden, die zu der gleichen Dotierstoffverteilung führt, d. h. der Ausdehnung des Referenzprofils 103a unter die stufenartige Implantationsmaske, die durch die Gateelektrode 106 und das Abstandselement 107 gebildet ist, ist im Wesentlichen die gleiche. D. h., die Größe des Überlappgebiets 108a plus die Abstandselementsbreite 109a ist ungefähr gleich der Größe des Überlappgebiets 108b plus der Abstandselementsbreite 109b. Andererseits kann ein unterschiedlicher Herstellungsprozess eines beliebigen Dotierstoffprofils, das damit eine unbekannte Ausdehnung unter die stufenartige Struktur, die durch die Gateleketrode 106 und das Abstandselement 107 gebildet ist, aufweist, durch die entsprechende Überlappkapazität charakterisiert werden, die durch das unbekannte Dotierstoffprofil erzeugt wird. Für eine gegebene Breite der Abstandselemente 107 kann dann die Überlappkapazität des unbekannten Profils auf der Grundlage des Profils 103a bewertet werden, wie dies nachfolgend detaillierter beschrieben ist.
  • 1d zeigt schematisch eine Transistorstruktur 100c, die sehr ähnlich ist zu beispielsweise der Struktur 100a aus 1c, mit Ausnahme des dotierten Gebiets, d. h. des Dotierstoffprofils 103c, da das Dotierstoffprofil 103c mit mindestens einem unterschiedlichen Prozessparameter im Vergleich zu den bei der Herstellung des Referenzprofils 103a verwendeten Prozesssequenzen hergestellt wurde. Folglich kann das Überlappgebiet 108c eine unterschiedliche Größe aufweisen, selbst wenn die Abstandselementsbreite 109b der des Abstandselements 107 aus 1c entspricht. Während des Betriebs der Transistorstruktur 100c kann die entsprechende Überlappkapazität, die als CC bezeichnet ist, gemessen werden und kann dann verwendet werden, um einen Unterschied in der lateralen Ausdehnung des Dotierstoffprofils 103c im Vergleich zu jener des Referenzprofils 103a zu bestimmen.
  • 1e zeigt schematisch einen Graphen, der die Messergebnisse für die Überlappkapazitäten CA, CB und CC in Bezug auf die entsprechenden Abstandselementsbreiten 109a und 109b zeigt. Die vertikale Achse repräsentiert das Messergebnis der Überlappkapazität in femto-Farad (fF), wohingegen die horizontale Achse die Abstandselementsbereite in Nanometer bezeichnet. In 1e sind die Überlappkapazitäten CA, CB mit Werten von 0.4 und 0.3 fF für das Referenzprofil 103 gegen die entsprechende Abstandselementsbreite 109a, 109b aufgezeichnet, die in dem vorliegenden Beispiel zu 10 nm bzw. 15 nm bestimmt wurde. Unter Annahme einer linearen Abhängigkeit zwischen der Überlappkapazität und der Abstandselementsbreite, wie dies durch die CA und CB verbindende gerade Linie angedeutet ist, ändert sich die Überlappkapazität mit 0.1 fF pro 5 nm Änderung in der Abstandselementsbreite. Die Überlappkapazität CC wird mit 0.38 fF für die Abstandselementsbreite 109b mit 15 nm bestimmt. Aus dem Graphen aus 1e oder durch Berechnung kann die entsprechende Abstandselementsbreite abgeschätzt werden und beträgt ungefähr 11 nm. Dies bedeutet, dass die Überlappkapazität CC eine Abstandselementsbreite von 11 nm erfordern würde, wenn die laterale Ausdehnung des Profils 103c der lateralen Ausdehnung des Referenzprofils 103a entspräche. Da die tatsächliche Abstandselementsbreite, die zur Herstellung des Profils 103c verwendet wurde, im Wesentlichen gleich der Abstandselements 109b mit 15 nm war, kann das Dotierstoffprofil 103c eine um ungefähr 4 nm größere laterale Ausdehnung aufweisen. Somit kann der Prozess zur Herstellung des Profils 103c zu einer deutlich größeren lateralen Ausdehnung im Vergleich zu dem Prozess, der zur Herstellung des Referenzprofils 103a verwendet wurde, führen.
  • Es sollte beachtet werden, dass das zuvor beschriebene Beispiel lediglich anschaulicher Natur ist und das eine Vielzahl von Variationen und Modifikationen durchgeführt werden können, ohne vom Gegenstand der vorliegenden Erfindung abzuweichen. Beispielsweise können in einer Ausführungsform eine Vielzahl unterschiedlicher Abstandselementsbreiten bei der Herstellung der Referenzprofile 103a zur Aufstellung einer entsprechenden Abhängigkeit zwischen der entsprechenden Überlappkapazität und der Abstandselementsbreite mit höherer Genauigkeit verwendet werden. In 1e ist eine zusätzliche Überlappkapazität CD von ungefähr 0.2 fF bei einer Abstandselementsbreite von 20 nm als ein dritter Referenzwert zum Ermitteln der Änderung der Überlappkapazität mit variierender Abstandselementsbreite gezeigt. In anderen Fällen kann eine Vielzahl von Referenzüberlappkapazitäten verwendet werden.
  • In anderen Ausführungsformen kann eine komplexere mathematische Funktion auf der Grundlage der Messergebnisse für mehrere Überlappkapazitäten, etwa CA, CC und CD, erstellt werden, um einen analytischen Ausdruck oder eine entsprechende Referenzkurve bereitzustellen. Beispielsweise können die Messergebnisse oder theoretische Überlegungen eine nichtlineare Abhängigkeit zwischen der Überlappkapazität und der Abstandselementsbreite auf Grund beispielsweise eines lateralen Konzentrationsgradienten in den Profilen 103a und 103b nahe legen. Die mathematische Funktion kann es dann ermöglichen, eine beliebige Abstandselementsbreite zu einer entsprechenden Überlappkapazität selbst für ein nichtlineares Verhalten zuzuordnen. Das Ermitteln eines analytischen Ausdrucks für die Referenzkurve kann durch bekannte Fit-Verfahren erreicht werden.
  • Wenn eine entsprechende Abhängigkeit zwischen der Überlappkapazität und der Abstandselementsbreite für ein Referenzprofil, etwa das Referenzprofil 103a, erstellt wurde, muss die Abstandselementsbreite zum Messen der Überlappkapazität CC des Profils 103c nicht mit eine der Abstandselementsbreiten übereinstimmen, die zur Messung der Referenzwerte CA, CC oder CD verwendet wurden.
  • In einer anschaulichen Ausführungsform können die Messergebnisse für die Überlappkapazität mit entsprechenden zweidimensionalen Simulationsberechnungen für Implantations- und Diffusionszyklen verglichen werden, und entsprechende Nutzsignalsimulationsberechnungen für das Bauteil können ausgeführt werden, um die Messergebnisse, beispielsweise die Ergebnisse CA, CC, CD, CB mit den entsprechenden Berechnungsergebnissen auf der Grundlage der Nutzsignalsimulation und der zweidimensionalen Prozesssimulation zu vergleichen. Auf diese Weise kann ein Absolutwert für die Größe des Überlappgebiets 108 bestimmt werden, oder es kann zumindest die Genauigkeit der experimentell bestimmten Offset-Differenzen des zu bewertenden Profils verbessert werden. Ferner können die Messergebnisse, die eigentlich laterale Ladungsträgerprofile repräsentieren, in Dotierstoffprofile „übersetzt" werden, indem diese mit den Simulationsberechnungen verglichen werden.
  • Ferner kann eine systematische Abweichung der berechneten lateralen Dotierstoffprofile im Vergleich zu den Messergebnissen benutzt werden, um die Simulationsprogramme an die Messergebnisse anzupassen und danach können statistische Schwankungen in weiteren Messzyklen verringert werden, selbst wenn lediglich eine geringe Anzahl von Messungen durchgeführt wird, da das angepasste Simulationsprogramm in der Lage sein kann, die ermittelten Messergebnisse zu „glätten". Somit können bereits für eine geringe Anzahl an Teststrukturen die Eigenschaften des Ladungsträgerprofils und damit der Prozesssequenz zur Herstellung des entsprechenden Dotierstoffprofils mit hoher Genauigkeit bestimmt werden. In einer weiteren Ausführungsform können die durch eine der zuvor beschriebenen Ausführungsformen gewonnenen Messergebnisse verwendet werden, um ein zweidimensionales Prozesssimulationsprogramm zu kalibrieren, was dann dazu befähigt, eine entsprechende Prozesssequenz zur Herstellung dotierter Gebiete mittels Software innerhalb kurzer Zeitintervalle zu entwickeln und zu gestalten, ohne teure Prozess- und Messanlagen zu erfordern.
  • In anderen Ausführungsformen kann ein Referenzprofil, etwa das Profil 103a, für zwei oder mehr unterschiedliche Abstandselementsbreiten durch andere Verfahren, wie sie zuvor erwähnt sind, untersucht werden, um einen Anpassungs- oder Korrekturfaktor zu ermitteln, der eine Umwandlung von Messergebnissen gemäß der vorliegenden Erfindung und Messergebnissen, die durch andere Verfahren ermittelt wurden, ermöglicht. Auf diese Weise kann eine Bibliothek aus unterschiedlichen Referenzprofilen erstellt werden, wobei diverse Referenzkurven, die durch die vorliegende Erfindung erzeugt wurden, mit entsprechenden Messergebnissen in Beziehung gesetzt werden, die durch andere Verfahren ermittelt wurden. Dies erlaubt Prozessingenieuren in bequemer Weise experimentelle Daten, die durch unterschiedliche Verfahren für diverse Arten von Referenzprofilen gewonnen wurden, zu vergleichen und zu bewerten.
  • In einer Ausführungsform der vorliegenden Erfindung können zwei oder mehr der Transistorstrukturen 100a, 100b und 100c auf dem gleichen Substrat gebildet werden, so dass eine Parameterverschiebung von Prozessschritten, die im Wesentlichen in der gleichen Weise für alle Transistorstrukturen ausgeführt werden, im Wesentlichen eliminiert werden kann, wodurch die Messgenauigkeit verbessert wird. Zum Beispiel können die Transistorstrukturen 100a, 100b, 100c in einem gemeinsamen Herstellungsprozess hergestellt werden, wobei unterschiedliche Dicken der dielektrischen Schicht während der Herstellung der Abstandselemente 107 vorgesehen werden. Zum Beispiel kann der Substratbereich, der die Transistorstruktur 100a trägt, mit einer Lackmaske nach dem Abscheiden einer spezifizierten Dicke von beispielsweise Siliziumdioxid bedeckt werden, die geeignet ist, um die Abstandselementsbreite 109a zu ergeben. Nach der Herstellung der Maske kann der Abscheideprozess fortgesetzt werden, um an jenen Bereichen des Substrats, die die Strukturen 100b, 100c tragen, eine Schichtdicke bereitzustellen, die geeignet ist, um die Abstandselementsbreite 109b zu erhalten. Danach können die Profile 103a in den Strukturen 100a, 100b mittels eines spezifizierten Implantationsablaufs gebildet werden, während die Struktur 100c von einer Lackmaske bedeckt ist. Anschließend wird das Dotierstoffprofil 103c hergestellt, während die Strukturen 100a und 100b durch eine entsprechende Lackmaske bedeckt sind. Diese Ausführungsform kann vorteilhaft sein, wenn die gleichen Ausheizbedingungen für die Aktivierung der Profile 103a und 103c verwendet werden. Zum Beispiel kann der Einfluss des Neigungswinkels bei der Implantation im einfacher Weise untersucht werden, indem mehrere nachfolgende Maskierungs- und Implantationsschritte ausgeführt werden.
  • In anderen Ausführungsformen kann eine Vielzahl an Referenzprofilen 103a, die sich voneinander unterscheiden können, und/oder eine Vielzahl von zu untersuchenden Profilen 103c auf einem einzelnen Substrat während des gleichen Herstellungsprozesses gebildet werden.
  • In weiteren Ausführungsformen können die Transistorstrukturen 100a, 100b und 100c auf unterschiedlichen Substraten gebildet werden, wobei vorteilhafter Weise diese Substrate innerhalb eines beschränkten Zeitrahmens verarbeitet werden, um somit Variationen der Prozesse zu minimieren, die für alle Transistorstrukturen identisch sind. Auf diese Weise können sogar subtile Unterschiede, die durch unterschiedliche Ausheizbedingungen eingeführt werden, bestimmt werden.

Claims (18)

  1. Verfahren mit: Bestimmen einer ersten kapazitiven Kopplung eines Referenzdotierstoffprofiles, das in einem ersten Halbleitergebiet gebildet ist, zu einem ersten leitenden Gebiet, das in einer zu einer Tiefenrichtung eines Substrats, das das erste Halbleitergebiet umfasst, senkrechten Richtung zu dem Referenzdotierstoffprofil mittels eines ersten dielektrischen Gebiets mit einer ersten Offset-Dicke versetzt ist; Bestimmen einer zweiten kapazitiven Kopplung des Referenzdotierstoffprofiles, das in einem zweiten Halbleitergebiet gebildet ist, zu einem zweiten leitenden Gebiet, das in einer zu einer Tiefenrichtung eines Substrats, das das zweite Halbleitergebiet umfasst, senkrechten Richtung zu dem Referenzdotierstoffprofil mittels eines zweiten dielektrischen Gebiets mit einer zweiten Offset-Dicke versetzt ist; Bestimmen einer kapazitiven Kopplung eines Testdotierstoffprofils, das in einem dritten Halbleitergebiet gebildet ist, zu einem dritten leitenden Gebiet, das in einer zu einer Tiefenrichtung eines Substrats, das das dritte Halbleitergebiet umfasst, senkrechten Richtung zu dem dritten Halbleitergebiet mittels eines dritten dielektrischen Gebiets mit einer vordefinierten Offset-Dicke versetzt ist; und Bewerten einer lateralen Verteilung des Testdotierstoffprofiles auf der Grundlage der ersten und der zweiten kapazitiven Kopplung und der ersten Offset-Dicke, der zweiten Offset-Dicke und der vordefinierten Offset-Dicke.
  2. Das Verfahren nach Anspruch 1, wobei das Referenzdotierstoffprofil und das Testdotierstoffprofil, das erste, das zweite und das dritte leitende Gebiet und das erste, das zweite und das dritte dielektrische Gebiet Teile einer ersten, einer zweiten und einer dritten Transistorstruktur sind.
  3. Das Verfahren nach Anspruch 2, wobei Abmessungen und Materialien der ersten, der zweiten und der dritten Transistorstruktur im Wesentlichen identisch sind.
  4. Das Verfahren nach Anspruch 1, das ferner Ermitteln einer mathematischen Abhängigkeit zwischen der ersten und der zweiten kapazitiven Kopplung und der ersten und der zweiten Offset-Dicke umfasst.
  5. Das Verfahren nach Anspruch 4, das ferner Bestimmen einer Änderung der kapazitiven Kopplung mit einer Änderung der Offset-Dicke für das Referenzdotierstoffprofil umfasst.
  6. Das Verfahren nach Anspruch 1, wobei die vordefinierte Offset-Dicke im Wesentlichen gleich der ersten oder der zweiten Offset-Dicke ist.
  7. Das Verfahren nach Anspruch 1, das ferner Bestimmen eines Unterschieds einer lateralen Ausdehnung des Referenzdotierstoffprofiles und des Testdotierstoffprofiles umfasst.
  8. Das Verfahren nach 7, das ferner umfasst: Ausführen einer Simulation für einen Prozess zur Herstellung des Referenzdotierstoffprofiles und des Testdotierstoffprofiles; und Vergleichen eines Ergebnisses der Simulation mit dem Unterschied.
  9. Das Verfahren nach Anspruch 8, das ferner umfasst: Simulieren der ersten, der zweiten und der dritten kapazitiven Kopplung durch eine Signalsimulation; und Ermitteln eines theoretischen Wertes des Unterschiedes der lateralen Ausdehnung auf der Grundlage der Prozesssimulation und des Signalssimulationsergebnisses.
  10. Das Verfahren nach Anspruch 1, das ferner umfasst: Simulieren eines zweidimensionalen Herstellungsprozesses zur Bildung des Referenzdotierstoffprofiles und des Testdotierstoffprofiles und Anpassen der zweidimensionalen Prozesssimulation auf der Grundlage der lateralen Verteilung.
  11. Verfahren nach Anspruch 1, zusätzlich mit: Bilden einer ersten Gateelektrodenstruktur mit einem ersten Seitenwandabstandselement mit der ersten Offset-Dicke, wobei die erste Gateelektrodenstruktur das erste leitende Gebiet umfasst, und wobei das erste Seitenwandabstandselement das erste dielektrische Gebiet umfasst; Bilden einer zweiten Gateelektrodenstruktur mit einem zweiten Seitenwandabstandselement mit der zweiten Offset-Dicke, wobei die zweite Gateelektrodenstruktur das zweite leitende Gebiet umfasst, und wobei das zweite Seitenrandabstandselement das zweite dielektrische Gebiet umfasst; Bilden des Referenzdotierstoffprofils benachbart zu der ersten und der zweiten Gateelektrodenstruktur mit im Wesentlichen den gleichen Prozessbedingungen und Verwenden der ersten und zweiten Seitenwandabstandselemente als Implantationsmaske, wobei jedes Referenzdotierstoffprofil als Source und Drain eines ersten Transistors oder eines zweiten Transistors dient; wobei das Bestimmen der ersten kapazitiven Kopplung Bestimmen einer Überlappkapazität des ersten und des zweiten Transistors, um eine Abhängigkeit der Überlappkapazitätsänderung bei einer Änderung der Abstandselementsbreite für das Dotierstoffprofil zu ermitteln, umfasst; und wobei das Bestimmen der zweiten kapazitiven Kopplung Bestimmen einer Überlappkapazität des zweiten Transistors umfasst.
  12. Das Verfahren nach Anspruch 11, wobei die erste und die zweite Gateelektrodenstruktur identisch sind.
  13. Das Verfahren nach Anspruch 11, das ferner Bilden eines dritten Transistors mit einer Gateelektrodenstruktur mit einem dritten Seitenwandabstandselement mit der vordefinierten Offset-Dicke und mit dem Testdotierstoffprofil umfasst, wobei die Gateelektrodenstruktur das dritte leitende Gebiet umfasst und das dritte Seitenwandabstandselement das dritte dielektrische Gebiet umfasst.
  14. Das Verfahren nach Anspruch 13, wobei das Bestimmen der kapazitiven Kopplung des Testdotierstoffprofils zum dritten leitenden Gebiet umfasst: Bestimmen einer Überlappkapazität des dritten Transistors.
  15. Das Verfahren nach Anspruch 11, wobei der erste und der zweite Transistor auf einem gemeinsamen Substrat hergestellt werden.
  16. Das Verfahren nach Anspruch 13, wobei der erste, der zweite und der dritte Transistor auf einem gemeinsamen Substrat hergestellt werden.
  17. Das Verfahren nach Anspruch 13, wobei zumindest ein Prozessparameter eines Herstellungsvorganges bei der Herstellung des Testdotierstoffprofils im Vergleich zu einem Herstellungsprozess des Dotierstoffprofils geändert wird.
  18. Das Verfahren nach Anspruch 17, wobei der zumindest eine Prozessparameter einen Implantationsprozess und/oder einen Ausheizprozess betrifft.
DE10303682A 2003-01-30 2003-01-30 Verfahren zum Bewerten lateraler Dotier- und/oder Ladungsträgerprofile Expired - Fee Related DE10303682B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10303682A DE10303682B4 (de) 2003-01-30 2003-01-30 Verfahren zum Bewerten lateraler Dotier- und/oder Ladungsträgerprofile
US10/602,577 US6822430B2 (en) 2003-01-30 2003-06-24 Method of assessing lateral dopant and/or charge carrier profiles

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10303682A DE10303682B4 (de) 2003-01-30 2003-01-30 Verfahren zum Bewerten lateraler Dotier- und/oder Ladungsträgerprofile

Publications (2)

Publication Number Publication Date
DE10303682A1 DE10303682A1 (de) 2004-08-19
DE10303682B4 true DE10303682B4 (de) 2008-01-31

Family

ID=32730624

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10303682A Expired - Fee Related DE10303682B4 (de) 2003-01-30 2003-01-30 Verfahren zum Bewerten lateraler Dotier- und/oder Ladungsträgerprofile

Country Status (2)

Country Link
US (1) US6822430B2 (de)
DE (1) DE10303682B4 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI256940B (en) * 2004-06-18 2006-06-21 Walsin Lihwa Corp Integration manufacturing process for MEMS element
KR100698073B1 (ko) * 2005-10-27 2007-03-23 동부일렉트로닉스 주식회사 반도체 소자의 패턴이동 측정방법
JP2008098528A (ja) * 2006-10-13 2008-04-24 Toshiba Corp 半導体装置の製造方法
CN102768968B (zh) * 2012-07-03 2014-12-24 上海华力微电子有限公司 检测井区注入离子在不同浓度条件下扩散能力的方法
CN102779769B (zh) * 2012-07-03 2015-02-11 上海华力微电子有限公司 测算半导体器件井区注入离子横向扩散能力的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6166558A (en) * 1999-01-26 2000-12-26 Advanced Micro Devices, Inc. Method for measuring gate length and drain/source gate overlap
US6327555B1 (en) * 1998-04-28 2001-12-04 Sony Corporation Semiconductor simulation method
US20020102752A1 (en) * 2001-01-31 2002-08-01 Heng-Seng Huang Method for measuring effective gate channel length during C-V method

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US632755A (en) * 1899-01-31 1899-09-12 Hermann Schipke Edge-tool sharpener.
US5520769A (en) * 1994-12-07 1996-05-28 Advanced Micro Devices, Inc. Method for measuring concentration of dopant within a semiconductor substrate
US6069485A (en) * 1999-01-26 2000-05-30 Advanced Micro Devices, Inc. C-V method to extract lateral channel doping profiles of MOSFETs
US6878559B2 (en) * 2002-09-23 2005-04-12 Applied Materials, Inc. Measurement of lateral diffusion of diffused layers
US6963393B2 (en) * 2002-09-23 2005-11-08 Applied Materials, Inc. Measurement of lateral diffusion of diffused layers

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6327555B1 (en) * 1998-04-28 2001-12-04 Sony Corporation Semiconductor simulation method
US6166558A (en) * 1999-01-26 2000-12-26 Advanced Micro Devices, Inc. Method for measuring gate length and drain/source gate overlap
US20020102752A1 (en) * 2001-01-31 2002-08-01 Heng-Seng Huang Method for measuring effective gate channel length during C-V method

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
W. Rösner (u.a): Symposium on VLSI Technology, San Diego, S. 9 f, Mai 1988 *

Also Published As

Publication number Publication date
DE10303682A1 (de) 2004-08-19
US20040152222A1 (en) 2004-08-05
US6822430B2 (en) 2004-11-23

Similar Documents

Publication Publication Date Title
DE4224793C2 (de) Dünnfilmfeldeffektelement und Herstellungsverfahren dafür
DE102008035806B4 (de) Herstellungsverfahren für ein Halbleiterbauelement bzw. einen Transistor mit eingebettetem Si/GE-Material mit einem verbesserten Boreinschluss sowie Transistor
DE102007063229B4 (de) Verfahren und Teststruktur zur Überwachung von Prozesseigenschaften für die Herstellung eingebetteter Halbleiterlegierungen in Drain/Source-Gebieten
DE102004042156B4 (de) Transistor mit asymmetrischem Source/Drain- und Halo- Implantationsgebiet und Verfahren zum Herstellen desselben
DE102008021557B4 (de) Verfahren zum Überwachen einer vorhergesagten Produktqualitätsverteilung
DE102008021556B4 (de) Verfahren und System für zweistufige Vorhersage einer Qualitätsverteilung von Halbleiterbauelementen
DE10297676B4 (de) Verfahren zum Kalibrieren einer Messanlage auf Streumessungsbasis, die zum Messen von Abmessungen von Strukturelementen auf einem Halbleiterbauelement verwendet wird
DE10296953T5 (de) Doppelgatetransistor und Herstellungsverfahren
DE102009047310A1 (de) Austrittsarbeitseinstellung in Gate-Stapeln mit großem ε für Bauelemente mit unterschiedlichen Schwellwertspannungen
DE69836941T2 (de) Herstellungsverfahren für MOS-Struktur mit asymetrisch-dotiertem Kanal
DE10234931A1 (de) Verfahren zur Herstellung eines Metallsilizidgates in einer standardmässigen MOS-Prozesssequenz
DE102008016512B4 (de) Erhöhen der Verspannungsübertragungseffizienz in einem Transistor durch Verringern der Abstandshalterbreite während der Drain- und Source-Implantationssequenz
DE10208164A1 (de) Ein Verfahren und ein System zum Steuern einer elektrischen Eigenschaft eines Feldeffekttransistors
DE102007001134A1 (de) Halbleiterbauelement mit einem Gate und Verfahren zur Herstellung desselben
DE10255936B4 (de) Verfahren zur Herstellung einer Isolationsschicht und Verfahren zum Steuern einer Stickstoffkonzentration während der Herstellung der Isolationsschicht
DE102006030257B4 (de) Teststruktur zum Bestimmen der Eigenschaften von Halbleiterlegierungen in SOI-Transistoren mittels Röntgenbeugung
DE10303682B4 (de) Verfahren zum Bewerten lateraler Dotier- und/oder Ladungsträgerprofile
DE102010064287B4 (de) Verfahren zum zuverlässigen Einbetten von Metallsilizidkontaktgebieten in stark dotierte Drain- und Sourcegebiete durch eine Silizidstoppschicht und entsprechendes Halbleiterbauelement
DE112004000495T5 (de) Superjunction-Bauelement und diesbezügliche Herstellungsmethode
DE10056872C1 (de) Implantationsüberwachung unter Anwendung mehrerer Implantations- und Temperschritte
DE10233195A1 (de) Halbleitervorrichtung mit Grabenisolierung und Verfahren zu deren Herstellung
DE10297664B4 (de) Verfahren zur Anwendung von Streuungsmessungen mit statistisch relevanten Spektren zur Steuerung von Halbleiterfertigungsprozessen
DE10250902A1 (de) Verfahren zur Entfernung von Strukturelementen unter Verwendung eines verbesserten Abtragungsprozess bei der Herstellung eines Halbleiterelements
DE2912535A1 (de) Verfahren zur herstellung eines mis-feldeffekt-transistors mit einstellbarer, extrem kurzer kanallaenge
DE4415955A1 (de) Verfahren zur Herstellung eines Halbleiter-MOS-Transistors

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

8328 Change in the person/name/address of the agent

Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUSSER,

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20130801