DE10257203A1 - Lastansteuerungsschaltung unter Verwendung einer Freilaufdiode - Google Patents

Lastansteuerungsschaltung unter Verwendung einer Freilaufdiode Download PDF

Info

Publication number
DE10257203A1
DE10257203A1 DE10257203A DE10257203A DE10257203A1 DE 10257203 A1 DE10257203 A1 DE 10257203A1 DE 10257203 A DE10257203 A DE 10257203A DE 10257203 A DE10257203 A DE 10257203A DE 10257203 A1 DE10257203 A1 DE 10257203A1
Authority
DE
Germany
Prior art keywords
gate
mos transistor
capacitor
cgd
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10257203A
Other languages
English (en)
Other versions
DE10257203B8 (de
DE10257203B4 (de
Inventor
Shoji Kariya Miura
Tomoatsu Kariya Makino
Fuminari Kariya Suzuki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of DE10257203A1 publication Critical patent/DE10257203A1/de
Application granted granted Critical
Publication of DE10257203B4 publication Critical patent/DE10257203B4/de
Publication of DE10257203B8 publication Critical patent/DE10257203B8/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H01L29/7805—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode in antiparallel, e.g. freewheel diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Inverter Devices (AREA)
  • Electronic Switches (AREA)
  • Power Conversion In General (AREA)
  • Dc-Dc Converters (AREA)

Abstract

Eine Lastansteuerungsschaltung, welche angeordnet ist, um eine induktive Last anzusteuern, enthält eine bezüglich eines Rückflusses geschlossene Schaltung, welche mit der Last verbunden ist. Eine Freilaufdiode ist in der bezüglich eines Rückflusses geschlossenen Schaltung angeordnet. Ein MOS-Transistor, welcher angeordnet ist, um einen Strom ein-/auszuschalten, um die Last anzusteuern, ist parallel zu der Freilaufdiode geschaltet. Ein Kondensator ist so angeordnet, dass seine beiden Enden mit einem Gate und einem Drain des MOS-Transistors verbunden sind, während ein Widerstand so angeordnet ist, daß seine beiden Enden mit dem Gate und einer Source des MOS-Transistors verbunden sind. Während eines Erholungsvorgangs der Freilaufdiode wird mit der Hilfe des Kondensators und des Widerstands eine Gate/Source-Spannung des MOS-Transistors für eine vorbestimmte Zeitdauer auf einen Wert oberhalb eines Schwellenwerts angehoben. Das Anheben der Gate/Source-Spannung führt zu einer gemilderten Erholungscharakteristik der Freilaufdiode, wobei Erholungsstöße unterdrückt werden.

Description

  • Die vorliegende Erfindung bezieht sich auf eine Schaltung zum Ansteuern einer induktiven Last, und insbesondere auf die Schaltung, in welcher eine Freilaufdiode verwendet wird.
  • Beschreibung des Stands der Technik
  • Allgemein werden induktive Lasten, wie etwa Elektromotoren, dadurch angesteuert, daß von Wechselrichtern, welche Schaltelemente erfordern, Gebrauch gemacht wird. Als die Schaltelemente werden regelmäßig Leistungs-MOS-FETs verwendet. In einem solchen Fall ist es häufig so, daß der Leistungs-MOSFET zusätzlich zu der Funktion als ein reines Schaltelement so aufgebaut ist, daß er die Funktion als eine Freilaufdiode aufweist, indem von einer innerhalb des Elements eingegebetteten internen Bodydiode Gebrauch gemacht wird.
  • Die in dem Leistungs-MOSFET eingebettete Bodydiode weist jedoch allgemein eine schwache Erholungscharakteristik (d.h., schwache Sperrverzögerungscharakteristik) auf, womit einer höheren Erholungsstoßspannung und einem Schwingungsphänomen, welches Klingeln genannt wird, Anlaß gegeben wird. In manchen Fällen werden solche unerwünschten Phänomene zu einem Elementdurchbruch und einer Erzeugung eines Rauschens führen. Demgemäß wird die schwache Erholungscharakteristik der Bodydiode zu einem Hindernis bezüglich einer befriedigenden Leistungseigenschaft eines Produkts, in welchem der Leistungs-MOSFET eingebaut ist.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Die vorliegende Erfindung ist gemacht worden, um das vorgenannte Problem zu überwinden. Eine Aufgabe der vorliegenden Erfindung ist es, eine Freilaufdiode bereitzustellen, deren Erholungscharakteristik (d.h. Umkehrerholungscharakteristik) mit Leichtigkeit so gemildert (oder geglättet) wird, daß Erholungsstöße in einer gut kontrollierten Weise unterdrückt werden.
  • Um die vorgenannte Aufgabe zu lösen, ist als ein Gesichtspunkt der vorliegenden Erfindung eine bezüglich eines Rückflusses geschlossene Schaltung bereitgestellt, welche mit einer induktiven Last verbunden ist, wobei die Schaltung aufweist: eine Freilaufdiode, welche in der bezüglich eines Rückflusses geschlossenen Schaltung eingesetzt ist; ein MOS-Transistor, welcher parallel zu der Freilaufdiode geschaltet ist; ein Kondensator, dessen beide Enden mit einem Gate und einem Drain des MOS-Transistors verbunden sind; einen widerstand, dessen beide Enden mit dem Gate und einer Source des MOS-Transistors verbunden sind; und Mittel zum Kontrollieren einer Gate/Source-Spannung des MOS-Transistors durch Bewirken, daß sowohl der Kondensator als auch der Widerstand die Gate/Source-Spannung bis zu einem Wert oberhalb einer dem MOS-Transistor gegebenen Schwellenspannung für eine vorbestimmte Zeitdauer während eines Erholungsvorgangs der Freilaufdiode anheben.
  • Wenn die Freilaufdiode sich in ihrem Erholungs- (d.h. Sperrverzögerungs)-betrieb befindet, erlauben demgemäß sowohl der Kondensator als auch der Widerstand, daß eine Gate/Source-Spannung des MOS-Transistors für eine vorbestimmte Zeitdauer über den vorbestimmten Schwellenwert nach oben gezogen wird. Somit kann die Erholungscharakteristik der Freilaufdiode gemildert (oder geglättet) werden, womit Erholungsstöße unterdrückt werden.
  • Vorzugsweise ist der Kondensator so festgelegt, daß er eine Beziehung von Vth < {(Cm + Cgd)/(Cm + Cgd + Cgs)} Vdd erfüllt, wobei Vth eine Schwellenspannung des MOS-Transistors ist, Cm eine Kapazität des Kondensators ist, Cgs eine Kapazität zwischen dem Gate und der Source des MOS-Transistors, dessen Drain Gegenstand eines Anlegens einer Energieversorgungsspannung ist, ist, Cgd eine Kapazität zwischen dem Gate und dem Drain des MOS-Transistors, dessen Drain Gegenstand eines Anlegens einer Energieversorgungsspannung ist, ist, und Vdd eine Spannung einer Energieversorgung ist. Insbesondere wird bevorzugt, daß der Kondensator so festgelegt ist, daß er eine Beziehung von Vth < 0,8{(Cm + Cgd)/(Cm + Cgd + Cgs)}Vdd erfüllt.
  • Es wird auch bevorzugt, daß der Widerstand so festgelegt ist, daß er eine Beziehung von 1 × 10-7 < Rm(Cm + Cgd + Cgs) < 5 × 10-6 erfüllt, wobei Rm ein Widerstandswert des Widerstands ist, Cm eine Kapazität des Kondensators ist, Cgs eine Kapazität zwischen dem Gate und der Source des MOS-Transistors, dessen Drain Gegenstand eines Anlegens einer Energieversorgungsspannung ist, ist, und Cgd eine Kapazität zwischen dem Gate und dem Drain des MOS-Transistors, dessen Drain Gegenstand eines Anlegens einer Energieversorgungsspannung ist, ist.
  • Die vorgenannten verschiedenen Beziehungen sind in der Optimierung der Schaltung hilfreich.
  • Als ein zweiter Gesichtspunkt der vorliegenden Erfindung wird eine Freilaufdiode bereitgestellt, welche ein Halbleitersubstrat eines ersten Leitfähigkeitstyps; ein Freilaufdiodenausbildungsstörstellendiffusionsgebiet eines zweiten Leitfähigkeitstyps, welches in einem Oberflächenschichtteil einer ersten Oberfläche ausgebildet ist; eine Anodenelektrode, welche auf der ersten Oberfläche so ausgebildet ist, daß sie das Freilaufdiodenausbildungsstörstellendiffusionsgebiet kontaktiert; und eine Kathodenelektrode, welche auf einer zweiten Oberfläche auf dem Halbleitersubstrat ausgebildet ist, wobei ein Gebiet des ersten Leitfähigkeitstyps von der ersten Oberfläche des Halbleitersubstrats aus freiliegt, ein MOS-Transistorstörstellendiffusionsgebiet des ersten Leitfähigkeitstyps teilweise in einem Oberflächenschichtteil des Freilaufdiodenausbildungsstörstellendiffusionsgebiets ausgebildet ist, eine Gatelektrode über eine Gateisolationsschicht oberhalb zwischen dem freiliegenden Gebiet des ersten Leitfähigkeitstyps und dem MOS-Transistorstörstellendiffusionsgebiet ausgebildet ist, und eine Anodenelektrode in Kontakt sowohl mit dem Freilaufdiodenausbildungsstörstellendiffusionsgebiet als auch dem MOS-Transistorstörstellendiffusionsgebiet in Kontakt gebracht ist, aufweist. Diese Struktur macht es einfacher, einen MOS-Transistor in einen Chip, in welchem die Freilaufdiode ausgebildet wird, einzubetten.
  • Als ein dritter Gesichtspunkt der vorliegenden Erfindung gibt es eine Lastansteuerungsschaltung zum Ansteuern einer induktiven Last, in welcher zwei oder mehr Paare zweier gegenseitig in Reihe geschalteter MOS-Leistungstransistoren Paar für Paar mit positiven und negativen Stromleitungen verbunden sind, wobei jeder MOS-Transistor eine Bodydiode, welche als eine Freilaufdiode dient, beinhaltet, und eine Leitung, welche die paarigen zwei MOS-Leistungstransistoren gegenseitig verbindet, mit der induktiven Last verbunden sind, wobei die paarigen zwei MOS-Leistungstransistoren abwechselnd durch Steuern einer Gate-Spannung jedes MOS-Leistungstransistors betrieben werden. Die Lastansteuerungsschaltung weist einen Kondensator, dessen beide Enden mit einem Gate und einem Drain eines jeweiligen MOS-Leistungstransistors verbunden sind; einen Widerstand, dessen beide Enden mit einem Gate und einer Source eines jeweiligen MOS-Leistungstransistors verbunden sind; und Mittel zum Steuern einer Gate/Source-Spannung jedes MOS-Leistungstransistors durch Bewirken, daß sowohl der Kondensator als auch der Widerstand die Gate/Source-Spannung bis zu einem Wert oberhalb einer den MOS-Leistungstransistoren gegebenen Schwellenspannung für eine vorbestimmte Zeitdauer während eines Erholungsbetriebs der Freilaufdiode anheben, auf.
  • Demgemäß kann in der gleichen Weise wie oben die Erholungscharakteristik der Freilaufdiode gemildert (oder geglättet) werden, wodurch Erholungsstöße unterdrückt werden.
  • Diese Lastansteuerungsschaltung kann in vielfältigen Formen ausgeführt sein. Z. B. kann eine externe Freilaufdiode mit dem MOS-Transistor verbunden sein, ohne innerhalb des MOS-Transistors eingebettet zu sein. Der MOS-Transistor kann durch ein IGBT-Element ersetzt sein.
  • Als ein vierter Gesichtspukt der vorliegenden Erfindung ist ein Chip, in welchen ein jeweiliger MOS-Leistungstransistor eingebaut ist, auf einer Metallplatte montiert. Der Drain des MOS-Leistungstransistors ist durch den Chip elektrisch mit der Metallplatte verbunden, und sowohl die Metallplatte als auch ein Gate-Leiterrahmen sind mit einem Chipkondensator verbunden, welcher den Kondensator aufbaut. Dies liefert die Schaltung mit einer praktischen Struktur.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • In den beigefügten Zeichnungen:
  • zeigt 1 die Konfiguration einer herkömmlichen Lastansteuerungsschaltung, welche als ein Wechselrichter dient;
  • zeigt 2 eine herkömmlicherweise vewendete Peripherieschaltung eines MOS-Leistungstransistors;
  • ist 3 das Diagramm, welches eine Brückenschaltung für die U-Phase gemäß einer herkömmlichen Technik zeigt;
  • zeigt 4 Zeitdiagramme, welche die Vorgänge der herkömmlichen Brückenschaltung zeigen;
  • ist 5 ein Schaltbild, welches eine weitere herkömmliche Lastansteuerungsschaltung zeigt;
  • zeigt 6 einen Querschnitt eines Diodenchips, welcher von der herkömmlichen Lastansteuerungsschaltung verwendet wird;
  • zeigt 7 Zeitdiagramme, welche die Vorgänge der weiteren herkömmlichen Lastansteuerungsschaltung erläutern;
  • ist 8 ein Schaltbild, welches eine Lastansteuerungsschaltung gemäß einer ersten Ausführungsform der vorliegenden Erfindung, welche als ein Wechselrichter dient, zeigt;
  • ist 9 eine bildhafte Darstellung, welche einen Querschnitt eines in der Lastansteuerungsschaltung eingebauten MOS-Leistungstransistors zeigt;
  • stellt 10 sowohl den MOS-Leistungstransistor als auch dessen Peripherieschaltung dar;
  • veranschaulicht 11A den Montageaufbau sowohl des MOS-Leistungstransistors als auch eines damit verbundenen Kondensators;
  • skizziert 11B einen Schnitt entlang einer Linie A-A in 11A;
  • ist 12 ein Diagramm, welches eine Brückenschaltung für die U-Phase zeigt;
  • zeigt 13 Zeitdiagramme, welche den Betrieb der Brückenschaltung für die U-Phase erläutern;
  • ist 14 ein Brückendiagramm für die U-Phase, welche eingesetzt wurde, um einen Vorteil der Brückenschaltung gemäß der Ausführungsform zu bestätigen;
  • ist 15 ein Äquivalenzschaltbild des MOS-Leistungstransistors;
  • zeigt 16 durch die vorgenannte Bestätigung erhaltene Graphen;
  • ist 17 ein Querschnitt des MOS-Leistungstransistors, welcher angepaßt ist, um den Betrieb desselben zu zeigen;
  • ist 18 ein anderer Querschnitt des MOS-Leistungstransistors, welcher angepaßt ist, um den Betrieb desselben zu zeigen;
  • ist 19 ein anderer Querschnitt des MOS-Leistungstransistors, welcher angepaßt ist, um den Betrieb desselben zu zeigen;
  • ist 20 ein anderer Querschnitt des MOS-Leistungstransistors, welcher angepaßt ist, um den Betrieb desselben zu zeigen;
  • ist 21 eine Darstellung zur Optimierung von mit dem MOS-Leistungstransistor verbundenen Elementen;
  • sind 22A und 22B Zeitdiagramme zum Erläutern der Optimierung einer Lastansteuerungsschaltung;
  • ist 23 eine Brückenschaltung für die U-Phase, welche zum Vergleich mit der der vorliegenden Ausführungsform angenommen ist;
  • zeigt 24 von der für den Vergleich eingesetzten Brückenschaltung erhaltene Graphen;
  • ist 25 ein Querschnitt des MOS-Leistungstransistors, welcher eingesetzt wird, um den Betrieb desselben in einer vergleichenden Weise zu zeigen;
  • ist 26 ein weiterer Querschnitt des MOS-Leistungstransistors, welcher eingesetzt wird, um den Betrieb desselben in einer vergleichenden Weise zu zeigen;
  • ist 27 eine Schaltung, welche eine Modifizierung der Peripherieschaltung des MOS-Leistungstransistors zeigt;
  • ist 28 eine Schaltung, welche eine weitere Modifizierung der Peripherieschaltung des MOS-Leistungstransistors zeigt;
  • ist 29 die Konfiguration, welche eine Lastansteuerungsschaltung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung zeigt;
  • zeigt 30 einen Querschnitt eines Diodenchips, welcher von der Lastansteuerungsschaltung verwendet wird;
  • zeigt 31 Zeitdiagramme, welche den Betrieb der Lastansteuerungsschaltung zeigen; und
  • ist 32 ein teilweise gezeigter Querschnitt eines Diodenchips gemäß einer Modifizierung.
  • GENAUE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Zuerst wird zum Vergleich mit der vorliegenden Erfindung eine Vorrichtung nach dem Stand der Technik für ein besseres Verständnis der vorliegenden Erfindung beschrieben werden.
  • 1 zeigt eine Dreiphasen-Brückenschaltung (d.h., einen Wechselrichter) zum Ansteuern eines Wechselstrommotors. In dieser Schaltung sind zwei Leistungstransistoren in jeder von Phasen U, V und W, d.h., insgesamt sechs Leistungstransistoren T101 bis T106 vorgesehen. Jeder Leistungstransistor T101 (bis T106) enthält darin eingebettet eine interne Bodydiode (welche als eine Freilaufdiode fungiert) D101 (bis D106).
  • 2 zeigt eine mit dem Leistungstransistor T101, welcher für die Leistungstransistoren T101 bis T106 repräsentativ ist, verbundene Peripherieschaltung. In dieser Schaltungsanordnung steuert eine Steuerungsschaltung 101 den Transistor T101 über eine Ansteuerungsschaltung 100 so an, daß eine Last in ihren mit Energie versorgten Zustand gebracht wird. Die Steuerungsschaltung 101 überwacht auch eine Gate-Spannung Vg, so daß die Steuerungsschaltung 101 in der Lage ist, die Tatsache zu erfassen, daß die Gate-Spannung Vg bei einer Vollendung des aktivierten Zustands geringer als ein vorbestimmter Schwellenwert ist. Auf diese Erfassung ansprechend, schaltet die Steuerungsschaltung 101 einen Transistor T113 ein, um sowohl einen Gate-Anschluß als auch einen Source-Anschluß des Leistungstransistors T101 miteinander kurzzuschließen.
  • Eine Annahme kann getroffen werden, wie in 3 gezeigt, wobei eine Last (Spule) durch Bewirken, daß zwei Transistoren T101 und T102 abwechselnd einschalten und ausschalten, mit Strom versorgt wird. In dieser Konfiguration können ein Gatesignal SG1 an den ersten Transistor T101, ein Gatesignal SG2 an den zweiten Transistor T102, Gate-Spannung Vgl und Vg2 jeweils an beide der Transistoren T101 und T102, eine Drain/Source-Spannung Vds1 des ersten Transistors T101, eine Drainspannung Vd2 des zweiten Transistors T102, ein durch eine Freilaufdiode D101, welche parallel zu dem ersten Transistor T101 geschaltet ist, fließender Strom If und ein durch den zweiten Transistor T102 fließender Strom Id2 durch 4 in ihrem jeweiligen Verhalten gezeigt werden.
  • In 4 sind Bezugszeichen t100 und t104 dem ersten Transistor T101 zugeordnete Ausschaltbefehlszeiten, während ein Bezugszeichen t103 eine diesem zugeordnete Einschaltbefehlszeit ist. Ebenso sind Bezugszeichen t101 und t105 dem zweiten Transistor T102 zugeordnete Einschaltbefehlszeiten, während ein Bezugszeichen t102 eine diesem zugeordnete Ausschaltbefehlszeit ist. Zu der Zeit t100 wird ein Ausschaltvorgang an den ersten Transistor T101 befohlen, und dann wird zu der Zeit t101 ein Einschaltvorgang an den zweiten Transistor T102 befohlen. Die Gate-Spannung Vgl an den ersten Transistor T101 vermindert sich nach der Zeit t100 allmählich, während die Gate-Spannung Vg2 an den zweiten Transistor T102 nach der Zeit t101 allmählich ansteigt. Ferner wird der Strom If nach der Zeit t101 reduziert, und der Strom Id2 steigt nach der Zeit t101 an. Die Drainspannung Vd2 des zweiten Transistors T102 vermindert sich nach der Zeit t101. Und zu einer nachfolgenden Zeit t200 wird der durch die Diode fließende Strom If Null (A), wobei die Diode in ihren Sperrverzögerungs-(einfach, Erholungs)-prozeß übergeht, bis ihre Umkehr bei der nachfolgenden Zeit t201 bewirkt wird. Wenn die Zeit t201 vergeht, agiert die Freilaufdiode als ein Kondensator in der Schaltung, wodurch mit der parasitären Induktivität der Schaltung eine LC-Schwingung hergerufen wird (siehe 28). Da mit scharfen Aufs und Abs eine Stoßspannung erzeugt wird, konvergiert der Diodenstrom If zu Null (A). Als Reaktion auf die Aufs und Abs des Stroms If wird die Drain/Source-Spannung Vds1 des ersten Transistors T101 ebenfalls in Schwingung versetzt.
  • Um die vorgenannten Probleme zu vermeiden, wird ein Gateregister (wie in 2 durch ein Bezugszeichen R101 gezeigt) einstellbar so platziert oder eine Gatesteuerungseinrichtung so verbessert, daß die Schaltgeschwindigkeit reduziert wird, um die Stoßspannung zu unterdrükken. Dieser Weg ist als eine Einstellung des Verhaltens eines Treibertransistors bekannt. Ersatzweise kann eine Dämpferschaltung hinzugefügt werden, um die Stoßspannung zu unterdrücken und die Schwingung zu verhindern. Es ist jedoch sehr schwierig, zu verhindern, daß die Leistungsfähigkeit eines Produkts, welches die Ansteuerungsschaltung verwendet, verschlechtert wird, die Produktionskosten erhöht werden und die Größe des Produkts erhöht wird.
  • Andererseits ist auch das Studium einer Verbesserung der Erholungscharakteristik der Bodydiode selbst angestellt worden, aber ein solcher Weg muß erst noch praktikabel werden.
  • Übrigens ist die Erzeugung einer Stoßspannung und eines Rauschens nicht auf den Fall beschränkt, in welchem der Wechselrichter verwendet wird, um Wechselstrommotoren in der Art einer PWM zu steuern. Eine solche Erzeugung tritt auch während Schaltvorgängen zum PWM-Steuern von Gleichstrommotoren auf. Diese Situation wird nun mit Bezug auf 5 bis 7 beschrieben werden.
  • In 5 ist eine Gleichstrom-Energieversorgung 150 vorgesehen. Sowohl ein positiver Anschluß als auch die Masse der Gleichstrom-Energieversorgung 150 sind mit einem Reihenschaltkreis eines Schalters 151, einer induktiven Last (d.h. Gleichstrommotor) und eines MOS-Leistungstransistors 153 verbunden. Eine Freilaufdiode 154 ist in dem MOS-Leistungstransistor 153 eingebettet. Ein Gate-Anschluß des MOS-Leistungstransistors 153 ist über einen Widerstand 155 mit einer Gate-Ansteuerungsschaltung 156 verbunden. Eine weitere Freilaufdiode 157 ist parallel mit der induktiven Last 152 gekoppelt.
  • In der Praxis ist die Freilaufdiode 157 wie in 6 gezeigt aufgebaut, wobei ein Siliziumsubstrat 160 vom n-Typ durch Ausbilden einer n-Epitaxieschicht 162 auf einem n+-Siliziumsubstrat 161 ausgebildet wird. In einer Oberfläche der Schicht 162, welche auf der dem Substrat 160 gegenüberliegenden Seite gelegen ist, ist ein Störstellendiffusionsgebiet 163 vom p-Typ lokal ausgebildet. Eine Anodenelektrode 164 ist auf der Oberfläche der Schicht 162 so ausgebildet, daß die Anodenelektrode 164 in Kontakt mit dem Störstellendiffusionsgebiet 163 vom p-Typ gebracht wird. Eine Kathodenelektrode 165 ist auf einer äußeren Oberfläche des Substrats 161 ausgebildet.
  • Die Schaltungsansordnung in 5 wird wie in einem in 7 gezeigten Zeitdiagramm gezeigt angesteuert, in welchem der MOS-Leistungstransistor 153 mit einer hohen Geschwindigkeit, ansprechend auf ein Ansteuern der induktiven Last 152, geschaltet wird. Wenn der Transistor 153 geschaltet wird, werden jedoch eine Stoßspannung und ein Rauschen erzeugt. Insbesondere in dem Fall, daß der MOS-Leistungstransistor 153 von seinem Durchschaltzustand in seinen Sperrzustand übergeht und die Freilaufdiode 157 ihrem Erholungsvorgang unterworfen ist, werden sowohl eine als ein Erholungsstoß bekannte Stoßspannung als auch ein als Klingeln bekanntes Schwingungsphänomen erzeugt. Solche unerwünschten Phänomene werden zur Beschädigung von Elementen und Erzeugung von Rauschen führen. In dem in 7 gezeigten Zeitdiagramm zeigt SG10 ein Gatesignal an den Transistor 153, Vg10 zeigt eine Gate-Spannung an den Transistor 153, Id zeigt einen Strom, welcher durch den Transistor 153 fließt, If zeigt einen Strom, welcher durch die Freilaufdiode 157 fließt, Vd zeigt eine Drainspannung des Transistors 153, und V1 zeigt eine Spannung zwischen einer Anode und einer Kathode der Freilaufdiode 157.
  • Gegenmaßnahmen verschiedener Art bezüglich den vorgenannten Nachteilen sind eingesetzt worden. Solche Gegenmaßnahmen schließen eine Technik eines Anordnens einer Spule und eines Kondensators in die Ansteuerungsschaltung, um darin sowohl eine Filterschaltung als auch eine Stoßabsorptionsschaltung aufzubauen, als auch eine weitere Technik eines Verlangsamens der Schaltgeschwindigkeit des MOS-Leistungstransistors, um Stöße und Rauschen zu unterdrücken, ein. Genauer gesagt, wurde gegen den Erholungsstoß und die Oszillation, welche während des Erho lungsvorgangs der Freilaufdiode 157 hervorgerufen werden, die letztgenannte Technik hauptsächlich eingesetzt. Diese Technik, d.h. ein Verlangsamen der Schaltgeschwindigkeit des MOS-Leistungstransistors 153, wird jedoch einen Schaltverlust an dem Transistor 153 erhöhen und so eine größere Menge an Wärme erzeugen. Diese Wärmeerzeugung erfordert eine größer dimensionierte Kühlstruktur, wodurch der MOS-Leistungstransistor 153 in seinen Abmessungen vergrößert wird.
  • Demgegenüber ist auch studiert worden, wie die Erholungscharakteristik der Freilaufdiode selbst verbessert werden kann. Um den Stoß und das Schwingungsphänomen zu unterdrücken, ist es erforderlich, daß die Erholungscharakteristik geglättet wird. Für eine Freilaufdiode, welche eine nominelle höhere Stehspannung von 500 bis 1200 Volt aufweist, ist die geglättete Erholungscharakteristik durch Steuern einer Lebenszeit der inneren Region des Elements verwirklicht worden. In der Praxis wird, wie in 6 gezeigt, eine Au-Diffusionsschicht ausgebildet. Ersatzweise wird das Element mit einem He- oder Elektronenstrahl bestrahlt, um die Lebenszeit der inneren Region des Elements zu steuern. In dem Fall von Freilaufdioden, welche eine nominelle Spannung von 60 bis 200 Volt aufweisen, muß aufgrund der Struktur des Elements selbst eine geglättete Erholungscharakteristik erst noch erreicht werden.
  • Es ist daher ein Muß, daß eine Ansteuerungsschaltung einer induktiven Last für Kraftfahrzeuge, welche eine Nennspannung von 60 bis 100 Volt erfordert, die vorgenannten Gegenmaßnahmen (in anderen Worten, die Anordnung einer Filterschaltung und einer Stoßabsorptionsschaltung und die Verzögerungssteuerung der Schaltgeschwindigkeit eines MOS-Leistungstransistors) einsetzt. Es ist daher unvermeidbar, daß die Ansteuerungsschaltung einer induk tiven Last für Kraftfahrzeuge bezüglich ihrer Leistungsfähigkeit, einem Anstieg in den Produktionskosten und einer Vergröberung in ihren Abmessungen verschlechtert wird.
  • Die vorliegende Erfindung ist daher gemacht worden, um die Schwierigkeiten, welchen man durch die Ansteuerungsschaltung einer induktiven Last, welche vorzugsweise z. B. für Kraftfahrzeuge ist, begegnet, zu überwinden.
  • Erste Ausführungsform
  • Mit Bezug auf 8 bis 26 wird nun eine erste Ausführungsform der vorliegenden Erfindung erläutert werden.
  • 8 zeigt die elektrische Konfiguration einer Dreiphasen-Brückenschaltung (Wechselrichter) zum Ansteuern eines Wechselstrommotors in der vorliegenden Ausführungsform.
  • In der in 1 gezeigten Konfiguration ist eine Gleichstrom-Energiequelle B angeordnet, um eine positive Elektrodenleitung (P-Leitung) und eine negative Elektrodenleitung (N-Leitung) bereitzustellen, zwischen welchen ein Kondensator C angeschlossen ist. Zusätzlich sind zwischen der P- und N-Leitung eine Reihenschaltung, welche aus MOS-Leistungstransistoren (MOSFET: Metalloxid-Halbleiter-Feldeffekttransistoren) T1 und T2 zusammengesetzt ist, eine weitere Reihenschaltung, welche aus MOS-Leistungstransistoren T3 und T4 zusammengesetzt ist, und eine weitere Reihenschaltung, welche aus MOS-Leistungstransistoren T5 und T6 zusammengesetzt ist, jeweils so angeschlossen, daß sie parallel zu dem Kondensator C vorliegen. An einer gegenseitigen Verbindung jedes der paarigen Transistoren T1 und T2, T3 und T4 sowie T5 und T6 ist ei ne induktive Last M in sternförmiger Verbindung angeschlossen.
  • Eine Freilaufdiode Df1 (bis Df6), welche aus einer in jedem der Transistoren T1 bis T6 eingebetteten inneren Bodydiode aufgebaut ist, ist parallel zu jedem MOS-Leistungstransistor T1 (bis T6) angeschlossen.
  • 9 zeigt einen Schnittaufbau jedes der MOS-Leistungstransistoren T1 bis T6. Jeder Transistor T1 (bis T6) ist als ein n-Kanal-Longitudinal-MOSFET vom Grabengate-Typ aufgebaut. Genauer gesagt, ist eine n--Epitaxieschicht 21 auf einem n+-Halbleitersubstrat 20 ausgebildet. In dem Oberflächenabschnitt der n--Epitaxieschicht 21, welche dem Substrat 20 gegenüberliegt, ist ein p-Muldengebiet (p-Basisgebiet) 22 ausgebildet. Ein Teil der n--Epitaxieschicht 21, welcher unterhalb des p-Basisgebiets 22 angeordnet ist, dient als eine n--Driftschicht. In dem Oberflächenabschnitt des p-Basisgebiets 22, welcher dem Substrat 20 gegenüberliegt, ist eine große Anzahl von n-Sourcegebieten 23 ausgebildet. In der Oberfläche der n--Epitaxieschicht 21 sind Gräben 24 ausgebildet. Jeder Graben 24 ist so ausgebildet, daß er in ein jeweiliges n-Sourcegebiet und das p-Basisgebiet 22 eindringt und die n--Epitaxieschicht 21 erreicht. Innerhalb jedes Grabens 24 ist eine Gateelektrode 26 aus Polysilizium ausgebildet, wobei eine Gateoxid- (d.h. Gateisolations)-schicht 25 dazwischen angeordnet ist. Jede Gateelektrode 26 ist durch eine jeweilige Isolationsschicht 27 abgedeckt, auf welchen eine Sourceelektrode 28 so ausgebildet ist, daß die Elektrode 28 in Kontakt mit sowohl einem Teil des P-Basisgebiets 22 als auch einem Teil des n-Sourcegebiets 23 in Kontakt gebracht wird. Ferner ist auf der Rückseite des n+-Halbleitersubstrats 20 eine Drainelektrode 29 ausgebildet.
  • In der in 9 gezeigten Konfiguration ist an der Grenzfläche zwischen der n--Epitaxieschicht 21 und dem p-Muldengebiet 22 (pn-Sperrschicht) eine Bodydiode intern hergestellt, welche als eine jeweilige der in 8 gezeigten Freilaufdioden Df1 bis Df6 fungiert.
  • Zurück zu 1, ist zwischen dem Drain und dem Gate jedes MOS-Leistungstransistors T1 bis T6 ein Kondensator C1 (bis D6) angeschlossen. Der Gate-Anschluß jedes MOS-Leistungstransistors T1 (bis T6) ist über den jeweiligen Widerstand R1 (bis R6) jeweils mit der Gate-Ansteuerungsschaltung 1 (bis 6) verbunden. Ein Ende jedes Widerstands R1 (R6) ist über die jeweilige Diode D1 (bis D6) und den jeweiligen Transistoren T11 (bis T16) auch jeweils mit dem Source-Anschluß des MOS-Leistungstransistors T1 (bis T6) verbunden. Die Basis jedes Transistors T11 (bis T16) ist jeweils mit der Gate-Ansteuerungsschaltung 1 (bis 6) verbunden.
  • Alle Gate-Ansteuerungsschaltungen 1 bis 6 weisen dieselbe Schaltungsanordnung auf, und eine Gate-Ansteuerungsschaltung 1 ist mit sowohl der U-Phase der induktiven Last M als auch der positiven Elektrode (P-Leitungsseite) der Energiequelle B verbunden. Wie in der Schaltungsanordnung von 10 gezeigt, ist die Gate-Ansteuerungsschaltung 1 mit zwei Transistoren T21 und T22, welche in Reihe miteinander geschaltet sind, zwei Widerständen R11 und R12, welche in Reihe miteinander geschaltet sind, und einer Diode D11, welche parallel zu dem Widerstand R12 geschaltet ist, ausgestattet. Der Gate-Anschluß des MOS-Leistungstransistors T1 ist mittels der drei in Reihe geschalteten Widerstände R1, R12 und R11 mit einem gegebenen Schaltungsweg zwischen den zwei Transistoren T21 und T22 verknüpft.
  • Jede der in 8 gezeigten Gate-Ansteuerungsschaltungen 1 bis 6 ist mit einer in 10 gezeigten Steuerungsschaltung 10 verbunden. Wie in der von 10 gezeigten Schaltungsanordnung gezeigt, ist die Steuerungsschaltung 10 mit den Basisanschlüssen der zwei Transistoren T21 und T22, welche in jeder der Gate-Ansteuerungsschaltungen 1 bis 6 eingebaut sind, verbunden. Die Steuerungsschaltung 10 ist auch mit dem Basisanschluß jedes der vorgenannten Transistoren T11 bis T16 verbunden. Zusätzlich ist die Steuerungsschaltung 10 konfiguriert, um eine Gate-Spannung Vg jedes MOS-Leistungstransistors T1 (bis T6) zu überwachen und jeden entsprechenden Transistor T11 (bis T16) einzuschalten, wenn die Gate-Spannung Vg einen Wert erreicht, welcher gleich oder kleiner als ein gegebener Wert (in der Praxis z. B. 3 Volt) ist.
  • Die Steuerungsschaltung 10 steuert jeden der MOS-Leistungstransistoren T1 bis T6 in einer Ein/Aus-Weise so, daß die induktive Last M auf der Grundlage einer PWM (Pulsbreitenmodulation) betrieben wird. Um genau zu sein, ist die Steuerungsschaltung 10 konfiguriert, um den Transistor T21 jeder Gate-Ansteuerungsschaltung 1 (bis 6) einzuschalten, so daß die Gate-Spannung Vg jedes MOS-Leistungstransistors T1 (bis T6) ansteigt, um zu bewirken, daß der Transistor T1 (bis T6) eingeschaltet wird. Wenn bewirkt wird, daß der Transistor T1 (bis T6) ausgeschaltet ist, wird dadurch bewirkt, daß der Transistor T22 eingeschaltet wird, mit dem Ergebnis, daß die Gate-Spannung Vg verringert wird. Während dieser Verringerungsphase ist die Steuerungsschaltung 10 auf ein Erfassen der Tatsache, daß eine Gate-Spannung gleich oder kleiner als 3 Volt wird, hin in der Lage, jeden entsprechenden Transistor T11 (bis T16) dazu zu bringen, durchzuschalten. Dies erlaubt dem Gate-Anschluß jedes MOS-Leistungstransistors T1 (bis T6), mittels des Widerstands (R1 in 10) und der Diode (D1 in 10) mit dem Source-Anschluß desselben verbunden zu sein.
  • In der in 8 und 10 gezeigten Schaltungsanordnung wird eine jeweilige in jedem MOS-Leistungstransistor T1 (bis T6) eingebettete Bodydiode jeweils als die Freilaufdioden Df1 bis Df6 verwendet. In anderen Worten, während einer Zeitdauer, in der jeder MOS-Leistungstransistor T1 (bis T6) als die Freilaufdiode Dfl (bis Df6) arbeitet, arbeitet der MOS-Leistungstransistor T1 (bis T6) so, daß sein Gate-Anschluß über den Widerstand R1 (in dem Fall des Transistors T1) mit seinem Source-Anschluß verbunden ist.
  • 11A und 11B veranschaulichen einen Aufbau, in welchem ein Chip 30, welcher den MOS-Leistungstransistor beinhaltet, auf einem Substrat montiert ist.
  • Wie darin gezeigt, ist der Chip auf einem aus Kupfer hergestellten Substrat 31 montiert, und die Drainelektrode des MOS-Leistungstransistors ist mit dem aus Kupfer hergestellten Substrat 31 elektrisch verbunden. Somit fungiert das aus Kupfer hergestellte Substrat 31 als eine Wärmesenke für den MOS-Leistungstransistor. Bonddrähte 33 verbinden den Chip 30 mit Leiterrahmen 32. Zwischen dem aus Kupfer hergestellten Substrat 31 und einem Gate-Leiterrahmen 32a ist ein Chipkondensator 34 montiert, welcher als ein Kondensator C1 (bis C6) dient, um den Drain-Anschluß mit dem Gate-Anschluß des MOS-Leistungstransistors zu verbinden, wie in 10 gezeigt. Alle in 11A (11B) gezeigten Komponenten sind mit einem Harzmaterial 35 vergossen.
  • Der so aufgebaute Wechselrichter wird nun bezüglich seines Betriebs erläutert werden.
  • 12 skizziert die Konfiguration einer Brückenschaltung für die U-Phase unter den Phasen U, V und W des Wechselrichters. Mit Bezug auf 12 wird eine Erläuterung anhand der Situation gegeben, in welcher ein Strom durch die U-Phase fließt, in welcher ein MOS-Leistungstransistor T2 (N-Leitungsseite) als der Lastansteuerungstransistor arbeitet und der andere MOS-Leistungstransistor T1 (P-Leitungsseite) als eine Freilaufdiode fungiert.
  • In diesem Fall können ein Gatesignal SG1 an den Transistor T1, ein Gatesignal SG2 an den Transistor T2, Gate-Spannungen Vg1 und Vg2 an die Transistoren T1 und T2, eine Spannung Vds1 zwischen dem Drain und der Source des Transistors T1, eine Drainspannung Vd2 des Transistors T2, ein Strom If, welcher durch die Freilaufdiode Df1 an dem Transistor T1 fließt, und ein Strom Id2, welcher durch den Transistor T2 fließt, wie in 13 beispielhaft dargestellt werden.
  • In dem Zeitdiagramm von 13 zeigen Bezugszeichen t1 und t5 Zeiten, zu welchen dem Transistor T1 befohlen wird, auszuschalten, während ein Bezugszeichen t4 eine Zeit zeigt, zu welcher dem Transistor T1 befohlen wird, einzuschalten. Des weiteren zeigen Bezugszeichen t2 und t6 Zeiten, zu welchen dem Transistor T2 jeweils befohlen wird, einzuschalten, während ein Bezugszeichen t3 eine Zeit zeigt, zu welcher dem Transistor T2 befohlen wird, auszuschalten. Während der letzten Zeitdauer unmittelbar vor der Zeit t1 befindet sich der Transistor T2 in seinem ausgeschalteten Zustand, und der Transistor T1 befindet sich in seinem eingeschalteten Zustand, in welchem ein bestimmter Rückflußstrom (d.h., in diesem Fall, Transistorstrom) hierdurch fließt.
  • Mit den aufrechterhaltenen vorgenannten Ein/Aus-Zuständen der Transistoren T1 und T2 wird ein Befehl, um den Transistor T1 auszuschalten, zu der Zeit t1 ausgegeben, und dann wird zu der Zeit t2 ein Befehl ausgegeben, den Transistor T2 einzuschalten. Darauf ansprechend, fällt die Gate-Spannung Vgl unmittelbar nach der Zeit t1 ab, so daß der Rückflußstrom von dem Transistorstrom zu dem Diodenstrom wechselt. Die Gate-Spannung Vg2 beginnt von der Zeit t2 an, anzusteigen. Der Freilaufdiodenstrom If beginnt von der Zeit t2 an, zu sinken, während der Drainstrom Id2 von der Zeit t2 an beginnt, anzusteigen. Von der Zeit t2 an fällt die Drainspannung Vd2 ab. Dann wird zu einer Zeit t10 der Diodenstrom If Null, vor Eintreten in einen Erholungsprozeß an der Diode, während welcher Zeit der Prozeß zu einer Zeit t11 umgekehrt wird.
  • Zu der Zeit t11 arbeitet die Schaltung, welche aus dem Kondensator C1 und dem Widerstand R1, welche in 12 gezeigt sind, zusammengesetzt ist, um die Gate-Source-Spannung Vg1 während einer bestimmten Zeitdauer über eine gegebene Schwellenspannung zu heben. Somit wird, ohne die LC-Schwingung hervorzurufen, welche in 4 aufgetreten ist (d.h., schwere Spannungsstöße werden unterdrückt), bewirkt, daß der Diodenstrom If auf Null konvergiert.
  • Nachstehend wird eine genauere Erläuterung gegeben werden.
  • Die Erholungscharakteristik der Diode Df1, welche unter der Bedingung, daß ein Strom durch die U-Phase fließt, in Betrieb ist, wobei ein MOS-Leistungstransistor T2 (N-Leitungsseite) als ein Lastansteuerungstransistor arbeitet, und wobei der andere MOS-Leistungstransistor T1 (P-Leitungsseite) als eine Freilaufdiode fungiert, wurde unter der Verwendung einer in 14 gezeigten Evaluierungsschaltung evaluiert.
  • In 14 ist unter der Bedingung, daß eine Energieversorgungsspannung 30[V] beträgt, eine Lastinduktivität 10[μH] beträgt, ein Gatewiderstand des Transistors T2 der N-Leitung der U-Phase 27[Ω] beträgt, der Transistor T2 zwischen den Spannungen Vg = 15 [V] und 0 [V] seinen Ein/Aus-Vorgängen unterworfen. Während dieser Ein/Aus-Vorgänge wird der Transistor T1 der P-Leitung der U-Phase so aufrechterhalten, daß der Kondensator C1 einer Kapazität von 1 [nF] zwischen seinem Drain- und Gate-Anschluß angeschlossen ist und der Widerstand R1 eines Widerstandswerts von 20 [Ω] zwischen seinem Gate- und Source-Anschluß angeschlossen ist. In dieser Schaltungsanordnung wurde die Freilaufdiode Df1 betreffend ihrer Erholungscharakteristik evaluiert.
  • Weiter wurden die Transistorelemente T1 und T2 in einem DMOS (doppeltdiffundierter Metalloxidhalbleiter) vom Grabengate-Typ ausgebildet und hatten eine nominelle Spannung von 100 [V], einen nominellen Strom von 200 [A] und eine Chipabmessung von 11 [mm] mal 9 [mm] . Eine Schwellenspannung jedes Transistors T1 (T2) betrug 3,2 [V]. Eine Eingangskapazität am Gate jedes Transistors T1 (T2) betrug 24 [nF] (wobei seine Drainspannung Vd 30 [V] betrug und seine Gate-Spannung Vg Null war), und eine Rückkopplungskapazität Crss jedes Transistors T1 (T2) betrug 1,5 [nF] (wenn Vd = 30 [V] und Vg = 0). Somit ist, wie in 15 gezeigt, die Erholungsbeurteilungsschaltung für den Transistor T1 der P-Leitung der U-Phase durch Hinzufügen eines externen Kondensators C1 (= 1 [nF]) und eines externen Widerstands R1 (= 20 [Ω]) ausgebildet. In dieser Erholungsbeurteilungsschaltung beträgt eine innere Gate/Source-Kapazität Cgs des Transistors T1 22,5 [nF], und eine innere Gate/Drain-Kapazität Cgd desselben beträgt 1,5 [nF], solange die Drainspannung Vd 30 [v] (= Energieversorgungsspannung) beträgt.
  • 16 zeigt eine Dioden-Erholungscharakteristik des Transistors T1 der P-Leitung der U-Phase, welche auf den in 7 und 8 gezeigten Schaltungen beurteilt wird.
  • In 16 zeigt die laterale Achse eine Zeit, während die vertikale Achse einen Diodenstrom If, eine Source/Drain-Spannung Vd und eine Gate/Source-Spannung Vg zeigt. Eine Skalenteilung entlang der lateralen Achse (Zeitachse) beträgt 250 [ns] (d.h. 250 [ns/Tlg.]).
  • Wie in 16 gezeigt, fließt zu einer Zeit t21 ein vorwärts gerichteter Strom von 90 [A] durch die Bodydiode Df1 der P-Leitung der U-Phase. Dann beginnt zu einer Zeit t22 der Transistor T2 der N-Leitung der U-Phase, durchzuschalten, wobei während dieser Zeit der Strom If, welcher durch die Bodydiode Df1 fließt, sich mit einer Verringerungsrate von etwa -100 [A/μs] in Verringerung befindet. Dann wird zu einer Zeit t23 der Strom If Null, bevor der Übergang zu einem Erholungsprozeß der Bodydiode Df1 hergestellt wird. Wie in 17 gezeigt, veranlaßt der DMOS vom Grabengate-Typ während einer Zeitdauer von t21 bis t23 Löcher, in die n--Schicht zu wandern, und Elektronen, in den p-Bereich zu wandern.
  • Zu einer weiteren Zeit T24 in 16 wird, nachdem alle Träger des Elements ausgestoßen sind, eine Verarmungsschicht darin erzeugt, wodurch scharfe Stöße in einer Spannung (etwa 1000 [V/μs]) zwischen der Source und dem Drain (d.h., die Spannung Vd) verursacht werden. Wie jedoch in 15 gezeigt, verhält sich die Spannung Vg, nachdem der Gate-Anschluß sowohl mit dem Kondensator C1 als auch dem Widerstand R1 verbunden ist, derart, daß die Spannung Vg unmittelbar auf eine Grenze steigt, welche durch Vg = {(Cm + Cgd)/(Cm + Cgd + Cgs)}Vdd (wie in 22B in Vgmax gezeigt) definiert ist, und fällt dann allmählich mit einer Zeitkonstante T auf ein Sourcepotential ab, welches durch (Cm + Cgd + Cgs)Rm definiert ist, wobei Cm: eine Kapazität des Kondensators C1; Cgs und Cgd: jeweils eine Kapazität zwischen dem Gate und der Source und eine Kapazität zwischen dem Gate und dem Drain, wenn eine Spannung an dem Drain-Anschluß auf der Energieversorgungsspannung gehalten wird; Vdd: Energieversorgungsspannung; Rm: ein Widerstandswert des Widerstands R1. 22A und 22B zeigen Änderungen in den Spannungen Vdd und Vg, welche durch Anlegen einer Spannung von 40 [v] sowohl an den Source- als auch den Drain-Anschluß in einer in 21 gezeigten Schaltung erhalten werden.
  • In dem Fall der in 16 gezeigten Einstellungen steigt zu einer weiteren Zeit t24 die Gate-Spannung Vg auf 4 [V] an, was um etwa 1 [V] höher ist als eine Schwellenspannung (= 3,2 [v]). Zu einer nachfolgenden Zeit t25, welche etwa 300 [ns] nach der vorherigen Zeit t24 liegt, fällt die Gate-Spannung Vg nach mehreren Malen von Aufs und Abs auf die Schwellenspannung ab.
  • Die Zeitdauer von t24 bis t25 in 16 entspricht einem Zustand, in welchem das Gate des Transistors eingeschaltet ist und ein Drainstrom in Abhängigkeit von der Gate-Spannung fließt, d.h., einem Stromsättigungszustand des Transistors. Demgemäß kann ohne eine Relevanz bezüg lich Änderungen in der Drainspannung Vd der Drainstrom gesteuert werden, wodurch die in der Diode auftretenden Erholungsstoßspannungen gesenkt oder unterdrückt werden können.
  • Konkreter gesagt, verhalten sich die Träger innerhalb des Elementes während der Zeitdauer von t23 bis t24 in 16 wie in 18 gezeigt. Somit hat sich zu der Zeit t24, wie in 19 gezeigt, die Verarmungsschicht bis zu einem Abstand von L1 ausgeweitet. Wenn die Zeitdauer von t24 bis t25 in 16 verstrichen ist, hat sich die Verarmungsschicht aufgrund des weiteren Fließens des Drainstroms bis zu einem Abstand L2 ausgeweitet, wie in 20 gezeigt. Demzufolge werden Ausdehnungen und Zusammenziehungen der Verarmungsschicht nicht länger auftreten, mit dem Ergebnis, daß das Element in der Lage ist, als eine Stromquelle zu fungieren, welche unabhängig von Änderungen in einer Spannung ist, wodurch sie in der Lage ist, eine gemilderte (geglättete) Erholung der Bodydiode zu verwirklichen.
  • Zusätzlich kann die Kapazität des externen Kondensators etwa 1 [nF] betragen, wenn eine Gateeingangskapazität 24[nF] beträgt, welche in der Lage ist, eine befriedigende Leistungsfähigkeit bereitzustellen, und kaum eine Wirkung auf die Schaltgeschwindigkeit bezüglich des Transistorbetriebs aufweist.
  • Obwohl die vorgenannte Schätzung unter Verwendung sowohl des externen Kondensators C1 von 1 [nF] als auch des externen Widerstands R1 von 20 [Ω] ausgeführt worden ist, sind solche Werte jedoch keine definitiven Angaben. In Fällen, in welchen andere Transistorelemente eingesetzt werden, können die Kapazität und der Widerstandswert der Elemente C1 und R1 in geeigneter Weise in Abhängigkeit von der Gateeingangskapazität eines Transistor elements und einer festzulegenden Quellenspannung bestimmt werden.
  • Wie zuvor beschrieben, ermöglicht in der Lastansteuerungsschaltung gemäß der vorliegenden Ausführungsform ein Hinzufügen des Kondensators einer relativ kleineren Kapazität und eine teilweise Abänderung der Konfiguration zum Ansteuern des Gates, daß die Erholungsstöße in einem großen Ausmaß unterdrückt werden können. Solch ein größerer Betrag einer Unterdrückung des Erholungsstoßes ermöglicht eine hochfrequente PWM-Steuerung/Regelung mit geringerem Leistungsverlust, ohne gezwungen zu sein, die Schaltgeschwindigkeit (Geschwindigkeit eines Ein/Aus-Schaltens) des Transistors zu verringern. Zusätzlich werden eine Erhöhung der Herstellungskosten und eine Vergrößerung der Dimensionen in bemerkenswerter Weise unterdrückt.
  • Eine Optimierung im Auslegen der Schaltung, welche sowohl den externen Kondensator als auch den externen Widerstand beinhaltet, wird nun erläutert werden.
  • 21 zeigt eine Schaltung, welche aus dem in 15 gezeigten MOS-Leistungstransistor modelliert ist. Und wie die Source/Drain-Spannung des in 21 modellierten MOS-Leistungstransistors sich verhält, wird nun untersucht werden, unter der Voraussetzung, daß der Transistor der Zuführung einer Impulsspannung, wie in 22A gezeigt, unterworfen ist.
  • Bezüglich des Kondensators C1 ist die Beziehung von Vth < {(Cm + Cgd)/(Cm + Cgd + Cgs)}Vdd (1) erfüllt, wobei Vth: eine Schwellenspannung des MOS-Leistungstransistors, Cm: eine Kapazität des Kondensators C1, Cgs: eine Kapazität zwischen dem Gate und der Source des MOS-Leistungstransistors, dessen Drain-Anschluß Gegenstand eines Anlegens einer Energieversorgungsspannung ist, Cgd: eine Kapazität zwischen dem Gate und dem Drain des MOS-Leistungstransistors, dessen Drain-Anschluß Gegenstand eines Anlegens einer Energieversorgungsspannung ist, und Vdd: eine Spannung der Energieversorgung. Insbesondere ist die Beziehung von Vth < 0,8{(Cm + Cgd)/(Cm + Cgd + Cgs)}Vdd (2) erfüllt, was ein Erfordernis zum Erzeugen einer Gate/Source-Spannung ist, welcher höher als die Schwellenspannung Vth ist.
  • Bezüglich des Widerstands R1 ist eine Beziehung von 1 × 10-7 < Rm(Cm + Cgd + Cgs) < 5 × 10-6 (3) erfüllt, wobei Rm: ein Widerstandswert des Widerstands, Cm: eine Kapazität des Kondensators, Cgs: eine Kapazität zwischen dem Gate und der Source des MOS-Leistungstransistors, dessen Drain-Anschluß Gegenstand eines Anlegens einer Energieversorgungsspannung ist, und Cgd: eine Kapazität zwischen dem Gate und dem Drain des MOS-Leistungstransistors, dessen Drain-Anschluß Gegenstand eines Anlegens einer Energieversorgungsspannung ist. Diese Beziehung ist ein Erfordernis zum Aufrechterhalten eines Zustands, in welchem die Gate/Source-Spannung für eine vorbestimmte Zeitdauer größer als die Schwellenspannung Vth ist.
  • Ein vergleichbares Beispiel, um den Vorteil der vorliegenden Ausführungsform zu bestätigen, wird nun beschrieben werden.
  • Wie in der herkömmlichen Konfiguration (siehe 1-3) ist in Fällen, in welchen der MOS-Leistungstransistor als eine Freilaufdiode arbeitet, der Gate-Anschluß in äquivalenter Weise direkt mit dem Source-Anschluß verbunden, ohne einen Widerstand dazwischen. Von den Konfigurationen des Wechselrichters, welcher in 1 gezeigt ist, wurde die Erholungscharakteristik der Diode D101 unter Verwendung einer Evaluierungsschaltung, welche in 23 gezeigt ist, unter der Bedingung evaluiert, daß ein Strom durch die U-Phase fließt, wobei der Transistor T102 (N-Leitung in der U-Phase) als ein Lastansteuerungstransistor arbeitet, während der Transistor T101 (P-Leitung in der U-Phase) als die Freilaufdiode arbeitet.
  • Unter der Bedingung, daß eine Energieversorgungsspannung 30[V] beträgt, eine Lastinduktivität 10[μH] beträgt, ein Gatewiderstand des Transistors T102 der N-Leitung der U-Phase 27[Ω] beträgt, ist der Transistor T102 seinen Ein/Aus-Vorgängen zwischen den Spannungen Vg = 15 [V] und 0 [V] unterworfen. Während diesen Ein/Aus-Vorgängen ist der Transistor T101 der P-Leitung der U-Phase in einer Weise aufrechterhalten, daß sein Gate-Anschluß mit seinem Source-Anschluß kurzgeschlossen ist. Unter diesen Bedingungen wurde die Freilaufdiode D101 betreffend ihrer Erholungscharakteristik evaluiert.
  • Ferner war jedes der Transistorelemente T101 und T102 in einem DMOS eines Grabengate-Typs mit einer nominellen Spannung von 100 [V], einem nominellen Strom von 200 [A] und einer Chipabmessung von 11 [mm] mal 9 [mm] ausgebildet.
  • 24 zeigt die Erholungscharakteristik der Diode des Transistors T101 der P-Leitung der U-Phase, welche mit der in 23 gezeigten Schaltungsanordnung evalu iert wurde. Die in 24 gezeigten Wellenformen zeigen jeweils einen Diodenstrom If, eine Source/Drain-Spannung Vd und eine Gate/Source-Spannung Vg an. Die laterale (Zeit-)Achse des Graphen in 24 ist alle 250 Nanosekunden unterteilt (d.h. 250 ns/Tlg.).
  • Zu einer Zeit t21 in dem in 24 gezeigten Graph fließt ein vorwärts gerichteter Strom von 90 [A] durch die Bodydiode der P-Leitung der U-Phase. Zu einer Zeit t22 nach der Zeit t21 beginnt der Transistor der N-Leitung der U-Phase, durchzuschalten, wobei sich während dieser Zeit der Diodenstrom If mit einer Rate von etwa -100 [A/μs] verringert. Dann wird zu einer Zeit t23 der Diodenstrom If Null, bevor er in den Erholungsprozeß der Diode überführt wird.
  • In dem Erholungsprozeß sind zu einer Zeit t24 alle Träger des Elements ausgestoßen worden, um eine Verarmungsschicht darin zu erzeugen, wodurch die Energieversorgungsspannung zwischen der Source und dem Gate des Transistors T101 angelegt wird. Auf die Zeit t24 folgend wird dafür gesorgt, daß der Strom If, welcher durch die Bodydiode D101 des Transistors T101 der P-Leitung der U-Phase fließt, die Träger in dem Element ausstößt und absorbiert, so daß notwendigerweise bewirkt wird, daß der Strom If aufgrund der Zusammenziehung und Ausdehnung der Verarmungsschicht geändert wird. Daher wird sich ergeben, daß die Bodydiode D101 als ein Kondensator in der Schaltung fungiert, wodurch eine LC-Schwingung mit einer parasitären Induktivität in der Schaltung hervorgerufen wird. Durch diese Schwingung muß der Diodenstrom If zu Null konvergieren, begleitet von harten Stößen in der Spannung.
  • Während dieses Erholungsprozesses (nach der Zeit t24) wird die Verarmungsschicht innerhalb des Elements zusammengezogen und ausgedehnt, wie durch unterschiedliche Schichtbreiten L3 und L4, welche in 25 und 26 gezeigt sind, gezeigt. D.h., der Strom wird durch die wegen der Zusammenziehung und Ausdehnung der Verarmungsschicht auszustoßenden Träger hervorgerufen, was dazu führt, daß ein hinausgehender und hereinkommender Strom unter Begleitung von heftigen Spannungsänderungen fließt.
  • Eine herkömmliche Gegenmaßnahme, um die vorgenannten Nachteile zu vermeiden, bestand darin, den Widerstandswert des Widerstands R101, welcher in 2 gezeigt ist, so zu erhöhen, daß die Erholungsstoßspannung auf einen Wert unterdrückt wird, welcher geringer als die nominelle Spannung des Leistungs-MOSFET ist. Eine Erhöhung des Widerstandswerts wird jedoch eine Verzögerung der Schaltgeschwindigkeit des Leistungs-MOSFET, ansteigende Leistungsverluste des Wechselrichters und eine Begrenzung eines oberen Werts der Betriebsfrequenz für die PWM-Steuerung/Regelung verursachen.
  • Dagegen ist die vorliegende Erfindung in der Lage, einen Transistor vom Feldeffekt-Typ, welcher auch als eine Freilaufdiode fungiert, um eine induktive Last anzusteuern, bereitzustellen. Der Transistor ist mit einem zwischem dem Gate und dem Drain desselben verbundenen Kondensator angeordnet. Daher kann die Spannung an dem Gate-Anschluß, welcher über einen Widerstand mit dem Source-Anschluß verbunden ist, in dem Erholungsprozeß der Freilaufdiode für eine bestimmte Zeitdauer über eine Schwellenspannung des Transistors gehoben werden, wodurch die Erholungscharakteristik gemildert (geglättet) wird, wobei Erholungsstöße gut unterdrückt werden.
  • Modifizierungen, welche der in 10 gezeigten Konfiguration entsprechen, sind in 27 und 28 gezeigt, wobei ein Widerstand R100 mit dem Kondensator C1, welcher das Gate und den Drain des MOS-Leistungstransistors T1 verbindet, in Reihe geschaltet ist. In dieser Verbindung kann der Widerstand X100 zwischen dem Kondensator C1 und dem Drain-Anschluß angeordnet sein, wie in 27, oder zwischen dem Kondensator C1 und dem Gate-Anschluß, wie in 28.
  • Als ein Ergebnis können die Merkmale der vorliegenden Ausführungsform wie folgt zusammengefaßt werden.
    • (1) Wie in 8 und 10 gezeigt, ist die Lastansteuerungsschaltung zum Ansteuern einer induktiven Last vorgesehen, in welcher die MOS-Leistungstransistoren T1 bis T6, welche jeweils die als Freilaufdioden dienenden Bodydioden Df1 bis Df6 beinhalten, angeordnet sind. Die Transistoren T1 bis T6 sind zwischen den positiven und negativen Energieversorgungsleitungen alle zwei Transistoren gegenseitig in Reihe geschaltet, um jeweilige Paare aufzubauen. Zwei oder mehr Paare von Transistoren sind angeordnet. Eine induktive Last M ist mit einem Verbindungspunkt, welcher Transistoren T1 und T2 (, T3 und T4, sowie T5 und T6) jedes Paars gegenseitig verbindet, verbunden. Eine Gate-Spannung jedes MOS-Leistungstransistors T1 (bis T6) ist so eingestellt, daß die zwei Transistoren jedes Paars Paar für Paar abwechselnd arbeiten, um die Last M anzusteuern. Zusätzlich ist bei jedem MOS-Leistungstransistor T1 (bis T6) der Kondensator C1 (bis C6) mit dem Gate- und dem Drain-Anschluß verbunden, und der Widerstand R1 (bis R6) ist mit den Gate- und dem Source-Anschluß verbunden. Eine Kapazität jedes Kondensators und ein widerstandswert jedes Widerstands sind beide in geeigneter Weise bestimmt. Dies macht es möglich, daß während des Erholungsvorgangs der Freilaufdiode Df1 (bis Df6) jedes Transistors T1 (bis T6) jeweils der Kondensator C1 (bis C6) mit dem jeweiligen Widerstand R1 (bis R6) kombiniert wird, um die Gate/Source-Spannung (in 13 durch Vgl angezeigt) für eine bestimmte Zeitdauer ab der Zeit t11 in 13 über die Schwellenspannung anzuheben. Demgemäß kann der Zustand bereitgestellt werden, daß von den Leistungs-MOSFETs T1 bis T6 Paar für Paar die MOS-Leistungstransistoren T2, T4 und T6 der Seite der negativen Elektrode mit dem Ansteuern der Last M befaßt sind, während die MOS-Leistungstransistoren T1, T3 und T5 an der Seite der positiven Elektrode arbeiten, um ihre Freilaufdioden Df1, Df3 und Df5 in Funktion zu setzen. Somit werden sich während des Erholungsprozesses jeder der Freilaufdioden Df1, Df3 und Df5 die Kondensatoren C1, C3 und C5 mit den Widerständen R1, R3 und R5 jeweils Paar für Paar zusammenfinden, um die Gate/Drain-Spannung für eine vorbestimmte Zeitdauer über die Schwellenspannung zu heben. Dieser Anstieg in der Gate/Drain-Spannung ermöglicht es, daß die Erholungscharakteristik jeder der Freilaufdioden Df1, Df3 und Df5 abgemildert wird, so daß Erholungsstöße in einer wohlkontrollierten Weise unterdrückt werden können.
    • (2) Die Kapazität jedes der Kondensatoren C1 bis C6 erfüllt, wie durch die vorstehende Formel (1) beschrieben, die Beziehung von Vth < {(Cm + Cgd)/(Cm + Cgd + Cgs)}Vdd, wobei Vth: eine Schwellenspannung des MOS-Leistungstransistors, CM: eine Kapazität des Kondensators, Cgs: eine Kapazität zwischen dem Gate und der Source des MOS-Leistungstransistors, dessen Drain-Anschluß Gegenstand eines Anlegens einer Energieversorgungsspannung ist, Cgd: eine Kapazität zwischen dem Gate und dem Drain des MOS-Leistungstransistors, dessen Drain-Anschluß Gegenstand eines Anlegens einer Energieversorgungsspannung ist, und Vdd: eine Spannung der Energieversorgung. In besonderer Weise erfüllt die Kapazität jedes der Kondensatoren C1 bis C6, wie durch die vorstehende Formel (2) beschrieben, die Beziehung von Vth < 0,8{(Cm + Cgd)/(Cm + Cgd + Cgs)}Vdd. Demgemäß kann die Schaltungsanordnung des MOS-Leistungstransistors mit Stetigkeit auf den vorgenannten Formeln optimiert werden.
    • (3) Ferner ist jeder der Widerstände R1 bis R6 in Bezug auf seinen Widerstandswert so festgelegt, daß er, wie durch die vorstehende Formel (3) beschrieben, die Beziehung von 1 × 10-7 < Rm(Cm + Cgd + Cgs) < 5 × 10-6 erfüllt, wobei Rm: ein Widerstandswert jedes Widerstands R1 (bis R6), Cm: eine Kapazität des Kondensators, Cgs: eine Kapazität zwischen Gate und der Source des MOS-Leistungstransistors, dessen Drain-Anschluß Gegenstand eines Anlegens einer Energieversorgungsspannung ist, und Cgd: eine Kapazität zwischen dem Gate und dem Drain des MOS-Leistungstransistors, dessen Drain-Anschluß Gegenstand eines Anlegens einer Energieversorgungsspannung ist. Somit erlaubt eine Anwendung dieser Bedingung, daß eine Lastansteuerungsschaltung mit Leichtigkeit und Stetigkeit optimiert werden kann.
    • (4) Zusätzlich ist, wie in 11 gezeigt, der Chip 30, in welchen der MOS-Leistungstransistor eingebettet ist, auf dem aus Kupfer hergestellten Substrat (Metallplatte) 31 montiert, welches mit dem Drain-An schluß des Transistors elektrisch verbunden ist. Des weiteren ist der Chip-Kondensator 34, welcher als der Kondensator C1 (bis C6) dient, zwischen dem aus Kupfer hergestellten Substrat 31 und dem Gate-Leiterrahmen 32a angeordnet. Durch Einsetzen dieser Struktur kann die Größe der Lastansteuerungsschaltung kompakter gemacht werden, und ein Wert der parasitären Induktivität der Schaltung kann reduziert werden.
  • Eine Modifizierung der Freilaufdiode kann vorgesehen sein, in welcher eine externe Freilaufdiode parallel zu einem MOS-Leistungstransistor geschaltet sein kann, im Unterschied zu der vorgenannten Struktur, in welcher die Bodydiode (welche als eine Umlaufdiode fungiert) in dem MOS-Leistungstransistor vorhanden ist. Eine Lastansteuerungsschaltung, welche so aufgebaut ist, ist in einer solchen Art und Weise ausgeführt, daß zwei oder mehr Paare von zwei MOS-Leistungstransistoren, welche gegenseitig in Reihe geschaltet sind, zwischen den positiven und negativen Energieversorgungsleitungen angeordnet sind. Eine induktive Last ist mit einer Leitung, welche die zwei MOS-Leistungstransistoren jedes Paars verbindet, angeschlossen. Eine Freilaufdiode ist parallel zu jedem MOS-Leistungstransistor geschaltet. Eine Gate-Spannung jedes MOS-Leistungstransistors ist Paar für Paar so eingestellt, daß die zwei Transistoren in jedem Paar abwechselnd ein-/ausgeschaltet werden, um die Last anzusteuern. Zu diesem Aufbau hinzugefügt ist die Schaltungsanordnung, welche in dem vorgenannten Punkt (1) beschrieben worden ist. D.h., zu jedem MOS-Leistungstransistor ist ein Kondensator an die Gate- und Drain-Anschlüsse angeschlossen, und ein Widerstand ist an die Gate- und Source-Anschlüsse angeschlossen. Dies macht es möglich, daß während des Erholungsvorgangs der Freilaufdiode, welche mit jedem Transistor verbunden ist, jeweils der Kondensator mit dem jeweiligen Widerstand kombiniert wird, um die Gate/Source- Spannung für eine bestimmte Zeitdauer über eine Schwellenspannung jedes Transistors anzuheben.
  • Eine andere Modifizierung ist unter Verwendung eines IGBT (Bipolartransistors mit isoliertem Gate) anstelle jedes der vorgenannten MOS-Leistungstransistoren T1 bis T6 vorgesehen. Eine praktisch ausgeführte Lastansteuerungsschaltung kann wie folgt aufgebaut sein. Zwei oder mehr Paare von IGBTs, welche gegenseitig in Reihe geschaltet sind, sind zwischen den positiven und negativen Energieversorgungsleitungen angeordnet. Eine induktive Last ist mit einer Leitung, welche die IGBTs jedes Paars verbindet, gekoppelt. Eine Freilaufdiode ist parallel zu jedem IGBT geschaltet. Eine Gate-Spannung jedes IGBT ist Paar für Paar so eingestellt, dafl die zwei IGBTs in jedem Paar abwechselnd ein-/ausgeschaltet werden, um die Last anzusteuern. Zu dieser Struktur hinzugefügt ist eine Schaltungsanordnung, welche in dem vorgenannten Punkt (1) beschrieben worden ist. D.h., zu jedem IGBT ist ein Kondensator mit dem Gate- und Kollektoranschlufl gekoppelt, und ein Widerstand ist mit dem Gate- und Emitteranschluß gekoppelt. Dies macht es möglich, daß während des Erholungsvorgangs der Freilaufdiode, welche mit jedem IGBT verbunden ist, jeweils der Kondensator mit dem jeweiligen Widerstand kombiniert wird, um die Gate/Emitter-Spannung für eine bestimmte Zeitdauer über eine Schwellenspannng jedes IGBT anzuheben.
  • In dieser Schaltungsanordnung auf der Grundlage von IGBTs entsprechen eine Gate/Emitter-Kapazität und eine Gate/Kollektor-Kapazität der vorgenannten Gate/Source-Kapazität und Gate/Drain-Kapazität, welche in der die MOS-Leistungstransistoren verwendenden Schaltungsanordnung verwendet worden sind.
  • Zweite Ausführungsform
  • Mit Bezug auf 29 bis 32 wird nun eine zweite Ausführungsform der vorliegenden Erfindung beschrieben werden. In dieser Beschreibung werden nur Unterschiede bezüglich der zuvor beschriebenen ersten Ausführungsform im Detail ausgeführt werden.
  • 29 zeigt eine Schaltungsanordnung einer Lastansteuerungsschaltung gemäß der zweiten Ausführungsform, in welcher ein Gleichstrommotor als eine unter Verwendung einer PWM-Technik direkt anzusteuernde Last angeordnet ist. Demgegenüber ist die Last in der ersten Ausführungsform ein Wechselstrommotor, und seine Ansteuerungsschaltung ist ein Wechselrichter.
  • Wie in 29 gezeigt, ist eine Gleichstrom-Energiequelle 50 vorgesehen, wobei ihr positiver Pol und die Masse elektrisch mit einer Reihenschaltung verbunden sind, welche aus einem Schalter 51, einer induktiven Last (Gleichstrommotor) 52 und einem MOS-Leistungstransistor (Schaltelement) 53, welche gegenseitig in Reihe geschaltet sind, aufgebaut ist. In anderen Worten, sowohl die induktive Last 52 als auch der MOS-Leistungstransistor 53 sind in Reihe in der Gleichstromversorgungsleitung eingesetzt. Zusätzlich ist eine Freilaufdiode 54 parallel zu dem MOS-Leistungstransistor 53 geschaltet. Der Gate-Anschlufl des MOS-Leistungstransistors 53 ist mittels eines Widerstands 55 mit einer Gate-Ansteuerungsschaltung 56 verknüpft. Die Gate-Ansteuerungsschaltung 56 stellt eine Gate-Spannung des Transistors 53 ein, um ihn einzuschalten, so daß die induktive Last 52 für ihre Ansteuerung mit Strom versorgt wird. Im Detail ist die Gate-Ansteuerungsschaltung 56 so konfiguriert, daß sie den Transistor 53 mit einem PWM-Signal versorgt. Demgemäß wird der MOS-Leistungstransistor 53 ein-/ausgeschaltet (Schaltvorgang), um die Last 52 mit Strömen zu versorgen.
  • Überdies ist ein weiterer MOS-Transistor 58 in einer Parallelschaltung mit der Last 52 elektrisch gekoppelt. Eine weitere Freilaufdiode 57 ist in einer Parallelschaltung mit dem MOS-Transistor 58 elektrisch verbunden. Zwischen dem Gate- und dem Drain-Anschluß des MOS-Transistors 58 ist ein Kondensator 59 angeschlossen, während zwischen seinem Gate- und seinem Source-Anschluß ein widerstand 60 angeschlossen ist.
  • Wie aus der Konfiguration in 29 verstanden, sind der Drain- und der Source-Anschluß des MOS-Transistors 58 bezüglich eines Potentials die gleichen wie jeweils die Kathode und Anode der Freilaufdiode 57.
  • Sowohl die Freilaufdiode 57 als auch der MOS-Transistor 58 sind in dem gleichen Chip integriert, von welchem ein praktischer Aufbau in 30 gezeigt ist.
  • In 30 ist ein Siliziumsubstrat vom n-Typ (das Halbleitersubstrat eines ersten Leitfähigkeitstyps) 70 durch Ausbilden einer n--Epitaxieschicht 72 auf einem n+-Siliziumsubstrat 71 hergestellt. In dem vorderen Oberflächenschichtteil (der ersten Oberfläche) des Substrats 70 sind Störstellendiffusionsgebiete 73, 74 und 75 vom p-Typ lokal ausgebildet. Von diesen Gebieten dienen die zwei Störstellendiffusionsgebiete 73 und 75 vom p-Typ als das Rückkopplungsdiodenausbildungsstörstellendiffusionsgebiet des zweiten Leitfähigkeitstyps. Des weiteren ist auf der vorderen Oberfläche (der ersten Oberfläche) des Substrats 70 eine Anodenelektrode 80 so ausgebildet, daß sie die Störstellendiffusionsgebiete 73, 74 und 75 vom p-Typ kontaktiert. Auf der anderen Seite ist auf einer rückwärtigen Oberfläche (der zweiten Oberfläche) des Substrats 70 eine Kathodenelektrode 81 ausgebildet. Die Elektroden 80 und 81 verwendend, ist die Freilaufdiode 57 ausgebildet.
  • Die vorgenannten Störstellendiffusionsgebiete 73, 74 und 75 vom p-Typ sind voneinander so getrennt, daß die vorderen Oberflächen (die erste Oberfläche) des Substrats 70 als Gebiete vom n-Typ (die Gebiete des ersten Leitfähigkeitstyps) unter den Gebieten 73, 74 und 75 lokal freigelegt sind. Gebiete 76 vom n-Typ sind in dem vorderen Oberflächenschichtteil des Störstellendiffusionsgebiets 74 des p-Typs und an Orten einer mittleren Seite in dem vorderen Oberflächenschichtteil jedes der verbleibenden Gebiete 75 und 76 lokal ausgebildet. In anderen Worten, die Gebiete 76 vom n-Typ (die Störstellendiffusionsgebiete vom ersten Leitfähigkeitstyp, welche einem MOS-Transistor gewidmet sind) sind teilweise in dem Oberflächenschichtteil der Störstellendiffusionsgebiete 72, 74 und 75 vom p-Typ ausgebildet.
  • Zusätzlich sind zwischen den Störstellendiffusionsgebieten 73 und 74 vom p-Typ und den Störstellendiffusionsgebieten 74 und 75 vom p-Typ Gate-Elektroden 78 aus Polysilizium durch Gate-Oxidschichten 77 (d.h. gateisolierende Schichten) oberhalb des Substrats 70 ausgebildet. D.h., zwischen dem freiliegenden Gebiet vom n-Typ (dem Gebiet des ersten Leitfähigkeitstyps) und dem dem MOS-Transistor gewidmeten Störstellendiffusionsgebiet 76 ist die Gate-Elektrode 79 aus Polysilizium ausgebildet, wobei die Gate-Oxidschicht 77 dazwischen ausgebildet ist.
  • Somit ist in einem Bereich von dem mittenseitigen Endabschnitt des Gebiets 73 bis zu dem des Gebietes 75 über das Gebiet 74 ein MOSFET-Ausbildungsabschnitt hergestellt, wie in 30 gezeigt. Die Gate-Elektroden 78 aus Polysilizium sind jeweils mit Schicht-zu-Schicht-Isolationsschichten 79 abgedeckt. Die Anodenelektrode 80, welche auf der vorderen Oberfläche des Substrats 70 ausgebildet ist, ist so hergestellt, daß sie sowohl mit den Störstellendiffusionsgebieten 74 und 75 des p-Typs als auch dem dem MOS-Transistor gewidmeten Störstellendiffusionsgebiet 76 in Kontakt kommt.
  • Auf diese Weise kann der MOS-Transistor in einem Chip ausgebildet sein, in welchem eine Freilaufdiode mit Leichtigkeit eingebettet ist.
  • In der Struktur, welche in 30 gezeigt ist, ist der Kondensator 59 mit sowohl der Gate-Elektrode 78 aus Polysilizium als auch der Kathodenelektrode 81 verknüpft, und der Widerstand 60 ist mit sowohl der Gate-Elektrode 78 aus Polysilzium als auch der Anodenelektrode 80 (Anodenanschluß) verknüpft.
  • In dem vorderen Oberflächenschichtteil des Substrats 70 ist entlang einem äußeren Randende des Substrats 70 (Chip) ein Störstellendiffusionsgebiet 82 vom n-Typ ausgebildet. Ferner ist auf der vorderen Oberfläche des Substrats 70 ein ringartiger Leiter 83 so ausgebildet, daß der Leiter 83 in Kontakt mit dem Störstellendiffusionsgebiet 82 vom n-Typ gebracht ist. Der Leiter 83 dient als ein EQR (Äquipotentialring), dessen Potential das gleiche wie das der rückwärtigen Elektrode (Kathodenelektrode) 81 ist. Der EQR 83 stabilisiert Charakteristiken der Diode und verbessert die Dauerhaftigkeit derselben.
  • Der Kondensator 59, welcher in 22 gezeigt ist, ist auch so bestimmt, daß er die Beziehung von Vth < {(Cm + Cgd)/(Cm + Cgd + Cgs)}Vdd (4) erfüllt, wobei Vth: eine Schwellenspannung des MOS-Leistungstransistors 58, Cm: eine Kapazität des Kondensators 59, Cgs: eine Kapazität zwischen dem Gate und der Source des MOS-Leistungstransistors 58, dessen Drain-Anschluß Gegenstand eines Anlegens einer Energieversorgungsspannung ist, Cgd: eine Kapazität zwischen dem Gate und dem Drain des MOS-Leistungstransistors 58, dessen Drain-Anschluß Gegenstand eines Anlegens einer Energieversorgungsspannung ist, und Vdd: eine Spannung der Energieversorgung 50. Vorzugsweise ist die Beziehung von Vth < 0,8{(Cm + Cgd)/(Cm + Cgd + Cgs)}Vdd (5) erfüllt. Demgemäß kann die Schaltungsanordnung des MOS-Leistungstransistors 58 gut optimiert werden.
  • Darüber hinaus ist der Widerstand 60 so festgelegt, daß er die Beziehung von 1 × 10-7 < Rm(Cm + Cgd + Cgs) < 5 × 10-6 (6) erfüllt, wobei Rm: ein Widerstandswert des Widerstands 60, Cm: eine Kapazität des Kondensators 59, Cgs: eine Kapazität zwischen dem Gate und der Source des MOS-Leistungstransistors 58, dessen Drain-Anschluß Gegenstand eines Anlegens einer Energieversorgungsspannung ist, und Cgd: eine Kapazität zwischen dem Gate und dem Drain des MOS-Leistungstransistors 58, dessen Drain-Anschluß Gegenstand eines Anlegens einer Energieversorgungsspannung ist. Diese Beziehung ist ebenfalls hilfreich zur Optimierung der Schaltungsanordnung des MOS-Leistungstransistors 58.
  • In 30 ist es vorzuziehen, daß das Verhältnis zwischen den Bereichen des MOSFET-Teils und des Diodenteils so festgelegt ist, daß es in einem Bereich von näherungsweise 1/10 bis 1/40 liegt. Wie aus den Formeln (4) und (5) verstanden, kann, wenn die Kapazitätswerte Cgd und Cgs erniedrigt werden, die Kapazität Cm ebenfalls er niedrigt werden. Somit ist, wenn diese Schaltungsanordnung in einen IC-Chip ausgebildet ist, die Größe des Chips kleiner gemacht.
  • 31 zeigt ein Zeitdiagramm, welches Änderungen in elektrischen Werten, welche in repräsentativer Weise in der in 29 gezeigten Schaltungsanordnung erhalten werden, darstellt. Darin gezeigt sind ein Gate-Signal SG10 an den Transistor 53, Gate-Spannungen Vg10 und Vg11 an die Transistoren 53 und 58, ein Strom Id, welcher durch den Transistor 53 flieht, ein Strom If, welcher durch die Freilaufdiode 57 flieht, eine Drainspannung Vdd an dem Transistor 53 und eine Drain/Source-Spannung Vds des Transistors 58 (welche einer Anode/Kathode-Spannung der Freilaufdiode 57 entspricht).
  • Wenn der MOS-Leistungstransistor 53 zu jeder der Zeiten t2 und t6 in 31 eingeschaltet wird, beginnt die Freilaufdiode 57, ihre Erholungstätigkeit auszuführen. Die Erholungscharakteristik, welche während des Erholungsvorgangs dargestellt wird, kann auf der Grundlage desselben Prinzips wie dem, welches in der ersten Ausführungsform beschrieben worden ist, gemildert werden.
  • Insbesondere während des Erholungsvorgangs der Freilaufdiode 57, welche in dem MOS-Leistungstransistor 58 eingebettet ist, wird dank der Reihenschaltung des Kondensators 59 und des Widerstands 60 die Gate/Source-Spannung des MOS-Leistungstransistors 58 für eine bestimmte Zeitdauer zwangsweise über dessen Schwellenspannung gehoben.
  • D.h., in Fällen, in welchen der MOS-Leistungstransistor 53 arbeitet, um die induktive Last 52 (d.h. Ströme, welche durch die Last 52 fließen) anzusteuern, ist die Freilaufdiode 57 aktiviert. In diesem Zustand, ermögli chen sowohl der Kondensator 59 als auch der Widerstand 60, daß die Gate/Source-Spannung des Transistors 58 während des Erholungsprozesses der Freilaufdiode 57 für eine bestimmte Zeitdauer oberhalb seiner Schwellenspannung liegt. Dies ermöglicht es, die Erholungscharakteristik zu mildern und so Erholungsstöße zu unterdrücken.
  • Demgemäß können sowohl die Erholungsstöße als auch das Oszillationsphänomen (Klingeln) an der Diode 57 in einer wohlkontrollierten Art und Weise unterdrückt werden, ohne die Schaltgeschwindigkeit des MOS-Leistungstransistors 53 vermindern.
  • Im Vergleich zu 5 bis 7, welche die herkömmliche beschreiben, ist die Konfiguration, welche in 29 gezeigt ist, in hohem Maße nützlich in dem Sinne, daß die Erholungscharakteristik der Freilaufdiode 57, deren nominelle Spannung 60 bis 200[V] beträgt, gemildert (d.h. geglättet) werden kann, wie in der ersten Ausführungsform. Es ist nicht notwendig, die Schaltgeschwindigkeit des MOS-Leistungstransistors 53 zu verringern, und die Erholungsstöße und die Schwingung können stetig unterdrückt werden.
  • Eine Modifizierung kann vorgesehen werden, wie in 32 gezeigt, in welcher der Kondensator 59, welcher in 29 gezeigt ist, innerhalb eines Chips integriert ist. In der Praxis ist ein Diffusionsgebiet 82 verlängert, um eine Elektrode des Kondensators 59 bereitzustellen. Eine Polysiliziumschicht (Gate-Elektrode aus Polysilizium) 91 ist durch eine dünne Oxidschicht (Gate-Oxid) 90 auf der Elektrode (Diffusionsschicht 82) ausgebildet. Die Polysiliziumschicht 91 ist mit einer Aluminiumverdrahtung 92 gekoppelt, während ein EQR 83 mit der Kathode gekoppelt ist.
  • Als eine andere Modifizierung kann eine Struktur dergestalt, daß der Kondensator 59 und der Widerstand 60 beide in einen Chip integriert sind, eingesetzt werden.
  • Die vorliegende Erfindung kann in mehreren anderen Formen ausgeführt werden, ohne von deren Idee abzuweichen. Die vorliegenden Ausführungsformen, wie sie beschrieben worden sind, sind daher so gedacht, daß sie nur veranschaulichend sind, jedoch nicht einschränkend, nachdem der Umfang der Erfindung eher durch die beigefügten Ansprüche als durch die diesen vorangehende Beschreibung definiert ist. Alle Änderungen, welche in die Maßnahmen und Schranken der Ansprüche fallen, oder Äquivalente solcher Maßnahmen und Schranken, sind daher als durch die Ansprüche umfaßt vorgesehen.

Claims (20)

  1. Eine bezüglich eines Rückflusses geschlossene Schaltung, welche mit einer induktiven Last verbunden ist, wobei die Schaltung aufweist: eine Freilaufdiode, welche innerhalb der bezüglich eines Rückflusses geschlossenen Schaltung eingesetzt ist; einen MOS-Transistor, welcher zu der Freilaufdiode parallel geschaltet ist; einen Kondensator, dessen beide Enden mit einem Gate und einem Drain des MOS-Transistors verbunden sind; einen Widerstand, dessen beide Enden mit dem Gate und einer Source des MOS-Transistors verbunden sind; und Mittel zum Steuern einer Gate/Source-Spannung des MOS-Transistors durch Bewirken, daß sowohl der Kondensator als auch der Widerstand die Gate/Source-Spannung für eine vorbestimmte Zeitdauer während eines Erholungsvorgangs der Freilaufdiode auf einen Wert oberhalb einer Schwellenspannung, welche dem MOS-Transistor gegeben ist, anheben.
  2. Die bezüglich eines Rückflusses geschlossene Schaltung von Anspruch 1, wobei die Freilaufdiode aufweist ein Halbleitersubstrat eines ersten Leitfähigkeitstyps; ein Freilaufdiodenausbildungsstörstellendiffusionsgebiet eines zweiten Leitfähigkeitstyps, welches in einem Oberflächenschichtteil einer ersten Oberfläche ausgebildet ist; eine Anodenelektrode, welche auf der ersten Oberfläche so ausgebildet ist, daß sie das Freilaufdiodenausbildungsstörstellendiffusionsgebiet kontaktiert; und eine Kathodenelektrode, welche auf einer zweiten Oberfläche des Halbleitersubstrats ausgebildet ist, wobei ein Gebiet des ersten Leitfähigkeitstyps von der ersten Oberfläche des Halbleitersubstrats freigelegt ist, ein MOS-Transistor-Störstellendiffusionsgebiet des ersten Leitfähigkeitstyps teilweise in einem Oberflächenschichtteil des Freilaufdiodenausbildungsstörstellendiffusionsgebiet ausgebildet ist, eine Gate-Elektrode oberhalb zwischen dem freiliegenden Gebiet des ersten Leitfähigkeitstyps und dem MOS-Transistor-Störstellendiffusionsgebiet über eine Gate-Isolationsschicht ausgebildet ist, und die Anodenelektrode in Kontakt mit sowohl dem Freilaufdiodenausbildungsstörstellendiffusionsgebiet als auch dem MOS-Transistor-Störstellendiffusionsgebiet in Kontakt gebracht ist.
  3. Die bezüglich eines Rückflusses geschlossene Schaltung von entweder Anspruch 1 oder 2, wobei der Kondensator so festgelegt ist, daß er eine Beziehung von Vth < {(Cm + Cgd)/(Cm + Cgd + Cgs)}Vdd erfüllt, wobei Vth eine Schwellenspannung des MOS-Transistors ist, Cm eine Kapazität des Kondensators ist, Cgs eine Kapazität zwischen dem Gate und der Source des MOS-Transistors, an dessen Drain Gegenstand eines Anlegens einer Energieversorgungsspannung ist, ist, Cgd eine Kapazität zwischen dem Gate und dem Drain des MOS-Transistors, dessen Drain Gegenstand eines Anlegens einer Energieversorgungsspannung ist, ist, und Vdd eine Spannung einer Energieversorgung ist.
  4. Die bezüglich eines Rückflusses geschlossene Schaltung von Anspruch 3, wobei der Kondensator so festgelegt ist, daß er eine Beziehung von Vth < 0,8{(Cm + Cgd)/(Cm + Cgd + Cgs)}Vdd erfüllt.
  5. Die bezüglich eines Rückflusses geschlossene Schaltung von entweder Anspruch 1 oder 2, wobei der Widerstand so festgelegt ist, daß er eine Beziehung von 1 × 10-7 < Rm(Cm + Cgd + Cgs) < 5 × 10-6 erfüllt, wobei Rm ein Widerstandswert des Widerstands ist, Cm eine Kapazität des Kondensators ist, Cgs eine Kapazität zwischen dem Gate und der Source des MOS-Transistors, dessen Drain Gegenstand eines Anlegens einer Energieversorgungsspannung ist, ist, und Cgd eine Kapazität zwischen dem Gate und dem Drain des MOS-Transistors, dessen Drain Gegenstand eines Anlegens einer Energieversorgungsspannung ist, ist.
  6. Eine Freilaufdiode, welche aufweist: ein Halbleitersubstrat eines ersten Leitfähigkeitstyps; ein Freilaufdiodenausbildungsstörstellendiffusionsgebiet eines zweiten Leitfähigkeitstyps, welches in einem Oberflächenschichtteil einer ersten Oberfläche ausgebildet ist; eine Anodenelektrode, welche auf der ersten Oberfläche so ausgebildet ist, daß sie das Freilaufdiodenausbildungsstörstellendiffusionsgebiet kontaktiert; und eine Kathodenelektrode, welche auf einer zweiten Oberfläche des Halbleitersubstrats ausgebildet ist, wobei ein Gebiet des ersten Leitfähigkeitstyps von der ersten Oberfläche des Halbleitersubstrats freigelegt ist, ein MOS-Transistor-Störstellendiffusionsgebiet des ersten Leitfähigkeitstyps teilweise in einem Oberflächenschichtteil des Freilaufdiodenausbildungsstörstellendiffusionsgebiets ausgebildet ist, eine Gate-Elektrode oberhalb zwischen dem freiliegenden Gebiet des ersten Leitfähigkeitstyps und dem MOS-Transistor-Störstellendiffusionsgebiet über eine Gate-Isolationsschicht ausgebildet ist, und die Anodenelektrode in Kontakt mit sowohl dem Freilaufdiodenausbildungsstörstellendiffusionsgebiet als auch dem MOS-Transistor-Störstellendiffusionsgebiet in Kontakt gebracht ist.
  7. Eine Lastansteuerungsschaltung zum Ansteuern einer induktiven Last, in welcher zwei oder mehr Paare von zwei MOS-Leistungstransistoren, welche zueinander in Reihe geschaltet sind, Paar für Paar mit positiven und negativen Energieversorgungsleitungen verbunden sind, wobei jeder MOS-Transistor eine Bodydiode, welche als eine Freilaufdiode dient, beinhaltet, und eine Leitung, welche die paarigen zwei MOS-Leistungstransistoren gegenseitig verbindet, mit der induktiven Last verbunden ist, wobei die paarigen zwei MOS-Leistungstransistoren durch Steuern einer Gate-Spannung jedes MOS-Leistungstransistors abwechselnd betrieben werden, wobei die Lastansteuerungsschaltung aufweist: einen Kondensator, dessen beide Enden mit einem Gate und einem Drain eines jeweiligen MOS-Transistors verbunden sind; einen Widerstand, dessen beide Enden mit dem Gate und einer Source eines jeweiligen MOS-Transistors verbunden sind; und Mittel zum Steuern einer Gate/Source-Spannung jedes MOS-Transistors durch Bewirken, daß sowohl der Kondensator als auch der Widerstand die Gate/Source-Spannung für eine vorbestimmte Zeitdauer während eines Erholungsvorgangs der Freilaufdiode auf einen Wert oberhalb einer Schwellenspannung, welche dem MOS-Transistor gegeben ist, anheben.
  8. Eine Lastansteuerungsschaltung zum Ansteuern einer induktiven Last, in welcher zwei oder mehr Paare von zwei MOS-Leistungstransistoren, welche zueinander in Reihe geschaltet sind, Paar für Paar mit positiven und negativen Energieversorgungsleitungen verbunden sind und eine Leitung, welche die paarigen zwei MOS-Leistungstransistoren gegenseitig verbindet, mit der induktiven Last verbunden ist, und eine Freilaufdiode parallel zu jedem MOS-Leistungstransistor ge schaltet ist, wobei die paarigen zwei MOS-Leistungstransistoren durch Steuern einer Gate-Spannung jedes MOS-Leistungstransistors abwechselnd betrieben werden, wobei die Lastansteuerungsschaltung aufweist: einen Kondensator, dessen beide Enden mit einem Gate und einem Drain eines jeweiligen MOS-Transistors verbunden sind; einen widerstand, dessen beide Enden mit dem Gate und einer Source eines jeweiligen MOS-Transistors verbunden sind; und Mittel zum Steuern einer Gate/Source-Spannung jedes MOS-Transistors durch Bewirken, daß sowohl der Kondensator als auch der Widerstand die Gate/Source-Spannung für eine vorbestimmte Zeitdauer während eines Erholungsvorgangs der Freilaufdiode auf einen Wert oberhalb einer Schwellenspannung, welche dem MOS-Transistor gegeben ist, anheben.
  9. Die Lastansteuerungsschaltung von entweder Anspruch 7 oder 8, wobei der Kondensator so festgelegt ist, daß er eine Beziehung von Vth < {(Cm + Cgd)/(Cm + Cgd + Cgs)}Vdd erfüllt, wobei Vth eine Schwellenspannung des MOS-Transistors ist, Cm eine Kapazität des Kondensators ist, Cgs eine Kapazität zwischen dem Gate und der Source des MOS-Transistors, dessen Drain Gegenstand eines Anlegens einer Energieversorgungsspannung ist, ist, Cgd eine Kapazität zwischen dem Gate und dem Drain des MOS-Transistors, dessen Drain Gegenstand eines Anlegens einer Energieversorgungsspannung ist, ist, und Vdd eine Spannung einer Energieversorgung ist.
  10. Die Lastansteuerungsschaltung von Anspruch 9, wobei der Kondensator so festgelegt ist, daß er eine Beziehung von Vth < 0,8{(Cm + Cgd)/(Cm + Cgd + Cgs)}Vdd erfüllt.
  11. Die Lastansteuerungsschaltung von entweder Anspruch 7 oder 8, wobei der Widerstand so festgelegt ist, daß er eine Beziehung von 1 × 10-7 < Rm(Cm + Cgd + Cgs) < 5 × 10-6 erfüllt, wobei Rm ein Widerstandswert des Widerstands ist, Cm eine Kapazität des Kondensators ist, Cgs eine Kapazität zwischen dem Gate und der Source des MOS-Transistors, dessen Drain Gegenstand eines Anlegens einer Energieversorgungsspannung ist, ist, und Cgd eine Kapazität zwischen dem Gate und dem Drain des MOS-Transistors, dessen Drain Gegenstand eines Anlegens einer Energieversorgungsspannung ist, ist.
  12. Eine Lastansteuerungsschaltung zum Ansteuern einer induktiven Last, in welcher zwei oder mehr Paare von zwei IGBTs, welche zueinander in Reihe geschaltet sind, Paar für Paar mit positiven und negativen Energieversorgungsleitungen verbunden sind und eine Leitung, welche die paarigen zwei IGBTs gegenseitig verbindet, mit der induktiven Last verbunden ist, und eine Freilaufdiode parallel zu jedem MOS-Leistungstransistor geschaltet ist, wobei die paarigen zwei IGBTs durch Steuern einer Gate-Spannung jedes IGBT abwechselnd betrieben werden, wobei die Lastansteuerungsschaltung aufweist: einen Kondensator, dessen beide Enden mit einem Gate und einem Kollektor eines jeweiligen IGBT verbunden sind; einen Widerstand, dessen beide Enden mit dem Gate und einem Emitter eines jeweiligen IBGT verbunden sind; und Mittel zum Steuern einer Gate/Source-Spannung jedes IGBT durch Bewirken, daß sowohl der Kondensator als auch der Widerstand die Gate/Source-Spannung für eine vorbestimmte Zeitdauer während eines Erholungsvorgangs der Freilaufdiode auf einen Wert oberhalb einer Schwellenspannung, welche dem IGBT gegeben ist, anheben.
  13. Die Lastansteuerungsschaltung von Anspruch 12, wobei der Kondensator so festgelegt ist, daß er eine Beziehung von Vth < {(Cm + Cgd)/(Cm + Cgd + Cgs)}Vdd erfüllt, wobei Vth eine Schwellenspannung des IGBT ist, Cm eine Kapazität des Kondensators ist, Cgs eine Kapazität zwischen dem Gate und dem Emitter des IGBT, dessen Kollektor Gegenstand eines Anlegens einer Energieversorgungsspannung ist, ist, Cgd eine Kapazität zwischen dem Gate und dem Kollektor des IGBT, dessen Kollektor Gegenstand eines Anlegens einer Energieversorgungsspannung ist, ist, und Vdd eine Spannung einer Energieversorgung ist.
  14. Die Lastansteuerungsschaltung von Anspruch 13, wobei der Kondensator so festgelegt ist, daß er eine Beziehung von Vth < 0,8{(Cm + Cgd)/(Cm + Cgd + Cgs)}Vdd erfüllt.
  15. Die Lastansteuerungsschaltung von Anspruch 12, wobei der Widerstand so festgelegt ist, daß er eine Beziehung von 1 × 10-7 < Rm(Cm + Cgd + Cgs) < 5 × 10-6 erfüllt, wobei Rm ein Widerstandswert des Widerstands ist, Cm eine Kapazität des Kondensators ist, Cgs eine Kapazität zwischen dem Gate und dem Emitter des IGBT, dessen Kollektor Gegenstand eines Anlegens einer Energieversorgungsspannung ist, ist, und Cgd eine Kapazität zwischen dem Gate und dem Kollektor des IGBT, dessen Kollektor Gegenstand eines Anlegens einer Energieversorgungsspannung ist, ist.
  16. Die Lastansteuerungsschaltung von entweder Anspruch 7 oder 8, wobei ein Chip, in welchen jeder MOS-Leistungstransistor eingebaut ist, auf einer Metallplatte montiert ist, wobei der Drain des MOS-Leistungstransistors durch den Chip mit der Metallplatte elektrisch verbunden ist, und sowohl die Metallplatte als auch ein Gate-Leiterrahmen mit einem Chip-Kondensator verbunden sind, welcher den Kondensator aufbaut.
  17. Eine Lastansteuerungsschaltung, in welcher eine Reihenschaltung einer induktiven Last und eines Schaltelements in Reihe mit einer Gleichstromleitung geschaltet ist und eine Freilaufdiode parallel zu der induktiven Last geschaltet ist, wobei die Schaltung aufweist: einen MOS-Transistor, welcher parallel zu der Freilaufdiode geschaltet ist; einen Kondensator, dessen beide Enden mit einem Gate und einem Drain des MOS-Transistors verbunden sind; einen Widerstand, dessen beide Enden mit dem Gate und einer Source des MOS-Transistors verbunden sind; und Mittel zum Steuern einer Gate/Source-Spannung des MOS-Transistors durch Bewirken, daß sowohl der Kondensator als auch der Widerstand die Gate/Source-Spannung für eine vorbestimmte Zeitdauer während eines Erholungsvorgangs der Freilaufdiode auf einen wert oberhalb einer Schwellenspannung, welche dem MOS-Transistor gegeben ist, anheben.
  18. Die Lastansteuerungsschaltung von Anspruch 17, wobei der Kondensator so festgelegt ist, daß er eine Beziehung von Vth < {(Cm + Cgd)/(Cm + Cgd + Cgs)}Vdd erfüllt, wobei Vth eine Schwellenspannung des MOS-Transistors ist, Cm eine Kapazität des Kondensators ist, Cgs eine Kapazität zwischen dem Gate und der Source des MOS-Transistors, dessen Drain Gegenstand eines Anlegens einer Energieversorgungsspannung ist, ist, Cgd eine Kapazität zwischen dem Gate und dem Drain des MOS-Transistors, dessen Drain Gegenstand eines Rnlegens einer Energieversorgungsspannung ist, ist, und Vdd eine Spannung einer Energieversorgung ist.
  19. Die Lastansteuerungsschaltung von Anspruch 18, wobei der Kondensator so festgelegt ist, daß er eine Beziehung von Vth < 0,8{(Cm + Cgd)/(Cm + Cgd + Cgs)}Vdd erfüllt.
  20. Die Lastansteuerungsschaltung von Anspruch 17, wobei der Widerstand so festgelegt ist, daß er eine Beziehung von 1 × 10-7 < Rm(Cm + Cgd + Cgs) < 5 × 10-6 erfüllt, wobei Rm ein widerstandswert des Widerstands ist, Cm eine Kapazität des Kondensators ist, Cgs eine Kapazität zwischen dem Gate und der Source des MOS-Transistors, dessen Drain Gegenstand eines Anlegens einer Energieversorgungsspannung ist, ist, und Cgd eine Kapazität zwischen dem Gate und dem Drain des MOS-Transistors, dessen Drain Gegenstand eines Anlegens einer Energieversorgungsspannung ist, ist.
DE10257203A 2001-12-06 2002-12-06 Lastansteuerungsschaltung unter Verwendung einer Freilaufdiode Expired - Fee Related DE10257203B8 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP01-373129 2001-12-06
JP2001373129 2001-12-06
JP2002300627A JP3891090B2 (ja) 2001-12-06 2002-10-15 還流ダイオードおよび負荷駆動回路
JP02-300627 2002-10-15

Publications (3)

Publication Number Publication Date
DE10257203A1 true DE10257203A1 (de) 2004-04-29
DE10257203B4 DE10257203B4 (de) 2012-10-04
DE10257203B8 DE10257203B8 (de) 2012-12-13

Family

ID=26624920

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10257203A Expired - Fee Related DE10257203B8 (de) 2001-12-06 2002-12-06 Lastansteuerungsschaltung unter Verwendung einer Freilaufdiode

Country Status (4)

Country Link
US (1) US6829152B2 (de)
JP (1) JP3891090B2 (de)
CN (1) CN1245800C (de)
DE (1) DE10257203B8 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016100224B3 (de) * 2016-01-07 2017-05-24 Lisa Dräxlmaier GmbH Schaltvorrichtung, Verfahren und Herstellungsverfahren

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7130205B2 (en) * 2002-06-12 2006-10-31 Michigan State University Impedance source power converter
DE10336512B4 (de) * 2002-08-08 2015-12-17 Denso Corporation Ansteuerungsvorrichtung für eine PWM-Steuerung von zwei induktiven Lasten mit reduzierter Erzeugung von elektrischen Störungen
JP3964399B2 (ja) * 2004-03-09 2007-08-22 カルソニックカンセイ株式会社 電動モータ駆動装置
JP4807768B2 (ja) * 2004-06-23 2011-11-02 ルネサスエレクトロニクス株式会社 パワートランジスタ装置及びそれを用いたパワー制御システム
JP2006114619A (ja) * 2004-10-13 2006-04-27 Furukawa Electric Co Ltd:The フライホイールダイオード
TW200631296A (en) 2004-11-15 2006-09-01 Toshiba Kk Power conversion apparatus
JP4317825B2 (ja) * 2005-02-25 2009-08-19 三菱重工業株式会社 インバータ装置
JP4321491B2 (ja) * 2005-05-17 2009-08-26 トヨタ自動車株式会社 電圧駆動型半導体素子の駆動装置
JP5101001B2 (ja) * 2005-11-04 2012-12-19 東芝キヤリア株式会社 インバータ装置
JP4772542B2 (ja) * 2006-03-15 2011-09-14 株式会社東芝 電力変換装置
JP2007288094A (ja) * 2006-04-20 2007-11-01 Fuji Electric Device Technology Co Ltd Ｉｇｂｔとそれを駆動するゲート駆動回路
JP4372812B2 (ja) * 2007-07-23 2009-11-25 トヨタ自動車株式会社 半導体スイッチング素子の駆動制御装置
DE102008045410B4 (de) * 2007-09-05 2019-07-11 Denso Corporation Halbleitervorrichtung mit IGBT mit eingebauter Diode und Halbleitervorrichtung mit DMOS mit eingebauter Diode
JP5298679B2 (ja) * 2008-07-17 2013-09-25 サンケン電気株式会社 共振型スイッチング電源装置、及びそのデッドタイム調整方法
JP5476737B2 (ja) * 2009-02-24 2014-04-23 日産自動車株式会社 半導体装置
JP4977165B2 (ja) 2009-04-01 2012-07-18 トヨタ自動車株式会社 ３相ブラシレスモータのノイズ低減構造
DE102009060346A1 (de) * 2009-12-24 2011-06-30 Merten GmbH & Co. KG, 51674 Elektrische Schaltung zum Schalten und/oder Dimmen von Lasten
JP2012005295A (ja) * 2010-06-18 2012-01-05 Minebea Co Ltd モータ駆動回路
JP5530296B2 (ja) * 2010-08-05 2014-06-25 矢崎総業株式会社 負荷制御装置
US8674713B2 (en) 2010-10-21 2014-03-18 Tektronix, Inc. Zero ampere level current data correction for a power device under test
JP5552691B2 (ja) * 2010-10-28 2014-07-16 トランスフォーム・ジャパン株式会社 レギュレータ回路
TW201225510A (en) * 2010-12-07 2012-06-16 xiang-yu Li Safe motor energy recycling device
JP5344005B2 (ja) * 2011-06-07 2013-11-20 株式会社豊田自動織機 スイッチング回路
JP5413472B2 (ja) 2011-06-15 2014-02-12 株式会社デンソー 半導体装置
WO2014049808A1 (ja) * 2012-09-28 2014-04-03 株式会社日立製作所 電力変換装置
US9065445B2 (en) * 2012-12-17 2015-06-23 Continental Automotive Systems, Inc. Voltage clamp assist circuit
US9362859B2 (en) * 2013-09-25 2016-06-07 General Electric Company System and method for controlling switching elements within a single-phase bridge circuit
US9768693B2 (en) * 2013-11-14 2017-09-19 Tm4 Inc. Compensation circuit, commutation cell and power converter controlling turn-on and turn-off of a power electronic switch
JP2015122676A (ja) * 2013-12-25 2015-07-02 ボッシュ株式会社 駆動回路
JP2015154591A (ja) * 2014-02-14 2015-08-24 ローム株式会社 ゲート駆動回路および電源装置
CN104052433A (zh) * 2014-03-21 2014-09-17 郑州士奇测控技术有限公司 一种新型无线随钻测斜仪用脉冲发生器驱动装置
US20170070223A1 (en) * 2015-06-11 2017-03-09 KSR IP Holdings, LLC Dv/dt control in mosfet gate drive
CN104953991A (zh) * 2015-06-23 2015-09-30 东南大学 带电平自举和电荷泵电路的双n-mosfet推动级的igbt驱动电路及时序控制方法
JP6528575B2 (ja) * 2015-07-17 2019-06-12 富士電機株式会社 半導体スイッチング装置
JP6601086B2 (ja) * 2015-09-16 2019-11-06 富士電機株式会社 半導体装置及びその製造方法
US10164614B2 (en) 2016-03-31 2018-12-25 Analog Devices Global Unlimited Company Tank circuit and frequency hopping for isolators
DE102016212211B4 (de) * 2016-07-05 2019-02-21 Siemens Aktiengesellschaft Kurzschlusserkennung
JP6862722B2 (ja) * 2016-09-01 2021-04-21 富士電機株式会社 電力変換装置
US10122357B2 (en) * 2016-11-14 2018-11-06 Ford Global Technologies, Llc Sensorless temperature compensation for power switching devices
FR3058850B1 (fr) * 2016-11-15 2020-02-07 Commissariat A L'energie Atomique Et Aux Energies Alternatives Commutateur de puissance comportant une pluralite de transistors a effet de champ montes en parallele
CN106712562A (zh) * 2016-12-15 2017-05-24 宁波央腾汽车电子有限公司 一种感性负载电路及消除电流尖峰的方法
US10193544B2 (en) * 2017-04-21 2019-01-29 Ford Global Technologies, Llc Minimizing ringing in wide band gap semiconductor devices
EP3503365B1 (de) * 2017-12-22 2020-06-10 GE Energy Power Conversion Technology Limited Verfahren und einrichtung zur ansteuerung von mosfet-schaltmodulen
GB2580155A (en) * 2018-12-21 2020-07-15 Comet Ag Radiofrequency power amplifier
JP7300370B2 (ja) * 2019-11-05 2023-06-29 株式会社日立製作所 半導体装置の駆動装置および駆動方法、並びに電力変換装置
KR20220077804A (ko) * 2020-12-02 2022-06-09 현대모비스 주식회사 스위칭전류센싱시의 옵셋보상 장치 및 방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0082422A1 (de) * 1981-12-23 1983-06-29 Siemens Aktiengesellschaft Beschaltung für einen Leistungs-Feldeffekttransistor
JPS61237513A (ja) * 1985-04-12 1986-10-22 Mitsubishi Electric Corp 電界効果型トランジスタの駆動回路
US5012381A (en) * 1989-09-13 1991-04-30 Motorola, Inc. Motor drive circuit with reverse-battery protection
JP3808116B2 (ja) * 1995-04-12 2006-08-09 富士電機デバイステクノロジー株式会社 高耐圧ｉｃ
JP3067601B2 (ja) 1995-08-02 2000-07-17 株式会社デンソー 電動モータの制御装置
GB9521332D0 (en) * 1995-10-18 1995-12-20 Switched Reluctance Drives Ltd Current control circuit for a reluctance machine
JP3615004B2 (ja) * 1996-12-12 2005-01-26 株式会社デンソー 電力変換装置
JP3462032B2 (ja) * 1997-03-04 2003-11-05 株式会社東芝 電力変換装置
US6291298B1 (en) * 1999-05-25 2001-09-18 Advanced Analogic Technologies, Inc. Process of manufacturing Trench gate semiconductor device having gate oxide layer with multiple thicknesses
JP2001008494A (ja) * 1999-06-22 2001-01-12 Denso Corp ブリッジ形電力変換回路
JP3812353B2 (ja) * 2001-03-19 2006-08-23 株式会社日立製作所 半導体電力変換装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016100224B3 (de) * 2016-01-07 2017-05-24 Lisa Dräxlmaier GmbH Schaltvorrichtung, Verfahren und Herstellungsverfahren

Also Published As

Publication number Publication date
JP2003235240A (ja) 2003-08-22
DE10257203B8 (de) 2012-12-13
US20030107905A1 (en) 2003-06-12
US6829152B2 (en) 2004-12-07
DE10257203B4 (de) 2012-10-04
CN1424822A (zh) 2003-06-18
JP3891090B2 (ja) 2007-03-07
CN1245800C (zh) 2006-03-15

Similar Documents

Publication Publication Date Title
DE10257203B4 (de) Lastansteuerungsschaltung unter Verwendung einer Freilaufdiode
DE102007063721B4 (de) Schaltkreis mit einem Transistor und einer Ansteuerschaltung zur Ansteuerung des Transistors
DE69721366T2 (de) Diode und Stromrichterschaltungsapparat
DE102004064209B3 (de) Halbleiterbaugruppe zum Treiben eines Schaltelements
DE19817767C2 (de) Halbleiter-Leistungsschaltung
EP2297842B1 (de) Verfahren, schaltungsanordnung und brückenschaltung
DE102007004091B4 (de) Bauelementanordnung mit einem eine Driftsteuerzone aufweisenden Leistungshalbleiterbauelement
EP3503365B1 (de) Verfahren und einrichtung zur ansteuerung von mosfet-schaltmodulen
DE112014006606T5 (de) Leistungshalbleitereinheit
DE112012006885T5 (de) Schaltvorrichtung zum Stromrichten und Stromrichtvorrichtung
DE102018106357A1 (de) Leistungsumwandlungsgerät
DE112014002405T5 (de) Halbleitervorrichtung
DE112013000784T5 (de) Halbleiteranordnung mit aktikver Driftzone
DE102015107456A1 (de) Halbleitervorrichtung mit felddielektrikum in einem randgebiet
EP0818889A2 (de) Gatespannungsbegrenzung für eine Schaltungsanordnung
DE102014100717A1 (de) Stromrichter
DE102007046705B3 (de) Schaltung für eine aktive Diode und Verfahren zum Betrieb einer aktiven Diode
DE19836979A1 (de) Halbleitervorrichtung mit isoliertem Gate
DE102019204003A1 (de) Halbleitervorrichtung und Leistungswandler
DE102017103057A1 (de) Aktive Gate-Source-Kapazität-Klemme für einen selbstsperrenden HEMT
DE102014115225A1 (de) RC-IGBT mit SiC-Freilaufdiode
DE102018109434A1 (de) Minimieren des klingelns bei halbleitervorrichtungen mit großem bandabstand
DE102007055290B4 (de) Halbleitervorrichtung
DE102014114085B3 (de) Ansteuerschaltung für rückwärtsleitfähige IGBTs
DE3540433C2 (de)

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20130105

R084 Declaration of willingness to licence
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee