DE102023109805A1 - Halbleitervorrichtung und Leistungsumwandlungseinrichtung - Google Patents

Halbleitervorrichtung und Leistungsumwandlungseinrichtung Download PDF

Info

Publication number
DE102023109805A1
DE102023109805A1 DE102023109805.5A DE102023109805A DE102023109805A1 DE 102023109805 A1 DE102023109805 A1 DE 102023109805A1 DE 102023109805 A DE102023109805 A DE 102023109805A DE 102023109805 A1 DE102023109805 A1 DE 102023109805A1
Authority
DE
Germany
Prior art keywords
region
igbt
diode
type
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102023109805.5A
Other languages
English (en)
Inventor
Kenji Harada
Shinya SONEDA
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102023109805A1 publication Critical patent/DE102023109805A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Eine Halbleitervorrichtung weist einen alternierenden Bereich auf, in dem Bereiche (10) von Bipolartransistoren mit isoliertem Gate (IGBT) und Diodenbereiche (20) in Draufsicht linear alternierend angeordnet sind. Im alternierenden Bereich ist eine Breite, in der ersten Richtung, eines IGBT-Bereichs (10a), der der Mitte der Zellenbereichs am nächsten gelegen ist, gleich oder geringer als Breiten anderer IGBT-Bereiche (10) in der ersten Richtung und ist eine Breite, in der ersten Richtung, eines Diodenbereichs (20a), der einer Mitte des Zellenbereichs am nächsten gelegen ist, gleich oder geringer als Breiten anderer Diodenbereiche (20) in der ersten Richtung.

Description

  • HINTERGRUND DER ERFINDUNG
  • Gebiet der Erfindung
  • Die vorliegende Offenbarung bezieht sich auf eine Halbleitervorrichtung und eine Leistungsumwandlungseinrichtung.
  • Beschreibung der Hintergrundtechnik
  • In den letzten Jahren wurden unter dem Gesichtspunkt der Energieeinsparung in den Bereichen elektrische Eisenbahnen, Fahrzeuge, Industriemaschinen oder Konsumgüter Halbleitervorrichtungen mit geringem Energieverlust gefordert. Beispielsweise wurden in einem einzelnen Halbleitersubstrat, auf dem ein Bipolartransistor mit isoliertem Gate (IGBT) und eine Diode angeordnet sind, eine Konfiguration vorgeschlagen, bei der jeder Bereich des IGBT und der Diode in der Mitte der Halbleitervorrichtung groß und an der Endseite der Halbleitervorrichtung klein ist.
  • Die Halbleitervorrichtung der offengelegten japanischen Patentanmeldung Nr. 2021-28930 weist jedoch aufgrund der großen IGBT- und Diodenbereiche in der Mitte der Halbleitervorrichtung das Problem einer schlechten Wärmeableitung auf.
  • ZUSAMMENFASSUNG
  • Die vorliegende Offenbarung wurde gemacht, um das obige Problem zu lösen, und ein Ziel der vorliegenden Offenbarung besteht darin, eine Halbleitervorrichtung mit verbesserter Wärmeableitung der Halbleitervorrichtung bereitzustellen.
  • Eine Halbleitervorrichtung gemäß der vorliegenden Offenbarung ist eine Halbleitervorrichtung, die einen Zellenbereich aufweist, in dem IGBT-Bereiche, die jeweils als IGBT fungieren, und Diodenbereiche, die jeweils als Diode fungieren, in einem Halbleitersubstrat angeordnet sind, das eine Driftschicht eines ersten Leitfähigkeitstyps zwischen einer ersten Hauptoberfläche und einer der ersten Hauptoberfläche entgegengesetzten zweiten Hauptoberfläche aufweist, wobei die Halbleitervorrichtung aufweist: einen IGBT-Bereich, der ein Graben-Gate, das der Driftschicht über eine Isolierschicht in einem Graben gegenüberliegend angeordnet ist, der eine Emitterschicht des ersten Leitfähigkeitstyps und eine Basisschicht eines zweiten Leitfähigkeitstyps von der ersten Hauptoberfläche des Halbleitersubstrats aus durchdringend angeordnet ist, und eine Kollektorschicht des zweiten Leitfähigkeitstyps aufweist, die näher zur zweiten Hauptoberfläche als die Driftschicht angeordnet ist; und einen Diodenbereich, der eine Anodenschicht des zweiten Leitfähigkeitstyps, die näher zur ersten Hauptoberfläche als die Driftschicht angeordnet ist, und eine Kathodenschicht des ersten Leitfähigkeitstyps aufweist, die näher zur zweiten Hauptoberfläche als die Driftschicht angeordnet ist. Es gibt einen abwechselnden bzw. alternierenden Bereich, in dem die IGBT-Bereiche und die Diodenbereiche in Draufsicht linear alternierend angeordnet sind. In einer ersten Richtung entlang dem alternierenden Bereich sind eine Breite von jedem der IGBT-Bereiche und eine Breite von jedem der Diodenbereiche nicht konstant und so eingerichtet, dass es zwei oder mehr Typen von Breiten gibt. In dem alternierenden Bereich ist eine Breite, in der ersten Richtung, des IGBT-Bereichs, der einer Mitte des Zellenbereichs am nächsten gelegen ist, gleich oder geringer als Breiten anderer IGBT-Bereiche in der ersten Richtung und ist eine Breite, in der ersten Richtung, des Diodenbereichs, der der Mitte des Zellenbereichs am nächsten gelegen ist, gleich oder geringer als Breiten anderer Diodenbereiche in der ersten Richtung.
  • Die Wärmeableitung der Halbleitervorrichtung kann verbessert werden.
  • Diese und andere Ziele, Merkmale, Aspekte und Vorteile der vorliegenden Offenbarung werden aus der folgenden detaillierten Beschreibung der vorliegenden Offenbarung ersichtlicher werden, wenn sie in Verbindung mit den beiliegenden Zeichnungen vorgenommen wird.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
    • 1 ist eine Draufsicht, die eine Halbleitervorrichtung gemäß einer ersten bevorzugten Ausführungsform veranschaulicht;
    • 2 ist eine Draufsicht, die eine Halbleitervorrichtung gemäß einer zweiten bevorzugten Ausführungsform veranschaulicht;
    • 3 ist eine partiell vergrößerte Draufsicht, die eine Konfiguration eines IGBT-Bereichs der Halbleitervorrichtung gemäß der ersten bevorzugten Ausführungsform veranschaulicht;
    • 4 ist eine entlang einer Linie A-A genommene Querschnittsansicht, die die Konfiguration des IGBT-Bereichs der Halbleitervorrichtung gemäß der ersten bevorzugten Ausführungsform veranschaulicht;
    • 5 ist eine entlang einer Linie B-B genommene Querschnittsansicht, die die Konfiguration des IGBT-Bereichs der Halbleitervorrichtung gemäß der ersten bevorzugten Ausführungsform veranschaulicht;
    • 6 ist eine partiell vergrößerte Draufsicht, die eine Konfiguration eines Diodenbereichs der Halbleitervorrichtung gemäß der ersten bevorzugten Ausführungsform veranschaulicht;
    • 7 ist eine entlang einer Linie C-C genommene Querschnittsansicht, die die Konfiguration des Diodenbereichs der Halbleitervorrichtung gemäß der ersten bevorzugten Ausführungsform veranschaulicht;
    • 8 ist eine entlang einer Linie D-D genommene Querschnittsansicht, die die Konfiguration des Diodenbereichs der Halbleitervorrichtung gemäß der ersten bevorzugten Ausführungsform veranschaulicht;
    • 9A und 9B sind eine entlang einer Linie E-E genommene Querschnittsansicht und eine entlang einer Linie F-F genommene Querschnittsansicht, die die Konfiguration des Abschlussbereichs der Halbleitervorrichtung gemäß der ersten bevorzugten Ausführungsform veranschaulichen;
    • 10A und 10B bis 15A und 15B sind Ansichten, die jeweils ein Verfahren zum Herstellen der Halbleitervorrichtung gemäß der ersten bevorzugten Ausführungsform veranschaulichen;
    • 16 ist eine entlang einer Linie H-H genommene Querschnittsansicht, die eine Konfiguration eines Zellenbereichs der Halbleitervorrichtung gemäß der ersten bevorzugten Ausführungsform veranschaulicht;
    • 17 ist eine Ansicht, die eine Halbleitervorrichtung eines Vergleichsbeispiels veranschaulicht;
    • 18 ist eine entlang einer Linie J-J genommene Querschnittsansicht, die die Konfiguration eines Zellenbereichs der Halbleitervorrichtung gemäß der ersten bevorzugten Ausführungsform veranschaulicht;
    • 19 und 20 sind Draufsichten, die jeweils eine Modifikation der Halbleitervorrichtung gemäß der zweiten bevorzugten Ausführungsform veranschaulichen;
    • 21 ist eine Draufsicht, die eine Halbleitervorrichtung gemäß einer dritten bevorzugten Ausführungsform veranschaulicht;
    • 22 bis 25 sind Draufsichten, die jeweils eine Modifikation einer Halbleitervorrichtung gemäß einer vierten bevorzugten Ausführungsform veranschaulichen; und
    • 26 ist ein Blockdiagramm, das eine Konfiguration eines Leistungsumwandlungssystems einer fünften bevorzugten Ausführungsform veranschaulicht.
  • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Im Folgenden werden hierin bevorzugte Ausführungsformen mit Verweis auf die beigefügten Zeichnungen beschrieben. Da die Zeichnungen schematisch veranschaulicht sind, kann die Wechselbeziehung in Größe und Position variieren. In der folgenden Beschreibung werden die gleichen oder entsprechenden Komponenten mit den gleichen Bezugsziffern bezeichnet, und eine wiederholte Beschreibung kann weggelassen werden.
  • In der folgenden Beschreibung können Begriffe wie etwa „oberer“, „unterer“ und „seitlich“ so verwendet werden, dass sie sich auf spezifische Positionen und Richtungen beziehen; diese Begriffe werden aber der Zweckmäßigkeit halber verwendet, um ein Verständnis der Inhalte der bevorzugten Ausführungsform zu erleichtern, und begrenzen die Positionen und Richtungen bei einer Umsetzung nicht.
  • In der folgenden Beschreibung repräsentieren n und p die Leitfähigkeitstypen des Halbleiters, und in der vorliegenden Offenbarung wird der erste Leitfähigkeitstyp als der n-Typ beschrieben und wird der zweite Leitfähigkeitstyp als der p-Typ beschrieben. Außerdem gibt n- an, dass die Störstellenkonzentration niedriger als n ist, und gibt n+ an, dass die Störstellenkonzentration höher als n ist. Ähnlich gibt p- an, dass die Störstellenkonzentration niedriger als p ist, und gibt p+ an, dass die Störstellenkonzentration höher als p ist.
  • <Erste bevorzugte Ausführungsform>
  • 1 ist eine Draufsicht, die eine Halbleitervorrichtung gemäß einer ersten bevorzugten Ausführungsform veranschaulicht, und veranschaulicht eine Halbleitervorrichtung, bei der es sich um einen rückwärts leitenden IGBT (RC-IGBT) handelt. Man beachte, dass der RC-IGBT eine Halbleitervorrichtung ist, in der ein als IGBT fungierender IGBT-Bereich und ein als Diode fungierender Diodenbereich auf einem einzigen Halbleitersubstrat angeordnet sind. 2 ist eine Draufsicht, die eine Halbleitervorrichtung mit einer anderen Konfiguration der ersten bevorzugten Ausführungsform veranschaulicht, und veranschaulicht eine Halbleitervorrichtung, bei der es sich um einen RC-IGBT mit einer anderen Konfiguration handelt. Eine in 1 veranschaulichte Halbleitervorrichtung 110 ist mit IGBT-Bereichen 10 und Diodenbereichen 20 versehen, die in Streifenform angeordnet sind, und auf sie kann einfach als „Streifen-Typ“ verwiesen werden. Wie später in der zweiten bevorzugten Ausführungsform und folgenden bevorzugten Ausführungsformen beispielsweise beschrieben wird, kann die vorliegende Offenbarung auf einen „Insel-Typ“ angewendet werden, bei dem die IGBT-Bereiche 10 um die Diodenbereiche 20 herum angeordnet sind.
  • In 1 weist die Halbleitervorrichtung 110 die IGBT-Bereiche (10a, 10b, 10c, 10d) und die Diodenbereiche 20 (20a, 20b, 20c) in einer Halbleitervorrichtung auf. In der vorliegenden Offenbarung wird auf die IGBT-Bereiche 10 und die Diodenbereiche 20 zusammen als Zellenbereich verwiesen. Die IGBT-Bereiche 10 und die Diodenbereiche 20 sind so angeordnet, dass sie sich von einer Endseite zur anderen Endseite der Halbleitervorrichtung 110 erstrecken, und sind in einer zur Erstreckungsrichtung der IGBT-Bereiche 10 und der Diodenbereiche 20 orthogonalen Richtung in Streifenform alternierend angeordnet. In 1 sind sieben IGBT-Bereiche 10 (10a, 10b, 10c, 10d) und sechs Diodenbereiche 20 (20a, 20b, 20c) veranschaulicht, und all die Diodenbereiche 20 sind von den IGBT-Bereichen 10 sandwichartig umgeben. Jedoch sind die Anzahl an IGBT-Bereichen 10 und die Anzahl an Diodenbereichen 20 nicht darauf beschränkt und kann die Anzahl an IGBT-Bereichen 10 sieben oder mehr und sieben oder weniger betragen und kann die Anzahl an Diodenbereichen 20 sechs oder mehr und sechs oder weniger betragen. Der IGBT-Bereich 10 und der Diodenbereich 20 in 1 können ihrer Lage nach vertauscht werden, oder all die IGBT-Bereiche 10 können zwischen den Diodenbereichen 20 sandwichartig angeordnet werden.
  • In der vorliegenden Offenbarung wird auf einen Bereich, in dem die IGBT-Bereiche 10 und die Diodenbereiche 20 linear alternierend angeordnet sind, als alternierender Bereich verwiesen. Eine erste Richtung ist eine Richtung entlang dem alternierenden Bereich, und die IGBT-Bereiche 10 und die Diodenbereiche 20 sind in der ersten Richtung linear alternierend angeordnet. Wie in 1 veranschaulicht ist, sind in den IGBT-Bereichen 10a, 10b, 10c, 10d Breiten in der ersten Richtung W1a, W1b, W1 c bzw. W1d und unterscheiden sich die Breiten in der ersten Richtung wie W1d > W1c > W1b > W1a. Das heißt, die Breite des IGBT-Bereichs 10, der der Mitte des Zellenbereichs in der ersten Richtung am nächsten gelegen ist, ist gleich den oder geringer als die Breiten der anderen IGBT-Bereiche, und die IGBT-Bereiche 10a, 10b, 10c, 10d sind von der Mitte des Zellenbereichs aus in Richtung des Endes des Zellenbereichs in aufsteigender Reihenfolge der Größe angeordnet. Das heißt, in 1 sind die IGBT-Bereiche in der Reihenfolge 10a, 10b, 10c, 10d von der Mitte des Zellenbereichs aus in Richtung des Endes des Zellenbereichs in der ersten Richtung, welche die Richtung entlang dem alternierenden Bereich ist, in aufsteigender Reihenfolge der Breite oder Fläche angeordnet.
  • Die Breiten der Diodenbereiche 20a, 20b und 20c in der ersten Richtung sind W2a, W2b bzw. W2c, und die Breiten in der ersten Richtung unterscheiden sich wie W2c > W2b > W2a. Das heißt, die Breite des Diodenbereichs 20a, der der Zellenmitte in der ersten Richtung am nächsten gelegen ist, ist gleich den oder geringer als die Breiten der anderen Diodenbereiche, und die Diodenbereiche 20a, 20b, 20c sind von der Mitte des Zellenbereichs in Richtung des Endes des Zellenbereichs in aufsteigender Reihenfolge der Größe angeordnet. Das heißt, in 1 sind die Diodenbereiche in der Reihenfolge 20a, 20b und 20c von der Mitte des Zellenbereichs in Richtung des Endes des Zellenbereichs in der ersten Richtung, welche die Richtung entlang dem alternierenden Bereich ist, in aufsteigender Reihenfolge der Breite oder Fläche angeordnet. Obgleich die Anzahl an IGBT-Bereichen und die Anzahl an Diodenbereichen 20 jeweils mit drei oder mehr Typen beschrieben sind, muss die Anzahl nur zwei oder mehr Typen betragen und ist sie nicht auf die in den Zeichnungen veranschaulichte Anzahl beschränkt.
  • 1 zeigt die vertikale Richtung des Papierblatts unter der Annahme, dass der IGBT-Bereich und der Diodenbereich von der Mitte zum Ende des Zellenbereichs in der ersten Richtung größer werden. Es reicht jedoch aus, dass die erste Richtung eine Richtung entlang dem alternierenden Bereich ist, und der IGBT-Bereich und der Diodenbereich können ähnlich der obigen Beschreibung mit der horizontalen Richtung des Papierblatts, welche eine Richtung senkrecht zur vertikalen Richtung des Papierblatts ist, als die erste Richtung angeordnet werden.
  • Wie in 1 veranschaulicht ist, ist ein Pad-Bereich 40 dem IGBT-Bereich 10d benachbart angeordnet. Der Pad-Bereich 40 ist ein Bereich, in dem ein Steuerungs-Pad 41 zum Steuern der Halbleitervorrichtung 110 angeordnet ist. Um den kombinierten Bereich des Zellenbereichs und des Pad-Bereichs 40 herum ist ein Abschlussbereich 30 angeordnet, um die Stehspannung der Halbleitervorrichtung 110 zu halten. Eine bekannte, eine Stehspannung haltende Struktur kann geeignet ausgewählt und im Abschlussbereich 30 angeordnet werden. Für die eine Stehspannung haltende Struktur kann beispielsweise ein feldbegrenzender Ring (FLR), der einen Zellenbereich mit einer Abschluss-Wannenschicht vom p-Typ des Halbleiters vom p-Typ umgibt, oder eine Variation einer lateralen Dotierung (VLD), die einen Zellenbereich mit einer Wannenschicht vom p-Typ mit einem Konzentrationsgradienten umgibt, auf der Seite der ersten Hauptoberfläche, die die Seite der vorderen Oberfläche der Halbleitervorrichtung 110 ist, angeordnet werden, und können die Anzahl ringförmiger Abschluss-Wannenschichten vom p-Typ, die für den FLR verwendet werden, und die für die VLD genutzte Konzentrationsverteilung gemäß der Stehspannungsauslegung der Halbleitervorrichtung 110 geeignet ausgewählt werden. Die Abschluss-Wannenschicht vom p-Typ kann über im Wesentlichen den gesamten Pad-Bereich 40 angeordnet sein, und eine IGBT-Zelle oder eine Diodenzelle kann im Pad-Bereich 40 angeordnet werden.
  • Bei dem Steuerungs-Pad 41 kann es sich beispielsweise um ein Stromerfassungs-Pad 41a, ein Kelvin-Emitter-Pad 41b, ein Gate-Pad 41c und Pads 41d, 41e für eine Temperaturerfassungsdiode handeln. Das Stromerfassungs-Pad 41a ist ein Steuerungs-Pad, um einen durch den Zellenbereich der Halbleitervorrichtung 110 fließenden Strom zu detektieren, und ist ein Steuerungs-Pad, das mit IGBT-Zellen oder Diodenzellen in einem Teil des Zellenbereichs elektrisch verbunden ist, so dass, wenn ein Strom durch den Zellenbereich der Halbleitervorrichtung 110 fließt, der Strom mit einem Bruchteil bis zum Zehntausendfachen des durch den gesamten Zellenbereichs fließenden Stroms fließt.
  • Das Kelvin-Emitter-Pad 41b und das Gate-Pad 41c sind Steuerungs-Pads, an die eine Gate-Ansteuerungsspannung bzw. Spannung zur Gate-Ansteuerung angelegt wird, um Ein/Aus der Halbleitervorrichtung 110 zu steuern. Das Kelvin-Emitter-Pad 41b ist mit der Basisschicht vom p-Typ der IGBT-Zelle elektrisch verbunden, und das Gate-Pad 41c ist mit der Gate-Grabenelektrode bzw. Elektrode eines Gate-Grabens der IGBT-Zelle elektrisch verbunden. Das Kelvin-Emitter-Pad 41b und die Basisschicht vom p-Typ sind über eine Kontaktschicht vom p+-Typ elektrisch verbunden. Die Pads 41d, 41e für eine Temperaturerfassungsdiode sind Steuerungs-Pads, die mit einer Anode und einer Kathode einer in der Halbleitervorrichtung 110 angeordneten Temperaturerfassungsdiode elektrisch verbunden sind. Eine Spannung zwischen der Anode und der Kathode der (nicht veranschaulichten) Temperaturerfassungsdiode, die im Zellenbereich angeordnet ist, wird gemessen, um die Temperatur der Halbleitervorrichtung 110 zu messen.
  • 3 ist eine partiell vergrößerte Draufsicht, die die Konfiguration des IGBT-Bereichs der Halbleitervorrichtung gemäß der ersten bevorzugten Ausführungsform veranschaulicht, und veranschaulicht die Konfiguration des IGBT-Bereichs 10 der Halbleitervorrichtung, bei der es sich um den RC-IGBT handelt. 4 und 5 sind Querschnittsansichten, die die Konfiguration des IGBT-Bereichs der Halbleitervorrichtung gemäß der ersten bevorzugten Ausführungsform veranschaulichen, und veranschaulichen die Konfiguration des IGBT-Bereichs 10 der Halbleitervorrichtung, bei der es sich um den RC-IGBT handelt. 3 ist eine vergrößerte Ansicht eines von einer gestrichelten Linie 82 umgebenen Bereichs in der in 1 veranschaulichten Halbleitervorrichtung 110 oder einer in 2 veranschaulichten Halbleitervorrichtung 111. 4 ist eine Querschnittsansicht, die entlang einer gestrichelten Linie A-A der in 3 veranschaulichten Halbleitervorrichtung 110 genommen ist, und 5 ist eine Querschnittsansicht, die entlang einer gestrichelten Linie B-B der in 3 veranschaulichten Halbleitervorrichtung 110 genommen ist.
  • Wie in 3 veranschaulicht ist, sind im IGBT-Bereich 10 ein Aktiv-Graben-Gate 11 bzw. ein Gate 11 eines Aktiv-Grabens und ein Dummy-Graben-Gate 12 bzw. ein Gate 12 eines Dummy-Grabens in Streifenform angeordnet. In der Halbleitervorrichtung 110 erstrecken sich das Gate 11 eines Aktiv-Grabens und das Gate 12 eines Dummy-Grabens in der longitudinalen Richtung des IGBT-Bereichs 10, und die longitudinale Richtung des IGBT-Bereichs 10 ist die longitudinale Richtung sowohl des Gates 11 eines Aktiv-Grabens als auch des Gates 12 eines Dummy-Grabes. Auf der anderen Seite kann es sich in der Halbleitervorrichtung 111 bei der horizontalen Richtung des Papierblatts um die longitudinale Richtung sowohl des Gates 11 eines Aktiv-Grabens als auch des Gates 12 eines Dummy-Grabens handeln und kann es sich bei der vertikalen Richtung des Papierblatts um die longitudinale Richtung sowohl des Gates 11 eines Aktiv-Grabens als auch des Gates 12 eines Dummy-Grabens handeln.
  • Das Gate 11 eines Aktiv-Grabens enthält eine Gate-Grabenelektrode 11a bzw. eine Elektrode 11a eines Gate-Grabens in einem Graben, der im Halbleitersubstrat ausgebildet ist, über einen Isolierfilm 11b eines Gate-Grabens. Das Gate 12 eines Dummy-Grabens enthält eine Elektrode 12a eines Dummy-Grabens in einem Graben, der im Halbleitersubstrat ausgebildet ist, über einen Isolierfilm 12b eines Dummy-Grabens. Die Elektrode 11a eines Gate-Grabens des Gates 11 eines Aktiv-Grabens ist mit dem Gate-Pad 41c elektrisch verbunden. Die Elektrode 12a eines Dummy-Grabens des Gates 12 eines Dummy-Grabens ist mit einer auf der ersten Hauptoberfläche der Halbleitervorrichtung 110 oder der Halbleitervorrichtung 111 angeordneten Emitterelektrode elektrisch verbunden. Das heißt, das Gate 11 eines Aktiv-Grabens kann eine Spannung zur Gate-Ansteuerung anlegen; das Gate 12 eines Dummy-Grabens kann jedoch keine Spannung zur Gate-Ansteuerung anlegen.
  • Auf jeder Seite des Gates 11 eines Aktiv-Grabens in der Breitenrichtung ist eine Source-Schicht 13 vom n+-Typ in Kontakt mit dem Isolierfilm 11b eines Gate-Grabens angeordnet. Die Source-Schicht 13 vom n+-Typ ist eine Halbleiterschicht, die beispielsweise Arsen oder Phosphor als Verunreinigungen bzw. Störstellen vom n-Typ enthält, und die Konzentration der Störstellen vom n-Typ beträgt 1,0E+17/cm3 bis 1,0E+20/cm3. Die Source-Schicht 13 vom n+-Typ ist alternierend mit der Kontaktschicht 14 vom p+-Typ entlang der Erstreckungsrichtung des Gates 11 eines Aktiv-Grabens angeordnet. Die Kontaktschicht 14 vom p+-Typ ist auch zwischen zwei benachbarten Gates 12 von Dummy-Gräben angeordnet. Die Kontaktschicht 14 vom p+-Typ ist eine Halbleiterschicht, die beispielsweise Bor oder Aluminium als Störstellen vom p-Typ enthält, und die Konzentration der Störstellen vom p-Typ beträgt 1,0E+15/cm3 bis 1,0E+20/cm3.
  • Wie in 3 veranschaulicht ist, sind im IGBT-Bereich 10 der Halbleitervorrichtung 110 drei Gates 12 von Dummy-Graben neben drei Gates 11 von Aktiv-Gräben angeordnet und sind drei Gates 11 von Aktiv-Gräben neben drei Gates 12 von Dummy-Gräben angeordnet. Der IGBT-Bereich 10 hat eine Konfiguration, in der ein Satz von Gates 11 von Aktiv-Gräben und ein Satz von Gates 12 von Dummy-Gräben wie oben beschrieben alternierend angeordnet sind. In 3 beträgt die Anzahl der Gates 11 von Aktiv-Gräben, die in einem Satz der Gates 11 von Aktiv-Gräben enthalten sind, drei, muss aber nur eins oder mehr betragen. Die Anzahl der Gates 12 von Dummy-Gräben, die in einem Satz der Gates 12 von Dummy-Gräben enthalten sind, kann eins oder mehr betragen, und die Anzahl der Gates 12 von Dummy-Gräben kann null betragen. Das heißt, die all die im IGBT-Bereich 10 angeordneten Gräben können als Gate 11 eines Aktiv-Grabens genutzt werden.
  • 4 ist eine entlang einer gestrichelten Linie A-A in 3 genommene Querschnittsansicht der Halbleitervorrichtung 110 und veranschaulicht eine Querschnittsansicht des IGBT-Bereichs 10. Die Halbleitervorrichtung 110 weist eine aus einem Halbleitersubstrat bestehende Driftschicht 1 vom n--Typ auf. Die Driftschicht 1 vom n--Typ ist eine Halbleiterschicht vom n-Typ, die zum Beispiel Arsen oder Phosphor als Störstellen vom n-Typ enthält, und die Konzentration der Störstellen vom n-Typ beträgt 1,0E+12/cm3 bis 1,0E+15/cm3. In 4 erstreckt sich das Halbleitersubstrat in einem Bereich von der Source-Schicht 13 vom n+-Typ und der Kontaktschicht 14 vom p+-Typ bis zu einer Kollektorschicht 16 vom p-Typ. In 4 wird auf das obere Ende sowohl der Source-Schicht 13 vom n+-Typ als auch der Kontaktschicht 14 vom p+-Typ auf dem Papierblatt als erste Hauptoberfläche des Halbleitersubstrats verwiesen und wird auf das untere Ende der Kollektorschicht 16 vom p-Typ auf dem Papierblatt als die zweite Hauptoberfläche des Halbleitersubstrats verwiesen. Die erste Hauptoberfläche des Halbleitersubstrats ist die Hauptoberfläche auf der Seite der vorderen Oberfläche der Halbleitervorrichtung 110, und die zweite Hauptoberfläche des Halbleitersubstrats ist die Hauptoberfläche auf der Seite der rückseitigen Oberfläche der Halbleitervorrichtung 110. Die Halbleitervorrichtung 110 weist die Driftschicht 1 vom n--Typ zwischen der ersten Hauptoberfläche und der der ersten Hauptoberfläche entgegengesetzten zweiten Hauptoberfläche im IGBT-Bereich 10 auf, der den Zellenbereich bildet.
  • Wie in 4 veranschaulicht ist, ist im IGBT-Bereich 10 ist auf der ersten Hauptoberflächenseite der Driftschicht 1 vom n--Typ eine Trägerakkumulationsschicht 2 vom n-Typ mit einer höheren Konzentration von Störstellen vom n-Typ als die Driftschicht 1 vom n--Typ angeordnet. Die Trägerakkumulationsschicht 2 vom n-Typ ist eine Halbleiterschicht, die beispielsweise Arsen oder Phosphor als Störstellen vom n-Typ enthält, und die Konzentration der Störstellen vom n-Typ beträgt 1,0E+13/cm3 bis 1,0E+17/cm3. In der Halbleitervorrichtung 110 muss die Trägerakkumulationsschicht 2 vom n-Typ nicht unbedingt vorgesehen werden und kann die Driftschicht 1 vom n--Typ auch im in 4 veranschaulichten Bereich der Trägerakkumulationsschicht 2 vom n-Typ angeordnet werden. Das Anordnen der Trägerakkumulationsschicht 2 vom n-Typ kann zu einer Reduzierung des Erregungsverlusts führen, wenn Strom durch den IGBT-Bereich 10 fließt. Auf die Trägerakkumulationsschicht 2 vom n-Typ und die Driftschicht 1 vom n--Typ kann zusammen als Driftschicht verwiesen werden.
  • Die Trägerakkumulationsschicht 2 vom n-Typ wird gebildet, indem eine lonenimplantation von Störstellen vom n-Typ in das die Driftschicht 1 vom n--Typ bildende Halbleitersubstrat durchgeführt wird und man dann die implantierten Störstellen vom n-Typ durch Ausheilen in das Halbleitersubstrat als die Driftschicht 1 vom n--Typ diffundieren lässt.
  • Auf der Seite hin zur ersten Hauptoberfläche bzw. ersten Hauptoberflächenseite der Trägerakkumulationsschicht 2 vom n-Typ ist eine Basisschicht 15 vom p-Typ angeordnet. Die Basisschicht 15 vom p-Typ ist eine Halbleiterschicht, die beispielsweise Bor oder Aluminium als Störstellen vom p-Typ enthält, und die Konzentration von Störstellen vom p-Typ beträgt 1,0E+12/cm3 bis 1,0E+19/cm3. Die Basisschicht 15 vom p-Typ ist in Kontakt mit dem Isolierfilm 11b eines Gate-Grabens des Gates 11 eines Aktiv-Grabens. Auf der ersten Hauptoberflächenseite der Basisschicht 15 vom p-Typ ist die Source-Schicht 13 vom n+-Typ in Kontakt mit dem Isolierfilm 11b eines Gate-Grabens des Gates 11 eines Aktiv-Grabens angeordnet und ist eine Kontaktschicht 14 vom p+-Typ im verbleibenden Bereich angeordnet. Die Source-Schicht 13 vom n+-Typ und die Kontaktschicht 14 vom p+-Typ bilden die erste Hauptoberfläche des Halbleitersubstrats. Man beachte, dass die Kontaktschicht 14 vom p+-Typ ein Bereich mit einer höheren Konzentration von Störstellen vom p-Typ als die Basisschicht 15 vom p-Typ ist. Auf die Kontaktschicht 14 vom p+-Typ und die Basisschicht 15 vom p-Typ kann separat verwiesen werden, wenn es notwendig ist, sie voneinander zu unterscheiden, und auf die Kontaktschicht 14 vom p+-Typ und die Basisschicht 15 vom p-Typ kann zusammen als Basisschicht vom p-Typ verwiesen werden.
  • In der Halbleitervorrichtung 110 ist auf der zweiten Hauptoberflächenseite der Driftschicht 1 vom n--Typ eine Pufferschicht 3 vom n-Typ mit einer höheren Konzentration von Störstellen vom n-Typ als die Driftschicht 1 vom n--Typ angeordnet. Die Pufferschicht 3 vom n-Typ ist angeordnet, um einen Durchgriff bzw. Punch-Through einer Verarmungsschicht zu verhindern, die sich von der Basisschicht 15 vom p-Typ zur Seite der zweiten Hauptoberfläche erstreckt, wenn sich die Halbleitervorrichtung 110 in einem Aus-Zustand befindet. Die Pufferschicht 3 vom n-Typ kann gebildet werden, indem beispielsweise Phosphor (P) oder Protonen (H+) implantiert werden, oder kann ausgebildet werden, indem sowohl Phosphor (P) als auch Protonen (H+) implantiert werden. Die Konzentration von Störstellen vom n-Typ der Pufferschicht 3 vom n-Typ beträgt 1,0E+12/cm3 bis 1,0E+18/cm3. In der Halbleitervorrichtung 110 muss die Pufferschicht 3 vom n-Typ nicht unbedingt vorgesehen werden und kann die Driftschicht 1 vom n--Typ auch im in 4 veranschaulichten Bereich der Pufferschicht 3 vom n-Typ, angeordnet werden. Auf die Pufferschicht 3 vom n-Typ und die Driftschicht 1 vom n--Typ kann zusammen als Driftschicht verwiesen werden.
  • In der Halbleitervorrichtung 110 ist die Kollektorschicht 16 vom p-Typ auf einer zweiten Hauptoberflächenseite der Pufferschicht 3 vom n-Typ angeordnet. Das heißt, die Kollektorschicht 16 vom p-Typ ist zwischen der Driftschicht 1 vom n--Typ und der zweiten Hauptoberfläche angeordnet. Die Kollektorschicht 16 vom p-Typ ist eine Halbleiterschicht, die beispielsweise Bor oder Aluminium als Störstellen vom p-Typ enthält, und die Konzentration von Störstellen vom p-Typ beträgt 1,0E+16/cm3 bis 1,0E+20/cm3. Die Kollektorschicht 16 vom p-Typ bildet die zweite Hauptoberfläche des Halbleitersubstrats. Die Kollektorschicht 16 vom p-Typ ist nicht nur im IGBT-Bereich 10, sondern auch im Abschlussbereich 30 angeordnet, und ein im Abschlussbereich angeordneter Teilbereich der Kollektorschicht 16 vom p-Typ bildet eine Abschluss-Kollektorschicht vom p-Typ. Außerdem kann die Kollektorschicht 16 vom p-Typ so angeordnet sein, dass sie sich vom IGBT-Bereich 10 in den Diodenbereich 20 hinein erstreckt.
  • Wie in 4 veranschaulicht ist, ist in der Halbleitervorrichtung 110 ein Graben ausgebildet, der von der ersten Hauptoberfläche des Halbleitersubstrats aus die Basisschicht 15 vom p-Typ durchdringt und die Driftschicht 1 vom n--Typ erreicht. Die Elektrode 11a eines Gate-Grabens ist über den Isolierfilm 11b eines Gate-Grabens im Graben angeordnet, um ein Gate 11 eines Aktiv-Grabens abzubilden. Die Elektrode 11a eines Gate-Grabens liegt über den Isolierfilm 11 b eines Gate-Grabens der Driftschicht 1 vom n--Typ gegenüber. Die Elektrode 12a eines Dummy-Grabens ist über den Isolierfilm 12b eines Dummy-Grabens in dem Graben angeordnet, um ein Gate 12 eines Dummy-Grabens auszubilden. Die Elektrode 12a eines Dummy-Grabens liegt über den Isolierfilm 12b eines Dummy-Grabens der Driftschicht 1 vom n--Typ gegenüber. Der Isolierfilm 11b eine Gate-Grabens des Gates 11 eines Aktiv-Grabens ist in Kontakt mit der Basisschicht 15 vom p-Typ und der Source-Schicht 13 vom n+-Typ. Wenn an die Elektrode 11a eines Gate-Grabens eine Spannung zur Gate-Ansteuerung angelegt wird, wird ein Kanal in der Basisschicht 15 vom p-Typ in Kontakt mit dem Isolierfilm 11b eines Gate-Grabens des Gates 11 eines Aktiv-Grabens ausgebildet.
  • Wie in 4 veranschaulicht ist, ist auf der Elektrode 11a eines Gate-Grabens des Gates 11 eines Aktiv-Grabens ein Zwischenschicht-Isolierfilm 4 angeordnet. Auf einem Bereich der ersten Hauptoberfläche des Halbleitersubstrats, wo der Zwischenschicht-Isolierfilm 4 nicht angeordnet ist, und auf dem Zwischenschicht-Isolierfilm 4 ist ein Barrierenmetall 5 ausgebildet. Das Barrierenmetall 5 kann beispielsweise ein Titan (Ti) enthaltender Leiter sein und kann beispielsweise Titannitrid oder TiSi sein, das durch Legieren von Titan und Silizium (Si) erhalten wird.
  • Wie in 4 veranschaulicht ist, steht das Barrierenmetall 5 in ohmschem Kontakt mit der Source-Schicht 13 vom n+-Typ, der Kontaktschicht 14 vom p+-Typ und der Elektrode 12a eines Dummy-Grabens und ist mit der Source-Schicht 13 vom n+-Typ, der Kontaktschicht 14 vom p+-Typ und der Elektrode 12a eines Dummy-Grabens elektrisch verbunden. Auf dem Barrierenmetall 5 ist eine Emitterelektrode 6 angeordnet. Die Emitterelektrode 6 kann beispielsweise aus einer Aluminium-Legierung wie etwa einer Aluminium-Silizium-Legierung (einer Al-Si-basierten Legierung) gebildet sein oder kann eine Elektrode sein, die eine Vielzahl von Schichten von Metallfilmen umfasst, worin durch stromlose Plattierung oder elektrolytische Plattierung ein Plattierungsfilm auf einer aus einer Aluminium-Legierung gebildeten Elektrode ausgebildet ist. Der durch stromlose Plattierung oder elektrolytische Plattierung ausgebildete Plattierungsfilm kann beispielsweise ein Nickel-(Ni-)Plattierungsfilm sein.
  • Obgleich 4 die Konfiguration veranschaulicht, in der ein Zwischenschicht-Isolierfilm 4 nicht angeordnet ist, ist aber ein Kontaktloch 19 auf der Elektrode 12a eines Dummy-Grabens des Gates 12 eines Dummy-Grabens angeordnet. Der Zwischenschicht-Isolierfilm 4 kann jedoch auf der Elektrode 12a eines Dummy-Grabens des Gates 12 eines Dummy-Grabens ausgebildet sein. Wenn der Zwischenschicht-Isolierfilm 4 auf der Elektrode 12a eines Dummy-Grabens des Gates 12 eines Dummy-Grabens ausgebildet ist, können die Emitterelektrode 6 und die Elektrode 12a eines Dummy-Grabens in einem anderen Querschnitt elektrisch verbunden sein.
  • Wenn die Breite des Kontaktlochs 19, das im Zwischenschicht-Isolierfilm 4 angeordnet ist, gering ist und eine vorzuziehende Einbettung in der Emitterelektrode 6 nicht erhalten werden kann, kann Wolfram mit einer besseren Einbettbarkeit als die Emitterelektrode 6 im Kontaktloch 19 angeordnet werden und kann die Emitterelektrode 6 auf dem Wolfram angeordnet werden. Man beachte, dass das Barrierenmetall 5 nicht unbedingt angeordnet sein muss, sondern die Emitterelektrode 6 auf der Source-Schicht 13 vom n+-Typ, der Kontaktschicht 14 vom p+-Typ und der Elektrode 12a eines Dummy-Grabens angeordnet sein kann. Das Barrierenmetall 5 kann nur auf der Halbleiterschicht vom n-Typ wie etwa der Source-Schicht 13 vom n+-Typ angeordnet sein. Auf das Barrierenmetall 5 und die Emitterelektrode 6 kann zusammen als Emitterelektrode verwiesen werden.
  • Auf der zweiten Hauptoberflächenseite der Kollektorschicht 16 vom p-Typ ist die Kollektorelektrode 7 angeordnet. Ähnlich der Emitterelektrode 6 kann die Kollektorelektrode 7 aus einer Aluminium-Legierung oder einer Aluminium-Legierung und einem Plattierungsfilm geschaffen sein. Die Kollektorelektrode 7 kann eine Konfiguration aufweisen, die sich von jener der Emitterelektrode 6 unterscheidet. Die Kollektorelektrode 7 steht in ohmschem Kontakt mit der Kollektorschicht 16 vom p-Typ und ist mit der Kollektorschicht 16 vom p-Typ elektrisch verbunden.
  • 5 ist eine entlang einer gestrichelten Linie B-B in 3 genommene Querschnittsansicht der Halbleitervorrichtung 110 und ist eine Querschnittsansicht des IGBT-Bereichs 10. Die entlang der gestrichelten Linie B-B genommene Querschnittsansicht, die in 5 veranschaulicht ist, unterscheidet sich von der entlang der gestrichelten Linie A-A genommenen Querschnittsansicht, die in 4 veranschaulicht ist, dadurch, dass die Source-Schicht 13 vom n+-Typ, die auf der ersten Hauptoberflächenseite des Halbleitersubstrats in Kontakt mit dem Gate 11 eines Aktiv-Grabens angeordnet ist, nicht erscheint. Das heißt, wie in 3 veranschaulicht ist, ist die Source-Schicht 13 vom n+-Typ auf der ersten Hauptoberflächenseite der Basisschicht vom p-Typ selektiv angeordnet. Man beachte, dass die Basisschicht vom p-Typ, auf die hierin verwiesen wird, eine Basisschicht vom p-Typ ist, als die die Basisschicht 15 vom p-Typ und die Kontaktschicht 14 vom p+-Typ gemeinsam bezeichnet werden.
  • 6 ist eine partiell vergrößerte Draufsicht, die die Konfiguration des Diodenbereichs der Halbleitervorrichtung gemäß der ersten bevorzugten Ausführungsform veranschaulicht, und veranschaulicht die Konfiguration des Diodenbereichs der Halbleitervorrichtung, bei der es sich um den RC-IGBT handelt. 7 und 8 sind Querschnittsansichten, die die Konfiguration des Diodenbereichs der Halbleitervorrichtung gemäß der ersten bevorzugten Ausführungsform veranschaulichen, und veranschaulichen die Konfiguration des Diodenbereichs der Halbleitervorrichtung, bei der es sich um den RC-IGBT handelt. 6 ist eine vergrößerte Ansicht eines von einer gestrichelten Linie 83 umgebenen Bereichs in der Halbleitervorrichtung 110, die in 1 veranschaulicht ist. 7 ist eine Querschnittsansicht, die entlang der gestrichelten Linie C-C der Halbleitervorrichtung 110 genommen ist, die in 6 veranschaulicht ist. 8 ist eine Querschnittsansicht, die entlang einer gestrichelten Linie D-D der Halbleitervorrichtung 110 genommen ist, die in 6 veranschaulicht ist.
  • Ein Gate 21 eines Dioden-Grabens erstreckt sich entlang der ersten Hauptoberfläche der Halbleitervorrichtung 110 oder der Halbleitervorrichtung 101 von einer Endseite des Diodenbereichs 20, der den Zellenbereich bildet, in Richtung der entgegengesetzten Endseite. Das Gate 21 eines Dioden-Grabens weist über einen Isolierfilm 21b eines Dioden-Grabens eine Elektrode 21a eines Dioden-Grabens in einem im Halbleitersubstrat des Diodenbereichs 20 ausgebildeten Graben auf. Die Elektrode 21a eines Dioden-Grabens liegt über den Isolierfilm 21b eines Dioden-Grabens der Driftschicht 1 vom n--Typ gegenüber. Eine Kontaktschicht 24 vom p+-Typ und eine Anodenschicht 25 vom p-Typ sind zwischen zwei benachbarten Gates 21 von Dioden-Gräben angeordnet. Die Kontaktschicht 24 vom p+-Typ ist eine Halbleiterschicht, die beispielsweise Bor oder Aluminium als Störstellen vom p-Typ enthält, und die Konzentration von Störstellen vom p-Typ beträgt 1,0E+15/cm3 bis 1,0E+20/cm3. Die Anodenschicht 25 vom p-Typ ist eine Halbleiterschicht, die beispielsweise Bor oder Aluminium als Störstellen vom p-Typ enthält, und die Konzentration von Störstellen vom p-Typ beträgt 1,0E+12/cm3 bis 1,0E+19/cm3. Die Kontaktschicht 24 vom p+-Typ und die Anodenschicht 25 vom p-Typ sind in der longitudinalen Richtung des Gates 21 eines Dioden-Grabens alternierend angeordnet.
  • 7 ist eine entlang einer gestrichelten Linie C-C in 6 genommene Querschnittsansicht der Halbleitervorrichtung 110 und ist eine Querschnittsansicht des Diodenbereichs 20. Die Halbleitervorrichtung 110 weist wie im IGBT-Bereich 10 auch eine aus einem Halbleitersubstrat geschaffene Driftschicht 1 vom n--Typ im Diodenbereich 20 auf. Die Driftschicht 1 vom n--Typ des Diodenbereichs 20 und die Driftschicht 1 vom n--Typ des IGBT-Bereichs 10 sind kontinuierlich bzw. durchgehend und integral ausgebildet und sind aus dem demselben Halbleitersubstrat gebildet. In 7 reicht das Halbleitersubstrat von der Kontaktschicht 24 vom p+-Typ bis zu einer Kathodenschicht 26 vom n+-Typ. In 7 wird auf das obere Ende der Kontaktschicht 24 vom p+-Typ auf dem Papierblatt als die erste Hauptoberfläche des Halbleitersubstrats verwiesen und wird auf das untere Ende der Kathodenschicht 26 vom n+-Typ auf dem Papierblatt als die zweite Hauptoberfläche des Halbleitersubstrats verwiesen. Die erste Hauptoberfläche des Diodenbereichs 20 ist mit der ersten Hauptoberfläche des IGBT-Bereichs 10 bündig, und die zweite Hauptoberfläche des Diodenbereichs 20 ist mit der zweiten Hauptoberfläche des IGBT-Bereichs 10 bündig.
  • Wie in 7 veranschaulicht ist, ist ähnlich dem IGBT-Bereich 10 auch im Diodenbereich 20 die Trägerakkumulationsschicht 2 vom n-Typ auf der ersten Hauptoberflächenseite der Driftschicht 1 vom n--Typ angeordnet und ist die Pufferschicht 3 vom n-Typ auf der zweiten Hauptoberflächenseite der Driftschicht 1 vom n--Typ angeordnet. Die Trägerakkumulationsschicht 2 vom n-Typ und die Pufferschicht 3 vom n-Typ, die im Diodenbereich 20 angeordnet sind, haben die gleiche Konfiguration wie die Trägerakkumulationsschicht 2 vom n-Typ und die Pufferschicht 3 vom n-Typ, die im IGBT-Bereich 10 angeordnet sind. Man beachte, dass die Trägerakkumulationsschicht 2 vom n-Typ nicht notwendigerweise in dem IGBT-Bereich 10 und dem Diodenbereich 20 angeordnet ist, und, selbst wenn die Trägerakkumulationsschicht 2 vom n-Typ im IGBT-Bereich 10 angeordnet ist, die Trägerakkumulationsschicht 2 vom n-Typ nicht unbedingt im Diodenbereich 20 vorgesehen sein muss. Ähnlich dem IGBT-Bereich 10 kann auf die Driftschicht 1 vom n--Typ, die Trägerakkumulationsschicht 2 vom n-Typ und die Pufferschicht 3 vom n-Typ zusammen als Driftschicht verwiesen werden.
  • Die Anodenschicht 25 vom p-Typ ist auf der ersten Hauptoberflächenseite der Trägerakkumulationsschicht 2 vom n-Typ angeordnet. Die Anodenschicht 25 vom p-Typ ist zwischen der Driftschicht 1 vom n--Typ und der ersten Hauptoberfläche angeordnet. Die Anodenschicht 25 vom p-Typ kann die gleiche Konzentration von Störstellen vom p-Typ wie die Basisschicht 15 vom p-Typ im IGBT-Bereich 10 aufweisen, und die Anodenschicht 25 vom p-Typ und die Basisschicht 15 vom p-Typ können gleichzeitig gebildet werden. Ferner können die Anodenschicht 25 vom p-Typ und die Basisschicht 15 vom p-Typ in der gleichen Tiefe in der Richtung hin zur zweiten Hauptoberfläche ausgebildet werden. Die Konzentration von Störstellen vom p-Typ der Anodenschicht 25 vom p-Typ kann niedriger als die Konzentration von Störstellen vom p-Typ der Basisschicht 15 vom p-Typ im IGBT-Bereich 10 eingerichtet werden, um die Menge an Löchern, die während eines Diodenbetriebs in den Diodenbereich 20 fließen, zu reduzieren. Durch Reduzieren der Menge an Löchern, die während des Diodenbetriebs fließen, kann der Erholungsstrom während des Diodenbetriebs reduziert werden.
  • Die Kontaktschicht 24 vom p+-Typ ist auf der ersten Hauptoberflächenseite der Anodenschicht 25 vom p-Typ angeordnet. Die Konzentration von Störstellen vom p-Typ der Kontaktschicht 24 vom p+-Typ kann die gleiche wie die Konzentration von Störstellen vom p-Typ der Kontaktschicht 14 vom p+-Typ im IGBT-Bereich 10 oder von dieser verschieden sein. Die Kontaktschicht 24 vom p+-Typ bildet eine erste Hauptoberfläche des Halbleitersubstrats. Man beachte, dass die Kontaktschicht 24 vom p+-Typ ein Bereich mit einer höheren Konzentration von Störstellen vom p-Typ als die Anodenschicht 25 vom p-Typ ist. Auf die Kontaktschicht 24 vom p+-Typ und die Anodenschicht 25 vom p-Typ kann separat verwiesen werden, wenn es erforderlich ist, voneinander zu unterscheiden, und auf die Kontaktschicht 24 vom p+-Typ und die Anodenschicht 25 vom p-Typ kann zusammen als Anodenschicht vom p-Typ verwiesen werden.
  • Im Diodenbereich 20 ist die Kathodenschicht 26 vom n+-Typ auf der zweiten Hauptoberflächenseite der Pufferschicht 3 vom n-Typ angeordnet. Die Kathodenschicht 26 vom n+-Typ ist zwischen der Driftschicht 1 vom n--Typ und der zweiten Hauptoberfläche angeordnet. Die Kathodenschicht 26 vom n+-Typ ist eine Halbleiterschicht, die beispielsweise Arsen oder Phosphor als Störstellen vom n-Typ enthält, und die Konzentration vom n-Typ beträgt 1,0E+16/cm3 bis 1,0E+21/cm3. Wie in 2 veranschaulicht ist, ist die Kathodenschicht 26 vom n+-Typ in einem Teil des Diodenbereichs 20 oder dem Ganzen angeordnet. Die Kathodenschicht 26 vom n+-Typ bildet die zweite Hauptoberfläche des Halbleitersubstrats. Obgleich nicht veranschaulicht, können Störstellen vom p-Typ ferner selektiv in den Bereich implantiert werden, in dem die Kathodenschicht 26 vom n+-Typ ausgebildet wird, wie oben beschrieben wurde, und kann die Kathodenschicht vom p-Typ unter Verwendung eines Teils des Bereichs, wo die Kathodenschicht 26 vom n+-Typ ausgebildet ist, als Halbleiter vom p-Typ angeordnet werden.
  • Wie in 7 veranschaulicht ist, ist im Diodenbereich 20 der Halbleitervorrichtung 110 ein Graben ausgebildet, der von der ersten Hauptoberfläche des Halbleitersubstrats aus die Anodenschicht 25 vom p-Typ durchdringt und die Driftschicht 1 vom n--Typ erreicht. Die Elektrode 21a eines Dioden-Grabens ist über den Isolierfilm 21b eines Dioden-Grabens im Graben des Diodenbereichs 20 angeordnet, um ein Gate 21 eines Dioden-Grabens zu bilden. Die Elektrode 21a eines Dioden-Grabens liegt über den Isolierfilm 21b eines Dioden-Grabens der Driftschicht 1 vom n--Typ gegenüber
  • Wie in 7 veranschaulicht ist, ist das Barrierenmetall 5 auf der Elektrode 21a eines Dioden-Grabens und der Kontaktschicht 24 vom p+-Typ angeordnet. Das Barrierenmetall 5 steht in ohmschem Kontakt mit der Elektrode 21a eines Dioden-Grabens und der Kontaktschicht 24 vom p+-Typ und ist mit der Elektrode eines Dioden-Grabens und der Kontaktschicht 24 vom p+-Typ elektrisch verbunden. Das Barrierenmetall 5 kann die gleiche Konfiguration wie das Barrierenmetall 5 im IGBT-Bereich 10 aufweisen. Auf dem Barrierenmetall 5 ist eine Emitterelektrode 6 angeordnet. Die im Diodenbereich 20 angeordnete Emitterelektrode 6 ist mit der im IGBT-Bereich 10 angeordneten Emitterelektrode 6 durchgehend ausgebildet. Wie im Fall des IGBT-Bereichs 10 muss das Barrierenmetall 5 nicht unbedingt vorgesehen sein, sondern können die Elektrode 21a eines Dioden-Grabens und die Kontaktschicht 24 vom p+-Typ mit der Emitterelektrode 6 in ohmschen Kontakt gebracht werden.
  • Obgleich 7 die Konfiguration veranschaulicht, in der ein Zwischenschicht-Isolierfilm 4 nicht angeordnet ist, ist aber ein Kontaktloch 19 auf der Elektrode 21a eines Dioden-Grabens des Gates 21 eines Dioden-Grabens angeordnet. Jedoch kann der Zwischenschicht-Isolierfilm 4 auf der Elektrode 21a eines Dioden-Grabens des Gates 21 eines Dioden-Grabens ausgebildet sein. Wenn der Zwischenschicht-Isolierfilm 4 auf der Elektrode 21a eines Dioden-Grabens des Gates 21 eines Dioden-Grabens ausgebildet ist, können die Emitterelektrode 6 und die Elektrode 21a eines Dioden-Grabens in einem anderen Querschnittsansicht elektrisch verbunden sein.
  • Auf der zweiten Hauptoberflächenseite der Kathodenschicht 26 vom n+-Typ ist die Kollektorelektrode 7 angeordnet. Ähnlich der Emitterelektrode 6 ist die Kollektorelektrode 7 im Diodenbereich 20 mit der im IGBT-Bereich 10 angeordneten Kollektorelektrode 7 durchgehend ausgebildet. Die Kollektorelektrode 7 steht in ohmschem Kontakt mit der Kathodenschicht 26 vom n+-Typ und ist mit der Kathodenschicht 26 vom n+-Typ elektrisch verbunden.
  • 8 ist eine entlang einer gestrichelten Linie D-D in 6 genommene Querschnittsansicht der Halbleitervorrichtung 110 und ist eine Querschnittsansicht des Diodenbereichs 20. Die entlang der gestrichelten Linie D-D genommene Querschnittsansicht, die in 8 veranschaulicht ist, unterscheidet sich von der entlang der gestrichelten Linie C-C genommenen Querschnittsansicht, die in 7 veranschaulicht ist, dadurch, dass die Kontaktschicht 24 vom p+-Typ zwischen der Anodenschicht 25 vom p-Typ und dem Barrierenmetall 5 nicht angeordnet ist und die Anodenschicht 25 vom p-Typ die erste Hauptoberfläche des Halbleitersubstrats bildet. Das heißt, die in 7 veranschaulichte Kontaktschicht 24 vom p+-Typ ist auf der ersten Hauptoberflächenseite der Anodenschicht 25 vom p-Typ selektiv angeordnet.
  • 9A und 9B sind Querschnittsansichten, die die Konfiguration des Abschlussbereichs der Halbleitervorrichtung veranschaulichen, bei der es sich um den RC-IGBT handelt. 10A ist eine entlang einer gestrichelten Linie E-E in 1 oder 2 genommene Querschnittsansicht und ist eine Querschnittsansicht von dem IGBT-Bereich 10 zum Abschlussbereich 30. 10B ist eine entlang einer gestrichelten Linie F-F in 1 genommene Querschnittsansicht und ist eine Querschnittsansicht vom Diodenbereich 20 zum Abschlussbereich 30.
  • Wie in 9A und 9B veranschaulicht ist, weist der Abschlussbereich 30 der Halbleitervorrichtung 110 die Driftschicht 1 vom n--Typ zwischen der ersten Hauptoberfläche und der zweiten Hauptoberfläche des Halbleitersubstrats auf. Die erste Hauptoberfläche und die zweite Hauptoberfläche des Abschlussbereichs 30 sind mit der ersten Hauptoberfläche und der zweiten Hauptoberfläche von sowohl dem IGBT-Bereich 10 als auch dem Diodenbereich 20 bündig. Die Driftschicht 1 vom n--Typ im Abschlussbereich 30 hat die gleiche Konfiguration wie die Driftschicht 1 vom n--Typ in sowohl dem IGBT-Bereich 10 als auch dem Diodenbereich 20 und ist mit dieser durchgehend und integral ausgebildet.
  • Auf der ersten Hauptoberflächenseite der Driftschicht 1 vom n--Typ, das heißt zwischen der ersten Hauptoberfläche des Halbleitersubstrats und der Driftschicht 1 vom n--Typ, ist eine Abschluss-Wannenschicht 31 vom p-Typ angeordnet. Die Abschluss-Wannenschicht 31 vom p-Typ ist eine Halbleiterschicht, die beispielsweise Bor oder Aluminium als Störstellen vom p-Typ enthält, und die Konzentration von Störstellen vom p-Typ beträgt 1,0E+14/cm3 bis 1,0E+19/cm3. Die Abschluss-Wannenschicht 31 vom p-Typ ist so angeordnet, dass sie den den IGBT-Bereich 10 und den Diodenbereich 20 umfassenden Zellenbereich umgibt. Die Abschluss-Wannenschichten 31 vom p-Typ sind in einer Vielzahl von Ringformen angeordnet, und die Anzahl an Abschluss-Wannenschichten 31 vom p-Typ, die vorgesehen werden sollen, wird gemäß der Stehspannungsauslegung der Halbleitervorrichtung 110 geeignet ausgewählt. Auf der Seite des weiter außen gelegenen Rands der Abschluss-Wannenschicht 31 vom p-Typ ist eine Kanalstoppschicht 32 vom n+-Typ angeordnet, und die Kanalstoppschicht 32 vom n+-Typ umgibt die Abschluss-Wannenschicht 31 vom p-Typ.
  • Zwischen der Driftschicht 1 vom n--Typ und der zweiten Hauptoberfläche des Halbleitersubstrats ist eine Abschluss-Kollektorschicht 16a vom p-Typ angeordnet. Die Abschluss-Kollektorschicht 16a vom p-Typ ist mit der im Zellenbereich angeordneten Kollektorschicht 16 vom p-Typ integral und durchgehend ausgebildet. Daher kann die Kollektorschicht 16 vom p-Typ die Abschluss-Kollektorschicht 16a vom p-Typ einschließen, wenn darauf verwiesen wird. In der Konfiguration, in der der Diodenbereich 20 dem Abschlussbereich 30 wie in der in 1 veranschaulichten Halbleitervorrichtung 110 benachbart angeordnet ist, ist, wie in 9B veranschaulicht ist, die Abschluss-Kollektorschicht 16a vom p-Typ so angeordnet, dass das Ende auf der Seite des Diodenbereichs 20 um einen Abstand U2 in den Diodenbereich 20 hineinragt. Wie oben beschrieben wurde, ist die Abschluss-Kollektorschicht 16a in den Diodenbereich 20 hineinragend angeordnet, wodurch es möglich ist, den Abstand zwischen der Kathodenschicht 26 vom n+-Typ im Diodenbereich 20 und der Abschluss-Wannenschicht 31 vom p-Typ zu vergrößern und zu verhindern, dass die Abschluss-Wannenschicht 31 vom p-Typ als die Anode der Diode arbeitet bzw. fungiert. Der Abstand U2 kann beispielsweise 100 µm betragen.
  • Die Kollektorelektrode 7 ist auf der zweiten Hauptoberfläche des Halbleitersubstrats angeordnet. Die Kollektorelektrode 7 ist von dem den IGBT-Bereich 10 und den Diodenbereich 20 umfassenden Zellenbereich aus durchgehend bis zum Abschlussbereich 30 integral ausgebildet. Auf der anderen Seite sind auf der ersten Hauptoberfläche des Halbleitersubstrats im Abschlussbereich 30 die vom Zellenbereich aus durchgehende Emitterelektrode 6 und die von der Emitterelektrode 6 getrennte Abschlusselektrode 6a angeordnet.
  • Die Emitterelektrode 6 und die Abschlusselektrode 6a sind über eine halbisolierende Filmausbildung 33 elektrisch verbunden. Der halbisolierende Film 33 kann beispielsweise sinSiN (ein halbisolierender Siliziumnitridfilm) sein. Die Abschlusselektrode 6a, die Abschluss-Wannenschicht 31 vom p-Typ und die Kanalstoppschicht 32 vom n+-Typ sind über ein Kontaktloch elektrisch verbunden, das im Zwischenschicht-Isolierfilm 4 ausgebildet ist, der auf der ersten Hauptoberfläche des Abschlussbereichs 30 angeordnet ist. Im Abschlussbereich 30 ist ein Abschluss-Schutzfilm 34 so angeordnet, dass er die Emitterelektrode 6, die Abschlusselektrode 6a und die halbisolierende Filmausbildung 33 bedeckt. Der Abschluss-Schutzfilm 34 kann aus beispielsweise Polyimid gebildet sein.
  • Als Nächstes wird ein Verfahren zum Herstellen der Halbleitervorrichtung gemäß der ersten bevorzugten Ausführungsform beschrieben. In der folgenden Beschreibung des Herstellungsverfahrens wird ein Verfahren zum Herstellen des Zellenbereichs beschrieben, und Verfahren zum Herstellen des Abschlussbereichs 30, des Pad-Bereichs 40 und dergleichen, die in einer beliebigen Struktur ausgebildet werden, werden weggelassen.
  • 10A bis 15B sind Darstellungen, die ein Verfahren zum Herstellen einer Halbleitervorrichtung, bei der es sich um einen RC-IGBT handelt, veranschaulichen. 10A bis 13B sind Ansichten, die einen Schritt zum Ausbilden der Seite der vorderen Oberfläche der Halbleitervorrichtung 110 veranschaulichen, und 14A und 15B sind Ansichten, die einen Schritt zum Ausbilden der Seite der rückseitigen Oberfläche der Halbleitervorrichtung 110 veranschaulichen.
  • Zunächst wird, wie in 10A veranschaulicht ist, ein die Driftschicht 1 vom n--Typ bildendes Halbleitersubstrat präpariert. Als das Halbleitersubstrat kann beispielsweise ein mittels eines Floating-Zone-(FZ-) bzw. Zonenschmelzverfahrens hergestellter sogenannter FZ-Wafer oder ein mittels eines Czochralski-Verfahrens mit angelegtem Magnetfeld (MCZ) hergestellter sogenannter MCZ-Wafer verwendet werden, und ein Störstellen vom n-Typ enthaltender Wafer vom n-Typ kann verwendet werden. Die Konzentration der Störstellen vom n-Typ, die im Halbleitersubstrat enthalten sind, wird in Abhängigkeit von der Stehspannung der herzustellenden Halbleitervorrichtung geeignet ausgewählt. Beispielsweise wird in einer Halbleitervorrichtung mit einer Stehspannung von 1200 V die Konzentration von Störstellen vom n-Typ so eingestellt, dass der spezifische Widerstand der Driftschicht 1 vom n--Typ, die das Halbleitersubstrat bildet, etwa 40 bis 120 Ω·cm beträgt. Wie in 10A veranschaulicht ist, bildet in dem Schritt zum Präparieren des Halbleitersubstrats das gesamte Halbleitersubstrat die Driftschicht 1 vom n--Typ, und Ionen von Störstellen vom p-Typ oder n-Typ werden von der Seite der ersten Hauptoberfläche oder der Seite der zweiten Hauptoberfläche solch eines Halbleitersubstrats aus implantiert und lässt man dann mittels einer Wärmebehandlung oder dergleichen in das Halbleitersubstrat diffundieren, wodurch eine Halbleiterschicht vom p-Typ oder n-Typ ausgebildet wird und die Halbleitervorrichtung 110 hergestellt wird.
  • Wie in 10A veranschaulicht ist, weist das die Driftschicht 1 vom n--Typ bildende Halbleitersubstrat Bereiche auf, die den IGBT-Bereich 10 und den Diodenbereich 20 bilden sollen. Obgleich nicht veranschaulicht, ist ein Bereich, der den Abschlussbereich 30 bilden soll, um die Bereiche herum ausgebildet, die den IGBT-Bereich 10 und den Diodenbereich 20 bilden sollen. Im Folgenden wird hierin vorwiegend ein Verfahren zum Herstellen der Konfigurationen des IGBT-Bereichs 10 und des Diodenbereichs 20 der Halbleitervorrichtung 110 beschrieben; der Abschlussbereich 30 der Halbleitervorrichtung 110 kann aber mittels eines bekannten Herstellungsverfahrens hergestellt werden. Wenn beispielsweise der FLR mit einer Abschluss-Wannenschicht 51 vom p-Typ als die eine Stehspannung haltende Struktur im Abschlussbereich 30 ausgebildet wird, kann der FLR gebildet werden, indem vor der Bearbeitung bzw. Prozessierung des IGBT-Bereichs 10 und des Diodenbereichs 20 der Halbleitervorrichtung 10 Ionen von Störstellen vom p-Typ implantiert werden, oder ausgebildet werden, indem Ionen von Störstellen vom p-Typ gleichzeitig zum Zeitpunkt einer Implantation von Störstellen vom p-Typ in den IGBT-Bereich 10 oder den Diodenbereich 20 der Halbleitervorrichtung 110 implantiert werden.
  • Wie in 10B veranschaulicht ist, werden als Nächstes Störstellen vom n-Typ wie etwa Phosphor (P) von der Seite der ersten Hauptoberfläche des Halbleitersubstrats aus implantiert, um die Trägerakkumulationsschicht 2 vom n-Typ auszubilden. Ferner werden Störstellen vom p-Typ wie etwa Bor (B) von der Seite der ersten Hauptoberfläche des Halbleitersubstrats aus implantiert, um die Basisschicht 15 vom p-Typ und die Anodenschicht 25 vom p-Typ auszubilden. Die Trägerakkumulationsschicht 2 vom n-Typ, die Basisschicht 15 vom p-Typ und die Anodenschicht 25 vom p-Typ werden gebildet, indem Störstellenionen in das Halbleitersubstrat implantiert werden und man dann die Störstellenionen mittels Wärmebehandlung diffundieren lässt. Die Störstellen vom n-Typ und die Störstellen vom p-Typ werden als Ionen implantiert, nachdem ein Maskierungsprozess auf der ersten Hauptoberfläche des Halbleitersubstrats durchgeführt ist, sodass die Störstellen vom n-Typ und die Störstellen vom p-Typ auf der Seite der ersten Hauptoberfläche des Halbleitersubstrats selektiv ausgebildet werden. Die Trägerakkumulationsschicht 2 vom n-Typ, die Basisschicht 15 vom p-Typ und die Anodenschicht 25 vom p-Typ werden in dem IGBT-Bereich 10 und dem Diodenbereich 20 ausgebildet und mit der Abschluss-Wannenschicht 51 vom p-Typ beim Abschlussbereich 30 verbunden. Man beachte, dass sich der Maskierungsprozess auf einen Prozess bezieht, bei dem ein Resist auf einem Halbleitersubstrat aufgebracht wird, unter Verwendung von Fotolithografie eine Öffnung in einem vorbestimmten Bereich des Resists ausgebildet wird und eine Maske auf dem Halbleitersubstrat gebildet wird, um eine lonenimplantation oder Ätzung in einem vorbestimmten Bereich des Halbleitersubstrats durch die Öffnung durchzuführen.
  • Die Basisschicht 15 vom p-Typ und die Anodenschicht 25 vom p-Typ können mittels einer gleichzeitigen lonenimplantation von Störstellen vom p-Typ ausgebildet werden. In diesem Fall weisen die Basisschicht 15 vom p-Typ und die Anodenschicht 25 vom p-Typ die gleiche Tiefe und Konzentration von Störstellen vom p-Typ auf und haben sie die gleiche Konfiguration. Indem man Ionen von Störstellen vom p-Typ in die Basisschicht 15 vom p-Typ und die Anodenschicht 25 vom p-Typ durch den Maskierungsprozess separat implantiert, können die Tiefen und Konzentrationen von Störstellen vom p-Typ der Basisschicht 15 vom p-Typ und der Anodenschicht 25 vom p-Typ voneinander verschieden eingerichtet werden.
  • Die in einem anderen Querschnitt ausgebildete Abschluss-Wannenschicht 51 vom p-Typ kann durch Implantieren von Ionen von Störstellen vom p-Typ gleichzeitig mit der Anodenschicht 25 vom p-Typ ausgebildet werden. In diesem Fall weisen die Abschluss-Wannenschicht 51 vom p-Typ und die Anodenschicht 25 vom p-Typ die gleiche Tiefe und Konzentration von Störstellen vom p-Typ auf und können so ausgebildet werden, dass sie die gleiche Konfiguration aufweisen. Indem man die Abschluss-Wannenschicht 51 vom p-Typ und die Anodenschicht 25 vom p-Typ durch gleichzeitige lonenimplantation von Störstellen vom p-Typ ausbildet, können auch die Konzentrationen von Störstellen vom p-Typ der Abschluss-Wannenschicht 51 vom p-Typ und der Anodenschicht 25 vom p-Typ voneinander verschieden eingerichtet werden. In diesem Fall kann eine der oder können beide Masken als eine maschen- bzw. gitterartige Maske genutzt werden, um das Aperturverhältnis zu ändern.
  • Indem man Ionen von Störstellen vom p-Typ mittels des Maskierungsprozesses separat in die Abschluss-Wannenschicht 51 vom p-Typ und die Anodenschicht 25 vom p-Typ implantiert, können die Tiefen und die Konzentrationen von Störstellen vom p-Typ der Abschluss-Wannenschicht 51 vom p-Typ und der Anodenschicht 25 vom p-Typ voneinander verschieden eingerichtet werden.
  • Die Abschluss-Wannenschicht 51 vom p-Typ, die Basisschicht 15 vom p-Typ und die Anodenschicht 25 vom p-Typ können mittels einer gleichzeitigen lonenimplantation von Störstellen vom p-Typ ausgebildet werden.
  • Wie in 11A veranschaulicht ist, werden als Nächstes Störstellen vom n-Typ in den IGBT-Bereich 10 auf der ersten Hauptoberflächenseite der Basisschicht 15 vom p-Typ mittels des Maskierungsprozesses selektiv implantiert, um eine Source-Schicht 13 vom n+-Typ auszubilden. Die zu implantierenden Störstellen vom n-Typ können beispielsweise Arsen (As) oder Phosphor (P) sein. Ferner werden durch den Maskierungsprozess Störstellen vom p-Typ selektiv in den IGBT-Bereich 10 auf der ersten Hauptoberflächenseite der Basisschicht 15 vom p-Typ implantiert, um die Kontaktschicht 14 vom p+-Typ auszubilden, und werden Störstellen vom p-Typ selektiv in den Diodenbereich 20 auf der ersten Hauptoberflächenseite der Anodenschicht 25 vom p-Typ implantiert, um die Kontaktschicht 24 vom p+-Typ auszubilden. Die zu implantierenden Störstellen vom p-Typ können beispielsweise Bor (B) oder Aluminium (Al) sein.
  • Wie in 11 B veranschaulicht ist, wird als Nächstes ein Graben 8 ausgebildet, der die Basisschicht 15 vom p-Typ und die Anodenschicht 25 vom p-Typ von der Seite der ersten Hauptoberfläche des Halbleitersubstrats aus durchdringt und die Driftschicht 1 vom n--Typ erreicht. Im IGBT-Bereich 10 bildet die Seitenwand des die Source-Schicht 13 vom n+-Typ durchdringenden Grabens 8 einen Teil der Source-Schicht 13 vom n+-Typ. Der Graben 8 kann ausgebildet werden, indem ein Oxidfilm wie etwa SiO2 auf dem Halbleitersubstrat abgeschieden wird, dann in einem Teil, in dem der Graben 8 ausgebildet werden soll, unter Verwendung des Maskierungsprozesses eine Öffnung im Oxidfilm ausgebildet wird und das Halbleitersubstrat unter Verwendung des Oxidfilms mit der Öffnung als Maske geätzt wird. In 12B ist der Abstand von Mitte zu Mitte bzw. der Pitch der Gräben 8 für den IGBT-Bereich 10 und den Diodenbereich 20 gleich; jedoch kann der Pitch der Gräben 8 für den IGBT-Bereich 10 und den Diodenbereich 20 verschieden eingerichtet werden. Der Pitch der Gräben 8 kann in Abhängigkeit vom Maskenmuster des Maskierungsprozesses in Draufsicht geeignet geändert werden.
  • Wie in 12A veranschaulicht ist, wird als Nächstes das Halbleitersubstrat in einer Sauerstoff enthaltenden Atmosphäre erhitzt, um einen Oxidfilm 9 auf der Innenwand des Grabens 8 und der ersten Hauptoberfläche des Halbleitersubstrats auszubilden. Von dem auf der Innenwand des Grabens 8 ausgebildeten Oxidfilm 9 ist der in dem Graben 8 im IGBT-Bereich 10 ausgebildete Oxidfilm 9 der Isolierfilm 11b eines Gate-Grabens des Gates 11 eines Aktiv-Grabens und der Isolierfilm 12b eines Dummy-Grabens des Gates 12 eines Dummy-Grabens. Der im Graben 8 im Diodenbereich 20 ausgebildete Oxidfilm 9 ist der Isolierfilm 21 b eines Dioden-Grabens. Der auf der ersten Hauptoberfläche des Halbleitersubstrats ausgebildete Oxidfilm 9 wird in einem späteren Schritt entfernt.
  • Wie in 12B veranschaulicht ist, wird als Nächstes mit Störstellen vom n-Typ oder p-Typ dotiertes Polysilizium mittels chemischer Gasphasenabscheidung (CVD) oder dergleichen im Graben 8 mit dem auf der Innenwand ausgebildeten Oxidfilm 9 abgeschieden, um die Elektrode 11a eines Gate-Grabens, die Elektrode 12a eines Dummy-Grabens und die Elektrode 21a eines Dioden-Grabens auszubilden.
  • Wie in 13A veranschaulicht ist, wird als Nächstes, nachdem der Zwischenschicht-Isolierfilm 4 auf der Elektrode 11a eines Gate-Grabens des Gates 11 eines Aktiv-Grabens im IGBT-Bereich 10 ausgebildet ist, der auf der ersten Hauptoberfläche des Halbleitersubstrats ausgebildete Oxidfilm 9 entfernt. Bei dem Zwischenschicht-Isolierfilm 4 kann es sich beispielsweise um SiO2 handeln. Danach wird ein Kontaktloch in dem mittels des Maskierungsprozesses abgeschiedenen Zwischenschicht-Isolierfilm 4 ausgebildet. Die Kontaktlöcher werden auf der Source-Schicht 13 vom n+-Typ, der Kontaktschicht 14 vom p+-Typ, der Kontaktschicht 24 vom p+-Typ, der Elektrode 12a eines Dummy-Grabens und der Elektrode 21a eines Dioden-Grabens ausgebildet.
  • Wie in 13B veranschaulicht ist, wird als Nächstes das Barrierenmetall 5 auf der ersten Hauptoberfläche des Halbleitersubstrats und dem Zwischenschicht-Isolierfilm 4 ausgebildet und wird ferner die Emitterelektrode 6 auf dem Barrierenmetall 5 gebildet. Das Barrierenmetall 5 wird ausgebildet, indem mittels physikalischer Gasphasenabscheidung (PVD) oder CVD ein Film aus Titannitrid gebildet wird.
  • Die Emitterelektrode 6 kann beispielsweise gebildet werden, indem eine Aluminium-Silizium-Legierung (AI-Si-basierte Legierung) auf dem Barrierenmetall 5 mittels PVD wie etwa Sputtern oder Gasphasenabscheidung abgeschieden wird. Eine Nickel-Legierung (Ni-Legierung) kann ferner mittels stromloser Plattierung oder elektrolytischer Plattierung auf der ausgebildeten Aluminium-Silizium-Legierung gebildet werden, um die Emitterelektrode 6 auszubilden. Wenn die Emitterelektrode 6 mittels Plattierung ausgebildet wird, kann ein dicker Metallfilm leicht als die Emitterelektrode 6 ausgebildet werden, sodass die Wärmekapazität der Emitterelektrode 6 erhöht werden kann, um die Wärmebeständigkeit zu verbessern. Falls eine Nickel-Legierung ferner mittels Plattierung ausgebildet wird, nachdem die aus einer Aluminium-Silizium-Legierung bestehende Emitterelektrode 6 mittels PVD ausgebildet ist, kann die Plattierungsbehandlung zum Ausbilden der Nickel-Legierung durchgeführt werden, nachdem die Seite der zweiten Hauptoberfläche des Halbleitersubstrats prozessiert ist.
  • Wie in 14A veranschaulicht ist, wird als Nächstes die Seite der zweiten Hauptoberfläche des Halbleitersubstrats geschliffen, um das Halbleitersubstrat auf eine ausgelegte vorbestimmte Dicke abzudünnen. Die Dicke des Halbleitersubstrats nach dem Schleifen kann beispielsweise 80 µm bis 200 µm betragen.
  • Wie in 14B veranschaulicht ist, werden als Nächstes von der Seite der zweiten Hauptoberfläche des Halbleitersubstrats aus Störstellen vom n-Typ implantiert, um die Pufferschicht 3 vom n-Typ zu bilden. Darüber hinaus werden Störstellen vom p-Typ von der Seite der zweiten Hauptoberfläche des Halbleitersubstrats aus implantiert, um die Kollektorschicht 16 vom p-Typ zu bilden. Die Pufferschicht 3 vom n-Typ kann in dem IGBT-Bereich 10, dem Diodenbereich 20 und dem Abschlussbereich 30 ausgebildet werden oder kann nur in dem IGBT-Bereich 10 oder dem Diodenbereich 20 ausgebildet werden.
  • Die Pufferschicht 3 vom n-Typ kann gebildet werden, indem beispielsweise Phosphor-(P-)lonen implantiert werden. Die Ausbildung kann durch Implantieren von Protonen (H+) durchgeführt werden. Die Ausbildung kann durchgeführt werden, indem sowohl Protonen als auch Phosphor implantiert werden. Protonen können von der zweiten Hauptoberfläche des Halbleitersubstrats aus mit einer verhältnismäßig geringen Beschleunigungsenergie bis zu einer tiefen Position implantiert werden. Durch Ändern der Beschleunigungsenergie kann die Tiefe, in der Protonen implantiert werden, verhältnismäßig einfach geändert werden. Somit ist es zum Zeitpunkt der Ausbildung der Pufferschicht 3 vom n-Typ unter Verwendung von Protonen, falls Protonen eine Vielzahl von Malen implantiert werden, während die Beschleunigungsenergie geändert wird, möglich, eine Pufferschicht 3 vom n-Typ auszubilden, die in Richtung der Dicke des Halbleitersubstrats breiter als jene ist, die aus Phosphor gebildet wird.
  • Phosphor kann als Störstellen vom n-Typ eine höhere Aktivierungsrate als Protonen aufweisen, sodass der Durchgriff bzw. Punch-Through der Verarmungsschicht selbst in einem abgedünnten Halbleitersubstrat zuverlässiger verhindert werden kann, indem die Pufferschicht 3 vom n-Typ mit Phosphor gebildet wird. Um das Halbleitersubstrat weiter abzudünnen, ist es vorzuziehen, die Pufferschicht 3 vom n-Typ auszubilden, indem sowohl Protonen als auch Phosphor implantiert werden, und in diesem Fall werden Protonen in einer tieferen Position von der zweiten Hauptoberfläche aus als Phosphor implantiert.
  • Die Kollektorschicht 16 vom p-Typ kann gebildet werden, indem beispielsweise Bor (B) implantiert wird. Die Kollektorschicht 16 vom p-Typ kann auch im Abschlussbereich 30 ausgebildet werden, und die Kollektorschicht 16 vom p-Typ im Abschlussbereich 30 wird die Abschluss-Kollektorschicht 16a vom p-Typ. Nach einer lonenimplantation von der Seite der zweiten Hauptoberfläche des Halbleitersubstrats aus wird die zweite Hauptoberfläche mit einem Laser bestrahlt, um mittels eines Lasers ausgeheilt bzw. getempert zu werden, wodurch das implantierte Bor aktiviert wird, um die Kollektorschicht 16 vom p-Typ auszubilden. Zu dieser Zeit wird auch gleichzeitig Phosphor für die Pufferschicht 3 vom n-Typ, das in einer verhältnismäßig flachen Position von der zweiten Hauptoberfläche des Halbleitersubstrats aus implantiert wurde, aktiviert. Auf der anderen Seite werden Protonen bei einer verhältnismäßig niedrigen Ausheiltemperatur wie etwa 350°C bis 500°C aktiviert, und daher muss darauf geachtet werden, sicherzustellen, dass die Temperatur des gesamten Halbleitersubstrats mit Ausnahme eines Schritts zum Aktivieren von Protonen keine höhere Temperatur als 350°C bis 500°C nach einer Protonenimplantation erreicht. Das Laser-Ausheilen kann genutzt werden, um Störstellen vom n-Typ und p-Typ selbst nach einer Protonenimplantation zu aktivieren, da das Laser-Ausheilen nur die Temperatur nahe der zweiten Hauptoberfläche des Halbleitersubstrats erhöhen kann.
  • Wie in 15A veranschaulicht ist, wird als Nächstes die Kathodenschicht 26 vom n+-Typ im Diodenbereich 20 ausgebildet. Die Kathodenschicht 26 vom n+-Typ kann gebildet werden, indem beispielsweise Phosphor (P) implantiert wird. Wie in 15A veranschaulicht ist, wird Phosphor mittels des Maskierungsprozesses von der Seite der zweiten Hauptoberfläche aus so selektiv implantiert, dass die Grenze zwischen der Kollektorschicht 16 vom p-Typ und der Kathodenschicht 26 vom n+-Typ an einer Position in einem Abstand U1 von der Grenze zwischen dem IGBT-Bereich 10 und dem Diodenbereich 20 in Richtung des Diodenbereichs 20 liegt. Die Implantationsmenge an Störstellen vom n-Typ zum Ausbilden der Kathodenschicht 26 vom n+-Typ ist größer als die Implantationsmenge von Störstellen vom p-Typ zum Ausbilden der Kollektorschicht 16 vom p-Typ. In 15A sind die Tiefen der Kollektorschicht 16 vom p-Typ und der Kathodenschicht 26 vom n+-Typ von der zweiten Hauptoberfläche aus gleich; jedoch ist die Tiefe der Kathodenschicht 26 vom n+-Typ gleich der oder größer als die Tiefe der Kollektorschicht 16 vom p-Typ. Der Bereich, in dem die Kathodenschicht 26 vom n+-Typ ausgebildet wird, muss zu einem Halbleiter vom n-Typ gemacht werden, indem Störstellen vom n-Typ in den Bereich implantiert werden, in dem Störstellen vom p-Typ implantiert wurden, und daher wird in dem gesamten Bereich, in dem die Kathodenschicht 26 vom n+-Typ ausgebildet wird, die Konzentration der implantierten Störstellen vom n-Typ höher eingerichtet als die Konzentration von Störstellen vom p-Typ.
  • Wie in 15B veranschaulicht ist, wird als Nächstes die Kollektorelektrode 7 auf der zweiten Hauptoberfläche des Halbleitersubstrats ausgebildet. Die Kollektorelektrode 7 wird über die gesamte Oberfläche des IGBT-Bereichs 10, des Diodenbereichs 20 und des Abschlussbereichs 30 auf der zweiten Hauptoberfläche ausgebildet. Die Kollektorelektrode 7 kann über die gesamte zweite Hauptoberfläche des Wafers vom n-Typ als Halbleitersubstrat ausgebildet werden. Die Kollektorelektrode 7 kann gebildet werden, indem eine Aluminium-Silizium-Legierung (Al-Si-basierte Legierung), Titan (Ti) oder dergleichen mittels PVD wie etwa Sputtern oder Gasphasenabscheidung abgeschieden wird, oder kann gebildet werden, indem eine Vielzahl von Metallen wie etwa eine Aluminium-Silizium-Legierung, Titan, Nickel oder Gold laminiert wird. Darüber hinaus kann ein Metallfilm auf dem mittels PVD gebildeten Metallfilm durch stromlose Plattierung oder elektrolytische Plattierung ausgebildet werden, um die Kollektorelektrode 7 zu bilden.
  • Die Halbleitervorrichtung 110 wird mittels der obigen Schritte hergestellt. Eine Vielzahl von Halbleitervorrichtungen 110 wird in einer Matrixform auf einem Wafer vom n-Typ ausgebildet, und die Halbleitervorrichtungen 110 werden somit durch Laser-Zerteilen oder Zerteilen mit einem Messer in einzelne Halbleitervorrichtungen geteilt, um die Halbleitervorrichtungen 110 fertigzustellen.
  • Als Nächstes wird der Betrieb der Halbleitervorrichtung gemäß der ersten bevorzugten Ausführungsform beschrieben.
  • 16 ist eine Querschnittsansicht, die die Konfiguration der Grenze zwischen dem IGBT-Bereich und dem Diodenbereich der Halbleitervorrichtung gemäß der ersten bevorzugten Ausführungsform veranschaulicht. 16 ist eine entlang einer gestrichelten Linie H-H in der in 1 veranschaulichten Halbleitervorrichtung 110 genommene Querschnittsansicht.
  • Der Diodenbetrieb des RC-IGBT wird beschrieben. Während des Diodenbetriebs wird im Vergleich zur Kollektorelektrode 7 eine positive Spannung an die Emitterelektrode 6 angelegt und wird an die Gate-Elektrode 11a eines Aktiv-Grabens keine Spannung zur Gate-Ansteuerung angelegt. Die Anlegung einer positiven Spannung an die Emitterelektrode 6 im Vergleich zur Kollektorelektrode 7 bewirkt, dass Löcher von der Anodenschicht 25 und der Basisschicht 15 vom p-Typ in die Driftschicht 1 fließen und sich die einfließenden Löcher in Richtung der Kathodenschicht 26 bewegen. Im Diodenbereich 20a nahe der Grenze mit dem IGBT-Bereich 10a fließen Löcher vom IGBT-Bereich 10a zusätzlich zu Löchern von der Anodenschicht 25, so dass die Dichte an Löchern höher ist als jene im Diodenbereich 20a abseits bzw. entfernt vom IGBT-Bereich 10a. Während des Diodenbetriebs fließt ein Freilaufstrom in einer Richtung von der Emitterelektrode 6 zur Kollektorelektrode 7.
  • Wie in 16 veranschaulicht ist, ist die auf der Seite der zweiten Hauptoberfläche des IGBT-Bereichs 10a angeordnete Kollektorschicht 16 vom p-Typ so angeordnet, dass sie um einen Abstand U1 von der Grenze zwischen dem IGBT-Bereich 10a und dem Diodenbereich 20a in den Diodenbereich 20a hineinragt. Obgleich 16 die Konfiguration veranschaulicht, in der die Kollektorschicht 16 vom p-Typ um den Abstand U1 von der Grenze zwischen dem IGBT-Bereich 10a und dem Diodenbereich 20a auf der rechten Seite des Papierblatts in den Diodenbereich 20a auf der rechten Seite des Papierblatts hineinragt, kann die Kollektorschicht 16 vom p-Typ um den Abstand U1 von der Grenze zwischen dem IGBT-Bereich 10a und dem Diodenbereich 20a auf der linken Seite des Papierblatts in den Diodenbereich 20a auf der linken Seite des Papierblatts hineinragen. Wie oben beschrieben wurde, kann, indem die Abschluss-Kollektorschicht 16 vom p-Typ so angeordnet wird, dass sie in Richtung des Diodenbereichs 20a vorragt, ein Abstand zwischen der Kathodenschicht 26 vom n+-Typ im Diodenbereich 20a und dem Gate 11 eines Aktiv-Grabens vergrößert werden, und, selbst wenn während des Diodenbetriebs eine Spannung zur Gate-Ansteuerung an die Gate-Elektrode 11a eines Aktiv-Grabens angelegt wird, ist es möglich, den Fluss eines Stroms von einem Kanal, der dem Gate 11 eines Aktiv-Grabens im IGBT-Bereich 10a benachbart ausgebildet wird, zur Kathodenschicht 26 vom n+-Typ zu verhindern. Der Abstand U1 kann beispielsweise 100 µm betragen. Man beachte, dass der Abstand U1 je nach der Anwendung der Halbleitervorrichtung 110, bei der es sich um den RC-IGBT handelt, null oder ein Abstand kleiner als 100 µm sein kann. In 16 ist die Grenze zwischen dem IGBT-Bereich 10a und dem Diodenbereich 20a beschrieben; das Gleiche gilt aber für die Grenze zwischen dem IGBT-Bereich 10 (10b, 10c, 10d) und dem Diodenbereich 20 (20a, 20b, 20c).
  • Der IGBT-Betrieb des RC-IGBT wird beschrieben. Während des IGBT-Betriebs wird im Vergleich zur Kollektorelektrode 7 eine negative Spannung an die Emitterelektrode 6 angelegt und wird eine Spannung zur Gate-Ansteuerung an die Gate-Elektrode 11a eines Aktiv-Grabens angelegt, um eine Inversionsschicht des ersten Leitfähigkeitstyps in der Basisschicht 15 vom p-Typ des zweiten Leitfähigkeitstyps teilweise auszubilden, sodass Elektronen von der Source-Schicht 13 vom n+-Typ in die Driftschicht 1 vom n--Typ fließen, und die einfließenden Elektronen bewegen sich in Richtung der Kollektorschicht 16 vom p-Typ. Das heißt, der Hauptstrom fließt in der Richtung von der Kollektorelektrode 16 zur Emitterelektrode 6. Man beachte, dass die Löcher, die sich zum Zeitpunkt des Umschaltens auf den Diodenbetrieb in Richtung der Kathodenschicht 26 vom n+-Typ bewegt haben, sich, während sie ihre Bewegungsrichtung ändern, in eine Richtung hin zur Anodenschicht 25 vom p-Typ bewegen. Das heißt, ein Freilaufstrom fließt in einer Richtung von der Emitterelektrode 6 hin zur Kollektorelektrode 7.
  • Während der Hauptstrom und der Freilaufstrom fließen, so dass Wärme in der Halbleitervorrichtung, im RC-IGBT, erzeugt wird, ist die Diode aufgrund des während des Diodenbetriebs fließenden Freilaufstroms die Hauptwärmequelle und ist der IGBT aufgrund des während des IGBT-Betriebs fließenden Hauptstroms die Hauptwärmequelle. Wenn der IGBT-Bereich 10 und der Diodenbereich 20, die den Zellenbereich bilden, alle in der gleichen Größe ausgebildet sind, ist die Wärmeableitungseffizienz im Zellenbereich gleich, was einen großen Temperaturanstieg in der Mitte des Zellenbereichs zur Folge hat, wo die thermische Interferenz groß ist. Wie in 1 veranschaulicht ist, sind auf der anderen Seite in der Halbleitervorrichtung gemäß der ersten bevorzugten Ausführungsform der IGBT-Bereich 10a und der Diodenbereich 20a an Positionen angeordnet, die der Mitte des Zellenbereichs am nächsten liegen, ist der IGBT-Bereich 10a ein Bereich mit einer geringeren Größe als die peripheren IGBT-Bereiche 10b, 10c, 10d und ist der Diodenbereich 20a ein Bereich mit einer geringeren Größe als die peripheren Diodenbereiche 20b, 20c.
  • Durch Teilen des IGBT-Bereichs und des Diodenbereichs, welche Wärmequellen in der Mitte des Zellenbereichs sind, in kleine Teilbereiche kann daher die thermische Diffusion nicht nur in Richtung der Substratdicke, sondern auch in der ersten Richtung gefördert werden und kann die Wärmeableitung von der Wärmequelle während des IGBT-Betriebs und des Diodenbetriebs verbessert werden. Infolgedessen kann der Temperaturanstieg in der Mitte des Zellenbereichs reduziert werden und kann die Gleichmäßigkeit der Temperatur der Halbleitervorrichtung verbessert werden. Es reicht aus, dass der IGBT-Bereich 10a, welcher der kleinste der IGBT-Bereiche 10 ist, und der Diodenbereich 20a, welcher der kleinste der Diodenbereiche 20 ist, an der der Mitte des Zellenbereichs am nächsten gelegenen Position angeordnet sind, und um die jeweiligen Bereiche herum kann der IGBT-Bereich 10b oder 10c der größte der IGBT-Bereiche sein und kann der Diodenbereich 20b der größte der Diodenbereiche sein.
  • Mit Verweis auf 17 werden eine Konfiguration und ein Betrieb einer Halbleitervorrichtung eines Vergleichsbeispiels beschrieben. Wenn die Größe des Diodenbereichs 20a größer als jene des IGBT-Bereichs 10a ist und der kalorische Wert des Diodenbereichs 20a größer als jener des IGBT-Bereichs 10a ist, bestehen Bedenken, dass eine thermische Interferenz zwischen den Bereichen groß wird. Während eine moderate thermische Interferenz eine thermische Diffusion in der ersten Richtung fördert und die Wärmeableitung verbessert, führt eine übermäßige thermische Interferenz zu einer Wärmespeicherung und verursacht einen lokalen Temperaturanstieg. Man beachte, dass sich die Halbleitervorrichtung des Vergleichsbeispiels von der Halbleitervorrichtung der ersten bevorzugten Ausführungsform dadurch unterscheidet, dass die Größe des zwischen den beiden Diodenbereichen 20a gelegenen IGBT-Bereichs 10a geringer als jene in der Halbleitervorrichtung 110 der ersten bevorzugten Ausführungsform ist.
  • Wenn der Hauptstrom oder der Freilaufstrom durch sowohl den IGBT-Bereich 10a als auch den Diodenbereich 20a fließt und die Halbleitervorrichtung Wärme erzeugt, diffundiert die erzeugte Wärme im Halbleitersubstrat und wird sie hauptsächlich durch die Kollektorelektrode 7 nach außen abgeleitet. Wie in 17 veranschaulicht ist, wird, wenn beispielsweise der Diodenbereich 20a auf der rechten Seite des Papierblatts Wärme erzeugt, die Wärme durch das Halbleitersubstrat in einer Richtung parallel zur Oberfläche des Halbleitersubstrats thermisch diffundiert, so dass die auf der Oberfläche des Halbleitersubstrats erzeugte Wärme eine Wärmeableitungsdistanz LD1 aufweist, bevor die Kollektorelektrode 7 erreicht wird. Zu dieser Zeit beträgt der Winkel, unter dem Wärme diffundiert wird, etwa 45° und ist die Wärmeableitungsdistanz LD1 im Wesentlichen gleich der Dicke des Halbleitersubstrats. Wenn die Größe des zwischen den beiden Diodenbereichen 20a gelegenen IGBT-Bereichs 10a geringer als die oben beschriebene Wärmeableitungsdistanz LD1 in Draufsicht ist, gelangt beispielsweise vom Diodenbereich 20a auf der rechten Seite des Papierblatts erzeugte Wärme durch den IGBT-Bereich 10a und diffundiert zum Diodenbereich 20a.
  • Wie in 16 veranschaulicht ist, ist auf der anderen Seite in der Halbleitervorrichtung gemäß der ersten bevorzugten Ausführungsform der IGBT-Bereich 10a in Draufsicht größer als die Substratdicke, so dass es möglich ist, eine übermäßige thermische Interferenz zwischen den dem IGBT-Bereich 10a benachbarten Diodenbereichen 20a infolge thermischer Diffusion zu verhindern. Um eine thermische Diffusion von den an beiden Seiten des IGBT-Bereichs 10a gelegenen Diodenbereichen 20a zu verhindern, ist die Größe des IGBT-Bereichs 10a wünschenswerterweise insbesondere größer als die Wärmeableitungsdistanz LD1 × 2. Das heißt, die Dicke, die in Draufsicht größer als das Doppelte der Substratdicke ist, ermöglicht eine weitere Vermeidung thermischer Interferenz. Obgleich der IGBT-Bereich 10a gleich der oder größer als die Dicke des oben beschriebenen Halbleitersubstrats ist, gilt das Gleiche für den Diodenbereich 20a. Wenn beispielsweise die IGBT-Bereiche 10a dem Diodenbereich 20a benachbart sind, kann eine übermäßige thermische Interferenz zwischen den benachbarten IGBT-Bereichen 10a durch den Umstand verhindert werden, dass der Diodenbereich 20a gleich der oder größer als die Dicke des Halbleitersubstrats ist.
  • 18 ist eine Querschnittsansicht, die die Konfiguration der Grenze zwischen dem IGBT-Bereich und dem Diodenbereich der Halbleitervorrichtung 110 gemäß der ersten bevorzugten Ausführungsform veranschaulicht, und ist eine entlang einer gestrichelten Linie J-J in der in 1 veranschaulichten Halbleitervorrichtung 110 genommene Querschnittsansicht. Wie in 18 veranschaulicht ist, sind in der Halbleitervorrichtung gemäß der ersten bevorzugten Ausführungsform der IGBT-Bereich 10d und der Diodenbereich 20c an einer dem Ende des Zellenbereichs am nächsten gelegenen Position einander benachbart angeordnet. Der IGBT-Bereich 10d ist ein Bereich, der der Größe nach größer als die IGBT-Bereiche 10a, 10b, 10c ist, und ist der Größte der IGBT-Bereiche 10. Der IGBT-Bereich 10a ist ein Bereich, der der Größe nach kleiner als die IGBT-Bereiche 10b, 10c, 10d ist, und ist der Kleinste der IGBT-Bereiche 10. Wie in 18 veranschaulicht ist, ist es, um die Gleichmäßigkeit der Temperatur des RC-IGBT zu verbessern, wünschenswert, dass 10d, was der Größte der IGBT-Bereiche ist, um die Wärmeableitungsdistanz LD1 oder mehr länger bzw. größer als 10a ist, was der Kleinste der IGBT-Bereiche 10. Ist der IGBT-Bereich 10d beispielsweise größer als die Substratdicke des IGBT-Bereichs 10a, kann eine thermische Diffusion vom Diodenbereich 20c zum Steuerungs-Pad 41 verhindert werden.
  • In der Halbleitervorrichtung gemäß der ersten bevorzugten Ausführungsform sind der IGBT-Bereich 10a und der Diodenbereich 20a an Positionen angeordnet, die der Mitte des Zellenbereichs am nächsten liegen, ist die Breite des IGBT-Bereichs 10a in der ersten Richtung gleich den oder geringer als die Breiten der peripheren IGBT-Bereiche 10b, 10c, 10d und ist die Breite des Diodenbereichs 20a gleich den oder geringer als die Breiten der peripheren Diodenbereiche 20b, 20c. Mit solch einer Konfiguration wird die thermische Interferenz in der Mitte des Zellenbereichs im Vergleich zur Peripherie verbessert, wodurch die Wärmeableitung verbessert werden kann und der Temperaturanstieg in der Mitte der Zelle reduziert werden kann.
  • <Zweite bevorzugte Ausführungsform>
  • Mit Verweis auf 2 wird eine Konfiguration einer Halbleitervorrichtung gemäß einer zweiten bevorzugten Ausführungsform beschrieben. 2 ist eine Draufsicht, die die Halbleitervorrichtung gemäß der zweiten bevorzugten Ausführungsform veranschaulicht. In der zweiten bevorzugten Ausführungsform sind dieselben Komponenten wie jene, die in der ersten bevorzugten Ausführungsform beschrieben wurden, mit denselben Bezugsziffern bezeichnet und wird deren Beschreibung weggelassen.
  • In 2 ist die Halbleitervorrichtung 111 ein Insel-Typ und weist die IGBT-Bereiche 10 (10a, 10b, 10c, 10d, 10e, 10f, 10g) und Diodenbereiche 20 (20a, 20b, 20c) in einer Halbleitervorrichtung auf. Die in 1 veranschaulichte Halbleitervorrichtung 110 gemäß der ersten bevorzugten Ausführungsform hat eine Streifenform, bei der die IGBT-Bereiche 10 und die Diodenbereiche 20 in der zur Erstreckungsrichtung des IGBT-Bereichs 10 und des Diodenbereichs 20 orthogonalen Richtung alternierend linear angeordnet sind. In der in 2 veranschaulichten Halbleitervorrichtung 111 gemäß der zweiten bevorzugten Ausführungsform ist jedoch, obgleich der Streifen der IGBT-Bereiche 10 (10a, 10b, 10c, 10d) beibehalten ist, der Streifenteilbereich des Diodenbereichs 20 durch den IGBT-Bereich 10 in eine Vielzahl von Bereichen unterteilt, und die Vielzahl von Diodenbereichen 20 ist in einer Inselform angeordnet, von denen jeder so angeordnet ist, dass er von einem durchgehenden IGBT-Bereich 10 abgedeckt ist. Solch eine inselartige Anordnung wird auch als Halbleitervorrichtung vom Insel-Typ oder dergleichen bezeichnet. Auch in der Halbleitervorrichtung vom Insel-Typ wird auf einen Bereich, in dem die IGBT-Bereiche 10 und die Diodenbereiche 20 alternierend linear angeordnet sind, als alternierender Bereich verwiesen. Beispielsweise weist die Halbleitervorrichtung vom Insel-Typ einen alternierenden Bereich auf, in dem die IGBT-Bereiche 10 und die Diodenbereiche 20 auf einer imaginären Linie, die einen H-H-Querschnitt einschließt und den H-H-Querschnitt weiter verlängert, alternierend linear angeordnet sind.
  • In der Halbleitervorrichtung 111 sind der IGBT-Bereich 10c und der IGBT-Bereich 10d durch den IGBT-Bereich 10g verbunden, und ist der IGBT-Bereich 10g in der Richtung, in die sich der IGBT-Bereich 10c erstreckt, mit den Diodenbereichen 20c alternierend angeordnet. Der IGBT-Bereich 10b und der IGBT-Bereich 10c sind durch den IGBT-Bereich 10f verbunden, und der IGBT-Bereich 10f ist in der Richtung, in der sich der IGBT-Bereich 10b erstreckt, mit den Diodenbereichen 20b alternierend linear angeordnet. Der IGBT-Bereich 10a und der IGBT-Bereich 10b sind durch den IGBT-Bereich 10e verbunden, und der IGBT-Bereich 10e ist in einer Richtung, in der sich der IGBT-Bereich 10a erstreckt, mit den Diodenbereichen 20a alternierend angeordnet.
  • Wie in 2 veranschaulicht ist, sind in der Halbleitervorrichtung 111 der IGBT-Bereich 10a und der Diodenbereich 20a an Positionen angeordnet, die der Mitte des Zellenbereichs am nächsten gelegen sind, ist der IGBT-Bereich 10a ein Bereich, der eine geringere Breite W1a in der ersten Richtung entlang dem alternierenden Bereich als die peripheren IGBT-Bereiche 10b, 10c, 10d aufweist, und ist der Diodenbereich 20a ein Bereich, der eine geringere Breite W2a in der ersten Richtung als die peripheren Diodenbereiche 20b, 20c aufweist. Mit solch einer Konfiguration wird die Wärmeableitung in der Mitte des Zellenbereichs im Vergleich zur Peripherie verbessert, wodurch der Temperaturanstieg in der Mitte reduziert werden kann.
  • Als weitere Modifikation der zweiten bevorzugten Ausführungsform kann, wie in 19 und 20 veranschaulicht ist, der Diodenbereich 20 eine dreieckige oder eine kreisförmige Form aufweisen und kann eine polygonale Form wie etwa eine dreieckige Form, eine elliptische Form oder dergleichen aufweisen, solange er eine Inselform hat. Wie in 19 veranschaulicht ist, kann außerdem die Spitze des Dreiecks so eingerichtet werden, dass sie der Mitte des Zellenbereichs zugewandt ist, und wird die Breite in einer Richtung parallel zur Grundfläche des Dreiecks so eingerichtet, dass sie von der Endseite des Zellenbereichs hin zur Mitte des Zellenbereichs geringer wird, so dass der Wärmewiderstand in der Mitte des Zellenbereichs im Vergleich zur Peripherie verringert werden kann, um den Temperaturanstieg in der Mitte zu reduzieren und die Gleichmäßigkeit der Temperatur des Zellenbereichs zu verbessern.
  • In 2, 19 und 20 ist der Diodenbereich 20 in einer Inselform angeordnet; jedoch kann der IGBT-Bereich 10 in einer Inselform angeordnet werden, und es reicht aus, dass entweder der Diodenbereich 20 oder der IGBT-Bereich 10 in einer Inselform vorgesehen wird. Man beachte, dass die Anzahl an Diodenbereichen 20 nur zwei oder mehr Typen sein muss und sie nicht auf die in 2, 19 und 20 veranschaulichte Anzahl beschränkt ist. Zusätzlich zu einer an einer spezifischen Position zentrierten symmetrischen Anordnung kann die Anordnung eine asymmetrische Anordnung sein, solange sie die Temperatur des Zellenbereichs gleichmäßig macht. Die IGBT-Bereiche 10 und die Diodenbereiche 20 können so angeordnet werden, dass die Fläche in der Mitte des Zellenbereichs die kleinste ist und die Fläche von der Mitte zum Ende des Zellenbereichs allmählich zunimmt, und, indem der thermische Widerstand in der Mitte des Zellenbereichs im Vergleich zur Peripherie verringert wird, kann der Temperaturanstieg in der Mitte des Zellenbereichs reduziert werden und kann die Wärmeableitungseigenschaft verbessert werden.
  • Daher hat in der zweiten bevorzugten Ausführungsform entweder der IGBT-Bereich 10 oder der Diodenbereich 20 eine Inselform, ist die Breite des IGBT-Bereichs 10a in der ersten Richtung gleich der oder geringer als die Breite der peripheren IGBT-Bereiche 10b, 10c, 10d und ist die Breite des Diodenbereichs 20a gleich der oder geringer als die Breite der peripheren Diodenbereiche 20b, 20c. Mit solch einer Konfiguration wird die thermische Interferenz in der Mitte des Zellenbereichs im Vergleich zur Peripherie verbessert, wodurch die Wärmeableitung verbessert werden kann und der Temperaturanstieg in der Mitte der Zelle reduziert werden kann.
  • <Dritte bevorzugte Ausführungsform>
  • Mit Verweis auf 21 wird eine Konfiguration einer Halbleitervorrichtung gemäß einer dritten bevorzugten Ausführungsform beschrieben. 21 ist eine Draufsicht, die die Halbleitervorrichtung gemäß der dritten bevorzugten Ausführungsform veranschaulicht. In der dritten bevorzugten Ausführungsform werden dieselben Komponenten wie jene, die in den ersten bis zweiten bevorzugten Ausführungsform beschrieben wurden, mit denselben Bezugsziffern bezeichnet und wird deren Beschreibung weggelassen. Man beachte, dass Beschreibungen des H-H-Querschnitts und des J-J-Querschnitts, die in 21 veranschaulicht sind, jenen der anderen bevorzugten Ausführungsformen ähnlich sind und folglich weggelassen werden.
  • Wie in 21 veranschaulicht ist, sind in einer Halbleitervorrichtung 114 die IGBT-Bereiche 10 und die Diodenbereiche 20, welche den Zellenbereich bilden, von der Mitte des Zellenbereichs in Richtung des Endes des Zellenbereichs alternierend und radial angeordnet. Bei solch einer Konfiguration ist die Breite in der Mitte der IGBT-Bereiche 10 und der Diodenbereiche 20 gering und wird sie zum Ende hin größer. Indem man den Wärmewiderstand in der Mitte des Zellenbereichs im Vergleich zur Peripherie verringert, kann daher der Temperaturanstieg reduziert werden und kann die Gleichmäßigkeit der Temperatur des Zellenbereichs verbessert werden. Wie in 21 veranschaulicht ist, sind die Breiten der Vielzahl von IGBT-Bereichen 10 am Ende des Zellenbereichs des IGBT-Bereichs gleich; die Breiten der Vielzahl von IGBT-Bereichen am Ende des Zellenbereichs können sich aber voneinander unterscheiden, und dasselbe gilt für die Diodenbereiche 20.
  • Die Halbleitervorrichtung gemäß der dritten bevorzugten Ausführungsform weist beispielsweise einen alternierenden Bereich auf, in dem die IGBT-Bereiche 10 und die Diodenbereiche 20 auf einer imaginären Linie, die den H-H-Querschnitt enthält und den H-H-Querschnitt weiter verlängert, alternierend linear angeordnet. Im alternierenden Bereich ist die Breite, in der ersten Richtung entlang dem alternierenden Bereich, des IGBT-Bereichs, der der Mitte des Zellenbereichs am nächsten gelegen ist, gleich den oder geringer als die Breiten der anderen IGBT-Bereiche in der ersten Richtung und ist die Breite, in der ersten Richtung, des Diodenbereichs, der der Mitte des Zellenbereichs am nächsten gelegen ist, gleich den oder geringer als die Breiten der anderen Diodenbereiche in der ersten Richtung.
  • Daher hat die dritte bevorzugte Ausführungsform eine Struktur, in der die IGBT-Bereiche 10 und die Diodenbereiche 20, welche den Zellenbereich bilden, von der Mitte des Zellenbereichs in Richtung des Endes des Zellenbereichs alternierend und radial angeordnet sind, die Breite in der Mitte des IGBT-Bereichs 10 und des Diodenbereichs 20 gering ist und zum Ende hin größer wird. Im alternierenden Bereich ist die Breite, in der ersten Richtung entlang dem alternierenden Bereich, des IGBT-Bereichs, der der Mitte des Zellenbereichs am nächsten gelegen ist, gleich der oder geringer als die Breite des anderen IGBT-Bereichs in der ersten Richtung und ist die Breite, in der ersten Richtung, des Diodenbereichs, der der Mitte des Zellenbereichs am nächsten gelegen ist, gleich den oder geringer als die Breiten der anderen Diodenbereiche in der ersten Richtung. Mit solch einer Konfiguration wird die thermische Interferenz in der Mitte des Zellenbereichs im Vergleich zur Peripherie verbessert, wodurch die Wärmeableitung verbessert werden kann und der Temperaturanstieg in der Mitte des Zellenbereichs reduziert werden kann.
  • <Vierte bevorzugte Ausführungsform>
  • Eine Konfiguration einer Halbleitervorrichtung gemäß einer vierten bevorzugten Ausführungsform wird mit Verweis auf 22 beschrieben. 22 ist eine Draufsicht, die die Halbleitervorrichtung gemäß der vierten bevorzugten Ausführungsform veranschaulicht. In der vierten bevorzugten Ausführungsform werden dieselben Komponenten wie jene, die in den ersten bis dritten bevorzugten Ausführungsformen beschrieben wurden, mit denselben Bezugsziffern bezeichnet und wird deren Beschreibung weggelassen.
  • Wie in 22 veranschaulicht ist, handelt es sich bei einer Halbleitervorrichtung 115 um eine Halbleitervorrichtung, in der die äußeren Umfänge bzw. Peripherien des IGBT-Bereichs 10 und des Diodenbereichs 20 viereckig sind, die viereckigen Formen konzentrische viereckige Formen mit derselben Mitte sind und die viereckigen Formen von der Mitte der viereckigen Form, das heißt der konzentrischen Position, aus in Richtung des Endes des Zellenbereichs alternierend angeordnet sind. Man beachte, dass die Mitte der konzentrischen viereckigen Form nicht notwendigerweise mit der Mitte des Zellenbereichs übereinstimmen muss und nur im Zellenbereich eingerichtet sein muss und die Breite jedes Bereichs von der Mitte der konzentrischen viereckigen Form in Richtung des Endes des Zellenbereichs nur größer sein muss. Man beachte, dass die äußere Peripherie sowohl des IGBT-Bereichs 10 als auch des Diodenbereichs 20 abweichend von der viereckigen Form eine polygonale Form oder eine Kreisform aufweisen kann.
  • Die IGBT-Bereiche 10 und die Diodenbereiche 20 sind in einer konzentrischen viereckigen Form alternierend angeordnet, und die konzentrische viereckige Form ist im Zellenbereich angeordnet. Der zentrale Bereich hat die Form einer Insel, und die anderen Bereiche sind in einer Ringform angeordnet. Die IGBT-Bereiche 10 und die Diodenbereiche 20, die jeweils eine äußere Peripherie in einer konzentrischen viereckigen Form aufweisen, sind in einer konzentrischen viereckigen Form so angeordnet, dass die Breite in der Mitte des Zellenbereichs am kleinsten ist und zum Ende des Zellenbereichs hin größer wird. Das heißt, eine Breite W1a des IGBT-Bereichs 10 ist gleich den oder geringer als die Breiten der peripheren IGBT-Bereiche 10b, 10c, 10d, und eine Breite W2a des Diodenbereichs 20a ist gleich den oder geringer als die Breiten der peripheren Diodenbereiche 20b, 20c.
  • Mit solch einer Konfiguration wird die thermische Interferenz in der Mitte des Zellenbereichs im Vergleich zur Peripherie verbessert, wodurch der Temperaturanstieg in der Mitte der Zelle reduziert werden kann und die Gleichmäßigkeit der Temperatur des Zellenbereichs verbessert werden kann. Wie in 23 veranschaulicht ist, können als weitere Modifikation der vierten bevorzugten Ausführungsform die Diodenbereiche 20 in einem durch eine gestrichelte Linie angegebenen konzentrischen rechteckigen Bereich verteilt sein und können die IGBT-Bereiche 10, 10b, 10c, 10d jeweils durch die IGBT-Bereiche 10e, 10f, 10g verbunden sein.
  • Beispielsweise sind der konzentrische rechteckige IGBT-Bereich 10c und der konzentrische rechteckige IGBT-Bereich 10d durch den IGBT-Bereich 10g verbunden und ist der IGBT-Bereich 10g alternierend mit dem in der konzentrischen rechteckigen Form verteilten Diodenbereich 20c angeordnet. Der konzentrische rechteckige IGBT-Bereich 10b und der konzentrische rechteckige IGBT-Bereich 10c sind durch den IGBT-Bereich 10f verbunden, und der IGBT-Bereich 10f ist alternierend mit dem in der konzentrischen rechteckigen Form verteilten Diodenbereich 20b angeordnet. Der IGBT-Bereich 10a, der eine Insel bildet, und der konzentrische rechteckige IGBT-Bereich 10b sind durch den IGBT-Bereich 10e verbunden, und der IGBT-Bereich 10e ist alternierend mit den in der konzentrischen rechteckigen Form verteilten Diodenbereichen 20a angeordnet. Man beachte, dass die konzentrische viereckige Form eine runde konzentrische viereckige Form mit einer Krümmung an ihren Ecken sein kann. Mit anderen Worten kann in der Vielzahl von Diodenbereichen 20, die in einer Inselform angeordnet sind, wenn eine benachbarte inselförmige Bereiche verbindende imaginäre Linie entlang dem Ende des Zellenbereichs gezeichnet bzw. gezogen wird, eine Vielzahl imaginärer Linien gezogen werden und hat die Vielzahl imaginärer Linien eine konzentrische viereckige Form mit einer Mitte im Zellenbereich. Beispielsweise ist eine erste Inselgruppe, die eine Vielzahl inselförmiger Diodenbereiche 20a umfasst, die vom Ende des ringförmigen Zellenbereichs um einen ersten Abstand entfernt angeordnet sind, von einer ersten imaginären Linie, die imaginäre Linien ringförmig verbindet, die in Kontakt mit Teilbereichen der Diodenbereiche 20a gezogen sind, die dem Ende des Zellenbereichs am nächsten gelegen sind, und von einer zweiten imaginären Linie umgeben, die imaginäre Linien ringförmig verbindet, die in Kontakt mit Teilbereichen der Diodenbereiche 20a gezogen sind, die vom Ende des Zellenbereichs am weitesten entfernt sind. Eine zweite Inselgruppe, die eine Vielzahl inselförmiger Diodenbereiche 20b umfasst, die um einen zweiten Abstand vom Ende des ringförmigen Zellenbereichs entfernt angeordnet sind, ist von einer dritten imaginären Linie, die imaginäre Linien ringförmig verbindet, die in Kontakt mit Teilbereichen der Diodenbereiche 20b gezogen sind, die dem Ende des Zellenbereichs am nächsten gelegen sind, und von einer vierten imaginären Linie umgeben, die imaginäre Linien ringförmig verbindet, die in Kontakt mit Teilbereichen der Diodenbereiche 20b gezogen sind, die vom Ende des Zellenbereichs am weitesten entfernt sind. Die dritte Inselgruppe, die die Vielzahl inselförmiger Diodenbereiche 20c umfasst, die um einen dritten Abstand vom Ende des ringförmigen Zellenbereichs entfernt angeordnet sind, ist von einer fünften imaginären Linie, die imaginäre Linien ringförmig verbindet, die in Kontakt mit Teilbereichen der Diodenbereiche 20c gezogen sind, die dem Ende des Zellenbereichs am nächsten gelegen sind, und von einer sechsten imaginären Linie umgeben, die imaginäre Linien ringförmig verbindet, die in Kontakt mit Teilbereichen der Diodenbereiche 20c gezogen sind, die vom Ende des Zellenbereichs am weitesten entfernt sind. Ein von der ersten imaginären Linie und der zweiten imaginären Linie umgebener Bereich, ein von der dritten imaginären Linie und der vierten imaginären Linie umgebener Bereich und ein von der fünften imaginären Linie und der sechsten imaginären Linie umgebener Bereich weisen dieselbe Mitte auf. Obgleich drei Typen von Inselgruppen beschrieben wurden, müssen nur zwei oder mehr Typen verwendet werden.
  • Darüber hinaus kann, wie in 24 und 25 veranschaulicht ist, der Diodenbereich 20 eine dreieckige Form oder eine Kreisform haben und kann eine polygonale Form wie etwa eine dreieckige Form, eine elliptische Form oder dergleichen aufweisen, solange er eine Inselform hat. Außerdem kann, wie in 24 veranschaulicht ist, die Spitze des Dreiecks so eingerichtet bzw. festgelegt werden, dass sie der Mitte des Zellenbereichs zugewandt ist, und wird die Breite in einer Richtung parallel zur Grundfläche des Dreiecks so eingerichtet, dass sie von der Endseite des Zellenbereichs in Richtung der Mitte des Zellenbereichs kleiner wird, so dass der thermische Widerstand in der Mitte des Zellenbereichs im Vergleich zur Peripherie verringert werden kann, um den Temperaturanstieg in der Mitte zu reduzieren und die Gleichmäßigkeit der Temperatur des Zellenbereichs zu verbessern. In 22 bis 25 ist der Diodenbereich 20 in einer Inselform angeordnet; jedoch kann der IGBT-Bereich 10 in einer Inselform angeordnet werden, und es reicht aus, dass entweder der Diodenbereich 20 oder der IGBT-Bereich 10 in einer Inselform angeordnet ist.
  • Man beachte, dass die Anzahl an Diodenbereichen 20 nur zwei oder mehr Typen betragen muss und nicht auf die in 22 bis 25 veranschaulichte Anzahl beschränkt ist. Zusätzlich zur an einer spezifischen Position zentrierten symmetrischen Anordnung kann die Anordnung eine asymmetrische Anordnung sein, solange sie die Temperatur des Zellenbereichs gleichmäßig macht. Die IGBT-Bereiche 10 und die Diodenbereiche 20 können so angeordnet werden, dass die Fläche in der Mitte des Zellenbereichs die kleinste ist und die Fläche von der Mitte zum Ende des Zellenbereichs allmählich zunimmt, und, indem man den thermischen Widerstand in der Mitte des Zellenbereichs im Vergleich zur Peripherie verringert, kann der Temperaturanstieg in der Mitte des Zellenbereichs reduziert werden und kann die Eigenschaft der Wärmeableitung verbessert werden.
  • Die Halbleitervorrichtung gemäß der vierten bevorzugten Ausführungsform weist beispielsweise einen alternierenden Bereich auf, in dem die IGBT-Bereiche 10 und die Diodenbereiche 20 auf einer imaginären Linie alternierend linear angeordnet sind, die den H-H-Querschnitt einschließt und den H-H-Querschnitt weiter verlängert. Im alternierenden Bereich ist die Breite, in der ersten Richtung entlang dem alternierenden Bereich, des IGBT-Bereichs, der der Mitte des Zellenbereichs am nächsten gelegen ist, gleich den oder geringer als die Breiten der anderen IGBT-Bereiche in der ersten Richtung und ist die Breite, in der ersten Richtung, des Diodenbereichs, der der Mitte des Zellenbereichs am nächsten gelegen ist, gleich den oder geringer als die Breiten der anderen Diodenbereiche in der ersten Richtung.
  • Somit sind in der vierten bevorzugten Ausführungsform die IGBT-Bereiche 10 und die Diodenbereiche 20 in einer auf der Mitte des Zellenbereich zentrierten konzentrischen viereckigen Form alternierend angeordnet und sind die IGBT-Bereiche 10 und die Diodenbereiche 20 in einer konzentrischen viereckigen Form so angeordnet, dass die Breite in der Mitte des Zellenbereichs gering ist und in Richtung des Endes des Zellenbereichs größer wird. Daher kann, indem man den thermischen Widerstand in der Mitte des Zellenbereichs im Vergleich zur Peripherie verringert, der Temperaturanstieg in der Mitte reduziert werden und kann die Wärmeableitung verbessert werden.
  • In der vierten bevorzugten Ausführungsform wurde die Konfiguration beschrieben, in der der IGBT-Bereich 10 und der Diodenbereich 20 in einer konzentrischen viereckigen Form angeordnet sind, wie in 22 veranschaulicht ist. Jedoch müssen sowohl der IGBT-Bereich 10 als auch der Diodenbereich 20 keine viereckige Form aufweisen, solange sie konzentrisch sind, und können sie eine polygonale Form wie etwa eine dreieckige Form oder eine achteckige Form aufweisen oder können sie eine Kreisform haben.
  • <Fünfte bevorzugte Ausführungsform>
  • In der vorliegenden bevorzugten Ausführungsform wird irgendeine der Halbleitervorrichtungen gemäß den ersten bis vierten bevorzugten Ausführungsformen, die oben beschrieben wurden, für eine Leistungsumwandlungseinrichtung verwendet. Obgleich die vorliegende Offenbarung nicht auf eine spezifische Leistungsumwandlungseinrichtung beschränkt ist, wird als fünfte bevorzugte Ausführungsform unten ein Fall beschrieben, in dem die vorliegende Offenbarung für einen Dreiphasen-Inverter verwendet wird.
  • 26 ist ein Blockdiagramm, das eine Konfiguration eines Leistungsumwandlungssystems veranschaulicht, für das die Leistungsumwandlungseinrichtung gemäß der vorliegenden bevorzugten Ausführungsform verwendet wird.
  • Das in 26 veranschaulichte Leistungsumwandlungssystem umfasst eine Stromversorgung 100, eine Leistungsumwandlungseinrichtung 200 und eine Last 300. Die Stromversorgung 100 ist eine DC-Stromversorgung und stellt der Leistungsumwandlungseinrichtung 200 DC-Leistung bereit. Die Stromversorgung 100 kann von verschiedenen Komponenten gebildet werden, kann von beispielsweise einem DC-System, einer Solarzelle oder einer Speicherplatte gebildet werden und kann von einer Gleichrichterschaltung oder einem mit einem AC-System verbundenen AC/DC-Wandler gebildet werden. Die Stromversorgung 100 kann von einem DC/DC-Wandler gebildet werden, der vom DC-System abgegebene DC-Leistung in eine vorbestimmte Leistung umwandelt.
  • Die Leistungsumwandlungseinrichtung 200 ist ein Dreiphasen-Inverter, der zwischen die Stromversorgung 100 und die Last 300 geschaltet ist, wandelt von der Stromversorgung 100 bereitgestellte DC-Leistung in AC-Leistung um und stellt der Last 300 die AC-Leistung bereit. Wie in 26 veranschaulicht ist, enthält die Leistungsumwandlungseinrichtung 200 eine Hauptumwandlungsschaltung 201, die DC-Leistung in AC-Leistung umwandelt und die AC-Leistung abgibt, eine Ansteuerungsschaltung 202, die ein Ansteuerungssignal zum Ansteuern jedes Schaltelements der Hauptumwandlungsschaltung 201 abgibt, und eine Steuerungsschaltung 203, die ein Steuerungssignal zum Steuern der Ansteuerungsschaltung 202 an die Ansteuerungsschaltung 202 abgibt.
  • Die Last 300 ist ein Dreiphasen-Elektromotor, der durch die von der Leistungsumwandlungseinrichtung 200 bereitgestellte AC-Leistung angetrieben wird. Man beachte, dass die Last 300 nicht auf eine spezifische Anwendung beschränkt ist, sondern ein an verschiedenen elektrischen Vorrichtungen montierter Elektromotor ist und als Elektromotor für beispielsweise ein Hybridfahrzeug, ein Elektrofahrzeug, ein Schienenfahrzeug, einen Lift oder eine Klimaanlage verwendet wird.
  • Im Folgenden werden hierin Details der Leistungsumwandlungseinrichtung 200 beschrieben. Die Hauptumwandlungsschaltung 201 enthält ein (nicht veranschaulichtes) Schaltelement, wandelt durch Schalten des Schaltelements von der Stromversorgung 100 bereitgestellte DC-Leistung in AC-Leistung um und stellt der Last 300 die AC-Leistung bereit. Obgleich es verschiedene spezifische Schaltungskonfigurationen der Hauptumwandlungsschaltung 201 gibt, ist die Hauptumwandlungsschaltung 201 gemäß der vorliegenden bevorzugten Ausführungsform eine Dreiphasen-Vollbrückenschaltung mit zwei Niveaus und kann sie sechs Schaltelemente enthalten. Für jedes Schaltelement der Hauptumwandlungsschaltung 201 wird die Halbleitervorrichtung gemäß einer der oben beschriebenen ersten bis vierten bevorzugten Ausführungsformen verwendet. Für je zwei Schaltelemente sind die sechs Schaltelemente in Reihe geschaltet, um obere und untere Arme auszubilden, und jeder obere und untere Arm bildet eine jeweilige Phase (U-Phase, V-Phase, W-Phase) der Vollbrückenschaltung. Die Ausgangsanschlüsse der oberen und unteren Arme, das heißt die drei Ausgangsanschlüsse der Hauptumwandlungsschaltung 201, sind mit der Last 300 verbunden.
  • Die Ansteuerungsschaltung 202 erzeugt ein Ansteuerungssignal zum Ansteuern des Schaltelements der Hauptumwandlungsschaltung 201 und stellt der Steuerungselektrode des Schaltelements der Hauptumwandlungsschaltung 201 das Ansteuerungssignal bereit. Konkret werden gemäß einem Steuerungssignal von der Steuerungsschaltung 203, die später beschrieben werden soll, ein Ansteuerungssignal zum Einschalten des Schaltelements und ein Ansteuerungssignal zum Ausschalten des Schaltelements an die Steuerungselektrode jedes Schaltelements abgegeben. Wenn das Schaltelement in einem Ein-Zustand gehalten wird, ist das Ansteuerungssignal ein Spannungssignal (Ein-Signal), das gleich der oder höher als die Schwellenspannung des Schaltelements ist, und, wenn das Schaltelement in einem Aus-Zustand gehalten wird, ist das Ansteuerungssignal ein Spannungssignal (Aus-Signal), das gleich der oder niedriger als die Schwellenspannung des Schaltelements ist.
  • Die Steuerungsschaltung 203 steuert die Schaltelemente der Hauptumwandlungsschaltung 201, so dass der Last 300 eine gewünschte Leistung bereitgestellt wird. Konkret wird basierend auf der der Last 300 bereitzustellenden Leistung eine Zeit (Ein-Zeit) berechnet, zu der jedes Schaltelement der Hauptumwandlungsschaltung 201 eingeschaltet werden soll. Beispielsweise kann die Hauptumwandlungsschaltung 201 mittels einer PWM-Steuerung gesteuert werden, die die Ein-Zeit des Schaltelements gemäß der abzugebenden Spannung moduliert. Ein Steuerungsbefehl (Steuerungssignal) wird dann an die Ansteuerungsschaltung 202 abgegeben, so dass ein Ein-Signal an das einzuschaltende Schaltelement zu jedem Zeitpunkt abgegeben wird und ein Aus-Signal an das auszuschaltende Schaltelement zu jedem Zeitpunkt abgegeben wird. Gemäß diesem Steuerungssignal gibt die Ansteuerungsschaltung 202 ein Ein-Signal oder ein Aus-Signal als Ansteuerungssignal an die Steuerungselektrode jedes Schaltelements ab.
  • In der Leistungsumwandlungseinrichtung gemäß der vorliegenden bevorzugten Ausführungsform wird irgendeine der Halbleitervorrichtungen gemäß der ersten bis vierten bevorzugten Ausführungsformen als das Schaltelement der Hauptumwandlungsschaltung 201 verwendet, so dass es möglich ist, den Temperaturanstieg in der Mitte des Zellenbereichs zu reduzieren und die Wärmeableitung zu verbessern, indem der thermische Widerstand in der Mitte des Zellenbereichs im Vergleich zur Peripherie verringert wird.
  • In der vorliegenden bevorzugten Ausführungsform wurde ein Beispiel beschrieben, bei dem die vorliegende Offenbarung für den Dreiphasen-Inverter mit zwei Niveaus verwendet wird; die vorliegende Offenbarung ist aber nicht darauf beschränkt und kann für verschiedene Leistungsumwandlungseinrichtungen verwendet werden. Die Leistungsumwandlungseinrichtung ist in der vorliegenden bevorzugten Ausführungsform die Leistungsumwandlungseinrichtung mit zwei Niveaus; bei der Leistungsumwandlungseinrichtung kann es sich aber um eine Leistungsumwandlungseinrichtung mit drei Niveaus oder mehr Niveaus handeln, oder, wenn einer einphasigen Last elektrische Leistung bereitgestellt werden soll, kann die vorliegende Offenbarung für einen Einphasen-Inverter verwendet werden. Wenn einer DC-Last oder dergleichen elektrische Leistung bereitgestellt werden soll, kann die vorliegende Offenbarung auch für einen DC/DC-Wandler oder einen AC/DC-Wandler verwendet werden.
  • Die Leistungsumwandlungseinrichtung, für die die vorliegende Offenbarung verwendet wurde, ist ferner nicht auf den oben beschriebenen Fall beschränkt, in dem es sich bei der Last um den Elektromotor handelt, sondern kann beispielsweise als Stromversorgungsvorrichtung einer Elektroerodiermaschine, einer Laserbearbeitungsmaschine, einer Kocheinrichtung mit Induktionsheizung oder eines berührungslosen Stromversorgungssystems verwendet werden und kann auch als Leistungskonditionierer eines Systems zur Erzeugung photovoltaischer Energie, eines Energiespeichersystems oder dergleichen verwendet werden.
  • In der obigen bevorzugten Ausführungsform ist das Schaltelement aus Silizium gebildet; das Schaltelement kann aber aus einem Halbleiter mit breiter Bandlücke gebildet werden, der eine größere Bandlücke als Silizium aufweist. Beispiele des Halbleiters mit breiter Bandlücke umfassen Siliziumcarbid, ein Gallium-Nitrid-basiertes Material und Diamant.
  • Das so beschriebene, aus einem Halbleiter mit breiter Bandlücke gebildete Schaltelement weist eine hohe Stehspannung und eine hohe zulässige Stromdichte auf, und es ist möglich, das Schaltelement zu verkleinern. Indem man diese verkleinerten Schaltelemente verwendet, ist es möglich, ein diese Elemente integrierendes Halbleitermodul zu verkleinern.
  • Ferner ist die Wärmebeständigkeit hoch, was ermöglicht, die Wärmeableitungslamelle des Kühlkörpers zu verkleinern und die Wasserkühleinheit mit Luft zu kühlen und dadurch die Halbleitervorrichtung weiter zu verkleinern.
  • Außerdem ist der Leistungsverlust gering, was ermöglicht, den Wirkungsgrad des Schaltelements zu erhöhen, und wiederum ermöglicht, den Wirkungsgrad der Halbleitervorrichtung zu erhöhen.
  • Obgleich einige bevorzugte Ausführungsformen der vorliegenden Offenbarung beschrieben wurden, wurden diese bevorzugten Ausführungsformen beispielhaft präsentiert. Verschiedene Weglassungen, Ersetzungen und Änderungen können vorgenommen werden, ohne von deren Geist abzuweichen. Ferner können die bevorzugten Ausführungsformen kombiniert werden.
  • Verschiedene Aspekte der vorliegenden Offenbarung werden hier im Folgenden zusammen als Anhänge beschrieben.
  • (Anhang 1)
  • Eine Halbleitervorrichtung, die ein Halbleitersubstrat aufweist, das eine Driftschicht eines ersten Leitfähigkeitstyps zwischen einer ersten Hauptoberfläche und einer der ersten Hauptoberfläche entgegengesetzten zweiten Hauptoberfläche aufweist, wobei die Halbleitervorrichtung aufweist:
    • Bereiche von Bipolartransistoren mit isoliertem Gate (IGBT), die jeweils ein Graben-Gate, das so angeordnet ist, dass es eine Emitterschicht des ersten Leitfähigkeitstyps und eine Basisschicht eines zweiten Leitfähigkeitstyps von der ersten Hauptoberfläche des Halbleitersubstrats aus durchdringt, und eine Kollektorschicht des zweiten Leitfähigkeitstyps aufweisen, die näher zur zweiten Hauptoberfläche als die Driftschicht angeordnet ist;
    • Diodenbereiche, die jeweils eine Anodenschicht des zweiten Leitfähigkeitstyps, die näher zur ersten Hauptoberfläche als die Driftschicht angeordnet ist, und eine Kathodenschicht des ersten Leitfähigkeitstyps aufweisen, die näher zur zweiten Hauptoberfläche als die Driftschicht angeordnet ist; und
    • einen Zellenbereich, der einen alternierenden Bereich aufweist, der die IGBT-Bereiche und die Diodenbereiche enthält und in dem die IGBT-Bereiche und die Diodenbereiche in Draufsicht linear alternierend angeordnet sind,
    • wobei
    • in einer ersten Richtung entlang dem alternierenden Bereich eine Breite von jedem der IGBT-Bereiche und eine Breite von jedem der Diodenbereiche nicht konstant sind und so eingerichtet sind, dass es zwei oder mehr Typen von Breiten gibt, und
    • im alternierenden Bereich eine Breite, in der ersten Richtung, des IGBT-Bereichs, der einer Mitte des Zellenbereichs am nächsten gelegen ist, gleich oder geringer als Breiten anderer IGBT-Bereiche in der ersten Richtung ist und eine Breite, in der ersten Richtung, des Diodenbereichs, der der Mitte des Zellenbereichs am nächsten gelegen ist, gleich oder geringer als Breiten anderer Diodenbereiche in der ersten Richtung ist.
  • (Anhang 2)
  • Die Halbleitervorrichtung gemäß Anhang 1, wobei in dem alternierenden Bereich die Breite des IGBT-Bereichs in der ersten Richtung von dem IGBT-Bereich, der der Mitte des Zellenbereichs am nächsten gelegen ist, in Richtung des IGBT-Bereichs, der einem Ende des Zellenbereichs in der ersten Richtung am nächsten gelegen ist, allmählich zunimmt.
  • (Anhang 3)
  • Die Halbleitervorrichtung gemäß Anhängen 1 oder 2, wobei in dem alternierenden Bereich die Breite des Diodenbereichs in der ersten Richtung von dem Diodenbereich, der der Mitte des Zellenbereichs am nächsten gelegen ist, in Richtung des Diodenbereichs, der dem Ende des Zellenbereichs in der ersten Richtung am nächsten gelegen ist, allmählich zunimmt.
  • (Anhang 4)
  • Die Halbleitervorrichtung gemäß Anhang 1, wobei in dem alternierenden Bereich eine Breite, in der ersten Richtung, eines anderen IGBT-Bereichs mit Ausnahme des der Mitte des Zellenbereichs am nächsten gelegenen IGBT-Bereichs und des einem Ende des Zellenbereichs in der ersten Richtung am nächsten gelegenen IGBT-Bereichs die Größte der Breiten der IGBT-Bereiche in der ersten Richtung ist und eine Breite, in der ersten Richtung, eines anderen Diodenbereichs mit Ausnahme des der Mitte des Zellenbereichs am nächsten gelegenen Diodenbereichs und des dem Ende des Zellenbereichs in der ersten Richtung am nächsten gelegenen Diodenbereichs die Größte der Breiten der Diodenbereiche in der ersten Richtung ist.
  • (Anhang 5)
  • Die Halbleitervorrichtung gemäß einem der Anhänge 1 bis 4, wobei in dem alternierenden Bereich die Breite, in der ersten Richtung, des der Mitte des Zellenbereichs am nächsten gelegenen IGBT-Bereichs gleich einer oder größer als eine Dicke des Halbleitersubstrats ist.
  • (Anhang 6)
  • Die Halbleitervorrichtung gemäß einem der Anhänge 1 bis 5, wobei in dem alternierenden Bereich die Breite, in der ersten Richtung, des der Mitte des Zellenbereichs am nächsten gelegenen Diodenbereichs gleich einer oder größer als eine Dicke des Halbleitersubstrats ist.
  • (Anhang 7)
  • Die Halbleitervorrichtung gemäß einem der Anhänge 1 bis 6, wobei die IGBT-Bereiche und die Diodenbereiche so angeordnet sind, dass sie sich in einer Richtung orthogonal zur ersten Richtung erstrecken, und entlang der ersten Richtung in dem alternierenden Bereich alternierend angeordnet sind.
  • (Anhang 8)
  • Die Halbleitervorrichtung gemäß einem der Anhänge 1 bis 6, wobei die IGBT-Bereiche und die Diodenbereiche radial so angeordnet sind, dass die Breite in der ersten Richtung von der Mitte des Zellenbereichs in Richtung des Endes des Zellenbereichs zunimmt.
  • (Anhang 9)
  • Die Halbleitervorrichtung gemäß einem der Anhänge 1 bis 6, wobei in Draufsicht eine äußere Peripherie von jedem der IGBT-Bereiche und der Diodenbereiche eine polygonale Form oder eine Kreisform aufweist, die polygonale Form oder die Kreisform von jedem der IGBT-Bereiche und der Diodenbereiche eine identische Mitte hat und der IGBT-Bereich und der Diodenbereich von der identischen Mitte aus in Richtung des Endes des Zellenbereichs alternierend angeordnet sind.
  • (Anhang 10)
  • Die Halbleitervorrichtung gemäß einem der Anhänge 1 bis 6, wobei einer des IGBT-Bereichs und des Diodenbereichs so angeordnet ist, dass er in eine Vielzahl inselförmiger Bereiche unterteilt ist, die in Draufsicht von dem anderen Bereich umgeben sind.
  • (Anhang 11)
  • Die Halbleitervorrichtung gemäß Anhang 10, wobei jeder der inselförmigen Bereiche in Draufsicht in einer polygonalen Form oder einer Kreisform angeordnet ist.
  • (Anhang 12)
  • Die Halbleitervorrichtung gemäß Anhängen 10 oder 11, ferner aufweisend:
    • eine erste Inselgruppe, die eine Vielzahl der inselförmigen Bereiche aufweist, die um einen ersten Abstand vom Ende des Zellenbereichs mit einer Ringform entfernt angeordnet sind;
    • eine zweite Inselgruppe, die eine Vielzahl der inselförmigen Bereiche aufweist, die um einen zweiten Abstand vom Ende des Zellenbereichs mit der Ringform entfernt angeordnet sind;
    • eine erste imaginäre Linie, die imaginäre Linien ringförmig verbindet, die in Kontakt mit dem Ende des Zellenbereichs am nächsten gelegenen Teilbereichen der inselförmigen Bereiche gezogen sind, die zur ersten Inselgruppe gehören;
    • eine zweite imaginäre Linie, die imaginäre Linien ringförmig verbindet, die in Kontakt mit vom Ende des Zellenbereichs am weitesten entfernt gelegenen Teilbereichen der inselförmigen Bereiche gezogen sind, die zur ersten Inselgruppe gehören;
    • eine dritte imaginäre Linie, die imaginäre Linien ringförmig verbindet, die in Kontakt mit dem Ende des Zellenbereichs am nächsten gelegenen Teilbereichen der inselförmigen Bereiche gezogen sind, die zur zweiten Inselgruppe gehören; und
    • eine vierte imaginäre Linie, die imaginäre Linien ringförmig verbindet, die in Kontakt mit vom Ende des Zellenbereichs am weitesten entfernt gelegenen Teilbereichen der inselförmigen Bereiche gezogen sind, die zur zweiten Inselgruppe gehören,
    • wobei ein von der ersten imaginären Linie und der zweiten imaginären Linie umgebener Bereich und ein von der dritten imaginären Linie und der vierten imaginären Linie umgebener Bereich eine identische Mitte aufweisen.
  • (Anhang 13)
  • Eine Leistungsumwandlungseinrichtung, aufweisend
    • eine Hauptumwandlungsschaltung, die die Halbleitervorrichtung gemäß einem der Anhänge 1 bis 12 enthält und eingespeiste elektrische Leistung umwandelt, um die umgewandelte elektrische Leistung abzugeben;
    • eine Ansteuerungsschaltung, die an die Halbleitervorrichtung ein Ansteuerungssignal zum Ansteuern der Halbleitervorrichtung abgibt; und
    • eine Steuerungsschaltung, die an die Ansteuerungsschaltung ein Steuerungssignal zum Steuern der Ansteuerungsschaltung abgibt.
  • Obgleich die Offenbarung im Detail dargestellt und beschrieben wurde, ist die vorhergehende Beschreibung in allen Aspekten veranschaulichend und nicht einschränkend. Es versteht sich daher, dass zahlreiche Modifikationen und Variationen konzipiert werden können.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 202128930 [0003]

Claims (13)

  1. Halbleitervorrichtung, aufweisend ein Halbleitersubstrat, das eine Driftschicht (1) eines ersten Leitfähigkeitstyps zwischen einer ersten Hauptoberfläche und einer der ersten Hauptoberfläche entgegengesetzten zweiten Hauptoberfläche aufweist, wobei die Halbleitervorrichtung aufweist: Bereiche (10) von Bipolartransistoren mit isoliertem Gate (IGBT), die jeweils ein Graben-Gate (11, 12), das so angeordnet ist, dass es eine Emitterschicht (13) des ersten Leitfähigkeitstyps und eine Basisschicht (15) eines zweiten Leitfähigkeitstyps von der ersten Hauptoberfläche des Halbleitersubstrats aus durchdringt, und eine Kollektorschicht (16) des zweiten Leitfähigkeitstyps aufweisen, die näher zur zweiten Hauptoberfläche als die Driftschicht (1) angeordnet ist; Diodenbereiche (20), die jeweils eine Anodenschicht (25) des zweiten Leitfähigkeitstyps, die näher zur ersten Hauptoberfläche als die Driftschicht (1) angeordnet ist, und eine Kathodenschicht (26) des ersten Leitfähigkeitstyps aufweisen, die näher zur zweiten Hauptoberfläche als die Driftschicht (1) angeordnet ist; und einen Zellenbereich, der einen alternierenden Bereich aufweist, der die IGBT-Bereiche (10) und die Diodenbereiche (20) enthält und in dem die IGBT-Bereiche (10) und die Diodenbereiche (20) in Draufsicht linear alternierend angeordnet sind, wobei in einer ersten Richtung entlang dem alternierenden Bereich eine Breite von jedem der IGBT-Bereiche (10) und eine Breite von jedem der Diodenbereiche (20) nicht konstant sind und so eingerichtet sind, dass es zwei oder mehr Typen von Breiten gibt, und im alternierenden Bereich eine Breite (W1a) in der ersten Richtung des IGBT-Bereichs (10), der einer Mitte des Zellenbereichs am nächsten gelegen ist, gleich oder geringer als Breiten (W1b, W1c) anderer IGBT-Bereiche (10) in der ersten Richtung ist und eine Breite (W2a) in der ersten Richtung des Diodenbereichs (20), der der Mitte des Zellenbereichs am nächsten gelegen ist, gleich oder geringer als Breiten (W2b, W2c) anderer Diodenbereiche (20) in der ersten Richtung ist.
  2. Halbleitervorrichtung nach Anspruch 1, wobei in dem alternierenden Bereich die Breite (W1a, W1b, W1c) des IGBT-Bereichs (10) in der ersten Richtung von dem IGBT-Bereich (10), der der Mitte des Zellenbereichs am nächsten gelegen ist, in Richtung des IGBT-Bereichs (10), der einem Ende des Zellenbereichs in der ersten Richtung am nächsten gelegen ist, allmählich zunimmt.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei in dem alternierenden Bereich die Breite (W2a, W2b, W2c) des Diodenbereichs (20) in der ersten Richtung von dem Diodenbereich (20), der der Mitte des Zellenbereichs am nächsten gelegen ist, in Richtung des Diodenbereichs (20), der einem Ende des Zellenbereichs in der ersten Richtung am nächsten gelegen ist, allmählich zunimmt.
  4. Halbleitervorrichtung nach Anspruch 1, wobei in dem alternierenden Bereich eine Breite, in der ersten Richtung, eines anderen IGBT-Bereichs (10) mit Ausnahme des der Mitte des Zellenbereichs am nächsten gelegenen IGBT-Bereichs (10) und des einem Ende des Zellenbereichs in der ersten Richtung am nächsten gelegenen IGBT-Bereichs (10) die Größte der Breiten der IGBT-Bereiche (10) in der ersten Richtung ist und eine Breite, in der ersten Richtung, eines anderen Diodenbereichs (20) mit Ausnahme des der Mitte des Zellenbereichs am nächsten gelegenen Diodenbereichs (20) und des dem Ende des Zellenbereichs in der ersten Richtung am nächsten gelegenen Diodenbereichs (20) die Größte der Breiten der Diodenbereiche (20) in der ersten Richtung ist.
  5. Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, wobei in dem alternierenden Bereich die Breite (W1a) in der ersten Richtung des der Mitte des Zellenbereichs am nächsten gelegenen IGBT-Bereichs (10) gleich einer oder größer als eine Dicke des Halbleitersubstrats ist.
  6. Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, wobei in dem alternierenden Bereich die Breite (W2a) in der ersten Richtung des der Mitte des Zellenbereichs am nächsten gelegenen Diodenbereichs (20) gleich einer oder größer als eine Dicke des Halbleitersubstrats ist.
  7. Halbleitervorrichtung nach einem der Ansprüche 1 bis 6, wobei die IGBT-Bereiche (10) und die Diodenbereiche (20) so angeordnet sind, dass sie sich in einer Richtung orthogonal zur ersten Richtung erstrecken, und entlang der ersten Richtung in dem alternierenden Bereich alternierend angeordnet sind.
  8. Halbleitervorrichtung nach einem der Ansprüche 1 bis 6, wobei die IGBT-Bereiche (10) und die Diodenbereiche (20) radial so angeordnet sind, dass die Breite in der ersten Richtung von der Mitte des Zellenbereichs in Richtung des Endes des Zellenbereichs zunimmt.
  9. Halbleitervorrichtung nach einem der Ansprüche 1 bis 6, wobei in Draufsicht eine äußere Peripherie von jedem der IGBT-Bereiche (10) und der Diodenbereiche (20) eine polygonale Form oder eine Kreisform aufweist, die polygonale Form oder die Kreisform von jedem der IGBT-Bereiche und der Diodenbereiche eine identische Mitte hat und der IGBT-Bereich (10) und der Diodenbereich (20) von der identischen Mitte aus in Richtung eines Endes des Zellenbereichs alternierend angeordnet sind.
  10. Halbleitervorrichtung nach einem der Ansprüche 1 bis 6, wobei einer des IGBT-Bereichs (10) und des Diodenbereichs (20) so angeordnet ist, dass er in eine Vielzahl inselförmiger Bereiche unterteilt ist, die in Draufsicht von dem anderen Bereich umgeben sind.
  11. Halbleitervorrichtung nach Anspruch 10, wobei jeder der inselförmigen Bereiche in Draufsicht in einer polygonalen Form oder einer Kreisform angeordnet ist.
  12. Halbleitervorrichtung nach Anspruch 10 oder 11, ferner aufweisend: eine erste Inselgruppe, die eine Vielzahl der inselförmigen Bereiche aufweist, die um einen ersten Abstand von einem Ende des Zellenbereichs mit einer Ringform entfernt angeordnet sind; eine zweite Inselgruppe, die eine Vielzahl der inselförmigen Bereiche aufweist, die um einen zweiten Abstand vom Ende des Zellenbereichs mit der Ringform entfernt angeordnet sind; eine erste imaginäre Linie, die imaginäre Linien ringförmig verbindet, die in Kontakt mit dem Ende des Zellenbereichs am nächsten gelegenen Teilbereichen der inselförmigen Bereiche gezogen sind, die zur ersten Inselgruppe gehören; eine zweite imaginäre Linie, die imaginäre Linien ringförmig verbindet, die in Kontakt mit vom Ende des Zellenbereichs am weitesten entfernt gelegenen Teilbereichen der inselförmigen Bereiche gezogen sind, die zur ersten Inselgruppe gehören; eine dritte imaginäre Linie, die imaginäre Linien ringförmig verbindet, die in Kontakt mit dem Ende des Zellenbereichs am nächsten gelegenen Teilbereichen der inselförmigen Bereiche gezogen sind, die zur zweiten Inselgruppe gehören; und eine vierte imaginäre Linie, die imaginäre Linien ringförmig verbindet, die in Kontakt mit vom Ende des Zellenbereichs am weitesten entfernt gelegenen Teilbereichen der inselförmigen Bereiche gezogen sind, die zur zweiten Inselgruppe gehören, wobei ein von der ersten imaginären Linie und der zweiten imaginären Linie umgebener Bereich und ein von der dritten imaginären Linie und der vierten imaginären Linie umgebener Bereich eine identische Mitte aufweisen.
  13. Leistungsumwandlungseinrichtung, aufweisend; eine Hauptumwandlungsschaltung (201), die die Halbleitervorrichtung gemäß einem der Ansprüche 1 bis 12 enthält und eingespeiste elektrische Leistung umwandelt, um die umgewandelte elektrische Leistung abzugeben; eine Ansteuerungsschaltung (202), die an die Halbleitervorrichtung ein Ansteuerungssignal zum Ansteuern der Halbleitervorrichtung abgibt; und eine Steuerungsschaltung (203), die an die Ansteuerungsschaltung ein Steuerungssignal zum Steuern der Ansteuerungsschaltung abgibt.
DE102023109805.5A 2022-04-26 2023-04-19 Halbleitervorrichtung und Leistungsumwandlungseinrichtung Pending DE102023109805A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022072318A JP2023161772A (ja) 2022-04-26 2022-04-26 半導体装置および電力変換装置
JP2022-072318 2022-04-26

Publications (1)

Publication Number Publication Date
DE102023109805A1 true DE102023109805A1 (de) 2023-10-26

Family

ID=88238271

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102023109805.5A Pending DE102023109805A1 (de) 2022-04-26 2023-04-19 Halbleitervorrichtung und Leistungsumwandlungseinrichtung

Country Status (4)

Country Link
US (1) US20230343862A1 (de)
JP (1) JP2023161772A (de)
CN (1) CN116960121A (de)
DE (1) DE102023109805A1 (de)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021028930A (ja) 2019-08-09 2021-02-25 富士電機株式会社 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021028930A (ja) 2019-08-09 2021-02-25 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
US20230343862A1 (en) 2023-10-26
JP2023161772A (ja) 2023-11-08
CN116960121A (zh) 2023-10-27

Similar Documents

Publication Publication Date Title
DE112017005529B4 (de) Siliciumcarbid-halbleitereinheit und leistungswandlereinheit
DE112017002221T5 (de) Halbleiterbauelement und Leistungswandlervorrichtung
DE112018001179T5 (de) Siliciumcarbid-halbleitereinheit, leistungswandler, verfahren zur herstellung einer siliciumcarbid-halbleitereinheit und verfahren zur herstellung eines leistungswandlers
DE102019206090A1 (de) Siliziumcarbid-Halbleitervorrichtung, Leistungswandler und Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung
DE112016000071T5 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102015100340A1 (de) Bipolare halbleitervorrichtung und herstellungsverfahren dafür
DE112011103230B4 (de) Non-Punch-Through-Bipolarleistungshalbleiterbauelement und ein Verfahren zum Herstellen eines derartigen Halbleiterbauelements
DE102012210053A1 (de) Halbleitervorrichtung, die einen Bipolartransistor mit isolierter Gate-Elektrode und eine Diode beinhaltet
DE102013106795B4 (de) Halbleitervorrichtung mit einem Randgebiet und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102012105162A1 (de) Integriertes Leistungshalbleiterbauelement, Herstellungsverfahren dafür und Chopperschaltung mit integriertem Halbleiterbauelement
DE102018215731A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102021117405A1 (de) Halbleitervorrichtung
DE102021101762A1 (de) Halbleitervorrichtung
DE112016007385T5 (de) Halbleitervorrichtung und Leistungsumwandlungsvorrichtung
DE102022100112A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102020114595A1 (de) Halbleitervorrichtung
DE112018008105T5 (de) Halbleitereinheit, leistungswandler und verfahren zur herstellung einer halbleitereinheit
DE102018201229B4 (de) Halbleitervorrichtungen und Leistungskonvertierungsvorrichtung
DE112021002169T5 (de) Halbleitervorrichtung
DE102021125993A1 (de) Rückwärts leitende Halbleitervorrichtung und Verfahren zum Herstellen einer rückwärts leitenden Halbleitervorrichtung
DE112019007043T5 (de) Siliciumcarbid-halbleitereinheit, leistungswandlereinheit und herstellungsverfahren für eine siliciumcarbid-halbleitereinheit
DE102021127759A1 (de) Halbleitervorrichtung und Halbleitereinrichtung
DE112018006467T5 (de) Siliciumcarbid-halbleiteranordnung und leistungswandler
DE102021123451A1 (de) Halbleitervorrichtung
DE102021109587A1 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed