CN116960121A - 半导体装置及电力变换装置 - Google Patents

半导体装置及电力变换装置 Download PDF

Info

Publication number
CN116960121A
CN116960121A CN202310433327.7A CN202310433327A CN116960121A CN 116960121 A CN116960121 A CN 116960121A CN 202310433327 A CN202310433327 A CN 202310433327A CN 116960121 A CN116960121 A CN 116960121A
Authority
CN
China
Prior art keywords
region
igbt
diode
semiconductor device
regions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310433327.7A
Other languages
English (en)
Inventor
原田健司
曾根田真也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN116960121A publication Critical patent/CN116960121A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

提供使半导体装置的散热性提高的半导体装置。还涉及电力变换装置。半导体装置具有如下特征，即，在俯视观察时具有IGBT区域(10)及二极管区域(20)各自被以直线状交替地配置的交替区域，在由俯视观察时沿交替区域的第1方向上的宽度各自具有大于或等于2种的IGBT区域(10)及二极管区域(20)构成的单元区域中，在交替区域，最靠近单元区域的中心的IGBT区域(10a)的第1方向上的宽度小于或等于其它IGBT区域(10)的第1方向上的宽度，最靠近单元区域的中心的二极管区域(20a)的第1方向上的宽度小于或等于其它二极管区域(20)的第1方向上的宽度。

Description

半导体装置及电力变换装置
技术领域
本发明涉及半导体装置及电力变换装置。
背景技术
近年来，从节能的观点出发，在电气化铁路领域、车载领域、工业机械领域或民用设备领域等中，需要能量损耗低的半导体装置。例如，针对将绝缘栅型双极晶体管(IGBT：Insulated Gate BipolarTransistor)和二极管设置于1个半导体基板的半导体装置，提出了IGBT和二极管各自的区域在半导体装置的中心处大，在半导体装置的端部侧小这样的结构。
专利文献1：日本特开2021-28930号公报
但是，在专利文献1的半导体装置中，由于半导体装置的中心处的IGBT区域和二极管区域大，因此存在散热性不优异这样的问题。
发明内容
本发明就是为了解决上述问题而提出的，其目的在于提供使半导体装置的散热性提高的半导体装置。
本发明涉及的半导体装置在半导体基板具有单元区域，该半导体基板在第1主面和与第1主面相对的第2主面之间具有第1导电型的漂移层，在该单元区域设置有作为IGBT起作用的IGBT区域和作为二极管起作用的二极管区域，该半导体装置具有：IGBT区域，其具有在以从半导体基板的第1主面将第1导电型的发射极层及第2导电型的基极层贯穿的方式设置的沟槽内隔着绝缘膜面向漂移层而设置的沟槽栅极、及与漂移层相比设置于第2主面侧的第2导电型的集电极层；以及二极管区域，其具有与漂移层相比设置于第1主面侧的第2导电型的阳极层、及与漂移层相比设置于第2主面侧的第1导电型的阴极层，在俯视观察时具有IGBT区域及二极管区域各自被以直线状交替地配置的交替区域，在沿交替区域的第1方向上，IGBT区域的宽度及二极管区域的宽度不是恒定的，而是配置为各个区域具有大于或等于2种宽度，在交替区域，最靠近单元区域的中心的IGBT区域的第1方向上的宽度小于或等于其它IGBT区域的第1方向上的宽度，最靠近单元区域的中心的二极管区域的第1方向上的宽度小于或等于其它二极管区域的第1方向上的宽度。
发明的效果
根据本发明涉及的半导体装置，通过使最靠近单元区域中心的IGBT区域及二极管区域小于周边的IGBT区域及二极管区域，从而能够使半导体装置的散热性提高。
附图说明
图1是表示实施方式1涉及的半导体装置的俯视图。
图2是表示实施方式2涉及的半导体装置的俯视图。
图3是表示实施方式1涉及的半导体装置的IGBT区域的结构的局部放大俯视图。
图4是表示实施方式1涉及的半导体装置的IGBT区域的结构的A-A剖视图。
图5是表示实施方式1涉及的半导体装置的IGBT区域的结构的B-B剖视图。
图6是表示实施方式1涉及的半导体装置的二极管区域的结构的局部放大俯视图。
图7是表示实施方式1涉及的半导体装置的二极管区域的结构的C-C剖视图。
图8是表示实施方式1涉及的半导体装置的二极管区域的结构的D-D剖视图。
图9是表示实施方式1涉及的半导体装置的末端区域的结构的E-E剖视图及F-F剖视图。
图10是表示实施方式1涉及的半导体装置的制造方法的图。
图11是表示实施方式1涉及的半导体装置的制造方法的图。
图12是表示实施方式1涉及的半导体装置的制造方法的图。
图13是表示实施方式1涉及的半导体装置的制造方法的图。
图14是表示实施方式1涉及的半导体装置的制造方法的图。
图15是表示实施方式1涉及的半导体装置的制造方法的图。
图16是表示实施方式1涉及的半导体装置的单元区域的结构的H-H剖视图。
图17是表示对比例的半导体装置的图。
图18是表示实施方式1涉及的半导体装置的单元区域的结构的J-J剖视图。
图19是表示实施方式2涉及的半导体装置的变形例的俯视图。
图20是表示实施方式2涉及的半导体装置的变形例的俯视图。
图21是表示实施方式3涉及的半导体装置的俯视图。
图22是表示实施方式4涉及的半导体装置的变形例的俯视图。
图23是表示实施方式4涉及的半导体装置的变形例的俯视图。
图24是表示实施方式4涉及的半导体装置的变形例的俯视图。
图25是表示实施方式4涉及的半导体装置的变形例的俯视图。
图26是表示实施方式5的电力变换系统的结构的框图。
具体实施方式
下面，一边参照附图，一边对实施方式进行说明。由于附图是示意性地示出的，因此尺寸及位置的相互关系可能发生变更。在以下的说明中，有时对相同或对应的结构要素标注相同的标号，省略重复的说明。
另外，在下面的说明中，有时使用“上”、“下”、“侧”等表示特定的位置及方向的术语，但这些术语只是为了容易对实施方式的内容进行理解，出于方便而使用的，并不是对实施时的位置及方向进行限定。
另外，在下面的说明中，n及p表示半导体的导电型，在本发明中，以第1导电型为n型，第2导电型为p型进行说明。另外，n-表示杂质浓度比n低的浓度，n+表示杂质浓度比n高的浓度。同样地，p-表示杂质浓度比p低的浓度，p+表示杂质浓度比p高的浓度。
<实施方式1>
图1是表示实施方式1涉及的半导体装置的俯视图，示出作为RC-IGBT(ReverseConducting IGBT：反向导通IGBT)的半导体装置。此外，RC-IGBT是将作为IGBT起作用的IGBT区域和作为二极管起作用的二极管区域设置于单一半导体基板的半导体装置。另外，图2是表示实施方式1涉及的其它结构的半导体装置的俯视图，示出其它结构的RC-IGBT即半导体装置。图1所示的半导体装置110条带状地并排设置有IGBT区域10和二极管区域20，可以简称为“条带型”。此外，虽然在实施方式2之后进行叙述，但例如也可以将本发明应用于在二极管区域20的周围设置有IGBT区域10的“岛型”。
在图1中，半导体装置110在1个半导体装置内具有IGBT区域10(10a、10b、10c、10d)和二极管区域20(20a、20b、20c)。在本发明中，将IGBT区域10及二极管区域20合在一起称为单元区域。IGBT区域10及二极管区域20从半导体装置110的一端侧延伸设置至另一端侧，在与IGBT区域10及二极管区域20的延伸方向正交的方向上交替地以条带状设置。在图1中，IGBT区域10(10a、10b、10c、10d)示出7个，二极管区域20(20a、20b、20c)示出6个，以全部二极管区域20都被IGBT区域10夹着的结构示出，但IGBT区域10和二极管区域20的数量并不限于此，IGBT区域10的数量也可以大于或等于7个，还可以小于或等于7个，二极管区域20的数量也可以大于或等于6个，还可以小于或等于6个。另外，也可以是将图1的IGBT区域10和二极管区域20的位置调换的结构，还可以是全部IGBT区域10都被二极管区域20夹着的结构。
在本发明中，将IGBT区域10及二极管区域20被以直线状交替地配置的区域称为交替区域。第1方向是沿交替区域的方向，在第1方向上IGBT区域10及二极管区域20以直线状交替地设置。如图1所示，IGBT区域10a、10b、10c、10d的第1方向上的宽度各自为W1a、W1b、W1c、W1d，第1方向上的宽度不同，W1d>W1c>W1b>W1a。即，在第1方向上最靠近单元区域中心的IGBT区域10a的宽度小于或等于其它IGBT区域的宽度，IGBT区域10a、10b、10c、10d是以尺寸从小到大的顺序从单元区域中心朝向单元区域端部设置的。即，在图1中从单元区域中心朝向单元区域端部，以10a、10b、10c、10d的顺序按照沿交替区域的方向即第1方向上的宽度或面积从小到大的顺序设置。
二极管区域20a、20b、20c的第1方向上的宽度各自为W2a、W2b、W2c，第1方向上的宽度不同，W2c>W2b>W2a。即，在第1方向上最靠近单元中心的二极管区域20a的宽度小于或等于其它二极管区域的宽度，二极管区域20a、20b、20c以尺寸从小到大的顺序从单元区域中心朝向单元区域端部设置。即，在图1中从单元区域中心朝向单元区域端部，以20a、20b、20c的顺序按照沿交替区域的方向即第1方向上的宽度或面积从小到大的顺序设置。此外，设为IGBT区域及二极管区域20的数量大于或等于3种进行了说明，但只要大于或等于2种即可，并不限于在附图中记载的数量。
此外，在图1中，作为在第1方向上IGBT区域及二极管区域从单元区域中心朝向端部变大这一情况，示出了纸面上下方向，但第1方向只要是沿交替区域的方向即可，也可以在与纸面上下方向垂直的方向上将纸面左右方向设为第1方向，与上述内容同样地设置IGBT区域和二极管区域。
如图1所示，与IGBT区域10d相邻地设置有焊盘区域40。焊盘区域40是设置用于对半导体装置110进行控制的控制焊盘41的区域。为了半导体装置110的耐压保持，在将单元区域及焊盘区域40合在一起的区域的周围设置有末端区域30。在末端区域30能够适当选择性地设置公知的耐压保持构造。就耐压保持构造而言，例如也可以在半导体装置110的表面侧即第1主面侧，设置通过p型半导体的p型末端阱层将单元区域包围的FLR(FieldLimiting Ring)、通过具有浓度梯度的p型阱层将单元区域包围的VLD(Variation ofLateral Doping)，FLR所使用的环状的p型末端阱层的数量、VLD所使用的浓度分布可以根据半导体装置110的耐压设计而适当选择。另外，可以遍及焊盘区域40的大致整个区域设置p型末端阱层，也可以在焊盘区域40设置IGBT单元、二极管单元。
控制焊盘41例如可以是电流感测焊盘41a、开尔文发射极焊盘41b、栅极焊盘41c、温度感测二极管焊盘41d、41e。电流感测焊盘41a是用于对在半导体装置110的单元区域流动的电流进行检测的控制焊盘，是以在半导体装置110的单元区域流动电流时在该电流感测焊盘41a中流过在单元区域整体流动的电流的几分之一至几万分之一的电流的方式与单元区域的一部分IGBT单元或二极管单元电连接的控制焊盘。
开尔文发射极焊盘41b及栅极焊盘41c是施加用于对半导体装置110进行通断控制的栅极驱动电压的控制焊盘。开尔文发射极焊盘41b与IGBT单元的p型基极层电连接，栅极焊盘41c与IGBT单元的栅极沟槽电极电连接。开尔文发射极焊盘41b和p型基极层也可以经由p+型接触层电连接。温度感测二极管焊盘41d、41e是与设置于半导体装置110的温度感测二极管的阳极及阴极电连接的控制焊盘。对在单元区域内设置的未图示的温度感测二极管的阳极和阴极之间的电压进行测定，对半导体装置110的温度进行测定。
图3是表示实施方式1涉及的半导体装置的IGBT区域的结构的局部放大俯视图，示出RC-IGBT即半导体装置的IGBT区域10的结构。另外，图4及图5是表示实施方式1涉及的半导体装置的IGBT区域的结构的剖视图，示出RC-IGBT即半导体装置的IGBT区域10的结构。图3放大示出图1所示的半导体装置110或图2所示的半导体装置111的由虚线82包围的区域。图4是图3所示的半导体装置110的虚线A-A处的剖视图，图5是图3所示的半导体装置110的虚线B-B处的剖视图。
如图3所示，在IGBT区域10，以条带状设置了有源沟槽栅极11和哑沟槽栅极12。就半导体装置110而言，有源沟槽栅极11及哑沟槽栅极12在IGBT区域10的长度方向上延伸，IGBT区域10的长度方向成为有源沟槽栅极11及哑沟槽栅极12的长度方向。另一方面，就半导体装置111而言，可以将纸面左右方向设为有源沟槽栅极11及哑沟槽栅极12的长度方向，也可以将纸面上下方向设为有源沟槽栅极11及哑沟槽栅极12的长度方向。
有源沟槽栅极11在形成于半导体基板的沟槽内隔着栅极沟槽绝缘膜11b具有栅极沟槽电极11a。哑沟槽栅极12在形成于半导体基板的沟槽内隔着哑沟槽绝缘膜12b具有哑沟槽电极12a。有源沟槽栅极11的栅极沟槽电极11a与栅极焊盘41c电连接。哑沟槽栅极12的哑沟槽电极12a与在半导体装置110或半导体装置101的第1主面之上设置的发射极电极电连接。即，有源沟槽栅极11能够施加栅极驱动电压，但哑沟槽栅极12无法施加栅极驱动电压。
n+型源极层13设置为在有源沟槽栅极11的宽度方向上的两侧与栅极沟槽绝缘膜11b接触。n+型源极层13是作为n型杂质具有例如砷或磷等的半导体层，n型杂质的浓度为1.0E+17/cm3～1.0E+20/cm3。n+型源极层13是沿有源沟槽栅极11的延伸方向与p+型接触层14交替地设置的。在相邻的2个哑沟槽栅极12之间也设置有p+型接触层14。p+型接触层14是作为p型杂质具有例如硼或铝等的半导体层，p型杂质的浓度为1.0E+15/cm3～1.0E+20/cm3。
如图3所示，在半导体装置110的IGBT区域10中呈如下结构，即，在排列起来的3个有源沟槽栅极11的旁边排列有3个哑沟槽栅极12，在排列起来的3个哑沟槽栅极12的旁边排列有3个有源沟槽栅极11。如上所述，IGBT区域10呈有源沟槽栅极11的组和哑沟槽栅极12的组交替地排列的结构。在图3中，1个有源沟槽栅极11的组所包含的有源沟槽栅极11的数量为3个，但只要是大于或等于1个即可。另外，1个哑沟槽栅极12的组所包含的哑沟槽栅极12的数量可以大于或等于1个，哑沟槽栅极12的数量也可以为0。即，也可以将设置于IGBT区域10的沟槽全部设为有源沟槽栅极11。
图4是半导体装置110的图3中的虚线A-A处的剖视图，示出IGBT区域10的剖视图。半导体装置110具有由半导体基板构成的n-型漂移层1。n-型漂移层1为作为n型杂质具有例如砷或磷等的半导体层，n型杂质的浓度为1.0E+12/cm3～1.0E+15/cm3。半导体基板在图4中是从n+型源极层13及p+型接触层14至p型集电极层16为止的范围。将图4中n+型源极层13及p+型接触层14的纸面上端称为半导体基板的第1主面，将p型集电极层16的纸面下端称为半导体基板的第2主面。半导体基板的第1主面为半导体装置110的表面侧的主面，半导体基板的第2主面为半导体装置110的背面侧的主面。半导体装置110在单元区域即IGBT区域10，在第1主面和与第1主面相对的第2主面之间具有n-型漂移层1。
如图4所示，在IGBT区域10，在n-型漂移层1的第1主面侧设置有n型杂质的浓度比n-型漂移层1高的n型载流子积蓄层2。n型载流子积蓄层2是作为n型杂质具有例如砷或磷等的半导体层，n型杂质的浓度为1.0E+13/cm3～1.0E+17/cm3。此外，半导体装置110也可以是不设置n型载流子积蓄层2，在图4所示的n型载流子积蓄层2的区域也设置有n-型漂移层1。通过设置n型载流子积蓄层2，从而能够降低在IGBT区域10流动电流时的通电损耗。也可以将n型载流子积蓄层2和n-型漂移层1合在一起称为漂移层。
n型载流子积蓄层2是通过将n型杂质向构成n-型漂移层1的半导体基板进行离子注入，之后通过退火使注入的n型杂质在n-型漂移层1即半导体基板内扩散而形成的。
在n型载流子积蓄层2的第1主面侧设置有p型基极层15。p型基极层15是作为p型杂质具有例如硼或铝等的半导体层，p型杂质的浓度为1.0E+12/cm3～1.0E+19/cm3。p型基极层15与有源沟槽栅极11的栅极沟槽绝缘膜11b接触。在p型基极层15的第1主面侧与有源沟槽栅极11的栅极沟槽绝缘膜11b接触地设置有n+型源极层13，在剩余区域设置有p+型接触层14。n+型源极层13及p+型接触层14构成半导体基板的第1主面。此外，p+型接触层14为p型杂质的浓度比p型基极层15高的区域，在需要区分p+型接触层14和p型基极层15的情况下可以对各自单独地进行称呼，也可以将p+型接触层14和p型基极层15合在一起称为p型基极层。
另外，就半导体装置110而言，在n-型漂移层1的第2主面侧设置有n型杂质的浓度比n-型漂移层1高的n型缓冲层3。n型缓冲层3是为了对在半导体装置110成为断开状态时从p型基极层15延伸至第2主面侧的耗尽层击穿进行抑制而设置的。n型缓冲层3例如可以是注入磷(P)或质子(H+)而形成的，也可以是注入磷(P)及质子(H+)这两者而形成的。n型缓冲层3的n型杂质的浓度为1.0E+12/cm3～1.0E+18/cm3。此外，半导体装置110也可以是不设置n型缓冲层3，在图4所示的n型缓冲层3的区域也设置有n-型漂移层1。也可以将n型缓冲层3和n-型漂移层1合在一起称为漂移层。
半导体装置110在n型缓冲层3的第2主面侧设置有p型集电极层16。即，在n-型漂移层1和第2主面之间设置有p型集电极层16。p型集电极层16是作为p型杂质具有例如硼或铝等的半导体层，p型杂质的浓度为1.0E+16/cm3～1.0E+20/cm3。p型集电极层16构成半导体基板的第2主面。p型集电极层16不仅设置在IGBT区域10，还设置在末端区域30，p型集电极层16中的设置于末端区域30的部分构成p型末端集电极层。另外，p型集电极层16的一部分也可以设置为从IGBT区域10伸出到二极管区域20。
如图4所示，半导体装置110形成有从半导体基板的第1主面将p型基极层15贯穿而达到n-型漂移层1的沟槽。通过在沟槽内隔着栅极沟槽绝缘膜11b设置栅极沟槽电极11a，从而构成有源沟槽栅极11。栅极沟槽电极11a隔着栅极沟槽绝缘膜11b面向n-型漂移层1。另外，通过在沟槽内隔着哑沟槽绝缘膜12b设置哑沟槽电极12a，从而构成哑沟槽栅极12。哑沟槽电极12a隔着哑沟槽绝缘膜12b面向n-型漂移层1。有源沟槽栅极11的栅极沟槽绝缘膜11b与p型基极层15及n+型源极层13接触。如果将栅极驱动电压施加于栅极沟槽电极11a，则在与有源沟槽栅极11的栅极沟槽绝缘膜11b接触的p型基极层15形成沟道。
如图4所示，在有源沟槽栅极11的栅极沟槽电极11a之上设置有层间绝缘膜4。在半导体基板的第1主面的没有设置层间绝缘膜4的区域之上及层间绝缘膜4之上形成有阻挡金属5。阻挡金属5例如可以是包含钛(Ti)的导体，例如可以是氮化钛，可以是使钛和硅(Si)合金化后的TiSi。
如图4所示，阻挡金属5与n+型源极层13、p+型接触层14及哑沟槽电极12a进行欧姆接触，与n+型源极层13、p+型接触层14及哑沟槽电极12a电连接。在阻挡金属5之上设置发射极电极6。发射极电极6例如可以通过铝硅合金(Al-Si类合金)等铝合金形成，也可以是在由铝合金形成的电极之上通过化学镀或电镀形成了镀膜的由多层金属膜构成的电极。通过化学镀或电镀形成的镀膜例如可以是镍(Ni)镀膜。
在图4中示出在哑沟槽栅极12的哑沟槽电极12a之上没有设置层间绝缘膜4而是设置了接触孔19的结构，但也可以在哑沟槽栅极12的哑沟槽电极12a之上形成层间绝缘膜4。当在哑沟槽栅极12的哑沟槽电极12a之上形成了层间绝缘膜4的情况下，在其它剖面中将发射极电极6和哑沟槽电极12a电连接即可。
在设置于层间绝缘膜4的接触孔19的宽度窄，依靠发射极电极6无法进行良好的埋入的情况下，也可以将埋入性比发射极电极6好的钨配置于接触孔19，在钨之上设置发射极电极6。此外，也可以不设置阻挡金属5，在n+型源极层13、p+型接触层14及哑沟槽电极12a之上设置发射极电极6。另外，也可以仅在n+型源极层13等n型的半导体层之上设置阻挡金属5。可以将阻挡金属5和发射极电极6合在一起称为发射极电极。
在p型集电极层16的第2主面侧设置集电极(collector)电极(electrode)7。集电极电极7也可以与发射极电极6同样地，由铝合金或铝合金和镀膜构成。另外，集电极电极7也可以是与发射极电极6不同的结构。集电极电极7与p型集电极层16进行欧姆接触，与p型集电极层16电连接。
图5是半导体装置110的图3中的虚线B-B处的剖视图，是IGBT区域10的剖视图。图4所示的虚线A-A处的剖视图在如下方面不同，即，在图5的虚线B-B处的剖面处观察不到与有源沟槽栅极11接触的在半导体基板的第1主面侧设置的n+型源极层13。即，如图3所示，n+型源极层13选择性地设置于p型基极层的第1主面侧。此外，这里所说的p型基极层是指将p型基极层15和p+型接触层14合在一起称呼的p型基极层。
图6是表示实施方式1涉及的半导体装置的二极管区域的结构的局部放大俯视图，示出RC-IGBT即半导体装置的二极管区域的结构。另外，图7及图8是表示实施方式1涉及的半导体装置的二极管区域的结构的剖视图，示出RC-IGBT即半导体装置的二极管区域的结构。图6放大示出图1所示的半导体装置110的由虚线83包围的区域。图7是图6所示的半导体装置110的虚线C-C处的剖视图。图8是图6所示的半导体装置110的虚线D-D处的剖视图。
二极管沟槽栅极21沿半导体装置110或半导体装置101的第1主面从单元区域即二极管区域20的一端侧向相对的另一端侧延伸。二极管沟槽栅极21在二极管区域20的形成于半导体基板的沟槽内隔着二极管沟槽绝缘膜21b具有二极管沟槽电极21a。二极管沟槽电极21a隔着二极管沟槽绝缘膜21b面向n-型漂移层1。在相邻的2个二极管沟槽栅极21之间设置有p+型接触层24及p型阳极层25。p+型接触层24是作为p型杂质具有例如硼或铝等的半导体层，p型杂质的浓度为1.0E+15/cm3～1.0E+20/cm3。p型阳极层25是作为p型杂质具有例如硼或铝等的半导体层，p型杂质的浓度为1.0E+12/cm3～1.0E+19/cm3。p+型接触层24和p型阳极层25在二极管沟槽栅极21的长度方向上交替地设置。
图7是半导体装置110的图6中的虚线C-C处的剖视图，是二极管区域20的剖视图。半导体装置110在二极管区域20也与IGBT区域10同样地具有由半导体基板构成的n-型漂移层1。二极管区域20的n-型漂移层1和IGBT区域10的n-型漂移层1连续地构成为一体，通过同一半导体基板构成。在图7中半导体基板为从p+型接触层24至n+型阴极层26为止的范围。将图7中p+型接触层24的纸面上端称为半导体基板的第1主面，将n+型阴极层26的纸面下端称为半导体基板的第2主面。二极管区域20的第1主面和IGBT区域10的第1主面为同一面，二极管区域20的第2主面和IGBT区域10的第2主面为同一面。
如图7所示，在二极管区域20也与IGBT区域10同样地，在n-型漂移层1的第1主面侧设置有n型载流子积蓄层2，在n-型漂移层1的第2主面侧设置有n型缓冲层3。在二极管区域20设置的n型载流子积蓄层2及n型缓冲层3呈与在IGBT区域10设置的n型载流子积蓄层2及n型缓冲层3相同的结构。此外，在IGBT区域10及二极管区域20并非必须设置n型载流子积蓄层2，当在IGBT区域10设置n型载流子积蓄层2的情况下，也可以设为在二极管区域20没有设置n型载流子积蓄层2的结构。另外，与IGBT区域10同样地，可以将n-型漂移层1、n型载流子积蓄层2及n型缓冲层3合在一起称为漂移层。
在n型载流子积蓄层2的第1主面侧设置有p型阳极层25。p型阳极层25设置于n-型漂移层1和第1主面之间。可以将p型阳极层25的p型杂质的浓度设为与IGBT区域10的p型基极层15相同的浓度，也可以同时形成p型阳极层25和p型基极层15。另外，也可以在朝向第2主面的方向上以相同的深度形成。另外，也可以构成为使p型阳极层25的p型杂质的浓度比IGBT区域10的p型基极层15的p型杂质的浓度低，在二极管动作时使流入至二极管区域20的空穴的量减少。通过使在二极管动作时流入的空穴的量减少，从而能够降低二极管动作时的恢复电流。
在p型阳极层25的第1主面侧设置有p+型接触层24。p+型接触层24的p型杂质的浓度可以设为与IGBT区域10的p+型接触层14的p型杂质相同的浓度，也可以设为不同的浓度。p+型接触层24构成半导体基板的第1主面。此外，p+型接触层24为p型杂质的浓度比p型阳极层25高的区域，在需要区分p+型接触层24和p型阳极层25的情况下可以对各自单独地进行称呼，也可以将p+型接触层24和p型阳极层25合在一起称为p型阳极层。
在二极管区域20，在n型缓冲层3的第2主面侧设置有n+型阴极层26。n+型阴极层26设置于n-型漂移层1和第2主面之间。n+型阴极层26是作为n型杂质具有例如砷或磷等的半导体层，n型杂质的浓度为1.0E+16/cm3～1.0E+21/cm3。如图2所示，n+型阴极层26设置于二极管区域20的一部分或全部。n+型阴极层26构成半导体基板的第2主面。此外，虽然未图示，但也可以进一步选择性地将p型杂质注入至如上所述形成了n+型阴极层26的区域，将形成了n+型阴极层26的区域的一部分设为p型半导体而设置p型阴极层。
如图7所示，在半导体装置110的二极管区域20，形成有从半导体基板的第1主面将p型阳极层25贯穿而达到n-型漂移层1的沟槽。通过在二极管区域20的沟槽内隔着二极管沟槽绝缘膜21b设置二极管沟槽电极21a，从而构成二极管沟槽栅极21。二极管沟槽电极21a隔着二极管沟槽绝缘膜21b面向n-型漂移层1。
如图7所示，在二极管沟槽电极21a及p+型接触层24之上设置有阻挡金属5。阻挡金属5与二极管沟槽电极21a及p+型接触层24进行欧姆接触，与二极管沟槽电极及p+型接触层24电连接。阻挡金属5可以呈与IGBT区域10的阻挡金属5相同的结构。在阻挡金属5之上设置发射极电极6。在二极管区域20设置的发射极电极6与在IGBT区域10设置的发射极电极6连续地形成。此外，也可以与IGBT区域10的情况同样地，不设置阻挡金属5，而是使二极管沟槽电极21a及p+型接触层24与发射极电极6进行欧姆接触。
在图7中示出在二极管沟槽栅极21的二极管沟槽电极21a之上没有设置层间绝缘膜4而是设置了接触孔19的结构，但也可以在二极管沟槽栅极21的二极管沟槽电极21a之上形成层间绝缘膜4。当在二极管沟槽栅极21的二极管沟槽电极21a之上形成了层间绝缘膜4的情况下，在其它剖面中将发射极电极6和二极管沟槽电极21a电连接即可。
在n+型阴极层26的第2主面侧设置集电极电极7。与发射极电极6同样地，二极管区域20的集电极电极7与在IGBT区域10设置的集电极电极7连续地形成。集电极电极7与n+型阴极层26进行欧姆接触，与n+型阴极层26电连接。
图8是半导体装置110的图6中的虚线D-D处的剖视图，是二极管区域20的剖视图。与图7所示的虚线C-C处的剖视图的区别在于，在p型阳极层25和阻挡金属5之间没有设置p+型接触层24，p型阳极层25构成半导体基板的第1主面。即，图7所示的p+型接触层24选择性地设置于p型阳极层25的第1主面侧。
图9是表示RC-IGBT即半导体装置的末端区域的结构的剖视图。图10(a)是图1或图2中的虚线E-E处的剖视图，是从IGBT区域10至末端区域30的剖视图。另外，图10(b)是图1中的虚线F-F处的剖视图，是从二极管区域20至末端区域30的剖视图。
如图9(a)及图9(b)所示，半导体装置110的末端区域30在半导体基板的第1主面和第2主面之间具有n-型漂移层1。末端区域30的第1主面及第2主面分别与IGBT区域10及二极管区域20的第1主面及第2主面为同一面。另外，末端区域30的n-型漂移层1分别与IGBT区域10及二极管区域20的n-型漂移层1为相同的结构，连续地形成为一体。
在n-型漂移层1的第1主面侧即半导体基板的第1主面和n-型漂移层1之间设置有p型末端阱层31。p型末端阱层31是作为p型杂质具有例如硼或铝等的半导体层，p型杂质的浓度为1.0E+14/cm3～1.0E+19/cm3。p型末端阱层31设置为将包含IGBT区域10及二极管区域20的单元区域包围。p型末端阱层31设置为多个环状，p型末端阱层31的设置数量是根据半导体装置110的耐压设计而适当选择的。另外，在p型末端阱层31的更外缘侧设置有n+型沟道截断层32，n+型沟道截断层32将p型末端阱层31包围。
在n-型漂移层1和半导体基板的第2主面之间设置有p型末端集电极层16a。p型末端集电极层16a与在单元区域设置的p型集电极层16连续地形成为一体。因此，也可以连同p型末端集电极层16a在内称为p型集电极层16。另外，在如图1所示的半导体装置110那样二极管区域20与末端区域30相邻地设置的结构中，如图9(b)所示，p型末端集电极层16a设置为二极管区域20侧的端部以距离U2向二极管区域20伸出。这样，通过将p型末端集电极层16a设置为伸出到二极管区域20，从而能够将二极管区域20的n+型阴极层26与p型末端阱层31的距离设得大，能够抑制p型末端阱层31作为二极管的阳极进行动作。距离U2例如可以为100μm。
在半导体基板的第2主面之上设置有集电极电极7。集电极电极7从包含IGBT区域10及二极管区域20的单元区域至末端区域30为止连续地形成为一体。另一方面，在末端区域30的半导体基板的第1主面之上设置从单元区域连续过来的发射极电极6、与发射极电极6分离的末端电极6a。
发射极电极6和末端电极6a经由半绝缘性膜33电连接。半绝缘性膜33例如可以是sinSiN(semi-insulating Silicon Nitride：半绝缘性氮化硅膜)。末端电极6a与p型末端阱层31及n+型沟道截断层32经由在设置于末端区域30的第1主面之上的层间绝缘膜4形成的接触孔电连接。另外，在末端区域30，以将发射极电极6、末端电极6a及半绝缘性膜33覆盖的方式设置有末端保护膜34。末端保护膜34例如可以由聚酰亚胺形成。
接下来，对实施方式1涉及的半导体装置的制造方法进行说明。在之后的制造方法的说明中记载了单元区域的制造方法，省略了以任意构造形成的末端区域30及焊盘区域40等的制造方法。
图10～图15是表示RC-IGBT即半导体装置的制造方法的图。图10～图13是表示形成半导体装置110的表面侧的工序的图，图14及图15是表示形成半导体装置110的背面侧的工序的图。
首先，如图10(a)所示准备构成n-型漂移层1的半导体基板。半导体基板例如可以使用通过FZ(Floating Zone)法制作出的所谓的FZ晶片、通过MCZ(Magnetic fieldapplied CZochralski)法制作出的所谓的MCZ晶片，可以是包含n型杂质的n型晶片。根据制作的半导体装置的耐压而对半导体基板所包含的n型杂质的浓度进行适当选择，例如，就耐压为1200V的半导体装置而言，对n型杂质的浓度进行调整，使得构成半导体基板的n-型漂移层1的相对电阻为40～120Ω·cm左右。如图10(a)所示，在准备半导体基板的工序中，半导体基板整体为n-型漂移层1，但通过从这样的半导体基板的第1主面侧或第2主面侧注入p型或n型杂质离子，之后通过热处理等使其在半导体基板内扩散，从而形成p型或n型的半导体层，对半导体装置110进行制造。
如图10(a)所示，构成n-型漂移层1的半导体基板具有成为IGBT区域10及二极管区域20的区域。另外，虽然未图示，但在成为IGBT区域10及二极管区域20的区域的周围具有成为末端区域30的区域。下面，主要对半导体装置110的IGBT区域10及二极管区域20的结构的制造方法进行说明，但可以通过公知的制造方法对半导体装置110的末端区域30进行制作。例如，当在末端区域30形成具有p型末端阱层51的FLR作为耐压保持构造的情况下，可以在对半导体装置110的IGBT区域10及二极管区域20进行加工前注入p型杂质离子而形成，也可以在将p型杂质向半导体装置110的IGBT区域10或二极管区域20进行离子注入时同时注入p型杂质离子而形成。
接下来，如图10(b)所示，从半导体基板的第1主面侧注入磷(P)等n型杂质而形成n型载流子积蓄层2。另外，从半导体基板的第1主面侧注入硼(B)等p型杂质而形成p型基极层15及p型阳极层25。n型载流子积蓄层2、p型基极层15及p型阳极层25是在将杂质离子向半导体基板内注入后利用热处理使杂质离子扩散而形成的。由于n型杂质及p型杂质是在半导体基板的第1主面之上实施了掩模处理后被离子注入的，因此选择性地形成于半导体基板的第1主面侧。n型载流子积蓄层2、p型基极层15及p型阳极层25形成于IGBT区域10及二极管区域20，在末端区域30与p型末端阱层51连接。此外，掩模处理是将抗蚀剂涂敷于半导体基板之上，使用照相制版技术在抗蚀剂的规定的区域形成开口，为了经由开口在半导体基板的规定的区域实施离子注入、实施蚀刻，在半导体基板之上形成掩模的处理。
p型基极层15及p型阳极层25也可以同时对p型杂质进行离子注入而形成。在该情况下，p型基极层15和p型阳极层25的深度、p型杂质浓度相同且为相同结构。另外，也可以通过利用掩模处理分别将p型杂质向p型基极层15和p型阳极层25进行离子注入，从而使p型基极层15和p型阳极层25的深度、p型杂质浓度不同。
另外，在其它剖面中形成的p型末端阱层51也可以与p型阳极层25同时对p型杂质进行离子注入而形成。在该情况下，能够将p型末端阱层51和p型阳极层25的深度、p型杂质浓度设为相同且设为相同结构。另外，也可以同时对p型杂质进行离子注入而形成p型末端阱层51和p型阳极层25，将p型末端阱层51和p型阳极层25的p型杂质浓度设为不同的浓度。在该情况下，将任意一者或两者的掩模设为网格状的掩模，对开口率进行变更即可。另外，也可以通过利用掩模处理分别将p型杂质向p型末端阱层51及p型阳极层25进行离子注入，从而使p型末端阱层51及p型阳极层25的深度、p型杂质浓度不同。也可以同时对p型杂质进行离子注入而形成p型末端阱层51、p型基极层15及p型阳极层25。
接下来，如图11(a)所示，通过掩模处理将n型杂质选择性地注入至IGBT区域10的p型基极层15的第1主面侧而形成n+型源极层13。注入的n型杂质例如可以是砷(As)或磷(P)。另外，通过掩模处理，选择性地将p型杂质注入至IGBT区域10的p型基极层15的第1主面侧而形成p+型接触层14，选择性地将p型杂质注入至二极管区域20的p型阳极层25的第1主面侧而形成p+型接触层24。注入的p型杂质例如可以是硼(B)或铝(Al)。
接下来，如图11(b)所示，形成从半导体基板的第1主面侧将p型基极层15及p型阳极层25贯穿而达到n-型漂移层1的沟槽8。在IGBT区域10，贯穿n+型源极层13的沟槽8的侧壁构成n+型源极层13的一部分。通过在半导体基板之上沉积SiO2等氧化膜后，在通过掩模处理形成沟槽8的部分的氧化膜形成开口，将形成了开口的氧化膜作为掩模而对半导体基板进行蚀刻，从而形成沟槽8。在图12(b)中，是以在IGBT区域10和二极管区域20使沟槽8的间距相同的方式形成的，但也可以在IGBT区域10和二极管区域20使沟槽8的间距不同。沟槽8的间距的俯视观察时的图案能够根据掩模处理的掩模图案而适当进行变更。
接下来，如图12(a)所示，在包含氧的环境中对半导体基板进行加热而在沟槽8的内壁及半导体基板的第1主面形成氧化膜9。在沟槽8的内壁形成的氧化膜9中的在IGBT区域10的沟槽8形成的氧化膜9为有源沟槽栅极11的栅极沟槽绝缘膜11b及哑沟槽栅极12的哑沟槽绝缘膜12b。另外，在二极管区域20的沟槽8形成的氧化膜9为二极管沟槽绝缘膜21b。通过之后的工序去除在半导体基板的第1主面形成的氧化膜9。
接下来，如图12(b)所示，在内壁形成有氧化膜9的沟槽8内，通过CVD(chemicalvapor deposition)等沉积出掺杂了n型或p型杂质的多晶硅，形成栅极沟槽电极11a、哑沟槽电极12a及二极管沟槽电极21a。
接下来，如图13(a)所示，在IGBT区域10的有源沟槽栅极11的栅极沟槽电极11a之上形成了层间绝缘膜4后去除在半导体基板的第1主面形成的氧化膜9。层间绝缘膜4例如可以是SiO2。然后，通过掩模处理在沉积出的层间绝缘膜4形成接触孔。接触孔形成于n+型源极层13之上、p+型接触层14之上、p+型接触层24之上、哑沟槽电极12a之上及二极管沟槽电极21a之上。
接下来，如图13(b)所示，在半导体基板的第1主面及层间绝缘膜4之上形成阻挡金属5，进一步在阻挡金属5之上形成发射极电极6。通过利用PVD(physical vapordeposition)、CVD对氮化钛进行制膜而形成阻挡金属5。
例如可以通过溅射、蒸镀等PVD使铝硅合金(Al-Si类合金)沉积于阻挡金属5之上而形成发射极电极6。另外，也可以在形成的铝硅合金之上通过化学镀、电镀进一步形成镍合金(Ni合金)而作为发射极电极6。如果通过镀敷形成发射极电极6，则能够容易地形成厚的金属膜而作为发射极电极6，因此能够使发射极电极6的热容增加而使耐热性提高。此外，在通过PVD形成了由铝硅合金构成的发射极电极6后，通过镀敷处理进一步形成镍合金的情况下，也可以在进行了半导体基板的第2主面侧的加工后实施用于形成镍合金的镀敷处理。
接下来，如图14(a)所示对半导体基板的第2主面侧进行研磨，将半导体基板薄化为设计好的规定的厚度。研磨后的半导体基板的厚度例如可以为80μm～200μm。
接下来，如图14(b)所示，从半导体基板的第2主面侧注入n型杂质而形成n型缓冲层3。而且，从半导体基板的第2主面侧注入p型杂质而形成p型集电极层16。n型缓冲层3可以形成于IGBT区域10、二极管区域20及末端区域30，也可以仅形成于IGBT区域10或二极管区域20。
n型缓冲层3例如可以通过注入磷(P)离子而形成。另外，可以通过注入质子(H+)而形成。而且，可以通过注入质子和磷这两者而形成。质子能够以比较低的加速能量从半导体基板的第2主面注入至深的位置。另外，通过改变加速能量，从而能够比较容易地对质子的注入深度进行变更。因此，如果在通过质子形成n型缓冲层3时，在变更加速能量的同时多次进行注入，则与通过磷形成相比能够在半导体基板的厚度方向上形成宽度更宽的n型缓冲层3。
另外，磷与质子相比，由于能够将作为n型杂质的激活率设得高，因此通过利用磷形成n型缓冲层3，即使是薄化后的半导体基板，也能够更可靠地对耗尽层的击穿进行抑制。为了将半导体基板进一步薄化，优选注入质子和磷这两者而形成n型缓冲层3，此时，与磷相比质子从第2主面注入至更深的位置。
p型集电极层16例如可以是注入硼(B)而形成的。p型集电极层16也形成于末端区域30，末端区域30的p型集电极层16成为p型末端集电极层16a。在从半导体基板的第2主面侧进行了离子注入后，通过将激光照射至第2主面而进行激光退火，从而将注入的硼激活而形成p型集电极层16。此时，被从半导体基板的第2主面注入至比较浅的位置的n型缓冲层3所用的磷也同时被激活。另一方面，由于质子在350℃～500℃这样的比较低的退火温度下被激活，因此在注入了质子后，除了用于质子的激活的工序之外，需要留心不使半导体基板整体成为比350℃～500℃高的温度。由于激光退火能够仅使半导体基板的第2主面附近成为高温，因此在注入了质子后也能够用于n型杂质、p型杂质的激活。
接下来，如图15(a)所示，在二极管区域20形成n+型阴极层26。n+型阴极层26例如可以通过注入磷(P)而形成。如图15(a)所示，以p型集电极层16和n+型阴极层26的边界位于从IGBT区域10和二极管区域20的边界向二极管区域20侧离开距离U1的位置处的方式，从第2主面侧通过掩模处理选择性地注入磷。用于形成n+型阴极层26的n型杂质的注入量比用于形成p型集电极层16的p型杂质的注入量多。在图15(a)中，示出从第2主面算起的p型集电极层16和n+型阴极层26的深度相同，但n+型阴极层26的深度大于或等于p型集电极层16的深度。由于形成n+型阴极层26的区域需要在注入了p型杂质的区域注入n型杂质而设为n型半导体，因此将在形成n+型阴极层26的整个区域注入的p型杂质的浓度设得比n型杂质的浓度高。
接下来，如图15(b)所示，在半导体基板的第2主面之上形成集电极电极7。集电极电极7是遍及第2主面的IGBT区域10、二极管区域20及末端区域30的整面而形成的。另外，集电极电极7可以遍及半导体基板即n型晶片的第2主面的整面而形成。集电极电极7可以通过溅射、蒸镀等PVD而沉积铝硅合金(Ai-Si类合金)、钛(Ti)等而形成，也可以通过层叠铝硅合金、钛、镍或金等多个金属而形成。而且，也可以通过在利用PVD形成的金属膜之上进行化学镀、电镀，进一步形成金属膜而设为集电极电极7。
通过以上那样的工序对半导体装置110进行制作。就半导体装置110而言，由于在1片n型晶片矩阵状地制作多个，因此通过采用激光切割、刀片切割而切分为各个半导体装置110，从而完成半导体装置110。
接下来，对实施方式1涉及的半导体装置的动作进行说明。
图16是表示实施方式1涉及的半导体装置的IGBT区域和二极管区域的边界的结构的剖视图。图16是图1所示的半导体装置110的虚线H-H处的剖视图。
对RC-IGBT的二极管动作进行说明。在二极管动作时，与集电极电极7相比正电压被施加于发射极电极6，栅极驱动电压未被施加于有源沟槽栅极电极11a。由于与集电极电极7相比正电压被施加于发射极电极6，因此空穴从阳极层25及p型基极层15流入至漂移层1，流入的空穴朝向阴极层26移动。与IGBT区域10a的边界附近的二极管区域20a除了来自阳极层25的空穴之外，空穴也从IGBT区域10a流入，由此与远离IGBT区域10a的二极管区域20a相比处于空穴的密度高的状态。在二极管动作时，在从发射极电极6朝向集电极电极7的方向上流动续流电流。
如图16所示，在IGBT区域10a的第2主面侧设置的p型集电极层16设置为从IGBT区域10a和二极管区域20a的边界向二极管区域20a侧伸出距离U1。此外，在图16中，示出从IGBT区域10a和纸面右侧的二极管区域20a的边界向纸面右侧的二极管区域20a侧伸出距离U1的结构，但也可以从IGBT区域10a和纸面左侧的二极管区域20a的边界向纸面左侧的二极管区域20a侧伸出距离U1。这样，通过将p型集电极层16设置为伸出到二极管区域20a，从而能够将二极管区域20a的n+型阴极层26和有源沟槽栅极11的距离设得大，在二极管动作时向有源沟槽栅极电极11a施加了栅极驱动电压的情况下，也能够对电流从IGBT区域10a的与有源沟槽栅极11相邻地形成的沟道流向n+型阴极层26进行抑制。距离U1例如可以为100μm。此外，根据RC-IGBT即半导体装置110的用途，距离U1也可以为零或比100μm小的距离。在图16中，对IGBT区域10a和二极管区域20a的边界进行了说明，但IGBT区域10(10b、10c、10d)和二极管区域20(20a、20b、20c)的边界也相同。
另外，对RC-IGBT的IGBT动作进行说明。在IGBT动作时，与集电极电极7相比负电压被施加于发射极电极6，栅极驱动电压被施加于有源沟槽栅极电极11a，由此在第2导电型的p型基极层15局部地形成第1导电型的反转层，电子从n+型源极层13流入至n-型漂移层1，流入的电子朝向p型集电极层16移动。即，在从集电极电极16朝向发射极电极6的方向上流动主电流。此外，在切换为二极管动作时原本朝向n+型阴极层26移动的空穴将移动方向变为朝向p型阳极层25的方向移动。即，在从发射极电极6朝向集电极电极7的方向上流动续流电流。
流动主电流、续流电流，半导体装置发热，但在RC-IGBT的情况下，在二极管动作时流动续流电流，二极管成为主要的发热源，在IGBT动作时流动主电流，IGBT成为主要的发热源。如果将单元区域即IGBT区域10和二极管区域20全部以相同尺寸形成，则在单元区域内散热效率全部相同，因此热干涉大的单元区域中心处的温度上升变大。另一方面，如图1所示，就实施方式1的半导体装置而言，IGBT区域10a和二极管区域20a设置于最靠近单元区域中心的位置处，IGBT区域10a是尺寸比周边的IGBT区域10b、10c、10d小的区域，二极管区域20a是尺寸比周边的二极管区域20b、20c小的区域。
因此，通过将单元区域中心的成为发热源的IGBT区域及二极管区域分割得小，不仅能够促进基板厚度方向上的热扩散，还能够促进第1方向上的热扩散，能够使IGBT动作时及二极管动作时的从发热源进行散热的散热性提高。由此，能够对单元区域中心处的温度上升进行抑制，使半导体装置的温度均匀性提高。此外，作为IGBT区域10中最小的区域的IGBT区域10a和作为二极管区域20中最小的区域的二极管区域20a只要设置于最靠近单元区域中心的位置即可，也可以是在各个区域的周边，IGBT区域10b或10c是IGBT区域中最大的区域，二极管区域20b是二极管区域中最大的区域。
另外，使用图17对对比例的半导体装置的结构及作用进行说明。在与IGBT区域10a相比二极管区域20a的尺寸大，二极管区域20a的发热量比IGBT区域10a大的情况下，担心各区域彼此之间的热干涉变大。适当的热干涉促进第1方向上的热扩散，使散热性提高，但过度的热干涉会导致蓄热，引起局部的温度上升。此外，与实施方式1的半导体装置相比，对比例的半导体装置的区别在于，位于两个二极管区域20a之间的IGBT区域10a的尺寸小于实施方式1的半导体装置110。
当在IGBT区域10a、二极管区域20a各自流动主电流、续流电流，半导体装置发热时，所产生的热量在半导体基板中扩散，主要通过集电极电极7向外部散热。如图17所示，例如，在纸面右侧的二极管区域20a发热的情况下，在与半导体基板表面平行的方向上，以直至在半导体基板表面产生的热量到达至集电极电极7为止成为散热距离LD1的方式在半导体基板中进行热扩散。此时，热量扩散的角度约为45°，散热距离LD1与半导体基板的厚度大致相等。在位于两个二极管区域20a之间的IGBT区域10a的尺寸在俯视观察时小于上述散热距离LD1的情况下，例如，从纸面右侧的二极管区域20a产生的热量通过IGBT区域10a扩散至二极管区域20a。
另一方面，如图16所示那样，就实施方式1的半导体装置而言，IGBT区域10a在俯视观察时大于基板厚度，由此能够对由热扩散引起的与IGBT区域10a相邻的二极管区域20a彼此的过大的热干涉进行抑制。特别地，为了对来自位于IGBT区域10a两侧的二极管区域20a的热干涉进行抑制，优选IGBT区域10a的尺寸大于散热距离LD1×2。即，由于在俯视观察时比基板厚度的2倍大，从而能够对热干涉进行抑制。此外，之前叙述了IGBT区域10a大于或等于半导体基板的厚度，但二极管区域20a也是同样的，例如，在IGBT区域10a与二极管区域20a相邻时，通过使二极管区域20a大于或等于半导体基板的厚度，从而能够对相邻的IGBT区域10a彼此的过大的热干涉进行抑制。
另外，图18是表示实施方式1涉及的半导体装置110的半导体装置的IGBT区域和二极管区域的边界的结构的剖视图，是图1所示的半导体装置110的虚线J-J处的剖视图。如图18所示，就实施方式1的半导体装置而言，IGBT区域10d和二极管区域20c相邻地设置于最靠近单元区域端部的位置的一侧。IGBT区域10d是与IGBT区域10a、10b、10c相比尺寸大的区域，是IGBT区域10中最大的区域。IGBT区域10a是与IGBT区域10b、10c、10d相比尺寸小的区域，是IGBT区域10中最小的区域。而且，如图18所示那样，为了提高RC-IGBT的温度均匀性，优选IGBT区域中最大的区域即10d比IGBT区域中最小的区域即10a大出大于或等于散热距离LD1的量。通过使IGBT区域10d比IGBT区域10a大且比基板厚度大，例如能够对从二极管区域20c向控制焊盘41的热扩散进行抑制。
就实施方式1涉及的半导体装置而言，IGBT区域10a和二极管区域20a设置于最靠近单元区域中心的位置处，在第1方向上IGBT区域10a的宽度小于或等于周边的IGBT区域10b、10c、10d的宽度，二极管区域20a的宽度小于或等于周边的二极管区域20b、20c的宽度。通过设为这样的结构，从而使单元区域中心处的热干涉比周边高，由此能够提高散热性，对单元中心的温度上升进行抑制。
<实施方式2>
使用图2对实施方式2涉及的半导体装置的结构进行说明。图2是表示实施方式2涉及的半导体装置的俯视图。此外，在实施方式2中，对与实施方式1中说明过的结构要素相同的结构要素标注相同标号并省略说明。
在图2中，半导体装置111为岛型，在1个半导体装置内具有IGBT区域10(10a、10b、10c、10d、10e、10f、10g)和二极管区域20(20a、20b、20c)。对于图1所示的实施方式1涉及的半导体装置110，示出了在与IGBT区域10及二极管区域20的延伸方向正交的方向上IGBT区域10和二极管区域20以直线状交替地配置的条带状的半导体装置，但对于图2所示的实施方式2涉及的半导体装置111，维持IGBT区域10(10a、10b、10c、10d)的条带状，但二极管区域20的条带部被IGBT区域10分割为多个区域，多个二极管区域20配置为岛状，成为分别被一个连续的IGBT区域10覆盖的配置。这样的岛状的配置也称为岛型的半导体装置等。此外，在岛型的情况下，也将IGBT区域10及二极管区域20以直线状交替地配置的区域称为交替区域，例如，在包含H-H剖面且进一步延长了H-H剖面的假想线上具有IGBT区域10和二极管区域20以直线状交替地配置的交替区域。
就半导体装置110而言，IGBT区域10c和IGBT区域10d通过IGBT区域10g连结，在IGBT区域10c的延伸方向上与二极管区域20c交替地配置IGBT区域10g。IGBT区域10b和IGBT区域10c通过IGBT区域10f连结，在IGBT区域10b的延伸方向上与二极管区域20b直线状地交替配置IGBT区域10f。IGBT区域10a和IGBT区域10b通过IGBT区域10e连结，在IGBT区域10a的延伸方向上与二极管区域20a交替地配置IGBT区域10e。
如图2所示，就半导体装置111而言，IGBT区域10a和二极管区域20a设置于最靠近单元区域中心的位置处，IGBT区域10a是沿交替区域的第1方向上的宽度W1a比周边的IGBT区域10b、10c、10d小的区域，二极管区域20a是第1方向上的宽度W2a比周边的二极管区域20b、20c小的区域。通过设为这样的结构，从而使单元区域中心处的散热性比周边高，由此对中心的温度上升进行抑制。
此外，作为实施方式2的其它变形例，如图19、图20所示，二极管区域20也可以是三角形、圆形，只要是岛状，则也可以是三角形等多边形、椭圆形等。另外，如图19所示，三角形的顶点也可以朝向单元区域的中心配置，通过以从单元区域的端部侧朝向单元区域的中心，与三角形的底面平行的方向即宽度变窄的方式设置，能够使单元区域中心的热阻比周边低，对中心的温度上升进行抑制，使单元区域的温度均匀性提高。
此外，在图2、图19、图20中，将二极管区域20设置为岛状，但IGBT区域10也可以是岛状，只要将二极管区域20或IGBT区域10中的任意一者设置为岛状即可。此外，二极管区域20的数量大于或等于2种即可，并不限于图2、图19、图20所示的数量。此外，不仅是以特定的部位为中心的对称配置，只要是使单元区域的温度均匀的配置，则也可以非对称地设置。另外，也可以以在单元区域的中心处面积最小，随着从单元区域的中心靠近端部而面积逐渐变大的方式设置，通过使单元区域中央处的热阻比周边低，从而能够对单元区域中央的温度上升进行抑制，使散热性提高。
因此，在实施方式2中，IGBT区域10或二极管区域20中的任意1者为岛状，第1方向上的IGBT区域10a的宽度小于或等于周边的IGBT区域10b、10c、10d的宽度，二极管区域20a的宽度小于或等于周边的二极管区域20b、20c的宽度。通过设为这样的结构，从而使单元区域中心处的热干涉比周边高，由此能够提高散热性，对单元中心的温度上升进行抑制。
<实施方式3>
使用图21对实施方式3涉及的半导体装置的结构进行说明。图21是表示实施方式3涉及的半导体装置的俯视图。此外，在实施方式3中，对与在实施方式1至实施方式2中说明过的结构要素相同的结构要素标注相同的标号并省略说明。此外，图21所记载的H-H剖面和J-J剖面的说明与其它实施方式相同，因此省略说明。
如图21所示，就半导体装置114而言，单元区域即IGBT区域10和二极管区域20从单元区域的中心朝向单元区域的端部以放射状交替地配置。通过设为这样的结构，在IGBT区域10和二极管区域20的中心处宽度窄，朝向端部而宽度变宽，因此通过使单元区域中心处的热阻比周边低，从而能够对中心的温度上升进行抑制，使单元区域的温度均匀性提高。此外，如图21所示那样，在多个IGBT区域中使IGBT区域10的单元区域端部处的宽度相同而示出，但也可以是在多个IGBT区域中单元区域端部处的宽度彼此不同，二极管区域20也相同。
就实施方式3涉及的半导体装置而言，例如，在包含H-H剖面且进一步延长了H-H剖面的假想线上具有IGBT区域10和二极管区域20以直线状交替地配置的交替区域。在该交替区域，最靠近单元区域中心的IGBT区域的沿交替区域的第1方向上的宽度小于或等于其它IGBT区域的第1方向上的宽度，最靠近单元区域中心的二极管区域的第1方向上的宽度小于或等于其它二极管区域的所述第1方向上的宽度。
因此，在实施方式3中为如下构造，即，单元区域即IGBT区域10和二极管区域20从单元区域的中心朝向单元区域的端部以放射状交替地配置，在IGBT区域10和二极管区域20的中心处宽度窄，朝向端部而宽度变宽。另外，在交替区域，最靠近单元区域中心的IGBT区域的沿交替区域的第1方向上的宽度小于或等于其它IGBT区域的第1方向上的宽度，最靠近单元区域中心的二极管区域的第1方向上的宽度小于或等于其它二极管区域的所述第1方向上的宽度。通过设为这样的结构，从而使单元区域中心处的热干涉比周边高，由此能够提高散热性，对单元中心的温度上升进行抑制。
<实施方式4>
使用图22对实施方式4涉及的半导体装置的结构进行说明。图22是表示实施方式4涉及的半导体装置的俯视图。此外，在实施方式4中，对与实施方式1至实施方式3中说明过的结构要素相同的结构要素标注相同标号并省略说明。
如图22所示，半导体装置115为如下半导体装置，即，IGBT区域10及二极管区域20各自的外周为四边形状，各个四边形状是具有同一中心的同心的四边形状，从四边形状的中心即成为同心的位置朝向单元区域的端部交替地设置。此外，同心四边形状的中心并非必须与单元区域的中心一致，只要配置于单元区域内即可，只要各区域的宽度从同心四边形状的中心朝向单元区域的端部变宽即可。此外，除了四边形状之外，IGBT区域10及二极管区域20各自的外周也可以是多边形状或圆形。
IGBT区域10和二极管区域20以同心四边形状交替地配置，该同心四边形状配置于单元区域内。中心部的区域为岛状，除此之外设置为环状。外周配置为同心四边形状的各区域的IGBT区域10及二极管区域20以在单元区域的中心处宽度最窄，朝向单元区域的端部而宽度变宽的方式设置为同心四边形状。即，IGBT区域10a的宽度W1a小于或等于周边的IGBT区域10b、10c、10d的宽度，二极管区域20a的宽度W2a小于或等于周边的二极管区域20b、20c的宽度。
通过设为这样的结构，从而使单元区域中心处的热干涉比周边高，由此能够对中心的温度上升进行抑制，使单元区域的温度均匀性提高。此外，作为实施方式4的其它变形例，如图23所示，二极管区域20可以散布在由虚线表示的同心四边形状的区域内，也可以是IGBT区域10a、10b、10c、10d各自通过IGBT区域10e、10f、10g连结。
例如，同心四边形状的IGBT区域10c和同心四边形状的IGBT区域10d通过IGBT区域10g连结，与散布于同心四边形状的二极管区域20c交替地配置IGBT区域。同心四边形状的IGBT区域10b和同心四边形状的IGBT区域10c通过IGBT区域10f连结，与散布于同心四边形状的二极管区域20b交替地配置IGBT区域10f。作为岛的IGBT区域10a和同心四边形状的IGBT区域10b通过IGBT区域10e连结，与散布于同心四边形状的二极管区域20a交替地配置IGBT区域10e。此外，同心四边形状也可以是角部具有曲率的倒圆的同心四边形状。换言之，在岛状地设置了多个的二极管区域20，在沿单元区域的端部引出将相邻的岛状的区域连接的假想线的情况下，能够引出多条假想线，多条假想线成为在单元区域内具有中心的同心的四边形状。例如，由多个岛状的二极管区域20a构成的第1岛组被第1假想线和第2假想线包围，该多个岛状的二极管区域20a被配置为与环状的单元区域的端部相距第1距离，该第1假想线将与二极管区域20a中的最靠近单元区域的端部的部分相接地引出的假想线连接为环状，该第2假想线将与二极管区域20a中的距离单元区域的端部最远的部分相接地引出的假想线连接为环状。由多个岛状的二极管区域20b构成的第2岛组被第3假想线和第4假想线包围，该多个岛状的二极管区域20b被配置为与环状的单元区域的端部相距第2距离，该第3假想线将与二极管区域20b中的最靠近单元区域的端部的部分相接地引出的假想线连接为环状，该第4假想线将与二极管区域20b中的距离单元区域的端部最远的部分相接地引出的假想线连接为环状。由多个岛状的二极管区域20c构成的第3岛组被第5假想线和第6假想线包围，该多个岛状的二极管区域20c被配置为与环状的单元区域的端部相距第3距离，该第5假想线将与二极管区域20c中的最靠近单元区域的端部的部分相接地引出的假想线连接为环状，该第6假想线将与二极管区域20c中的距离单元区域的端部最远的部分相接地引出的假想线连接为环状。而且，被第1假想线及第2假想线包围的区域、被第3假想线及第4假想线包围的区域、被第5假想线及第6假想线包围的区域具有同一中心。此外，设为岛组为3种而进行了说明，但大于或等于2种即可。
而且，如图24及图25所示，二极管区域20也可以为三角形、圆形，只要是岛状的岛型，则也可以是三角形等多边形、椭圆形等。另外，如图24所示，三角形的顶点也可以朝向单元区域的中心配置，通过以从单元区域的端部侧朝向单元区域的中心，与三角形的底面平行的方向即宽度变窄的方式设置，从而能够使单元区域中心的热阻比周边低，对中心的温度上升进行抑制，使单元区域的温度均匀性提高。此外，在图22～25中，将二极管区域20设置为岛状，但IGBT区域10也可以是岛状，只要将二极管区域20或IGBT区域10中的任意一者设置为岛状即可。
此外，二极管区域20的数量大于或等于2种即可，并不限于图22～25所示的数量。此外，不仅是以特定的部位为中心的对称配置，只要是使单元区域的温度均匀的配置，则也可以非对称地设置。另外，也可以以在单元区域的中央处面积最小，随着从单元区域的中心靠近端部而面积逐渐变大的方式设置，通过使单元区域中央处的热阻比周边低，从而能够对单元区域中央的温度上升进行抑制，使散热性提高。
就实施方式4涉及的半导体装置而言，例如，在包含H-H剖面且进一步延长了H-H剖面的假想线上具有IGBT区域10和二极管区域20以直线状交替地配置的交替区域。在该交替区域，最靠近单元区域中心的IGBT区域的沿交替区域的第1方向上的宽度小于或等于其它IGBT区域的第1方向上的宽度，最靠近单元区域中心的二极管区域的第1方向上的宽度小于或等于其它二极管区域的所述第1方向上的宽度。
因此，在实施方式4中，IGBT区域10和二极管区域20交替地配置为以单元区域的中心为中心的同心四边形状，IGBT区域10及二极管区域20以在单元区域的中心处宽度窄，朝向单元区域的端部而宽度变宽的方式设置为同心四边形状，因此通过使单元区域中心处的热阻比周边低，从而能够对中心的温度上升进行抑制，使散热性提高。
在实施方式4中，示出了如图22那样以同心的四边形状设置了IGBT区域10及二极管区域20的结构，但只要是同心，则并非必须是四边形状，也可以是三角形状、八边形状等多边形状，还可以是圆形。
<实施方式5>
在本实施方式中，将上述实施方式1～4涉及的半导体装置应用于电力变换装置。本发明并不限于特定的电力变换装置，但下面，作为实施方式5，对将本发明应用于三相逆变器的情况进行说明。
图26是表示电力变换系统的结构的框图，该电力变换系统应用了本实施方式涉及的电力变换装置。
图26所示的电力变换系统由电源100、电力变换装置200和负载300构成。电源100为直流电源，将直流电力供给至电力变换装置200。电源100可以由各种电源构成，例如，能够由直流系统、太阳能电池、蓄电池构成，也可以由与交流系统连接的整流电路、AC/DC转换器构成。另外，也可以由将从直流系统输出的直流电力变换为规定的电力的DC/DC转换器构成电源100。
电力变换装置200为连接于电源100和负载300之间的三相逆变器，将从电源100供给来的直流电力变换为交流电力，将交流电力供给至负载300。如图26所示，电力变换装置200具有：主变换电路201，其将直流电力变换为交流电力而输出；驱动电路202，其输出对主变换电路201的各开关元件进行驱动的驱动信号；以及控制电路203，其将对驱动电路202进行控制的控制信号输出至驱动电路202。
负载300为由从电力变换装置200供给的交流电力驱动的三相电动机。此外，负载300并不限于特定的用途，其为搭载于各种电气设备的电动机，例如，用作面向混合动力汽车、电动汽车、铁路车辆、电梯或空调设备的电动机。
以下，对电力变换装置200的详情进行说明。主变换电路201具有开关元件(未图示)，通过开关元件的通断，从而将从电源100供给来的直流电力变换为交流电力而供给至负载300。主变换电路201的具体的电路结构是多种多样的，但本实施方式涉及的主变换电路201为2电平的三相全桥电路，其能够由6个开关元件构成。将上述实施方式1～4中的任意者涉及的半导体装置应用于主变换电路201的各开关元件。6个开关元件两个两个地串联连接而构成上下桥臂，各上下桥臂构成全桥电路的各相(U相、V相、W相)。而且，各上下桥臂的输出端子，即主变换电路201的3个输出端子与负载300连接。
驱动电路202生成对主变换电路201的开关元件进行驱动的驱动信号，供给至主变换电路201的开关元件的控制电极。具体而言，按照来自后述的控制电路203的控制信号，将使开关元件成为接通状态的驱动信号、和使开关元件成为断开状态的驱动信号输出至各开关元件的控制电极。在将开关元件维持为接通状态的情况下，驱动信号为大于或等于开关元件的阈值电压的电压信号(接通信号)，在将开关元件维持为断开状态的情况下，驱动信号为小于或等于开关元件的阈值电压的电压信号(断开信号)。
控制电路203对主变换电路201的开关元件进行控制，以将所期望的电力供给至负载300。具体而言，基于应该供给至负载300的电力对主变换电路201的各开关元件应该成为接通状态的时间(接通时间)进行计算。例如，能够通过与应该输出的电压对应地对开关元件的接通时间进行调制的PWM控制，对主变换电路201进行控制。而且，将控制指令(控制信号)输出至驱动电路202，以使得在各时刻将接通信号输出至应该成为接通状态的开关元件，将断开信号输出至应该成为断开状态的开关元件。驱动电路202按照该控制信号，将接通信号或断开信号作为驱动信号输出至各开关元件的控制电极。
在本实施方式涉及的电力变换装置中，由于将实施方式1～4涉及的半导体装置用作主变换电路201的开关元件，因此通过使单元区域中心处的热阻比周边低，从而能够对中心的温度上升进行抑制，使散热性提高。
在本实施方式中，对将本发明应用于2电平的三相逆变器的例子进行了说明，但本发明并不限于此，能够应用于各种电力变换装置。在本实施方式中，设为2电平的电力变换装置，但也可以是3电平或多电平的电力变换装置，在将电力供给至单相负载的情况下也可以将本发明应用于单相逆变器。另外，在将电力供给至直流负载等的情况下，也可以将本发明应用于DC/DC转换器、AC/DC转换器。
另外，应用了本发明的电力变换装置并不限于上述负载为电动机的情况，例如，也能够用作放电加工机、激光加工机、或感应加热烹调器、非接触器供电系统的电源装置，并且也能够用作太阳能发电系统、蓄电系统等的功率调节器。
在上述实施例中，示出了开关元件由硅形成，但也可以由比硅带隙大的宽带隙半导体形成。作为宽带隙半导体，例如是碳化硅、氮化镓类材料或金刚石。
由于由这样的宽带隙半导体形成的开关元件的耐压性高，允许电流密度也高，因此能够实现开关元件的小型化，通过使用这些被小型化后的开关元件，从而能够实现安装了这些元件的半导体模块的小型化。
另外，由于耐热性也高，因此能够实现散热器的散热鳍片的小型化、水冷部的空冷化，因此能够实现半导体装置的进一步小型化。
并且，由于功率损耗低，因此能够实现开关元件的高效化，进而能够实现半导体装置的高效化。
对本发明的数个实施方式进行了说明，但这些实施方式仅是作为例子而提出的。在不脱离其要旨的范围内能够进行各种省略、替换、变更。另外，能够将各实施方式组合。
下面，将本发明的各方案概括为附记。
(附记1)
一种半导体装置，其具有半导体基板，该半导体基板在第1主面和与所述第1主面相对的第2主面之间具有第1导电型的漂移层，
该半导体装置具有：
IGBT区域，其具有以从所述半导体基板的所述第1主面将所述第1导电型的发射极层和第2导电型的基极层贯穿的方式设置的沟槽栅极、及与所述漂移层相比设置于所述第2主面侧的所述第2导电型的集电极层；
二极管区域，其具有与所述漂移层相比设置于所述第1主面侧的所述第2导电型的阳极层、及与所述漂移层相比设置于所述第2主面侧的所述第1导电型的阴极层；以及
单元区域，其由所述IGBT区域和所述二极管区域构成，该单元区域具有交替区域，在该交替区域，在俯视观察时所述IGBT区域及所述二极管区域各自以直线状交替地配置，
在沿所述交替区域的第1方向上，所述IGBT区域的宽度及所述二极管区域的宽度各自不是恒定的，而是配置为各自具有大于或等于2种宽度，
在所述交替区域，最靠近所述单元区域的中心的所述IGBT区域的所述第1方向上的宽度小于或等于其它所述IGBT区域的所述第1方向上的宽度，最靠近所述单元区域的中心的所述二极管区域的所述第1方向上的宽度小于或等于其它所述二极管区域的所述第1方向上的宽度。
(附记2)
根据附记1所述的半导体装置，其中，
在所述交替区域，随着从最靠近所述单元区域的中心的所述IGBT区域朝向所述第1方向上的最靠近所述单元区域的端部的所述IGBT区域，所述IGBT区域的所述第1方向上的宽度逐渐变宽。
(附记3)
根据附记1或2所述的半导体装置，其中，
在所述交替区域，随着从最靠近所述单元区域的中心的所述二极管区域朝向所述第1方向上的最靠近所述单元区域的端部的所述二极管区域，所述二极管区域的所述第1方向上的宽度逐渐变宽。
(附记4)
根据附记1所述的半导体装置，其特征在于，
在所述交替区域，除了最靠近所述单元区域的中心的所述IGBT区域及所述第1方向上的最靠近所述单元区域的端部的所述IGBT区域之外的其它所述IGBT区域的所述第1方向上的宽度在所述IGBT区域的所述第1方向上的宽度中最宽，除了最靠近所述单元区域的中心的所述二极管区域及所述第1方向上的最靠近所述单元区域的端部的所述二极管区域之外的其它所述二极管区域的所述第1方向上的宽度在所述二极管区域的所述第1方向上的宽度中最宽。
(附记5)
根据附记1至4中任一项所述的半导体装置，其特征在于，
在所述交替区域，最靠近所述单元区域的中心的所述IGBT区域的所述第1方向上的宽度大于或等于所述半导体基板的厚度。
(附记6)
根据附记1至5中任一项所述的半导体装置，其特征在于，
在所述交替区域，最靠近所述单元区域的中心的所述二极管区域的所述第1方向上的宽度大于或等于所述半导体基板的厚度。
(附记7)
根据附记1至6中任一项所述的半导体装置，其特征在于，
所述IGBT区域及所述二极管区域是在与所述第1方向正交的方向上延伸地设置的，在所述交替区域沿所述第1方向交替地设置。
(附记8)
根据附记1至6中任一项所述的半导体装置，其特征在于，
所述IGBT区域及所述二极管区域以所述第1方向上的宽度从所述单元区域的中心朝向所述单元区域的端部变宽的放射状设置。
(附记9)
根据附记1至6中任一项所述的半导体装置，其特征在于，
在俯视观察时，所述IGBT区域及所述二极管区域各自的外周为多边形状或圆形，各个所述多边形状或所述圆形具有同一中心，所述IGBT区域及所述二极管区域从所述同一中心朝向所述单元区域的端部交替地设置。
(附记10)
根据附记1至6中任一项所述的半导体装置，其特征在于，
所述IGBT区域和所述二极管区域中的某一区域以被划分为在俯视观察时周围被另一区域包围的多个岛状的区域的方式设置。
(附记11)
根据附记10所述的半导体装置，其特征在于，
所述岛状的区域在俯视观察时被设置为多边形状或圆形。
(附记12)
根据附记10或11所述的半导体装置，其具有：
第1岛组，其由与环状的所述单元区域的端部相距第1距离而配置的多个所述岛状的区域构成；
第2岛组，其由与环状的所述单元区域的端部相距第2距离而配置的多个所述岛状的区域构成；
第1假想线，其将与属于所述第1岛组的所述岛状的区域中的最靠近所述单元区域的端部的部分相接地引出的假想线连接为环状；
第2假想线，其将与属于所述第1岛组的所述岛状的区域中的距离所述单元区域的端部最远的部分相接地引出的假想线连接为环状；
第3假想线，其将与属于所述第2岛组的所述岛状的区域中的最靠近所述单元区域的端部的部分相接地引出的假想线连接为环状；以及
第4假想线，其将与属于所述第2岛组的所述岛状的区域中的距离所述单元区域的端部最远的部分相接地引出的假想线连接为环状，
被所述第1假想线及所述第2假想线包围的区域和被所述第3假想线及所述第4假想线包围的区域具有同一中心。
(附记13)
一种电力变换装置，其具有：
主变换电路，其具有附记1至12中任一项所述的半导体装置，该主变换电路对输入进来的电力进行变换而输出；
驱动电路，其将对所述半导体装置进行驱动的驱动信号输出至所述半导体装置；以及
控制电路，其将对所述驱动电路进行控制的控制信号输出至所述驱动电路。
标号的说明
1n-型漂移层
2 n型载流子积蓄层
3 n型缓冲层
4 层间绝缘膜
5 阻挡金属
6 发射极电极
7 集电极电极
10(10a、10b、10c、10d)IGBT区域
11 有源沟槽栅极
11a 栅极沟槽电极
11b 栅极沟槽绝缘膜
11c 有源沟槽栅极的底面
11d 有源沟槽栅极的侧壁
12 哑沟槽栅极
12a 哑沟槽电极
12b 哑沟槽绝缘膜
13n+型源极层
14p+型接触层
15 p型基极层
16 p型集电极层
19 接触孔
20(20a、20b、20c)二极管区域
21 二极管沟槽栅极
21a 二极管沟槽电极
21b 二极管沟槽绝缘膜
21c 二极管沟槽栅极的底面
21d 二极管沟槽栅极的侧壁
24p+型接触层
25p型阳极层
26n+型阴极层
30 末端区域
31 p型末端阱层
51 边界沟槽栅极
51a 边界沟槽栅极电极
51b 边界沟槽栅极绝缘膜
51c 边界沟槽栅极的底面
51d 边界沟槽栅极的侧壁
52 背面哑沟槽栅极
52a 背面哑沟槽栅极电极
52b 背面哑沟槽栅极绝缘膜
52c 背面哑沟槽栅极的底面
52d 背面哑沟槽栅极的侧壁
100 电源
110～118半导体装置
200 电力变换装置
201 主变换电路
202 驱动电路
203 控制电路
300 负载

Claims (13)

1.一种半导体装置，其具有半导体基板，该半导体基板在第1主面和与所述第1主面相对的第2主面之间具有第1导电型的漂移层，
该半导体装置具有：
IGBT区域，其具有以从所述半导体基板的所述第1主面将所述第1导电型的发射极层和第2导电型的基极层贯穿的方式设置的沟槽栅极、及与所述漂移层相比设置于所述第2主面侧的所述第2导电型的集电极层；
二极管区域，其具有与所述漂移层相比设置于所述第1主面侧的所述第2导电型的阳极层、及与所述漂移层相比设置于所述第2主面侧的所述第1导电型的阴极层；以及
单元区域，其由所述IGBT区域和所述二极管区域构成，该单元区域具有交替区域，在该交替区域，在俯视观察时所述IGBT区域及所述二极管区域各自以直线状交替地配置，
在沿所述交替区域的第1方向上，所述IGBT区域的宽度及所述二极管区域的宽度各自不是恒定的，而是配置为各自具有大于或等于2种宽度，
在所述交替区域，最靠近所述单元区域的中心的所述IGBT区域的所述第1方向上的宽度小于或等于其它所述IGBT区域的所述第1方向上的宽度，最靠近所述单元区域的中心的所述二极管区域的所述第1方向上的宽度小于或等于其它所述二极管区域的所述第1方向上的宽度。
2.根据权利要求1所述的半导体装置，其中，
在所述交替区域，随着从最靠近所述单元区域的中心的所述IGBT区域朝向所述第1方向上的最靠近所述单元区域的端部的所述IGBT区域，所述IGBT区域的所述第1方向上的宽度逐渐变宽。
3.根据权利要求1或2所述的半导体装置，其中，
在所述交替区域，随着从最靠近所述单元区域的中心的所述二极管区域朝向所述第1方向上的最靠近所述单元区域的端部的所述二极管区域，所述二极管区域的所述第1方向上的宽度逐渐变宽。
4.根据权利要求1所述的半导体装置，其中，
在所述交替区域，除了最靠近所述单元区域的中心的所述IGBT区域及所述第1方向上的最靠近所述单元区域的端部的所述IGBT区域之外的其它所述IGBT区域的所述第1方向上的宽度在所述IGBT区域的所述第1方向上的宽度中最宽，除了最靠近所述单元区域的中心的所述二极管区域及所述第1方向上的最靠近所述单元区域的端部的所述二极管区域之外的其它所述二极管区域的所述第1方向上的宽度在所述二极管区域的所述第1方向上的宽度中最宽。
5.根据权利要求1至4中任一项所述的半导体装置，其中，
在所述交替区域，最靠近所述单元区域的中心的所述IGBT区域的所述第1方向上的宽度大于或等于所述半导体基板的厚度。
6.根据权利要求1至5中任一项所述的半导体装置，其中，
在所述交替区域，最靠近所述单元区域的中心的所述二极管区域的所述第1方向上的宽度大于或等于所述半导体基板的厚度。
7.根据权利要求1至6中任一项所述的半导体装置，其中，
所述IGBT区域及所述二极管区域是在与所述第1方向正交的方向上延伸地设置的，在所述交替区域沿所述第1方向交替地设置。
8.根据权利要求1至6中任一项所述的半导体装置，其中，
所述IGBT区域及所述二极管区域以所述第1方向上的宽度从所述单元区域的中心朝向所述单元区域的端部变宽的放射状设置。
9.根据权利要求1至6中任一项所述的半导体装置，其中，
在俯视观察时，所述IGBT区域及所述二极管区域各自的外周为多边形状或圆形，各个所述多边形状或所述圆形具有同一中心，所述IGBT区域及所述二极管区域从所述同一中心朝向所述单元区域的端部交替地设置。
10.根据权利要求1至6中任一项所述的半导体装置，其中，
所述IGBT区域和所述二极管区域中的某一区域以被划分为在俯视观察时周围被另一区域包围的多个岛状的区域的方式设置。
11.根据权利要求10所述的半导体装置，其中，
所述岛状的区域在俯视观察时被设置为多边形状或圆形。
12.根据权利要求10或11所述的半导体装置，其中，具有：
第1岛组，其由与环状的所述单元区域的端部相距第1距离而配置的多个所述岛状的区域构成；
第2岛组，其由与环状的所述单元区域的端部相距第2距离而配置的多个所述岛状的区域构成；
第1假想线，其将与属于所述第1岛组的所述岛状的区域中的最靠近所述单元区域的端部的部分相接地引出的假想线连接为环状；
第2假想线，其将与属于所述第1岛组的所述岛状的区域中的距离所述单元区域的端部最远的部分相接地引出的假想线连接为环状；
第3假想线，其将与属于所述第2岛组的所述岛状的区域中的最靠近所述单元区域的端部的部分相接地引出的假想线连接为环状；以及
第4假想线，其将与属于所述第2岛组的所述岛状的区域中的距离所述单元区域的端部最远的部分相接地引出的假想线连接为环状，
被所述第1假想线及所述第2假想线包围的区域和被所述第3假想线及所述第4假想线包围的区域具有同一中心。
13.一种电力变换装置，其具有：
主变换电路，其具有权利要求1至12中任一项所述的半导体装置，该主变换电路对输入进来的电力进行变换而输出；
驱动电路，其将对所述半导体装置进行驱动的驱动信号输出至所述半导体装置；以及
控制电路，其将对所述驱动电路进行控制的控制信号输出至所述驱动电路。
CN202310433327.7A 2022-04-26 2023-04-21 半导体装置及电力变换装置 Pending CN116960121A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022072318A JP2023161772A (ja) 2022-04-26 2022-04-26 半導体装置および電力変換装置
JP2022-072318 2022-04-26

Publications (1)

Publication Number Publication Date
CN116960121A true CN116960121A (zh) 2023-10-27

Family

ID=88238271

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310433327.7A Pending CN116960121A (zh) 2022-04-26 2023-04-21 半导体装置及电力变换装置

Country Status (4)

Country Link
US (1) US20230343862A1 (zh)
JP (1) JP2023161772A (zh)
CN (1) CN116960121A (zh)
DE (1) DE102023109805A1 (zh)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7404702B2 (ja) 2019-08-09 2023-12-26 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
JP2023161772A (ja) 2023-11-08
US20230343862A1 (en) 2023-10-26
DE102023109805A1 (de) 2023-10-26

Similar Documents

Publication Publication Date Title
CN110709997B (zh) 半导体装置以及电力变换装置
US11637184B2 (en) Silicon carbide semiconductor device, power converter, method of manufacturing silicon carbide semiconductor device, and method of manufacturing power converter
US10128230B2 (en) Semiconductor device
CN113764521B (zh) 半导体装置
JP7403401B2 (ja) 半導体装置
CN113314603A (zh) 半导体装置
US11398556B2 (en) Semiconductor device, inverter circuit, drive device, vehicle, and elevator
CN114068695A (zh) 半导体装置
US11355592B2 (en) Semiconductor device, method of manufacturing semiconductor device, inverter circuit, drive device, vehicle, and elevator
CN113745312A (zh) 半导体装置
CN115956296A (zh) 半导体装置、电力变换装置以及半导体装置的制造方法
US11374122B2 (en) Semiconductor device, inverter circuit, drive device, vehicle, and elevating machine
CN113903800B (zh) 半导体装置
CN116960121A (zh) 半导体装置及电力变换装置
US11374091B2 (en) Semiconductor device
US20240194780A1 (en) Semiconductor device and power conversion apparatus
JP5119589B2 (ja) 半導体装置
WO2022034636A1 (ja) 炭化珪素半導体装置および電力変換装置
JP2023008566A (ja) 半導体装置及び電力変換装置
CN117642873A (zh) 碳化硅半导体装置以及使用碳化硅半导体装置的电力变换装置
JP2014060301A (ja) 電力用半導体装置及びその製造方法
CN114730802A (zh) 碳化硅半导体装置、电力变换装置以及碳化硅半导体装置的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination