CN117642873A - 碳化硅半导体装置以及使用碳化硅半导体装置的电力变换装置 - Google Patents

碳化硅半导体装置以及使用碳化硅半导体装置的电力变换装置 Download PDF

Info

Publication number
CN117642873A
CN117642873A CN202180100068.5A CN202180100068A CN117642873A CN 117642873 A CN117642873 A CN 117642873A CN 202180100068 A CN202180100068 A CN 202180100068A CN 117642873 A CN117642873 A CN 117642873A
Authority
CN
China
Prior art keywords
region
silicon carbide
semiconductor device
carbide semiconductor
well region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180100068.5A
Other languages
English (en)
Inventor
川原洸太朗
永久雄一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN117642873A publication Critical patent/CN117642873A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本公开的碳化硅半导体装置具备：第1导电类型半导体基板(10)上的第1导电类型漂移层(20)；漂移层的表层的第2导电类型阱区域(30)；第1导电类型源极区域(40)；形成于阱区域的俯视时的内部的宽度恒定的条纹状且端部折弯的第1导电类型第1离开区域(21)；与阱区域邻接地形成的第1导电类型的第2离开区域；栅极绝缘膜(50)；栅极电极(60)；第1离开区域上的肖特基电极(71)；以及源极电极(80)。

Description

碳化硅半导体装置以及使用碳化硅半导体装置的电力变换 装置
技术领域
本公开涉及由碳化硅构成的碳化硅半导体装置以及使用碳化硅半导体装置的电力变换装置。
背景技术
关于使用碳化硅(SiC)而构成的PN二极管，已知在持续流过正向电流即双极性电流时，在结晶中发生层叠缺陷而正向电压偏移这样的可靠性上的问题。认为其原因为，由于经由PN二极管注入的少数载流子与多数载流子再结合时的再结合能量，以存在于碳化硅基板的基底面位错等为起点，作为面缺陷的层叠缺陷扩展。该层叠缺陷阻碍电流的流动，所以由于层叠缺陷的扩展而电流减少，使正向电压增加，引起半导体装置的可靠性降低。
这样的正向电压的增加在使用碳化硅的纵型MOSFET(Metal OxideSemiconductor Field Effect Transistor，金属氧化物半导体场效应晶体管)中也同样地发生。纵型MOSFET在源极/漏极之间具备寄生PN二极管(体二极管)，在该体二极管中流过正向电流时，在纵型MOSFET中也引起与PN二极管同样的可靠性降低。在将SiC-MOSFET的体二极管用作MOSFET的续流二极管的情况下，有时发生该MOSFET特性降低。
作为解决由于向如上述的寄生PN二极管的正向电流通电引起的可靠性上的问题的方法，有在作为MOSFET等单极性型的晶体管的半导体装置的活性区域，作为续流二极管内置使用作为单极性型的二极管的肖特基势垒二极管(SBD：Schottky Barrier Diode)的方法。此时，在活性区域端部周边，相比于活性区域内部，SBD的密度变低，所以体二极管优先地工作。
为了抑制活性区域端部周边中的优先的体二极管工作，公开了在活性区域的周围的终端区域配置密度比活性区域高的SBD的技术(例如专利文献1)。
现有技术文献
专利文献
专利文献1：WO2019/124378国际公开公报
发明内容
此外，即使应用上述现有技术文献的技术，活性区域端周边的SBD密度也有时比活性区域内部小。在为了提高活性区域端周边的SBD密度而增大SBD的剖面视时的宽度时，有施加到肖特基界面的电场变大而在反向阻断状态下泄漏电流增加的情况。
本公开是为了解决如上述的课题而完成的，其目的在于提供无需增加反向阻断状态的泄漏电流，提高活性区域端周边的SBD密度，而能够使密度更高的单极性电流流过的碳化硅半导体装置。
本公开所涉及的碳化硅半导体装置以及电力变换装置具备：第1导电类型的碳化硅的半导体基板；第1导电类型的漂移层，形成于所述半导体基板上；第2导电类型的阱区域，设置于所述漂移层的表层；第1导电类型的源极区域，在所述阱区域的表层部在俯视时形成于所述阱区域的内部；第1导电类型的第1离开区域，在所述阱区域的俯视时的内部，形成为宽度恒定的条纹状且其端部折弯的形状；肖特基电极，形成于所述第1离开区域上，与所述第1离开区域肖特基连接；源极电极，与所述阱区域以及所述源极区域欧姆连接，形成于所述肖特基电极上；第1导电类型的第2离开区域，与所述阱区域邻接地形成；以及栅极电极，在俯视时在所述源极区域与所述第2离开区域之间的所述阱区域上隔着栅极绝缘膜形成。
根据本公开所涉及的碳化硅半导体装置，能够得到可靠性高的碳化硅半导体装置。
附图说明
图1是实施方式1的碳化硅半导体装置的俯视图。
图2是实施方式1的碳化硅半导体装置的剖面图。
图3是实施方式1的碳化硅半导体装置的参考俯视图。
图4是实施方式1的碳化硅半导体装置的参考俯视图。
图5是实施方式2的碳化硅半导体装置的俯视图。
图6是实施方式2的碳化硅半导体装置的剖面图。
图7是实施方式2的碳化硅半导体装置的变形例的俯视图。
图8是实施方式2的碳化硅半导体装置的变形例的俯视图。
图9是实施方式3的碳化硅半导体装置的俯视图。
图10是实施方式4的碳化硅半导体装置的俯视图。
图11是实施方式5的碳化硅半导体装置的俯视图。
图12是示出实施方式6的电力变换装置图的结构的示意图。
(符号说明)
10：半导体基板；20：漂移层；21：第1离开区域；22：第2离开区域；30：阱区域；31：终端阱区域；35：接触区域；40：源极区域；50：栅极绝缘膜；55：层间绝缘膜；60：栅极电极；71：肖特基电极；80：源极电极；81：漏极电极；90：接触孔；100：电源；200；电力变换装置；201：主变换电路；202：驱动电路；203：控制电路；300：负载。
具体实施方式
以下，参照附图，说明实施方式。此外，附图是示意地示出的图，在不同的附图中分别示出的图像的尺寸以及位置的相互关系未必正确地记载，而可适当地变更。另外，在以下的说明中，对同样的构成要素附加相同的符号而图示，它们的名称以及功能也相同。因此，有时省略关于它们的详细的说明。
在以下的实施方式中，将第1导电类型设为n型、将第2导电类型设为p型而进行说明，但导电类型也可以相反。
实施方式1
首先，说明本公开的实施方式1的碳化硅半导体装置。
图1是作为实施方式1的碳化硅半导体装置的内置肖特基势垒二极管的碳化硅MOSFET(内置SBD的SiC-MOSFET)的活性区域端部处的碳化硅层的表面附近的俯视图。另外，图2是横截本实施方式的内置SBD的SiC-MOSFET的活性区域端的SBD区域的面的剖面图。
如图1所示，在本实施方式的内置SBD的SiC-MOSFET的活性区域，周期性地形成有与条纹状的SBD对应的条纹状的n型第1离开区域21。活性区域的周围是终端区域，在终端区域，以包围活性区域的方式形成有p型的终端阱区域31。
在活性区域的端部、即活性区域和终端区域的边界附近的活性区域，相对从活性区域的中央部延伸的方向直角地折弯而形成有条纹状的第1离开区域21。在此，条纹状的第1离开区域21在活性区域的中央部和周边部以相同的宽度、即恒定的宽度形成。
在各第1离开区域21的周围，以在俯视时包围第1离开区域21的方式周期性地形成有p型的阱区域30。即，n型的第1离开区域21形成于阱区域30的俯视时的内部。在各阱区域30的俯视时的内部，在从第1离开区域21侧向内侧进入预定的距离的内部形成有低电阻p型的接触区域35。另外，在接触区域35的与第1离开区域21相反的一侧，形成有低电阻n型的源极区域40。在源极区域40的外侧，形成有阱区域30。
在形成有接触区域35和源极区域40的各阱区域30的外侧、即在俯视时与形成有第1离开区域21的一侧相反的一侧，与阱区域30邻接地形成有n型的第2离开区域22。第2离开区域22是漂移层20的一部分。
另外，邻接的阱区域30相互离开地形成。在阱区域30与终端区域的终端阱区域31之间，也形成有第2离开区域22。
接下来，使用图2，说明横截图1的一个第1离开区域21的方向、即相对条纹状的第1离开区域21的延伸方向正交的方向的剖面构造。
如图2所示，在本实施方式的内置SBD的SiC-MOSFET中，在由n型且低电阻的碳化硅构成的半导体基板10的表面上，形成有由n型的碳化硅构成的漂移层20。在漂移层20的表层部，设置有在剖面视时离开的、由p型的碳化硅构成的一对阱区域30。一对阱区域30之间成为作为漂移层20的一部分的、n型的第1离开区域21。
夹着第1离开区域21而阱区域30的相反侧、即阱区域30的外侧是漂移层20的一部分，成为n型的第2离开区域22。在从第2离开区域22侧朝向第1离开区域21从阱区域30的第2离开区域22侧的端向内部进入预定的间隔的位置的表层部，形成有由n型的碳化硅构成的源极区域40。另外，在源极区域40的更内侧、即比源极区域40更靠第1离开区域21侧的阱区域30的表层部的内部，形成有低电阻p型且p型杂质浓度比阱区域30高的、由p型的碳化硅构成的接触区域35。在此，不依赖于有无离子注入，将由碳化硅构成的区域、即当初形成为漂移层20的区域称为碳化硅层。
在此，源极区域40和接触区域35相接地形成。
在源极区域40以及接触区域35的表面上，形成有与阱区域30以及源极区域40欧姆连接的源极电极80。在从第1离开区域21的表面到与第1离开区域21邻接的阱区域30的表面上形成有肖特基电极71，肖特基电极71和第1离开区域21被肖特基连接。由第1离开区域21和肖特基电极71构成SBD，第1离开区域21和肖特基电极71的界面成为肖特基界面。
在阱区域30内的源极区域40的表面上、第2离开区域22上、以及在俯视时源极区域40与第2离开区域22之间的阱区域30上，形成有由氧化硅构成的栅极绝缘膜50。在俯视时源极区域40与第2离开区域22之间的阱区域30上，隔着栅极绝缘膜50形成有由低电阻多结晶硅构成的栅极电极60。在形成有栅极电极60的部位的下部，隔着栅极绝缘膜50与栅极电极60对置的阱区域30的表层部成为沟道区域。
在栅极电极60和栅极绝缘膜50之上，形成有由氧化硅构成的层间绝缘膜55。源极区域40上和接触区域35上以及肖特基电极71上成为栅极绝缘膜50和层间绝缘膜55被去除的接触孔90，在接触孔90内以及层间绝缘膜55上形成有源极电极80。在图1中，用虚线记载了接触孔90的俯视时上的位置。
在源极电极80与接触区域35之间，形成有使接触区域35和源极电极80欧姆连接的由金属硅化物构成的欧姆电极(未图示)。
在半导体基板10的与漂移层20相反的一侧的面，形成有漏极电极81。在半导体基板10与漏极电极81之间，形成有与半导体基板10和漏极电极81欧姆连接的由金属硅化物构成的欧姆电极(未图示)。
此外，肖特基电极71和源极电极80也可以由相同的材料形成。
以下，说明作为本公开的实施方式1的碳化硅半导体装置的内置SBD的SiC-MOSFET的制造方法。
首先，在第1主面的面方位为具有偏离角(4°等)的(0001)面、具有4H的多型的、由n型且低电阻的碳化硅构成的半导体基板10的第1主面上，通过化学气相沉积法(ChemicalVapor Deposition：CVD法)，外延生长1×1015cm-3以上且1×1017cm-3以下的杂质浓度、n型、5μm以上且100μm以下的厚度的由碳化硅构成的漂移层20。漂移层20的厚度根据碳化硅半导体装置的耐压也可以为100μm以上。
接着，在漂移层20的表面的预定的区域利用光致抗蚀剂等形成注入掩模，将作为p型的杂质的Al(铝)离子注入。此时，Al的离子注入的深度成为不超过漂移层20的厚度的0.5μm以上且3μm以下程度。另外，离子注入的Al的杂质浓度是1×1017cm-3以上且1×1019cm-3以下的范围，高于漂移层20的杂质浓度。之后，去除注入掩模。通过本工序Al离子注入的区域成为阱区域30。
接下来，以使漂移层20的表面的阱区域30的内侧的预定的部位开口的方式利用光致抗蚀剂等形成注入掩模，将作为n型的杂质的N(氮)离子注入。设为N的离子注入深度比阱区域30的厚度浅。另外，离子注入的N的杂质浓度是1×1018cm-3以上且1×1021cm-3以下的范围，设为超过阱区域30的p型的杂质浓度。在本工序中被注入N的区域中的呈现n型的区域成为源极区域40。之后，去除注入掩模。
另外，通过同样的方法，通过在阱区域30的内侧的预定的区域以比阱区域30的杂质浓度高的杂质浓度将Al离子注入，形成接触区域35。接触区域35的Al的杂质浓度是1×1018cm-3以上且1×1021cm-3以下的范围即可。
接下来，通过热处理装置，在氩(Ar)气等惰性气体气氛中，在1300至1900℃的温度下，进行30秒至1小时的退火。通过该退火，使离子注入的N以及Al电气地活性化。
接着，对漂移层20、阱区域30、源极区域40以及接触区域35的碳化硅层的表面进行热氧化，形成10nm以上且300nm以下的厚度的作为栅极绝缘膜50的氧化硅膜。接下来，在栅极绝缘膜50之上，通过减压CVD法形成具有导电性的多结晶硅膜，并对其进行构图，从而形成栅极电极60。接着，通过减压CVD法形成由氧化硅构成的层间绝缘膜55。
接下来，通过干蚀刻法，形成贯通层间绝缘膜55和栅极绝缘膜50并到达活性区域内的接触区域35和源极区域40的接触孔(接触孔的第1部分)。
接着，通过溅射法等，形成以镍(Ni)为主成分的金属膜后，进行600至1100℃的温度的热处理，使以Ni为主成分的金属膜和接触孔(第1部分)内的碳化硅层反应，在碳化硅层与金属膜之间形成硅化物。在金属膜是Ni的情况下，硅化物成为镍硅化物。接着，利用湿蚀刻去除反应而成的硅化物以外的残留的金属膜。在此形成的硅化物成为未图示的欧姆电极。
接下来，在欧姆电极以及层间绝缘膜55的表面上，通过光刻法形成抗蚀剂掩模。
接着，在形成了抗蚀剂掩模的状态下，使用包含氢氟酸的蚀刻液，对第1离开区域21的表面的上方的栅极绝缘膜50和层间绝缘膜55进行湿蚀刻。在此被湿蚀刻的区域也成为接触孔的一部分(接触孔的第2部分)。之后，去除抗蚀剂掩模。
接下来，在第1离开区域21的表面上，形成与第1离开区域21肖特基连接的、Ti、Mo等的肖特基电极71。另外，在肖特基电极71上、欧姆电极上，形成以Al为主成分的源极电极80。
接着，通过与背面侧的背面欧姆电极相接地在底侧形成漏极电极81，能够制造图2示出剖面图的、作为本实施方式的碳化硅半导体装置的内置SBD的SiC-MOSFET。
此外，第1离开区域21的折弯角度无需为90°，也可以是接近90°的角度。另外，只要以比60°程度大的角度折弯，则相比于无折弯部的情形，能够提高活性区域端周边的SBD密度。
另外，说明为第1离开区域21在俯视时以相同的宽度形成，但也可以不以严密相同的宽度形成第1离开区域21。关于第1离开区域21的宽度，只要施加到肖特基界面的电场不增大，则也可以有±1μm程度的差异。
在此，在本实施方式的碳化硅半导体装置的续流工作中，原则上续流电流流入SBD，在阱区域30与漂移层20之间的pn体二极管中不流过续流电流。如本实施方式所述，如果未在端部折弯地形成SBD，则在活性区域和终端区域的边界附近，SBD的面密度比活性区域中央部变小，有时易于对体二极管施加电压而体二极管易于导通。另外，在扩大SBD的宽度时，有时使反向阻断状态的泄漏电流增加。
然而，在本实施方式的碳化硅半导体装置中，在活性区域端折弯地形成有第1离开区域21，所以在活性区域和终端区域的边界附近，也能够使SBD的面密度成为与活性区域中央部相同的程度。因此，能够防止在活性区域的端部处体二极管易于导通。
在作为本实施方式的碳化硅半导体装置的内置SBD的SiC-MOSFET中，条纹状的第1离开区域21的宽度恒定，并且条纹状的第1离开区域21在活性区域被折弯，所以无需增加活性区域的反向阻断状态的泄漏电流，而能够提高活性区域端周边的SBD密度，使更高密度的单极性电流流过。
此外，为了提高活性区域端周边的SBD密度，考虑与活性区域的SBD独立地设置孤立的SBD的方法，但关于在剖面视时减小了宽度的SBD区域，在通过离子注入形成SBD区域的周围的阱区域30时用抗蚀剂保护来形成成为SBD的区域。此时，如图3以及图4的参考俯视图所示，在使宽度变窄而孤立地形成SBD区域时、具体而言在阱区域30内分离地形成第1离开区域21时，在注入离子时宽度细的直线状的抗蚀剂有时倒塌而成为图案缺陷。
但是，根据本实施方式的碳化硅半导体装置，在被一个阱区域30包围的范围中折弯地连续地形成有与SBD区域对应的第1离开区域21，所以在注入离子时宽度细的抗蚀剂难以倒塌，相比于形成孤立的SBD区域的情况、形成直线上的SBD区域的情况，能够抑制发生图案缺陷。
实施方式2
图5是实施方式2的碳化硅半导体装置中的活性区域端部的碳化硅层的表面附近的俯视图。本实施方式的碳化硅半导体装置与实施方式1的碳化硅半导体装置不同，条纹状的第1离开区域21在活性区域端部处折弯2次。折弯2次后的部分相对从活性区域的中心延伸的部分折弯180°，与从活性区域的中心延伸的部分平行地形成。其他方面与实施方式1相同，所以省略详细的说明。
如图5所示，作为本实施方式的碳化硅半导体装置的内置SBD的SiC-MOSFET的SBD即第1离开区域21在活性区域端部处折弯180°。在折弯的第1离开区域21之间形成有阱区域30。折弯的第1离开区域21的顶端与第1离开区域21自身不连接。
在此，图6示出在第1离开区域21被折弯的区域在一个阱区域30内横截2根条纹状第1离开区域21的面的剖面示意图。如图6的剖面示意图所示，在阱区域30内形成有2根条纹状的第1离开区域21，在2根第1离开区域21之间的被第1离开区域21夹着的区域也形成有p型的阱区域30。
在图6中，在2根第1离开区域21和其之间的被第1离开区域21夹着的阱区域30以及第1离开区域21的外侧的阱区域30之上，形成有肖特基电极71。接触孔90如图5的虚线所示，以使第1离开区域21、被第1离开区域21夹着的阱区域30、第1离开区域21与接触区域35之间的阱区域30、接触区域35、以及源极区域40的一部分之上开口的方式形成，在接触孔90内和层间绝缘膜55上形成有源极电极80。在接触区域35上还形成有未图示的欧姆电极。
阱区域30和肖特基电极71也可以肖特基连接。
另外，关于本实施方式的内置SBD的SiC-MOSFET的制造方法，如果将把第1离开区域21和其之间的阱区域30合起来的区域作为接触孔的第2部分制造，则能够用与实施方式1的内置SBD的SiC-MOSFET相同的方法制造。
在作为本实施方式的碳化硅半导体装置的内置SBD的SiC-MOSFET中，在活性区域端部处，折弯180°而形成有第1离开区域21。因此，在第1离开区域21被折弯的区域，相比于扩大第1离开区域21的宽度的情况，防止施加到肖特基界面的电场变小而在反向阻断状态下泄漏电流增加的同时，能够形成在相对第1离开区域21的延伸方向的每单位长度下相对于活性区域的中央部2倍以上的面积的SBD。
进而，在通过离子注入形成SBD区域的周围的阱区域30时，由于被折弯180°地形成宽度窄的离子注入用抗蚀剂掩模，所以抗蚀剂掩模在端处难以倒塌，能够进一步抑制发生图案缺陷。
此外，被折弯180°的第1离开区域21的折弯部分的顶端如图5所示，未与第1离开区域21自身连接。但是，也可以如在图7中其俯视图所示，折弯的第1离开区域21的折弯部分的顶端与直线状的第1离开区域21连接。在此，在俯视时被第1离开区域21包围的区域形成有阱区域30。
在图7所示的构造中，也在防止在反向阻断状态下泄漏电流增加的同时，在活性区域的端部处能够形成相对于活性区域的中央部2倍以上的面积的SBD。
在图7所示的构造中，在反向阻断状态下泄漏电流比图5的构造稍微增加，但在制造时更难以引起抗蚀剂倒塌，并且，在活性区域的端部处，能够形成相对于活性区域的中央部2倍以上的面积的SBD。
进而，折弯的第1离开区域21也可以如在图8中其俯视图所示，曲线地折弯。在图8所示的构造中，第1离开区域21按照U字状折弯，第1离开区域21的外周部曲线状地形成。通过该构造，也在防止在反向阻断状态下泄漏电流增加的同时，在活性区域的端部处，能够形成相对于活性区域的中央部2倍以上的面积的SBD，作为整体能够使流入活性区域端部的单极性电流成为与活性化中央部相同的程度的密度。
实施方式3
图9是实施方式3的碳化硅半导体装置中的活性区域端部的碳化硅层的表面附近的俯视图。本实施方式的碳化硅半导体装置与实施方式1的碳化硅半导体装置不同，条纹状的第1离开区域21在活性区域端部处被折弯3次以上。其他方面与实施方式1相同，所以省略详细的说明。
如在图9中其俯视图所示，作为本实施方式的碳化硅半导体装置的内置SBD的SiC-MOSFET的SBD的第1离开区域21在活性区域端部处之字形状地形成、即将直线左右交替折弯的形状地形成。折弯的次数是3次以上即可。
在本实施方式的碳化硅半导体装置中，也在第1离开区域21被折弯的区域，相比于扩大第1离开区域21的宽度的情况，防止施加到肖特基界面的电场变小而在反向阻断状态下泄漏电流增加的同时，能够形成在相对第1离开区域21的延伸方向的每单位长度下相对于活性区域的中央部2倍以上的面积的SBD。另外，在通过离子注入形成SBD区域的周围的阱区域30时，之字形状地折弯而形成宽度窄的离子注入用抗蚀剂掩模，所以抗蚀剂掩模在端处不易被挤压，能够进一步抑制发生图案缺陷。
实施方式4
图10是实施方式4的碳化硅半导体装置中的活性区域端部的碳化硅层的表面附近的俯视图。本实施方式的碳化硅半导体装置与实施方式1的碳化硅半导体装置不同，在活性区域端部的第1离开区域21被折弯的区域未形成阱区域30内的源极区域40。其他方面与实施方式2相同，所以省略详细的说明。
图10是作为本实施方式的化硅半导体装置的内置SBD的SiC-MOSFET的SBD的碳化硅层表面附近的俯视图。如图10所示，在本实施方式的内置SBD的SiC-MOSFET中，在活性区域中央部在阱区域30内以夹着第1离开区域21的方式形成有条纹状地形成的源极区域40，相对于此，在活性区域端部的第1离开区域21被折弯的区域未形成源极区域40。
在此，关于在实施方式2中与源极区域40同样地在阱区域30内包围第1离开区域21的接触区域35，与实施方式2同样地，以包围第1离开区域21整体的方式形成。
根据作为本实施方式的碳化硅半导体装置的内置SBD的SiC-MOSFET，在折返地形成有第1离开区域21的区域未形成源极区域40，所以能够进一步减小与第1离开区域21的延伸方向正交的方向的折返部的阱区域30的宽度。因此，即使由于从折返部去除源极区域40在该部位未形成MOSFET而导致有电流减少量，由于能够减小一个阱区域30的宽度而能够每单位面积配置更多的阱区域30，作为整体能够高密度地配置阱区域30。因此，能够进一步降低导通电阻。
在本实施方式的碳化硅半导体装置中，除了通过实施方式2的碳化硅半导体装置得到的效果以外，能够进一步降低导通电阻。
进而，相比于实施方式2的碳化硅半导体装置，能够减小活性区域中央部中的第2离开区域22的宽度(与第1离开区域21的延伸方向正交的方向的长度)，所以能够进一步降低施加到形成于第2离开区域22上的栅极绝缘膜50的电场，能够提高碳化硅半导体装置的可靠性。另外，相比于实施方式2的碳化硅半导体装置，能够提高活性区域整体的每单位面积的第1离开区域21、即SBD密度，所以能够使更高密度的单极性电流流过。
此外，在本实施方式中，说明了接触区域35包围第1离开区域21的构造，但接触区域35无需一定包围第1离开区域21，也可以与源极区域40同样地在折返部去除。
实施方式5
图11是实施方式5的碳化硅半导体装置中的活性区域端部的碳化硅层的表面附近的俯视图。本实施方式的碳化硅半导体装置与实施方式4的碳化硅半导体装置不同，在第1离开区域21被折弯的区域，阱区域30与邻接的阱区域30连接。其他方面与实施方式4相同，所以省略详细的说明。
图11是作为本实施方式的化硅半导体装置的内置SBD的SiC-MOSFET的SBD的碳化硅层表面附近的俯视图。如图11所示，在本实施方式的内置SBD的SiC-MOSFET中，包围各第1离开区域21的阱区域30、即在内部具备第1离开区域20的阱区域30相互连接。在实施方式1～4中，在第1离开区域21的折返部的阱区域30与邻接的阱区域30之间设置有n型的第2离开区域22，但在本实施方式中，在折返部未设置第2离开区域22。
在此，关于接触区域35，与实施方式4同样地，以包围各第1离开区域21整体的方式形成。
根据作为本实施方式的碳化硅半导体装置的内置SBD的SiC-MOSFET，在第1离开区域21的折返部未形成源极区域40，而且邻接的阱区域30相互连接。因此，能够进一步减小与第1离开区域21的延伸方向正交的方向的、包围一个第1离开区域21的阱区域30的折返部的宽度。因此，能够每单位面积配置更多的包围一个第1离开区域21的阱区域30，能够进一步降低导通电阻。
另外，相比于实施方式4的碳化硅半导体装置，能够减小活性区域中央部中的第2离开区域22的宽度(与第1离开区域21的延伸方向正交的方向的长度)，所以能够进一步降低施加到形成于第2离开区域22上的栅极绝缘膜50的电场，能够提高碳化硅半导体装置的可靠性。另外，相比于实施方式4的碳化硅半导体装置，能够提高活性区域整体的每单位面积的第1离开区域21、即SBD密度，所以能够使更高密度的单极性电流流过。
在本实施方式的碳化硅半导体装置中，除了通过实施方式4的碳化硅半导体装置得到的效果以外，能够进一步降低导通电阻，能够进一步提高可靠性。
此外，在上述实施方式中，作为p型杂质使用了铝(Al)，但p型杂质也可以是硼(B)或者镓(Ga)。n型杂质也可以是磷(P)而并非氮(N)。在实施方式1～5中说明的MOSFET中，栅极绝缘膜无需一定为SiO2等的氧化膜，也可以是氧化膜以外的绝缘膜或者氧化膜以外的绝缘膜和氧化膜的组合。另外，在上述实施方式中，使用结晶构造、主面的面方位、偏离角以及各注入条件等的具体的例子进行了说明，但应用范围不限于这些数值范围。
另外，在上述实施方式中，说明了在漏极电极81形成于半导体基板10的背面的、所谓纵型MOSFET的碳化硅半导体装置内置有SBD的例子，但还能够应用于在具有超级结构造的MOSFET内置有SBD的例子。
实施方式6
本实施方式是将上述实施方式1～5的碳化硅半导体装置应用于电力变换装置的例子。本公开不限定于特定的电力变换装置，但以下，作为实施方式6，说明将本公开应用于三相的逆变器的情况。
图12示出应用本实施方式的电力变换装置的电力变换系统的结构的框图。
图12所示的电力变换系统包括电源100、电力变换装置200、负载300。电源100是直流电源，对电力变换装置200供给直流电力。电源100能够由各种例子构成，例如，既能够由直流体系、太阳能电池、蓄电池构成，也可以由与交流体系连接的整流电路、AC/DC转换器构成。另外，电源100也可以由将从直流体系输出的直流电力变换为预定的电力的DC/DC转换器构成。
电力变换装置200是连接于电源100与负载300之间的三相的逆变器，将从电源100供给的直流电力变换为交流电力，对负载300供给交流电力。电力变换装置200如图12所示，具备：主变换电路201，将直流电力变换为交流电力而输出；驱动电路202，输出驱动主变换电路201的各开关元件的驱动信号；以及控制电路203，将控制驱动电路202的控制信号输出给驱动电路202。
驱动电路202通过使栅极电极的电压和源极电极的电压成为同电位，对常断型的各开关元件进行截止控制。
负载300是通过从电力变换装置200供给的交流电力驱动的三相的电动机。此外，负载300不限于特定的用途，是搭载于各种h电气设备的电动机，例如被用作面向混合动力汽车、电动汽车、铁路车辆、电梯或者空调设备的电动机。
以下，详细说明电力变换装置200。主变换电路201具备开关元件和续流二极管(未图示)，通过开关元件开关，将从电源100供给的直流电力变换为交流电力，供给到负载300。主变换电路201的具体的电路结构有各种例子，但本实施方式的主变换电路201是2电平的三相全桥电路，能够由6个开关元件和与各个开关元件反并联的6个续流二极管构成。在主变换电路201的各开关元件中，应用上述实施方式1～5中的任意实施方式的碳化硅半导体装置。关于6个开关元件，针对每2个开关元件串联连接而构成上下支路，各上下支路构成全桥电路的各相(U相、V相、W相)。而且，各上下支路的输出端子、即主变换电路201的3个输出端子与负载300连接。
驱动电路202生成驱动主变换电路201的开关元件的驱动信号，供给到主变换电路201的开关元件的控制电极。具体而言，依照来自后述控制电路203的控制信号，将使开关元件成为导通状态的驱动信号和使开关元件成为截止状态的驱动信号输出给各开关元件的控制电极。在将开关元件维持为导通状态的情况下，驱动信号是开关元件的阈值电压以上的电压信号(导通信号)，在将开关元件维持为截止状态的情况下，驱动信号成为开关元件的阈值电压以下的电压信号(截止信号)。
控制电路203以对负载300供给期望的电力的方式控制主变换电路201的开关元件。具体而言，根据应供给到负载300的电力，计算主变换电路201的各开关元件应成为导通状态的时间(导通时间)。例如，能够通过根据应输出的电压调制开关元件的导通时间的PWM控制，控制主变换电路201。而且，以在各时间点向应成为导通状态的开关元件输出导通信号，向应成为截止状态的开关元件输出截止信号的方式向驱动电路202输出控制指令(控制信号)。驱动电路202依照该控制信号，向各开关元件的控制电极输出导通信号或者截止信号作为驱动信号。
在本实施方式的电力变换装置中，作为主变换电路201的开关元件应用实施方式1～5的碳化硅半导体装置，所以能够实现低损耗、并且提高了高速开关的可靠性的电力变换装置。
在本实施方式中，说明了将本公开应用于2电平的三相逆变器的例子，但本公开不限于此，能够应用于各种电力变换装置。在本实施方式中，设为2电平的电力变换装置，但也可以是3电平、多电平的电力变换装置，在对单相负载供给电力的情况下，也可以将本公开应用于单相的逆变器。另外，在对直流负载等供给电力的情况下，还能够将本公开应用于DC/DC转换器、AC/DC转换器。
另外，应用本公开的电力变换装置不限定于上述负载是电动机的情况，例如，既能够用作放电加工机、激光加工机、或者感应加热烹调器、非接触器供电系统的电源装置，进而也能够用作太阳能发电系统、蓄电系统等的功率调节器。

Claims (12)

1.一种碳化硅半导体装置，其特征在于，具备：
第1导电类型的碳化硅的半导体基板；
第1导电类型的漂移层，形成于所述半导体基板上；
第2导电类型的阱区域，设置于所述漂移层的表层；
第1导电类型的源极区域，在所述阱区域的表层部在俯视时形成于所述阱区域的内部；
第1导电类型的第1离开区域，在所述阱区域的俯视时的内部，形成为宽度恒定的条纹状且其端部折弯的形状；
肖特基电极，形成于所述第1离开区域上，与所述第1离开区域肖特基连接；
源极电极，与所述阱区域以及所述源极区域欧姆连接，形成于所述肖特基电极上；
第1导电类型的第2离开区域，与所述阱区域邻接地形成；以及
栅极电极，在俯视时在所述源极区域与所述第2离开区域之间的所述阱区域上隔着栅极绝缘膜形成。
2.根据权利要求1所述的碳化硅半导体装置，其特征在于，
所述第1离开区域在所述端部处折弯180°。
3.根据权利要求1或者2所述的碳化硅半导体装置，其特征在于，
所述第1离开区域不与所述第1离开区域自身连接。
4.根据权利要求1或者2所述的碳化硅半导体装置，其特征在于，
关于所述第1离开区域，所述端部的折弯的部位的外周部是曲线。
5.根据权利要求1所述的碳化硅半导体装置，其特征在于，
所述第1离开区域在俯视时折弯3次以上。
6.根据权利要求1至5中的任意一项所述的碳化硅半导体装置，其特征在于，
所述源极区域未在所述端部形成。
7.根据权利要求1至6中的任意一项所述的碳化硅半导体装置，其特征在于，
所述阱区域在所述漂移层的表层相互离开地形成有多个。
8.根据权利要求1至6中的任意一项所述的碳化硅半导体装置，其特征在于，
在俯视时在内部具备所述第1离开区域的所述阱区域在所述漂移层的表层相互连接地形成。
9.根据权利要求1至8中的任意一项所述的碳化硅半导体装置，其特征在于，
所述阱区域内的被所述第1离开区域夹着的区域是所述阱区域的一部分。
10.根据权利要求9所述的碳化硅半导体装置，其特征在于，
在所述阱区域内的被所述第1离开区域夹着的区域即所述阱区域的一部分上形成有所述源极电极。
11.根据权利要求1至10中的任意一项所述的碳化硅半导体装置，其特征在于，
进而，以包围所述阱区域内的所述第1离开区域的方式具备第2导电类型的杂质浓度比所述阱区域高的第2导电类型的接触区域。
12.一种电力变换装置，其特征在于，具备：
主变换电路，具有权利要求1至11中的任意一项所述的碳化硅半导体装置，该主变换电路将输入的电力变换而输出；
驱动电路，通过使所述碳化硅半导体装置的所述栅极电极的电压成为与所述源极电极的电压相同而进行截止工作，将驱动所述碳化硅半导体装置的驱动信号输出给所述碳化硅半导体装置；以及
控制电路，将控制所述驱动电路的控制信号输出给所述驱动电路。
CN202180100068.5A 2021-07-07 2021-07-07 碳化硅半导体装置以及使用碳化硅半导体装置的电力变换装置 Pending CN117642873A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2021/025657 WO2023281669A1 (ja) 2021-07-07 2021-07-07 炭化珪素半導体装置および炭化珪素半導体装置を用いた電力変換装置

Publications (1)

Publication Number Publication Date
CN117642873A true CN117642873A (zh) 2024-03-01

Family

ID=84800519

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180100068.5A Pending CN117642873A (zh) 2021-07-07 2021-07-07 碳化硅半导体装置以及使用碳化硅半导体装置的电力变换装置

Country Status (3)

Country Link
JP (1) JPWO2023281669A1 (zh)
CN (1) CN117642873A (zh)
WO (1) WO2023281669A1 (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014060301A (ja) * 2012-09-18 2014-04-03 Toshiba Corp 電力用半導体装置及びその製造方法
JP6678810B2 (ja) * 2017-02-24 2020-04-08 三菱電機株式会社 炭化珪素半導体装置および電力変換装置
DE112018006456T5 (de) * 2017-12-19 2020-09-03 Mitsubishi Electric Corporation Siliciumcarbid-Halbleitereinheit und Leistungswandler

Also Published As

Publication number Publication date
JPWO2023281669A1 (zh) 2023-01-12
WO2023281669A1 (ja) 2023-01-12

Similar Documents

Publication Publication Date Title
CN110709997B (zh) 半导体装置以及电力变换装置
US11646369B2 (en) Silicon carbide semiconductor device having a conductive layer formed above a bottom surface of a well region so as not to be in ohmic connection with the well region and power converter including the same
CN110352497B (zh) 碳化硅半导体装置以及电力变换装置
US20190348524A1 (en) Silicon carbide semiconductor device, power converter, and method of manufacturing silicon carbide semiconductor device
CN111466032B (zh) 碳化硅半导体装置以及电力变换装置
CN111466031B (zh) 碳化硅半导体装置以及电力变换装置
JPWO2018084020A1 (ja) 炭化珪素半導体装置および電力変換装置
CN110431669B (zh) 半导体装置以及电力变换装置
US11508840B2 (en) Silicon carbide semiconductor device and power converter
JP7047981B1 (ja) 炭化珪素半導体装置および電力変換装置
CN115956296A (zh) 半导体装置、电力变换装置以及半导体装置的制造方法
JP7370476B2 (ja) 炭化珪素半導体装置の製造方法、炭化珪素半導体装置および電力変換装置
JP6947338B1 (ja) 炭化珪素半導体装置および電力変換装置の製造方法
US20230282741A1 (en) Silicon carbide semiconductor device and power conversion device
CN117642873A (zh) 碳化硅半导体装置以及使用碳化硅半导体装置的电力变换装置
WO2020188686A1 (ja) 炭化珪素半導体装置および電力変換装置
US20240194780A1 (en) Semiconductor device and power conversion apparatus
WO2024028995A1 (ja) 半導体装置および電力変換装置
JP7062143B1 (ja) 半導体装置及び電力変換装置
WO2022264212A1 (ja) 炭化珪素半導体装置および炭化珪素半導体装置を用いた電力変換装置
US20230215921A1 (en) Silicon carbide semiconductor device and power converter

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination