JP6947338B1 - 炭化珪素半導体装置および電力変換装置の製造方法 - Google Patents

炭化珪素半導体装置および電力変換装置の製造方法 Download PDF

Info

Publication number
JP6947338B1
JP6947338B1 JP2021521449A JP2021521449A JP6947338B1 JP 6947338 B1 JP6947338 B1 JP 6947338B1 JP 2021521449 A JP2021521449 A JP 2021521449A JP 2021521449 A JP2021521449 A JP 2021521449A JP 6947338 B1 JP6947338 B1 JP 6947338B1
Authority
JP
Japan
Prior art keywords
silicon carbide
semiconductor device
manufacturing
carbide semiconductor
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021521449A
Other languages
English (en)
Other versions
JPWO2021161436A1 (ja
Inventor
史郎 日野
史郎 日野
康史 貞松
康史 貞松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2021161436A1 publication Critical patent/JPWO2021161436A1/ja
Application granted granted Critical
Publication of JP6947338B1 publication Critical patent/JP6947338B1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/045—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide passivating silicon carbide surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H02M7/53871—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters
    • H02P27/08—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters with pulse width modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本開示の炭化珪素半導体装置の製造方法は、炭化珪素層の上方の一部に絶縁膜を形成する工程と、絶縁膜に隣接して前記炭化珪素層上にオーミック電極を形成する工程と、オーミック電極上の酸化層を除去する工程と、オーミック電極が絶縁膜と隣接している方とは反対側を開口させて、酸化層が除去されたオーミック電極上および絶縁膜上にマスクを形成する工程と、マスクが形成された状態でフッ酸により被エッチング膜をウェットエッチングする工程とを備えたものである。本開示の炭化珪素半導体装置の製造方法によれば、欠陥の少ない炭化珪素半導体装置を製造できる。

Description

本開示は、炭化珪素で構成される炭化珪素半導体装置の製造方法および炭化珪素半導体装置を用いた電力変換装置の製造方法に関するものである。
炭化珪素（ＳｉＣ）を用いた絶縁ゲート型電界効果トランジスタ（ＭＯＳＦＥＴ：Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ−Ｔｒａｎｓｉｓｔｏｒ）にＳＢＤ（Ｓｃｈｏｔｔｋｙ Ｂａｒｒｉｅｒ Ｄｉｏｄｅ）を内蔵させ、還流動作時にＭＯＳＦＥTの寄生ｐｎダイオードにバイポーラ電流が流れないようにした炭化珪素半導体装置が知られている。
ＳＢＤを内蔵されたＳｉＣ−ＭＯＳＦＥＴにおいて、ショットキーコンタクトとオーミックコンタクトを同一コンタクトホール内に形成し、ショットキーコンタクト形成予定箇所を保護膜で覆った状態でオーミックコンタクトのためのオーミック電極を形成し、オーミック電極を形成した後で、保護膜をフッ酸で除去した面にショットキー電極を形成することによりショットキーコンタクトを形成して製造する方法が知られていた（例えば特許文献１）。
特開２０１４−１５７８９６号公報
ＳＢＤを内蔵させたＳｉＣ−ＭＯＳＦＥＴを製造するにあたり、保護膜をフッ酸でエッチングするときに、オーミック電極をレジストマスクなどで覆った状態でオーミック電極に隣接する保護膜をエッチングすることがある。オーミック電極の表面が酸化されていると、保護膜をフッ酸でウェットエッチングするときに、フッ酸がオーミック電極とレジストマスクとの界面に侵食し、例えばＭＯＳＦＥＴのゲート電極近傍のゲート絶縁膜などの想定外の箇所までエッチングして、ゲート絶縁膜欠損、ゲート絶縁膜の絶縁不良などの製造不良が発生する場合があった。
また、ＳＢＤを内蔵させたＳｉＣ−ＭＯＳＦＥＴの製造時に限らず、炭化珪素半導体装置を製造するときに、オーミック電極上にレジストマスクを形成してフッ酸を含むエッチング液を用いてオーミック電極に隣接する絶縁膜をウェットエッチングするときに、オーミック電極とレジストマスクとの界面にフッ酸が侵食し、想定外の箇所までエッチングされる場合があった。
本開示は、上記のような課題を解決するためになされたものであり、フッ酸による予定外の箇所のエッチングを防止し、欠陥の少ない炭化珪素半導体装置の製造方法を提供することを目的とする。
本開示の炭化珪素半導体装置の製造方法は、炭化珪素層の上方の一部に絶縁膜を形成する工程と、絶縁膜に隣接して炭化珪素層上にオーミック電極を形成する工程と、オーミック電極上の酸化層を除去する工程と、オーミック電極の絶縁膜と隣接している方とは反対側を開口させて、酸化層が除去されたオーミック電極上および絶縁膜上にマスクを形成する工程と、レジストマスクが形成された状態でフッ酸により被エッチング膜をウェットエッチングする工程と、被エッチング膜をウェットエッチングした後にマスクを除去する工程とを備えたものである。
本開示にかかる炭化珪素半導体装置の製造方法によれば、欠陥の少ない炭化珪素半導体装置を製造できる。
実施の形態１に係る炭化珪素半導体装置の製造方法で製造した炭化珪素半導体装置の断面図である。 実施の形態１に係る炭化珪素半導体装置の製造方法で製造した炭化珪素半導体装置の平面図である。 実施の形態１に係る炭化珪素半導体装置の製造方法で製造した炭化珪素半導体装置の別の形態の平面図である。 実施の形態１に係る炭化珪素半導体装置の製造方法を説明する断面図である。 実施の形態１に係る炭化珪素半導体装置の製造方法を説明する断面図である。 実施の形態１に係る炭化珪素半導体装置の製造方法を説明する断面図である。 実施の形態１に係る炭化珪素半導体装置の製造方法を説明する断面図である。 実施の形態１に係る炭化珪素半導体装置の製造方法を説明する断面図である。 実施の形態１に係る炭化珪素半導体装置の製造方法を説明する断面図である。 実施の形態１に係る炭化珪素半導体装置の製造方法を採用しない場合の製造方法を説明する断面図である。 実施の形態１に係る炭化珪素半導体装置の製造方法を採用しない場合の製造方法を説明する断面図である。 実施の形態１に係る炭化珪素半導体装置の製造方法を採用しない場合の製造方法を説明する断面図である。 実施の形態１に係る炭化珪素半導体装置の製造方法を採用しない場合の製造方法を説明する断面図である。 実施の形態２に係る炭化珪素半導体装置の製造方法で製造した炭化珪素半導体装置の断面図である。 実施の形態２に係る炭化珪素半導体装置の製造方法で製造した炭化珪素半導体装置の平面図である。 実施の形態２に係る炭化珪素半導体装置の製造方法を説明する断面図である。 実施の形態２に係る炭化珪素半導体装置の製造方法を説明する断面図である。 実施の形態２に係る炭化珪素半導体装置の製造方法を説明する断面図である。 実施の形態２に係る炭化珪素半導体装置の製造方法を説明する断面図である。 実施の形態２に係る炭化珪素半導体装置の製造方法を説明する断面図である。 実施の形態２に係る炭化珪素半導体装置の製造方法を説明する断面図である。 実施の形態２に係る炭化珪素半導体装置の製造方法を説明する断面図である。 実施の形態２に係る炭化珪素半導体装置の製造方法を説明する断面図である。 実施の形態３に係る炭化珪素半導体装置の製造方法を説明する断面図である。 実施の形態３に係る炭化珪素半導体装置の製造方法を説明する断面図である。 実施の形態３に係る炭化珪素半導体装置の製造方法を説明する断面図である。 実施の形態３に係る炭化珪素半導体装置の製造方法を説明する断面図である。 実施の形態３に係る炭化珪素半導体装置の製造方法を説明する断面図である。 実施の形態３に係る炭化珪素半導体装置の製造方法を説明する断面図である。 実施の形態４に係る電力変換装置の製造方法で製造される電力変換装置の構成を示す模式図である。
以下、添付の図面を参照しながら実施の形態について説明する。なお、図面は模式的に示されるものであり、異なる図面にそれぞれ示されている画像のサイズ及び位置の相互関係は、必ずしも正確に記載されるものではなく、適宜変更され得る。また、以下の説明では、同様の構成要素には同じ符号を付して図示し、それらの名称及び機能も同様のものとする。よって、それらについての詳細な説明を省略する場合がある。
実施の形態１．
まず、本開示の実施の形態１にかかる製造方法で製造される炭化珪素半導体装置の構成を説明する。
図１は、実施の形態１にかかる製造方法で製造される炭化珪素半導体装置であるショットキーバリアダイオード内蔵炭化珪素ＭＯＳＦＥＴ（ＳＢＤ内蔵ＳｉＣ−ＭＯＳＦＥＴ）の活性領域の単位セルの断面図である。
図１において、ｎ型で低抵抗の炭化珪素で構成される半導体基板１０の表面上に、ｎ型の炭化珪素で構成されるドリフト層２０が形成されている。ドリフト層２０の表層部には、断面視で離間した、ｐ型の炭化珪素で構成される一対のウェル領域３０が設けられている。一対のウェル領域３０の間は、ドリフト層２０の一部である、第１離間領域２１となっている。
第１離間領域２１を挟んでウェル領域３０の外側は、ドリフト層２０の一部である、第２離間領域２２となっている。第２離間領域２２側から第１離間領域２１に向けてウェル領域３０の第２離間領域２２側の端から所定の間隔だけ内部に入った位置に、ｎ型の炭化珪素で構成されるソース領域４０が形成されている。また、ソース領域４０のさらに内側のウェル領域３０の表層部には、低抵抗ｐ型の炭化珪素で構成されるコンタクト領域３５が形成されている。ここで、イオン注入の有無によらず、炭化珪素で構成される領域（ドリフト層２０として形成された領域）を炭化珪素層と呼ぶ。
ソース領域４０およびコンタクト領域３５の表面上には、オーミック電極７０が形成されている。ウェル領域３０内のソース領域４０の表面上と、第２離間領域２２上、および、ソース領域４０と第２離間領域２２との間のウェル領域３０上には、ゲート絶縁膜５０が形成されている。ソース領域４０から第２離間領域２２にかけてのとの間の領域のゲート絶縁膜５０の上には、ゲート電極６０が形成されている。ゲート電極６０が形成されている箇所の下部で、ゲート絶縁膜５０を介してゲート電極６０と対向するウェル領域３０の表層部がチャネル領域となる。
ゲート電極６０とゲート絶縁膜５０との上には、層間絶縁膜５５が形成されており、層間絶縁膜５５とゲート絶縁膜５０とが形成されていない、第１離間領域２１上、コンタクト領域３５上、および、オーミック電極７０上には、ソース電極８０が形成されている。第１離間領域２１とソース電極８０とはショットキー接合し、ソース電極８０はショットキー電極でもある。ソース電極８０と第１離間領域２１との界面が、ショットキー界面となる。
また、半導体基板１０のドリフト層２０と反対側の面には、裏面オーミック電極７１とその外側にドレイン電極８５とが形成されている。
図２は、本開示の実施の形態１にかかる製造方法で製造されるＳＢＤ内蔵ＳｉＣ−ＭＯＳＦＥＴの活性領域の単位セルの平面図である。図２は、単位セルの炭化珪素層の表面における各領域を記載したもので、破線でオーミック電極７０形成領域を記載している。図２において、第１離間領域２１を取り囲むように、内側から順に、ウェル領域３０、コンタクト領域３５、ソース領域４０、ウェル領域３０、第２離間領域２２が形成されている。図示されていないゲート電極６０は、オーミック電極７０より外側に形成されている。なお、本開示の実施の形態１の製造方法で製造されるＳＢＤ内蔵ＳｉＣ−ＭＯＳＦＥＴの活性領域の単位セルは、図３にその平面図を示すように、ストライプ状の単位セルであってもよい。
図１および図２に示すように、オーミック電極７０とソース電極８０（ショットキー電極）とはゲート絶縁膜５０と層間絶縁膜５５とを貫通して設けられた一つのコンタクトホール内に形成されている。
図２からわかるように、図１で複数あるように見えるウェル領域３０などは、断面図の奥行き方向で繋がっていてもよい。また、図１〜図３で示した単位セルの構造が繰り返し配置されて活性領域となる。
ここから、本開示の実施の形態１にかかる炭化珪素半導体装置であるＳＢＤ内蔵ＳｉＣ−ＭＯＳＦＥＴの製造方法について、図４〜図９の断面模式図を用いて説明する。
図４は、図１〜３で示した本開示の実施の形態１にかかるＳＢＤ内蔵ＳｉＣ−ＭＯＳＦＥＴの製造工程の途中段階の状態を示す断面模式図であり、この段階までの工程を説明しておく。
まず、第１主面の面方位がオフ角を有する（０００１）面であり、４Ｈのポリタイプを有する、ｎ型で低抵抗の炭化珪素からなる半導体基板１０の上に、化学気相堆積法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ法）により、１×１０１５から１×１０１７ｃｍ−３の不純物濃度でｎ型、５から８０μｍの厚さの炭化珪素からなるドリフト層２０をエピタキシャル成長させる。ドリフト層２０の厚さは、炭化珪素半導体装置の耐圧によっては、８０μｍ以上であってもよい。
つづいて、ドリフト層２０の表面の所定の領域にフォトレジスト等により注入マスクを形成し、ｐ型の不純物であるＡｌ（アルミニウム）をイオン注入する。このとき、Ａｌのイオン注入の深さはドリフト層２０の厚さを超えない０．５から３μｍ程度とする。また、イオン注入されたＡｌの不純物濃度は、１×１０１７から１×１０１９ｃｍ−３の範囲でありドリフト層２０の不純物濃度より高くする。その後、注入マスクを除去する。本工程によりＡｌイオン注入された領域がウェル領域３０となる。
次に、ドリフト層２０の表面のウェル領域３０の内側の所定の箇所が開口するようにフォトレジスト等により注入マスクを形成し、ｎ型の不純物であるＮ（窒素）をイオン注入する。Ｎのイオン注入深さはウェル領域３０の厚さより浅いものとする。また、イオン注入したＮの不純物濃度は、１×１０１８から１×１０２１ｃｍ−３の範囲であり、ウェル領域３０のｐ型の不純物濃度を超えるものとする。本工程でＮが注入された領域のうちｎ型を示す領域がソース領域４０となる。その後、注入マスクを除去する。
また、同様の方法により、ウェル領域３０の内側の所定の領域にウェル領域３０の不純物濃度より高い不純物濃度でＡｌをイオン注入することにより、コンタクト領域３５を形成する。
次に、熱処理装置によって、アルゴン（Ａｒ）ガス等の不活性ガス雰囲気中で、１３００から１９００℃の温度で、３０秒から１時間のアニールを行なう。このアニールにより、イオン注入されたＮ及びＡｌを電気的に活性化させる。
つづいて、ドリフト層２０、ウェル領域３０、ソース領域４０、およびコンタクト領域３５の炭化珪素表面を熱酸化して所定の厚さのゲート絶縁膜５０である酸化珪素膜を形成する。次に、ゲート絶縁膜５０の上に、導電性を有する多結晶シリコン膜を減圧ＣＶＤ法により形成し、これをパターニングすることによりゲート電極６０を形成する。つづいて、酸化珪素からなる層間絶縁膜５５を減圧ＣＶＤ法により形成する。
また、半導体基板１０上のドリフト層２０が形成されていない面に裏面オーミック電極７１を形成し、図４にその断面図を示す構造を形成する。
次に、層間絶縁膜５５とゲート絶縁膜５０とを貫き、活性領域内のコンタクト領域３５とソース領域４０とに到達するコンタクトホールをドライエッチング法により形成する。ドライエッチング法によりコンタクトホールを形成することにより、炭化珪素層の表面に垂直なコンタクトホールを形成でき、単位セルの繰り返し周期（セルピッチ）の縮小が可能となり、単位面積当たりのオン電流密度を増加させることができる。
つづいて、スパッタ法等により、ニッケル（Ｎｉ）を主成分とする金属膜を形成後、６００から１１００℃の温度の熱処理を行ない、Ｎｉを主成分とする金属膜と、コンタクトホール内の炭化珪素層とを反応させて、炭化珪素層と金属膜との間にシリサイドを形成する。金属膜がＮｉの場合、シリサイドはニッケルシリサイドになる。つづいて、反応してできたシリサイド以外の残留した金属膜をウェットエッチングにより除去する。ここで形成されたシリサイドがオーミック電極７０になる。オーミック電極７０の表面には、意図せず酸化層７５ができている。
図５は、コンタクトホール内にオーミック電極７０が形成された段階のものの断面図であり、オーミック電極７０は、ゲート絶縁膜５０またはゲート絶縁膜５０と層間絶縁膜５５とに隣接している。
次に、図６にその断面図を示すように、オーミック電極７０の表面の酸化層７５をフッ酸でライトエッチングすることにより除去する。ライトエッチング時には、露出している層間絶縁膜５５が無くならない程度に、時間またはフッ酸の濃度によりエッチング量が制御されている。酸化層７５の除去は、ライトプラズマエッチングによって行なってもよい。ここで、除去とは、完全に無くすことだけを指すのではなく、除去後に酸化層成分が一部残っているものをも含むものとする。
つづいて、図７にその断面図を示すように、酸化層７５が除去されたオーミック電極７０および層間絶縁膜５５の表面上に、ゲート電極６０が形成された側のゲート絶縁膜５０またはゲート絶縁膜５０と層間絶縁膜５５とに隣接している側と反対側を開口させて、第１離間領域２１の表面を含む領域の上方のゲート絶縁膜５０と層間絶縁膜５５とをエッチングするためのレジストマスク９０などのマスクをフォトリソグラフィー法により形成する。
次に、図８に示すように、レジストマスク９０が形成された状態で、フッ酸を含むエッチング液を用いて第１離間領域２１の表面を含む領域の上方のゲート絶縁膜５０と層間絶縁膜５５とをウェットエッチングする。この場合、第１離間領域２１の表面を含む領域の上方のゲート絶縁膜５０と層間絶縁膜５５とが被エッチング膜になる。ウェットエッチングする領域は、第１離間領域２１、第１離間領域２１と隣接するウェル領域３０の表面、および、コンタクト領域３５の表面を含む領域である。ここで、ゲート絶縁膜５０と層間絶縁膜５５とをウェットエッチングするエッチング液は、オーミック電極７０の表面の酸化層７５をライトエッチングするフッ酸より、フッ酸の濃度が高いことが望ましい。
つづいて、図９にその断面図を示すように、レジストマスク９０を除去する。次に、第１離間領域２１およびその周辺領域上に、第１離間領域２１とショットキー接続するソース電極８０を形成し、裏面側の裏面オーミック電極に接してドレイン電極８５を形成することによって、図１に断面図を示すＳＢＤ内蔵ＳｉＣ−ＭＯＳＦＥＴを製造することができる。
なお、ソース電極８０は、単一の材料で構成してもよいが、第１離間領域２１とショットキー接続すれば、下がＴｉで上がＡｌの２層構造など、複数の材料で構成してもよい。
また、シリサイドは、ニッケルシリサイドに限るもので無く、チタンシリサイド、アルミニウムシリサイドなどであってもよい。
さらに、被エッチング膜である絶縁膜が、酸化珪素膜である例を説明したが、被エッチング膜は、窒素、燐、ホウ素を含む酸化珪素膜であってもよい。
ここで、参考に、オーミック電極７０上の酸化層７５を除去せずに製造した場合の断面模式図を、図１０〜１３を用いて説明する。図５の断面図の工程まで製造したものの上に、図１０の断面図のようにレジストマスク９０を形成し、フッ酸を含むエッチング液を用いてゲート絶縁膜５０と層間絶縁膜５５とをウェットエッチングする。そうすると、図１１にその断面図を示すように、オーミック電極７０上の酸化層７５がフッ酸を含む酸によりエッチングされ、レジストマスク９０の反対側にあるゲート電極６０近傍のゲート絶縁膜５０と層間絶縁膜５５とまでがエッチングされる場合がある。
つづけて、図１２にその断面図を示すようにレジストマスク９０を除去し、ソース電極８０を形成すると、図１３にその断面図を示すように、ソース電極８０とゲート電極６０とが短絡され、不良品となる。
本実施の形態にかかる炭化珪素半導体装置であるＳＢＤ内蔵ＳｉＣ−ＭＯＳＦＥＴの製造方法によれば、オーミック電極７０の表面にできる酸化層７５を除去してからオーミック電極７０上にレジストマスク９０を形成しているために、その後のフッ酸を含むエッチング液によるウェットエッチング時にゲート電極６０近傍までエッチング液が達することが無く、不良品の発生を防止することができる。
実施の形態２．
まず、本開示の実施の形態２にかかる製造方法で製造される炭化珪素半導体装置の構成を説明する。
図１４は、実施の形態２にかかる製造方法で製造される炭化珪素半導体装置であるショットキーバリアダイオード内蔵炭化珪素ＭＯＳＦＥＴ（ＳＢＤ内蔵ＳｉＣ−ＭＯＳＦＥＴ）の活性領域の単位セルの断面模式図である。また、図１５は、同ＳＢＤ内蔵ＳｉＣ−ＭＯＳＦＥＴの活性領域の単位セルの平面模式図であり、破線でオーミック電極７０形成領域を記載している。図１４の（ａ）は、図１５のソース領域４０がある断面を、図１４の（ｂ）は、図１５のコンタクト領域３５がある断面をそれぞれ示している。以降の図１６〜図２３においても、それぞれの（ａ）が図１５のソース領域４０がある断面を、（ｂ）が図１５のコンタクト領域３５がある断面を示している。
実施の形態１では、プレーナー型のＭＯＳＦＥＴとＳＢＤを一体化した炭化珪素半導体装置の製造方法について説明したが、本実施の形態２においては、トレンチ型のＭＯＳＦＥＴとトレンチ側壁に形成されたＳＢＤを一体化した炭化珪素半導体装置の製造方法について説明する。本実施の形態のＳＢＤ内蔵ＳｉＣ−ＭＯＳＦＥＴにおいては、ゲートトレンチＧＴにはＭＯＳＦＥＴが形成され、ショットキートレンチＳＴにはＳＢＤが形成されている。ゲートトレンチＧＴの底に接するドリフト層２０には、第２導電型の第１保護拡散領域３１が形成されており、ショットキートレンチＳＴの底に接するドリフト層２０には、第２導電型の第２保護拡散領域３２が形成されている。また、図１５に示すように、ゲートトレンチＧＴとショットキートレンチＳＴとの間の領域のウェル領域３０の表面側には、ストライプ型トレンチの延伸方向に沿って、ソース領域４０とコンタクト領域３５とが交互に配置されている。その他の点については、実施の形態１と同様であるので、詳しい説明は省略する。
図１４において、ｎ型で低抵抗の炭化珪素で構成される半導体基板１０の表面上に、ｎ型の炭化珪素で構成されるドリフト層２０が形成されている。ドリフト層２０の表層部には、ウェル領域３０が設けられており、ウェル領域３０の表層部には、図１４（ａ）と図１４（ｂ）にそれぞれ示すように、ソース領域４０またはコンタクト領域３５が形成されている。ソース領域４０またはコンタクト領域３５およびウェル領域３０を貫通してドリフト層２０に達する２種類のストライプ状のトレンチが、トレンチ延伸方向に直交する方向に、一つ置きに形成されている。
２種類のトレンチのうちの１つがゲートトレンチＧＴであり、ゲートトレンチＧＴ内には、ゲート絶縁膜５０を介してゲート電極６０が形成されている。ソース領域４０とコンタクト領域３５との上部にはオーミック電極７０が形成されている。さらに、ゲートトレンチＧＴの底面に接するドリフト層２０内にはｐ型の第１保護拡散領域３１が形成されている。また、ゲート電極６０の上部には、層間絶縁膜５５が形成されている。
２種類のトレンチのうちのもう１つがショットキートレンチＳＴであり、ショットキートレンチＳＴの底面に接するドリフト層２０内にはｐ型の第２保護拡散領域３２が形成されている。また、ショットキートレンチＳＴ内には、ドリフト層２０とショットキー接合するソース電極８０が形成されている。ソース電極８０とドリフト層２０との界面が、ショットキー界面となる。ソース電極８０は、層間絶縁膜５５の上部とオーミック電極７０との上部にも形成されている。
半導体基板１０のドリフト層２０と反対側の面には、裏面オーミック電極７１とその外側にドレイン電極８５とが形成されている。
以下、本開示の実施の形態２にかかる炭化珪素半導体装置であるＳＢＤ内蔵ＳｉＣ−ＭＯＳＦＥＴの製造方法について、図１６〜図２３の断面模式図を用いて説明する。
図１６は、図１４、図１５で示した本開示の実施の形態２にかかるＳＢＤ内蔵ＳｉＣ−ＭＯＳＦＥＴの製造工程の途中段階の状態を示す断面模式図であり、この段階までの工程を説明しておく。
まず、第１主面の面方位がオフ角を有する（０００１）面であり、４Ｈのポリタイプを有する、ｎ型で低抵抗の炭化珪素からなる半導体基板１０の上に、ＣＶＤ法により、１×１０１５から１×１０１７ｃｍ−３の不純物濃度でｎ型、５から８０μｍの厚さの炭化珪素からなるドリフト層２０をエピタキシャル成長させる。
つづいて、ドリフト層２０の表面からｐ型の不純物であるＡｌをイオン注入する。このとき、Ａｌのイオン注入の深さはドリフト層２０の厚さを超えない０．５から３μｍ程度とする。また、イオン注入されたＡｌの不純物濃度は、１×１０１７から１×１０１９ｃｍ−３の範囲でありドリフト層２０の不純物濃度より高くする。本工程によりＡｌがイオン注入された領域がウェル領域３０となる。
次に、ウェル領域３０の表面の所定の箇所が開口するようにフォトレジスト等により注入マスクを形成し、ｎ型の不純物であるＮをイオン注入する。Ｎのイオン注入深さはウェル領域３０の厚さより浅いものとする。また、イオン注入したＮの不純物濃度は、１×１０１８から１×１０２１ｃｍ−３の範囲であり、ウェル領域３０のｐ型の不純物濃度を超えるものとする。本工程でＮが注入された領域のうちｎ型を示す領域がソース領域４０となる。その後、注入マスクを除去する。
また、同様の方法により、ウェル領域３０の内側の所定の領域にウェル領域３０の不純物濃度より高い不純物濃度でＡｌをイオン注入することにより、コンタクト領域３５を形成する。
つづいて、ソース領域４０が形成された領域およびコンタクト領域３５が形成された領域を開口するレジストマスクを形成し、ソース領域４０またはコンタクト領域３５とウェル領域３０とを貫通してドリフト層２０まで達するゲートトレンチＧＴおよびショットキートレンチＳＴをドライエッチング法により形成する。次に、図１７にその断面模式図を示すように、ゲートトレンチＧＴ、ショットキートレンチＳＴの底部のドリフト層２０に、ｐ型不純物をイオン注入し、それぞれ第１保護拡散領域３１、第２保護拡散領域３２を形成する。
つづいて、熱処理によって、イオン注入されたＮ及びＡｌを電気的に活性化させる。
次に、ゲートトレンチＧＴとショットキートレンチＳＴとの内部を含む炭化珪素表面を熱酸化して所定の厚さのゲート絶縁膜５０である酸化珪素膜を形成する。次に、ゲート絶縁膜５０の上に、導電性を有する多結晶シリコン膜を減圧ＣＶＤ法により形成し、これをパターニング、エッチバックすることにより、ゲートトレンチＧＴ側だけにゲート電極６０を形成する。つづいて、図１８にその断面模式図を示すように、酸化珪素からなる層間絶縁膜５５を減圧ＣＶＤ法により形成する。
つづいて、図１９にその断面図を示すように、半導体基板１０上のドリフト層２０が形成されていない面に裏面オーミック電極７１を形成する。また、層間絶縁膜５５とゲート絶縁膜５０を貫き、活性領域内のコンタクト領域３５とソース領域４０とに到達するコンタクトホールをドライエッチング法により形成し、コンタクトホール内にオーミック電極７０となるシリサイドを形成する。オーミック電極７０の表面には、意図せずに酸化層７５ができている。
次に、図２０にその断面図を示すように、オーミック電極７０の表面の酸化層７５をフッ酸でライトエッチングすることにより除去する。
つづいて、図２１にその断面図を示すように、酸化層７５が除去されたオーミック電極７０、層間絶縁膜５５の表面上に、ゲート電極６０が形成された方の絶縁膜と隣接している方とは反対側を開口させて、ショットキートレンチＳＴの上方の層間絶縁膜５５をエッチングするためのレジストマスク９０をフォトリソグラフィー法により形成する。
次に、図２２にその断面図を示すように、フッ酸を含むエッチング液を用いてショットキートレンチＳＴの上方の層間絶縁膜５５（ゲート絶縁膜５０が含まれていてもよい）をウェットエッチングする。この場合、ショットキートレンチＳＴの上方の層間絶縁膜５５（ゲート絶縁膜５０が含まれていてもよい）が被エッチング膜になる。ウェットエッチングする領域は、ショットキートレンチＳＴ、ショットキートレンチＳＴの内部と隣接するウェル領域３０の表面、および、コンタクト領域３５の表面を含む領域である。
つづいて、図２３にその断面図を示すように、レジストマスク９０を除去する。次に、ショットキートレンチＳＴの内部にドリフト層２０とショットキー接合するソース電極８０を形成し、裏面側の裏面オーミック電極７１に接してドレイン電極８５を形成することによって、図１４に示すＳＢＤ内蔵ＳｉＣ−ＭＯＳＦＥＴを製造することができる。
本実施の形態にかかる炭化珪素半導体装置であるＳＢＤ内蔵ＳｉＣ−ＭＯＳＦＥＴの製造方法によっても、オーミック電極７０の表面にできる酸化層７５を除去してからオーミック電極７０上にレジストマスク９０を形成しているために、その後のフッ酸を含むエッチング液によるウェットエッチング時にゲート電極６０近傍までエッチング液が達することを防止でき、不良品の発生を防止することができる。
なお、ゲートトレンチＧＴとショットキートレンチＳＴとは、別々にエッチングし、異なる深さになるように形成してもよい。
また、ウェル領域３０とソース領域４０とをイオン注入法では無くエピタキシャル法で形成してもよい。
実施の形態３．
実施の形態１では、第１離間領域２１の表面のショットキー接合面になる面を含む領域の上方のゲート絶縁膜５０と層間絶縁膜５５とを残した状態でオーミック電極７０を形成し、その後、第１離間領域２１の表面上のゲート絶縁膜５０と層間絶縁膜５５とをウェットエッチングしたが、本実施の形態では、第１離間領域２１の表面のショットキー接合面になる面を含む領域とオーミック電極７０を形成する領域との上のゲート絶縁膜５０と層間絶縁膜５５とを一緒に一度に除去した後で、第１離間領域２１の表面のショットキー接合面になる面を別の保護膜で保護した状態でオーミック電極７０を形成する点が異なる。その他の点については、実施の形態１と同様であるので、詳しい説明は省略する。
本実施の形態にかかる製造方法で製造される炭化珪素半導体装置は、実施の形態１の製造方法で製造される図１〜図３に示したＳＢＤ内蔵ＳｉＣ−ＭＯＳＦＥＴと同じである。
以下、本開示の実施の形態３にかかる炭化珪素半導体装置であるＳＢＤ内蔵ＳｉＣ−ＭＯＳＦＥＴの製造方法について、図２４〜図２９の断面図を用いて説明する。
図２４は、図１〜３で示した本開示の実施の形態１にかかるＳＢＤ内蔵ＳｉＣ−ＭＯＳＦＥＴの製造工程の途中段階の状態を示す断面模式図である。図２４は、実施の形態１の図４の工程の後に、第１離間領域２１上からウェル領域３０上を含みコンタクト領域３５とソース領域４０との上まで広がる領域に達する、層間絶縁膜５５とゲート絶縁膜５０を貫くコンタクトホールをドライエッチング法により形成した段階の断面図である。
次に、図２５にその断面図を示すように、コンタクトホール内を犠牲酸化する。犠牲酸化した領域には酸化珪素からなる犠牲酸化膜５１が形成される。犠牲酸化をすることにより、ドライエッチングで生じた、炭化珪素表面のダメージ層を除去でき、この領域に形成されるＳＢＤの特性を、より均一にできる。つづいて、図２６にその断面図を示すように、コンタクトホール内の犠牲酸化膜５１の内、コンタクト領域３５とソース領域４０との上部の犠牲酸化膜５１を除去し、その除去した箇所に、実施の形態１と同様の方法によりオーミック電極７０を形成する。このとき、オーミック電極７０の表面には、意図せず酸化層７５が形成されている。
つづいて、図２７にその断面図を示すように、オーミック電極７０の表面の酸化層７５をフッ酸でライトエッチングすることにより除去する。
つづいて、図２８にその断面図を示すように、酸化層７５が除去されたオーミック電極７０、層間絶縁膜５５の表面上に、ゲート電極６０が形成された方の絶縁膜と隣接している方とは反対側を開口させて、第１離間領域２１の表面を含む領域の上方の犠牲酸化膜５１とをエッチングするためのレジストマスク９０をフォトリソグラフィー法により形成する。次に、図２９にその断面図を示すように、フッ酸を含むエッチング液を用いて第１離間領域２１の表面を含む領域の上方の犠牲酸化膜５１をウェットエッチングする。この場合、犠牲酸化膜５１が被エッチング膜になる。ウェットエッチングする領域は、第１離間領域２１、第１離間領域２１と隣接するウェル領域３０の表面、および、コンタクト領域３５の表面を含む領域である。
つづいて、実施の形態１の図９の断面図と同様に、レジストマスク９０を除去する。次に、第１離間領域２１およびその周辺領域上に第１離間領域２１とショットキー接合するソース電極８０を形成し、裏面側の裏面オーミック電極７１に接してドレイン電極８５を形成することによって、図１に示すＳＢＤ内蔵ＳｉＣ−ＭＯＳＦＥＴを製造することができる。
本実施の形態にかかる製造方法において、ショットキー接合面になる面を含む領域を犠牲酸化膜５１によって保護してオーミック電極７０を形成したが、この保護膜は、犠牲酸化膜５１に限るものでは無く、カーボンでできた保護膜などであってもよい。
本実施の形態にかかる炭化珪素半導体装置であるＳＢＤ内蔵ＳｉＣ−ＭＯＳＦＥＴの製造方法によっても、オーミック電極７０の表面にできる酸化層７５を除去してからオーミック電極７０上にレジストマスク９０を形成しているために、その後のフッ酸を含む酸によるウェットエッチング時にゲート電極６０近傍までエッチング液が達することを防止でき、不良品の発生を防止することができる。
なお、実施の形態１〜３においては、ｐ型不純物としてＡｌを用いたが、ｐ型不純物がホウ素（Ｂ）またはガリウム（Ｇａ）であってもよい。ｎ型不純物は、Ｎで無く燐（Ｐ）であってもよい。実施の形態１〜３で説明したＭＯＳＦＥＴにおいては、ゲート絶縁膜は、必ずしもＳｉＯ２などの酸化膜である必要はなく、酸化膜以外の絶縁膜、または、酸化膜以外の絶縁膜と酸化膜とを組み合わせたものであってもよい。ゲート絶縁膜５０として炭化珪素を熱酸化した酸化珪素を用いたが、ＣＶＤ法による堆積膜の酸化珪素であってもよい。また、上記実施形態では、結晶構造、主面の面方位、オフ角および各注入条件等、具体的な例を用いて説明したが、これらの数値範囲に適用範囲が限られるものではない。
さらに、マスクとして、フォトレジストで形成したレジストマスクを例示したが、マスクは、フッ酸に対する耐性を有する、窒化珪素、窒化ガリウム、窒化アルミニウムなどの窒化化合物や、タングステン、モリブデン、ニッケル、クロムなどの金属などのハードマスクを使用してもよい。また、これらのハードマスクとフォトレジストなどのマスクの積層膜であってもよい。これらのハードマスクは、除去せずに、そのまま炭化珪素半導体装置内に残してもよい。
また、上記実施形態では、ドレイン電極が半導体基板１０の裏面に形成される、いわゆる縦型ＭＯＳＦＥＴの炭化珪素半導体装置にＳＢＤを内蔵させたものについて説明したが、ドレイン電極がドリフト層２０の表面に形成されるＲＥＳＵＲＦ型ＭＯＳＦＥＴ等のいわゆる横型ＭＯＳＦＥＴにＳＢＤを内蔵させたものにも用いることができる。さらに、炭化珪素半導体装置は絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）にＳＢＤを内蔵させたものであってもよい。また、スーパージャンクション構造を有するＭＯＳＦＥＴ、ＩＧＢＴにＳＢＤを内蔵させたものにも適用することができる。
実施の形態４．
本実施の形態は、上述した実施の形態１〜３にかかる炭化珪素半導体装置の製造方法を電力変換装置の製造に適用したものである。本開示は特定の電力変換装置の製造方法に限定されるものではないが、以下、実施の形態４として、三相のインバータの製造方法に本開示を適用した場合について説明する。
図３０は、本実施の形態にかかる電力変換装置を適用した電力変換システムの構成を示すブロック図である。
図３０に示す電力変換システムは、電源１００、電力変換装置２００、負荷３００から構成される。電源１００は、直流電源であり、電力変換装置２００に直流電力を供給する。電源１００は種々のもので構成することが可能であり、例えば、直流系統、太陽電池、蓄電池で構成することができるし、交流系統に接続された整流回路やＡＣ／ＤＣコンバータで構成することとしてもよい。また、電源１００を、直流系統から出力される直流電力を所定の電力に変換するＤＣ／ＤＣコンバータによって構成することとしてもよい。
電力変換装置２００は、電源１００と負荷３００の間に接続された三相のインバータであり、電源１００から供給された直流電力を交流電力に変換し、負荷３００に交流電力を供給する。電力変換装置２００は、図３０に示すように、直流電力を交流電力に変換して出力する主変換回路２０１と、主変換回路２０１の各スイッチング素子を駆動する駆動信号を出力する駆動回路２０２と、駆動回路２０２を制御する制御信号を駆動回路２０２に出力する制御回路２０３とを備えている。
駆動回路２０２は、ノーマリオフ型の各スイッチング素子を、ゲート電極の電圧とソース電極の電圧とを同電位にすることによってオフ制御している。
負荷３００は、電力変換装置２００から供給された交流電力によって駆動される三相の電動機である。なお、負荷３００は特定の用途に限られるものではなく、各種電気機器に搭載された電動機であり、例えば、ハイブリッド自動車や電気自動車、鉄道車両、エレベーター、もしくは、空調機器向けの電動機として用いられる。
以下、電力変換装置２００の詳細を説明する。主変換回路２０１は、スイッチング素子を備えており（図示せず）、スイッチング素子がスイッチングすることによって、電源１００から供給される直流電力を交流電力に変換し、負荷３００に供給する。主変換回路２０１の具体的な回路構成は種々のものがあるが、本実施の形態にかかる主変換回路２０１は２レベルの三相フルブリッジ回路であり、６つのスイッチング素子とそれぞれのスイッチング素子に逆並列された６つの還流ダイオードから構成することができる。主変換回路２０１の各スイッチング素子には、上述した実施の形態１〜３のいずれかにかかる炭化珪素半導体装置の製造方法で製造された炭化珪素半導体装置を適用する。６つのスイッチング素子は２つのスイッチング素子ごとに直列接続され上下アームを構成し、各上下アームはフルブリッジ回路の各相（Ｕ相、Ｖ相、Ｗ相）を構成する。そして、各上下アームの出力端子、すなわち主変換回路２０１の３つの出力端子は、負荷３００に接続される。
駆動回路２０２は、主変換回路２０１のスイッチング素子を駆動する駆動信号を生成し、主変換回路２０１のスイッチング素子の制御電極に供給する。具体的には、後述する制御回路２０３からの制御信号に従い、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。スイッチング素子をオン状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以上の電圧信号（オン信号）であり、スイッチング素子をオフ状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以下の電圧信号（オフ信号）となる。
制御回路２０３は、負荷３００に所望の電力が供給されるよう主変換回路２０１のスイッチング素子を制御する。具体的には、負荷３００に供給すべき電力に基づいて主変換回路２０１の各スイッチング素子がオン状態となるべき時間（オン時間）を算出する。例えば、出力すべき電圧に応じてスイッチング素子のオン時間を変調するＰＷＭ制御によって主変換回路２０１を制御することができる。そして、各時点においてオン状態となるべきスイッチング素子にはオン信号を、オフ状態となるべきスイッチング素子にはオフ信号が出力されるよう、駆動回路２０２に制御指令（制御信号）を出力する。駆動回路２０２は、この制御信号に従い、各スイッチング素子の制御電極にオン信号又はオフ信号を駆動信号として出力する。
本実施の形態に係る電力変換装置の製造方法では、主変換回路２０１のスイッチング素子として実施の形態１〜３にかかる炭化珪素半導体装置の製造方法で製造された炭化珪素半導体装置を適用するため、低損失、かつ、高速スイッチングの信頼性を高めた電力変換装置を実現することができる。
本実施の形態では、２レベルの三相インバータに本開示を適用する例を説明したが、本開示は、これに限られるものではなく、種々の電力変換装置に適用することができる。本実施の形態では、２レベルの電力変換装置としたが３レベルやマルチレベルの電力変換装置であっても構わないし、単相負荷に電力を供給する場合には単相のインバータに本開示を適用しても構わない。また、直流負荷等に電力を供給する場合にはＤＣ／ＤＣコンバータやＡＣ／ＤＣコンバータに本開示を適用することも可能である。
また、本開示を適用した電力変換装置は、上述した負荷が電動機の場合に限定されるものではなく、例えば、放電加工機やレーザー加工機、又は誘導加熱調理器や非接触器給電システムの電源装置として用いることもでき、さらには太陽光発電システムや蓄電システム等のパワーコンディショナーとして用いることも可能である。
１０ 半導体基板、２０ ドリフト層、２１ 第１離間領域、２２ 第２離間領域、３０ ウェル領域、３５ コンタクト領域、４０ ソース領域、５０ ゲート絶縁膜、５１ 犠牲酸化膜、５５ 層間絶縁膜、６０ ゲート電極、７０ オーミック電極、７１ 裏面オーミック電極、７５ 酸化層、８０ ソース電極、８５ ドレイン電極、９０ レジストマスク、１００ 電源、２００、電力変換装置、２０１ 主変換回路、２０２ 駆動回路、２０３ 制御回路、３００ 負荷、ＧＴ ゲートトレンチ、ＳＴ ショットキートレンチ。

Claims (14)

  1. 炭化珪素層の上方の一部に絶縁膜を形成する工程と、
    前記絶縁膜に隣接して前記炭化珪素層上にオーミック電極を形成する工程と、
    前記オーミック電極上の酸化層を除去する工程と、
    前記オーミック電極が前記絶縁膜と隣接している方とは反対側を開口させて、前記酸化層が除去された前記オーミック電極上および前記絶縁膜上にマスクを形成する工程と、
    前記マスクが形成された状態でフッ酸により被エッチング膜をウェットエッチングする工程と、
    前記被エッチング膜をウェットエッチングした後に前記マスクを除去する工程と、
    を備えたことを特徴とする炭化珪素半導体装置の製造方法。
  2. 前記酸化層をフッ酸を用いたライトエッチングにより除去する
    請求項１に記載の炭化珪素半導体装置の製造方法。
  3. 前記オーミック電極は、シリサイドである
    請求項１または２に記載の炭化珪素半導体装置の製造方法。
  4. 前記シリサイドは、ニッケルシリサイドである
    請求項３に記載の炭化珪素半導体装置の製造方法。
  5. 前記被エッチング膜は、酸化珪素である
    請求項１から４のいずれか１項に記載の炭化珪素半導体装置の製造方法。
  6. 前記絶縁膜は、酸化珪素である
    請求項１から５のいずれか１項に記載の炭化珪素半導体装置の製造方法。
  7. 前記ウェットエッチングにより前記被エッチング膜が除去された前記炭化珪素層の表面に前記炭化珪素層とソース電極とが接合したショットキー界面を形成する
    請求項１から６のいずれか１項に記載の炭化珪素半導体装置の製造方法。
  8. 前記絶縁膜は、ＭＯＳＦＥTのゲート電極に接して形成される層間絶縁膜であり、
    前記炭化珪素半導体装置は、ＳＢＤ内蔵ＭＯＳＦＥＴである
    請求項７に記載の炭化珪素半導体装置の製造方法。
  9. 前記ＳＢＤ内蔵ＭＯＳＦＥＴは、前記層間絶縁膜を貫通して形成された一つのコンタクトホール内に前記オーミック電極と前記ショットキー界面とを備えた
    請求項８に記載の炭化珪素半導体装置の製造方法。
  10. 前記ショットキー界面は、前記オーミック電極に囲まれて形成された
    請求項９に記載の炭化珪素半導体装置の製造方法。
  11. 前記ＳＢＤ内蔵ＭＯＳＦＥＴは、
    トレンチ型のＭＯＳＦＥＴとトレンチに形成されたＳＢＤを備えた
    請求項８から１０のいずれか１項に記載の炭化珪素半導体装置の製造方法。
  12. 前記被エッチング膜は、前記絶縁膜と同じ膜である
    請求項５に記載の炭化珪素半導体装置の製造方法。
  13. 前記被エッチング膜は、犠牲酸化膜である
    請求項５に記載の炭化珪素半導体装置の製造方法。
  14. 請求項１〜１３のいずれか１項に記載の炭化珪素半導体装置の製造方法によって製造された炭化珪素半導体装置を有し、入力される電力を変換して出力する主変換回路と、
    前記炭化珪素半導体装置のゲート電極の電圧を閾値電圧以下にすることによってオフ動作させ、前記炭化珪素半導体装置を駆動する駆動信号を前記炭化珪素半導体装置に出力する駆動回路と、
    前記駆動回路を制御する制御信号を前記駆動回路に出力する制御回路と、
    を備えた電力変換装置の製造方法。
JP2021521449A 2020-02-13 2020-02-13 炭化珪素半導体装置および電力変換装置の製造方法 Active JP6947338B1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/005461 WO2021161436A1 (ja) 2020-02-13 2020-02-13 炭化珪素半導体装置および電力変換装置の製造方法

Publications (2)

Publication Number Publication Date
JPWO2021161436A1 JPWO2021161436A1 (ja) 2021-08-19
JP6947338B1 true JP6947338B1 (ja) 2021-10-13

Family

ID=77291429

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021521449A Active JP6947338B1 (ja) 2020-02-13 2020-02-13 炭化珪素半導体装置および電力変換装置の製造方法

Country Status (5)

Country Link
US (1) US20230036221A1 (ja)
JP (1) JP6947338B1 (ja)
CN (1) CN115053351A (ja)
DE (1) DE112020006718T5 (ja)
WO (1) WO2021161436A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022129872A (ja) * 2021-02-25 2022-09-06 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011146622A (ja) * 2010-01-18 2011-07-28 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法
JP2014067754A (ja) * 2012-09-24 2014-04-17 Toshiba Corp 半導体装置及びその製造方法
JP2014157896A (ja) * 2013-02-15 2014-08-28 Toyota Central R&D Labs Inc 半導体装置とその製造方法
JP2015185617A (ja) * 2014-03-20 2015-10-22 株式会社東芝 半導体装置およびその製造方法
WO2016052261A1 (ja) * 2014-10-01 2016-04-07 三菱電機株式会社 半導体装置
WO2017169086A1 (ja) * 2016-03-30 2017-10-05 三菱電機株式会社 半導体装置およびその製造方法、電力変換装置
WO2017169777A1 (ja) * 2016-03-29 2017-10-05 三菱電機株式会社 電力変換器
JP2019106425A (ja) * 2017-12-11 2019-06-27 富士電機株式会社 絶縁ゲート型半導体装置及びその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10991822B2 (en) * 2017-02-24 2021-04-27 Mitsubishi Electric Corporation Silicon carbide semiconductor device having a conductive layer formed above a bottom surface of a well region so as not to be in ohmic connection with the well region and power converter including the same

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011146622A (ja) * 2010-01-18 2011-07-28 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法
JP2014067754A (ja) * 2012-09-24 2014-04-17 Toshiba Corp 半導体装置及びその製造方法
JP2014157896A (ja) * 2013-02-15 2014-08-28 Toyota Central R&D Labs Inc 半導体装置とその製造方法
JP2015185617A (ja) * 2014-03-20 2015-10-22 株式会社東芝 半導体装置およびその製造方法
WO2016052261A1 (ja) * 2014-10-01 2016-04-07 三菱電機株式会社 半導体装置
WO2017169777A1 (ja) * 2016-03-29 2017-10-05 三菱電機株式会社 電力変換器
WO2017169086A1 (ja) * 2016-03-30 2017-10-05 三菱電機株式会社 半導体装置およびその製造方法、電力変換装置
JP2019106425A (ja) * 2017-12-11 2019-06-27 富士電機株式会社 絶縁ゲート型半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20230036221A1 (en) 2023-02-02
DE112020006718T5 (de) 2022-12-01
JPWO2021161436A1 (ja) 2021-08-19
CN115053351A (zh) 2022-09-13
WO2021161436A1 (ja) 2021-08-19

Similar Documents

Publication Publication Date Title
CN110709997B (zh) 半导体装置以及电力变换装置
JP6490305B2 (ja) 半導体装置および電力変換装置
JP7068916B2 (ja) 炭化珪素半導体装置、電力変換装置、および炭化珪素半導体装置の製造方法
CN110352497B (zh) 碳化硅半导体装置以及电力变换装置
WO2021014570A1 (ja) 炭化珪素半導体装置、電力変換装置および炭化珪素半導体装置の製造方法
JPWO2018084020A1 (ja) 炭化珪素半導体装置および電力変換装置
CN110431669B (zh) 半导体装置以及电力变换装置
JP6991370B2 (ja) 半導体装置及び電力変換装置
WO2023127023A1 (ja) 炭化珪素半導体装置、電力変換装置および炭化珪素半導体装置の製造方法
JP6873273B2 (ja) 炭化珪素半導体装置および電力変換装置
JP7047981B1 (ja) 炭化珪素半導体装置および電力変換装置
JPWO2020188862A1 (ja) 炭化珪素半導体装置、電力変換装置および炭化珪素半導体装置の製造方法
JP6947338B1 (ja) 炭化珪素半導体装置および電力変換装置の製造方法
JP2019016668A (ja) 炭化珪素半導体装置並びにその製造方法及び電力変換装置
WO2022070317A1 (ja) 炭化珪素半導体装置の製造方法、炭化珪素半導体装置および電力変換装置の製造方法
JP7004117B1 (ja) 炭化珪素半導体装置および電力変換装置
WO2021038787A1 (ja) 炭化珪素半導体装置、電力変換装置および炭化珪素半導体装置の製造方法
WO2022264212A1 (ja) 炭化珪素半導体装置および炭化珪素半導体装置を用いた電力変換装置
JP7062143B1 (ja) 半導体装置及び電力変換装置
WO2022190269A1 (ja) 炭化珪素半導体装置とその製造方法、および、電力変換装置
WO2024028995A1 (ja) 半導体装置および電力変換装置
WO2023281669A1 (ja) 炭化珪素半導体装置および炭化珪素半導体装置を用いた電力変換装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210419

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210419

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20210419

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210817

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210830

R151 Written notification of patent or utility model registration

Ref document number: 6947338

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151