JP2023161772A - 半導体装置および電力変換装置 - Google Patents

半導体装置および電力変換装置 Download PDF

Info

Publication number
JP2023161772A
JP2023161772A JP2022072318A JP2022072318A JP2023161772A JP 2023161772 A JP2023161772 A JP 2023161772A JP 2022072318 A JP2022072318 A JP 2022072318A JP 2022072318 A JP2022072318 A JP 2022072318A JP 2023161772 A JP2023161772 A JP 2023161772A
Authority
JP
Japan
Prior art keywords
region
igbt
diode
type
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022072318A
Other languages
English (en)
Other versions
JP2023161772A5 (ja
Inventor
健司 原田
Kenji Harada
真也 曽根田
Shinya Soneda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2022072318A priority Critical patent/JP2023161772A/ja
Priority to US18/177,021 priority patent/US20230343862A1/en
Priority to DE102023109805.5A priority patent/DE102023109805A1/de
Priority to CN202310433327.7A priority patent/CN116960121A/zh
Publication of JP2023161772A publication Critical patent/JP2023161772A/ja
Publication of JP2023161772A5 publication Critical patent/JP2023161772A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】半導体装置の放熱性を向上させた半導体装置を提供する。【解決手段】平面視においてＩＧＢＴ領域１０およびダイオード領域２０の夫々が直線状に交互に配置されている交互領域があり、平面視で交互領域に沿った第１方向における幅が夫々２種類以上あるＩＧＢＴ領域１０およびダイオード領域２０からなるセル領域のうち、交互領域において、セル領域の中心に最も近いＩＧＢＴ領域１０ａの第１方向における幅が、他のＩＧＢＴ領域１０の第１方向における幅以下であり、セル領域の中心に最も近いダイオード領域２０ａの第１方向における幅が、他のダイオード領域２０の第１方向における幅以下であることを備えた半導体装置。【選択図】図１

Description

本開示は、半導体装置および電力変換装置に関する。
近年、省エネルギーの観点から電鉄分野、車載分野、産業機械分野または民生用機器分野などにおいて、エネルギー損失の低い半導体装置が必要とされている。例えば、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ：Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）とダイオードとを１つの半導体基板に設けられた半導体装置において、ＩＧＢＴとダイオードのそれぞれの領域が半導体装置の中心で大きく、半導体装置の端部側で小さいという構成が提案されている
特開２０２１－２８９３０号公報
しかしながら、特許文献１の半導体装置では、半導体装置の中心におけるＩＧＢＴ領域とダイオード領域が大きいため、放熱性に優れないという問題があった。
本開示は上記した問題点を解決するためになされたものであり、半導体装置の放熱性を向上させた半導体装置を提供することを目的とするものである。
本開示に係る半導体装置は、第１主面と第１主面に対向する第２主面との間に第１導電型のドリフト層を有する半導体基板にＩＧＢＴとして機能するＩＧＢＴ領域とダイオードとして機能するダイオード領域が設けられたセル領域を有する半導体装置であって、半導体基板の第１主面から第１導電型のエミッタ層及び第２導電型のベース層を貫通して設けられたトレンチ内に絶縁膜を介してドリフト層に面して設けられたトレンチゲート、及びドリフト層よりも第２主面側に設けられた第２導電型のコレクタ層を有するＩＧＢＴ領域と、ドリフト層よりも第１主面側に設けられた第２導電型のアノード層、及びドリフト層よりも第２主面側に設けられた第１導電型のカソード層を有するダイオード領域と、を備え、平面視においてＩＧＢＴ領域およびダイオード領域の夫々が直線状に交互に配置されている交互領域があり、交互領域に沿った第１方向おいて、ＩＧＢＴ領域の幅およびダイオード領域の幅は一定ではなく夫々の領域が２種類以上の幅となるように配置されており、交互領域において、セル領域の中心に最も近いＩＧＢＴ領域の第１方向における幅が、他のＩＧＢＴ領域の第１方向における幅以下であり、セル領域の中心に最も近いダイオード領域の第１方向における幅が、他のダイオード領域の第１方向における幅以下である。
本開示に係る半導体装置によれば、セル領域中心に最も近いＩＧＢＴ領域及びダイオード領域を周辺のＩＧＢＴ領域及びダイオード領域と比べて小さくすることで、半導体装置の放熱性を向上させることができる。
実施の形態１に係る半導体装置を示す平面図である。 実施の形態２に係る半導体装置を示す平面図である。 実施の形態１に係る半導体装置のＩＧＢＴ領域の構成を示す部分拡大平面図である。 実施の形態１に係る半導体装置のＩＧＢＴ領域の構成を示すＡ－Ａ断面図である。 実施の形態１に係る半導体装置のＩＧＢＴ領域の構成を示すＢ－Ｂ断面図である。 実施の形態１に係る半導体装置のダイオード領域の構成を示す部分拡大平面図である。 実施の形態１に係る半導体装置のダイオード領域の構成を示すＣ－Ｃ断面図である。 実施の形態１に係る半導体装置のダイオード領域の構成を示すＤ－Ｄ断面図である。 実施の形態１に係る半導体装置の終端領域の構成を示すＥ－Ｅ断面図及びＦ－Ｆ断面図である。 実施の形態１に係る半導体装置の製造方法を示す図である。 実施の形態１に係る半導体装置の製造方法を示す図である。 実施の形態１に係る半導体装置の製造方法を示す図である。 実施の形態１に係る半導体装置の製造方法を示す図である。 実施の形態１に係る半導体装置の製造方法を示す図である。 実施の形態１に係る半導体装置の製造方法を示す図である。 実施の形態１に係る半導体装置のセル領域の構成を示すＨ－Ｈ断面図である。 比較例の半導体装置を示す図である。 実施の形態１に係る半導体装置のセル領域の構成を示すＪ－Ｊ断面図である。 実施の形態２に係る半導体装置の変形例を示す平面図である。 実施の形態２に係る半導体装置の変形例を示す平面図である。 実施の形態３に係る半導体装置を示す平面図である。 実施の形態４に係る半導体装置の変形例を示す平面図である。 実施の形態４に係る半導体装置の変形例を示す平面図である。 実施の形態４に係る半導体装置の変形例を示す平面図である。 実施の形態４に係る半導体装置の変形例を示す平面図である。 実施の形態５の電力変換システムの構成を示すブロック図である。
以下、図面を参照しながら実施の形態について説明する。図面は模式的に示されたものであるため、サイズおよび位置の相互関係は変更し得る。以下の説明では、同じまたは対応する構成要素には同じ符号を付与し、繰り返しの説明を省略する場合がある。
また、以下の説明では、「上」、「下」、「側」などの特定の位置および方向を意味する用語が用いられる場合があるが、これらの用語は、実施の形態の内容を理解することを容易にするために便宜上用いられているものであり、実施される際の位置および方向を限定するものではない。
また、以下の説明では、ｎおよびｐは半導体の導電型を示し、本開示においては、第１導電型をｎ型、第２導電型をｐ型として説明する。また、ｎ－は不純物濃度がｎよりも低濃度であることを示し、ｎ＋は不純物濃度がｎよりも高濃度であることを示す。同様に、ｐ－は不純物濃度がｐよりも低濃度であることを示し、ｐ＋は不純物濃度がｐよりも高濃度であることを示す。
＜実施の形態１＞
図１は、実施の形態１に係る半導体装置を示す平面図であり、ＲＣ－ＩＧＢＴ（Ｒｅｖｅｒｓｅ Ｃｏｎｄｕｃｔｉｎｇ ＩＧＢＴ：逆導通ＩＧＢＴ）である半導体装置を示す。なお、ＲＣ－ＩＧＢＴとはＩＧＢＴとして機能するＩＧＢＴ領域とダイオードとして機能するダイオード領域とが単一の半導体基板に設けられた半導体装置である。また、図２は、実施の形態１に係る他の構成の半導体装置を示す平面図であり、他の構成のＲＣ－ＩＧＢＴである半導体装置を示す。図１に示す半導体装置１１０は、ＩＧＢＴ領域１０とダイオード領域２０とがストライプ状に並んで設けられたものであり、単に「ストライプ型」と呼んでよい。なお、実施の形態２以降で後述するが、例えば、ダイオード領域２０の周囲にＩＧＢＴ領域１０が設けられた「アイランド型」に本開示を適用してもよい。
図１において、半導体装置１１０は、１つの半導体装置内にＩＧＢＴ領域１０（１０ａ、１０ｂ、１０ｃ、１０ｄ）と、ダイオード領域２０（２０ａ、２０ｂ、２０ｃ）とを備えている。本開示では、ＩＧＢＴ領域１０およびダイオード領域２０を合わせてセル領域と呼ぶ。ＩＧＢＴ領域１０およびダイオード領域２０は、半導体装置１１０の一端側から他端側に延伸して設けられ、ＩＧＢＴ領域１０およびダイオード領域２０の延伸方向と直交する方向に交互にストライプ状に設けられている。図１では、ＩＧＢＴ領域１０（１０ａ、１０ｂ、１０ｃ、１０ｄ）を７個、ダイオード領域２０（２０ａ、２０ｂ、２０ｃ）を６個で示し、全てのダイオード領域２０がＩＧＢＴ領域１０で挟まれた構成で示しているが、ＩＧＢＴ領域１０とダイオード領域２０の数はこれに限るものでなく、ＩＧＢＴ領域１０の数は７個以上でも７個以下でもよく、ダイオード領域２０の数も６個以上でも６個以下でもよい。また、図１のＩＧＢＴ領域１０とダイオード領域２０の場所を入れ替えた構成であってもよく、全てのＩＧＢＴ領域１０がダイオード領域２０に挟まれた構成であってもよい。
本開示において、ＩＧＢＴ領域１０およびダイオード領域２０が直線状に交互に配置された領域を交互領域と称する。第１方向は、交互領域に沿った方向であり、第１方向においてＩＧＢＴ領域１０およびダイオード領域２０が直線状に交互に設けられる。図１に示すように、ＩＧＢＴ領域１０ａ、１０ｂ、１０ｃ、１０ｄは、第１方向の幅がそれぞれＷ１ａ、Ｗ１ｂ，Ｗ１ｃ、Ｗ１ｄであり、第１方向の幅がＷ１ｄ＞Ｗ１ｃ＞Ｗ１ｂ＞Ｗ１ａと異なっている。すなわち、第１方向において最もセル領域の中心に近いＩＧＢＴ領域１０ａの幅は他のＩＧＢＴ領域の幅以下であり、ＩＧＢＴ領域１０ａ、１０ｂ、１０ｃ、１０ｄは、サイズが小さい順でセル領域中心からセル領域端部に向かって設けられる。つまり、図１においてはセル領域中心からセル領域端部に向かって１０ａ、１０ｂ、１０ｃ、１０ｄの順番で交互領域に沿った方向である第１方向の幅又は面積が小さい順に設けられる。
ダイオード領域２０ａ、２０ｂ、２０ｃは、第１方向の幅がそれぞれＷ２ａ、Ｗ２ｂ，Ｗ２ｃであり、第１方向の幅がＷ２ｃ＞Ｗ２ｂ＞Ｗ２ａと異なっている。すなわち、第１方向において最もセル中心に近いダイオード領２０ａの幅は他のダイオード領域の幅以下であり、ダイオード領域２０ａ、２０ｂ、２０ｃは、サイズが小さい順でセル領域中心からセル領域端部に向かって設けられる。つまり、図１においてはセル領域中心からセル領域端部に向かって２０ａ、２０ｂ、２０ｃの順番で交互領域に沿った方向である第１方向の幅又は面積が小さい順に設けられる。なお、ＩＧＢＴ領域およびダイオード領域２０の数は３種類以上で説明しているが、２種類以上であればよく、図面に記載の数に限るものではない。
なお、図１では、第１方向でセル領域中心から端部に向かってＩＧＢＴ領域及びダイオード領域が大きくなることとして紙面上下方向を示しているが、第１方向は交互領域に沿った方向であればよく、紙面上下方向に垂直な方向で紙面左右方向を第１方向として上述した内容と同様にＩＧＢＴ領域とダイオード領域が設けられてもよい。
図１に示すように、ＩＧＢＴ領域１０ｄに隣接してパッド領域４０が設けられている。パッド領域４０は半導体装置１１０を制御するための制御パッド４１が設けられる領域である。セル領域およびパッド領域４０を合わせた領域の周囲には半導体装置１１０の耐圧保持のために終端領域３０が設けられている。終端領域３０には、周知の耐圧保持構造を適宜選択して設けることができる。耐圧保持構造は、例えば、半導体装置１１０のおもて面側である第１主面側に、ｐ型半導体のｐ型終端ウェル層でセル領域を囲ったＦＬＲ（Ｆｉｅｌｄ Ｌｉｍｍｉｔｉｎｇ Ｒｉｎｇ）や濃度勾配をつけたｐ型ウェル層でセル領域を囲ったＶＬＤ（Ｖａｒｉａｔｉｏｎ ｏｆ Ｌａｔｅｒａｌ Ｄｏｐｉｎｇ）を設けてもよく、ＦＬＲに用いられるリング状のｐ型終端ウェル層の数やＶＬＤに用いられる濃度分布は、半導体装置１１０の耐圧設計によって適宜選択してよい。また、パッド領域４０のほぼ全域に亘ってｐ型終端ウェル層を設けてもよく、パッド領域４０にＩＧＢＴセルやダイオードセルを設けてもよい。
制御パッド４１は、例えば、電流センスパッド４１ａ、ケルビンエミッタパッド４１ｂ、ゲートパッド４１ｃ、温度センスダイオードパッド４１ｄ、４１ｅであってよい。電流センスパッド４１ａは、半導体装置１１０のセル領域に流れる電流を検知するための制御パッドで、半導体装置１１０のセル領域に電流が流れる際に、セル領域全体に流れる電流の数分の１から数万分の１の電流が流れるようにセル領域の一部のＩＧＢＴセルまたはダイオードセルに電気的に接続された制御パッドである。
ケルビンエミッタパッド４１ｂおよびゲートパッド４１ｃは、半導体装置１１０をオンオフ制御するためのゲート駆動電圧が印加される制御パッドである。ケルビンエミッタパッド４１ｂはＩＧＢＴセルのｐ型ベース層に電気的に接続され、ゲートパッド４１ｃはＩＧＢＴセルのゲートトレンチ電極に電気的に接続される。ケルビンエミッタパッド４１ｂとｐ型ベース層とはｐ＋型コンタクト層を介して電気的に接続されてもよい。温度センスダイオードパッド４１ｄ、４１ｅは、半導体装置１１０に設けられた温度センスダイオードのアノードおよびカソードに電気的に接続された制御パッドである。セル領域内に設けられた図示しない温度センスダイオードのアノードとカソードとの間の電圧を測定して、半導体装置１１０の温度を測定する。
図３は、実施の形態１に係る半導体装置のＩＧＢＴ領域の構成を示す部分拡大平面図であり、ＲＣ－ＩＧＢＴである半導体装置のＩＧＢＴ領域１０の構成を示す。また、図４および図５は、実施の形態１に係る半導体装置のＩＧＢＴ領域の構成を示す断面図であり、ＲＣ－ＩＧＢＴである半導体装置のＩＧＢＴ領域１０の構成を示す。図３は、図１に示した半導体装置１１０または図２に示した半導体装置１１１における破線８２で囲った領域を拡大して示したものである。図４は、図３に示した半導体装置１１０の破線Ａ－Ａにおける断面図であり、図５は、図３に示した半導体装置１１０の破線Ｂ－Ｂにおける断面図である。
図３に示すように、ＩＧＢＴ領域１０には、アクティブトレンチゲート１１とダミートレンチゲート１２とがストライプ状に設けられている。半導体装置１１０では、アクティブトレンチゲート１１およびダミートレンチゲート１２は、ＩＧＢＴ領域１０の長手方向に延伸しておりＩＧＢＴ領域１０の長手方向がアクティブトレンチゲート１１およびダミートレンチゲート１２の長手方向となっている。一方、半導体装置１１１では紙面左右方向をアクティブトレンチゲート１１およびダミートレンチゲート１２の長手方向としてもよく、紙面上下方向をアクティブトレンチゲート１１およびダミートレンチゲート１２の長手方向としてもよい。
アクティブトレンチゲート１１は、半導体基板に形成されたトレンチ内にゲートトレンチ絶縁膜１１ｂを介してゲートトレンチ電極１１ａを有する。ダミートレンチゲート１２は、半導体基板に形成されたトレンチ内にダミートレンチ絶縁膜１２ｂを介してダミートレンチ電極１２ａを有する。アクティブトレンチゲート１１のゲートトレンチ電極１１ａは、ゲートパッド４１ｃに電気的に接続される。ダミートレンチゲート１２のダミートレンチ電極１２ａは、半導体装置１１０または半導体装置１０１の第１主面上に設けられるエミッタ電極に電気的に接続される。すなわち、アクティブトレンチゲート１１はゲート駆動電圧を印加できるが、ダミートレンチゲート１２はゲート駆動電圧を印加できない。
ｎ＋型ソース層１３が、アクティブトレンチゲート１１の幅方向の両側にゲートトレンチ絶縁膜１１ｂに接して設けられる。ｎ＋型ソース層１３は、ｎ型不純物として例えばヒ素またはリン等を有する半導体層であり、ｎ型不純物の濃度は１．０Ｅ＋１７／ｃｍ３～１．０Ｅ＋２０／ｃｍ３である。ｎ＋型ソース層１３は、アクティブトレンチゲート１１の延伸方向に沿って、ｐ＋型コンタクト層１４と交互に設けられる。ｐ＋型コンタクト層１４は、隣り合った２つのダミートレンチゲート１２の間にも設けられる。ｐ＋型コンタクト層１４は、ｐ型不純物として例えばボロンまたはアルミ等を有する半導体層であり、ｐ型不純物の濃度は１．０Ｅ＋１５／ｃｍ３～１．０Ｅ＋２０／ｃｍ３である。
図３に示すように半導体装置１１０のＩＧＢＴ領域１０では、アクティブトレンチゲート１１が３本並んだ隣に、ダミートレンチゲート１２が３本並び、ダミートレンチゲート１２が３本並んだ隣に、アクティブトレンチゲート１１が３本並んだ構成をしている。ＩＧＢＴ領域１０は、このようにアクティブトレンチゲート１１の組とダミートレンチゲート１２の組とが交互に並んだ構成をしている。図３では、１つのアクティブトレンチゲート１１の組に含まれるアクティブトレンチゲート１１の数を３としたが、１以上であればよい。また、１つのダミートレンチゲート１２の組に含まれるダミートレンチゲート１２の数は１以上であってよく、ダミートレンチゲート１２の数は０であってもよい。すなわち、ＩＧＢＴ領域１０に設けられるトレンチの全てをアクティブトレンチゲート１１としてもよい。
図４は、半導体装置１１０の図３における破線Ａ－Ａでの断面図であり、ＩＧＢＴ領域１０の断面図を示す。半導体装置１１０は、半導体基板からなるｎ－型ドリフト層１を有している。ｎ－型ドリフト層１は、ｎ型不純物として例えばヒ素またはリン等を有する半導体層であり、ｎ型不純物の濃度は１．０Ｅ＋１２／ｃｍ３～１．０Ｅ＋１５／ｃｍ３である。半導体基板は、図４においては、ｎ＋型ソース層１３およびｐ＋型コンタクト層１４からｐ型コレクタ層１６までの範囲である。図４においてｎ＋型ソース層１３およびｐ＋型コンタクト層１４の紙面上端を半導体基板の第１主面、ｐ型コレクタ層１６の紙面下端を半導体基板の第２主面と呼ぶ。半導体基板の第１主面は、半導体装置１１０のおもて面側の主面であり、半導体基板の第２主面は、半導体装置１１０の裏面側の主面である。半導体装置１１０は、セル領域であるＩＧＢＴ領域１０において、第１主面と第１主面に対向する第２主面との間にｎ－型ドリフト層１を有している。
図４に示すように、ＩＧＢＴ領域１０では、ｎ－型ドリフト層１の第１主面側に、ｎ－型ドリフト層１よりもｎ型不純物の濃度が高いｎ型キャリア蓄積層２が設けられている。ｎ型キャリア蓄積層２は、ｎ型不純物として例えばヒ素またはリン等を有する半導体層であり、ｎ型不純物の濃度は１．０Ｅ＋１３／ｃｍ３～１．０Ｅ＋１７／ｃｍ３である。なお、半導体装置１１０は、ｎ型キャリア蓄積層２が設けられずに、図４で示したｎ型キャリア蓄積層２の領域にもｎ－型ドリフト層１が設けられてもよい。ｎ型キャリア蓄積層２を設けることによって、ＩＧＢＴ領域１０に電流が流れた際の通電損失を低減することができる。ｎ型キャリア蓄積層２とｎ－型ドリフト層１とを合わせてドリフト層と呼んでもよい。
ｎ型キャリア蓄積層２は、ｎ－型ドリフト層１を構成する半導体基板に、ｎ型不純物をイオン注入し、その後アニールによって注入したｎ型不純物をｎ－型ドリフト層１である半導体基板内に拡散させることで形成される。
ｎ型キャリア蓄積層２の第１主面側には、ｐ型ベース層１５が設けられている。ｐ型ベース層１５は、ｐ型不純物として例えばボロンまたはアルミ等を有する半導体層であり、ｐ型不純物の濃度は１．０Ｅ＋１２／ｃｍ３～１．０Ｅ＋１９／ｃｍ３である。ｐ型ベース層１５はアクティブトレンチゲート１１のゲートトレンチ絶縁膜１１ｂに接している。ｐ型ベース層１５の第１主面側には、アクティブトレンチゲート１１のゲートトレンチ絶縁膜１１ｂに接してｎ＋型ソース層１３が設けられ、残りの領域にｐ＋型コンタクト層１４が設けられている。ｎ＋型ソース層１３およびｐ＋型コンタクト層１４は半導体基板の第１主面を構成している。なお、ｐ＋型コンタクト層１４は、ｐ型ベース層１５よりもｐ型不純物の濃度が高い領域であり、ｐ＋型コンタクト層１４とｐ型ベース層１５とを区別する必要がある場合にはそれぞれを個別に呼称してよく、ｐ＋型コンタクト層１４とｐ型ベース層１５とを合わせてｐ型ベース層と呼んでもよい。
また、半導体装置１１０は、ｎ－型ドリフト層１の第２主面側に、ｎ－型ドリフト層１よりもｎ型不純物の濃度が高いｎ型バッファ層３が設けられている。ｎ型バッファ層３は、半導体装置１１０がオフ状態のときにｐ型ベース層１５から第２主面側に伸びる空乏層がパンチスルーするのを抑制するために設けられる。ｎ型バッファ層３は、例えば、リン（Ｐ）あるいはプロトン（Ｈ＋）を注入して形成してよく、リン（Ｐ）およびプロトン（Ｈ＋）の両方を注入して形成してもよい。ｎ型バッファ層３のｎ型不純物の濃度は１．０Ｅ＋１２／ｃｍ３～１．０Ｅ＋１８／ｃｍ３である。なお、半導体装置１１０は、ｎ型バッファ層３が設けられずに、図４で示したｎ型バッファ層３の領域にもｎ－型ドリフト層１が設けられてもよい。ｎ型バッファ層３とｎ－型ドリフト層１とを合わせてドリフト層と呼んでもよい。
半導体装置１１０は、ｎ型バッファ層３の第２主面側に、ｐ型コレクタ層１６が設けられている。すなわち、ｎ－型ドリフト層１と第２主面との間に、ｐ型コレクタ層１６が設けられている。ｐ型コレクタ層１６は、ｐ型不純物として例えばボロンまたはアルミ等を有する半導体層であり、ｐ型不純物の濃度は１．０Ｅ＋１６／ｃｍ３～１．０Ｅ＋２０／ｃｍ３である。ｐ型コレクタ層１６は半導体基板の第２主面を構成している。ｐ型コレクタ層１６は、ＩＧＢＴ領域１０だけでなく、終端領域３０にも設けられており、ｐ型コレクタ層１６のうち終端領域３０に設けられた部分はｐ型終端コレクタ層を構成している。また、ｐ型コレクタ層１６は、ＩＧＢＴ領域１０からダイオード領域２０に一部がはみ出して設けられてもよい。
図４に示すように、半導体装置１１０は、半導体基板の第１主面からｐ型ベース層１５を貫通し、ｎ－型ドリフト層１に達するトレンチが形成されている。トレンチ内にゲートトレンチ絶縁膜１１ｂを介してゲートトレンチ電極１１ａが設けられることでアクティブトレンチゲート１１が構成されている。ゲートトレンチ電極１１ａは、ゲートトレンチ絶縁膜１１ｂを介してｎ－型ドリフト層１に面している。また、トレンチ内にダミートレンチ絶縁膜１２ｂを介してダミートレンチ電極１２ａが設けられることでダミートレンチゲート１２が構成されている。ダミートレンチ電極１２ａは、ダミートレンチ絶縁膜１２ｂを介してｎ－型ドリフト層１に面している。アクティブトレンチゲート１１のゲートトレンチ絶縁膜１１ｂは、ｐ型ベース層１５およびｎ＋型ソース層１３に接している。ゲートトレンチ電極１１ａにゲート駆動電圧が印加されると、アクティブトレンチゲート１１のゲートトレンチ絶縁膜１１ｂに接するｐ型ベース層１５にチャネルが形成される。
図４に示すように、アクティブトレンチゲート１１のゲートトレンチ電極１１ａの上には層間絶縁膜４が設けられている。半導体基板の第１主面の層間絶縁膜４が設けられていない領域の上、および層間絶縁膜４の上にはバリアメタル５が形成されている。バリアメタル５は、例えば、チタン（Ｔｉ）を含む導電体であってよく、例えば、窒化チタンであってよく、チタンとシリコン（Ｓｉ）を合金化させたＴｉＳｉであってよい。
図４に示すように、バリアメタル５は、ｎ＋型ソース層１３、ｐ＋型コンタクト層１４およびダミートレンチ電極１２ａにオーミック接触し、ｎ＋型ソース層１３、ｐ＋型コンタクト層１４およびダミートレンチ電極１２ａと電気的に接続されている。バリアメタル５の上には、エミッタ電極６が設けられる。エミッタ電極６は、例えば、アルミニウムシリコン合金（Ａｌ―Ｓｉ系合金）などのアルミ合金で形成してもよく、アルミ合金で形成した電極上に、無電解めっき、あるいは電解めっきでめっき膜を形成した複数層の金属膜からなる電極であってもよい。無電解めっき、あるいは電解めっきで形成するめっき膜は、例えば、ニッケル（Ｎｉ）めっき膜であってよい。
図４では、ダミートレンチゲート１２のダミートレンチ電極１２ａの上には層間絶縁膜４が設けらずにコンタクトホール１９を設けた構成を示したが、層間絶縁膜４をダミートレンチゲート１２のダミートレンチ電極１２ａの上に形成してもよい。層間絶縁膜４をダミートレンチゲート１２のダミートレンチ電極１２ａの上に形成した場合には、別の断面においてエミッタ電極６とダミートレンチ電極１２ａとを電気的に接続すればよい。
層間絶縁膜４に設けられたコンタクトホール１９の幅が狭く、エミッタ電極６では良好な埋め込みが得られない場合には、エミッタ電極６よりも埋込性が良好なタングステンをコンタクトホール１９に配置して、タングステンの上にエミッタ電極６を設けてもよい。なお、バリアメタル５を設けずに、ｎ＋型ソース層１３、ｐ＋型コンタクト層１４およびダミートレンチ電極１２ａの上にエミッタ電極６を設けてもよい。また、ｎ＋型ソース層１３などのｎ型の半導体層の上のみにバリアメタル５を設けてもよい。バリアメタル５とエミッタ電極６とを合わせてエミッタ電極と呼んでよい。
ｐ型コレクタ層１６の第２主面側には、コレクタ電極７が設けられる。コレクタ電極７は、エミッタ電極６と同様、アルミ合金あるいはアルミ合金とめっき膜とで構成されていてもよい。また、コレクタ電極７はエミッタ電極６と異なる構成であってもよい。コレクタ電極７は、ｐ型コレクタ層１６にオーミック接触し、ｐ型コレクタ層１６と電気的に接続されている。
図５は、半導体装置１１０の図３における破線Ｂ－Ｂでの断面図であり、ＩＧＢＴ領域１０の断面図である。図４に示した破線Ａ－Ａでの断面図とは、アクティブトレンチゲート１１に接して、半導体基板の第１主面側に設けられるｎ＋型ソース層１３が、図５の破線Ｂ－Ｂでの断面には見られない点が異なる。つまり、図３に示したように、ｎ＋型ソース層１３は、ｐ型ベース層の第１主面側に選択的に設けられている。なお、ここで言うｐ型ベース層とは、ｐ型ベース層１５とｐ＋型コンタクト層１４とを合わせて呼ぶｐ型ベース層のことである。
図６は、実施の形態１に係る半導体装置のダイオード領域の構成を示す部分拡大平面図であり、ＲＣ－ＩＧＢＴである半導体装置のダイオード領域の構成を示す。また、図７および図８は、実施の形態１に係る半導体装置のダイオード領域の構成を示す断面図であり、ＲＣ－ＩＧＢＴである半導体装置のダイオード領域の構成を示す。図６は、図１に示した半導体装置１１０における破線８３で囲った領域を拡大して示したものである。図７は、図６に示した半導体装置１１０の破線Ｃ－Ｃにおける断面図である。図８は、図６に示した半導体装置１１０の破線Ｄ－Ｄにおける断面図である。
ダイオードトレンチゲート２１は、半導体装置１１０または半導体装置１０１の第１主面に沿ってセル領域であるダイオード領域２０の一端側から対向する他端側に向かって延伸している。ダイオードトレンチゲート２１は、ダイオード領域２０の半導体基板に形成されたトレンチ内にダイオードトレンチ絶縁膜２１ｂを介してダイオードトレンチ電極２１ａを有する。ダイオードトレンチ電極２１ａはダイオードトレンチ絶縁膜２１ｂを介してｎ－型ドリフト層１に面している。隣接する２つのダイオードトレンチゲート２１の間には、ｐ＋型コンタクト層２４およびｐ型アノード層２５が設けられている。ｐ＋型コンタクト層２４は、ｐ型不純物として例えばボロンまたはアルミ等を有する半導体層であり、ｐ型不純物の濃度は１．０Ｅ＋１５／ｃｍ３～１．０Ｅ＋２０／ｃｍ３である。ｐ型アノード層２５は、ｐ型不純物として例えばボロンまたはアルミ等を有する半導体層であり、ｐ型不純物の濃度は１．０Ｅ＋１２／ｃｍ３～１．０Ｅ＋１９／ｃｍ３である。ｐ＋型コンタクト層２４とｐ型アノード層２５とはダイオードトレンチゲート２１の長手方向に交互に設けられている。
図７は、半導体装置１１０の図６における破線Ｃ－Ｃでの断面図であり、ダイオード領域２０の断面図である。半導体装置１１０は、ダイオード領域２０においてもＩＧＢＴ領域１０と同じく半導体基板からなるｎ－型ドリフト層１を有している。ダイオード領域２０のｎ－型ドリフト層１とＩＧＢＴ領域１０のｎ－型ドリフト層１とは連続して一体的に構成されたものであり、同一の半導体基板によって構成されている。図７において半導体基板は、ｐ＋型コンタクト層２４からｎ＋型カソード層２６までの範囲である。図７においてｐ＋型コンタクト層２４の紙面上端を半導体基板の第１主面、ｎ＋型カソード層２６の紙面下端を半導体基板の第２主面と呼ぶ。ダイオード領域２０の第１主面とＩＧＢＴ領域１０の第１主面とは同一面であり、ダイオード領域２０の第２主面とＩＧＢＴ領域１０の第２主面とは同一面である。
図７に示すように、ダイオード領域２０においてもＩＧＢＴ領域１０と同様に、ｎ－型ドリフト層１の第１主面側にｎ型キャリア蓄積層２が設けられ、ｎ－型ドリフト層１の第２主面側にｎ型バッファ層３が設けられている。ダイオード領域２０に設けられるｎ型キャリア蓄積層２およびｎ型バッファ層３は、ＩＧＢＴ領域１０に設けられるｎ型キャリア蓄積層２およびｎ型バッファ層３と同一の構成である。なお、ＩＧＢＴ領域１０およびダイオード領域２０にｎ型キャリア蓄積層２は必ずしも設ける必要はなく、ＩＧＢＴ領域１０にｎ型キャリア蓄積層２を設ける場合であっても、ダイオード領域２０にはｎ型キャリア蓄積層２を設けない構成としてもよい。また、ＩＧＢＴ領域１０と同じく、ｎ－型ドリフト層１、ｎ型キャリア蓄積層２およびｎ型バッファ層３を合わせてドリフト層と呼んでもよい。
ｎ型キャリア蓄積層２の第１主面側には、ｐ型アノード層２５が設けられている。ｐ型アノード層２５は、ｎ－型ドリフト層１と第１主面との間に設けられている。ｐ型アノード層２５はＩＧＢＴ領域１０のｐ型ベース層１５とｐ型不純物の濃度を同じ濃度にしてよく、ｐ型アノード層２５とｐ型ベース層１５とを同時に形成してもよい。また、第２主面に向かう方向において同じ深さで形成してもよい。また、ｐ型アノード層２５のｐ型不純物の濃度を、ＩＧＢＴ領域１０のｐ型ベース層１５のｐ型不純物の濃度よりも低くして、ダイオード動作時にダイオード領域２０に流入する正孔の量を減少させるように構成してもよい。ダイオード動作時に流入する正孔の量を減少させることでダイオード動作時のリカバリー電流を低減することができる。
ｐ型アノード層２５の第１主面側には、ｐ＋型コンタクト層２４が設けられている。ｐ＋型コンタクト層２４のｐ型不純物の濃度は、ＩＧＢＴ領域１０のｐ＋型コンタクト層１４のｐ型不純物と同じ濃度としてよく、異なる濃度としてもよい。ｐ＋型コンタクト層２４は半導体基板の第１主面を構成している。なお、ｐ＋型コンタクト層２４は、ｐ型アノード層２５よりもｐ型不純物の濃度が高い領域であり、ｐ＋型コンタクト層２４とｐ型アノード層２５とを区別する必要がある場合にはそれぞれを個別に呼称してよく、ｐ＋型コンタクト層２４とｐ型アノード層２５とを合わせてｐ型アノード層と呼んでもよい。
ダイオード領域２０には、ｎ型バッファ層３の第２主面側に、ｎ＋型カソード層２６が設けられている。ｎ＋型カソード層２６は、ｎ－型ドリフト層１と第２主面との間に設けられている。ｎ＋型カソード層２６は、ｎ型不純物として例えばヒ素またはリン等を有する半導体層であり、ｎ型不純物の濃度は１．０Ｅ＋１６／ｃｍ３～１．０Ｅ＋２１／ｃｍ３である。図２で示したように、ｎ＋型カソード層２６は、ダイオード領域２０の一部または全部に設けられる。ｎ＋型カソード層２６は半導体基板の第２主面を構成している。なお、図示していないが、上述のようにｎ＋型カソード層２６を形成した領域に、さらにｐ型不純物を選択的に注入して、ｎ＋型カソード層２６を形成した領域の一部をｐ型半導体としてｐ型カソード層を設けてもよい。
図７に示すように、半導体装置１１０のダイオード領域２０には、半導体基板の第１主面からｐ型アノード層２５を貫通し、ｎ－型ドリフト層１に達するトレンチが形成されている。ダイオード領域２０のトレンチ内にダイオードトレンチ絶縁膜２１ｂを介してダイオードトレンチ電極２１ａが設けられることでダイオードトレンチゲート２１が構成されている。ダイオードトレンチ電極２１ａはダイオードトレンチ絶縁膜２１ｂを介してｎ－型ドリフト層１に面している。
図７に示すように、ダイオードトレンチ電極２１ａ、およびｐ＋型コンタクト層２４の上にはバリアメタル５が設けられている。バリアメタル５は、ダイオードトレンチ電極２１ａおよびｐ＋型コンタクト層２４とオーミック接触し、ダイオードトレンチ電極およびｐ＋型コンタクト層２４に電気的に接続されている。バリアメタル５は、ＩＧＢＴ領域１０のバリアメタル５と同一の構成であってよい。バリアメタル５の上には、エミッタ電極６が設けられる。ダイオード領域２０に設けられるエミッタ電極６は、ＩＧＢＴ領域１０に設けられたエミッタ電極６と連続して形成されている。なお、ＩＧＢＴ領域１０の場合と同様に、バリアメタル５を設けずに、ダイオードトレンチ電極２１ａおよびｐ＋型コンタクト層２４とエミッタ電極６とをオーミック接触させてもよい。
図７では、ダイオードトレンチ２１のダイオードトレンチ電極２１ａの上には層間絶縁膜４が設けらずにコンタクトホール１９が設けられた構成を示したが、層間絶縁膜４をダイオードトレンチ２１のダイオードトレンチ電極２１ａの上に形成してもよい。層間絶縁膜４をダイオードトレンチ２１のダイオードトレンチ電極２１ａの上に形成した場合には、別の断面においてエミッタ電極６とダイオードトレンチ電極２１ａとを電気的に接続すればよい。
ｎ＋型カソード層２６の第２主面側には、コレクタ電極７が設けられる。エミッタ電極６と同様、ダイオード領域２０のコレクタ電極７は、ＩＧＢＴ領域１０に設けられたコレクタ電極７と連続して形成されている。コレクタ電極７は、ｎ＋型カソード層２６にオーミック接触し、ｎ＋型カソード層２６に電気的に接続されている。
図８は、半導体装置１１０の図６における破線Ｄ－Ｄでの断面図であり、ダイオード領域２０の断面図である。図７に示した破線Ｃ－Ｃでの断面図とは、ｐ型アノード層２５とバリアメタル５との間に、ｐ＋型コンタクト層２４が設けられておらず、ｐ型アノード層２５が半導体基板の第１主面を構成している点が異なる。つまり、図７で示したｐ＋型コンタクト層２４は、ｐ型アノード層２５の第１主面側に選択的に設けられている。
図９は、ＲＣ－ＩＧＢＴである半導体装置の終端領域の構成を示す断面図である。図１０（ａ）は、図１または図２における破線Ｅ－Ｅでの断面図であり、ＩＧＢＴ領域１０から終端領域３０にかけての断面図である。また、図１０（ｂ）は、図１における破線Ｆ－Ｆでの断面図であり、ダイオード領域２０から終端領域３０にかけての断面図である。
図９（ａ）および図９（ｂ）に示すように、半導体装置１１０の終端領域３０は、半導体基板の第１主面と第２主面との間にｎ－型ドリフト層１を有している。終端領域３０の第１主面および第２主面は、それぞれＩＧＢＴ領域１０およびダイオード領域２０の第１主面および第２主面と同一面である。また、終端領域３０のｎ－型ドリフト層１は、それぞれＩＧＢＴ領域１０およびダイオード領域２０のｎ－型ドリフト層１と同一構成であり連続して一体的に形成されている。
ｎ－型ドリフト層１の第１主面側、すなわち半導体基板の第１主面とｎ－型ドリフト層１との間にｐ型終端ウェル層３１が設けられている。ｐ型終端ウェル層３１は、ｐ型不純物として例えばボロンまたはアルミ等を有する半導体層であり、ｐ型不純物の濃度は１．０Ｅ＋１４／ｃｍ３～１．０Ｅ＋１９／ｃｍ３である。ｐ型終端ウェル層３１は、ＩＧＢＴ領域１０およびダイオード領域２０が含まれるセル領域を取り囲んで設けられている。ｐ型終端ウェル層３１は複数のリング状に設けられており、ｐ型終端ウェル層３１が設けられる数は、半導体装置１１０の耐圧設計によって適宜選択される。また、ｐ型終端ウェル層３１のさらに外縁側にはｎ＋型チャネルストッパ層３２が設けられており、ｎ＋型チャネルストッパ層３２はｐ型終端ウェル層３１を取り囲んでいる。
ｎ－型ドリフト層１と半導体基板の第２主面との間には、ｐ型終端コレクタ層１６ａが設けられている。ｐ型終端コレクタ層１６ａは、セル領域に設けられるｐ型コレクタ層１６と連続して一体的に形成されている。従って、ｐ型終端コレクタ層１６ａを含めてｐ型コレクタ層１６と呼んでもよい。また、図１に示した半導体装置１１０のようにダイオード領域２０が終端領域３０と隣接して設けられる構成では、図９（ｂ）に示すように、ｐ型終端コレクタ層１６ａは、ダイオード領域２０側の端部が距離Ｕ２だけダイオード領域２０にはみ出して設けられている。このように、ｐ型終端コレクタ層１６ａをダイオード領域２０にはみ出して設けることにより、ダイオード領域２０のｎ＋型カソード層２６とｐ型終端ウェル層３１との距離を大きくすることができ、ｐ型終端ウェル層３１がダイオードのアノードとして動作するのを抑制することができる。距離Ｕ２は、例えば１００μｍであってよい。
半導体基板の第２主面上にはコレクタ電極７が設けられている。コレクタ電極７は、ＩＧＢＴ領域１０およびダイオード領域２０を含むセル領域から終端領域３０まで連続して一体的に形成されている。一方、終端領域３０の半導体基板の第１主面上にはセル領域から連続しているエミッタ電極６と、エミッタ電極６とは分離された終端電極６ａとが設けられる。
エミッタ電極６と終端電極６ａとは、半絶縁成膜３３を介して電気的に接続されている。半絶縁性膜３３は、例えば、ｓｉｎＳｉＮ（ｓｅｍｉ－ｉｎｓｕｌａｔｉｎｇ Ｓｉｌｉｃｏｎ Ｎｉｔｒｉｄｅ：半絶縁性シリコン窒化膜）であってよい。終端電極６ａとｐ型終端ウェル層３１およびｎ＋型チャネルストッパ層３２とは、終端領域３０の第１主面上に設けられた層間絶縁膜４に形成されたコンタクトホールを介して電気的に接続されている。また、終端領域３０には、エミッタ電極６、終端電極６ａおよび半絶縁成膜３３を覆って終端保護膜３４が設けられている。終端保護膜３４は、例えば、ポリイミドで形成してよい。
次に、実施の形態１に係る半導体装置の製造方法について説明する。以降の製造方法の説明においてはセル領域の製造方法を記載しており、任意な構造にて形成される終端領域３０およびパッド領域４０などの製造方法は省略している。
図１０～図１５は、ＲＣ－ＩＧＢＴである半導体装置の製造方法を示す図である。図１０～図１３は半導体装置１１０のおもて面側を形成する工程を示す図であり、図１４および図１５は、半導体装置１１０の裏面側を形成する工程を示す図である。
まず、図１０（ａ）に示すようにｎ－型ドリフト層１を構成する半導体基板を準備する。半導体基板には、例えば、ＦＺ（Ｆｌｏａｔｉｎｇ Ｚｏｎｅ）法で作製された、いわゆるＦＺウエハやＭＣＺ（Ｍａｇｎｅｔｉｃ ａｐｐｌｉｅｄ ＣＺｏｃｈｒａｌｋｉ）法で作製された、いわゆるＭＣＺウエハを用いてよく、ｎ型不純物を含むｎ型ウエハであってよい。半導体基板に含まれるｎ型不純物の濃度は、作製される半導体装置の耐圧によって適宜選択され、例えば、耐圧が１２００Ｖの半導体装置では、半導体基板を構成するｎ－型ドリフト層１の比抵抗が４０～１２０Ω・ｃｍ程度となるようにｎ型不純物の濃度が調整される。図１０（ａ）に示すように、半導体基板を準備する工程では、半導体基板の全体がｎ－型ドリフト層１となっているが、このような半導体基板の第１主面側または第２主面側から、ｐ型あるいはｎ型の不純物イオンを注入し、その後熱処理などによって半導体基板内に拡散させることで、ｐ型あるいはｎ型の半導体層を形成し、半導体装置１１０は製造される。
図１０（ａ）に示すように、ｎ－型ドリフト層１を構成する半導体基板は、ＩＧＢＴ領域１０およびダイオード領域２０になる領域を備えている。また、図示しないがＩＧＢＴ領域１０およびダイオード領域２０になる領域の周囲には終端領域３０となる領域を備えている。以下では、半導体装置１１０のＩＧＢＴ領域１０およびダイオード領域２０の構成の製造方法について主として説明するが、半導体装置１１０の終端領域３０については周知の製造方法により作製してよい。例えば、終端領域３０に耐圧保持構造としてｐ型終端ウェル層５１を有するＦＬＲを形成する場合、半導体装置１１０のＩＧＢＴ領域１０およびダイオード領域２０を加工する前にｐ型不純物イオンを注入して形成してもよく、半導体装置１１０のＩＧＢＴ領域１０あるいはダイオード領域２０にｐ型不純物をイオン注入する際に同時にｐ型不純物イオンを注入して形成してもよい。
次に、図１０（ｂ）に示すように、半導体基板の第１主面側からリン（Ｐ）などのｎ型不純物を注入してｎ型キャリア蓄積層２を形成する。また、半導体基板の第１主面側からボロン（Ｂ）などのｐ型不純物を注入してｐ型ベース層１５およびｐ型アノード層２５を形成する。ｎ型キャリア蓄積層２、ｐ型ベース層１５およびｐ型アノード層２５は、半導体基板内に不純物イオンを注入した後、熱処理により不純物イオンを拡散させることで形成される。ｎ型不純物およびｐ型不純物は、半導体基板の第１主面上にマスク処理を施した後イオン注入されるため、半導体基板の第１主面側に選択的に形成される。ｎ型キャリア蓄積層２、ｐ型ベース層１５およびｐ型アノード層２５は、ＩＧＢＴ領域１０およびダイオード領域２０に形成され、終端領域３０でｐ型終端ウェル層５１に接続される。なお、マスク処理とは、半導体基板上にレジストを塗布し、写真製版技術を用いてレジストの所定の領域に開口を形成し、開口を介して半導体基板の所定の領域にイオン注入を施したり、エッチングを施したりするために、半導体基板上にマスクを形成する処理を言う。
ｐ型ベース層１５およびｐ型アノード層２５は、同時にｐ型不純物をイオン注入して形成してもよい。この場合、ｐ型ベース層１５とｐ型アノード層２５の深さやｐ型不純物濃度は同じとなり同一の構成となる。また、マスク処理によりｐ型ベース層１５とｐ型アノード層２５とに別々にｐ型不純物をイオン注入することで、ｐ型ベース層１５とｐ型アノード層２５の深さやｐ型不純物濃度を異ならせてもよい。
また、別の断面において形成されるｐ型終端ウェル層５１は、ｐ型アノード層２５と同時にｐ型不純物をイオン注入して形成してもよい。この場合、ｐ型終端ウェル層５１とｐ型アノード層２５との深さやｐ型不純物濃度は同じとなり同一の構成とすることが可能である。また、ｐ型終端ウェル層５１とｐ型アノード層２５とを同時にｐ型不純物をイオン注入して形成して、ｐ型終端ウェル層５１とｐ型アノード層２５とのｐ型不純物濃度を異なる濃度とすることも可能である。この場合、いずれか一方または双方のマスクをメッシュ状のマスクとして、開口率を変更すればよい。
また、マスク処理によりｐ型終端ウェル層５１およびｐ型アノード層２５とを別々にｐ型不純物をイオン注入することで、ｐ型終端ウェル層５１およびｐ型アノード層２５の深さやｐ型不純物濃度を異ならせてもよい。
ｐ型終端ウェル層５１、ｐ型ベース層１５、およびｐ型アノード層２５とを同時にｐ型不純物をイオン注入して形成してもよい。
次に、図１１（ａ）に示すように、マスク処理によりＩＧＢＴ領域１０のｐ型ベース層１５の第１主面側に選択的にｎ型不純物を注入してｎ＋型ソース層１３を形成する。注入するｎ型不純物は、例えば、砒素（Ａｓ）またはリン（Ｐ）であってよい。また、マスク処理により、ＩＧＢＴ領域１０のｐ型ベース層１５の第１主面側に選択的にｐ型不純物を注入してｐ＋型コンタクト層１４を形成し、ダイオード領域２０のｐ型アノード層２５の第１主面側に選択的にｐ型不純物を注入してｐ＋型コンタクト層２４を形成する。注入するｐ型不純物は、例えばボロン（Ｂ）またはアルミニウム（Ａｌ）であってよい。
次に、図１１（ｂ）に示すように、半導体基板の第１主面側からｐ型ベース層１５およびｐ型アノード層２５を貫通し、ｎ－型ドリフト層１に達するトレンチ８を形成する。ＩＧＢＴ領域１０において、ｎ＋型ソース層１３を貫通するトレンチ８は、側壁がｎ＋型ソース層１３の一部を構成する。トレンチ８は、半導体基板上にＳｉＯ２などの酸化膜を堆積させた後、マスク処理によってトレンチ８を形成する部分の酸化膜に開口を形成し、開口を形成した酸化膜をマスクとして半導体基板をエッチングすることで形成してよい。図１２（ｂ）では、ＩＧＢＴ領域１０とダイオード領域２０とでトレンチ８のピッチを同じにして形成しているが、ＩＧＢＴ領域１０とダイード領域２０とでトレンチ８のピッチを異ならせてもよい。トレンチ８のピッチは平面視におけるパターンは、マスク処理のマスクパターンにより適宜変更することができる。
次に、図１２（ａ）に示すように、酸素を含む雰囲気中で半導体基板を加熱してトレンチ８の内壁および半導体基板の第１主面に酸化膜９を形成する。トレンチ８の内壁に形成された酸化膜９のうち、ＩＧＢＴ領域１０のトレンチ８に形成された酸化膜９がアクティブトレンチゲート１１のゲートトレンチ絶縁膜１１ｂおよびダミートレンチゲート１２のダミートレンチ絶縁膜１２ｂである。また、ダイオード領域２０のトレンチ８に形成された酸化膜９がダイオードトレンチ絶縁膜２１ｂである。半導体基板の第１主面に形成された酸化膜９は後の工程で除去される。
次に、図１２（ｂ）に示すように、内壁に酸化膜９を形成したトレンチ８内に、ＣＶＤ（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）などによってｎ型またはｐ型の不純物をドープしたポリシリコンを堆積させて、ゲートトレンチ電極１１ａ、ダミートレンチ電極１２ａおよびダイオードトレンチ電極２１ａを形成する。
次に、図１３（ａ）に示すように、ＩＧＢＴ領域１０のアクティブトレンチゲート１１のゲートトレンチ電極１１ａ上に層間絶縁膜４を形成した後に半導体基板の第１主面に形成された酸化膜９を除去する。層間絶縁膜４は、例えば、ＳｉＯ２であってよい。そして、マスク処理により堆積させた層間絶縁膜４にコンタクトホールを形成する。コンタクトホールは、ｎ＋型ソース層１３上、ｐ＋型コンタクト層１４上、ｐ＋型コンタクト層２４上、ダミートレンチ電極１２ａ上およびダイオードトレンチ電極２１ａ上に形成される。
次に、図１３（ｂ）に示すように、半導体基板の第１主面および層間絶縁膜４上にバリアメタル５を形成し、さらにバリアメタル５の上にエミッタ電極６を形成する。バリアメタル５は、窒化チタンをＰＶＤ（ｐｈｙｓｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）やＣＶＤによって製膜することで形成される。
エミッタ電極６は、例えば、スパッタリングや蒸着などのＰＶＤによってアルミシリコン合金（Ａｌ－Ｓｉ系合金）をバリアメタル５の上に堆積させて形成してよい。また、形成したアルミシリコン合金の上に、無電解めっきや電解めっきでニッケル合金（Ｎｉ合金）をさらに形成してエミッタ電極６としてもよい。エミッタ電極６をめっきで形成すると、エミッタ電極６として厚い金属膜を容易に形成することができるので、エミッタ電極６の熱容量を増加させて耐熱性を向上させることができる。なお、ＰＶＤでアルミシリコン合金からなるエミッタ電極６を形成した後に、めっき処理でニッケル合金をさらに形成する場合、ニッケル合金を形成するためのめっき処理は半導体基板の第２主面側の加工を行った後に実施してもよい。
次に、図１４（ａ）に示すように半導体基板の第２主面側を研削し、半導体基板を設計した所定の厚さに薄板化する。研削後の半導体基板の厚さは、例えば、８０μｍ～２００μｍであってよい。
次に、図１４（ｂ）に示すように、半導体基板の第２主面側からｎ型不純物を注入しｎ型バッファ層３を形成する。さらに、半導体基板の第２主面側からｐ型不純物を注入しｐ型コレクタ層１６を形成する。ｎ型バッファ層３はＩＧＢＴ領域１０、ダイオード領域２０および終端領域３０に形成してよく、ＩＧＢＴ領域１０またはダイオード領域２０のみに形成してもよい。
ｎ型バッファ層３は、例えば、リン（Ｐ）イオンを注入して形成してよい。また、プロトン（Ｈ＋）を注入して形成してよい。さらに、プロトンとリンの両方を注入して形成してよい。プロトンは比較的低い加速エネルギーで半導体基板の第２主面から深い位置にまで注入することができる。また、加速エネルギーを変えることでプロトンを注入する深さを比較的容易に変更することができる。このため、ｎ型バッファ層３をプロトンで形成する際に、加速エネルギーを変更しながら複数回注入すると、リンで形成するよりも半導体基板の厚さ方向に幅が広いｎ型バッファ層３を形成することができる。
また、リンはプロトンに比較して、ｎ型不純物としての活性化率を高くすることができるので、リンでｎ型バッファ層３を形成することにより薄板化した半導体基板であってもより確実に空乏層がパンチスルーするのを抑制することができる。半導体基板をより一層薄板化するには、プロトンとリンの両方を注入してｎ型バッファ層３を形成するのが好ましく、この際には、プロトンはリンよりも第２主面から深い位置に注入される。
ｐ型コレクタ層１６は、例えば、ボロン（Ｂ）を注入して形成してよい。ｐ型コレクタ層１６は、終端領域３０にも形成され、終端領域３０のｐ型コレクタ層１６がｐ型終端コレクタ層１６ａとなる。半導体基板の第２主面側からイオン注入した後に、第２主面にレーザーを照射してレーザーアニールすることで、注入したボロンが活性化しｐ型コレクタ層１６が形成される。この際、半導体基板の第２主面から比較的浅い位置に注入されたｎ型バッファ層３のためのリンも同時に活性化される。一方、プロトンは３５０℃～５００℃といった比較的低いアニール温度で活性化されるので、プロトンを注入した後はプロトンの活性化のための工程以外で、半導体基板全体が３５０℃～５００℃より高い温度にならないように留意する必要がある。レーザーアニールは、半導体基板の第２主面近傍のみを高温にできるため、プロトンを注入した後であってもｎ型不純物やｐ型不純物の活性化に用いることができる。
次に、図１５（ａ）に示すように、ダイオード領域２０にｎ＋型カソード層２６を形成する。ｎ＋型カソード層２６は、例えば、リン（Ｐ）を注入して形成してよい。図１５（ａ）に示すように、ＩＧＢＴ領域１０とダイオード領域２０との境界からダイオード領域２０側に距離Ｕ１の位置に、ｐ型コレクタ層１６とｎ＋型カソード層２６との境界が位置するように、リンが第２主面側からマスク処理により選択的に注入される。ｎ＋型カソード層２６を形成するためのｎ型不純物の注入量は、ｐ型コレクタ層１６を形成するためのｐ型不純物の注入量より多い。図１６（ａ）では、第２主面からのｐ型コレクタ層１６とｎ＋型カソード層２６の深さを同じに示しているが、ｎ＋型カソード層２６の深さはｐ型コレクタ層１６の深さ以上である。ｎ＋型カソード層２６が形成される領域は、ｐ型不純物が注入された領域にｎ型不純物を注入してｎ型半導体にする必要があるので、ｎ＋型カソード層２６が形成される領域の全てで注入されたｐ型不純物の濃度をｎ型不純物の濃度より高くする。
次に、図１５（ｂ）に示すように、半導体基板の第２主面上にコレクタ電極７を形成する。コレクタ電極７は、第２主面のＩＧＢＴ領域１０、ダイオード領域２０および終端領域３０の全面に亘って形成される。また、コレクタ電極７は、半導体基板であるｎ型ウエハの第２主面の全面に亘って形成してよい。コレクタ電極７は、スパッタリングや蒸着などのＰＶＤによって、アルミシリコン合金（Ａｉ－Ｓｉ系合金）やチタン（Ｔｉ）などを堆積させて形成してよく、アルミシリコン合金、チタン、ニッケルあるいは金など複数の金属を積層させて形成してもよい。さらには、ＰＶＤで形成した金属膜上に無電解めっきや電解めっきで、さらに金属膜を形成してコレクタ電極７としてもよい。
以上のような工程により半導体装置１１０は作製される。半導体装置１１０は、１枚のｎ型ウエハにマトリクス状に複数作製されるので、レーザーダイシングやブレードダイシングにより個々の半導体装置１１０に切り分けることで半導体装置１１０は完成する。
次に、実施の形態１に係る半導体装置の動作について説明する。
図１６は、実施の形態１に係る半導体装置のＩＧＢＴ領域とダイオード領域の境界の構成を示す断面図である。図１６は、図１に示した半導体装置１１０における破線Ｈ－Ｈにおける断面図である。
ＲＣ－ＩＧＢＴのダイオード動作について説明する。ダイオード動作時には、エミッタ電極６にはコレクタ電極７と比較して正の電圧が印加され、アクティブトレンチゲート電極１１ａにゲート駆動電圧が印加されない。エミッタ電極６にコレクタ電極７と比較して正の電圧が印加されることでアノード層２５およびｐ型ベース層１５からドリフト層１に正孔が流入し、流入した正孔はカソード層２６に向かって移動する。ＩＧＢＴ領域１０ａとの境界付近のダイオード領域２０ａは、アノード層２５からの正孔に加えて、ＩＧＢＴ領域１０ａからも正孔が流入することにより、ＩＧＢＴ領域１０ａから離れたダイオード領域２０ａと比較して正孔の密度が高い状態である。ダイオード動作時には、エミッタ電極６からコレクタ電極７に向かう方向に環流電流が流れる。
図１６に示すように、ＩＧＢＴ領域１０ａの第２主面側に設けられたｐ型コレクタ層１６は、ＩＧＢＴ領域１０ａとダイオード領域２０ａとの境界から距離Ｕ１だけダイオード領域２０ａ側にはみ出して設けられている。なお、図１６では、ＩＧＢＴ領域１０ａと紙面右側のダイオード領域２０ａとの境界から距離Ｕ１だけ紙面右側のダイオード領域２０ａ側にはみ出す構成を示しているが、ＩＧＢＴ領域１０ａと紙面左側のダイオード領域２０ａとの境界から距離Ｕ１だけ紙面左側のダイオード領域２０ａ側にはみ出してもよい。このように、ｐ型終端コレクタ層１６をダイオード領域２０ａにはみ出して設けることにより、ダイオード領域２０ａのｎ＋型カソード層２６とアクティブトレンチゲート１１との距離を大きくすることができ、ダイオード動作時にアクティブトレンチゲート電極１１ａにゲート駆動電圧が印加された場合であっても、ＩＧＢＴ領域１０ａのアクティブトレンチゲート１１に隣接して形成されるチャネルからｎ＋型カソード層２６に電流が流れるのを抑制することができる。距離Ｕ１は、例えば１００μｍであってよい。なお、ＲＣ－ＩＧＢＴである半導体装置１１０の用途によっては、距離Ｕ１がゼロまたは１００μｍより小さい距離であってもよい。図１６では、ＩＧＢＴ領域１０ａとダイオード領域２０ａとの境界を説明しているが、ＩＧＢＴ領域１０（１０ｂ、１０ｃ、１０ｄ）とダイオード領域（２０ａ、２０ｂ、２０ｃ）との境界においても同様である。
また、ＲＣ－ＩＧＢＴのＩＧＢＴ動作について説明する。ＩＧＢＴ動作時には、エミッタ電極６にはコレクタ電極７と比較して負の電圧が印加され、アクティブトレンチゲート電極１１ａにゲート駆動電圧が印加されることで第２導電型のｐ型ベース層１５に第１導電型の反転層が部分的に形成されて、ｎ＋型ソース層１３から電子がｎ－型ドリフト層１に流入し、流入した電子はｐ型コレクタ層１６に向かって移動する。つまり、コレクタ電極１６からエミッタ電極６に向かう方向に主電流が流れる。なお、ダイオード動作に切り替わった時にｎ＋型カソード層２６に向かい移動していた正孔は、ｐ型アノード層２５に向かう方向に移動方向を変えて移動する。つまり、エミッタ電極６からコレクタ電極７に向かう方向に環流電流が流れる。
主電流や還流電流が流れて半導体装置が発熱するが、ＲＣ－ＩＧＢＴではダイオード動作時に還流電流が流れてダイオードが主な発熱源となり、ＩＧＢＴ動作時に主電流が流れてＩＧＢＴが主な発熱源となる。セル領域であるＩＧＢＴ領域１０とダイオード領域２０とを全て同じサイズで形成すると、放熱効率がセル領域内で全て同じとなるため、熱干渉が大きいセル領域中心での温度上昇が大きくなってしまう。一方、図１に示すとおり、実施の形態１の半導体装置では、ＩＧＢＴ領域１０ａとダイオード領域２０ａは、セル領域中心に最も近い位置に設けられており、ＩＧＢＴ領域１０ａは、周辺のＩＧＢＴ領域１０ｂ、１０ｃ、１０ｄと比べてサイズが小さい領域であり、ダイオード領域２０ａは、周辺のダイオード領域２０ｂ、２０ｃと比べてサイズが小さい領域である。
従って、セル領域中心の発熱源となるＩＧＢＴ領域及びダイオード領域を小さく分割することで基板厚み方向のみでなく、第１方向での熱拡散を促進できＩＧＢＴ動作時及びダイオード動作時における発熱源からの放熱性を向上させることができる。それによりセル領域中心での温度上昇を抑えられ、半導体装置の温度均一性を向上させることができる。なお、ＩＧＢＴ領域１０の中で最も小さい領域であるＩＧＢＴ領域１０ａとダイオード領域２０の中で最も小さい領域であるダイオード領域２０ａとが、セル領域中心に最も近い位置に設けられればよく、それぞれの領域の周辺において、ＩＧＢＴ領域１０ｂ又は１０ｃがＩＧＢＴ領域の中で最も大きい領域であり、ダイオード領域２０ｂがダイオード領域の中で最も大きい領域となってもよい。
また、図１７を用いて比較例の半導体装置の構成及び作用を説明する。ＩＧＢＴ領域１０ａよりもダイオード領域２０ａのサイズが大きく、ダイオード領域２０ａの発熱量がＩＧＢＴ領域１０ａよりも大きい場合は、互いの領域間の熱干渉が大きくなる懸念がある。
適度な熱干渉は、第１方向における熱拡散を促し放熱性を向上させるが、過度な熱干渉は蓄熱に繋がり、局所的な温度上昇を引き起こす。なお、実施の形態１の半導体装置と比較して比較例の半導体装置では、２つのダイオード領域２０ａの間に位置するＩＧＢＴ領域１０ａのサイズが、実施の形態１の半導体装置１１０よりも小さい点で相違する。
ＩＧＢＴ領域１０ａ、ダイオード領域２０ａにそれぞれ主電流や還流電流が流れて半導体装置が発熱した際、発生した熱は半導体基板中で拡散し、主にコレクタ電極７を通じて外部に放熱される。図１７に示すように、例えば、紙面右側のダイオード領域２０ａが発熱した場合、半導体基板表面と平行方向で、半導体基板表面で発生した熱がコレクタ電極７に到達するまでに放熱距離ＬＤ１となるよう半導体基板中を熱拡散する。このとき、熱が拡散する角度は約４５°であり、放熱距離ＬＤ１は半導体基板の厚みにほぼ等しい。２つのダイオード領域２０ａの間に位置するＩＧＢＴ領域１０ａのサイズが、平面視で上述した放熱距離ＬＤ１より小さい場合、例えば、紙面右側のダイオード領域２０ａから発生した熱が、ＩＧＢＴ領域１０ａを通過してダイオード領域２０ａまで拡散する。
一方、図１６に示す通り、実施の形態１の半導体装置は、ＩＧＢＴ領域１０ａが、基板厚みより平面視で大きいことで熱拡散によるＩＧＢＴ領域１０ａに隣り合うダイオード領域２０ａ同士の過大な熱干渉を抑制することができる。特に、ＩＧＢＴ領域１０ａの両側に位置するダイオード領域２０ａからの熱干渉を抑制するには、ＩＧＢＴ領域１０ａのサイズが放熱距離ＬＤ１×２より大きいことが望ましい。すなわち、基板厚みの２倍より平面視で大きいことでより熱干渉を抑制することができる。なお、ＩＧＢＴ領域１０ａが半導体基板の厚み以上であることについて前述したが、ダイオード領域２０ａでも同様であり、例えば、ダイオード領域２０ａにＩＧＢＴ領域１０ａが隣り合う際は、ダイオード領域２０ａが半導体基板の厚み以上であることで隣り合うＩＧＢＴ領域１０ａ同士の過大な熱干渉を抑制することができる。
また、図１８は、実施の形態１に係る半導体装置１１０の半導体装置のＩＧＢＴ領域とダイオード領域の境界の構成を示す断面図であり、図１に示した半導体装置１１０における破線Ｊ－Ｊにおける断面図である。図１８に示すとおり、実施の形態１の半導体装置では、ＩＧＢＴ領域１０ｄとダイオード領域２０ｃとが隣接してセル領域端部に最も近い位置に側に設けられている。ＩＧＢＴ領域１０ｄは、ＩＧＢＴ領域１０ａ、１０ｂ、１０ｃと比べてサイズが大きい領域であり、ＩＧＢＴ領域１０の中で最も大きい領域である。ＩＧＢＴ領域１０ａは、ＩＧＢＴ領域１０ｂ、１０ｃ、１０ｄと比べてサイズが小さい領域であり、ＩＧＢＴ領域１０の中で最も小さい領域である。そして、図１８に示すとおり、ＩＧＢＴ領域の中で最も大きい領域である１０ｄは、ＲＣ－ＩＧＢＴの温度均一性を向上するため、ＩＧＢＴ領域の中で最も小さい領域である１０ａと比べて放熱距離ＬＤ１以上大きいことが望ましい。ＩＧＢＴ領域１０ｄが、ＩＧＢＴ領域１０ａと比べて基板厚みより大きいことで例えば、ダイオード領域２０ｃからの制御パッド４１への熱拡散を抑制することができる。
実施の形態１に係る半導体装置においては、ＩＧＢＴ領域１０ａとダイオード領域２０ａは、セル領域中心に最も近い位置に設けられており、第１方向においてＩＧＢＴ領域１０ａの幅は、周辺のＩＧＢＴ領域１０ｂ、１０ｃ、１０ｄの幅以下であり、ダイオード領域２０ａの幅は、周辺のダイオード領域２０ｂ、２０ｃの幅以下である。このような構成にすることで、セル領域中心での熱干渉を周辺に比べて高めることで放熱性を高められセル中心の温度上昇を抑えることができる。
＜実施の形態２＞
図２を用いて実施の形態２に係る半導体装置の構成を説明する。図２は実施の形態２に係る半導体装置を示す断面図である。なお、実施の形態２において、実施の形態１で説明したものと同一の構成要素については同一符号を付して説明は省略する。
図２において、半導体装置１１１はアイランド型であり、１つの半導体装置内にＩＧＢＴ領域１０（１０ａ、１０ｂ、１０ｃ、１０ｄ、１０ｅ、１０ｆ、１０ｇ）と、ダイオード領域２０（２０ａ、２０ｂ、２０ｃ）とを備えている。図１に示す実施の形態１に係る半導体装置１１０においてはＩＧＢＴ領域１０およびダイオード領域２０の延伸方向と直交する方向においてＩＧＢＴ領域１０とダイオード領域２０とが直線状に交互に配置されたストライプ状の半導体装置を示したが、図２に示す実施の形態２に係る半導体装置１１１においては、ＩＧＢＴ領域１０（１０ａ、１０ｂ、１０ｃ、１０ｄ）のストライプは維持しているが、ダイオード領域２０のストライプ部はＩＧＢＴ領域１０によって複数の領域に分断され、複数のダイオード領域２０は島状に配置され、夫々が一つながりのＩＧＢＴ領域１０に覆われた配置となっている。このような島状の配置は、アイランド型の半導体装置等とも呼ばれるなお、アイランド型においても、ＩＧＢＴ領域１０およびダイオード領域２０が直線状に交互に配置された領域を交互領域と称し、例えば、Ｈ－Ｈ断面を含み更にＨ－Ｈ断面を延長した仮想線上にＩＧＢＴ領域１０とダイオード領域２０が直線状に交互に配置された交互領域を有する。
半導体装置１１０において、ＩＧＢＴ領域１０ｃとＩＧＢＴ領域１０ｄはＩＧＢＴ領域１０ｇによって連結し、ＩＧＢＴ領域１０ｃが延伸する方向でダイオード領域２０ｃと交互にＩＧＢＴ領域１０ｇが配置される。ＩＧＢＴ領域１０ｂとＩＧＢＴ領域１０ｃはＩＧＢＴ領域１０ｆによって連結し、ＩＧＢＴ領域１０ｂが延伸する方向でダイオード領域２０ｂと直線状に交互にＩＧＢＴ領域１０ｆが配置される。ＩＧＢＴ領域１０ａとＩＧＢＴ領域１０ｂはＩＧＢＴ領域１０ｅによって連結し、ＩＧＢＴ領域１０ａが延伸する方向でダイオード領域２０ａと交互にＩＧＢＴ領域１０ｅが配置される。
図２に示すように、半導体装置１１１は、ＩＧＢＴ領域１０ａとダイオード領域２０ａが、セル領域中心に最も近い位置に設けられており、ＩＧＢＴ領域１０ａは、周辺のＩＧＢＴ領域１０ｂ、１０ｃ、１０ｄと比べて交互領域に沿った第１方向の幅Ｗ１ａが小さい領域であり、ダイオード領域２０ａは、周辺のダイオード領域２０ｂ、２０ｃと比べて第１方向の幅Ｗ２ａが小さい領域である。このような構成にすることで、セル領域中心での放熱性を周辺に比べて高めることで中心の温度上昇を抑えられる。
なお、実施の形態２の他の変形例として図１９、図２０に示すように、ダイオード領域２０が三角形や円形でもよく、島状であれば三角形等の多角形、楕円形等でもよい。また、図１９に示すように三角形の頂点がセル領域の中心を向いて配置されてもよく、セル領域の端部側からセル領域の中心に向けて三角形の底面と平行な方向である幅が狭くなるように設けられることで、セル領域中心での熱抵抗を周辺に比べて下げて中心の温度上昇を抑え、セル領域の温度均一性を向上させることができる。
なお、図２、図１９、図２０では、ダイオード領域２０を島状に設けているが、ＩＧＢＴ領域１０が島状でもよく、ダイオード領域２０又はＩＧＢＴ領域１０のどちらか一方が島状に設けられていればよい。なお、ダイオード領域２０の数は２種類以上であればよく、図２、図１９、図２０に示す数に限るものではない。なお、特定の箇所を中心とした対象配置だけでなく、セル領域の温度を均一にする配置であれば非対称に設けられてもよい。また、セル領域の中心で面積が最も小さく、セル領域の中心から端部に近づくにつれて面積が徐々に大きくなるように設けられてもよく、セル領域中央での熱抵抗を周辺に比べて下げることでセル領域中央の温度上昇を抑え、放熱性を向上させることができる。
したがって、実施の形態２においては、ＩＧＢＴ領域１０又はダイオード領域２０のいずれか１方が島状であり、第１方向におけるＩＧＢＴ領域１０ａの幅は、周辺のＩＧＢＴ領域１０ｂ、１０ｃ、１０ｄの幅以下であり、ダイオード領域２０ａの幅は、周辺のダイオード領域２０ｂ、２０ｃの幅以下である。このような構成にすることで、セル領域中心での熱干渉を周辺に比べて高めることで放熱性を高められセル中心の温度上昇を抑えることができる。
＜実施の形態３＞
図２１を用いて実施の形態３に係る半導体装置の構成を説明する。図２１は実施の形態３に係る半導体装置を示す断面図である。なお、実施の形態３において、実施の形態１から実施の形態２で説明したものと同一の構成要素については同一符号を付して説明は省略する。なお、図２１に記載のＨ－Ｈ断面とＪ－Ｊ断面の説明は、他の実施の形態と同様であるため省略する。
図２１に示すように、半導体装置１１４は、セル領域であるＩＧＢＴ領域１０とダイオード領域２０がセル領域の中心からセル領域の端部に向かって、交互に放射状に配置されている。このような構成にすることで、ＩＧＢＴ領域１０とダイオード領域２０の中心にて幅が狭く、端部に向かって幅が広くなるため、セル領域中心での熱抵抗を周辺に比べて下げることで中心の温度上昇を抑え、セル領域の温度均一性を向上させることができる。なお、図２１に示す通りＩＧＢＴ領域１０のセル領域端部での幅を複数のＩＧＢＴ領域で同じに示しているが、複数のＩＧＢＴ領域でセル領域端部での幅がそれぞれ異なってもよく、ダイオード領域２０も同様である。
実施の形態３に係る半導体装置においては、例えば、Ｈ－Ｈ断面を含み更にＨ－Ｈ断面を延長した仮想線上にＩＧＢＴ領域１０とダイオード領域２０が直線状に交互に配置された交互領域を有する。この交互領域において、セル領域の中心に最も近いＩＧＢＴ領域の交互領域に沿った第１方向における幅が、他のＩＧＢＴ領域の第１方向における幅以下であり、セル領域の中心に最も近いダイオード領域の第１方向における幅が、他のダイオード領域の前記第１方向における幅以下である。
したがって、実施の形態３においては、セル領域であるＩＧＢＴ領域１０とダイオード領域２０がセル領域の中心からセル領域の端部に向かって、交互に放射状に配置され、ＩＧＢＴ領域１０とダイオード領域２０の中心にて幅が狭く、端部に向かって幅が広くなる構造である。また、交互領域においてセル領域の中心に最も近いＩＧＢＴ領域の交互領域に沿った第１方向における幅が、他のＩＧＢＴ領域の第１方向における幅以下であり、セル領域の中心に最も近いダイオード領域の第１方向における幅が、他のダイオード領域の前記第１方向における幅以下である。このような構成にすることで、セル領域中心での熱干渉を周辺に比べて高めることで放熱性を高められセル中心の温度上昇を抑えることができる。
＜実施の形態４＞
図２２を用いて実施の形態４に係る半導体装置の構成を説明する。図２２は実施の形態４に係る半導体装置を示す断面図である。なお、実施の形態４において、実施の形態１から実施の形態３で説明したものと同一の構成要素については同一符号を付して説明は省略する。
図２２に示すように、半導体装置１１５は、ＩＧＢＴ領域１０およびダイオード領域２０の夫々の外周が四角形状であり、夫々の四角形状は同一な中心を有する同心な四角形状であり、四角形状の中心、すなわち同心となる位置からセル領域の端部に向けて交互に設けられた半導体装置である。なお同心四角形状の中心は必ずしもセル領域の中心と一致しなくてもよくセル領域内に配置されればよく、同心四角形状の中心からセル領域の端部に向けて各領域の幅が広くなっていればよよい。なお、ＩＧＢＴ領域１０およびダイオード領域２０の夫々の外周は、四角形状以外にも多角形状もしくは円形状であってもよい。
ＩＧＢＴ領域１０とダイオード領域２０が同心四角形状に、交互に配置されており、その同心四角形状はセル領域内に配置されている。中心部の領域は島状で、それ以外が環状に設けられる。外周が同心四角形状に配置された各領域のＩＧＢＴ領域１０及びダイオード領域２０は、セル領域の中心にて幅が最も狭く、セル領域の端部に向かって幅が広くなるように同心四角形状に設けられる。すなわち、ＩＧＢＴ領域１０ａの幅Ｗ１ａは、周辺のＩＧＢＴ領域１０ｂ、１０ｃ、１０ｄの幅以下であり、ダイオード領域２０ａの幅Ｗ２ａは、周辺のダイオード領域２０ｂ、２０ｃの幅以下である。
このような構成にすることで、セル領域中心での熱干渉を周辺に比べて高めることで中心の温度上昇を抑え、セル領域の温度均一性を向上させることができる。なお、実施の形態４の他の変形例として図２３に示すように、点線で表される同心四角形状の領域内で、ダイオード領域２０が点在してもよく、ＩＧＢＴ領域１０ａ、１０ｂ、１０ｃ、１０ｄがＩＧＢＴ領域１０ｅ、１０ｆ、１０ｇによってそれぞれ連結されていてもよい。
例えば、同心四角形状のＩＧＢＴ領域１０ｃと同心四角形状のＩＧＢＴ領域１０ｄはＩＧＢＴ領域１０ｇによって連結し、同心四角形状に点在するダイオード領域２０ｃと交互にＩＧＢＴ領域１０ｇが配置される。同心四角形状のＩＧＢＴ領域１０ｂと同心四角形状のＩＧＢＴ領域１０ｃはＩＧＢＴ領域１０ｆによって連結し、同心四角形状に点在するダイオード領域２０ｂと交互にＩＧＢＴ領域１０ｆが配置される。アイランドであるＩＧＢＴ領域１０ａと同心四角形状のＩＧＢＴ領域１０ｂはＩＧＢＴ領域１０ｅによって連結し、同心四角形状に点在するダイオード領域２０ａと交互にＩＧＢＴ領域１０ｅが配置される。なお、同心四角形状は角部が曲率を有する丸い同心四角形状でもよい。以上のことを換言すれば、島状に複数設けられたダイオード領域２０において、セル領域の端部に沿って隣接する島状の領域を結ぶ仮想線を引いた場合に、仮想線を複数引くことができ、複数の仮想線は、セル領域内に中心を有する同心な四角形状となる。例えば、環状のセル領域の端部から第１の距離を離れて配置された複数の島状のダイオード領域２０ａからなる第１の島群は、ダイオード領域２０ａのうちセル領域の端部に最も近い部分に接して引いた仮想線を環状に繋げた第１の仮想線と、ダイオード領域２０ａのうちセル領域の端部から最も遠い部分に接して引いた仮想線を環状に繋げた第２の仮想線と、に囲まれている。環状のセル領域の端部から第２の距離を離れて配置された複数の島状のダイオード領域２０ｂからなる第２の島群は、ダイオード領域２０ｂのうちセル領域の端部に最も近い部分に接して引いた仮想線を環状に繋げた第３の仮想線と、ダイオード領域２０ｂのうちセル領域の端部から最も遠い部分に接して引いた仮想線を環状に繋げた第４の仮想線と、に囲まれている。環状のセル領域の端部から第３の距離を離れて配置された複数の島状のダイオード領域２０ｃからなる第３の島群は、ダイオード領域２０ｃのうちセル領域の端部に最も近い部分に接して引いた仮想線を環状に繋げた第５の仮想線と、ダイオード領域２０ｃのうちセル領域の端部から最も遠い部分に接して引いた仮想線を環状に繋げた第６の仮想線と、に囲まれている。そして、第１の仮想線および第２の仮想線に囲まれる領域と、第３の仮想線および第４の仮想線に囲まれる領域と、第５の仮想線および第６の仮想性に囲まれる領域とは、同一の中心を有す。なお、島群は３種類で説明しているが、２種類以上あればよい。
さらに、図２４及び図２５に示すようにダイオード領域２０が三角形や円形でもよく、島状のアイランド型であれば三角形等の多角形、楕円形等でもよい。また、図２４に示すように三角形の頂点がセル領域の中心を向いて配置されてもよく、セル領域の端部側からセル領域の中心に向けて三角形の底面と平行な方向である幅が狭くなるように設けられることで、セル領域中心での熱抵抗を周辺に比べて下げて中心の温度上昇を抑え、セル領域の温度均一性を向上させることができる。なお、図２２～２５では、ダイオード領域２０を島状に設けているが、ＩＧＢＴ領域１０が島状でもよく、ダイオード領域２０又はＩＧＢＴ領域１０のどちらか一方が島状に設けられていればよい。
なお、ダイオード領域２０の数は２種類以上であればよく、図２２～２５に示す数に限るものではない。なお、特定の箇所を中心とした対象配置だけでなく、セル領域の温度を均一にする配置であれば非対称に設けられてもよい。また、セル領域の中央で面積が最も小さく、セル領域の中心から端部に近づくにつれて面積が徐々に大きくなるように設けられてもよく、セル領域中央での熱抵抗を周辺に比べて下げることでセル領域中央の温度上昇を抑え、放熱性を向上させることができる。
実施の形態４に係る半導体装置においては、例えば、Ｈ－Ｈ断面を含み更にＨ－Ｈ断面を延長した仮想線上にＩＧＢＴ領域１０とダイオード領域２０が直線状に交互に配置された交互領域を有する。この交互領域において、セル領域の中心に最も近いＩＧＢＴ領域の交互領域に沿った第１方向における幅が、他のＩＧＢＴ領域の第１方向における幅以下であり、セル領域の中心に最も近いダイオード領域の第１方向における幅が、他のダイオード領域の前記第１方向における幅以下である。
したがって、実施の形態４においては、ＩＧＢＴ領域１０とダイオード領域２０とがセル領域の中心を中心とした同心四角形状に、交互に配置され、ＩＧＢＴ領域１０及びダイオード領域２０は、セル領域の中心にて幅が狭く、セル領域の端部に向かって幅が広くなるように同心四角形状に設けられるため、セル領域中心での熱抵抗を周辺に比べて下げることで中心の温度上昇を抑え、放熱性を向上させることができる。
実施の形態４では、図２２のように同心な四角形状でＩＧＢＴ領域１０およびダイオード領域２０が設けられた構成を示したが、同心であれば四角形状で有る必要はなく、三角形状や八角形状等の多角形状であってもよいし、円形状であってもよい。
＜実施の形態５＞
本実施の形態は、上述した実施の形態１～４にかかる半導体装置を電力変換装置に適用したものである。本開示は特定の電力変換装置に限定されるものではないが、以下、実施の形態５として、三相のインバータに本開示を適用した場合について説明する。
図２６は、本実施の形態にかかる電力変換装置を適用した電力変換システムの構成を示すブロック図である。
図２６に示す電力変換システムは、電源１００、電力変換装置２００、負荷３００から構成される。電源１００は、直流電源であり、電力変換装置２００に直流電力を供給する。電源１００は種々のもので構成することが可能であり、例えば、直流系統、太陽電池、蓄電池で構成することができるし、交流系統に接続された整流回路やＡＣ／ＤＣコンバータで構成することとしてもよい。また、電源１００を、直流系統から出力される直流電力を所定の電力に変換するＤＣ／ＤＣコンバータによって構成することとしてもよい。
電力変換装置２００は、電源１００と負荷３００の間に接続された三相のインバータであり、電源１００から供給された直流電力を交流電力に変換し、負荷３００に交流電力を供給する。電力変換装置２００は、図２６に示すように、直流電力を交流電力に変換して出力する主変換回路２０１と、主変換回路２０１の各スイッチング素子を駆動する駆動信号を出力する駆動回路２０２と、駆動回路２０２を制御する制御信号を駆動回路２０２に出力する制御回路２０３とを備えている。
負荷３００は、電力変換装置２００から供給された交流電力によって駆動される三相の電動機である。なお、負荷３００は特定の用途に限られるものではなく、各種電気機器に搭載された電動機であり、例えば、ハイブリッド自動車や電気自動車、鉄道車両、エレベーター、もしくは、空調機器向けの電動機として用いられる。
以下、電力変換装置２００の詳細を説明する。主変換回路２０１は、スイッチング素子を備えており（図示せず）、スイッチング素子がスイッチングすることによって、電源１００から供給される直流電力を交流電力に変換し、負荷３００に供給する。主変換回路２０１の具体的な回路構成は種々のものがあるが、本実施の形態にかかる主変換回路２０１は２レベルの三相フルブリッジ回路であり、６つのスイッチング素子から構成することができる。主変換回路２０１の各スイッチング素子には、上述した実施の形態１～４のいずれかにかかる半導体装置を適用する。６つのスイッチング素子は２つのスイッチング素子ごとに直列接続され上下アームを構成し、各上下アームはフルブリッジ回路の各相（Ｕ相、Ｖ相、Ｗ相）を構成する。そして、各上下アームの出力端子、すなわち主変換回路２０１の３つの出力端子は、負荷３００に接続される。
駆動回路２０２は、主変換回路２０１のスイッチング素子を駆動する駆動信号を生成し、主変換回路２０１のスイッチング素子の制御電極に供給する。具体的には、後述する制御回路２０３からの制御信号に従い、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。スイッチング素子をオン状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以上の電圧信号（オン信号）であり、スイッチング素子をオフ状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以下の電圧信号（オフ信号）となる。
制御回路２０３は、負荷３００に所望の電力が供給されるよう主変換回路２０１のスイッチング素子を制御する。具体的には、負荷３００に供給すべき電力に基づいて主変換回路２０１の各スイッチング素子がオン状態となるべき時間（オン時間）を算出する。例えば、出力すべき電圧に応じてスイッチング素子のオン時間を変調するＰＷＭ制御によって主変換回路２０１を制御することができる。そして、各時点においてオン状態となるべきスイッチング素子にはオン信号を、オフ状態となるべきスイッチング素子にはオフ信号が出力されるよう、駆動回路２０２に制御指令（制御信号）を出力する。駆動回路２０２は、この制御信号に従い、各スイッチング素子の制御電極にオン信号又はオフ信号を駆動信号として出力する。
本実施の形態に係る電力変換装置では、主変換回路２０１のスイッチング素子として実施の形態１～４にかかる半導体装置を適用するため、セル領域中心での熱抵抗を周辺に比べて下げることで中心の温度上昇を抑え、放熱性を向上させることができる。
本実施の形態では、２レベルの三相インバータに本開示を適用する例を説明したが、本開示は、これに限られるものではなく、種々の電力変換装置に適用することができる。本実施の形態では、２レベルの電力変換装置としたが３レベルやマルチレベルの電力変換装置であっても構わないし、単相負荷に電力を供給する場合には単相のインバータに本開示を適用しても構わない。また、直流負荷等に電力を供給する場合にはＤＣ／ＤＣコンバータやＡＣ／ＤＣコンバータに本開示を適用することも可能である。
また、本開示を適用した電力変換装置は、上述した負荷が電動機の場合に限定されるものではなく、例えば、放電加工機やレーザー加工機、又は誘導加熱調理器や非接触器給電システムの電源装置として用いることもでき、さらには太陽光発電システムや蓄電システム等のパワーコンディショナーとして用いることも可能である。
上記実施例では、スイッチング素子が珪素によって形成されたものを示したが、珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体によって形成してもよい。ワイドバンドギャップ半導体としては、例えば、炭化珪素、窒化ガリウム系材料又はダイヤモンドがある。
このようなワイドバンドギャップ半導体によって形成されたスイッチング素子は、耐電圧性が高く、許容電流密度も高いため、スイッチング素子の小型化が可能であり、これら小型化されたスイッチング素子を用いることにより、これらの素子を組み込んだ半導体モジュールの小型化が可能となる。
また耐熱性も高いため、ヒートシンクの放熱フィンの小型化や、水冷部の空冷化が可能であるので、半導体装置の一層の小型化が可能になる。
更に電力損失が低いため、スイッチング素子の高効率化が可能であり、延いては半導体装置の高効率化が可能になる。
本開示のいくつかの実施の形態を説明したが、これらの実施の形態は、例として提示したものである。その要旨を逸脱しない範囲で種々の省略、置き換え、変更を行うことができる。また各実施の形態は組み合わせることが可能である。
以下、本開示の諸態様を付記としてまとめて記載する。
（付記１）
第１主面と前記第１主面に対向する第２主面との間に第１導電型のドリフト層を有する半導体基板を備えた半導体装置であって、
前記半導体基板の前記第１主面から前記第１導電型のエミッタ層と前記第２導電型のベース層を貫通して設けられたトレンチゲート、及び前記ドリフト層よりも前記第２主面側に設けられた第２導電型のコレクタ層を有するＩＧＢＴ領域と、
前記ドリフト層よりも前記第１主面側に設けられた第２導電型のアノード層、及び前記ドリフト層よりも前記第２主面側に設けられた第１導電型のカソード層を有するダイオード領域と、
前記ＩＧＢＴ領域と前記ダイオード領域とで構成され、平面視において前記ＩＧＢＴ領域および前記ダイオード領域の夫々が直線状に交互に配置されている交互領域を有するセル領域と、を備え、
前記交互領域に沿った第１方向において、前記ＩＧＢＴ領域の幅および前記ダイオード領域の幅は、夫々一定ではなく、夫々が２種類以上の幅となるように配置されており、
前記交互領域において、前記セル領域の中心に最も近い前記ＩＧＢＴ領域の前記第１方向における幅が、他の前記ＩＧＢＴ領域の前記第１方向における幅以下であり、前記セル領域の中心に最も近い前記ダイオード領域の前記第１方向における幅が、他の前記ダイオード領域の前記第１方向における幅以下である、半導体装置。
（付記２）
前記交互領域において、前記セル領域の中心に最も近い前記ＩＧＢＴ領域から前記第１方向における前記セル領域の端部に最も近い前記ＩＧＢＴ領域に向かうにつれて、前記ＩＧＢＴ領域の前記第１方向における幅が徐々に広くなる付記１に記載の半導体装置。
（付記３）
前記交互領域において、前記セル領域の中心に最も近い前記ダイオード領域から前記第１方向における前記セル領域の端部に最も近い前記ダイオード領域に向かうにつれて、前記ダイオード領域の前記第１方向における幅が徐々に広くなる付記１または２に記載の半導体装置。
（付記４）
前記交互領域において、前記セル領域の中心に最も近い前記ＩＧＢＴ領域および前記第１方向における前記セル領域の端部に最も近い前記ＩＧＢＴ領域を除いた他の前記ＩＧＢＴ領域の前記第１方向における幅が、前記ＩＧＢＴ領域の前記第１方向における幅の中で最も広く、前記セル領域の中心に最も近い前記ダイオード領域および前記第１方向における前記セル領域の端部に最も近い前記ダイオード領域を除いた他の前記ダイオード領域の前記第１方向における幅が、前記ダイオード領域の前記第１方向における幅の中で最も広いことを特徴とする付記１に記載の半導体装置。
（付記５）
前記交互領域において、前記セル領域の中心に最も近い前記ＩＧＢＴ領域の前記第１方向における幅が前記半導体基板の厚み以上であることを特徴とする付記１から４のいずれか１項に記載の半導体装置。
（付記６）
前記交互領域において、前記セル領域の中心に最も近い前記ダイオード領域の前記第１方向における幅が前記半導体基板の厚み以上であることを特徴とする付記１から５のいずれか１項に記載の半導体装置。
（付記７）
前記ＩＧＢＴ領域および前記ダイオード領域は、前記第１方向と直交する方向に延伸して設けられ、前記交互領域において、前記第１方向に沿って交互に設けられたことを特徴とする付記１から６のいずれか１項に記載の半導体装置。
（付記８）
前記ＩＧＢＴ領域および前記ダイオード領域は、前記セル領域の中心から前記セル領域の端部に向かって前記第１方向における幅が広くなる放射状に設けられていることを特徴とする付記１から６のいずれか１項に記載の半導体装置。
（付記９）
平面視において、前記ＩＧＢＴ領域および前記ダイオード領域は、夫々の外周が多角形状もしくは円形状であり、夫々の前記多角形状もしくは前記円形状は、同一な中心を有し、前記同一な中心から前記セル領域の端部に向けて前記ＩＧＢＴ領域および前記ダイオード領域が交互に設けられていることを特徴とする付記１から６のいずれか１項に記載の半導体装置。
（付記１０）
前記ＩＧＢＴ領域と前記ダイオード領域のうちのいずれか一方の領域が、平面視において周囲を他方の領域に囲まれた複数の島状の領域に分けられて設けられていることを特徴とする付記１から６のいずれか１項に記載の半導体装置。
（付記１１）
前記島状の領域は、平面視において多角形状もしくは円形状に設けられたことを特徴とする付記１０に記載の半導体装置。
（付記１２）
環状の前記セル領域の端部から第１の距離を離れて配置された複数の前記島状の領域からなる第１の島群と、
環状の前記セル領域の端部から第２の距離を離れて配置された複数の前記島状の領域からなる第２の島群と、
前記第１の島群に属する前記島状の領域のうち前記セル領域の端部に最も近い部分に接して引いた仮想線を環状に繋げた第１の仮想線と、
前記第１の島群に属する前記島状の領域のうち前記セル領域の端部から最も遠い部分に接して引いた仮想線を環状に繋げた第２の仮想線と、
前記第２の島群に属する前記島状の領域のうち前記セル領域の端部に最も近い部分に接して引いた仮想線を環状に繋げた第３の仮想線と、
前記第２の島群に属する前記島状の領域のうち前記セル領域の端部から最も遠い部分に接して引いた仮想線を環状に繋げた第４の仮想線と、を備え、
前記第１の仮想線および前記第２の仮想線に囲まれる領域と、前記第３の仮想線および前記第４の仮想線に囲まれる領域とは、同一の中心を有する付記１０または１１に記載の半導体装置。
（付記１３）
付記１から１２に記載の半導体装置を有し、入力される電力を変換して出力する主変換回路と、
前記半導体装置を駆動する駆動信号を前記半導体装置に出力する駆動回路と、
前記駆動回路を制御する制御信号を前記駆動回路に出力する制御回路と、
を備えた電力変換装置。
１ ｎ－型ドリフト層
２ ｎ型キャリア蓄積層
３ ｎ型バッファ層
４ 層間絶縁膜
５ バリアメタル
６ エミッタ電極
７ コレクタ電極
１０（１０ａ、１０ｂ、１０ｃ、１０ｄ） ＩＧＢＴ領域
１１ アクティブトレンチゲート
１１ａ ゲートトレンチ電極
１１ｂ ゲートトレンチ絶縁膜
１１ｃ アクティブトレンチゲートの底面
１１ｄ アクティブトレンチゲートの側壁
１２ ダミートレンチゲート
１２ａ ダミートレンチ電極
１２ｂ ダミートレンチ絶縁膜
１３ ｎ＋型ソース層
１４ ｐ＋型コンタクト層
１５ ｐ型ベース層
１６ ｐ型コレクタ層
１９ コンタクトホール
２０（２０ａ、２０ｂ、２０ｃ） ダイオード領域
２１ ダイオードトレンチゲート
２１ａ ダイオードトレンチ電極
２１ｂ ダイオードトレンチ絶縁膜
２１ｃ ダイオードトレンチゲートの底面
２１ｄ ダイオードトレンチゲートの側壁
２４ ｐ＋型コンタクト層
２５ ｐ型アノード層
２６ ｎ＋型カソード層
３０ 終端領域
３１ ｐ型終端ウェル層
５１ 境界トレンチゲート
５１ａ 境界トレンチゲート電極
５１ｂ 境界トレンチゲート絶縁膜
５１ｃ 境界トレンチゲートの底面
５１ｄ 境界トレンチゲートの側壁
５２ 裏面ダミートレンチゲート
５２ａ 裏面ダミートレンチゲート電極
５２ｂ 裏面ダミートレンチゲート絶縁膜
５２ｃ 裏面ダミートレンチゲートの底面
５２ｄ 裏面ダミートレンチゲートの側壁
１００ 電源
１１０～１１８ 半導体装置
２００ 電力変換装置
２０１ 主変換回路
２０２ 駆動回路
２０３ 制御回路
３００ 負荷

Claims (13)

  1. 第１主面と前記第１主面に対向する第２主面との間に第１導電型のドリフト層を有する半導体基板を備えた半導体装置であって、
    前記半導体基板の前記第１主面から前記第１導電型のエミッタ層と前記第２導電型のベース層を貫通して設けられたトレンチゲート、及び前記ドリフト層よりも前記第２主面側に設けられた第２導電型のコレクタ層を有するＩＧＢＴ領域と、
    前記ドリフト層よりも前記第１主面側に設けられた第２導電型のアノード層、及び前記ドリフト層よりも前記第２主面側に設けられた第１導電型のカソード層を有するダイオード領域と、
    前記ＩＧＢＴ領域と前記ダイオード領域とで構成され、平面視において前記ＩＧＢＴ領域および前記ダイオード領域の夫々が直線状に交互に配置されている交互領域を有するセル領域と、を備え、
    前記交互領域に沿った第１方向において、前記ＩＧＢＴ領域の幅および前記ダイオード領域の幅は、夫々一定ではなく、夫々が２種類以上の幅となるように配置されており、
    前記交互領域において、前記セル領域の中心に最も近い前記ＩＧＢＴ領域の前記第１方向における幅が、他の前記ＩＧＢＴ領域の前記第１方向における幅以下であり、前記セル領域の中心に最も近い前記ダイオード領域の前記第１方向における幅が、他の前記ダイオード領域の前記第１方向における幅以下である、半導体装置。
  2. 前記交互領域において、前記セル領域の中心に最も近い前記ＩＧＢＴ領域から前記第１方向における前記セル領域の端部に最も近い前記ＩＧＢＴ領域に向かうにつれて、前記ＩＧＢＴ領域の前記第１方向における幅が徐々に広くなる請求項１に記載の半導体装置。
  3. 前記交互領域において、前記セル領域の中心に最も近い前記ダイオード領域から前記第１方向における前記セル領域の端部に最も近い前記ダイオード領域に向かうにつれて、前記ダイオード領域の前記第１方向における幅が徐々に広くなる請求項１に記載の半導体装置。
  4. 前記交互領域において、前記セル領域の中心に最も近い前記ＩＧＢＴ領域および前記第１方向における前記セル領域の端部に最も近い前記ＩＧＢＴ領域を除いた他の前記ＩＧＢＴ領域の前記第１方向における幅が、前記ＩＧＢＴ領域の前記第１方向における幅の中で最も広く、前記セル領域の中心に最も近い前記ダイオード領域および前記第１方向における前記セル領域の端部に最も近い前記ダイオード領域を除いた他の前記ダイオード領域の前記第１方向における幅が、前記ダイオード領域の前記第１方向における幅の中で最も広いことを特徴とする請求項１に記載の半導体装置。
  5. 前記交互領域において、前記セル領域の中心に最も近い前記ＩＧＢＴ領域の前記第１方向における幅が前記半導体基板の厚み以上であることを特徴とする請求項１に記載の半導体装置。
  6. 前記交互領域において、前記セル領域の中心に最も近い前記ダイオード領域の前記第１方向における幅が前記半導体基板の厚み以上であることを特徴とする請求項１に記載の半導体装置。
  7. 前記ＩＧＢＴ領域および前記ダイオード領域は、前記第１方向と直交する方向に延伸して設けられ、前記交互領域において、前記第１方向に沿って交互に設けられたことを特徴とする請求項１に記載の半導体装置。
  8. 前記ＩＧＢＴ領域および前記ダイオード領域は、前記セル領域の中心から前記セル領域の端部に向かって前記第１方向における幅が広くなる放射状に設けられていることを特徴とする請求項１に記載の半導体装置。
  9. 平面視において、前記ＩＧＢＴ領域および前記ダイオード領域は、夫々の外周が多角形状もしくは円形状であり、夫々の前記多角形状もしくは前記円形状は、同一な中心を有し、前記同一な中心から前記セル領域の端部に向けて前記ＩＧＢＴ領域および前記ダイオード領域が交互に設けられていることを特徴とする請求項１に記載の半導体装置。
  10. 前記ＩＧＢＴ領域と前記ダイオード領域のうちのいずれか一方の領域が、平面視において周囲を他方の領域に囲まれた複数の島状の領域に分けられて設けられていることを特徴とする請求項１に記載の半導体装置。
  11. 前記島状の領域は、平面視において多角形状もしくは円形状に設けられたことを特徴とする請求項１０に記載の半導体装置。
  12. 環状の前記セル領域の端部から第１の距離を離れて配置された複数の前記島状の領域からなる第１の島群と、
    環状の前記セル領域の端部から第２の距離を離れて配置された複数の前記島状の領域からなる第２の島群と、
    前記第１の島群に属する前記島状の領域のうち前記セル領域の端部に最も近い部分に接して引いた仮想線を環状に繋げた第１の仮想線と、
    前記第１の島群に属する前記島状の領域のうち前記セル領域の端部から最も遠い部分に接して引いた仮想線を環状に繋げた第２の仮想線と、
    前記第２の島群に属する前記島状の領域のうち前記セル領域の端部に最も近い部分に接して引いた仮想線を環状に繋げた第３の仮想線と、
    前記第２の島群に属する前記島状の領域のうち前記セル領域の端部から最も遠い部分に接して引いた仮想線を環状に繋げた第４の仮想線と、を備え、
    前記第１の仮想線および前記第２の仮想線に囲まれる領域と、前記第３の仮想線および前記第４の仮想線に囲まれる領域とは、同一の中心を有する請求項１０に記載の半導体装置。
  13. 請求項１から１２に記載の半導体装置を有し、入力される電力を変換して出力する主変換回路と、
    前記半導体装置を駆動する駆動信号を前記半導体装置に出力する駆動回路と、
    前記駆動回路を制御する制御信号を前記駆動回路に出力する制御回路と、
    を備えた電力変換装置。
JP2022072318A 2022-04-26 2022-04-26 半導体装置および電力変換装置 Pending JP2023161772A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2022072318A JP2023161772A (ja) 2022-04-26 2022-04-26 半導体装置および電力変換装置
US18/177,021 US20230343862A1 (en) 2022-04-26 2023-03-01 Semiconductor device and power conversion apparatus
DE102023109805.5A DE102023109805A1 (de) 2022-04-26 2023-04-19 Halbleitervorrichtung und Leistungsumwandlungseinrichtung
CN202310433327.7A CN116960121A (zh) 2022-04-26 2023-04-21 半导体装置及电力变换装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022072318A JP2023161772A (ja) 2022-04-26 2022-04-26 半導体装置および電力変換装置

Publications (2)

Publication Number Publication Date
JP2023161772A true JP2023161772A (ja) 2023-11-08
JP2023161772A5 JP2023161772A5 (ja) 2024-05-21

Family

ID=88238271

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022072318A Pending JP2023161772A (ja) 2022-04-26 2022-04-26 半導体装置および電力変換装置

Country Status (4)

Country Link
US (1) US20230343862A1 (ja)
JP (1) JP2023161772A (ja)
CN (1) CN116960121A (ja)
DE (1) DE102023109805A1 (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7404702B2 (ja) 2019-08-09 2023-12-26 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
CN116960121A (zh) 2023-10-27
US20230343862A1 (en) 2023-10-26
DE102023109805A1 (de) 2023-10-26

Similar Documents

Publication Publication Date Title
US11637184B2 (en) Silicon carbide semiconductor device, power converter, method of manufacturing silicon carbide semiconductor device, and method of manufacturing power converter
JPWO2018225600A1 (ja) 半導体装置および電力変換装置
US11456376B2 (en) Semiconductor device
US8835935B2 (en) Trench MOS transistor having a trench doped region formed deeper than the trench gate
CN114068695A (zh) 半导体装置
JP2019096631A (ja) 半導体装置および電力変換装置
US11508638B2 (en) Semiconductor device and power converter
US20210296447A1 (en) Semiconductor device, method of manufacturing semiconductor device, inverter circuit, drive device, vehicle, and elevator
JP2014017326A (ja) 半導体装置および半導体装置の製造方法
JP5735611B2 (ja) ＳｉＣ半導体装置
US11875990B2 (en) Semiconductor device including IGBT, boundary, and diode regions
US11699744B2 (en) Semiconductor device and semiconductor apparatus
JP2023161772A (ja) 半導体装置および電力変換装置
JP7332543B2 (ja) 半導体装置
US20220102341A1 (en) Semiconductor device
JP2006190730A (ja) 逆阻止型絶縁ゲート形バイポーラトランジスタの製造方法
TWI710028B (zh) 溝槽式二極體和用於製造此種二極體之方法
JP7332812B2 (ja) 炭化珪素半導体装置および電力変換装置
US20240072124A1 (en) Semiconductor device, method of manufacturing semiconductor device, and power conversion device
JP7062143B1 (ja) 半導体装置及び電力変換装置
CN114784109B (zh) 一种平面栅SiC MOSFET及其制作方法
US20220246723A1 (en) Silicon carbide vertical conduction mosfet device for power applications and manufacturing process thereof
US20230163166A1 (en) Semiconductor device, inverter circuit, drive device, vehicle, and elevator
CN115148800A (zh) 一种非对称沟槽栅SiC IGBT器件及其制备方法
JP2023042402A (ja) 半導体装置

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20240508

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240513

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240513