DE102020114595A1 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE102020114595A1
DE102020114595A1 DE102020114595.0A DE102020114595A DE102020114595A1 DE 102020114595 A1 DE102020114595 A1 DE 102020114595A1 DE 102020114595 A DE102020114595 A DE 102020114595A DE 102020114595 A1 DE102020114595 A1 DE 102020114595A1
Authority
DE
Germany
Prior art keywords
region
channel
layer
doped
mosfet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102020114595.0A
Other languages
English (en)
Inventor
Kazutoyo Takano
Hiroyuki Nakamura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102020114595A1 publication Critical patent/DE102020114595A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Eine Halbleitervorrichtung (1) weist einen IGBT-Bereich (16) und einen MOSFET-Bereich (17) auf. Eine Vielzahl kanaldotierter P-Schichten (115), die im MOSFET-Bereich (17) ausgebildet sind, umfasst eine einem Graben benachbarte kanaldotierte P-Schicht (115t), deren seitliche Oberfläche mit einem zwischen dem IGBT-Bereich (16) und dem MOSFET-Bereich (17) ausgebildeten Grenzgraben-Gate (107e) in Kontakt ist. Eine Ausbildungstiefe der einem Graben benachbarten kanaldotierten P-Schicht (115t) ist tiefer als eine Ausbildungstiefe des Grenzgraben-Gates (107e) eingerichtet. Im MOSFET-Bereich (17) ist ein MOSFET vom N-Typ mit einer planaren Struktur einen Kanalbereich in der kanaldotierten P-Schicht (115), einen Gate-Isolierfilm in einem Zwischenschicht-Oxidfilm (110) und einen als planares Gate dienendes Gate-Polysilizium (121) enthaltend konfiguriert.

Description

  • HINTERGRUND DER ERFINDUNG
  • Gebiet der Erfindung
  • Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung, die einen IGBT-Bereich und einen MOSFET-Bereich enthält.
  • Beschreibung der Hintergrundtechnik
  • Als Reaktion auf den Markthintergrund der Energieeinsparung und Miniaturisierung von Geräten wird, um dies zu erreichen, eine weitere Miniaturisierung von Leistungsvorrichtungen gegenüber heutigen gefordert. Daher wurde in einigen Märkten ein rückwärts leitender IGBT (RC-IGBT), der einen IGBT und eine Diode integriert, verwendet, um eine Miniaturisierung zu erzielen, und werden weiter dessen Verlustreduzierung und Leistungsverbesserung gegenwärtig gefordert. Ein RC-IGBT ist beispielsweise in der offengelegten japanischen Patentanmeldung Nr. 2013-201237 offenbart.
  • Der RC-IGBT kann eine Leistungsvorrichtung als integrierter IGBT mit einer eingebauten Diode verkleinern. Daher nehmen die Marktforderungen und -erwartungen im Hinblick auf eine weitere Miniaturisierung der Vorrichtungen und weitere Verbesserung der Charakteristiken durch die nächste Generation und eine Optimierung des RC-IGBT zu. Beim Reduzieren eines Gesamtverlusts des RC-IGBT ist verglichen mit einem Diodenteil ein Verlust in einem IGBT-Teil oft dominant, und eine Fläche eines Diodenbereichs des RC-IGBT wird so entworfen, dass sie kleiner als diejenige eines IGBT-Bereichs ist. Eine Reduzierung des Diodenbereichs führt zu einer Verbesserung seiner Stromdichte. Falls ein thermisches Design und eine Zuverlässigkeit zufriedenstellend sind, wird er so ausgelegt, dass die Stromdichte der Diode wünschenswerterweise erhöht ist, um den IGBT-Bereich zu sichern.
  • Hier tritt eine Stromkonzentration, da der Diodenbereich durch eine Optimierung des Entwurfs des Diodenteils im RC-IGBT reduziert wird, und daher gibt es Bedenken, dass eine Durchbruchtoleranz während einer Erholungsoperation unzureichend ist, wenn die Diode von EIN auf AUS schaltet. Insbesondere wenn eine Steuerung der Lebensdauer durch Diffusion schwerer Metalle oder einen Strahl geladener Teilchen zur Beschleunigung durch Verbessern seiner Erholungs-Charakteristiken durchgeführt wird, gab es ein Problem eines Falls, in dem eine Ausdehnung des Diodenbereichs oder eine wesentliche strukturelle Änderung durch Erzeugung einer Stoßspannung aufgrund der Beschleunigung der Erholung forciert wird.
  • Außerdem nimmt, wenn eine Wafer abgedünnt wird, um einen stationären Verlust zu reduzieren, eine Durchbruchspannung auf der Diodenseite ab, und es tritt ein Problem auf, bei dem eine Toleranz des sicheren Arbeitsbereichs (SOA), die mit der Abnahme der Durchbruchspannung auf der Diodenseite verbunden ist, signifikant reduziert wird. Darüber hinaus tritt aufgrund einer durch einen rückseitigen PN-Übergang verursachten Diffusionsspannung ein stationärer Verlust bei einem niedrigen Strom während einer Operation auf der IGBT-Seite auf. Daher gab es eine Situation, in der eine Reduzierung des Verlusts verlangt wird.
  • Ein in der offengelegten japanischen Patentanmeldung Nr. 2013-201237 offenbarter Graben-RC-IGBT verbessert einen Verlust während einer Operation auf der IGBT-Seite, indem eine Struktur eines Diodenteils geändert wird, und unterdrückt eine Abnahme der Durchbruchspannung aufgrund einer elektrischen Feldkonzentration im Diodenteil.
  • In einem herkömmlichen RC-IGBT ist grundsätzlich unter dem Gesichtspunkt einer Verlustreduzierung und einfachen Herstellung ein Diodenteil in einem von einem IGBT-Teil verschiedenen Bereich gebildet und ist oft mit der gleichen Struktur wie der IGBT ausgebildet. Das heißt, der herkömmliche Graben-RC-IGBT nutzt einen PN-Übergang mit einer Graben-Zellenstruktur, indem ähnlich dem IGBT-Teil eine P-Schicht mit einer Grabenstruktur auch im Diodenteil ausgebildet wird.
  • Wenn der PN-Übergang mit der Graben-Zellenstruktur im Diodenteil des RC-IGBT genutzt wird, kann man eine Verbesserung des stationären Verlusts durch eine Reduzierung einer Dicke auf einer Seite eines effektiven N--Substrats erwarten. Der stationäre Verlust der Diode meint einen Leistungsverlust in einem EIN-Zustand eines Flusses durch die Diode.
  • Die P-Schicht mit der Grabenstruktur im Diodenteil des RC-IGBT, der durch die offengelegte japanische Patentanmeldung Nr. 2013-201237 repräsentiert wird, weist jedoch die folgenden Probleme auf.
    • (1) Da ein durch die P-Schicht mit der Grabenstruktur fließender Strom nicht als Kollektorstrom auf der IGBT-Seite fungiert oder beiträgt, ist es nicht möglich, den Verlust des IGBT-Teils zu verbessern.
    • (2) Da die P-Schicht mit der Grabenstruktur als Quelle einer elektrischen Feldkonzentration wirkt, verursacht eine elektrische Feldkonzentration im Diodenteil eine Abnahme der Durchbruchspannung.
  • ZUSAMMENFASSUNG
  • Eine Halbleitervorrichtung, die imstande ist, einen Verlust eines IGBT zu verbessern und eine Abnahme der Durchbruchspannung zu unterdrücken, wird erhalten.
  • Eine Halbleitervorrichtung, die einen IGBT-Bereich mit einem IGBT darin und einen MOSFET-Bereich mit einem MOSFET darin enthält, umfasst ein Halbleitersubstrat, das erste und zweite Hauptoberflächen aufweist, und eine Driftschicht eines ersten Leitfähigkeitstyps, die im Halbleitersubstrat vorgesehen ist.
  • Der IGBT-Bereich umfasst: eine Basisschicht eines zweiten Leitfähigkeitstyps, die im Halbleitersubstrat vorgesehen und in Bezug auf die Driftschicht auf der Seite der ersten Hauptoberfläche benachbart angeordnet ist; und ein Graben-Gate, das über einen Isolierfilm in einem Bereich eingebettet ist, der von der Seite der ersten Hauptoberfläche aus durch die Basisschicht einen Teil der Driftschicht erreicht.
  • Der MOSFET-Bereich umfasst: einen einen Kanal enthaltenden Bereich eines zweiten Leitfähigkeitstyps, der auf dem Halbleitersubstrat vorgesehen und in einem oberen Schichtteilbereich der Driftschicht selektiv vorgesehen ist; und einen MOS-Elektrodenbereich eines ersten Leitfähigkeitstyps, der in einem oberen Schichtteilbereich des einen Kanal enthaltenden Bereichs selektiv vorgesehen ist, worin zumindest ein Teil des oberen Schichtteilbereichs des einen Kanal enthaltenden Bereichs, wo der MOS-Elektrodenbereich nicht ausgebildet ist, als ein Kanalbereich definiert ist.
  • Ferner enthält der MOSFET-Bereich ein planares Gate, das über einen Gate-Isolierfilm auf dem Kanalbereich vorgesehen ist, und ein MOSFET des ersten Leitfähigkeitstyps ist den Kanalbereich, den Gate-Isolierfilm und das planare Gate enthaltend konfiguriert.
  • Das Graben-Gate enthält ein Grenzgraben-Gate, das an einer Grenze zwischen dem IGBT-Bereich und dem MOSFET-Bereich vorhanden ist, und der einen Kanal enthaltende Bereich enthält einen einem Graben-Gate benachbarten Bereich, dessen seitliche Oberfläche mit dem Grenzgraben-Gate in Kontakt ist.
  • Eine Ausbildungstiefe des dem Graben-Gate benachbarten Bereichs ist tiefer als eine Ausbildungstiefe des Grenzgraben-Gates.
  • In der Halbleitervorrichtung gemäß der vorliegenden Erfindung kann, da die Ausbildungstiefe des dem Graben-Gate benachbarten Bereichs tiefer als die Ausbildungstiefe des Grenzgraben-Gates ist, eine elektrische Feldkonzentration, die unmittelbar unter einem untersten Ende des Grenzgraben-Gates auftritt, durch den einem Graben-Gate benachbarten Bereich abgeschwächt werden.
  • Da die Halbleitervorrichtung gemäß der vorliegenden Erfindung den MOSFET eines ersten Leitfähigkeitstyps bildet, der den Kanalbereich, den Gate-Isolierfilm und das planare Gate enthält, dient das planare Gate als Feldplatte, was es möglich macht, eine Durchbruchspannung im MOSFET-Bereich zu verbessern.
  • Außerdem kann die Halbleitervorrichtung gemäß der vorliegenden Erfindung als RC-IGBT arbeiten, da eine durch den einen Kanal enthaltenden Bereich und die Driftschicht ausgebildete eingebaute Diode im MOSFET-Bereich arbeiten kann, wenn der MOSFET nicht arbeitet.
  • Da die Halbleitervorrichtung gemäß der vorliegenden Erfindung den MOSFET im MOSFET-Bereich aufweist, ist es überdies möglich, einen Leistungsverlust während einer IGBT-Operation in einem Bereich niedrigen Stroms zu verbessern.
  • Diese und andere Aufgaben, Merkmale, Aspekte und Vorteile der vorliegenden Erfindung werden aus der folgenden detaillierten Beschreibung der vorliegenden Erfindung ersichtlicher werden, wenn sie in Verbindung mit den beiliegenden Zeichnungen vorgenommen wird.
  • Figurenliste
    • 1 ist eine Querschnittsansicht, die eine Struktur einer Halbleitervorrichtung gemäß einer ersten bevorzugten Ausführungsform der vorliegenden Erfindung zeigt;
    • 2 ist eine Querschnittsansicht, die eine Struktur einer herkömmlichen Halbleitervorrichtung für einen Vergleich gemäß der ersten bevorzugten Ausführungsform zeigt;
    • 3 ist ein Wellenformdiagramm, das Ausgangscharakteristiken der Halbleitervorrichtung gemäß der ersten bevorzugten Ausführungsform zeigt;
    • 4 ist eine Querschnittsansicht, die eine Struktur einer Halbleitervorrichtung gemäß einer zweiten bevorzugten Ausführungsform der vorliegenden Erfindung zeigt;
    • 5 ist eine Querschnittsansicht, die eine Struktur einer Halbleitervorrichtung als ein grundlegendes Beispiel gemäß einer dritten bevorzugten Ausführungsform der vorliegenden Erfindung zeigt;
    • 6 ist eine Querschnittsansicht, die eine Struktur einer Halbleitervorrichtung als ein modifiziertes Beispiel gemäß der dritten bevorzugten Ausführungsform der vorliegenden Erfindung zeigt;
    • 7 ist eine Querschnittsansicht, die eine Struktur einer Halbleitervorrichtung als ein grundlegendes Beispiel gemäß einer vierten bevorzugten Ausführungsform der vorliegenden Erfindung zeigt; und
    • 8 ist eine Querschnittsansicht, die eine Struktur einer Halbleitervorrichtung als ein modifiziertes Beispiel gemäß der vierten bevorzugten Ausführungsform der vorliegenden Erfindung zeigt.
  • BESCHREIBUNG BEVORZUGTER AUSFÜHRUNGSFORMEN
  • <Einführung>
  • Im Folgenden werden erste bis vierte bevorzugte Ausführungsformen unter Bezugnahme auf die beigefügten Zeichnungen beschrieben. Da die Zeichnungen schematisch dargestellt sind, kann die wechselseitige Beziehung zwischen einer Größe und einer Position geeignet geändert sein. In der folgenden Beschreibung können den gleichen oder entsprechenden Komponenten die gleichen Bezugsziffern gegeben sein, und eine wiederholte Beschreibung kann weggelassen werden. Ein Leitfähigkeitstyp eines Halbleiters wird mit einem ersten Leitfähigkeitstyp, der ein N-Typ ist, und einem zweiten Leitfähigkeitstyp, der ein P-Typ ist, beschrieben. Indem man diese invertiert, kann jedoch der erste Leitfähigkeitstyp der P-Typ sein und kann der zweite Leitfähigkeitstyp der N-Typ sein. Ein N+-Typ bedeutet, dass eine Störstellenkonzentration eines Donators höher als diejenige des N-Typs ist, und ein N--Typ bedeutet, dass die Störstellenkonzentration eines Donators niedriger als diejenige des N-Typs ist. Ähnlich bedeutet ein P+-Typ, dass eine Störstellenkonzentration eines Akzeptors höher als diejenige des P-Typs ist, und ein P--Typ bedeutet, dass die Störstellenkonzentration eines Akzeptors niedriger als diejenige des P-Typs ist.
  • Der Ausdruck „MOS“ wurde früher für eine geschichtete Struktur aus Metall/Oxid/Halbleiter verwendet und wird als Akronym für „Metall-Oxid-Halbleiter“ unterstellt. Insbesondere in einem Feldeffekttransistor mit einer MOS-Struktur (worauf im Folgenden einfach als „MOSFET“ verwiesen wird) wurden jedoch unter dem Gesichtspunkt einer Integration und Verbesserung von Herstellungsprozessen in den letzten Jahren Materialien für Gate-Isolierfilme und Gateelektroden verbessert.
  • Beispielsweise wurde unter dem Gesichtspunkt der Ausbildung einer dotierten Source/Kanalschicht in selbstausgerichteter Art und Weise im MOSFET anstelle eines Metalls vorwiegend polykristallines Silizium als Material für eine Gateelektrode übernommen. Unter dem Gesichtspunkt einer Verbesserung elektrischer Charakteristiken wird ferner ein Material mit hoher Dielektrizitätskonstante als Material für einen Gate-Isolierfilm übernommen; das Material ist aber nicht notwendigerweise auf ein Oxid beschränkt.
  • Deshalb ist der Ausdruck „MOS“ nicht notwendigerweise auf die geschichtete Struktur aus Metall/Oxid/Halbleiter beschränkt, die übernommen werden soll, und solch eine Einschränkung wird in dieser Patentbeschreibung nicht vorausgesetzt. Das heißt, im Hinblick auf das allgemeine Fachwissen hat „MOS“ zusätzlich dazu, dass es die vom Ursprung des Worts abgeleitete Abkürzung ist, hier eine Bedeutung, die auch im weiten Sinne eine mit Leiter/Isolator/Halbleiter laminierte Struktur einschließt.
  • <Erste bevorzugte Ausführungsform>
  • 1 ist eine Querschnittsansicht, die eine Struktur einer Halbleitervorrichtung 1 gemäß einer ersten bevorzugten Ausführungsform der vorliegenden Erfindung zeigt. Die Halbleitervorrichtung 1 der ersten bevorzugten Ausführungsform ist ein RC-IGBT. 1 zeigt ein orthogonales XYZ-Koordinatensystem. 2 und 4 bis 8, die später beschrieben werden, zeigen ebenfalls das orthogonale XYZ-Koordinatensystem.
  • Die Halbleitervorrichtung 1 enthält ein Siliziumsubstrat 101, das ein Halbleitersubstrat ist. Das Siliziumsubstrat 101 hat eine vordere Oberfläche, die eine erste Hauptoberfläche auf der Seite in +Z-Richtung ist, und eine rückseitige Oberfläche, die eine zweite Hauptoberfläche auf der Seite in -Z-Richtung ist und der ersten Hauptoberfläche entgegengesetzt ist.
  • Das Siliziumsubstrat 101 weist einen Emitterzellenteil 11 und einen Randabschlussteil 12 auf. Der Emitterzellenteil 11 ist in einen IGBT-Bereich 16 und einen MOSFET-Bereich 17 unterteilt. In einer Draufsicht der Halbleitervorrichtung 1 ist der Randabschlussteil 12 um den Emitterzellenteil 11 herum angeordnet.
  • Im gesamten Siliziumsubstrat 101 sind eine Driftschicht 102 vom N-Typ und eine Pufferschicht 103 vom N-Typ im Siliziumsubstrat 101 vorgesehen, worin der N-Typ ein erster Leitfähigkeitstyp ist. Die Pufferschicht 103 vom N-Typ ist in Bezug auf die Driftschicht 102 vom N-Typ auf einer Seite der rückwärtigen Oberfläche des Siliziumsubstrats 101 vorgesehen.
  • In dem IGBT-Bereich 16 des Emitterzellenteils 11 und dem Randabschlussteil 12 ist eine Kollektorschicht 104 vom P-Typ auf einer Seite der rückwärtigen Oberfläche der Pufferschicht 103 vom N-Typ vorgesehen.
  • Im Folgenden wird der IGBT-Bereich 16 im Emitterzellenteil 11 beschrieben.
  • Eine kanaldotierte P-Schicht 106 vom P-Typ, worin der P-Typ ein zweiter Leitfähigkeitstyp ist, ist als eine IGBT-Basisschicht in einem oberen Schichtteilbereich der Driftschicht 102 vorgesehen.
  • Das heißt, im IGBT-Bereich 16 ist die kanaldotierte P-Schicht 106 als die Basisschicht in Bezug auf die Driftschicht 102 auf der Seite der vorderen Oberfläche des Siliziumsubstrats 101 benachbart selektiv angeordnet.
  • Ein Sourcebereich 108 vom N+-Typ ist selektiv in einem oberen Schichtteilbereich der kanaldotierten P-Schicht 106 vorgesehen.
  • Von der Seite der vorderen Oberfläche des Siliziumsubstrats 101 aus ist ferner durch den Sourcebereich 108 und die kanaldotierte P-Schicht 106 ein Graben-Gate 107 über einen (nicht dargestellten) Isolierfilm in einem Bereich vergraben, der einen Teil der Driftschicht 102 erreicht. Obgleich in 1, 2 und 4 bis 8 nicht dargestellt, ist das Graben-Gate 107 eine über den Isolierfilm eingebettete Gateelektrode.
  • Als eine Struktur der rückseitigen Oberfläche des Siliziumsubstrats 101 sind die Pufferschicht 103 vom N-Typ, die Kollektorschicht 104 vom P-Typ und eine Kollektorelektrode 105 vorgesehen.
  • Die Pufferschicht 103 ist auf einer unteren Oberfläche der Driftschicht 102 vorgesehen, und die Kollektorschicht 104 vom P-Typ ist auf einer unteren Oberfläche der Pufferschicht 103 vorgesehen. Ferner ist die Kollektorelektrode 105 auf einer unteren Oberfläche der Kollektorschicht 104 vorgesehen.
  • Der IGBT-Bereich 16 erstreckt sich von der vorderen Oberfläche zur rückseitigen Oberfläche des Siliziumsubstrats 101. Der MOSFET-Bereich 17 ist dem IGBT-Bereich 16 benachbart vorgesehen. In der in 1 gezeigten Struktur ist der MOSFET-Bereich 17 zwischen zwei IGBT-Bereichen 16 vorgesehen.
  • Als Nächstes wird der MOSFET-Bereich 17 im Emitterzellenteil 11 beschrieben.
  • Im oberen Schichtteilbereich der Driftschicht 102 ist eine Vielzahl kanaldotierter P-Schichten 115, die voneinander getrennt sind, selektiv vorgesehen. Jede der Vielzahl kanaldotierter P-Schichten 115 dient als ein einen Kanal enthaltender Bereich vom P-Typ.
  • Ferner ist der Sourcebereich 108 vom N+-Typ selektiv in einem oberen Schichtteilbereich jeder der Vielzahl kanaldotierter P-Schichten 115 vorgesehen. Im MOSFET-Bereich 17 dient der Sourcebereich 108 als MOS-Elektrodenbereich. Der Sourcebereich 108 des IGBT-Bereichs 16 und der Sourcebereich 108 des MOSFET-Bereichs 17 können gleichzeitig gebildet werden.
  • Zwischen einer kanaldotierten P-Schicht 115 und einer anderen kanaldotierten P-Schicht 115, die einander benachbart sind, ist dann ein Gate-Polysilizium 121 über einen Zwischenschicht-Oxidfilm 110 über einer kanaldotierten P-Schicht 115, wo der Sourcebereich 108 nicht ausgebildet ist, der Driftschicht 102, wo die kanaldotierte P-Schicht 115 nicht ausgebildet ist, und einer anderen kanaldotierten P-Schicht 115, wo der Sourcebereich 108 nicht ausgebildet ist, selektiv vorgesehen.
  • Daher ist ein Teil eines oberen Schichtteilbereichs einer und einer anderen der kanaldotierten P-Schichten 115, wo der Sourcebereich 108 nicht ausgebildet ist, als Kanalbereich definiert, und der auf dem Kanalbereich ausgebildete Zwischenschicht-Oxidfilm 110 dient als Gate-Isolierfilm.
  • Folglich fungiert das auf dem Kanalbereich über den Gate-Isolierfilm vorgesehene Gate-Polysilizium 121 als planares Gate des MOSFET.
  • Das heißt, ein MOSFET vom N-Typ ist durch den oberen Schichtteilbereich der Driftschicht 102, wo der Sourcebereich 108 und die kanaldotierte P-Schicht 115 nicht ausgebildet sind, zusätzlich zu dem Kanalbereich, dem Gate-Isolierfilm und dem Gate-Polysilizium 121 konfiguriert.
  • An einer Grenze zwischen dem IGBT-Bereich 16 und dem MOSFET-Bereich 17 ist das Graben-Gate 107 vorgesehen. Im Folgenden kann auf das an der Grenze zwischen dem IGBT-Bereich 16 und dem MOSFET-Bereich 17 vorgesehene Graben-Gate 107 als „Grenzgraben-Gate 107e“ verwiesen werden.
  • Wie oben beschrieben wurde, schließt eine Vielzahl der im IGBT-Bereich 16 vorgesehenen Graben-Gates 107 das Grenzgraben-Gate 107e ein.
  • Indessen gibt es unter der Vielzahl kanaldotierter P-Schichten 115 eine kanaldotierte P-Schicht 115, deren seitliche Oberfläche mit dem Grenzgraben-Gate 107e im IGBT-Bereich 16 in Kontakt ist. Im Folgenden kann unter der Vielzahl kanaldotierter P-Schichten 115 auf die kanaldotierte P-Schicht 115, deren seitliche Oberfläche mit dem Grenzgraben-Gate 107e in Kontakt ist, als „einem Graben benachbarte kanaldotierte P-Schicht 115t“ verwiesen werden.
  • Wie oben beschrieben wurde, schließt die Vielzahl kanaldotierter P-Schichten 115, die im MOSFET-Bereich 17 vorgesehen sind, die einem Graben benachbarte kanaldotierte P-Schicht 115t ein, die als einen Graben-Gate benachbarter Bereich dient.
  • Die Halbleitervorrichtung 1 der ersten bevorzugten Ausführungsform weist dann ein Merkmal auf, dass eine Ausbildungstiefe der einem Graben benachbarten kanaldotierten P-Schicht 115t tiefer als eine Ausbildungstiefe des Grenzgraben-Gates 107e ist. In der ersten bevorzugten Ausführungsform ist die gesamte Vielzahl kanaldotierter P-Schichten 115 mit der gleichen Tiefe ausgebildet.
  • Der MOSFET-Bereich 17 enthält ferner mittels eines PN-Übergangs zwischen der kanaldotierten P-Schicht 115 und der Driftschicht 102 eine Diode. Daher kann die Halbleitervorrichtung 1 durch den im IGBT-Bereich 16 ausgebildeten IGBT und die im MOSFET-Bereich 17 ausgebildete eingebaute Diode als RC-IGBT, in welchem der IGBT und die Diode antiparallel sind, arbeiten.
  • Als die Struktur an der rückseitigen Oberfläche des Siliziumsubstrats 101 sind die Pufferschicht 103, eine Kathodenschicht 118 vom N-Typ, die auch als Drain fungiert, und die Kollektorelektrode 105 ausgebildet.
  • Die Pufferschicht 103 ist auf der unteren Oberfläche der Driftschicht 102 vorgesehen, und die Kathodenschicht 118 vom N-Typ ist auf der unteren Oberfläche der Pufferschicht 103 vorgesehen. Ferner ist die Kollektorelektrode 105 auf einer unteren Oberfläche der Kathodenschicht 118 vorgesehen.
  • Als Nächstes wird der Randabschlussteil 12 beschrieben.
  • Eine äußere periphere P-Wanne 123 ist in einem oberen Schichtteilbereich der Driftschicht 102 selektiv vorgesehen, und die äußere periphere P-Wanne 123 fungiert als Schutzring. Ohne Einschränkung auf den Schutzring kann jedoch der Randabschlussteil 12 eine Struktur, in der ein Konzentrationsgradient einer P-Wanne geändert ist, wie etwa eine Struktur mit Variation der lateralen Dotierung (VLD) aufweisen.
  • Ferner ist eine N+-Diffusionsschicht 122 im oberen Schichtteilbereich der Driftschicht 102 selektiv vorgesehen, und eine Randabschluss-Aluminiumelektrode 113 ist auf der N+-Diffusionsschicht 122 vorgesehen. Indem man die Randabschluss-Aluminiumelektrode 113 auf das gleiche Potential wie die Kathodenschicht 118 setzt, um die Driftschicht 102 und die Randabschluss-Aluminiumelektrode 113 auf ein gleiches Potential zu setzen, breitet sich eine Verarmungsschicht aus und nutzt gemeinsam eine Spannung auch im Randabschlussteil 12 der Driftschicht 102 zusätzlich zu einer vertikalen Richtung (-Z-Richtung) der Driftschicht 102, wenn eine hohe Spannung zwischen der Kollektorelektrode 105 und einer Emitter-Aluminiumelektrode 109 angelegt wird. Dies macht es möglich, eine Durchbruchspannung durch den Randabschlussteil 12 aufrecht zu erhalten.
  • Im Randabschlussteil 12 ist ferner ähnlich dem IGBT-Bereich 16 die Pufferschicht 103 auf der unteren Oberfläche der Driftschicht 102 vorgesehen, und die Kollektorschicht 104 ist auf der unteren Oberfläche der Pufferschicht 103 vorgesehen. Die Kollektorelektrode 105 ist ferner auf der unteren Oberfläche der Kollektorschicht 104 vorgesehen. Als ein Beispiel ist hier eine unterste Schicht des Siliziumsubstrats 101 im Randabschlussteil 12 die Kollektorschicht 104, kann aber die gleiche Kathodenschicht 118 als die unterste Schicht des Siliziumsubstrats 101 im MOSFET-Bereich 17 sein, um eine Durchbruchspannung und dergleichen zu verbessern.
  • Daher werden die Driftschicht 102, die Pufferschicht 103 und die Kollektorelektrode 105 von dem IGBT-Bereich 16, dem MOSFET-Bereich 17 und dem Randabschlussteil 12 gemeinsam genutzt. Die Kollektorschicht 104 wird von dem IGBT-Bereich 16 und dem Randabschlussteil 12 gemeinsam genutzt. Ferner ist die Kathodenschicht 118 für den MOSFET-Bereich 17 vorgesehen.
  • Wie oben beschrieben wurde, weist das Siliziumsubstrat 101 den in den IGBT-Bereich 16 und den MOSFET-Bereich 17 unterteilten Emitterzellenteil 11 und den Randabschlussteil 12 auf.
  • Auf einer vorderen Oberfläche des Siliziumsubstrats 101 ist der Zwischenschicht-Oxidfilm 110 selektiv ausgebildet. Der Zwischenschicht-Oxidfilm 110 ist so vorgesehen, dass er einen Teil des Sourcebereichs 108 von einer vorderen Oberfläche des Graben-Gates 107 im IGBT-Bereich 16 bedeckt. Ferner ist der Zwischenschicht-Oxidfilm 110 so vorgesehen, dass er eine vordere Oberfläche, eine rückwärtige Oberfläche und eine seitliche Oberfläche des Gate-Polysiliziums 121 im MOSFET-Bereich 17 bedeckt, und ist auf der Driftschicht 102 auf einem Teil der kanaldotierten P-Schicht 115 und auf einem Teil des Sourcebereichs 108 vom N+-Typ vorgesehen.
  • Darüber hinaus ist der Zwischenschicht-Oxidfilm 110 im Randabschlussteil 12 auf einem Teil einer vorderen Oberfläche der äußeren peripheren P-Wanne 123, einem Teil einer vorderen Oberfläche der N+-Diffusionsschicht 122 und einem Teil einer vorderen Oberfläche der Driftschicht 102 ausgebildet und so vorgesehen, dass ein Teil der vorderen Oberflächen der der äußeren peripheren P-Wanne 123 und der N+-Diffusionsschicht 122 freigelegt ist.
  • In dem IGBT-Bereich 16 und dem MOSFET-Bereich 17 ist die Emitter-Aluminiumelektrode 109 auf der gesamten Oberfläche des Siliziumsubstrats 101 über den Zwischenschicht-Oxidfilm 110 vorgesehen und erstreckt sich auf einem Teil der äußeren peripheren P-Wanne 123 des Randabschlussteils 12.
  • Die Emitter-Aluminiumelektrode 109 ist in Kontakt mit einem Teil einer vorderen Oberfläche des Sourcebereichs 108 im IGBT-Bereich 16 vorgesehen. Daher sind im IGBT-Bereich 16 die Emitter-Aluminiumelektrode 109 und der Sourcebereich 108 elektrisch verbunden.
  • Die Emitter-Aluminiumelektrode 109 ist so vorgesehen, dass sie mit einem Teil der vorderen Oberfläche des Sourcebereichs 108 in Kontakt ist, der der MOS-Elektrodenbereich im MOSFET-Bereich 17 ist. Daher sind im IGBT-Bereich 16 die Emitter-Aluminiumelektrode 109 und der Sourcebereich 108 elektrisch verbunden.
  • Die Emitter-Aluminiumelektrode 109 ist im Randabschlussteil 12 auf dem Siliziumsubstrat 101 über den Zwischenschicht-Oxidfilm 110 selektiv vorgesehen.
  • Die Emitter-Aluminiumelektrode 109 ist im Randabschlussteil 12 in Kontakt mit einem Teil der vorderen Oberfläche der äußeren peripheren P-Wanne 123 vorgesehen. Daher sind im Randabschlussteil 12 die Emitter-Aluminiumelektrode 109 und ein Teil der äußeren peripheren P-Wanne 123 elektrisch verbunden.
  • Die Randabschluss-Aluminiumelektrode 113 ist im Randabschlussteil 12 über den Zwischenschicht-Oxidfilm 110 auf dem Siliziumsubstrat 101 selektiv vorgesehen.
  • Die Randabschluss-Aluminiumelektrode 113 ist im Randabschlussteil 12 in Kontakt mit einem Teil der vorderen Oberfläche der N+-Diffusionsschicht 122 vorgesehen. Daher sind im Randabschlussteil 12 die Randabschluss-Aluminiumelektrode 113 und die N+-Diffusionsschicht 122 elektrisch verbunden.
  • Im Randabschlussteil 12 ist ein Randabschluss/Isolierfilm 114 auf der gesamten Oberfläche einschließlich der Emitter-Aluminiumelektrode 109 und des Zwischenschicht-Oxidfilms 110 vorgesehen.
  • Im IGBT-Bereich 16 ist ein IGBT so konfiguriert, dass er als Hauptkomponenten die oben beschriebene Emitter-Aluminiumelektrode 109, den Sourcebereich 108, die kanaldotierte P-Schicht 106, die Driftschicht 102, die Pufferschicht 103, die Kollektorschicht 104, die Kollektorelektrode 105 und das Graben-Gate 107 umfasst.
  • Im Folgenden wird eine Operation beschrieben, wenn der IGBT EIN ist. Der IGBT ist ein bipolares Element, das mittels Elektronenträger und Lochträger arbeitet. Wenn der IGBT EIN ist, wird eine Graben-MOS-Gatestruktur vom N-Typ, die die kanaldotierte P-Schicht 106, den Sourcebereich 108 und das Graben-Gate 107 umfasst, leitend. Wie oben beschrieben wurde, ist indes ein (nicht dargstellter) Isolierfilm um das Graben-Gate 107 herum ausgebildet, und ein Teil dieses Isolierfilms dient als Gate-Isolierfilm der Graben-MOS-Gatestruktur.
  • Im IGBT-Bereich 16 fließt dann ein Strom über einen Pfad des Kollektorschicht 104, der Pufferschicht 103, der Driftschicht 102, der kanaldotierten P-Schicht 106 und des Sourcebereichs 108.
  • Wie oben beschrieben wurde, ist im IGBT-Bereich 16 eine Vielzahl von Graben-MOS-Gatestrukturen ausgebildet, die jeweils die kanaldotierte P-Schicht 106, den Sourcebereich 108 und das Graben-Gate 107 umfassen.
  • In solch einer Konfiguration arbeitet der IGBT, indem eine positive Spannung an das Graben-Gate 107 angelegt wird und eine positive Spannung an die Kollektorelektrode 105 angelegt wird, während ein Kanalbereich vom N-Typ in einem Teil der kanaldotierten P-Schicht 106 ausgebildet wird.
  • Die IGBT reduziert einen EIN-Widerstand, indem Elektronenträger und Lochträger in der Driftschicht 102 während einer Operation akkumuliert werden und eine Leitfähigkeitsmodulation herbeigeführt wird. Um die EIN-Spannung des IGBT zu senken, ist es notwendig, den Ladungsakkumulationseffekt zu erhöhen.
  • Als Nächstes wird eine Operation beschrieben, wenn der MOSFET mit der im MOSFET-Bereich 17 ausgebildeten planaren Gatestruktur EIN ist. Der MOSFET weist eine MOS-Gatestruktur vom N-Typ mit einer planaren Struktur auf, die als Hauptkomponenten die kanaldotierte P-Schicht 115, den Sourcebereich 108, den Gate-Isolierfilm, der ein Teil des Zwischenschicht-Oxidfilms 110 ist, das Gate-Polysilizium 121 und die Driftschicht 102 umfasst.
  • Im MOSFET-Bereich 17 fließen Elektronenträger von der Emitter-Aluminiumelektrode 109 über den Sourcebereich 108, den Kanalbereich vom N-Typ in der kanaldotierten P-Schicht 115, die Driftschicht 102, die Pufferschicht 103 und die Kathodenschicht 118 zur Kollektorelektrode 105.
  • Ferner enthält der MOSFET eine eingebaute Diode, die die kanaldotierte P-Schicht 115 und die Driftschicht 102 umfasst. Wenn eine positive Spannung an die Emitter-Aluminiumelektrode 109 mit einer an das Gate-Polysilizium 121 angelegten Null- oder negativen Spannung angelegt wird, werden daher Lochträger von der kanaldotierten P-Schicht 106 in die Driftschicht 102 injiziert und werden Elektronenträger von der Kathodenschicht 118 in die Driftschicht 102 injiziert.
  • Die eingebaute Diode wird dann in einen EIN-Zustand gebracht, wenn eine angelegte Spannung die Diffusionsspannung der eingebauten Diode oder höher wird. Die angelegte Spannung meint hier eine Spannung, die zwischen der Emitter-Aluminiumelektrode 109 mit einer auf + gesetzten Emitterseite und der Kollektorelektrode 105 angelegt wird. Somit kann die eingebaute Diode im MOSFET-Bereich 17 effektiv betrieben werden, wenn an das Gate-Polysilizium 121, das das planare Gate ist, keine positive Spannung in einem Maße, dass ein Kanal in der kanaldotierten P-Schicht 115 ausgebildet wird, angelegt wird.
  • Im MOSFET-Bereich 17 fließt, wenn die eingebaute Diode in den EIN-Zustand gebracht wird, ein Strom über einen Pfad der Emitter-Aluminiumelektrode 109, der kanaldotierten P-Schicht 115, der Driftschicht 102, der Pufferschicht 103, der Kathodenschicht 108 und der Kollektorelektrode 105.
  • Wie oben beschrieben wurde, ist in der Halbleitervorrichtung 1 der ersten bevorzugten Ausführungsform die Ausbildungstiefe der einem Graben benachbarten kanaldotierten P-Schicht 115t tiefer als die Ausbildungstiefe des Grenzgraben-Gates 107e eingerichtet.
  • Daher kann die Halbleitervorrichtung 1 eine elektrische Feldkonzentration, die unmittelbar unter einem untersten Ende des Grenzgraben-Gates 107e erzeugt wird, durch die einem Graben benachbarte kanaldotierte P-Schicht 115t abschwächen.
  • Dies gilt, da ein Teil des untersten Endes des Graben-Gates 107 mit der einem Graben benachbarten kanaldotierten P-Schicht 115t bedeckt sein kann.
  • Alternativ dazu ist ein modifiziertes Beispiel ebenfalls vorstellbar, in welchem die Ausbildungstiefe der einem Graben benachbarten kanaldotierten P-Schicht 115t so eingerichtet ist, dass sie die gleiche wie eine Ausbildungstiefe der im Randabschlussteil 12 vorgesehenen äußeren peripheren P-Wanne 123 ist. In diesem modifizierten Beispiel gibt es, da die äußere periphere P-Wanne 123 und die kanaldotierte P-Schicht 115 gleichzeitig gebildet werden können, einen Vorteil, dass es möglich ist, eine Reihe von Herstellungsschritten einschließlich eines Fotogravur- bzw. Lithographieprozesses und eines Implantationsprozesses einer als Dotierstoff dienenden Störstelle zu vereinfachen.
  • In der Halbleitervorrichtung 1 ist der MOSFET vom N-Typ mit einer planaren Struktur den Kanalbereich in der kanaldotierten P-Schicht 115, den Gate-Isolierfilm im Zwischenschicht-Oxidfilm 110 und das als oben beschriebenes planares Gate dienenden Gate-Polysilizium 121 umfassend konfiguriert. Daher dient, vorwiegend wenn der MOSFET mit einer planaren Struktur nicht betrieben wird, das Gate-Polysilizium 121 als Feldplatte, was eine Verbesserung einer Durchbruchspannung im MOSFET-Bereich 17 ermöglicht. Man beachte, dass die Zeit, wenn der MOSFET nicht arbeitet, einem AUS-Zustand und einem Teil einer Schaltübergangsperiode entspricht.
  • Das heißt, in der Halbleitervorrichtung 1 gemäß der ersten bevorzugten Ausführungsform ist eine planare MOS-Gatestruktur, die den Gate-Isolierfilm des Zwischenschicht-Oxidfilms 110 und das Gate-Polysilizium 121 umfasst, für eine elektrische Feldkonzentration hinzugefügt, die wahrscheinlich an einer gekrümmten Grenzfläche eines Diffusionsteils auftritt, die durch thermische Diffusion der kanaldotierten P-Schicht 115 zwischen den einander benachbarten kanaldotierten P-Schichten 115 und 115 ausgebildet wird. Daher kann die Durchbruchspannung im MOSFET-Bereich 17 durch das als Feldplatte dienende Gate-Polysilizium 121 wie oben beschrieben verbessert werden.
  • Ferner kann im MOSFET-Bereich 17 die Halbleitervorrichtung 1 veranlassen, dass die eingebaute Diode, die durch die kanaldotierte P-Schicht 115, die der einen Kanal enthaltende Bereich ist, und die Driftschicht 102 konfiguriert wird, arbeitet, wenn der MOSFET nicht tätig ist. Daher kann die Halbleitervorrichtung 1 als RC-IGBT arbeiten.
  • Da die Halbleitervorrichtung 1 den MOSFET im MOSFET-Bereich 17 aufweist, ist es überdies möglich, einen Leistungsverlust während einer IGBT-Operation in einem Bereich niedrigen Stroms zu verbessern.
  • Dieser Punkt wird im Folgenden im Detail erläutert. 2 ist eine Querschnittsansicht, die eine Struktur einer herkömmlichen Halbleitervorrichtung 9 für einen Vergleich gemäß der ersten bevorzugten Ausführungsform zeigt. 3 ist ein Wellenformdiagramm, das Ausgangscharakteristiken der Halbleitervorrichtung 1 gemäß der ersten bevorzugten Ausführungsform zeigt.
  • Wie in 2 gezeigt ist, werden aus Gründen wie etwa einer Vereinfachung des Herstellungsprozesses eine kanaldotierte P-Schicht 106 und ein Graben-Gate 107 gemeinsam in einem IGBT-Bereich 16 und einem Diodenbereich 26 ausgebildet. Im Diodenbereich 26 bilden dann die kanaldotierte P-Schicht 106 und eine Driftschicht 102 eine Diode. Daher ist im Diodenbereich 26 kein MOSFET vorhanden.
  • In der in 2 gezeigten herkömmlichen Halbleitervorrichtung 9 arbeitet daher der IGBT nicht in einem Bereich niedrigen Stroms, wo eine Kollektorspannung Vc verhältnismäßig niedrig ist, und daher fließt kein Kollektorstrom Ic, wie in einer Ausgangswellenform L3 von 3 gezeigt ist.
  • Indessen fließt in der Halbleitervorrichtung 1 der ersten bevorzugten Ausführungsform, wie in einer Ausgangswellenform L1 von 3 gezeigt ist, der Kollektorstrom Ic auch im Bereich niedrigen Stroms ähnlich einer Ausgangswellenform L2 des MOSFET.
  • In der Halbleitervorrichtung 1 der ersten bevorzugten Ausführungsform fließt dann der Kollektorstrom Ic in einem Bereich hohen Stroms, wo die Kollektorspannung Vc verhältnismäßig hoch ist, ähnlich der Ausgangswellenform L3 des IGBT, wie durch die Ausgangswellenform L1 von 3 angezeigt ist.
  • Wie in 3 gezeigt ist, stimmt folglich die Ausgangswellenform L1 in der Halbleitervorrichtung 1 der ersten bevorzugten Ausführungsform mit der Ausgangswellenform L2 des MOSFET im Bereich niedrigen Stroms überein und stimmt mit der Ausgangswellenform L3 des IGBT im Bereich hohen Stroms überein.
  • Darüber hinaus kann in der Halbleitervorrichtung 1 der ersten bevorzugten Ausführungsform der Bereich auf der Seite der Driftschicht 102 im Wesentlichen ausgedehnt werden, wenn ein optimaler Entwurf vorgenommen wird, indem im MOSFET-Bereich 17 eine Vielzahl kanaldotierter P-Schichten getrennt voneinander ausgebildet werden. Das heißt, ein Volumen, das der Bereich der Driftschicht 102 sein soll, kann um einen Betrag des Bereichs vergrößert werden, wo die kanaldotierte P-Schicht 115 nicht vorhanden ist, und die Durchbruchspannung des MOSFET-Bereichs 17 kann verbessert werden.
  • Insbesondere in den letzten Jahren wird das Siliziumsubstrat 101 abgedünnt, das heißt, wird die Driftschicht 102 abgedünnt, um einen Leistungsverlust von Leistungsvorrichtungen wie etwa IGBTs zu reduzieren. Im Gegensatz dazu wird jedoch eine Abnahme der Durchbruchspannung ein Problem. Indem man im MOSFET-Bereich 17 eine Vielzahl kanaldotierter P-Schichten 115 getrennt ausbildet, ist es daher möglich, eine Abnahme der Durchbruchspannung aufgrund einer elektrischen Feldkonzentration zu unterdrücken.
  • Als Gegensatz zur Ausbildung der kanaldotierten P-Schicht 115 mit einer verhältnismäßig tiefen Ausbildungstiefe wird indes eine Zunahme eines Erholungsverlusts unterstellt, was ein Charakteristikum während einer Operation der eingebauten Diode ist. Als Gegenmaßnahmen gegen diesen Erholungsverlust kann eine bestehende Steuerung der Lebenszeit durch Diffusion schwerer Metalle oder einen Strahl geladener Teilchen in Betracht gezogen werden, und eine Verschlechterung des Erholungsverlusts kann unterdrückt werden, indem diese Lebensdauersteuerung geeignet durchgeführt wird.
  • <Zweite bevorzugte Ausführungsform>
  • 4 ist eine Querschnittsansicht, die eine Struktur einer Halbleitervorrichtung 2 gemäß einer zweiten bevorzugten Ausführungsform der vorliegenden Erfindung zeigt. Die Halbleitervorrichtung 2 der zweiten bevorzugten Ausführungsform ist ähnlich der ersten bevorzugten Ausführungsform ein RC-IGBT.
  • Im Folgenden werden vorwiegend Charakteristiken der Halbleitervorrichtung 2 der zweiten bevorzugten Ausführungsform beschrieben, und Strukturen und Operationen, die jenen in der ersten bevorzugten Ausführungsform ähnlich sind, werden mit den gleichen Bezugsziffern bezeichnet, und deren Beschreibung wird gegebenenfalls weggelassen.
  • Die Halbleitervorrichtung 2 weist einen in einen IGBT-Bereich 16 und einen MOSFET-Bereich 17B unterteilten Emitterzellenteil 11 auf.
  • Im MOSFET-Bereich 17B ist eine Vielzahl von Diffusionsschichten 125 vom N-Typ getrennt voneinander in einem oberen Schichtteilbereich einer Driftschicht 102 zwischen einer Vielzahl kanaldotierter P-Schichten 115 vorgesehen, die eine Vielzahl von einen Kanal enthaltenden Bereichen ist. Die Vielzahl von Diffusionsschichten 125 vom N-Typ dient als zumindest ein oberer Diffusionsbereich. Das heißt, eine Diffusionsschicht 125 vom N-Typ ist zwischen einem Paar wechselseitig benachbarter kanaldotierter P-Schichten 115 unter der Vielzahl voneinander getrennt vorgesehener kanaldotierter P-Schichten 115 vorgesehen.
  • Im MOSFET-Bereich 17B ist ein MOSFET vom N-Typ durch einen Sourcebereich 108 und eine Diffusionsschicht 125 vom N-Typ zusätzlich zu einem Teil eines Kanalbereichs der kanaldotierten P-Schicht 115, einem Teil eines Gate-Isolierfilms eines Zwischenschicht-Oxidfilms 110 und dem Gate-Polysilizium 121 konfiguriert. Man beachte, dass der Kanalbereich und der Gate-Isolierfilm jenen der Halbleitervorrichtung 1 der ersten bevorzugten Ausführungsform ähnlich sind.
  • Die Halbleitervorrichtung 2 der zweiten bevorzugten Ausführungsform mit der oben beschriebenen Konfiguration weist ähnlich der Halbleitervorrichtung 1 der ersten bevorzugten Ausführungsform eine einem Graben benachbarte kanaldotierte P-Schicht 115t auf und weist daher Effekte ähnlich jenen der ersten bevorzugten Ausführungsform auf.
  • Ferner weist die Vielzahl von Diffusionsschichten 125 vom N-Typ der Halbleitervorrichtung 2 der zweiten bevorzugten Ausführungsform die folgenden Merkmale (1) und (2) auf.
  • (1) Die Vielzahl von Diffusionsschichten 125 vom N-Typ ist so eingerichtet, dass sie eine höhere Störstellenkonzentration vom N-Typ als diejenige der Driftschicht 102 aufweist.
  • (2) Eine Ausbildungstiefe der Vielzahl von Diffusionsschichten 125 vom N-Typ ist flacher als eine Ausbildungstiefe der Vielzahl kanaldotierter P-Schichten 115, die die Vielzahl von einen Kanal enthaltenden Bereichen ist.
  • In der zweiten bevorzugten Ausführungsform ist es, indem man das obige Merkmal (1) hat, möglich, einen J-FET-Widerstand zwischen den im MOSFET-Bereich 17B einander benachbarten kanaldotierten P-Schichten 115 und 115 zu senken, um einen Widerstand im EIN-Zustand des MOSFET zu reduzieren.
  • In der Halbleitervorrichtung 2 der zweiten bevorzugten Ausführungsform kann darüber hinaus, da das oben beschriebene Merkmal (1) den Widerstand im EIN-Zustand im MOSFET reduzieren kann, ein Abstand zwischen benachbarten kanaldotierten P-Schichten 115 und 115 in der Vielzahl kanaldotierter P-Schichten 115 verkürzt werden, um eine Durchbruchspannung zu verbessern.
  • Daher wird in der Halbleitervorrichtung 2 der zweiten bevorzugten Ausführungsform verglichen mit der ersten bevorzugten Ausführungsform ein Kompromiss an sich zwischen dem EIN-Widerstand und der Durchbruchspannung des MOSFET-Bereichs 17B eher verbessert. Deshalb ist es möglich, den MOSFET-Bereich 17B mit der gleichen Durchbruchspannung und einem niedrigeren EIN-Widerstand in der zweiten bevorzugten Ausführungsform auszulegen.
  • Infolgedessen weist der MOSFET-Bereich 17B eine eingebaute Diode auf, und ein effektiver Bereich des MOSFET kann breiter als derjenige in der ersten bevorzugten Ausführungsform gemacht werden.
  • Außerdem ist es in der Halbleitervorrichtung 2 der zweiten bevorzugten Ausführungsform, indem man das obige Merkmal (2) hat, möglich, einen Ausbildungsbereich der Vielzahl von Diffusionsschichten 125 vom N-Typ auf das notwendige Minimum zu drücken und eine Abnahme der Durchbruchspannung des MOSFET-Bereichs 17B aufgrund der Diffusionsschicht 125 vom n-Typ zu unterdrücken.
  • <Dritte bevorzugte Ausführungsform>
  • (Grundlegendes Beispiel)
  • 5 ist eine Querschnittsansicht, die eine Struktur einer Halbleitervorrichtung 3A als ein grundlegendes Beispiel gemäß einer dritten bevorzugten Ausführungsform der vorliegenden Erfindung zeigt. Die Halbleitervorrichtung 3A der dritten bevorzugten Ausführungsform ist ähnlich der ersten bevorzugten Ausführungsform ein RC-IGBT.
  • Im Folgenden werden vorwiegend Charakteristiken der Halbleitervorrichtung 3A der dritten bevorzugten Ausführungsform beschrieben, und Strukturen und Operationen, die jenen in der ersten bevorzugten Ausführungsform ähnlich sind, werden mit den gleichen Bezugsziffern bezeichnet, und deren Beschreibung wird gegebenenfalls weggelassen.
  • Die Halbleitervorrichtung 3A weist einen in einen IGBT-Bereich 16 und einen MOSFET-Bereich 17C1 unterteilten Emitterzellenteil 11 auf. Im Folgenden wird die Struktur des MOSFET-Bereichs 17C1 beschrieben.
  • In einem oberen Schichtteilbereich einer Driftschicht 102 ist eine Vielzahl kanaldotierter P-Schichten 116 getrennt voneinander selektiv vorgesehen. Im oberen Schichtteilbereich der Driftschicht 102 ist eine Vielzahl zweiter kanaldotierter P-Schichten 127, die voneinander getrennt sind, selektiv vorgesehen.
  • Eine Störstellenkonzentration vom P-Typ der Vielzahl zweiter kanaldotierter P-Schichten 127 ist dann niedriger als eine Störstellenkonzentration der kanaldotierten P-Schicht 116 eingerichtet. Ferner ist eine Ausbildungstiefe der Vielzahl zweiter kanaldotierter P-Schichten 127 flacher als eine Ausbildungstiefe der Vielzahl kanaldotierter P-Schichten 116.
  • Die Vielzahl kanaldotierter P-Schichten 116 und die Vielzahl zweiter kanaldotierter P-Schichten 127 sind in einer Eins-zu-Eins-Beziehung vorgesehen. Eine entsprechende kanaldotierte P-Schicht 116 und zweite kanaldotierte P-Schicht 127 sind an seitlichen Oberflächen miteinander in Kontakt, um eine kombinierte kanaldotierte P-Schicht auszubilden. Die Vielzahl kombinierter kanaldotierter P-Schichten dient als einen Kanal enthaltende Bereiche, die voneinander getrennt vorgesehen sind.
  • Das heißt, jede der Vielzahl kanaldotierter P-Schichten 116 dient als ein erster partieller Diffusionsbereich, jede der Vielzahl zweiter kanaldotierter P-Schichten 127 dient als ein zweiter partieller Diffusionsbereich, und durch eine Kombination der ersten und zweiten partiellen Diffusionsbereiche wird ein einen Kanal enthaltender Bereich gebildet.
  • Daher ist in der Halbleitervorrichtung 3A als das grundlegende Beispiel der dritten bevorzugten Ausführungsform die Vielzahl kombinierter kanaldotierter P-Schichten, die oben beschrieben wurden, in einem oberen Schichtteilbereich des Siliziumsubstrats 101 selektiv vorgesehen.
  • In einem oberen Schichtteilbereich jeder der Vielzahl kombinierter kanaldotierter P-Schichten ist ferner ein Sourcebereich 108 vom N-Typ, der ein MOS-Elektrodenbereich ist, selektiv vorgesehen. Konkret ist der Sourcebereich 108 von einem oberen Schichtteilbereich der kanaldotierten P-Schicht 116 bis zu einem oberen Schichtteilbereich der zweiten kanaldotierten P-Schicht 127 ausgebildet.
  • Ferner ist eine Vielzahl von Diffusionsschichten 126 vom N-Typ im oberen Schichtteilbereich der Driftschicht 102 zwischen der Vielzahl kombinierter kanaldotierter P-Schichten vorgesehen, welche die Vielzahl von einen Kanal enthaltenden Bereichen ist. Die Vielzahl von Diffusionsschichten 126 vom N-Typ dient als zumindest ein oberer Diffusionsbereich.
  • Man beachte, dass eine Ausbildungstiefe der Diffusionsschicht 126 vom N-Typ tiefer als eine Ausbildungstiefe der zweiten kanaldotierten P-Schicht 127 und flacher als eine Ausbildungstiefe der kanaldotierten P-Schicht 116 ist. Konkret ist ein Paar zweiter kanaldotierter P-Schichten 127 in einem oberen Schichtteilbereich der Diffusionsschicht 126 vom N-Typ selektiv ausgebildet, und die Diffusionsschicht 126 vom N-Typ ist so ausgebildet, dass sie sich von einem Bereich zwischen den zweiten kanaldotierten P-Schichten 127 und 127 zu einem Bereich unter den zweiten kanaldotierten P-Schichten 127 und 127 erstreckt.
  • Im MOSFET-Bereich 17C1 ist ein MOSFET vom N-Typ durch den Sourcebereich 108 und die Diffusionsschicht 126 vom N-Typ zusätzlich zu einem Teil eines Kanalbereichs der zweiten kanaldotierten P-Schicht 127, einem Teil eines Gate-Isolierfilms eines Zwischenschicht-Oxidfilms 110 und einem Gate-Polysilizium 121 konfiguriert. Man beachte, dass der Kanalbereich ein oberer Schichtbereich der zweiten kanaldotierten P-Schicht 127, wo der Sourcebereich 108 nicht ausgebildet ist, unter dem Gate-Polysilizium 121 ist. Ferner ist der Gate-Isolierfilm ähnlich demjenigen der Halbleitervorrichtung 1 der ersten bevorzugten Ausführungsform.
  • Indessen enthält die Vielzahl kanaldotierter P-Schichten 116 eine kanaldotierte P-Schicht 116, deren seitliche Oberfläche mit einem Grenzgraben-Gate 107e im IGBT-Bereich 16 in Kontakt ist. Im Folgenden kann auf die kanaldotierte P-Schicht 116, deren seitliche Oberfläche mit dem Grenzgraben-Gate 107e in Kontakt ist, als „einem Graben benachbarte kanaldotierte P-Schicht 116t“ verwiesen werden.
  • Wie oben beschrieben wurde, schließt die Vielzahl kanaldotierter P-Schichten 116, die im MOSFET-Bereich 17C1 vorgesehen sind, die einem Graben benachbarte kanaldotierte P-Schicht 116t ein, die als ein einem Graben-Gate benachbarter Bereich dient. Das heißt, eine Vielzahl erster partieller Diffusionsbereiche enthält den einem Graben-Gate benachbarten Bereich.
  • Die Halbleitervorrichtung 3A als das grundlegende Beispiel der dritten bevorzugten Ausführungsform weist ein Merkmal auf, das eine Ausbildungstiefe der einem Graben benachbarten kanaldotierten P-Schicht 116t tiefer als eine Ausbildungstiefe des Grenzgraben-Gates 107e ist.
  • Ferner enthält der MOSFET-Bereich 17C1 durch vorwiegend einen PN-Übergang zwischen der kanaldotierten P-Schicht 116 und der Driftschicht 102 eine Diode. Daher kann die Halbleitervorrichtung 3A als RC-IGBT, in welchem ein IGBT und eine Diode antiparallel sind, durch einen im IGBT-Bereich 16 ausgebildeten IGBT und eine im MOSFET-Bereich 17C1 ausgebildete eingebaute Diode arbeiten.
  • Die Vielzahl kanaldotierter P-Schichten 116 in der Halbleitervorrichtung 3A mit der oben beschriebenen Konfiguration als das grundlegende Beispiel der dritten bevorzugten Ausführungsform weist die einem Graben benachbarte kanaldotierte P-Schicht 116t auf, die der einem Graben benachbarten kanaldotierten P-Schicht 115t der Halbleitervorrichtung 1 der ersten bevorzugten Ausführungsform entspricht. Daher können Effekte ähnlich jenen der ersten bevorzugten Ausführungsform erhalten werden.
  • Außerdem weist die Diffusionsschicht 126 vom N-Typ der Halbleitervorrichtung 3A ein Merkmal ähnlich den Merkmalen (1) und (2) der Diffusionsschicht 125 vom N-Typ der Halbleitervorrichtung 2 der zweiten bevorzugten Ausführungsform auf. Deshalb können Effekte ähnlich jenen der zweiten bevorzugten Ausführungsform erhalten werden.
  • Darüber hinaus weisen in der Halbleitervorrichtung 3A als das grundlegende Beispiel der dritten bevorzugten Ausführungsform die Vielzahl kanaldotierter P-Schichten 116 und die Vielzahl zweiter kanaldotierter P-Schichten 127 das folgende Merkmal (3) auf.
  • (3) Die zweite kanaldotierte P-Schicht 127 ist an einer seitlichen Oberfläche in Kontakt mit der kanaldotierten P-Schicht 116 ausgebildet, und eine Ausbildungstiefe der zweiten kanaldotierten P-Schicht 127 ist flacher als eine Ausbildungstiefe der kanaldotierten P-Schicht 116.
  • Die Halbleitervorrichtung 3A der dritten bevorzugten Ausführungsform weist das obige Merkmal (3) auf, und das Vorhandensein der kanaldotierten P-Schicht 127, die der zweite partielle Diffusionsbereich ist, kann eine elektrische Feldkonzentration an einer durch thermische Diffusion der kanaldotierten P-Schicht 116 gebildeten gekrümmten Grenzfläche eines Diffusionsteils abschwächen, die ein entsprechender erster partieller Diffusionsbereich ist.
  • Im Folgenden wird dieser Punkt beschrieben. Eine elektrische Feldkonzentration tritt aufgrund einer gekrümmten Grenzfläche eines Diffusionsteils, die durch thermische Diffusion der kanaldotierten P-Schicht 116 gebildet wird, leicht auf. Indem man die zweite kanaldotierte P-Schicht 127, die flacher als die kanaldotierte P-Schicht 116 ist, der kanaldotierten P-Schicht 116 benachbart anordnet, kann die oben beschriebene elektrische Feldkonzentration abgeschwächt werden.
  • (Modifiziertes Beispiel)
  • 6 ist eine Querschnittsansicht, die eine Struktur einer Halbleitervorrichtung 3B als ein modifiziertes Beispiel gemäß der dritten bevorzugten Ausführungsform der vorliegenden Erfindung zeigt. Die Halbleitervorrichtung 3B der dritten bevorzugten Ausführungsform ist ähnlich der ersten bevorzugten Ausführungsform ein RC-IGBT.
  • Im Folgenden werden vorwiegend Charakteristiken der Halbleitervorrichtung 3B der dritten bevorzugten Ausführungsform beschrieben, und Strukturen und Operationen, die jenen in der ersten bevorzugten Ausführungsform ähnlich sind, werden mit den gleichen Bezugsziffern bezeichnet, und deren Beschreibung wird gegebenenfalls weggelassen.
  • Die Halbleitervorrichtung 3B weist einen in einen IGBT-Bereich 16 und einen MOSFET-Bereich 17C2 unterteilten Emitterzellenteil 11 auf. Im Folgenden wird eine Struktur des MOSFET-Bereichs 17C2 beschrieben.
  • In einem oberen Schichtteilbereich einer Driftschicht 102 ist eine Vielzahl voneinander getrennter kanaldotierter P-Schichten 116 selektiv vorgesehen. Im oberen Schichtteilbereich der Driftschicht 102 ist eine Vielzahl voneinander getrennter, zweiter kanaldotierter P-Schichten 128 selektiv vorgesehen.
  • Eine Beziehung zwischen der Vielzahl kanaldotierter P-Schichten 116 und der Vielzahl zweiter kanaldotierter P-Schichten 128 ist die gleiche wie die Beziehung zwischen der kanaldotierten P-Schicht 116 und der zweiten kanaldotierten P-Schicht 127 in der in 5 gezeigten Halbleitervorrichtung 3A. Ferner bilden eine entsprechende kanaldotierte P-Schicht 116 und zweite kanaldotierte P-Schicht 128 eine kombinierte kanaldotierte P-Schicht.
  • Daher ist in der Halbleitervorrichtung 3B als das modifizierte Beispiel der dritten bevorzugten Ausführungsform eine Vielzahl kombinierter kanaldotierter P-Schichten in einem oberen Schichtteilbereich des Siliziumsubstrats 101 ähnlich der Halbleitervorrichtung 3A selektiv vorgesehen.
  • In der Halbleitervorrichtung 3B ist ferner ähnlich der Halbleitervorrichtung 3A ein Sourcebereich 108 von N-Typ, welcher ein MOS-Elektrodenbereich ist, in einem oberen Schichtteilbereich jeder der Vielzahl kombinierter kanaldotierter P-Schichten vorgesehen.
  • Man beachte, dass die Halbleitervorrichtung 3B als das modifizierte Beispiel der dritten bevorzugten Ausführungsform insofern verschieden ist, als die Halbleitervorrichtung 3B keine Schicht aufweist, die der Diffusionsschicht 126 vom N-Typ in der Halbleitervorrichtung 3A als das grundlegende Beispiel aufweist.
  • Im MOSFET-Bereich 17C2 ist ein MOSFET vom N-Typ durch den oberen Schichtteilbereich der Driftschicht 102, wo der Sourcebereich 108 und die kombinierte kanaldotierte P-Schicht nicht ausgebildet sind, zusätzlich zu einem Teil eines Kanalbereichs der zweiten kanaldotierten P-Schicht 128, einem Teil eines Gate-Isolierfilms eines Zwischenschicht-Oxidfilms 110 und einem Gate-Polysilizium 121 konfiguriert. Man beachte, dass der Kanalbereich ein oberer Schichtbereich der zweiten kanaldotierten P-Schicht 128, wo der Sourcebereich 108 nicht ausgebildet ist, unter dem Gate-Polysilizium 121 ist. Ferner ist der Gate-Isolierfilm ähnlich demjenigen der Halbleitervorrichtung 1 der ersten bevorzugten Ausführungsform.
  • Auch im MOSFET-Bereich 17C2 schließt ähnlich dem MOSFET-Bereich 17C1 die Vielzahl kanaldotierter P-Schichten 116 eine einem Graben benachbarte kanaldotierte P-Schicht 116t ein, die als einem Graben-Gate benachbarter Bereich dient.
  • Die Halbleitervorrichtung 3B weist dann ein Merkmal auf, das ähnlich der Halbleitervorrichtung 3A eine Ausbildungstiefe der einem Graben benachbarten kanaldotierten P-Schicht 116t tiefer als eine Ausbildungstiefe eines Grenzgraben-Gates 107e ist.
  • Ferner enthält der MOSFET-Bereich 17C2 durch vorwiegend einen PN-Übergang zwischen der kanaldotierten P-Schicht 116 und der Driftschicht 102 eine Diode. Deshalb kann die Halbleitervorrichtung 3B als RC-IGBT, in welchem ein IGBT und eine Diode antiparallel sind, durch einen im IGBT-Bereich 16 ausgebildeten IGBT und eine im MOSFET-Bereich 17C2 ausgebildete eingebaute Diode arbeiten.
  • Die kanaldotierte P-Schicht 116 der Halbleitervorrichtung 3B als das modifizierte Beispiel der dritten bevorzugten Ausführungsform mit der oben beschriebenen Konfiguration weist die einem Graben benachbarte kanaldotierte P-Schicht 116t auf, die der einem Graben benachbarten kanaldotierten P-Schicht 115t der Halbleitervorrichtung 1 der ersten bevorzugten Ausführungsform entspricht. Daher können Effekte ähnlich jenen der ersten bevorzugten Ausführungsform erhalten werden.
  • Ferner weisen in der Halbleitervorrichtung 3B als das modifizierte Beispiel der dritten bevorzugten Ausführungsform die Vielzahl kanaldotierter P-Schichten 116 und die Vielzahl zweiter kanaldotierter P-Schichten 128 ähnlich der Halbleitervorrichtung 3A das folgende Merkmal (3B) auf.
  • (3B) Die zweite kanaldotierte P-Schicht 128 ist an einer seitlichen Oberfläche in Kontakt mit der kanaldotierten P-Schicht 116 ausgebildet, und eine Ausbildungstiefe der zweiten kanaldotierten P-Schicht 128 ist flacher als eine Ausbildungstiefe der kanaldotierten P-Schicht 116.
  • Die Halbleitervorrichtung 3B der dritten bevorzugten Ausführungsform weist das obige Merkmal (3B) auf. Ähnlich der Halbleitervorrichtung 3A kann ferner das Vorhandensein der zweiten kanaldotierten P-Schicht 128, welche ein zweiter partieller Diffusionsbereich ist, eine elektrische Feldkonzentration an einer gekrümmten Grenzfläche eines Diffusionsteils abschwächen, die durch thermische Diffusion der kanaldotierten P-Schicht 116 gebildet wird.
  • <Vierte bevorzugte Ausführungsform>
  • (Grundlegendes Beispiel)
  • 7 ist eine Querschnittsansicht, die eine Struktur einer Halbleitervorrichtung 4A als ein grundlegendes Beispiel gemäß einer vierten bevorzugten Ausführungsform der vorliegenden Erfindung zeigt. Die Halbleitervorrichtung 4A der vierten bevorzugten Ausführungsform ist ähnlich der ersten bevorzugten Ausführungsform ein RC-IGBT.
  • Im Folgenden werden vorwiegend Charakteristiken der Halbleitervorrichtung 4A der vierten bevorzugten Ausführungsform beschrieben, und Strukturen und Operationen, die jenen in der ersten bevorzugten Ausführungsform ähnlich sind, werden mit den gleichen Bezugsziffern bezeichnet, und deren Beschreibung wird gegebenenfalls weggelassen.
  • Die Halbleitervorrichtung 4A weist einen in einen IGBT-Bereich 16 und einen MOSFET-Bereich 17D1 unterteilten Emitterzellenteil 11 auf.
  • Im MOSFET-Bereich 17D1 ist in einem oberen Schichtteilbereich einer Driftschicht 102 zwischen einer Vielzahl kanaldotierter P-Schichten 115, welche eine Vielzahl von einen Kanal enthaltenden Bereichen ist, die voneinander getrennt vorgesehen sind, eine Vielzahl von P - Dummy-Schichten 124 einer Anode selektiv vorgesehen, ohne mit jeder der kanaldotierten P-Schichten 115 und 115 in Kontakt zu sein. Das heißt, eine P -Dummy-Schicht 124 einer Anode ist zwischen einem Paar benachbarter kanaldotierter P-Schichten 115 und 115 unter der Vielzahl kanaldotierter P-Schichten 115 vorgesehen, ohne mit den kanaldotierten P-Schichten 115 und 115 in Kontakt zu sein.
  • Jede der vorderen Oberflächen der Vielzahl von P--Dummy-Schichten 124 einer Anode stimmt mit einer vorderen Oberfläche eines Siliziumsubstrats 101 überein. Die Vielzahl von P -Dummy-Schichten 124 einer Anode dient als zumindest ein Dummy-Bereich der oberen Schicht und ist so eingerichtet, dass sie elektrisch potentialfrei bzw. schwebend sind.
  • Im MOSFET-Bereich 17D1 ist ein MOSFET vom N-Typ durch einen Sourcebereich 108 und den oberen Schichtteilbereich der Driftschicht 102, wo die kanaldotierte P-Schicht 115 und die P--Dummy-Schicht 124 einer Anode nicht ausgebildet sind, zusätzlich zu einem Teil eines Kanalbereichs der zweiten kanaldotierten P-Schicht 115, einem Teil eines Gate-Isolierfilms eines Zwischenschicht-Oxidfilms 110 und einem Gate-Polysilizium 121 konfiguriert. Man beachte, dass der Kanalbereich und der Gate-Isolierfilm ähnlich jenen der Halbleitervorrichtung 1 der ersten bevorzugten Ausführungsform sind.
  • Die Halbleitervorrichtung 4A des grundlegenden Beispiels der vierten bevorzugten Ausführungsform mit der oben beschriebenen Konfiguration weist ähnlich der Halbleitervorrichtung 1 der ersten bevorzugten Ausführungsform eine einem Graben benachbarte kanaldotierte P-Schicht 115t auf und hat daher Effekte ähnlich jenen der ersten bevorzugten Ausführungsform.
  • Die Vielzahl von P -Dummy-Schichten 124 einer Anode in der Halbleitervorrichtung 4A als das grundlegende Beispiel der vierten bevorzugten Ausführungsform weist ferner das folgende Merkmal (4) auf.
  • (4) Die Vielzahl von P--Dummy-Schichten 124 einer Anode ist im oberen Schichtteilbereich der Driftschicht 102 zwischen den kanaldotierten P-Schichten 115 und 115 vorgesehen, ohne mit der kanaldotierten P-Schicht 115 in Kontakt zu sein, und ist so eingerichtet, dass sie elektrisch schwebend ist.
  • Das grundlegende Beispiel der vierten bevorzugten Ausführungsform weist das obige Merkmal (4) auf, und das Vorhandensein der P -Dummy-Schicht 124 einer Anode, welche der Dummy-Bereich der oberen Schicht ist, kann eine elektrische Feldkonzentration an einer gekrümmten Grenzfläche eines Diffusionsteils, die durch thermische Diffusion der kanaldotierten P-Schicht 115 gebildet wird, abschwächen.
  • (Modifiziertes Beispiel)
  • 8 ist eine Querschnittsansicht, die eine Struktur einer Halbleitervorrichtung 4B als ein modifiziertes Beispiel gemäß der vierten bevorzugten Ausführungsform der vorliegenden Erfindung zeigt. Die Halbleitervorrichtung 4B der vierten bevorzugten Ausführungsform ist ähnlich der ersten bevorzugten Ausführungsform ein RC-IGBT.
  • Im Folgenden werden vorwiegend Charakteristiken der Halbleitervorrichtung 4B der vierten bevorzugten Ausführungsform beschrieben, und Strukturen und Operationen, die jenen in der ersten bevorzugten Ausführungsform ähnlich sind, werden mit den gleichen Bezugsziffern bezeichnet, und deren Beschreibung wird gegebenenfalls weggelassen.
  • Die Halbleitervorrichtung 4B weist einen in einen IGBT-Bereich 16 und einen MOSFET-Bereich 17D2 unterteilten Emitterzellenteil 11 auf.
  • Im MOSFET-Bereich 17D2 ist in einem oberen Schichtteilbereich einer Driftschicht 102 zwischen einer Vielzahl kanaldotierter P-Schichten 115, welche eine Vielzahl von einen Kanal enthaltenden Bereichen ist, die getrennt voneinander vorgesehen sind, eine Vielzahl von P - Dummy-Schichten 129 einer Anode selektiv vorgesehen, ohne mit jeder der kanaldotierten P-Schichten 115 und 115 in Kontakt zu sein. Das heißt, eine P -Dummy-Schicht 129 einer Anode ist zwischen einem Paar benachbarter kanaldotierter P-Schichten 115 und 115 unter der Vielzahl kanaldotierter P-Schichten 115 vorgesehen, ohne mit den kanaldotierten P-Schichten 115 und 115 in Kontakt zu sein.
  • Die Vielzahl von P -Dummy-Schichten 129 einer Anode ist im Innern der Driftschicht 102 so ausgebildet, dass eine vordere Oberfläche der Vielzahl von P -Dummy-Schichten 129 einer Anode in einer signifikanten vergrabenen Tiefe, die nicht „0“ ist, mit einer vorderen Oberfläche, die eine erste Hauptoberfläche eines Siliziumsubstrats 101 ist, als Referenz positioniert ist. Die Vielzahl von P--Dummy-Schichten 129 einer Anode dient als zumindest ein Dummy-Bereich der oberen Schicht und ist so eingerichtet, dass sie elektrisch schwebend ist.
  • Im MOSFET-Bereich 17D2 ist ein MOSFET vom N-Typ durch einen Sourcebereich 108 und einen oberen Schichtteilbereich der Driftschicht 102, wo die kanaldotierte P-Schicht 115 und die P--Dummy-Schicht 129 einer Anode nicht ausgebildet sind, zusätzlich zu einem Teil eines Kanalbereichs einer zweiten kanaldotierten P-Schicht 115, einem Teil eines Gate-Isolierfilms eines Zwischenschicht-Oxidfilms 110 und einem Gate-Polysilizium 121 konfiguriert. Man beachte, dass der Kanalbereich und der Gate-Isolierfilm jenen der Halbleitervorrichtung 1 der ersten bevorzugten Ausführungsform ähnlich sind.
  • Die Halbleitervorrichtung 4B des modifizierten Beispiels der vierten bevorzugten Ausführungsform mit der oben beschriebenen Konfiguration weist ähnlich der Halbleitervorrichtung 1 der ersten bevorzugten Ausführungsform eine einem Graben benachbarte kanaldotierte P-Schicht 115t auf und hat daher Effekte ähnlich jenen der ersten bevorzugten Ausführungsform.
  • Ferner weist die Vielzahl von P--Dummy-Schichten 129 einer Anode in der Halbleitervorrichtung 4B als das modifizierte Beispiel der vierten bevorzugten Ausführungsform ähnlich der P--Dummy-Schicht 124 einer Anode der Halbleitervorrichtung 4A im grundlegenden Beispiel das folgende Merkmal (4B) auf.
  • (4B) Die Vielzahl von P--Dummy-Schichten 129 einer Anode ist im oberen Schichtteilbereich der Driftschicht 102 zwischen den kanaldotierten P-Schichten 115 und 115 vorgesehen, ohne mit der kanaldotierten P-Schicht 115 in Kontakt zu sein, und ist so eingerichtet, dass sie elektrisch schwebend ist.
  • Das modifizierte Beispiel der vierten bevorzugten Ausführungsform weist das obige Merkmal (4B) auf, und das Vorhandensein der P--Dummy-Schicht 129 einer Anode, welche der Dummy-Bereich der oberen Schicht ist, kann eine elektrische Feldkonzentration an einer gekrümmten Grenzfläche eines Diffusionsteils, die durch thermische Diffusion der kanaldotierten P-Schicht 115 gebildet wird, abschwächen.
  • Außerdem weist die P--Dummy-Schicht 129 einer Anode ferner das folgende Merkmal (5) auf.
  • (5) Die P--Dummy-Schicht 129 einer Anode ist innerhalb der Driftschicht 102 so ausgebildet, dass eine vordere Oberfläche der P--Dummy-Schicht 129 einer Anode in einer vergrabenen Tiefe mit einer vorderen Oberfläche des Siliziumsubstrats 101 als Referenz positioniert ist.
  • Da die Halbleitervorrichtung 4B als das modifizierte Beispiel der vierten bevorzugten Ausführungsform das obige Merkmal (5) aufweist, hat die Driftschicht 102 einen unter einem Gate gelegenen Bereich, der unterhalb des Gate-Polysiliziums 121 vorgesehen ist, das ein planares Gate ist, in einem oberen Schichtteilbereich, der flacher als die oben beschriebene vergrabene Tiefe ist. Die P--Dummy-Schicht 129 einer Anode ist im unter einem Gate gelegenen Bereich nicht vorhanden.
  • Daher kann die Halbleitervorrichtung 4B eine Akkumulationsschicht eines N-Typs, der ein erster Leitfähigkeitstyp ist, mit unecht höherer Konzentration im unter einem Gate gelegenen Bereich der Driftschicht 102 bilden, was eine Reduzierung eines Widerstands des MOSFET ermöglicht.
  • Es sollte besonders erwähnt werden, dass die vorliegende Erfindung jede bevorzugte Ausführungsform innerhalb des Umfangs der Erfindung frei kombinieren kann und gegebenenfalls jede bevorzugte Ausführungsform umgestalten oder weglassen kann.
  • Obwohl die Erfindung im Detail dargestellt und beschrieben wurde, ist die vorhergehende Beschreibung in allen Aspekten veranschaulichend und nicht einschränkend. Es versteht sich daher, dass zahlreiche Modifikationen und Variationen konzipiert werden können, ohne vom Umfang der Erfindung abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2013201237 [0006, 0009]

Claims (6)

  1. Halbleitervorrichtung, enthaltend einen IGBT-Bereich (16) mit einem IGBT darin und einen MOSFET-Bereich (17, 17B, 17C1, 17C2, 17D1, 17D2) mit einem MOSFET darin, wobei die Halbleitervorrichtung aufweist: ein Halbleitersubstrat (101), das erste und zweite Hauptoberflächen aufweist; und eine Driftschicht (102) eines ersten Leitfähigkeitstyps, die im Halbleitersubstrat vorgesehen ist, wobei der IGBT-Bereich umfasst: eine Basisschicht (106) eines zweiten Leitfähigkeitstyps, die im Halbleitersubstrat vorgesehen und in Bezug auf die Driftschicht auf der Seite der ersten Hauptoberfläche benachbart angeordnet ist; und ein Graben-Gate (107), das über einen Isolierfilm in einem Bereich eingebettet ist, der von der Seite der ersten Hauptoberfläche aus durch die Basisschicht einen Teil der Driftschicht erreicht, der MOSFET-Bereich umfasst: einen einen Kanal enthaltenden Bereich (115, 116, 127, 128) eines zweiten Leitfähigkeitstyps, der im Halbleitersubstrat vorgesehen und in einem oberen Schichtteilbereich der Driftschicht selektiv vorgesehen ist; und einen MOS-Elektrodenbereich (108) eines ersten Leitfähigkeitstyps, der in einem oberen Schichtteilbereich des einen Kanal enthaltenden Bereichs selektiv vorgesehen ist, worin zumindest ein Teil eines oberen Schichtteilbereichs des einen Kanal enthaltenden Bereichs, wo der MOS-Elektrodenbereich nicht ausgebildet ist, als ein Kanalbereich (110) definiert ist, der MOS-Elektrodenbereich (108) ferner ein planares Gate (121) enthält, das über einen Gate-Isolierfilm auf dem Kanalbereich vorgesehen ist, ein MOSFET des ersten Leitfähigkeitstyps den Kanalbereich, den Gate-Isolierfilm und das planare Gate enthaltend konfiguriert ist, das Graben-Gate ein Grenzgraben-Gate (107e) einschließt, das an einer Grenze zwischen dem IGBT-Bereich und dem MOSFET-Bereich vorhanden ist, der einen Kanal enthaltende Bereich einen einem Graben-Gate benachbarten Bereich (115t, 116t) einschließt, dessen seitliche Oberfläche mit dem Grenzgraben-Gate in Kontakt ist, und eine Ausbildungstiefe des einem Graben-Gate benachbarten Bereichs tiefer als eine Ausbildungstiefe des Grenzgraben-Gates ist.
  2. Halbleitervorrichtung nach Anspruch 1, wobei der einen Kanal enthaltende Bereich eine Vielzahl von einen Kanal enthaltenden Bereichen umfasst, die getrennt voneinander vorgesehen sind, der MOSFET-Bereich ferner zumindest einen oberen Diffusionsbereich (125, 126) eines ersten Leitfähigkeitstyps enthält, der in einem oberen Schichtteilbereich der Driftschicht zwischen der Vielzahl von einen Kanal enthaltenden Bereichen vorgesehen ist, der MOSFET zusätzlich zu dem Kanalbereich, dem Gate-Isolierfilm und dem planaren Gate den MOS-Elektrodenbereich und den zumindest einen oberen Diffusionsbereich enthaltend konfiguriert ist, der zumindest eine obere Diffusionsbereich eine höhere Störstellenkonzentration eines ersten Leitfähigkeitstyps als diejenige der Driftschicht aufweist, und eine Ausbildungstiefe des zumindest einen oberen Diffusionsbereichs flacher als eine Ausbildungstiefe der Vielzahl von einen Kanal enthaltenden Bereichen ist.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei der einen Kanal enthaltende Bereich einen ersten partiellen Diffusionsbereich (116) eines zweiten Leitfähigkeitstyps und einen zweiten partiellen Diffusionsbereich (127, 128) eines zweiten Leitfähigkeitstyps, der mit einer seitlichen Oberfläche in Kontakt mit dem ersten partiellen Diffusionsbereich vorgesehen ist, umfasst, wobei der erste partielle Diffusionsbereich den einem Graben-Gate benachbarten Bereich enthält, ein oberer Schichtteilbereich des zweiten partiellen Diffusionsbereichs, wo der MOS-Elektrodenbereich nicht ausgebildet ist, als der Kanalbereich definiert ist, und eine Ausbildungstiefe des zweiten partiellen Diffusionsbereichs flacher als eine Ausbildungstiefe des ersten partiellen Diffusionsbereichs ist.
  4. Halbleitervorrichtung nach Anspruch 2, wobei die Vielzahl von einen Kanal enthaltenden Bereichen eine Vielzahl erster und zweiter partieller Diffusionsbereiche umfasst, und entsprechende erste und zweite partielle Diffusionsbereiche unter der Vielzahl erster und zweiter partieller Diffusionsbereiche seitliche Oberflächen in Kontakt miteinander aufweisen, um den einen Kanal enthaltenden Bereich integral auszubilden, die Vielzahl erster partieller Diffusionsbereiche den einem Graben-Gate benachbarten Bereich enthält, und eine Ausbildungstiefe der Vielzahl zweiter partieller Diffusionsbereiche flacher als eine Ausbildungstiefe des zumindest einen oberen Diffusionsbereichs ist.
  5. Halbleitervorrichtung nach Anspruch 1, wobei der einen Kanal enthaltende Bereich eine Vielzahl von einen Kanal enthaltenden Bereichen umfasst, die voneinander getrennt sind, der MOSFET-Bereich ferner zumindest einen Dummy-Bereich (124, 129) der oberen Schicht eines ersten Leitfähigkeitstyps enthält, der in einem oberen Schichtteilbereich der Driftschicht zwischen der Vielzahl von einen Kanal enthaltenden Bereichen vorgesehen ist, ohne mit der Vielzahl von einen Kanal enthaltenden Bereichen in Kontakt zu sein, und der zumindest eine Dummy-Bereich der oberen Schicht so eingerichtet ist, dass er elektrisch schwebend ist.
  6. Halbleitervorrichtung nach Anspruch 5, wobei der zumindest eine Dummy-Bereich der oberen Schicht innerhalb der Driftschicht so ausgebildet ist, dass eine vordere Oberfläche des zumindest einen Dummy-Bereichs der oberen Schicht in einer vergrabenen Tiefe, mit der ersten Hauptoberfläche des Halbleitersubstrats als Referenz, positioniert ist, und die Driftschicht einen unter einem Gate gelegenen Bereich mit einem planaren Gate darüber aufweist.
DE102020114595.0A 2019-06-07 2020-06-02 Halbleitervorrichtung Pending DE102020114595A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-106712 2019-06-07
JP2019106712A JP7118033B2 (ja) 2019-06-07 2019-06-07 半導体装置

Publications (1)

Publication Number Publication Date
DE102020114595A1 true DE102020114595A1 (de) 2020-12-10

Family

ID=73460172

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020114595.0A Pending DE102020114595A1 (de) 2019-06-07 2020-06-02 Halbleitervorrichtung

Country Status (4)

Country Link
US (1) US11251177B2 (de)
JP (1) JP7118033B2 (de)
CN (1) CN112054051A (de)
DE (1) DE102020114595A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7486373B2 (ja) * 2020-07-29 2024-05-17 三菱電機株式会社 半導体装置
CN112687744B (zh) * 2020-12-29 2022-05-24 电子科技大学 平面型碳化硅逆阻mosfet器件及其制备方法
CN115332330A (zh) * 2022-08-15 2022-11-11 重庆万国半导体科技有限公司 一种具有反向导通特性的igbt器件及其制备方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7063975B2 (en) * 2002-10-28 2006-06-20 Ixys Corporation Shallow trench power MOSFET and IGBT
JP4840370B2 (ja) * 2008-01-16 2011-12-21 トヨタ自動車株式会社 半導体装置とその半導体装置を備えている給電装置の駆動方法
JP2010045141A (ja) * 2008-08-11 2010-02-25 Fuji Electric Systems Co Ltd 半導体装置および内燃機関用点火装置
WO2010109596A1 (ja) * 2009-03-24 2010-09-30 トヨタ自動車株式会社 半導体装置
WO2012124786A1 (ja) * 2011-03-17 2012-09-20 富士電機株式会社 半導体装置およびその製造方法
JP5692379B2 (ja) * 2011-06-30 2015-04-01 富士電機株式会社 半導体装置の製造方法
JP2013201237A (ja) 2012-03-23 2013-10-03 Toshiba Corp 半導体装置
US9324856B2 (en) * 2014-05-30 2016-04-26 Texas Instruments Incorporated MOSFET having dual-gate cells with an integrated channel diode
US10361191B2 (en) * 2014-08-26 2019-07-23 Mitsubishi Electric Corporation Semiconductor device
WO2018074425A1 (ja) * 2016-10-17 2018-04-26 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
CN112054051A (zh) 2020-12-08
JP2020202224A (ja) 2020-12-17
US11251177B2 (en) 2022-02-15
JP7118033B2 (ja) 2022-08-15
US20200388608A1 (en) 2020-12-10

Similar Documents

Publication Publication Date Title
DE69938562T3 (de) Leistungshalbleiterbauelemente mit verbesserten Hochfrequenzschaltung- und Durchbruch-Eigenschaften
DE112012002956B4 (de) Bipolarer Transistor mit isoliertem Gate
DE102007043341B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102010039258B4 (de) Transistorbauelement mit reduziertem Kurzschlussstrom
DE112012002823B4 (de) Bipolartransistor mit isoliertem Gate und Verfahren zur Herstellung eines solchen Bipolartransistors
DE112014003712T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102020114595A1 (de) Halbleitervorrichtung
DE102007029121B3 (de) Verfahren zur Herstellung eines Halbleiterbauelements, sowie Halbleiterbauelement
DE112015006403T5 (de) Siliciumcarbid-halbleitereinheit und verfahren zur herstellung derselben
DE102018215731B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102004022455B4 (de) Bipolartransistor mit isolierter Steuerelektrode
DE102008052422A1 (de) Halbleitervorrichtung mit reduzierter Kapazität
DE102008048832A1 (de) Halbleitervorrichtung
DE112005003720T5 (de) SOI-Trench-Lateral-IGBT
DE102010021128A1 (de) Leistungshalbleitervorrichtung
DE102015100340A1 (de) Bipolare halbleitervorrichtung und herstellungsverfahren dafür
DE102005039564B4 (de) Verfahren zum Herstellen eines Halbleiterbauteils
DE102013106795B4 (de) Halbleitervorrichtung mit einem Randgebiet und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102019215127A1 (de) Halbleitervorrichtung
DE102019205227A1 (de) Halbleitervorrichtung und Herstellungsverfahren für Halbleitervorrichtung
DE102018205274A1 (de) Halbleitervorrichtung und verfahren zu deren herstellung
DE112021002169T5 (de) Halbleitervorrichtung
DE102022102392A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen einerHalbleitervorrichtung
DE102021123451A1 (de) Halbleitervorrichtung
DE102021110549A1 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R084 Declaration of willingness to licence
R016 Response to examination communication