DE102022124040A1 - Halbleitervorrichtung und elektrische Leistungsumwandlungsvorrichtung - Google Patents

Halbleitervorrichtung und elektrische Leistungsumwandlungsvorrichtung Download PDF

Info

Publication number
DE102022124040A1
DE102022124040A1 DE102022124040.1A DE102022124040A DE102022124040A1 DE 102022124040 A1 DE102022124040 A1 DE 102022124040A1 DE 102022124040 A DE102022124040 A DE 102022124040A DE 102022124040 A1 DE102022124040 A1 DE 102022124040A1
Authority
DE
Germany
Prior art keywords
layer
trench
main surface
semiconductor device
carrier accumulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102022124040.1A
Other languages
English (en)
Inventor
Tatsuo Harada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102022124040A1 publication Critical patent/DE102022124040A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7398—Vertical transistors, e.g. vertical IGBT with both emitter and collector contacts in the same substrate side
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1602—Diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Eine Spitzenkonzentration der Ladungsträgerakkumulationsschicht ist gleich 1,0E16/cm3oder höher. Ein Bodenteil des Grabens ist innerhalb der Ladungsträgerakkumulationsschicht vom n-Typ positioniert. Wenn ein Konzentrationsverhältnis ein Ergebnis einer Division einer Konzentration der Ladungsträgerakkumulationsschicht durch eine Konzentration der Driftschicht in einer Tiefe des Bodenteils des Grabens ist, ist die Tiefe des Bodenteils des Grabens eine Position, an der das Konzentrationsverhältnis größer als Eins und gleich oder kleiner als 10 ist.

Description

  • Hintergrund der Erfindung
  • Gebiet
  • Die vorliegende Offenbarung bezieht sich auf eine Halbleitervorrichtung und eine elektrische Leistungsumwandlungsvorrichtung.
  • Hintergrund
  • Eine Halbleitervorrichtung für elektrische Leistung enthält eine Ladungsträgerakkumulationsschicht und eine Struktur von Graben-Gates, um eine Einschaltspannung bzw. Ein-Spannung zu reduzieren. In einer herkömmlichen Halbleitervorrichtung wurde ein Graben so ausgebildet, dass er die Ladungsträgerakkumulationsschicht durchdringt (siehe beispielsweise JP2013-89700A ).
  • Zusammenfassung
  • Es bestand das Problem, dass sich mit zunehmender Grabentiefe Kapazitätscharakteristiken erhöhen. Außerdem bestand das weitere Problem, dass zur Zeit einer Anlegung einer Sperrvorspannung die Stehspannung abnimmt, wenn ein Graben-Gate einfach in der Ladungsträgerakkumulationsschicht vorgesehen ist.
  • Die vorliegende Offenbarung ist dazu gedacht, die oben beschriebenen Probleme zu lösen und eine Halbleitervorrichtung und eine elektrische Leistungsumwandlungsvorrichtung zu erhalten, die eine Zunahme der Kapazitätscharakteristiken reduzieren können, ohne eine Abnahme der Stehspannung zu verursachen.
  • Eine Halbleitervorrichtung gemäß der vorliegenden Offenbarung weist auf: ein Halbleitersubstrat, das eine Driftschicht eines ersten Leitfähigkeitstyps aufweist, die zwischen einer ersten Hauptoberfläche und einer zweiten Hauptoberfläche angeordnet ist, die einander entgegengesetzt sind bzw. gegenüberliegen; eine Ladungsträgerakkumulationsschicht des ersten Leitfähigkeitstyps, die auf der Seite der ersten Hauptoberfläche der Driftschicht vorgesehen ist; eine Basisschicht eines zweiten Leitfähigkeitstyps, die auf der Seite der ersten Hauptoberfläche der Ladungsträgerakkumulationsschicht angeordnet ist; eine Emitterschicht des ersten Leitfähigkeitstyps, die auf der Seite der ersten Hauptoberfläche der Basisschicht selektiv angeordnet ist; eine Vielzahl von Gräben, die auf der ersten Hauptoberfläche des Halbleitersubstrats angeordnet sind und die Emitterschicht und die Basisschicht durchdringen; eine Gate-Elektrode, die über einen Gate-Isolierfilm im Graben angeordnet ist; und eine Kollektorschicht des zweiten Leitfähigkeitstyps, die auf einer Oberflächenschicht des Halbleitersubstrats auf der Seite der zweiten Hauptoberfläche angeordnet ist, wobei eine Spitzenkonzentration der Ladungsträgerakkumulationsschicht gleich 1,0E16/cm3 höher ist, ein Bodenteil des Grabens innerhalb der Ladungsträgerakkumulationsschicht vom n-Typ positioniert ist und, wenn ein Konzentrationsverhältnis ein Ergebnis einer Division einer Konzentration der Ladungsträgerakkumulationsschicht durch eine Konzentration der Driftschicht in einer Tiefe des Bodenteils des Grabens ist, die Tiefe des Bodenteils des Grabens eine Position ist, an der das Konzentrationsverhältnis größer als Eins und gleich oder kleiner als 10 ist.
  • In der vorliegenden Offenbarung ist der Bodenteil des Grabens innerhalb der Ladungsträgerakkumulationsschicht vom n-Typ positioniert. Die Tiefe des Bodenteils des Grabens ist eine Position, an der das Konzentrationsverhältnis größer als Eins und gleich oder kleiner als 10 ist. Somit ist es möglich, eine Erhöhung der Kapazitätscharakteristiken zu reduzieren, ohne eine Abnahme der Stehspannung hervorzurufen.
  • Andere und weitere Ziele, Merkmale und Vorteile der Erfindung werden sich aus der folgenden Beschreibung vollständiger zeigen.
  • Figurenliste
    • 1 ist eine Draufsicht, die eine Halbleitervorrichtung gemäß einer ersten Ausführungsform veranschaulicht.
    • 2 ist eine Querschnittsansicht entlang I-II in 1.
    • 3 ist eine Querschnittsansicht, die eine Halbleitervorrichtung gemäß dem Vergleichsbeispiel veranschaulicht.
    • 4 ist ein Diagramm, das die Korrelation zwischen der Grabentiefe und einer Ein-Spannung für jede Spitzenkonzentration der Ladungsträgerakkumulationsschicht veranschaulicht.
    • 5 ist ein Diagramm, das die Korrelation zwischen der Grabentiefe und jeder IGBT-Kapazität veranschaulicht.
    • 6 ist ein Diagramm, das die Korrelation zwischen der Grabentiefe und einem VCES-Verhältnis veranschaulicht.
    • 7 ist ein Diagramm, das die Beziehung zwischen einer Ladungsträgerkonzentrationsverteilung der Basisschicht vom p-Typ und einer Ladungsträgerkonzentrationsverteilung der Ladungsträgerakkumulationsschicht vom n-Typ gemäß der ersten Ausführungsform veranschaulicht.
    • 8 ist ein Diagramm, das die Korrelation zwischen der Grabentiefe und einem Einschaltverlust veranschaulicht.
    • 9 ist eine Querschnittsansicht, die eine Halbleitervorrichtung gemäß einer zweiten Ausführungsform veranschaulicht.
    • 10 ist eine Querschnittsansicht, die eine Halbleitervorrichtung gemäß einer dritten Ausführungsform veranschaulicht.
    • 11 ist ein Blockdiagramm, das eine Konfiguration eines elektrischen Leistungsumwandlungssystems veranschaulicht, für das die elektrische Leistungsumwandlungsvorrichtung gemäß der vierten Ausführungsform verwendet wird.
  • Beschreibung von Ausführungsformen
  • Mit Verweis auf die Zeichnungen werden eine Halbleitervorrichtung und eine elektrische Leistungsumwandlungsvorrichtung gemäß den Ausführungsformen der vorliegenden Offenbarung beschrieben. Die gleichen Komponenten werden mit den gleichen Symbolen bezeichnet, und deren wiederholte Beschreibung kann weggelassen werden.
  • Erste Ausführungsform
  • 1 ist eine Draufsicht, die eine Halbleitervorrichtung gemäß einer ersten Ausführungsform veranschaulicht. Ein Zellenbereich 1 ist ein Bereich, in dem der Hauptstrom fließt, und enthält eine IGBT-Zelle. Im Zellenbereich 1 ist ein Graben 2 in Streifenform angeordnet, und eine Einheitszelle weist eine streifenförmige ebene Form auf. Jedoch kann die Einheitszelle beispielsweise eine aus Rechtecken, Hexagonen oder Kreisen gebildete, gitterförmige ebene Form aufweisen.
  • Ein Gate-Pad ist in einem Gate-Padbereich 3 angeordnet; die vorliegende Offenbarung ist aber nicht darauf beschränkt, und beispielsweise können ein Stromerfassungs-Pad, ein Kelvin-Emitter-Pad oder ein Pad für eine Temperaturerfassungsdiode angeordnet sein. Das Gate-Pad ist ein Steuerungs-Pad, an das eine Spannung zur Gate-Ansteuerung für eine Ein-AusSteuerung der Halbleitervorrichtung angelegt wird und das mit einer Gate-Grabenelektrode im Zellenbereich elektrisch verbunden ist. Das Stromerfassungs-Pad ist ein Steuerungs-Pad zum Messen eines Stroms, der im Zellenbereich der Halbleitervorrichtung fließt, und ist mit einem Teil des Zellenbereichs elektrisch so verbunden, dass ein Strom, der zwischen einem von mehreren Teilen bis einem von mehreren Zehntausendstel des im gesamten Zellenbereich fließenden Stroms liegt, fließt, wenn ein Strom im Zellenbereich der Halbleitervorrichtung fließt. Das Kelvin-Emitter-Pad ist mit einer Basisschicht vom p-Typ der IGBT-Zelle elektrisch verbunden, kann aber durch eine p+-Kontaktschicht mit der Basisschicht vom p-Typ elektrisch verbunden sein. Das Pad für eine Temperaturerfassungsdiode ist ein Steuerungs-Pad, das mit der Anode und Kathode einer in der Halbleitervorrichtung angeordneten Temperaturerfassungsdiode elektrisch verbunden ist. Die Temperatur der Halbleitervorrichtung wird durch Messung einer Spannung zwischen der Anode und Kathode einer im Zellenbereich angeordneten, nicht veranschaulichten Temperaturerfassungsdiode gemessen.
  • Ein Abschluss-Endbereich 4 zum Halten einer Stehspannung der Halbleitervorrichtung ist um den Zellenbereich 1 und den Pad-Bereich 3 herum angeordnet. Im Abschluss-Endbereich 4 ist beispielsweise ein feldbegrenzender Ring (FLR), bei dem der Zellenbereich 1 von Abschluss-Endwannenschichten vom p-Typ umgeben ist, oder eine Variation einer lateralen Dotierung (VLD), bei der der Zellenbereich von Wannenschichten vom p-Typ mit einem Konzentrationsgradienten umgeben ist, als eine eine Stehspannung haltende Struktur auf einer Seite der ersten Hauptoberfläche angeordnet, die die Seite der vorderen Oberfläche der Halbleitervorrichtung ist. Die Anzahl ringförmiger Abschluss-Endwannenschichten vom p-Typ des FLR oder die Konzentrationsverteilung der VLD wird entsprechend einer Auslegung der Stehspannung der Halbleitervorrichtung wie jeweils geeignet ausgewählt.
  • 2 ist eine Querschnittsansicht entlang I-II in 1. Ein Halbleitersubstrat 5 weist eine erste Hauptoberfläche und eine zweite Hauptoberfläche, die einander gegenüberliegen, und eine zwischen der ersten Hauptoberfläche und der zweiten Hauptoberfläche angeordnete n - Driftschicht 6 auf.
  • Eine Ladungsträgerakkumulationsschicht 7 vom n-Typ mit einer höheren Konzentration von Störstellen vom n-Typ als jene der n- -Driftschicht 6 ist auf der Seite der ersten Hauptoberfläche der n--Driftschicht 6 angeordnet. Die Ladungsträgerakkumulationsschicht 7 vom n-Typ weist eine Spitzenkonzentration auf, die gleich 1,0E16/cm3 oder höher ist. Da die Ladungsträgerakkumulationsschicht 7 vom n-Typ angeordnet ist, kann ein Leitungsverlust, wenn ein Strom fließt, reduziert werden. Die Ladungsträgerakkumulationsschicht 7 vom n-Typ wird ausgebildet, indem eine Ioneninjektion von Störstellen vom n-Typ in das die n--Driftschicht 6 aufweisende Halbleitersubstrat 5 durchgeführt wird und man danach die injizierten Störstellen vom n-Typ mittels Ausheilen im Halbleitersubstrat 5 diffundieren lässt.
  • Eine Basisschicht 8 vom p-Typ ist auf der Seite der ersten Hauptoberfläche der Ladungsträgerakkumulationsschicht 7 vom n-Typ angeordnet. Eine Emitterschicht 9 vom n-Typ und eine p+-Kontaktschicht 10 sind bei einem Teil einer Oberflächenschicht der Basisschicht 8 vom p-Typ auf der Seite der ersten Hauptoberfläche selektiv angeordnet. Eine Kontaktschicht 10 vom p-Typ weist eine höhere Störstellenkonzentration als jene der Basisschicht 8 vom p-Typ auf.
  • Eine Vielzahl von Gräben 2 ist auf der ersten Hauptoberfläche des Halbleitersubstrats angeordnet und durchdringt die Emitterschicht 9 vom n-Typ und die Basisschicht 8 vom p-Typ. Ein Bodenteil jedes Grabens 2 ist in der Ladungsträgerakkumulationsschicht 7 vom n-Typ positioniert. Eine Gate-Elektrode 11 ist über einen Gate-Isolierfilm 12 in jedem Graben 2 angeordnet. Ein Zwischenschicht-Isolierfilm 13 bedeckt die obere Oberfläche der Gate-Elektrode 11.
  • Eine Emitterelektrode 14 ist auf der ersten Hauptoberfläche des Halbleitersubstrats 5 und dem Zwischenschicht-Isolierfilm 13 angeordnet. Die Emitterelektrode 14 ist eine Aluminiumlegierung wie etwa eine Aluminium-Silizium-Legierung (AI-Si-Legierung). Die Elektrode kann aus einer Vielzahl von Metallfilmen geschaffen sein, die erhalten werden, indem mittels nichtelektrolytischer Plattierung oder elektrolytischer Plattierung ein plattierter Film auf einer aus einer Aluminiumlegierung gebildeten Elektrode ausgebildet wird. Bei dem plattierten Film handelt es sich beispielsweise um einen plattierten Film aus Nickel (Ni). Wenn die Breite eines im Zwischenschicht-Isolierfilm 13 angeordneten Kontaktlochs gering ist und keine günstige Einbettung mit der Emitterelektrode 14 erhalten wird, kann Wolfram mit einer günstigeren Einbettungsleistung als die Emitterelektrode 14 im Kontaktloch angeordnet werden und kann die Emitterelektrode 14 auf dem Wolfram vorgesehen werden.
  • Man beachte, dass ein Barrierenmetall zwischen der ersten Hauptoberfläche des Halbleitersubstrats 5 und sowohl dem Zwischenschicht-Isolierfilm 13 auch der Emitterelektrode 14 angeordnet werden kann. Das Barrierenmetall ist ein elektrischer Leiter, der Titan (Ti) enthält, wie etwa Titannitrid und kann TiSi als Legierung aus Titan und Silizium (Si) sein. Das Barrierenmetall ist durch ohmschen Kontakt mit der Emitterschicht 9 vom n-Typ und der p+-Kontaktschicht 10 elektrisch verbunden.
  • Eine Pufferschicht 15 vom n-Typ mit einer höheren Störstellenkonzentration als jener der n--Driftschicht 6 ist auf der Seite der zweiten Hauptoberfläche der n -Driftschicht 6 angeordnet. Die Pufferschicht 15 vom n-Typ ist vorgesehen, um einen Durchgriff bzw. Punch-Through einer verarmten Schicht zu reduzieren, die sich von der Basisschicht 8 vom p-Typ zur Seite der zweiten Hauptoberfläche ausdehnt, wenn die Halbleitervorrichtung aus ist. Die Pufferschicht 15 vom n-Typ wird gebildet, indem beispielsweise Phosphor (P) oder Protonen (H+) injiziert werden, und sowohl Phosphor (P) als auch Protonen (H+) können injiziert werden. Man beachte, dass die Pufferschicht 15 vom n-Typ nicht notwendigerweise angeordnet werden muss.
  • Eine Kollektorschicht 16 vom p-Typ ist auf einer Oberflächenschicht des Halbleitersubstrat 5 auf der Seite der zweiten Hauptoberfläche angeordnet. Die Kollektorschicht 16 vom p-Typ ist nicht nur im Zellenbereich 1, sondern auch im Abschluss-Endbereich 4 angeordnet. Ein im Abschluss-Endbereich 4 angeordneter Teil der Kollektorschicht 16 vom p-Typ ist als Abschluss-Endkollektorschicht vom p-Typ konfiguriert. Eine Kollektorelektrode 17 ist auf der zweiten Hauptoberfläche des Halbleitersubstrats 5 angeordnet. Ähnlich wie die Emitterelektrode 14 ist die Kollektorelektrode 17 aus einer Aluminiumlegierung geschaffen oder aus einer Aluminiumlegierung und einem plattierten Film geschaffen. Die Kollektorelektrode 17 kann eine Konfiguration aufweisen, die sich von jener der Emitterelektrode 14 unterscheidet. Die Kollektorelektrode 17 steht in ohmschem Kontakt mit der Kollektorschicht 16 vom p-Typ und ist mit der Kollektorschicht 16 vom p-Typ elektrisch verbunden.
  • Wenn ein Konzentrationsverhältnis ein Ergebnis einer Division der Konzentration der Ladungsträgerakkumulationsschicht 7 vom n-Typ durch die Konzentration der Driftschicht 6 in der Tiefe des Bodenteils jedes Grabens 2 ist, ist die Tiefe des Bodenteils des Grabens 2 eine Position, an der das Konzentrationsverhältnis größer als Eins und gleich oder kleiner 10 ist. Die Tiefe des Grabens 2 ist 3,5 µm oder größer und 5,0 µm oder kleiner.
  • Nachfolgend werden durch Vergleich mit einem Vergleichsbeispiel Effekte der vorliegenden Ausführungsform beschrieben. 3 ist eine Querschnittsansicht, die eine Halbleitervorrichtung gemäß dem Vergleichsbeispiel veranschaulicht. Im Vergleichsbeispiel durchdringt jeder Graben 2 die Ladungsträgerakkumulationsschicht 7 vom n-Typ, um eine Kapazität für eine Anlegungsspannung der Sperrvorspannung sicherzustellen. Der Graben 2 ist tiefer als eine Konfiguration, bei der der Graben 2 nicht durchdringt, und dementsprechend ist der Umfang des Grabens 2 länger und nimmt die Kapazität um das Gate herum tendenziell zu.
  • Eine Kapazität Cox des Gate-Isolierfilms 12 wird ausgedrückt durch Cox = (ε0ε0xLW)/d. Im Ausdruck repräsentiert L den Umfang des Grabens 2, repräsentiert W die Breite (Länge) des Grabens 2, repräsentiert d die Dicke des Gate-Isolierfilms 12, repräsentiert ε0 die Dielektrizitätskonstante im Vakuum und repräsentiert ε0x die spezifische Dielektrizitätskonstante des Gate-Isolierfilms 12. Der Parameter L wird ausgedrückt durch L = 2α + πβ. Im Ausdruck repräsentiert α die Länge eines geraden Teils des Grabens 2 und repräsentiert β den Radius eines Umfangsteils des Grabens 2. Die Werte W und d sind festgelegt, und somit versteht es sich, dass die Kapazität Cox des Gate-Isolierfilms 12 durch den Umfang L des Grabens 2 bestimmt ist.
  • Im Vergleichsbeispiel ist, da der Graben 2 die Ladungsträgerakkumulationsschicht 7 vom n-Typ durchdringt, der Umfang L des Grabens 2 lang und ist die Kapazität Cox groß. Jedoch ist in der vorliegenden Ausführungsform der Bodenteil des Grabens 2 innerhalb der Ladungsträgerakkumulationsschicht 7 vom n-Typ positioniert. Dementsprechend ist der Parameter L des Grabens 2 kurz und kann somit eine Zunahme der Kapazitätscharakteristiken reduziert werden.
  • 4 ist ein Diagramm, das die Korrelation zwischen der Grabentiefe und der Ein-Spannung für jede Spitzenkonzentration der Ladungsträgerakkumulationsschicht veranschaulicht. Die Ein-Spannung (VCE(sat)) ist ein Spannungsabfall, wenn eine Durchlass-Vorspannung an die Gate-Elektrode 11 angelegt wird, um eine Leitung durch die Kollektorelektrode 17 und die Emitterelektrode 14 zu erzielen. Eine Erhöhung der Ein-Spannung weist tendenziell eine hohe Abhängigkeit von der Tiefe des Grabens 2 auf, wenn die Ladungsträgerakkumulationsschicht 7 vom n-Typ nicht vorhanden ist oder die Spitzenkonzentration der Ladungsträgerakkumulationsschicht 7 vom n-Typ geringer als 1,0E16/cm3 ist. Wenn die Spitzenkonzentration geringer als 1,0E16/cm3 ist, beträgt, die Änderungsrate der Ein-Spannung des Beispiels mit 6,3E15/cm3 mit der niedrigsten Änderungsrate der Ein-Spannung in einem Bereich, in dem die Tiefe des Grabens 2 3,5 µm oder größer ist und 5,0 µm oder kleiner ist (das Verhältnis von VCE(sat) zwischen der Grabentiefe von 3,5 µm und der Grabentiefe von 5,0 µm) annähernd 10%. In der vorliegenden Ausführungsform ist jedoch, da die Spitzenkonzentration der Ladungsträgerakkumulationsschicht 7 gleich 1,0E16/cm3 oder höher ist, die Korrelation zwischen der Tiefe des Grabens 2 und der Ein-Spannung graduell.
  • 5 ist ein Diagramm, das die Korrelation zwischen der Grabentiefe und jeder IGBT-Kapazität veranschaulicht. Wenn die Tiefe des Grabens 2 3,5 µm oder größer und 5,0 µm oder kleiner ist, ist es möglich, eine abrupte Zunahme einer Rückkopplungskapazität (Cres) und einer Ausgangskapazität (Coes) zu verhindern und die Eingangskapazität (Cies) zu reduzieren.
  • 6 ist ein Diagramm, das die Korrelation zwischen der Grabentiefe und einem VCES-Verhältnis veranschaulicht. VCES repräsentiert eine maximale Spannung ohne Wiederholung, wenn die Gate-Elektrode 11 und die Emitterelektrode 14 mit GND verbunden sind und an die Kollektorelektrode 17 eine Sperrvorspannung angelegt ist. Die VCES wird mit einer Struktur ausreichend stabilisiert, bei der der Graben 2 die Ladungsträgerakkumulationsschicht 7 durchdringt und der Bodenteil des Grabens 2 bei der n -Driftschicht 6 positioniert ist. Das VCES-Verhältnis ist das Verhältnis der VCES einer Struktur, bei der die Tiefe des Grabens 2 klein ist, relativ zur VCES einer Struktur, bei der die VCES ausreichend stabil ist (die Tiefe des Grabens 2 6 µm beträgt). Das VCES-Verhältnis nimmt zusammen mit der Tiefe des Grabens 2 bis zur Tiefe von 5,0 µm tendenziell ab. Es versteht sich auch, dass das VCES-Verhältnis in einem Bereich stabil ist, in dem das Konzentrationsverhältnis gleich oder kleiner als 10 ist.
  • 7 ist ein Diagramm, das die Relation zwischen einer Ladungsträgerkonzentrationsverteilung der Basisschicht vom p-Typ und der Ladungsträgerkonzentrationsverteilung der Ladungsträgerakkumulationsschicht vom n-Typ gemäß der ersten Ausführungsform veranschaulicht. In der Figur repräsentiert A den Abstand von einem Schnittpunkt zwischen dem Ladungsträgerprofil der Basisschicht 8 vom p-Typ (durchgezogene Linie) und dem Trägerprofil der Ladungsträgerakkumulationsschicht 7 vom n-Typ (gestrichelte Linie) bis zur Spitzenkonzentration der Ladungsträgerakkumulationsschicht 7 vom n-Typ. Mit anderen Worten repräsentiert A den Abstand von einer Übergangsposition zwischen der Basisschicht 8 vom p-Typ und der Ladungsträgerakkumulationsschicht 7 vom n-Typ bis zur Position der Spitzenkonzentration der Ladungsträgerakkumulationsschicht 7 vom n-Typ. Wenn A groß ist, muss die Tiefe der Ladungsträgerakkumulationsschicht 7 vom n-Typ erhöht werden, um das Konzentrationsverhältnis von 10 oder geringer zu erhalten. Infolgedessen nimmt auch die Tiefe des Grabens 2 zu und wird es somit schwierig, Kapazitätscharakteristiken zu reduzieren. Folglich ist A vorzugsweise gleich oder kleiner als 0,4 µm.
  • 8 ist ein Diagramm, das die Korrelation zwischen der Grabentiefe und einem Einschaltverlust veranschaulicht. Die Rate der Zunahme des Einschaltverlusts ist graduell, wenn die Tiefe des Grabens 2 3,5 µm oder größer und 5,0 µm oder kleiner ist. Linie:A ist eine Linie, die den Bereich approximiert, in dem die Korrelation zwischen der Grabentiefe und dem Einschaltverlust graduell ist. Die Rate der Zunahme des Einschaltverlusts ist steil, wenn die Tiefe des Grabens 2 5,0 µm übersteigt. Linie:B ist eine Linie, die den Bereich approximiert, in dem die Korrelation zwischen der Grabentiefe und dem Einschaltverlust steil ist. Die Tiefe des Grabens 2 beträgt am Schnittpunkt zwischen Linie:A und Linie:B 5,0 µm. Es ist möglich, eine signifikante Zunahme des Einschaltverlusts zur Schaltzeit zu verhindern, indem man die Tiefe des Grabens 2 auf 5,0 µm oder kleiner einstellt.
  • Zweite Ausführungsform
  • 9 ist eine Querschnittsansicht, die eine Halbleitervorrichtung gemäß einer zweiten Ausführungsform veranschaulicht. 9 entspricht einem Schnitt entlang I-II in 1. Ein die Emitterschicht 9 vom n-Typ durchdringender vertiefter Teil 18 ist auf einer Oberflächenschicht auf der Seite der ersten Hauptoberfläche selektiv angeordnet. Der vertiefte Teil 18 wird als Grabenkontakt bezeichnet. Ein Kollektorstrom fließt durch den vertieften Teil 18, aber nicht durch die Emitterschicht 9 vom n-Typ zur Zeit des Schaltvorgangs eines IGBT, worin die p+-Kontaktschicht 10 an einem Bodenteil des vertieften Teils 18 angeordnet ist. Dementsprechend kann ein Latch-up-Widerstand verbessert werden. Die übrigen Komponenten und Effekte sind die gleichen wie jene der ersten Ausführungsform.
  • Dritte Ausführungsform
  • 10 ist eine Querschnittsansicht, die eine Halbleitervorrichtung gemäß einer dritten Ausführungsform veranschaulicht. 10 entspricht einem Schnitt entlang I-II in 1. Die Halbleitervorrichtung ist ein RC-IGBT, der einen IGBT-Bereich 19 und einen Diodenbereich 20 aufweist, die auf dem Halbleitersubstrat 5 einander benachbart sind.
  • Der IGBT-Bereich 19 weist die Ladungsträgerakkumulationsschicht 7 vom n-Typ, die Basisschicht 8 vom p-Typ, die Emitterschicht 9 vom n-Typ, den Graben 2, die Gate-Elektrode 11 und die Kollektorschicht 16 vom p-Typ auf. Der Diodenbereich 20 weist eine Anodenschicht 21 vom p-Typ, die auf einer Oberflächenschicht des Halbleitersubstrats 5 auf der Seite der ersten Hauptoberfläche angeordnet ist, und eine Kathodenschicht 22 vom n-Typ auf, die auf der Oberflächenschicht des Halbleitersubstrats 5 auf der Seite der zweiten Hauptoberfläche angeordnet ist. Die übrigen Komponenten sind die gleichen wie jene der ersten Ausführungsform. Dementsprechend kann ein RC-IGBT, der die Effekte der ersten Ausführungsform erzielt, erhalten werden.
  • Das Halbleitersubstrat 5 ist nicht auf ein aus Silizium gebildetes Halbleitersubstrat beschränkt, sondern kann aus einem Halbleiter mit breiter Bandlücke gebildet sein, der eine breitere Bandlücke als jene von Silizium aufweist. Der Halbleiter mit breiter Bandlücke ist beispielsweise ein Siliziumcarbid, ein Material auf Gallium-Nitrid-Basis oder Diamant. Ein aus solch einem Halbleiter mit breiter Bandlücke gebildeter Halbleiter-Chip weist eine hohe Spannungsfestigkeit und eine hohe zulässige Stromdichte auf und kann somit miniaturisiert werden. Die Verwendung solch eines miniaturisierten Halbleiter-Chips ermöglicht die Miniaturisierung und hohe Integration der Halbleitervorrichtung, in der der Halbleiter-Chip integriert wird. Da der Halbleiter-Chip ferner eine hohe Wärmebeständigkeit aufweist, kann eine Abstrahllamelle eines Kühlkörpers miniaturisiert werden und kann ein wassergekühlter Teil luftgekühlt werden, was zu einer weiteren Miniaturisierung der Halbleitervorrichtung führt. Da der Halbleiter-Chip einen geringen Leistungsverlust und einen hohen Wirkungsgrad aufweist, kann ferner eine hocheffiziente Halbleitervorrichtung erreicht werden.
  • Vierte Ausführungsform
  • In dieser Ausführungsform werden die Halbleitervorrichtungen gemäß den ersten bis dritten Ausführungsformen, die oben beschrieben wurden, für eine Vorrichtung zur Umwandlung elektrischer Leistung bzw. elektrische Leistungsumwandlungsvorrichtung verwendet. Bei der elektrischen Leistungsumwandlungsvorrichtung handelt es sich beispielsweise um eine Inverter-Vorrichtung, eine Wandlervorrichtung, einen Servoverstärker oder eine Stromversorgungseinheit. Obgleich die vorliegende Offenbarung nicht auf eine spezifische elektrische Leistungsumwandlungsvorrichtung beschränkt ist, wird im Folgenden ein Fall beschrieben, in dem die vorliegende Offenbarung für einen Dreiphasen-Inverter verwendet wird.
  • 11 ist ein Blockdiagramm, das eine Konfiguration eines elektrischen Leistungsumwandlungssystems veranschaulicht, für das die elektrische Leistungsumwandlungsvorrichtung gemäß der vierten Ausführungsform verwendet wird. Dieses elektrische Leistungsumwandlungssystem umfasst eine Stromversorgung 100, eine elektrische Leistungsumwandlungsvorrichtung 200 und eine Last 300. Die Stromversorgung 100 ist eine DC-Stromversorgung und stellt der elektrischen Leistungsumwandlungsvorrichtung 200 DC-Leistung bereit. Die Stromversorgung 100 kann aus verschiedenen Komponenten bestehen. Beispielsweise kann die Stromversorgung 100 aus einem DC-System, einer Solarzelle oder einer Speicherbatterie bestehen oder kann aus einem Gleichrichter oder einem AC/DC-Wandler bestehen, der mit einem AC-System verbunden ist. Alternativ dazu kann die Stromversorgung 100 aus einem DC/DC-Wandler bestehen, der von einem DC-System abgegebene DC-Leistung in eine vorbestimmte Leistung umwandelt.
  • Die elektrische Leistungsumwandlungsvorrichtung 200 ist ein Dreiphasen-Inverter, der mit einem Knoten zwischen der Stromversorgung 100 und der Last 300 verbunden ist, wandelt von der Stromversorgung 100 bereitgestellte DC-Leistung in AC-Leistung um und stellt der Last 300 die AC-Leistung bereit. Die elektrische Leistungsumwandlungsvorrichtung 200 enthält eine Hauptumwandlungsschaltung 201, die DC-Leistung in AC-Leistung umwandelt und die AC-Leistung abgibt, und eine Steuerungsschaltung 203, die ein Steuerungssignal zum Steuern der Hauptumwandlungsschaltung 201 an die Hauptumwandlungsschaltung 201 abgibt.
  • Die Last 300 ist ein dreiphasiger Elektromotor, der durch von der elektrischen Leistungsumwandlungsvorrichtung 200 bereitgestellte AC-Leistung angetrieben wird. Die Last 300 ist nicht auf eine spezifische Anwendung beschränkt. Die Last wird als an verschiedenen elektrischen Vorrichtungen montierter Elektromotor wie etwa ein Elektromotor für beispielsweise ein Hybridfahrzeug, ein Elektrofahrzeug, ein Schienenfahrzeug, einen Lift oder eine Klimaanlage verwendet.
  • Die elektrische Leistungsumwandlungsvorrichtung 200 wird unten im Detail beschrieben. Die Hauptumwandlungsschaltung 201 enthält eine Schaltvorrichtung und eine Reflux-Diode (nicht veranschaulicht). Wenn die Schaltvorrichtung geschaltet wird, wandelt die Hauptumwandlungsschaltung 201 von der Stromversorgung 100 bereitgestellte DC-Leistung in AC-Leistung um und stellt der Last 300 die AC-Leistung bereit. Die Hauptumwandlungsschaltung 201 kann verschiedene Arten spezifischer Schaltungskonfigurationen aufweisen. Die Hauptumwandlungsschaltung 201 gemäß dieser Ausführungsform ist eine Dreiphasen-Vollbrückenschaltung mit zwei Niveaus, die aus sechs Schaltvorrichtungen und sechs, mit den jeweiligen Schaltvorrichtungen antiparallel verbundenen Reflux-Dioden bestehen kann. Jede Schaltvorrichtung und jede Reflux-Diode der Hauptumwandlungsschaltung 201 bestehen aus einer Halbleitervorrichtung 202 entsprechend irgendeiner der oben beschriebenen ersten bis dritten Ausführungsformen. Je zwei Schaltvorrichtungen der sechs Schaltvorrichtungen sind in Reihe geschaltet und bilden einen vertikalen Arm. Jeder vertikale Arm bildet je eine Phase (U-Phase, V-Phase, W-Phase) der Vollbrückenschaltung. Ausgangsanschlüsse jedes vertikalen Arms, d. h. drei Ausgangsanschlüsse der Hauptumwandlungsschaltung 201, sind mit der Last 300 verbunden.
  • Ferner enthält die Hauptumwandlungsschaltung 201 eine (nicht veranschaulichte) Ansteuerungsschaltung, die jede Schaltvorrichtung ansteuert. Die Ansteuerungsschaltung kann in der Halbleitervorrichtung 202 integriert sein. Eine von der Halbleitervorrichtung 202 verschiedene andere Ansteuerungsschaltung kann vorgesehen werden. Die Ansteuerungsschaltung erzeugt ein Ansteuerungssignal zum Ansteuern jeder Schaltvorrichtung der Hauptumwandlungsschaltung 201 und stellt einer Steuerungselektrode jeder Schaltvorrichtung der Hauptumwandlungsschaltung 201 das erzeugte Ansteuerungssignal bereit. Konkret gibt die Ansteuerungsschaltung an die Steuerungselektrode jeder Schaltvorrichtung ein Ansteuerungssignal zum Einschalten jeder Schaltvorrichtung und ein Ansteuerungssignal zum Ausschalten jeder Schaltvorrichtung entsprechend dem Steuerungssignal ab, das von der Steuerungsschaltung 203 abgegeben wird, die später beschrieben wird. Wenn der EIN-Zustand jeder Schaltvorrichtung beibehalten wird, ist das Ansteuerungssignal ein Spannungssignal (EIN-Signal) mit einer Spannung gleich einer Schwellenspannung der Schaltvorrichtung oder höher. Wenn der AUS-Zustand jeder Schaltvorrichtung beibehalten wird, ist das Ansteuerungssignal ein Spannungssignal (AUS-Signal) mit einer Spannung gleich der Schwellenspannung der Schaltvorrichtung oder niedriger.
  • Die Steuerungsschaltung 203 steuert jede Schaltvorrichtung der Hauptumwandlungsschaltung 201, um so der Last 300 eine gewünschte Leistung bereitzustellen. Konkret berechnet die Steuerungsschaltung 203 eine Periode (EIN-Periode), in der jede Schaltvorrichtung der Hauptumwandlungsschaltung 201 im EIN-Zustand ist, basierend auf der der Last 300 bereitzustellenden Leistung. Beispielsweise kann die Hauptumwandlungsschaltung 201 je nach der abzugebenden Spannung durch eine PWM-Steuerung zum Modulieren der EIN-Periode jeder Schaltvorrichtung gesteuert werden. Ferner gibt die Steuerungsschaltung 203 zu jedem Zeitpunkt einen Steuerungsbefehl (ein Steuerungssignal) an die in der Hauptumwandlungsschaltung 201 enthaltene Ansteuerungsschaltung ab, sodass das EIN-Signal an jede einzuschaltende Schaltvorrichtung abgegeben wird und ein AUS-Signal an jede auszuschaltende Schaltvorrichtung abgegeben wird. Die Ansteuerungsschaltung gibt das EIN-Signal oder AUS-Signal als das Ansteuerungssignal an die Steuerungselektrode jeder Schaltvorrichtung gemäß dem Steuerungssignal ab.
  • In der elektrischen Leistungsumwandlungsvorrichtung gemäß dieser Ausführungsform werden die Halbleitervorrichtungen gemäß den ersten bis dritten Ausführungsformen als die Halbleitervorrichtung 202 verwendet. Dementsprechend ist es möglich, eine Zunahme der Kapazitätscharakteristiken zu unterdrücken, ohne eine Abnahme der Stehspannung zu verursachen.
  • Während diese Ausführungsform ein Beispiel veranschaulicht, bei dem die vorliegende Offenbarung für einen Dreiphasen-Inverter mit zwei Niveaus verwendet wird, ist die vorliegende Offenbarung nicht auf diesen beschränkt und kann sie für verschiedene elektrische Leistungsumwandlungsvorrichtungen verwendet werden. Während diese Ausführungsform eine elektrische Leistungsumwandlungsvorrichtung mit zwei Niveaus veranschaulicht, kann die vorliegende Offenbarung auch für eine elektrische Leistungsumwandlungsvorrichtung mit drei Niveaus oder mehr Niveaus verwendet werden. Wenn einer einphasigen Last Leistung bereitgestellt wird, kann die vorliegende Offenbarung für einen einphasigen Inverter verwendet werden. Die vorliegende Offenbarung kann auch für einen DC/DC-Wandler oder einen AC/DC-Wandler verwendet werden, wenn einer DC-Last oder dergleichen Leistung bereitgestellt wird.
  • Ferner ist in der elektrischen Leistungsvorrichtung, auf die die vorliegende Offenbarung angewendet wird, die oben erwähnte Last nicht auf einen Elektromotor beschränkt. Beispielsweise kann die Last auch als Stromversorgungsvorrichtung für eine Elektroerodiermaschine, eine Laserstrahlmaschine, eine Kocheinrichtung mit Induktionsheizung oder ein System zur berührungslosen Einspeisung einer Vorrichtungsleistung verwendet werden. Alternativ dazu kann die elektrische Leistungsumwandlungsvorrichtung auch als Leistungskonditionierer für ein System zur Erzeugung fotovoltaischer Leistung, ein System zur Speicherung von Elektrizität oder dergleichen verwendet werden.
  • Offensichtlich sind im Lichte der obigen Lehren viele Modifikationen und Variationen der vorliegenden Offenbarung möglich. Es versteht sich daher, dass innerhalb des Umfangs der beigefügten Ansprüche die Erfindung anders als konkret beschrieben in die Praxis umgesetzt werden kann.
  • Die gesamte Offenbarung der am 1. Dezember 2021 eingereichten japanischen Patentanmeldung Nr. 2021-195663 , einschließlich Beschreibung, Ansprüche, Zeichnungen und Zusammenfassung, worauf die Priorität gemäß Übereinkommen der vorliegenden Anmeldung basiert, ist durch Verweis in ihrer Gesamtheit hierin einbezogen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2013089700 A [0002]
    • JP 2021195663 [0044]

Claims (8)

  1. Halbleitervorrichtung, aufweisend: ein Halbleitersubstrat (5), das eine Driftschicht (6) eines ersten Leitfähigkeitstyps aufweist, die zwischen einer ersten Hauptoberfläche und einer zweiten Hauptoberfläche angeordnet ist, die einander gegenüberliegen; eine Ladungsträgerakkumulationsschicht (7) des ersten Leitfähigkeitstyps, die auf der Seite der ersten Hauptoberfläche der Driftschicht (6) angeordnet ist; eine Basisschicht (8) eines zweiten Leitfähigkeitstyps, die auf der Seite der ersten Hauptoberfläche der Ladungsträgerakkumulationsschicht (7) angeordnet ist; eine Emitterschicht (9) des ersten Leitfähigkeitstyps, die auf der Seite der ersten Hauptoberfläche der Basisschicht (8) selektiv angeordnet ist; eine Vielzahl von Gräben (2), die auf der ersten Hauptoberfläche des Halbleitersubstrats (5) angeordnet sind und die Emitterschicht (9) und die Basisschicht (8) durchdringen; eine Gate-Elektrode (11), die über einen Gate-Isolierfilm (12) im Graben (2) angeordnet ist; und eine Kollektorschicht (16) des zweiten Leitfähigkeitstyps, die auf einer Oberflächenschicht des Halbleitersubstrats (5) auf der Seite der zweiten Hauptoberfläche angeordnet ist, wobei eine Spitzenkonzentration der Ladungsträgerakkumulationsschicht (7) gleich 1,0E16/cm3 oder höher ist, ein Bodenteil des Grabens (2) innerhalb der Ladungsträgerakkumulationsschicht (7) vom n-Typ positioniert ist und, wenn ein Konzentrationsverhältnis ein Ergebnis einer Division einer Konzentration der Ladungsträgerakkumulationsschicht (7) durch eine Konzentration der Driftschicht (6) in einer Tiefe des Bodenteils des Grabens (2) ist, die Tiefe des Bodenteils des Grabens (2) eine Position ist, an der das Konzentrationsverhältnis größer als Eins und gleich oder kleiner als 10 ist.
  2. Halbleitervorrichtung nach Anspruch 1, wobei ein Abstand von einer Übergangsposition zwischen der Basisschicht (8) und der Ladungsträgerakkumulationsschicht (7) zu einer Position der Spitzenkonzentration der Ladungsträgerakkumulationsschicht (7) in einer Richtung von der ersten Hauptoberfläche zur zweiten Hauptoberfläche gleich oder kleiner als 0,4 µm ist.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei die Tiefe des Grabens (2) 5,0 µm oder kleiner ist.
  4. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei eine Tiefe des Grabens (2) 3,5 µm oder größer und 5,0 µm oder kleiner ist.
  5. Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, wobei ein die Emitterschicht (9) durchdringender vertiefter Teil (18) auf einer Oberflächenschicht auf der Seite der ersten Hauptoberfläche selektiv angeordnet ist.
  6. Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, wobei die Halbleitervorrichtung ein RC-IGBT ist, der einen IGBT-Bereich (19) und einen Diodenbereich (20) aufweist, die auf dem Halbleitersubstrat (5) einander benachbart angeordnet sind, der IGBT-Bereich (19) die Ladungsträgerakkumulationsschicht (7), die Basisschicht (8), die Emitterschicht (9), den Graben (2), die Gate-Elektrode (11) und die Kollektorschicht (16) aufweist und der Diodenbereich (20) eine Anodenschicht (21) des zweiten Leitfähigkeitstyps, die auf einer Oberflächenschicht des Halbleitersubstrats (5) auf der Seite der ersten Hauptoberfläche angeordnet ist, und eine Kathodenschicht (22) des ersten Leitfähigkeitstyps aufweist, die auf der Oberflächenschicht des Halbleitersubstrats (5) auf der Seite der zweiten Hauptoberfläche angeordnet ist.
  7. Halbleitervorrichtung nach einem der Ansprüche 1 bis 6, wobei das Halbleitersubstrat (5) aus einem Halbleiter mit breiter Bandlücke geschaffen ist.
  8. Elektrische Leistungsumwandlungsvorrichtung (200), aufweisend: eine Hauptumwandlungsschaltung (201), die die Halbleitervorrichtung (202) nach einem der Ansprüche 1 bis 7 enthält, eingespeiste Leistung umwandelt und die umgewandelte Leistung abgibt; und eine Steuerungsschaltung (203), die ein Steuerungssignal zum Steuern der Hauptumwandlungsschaltung (201) an die Hauptumwandlungsschaltung (201) abgibt.
DE102022124040.1A 2021-12-01 2022-09-20 Halbleitervorrichtung und elektrische Leistungsumwandlungsvorrichtung Pending DE102022124040A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-195663 2021-12-01
JP2021195663A JP2023081724A (ja) 2021-12-01 2021-12-01 半導体装置及び電力変換装置

Publications (1)

Publication Number Publication Date
DE102022124040A1 true DE102022124040A1 (de) 2023-06-01

Family

ID=86317055

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102022124040.1A Pending DE102022124040A1 (de) 2021-12-01 2022-09-20 Halbleitervorrichtung und elektrische Leistungsumwandlungsvorrichtung

Country Status (4)

Country Link
US (1) US20230170404A1 (de)
JP (1) JP2023081724A (de)
CN (1) CN116207140A (de)
DE (1) DE102022124040A1 (de)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013089700A (ja) 2011-10-14 2013-05-13 Fuji Electric Co Ltd 半導体装置
JP2021195663A (ja) 2020-06-15 2021-12-27 王子ホールディングス株式会社 紙の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013089700A (ja) 2011-10-14 2013-05-13 Fuji Electric Co Ltd 半導体装置
JP2021195663A (ja) 2020-06-15 2021-12-27 王子ホールディングス株式会社 紙の製造方法

Also Published As

Publication number Publication date
CN116207140A (zh) 2023-06-02
US20230170404A1 (en) 2023-06-01
JP2023081724A (ja) 2023-06-13

Similar Documents

Publication Publication Date Title
DE102007024113B4 (de) Halbleitervorrichtung mit isoliertem Gate und Verfahren zur Herstellung derselben
DE112017005529B4 (de) Siliciumcarbid-halbleitereinheit und leistungswandlereinheit
DE102014226161B4 (de) Halbleitervorrichtung mit Überlaststrombelastbarkeit
DE102016109235B4 (de) Elektrische baugruppe, die eine rückwärts leitende schaltvorrichtung und eine gleichrichtende vorrichtung enthält
DE112017000224B4 (de) Halbleitervorrichtung, Verfahren zu deren Herstellung und diese verwendende Leistungsumwandlungsvorrichtung
DE112012006441B4 (de) Bipolartransistor vom Isolierschichttyp
DE102011085196A1 (de) Bipolartransistor mit isoliertem Gate und Herstellungsverfahren desselben
DE102014101239A1 (de) Bipolarer halbleiterschalter und ein herstellungsverfahren dafür
DE102019204003A1 (de) Halbleitervorrichtung und Leistungswandler
DE112019000544T5 (de) Halbleitervorrichtung und leistungswandlungsvorrichtung
DE102018217675A1 (de) Halbleitervorrichtung, Leistungsumwandlungsvorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102015118165A1 (de) Elektrische baugruppe, umfassend eine halbleiterschaltvorrichtung und eine klemmdiode
DE102018201229B4 (de) Halbleitervorrichtungen und Leistungskonvertierungsvorrichtung
DE112016007385T5 (de) Halbleitervorrichtung und Leistungsumwandlungsvorrichtung
DE102022124033A1 (de) Halbleitervorrichtung, Leistungsumwandlungseinrichtung und Verfahren zum Ansteuern einer Halbleitervorrichtung
DE102019201814A1 (de) Halbleitervorrichtung und Leistungswandler
US5729031A (en) High breakdown voltage semiconductor device
DE112019007043T5 (de) Siliciumcarbid-halbleitereinheit, leistungswandlereinheit und herstellungsverfahren für eine siliciumcarbid-halbleitereinheit
DE112018006467T5 (de) Siliciumcarbid-halbleiteranordnung und leistungswandler
DE102021127759A1 (de) Halbleitervorrichtung und Halbleitereinrichtung
DE112019007159T5 (de) Halbleitervorrichtung
DE102018206965A1 (de) Siliziumcarbid-Halbleitervorrichtung, Herstellungsverfahren dafür und Leistungsumwandlungsvorrichtung
DE102018211354A1 (de) Halbleitervorrichtung, Verfahren zum Herstellen einer Halbleitervorrichtung und Leistungsumwandlungsvorrichtung
DE102022128620A1 (de) Halbleitervorrichtung und Leistungsumwandlungsvorrichtung
DE102019216654A1 (de) Siliziumcarbid-Halbleitervorrichtung und Leistungsumwandlungseinrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed