DE102021117345A1 - Vorrichtungen mit gestaffelten body-kontakten - Google Patents

Vorrichtungen mit gestaffelten body-kontakten Download PDF

Info

Publication number
DE102021117345A1
DE102021117345A1 DE102021117345.0A DE102021117345A DE102021117345A1 DE 102021117345 A1 DE102021117345 A1 DE 102021117345A1 DE 102021117345 A DE102021117345 A DE 102021117345A DE 102021117345 A1 DE102021117345 A1 DE 102021117345A1
Authority
DE
Germany
Prior art keywords
gate
body contacts
contacts
along
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102021117345.0A
Other languages
English (en)
Inventor
Anupam DUTTA
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries US Inc
Original Assignee
GlobalFoundries US Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries US Inc filed Critical GlobalFoundries US Inc
Publication of DE102021117345A1 publication Critical patent/DE102021117345A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78612—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect
    • H01L29/78615—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect with a body contact
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Abstract

Die vorliegende Offenbarung betrifft Halbleiterstrukturen und insbesondere Vorrichtungen mit gestaffelten Body-Kontakten und Herstellungsverfahren. Die Vorrichtung umfasst: eine Gate-Struktur auf einem Halbleitersubstratmaterial, wobei die Gate-Struktur einen Gate-Body mit einer Breite und einer Länge umfasst; eine Vielzahl von Body-Kontakten, die eine Kanalregion unter dem Gate-Body auf wenigstens einer Seite des Gate-Bodys entlang seiner Breite kontaktieren; und Isolationsstrukturen, die die Vielzahl von Body-Kontakten von einer Source-Region und einer Drain-Region, die der Gate-Struktur zugeordnet sind, isolieren.

Description

  • GEBIET DER ERFINDUNG
  • Die vorliegende Offenbarung betrifft Halbleiterstrukturen und insbesondere Vorrichtungen mit gestaffelten Body-Kontakten und Herstellungsverfahren.
  • HINTERGRUND
  • Aufgrund einer endlichen Dicke der Epi-Silizium-Schicht auf der Oxidschicht in Halbleiter-auf-Isolator (semiconductor-on-insulator; SOI)-Technologien variiert ein Body-Widerstand mit den angelegten Anschlussspannungen und mit der Distanz selbst. Wie klar sein sollte, ist der Body-Widerstand die äquivalente Impedanz, die an dem Body-Kontaktanschluss von irgendeiner gegebenen Distanz (d) entlang der Breite der Vorrichtung, z.B. Gate-Struktur, gesehen wird. Aufgrund eines Bias-abhängige10n variablen Body-Widerstands akkumulieren durch Stoßionisation erzeugte Löcher immer wieder entlang der Breite der Vorrichtung. Dieses Phänomen induziert Floating-Body-Effekte (typischerweise in einer Floating-Body-Vorrichtung gesehen) in Body-kontaktierten Vorichtungen unterschiedlicher Konfigurationen, z.B. T-Gate-Vorrichtung, H-Body-Vorrichtung, H-Gate-Vorrichtung, L-Gate-Vorrichtung und Floating-Body-Vorrichtung. Die Floating-Body-Effekte (FBE) in Body-kontaktieren Vorrichtungen können als „Kinks“ (Knicke) in graphischen Darstellungen von Ids-Vd oder Gds-Vd Plots gesehen werden. Der FBE in Body-kontaktierten Vorrichtungen hat nachteilige Auswirkungen auf die Vorrichtungslinearität und die Durchschlagspannung.
  • Der Ids-Vd-Kink kann durch Reduzieren eines Well-Dotierens zum Erhöhen eines Diodensättigungsstroms reduziert werden. Dies macht die Vorrichtung vollständiger verarmt, womit sie ein eingebautes Potential des Oberflächenbarrieren (surface barrier; SB)-Übergangs reduziert. Aber eine Reduzierung des Dotierens erhöht Ioff. Auf der anderen Seite kann ein Erhöhen eines Well-Dotierens auf sehr hohe Level zum Erzeugen eines perfekten Leiters bei jeglicher hoher Vd technisch unmöglich sein, da die Vth sehr stark ansteigt und die Vorrichtung sich nicht einschaltet. Zusätzlich eliminiert ein Einführen von Prä-Amorphisierungs-Implants in die Body-Region erzeugte Minoritätsträger, und kann sogar den Kink reduzieren, aber nicht für alle Vg-Verläufe.
  • KURZER ABRISS
  • In einem Aspekt der Offenbarung umfasst die Struktur: eine Gate-Struktur auf einem Halbleitersubstratmaterial, wobei die Gate-Struktur einen Gate-Body mit einer Breite und einer Länge umfasst; eine Vielzahl von Body-Kontakten, die eine Kanalregion unter dem Gate-Body auf wenigstens einer Seite des Gate-Bodys entlang seiner Breite elektrisch kontaktieren; und Isolationsstrukturen, die die Vielzahl von Body-Kontakten von einer Source-Region und einer Drain-Region, die der Gate-Struktur zugeordnet sind, isolieren.
  • In einem Aspekt der Offenbarung umfasst die Struktur: ein Halbleiter-auf-Isolator-Substrat; eine Isolatorschicht, die unter dem Halbleiter-auf-Isolator-Substrat liegt; wenigstens eine Gate-Struktur auf dem Halbleiter-auf-Isolator-Substrat; eine Source-Region und eine Drain-Region auf gegenüberliegenden Seiten der wenigstens einen Gate-Struktur, wobei sich die Source-Region und die Drain-Region zu der Isolatorschicht erstrecken; eine Vielzahl von Body-Kontakten, die den wenigstens einen Gate-Body auf wenigstens einer Seite entlang seiner Breite elektrisch kontaktieren; und Isolationsstrukturen, die sich zu der Isolatorschicht erstrecken und die Vielzahl von Body-Kontakten von der Source-Region, der Drain-Region und voneinander isolieren.
  • In einem Aspekt der Offenbarung umfasst eine Struktur: wenigstens eine Gate-Struktur auf einem Halbleitersubstratmaterial; eine Isolatorschicht direkt unter dem Halbleitersubstratmaterial; eine Source-Region auf einer ersten Seite der wenigstens einen Gate-Struktur; eine Drain-Region auf einer zweiten Seite der wenigstens einen Gate-Struktur; eine Vielzahl von gestaffelten Body-Kontakten, die voneinander versetzt sind und die entlang einer Breite der wenigstens einen Gate-Struktur sowohl auf der ersten Seite als auch der zweiten Seite jeweils vorgesehen sind; und Isolationsstrukturen, die sich zu der Isolatorschicht erstrecken und die die gestaffelten Body-Kontakte von der Source-Region, der Drain-Region und jedem der Vielzahl von gestaffelten Body-Kontakten isolieren.
  • Figurenliste
  • Die vorliegende Offenbarung wird in der folgenden detaillierten Beschreibung unter Bezugnahme auf die genannte Vielzahl von Zeichnungen anhand nicht beschränkender Beispiele exemplarischer Ausführungsformen der vorliegenden Offenbarung beschrieben.
    • 1 zeigt eine Draufsicht einer Vorrichtung mit gestaffelten Body-Kontakten, neben anderen Merkmalen, und jeweilige Fertigungsprozesse gemäß Aspekten der vorliegenden Offenbarung.
    • 2A und 2B zeigen vergrößerte Ansichten von unterschiedlichen Konfigurationen der gestaffelten Body-Kontakte, die mit einer Gate-Struktur verbunden sind, neben anderen Merkmalen, und jeweilige Fertigungsprozesse gemäß Aspekten der vorliegenden Offenbarung.
    • 3 zeigt eine Draufsicht einer symmetrischen Vorrichtung mit Body-Kontakten, neben anderen Merkmalen, und jeweilige Fertigungsprozesse gemäß zusätzlichen Aspekten der vorliegenden Offenbarung.
    • 4 zeigt eine Draufsicht einer asymmetrischen Vorrichtung mit Body-Kontakten, neben anderen Merkmalen, und jeweilige Fertigungsprozesse gemäß zusätzlichen Aspekten der vorliegenden Offenbarung.
    • 5A ist eine Draufsicht einer symmetrischen Vorrichtung mit gestaffelten Body-Kontakten, neben anderen Merkmalen, gemäß noch einem weiteren Aspekt der Offenbarung.
    • 5B ist eine Querschnittsansicht von 5A, entlang Linie A-AA.
    • 5C ist eine Querschnittsansicht von 5A, entlang Linie B-BB.
    • 5D ist eine Querschnittsansicht von 5A, entlang Linie C-CC.
    • 5E ist eine Querschnittsansicht von 5A, entlang Linie D-DD.
    • 6 zeigt eine nicht-symmetrische Multi-Finger-Vorrichtung mit Body-Source-Kurzschlüssen, neben anderen Merkmalen, gemäß Aspekten der Offenbarung.
    • 7 zeigt eine nicht-symmetrische Multi-Finger-Vorrichtung mit separaten Body-Anschlüssen, neben anderen Merkmalen, gemäß Aspekten der Offenbarung.
    • 8 zeigt eine nicht-symmetrische Multi-Finger-Vorrichtung mit separaten Body-Anschlüssen und End-Anschlüssen, neben anderen Merkmalen, gemäß Aspekten der Offenbarung.
    • 9 zeigt eine symmetrische Multi-Finger-Vorrichtung mit separaten Body-Anschlüssen und optionalen End-Anschlüssen, neben anderen Merkmalen, gemäß Aspekten der Offenbarung.
    • 10 zeigt eine symmetrische Multi-Finger-Vorrichtung mit gemeinsamen Kontakten von einem Ring-Body-Kontakt, neben anderen Merkmalen, gemäß Aspekten der Offenbarung.
    • 11 zeigt graphisch eine maximale Anzahl von Gate-Strukturen, die innerhalb eines Kontakt-Ring-Bodys gemäß Aspekten der Offenbarung verwendet werden können.
    • 12A-12C zeigen mehrere Graphen, die verwendet werden, um einen optimalen Pitch, z.B. eine Distanz „x“, für die Body-Kontakte gemäß Aspekten der Offenbarung zu bestimmen.
    • 13 ist ein Vergleichsgraph, der die Ids-Linearität einer Vorrichtung zeigt, die die Body-Kontakte gemäß Aspekten der Offenbarung einbindet.
    • 14 ist ein Vergleichsgraph, der die Gds-Linearität einer Vorrichtung zeigt, die die Body-Kontakte gemäß Aspekten der Offenbarung einbindet.
    • 15 ist ein Vergleichsgraph, der eine maximale Eigenverstärkung einer Vorrichtung zeigt, die die Body-Kontakte gemäß Aspekten der Offenbarung einbindet.
    • 16 ist ein Vergleichsgraph, der ein minimales Rauschen einer Vorrichtung zeigt, die die Body-Kontakte gemäß Aspekten der Offenbarung einbindet.
    • 17 ist ein Vergleichsgraph, der eine maximale Aus-Zustand-Durchschlagspannung einer Vorrichtung zeigt, die die Body-Kontakte gemäß Aspekten der Offenbarung einbindet.
  • DETAILLIERTE BESCHREIBUNG
  • Die vorliegende Offenbarung betrifft Halbleiterstrukturen und insbesondere Vorrichtungen mit gestaffelten Body-Kontakten and Herstellungsverfahren. Insbesondere ist die vorliegende Offenbarung auf Feldeffekttransistoren (field effect transistors; FETs) gerichtet, die auf einem Halbleiter-auf-Isolator (semiconductor-on-insulator; SOI)-Substrat mit einer Vielzahl von Body-Kontakten in einem/einer gestaffelten Layout/Anordnung entlang einer Breite der Vorrichtung gebildet sind. In Ausführungsformen befinden sich Flachgraben-Isolationsstrukturen angrenzend an die gestaffelten Body-Kontakte, um die gestaffelten Body-Kontakte zu isolieren.
  • Beispielsweise umfasst ein SOI-Body-Kontakt-MOSFET gestaffelte Body-Kontakte umfassend eine oder mehrere P+-Inseln, die zwischen Flachgraben-Isolationsstrukturen sandwichartig eingefügt sind, die sich zu der darunterliegenden Isolatorschicht (z.B. einer vergrabenen Oxidschicht) erstrecken und sie kontaktieren, um die Vorrichtungs-Performance zu optimieren.
  • Vorteilhafterweise kann die Verwendung der Body-Kontakte entlang einer Breite der Vorrichtung, z.B. Gate-Struktur, unabhängig vorgespannt sein und optimiert auch die Vorrichtungs-Performance, z.B. RF-Performance. Beispielweise ist es durch Implementieren der gestaffelten Body-Kontakte entlang einer Breite der Vorrichtung, ungeachtet irgendwelcher Prozessbeschränkungen, nun möglich, eine verbesserte Linearität and Durchschlagspannung (BV) zu erreichen. Insbesondere entfernt in Ausführungsformen die Verwendung der gestaffelten Body-Kontakt-Anordnung den Id-Vd-Kink (Floating-Body-Effekt) und erhöht die Durchschlagspannung in einem Body-kontaktierten SOI-MOSFET. Außerdem ist es durch Implementieren der gestaffelten Body-Kontakte möglich, maximale RF-Performancematrizes (z.B. Cut-Off-Frequenz (Ft), Eigenverstärkung) zu erlangen. Zusätzlich gibt es für eine nicht-symmetrische Konfigurations (LNA/PA; low noise amplifier/power amplifier))-Anwendung keine bereichsmäßigen Nachtteile. Und in einer separaten Body-Schalter-Konfiguration kann die individuelle Vorrichtung einen größeren Bereich aufweisen, aber aufgrund einer Erhöhung der BV ist der gestapelte Schalterbereich verglichen mit konventionellen Layouts immer noch reduziert.
  • Die Vorrichtungen der vorliegenden Offenbarung können auf mehrere Arten unter Verwendung mehrerer unterschiedlicher Werkzeuge hergestellt werden. Im Allgemeinen werden jedoch die Methodologien und Werkzeuge zum Bilden von Strukturen mit Dimensionen im Mikrometer- und Nanometermaßstab verwendet. Die Methodologien, d.h. Technologien, die eingesetzt werden, um die Vorrichtungen der vorliegenden Offenbarung herzustellen, wurden aus der Technologie eines integrierten Schaltkreises (integrated circuit; IC) übernommen. Beispielsweise werden die Strukturen auf Wafern gefertigt und in Materialfilmen realisiert, die durch fotolithografische Prozesse auf der Oberseite eines Wafers strukturiert werden. Insbesondere verwendet die Fertigung der Vorrichtungen drei grundlegende Bausteine: (i) Abscheidung von dünnen Materialfilmen auf einem Substrat, (ii) Aufbringen einer strukturierten Maske auf die Oberseite der Filme durch fotolithografische Bildgebung, und (iii) Ätzen der Filme selektiv bezüglich der Maske.
  • 1 zeigt eine Draufsicht einer Vorrichtung mit gestaffelten Body-Kontakten, neben anderen Merkmalen, und jeweilige Fertigungsprozesse gemäß Aspekten der vorliegenden Offenbarung. Insbesondere umfasst die Vorrichtung 10 von 1 ein Substrat 12 umfassend SOI-Technologien oder alternativ einen Bulk-Substrat-Wafer. In der SOI-Technologie umfasst das Substrat 12 beispielsweise eine Isolatorschicht oben auf einem Halbleiter-Wafer und eine Halbleiterschicht oben auf der Isolatorschicht. Eine exemplarische Isolatorschicht ist eine vergrabene Oxidschicht (buried oxide layer; BOX); obwohl hierin auch andere Materialien in Betracht gezogen werden, z.B. Saphir, SiO2 etc. Die Halbleiterschicht und der Halbleiter-Wafer (oder alternativ Bulk-Substrat-Wafer) können irgendein geeignetes Halbleitermaterial sein, umfassend, aber nicht darauf beschränkt, Si, SiGe, SiGeC, SiC, GaAs, InAs, InP und andere III/V- oder II/VI-Verbindungshalbleiter. Die Halbleiterschicht und Isolatorschicht können durch irgendwelche geeigneten Prozesse gebildet werden, die den Fachleuten bekannt sind, so dass hierin keine weitere Erklärung für ein vollständiges Verstehen der Offenbarung erforderlich ist.
  • Noch unter Bezugnahme auf 1 ist eine Gate-Struktur 14 auf dem Substrat 12 mit Source-/Drain-Regionen 16a, 16b entlang einer Breite von dieser gebildet. In Ausführungsformen kann die Gate-Struktur 14 entweder ein nMOSFET oder ein pMOSFET unter Verwenden der unterschiedlichen Materialien und Dotierstofftypen sein, wie in der nachstehenden TABELLE vermerkt. TABELLE
    Parameter nMOSFET pMOSFET
    Source-/Drain-Typ n-Typ p-Typ
    Kanal-Typ (MOS-Kondensator) p-Typ n-Typ
    Gate-Typ Polysilizium n+ P+
    Metall φm ~ Si-Leitungsband φm ~ Si-Valenzband
    Well-Typ p-Typ n-Typ
    Substrat-Typ p-Typ n-Typ
    Gate-Dielektrikum-Material High-k- oder Low-k-Gate-Dielektrikum-Material High-k- or Low-k-Gate-Dielektrikum-Material
  • In der vorliegenden Implementierung ist die Gate-Struktur 14 beispielsweise repräsentativ für einen nMOSFET, wobei die Source-Region 16a und die Drain-Region 16b n+-dotierte Regionen sind, die unter Verwenden bekannter Dotierstoffe und Ionenimplantationsprozesse, z.B. n-Typ Dotierstoffe umfassend Arsen (As), Phosphor (P) und Antimony (Sb), neben anderen geeigneten Beispielen, gefertigt wurden. Demgemäß ist der Gate-Body der Gate-Struktur 14 ein n+-Typ-Material, z.B. ein n+-Polymaterial, das auf einem p-Typ-Substrat 12 gebildet ist. Das Gate-Dielektrikum-Material kann ein High-k-Gate-Dielektrikum-Material, z.B. HfO2, Al2O3, Ta2O3, TiO2, La2O3, SrTiO3, LaAlO3, ZrO2, Y2O3, Gd2O3 und Kombinationen umfassend Multischichten von diesen, sein.
  • In Ausführungsformen kann die Gate-Struktur 14 unter Verwenden eines Gate-First-Prozesses oder eines Gate-Last-Prozesses gebildet werden. Im Gate-First-Prozess werden beispielsweise das Gate-Dielektrikum-Material und das Gate-Body-Material auf dem Substrat 12 unter Verwenden konventioneller Abscheidungsverfahren, wie etwa z.B. chemische Dampfabscheidung (chemical vapor deposition; CVD), physikalische Dampfabscheidung (physical vapor deposition; PVD) umfassend Sputtern, Atomlagenabscheidung (atomic layer deposition; ALD) oder ein anderes geeignetes Verfahren, abgeschieden. Folgend auf den Abscheidungsprozess werden die Materialien unter Verwenden konventioneller Lithografie- und Ätz- (reaktives Ionenätzen; reactive ion etching (RIE))-Prozessen, die den Fachleuten bekannt sind, strukturiert, so dass keine weitere Erklärung für ein vollständiges Verstehen der vorliegenden Offenbarung erforderlich ist. Seitenwand-Spacer, z.B. ein Nitridmaterial, können auf Seitenwänden der Gate-Struktur 14 durch einen konventionellen Abscheidungsprozess gebildet werden, gefolgt von einem anisotropen Ätzprozess, der den gewöhnlichen Fachleuten bekannt ist.
  • Noch unter Bezugnahme auf 1 umgibt ein Body-Ring-Kontakt 18 die Gate-Struktur 14 und die Source- und Drain-Regionen 16a, 16b. In Ausführungsformen ist der Body-Kontakt 18 ein Ring-Kontakt, der unter Verwenden von p+-Dotierstoffen für einen nMOSFET (oder alternativ n+-Dotierstoffen für einen pMOSFET) gefertigt wurde. Der Body-Ring-Kontakt 18 ist durch Kontaktbrücken (z.B. sich erstreckende Tabs) 18a, 18b mit jedem Ende der Gate-Struktur 14 elektrisch verbunden. Zusätzlich ist der Body-Ring-Kontakt 18 mit der Gate-Struktur 14 durch gestaffelte Body-Kontakte 20a, 20b und 20c entlang ihrer Breite elektrisch verbunden. In Ausführungsformen sind die Kontakte 18a, 18b, 20a, 20b, 20c von einem gleichen Dotierstofftyp wie der Kontakt 18, z.B. P+-Dotierstoffe für einen nMOSFET oder alternativ N+-Dotierstoffe für einen pMOSFET. Auch sind die End-Kontakte 18a, 18b mit der Kanalregion 14a in der Gate-Struktur 14 elektrisch verbunden, ähnlich zu den gestaffelten Body-Kontakten 20a, 20b, 20c, 20d.
  • Die Body-Kontakte 20a, 20b sind auf einer Drain-Seite der Gate-Struktur 14 vorgesehen; wohingegen der Body-Kontakt 20c auf einer Source-Seite der Gate-Struktur 14 vorgesehen ist. Wie in jeder der Ausführungsformen können die Body-Kontakte unabhängig vorgespannt sein und sind mit der Gate-Kanalregion unter der Gate-Struktur 14 verbunden. Obwohl in 1 drei gestaffelte Body-Kontakte gezeigt sind, versteht es sich, dass, wie in jeder der Ausführungsformen, auch mehrere (z.B. zwei (2) oder mehr) Body-Kontakte entlang der Breite der Gate-Struktur auf einer oder beiden Seiten von dieser vorgesehen werden, abhängig von der Breite der Gate-Struktur 14 und den minimalen Grundregeln, die für einen besonderen Technologieknoten verfügbar sind. Beispielweise sind, wie in jeder der hierin beschriebenen Ausführungsformen, die Body-Kontakte 20a, 20b von dem Kontakt 20c um eine Distanz „x“, z.B. einen 2 * Body-Kontakt (body contact; bc)-Pitch, gestaffelt oder versetzt (z.B. nicht fluchtend ausgerichtet). In einem veranschaulichenden, nicht beschränkenden Beispiel kann die Distanz „x“ 2 Mikron sein; obwohl andere Distanzen in Betracht gezogen werden, wie nachstehend beschrieben.
  • Die Kontakte 18, 18a, 18b, 20a, 20b, 20c und Source-/Drain-Regionen 16a, 16b werden durch konventionelle Ionenimplantationsprozesse gebildet (und erstrecken sich vorzugsweise zu der darunterliegenden Isolatorschicht in SOI-Technologien). Beispielweise werden die Source-/Drain-Regionen 16a, 16b und Kontakte 18, 18a, 18b, 20a, 20b, 20c durch Einführen einer Konzentration eines unterschiedlichen Dotierstoffs eines entgegengesetzten Leitfähigkeitstyps in das Substrat 12 unter Verwenden jeweiliger strukturierter Implantationsmasken zum Definieren ausgewählter Bereiche, die für die Implantationen exponiert sind, gebildet. Well-Implants können auf die gleiche Weise gebildet werden. Die Implantationsmasken können eine Schicht eines lichtempfindlichen Materials, wie etwa eines organischen Fotolacks, umfassen, der durch einen Spin-Coating-Prozess aufgebracht, vorgebacken, durch eine Fotomaske projiziertem Licht ausgesetzt, nach Belichtung gebacken und mit einem chemischen Entwickler entwickelt wurde. Jede der Implantationsmasken weist eine Dicke und Stoppkraft auf, die ausreichend ist, um maskierte Bereiche gegen ein Empfangen einer Dosis der implantierten Ionen zu blockieren.
  • 1 zeigt ferner Flachgraben-Isolationsstrukturen 22, die sich zu der darunterliegenden Isolatorschicht des Substrats 12 erstrecken und die die Body-Kontakte 20a, 20b, 20c voneinander und von den Source-/ Drain-Regionen 16a, 16b isolieren. Auf diese Weise sind die Body-Kontakte 20a, 20b und 20c sandwichartig zwischen den Flachgraben-Isolationsstrukturen 22 eingefügte p+-Inseln, die sich zu der Gate-Kanalregion erstrecken und elektrisch mit dieser verbunden sind. Die Flachgraben-Isolationsstrukturen 22 können durch konventionelle Lithografie-, Ätz- und Abscheidungsverfahren gebildet werden, die den Fachleuten bekannt sind.
  • Zur Veranschaulichung wird zum Bilden der Flachgraben-Isolationsstrukturen 22 ein über dem Substrat 12 gebildetes Resist einer Energie (Licht) ausgesetzt, um eine Struktur (Öffnung) zu bilden. Ein Ätzprozess mit einer selektiven Chemie, z.B. reaktives Ionenätzen (RIE), wird verwendet, um einen oder mehrere Gräben in dem Substrat 12 durch die Öffnungen des Resists zu bilden. Folgend auf die Resistentfernung durch einen konventionellen Sauerstoffveraschungsprozess oder andere bekannte Strippmittel, kann das leitende Material durch irgendwelche konventionellen Abscheidungsprozesse, z.B. CVD-Prozesse, abgeschieden werden. Jegliches verbleibende Material auf der Oberfläche des Substrats 12 kann durch konventionelle chemisch-mechanische Polier (chemical mechanical polishing; CMP)-Prozesse entfernt werden.
  • 2A und 2B zeigen vergrößerte Ansichten unterschiedlicher Kontakt-Konfigurationen der gestaffelten Body-Kontakte 20a, 20b, 20c, die mit der Gate-Kanalregion unter der Gate-Struktur 14 verbunden sind. Diese Kontakt-Verbindungen können für jeglichen der unterschiedlichen hierin beschriebenen Aspekte verwendet werden. Insbesondere erstrecken sich in 2A die gestaffelten Body-Kontakte 20a/20b/20c bis unter die Gate-Struktur 14, um die Gate-Kanalregion zu kontaktieren, wobei sie eine leicht überlappte Region 15a bilden. Die in 2A gezeigte Ausführungsform kann verwendet werden, um einen Ätzfehler der Gate-Struktur 14 und der P+-Maske offzusetten. Im Gegensatz dazu umfasst die Gate-Struktur 14 in 2B einen Kerb- oder Tab-Abschnitt 15b, der sich von einer Seite der Gate-Struktur 14 lateral nach außen erstreckt. In dieser Implementierung sind die gestaffelten Body-Kontakte 20a/20b/20c durch die Region unter dem Gate-Body-Tab in Kontakt mit der Gate-Kanalregion und eine P+-Maske überlappt den Kerbabschnitt 15b. Wie den Fachleuten klar sein sollte, ist der Kerbabschnitt 15b aus dem gleichen Material wie die Gate-Struktur 14, z.B. einem Polymaterial, zusammengesetzt und kann in den gleichen Abscheidungs-, Strukturier- und Ätzprozessen gebildet werden.
  • 3 zeigt eine Draufsicht einer symmetrischen Vorrichtung mit Body-Kontakten, neben anderen Merkmalen. Insbesondere ist die Vorrichtung 10a von 3 eine symmetrische Vorrichtung, die als ein RF-Schalter verwendet werden kann. In Ausführungsformen umfasst die Vorrichtung 10a eine gleiche Anzahl von gestaffelten Body-Kontakten 20a-20d auf jeder Seite der Gate-Struktur 14 entlang ihrer Breite. In dieser Ausführungsform sind die Body-Kontakte 20a-20d durch die Flachgraben-Isolationsstrukturen 22 von ihren jeweiligen Source- und Drain-Regionen 16a, 16b isoliert. Auch sind die Body-Kontakte 20a, 20b von den jeweiligen Body-Kontakten 20c, 20d durch eine Distanz „x“ gestaffelt oder versetzt. Obwohl zwei (2) Kontakte auf jeder Seite der Gate-Struktur 14 gezeigt sind, sollte klar sein, das mehr als zwei (2) Kontakte vorgesehen werden können, während sie einen bevorzugten Abstand „x“, z.B. einen 2 * Body-Kontakt (bc)-Pitch, aufrechterhalten.
  • 4 zeigt eine Draufsicht einer asymmetrischen Vorrichtung mit gestaffelten Body-Kontakten, neben anderen Merkmalen. Insbesondere umfasst die Vorrichtung 10b von 4 eine asymmetrische Konfiguration mit einer ungleichen Anzahl von Body-Kontakten 20c, 20d entlang einer Breite der Gate-Struktur 14. In dieser Ausführungsform sind die Body-Kontakte 20c, 20d auf der Source-Seite der Gate-Struktur 14 vorgesehen und sind keine Kontakte auf der Drain-Seite der Gate-Struktur 14 vorgesehen. Alternativ können zusätzliche Body-Kontakte auf der Drain-Seite der Gate-Struktur 14 vorgesehen sein. Beispielweise können zwei (2) oder mehr Body-Kontakte auf einer einzelnen Seite vorgesehen sein oder irgendeine Kombination einer ungleichen Anzahl von Body-Kontakten kann auf unterschiedlichen Seiten der Gate-Struktur 14 vorgesehen sein, während sie einen bevorzugten Abstand und/oder ein Offset von „x“, z.B. einen 2 * Body-Kontakt (bc)-Pitch aufrechterhalten. Auch sind die Body-Kontakte 20c, 20d durch die Flachgraben-Isolationsstrukturen 22 von der Source-Region 16a (oder Drain-Region 16 oder beiden) isoliert.
  • 5A ist eine Draufsicht einer asymmetrischen Vorrichtung 10c mit gestaffelten Body-Kontakten 20a-20c. 5B ist eine Querschnittsansicht von 5A, entlang Linie A-AA. 5C ist eine Querschnittsansicht von 5A, entlang Linie B-BB. 5D ist eine Querschnittsansicht von 5A, entlang Linie C-CC. 5E ist eine Querschnittsansicht von 5A, entlang Linie D-DD. Wie in den Querschnittsansichten von 5B-5E gezeigt, umfasst das Substrat 12 eine SOI-Technologie, d.h. eine Isolatorschicht 12b oben auf einem Halbleiter-Wafer 12a und eine Halbleiterschicht 12c oben auf der Isolatorschicht 12b. In Ausführungsformen wird die Halbleiterschicht 12c mit Dotierstoffen (n+ und p+) implantiert, um die gestaffelten Body-Kontakte 20a-20c und Source-/Drain-Regionen 16a, 16b zu bilden, wie bereits hierin beschrieben.
  • Die Gate-Struktur 14 umfasst ferner eine Kanalregion 14a, ein Gate-Dielektrikum-Material 14b und ein Gate-Body-Material 14c. Wie klar sein sollte, ist die Halbleiterschicht 12c ein leicht dotiertes Substrat, das die Kanalregion 14a bildet. Die gestaffelten Body-Kontakte 20a-20c, optional die Endpunkt-Body-Kontakte 18a, 18b, und die Source-/Drain-Regionen 16a, 16b sind auch durch die Flachgraben-Isolationsstrukturen 22 voneinander getrennt oder isoliert. Die gestaffelten Body-Kontakte 20a-20c und Source-/Drain-Regionen 16a, 16b weisen eine Tiefe „y“ auf, die vorzugsweise geringer als die Dicke der Isolatorschicht 12b und des Halbleiter-Wafers 12a ist. Außerdem erstrecken sich die Kontakte 20a-20c und die Source-/Drain-Regionen 16a, 16b zu der darunterliegenden Isolatorschicht 12b (z.B. BOX).
  • Wie ferner in 5B-5E gezeigt, umfassen die gestaffelten Body-Kontakte 20a-20c und die Source-/Drain-Regionen 16a, 16b jeweils Silizid-Kontakte 24. Wie den Fachleuten klar sein sollte, beginnt der Silizidprozess mit einer Abscheidung einer dünnen Übergangsmetallschicht, z.B. Nickel, Kobalt oder Titan, über vollständig gebildeten und strukturierten Halbleitervorrichtungen (z.B. dotierten oder Ionenimplantierten Source-und-Drain-Regionen 16a, 16b und jeweiligen gestaffelten Body-Kontakten 20a-20c). Nach Abscheidung des Materials wird die Struktur erwärmt, was es dem Übergangsmetall erlaubt, mit exponiertem Silizium (oder einem anderen Halbleitermaterial, wie hierin beschrieben) in den aktiven Regionen der Halbleitervorrichtung (z.B. Source-Region 16a, Drain-Region 16b und gestaffelte Body-Kontakte 20a-20c) zu reagieren, wobei ein Übergangsmetallsilizid mit niedrigem Widerstand gebildet wird. Folgend auf die Reaktion wird jegliches verbleibende Übergangsmetall durch chemisches Ätzen entfernt, was Silizidkontakte 24 in den aktiven Regionen der Vorrichtung zurücklässt.
  • 6 zeigt eine nicht-symmetrische Multi-Finger-Vorrichtung mit Body-Source-Kurzschlüssen, neben anderen Merkmalen. Insbesondere umfasst die nicht-symmetrische Multi-Finger-Vorrichtung 10d von 6 mehrere Gate-Strukturen 14, von denen jede Body-Kontakte 20c, 20d aufweist, die entlang ihrer Source-Seite elektrisch verbunden sind. Obwohl in dieser und anderen Ausführungsformen zwei Body-Kontakte gezeigt sind, ist klar, dass basierend auf hierin beschriebenen Parametern auch mehr als zwei Body-Kontakte in Betracht gezogen werden. Auch können, wie in jeder der Multi-Finger-Ausführungsformen, benachbarte Gate-Strukturen 14 eine Drain-Region 16b und eine Source-Region 16a gemeinsam haben. In dieser Ausführungsform ist eine Verdrahtungsstruktur 26 über sowohl den Body-Kontakten 20c, 20d als auch der Source-Region 16a jeder Gate-Struktur 14 gebildet. Die Verdrahtungsstruktur 26 umfasst Kontakte 28, z.B. Durchkontaktierungskontakte, die jede Source-Region 16a mit den Body-Kontakten 20c, 20d elektrisch verbindet. Auf diese Weise sind die Body-Kontakte 20c, 20d zu der Source-Region 16a jeder Gate-Struktur 14 kurzgeschlossen.
  • 7 zeigt eine nicht-symmetrische Multi-Finger-Vorrichtung mit separaten Body-Anschlüssen, neben anderen Merkmalen. Insbesondere umfasst die nicht-symmetrische Multi-Finger-Vorrichtung 10e von 7 mehrere Gate-Strukturen 14, von denen jede Body-Kontakte 20c, 20d aufweist, die entlang ihrer Source-Seite elektrisch verbunden sind. Zusätzlich umgibt der Body-Ring-Kontakt 18 die nicht-symmetrische Multi-Finger-Vorrichtung 10e, z.B. multiple Gate-Strukturen 14. In dieser Ausführungsform umfasst die Verdrahtungsstruktur 26, die über sowohl den Body-Kontakten 20c, 20d als auch der Source-Region 16a jeder Gate-Struktur 14 gebildet ist, Kontakte 28, z.B. Durchkontaktierungskontakte, die die Body-Kontakte 20c, 20d mit dem Body-Ring-Kontakt 18 elektrisch verbinden. Auf diese Weise sind die Body-Kontakte 20c, 20d für jede Gate-Struktur 14 mit einem separaten Body-Anschluss elektrisch verbunden, und können somit unabhängig vorgespannt werden.
  • 8 zeigt eine nicht-symmetrische Multi-Finger-Vorrichtung mit separaten Body-Anschlüssen und End-Anschlüssen, neben anderen Merkmalen. Zusätzlich zu den in 7 gezeigten Merkmalen umfasst die nicht-symmetrische Multi-Finger-Vorrichtung 10f von 8 die Kontaktbrücken 18a, 18b (18a, 18b weisen eine Dotierung der gleichen Polarität wie die Body-Kontakte 20 auf), die jedes Ende einer jeweiligen Gate-Struktur 14 mit dem Body-Ring-Kontakt 18 elektrisch verbinden.
  • 9 zeigt eine symmetrische Multi-Finger-Vorrichtung mit separaten Body-Anschlüssen und optionalen End-Anschlüssen, neben anderen Merkmalen. Zusätzlich zu den in 8 gezeigten Merkmalen umfasst die symmetrische Multi-Finger-Vorrichtung 10g von 9 Body-Kontakte 20a, 20b entlang einer Drain-Seite. In dieser Ausführungsform ist der Body-Ring-Kontakt 18 mit jedem Ende jeder Gate-Struktur 14 durch die Kontaktbrücken 18a, 18b elektrisch verbunden, zusätzlich zu der Verdrahtungsstruktur 26, die den Body-Ring-Kontakt 18 mit den Body-Kontakten 20c, 20d auf der Source-Seite elektrisch verbindet. Insbesondere verbindet der Body 18 alle Body-Kontakte auf Source-/Drain-Regionen 16a, 16b mit einer Verdrahtungsstruktur (z.B. Metall) 26. In dieser und anderen Ausführungsformen ist die Verwendung der Kontaktbrücken 18a, 18b optional. Der Body-Ring-Kontakt 18 ist auch mit den Gate-Strukturen 14 auf der Drain-Seite durch die Body-Kontakte 20a, 20b elektrisch verbunden.
  • 10 zeigt eine symmetrische Multi-Finger-Vorrichtung mit gemeinsamen Kontakten von einem Ring-Body-Kontakt, neben anderen Merkmalen. Insbesondere zeigt die in 10 gezeigte Vorrichtung 10i drei symmetrische Multi-Finger-Vorrichtungen in einer parallelen Kombination, z.B. um eine Gesamtheit von 9 Fingern zu ergeben (nftotai=9). In dieser Ausführungsform ist jede symmetrische Multi-Finger-Vorrichtung 100, 200, 300 durch einen gemeinsamen Schenkel 18' jeder Ring-Kontakt Struktur 18a, 18b, 18c miteinander verbunden. Zusätzlich ist jeder gemeinsame Schenkel 18' mit dem Body-Kontakt 20c, 20d auf einer Source-Seite und 20a, 20b auf einer Drain-Seite von benachbarten Gate-Strukturen 14 einer benachbarten symmetrischen Multi-Finger-Vorrichtung 100, 200, 300 verbunden. Es sollte klar sein, dass hierin auch irgendeine Anzahl von symmetrischen Multi-Finger-Vorrichtungen in einer parallelen Kombination in Betracht gezogen wird, und dass die Verwendung von drei symmetrischen Multi-Finger-Vorrichtungen als ein nicht beschränkendes, veranschaulichendes Beispiel gegeben wird. In diesem Beispiel ist ein Metalldraht 26 nicht erforderlich, um alle Body-Kontakte mit dem Body-Kontakt-Ring 18 elektrisch zu verbinden.
  • 11 zeigt graphisch eine maximale Anzahl von Gate-Strukturen 14, die innerhalb eines Kontakt-Ring-Bodys 18 ohne Verwenden des Metalldrahts 26 verwendet werden kann, um die Body-Kontakte zu verbinden. Um die maximale Anzahl an Fingern (nfunit) in jeder Einheit zu bestimmen, sollte die folgende Gleichung erfüllt sein: Max ( dist _ X ) ≤ dist _ Y ,
    Figure DE102021117345A1_0001
    In dieser Gleichung sind dist_X und dist_Y die Distanzen des Kontakt-Ring-Bodys 18 von einem Mittelpunkt der gesamten Einheit. Nachdem dies berechnet worden ist, können mehrere Einheiten parallel platziert werden, um die Vorrichtung mit nftotal zu schaffen, wobei nftotal = nfunit x Anzahl_von_Einheiten.
  • 12A-12C zeigen mehrere Graphen, die verwendet werden, um einen optimalen Pitch, z.B. eine Distanz „x“, für die Body-Kontakte zu bestimmen. 12A zeigt Vgs (Gate-Source-Spannung) auf der „x“-Achse und Body-Strom in Ampere auf der y-Achse. 12B zeigt eine Distanz von einer Body-Kontakt-Kante in µm auf der x-Achse und ein internes Body-Potential (Vbi) in V auf der y-Achse. 12C zeigt Vds auf der x-Achse und einen Body-Kontakt-Pitch in µm auf der y-Achse. 12C stellt den optimalen Wert des bc_pitch (z.B. der Distanz „x“) bei einer gegebenen Vds bereit.
  • Bezug nehmend auf die Graphen von 12A-12C, können die folgenden Prozesse verwendet werden, um die optimale Distanz „x“ zu finden:
    • 1. Messen des Body-Stroms (Ibody) gegenüber Vgs bei Vds = maximale Vds (bezeichnet durch Vdmax in 12B).
    • 2. Bestimmen von Vgs=Vgmax, bei dem Ibody maximal ist (gestrichelte Linie in 12A). Es ist zu beachten, dass Vgs entlang der x-Achse in 12A in Bezug auf Vdmax normalisiert ist.
    • 3. Bei Vgs=Vgmax, Messen der internen Body-Potential (Vbi)-Verteilung entlang der Breite der Vorrichtung (d.h. in variabler Distanz von dem Body-Kontakt-Ende der Vorrichtung) für unterschiedliche Vds-Werte (z.B. Vdsl .... Vdmax in 12B).
    • 4. Annehmen, dass eine Referenz-Vbi (Vbi ref) gleich der Hälfte der maximalen Vbi bei Vdmax ist. (Vbimax in 12B).
    • 5. Zeichnen einer horizontalen Linie mit einer konstanten Vbi=Vbi_ref, und Sammeln aller Schnittpunkte (a, b, c ... in 12B) dieser Vbi = Vbi_ref-Linie mit unterschiedlichen Linien einer konstanten Vds.
    • 6. Plotten der Schnittpunkte (gesammelt in Schritt 5), wie in 12C gezeigt, wobei die x-Achse Vds ist und die y-Achse die X-Koordinaten der Schnittpunkte (a, b, c ...) in 12B ist. Beispielsweise wird eine Koordinate eines Schnittpunkts in 12B (X1, Vdsl) als die Koordinate des gleichen Punkts (Vdsl, X1) in 12C umgewandelt.
    • 7. Bestimmen des optimalen Werts des bc_pitch (z.B. der Distanz „x“) bei einer gegebenen Vds in 12C.
    • 8. Sobald der bc_pitch-Wert aus 12C bestimmt worden ist, können aufeinanderfolgende Body-Kontakte mit einer 2×bc_pitch-Distanz (z.B. Distanz „x“) platziert werden. Vds entlang der x-Achse in 12C ist in Bezug auf Vdmax normalisiert.
  • 13 und 14 sind Vergleichsgraphen, die die Ids-Linearität bzw. Gds-Linearität einer Vorrichtung zeigen, die die Body-Kontakte gemäß Aspekten der Offenbarung einbindet. In 13 und 14 ist die x-Achse eine normalisierte Vds in Volt (V) (z.B. normalisierte bis maximale Vds (Vdmax)); wohingegen in 13 die y-Achse Ids in Ampere (A) ist und in 14 die y-Achse Gds in Siemens ist. Auch stellen beide 13 und 14 einen Vergleich einer Floating-Body-Vorrichtung, einer H-Body-Vorrichtung und einer Vorrichtung an, die die Body-Kontakte wie hierin beschrieben, einbindet. In diesen Messungen werden die Source, der Body und das Gate auf einer feststehenden Spannung gehalten und die Drain-Vorspannung wird linear überstrichen. Wie in 13 und 14 gezeigt, zeigt die Vorrichtung, die die Body-Kontakte einbindet, jeweils die linearsten Ids und Gds.
  • 15 ist ein Vergleichsgraph, der eine maximale Eigenverstärkung (d.h. s-Parameter-Daten) einer Vorrichtung zeigt, die die Body-Kontakte gemäß Aspekten der Offenbarung einbindet. In dem Graphen von 15 ist die x-Achse die Frequenz (GHz) und die y-Achse Gm/Gds. Es ist gezeigt, dass, verglichen mit der Floating-Body-Vorrichtung und der H-Body-Vorrichtung, die Vorrichtung, die die Body-Kontakte einbindet, eine maximale Eigenverstärkung aufweist.
  • 16 ist ein Vergleichsgraph, der ein minimales Rauschen einer Vorrichtung zeigt, die die Body-Kontakte gemäß Aspekten der Offenbarung einbindet. In dem Graphen von 16 ist die x-Achse die Frequenz (GHz) und die y-Achse ist das minimale Rauschen (Nfmin(in dB10-Einheit)). Es ist gezeigt, dass, verglichen mit der Floating-Body-Vorrichtung und der H-Body-Vorrichtung, die Vorrichtung, die die Body-Kontakte einbindet, eine minimale Rauschzahl aufweist.
  • 17 ist ein Vergleichsgraph, der eine maximale Durchschlagspannung einer Vorrichtung zeigt, die die Body-Kontakte gemäß Aspekten der Offenbarung in einem Aus-Zustand (d.h. wenn die Vgs<0) zeigt. In dem Graphen von 17 ist die x-Achse Vd (V) (z.B. normalisierte bis maximale Vds) und die y-Achse ist Ids (A). Außerdem werden in diesem Graphen der Drain- und Source-Anschluss synchron mit umgekehrter Polarität überstrichen, und die Durchschlagspannung (BV) ist definiert als Vds-Spannung, bei der ein Drain-Strom abrupt springt. Im Vergleich mit der Floating-Body-Vorrichtung und der H-Body-Vorrichtung weist die Vorrichtung mit den Body-Kontakten eine maximale Aus-Zustand-Durchschlagspannung auf.
  • Die Vorrichtungen können in einer System-auf-Chip (system on chip; SoC)-Technologie verwendet werden. Es sollte für die Fachleute klar sein, dass SoC ein integrierter Schaltkreis (auch bekannt als ein „Chip“) ist, der alle Komponenten eines elektronischen Systems auf einem einzelnen Chip oder Substrat integriert. Da die Komponenten auf einem einzelnen Substrat integriert sind, verbrauchen SoCs viel weniger Energie und nehmen viel weniger Raum ein als Multi-Chip-Designs mit äquivalenter Funktionalität. Aus diesem Grund werden SoCs die dominante Kraft in Mobile-Computing (wie etwa in Smartphones)- und Edge-Computing-Märkten. SoC wird auch üblicherweise in eingebetteten Systemen und im Internet of Things verwendet.
  • Das(Die) oben beschriebene(n) Verfahren wird(werden) bei der Fertigung von Chips mit integriertem Schaltkreis verwendet. Die resultierenden Chips mit integriertem Schaltkreis können durch den Fertiger in Roh-Wafer-Form (das heißt, als einzelner Wafer, der mehrere ungehäuste Chips aufweist), als nackter Chip (bare die), oder in einer gehäusten Form vertrieben werden. Im letzteren Fall ist der Chip in einer Einzelchipbaugruppe (wie etwa ein Kunststoffträger, mit Leitern, die an einem Motherboard oder einem anderen Träger eines höheren Levels befestigt werden) oder in einer Multichip-Baugruppe montiert (wie etwa ein keramischer Träger, der einen oder beide Oberflächenzwischenverbindungen oder vergrabene Zwischenverbindungen aufweist). In jedem Fall ist der Chip dann mit anderen Chips, diskreten Schaltungselementen und/oder anderen Signalverarbeitungsvorrichtungen als Teil von entweder (a) einem Zwischenprodukt, wie einem Motherboard, oder (b) einem Endprodukt integriert. Das Endprodukt kann irgendein Produkt sein, das Chips mit integriertem Schaltkreis umfasst, und von Spielzeugen und anderen Low-End-Anwendungen bis zu fortgeschrittenen Computerprodukten reicht, die ein Display, ein Keyboard oder eine andere Eingabevorrichtung, und einen zentralen Prozessor aufweisen.
  • Die Beschreibungen der verschiedenen Ausführungsformen der vorliegenden Offenbarung wurden zum Zwecke der Veranschaulichung präsentiert, sollen aber nicht erschöpfend oder auf die offenbarten Ausführungsformen beschränkt sein. Viele Modifikationen und Variationen sind für die gewöhnlichen Fachleute offensichtlich, ohne vom Umfang und der Idee der beschriebenen Ausführungsformen abzuweichen. Die hierin verwendete Terminologie wurde gewählt, um die Prinzipien der Ausführungsformen, die praktische Anwendung oder technische Verbesserung gegenüber auf dem Markt erhältlichen Technologien am besten zu erklären, oder es anderen gewöhnlichen Fachleuten zu ermöglichen, die hierin offenbarten Ausführungsformen zu verstehen.

Claims (20)

  1. Struktur umfassend: eine Gate-Struktur auf einem Halbleitersubstratmaterial, wobei die Gate-Struktur einen Gate-Body mit einer Breite und einer Länge umfasst; eine Vielzahl von Body-Kontakten, die eine Kanalregion unter dem Gate-Body auf wenigstens einer Seite des Gate-Bodys entlang seiner Breite elektrisch kontaktieren; und Isolationsstrukturen, die die Vielzahl von Body-Kontakten von einer Source-Region und einer Drain-Region, die der Gate-Struktur zugeordnet sind, isolieren.
  2. Struktur nach Anspruch 1, wobei die Vielzahl von Body-Kontakten unter dem Gate-Body entlang seiner Breite überlappen.
  3. Struktur nach einem der Ansprüche 1 oder 2, wobei der Gate-Body wenigstens einen Kerb- oder Tab-Abschnitt umfasst, der sich von der wenigstens eine Seite des Gate-Bodys entlang seiner Breite lateral nach außen erstreckt, und von denen jeder mit einem jeweiligen Body-Kontakt der Vielzahl von Body-Kontakten elektrisch verbunden ist.
  4. Struktur nach einem der Ansprüche 1 bis 3, ferner umfassend einen Kontakt-Ring-Body, der die Gate-Struktur umgibt und der jeden der Vielzahl von Body-Kontakten elektrisch kontaktiert.
  5. Struktur nach Anspruch 4, ferner umfassend Kontaktbrücken, die die Kanalregion unter dem Gate-Body entlang beiden seiner Enden und den Kontakt-Ring-Body elektrisch kontaktieren.
  6. Struktur nach einem der Ansprüche 1 bis 5, wobei das Halbleitersubstratmaterial eine Halbleiter-auf-Isolator (semiconductor on insulator; SOI)-Technologie ist.
  7. Struktur nach einem der Ansprüche 1 bis 6, wobei die Vielzahl von Body-Kontakten um den Gate-Body herum entlang beider Seiten entlang seiner Breite gestaffelt sind.
  8. Struktur nach Anspruch 7, wobei die Vielzahl von Body-Kontakten um den Gate-Body herum entlang beiden Seiten entlang seiner Breite symmetrisch platziert sind.
  9. Struktur nach Anspruch 7, wobei die Vielzahl von Body-Kontakten um den Gate-Body herum entlang beider Seiten entlang seiner Breite asymmetrisch platziert sind.
  10. Struktur nach Anspruch 6, wobei sich die Isolationsstrukturen, die Source-Region und die Drain-Region zu einem darunterliegenden Isolatormaterial der SOI-Technologie, direkt unter dem Halbleitersubstratmaterial, erstrecken.
  11. Struktur nach Anspruch 6, wobei die Vielzahl von Body-Kontakten den Gate-Body auf einer gleichen Seite wie die Source-Region elektrisch kontaktieren, und die Vielzahl von Body-Kontakten zu der Source-Region elektrisch kurzgeschlossen sind.
  12. Struktur nach Anspruch 6, wobei die Vielzahl von Body-Kontakten den Gate-Body auf einer gleichen Seite wie die Source-Region und einer gleichen Seite wie die Drain-Region elektrisch kontaktieren, und die Body-Kontakte auf der gleichen Seite wie die Source-Region einen Ring-Body-Kontakt durch eine Verdrahtungsstruktur elektrisch kontaktieren und die Body-Kontakte auf der gleichen Seite wie die Drain-Region den Ring-Body-Kontakt direkt elektrisch kontaktieren.
  13. Struktur nach Anspruch 6, wobei die Vielzahl von Body-Kontakten voneinander durch eine minimale Distanz von einem 2 * Body-Kontakt (body contact ;bc)-Pitch versetzt sind.
  14. Struktur nach Anspruch 6, wobei die Vielzahl von Body-Kontakten dazu konfiguriert sind, unabhängig vorgespannt zu sein.
  15. Struktur umfassend: ein Halbleiter-auf-Isolator-Substrat; eine Isolatorschicht, die unter dem Halbleiter-auf-Isolator-Substrat liegt; wenigstens eine Gate-Struktur auf dem Halbleiter-auf-Isolator-Substrat; eine Source-Region und eine Drain-Region auf gegenüberliegenden Seiten der wenigstens einen Gate-Struktur, wobei sich die Source-Region und die Drain-Region zu der Isolatorschicht erstrecken; eine Vielzahl von Body-Kontakten, die den wenigstens einen Gate-Body auf wenigstens einer Seite entlang seiner Breite elektrisch kontaktieren; und Isolationsstrukturen, die sich zu der Isolatorschicht erstrecken und die Vielzahl von Body-Kontakten von der Source-Region und der Drain-Region isolieren.
  16. Struktur nach Anspruch 15, wobei die Vielzahl von Body-Kontakten voneinander durch eine minimale Distanz von einem 2 * Body-Kontakt (bc)-Pitch versetzt sind.
  17. Struktur nach einem der Ansprüche 15 oder 16, wobei die wenigstens eine Gate-Struktur drei oder mehr Gate-Strukturen mit gemeinsamen Source-Regionen ist, und die Vielzahl von Body-Kontakten, die die Gate-Strukturen elektrisch kontaktieren, entlang der gemeinsamen Source-Regionen gemeinsam genutzt werden.
  18. Struktur nach Anspruch 17, wobei die Vielzahl von Body-Kontakten, die den Gate-Body elektrisch kontaktieren, auch entlang der gemeinsamen Drain-Regionen gemeinsam genutzt werden.
  19. Struktur nach Anspruch 17, wobei die Vielzahl von Body-Kontakten um die wenigstens eine Gate-Struktur herum entlang beiden Seiten entlang seiner Breite gestaffelt sind.
  20. Struktur umfassend: wenigstens eine Gate-Struktur auf einem Halbleitersubstratmaterial; eine Isolatorschicht direkt unter dem Halbleitersubstratmaterial; eine Source-Region auf einer ersten Seite der wenigstens einen Gate-Struktur; eine Drain-Region auf einer zweiten Seite der wenigstens einen Gate-Struktur; eine Vielzahl von gestaffelten Body-Kontakten, die voneinander versetzt sind und die entlang einer Breite der wenigstens einen Gate-Struktur sowohl auf der ersten Seite als auch der zweiten Seite jeweils vorgesehen sind; und Isolationsstrukturen, die sich zu der Isolatorschicht erstrecken und die die gestaffelten Body-Kontakte von der Source-Region, der Drain-Region und jedem der Vielzahl von gestaffelten Body-Kontakten isolieren.
DE102021117345.0A 2020-08-06 2021-07-06 Vorrichtungen mit gestaffelten body-kontakten Pending DE102021117345A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/987,170 US11476279B2 (en) 2020-08-06 2020-08-06 Devices with staggered body contacts
US16/987,170 2020-08-06

Publications (1)

Publication Number Publication Date
DE102021117345A1 true DE102021117345A1 (de) 2022-02-10

Family

ID=79686110

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102021117345.0A Pending DE102021117345A1 (de) 2020-08-06 2021-07-06 Vorrichtungen mit gestaffelten body-kontakten

Country Status (3)

Country Link
US (2) US11476279B2 (de)
CN (1) CN114068686A (de)
DE (1) DE102021117345A1 (de)

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5109256A (en) * 1990-08-17 1992-04-28 National Semiconductor Corporation Schottky barrier diodes and Schottky barrier diode-clamped transistors and method of fabrication
USH1435H (en) * 1991-10-21 1995-05-02 Cherne Richard D SOI CMOS device having body extension for providing sidewall channel stop and bodytie
US5594371A (en) * 1994-06-28 1997-01-14 Nippon Telegraph And Telephone Corporation Low voltage SOI (Silicon On Insulator) logic circuit
US5821575A (en) 1996-05-20 1998-10-13 Digital Equipment Corporation Compact self-aligned body contact silicon-on-insulator transistor
AU6951298A (en) * 1997-04-04 1998-10-30 University Of Florida Method for testing and diagnosing mos transistors
JP3120389B2 (ja) * 1998-04-16 2000-12-25 日本電気株式会社 半導体装置
US6316808B1 (en) 1998-08-07 2001-11-13 International Business Machines Corporation T-Gate transistor with improved SOI body contact structure
US6307237B1 (en) 1999-12-28 2001-10-23 Honeywell International Inc. L-and U-gate devices for SOI/SOS applications
TW501227B (en) 2000-08-11 2002-09-01 Samsung Electronics Co Ltd SOI MOSFET having body contact for preventing floating body effect and method of fabricating the same
US6677645B2 (en) 2002-01-31 2004-01-13 International Business Machines Corporation Body contact MOSFET
US20030222308A1 (en) 2002-05-30 2003-12-04 Taiwan Semiconductor Manufacturing Co., Ltd. SOI MOSFET with compact body-tied-source structure
KR100542986B1 (ko) * 2003-04-29 2006-01-20 삼성에스디아이 주식회사 박막 트랜지스터, 상기 박막 트랜지스터 제조 방법 및 이를 이용한 표시장치
US6861716B1 (en) * 2003-10-31 2005-03-01 International Business Machines Corporation Ladder-type gate structure for four-terminal SOI semiconductor device
JP5052813B2 (ja) * 2006-04-12 2012-10-17 ルネサスエレクトロニクス株式会社 半導体集積回路装置
JP5042518B2 (ja) * 2006-04-12 2012-10-03 ルネサスエレクトロニクス株式会社 半導体装置
DE102006019935B4 (de) 2006-04-28 2011-01-13 Advanced Micro Devices, Inc., Sunnyvale SOI-Transistor mit reduziertem Körperpotential und ein Verfahren zur Herstellung
GB2439759A (en) * 2006-06-30 2008-01-09 X Fab Uk Ltd RF-CMOS transistor array
JP5283943B2 (ja) * 2008-03-25 2013-09-04 株式会社東芝 半導体装置
JP2010245081A (ja) * 2009-04-01 2010-10-28 Seiko Epson Corp 半導体装置
US8432016B1 (en) 2009-07-29 2013-04-30 Rf Micro Devices, Inc. Stacked body-contacted field effect transistor
US20120205744A1 (en) 2011-02-10 2012-08-16 O Kenneth K Body contact structure for a semiconductor device
CN103441131A (zh) * 2013-08-29 2013-12-11 上海宏力半导体制造有限公司 部分耗尽绝缘体上硅器件结构
US9780117B2 (en) 2014-10-22 2017-10-03 Qualcomm Incorporated Semiconductor structure with active device and damaged region
US20170141134A1 (en) 2015-11-18 2017-05-18 Peregrine Semiconductor Corporation Butted Body Contact for SOI Transistor
US10573639B2 (en) * 2016-02-29 2020-02-25 Globalfoundries Singapore Pte. Ltd. Silicon controlled rectifier (SCR) based ESD protection device
US9818652B1 (en) 2016-04-27 2017-11-14 Globalfoundries Inc. Commonly-bodied field-effect transistors
US10424664B2 (en) 2016-12-14 2019-09-24 Globalfoundries Inc. Poly gate extension source to body contact

Also Published As

Publication number Publication date
US11804491B2 (en) 2023-10-31
US20220359572A1 (en) 2022-11-10
CN114068686A (zh) 2022-02-18
US20220045102A1 (en) 2022-02-10
US11476279B2 (en) 2022-10-18

Similar Documents

Publication Publication Date Title
DE102008038552B4 (de) Vertikaldiode unter Verwendung von Silizium, ausgebildet durch selektives epitaxiales Aufwachsen
DE102009000624B4 (de) Integrierte Schaltung
DE60222751T2 (de) Feldeffekttransistorstruktur und herstellungsverfahren
DE102020105207A1 (de) Stark dotierte vergrabene Schicht zum Reduzieren der MOSFET-AUS-Kapazität
DE69936487T2 (de) SOI-Halbleiteranordnung und Verfahren zur Herstellung
DE102008058837A1 (de) Halbleitereinrichtungen und Verfahren zu deren Herstellung
DE102013022484B3 (de) Metalloxidhalbleitereinrichtungen
DE102020133646B4 (de) Feldeffekttransistoren mit back-gate-kontakt und vergrabener hochresistivitätsschicht
DE3942648A1 (de) Halbleitervorrichtung und verfahren zur herstellung der halbleitervorrichtung
DE112019002870T5 (de) Transistoren mit zwei Gate-Leitern und zugehörige Verfahren
DE60028847T2 (de) Verfahren mit reduzierter Maskenzahl für die Herstellung von Mischsspannung-CMOS mit Hochleistung-Transistoren und -I/O Transistoren von hoher Zuverlässigkeit
DE102015106185B4 (de) Halbleiterstruktur und Verfahren zur Verarbeitung eines Trägers
DE102022123242A1 (de) Elektrostatische Hochspannungsvorrichtungen
DE102022129727A1 (de) Gestapelter Differenz-Leistungsverstärker mit induktivem Gain Boost
DE112016006634T5 (de) Anliegender bodykontakt für soi-transistor
DE102021117345A1 (de) Vorrichtungen mit gestaffelten body-kontakten
DE102021107300A1 (de) Kaskodenzelle
DE102022109711A1 (de) Elektrostatische entlade (esd)-vorrichtung mit verbesserter einschaltspannung
DE102021118267A1 (de) Metall-oxid-halbleitervorrichtungen mit erweitertem drain mit einer multi-dicken-buffer-dielektrikumsschicht
DE102021112077A1 (de) Floating-gate-vorrichtungen in hochspannungsanwendungen
DE102021106165A1 (de) Ko-integrierte hochspannungs (hv)- und mittelspannungs (mv)-feldeffekttransistoren
DE102020126945A1 (de) Gate-gesteuerte laterale bipolar-/heterojunction-transistoren
DE102020209922A1 (de) Feldeffekttransistoren mit unabhängig voneinander abgestimmten schwellenspannungen
DE102020114496A1 (de) Halbleitervorrichtung und verfahren zur herstellung der halb-leitervorrichtung
DE102023107143A1 (de) Struktur und verfahren zum bilden von spacern an unfacettierten erhöhten source/drain-regionen

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES U.S. INC., MALTA, US

Free format text: FORMER OWNER: GLOBALFOUNDRIES U.S. INC., SANTA CLARA, CA, US