DE102021112665A1 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE102021112665A1
DE102021112665A1 DE102021112665.7A DE102021112665A DE102021112665A1 DE 102021112665 A1 DE102021112665 A1 DE 102021112665A1 DE 102021112665 A DE102021112665 A DE 102021112665A DE 102021112665 A1 DE102021112665 A1 DE 102021112665A1
Authority
DE
Germany
Prior art keywords
layer
type
region
semiconductor device
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102021112665.7A
Other languages
English (en)
Inventor
Kakeru Otsuka
Hirofumi OKI
Kohei Sako
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102021112665A1 publication Critical patent/DE102021112665A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Ein vordefinierter Vergleichsausdruck gilt dort, wo ein erster Abstand entlang der Richtung innerhalb der Ebene von einem Kanal der ersten Halbleiterschicht zu einer dritten Halbleiterschicht, welche die andere aus der Kollektorschicht und der Kathodenschicht ist, als W bezeichnet ist, ein zweiter Abstand von dem Kanal der ersten Halbleiterschicht zur zweiten Halbleiterschicht als S bezeichnet ist, und ein Diffusionskoeffizient und eine Lebensdauer eines Teils des Halbleitersubstrats zwischen dem Kanal der ersten Halbleiterschicht und der dritten Halbleiterschicht jeweils als D und τ bezeichnet sind.

Description

  • Hintergrund der Erfindung
  • Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft eine Halbleitervorrichtung.
  • Beschreibung des Standes der Technik
  • In vergangenen Jahren wurde vorgeschlagen, einen rückwärtsleitenden Bipolartransistor mit isolierter Gate-Elektrode (kurz RC-IGBT) zu verwenden, beispielsweise für Haushaltsgeräte, elektrische Fahrzeuge, Eisenbahnen, eine Photovoltaikenergieerzeugung, eine Windenergieerzeugung.
  • Der RC-IGBT weist einen IGBT und eine Diode wie eine Freilaufdiode (FWD) auf, welche auf einem Halbleitersubstrat bereitgestellt sind. Es wurden unterschiedliche Techniken für diese Art von RC-IGBT vorgeschlagen. Zum Beispiel schlägt die Japanische Patent-Nr. 5067517 eine Technik in einem RC-IGBT vor, welche eine Strommess- und eine Kathodenschicht in einer Diodenregion trennt, um zu verhindern, dass diese sich gegenseitig beeinflussen.
  • Es wird in Betracht gezogen, dass ein Abstand zwischen der Strommess- und der Kathodenschicht über eine untere Grenze verfügt, die verhindern kann, dass sich die Strommess- und die Kathodenschicht gegenseitig beeinflussen, und die untere Grenze hängt von einer Dicke des Halbleitersubstrats in der Praxis ab. Leider kann der Abstand in herkömmlichen Techniken relativ groß sein, da ein Abstand in einer Dickenrichtung des Halbleitersubstrats nicht betrachtet wird.
  • Zusammenfassung
  • Die vorliegende Offenbarung wurde im Hinblick auf das oben erwähnte Problem umgesetzt, und eine Aufgabe dieser ist es, eine Technik bereitzustellen, die einen Abstand zwischen einem Kanal in einer Strommessregion und einer Kathodenschicht so weit wie möglich reduzieren kann, während verhindert wird, dass der Kanal und die Kathodenschicht sich gegenseitig beeinflussen.
  • Eine Halbleitervorrichtung gemäß der vorliegenden Offenbarung weist ein Halbleitersubstrat mit einer ersten Hauptfläche und einer der ersten Hauptfläche gegenüberliegenden zweiten Hauptfläche, eine IGBT-Region, eine Diodenregion, und eine Strommessregion auf, welche entlang einer Richtung innerhalb einer Ebene des Halbleitersubstrats angeordnet sind. Das Halbleitersubstrat umfasst eine Basisschicht, die auf einer ersten Hauptflächenseite, welche eine Seite der ersten Hauptfläche ist, in der IGBT-Region bereitgestellt ist, eine Kollektorschicht, die auf einer zweiten Hauptflächenseite, welche eine Seite der zweiten Hauptfläche ist, in der IGBT-Region bereitgestellt ist, und eine Anodenschicht, die auf der ersten Hauptflächenseite in der Diodenregion bereitgestellt ist, eine Kathodenschicht, die auf der zweiten Hauptflächenseite in der Diodenregion bereitgestellt ist und innerhalb der Richtung der Ebene neben der Kollektorschicht liegt, eine erste Halbleiterschicht, die auf der ersten Hauptflächenseite in der Strommessregion bereitgestellt ist und mit der Basisschicht oder der Anodenschicht korrespondiert, und eine zweite Halbleiterschicht, die auf der zweiten Hauptflächenseite in der Strommessregion bereitgestellt ist und mit der Kollektorschicht oder der Kathodenschicht korrespondiert. Ein vordefinierter Vergleichsausdruck gilt dort, wo ein erster Abstand entlang der Richtung innerhalb der Ebene von einem Kanal der ersten Halbleiterschicht zu einer dritten Halbleiterschicht, welche die andere aus der Kollektorschicht und der Kathodenschicht ist, als W bezeichnet ist, ein zweiter Abstand von dem Kanal der ersten Halbleiterschicht zur zweiten Halbleiterschicht als S bezeichnet ist, und ein Diffusionskoeffizient und eine Lebensdauer eines Teils des Halbleitersubstrats zwischen dem Kanal der ersten Halbleiterschicht und der dritten Halbleiterschicht jeweils als D und τ bezeichnet sind.
  • Ein Abstand zwischen dem Kanal in der Strommessregion und der Kathodenschicht kann so weit wie möglich reduziert werden, während der Kanal und die Kathodenschicht daran gehindert werden, sich gegenseitig zu beeinflussen.
  • Diese und weitere Aufgaben, Merkmale, Aspekte und Vorteile der vorliegenden Offenbarung werden anhand der nachfolgenden detaillierten Beschreibung der vorliegenden Offenbarung in Verbindung mit den begleitenden Figuren deutlicher.
  • Figurenliste
    • 1 ist eine Draufsicht, welche eine Struktur einer Halbleitervorrichtung gemäß einer ersten bevorzugten Ausführungsform veranschaulicht;
    • 2 ist eine Draufsicht, welche eine weitere Struktur der Halbleitervorrichtung gemäß der ersten bevorzugten Ausführungsform veranschaulicht;
    • 3 ist eine teilweise vergrößerte Draufsicht, welche eine Struktur einer IGBT-Region der Halbleitervorrichtung gemäß der ersten bevorzugten Ausführungsform veranschaulicht;
    • 4 und 5 sind jeweils eine Schnittansicht, welche eine Struktur der IGBT-Region der Halbleitervorrichtung gemäß der ersten bevorzugten Ausführungsform veranschaulicht;
    • 6 ist eine teilweise vergrößerte Draufsicht, welche eine Struktur einer Diodenregion der Halbleitervorrichtung gemäß der ersten bevorzugten Ausführungsform veranschaulicht;
    • 7 und 8 sind jeweils eine Schnittansicht, welche eine Struktur der Diodenregion der Halbleitervorrichtung gemäß der ersten bevorzugten Ausführungsform veranschaulicht;
    • 9 ist eine Schnittansicht, welche eine Struktur einer Grenzregion zwischen der IGBT-Region und der Diodenregion der Halbleitervorrichtung gemäß der ersten bevorzugten Ausführungsform veranschaulicht.
    • 10 und 11 sind jeweils eine Schnittansicht, welche eine Struktur einer Abschlussregion der Halbleitervorrichtung gemäß der ersten bevorzugten Ausführungsform veranschaulicht.
    • 12 ist eine Schnittansicht, welche eine Struktur einer Pad-Region der Halbleitervorrichtung gemäß der ersten bevorzugten Ausführungsform veranschaulicht;
    • 13A bis 18B sind jeweils eine Schnittansicht, welche eine Verfahren zur Herstellung der Halbleitervorrichtung gemäß der ersten bevorzugten Ausführungsform veranschaulicht; und
    • 19 ist eine Schnittansicht, welche eine Struktur einer Pad-Region einer Halbleitervorrichtung gemäß einer zweiten bevorzugten Ausführungsform veranschaulicht.
  • Beschreibung bevorzugter Ausführungsformen
  • Nachfolgend werden bevorzugte Ausführungsformen mit Bezug zu den begleitenden Figuren beschrieben. Die in jeder der nachfolgenden bevorzugten Ausführungsformen beschriebenen Merkmale sind beispielhaft und es nicht notwendigerweise sämtliche Merkmale erforderlich.
  • In der unten gezeigten Beschreibung sind ähnliche Komponenten in der Vielzahl bevorzugter Ausführungsformen mittels identischer oder ähnlicher Bezugszeichen gekennzeichnet, und es werden überwiegend unterschiedliche Komponenten beschrieben. Die Beschreibung unten zeigt spezifische Positionen und Richtungen wie „oben“, „unten“, „links“, „rechts“, „vorne“, und „hinten“, die nicht notwendigerweise identisch sind zu Richtungen zum Zeitpunkt der tatsächlichen Umsetzung. Ein Teil mit einer höheren Konzentration als ein anderer Teil bedeutet, dass zum Beispiel eine durchschnittliche Konzentration des einen Teils höher ist, als eine durchschnittliche Konzentration des anderen Teils, oder dass ein Maximalwert der Konzentration des einen Teils höher ist, als ein Maximalwert der Konzentration des anderen Teils.
  • Die nachfolgende Beschreibung zeigt n und p, die jeweils einen Leitfähigkeitstyp eines Halbleiters kennzeichnen. Obwohl die vorliegende Erfindung beschrieben ist, in welcher ein erster Leitfähigkeitstyp als ein n-Typ und ein zweiter Leitfähigkeitstyp als ein p-Typ festgelegt ist, kann der erste Leitfähigkeitstyp als der p-Typ, und der zweite Leitfähigkeitstyp als der n-Typ festgelegt sein. Eine Störstellenkonzentration, die niedriger als n ist, ist als n- gekennzeichnet, und eine Störstellenkonzentration, die höher als n ist, ist als n+ gekennzeichnet. Auf ähnliche Weise ist eine Störstellenkonzentration, die niedriger als p ist, als p- gekennzeichnet, und eine Störstellenkonzentration, die höher als p ist, ist als p+ gekennzeichnet.
  • <Erste bevorzugte Ausführungsform>
  • 1 ist eine Draufsicht, welche eine Struktur einer Halbleitervorrichtung veranschaulicht, die ein RC-IGBT gemäß einer ersten bevorzugten Ausführungsform ist. 2 ist eine Draufsicht, die eine weitere Struktur der Halbleitervorrichtung veranschaulicht, welche der RC-IGBT gemäß der ersten bevorzugten Ausführungsform ist. 1 veranschaulicht eine Halbleitervorrichtung 100, welche eine IGBT-Region 10 und eine Diodenregion 20 aufweist, die Seite an Seite in einer Streifenform bereitgestellt sind, und die in der nachfolgenden Beschreibung vereinfacht als „Streifentyp“ bezeichnet werden kann. 2 veranschaulicht eine Halbleitervorrichtung 101, welche mehrere Diodenregionen 20, die in einer vertikalen Richtung und in einer horizontalen Richtung bereitgestellt sind, und eine IGBT-Region 10 umfasst, die um die Diodenregionen 20 bereitgestellt ist, und welche in der nachfolgenden Beschreibung vereinfacht als „Inseltyp“ bezeichnet werden kann.
  • <Gesamte Ebenenstruktur des Streifentyps>
  • In 1 weist die Halbleitervorrichtung 100 die IGBT-Region 10 und die Diodenregion 20 in einer Halbleitervorrichtung auf. Die IGBT-Region 10 und die Diodenregion 20 erstrecken sich jeweils von einer Endseite zur anderen Endseite der Halbleitervorrichtung 100, und sind in einer Richtung, die orthogonal zu einer jeweiligen Erstreckungsrichtung der IGBT-Region 10 und der Diodenregion 20 ist, abwechselnd in einer Streifenform angeordnet. 1 veranschaulicht drei IGBT-Regionen 10 und zwei Diodenregionen 20, und eine Struktur, in der sämtliche Diodenregionen 20 zwischen den korrespondierenden IGBT-Regionen 10 eingefügt sind. Die Anzahl der IGBT-Regionen 10 und der Diodenregionen 20 ist jedoch nicht auf diese beschränkt, die Anzahl der IGBT-Regionen 10 kann drei oder mehr, oder drei oder weniger sein, und die Anzahl der Diodenregionen 20 kann zwei oder mehr, oder zwei oder weniger sein. Orte der IGBT-Regionen 10 und der Diodenregionen 20 in 1 können vertauscht sein, und sämtliche IGBT-Regionen 10 können zwischen den korrespondierenden Diodenregionen 20 eingefügt sein. Darüber hinaus können die IGBT-Regionen 10 und die Diodenregionen 20 eine nach der anderen nebeneinander angeordnet sein.
  • Wie in 1 veranschaulicht, ist eine Pad-Region 40 neben der IGBT-Region 10 auf einer unteren Seite in der Figur bereitgestellt. Die Pad-Region 40 ist mit einem Steuer-Pad 41 zu Steuerung der Halbleitervorrichtung 100 bereitgestellt. In der nachfolgenden Beschreibung können die IGBT-Region 10 und die Diodenregion 20 gemeinsam als Zellregion bezeichnet werden. Eine Abschlussregion 30 ist um eine Region bereitgestellt, welche die Zellregion und die Pad-Region 40 umfasst, um einer Stehspannung der Halbleitervorrichtung 100 standzuhalten. Die Abschlussregion 30 kann in geeigneter Weise mit einer wohlbekannten Stehspannungsstandhaltestruktur bereitgestellt sein. Die Stehspannungsstandhaltestruktur kann beispielsweise derart ausgebildet sein, dass ein Feldbegrenzungsring (FLR), in welchem eine Zellregion durch eine p-Typ Abschlusswannenschicht eines p-Typ Halbleiters umgeben ist, oder eine Variation einer lateralen Dotierung (VLD), in welcher eine Zellregion durch eine p-Typ Wannenschicht mit einem Konzentrationsgradienten umgeben ist, auf der ersten Hauptflächenseite bereitgestellt ist, d. h., einer Seite der vorderen Fläche der Halbleitervorrichtung 100. Die Anzahl von p-Typ Abschlusswannenschichten in der Form eines Rings, die für den FLR verwendet wird und die Konzentrationsverteilung, die für die VLD verwendet wird, können in geeigneter Weise in Abhängigkeit einer Stehspannungsauslegung der Halbleitervorrichtung 100 gewählt werden.
  • Das Steuer-Pad 41 umfasst zum Beispiel ein Strommess-Pad 41a und/oder ein Kelvin-Emitter-Pad 41b und/oder ein Gate-Pad 41c und/oder Temperaturmessdioden-Pads 41d, 41e.
  • Das Strommess-Pad 41a ist ein Steuer-Pad zum Erfassen eines Stroms, der durch die Zellregion der Halbleitervorrichtung 100 fließt. Das Strommess-Pad 41a ist elektrisch mit der Zelle verbunden, um es einem Strom zu ermöglichen, derart durch die Zellregion der Halbleitervorrichtung 100 zu fließen, dass ein Strom von einem Bruchteil bis zu einem Bruchteil von einigen Zehntausend, der durch die gesamte Zellregion fließt, durch einen Teil der IGBT-Zelle oder der Diodenzelle in der Zellregion fließt.
  • Das Kelvin-Emitter-Pad 41b und das Gate-Pad 41c sind jeweils ein Steuer-Pad, an welchem eine Gate-Treiberspannung zur Ein-/Aussteuerung der Halbleitervorrichtung 100 angelegt wird. Das Kelvin-Emitter-Pad 41b ist mit einer p-Typ Basisschicht der IGBT-Zelle elektrisch verbunden. Das Gate-Pad 41c ist elektrisch mit einer Gate-Grabenelektrode der IGBT-Zelle verbunden. Das Kelvin-Emitter-Pad 41b und die p-Typ Basisschicht können elektrisch verbunden sein, wobei eine p+-Typ Kontaktschicht dazwischen eingefügt ist.
  • Die Temperaturmessdioden-Pads 41d, 41e sind Steuer-Pads, welche elektrisch mit einer Anode und einer Kathode der Temperaturmessdiode, die in der Halbleitervorrichtung 100 bereitgestellt ist, verbunden sind. Eine Spannung zwischen der Anode und der Kathode der Temperaturmessdiode (nicht gezeigt), die in der Zellregion bereitgestellt ist, wird durch die Temperaturmessdioden-Pads 41d, 41e gemessen, und eine Temperatur der Halbleitervorrichtung 100 wird auf Basis der Spannung gemessen.
  • <Gesamte Ebenenstruktur des Inseltyps>
  • In 2 weist die Halbleitervorrichtung 101 die IGBT-Region 10 und die Diodenregion 20 in einer Halbleitervorrichtung auf. Mehrere Diodenregionen 20 sind Seite an Seite jeweils in der vertikalen Richtung und der horizontalen Richtung in der Halbleitervorrichtung 101 angeordnet, und der Randbereich jeder der Diodenregionen 20 ist durch die IGBT-Region 10 umgeben. Das heißt, die mehreren Diodenregionen 20 sind in einer Inselform in der IGBT-Region 10 bereitgestellt. 2 veranschaulicht eine Struktur, in welcher die Diodenregion 20 in einer Matrix mit vier Spalten in einer links-rechts-Richtung in der Figur und mit zwei Zeilen in der vertikalen Richtung in der Figur bereitgestellt ist. Die Anzahl und die Anordnung der Diodenregionen 20 ist jedoch nicht auf diese beschränkt. Eine oder mehr Diodenregionen 20 können in der IGBT-Region 10 verstreut ausgebildet sein, solange der Randbereich der jeweiligen Diodenregionen 20 durch die IGBT-Region 10 umgeben ist.
  • Wie in 2 veranschaulicht, ist die Pad-Region 40 neben einer unteren Seite der IGBT-Region 10 in der Figur bereitgestellt. Die Pad-Region 40 ist eine Region, in der das Steuer-Pad 41 zum Steuern der Halbleitervorrichtung 101 bereitgestellt ist. Selbst in der Beschreibung hier sind die IGBT-Region 10 und die Diodenregion 20 gemeinsam als Zellregion bezeichnet. Die Abschlussregion 30 ist um eine Region bereitgestellt, welche die Zellregion und die Pad-Region 40 enthält, um der Stehspannung der Halbleitervorrichtung 101 standzuhalten. Die Abschlussregion 30 kann in geeigneter Weise mit einer wohlbekannten Stehspannungsstandhaltestruktur bereitgestellt sein. Die Stehspannungsstandhaltestruktur kann derart ausgebildet sein, dass zum Beispiel ein FLR, in welchem eine die Zellregion und die Pad-Region 40 enthaltene Region durch eine p-Typ Abschlusswannenschicht eines p-Typ Halbleiters umgeben ist, oder eine VLD, in welcher die Zellregion durch eine p-Wannenschicht mit einem Konzentrationsgradienten umgeben ist, auf der ersten Hauptflächenseite bereitgestellt ist, d. h. auf der Seite der vorderen Fläche der Halbleitervorrichtung 101. Die Anzahl von p-Typ Abschlusswannenschichten in der Form eines Rings, die für den FLR verwendet wird und die Konzentrationsverteilung, die für die VLD verwendet wird, können in geeigneter Weise in Abhängigkeit einer Stehspannungsauslegung der Halbleitervorrichtung 101 gewählt werden.
  • Das Steuer-Pad 41 umfasst zum Beispiel ein Strommess-Pad 41a und/oder ein Kelvin-Emitter-Pad 41b und/oder ein Gate-Pad 41c und/oder Temperaturmessdioden-Pads 41d, 41e.
  • Das Strommess-Pad 41a ist ein Steuer-Pad zum Erfassen eines Stroms, der durch die Zellregion der Halbleitervorrichtung 101 fließt. Das Strommess-Pad 41a ist elektrisch mit der Zelle verbunden, um es einem Strom zu ermöglichen, derart durch die Zellregion der Halbleitervorrichtung 101 zu fließen, dass ein Strom von einem Bruchteil bis zu einem Bruchteil von einigen Zehntausend, der durch die gesamte Zellregion fließt, durch einen Teil der IGBT-Zelle oder der Diodenzelle in der Zellregion fließt.
  • Das Kelvin-Emitter-Pad 41b und das Gate-Pad 41c sind jeweils ein Steuer-Pad, an welchem eine Gate-Treiberspannung zur Ein-/Aussteuerung der Halbleitervorrichtung 101 angelegt wird. Das Kelvin-Emitter-Pad 41b ist elektrisch mit einer p-Typ Basisschicht und einer n+-Typ Source-Schicht der IGBT-Zelle verbunden. Das Gate-Pad 41c ist elektrisch mit einer Gate-Grabenelektrode der IGBT-Zelle verbunden. Das Kelvin-Emitter-Pad 41b und die p-Typ Basisschicht können elektrisch verbunden sein, wobei eine p+-Typ Kontaktschicht dazwischen eingefügt ist.
  • Die Temperaturmessdioden-Pads 41d, 41e sind Steuer-Pads, welche elektrisch mit einer Anode und einer Kathode der Temperaturmessdiode, die in der Halbleitervorrichtung 101 bereitgestellt ist, verbunden sind. Eine Spannung zwischen der Anode und der Kathode der Temperaturmessdiode (nicht gezeigt), die in der Zellregion bereitgestellt ist, wird durch die Temperaturmessdioden-Pads 41d, 41e gemessen, und eine Temperatur der Halbleitervorrichtung 101 wird auf Basis der Spannung gemessen.
  • <IGBT-Region 10>
  • 3 ist eine teilweise vergrößerte Draufsicht, welche eine Struktur der IGBT-Region 10 einer Halbleitervorrichtung veranschaulicht, die ein RC-IGBT ist. Konkret ist 3 eine vergrößerte Ansicht einer Region, die durch eine gestrichelte Linie 82 in der in 1 veranschaulichten Halbleitervorrichtung 100 oder in der in 2 veranschaulichten Halbleitervorrichtung 101 umgeben ist.
  • Die 4 und 5 sind jeweils eine Schnittansicht, welche eine Struktur der IGBT-Region 10 der Halbleitervorrichtung veranschaulicht, die ein RC-IGBT ist. Konkret ist 4 eine Schnittansicht, die entlang einer gepunktet-und-gestrichelten Linie A-A der in 3 veranschaulichten Halbleitervorrichtung 100, 101 entnommen ist, und 5 ist eine Schnittansicht, die entlang einer gepunktet-und-gestrichelten Linie B-B der in 3 veranschaulichten Halbleitervorrichtung 100, 101 entnommen ist.
  • Wie in 3 veranschaulicht, umfasst die IGBT-Region 10 ein aktives Graben-Gate 11 und ein Dummy-Graben-Gate 12, die jeweils in einer Streifenform bereitgestellt sind. die Halbleitervorrichtung 100 ist derart ausgebildet, dass sich das aktive Graben-Gate 11 und das Dummy-Graben-Gate 12 in einer Längsrichtung der IGBT-Region 10 erstrecken, und die Längsrichtung der IGBT-Region 10 korrespondiert jeweils mit einer Längsrichtung des aktiven Graben-Gates 11 und des Dummy-Graben-Gates 12. Im Gegensatz dazu ist die Halbleitervorrichtung 101 derart ausgebildet, dass in der IGBT-Region 10 eine Längsrichtung und eine Querrichtung nicht speziell unterschieden werden, und eine links-rechts Richtung in der Figur kann mit der Längsrichtung des aktiven Graben-Gates 11 und des Dummy-Graben-Gates 12 korrespondieren, oder es kann eine vertikale Richtung in der Figur mit der Längsrichtung des aktiven Graben-Gates 11 und des Dummy-Graben-Gates 12 korrespondieren.
  • Das aktive Graben-Gate 11 ist aus einer Gate-Grabenelektrode 11a ausgebildet, die in einem Graben eine Halbleitersubstrats über eine Gate-Grabenisolierschicht 11b bereitgestellt ist. Das Dummy-Graben-Gate 12 ist aus einer Dummy-Grabenelektrode 12a ausgebildet, die in einem Graben des Halbleitersubstrats über eine Dummy-Grabenisolierschicht 12b bereitgestellt ist. Die Gate-Grabenelektrode 11a des aktiven Graben-Gates 11 ist elektrisch mit dem Gate-Pad 41c verbunden. Die Dummy-Grabenelektrode 12a des Dummy-Graben-Gates 12 ist elektrisch mit einer Emitterelektrode verbunden, die auf der ersten Hauptfläche der Halbleitervorrichtung 100, 101 bereitgestellt ist.
  • Eine n+-Typ Source-Schicht 13 ist in Kontakt stehend mit der Gate-Grabenisolierschicht 11b auf jeder Seite des aktiven Graben-Gates 11 in dessen Breitenrichtung bereitgestellt. Die n+-Typ Source-Schicht 13 ist eine Halbleiterschicht, die zum Beispiel Arsen oder Phosphor als n-Typ Störstellen aufweist, und die n-Typ Störstellen weisen eine Konzentration von zum Beispiel 1,0E + 17/cm3 bis 1,0E + 20/cm3 auf. Die n+-Typ Source-Schicht 13 ist abwechselnd mit einer p+-Typ Kontaktschicht 14 entlang einer Erstreckungsrichtung des aktiven Graben-Gates 11 bereitgestellt. Die p+-Typ Kontaktschicht 14 ist zwischen zwei benachbarten Dummy-Graben-Gates 12 in Kontakt stehend mit der Dummy-Grabenisolierschicht 12b bereitgestellt. Die p+-Typ Kontaktschicht 14 ist eine Halbleiterschicht, die zum Beispiel Bor oder Aluminium als p-Typ Störstellen aufweist, und die p-Typ Störstellen weisen eine Konzentration von zum Beispiel 1,0E + 15/cm3 bis 1,0E + 20/cm3 auf.
  • Wie in 3 veranschaulicht, sind in der IGBT-Region 10 der Halbleitervorrichtung 100, 101 drei Dummy-Graben-Gates 12, die Seite an Seite angeordnet sind, neben drei aktiven Graben-Gates 11 angeordnet, die Seite an Seite angeordnet sind. Anschließend werden neben den drei Seite an Seite angeordneten Dummy-Graben-Gates 12 drei aktive Graben-Gates 11, die sich von Vorstehenden unterscheiden, Seite an Seite angeordnet. Wie oben beschrieben, weist die IGBT-Region 10 eine Struktur auf, in der ein Satz aktiver Graben-Gates 11 und ein Satz von Dummy-Graben-Gates 12 abwechselnd angeordnet ist. Obwohl in 3 die Anzahl aktiver Graben-Gates 11, die in einem Satz aktiver Graben-Gates 11 enthalten sind, auf drei festgelegt ist, kann sie eins oder mehr betragen. Die Anzahl von Dummy-Graben-Gates 12, die in einem Satz von Dummy-Graben-Gates 12 enthalten sind, kann eins oder mehr betragen, und die Anzahl der Dummy-Graben-Gates 12 kann null sein. Das heißt, sämtliche in der IGBT-Region 10 bereitgestellten Gaben-Gates können aktive Graben-Gates 11 sein.
  • 4 ist eine Schnittansicht der Halbleitervorrichtung 100, 101, die entlang der gepunktet-und-gestrichelten Linie A-A in 3 entnommen ist, und eine Schnittansicht der IGBT-Region 10 ist. Die Halbleitervorrichtung 100, 101 weist eine aus einem Halbleitersubstrat ausgebildete n--Typ Drift-Schicht 1 auf. Die n--Typ Drift-Schicht 1 ist eine Halbleiterschicht, die zum Beispiel Arsen oder Phosphor als n-Typ Störstellen aufweist, und die n-Typ Störstellen weisen eine Konzentration von zum Beispiel 1,0E + 12/cm3 bis 1,0E + 15/cm3 auf. Die Konzentration der n-Typ Störstellen in der oben beschriebenen n+-Typ Source-Schicht 13 ist höher, als die Konzentration der n-Typ Störstellen in der n--Typ Drift-Schicht 1.
  • In 4 reicht das Halbleitersubstrat von der n+-Typ Source-Schicht 13 und der p+-Typ Kontaktschicht 14 bis zu einer p-Typ Kollektorschicht 16. In 4 werden ein oberes Ende der n+-Typ Source-Schicht 13 und der p+-Typ Kontaktschicht 14 in der Figur als die erste Hauptfläche bezeichnet, welche die Seite der ersten Hauptfläche des Halbleitersubstrats ist, und ein unteres Ende der p-Typ Kollektorschicht 16 in der Figur wird als die zweite Hauptfläche bezeichnet, welche die Seite der zweiten Hauptfläche des Halbleitersubstrats ist. Die erste Hauptfläche des Halbleitersubstrats ist die Hauptfläche auf einer Seite einer vorderen Fläche der Halbleitervorrichtung 100, 101, und die zweite Hauptfläche des Halbleitersubstrats ist die Hauptfläche auf einer Seite einer rückwärtigen Fläche der Halbleitervorrichtung 100, 101. Die Halbleitervorrichtung 100, 101 weist die n--Typ Drift-Schicht 1 zwischen der ersten Hauptfläche und der zweiten Hauptfläche, welche der ersten Hauptfläche in der IGBT-Region 10 der Zellregion zugewandt ist, auf. Das Halbleitersubstrat kann ausgebildet sein, indem es zum Beispiel einen Wafer und/oder eine epitaktische Wachstumsschicht enthält. Das Halbleitersubstrat kann einen Halbleiter mit breitem Bandabstand (Siliziumkarbid (SiC)), Galliumnitrid (GaN), Diamant) aufweisen, der in der Lage ist, unter hohen Temperaturen stabil zu arbeiten.
  • Wie in 4 veranschaulicht, weist die IGBT-Region 10 eine n-Typ Ladungsträgerspeicherschicht 2 auf, die auf der ersten Hauptflächenseite der n--Typ Drift-Schicht 1 bereitgestellt ist, und die eine höhere Konzentration von n-Typ Störstellen aufweist, als die n--Typ Drift-Schicht 1. Die n-Typ Ladungsträgerspeicherschicht 2 ist eine Halbleiterschicht, die zum Beispiel Arsen oder Phosphor als n-Typ Störstellen aufweist, und die n-Typ Störstellen weisen eine Konzentration von zum Beispiel 1,0E + 13/cm3 bis 1,0E + 17/cm3 auf. Die Halbleitervorrichtung 100, 101 kann derart ausgebildet sein, dass die n-Typ Ladungsträgerspeicherschicht 2 nicht bereitgestellt ist und die --Typ Drift-Schicht 1 auch in einer Region der n-Typ Ladungsträgerspeicherschicht 2 bereitgestellt ist, die in 4 veranschaulicht ist. Das Bereitstellen der n-Typ Ladungsträgerspeicherschicht 2 ermöglicht eine Reduzierung eines elektrischen Leistungsverlustes, wenn ein Strom in der IGBT-Region 10 fließt. Die n-Typ Ladungsträgerspeicherschicht 2 und die n--Typ Drift-Schicht 1 können gemeinsam als Drift-Schicht bezeichnet werden.
  • Die n-Typ Ladungsträgerspeicherschicht 2 wird derart ausgebildet, dass n-Typ Verunreinigungen in das Halbleitersubstrat, welches die n--Typ Drift-Schicht 1 bildet, ionenimplantiert werden, und anschließend werden injizierte n-Typ Störstellen im Halbleitersubstrat, welches die n--Typ Drift-Schicht 1 ist, durch eine Wärmebehandlung (engl. „annealing“) verteilt.
  • Eine p-Typ Basisschicht 15 ist auf der ersten Hauptflächenseite der n-Typ Ladungsträgerspeicherschicht 2 bereitgestellt. Die p-Typ Basisschicht 15 ist eine Halbleiterschicht, die zum Beispiel Bor oder Aluminium als p-Typ Störstellen aufweist, und die p-Typ Störstellen weisen zum Beispiel eine Konzentration von 1,0E + 12/cm3 bis 1,0E + 19/cm3 auf. Die p-Typ Basisschicht 15 steht in Kontakt mit der Gate-Grabenisolierschicht 11b des aktiven Gate-Grabens 11.
  • Die n+-Typ Source-Schicht 13, die in Kontakt mit der Gate-Grabenisolierschicht 11b des aktiven Graben-Gates 11 steht, ist in einem Teil einer Region auf der ersten Hauptflächenseite der p-Typ Basisschicht 15 bereitgestellt, und die p+-Typ Kontaktschicht 14 ist selektiv in dem Anderen der Region auf der ersten Hauptflächenseite der p-Typ Basisschicht 15 bereitgestellt. Die n+-Typ Source-Schicht 13 und die p+-Typ Kontaktschicht 14 bilden die erste Hauptfläche des Halbleitersubstrats. Die p+-Typ Kontaktschicht 14 ist eine Region, die eine höhere Konzentration von p-Typ Störstellen aufweist, als die p-Typ Basisschicht 15. Wenn es erforderlich ist, die p+-Typ Kontaktschicht 14 und die p-Typ Basisschicht 15 voneinander zu unterscheiden, können sie individuell bezeichnet werden. Alternativ können die p+-Typ Kontaktschicht 14 und die p-Typ Basisschicht 15 gemeinsam als p-Typ Basisschicht bezeichnet werden.
  • In der Halbleitervorrichtung 100, 101 ist eine n-Typ Pufferschicht 3, welche eine höhere Konzentration von n-Typ Störstellen aufweist, als die n--Typ Drift-Schicht 1, auf der zweiten Hauptflächenseite der n--Typ Drift-Schicht 1 bereitgestellt. Die n-Typ Pufferschicht 3 ist bereitgestellt, um zu verhindern, dass eine Verarmungsschicht, die sich von der p-Typ Basisschicht 15 in Richtung der zweiten Hauptfläche erstreckt, durchgreift, wenn die Halbleitervorrichtung 100, 101 ausgeschaltet wird. Die n-Typ Pufferschicht 3 kann ausgebildet werden, indem zum Beispiel Phosphor (P) oder ein Proton (H+) injiziert wird, oder sie kann ausgebildet werden, indem sowohl Phosphor (P), als auch ein Proton (H+) injiziert werden. Die n-Typ Pufferschicht 3 enthält n-Typ Störstellen, die eine Konzentration von zum Beispiel 1,0E + 12/cm3 bis 1,0E + 18/cm3 aufweisen. Die Halbleitervorrichtung 100, 101 kann derart ausgebildet sein, dass die n-Typ Pufferschicht 3 nicht bereitgestellt ist und die n--Typ Drift-Schicht 1 in einer Region der n-Typ Pufferschicht 3 bereitgestellt ist, die in 4 veranschaulicht ist. Die n-Typ Pufferschicht 3 und die n--Typ Drift-Schicht 1 können gemeinsam als Drift-Schicht bezeichnet werden.
  • In der Halbleitervorrichtung 100, 101 ist die p-Typ Kollektorschicht 16 auf der zweiten Hauptflächenseite der n-Typ Pufferschicht 3 bereitgestellt. Das heißt, die p-Typ Kollektorschicht 16 ist zwischen der n--Typ Drift-Schicht 1 und der zweiten Hauptfläche bereitgestellt. Die p-Typ Kollektorschicht 16 ist einen Halbleiterschicht, welche zum Beispiel Bor oder Aluminium als p-Typ Störstellen aufweist, und die p-Typ Störstellen können eine Konzentration von zum Beispiel 1,0E + 16/cm3 bis 1,0E + 20/cm3 aufweisen. Die p-Typ Kollektorschicht 16 bildet die zweite Hauptfläche des Halbleitersubstrats. Die p-Typ Kollektorschicht 16 kann nicht nur in der IGBT-Region 10, sondern auch in der Abschlussregion 30 bereitgestellt sein. Die p-Typ Kollektorschicht 16 kann teilweise von der IGBT-Region 10 zur Diodenregion 20 hervorragen.
  • Wie in 4 veranschaulicht, ist die IGBT-Region 10 der Halbleitervorrichtung 100, 101 mit einem Graben bereitgestellt, der durch die p-Typ Basisschicht 15 von der ersten Hauptfläche des Halbleitersubstrats führt und die n--Typ Drift-Schicht 1 erreicht. Das aktive Graben-Gate 11 ist aus der Gate-Grabenelektrode 11a ausgebildet, die jeweils in einigen Gräben über die Gate-Grabenisolierschicht 11b bereitgestellt ist. Die Gate-Grabenelektrode 11a ist der n--Typ Drift-Schicht 1 zugewandt, wobei die Gate-Grabenisolierschicht 11b dazwischen eingefügt ist. Das Dummy-Graben-Gate 12 ist aus der Dummy-Grabenelektrode 12a ausgebildet, die jeweils in einigen Gräben über die Dummy-Grabenisolierschicht 12b bereitgestellt ist. Die Dummy-Grabenelektrode 12a ist der n--Typ Drift-Schicht 1 zugewandt, wobei die Dummy-Grabenisolierschicht 12b dazwischen eingefügt ist.
  • Die Gate-Grabenisolierschicht 11b des aktiven Graben-Gates 11 steht in Kontakt mit der p-Typ Basisschicht 15 und der n+-Typ Source-Schicht 13. Wenn eine Gate-Treiberspannung an der Gate-Grabenelektrode 11a anliegt, wird ein Kanal in der p-Typ Basisschicht 15 ausgebildet, die in Kontakt mit der Gate-Grabenisolierschicht 11b des aktiven Graben-Gates 11 steht.
  • Wie in 4 veranschaulicht, ist eine Zwischenschichtisolierschicht 4 auf der Gate-Grabenelektrode 11a des aktiven Graben-Gates 11 bereitgestellt. Ein Barrieremetall 5 ist in einer Region bereitgestellt, in welcher die Zwischenschichtisolierschicht 4 nicht bereitgestellt ist auf der ersten Hauptfläche des Halbleitersubstrats und der Zwischenschichtisolierschicht 4. Das Barrieremetall 5 kann zum Beispiel ein Titan (Ti) enthaltender Leiter sein, konkret Titannitrid, oder TiSi, welches durch Legieren von Titan und Silizium (Si) erhalten wird. Wie in 4 veranschaulicht, steht das Barrieremetall 5 in ohmschem Kontakt mit der n+-Typ Source-Schicht 13, der p+-Typ Kontaktschicht 14, und der Dummy-Grabenelektrode 12a, und ist elektrisch mit der n+-Typ Source-Schicht 13, der p+-Typ Kontaktschicht 14 und der Dummy-Grabenelektrode 12a verbunden. Anschließend wird das Barrieremetall 5 durch die Zwischenschichtisolierschicht 4 elektrisch von der Gate-Grabenelektrode 11a isoliert.
  • Eine Emitterelektrode 6 ist auf dem Barrieremetall 5 bereitgestellt. Die Emitterelektrode 6 kann zum Beispiel aus einer Aluminiumlegierung wie einer Aluminium-Siliziumlegierung (AI-Si basierte Legierung) ausgebildet sein, und kann aus mehreren Schichten von Metallschichten ausgebildet sein, in welchen Plattierschichten auf einer Elektrode ausgebildet sind, die aus der Aluminiumlegierung mittels stromlosem Plattieren oder Elektrolyseplattieren ausgebildet sind. Die Plattierschichten, die durch stromloses Plattieren oder elektrolytisches Plattieren ausgebildet sind, können zum Beispiel jeweils eine Nickel- (Ni) Plattierschicht sein. Wenn eine dünne Region vorliegt, wie zwischen benachbarten Zwischenschichtisolierschichten 4, in welcher eine gute Einbettung mit der Emitterelektrode 6 nicht erreicht werden kann, kann eine Wolframschicht, welche bessere Einbettungseigenschaften aufweist, als die Emitterelektrode 6 in der dünnen Region aufgebracht werden, um die Emitterelektrode 6 auf der Wolframschicht bereitzustellen. Die Emitterelektrode 6 kann auf der n+-Typ Source-Schicht 13, der p+-Typ Kontaktschicht 14, und der Dummy-Grabenelektrode 12a bereitgestellt sein, ohne das Barrieremetall 5 bereitzustellen. Das Barrieremetall 5 kann nur auf einer n-Typ Halbleiterschicht wie der n+-Typ Source-Schicht 13 bereitgestellt sein. Das Barrieremetall 5 und die Emitterelektrode 6 können gemeinsam als Emitterelektrode bezeichnet werden.
  • Obwohl 4 eine Struktur veranschaulicht, in der die Zwischenschichtisolierschicht 4 nicht auf der Dummy-Grabenelektrode 12a des Dummy-Graben-Gates 12 bereitgestellt ist, kann die Zwischenschichtisolierschicht 4 auf der Dummy-Grabenelektrode 12a des Dummy-Graben-Gates 12 in einem Schnittbereich in 4 bereitgestellt sein. Wenn die Zwischenschichtisolierschicht 4 auf der Dummy-Grabenelektrode 12a des Dummy-Graben-Gates 12 im Schnittbereich in 4 bereitgestellt ist, können die Emitterelektrode 6 und die Dummy-Grabenelektrode 12a in einem anderen Schnittbereich elektrisch verbunden sein.
  • Eine Kollektorelektrode 7 ist auf der zweiten Hauptflächenseite der p-Typ Kollektorschicht 16 bereitgestellt. Wie bei der Emitterelektrode 6 kann die Kollektorelektrode 7 aus einer Aluminiumlegierung oder mehreren Schichten einer Aluminiumlegierung mit einer Plattierschicht ausgebildet sein. Die Kollektorelektrode 7 kann eine von der Emitterelektrode 6 abweichende Struktur aufweisen. Die Kollektorelektrode 7 steht in ohmschem Kontakt mit der p-Typ Kollektorschicht 16 und ist elektrisch mit der p-Typ Kollektorschicht 16 verbunden.
  • 5 ist eine Schnittansicht der Halbleitervorrichtung 100, 101, die entlang der gepunktet-und-gestrichelten B-B in 3 entnommen ist, und eine Schnittansicht der IGBT-Region 10 ist. Anders als der Schnittbereich, der entlang der gepunktet-und-gestrichelten Linie A-A in 4 entnommen ist, enthält der Schnittbereich, der entlang der gepunktet-und-gestrichelten B-B in 5 entnommen ist, nicht die n+-Typ Source-Schicht 13, die in Kontakt mit dem aktiven Graben-Gate 11 steht und auf der ersten Hauptflächenseite des Halbleitersubstrats bereitgestellt ist. Das heißt, die n+-Typ Source-Schicht 13, die in 3 veranschaulicht ist, ist selektiv auf der ersten Hauptflächenseite der p-Typ Basisschicht bereitgestellt. Die p-Typ Basisschicht auf die hier Bezug genommen wird, weist die p-Typ Basisschicht 15 und die p+-Typ Kontaktschicht 14 auf.
  • <Diodenregion 20>
  • 6 ist eine teilweise vergrößerte Draufsicht, welche eine Struktur der Diodenregion 20 der Halbleitervorrichtung veranschaulicht, die ein RC-IGBT ist. Konkret ist 6 eine vergrößerte Ansicht einer Region, welche durch eine gestrichelte Linie 83 in der in 1 veranschaulichten Halbleitervorrichtung 100, 101 umgeben ist.
  • Die 7 und 8 sind jeweils eine Schnittansicht, welche die Struktur der Diodenregion 20 der Halbleitervorrichtung veranschaulicht, welche ein RC-IGBT ist. Konkret ist 7 eine Schnittansicht, die entlang der gepunktet-und-gestrichelten Linie C-C der in 6 veranschaulichten Halbleitervorrichtung 100, 101 entnommen ist, und 8 ist eine Schnittansicht, die entlang der gepunktet-und-gestrichelten Linie D-D der in 6 veranschaulichten Halbleitervorrichtung 100, 101 entnommen ist.
  • Diodengraben-Gates 21 sind entlang der ersten Hauptfläche der Halbleitervorrichtung 100, 101 bereitgestellt, während sie sich von einer Endseite der Diodenregion 20 in der Zellregion in Richtung der anderen Endseite erstrecken, welche der einen Endseite gegenüberliegt. Ein Diodengraben-Gate 21 ist aus einer Diodengrabenelektrode 21a ausgebildet, die in einem Graben in der Diodenregion 20 über eine Diodengrabenisolierschicht 21b bereitgestellt ist. Die Diodengrabenelektrode 21a ist der n--Typ Drift-Schicht 1 zugewandt, wobei die Diodengrabenisolierschicht 21b dazwischen eingefügt ist.
  • Zwischen zwei benachbarten Diodengraben-Gates 21 sind eine p+-Typ Kontaktschicht 24 und eine p-Typ Anodenschicht 25, welche eine geringere Konzentration von p-Typ Störstellen aufweist, als die p+-Typ Kontaktschicht 24, bereitgestellt. Die p+-Typ Kontaktschicht 24 ist eine Halbleiterschicht, die zum Beispiel Bor oder Aluminium als p-Typ Störstellen aufweist, und die p-Typ Störstellen weisen eine Konzentration von zum Beispiel 1,0E + 15/cm3 bis 1,0E + 20/cm3 auf. Die p-Typ Anodenschicht 25 ist eine Halbleiterschicht, die zum Beispiel Bor oder Aluminium als p-Typ Störstellen aufweist, und die p-Typ Störstellen weisen zum Beispiel eine Konzentration von 1,0E + 12/cm3 bis 1,0E + 19/cm3 auf. Die p+-Typ Kontaktschicht 24 und die p-Typ Anodenschicht 25 sind abwechselnd in einer Längsrichtung des Diodengraben-Gates 21 bereitgestellt.
  • 7 ist eine Schnittansicht der Halbleitervorrichtung 100, 101, die entlang der gepunktet-und-gestrichelten Linie C-C in 6 bereitgestellt ist, und eine Schnittansicht der Diodenregion 20 ist. Die Halbleitervorrichtung 100, 101 weist die Diodenregion 20 auf, welche wie die IGBT-Region 10 ebenfalls die aus einem Halbleitersubstrat ausgebildete n--Typ Drift-Schicht 1 aufweist. Die n--Typ Drift-Schicht 1 in der Diodenregion 20 und die n--Typ Drift-Schicht 1 in der IGBT-Region 10 sind durchgehend und integral in einem identischen Halbleitersubstrat ausgebildet.
  • In 7 reicht das Halbleitersubstrat von p+-Typ Kontaktschicht 24 bis zu einer n+-Typ Kathodenschicht 26. In 7 wird ein oberes Ende der p+-Typ Kontaktschicht 24 in der Figur als die erste Hauptfläche des Halbleitersubstrats bezeichnet, und ein unteres Ende der n+-Typ Kathodenschicht 26 in der Figur wird als die zweite Hauptfläche des Halbleitersubstrats bezeichnet. Die erste Hauptfläche der Diodenregion 20 und die erste Hauptfläche der IGBT-Region 10 sind in derselben Fläche enthalten, und die zweite Hauptfläche der Diodenregion 20 und die zweite Hauptfläche der IGBT-Region 10 sind in derselben Fläche enthalten.
  • Wie in 7 veranschaulicht und wie in der IGBT-Region 10, ist in der Diodenregion 20 die n-Typ Ladungsträgerspeicherschicht 2 auf der ersten Hauptflächenseite der n--Typ Drift-Schicht 1 bereitgestellt, und die n-Typ Pufferschicht 3 ist auf der zweiten Hauptflächenseite der n--Typ Drift-Schicht 1 bereitgestellt. Die n-Typ Ladungsträgerspeicherschicht 2 und die n-Typ Pufferschicht 3, die in der Diodenregion 20 bereitgestellt sind, können eine identische Struktur zur n-Typ Ladungsträgerspeicherschicht 2 und der n-Typ Pufferschicht 3 aufweisen, die in der IGBT-Region 10 bereitgestellt sind. Die n-Typ Ladungsträgerspeicherschicht 2 ist nicht notwendigerweise in der IGBT-Region 10 und der Diodenregion 20 bereitgestellt. Zum Beispiel kann die n-Typ Ladungsträgerspeicherschicht 2 in der IGBT-Region 10 bereitgestellt sein, muss aber nicht in der Diodenregion 20 bereitgestellt sein. Wie in der IGBT-Region 10 können die n--Typ Drift-Schicht 1, die n-Typ Ladungsträgerspeicherschicht 2, und die n-Typ Pufferschicht 3 gemeinsam als Drift-Schicht bezeichnet werden.
  • Die p-Typ Anodenschicht 25 ist auf der ersten Hauptflächenseite der n-Typ Ladungsträgerspeicherschicht 2 bereitgestellt. Die p-Typ Anodenschicht 25 ist zwischen der n--Typ Drift-Schicht 1 und der ersten Hauptfläche bereitgestellt. Die p-Typ Anodenschicht 25 und die p-Typ Basisschicht 15 können gleichzeitig ausgebildet werden, indem es der p-Typ Anodenschicht 25 und der p-Typ Basisschicht 15 in der IGBT-Region 10 erlaubt ist, identisch hinsichtlich der Konzentration von p-Typ Störstellen zu sein. Die p-Typ Anodenschicht 25 kann derart ausgebildet sein, dass sie eine Konzentration von p-Typ Störstellen aufweist, die geringer ist, als eine Konzentration von p-Typ Störstellen der p-Typ Basisschicht 15 in der IGBT-Region 10, so dass eine Menge in die Diodenregion 20 injizierter positiver Löcher während eines Diodenbetriebs reduziert wird. Wenn die Menge von positiven Löchern, die während des Diodenbetriebs injiziert werden, reduziert wird, kann ein Erholungsverlust während des Diodenbetriebs reduziert werden.
  • Die p+-Typ Kontaktschicht 24 ist auf der ersten Hauptflächenseite der p-Typ Anodenschicht 25 bereitgestellt. Die p+-Typ Kontaktschicht 24 kann eine Konzentration von p-Typ Störstellen aufweisen, die identisch oder unterschiedlich ist bezüglich einer Konzentration von p-Typ Störstellen der p+-Typ Kontaktschicht 14 in der IGBT-Region 10. Die p+-Typ Kontaktschicht 24 bildet die erste Hauptfläche des Halbleitersubstrats. Die p+-Typ Kontaktschicht 24 ist eine Region, in welcher eine Konzentration von p-Typ Störstellen höher ist, als jene der p-Typ Anodenschicht 25. Wenn die p+-Typ Kontaktschicht 24 und die p-Typ Anodenschicht 25 unterschieden werden müssen, können sie individuell bezeichnet werden. Alternativ können die p+-Typ Kontaktschicht 24 und die p-Typ Anodenschicht 25 gemeinsam als p-Typ Anodenschicht bezeichnet werden.
  • Die n+-Typ Kathodenschicht 26 ist auf der zweiten Hauptflächenseite der Halbleitervorrichtung 100, 101 bereitgestellt, welche die n-Typ Pufferschicht 3 enthält. Das heißt, die n+-Typ Kathodenschicht 26 ist zwischen der n--Typ Drift-Schicht 1 und der zweiten Hauptfläche bereitgestellt. Die n+-Typ Kathodenschicht 26 ist eine Halbleiterschicht, die zum Beispiel Arsen oder Phosphor als n-Typ Störstellen aufweist, und die n-Typ Störstellen weisen eine Konzentration von zum Beispiel 1,0E + 16/cm3 bis 1,0E + 21/cm3 auf. Die n+-Typ Kathodenschicht 26 ist in einem Teil oder in der gesamten Diodenregion 20 bereitgestellt. Die n+-Typ Kathodenschicht 26 bildet die zweite Hauptfläche des Halbleitersubstrats. Obwohl nicht veranschaulicht, kann eine p-Typ Kathodenschicht, die ein p-Typ Halbleiter ist, durch selektives Injizieren von p-Typ Verunreinigungen in einen Teil einer Region bereitgestellt werden, in dem die n+-Typ Kathodenschicht 26 ausgebildet ist.
  • Wie in 7 veranschaulicht, ist die Diodenregion 20 der Halbleitervorrichtung 100, 101 mit einem Graben bereitgestellt, der von der ersten Hauptfläche des Halbleitersubstrats durch die p-Typ Anodenschicht 25 führt und die n--Typ Drift-Schicht 1 erreicht. Das Diodengraben-Gate 21 ist aus der Diodengrabenelektrode 21a ausgebildet, die in einem Graben der Diodenregion 20 über die Diodengrabenisolierschicht 21b bereitgestellt ist. Die Diodengrabenelektrode 21a ist der n--Typ Drift-Schicht 1 zugewandt, wobei die Diodengrabenisolierschicht 21b dazwischen eingefügt ist.
  • Wie in 7 veranschaulicht, ist das Barrieremetall 5 auf der Diodengrabenelektrode 21a und der p+-Typ Kontaktschicht 24 bereitgestellt. Das Barrieremetall 5 steht in ohmschem Kontakt mit der Diodengrabenelektrode 21a und der p+-Typ Kontaktschicht 24, und ist elektrisch mit der Diodengrabenelektrode 21a und der p+-Typ Kontaktschicht 24 verbunden. Das Barrieremetall 5 kann eine identische Struktur aufweisen wie das Barrieremetall 5 in der IGBT-Region 10.
  • Eine Emitterelektrode 6 ist auf dem Barrieremetall 5 bereitgestellt. Die Emitterelektrode 6, welche auf dem Barrieremetall 20 bereitgestellt ist, ist durchgehend mit der in der IGBT-Region 10 bereitgestellten Emitterelektrode 6 ausgebildet. Wie in dem Fall der IGBT-Region 10, können die Diodengrabenelektrode 21a und die p+-Typ Kontaktschicht 24 in ohmschen Kontakt mit der Emitterelektrode 6 gebracht werden, ohne das Barrieremetall 5 bereitzustellen.
  • Obwohl 7 eine Struktur veranschaulicht, in welcher die Zwischenschichtisolierschicht 4 wie sie in 4 veranschaulicht ist, nicht auf der Diodengrabenelektrode 21a des Diodengraben-Gates 21 bereitgestellt ist, kann die Zwischenschichtisolierschicht 4 auf der Grabenelektrode 21a in einem Schnittbereich von 7 bereitgestellt sein. Wenn die Zwischenschichtisolierschicht 4 auf der Diodengrabenelektrode 21a des Diodengraben-Gates 21 im Schnittbereich von 7 bereitgestellt ist, können die Emitterelektrode 6 und die Diodengrabenelektrode 21a in einem anderen Schnittbereich elektrisch miteinander verbunden sein.
  • Die Kollektorelektrode 7 ist auf der zweiten Hauptflächenseite der n+-Typ Kathodenschicht 26 ausgebildet. Wie bei der Emitterelektrode 6 ist die Kollektorelektrode 7 in der Diodenregion 20 durchgehend ausgebildet, wobei die Kollektorelektrode 7 in der IGBT-Region 10 bereitgestellt ist. Die Kollektorelektrode 7 steht in ohmschem Kontakt mit der n+-Typ Kathodenschicht 26 und ist elektrisch mit der n+-Typ Kathodenschicht 26 verbunden.
  • 8 ist eine Schnittansicht der Halbleitervorrichtung 100, 101, welche entlang der gepunktet-und-gestrichelten Linie D-D in 6 entnommen ist, und eine Schnittansicht der Diodenregion 20 ist. Anders als der Schnittbereich, der entlang der in 7 veranschaulichten gepunktet-und-gestrichelten Linie C-C entnommen ist, ist die p+-Typ Kontaktschicht 24 nicht zwischen der p-Typ Anodenschicht 25 und dem Barrieremetall 5 in dem Schnittbereich bereitgestellt, der entlang der gepunktet-und-gestrichelten Linie D-D in 8 entnommen ist, und die p-Typ Anodenschicht 25 ist die erste Hauptfläche des Halbleitersubstrats. Das heißt, die in 7 veranschaulichte p-Typ Kontaktschicht 24 ist selektiv auf der ersten Hauptflächenseite der p-Typ Anodenschicht 25 bereitgestellt.
  • <Struktur der Grenzregion zwischen der IGBT-Region 10 und der Diodenregion 20>
  • 9 ist eine Schnittansicht, welche eine Struktur einer Grenzregion zwischen der IGBT-Region 10 und der Diodenregion 20 der Halbleitervorrichtung veranschaulicht, die ein RC-IGBT ist. Konkret ist 9 eine Schnittansicht, welche entlang der gepunktet-und-gestrichelten Linie E-E in den jeweiligen Halbleitervorrichtungen 100, 101 entnommen ist, die in den 1 und 2 veranschaulicht sind.
  • Wie in 9 veranschaulicht, liegen die p-Typ Kollektorschicht 16, die auf der zweiten Hauptflächenseite in der IGBT-Region 10 bereitgestellt ist und die n+-Typ Kathodenschicht 26, die auf der zweiten Hauptflächenseite in der Diodenregion 20 bereitgestellt ist, in einer Richtung innerhalb einer Ebene des Halbleitersubstrats nebeneinander. Die p-Typ Kollektorschicht 16 ist derart bereitgestellt, dass sie von der Grenze zwischen der IGBT-Region 10 und der Diodenregion 20 um einen Abstand U1 in Richtung der Diodenregion 20 hervorragt.
  • Wenn die P-Typ Kollektorschicht 16 derart bereitgestellt ist, dass sie wie oben beschrieben in Richtung der Diodenregion 20 hervorragt, kann ein Abstand zwischen der n+-Typ Kathodenschicht 26 in der Diodenregion 20 und dem aktiven Graben-Gate 11 erhöht werden. Folglich kann selbst dann, wenn eine Gate-Treiberspannung während eines Arbeitens einer Freilaufdiode an der Gate-Grabenelektrode 11a anliegt, verhindert werden, dass ein Strom zur n+-Typ Kathodenschicht 26 von einem Kanal fließt, welcher neben dem aktiven Graben-Gate 11 in der IGBT-Region 10 liegt. Der Abstand U1 kann zum Beispiel 100 µm betragen. Der Abstand U1 kann zum Beispiel null oder weniger als 100 µm betragen, in Abhängigkeit der Verwendung der Halbleitervorrichtung 100, 101, die ein RC-IGBT ist.
  • <Abschlussregion 30>
  • Die 10 und 11 sind jeweils eine Schnittansicht, welche eine Struktur einer Abschlussregion der Halbleitervorrichtung veranschaulicht, die ein RC-IGBT ist. Konkret ist 10 eine Schnittansicht, die entlang der gepunktet-und-gestrichelten Linie F-F in 1 oder 2 entnommen ist, und eine Schnittansicht von der IGBT-Region 10 zur Abschlussregion 30 ist. 11 ist eine Schnittansicht, welche entlang der gepunktet-und-gestrichelten Linie G-G in 1 entnommen ist, und eine Schnittansicht von der Diodenregion 20 zu Abschlussregion 30 ist.
  • Wie in den 10 und 11 gezeigt, weist die Abschlussregion 30 der Halbleitervorrichtung 100 eine n--Typ Drift-Schicht 1 zwischen der ersten Hauptfläche und der zweiten Hauptfläche des Halbleitersubstrats auf. Die erste Hauptfläche und die zweite Hauptfläche in der Abschlussregion 30, und die erste Hauptfläche und die zweite Hauptfläche in der IGBT-Region 10 und der Diodenregion 20 sind in derselben Fläche enthalten. Die n--Typ Drift-Schicht 1 in der Abschlussregion 30 ist hinsichtlich ihrer Struktur identisch zur n--Typ Drift-Schicht 1 in jeweils der IGBT-Region 10 und der Diodenregion 20, und ist durchgehend und integral mit der n--Typ Drift-Schicht 1 in jeder davon ausgebildet.
  • Auf der ersten Hauptflächenseite der n--Typ Drift-Schicht 1, d. h., zwischen der ersten Hauptfläche des Halbleitersubstrats und der n--Typ Drift-Schicht 1, ist eine p-Typ Abschlusswannenschicht 31 selektiv bereitgestellt. Die p-Typ Abschlusswannenschicht 31 ist eine Halbleiterschicht, welche zum Beispiel Bor oder Aluminium als p-Typ Störstellen aufweist, und die p-Typ Störstellen weisen zum Beispiel eine Konzentration von 1,0E + 14/cm3 bis 1,0E + 19/cm3 auf. Die p-Typ Abschlusswannenschicht 31 ist derart bereitgestellt, dass sie die Zellregion umfassend die IGBT-Region 10 und der Diodenregion 20 umgibt. Mehrere p-Typ Abschlusswannenschichten 31 sind jeweils in der Form eines Rings bereitgestellt, und die Anzahl der bereitzustellenden p-Typ Abschlusswannenschichten 31 ist in geeigneter Weise in Abhängigkeit einer Stehspannungsauslegung der Halbleitervorrichtung 100, 101 gewählt. Darüber hinaus ist eine n+-Typ Kanalstopperschicht 32 an einer Randseite nach außen von den p-Typ Abschlusswannenschichten 31 bereitgestellt, und die n+-Typ Kanalstopperschicht 32 umgibt die p-Typ Abschlusswannenschichten 31 in der Draufsicht.
  • Zwischen der n--Typ Drift-Schicht 1 und der zweiten Hauptfläche des Halbleitersubstrats in der Abschlussregion 30 ist eine p-Typ Abschlusskollektorschicht 16a bereitgestellt. Die p-Typ Abschlusskollektorschicht 16a ist durchgehend und integral mit der p-Typ Kollektorschicht 16 ausgebildet, welche in der IGBT-Region 10 der Zellregion bereitgestellt ist. Demnach kann die p-Typ Kollektorschicht 16, welche die p-Typ Abschlusskollektorschicht 16a aufweist, als p-Typ Kollektorschicht bezeichnet werden.
  • In einer Struktur, in welcher die Diodenregion 20 neben der Abschlussregion 30 wie in der in 1 veranschaulichten Halbleitervorrichtung 100 bereitgestellt ist, ist die p-Typ Abschlusskollektorschicht 16a derart bereitgestellt, dass sie einen Endabschnitt nahe der Diodenregion 20 aufweist, wobei der Endabschnitt, wie in 11 veranschaulicht, nur um einen Abstand U2 in Richtung der Diodenregion 20 hervorragt. Diese Art Struktur ermöglicht es, einen Abstand zwischen der n+-Typ Kathodenschicht 26 und der p-Typ Abschlusswannenschicht 31 in der Diodenregion 20 zu erhöhen, so dass verhindert werden kann, dass die p-Typ Abschlusswannenschicht 31 als eine Anode einer Diode arbeitet. Der Abstand U2 kann zum Beispiel 100 µm betragen.
  • Die Kollektorelektrode 7 ist auf der zweiten Hauptfläche des Halbleitersubstrats bereitgestellt. Die Kollektorelektrode 7 ist durchgehend und integral von der Zellregion, welche die IGBT-Region 10 und die Diodenregion 20 aufweist, bis zur Abschlussregion 30 ausgebildet.
  • Im Gegensatz dazu ist die erste Hauptfläche des Halbleitersubstrats in der Abschlussregion 30 mit der Emitterelektrode 6, welche sich durchgehend von der Zellregion erstreckt, und einer Abschlusselektrode 6a bereitgestellt, welche strukturell von der Emitterelektrode 6 getrennt ist. Die Emitterelektrode 6 und die Abschlusselektrode 6a sind über eine halbisolierende Schicht 33 elektrisch miteinander verbunden. Die halbisolierende Schicht 33 kann zum Beispiel ein halbisolierendes Siliziumnitrid (sinSiN) sein. Die Abschlusselektrode 6a und jede der p-Typ Abschlusswannenschichten 31 und die n+-Typ Kanalstopperschicht 32 sind über ein Kontaktloch in der Zwischenschichtisolierschicht 4, welche auf der ersten Hauptfläche der Abschlussregion 30 bereitgestellt ist, elektrisch verbunden. Die Abschlussregion 30 ist mit einer Abschlussschutzschicht 34 bereitgestellt, welche die Emitterelektrode 6, die Abschlusselektrode 6a, und die halbisolierende Schicht 33 überdeckt. Die Abschlussschutzschicht 34 ist zum Beispiel aus Polyimid ausgebildet.
  • <Pad-Region 40>
  • 12 ist eine Schnittansicht, welche eine Struktur in der Nähe der Pad-Region 40 der Halbleitervorrichtung gemäß der ersten bevorzugten Ausführungsform veranschaulicht. 12 veranschaulicht nicht nur die Pad-Region 40, sondern auch die IGBT-Region 10 und die Diodenregion 20. Um eine doppelte Beschreibung zu vermeiden, sind die in der IGBT-Region 10 und der Diodenregion 20 beschriebenen Inhalte, insbesondere die Inhalte wie Abkürzungen und Namen von Komponenten in geeigneter Weise entfernt.
  • Die Pad-Region 40 weist eine Strommessregion 41f, welche mit dem Strommess-Pad 41a aus 1 oder 2 korrespondiert, und eine Trennregion 41g auf. Die IGBT-Region 10, die Diodenregion 20, und die Strommessregion 41f sind auf dem Halbleitersubstrat innerhalb der Richtung der Ebene des Halbleitersubstrats bereitgestellt. Die erste bevorzugte Ausführungsform umfasst die Strommessregion 41f, die näher an der IGBT-Region 10, als an der Diodenregion 20 bereitgestellt ist. Die Strommessregion 41f weist eine Struktur auf, die ähnliche jener eines Abschnittes ist, der mit dem aktiven Graben-Gate 11 in der IGBT-Region 10 bereitgestellt ist.
  • Konkret weist die Strommessregion 41f die n-Typ Ladungsträgerspeicherschicht 2, die auf der ersten Hauptflächenseite der n--Typ Drift-Schicht 1 bereitgestellt ist, und die n-Typ Pufferschicht 3 auf, die auf der zweiten Hauptflächenseite der n--Typ Drift-Schicht 1 bereitgestellt ist.
  • Eine erste Halbleiterschicht ist auf der ersten Hauptflächenseite der n-Typ Ladungsträgerspeicherschicht 2 bereitgestellt. Die erste Halbleiterschicht gemäß der ersten bevorzugten Ausführungsform korrespondiert mit der p-Typ Basisschicht 15 in der IGBT-Region 10. Die erste Halbleiterschicht, welche mit der p-Typ Basisschicht 15 korrespondiert, umfasst die erste Halbleiterschicht, die im Wesentlichen dieselbe ist, wie die p-Typ Basisschicht 15. In der nachfolgenden Beschreibung kann die erste Halbleiterschicht als „Messbasisschicht 45a“ bezeichnet werden. Die n+-Typ Source-Schicht 13 ist auf der ersten Hauptflächenseite der Messbasisschicht 45 bereitgestellt.
  • Wie in 12 veranschaulicht, ist die Strommessregion 41f der Halbleitervorrichtung gemäß der ersten bevorzugten Ausführungsform mit einem Graben bereitgestellt, der von der ersten Hauptfläche des Halbleitersubstrats durch die Messbasisschicht 45a führt und die n--Typ Drift-Schicht 1 erreicht. Das Messgraben-Gate 42 ist aus einer Messgrabenelektrode 42a aufgebaut, die in einem Graben der Strommessregion 41f über eine Messgrabenisolierschicht 42b bereitgestellt ist.
  • Die Messgrabenisolierschicht 42b des Messgraben-Gates 42 steht in Kontakt mit der Messbasisschicht 45a und der n+-Typ Source-Schicht 13. Wenn eine Gate-Treiberspannung an die Messgrabenelektrode 42a angelegt wird, wird ein Kanal in der Messbasisschicht 45a ausgebildet, der in Kontakt mit der Messgrabenisolierschicht 42b des Messgraben-Gates 42 steht.
  • Die Zwischenschichtisolierschicht 4 ist auf der Messgrabenelektrode 42a des Messgraben-Gates 42 bereitgestellt. Ein Barrieremetall 5 ist in einer Region bereitgestellt, in welcher die Zwischenschichtisolierschicht 4 nicht bereitgestellt ist auf der ersten Hauptfläche des Halbleitersubstrats und der Zwischenschichtisolierschicht 4. Das Barrieremetall 5 ist durch die Zwischenschichtisolierschicht 4 elektrisch von der Messgrabenelektrode 42a isoliert. Eine Strommessemitterelektrode 17 ist auf dem Barrieremetall 5 bereitgestellt, und die Strommessemitterelektrode 17 ist durch die Zwischenschichtisolierschicht 4, welche in der Trennregion 41g bereitgestellt ist, von der Emitterelektrode 6 isoliert.
  • Die Halbleitervorrichtung gemäß der ersten bevorzugten Ausführungsform weist eine zweite Halbleiterschicht auf, die auf der zweiten Hauptflächenseite der n-Typ Pufferschicht 3 in der Strommessregion 41f bereitgestellt ist. Die zweite Halbleiterschicht gemäß der ersten Ausführungsform korrespondiert mit der p-Typ Kollektorschicht 16 in der IGBT-Region 10. Die zweite Halbleiterschicht, welche mit der p-Typ Kollektorschicht 16 korrespondiert, weist die zweite Halbleiterschicht auf, die im Wesentlichen dieselbe ist, wie die p-Typ Kollektorschicht 16. In der nachfolgenden Beschreibung kann die zweite Halbleiterschicht als „Messkollektorschicht 46a“ bezeichnet werden. In der Strommessregion 41f in 12, reicht das Halbleitersubstrat von der n+-Typ Source-Schicht 13 bis zur Messkollektorschicht 46a. Die Kollektorelektrode 7 ist auf der zweiten Hauptflächenseite der Messkollektorschicht 46a bereitgestellt.
  • Zwischen der n--Typ Drift-Schicht 1 auf der ersten Hauptflächenseite in der Trennregion 41g und einem Abschnitt auf der ersten Hauptflächenseite in der IGBT-Region 10, ist eine p-Wannenschicht 43 bereitgestellt, die ähnlich der p-Typ Abschlusswannenschicht 31 ist. Zwischen der n--Typ Drift-Schicht 1 auf der ersten Hauptflächenseite in der Trennregion 41g und einem Abschnitt auf der ersten Hauptflächenseite in der Strommessregion 41f, ist die p-Wannenschicht 43 bereitgestellt, die ähnlich der p-Typ Abschlusswannenschicht 31 ist.
  • Wie in 12 veranschaulicht, ist hier ein Abstand von einem Kanal der Messbasisschicht 45a zu einer dritten Halbleiterschicht entlang einer Richtung innerhalb der Ebene als W definiert. Die dritte Halbleiterschicht gemäß der ersten bevorzugten Ausführungsform ist die n+-Typ Kathodenschicht 26 in der Diodenregion 20. In der ersten bevorzugten Ausführungsform ist der Kanal der Messbasisschicht 45a ein Abschnitt der Messbasisschicht 45a, der in Kontakt mit der Messgrabenisolierschicht 42b steht. Folglich ist der erste Abstand W gemäß der ersten bevorzugten Ausführungsform derselbe oder im Wesentlichen derselbe wie der kürzeste Abstand von einem Abschnitt, an dem ein Grenzabschnitt zwischen der Messbasisschicht 45a und der n-Typ Ladungsträgerspeicherschicht 2 in Kontakt mit der Messgrabenisolierschicht 42b steht, zur n+-Typ Kathodenschicht 26 in der Diodenregion 20.
  • Wie in 12 veranschaulicht, ist ein zweiter Abstand vom Kanal der Messbasisschicht 45a zur Messkollektorschicht 46a weiter definiert als S. In der ersten Ausführungsform ist der Kanal der Messbasisschicht 45a der Abschnitt der Messbasisschicht 45a, der in Kontakt mit der Messgrabenisolierschicht 42b steht, wie oben beschrieben. Demnach ist der zweite Abstand S gemäß der ersten bevorzugten Ausführungsform derselbe oder im Wesentlichen derselbe wie der kürzeste Abstand von dem Abschnitt, an dem der Grenzabschnitt zwischen der Messbasisschicht 45a und der n-Typ Ladungsträgerspeicherschicht 2 in Kontakt mit der Messgrabenisolierschicht 42b steht, zu Messkollektorschicht 46a.
  • Eine Lebensdauer und ein Diffusionskoeffizient eines Abschnittes des Halbleitersubstrats zwischen dem Kanal der Messbasisschicht 45a und der n+-Typ Kathodenschicht 26 in der Diodenregion 20 sind jeweils als τ und D definiert.
  • Die Lebensdauer τ kann durch ein Lebensdauermessinstrument berechnet werden. Die Lebensdauer τ wird zum Beispiel mittels eines Mikrowellenphotoleitungs-Dämpfungsverfahrens (µ-PCD Verfahren) berechnet. Das µ-PCD Verfahren ist eine Technik zum Messen einer Lebensdauer auf Basis einer Mikrowellenreflektanz vor und nach einer Laserbestrahlung. Wenn Überschussladungsträger in dem oben beschriebenen Abschnitt des Halbleitersubstrats durch Laserbestrahlung erzeugt werden, nimmt die Mikrowellenreflektanz bei steigender Leitfähigkeit zu. Anschließend, wenn die Laserbestrahlung beendet wird, nehmen die Überschussladungsträger aufgrund der Rekombination ab, so dass die Leitfähigkeit reduziert wird, und dann nimmt die Mikrowellenreflektanz ebenfalls ab. Die Mikrowellenreflektanz ist proportional zur Ladungsträgerdichte, so dass ein Zeitpunkt, zu dem die Mikrowellenreflektanz 1/e entspricht, als die Lebensdauer τ betrachtet werden kann, wobei e dem natürlichen Logarithmus entspricht.
  • Der Diffusionskoeffizient D kann aus dem Ausdruck D = µkTj/q erhalten werden. Hier ist µ die Ladungsträgerbeweglichkeit in einem Abschnitt zwischen dem Kanal der Messbasisschicht 45a und der n+-Typ Kathodenschicht 26, k ist die Boltzmann-Konstante, Tj ist eine maximale Nenntemperatur eines RC-IGBT, welcher einen Halbleitervorrichtung ist, und q ist eine Elementarladung.
  • Wenn in der obigen Struktur eine Spannung an der Gate-Grabenelektrode 11a und der Messgrabenelektrode 42a anliegt, um einen Kanal auszubilden, fließt ein Strom in einer Längsrichtung, d. h., in einer Richtung außerhalb der Ebene des Halbleitersubstrats in der IGBT-Region 10 und der Strommessregion 41f. Der Strom, der vom Kanal der Messbasisschicht 45a fließt, fließt allgemein durch die n--Typ Drift-Schicht 1 zur Messkollektorschicht 46a oder zur p-Typ Kollektorschicht 16 in der IGBT-Region 10. Ein Teil des Stroms neigt jedoch dazu, durch die n+-Typ Kathodenschicht 26 in der Diodenregion 20 zu fließen.
  • Folglich ermöglicht die erste bevorzugte Ausführungsform, dass ein kürzester Abstand, (W2 + S2)1/2, vom Kanal der Messbasisschicht 45a zur n+-Typ Kathodenschicht 26 der Diodenregion 20 größer ist, als ein Abstand, der durch Addieren einer Diffusionslänge zum zweiten Abstand S erhalten wird. Das heißt, Ausdruck (1) unten ist erfüllt.
    [Ausdruck 1] W 2 + S 2 > S + D τ
    Figure DE102021112665A1_0001
  • Dieser Ausdruck (1) ist im Wesentlichen identisch zu Ausdruck (2) unten, und Ausdruck (2) unten ist in der ersten bevorzugten Ausführungsform erfüllt. [Ausdruck 2] W > 2 S D τ + D τ
    Figure DE102021112665A1_0002
  • Die wie oben beschriebene erste bevorzugte Ausführungsform ermöglicht eine Reduzierung eines Elektronenstroms von einem Kanal in der Strommessregion 41f in die n+-Typ Kathodenschicht 26 in der Diodenregion 20.
  • Der erste Abstand W kann eine obere Grenze aufweisen, die kleiner ist, als der Abstand, der erhalten wird, indem die Diffusionslänge zum zweiten Abstand S hinzuaddiert wird. Das heißt, Ausdruck (3) unten kann erfüllt sein.
    [Ausdruck 3] W<S+ D τ
    Figure DE102021112665A1_0003
  • <Verfahren zur Herstellung des RC-IGBT>
  • Die 13A bis 18B sind jeweils eine Schnittansicht, welche ein Verfahren zur Herstellung einer Halbleitervorrichtung veranschaulicht, welche ein RC-IGBT ist. Die 13A bis 16B sind jeweils ein Diagramm, welches einen Prozess zum hauptsächlichen Ausbilden einer Seite einer vorderen Fläche in der Grenzregion in 9 der Halbleitervorrichtung 100, 101 veranschaulicht. Die 17A und 18B sind jeweils ein Diagramm, welches einen Prozess zum hauptsächlichen Ausbilden einer Seite einer rückwärtigen Fläche in der Grenzregion in 9 der Halbleitervorrichtung 100, 101 veranschaulicht.
  • Wie in 13A veranschaulicht, wird zunächst ein die n--Typ Drift-Schicht 1 bildendes Halbleitersubstrat vorbereitet. Das Halbleitersubstrat kann zum Beispiel ein durch ein Zonenschmelz- (FZ-) verfahren hergestellter FZ-Wafer, ein durch ein magnetfeldanwendendes Czochralski-Verfahren (MCZ) hergestellter, oder ein n-Typ Störstellen enthaltender Wafer sein. Die im Halbleitersubstrat enthaltenen n-Typ Störstellen weisen eine Konzentration auf, die in geeigneter Weise in Abhängigkeit einer Stehspannung der herzustellenden Halbleitervorrichtung gewählt wird. Zum Beispiel weist eine Halbleitervorrichtung mit einer Stehspannung von 1200 V, n-Typ Störstellen mit einer Konzentration auf, welche derart angepasst ist, dass die n--Typ Drift-Schicht 1, welche das Halbleitersubstrat bildet, einen spezifischen Widerstand von ungefähr 40 bis 120 Ω·cm aufweist. Wie in 13A veranschaulicht, ist im Schritt der Vorbereitung des Halbleitersubstrats das gesamte Halbleitersubstrat die n--Typ Drift-Schicht 1. Wenn p-Typ oder n-Typ Fremdionen wie oben beschrieben von der ersten Hauptflächenseite oder der zweiten Hauptflächenseite in ein Halbleitersubstrat injiziert werden und anschließend durch eine Wärmebehandlung oder dergleichen in das Halbleitersubstrat diffundiert werden, wird in geeigneter Weise eine p-Typ oder eine n-Typ Halbleiterschicht ausgebildet, und die Halbleitervorrichtung 100, 101 wird hergestellt.
  • Wie in 13A veranschaulicht, weist das Halbleitersubstrat, welches die n--Typ Drift-Schicht 1 ausbildet, eine Region auf, welche die IGBT-Region 10 und die Diodenregion 20 ist. Obwohl nicht veranschaulicht, ist eine Region, welche als die Abschlussregion 30 oder dergleichen vorgesehen ist, um die Region bereitgestellt, welche als die IGBT-Region 10 und die Diodenregion 20 vorgesehen ist. Obwohl nachfolgend hauptsächlich ein Verfahren zur Herstellung einer Struktur der IGBT-Region 10 und der Diodenregion 20 der Halbleitervorrichtung 100, 101 beschrieben wird, können die Abschlussregion 30 und dergleichen der Halbleitervorrichtung 100, 101 mittels eines wohlbekannten Herstellungsverfahrens hergestellt werden. Zum Beispiel können, wenn ein FLR, welcher die p-Typ Abschlusswannenschicht 31 als eine Stehspannungsstandhaltestruktur aufweist, in der Abschlussregion 30 ausgebildet wird, die Fremdionen vor dem Prozessieren der IGBT-Region 10 und der Diodenregion 20 der Halbleitervorrichtung 100, 101 injiziert werden, um den FLR auszubilden. Alternativ können, wenn p-Typ Fremdionen in die IGBT-Region 10 oder die Diodenregion 20 der Halbleitervorrichtung 100 injiziert werden, die p-Typ Fremdionen gleichzeitig injiziert werden, um einen FLR auszubilden. Die Pad-Region 40 kann auf dieselbe Weise wie die IGBT-Region 10 ausgebildet werden.
  • Als Nächstes werden wie in 13B veranschaulicht, n-Typ Störstellen wie Phosphor (P) in das Halbleitersubstrat von der ersten Hauptflächenseite injiziert, um die n-Typ Ladungsträgerspeicherschicht 2 auszubilden. Anschließend werden p-Typ Störstellen wie Bor (B) in das Halbleitersubstrat von der ersten Hauptflächenseite injiziert, um die p-Typ Basisschicht 15 und die p-Typ Anodenschicht 25 auszubilden. Die n-Typ Ladungsträgerspeicherschicht 2, die p-Typ Basisschicht 15, und die p-Typ Anodenschicht 25 werden ausgebildet, indem Fremdionen in das Halbleitersubstrat injiziert werden und indem die Fremdionen anschließend durch eine Wärmebehandlung verbreitet werden. Die n-Typ Fremdionen und die p-Typ Fremdionen werden injiziert, nachdem eine Maskenprozessierung auf der ersten Hauptfläche des Halbleitersubstrats angewendet wurde. Die Maskenprozessierung wird ausgeführt, um eine Maske auf dem Halbleitersubstrat auszubilden, um eine Ioneninjektion und ein Ätzen in einer vordefinierten Region des Halbleitersubstrats durch eine Öffnung wie folgt auszuführen: ein Resist wird auf ein Halbleitersubstrat aufgebracht; und eine Öffnung wird in einer vordefinierten Region des Resists unter Verwendung einer Photogravurtechnik ausgebildet. Die oben beschriebene Maskenprozessierung und Injektion von Ionen erlauben es, die n-Typ Ladungsträgerspeicherschicht 2, die p-Typ Basisschicht 15, und die p-Typ Anodenschicht 25 jeweils selektiv in der IGBT-Region 10 und der Diodenregion 20 auf der ersten Hauptflächenseite auszubilden. Auf ähnliche Weise wird die p-Typ Abschlusswannenschicht 31 selektiv in der Abschlussregion 30 ausgebildet.
  • Die p-Typ Fremdionen der p-Typ Basisschicht 15 und jene der p-Typ Anodenschicht 25 können gleichzeitig injiziert werden. In diesem Fall weisen die p-Typ Basisschicht 15 und die p-Typ Anodenschicht 25 zueinander eine identische Tiefe und Konzentration der p-Typ Störstellen auf. Die p-Typ Fremdionen der p-Typ Basisschicht 15 und jene der p-Typ Anodenschicht 25 können separat mittels Maskenprozessierung injiziert werden, um zu ermöglichen, dass die p-Typ Basisschicht 15 und die p-Typ Anodenschicht 25 eine voneinander abweichende Tiefe und Konzentration der p-Typ Fremdionen aufweisen.
  • Die p-Typ Fremdionen der p-Typ Abschlusswannenschicht 31 (in 13B nicht veranschaulicht) und jene der p-Typ Anodenschicht 25 können gleichzeitig injiziert werden. In diesem Fall weisen die p-Typ Abschlusswannenschicht 31 und die p-Typ Anodenschicht 25 eine zueinander identische Tiefe und Konzentration der p-Typ Störstellen auf. Alternativ können die p-Typ Fremdionen der p-Typ Abschlusswannenschicht 31 und jene der p-Typ Anodenschicht 25 durch eine Maskenprozessierung separat injiziert werden, um zu ermöglichen, dass die p-Typ Abschlusswannenschicht 31 und die p-Typ Anodenschicht 25 eine zueinander unterschiedliche Tiefe und Konzentration der p-Typ Störstellen aufweisen. Alternativ, wenn die p-Typ Fremdionen der p-Typ Abschlusswannenschicht 31 und jene der p-Typ Anodenschicht 25 gleichzeitig unter Verwendung von Masken mit unterschiedlichen Öffnungsverhältnissen injiziert werden, können die p-Typ Abschlusswannenschicht 31 und die p-Typ Anodenschicht 25 ebenfalls eine zueinander unterschiedliche Konzentration der p-Typ Störstellen aufweisen. In diesem Fall kann eine netzförmige Maske für eine oder beide der Masken verwendet werden, um zu ermöglichen, dass die Masken unterschiedliche Öffnungsverhältnisse aufweisen. Auf ähnliche Weise können p-Typ Fremdionen jeweils der p-Typ Abschlusswannenschicht 31, der p-Typ Basisschicht 15, und der p-Typ Anodenschicht 25 gleichzeitig injiziert werden, indem Masken mit unterschiedlichen Öffnungsverhältnissen verwendet werden.
  • Wie in 14A veranschaulicht, wird als Nächstes die n+-Typ Source-Schicht 13 selektiv auf der ersten Hauptflächenseite der p-Typ Basisschicht 15 in der IGBT-Region 10 durch die Maskenprozessierung und das Injizieren von n-Typ Verunreinigungen ausgebildet. Die zu injizierenden Verunreinigungen können zum Beispiel Arsen (As) oder Phosphor (P) sein. Die Maskenprozessierung und das Injizieren von p-Typ Verunreinigungen ermöglichen, dass die p+-Typ Kontaktschicht 14 selektiv auf der ersten Hauptflächenseite der p-Typ Basisschicht 15 in der IGBT-Region 10 ausgebildet wird, und dass die p+-Typ Kontaktschicht 24 selektiv auf der ersten Hauptflächenseite der p-Typ Anodenschicht 25 in der Diodenregion 20 ausgebildet wird. Die zu injizierenden p-Typ Verunreinigungen können zum Beispiel Bor oder Aluminium sein.
  • Wie in 14B veranschaulicht, wird als Nächstes ein Graben 8 ausgebildet, welcher durch die p-Typ Basisschicht 15 oder die p-Typ 25 Anodenschicht führt, von der ersten Hauptflächenseite des Halbleitersubstrats und die n--Typ Drift-Schicht 1 erreicht. In der IGBT-Region 10 weist der durch die n+-Typ Source-Schicht 13 führende Graben 8 eine Seitenwand auf, die einen Teil der n+-Typ Source-Schicht 13 umfasst. In der IGBT-Region 10 weist der durch die p+-Typ Kontaktschicht 14 führende Graben 8 eine Seitenwand auf, die einen Teil der p+-Typ Kontaktschicht 14 umfasst. In der Diodenregion 20 weist der durch die p+-Typ Kontaktschicht 24 führende Graben 8 eine Seitenwand auf, die einen Teil der p+-Typ Kontaktschicht 24 umfasst.
  • Der Graben 8 wird zum Beispiel wie folgt ausgebildet: nachdem eine Oxidschicht wie SiO2 auf das Halbleitersubstrat aufgebracht wurde, wird durch die Maskenprozessierung eine Öffnung in einem Abschnitt der Oxidschicht ausgebildet, indem der Graben 8 ausgebildet wird; und das Halbleitersubstrat wird geätzt, indem die Halbleiterschicht mit der als Maske ausgebildeten Öffnung verwendet wird. Obwohl die Gräben 8 in 14B in einem Abstand ausgebildet sind, der in der IGBT-Region 10 und der Diodenregion 20 identisch ist, kann der Abstand der Gräben 8 verschieden sein zwischen der IGBT-Region 10 und der Diodenregion 20. Die Gräben 8 können in geeigneter Weise hinsichtlich eines Abstandes und Musters in einer Draufsicht verändert werden, indem ein Maskenmuster in der Maskenprozessierung verwendet wird.
  • Wie in 15A veranschaulicht, wird als Nächstes das Halbleitersubstrat in einer Atmosphäre erhitzt, die Sauerstoff enthält, um eine Oxidschicht 9 auf einer inneren Wand des Grabens 8 und der ersten Hauptfläche des Halbleitersubstrats auszubilden. Die im Graben 8 in der IGBT-Region 10 ausgebildete Oxidschicht 9 dient als die Korrespondierende der Gate-Grabenisolierschicht 11b des aktiven Graben-Gates 11 und der Dummy-Grabenisolierschicht 12b des Dummy-Graben-Gates 12. Die im Graben 8 in der Diodenregion 20 ausgebildete Oxidschicht 9 dient als die Diodengrabenisolierschicht 21b. Die auf der ersten Hauptfläche des Halbleitersubstrats ausgebildete Oxidschicht 9 wird in einem späteren Schritt mit Ausnahme eines im Graben 8 ausgebildeten Abschnitts entfernt.
  • Als Nächstes wird, wie in 15B veranschaulicht, mittels n-Typ oder p-Typ Verunreinigungen dotiertes Polysilizium auf der Oxidschicht 9 im Graben 8 durch chemische Gasphasenabscheidung (CVD) oder dergleichen aufgebracht, um die Gate-Grabenelektrode 11a, die Dummy-Grabenelektrode 12a, und die Diodengrabenelektrode 21a auszubilden.
  • Wie in 16A veranschaulicht, wird nachfolgend die Zwischenschichtisolierschicht 4 auf der Gate-Grabenelektrode 11a des aktiven Graben-Gates 11 in der IGBT-Region 10 ausgebildet. Die Zwischenschichtisolierschicht 4 kann zum Beispiel SiO2 sein. Wenn die Maskenprozessierung ausgeführt wird, um ein Kontaktloch in einer aufgebrachten Isolierschicht auszubilden, welche die Zwischenschichtisolierschicht 4 wird, und die Oxidschicht 9 entfernt wird, die auf der ersten Hauptfläche des Halbleitersubstrats ausgebildet ist, werden die Zwischenschichtisolierschicht 4 und dergleichen in 16a ausgebildet. Kontaktlöcher der Zwischenschichtisolierschicht 4 werden auf korrespondierenden Abschnitten wie der n+-Typ Source-Schicht 13, der p+-Typ Kontaktschicht 14, der p+-Typ Kontaktschicht 24, der Dummy-Grabenelektrode 12a, und der Diodengrabenelektrode 21a ausgebildet.
  • Wie in 16B veranschaulicht, wird nachfolgend das Barrieremetall 5 auf der ersten Hauptfläche des Halbleitersubstrats und der Zwischenschichtisolierschicht 4 ausgebildet, und die Emitterelektrode 6 wird zudem auf dem Barrieremetall 5 ausgebildet. Das Barrieremetall 5 wird ausgebildet, indem Titannitrid durch eine physikalische Gasabscheidung (PDV) oder CVD aufgebracht wird.
  • Die Emitterelektrode 6 kann durch Aufbringen einer Aluminium-Siliziumlegierung (AI-Si-Legierung) auf dem Barrieremetall 5 ausgebildet werden, zum Beispiel mittels PVD wie Sputtern oder Aufdampfen. Anschließend kann darüber hinaus eine Nickellegierung (Ni-Legierung) auf der ausgebildeten Aluminium-Siliziumlegierung mittels stromlosem Plattieren ausgebildet werden, um die Emitterelektrode 6 auszubilden. Wenn die Emitterelektrode 6 durch Plattieren ausgebildet wird, kann eine dicke Metallschicht auf einfache Weise als die Emitterelektrode 6 ausgebildet werden. Dies ermöglicht eine Erhöhung einer Wärmekapazität der Emitterelektrode 6, um einen Wärmewiderstand dieser zu verbessern. Wenn die aus einer Aluminium-Siliziumlegierung ausgebildete Emitterelektrode 6 mittels PVD ausbildet wird und darüber hinaus anschließend eine Nickellegierung durch einen Plattierungsprozess ausgebildet wird, kann der Plattierungsprozess zum Ausbilden der Nickellegierung ausgeführt werden, nachdem die zweite Hauptflächenseite des Halbleitersubstrats prozessiert wurde.
  • Wie in 17A veranschaulicht, wird anschließend die zweite Hauptflächenseite des Halbleitersubstrats geschliffen, um das Halbleitersubstrat bis zu einer festgelegten vordefinierten Dicke dünner zu machen. Das geschliffene Halbleitersubstrat kann eine Dicke von zum Beispiel 80 µm bis 200 µm aufweisen.
  • Wie in 17B veranschaulicht, werden nachfolgend Verunreinigungen von der zweiten Hauptflächenseite des Halbleitersubstrats injiziert, um die n-Typ Pufferschicht 3 auszubilden. Anschließend werden die p-Typ Verunreinigungen von der zweiten Hauptflächenseite des Halbleitersubstrats injiziert, um die p-Typ Kollektorschicht 16 auszubilden. Die n-Typ Pufferschicht 3 kann in der IGBT-Region 10, der Diodenregion 20, der Abschlussregion 30, und dergleichen ausgebildet werden, oder kann nur in der IGBT-Region 10 und der Diodenregion 20 ausgebildet werden. Die n-Typ Pufferschicht 3 kann zum Beispiel durch Injizieren von Phosphor- (P) Ionen oder Protonen (H+) ausgebildet werden, oder durch Injizieren sowohl von Protonen, als auch von Phosphor. Protonen können von der zweiten Hauptfläche des Halbleitersubstrats ausgehend mit einer relativ geringen Beschleunigungsenergie tief injiziert werden. Eine Veränderung der Beschleunigungsenergie ermöglicht es auf relativ einfache Weise, eine Tiefe der Injektion der Protonen zu ändern. Wenn Protonen mehrere Male injiziert werden, um die n-Typ Pufferschicht 3 auszubilden, während die Beschleunigungsenergie verändert wird, kann die n-Typ Pufferschicht 3 folglich in einer Dickenrichtung des Halbleitersubstrats dicker ausgebildet werden, als jene die aus Phosphor ausgebildet wird.
  • Im Gegensatz dazu kann Phosphor eine höhere Aktivierungsrate als n-Typ Störstellen aufweisen als Protonen. Wenn die n-Typ Pufferschicht 3 aus Phosphor ausgebildet wird, kann folglich selbst ein in der Dicke reduziertes Halbleitersubstrat ein Durchgreifen einer Verarmungsschicht verhindern. Um das Halbleitersubstrat noch dünner zu machen, werden bevorzugt sowohl Protonen, als auch Phosphor injiziert, um die n-Typ Pufferschicht 3 auszubilden. In diesem Fall werden die Protonen von der zweiten Hauptfläche tiefer injiziert, als der Phosphor.
  • Die p-Typ Kollektorschicht 16 kann zum Beispiel durch Injizieren von Bor (B) ausgebildet werden. Die p-Typ Kollektorschicht 16 wird auch in der Abschlussregion 30 ausgebildet, und die p-Typ Kollektorschicht 16 in der Abschlussregion 30 wird die p-Typ Abschlusskollektorschicht 16a. Nachdem Bor-Ionen von der zweiten Hauptflächenseite des Halbleitersubstrats injiziert wurden, wird die zweite Hauptfläche mittels eines Lasers für eine Laser-Wärmebehandlung bestrahlt, um das injizierte Bor zu aktivieren und die p-Typ Kollektorschicht 16 auszubilden. Zu diesem Zeitpunkt wird Phosphor, der in eine relativ flache Position ausgehend von der zweiten Hauptfläche des Halbleitersubstrats injiziert wurde, ebenfalls gleichzeitig aktiviert. Anschließend werden Protonen bei einer relativ niedrigen Wärmebehandlungstemperatur von 380°C bis 420°C aktiviert, so dass verhindert werden muss, dass die Temperatur des gesamten Halbleitersubstrats 380°C bis 420°C überschreitet, nachdem die Protonen injiziert wurden, mit Ausnahme des Schrittes zur Aktivierung der Protonen. Die Laser-Wärmebehandlung ermöglicht es, die Temperatur nur in der Nähe der zweiten Hauptfläche des Halbleitersubstrats zu erhöhen, und kann folglich verwendet werden, um n-Typ Störstellen oder p-Typ Störstellen selbst dann zu aktivieren, nachdem die Protonen injiziert wurden.
  • Wie in 18A veranschaulicht, wird nachfolgend die n+-Typ Kathodenschicht 26 auf der zweiten Hauptflächenseite in der Diodenregion 20 ausgebildet. Die n+-Typ Kathodenschicht 26 kann zum Beispiel durch Injizieren von Phosphor (P) ausgebildet werden. Wie in 18A veranschaulicht, werden n-Typ Verunreinigungen derart selektiv von der zweiten Hauptflächenseite durch die Maskenprozessierung injiziert, dass sich eine Grenze zwischen der p-Typ Kollektorschicht 16 und der n+-Typ Kathodenschicht 26 beabstandet zu einer Grenze zwischen der IGBT-Region 10 und der Diodenregion 20 um einen Abstand U1 in Richtung der Diodenregion 20 befindet. Die n-Typ Verunreinigungen zum Ausbilden der n+-Typ Kathodenschicht 26 weisen eine Injektionsrate auf, die höher ist, als eine Injektionsrate der p-Typ Verunreinigungen zum Ausbilden der p-Typ Kollektorschicht 16. Obwohl 18A die p-Typ Kollektorschicht 16 und die n+-Typ Kathodenschicht 26 veranschaulicht, die ausgehend von der zweiten Hauptfläche eine identische Tiefe aufweisen, kann die n+-Typ Kathodenschicht 26 eine größere Tiefe als eine Tiefe der p-Typ Kathodenschicht 16 aufweisen. Die n+-Typ Kathodenschicht 26 ist in einer Region ausgebildet, in der ein n-Typ Halbleiter durch Injizieren von n-Typ Verunreinigungen in einer Region auszubilden ist, in der p-Typ Verunreinigungen injiziert sind, so dass die n-Typ Störstellen eine höhere Konzentration aufweisen, als eine Konzentration der p-Typ Verunreinigungen, die in der gesamten Region injiziert sind, in der die n+-Typ Kathodenschicht 26 ausgebildet ist.
  • Wie in 18B veranschaulicht, wird nachfolgend die Kollektorelektrode 7 auf der zweiten Hauptfläche des Halbleitersubstrats ausgebildet. Die Kollektorelektrode 7 wird über die gesamte Fläche der zweiten Hauptfläche ausgebildet, umfassend die IGBT-Region 10, die Diodenregion 20, die Abschlussregion 30, und dergleichen. Die Kollektorelektrode 7 kann über die gesamte Fläche der zweiten Hauptfläche eines n-Typ Wafers ausgebildet sein, welcher ein Halbleitersubstrat ist. Die Kollektorelektrode 7 kann durch Aufbringen einer Aluminium-Siliziumlegierung (Ai-Si-Legierung), von Titan (Ti) oder dergleichen mittels PVD wie Sputtern oder Aufdampfen ausgebildet werden, und kann durch Aufschichten mehrerer Metalle wie einer Aluminium-Siliziumlegierung, Titan, Nickel oder Gold und dergleichen ausgebildet werden. Die Kollektorelektrode 7 kann ausgebildet werden, indem ferner eine Metallschicht durch stromloses Plattieren oder elektrolytisches Plattieren auf einer durch PVD ausgebildeten Metallschicht ausgebildet wird.
  • Die Halbleitervorrichtung 100, 101 wird durch die wie oben beschriebenen Schritte hergestellt. Mehrere Halbleitervorrichtungen 100, 101 werden hergestellt, während sie in einer Matrix auf einem Halbleitersubstrat wie einem n-Typ Wafer integriert sind. Folglich werden die Halbleitervorrichtungen 100, 101 durch Laserschneiden (engl. „laser dicing“) oder Klingenschneiden (engl. „blade dicing“) separiert.
  • <Zusammenfassung der ersten Ausführungsform>
  • Die Halbleitervorrichtung gemäß der wie oben beschriebenen ersten bevorzugten Ausführungsform ermöglicht, dass der vorstehende Ausdruck (2) für den ersten Abstand W in 12 erfüllt ist. Solch eine Struktur erlaubt, dass der erste Abstand W so weit wie möglich reduziert wird, während ein Elektronenstrom, der vom Kanal in der Strommessregion 41f in die n+-Typ Kathodenschicht 26 in der Diodenregion 20 fließt, reduziert wird. Folglich kann die Halbleitervorrichtung so weit wie möglich in ihrer Größe reduziert werden.
  • <Zweite bevorzugte Ausführungsform>
  • 19 ist eine Schnittansicht, welche eine Struktur in der Nähe einer Pad-Region 40 einer Halbleitervorrichtung gemäß einer zweiten bevorzugten Ausführungsform veranschaulicht. Außer, dass sich die Struktur in der Nähe der Pad-Region 40 gemäß der zweiten bevorzugten Ausführungsform von der Struktur in der Nähe der Pad-Region 40 gemäß der ersten bevorzugten Ausführungsform unterscheidet, ist die Struktur der Halbleitervorrichtung gemäß der zweiten Ausführungsform identisch zur Struktur der Halbleitervorrichtung gemäß der ersten Ausführungsform. Um hier eine doppelte Beschreibung zu vermeiden, sind die in der IGBT-Region 10 und der Diodenregion 20 beschriebenen Inhalte, insbesondere die Inhalte wie Abkürzungen und Namen von Komponenten in geeigneter Weise entfernt.
  • Die zweite bevorzugte Ausführungsform weist eine Strommessregion 41f auf, die näher an einer Diodenregion 20 bereitgestellt ist, als an einer IGBT-Region 10, und die Strommessregion 41f weist eine ähnliche Struktur auf wie jene der Diodenregion 20.
  • Konkret ist in der Strommessregion 41f die n-Typ Ladungsträgerspeicherschicht 2 auf der ersten Hauptflächenseite der n--Typ Drift-Schicht 1 bereitgestellt, und die n-Typ Pufferschicht 3 ist auf der zweiten Hauptflächenseite der n--Typ Drift-Schicht 1 bereitgestellt.
  • Eine erste Halbleiterschicht ist auf der ersten Hauptflächenseite der n-Typ Ladungsträgerspeicherschicht 2 bereitgestellt. Die erste Halbleiterschicht gemäß der zweiten bevorzugten Ausführungsform korrespondiert mit einer p-Typ Anodenschicht 25 in der Diodenregion 20. Die erste Halbleiterschicht, welche mit der p-Typ Anodenschicht 25 korrespondiert, umfasst die erste Halbleiterschicht, die im Wesentlichen dieselbe wie die p-Typ Anodenschicht 25 ist. In der nachfolgenden Beschreibung kann die erste Halbleiterschicht als „Messanodenschicht 45b“ bezeichnet werden. Eine p+-Typ Kontaktschicht 24 ist auf der ersten Hauptflächenseite der Messanodenschicht 45b bereitgestellt.
  • Wie in 19 veranschaulicht, ist die Strommessregion 41f der Halbleitervorrichtung gemäß der zweiten bevorzugten Ausführungsform mit einem Graben bereitgestellt, der von der ersten Hauptfläche des Halbleitersubstrats durch die Messanodenschicht 45b führt und die n- -Typ Drift-Schicht 1 erreicht. Das Messgraben-Gate 42 ist aus einer Messgrabenelektrode 42a aufgebaut, die in einem Graben der Strommessregion 41f über eine Messgrabenisolierschicht 42b bereitgestellt ist.
  • Die Messgrabenisolierschicht 42b des Messgraben-Gates 42 steht in Kontakt mit der Messanodenschicht 45b und der p+-Typ Kontaktschicht 24. Ein Kanal wird in geeigneter Weise in der Messanodenschicht 45b ausgebildet, die in Kontakt mit der Messgrabenisolierschicht 42b des Messgraben-Gates 42 steht.
  • Ein Barrieremetall 5 ist auf der ersten Hauptfläche des Halbleitersubstrats bereitgestellt. Das Barrieremetall 5 ist elektrisch mit der Messgrabenelektrode 42a verbunden. Eine Strommessemitterelektrode 17 ist auf dem Barrieremetall 5 bereitgestellt, und die Strommessemitterelektrode 17 ist durch die Zwischenschichtisolierschicht 4, welche in der Trennregion 41g bereitgestellt ist, von der Emitterelektrode 6 isoliert.
  • Die Halbleitervorrichtung gemäß der zweiten bevorzugten Ausführungsform weist eine zweite Halbleiterschicht auf, die auf der zweiten Hauptflächenseite der n-Typ Pufferschicht 3 in der Strommessregion 41f bereitgestellt ist. Die zweite Halbleiterschicht gemäß der zweiten bevorzugten Ausführungsform korrespondiert mit einer n+-Typ Kathodenschicht 26 in der Diodenregion 20. Die zweite Halbleiterschicht, welche mit der n+-Typ Kathodenschicht 26 korrespondiert, umfasst die zweite Halbleiterschicht, die im Wesentlichen dieselbe wie n+-Typ Kathodenschicht 26 ist. In der nachfolgenden Beschreibung kann die zweite Halbleiterschicht als „Messkathodenschicht 46b“ bezeichnet werden. In der Strommessregion 41f in 19 reicht das Halbleitersubstrat von der p+-Typ Kontaktschicht 24 bis zur Messkathodenschicht 46b. Eine Kollektorelektrode 7 ist auf der zweiten Hauptflächenseite der Messkathodenschicht 46b vorgesehen.
  • Wie in 19 veranschaulicht, ist hier ein erster Abstand von einem Kanal der Messanodenschicht 45b zu einer dritten Halbleiterschicht entlang einer Richtung innerhalb der Ebene als W definiert. Die dritte Halbleiterschicht gemäß der zweiten bevorzugten Ausführungsform ist eine p-Typ Kollektorschicht 16 in der IGBT-Region 10. In der zweiten bevorzugten Ausführungsform ist der Kanal der Messanodenschicht 45b ein Abschnitt der Messanodenschicht 45b in Kontakt mit der Messgrabenisolierschicht 42b. Folglich ist der erste Abstand W gemäß der zweiten bevorzugten Ausführungsform derselbe oder im Wesentlichen derselbe wie der kürzeste Abstand von einem Abschnitt, an dem ein Grenzabschnitt zwischen der Messanodenschicht 45b und der n-Typ Ladungsträgerspeicherschicht 2 in Kontakt mit der Messgrabenisolierschicht 42b steht, zur p-Typ Kollektorschicht 16 in der IGBT-Region 10.
  • Wie in 19 veranschaulicht, ist in der Folge ein Abstand vom Kanal der Messanodenschicht 45b zur Messkathodenschicht 46b definiert als S. In der zweiten bevorzugten Ausführungsform ist der Kanal der Messanodenschicht 45b ein Abschnitt der Messanodenschicht 45b, der in Kontakt mit der Messgrabenisolierschicht 42b steht, wie oben beschrieben. Demnach ist der zweite Abstand S gemäß der zweiten bevorzugten Ausführungsform derselbe oder im Wesentlichen derselbe wie der kürzeste Abstand von dem Abschnitt, an dem der Grenzabschnitt zwischen der Messanodenschicht 45b und der n-Typ Ladungsträgerspeicherschicht 2 in Kontakt mit der Messgrabenisolierschicht 42b steht, zur Messkathodenschicht 46b.
  • Eine Lebensdauer und ein Diffusionskoeffizient eines Abschnittes des Halbleitersubstrats zwischen dem Kanal der Messanodenschicht 45b und der p-Typ Kollektorschicht 16 in der IGBT-Region 10 sind jeweils als τ und D definiert. Die Lebensdauer τ kann durch ein Lebensdauermessinstrument berechnet werden. Die Lebensdauer τ wird zum Beispiel mittels des µ-PCD Verfahrens berechnet. Der Diffusionskoeffizient D kann aus dem Ausdruck D = µkTj/q erhalten werden. Hier ist µ eine Ladungsträgerbeweglichkeit in einem Abschnitt zwischen dem Kanal der Messanodenschicht 45b und der p-Typ Kollektorschicht 16, k ist die Boltzmann-Konstante, Tj ist eine maximale Nenntemperatur eines RC-IGBT, der eine Halbleitervorrichtung ist, und q ist eine Elementarladung.
  • Hier ermöglicht die zweite bevorzugte Ausführungsform, dass der obige Ausdruck (2) wie in der ersten Ausführungsform erfüllt ist. Die wie oben beschriebene zweite bevorzugte Ausführungsform erlaubt es, den ersten Abstand W so weit wie möglich zu reduzieren, während ein Ladungsträgerstrom, der vom Kanal in der Strommessregion 41f in die p-Typ Kollektorschicht 16 in der IGBT-Region 10 fließt, reduziert wird. Folglich kann die Halbleitervorrichtung so weit wie möglich in ihrer Größe reduziert werden. Der vorstehende Ausdruck (3) kann in der zweiten bevorzugten Ausführungsform ebenfalls erfüllt sein.
  • <Dritte bevorzugte Ausführungsform>
  • Eine dritte bevorzugte Ausführungsform weist einen ersten Abstand W auf, welcher größer ist, als 486,3 µm, wenn die erste oder zweite bevorzugte Ausführungsform einen zweiten Abstand S, der kleiner ist, als 120 µm, eine Lebensdauer τ, die kleiner ist, als 30 µsec, und eine maximale Nenntemperatur Tj von 150°C der Halbleitervorrichtung aufweist. Das heißt, die dritte bevorzugte Ausführungsform verwendet die maximale Nenntemperatur Tj anstelle des Diffusionskoeffizienten D unter Betrachtung von D = µkTj/q. Selbst eine solche Struktur ermöglicht das Erreichen eines Effektes ähnlich jenem der ersten oder zweiten bevorzugten Ausführungsform.
  • <Vierte bevorzugte Ausführungsform>
  • Eine vierte bevorzugte Ausführungsform weist einen ersten Abstand W auf, der größer ist, als 436,8 µm, wenn die erste oder zweite Ausführungsform einen zweiten Abstand S, der kleiner ist, als 60 µm, eine Lebensdauer τ, die kleiner ist, als 30 µsec, und eine maximale Nenntemperatur Tj von 125°C der Halbleitervorrichtung aufweist. Das heißt, die vierte bevorzugte Ausführungsform verwendet die maximale Nenntemperatur Tj anstelle des Diffusionskoeffizienten D wie in der dritten bevorzugten Ausführungsform. Selbst eine solche Struktur ermöglicht das Erreichen eines Effektes ähnlich jenem der ersten oder zweiten bevorzugten Ausführungsform.
  • <Fünfte bevorzugte Ausführungsform>
  • Eine fünfte bevorzugte Ausführungsform weist einen ersten Abstand W auf, der größer als 550,9 µm ist, wenn die erste oder die zweite bevorzugte Ausführungsform einen zweiten Abstand S, der kleiner ist, als 190 µm, eine Lebensdauer τ, die kleiner ist, als 30 µsec, und eine maximale Nenntemperatur Tj von 150°C der Halbleitervorrichtung aufweist. Das heißt, die fünfte bevorzugte Ausführungsform verwendet die maximale Nenntemperatur Tj anstelle des Diffusionskoeffizienten D wie in der dritten bevorzugten Ausführungsform. Selbst eine solche Struktur ermöglicht das Erreichen eines Effektes ähnlich jenem der ersten oder zweiten bevorzugten Ausführungsform.
  • Jede der bevorzugten Ausführungsformen kann frei kombiniert werden, oder jede der bevorzugten Ausführungsformen kann in geeigneter Weise modifiziert oder entfernt werden.
  • Während die Offenbarung im Detail gezeigt und beschrieben wurde, ist die vorstehende Beschreibung in allen Aspekten veranschaulichend und nicht einschränkend. Es versteht sich daher, dass zahlreiche Modifikationen und Variationen erdacht werden können.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 5067517 [0003]

Claims (4)

  1. Halbleitervorrichtung aufweisend: • ein Halbleitersubstrat mit einer ersten Hauptfläche, einer zweiten Hauptfläche gegenüber der ersten Hauptfläche, und einer IGBT-Region (10), einer Diodenregion (20), und einer Strommessregion (41f), welche entlang einer Richtung innerhalb der Ebene bereitgestellt sind, • wobei das Halbleitersubstrat aufweist: ◯ eine Basisschicht (15), die auf einer ersten Hauptflächenseite in der IGBT-Region (10) bereitgestellt ist; ◯ eine Kollektorschicht (16), die auf einer zweiten Hauptflächenseite in der IGBT-Region (10) bereitgestellt ist; ◯ eine Anodenschicht (25), die auf der ersten Hauptflächenseite in der Diodenregion (20) bereitgestellt ist; ◯ eine Kathodenschicht (25), die auf der zweiten Hauptflächenseite in der Diodenregion (20) bereitgestellt ist und in der Richtung innerhalb der Ebene neben der Kollektorschicht (16) liegt; ◯ eine erste Halbleiterschicht (45a, 45b), welche auf der ersten Hauptflächenseite in der Strommessregion (41f) bereitgestellt ist und identisch zur Basisschicht (15) oder zur Anodenschicht (25) ist; und ◯ eine zweite Halbleiterschicht (46a, 46b), welche auf der zweiten Hauptflächenseite in der Strommessregion (41f) bereitgestellt ist und identisch zur Kollektorschicht (16) oder zur Kathodenschicht (25) ist, wobei W > 2 S D τ + D τ
    Figure DE102021112665A1_0004
     • Ausdruck 1 dort gilt, wo ein erster Abstand entlang der Richtung innerhalb der Ebene von einem Kanal der ersten Halbleiterschicht (45a, 45b) zu einer dritten Halbleiterschicht (16, 26), welche eine andere aus der Kollektorschicht (16) und der Kathodenschicht ist, als W bezeichnet ist, ein zweiter Abstand von dem Kanal der ersten Halbleiterschicht (45a, 45b) zur zweiten Halbleiterschicht (46a, 46b) als S bezeichnet ist, und ein Diffusionskoeffizient und eine Lebensdauer eines Teils des Halbleitersubstrats zwischen dem Kanal der ersten Halbleiterschicht (45a, 45b) und der dritten Halbleiterschicht (16, 26) jeweils als D und τ bezeichnet sind.
  2. Halbleitervorrichtung nach Anspruch 1, wobei der erste Abstand mehr als 486,3 µm beträgt, wenn der zweite Abstand weniger als 120 µm beträgt, die Lebensdauer weniger als 30 µsec beträgt, und die Halbleitervorrichtung eine maximale Nenntemperatur von 150°C aufweist.
  3. Halbleitervorrichtung nach Anspruch 1, wobei der erste Abstand mehr als 436,8 µm beträgt, wenn der zweite Abstand weniger als 60 µm beträgt, die Lebensdauer weniger als 30 µsec beträgt, und die Halbleitervorrichtung eine maximale Nenntemperatur von 125°C aufweist.
  4. Halbleitervorrichtung nach Anspruch 1, wobei der erste Abstand mehr als 550,9 µm beträgt, wenn der zweite Abstand weniger als 190 µm beträgt, die Lebensdauer weniger als 30 µsec beträgt, und die Halbleitervorrichtung eine maximale Nenntemperatur von 150°C aufweist.
DE102021112665.7A 2020-07-07 2021-05-17 Halbleitervorrichtung Pending DE102021112665A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-116826 2020-07-07
JP2020116826A JP7332543B2 (ja) 2020-07-07 2020-07-07 半導体装置

Publications (1)

Publication Number Publication Date
DE102021112665A1 true DE102021112665A1 (de) 2022-01-13

Family

ID=79020250

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102021112665.7A Pending DE102021112665A1 (de) 2020-07-07 2021-05-17 Halbleitervorrichtung

Country Status (4)

Country Link
US (1) US11495663B2 (de)
JP (1) JP7332543B2 (de)
CN (1) CN113903800A (de)
DE (1) DE102021112665A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11804537B2 (en) * 2021-05-04 2023-10-31 Applied Materials, Inc. Channeled implants for SiC MOSFET fabrication

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5067517B2 (ja) 2010-05-07 2012-11-07 トヨタ自動車株式会社 半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005057235A (ja) * 2003-07-24 2005-03-03 Mitsubishi Electric Corp 絶縁ゲート型バイポーラトランジスタ及びその製造方法、並びに、インバータ回路
JP2007095997A (ja) * 2005-09-29 2007-04-12 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP4905559B2 (ja) 2009-01-27 2012-03-28 株式会社デンソー 半導体装置
JP5582102B2 (ja) * 2010-07-01 2014-09-03 株式会社デンソー 半導体装置
JP6142813B2 (ja) * 2014-02-10 2017-06-07 トヨタ自動車株式会社 半導体装置
JP7131003B2 (ja) * 2018-03-16 2022-09-06 富士電機株式会社 半導体装置
JP7080166B2 (ja) * 2018-12-21 2022-06-03 三菱電機株式会社 半導体装置、および、半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5067517B2 (ja) 2010-05-07 2012-11-07 トヨタ自動車株式会社 半導体装置

Also Published As

Publication number Publication date
US11495663B2 (en) 2022-11-08
US20220013636A1 (en) 2022-01-13
CN113903800A (zh) 2022-01-07
JP2022014505A (ja) 2022-01-20
JP7332543B2 (ja) 2023-08-23

Similar Documents

Publication Publication Date Title
DE102014117767B4 (de) Halbleitervorrichtung mit rekombinationsbereich
DE102017100109A1 (de) Halbleitervorrichtung und verfahren zum herstellen derselben
DE102011080351A1 (de) Halbleitereinrichtung mit einer lateralen Diode
DE102012209429A1 (de) Leistungshalbleiterbauelement mit hoher spannungsfestigkeit
DE102021101762A1 (de) Halbleitervorrichtung
DE102021117405A1 (de) Halbleitervorrichtung
DE102021109587A1 (de) Halbleitervorrichtung
DE102014115321B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung mittels einer Ausrichtungsschicht
DE102021122335A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102021125993A1 (de) Rückwärts leitende Halbleitervorrichtung und Verfahren zum Herstellen einer rückwärts leitenden Halbleitervorrichtung
DE112021002169T5 (de) Halbleitervorrichtung
DE112020001040T5 (de) Halbleitervorrichtung und herstellungsverfahren einer halbleitervorrichtung
DE102021116586A1 (de) Halbleitervorrichtung
DE102012205879A1 (de) Siliciumcarbid-Halbleitervorrichtung
DE102022102392A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen einerHalbleitervorrichtung
DE112017008299T5 (de) Halbleitereinheit
DE102022100112A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102021107989A1 (de) Halbleitervorrichtung
DE112021004603T5 (de) Halbleitervorrichtung
DE102021123451A1 (de) Halbleitervorrichtung
DE102019109368A1 (de) Halbleitervorrichtung mit siliziumcarbidkörper und herstellungsverfahren
DE102021112665A1 (de) Halbleitervorrichtung
DE102021114181A1 (de) Halbleitervorrichtung
DE102021117663B4 (de) Halbleitervorrichtung
DE102021123446A1 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R084 Declaration of willingness to licence