DE102020115655A1 - Halbleiterbauteil und Verfahren zum Herstellen eines Halbleiterbauteils - Google Patents

Halbleiterbauteil und Verfahren zum Herstellen eines Halbleiterbauteils Download PDF

Info

Publication number
DE102020115655A1
DE102020115655A1 DE102020115655.3A DE102020115655A DE102020115655A1 DE 102020115655 A1 DE102020115655 A1 DE 102020115655A1 DE 102020115655 A DE102020115655 A DE 102020115655A DE 102020115655 A1 DE102020115655 A1 DE 102020115655A1
Authority
DE
Germany
Prior art keywords
trench
layer
insulating film
sinker
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102020115655.3A
Other languages
English (en)
Other versions
DE102020115655B4 (de
Inventor
Yasushi Hamazawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of DE102020115655A1 publication Critical patent/DE102020115655A1/de
Application granted granted Critical
Publication of DE102020115655B4 publication Critical patent/DE102020115655B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/866—Zener diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/38—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0646—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66098—Breakdown diodes
    • H01L29/66106—Zener diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Ein Halbleiterbauteil beinhaltet eine Halbleiterschicht eines ersten Leitfähigkeitstyps, eine zweite Halbleiterschicht eines zweiten Leitfähigkeitstyps, die in der Halbleiterschicht eingebettet ist, einen ersten Graben und einen zweiten Graben, die in der Halbleiterschicht gebildet sind, derart, dass der erste Graben und der zweite Graben die zweite Halbleiterschicht durchdringen, einen ersten isolierenden Film, der auf wenigstens einer Seitenfläche des ersten Grabens gebildet ist, einen zweiten isolierenden Film, der auf wenigstens einer Seitenfläche des zweiten Grabens gebildet ist, eine erste Sinker-Schicht des zweiten Leitfähigkeitstyps, die in einem ersten Abschnitt der Halbleiterschicht gebildet ist, eine zweite Sinker-Schicht des zweiten Leitfähigkeitstyps, die in dem ersten Abschnitt der Halbleiterschicht gebildet ist, eine Dioden-Verunreinigungsregion des ersten Leitfähigkeitstyps, die auf der ersten Fläche der Halbleiterschicht gebildet ist und durch einen pn-Übergang zwischen der ersten Sinker-Schicht und der Dioden-Verunreinigungsregion eine Zenerdiode bildet, eine erste Verdrahtung, die elektrisch verbunden ist mit der Dioden-Verunreinigungsregion, und eine zweite Verdrahtung, die elektrisch verbunden ist mit der zweiten Sinker-Schicht.

Description

  • {Bezugnahme auf verwandte Anmeldungen}
  • Die vorliegende Anmeldung entspricht der japanischen Patentanmeldung mit der Nr. 2019-114393 , die am 20. Juni 2019 beim Japanischen Patentamt eingereicht wurde, wobei der gesamte Offenbarungsgehalt dieser Anmeldung vorliegend durch Bezugnahme enthalten ist.
  • {Technisches Gebiet}
  • Die vorliegende Erfindung betrifft ein Halbleiterbauteil und ein Verfahren zum Herstellen eines Halbleiterbauteils.
  • {Stand der Technik}
  • In den letzten Jahren haben sich unter den in LSIs integrierten Zenerdioden sogenannte Bulk-Zenerdioden durchgesetzt, um eine zeitliche Änderung der Durchbruchspannung zu unterdrücken. Bei einer Bulk-Zenerdiode tritt ein Durchschlagphänomen im Inneren des Silicium statt an der Grenzfläche bzw. Schnittstelle des Siliciumoxidfilms auf.
  • Beispielsweise wird in Patentdokument 1 ( JP S59-117174A ) eine Konstantspannungsdiode offenbart, die ein Halbleitersubstrat vom p-Typ, eine Verunreinigungsregion vom n-Typ, die durch eine vergrabene n+-Schicht und eine getrennte p+-Diffusionsschicht in einer vorbestimmten Region in dem Halbleitersubstrat vom p-Typ unterteilt bzw. partitioniert ist, eine Anoden-Diffusionsschicht vom p-Typ, die in der Verunreinigungsregion vom n-Typ hin zu einer vorbestimmten Diffusionstiefe gebildet ist, eine Kathoden-Diffusionsschicht vom n-Typ, die auf der Anoden-Diffusionsschicht hin zu einer vorbestimmten Diffusionstiefe gebildet ist, und eine Konstantspannungs-Bestimmungs-Diffusionsschicht vom p+-Typ, die gebildet ist, um mit einem Abschnitt direkt unterhalb der Kathoden-Diffusionsschicht verbunden zu werden, und die die Anoden-Diffusionsschicht hin zu einer Diffusionstiefe durchdringt, um das Innere der Verunreinigungsregion vom n-Typ zu erreichen.
  • {Überblick über die Erfindung}
  • Ein Herstellungsprozess für die Konstantspannungsdiode, die in dem Patentdokument 1 offenbart ist, erfordert jedoch eine dedizierte Maskenschicht zum Bilden einer Konstantspannungs-Bestimmungs-Diffusionsschicht vom p+-Typ. Dies kann zu einer Zunahme der Kosten führen.
  • Eine Aufgabe der vorliegenden Erfindung besteht darin, ein Halbleiterbauteil anzugeben, welches eine kostengünstige Produktion einer Zenerdiode ermöglicht und ein Durchschlagphänomen im Inneren der Halbleiterschicht verursacht, sowie ein Verfahren zum Herstellen des Halbleiterbauteils.
  • Ein Halbleiterbauteil gemäß einem Aspekt der vorliegenden Erfindung ist ausgestattet mit: einer Halbleiterschicht eines ersten Leitfähigkeitstyps, die eine erste Fläche und eine zweite Fläche auf einer der ersten Fläche gegenüberliegenden Seite aufweist, einer zweiten Halbleiterschicht eines zweiten Leitfähigkeitstyps, die in der Halbleiterschicht eingebettet ist, einem ersten Graben und einem zweiten Graben, die in der Halbleiterschicht derart gebildet sind, dass der erste Graben und der zweite Graben sich ausgehend von der ersten Fläche in einer Dickenrichtung der Halbleiterschicht erstrecken und die zweite Halbleiterschicht durchdringen, und zwar in einer Schnittansicht in einer Richtung, die die erste Fläche schneidet, einem ersten isolierenden Film, der auf wenigstens einer Seitenfläche des ersten Grabens gebildet ist, einem zweiten isolierenden Film, der auf wenigstens einer Seitenfläche des zweiten Grabens gebildet ist, einer ersten Sinker-Schicht des zweiten Leitfähigkeitstyps, die in einem ersten Abschnitt der Halbleiterschicht gebildet ist, der definiert ist durch die zweite Halbleiterschicht, den ersten Graben und den zweiten Graben, und zwar derart, dass die erste Sinker-Schicht sich in einer Tiefenrichtung des ersten Grabens erstreckt und sich in Kontakt befindet mit der zweiten Halbleiterschicht und dem ersten isolierenden Film, einer zweiten Sinker-Schicht des zweiten Leitfähigkeitstyps, die in dem ersten Abschnitt der Halbleiterschicht gebildet ist, derart, dass die zweite Sinker-Schicht sich in einer Tiefenrichtung des zweiten Grabens erstreckt und sich in Kontakt befindet mit der zweiten Halbleiterschicht und dem zweiten isolierenden Film, einer Dioden-Verunreinigungsregion des ersten Leitfähigkeitstyps, die auf der ersten Fläche der Halbleiterschicht gebildet ist und durch einen pn-Übergang zwischen der ersten Sinker-Schicht und der Dioden-Verunreinigungsregion eine Zenerdiode bildet, einer ersten Verdrahtung, die mit der Dioden-Verunreinigungsregion elektrisch verbunden ist, und einer zweiten Verdrahtung, die mit der zweiten Sinker-Schicht elektrisch verbunden ist.
  • Ein Verfahren zum Herstellen eines Halbleiterbauteils gemäß einem Aspekt der vorliegenden Erfindung beinhaltet einen Schritt des Bildens eines ersten Grabens und eines zweiten Grabens durch selektives Entfernen, und zwar über eine Maske, einer Halbleiterschicht eines ersten Leitfähigkeitstyps, die eine erste Fläche und eine zweite Fläche auf einer der ersten Fläche gegenüberliegenden Seite aufweist und in die eine zweite Halbleiterschicht eines zweiten Leitfähigkeitstyps eingebettet ist, wobei der erste Graben und der zweite Graben sich ausgehend von der ersten Fläche in einer Dickenrichtung der Halbleiterschicht erstrecken und die zweite Halbleiterschicht in einer Schnittansicht in einer Richtung, die die erste Fläche schneidet, durchdringen, einen Schritt des Implantierens einer Verunreinigung des zweiten Leitfähigkeitstyps in Seitenflächen des ersten Grabens und des zweiten Grabens, während die Maske auf der Halbleiterschicht belassen wird, einen Schritt des Bildens eines ersten isolierenden Films auf wenigstens einer Seitenfläche des ersten Grabens, einen Schritt des Bildens eines zweiten isolierenden Films auf wenigstens einer Seitenfläche des zweiten Grabens, einen Schritt des Bildens einer ersten Sinker-Schicht des zweiten Leitfähigkeitstyps, und einer zweiten Sinker-Schicht des zweiten Leitfähigkeitstyps, und zwar durch Wärmediffusion einer Verunreinigung des zweiten Leitfähigkeitstyps, derart, dass sich die erste Sinker-Schicht in einer Tiefenrichtung des ersten Grabens erstreckt und in Kontakt steht mit der zweiten Halbleiterschicht und dem ersten isolierenden Film, und derart, dass sich die zweite Sinker-Schicht in einer Tiefenrichtung des zweiten Grabens erstreckt und in Kontakt befindet mit der zweiten Halbleiterschicht und dem zweiten isolierenden Film, einen Schritt des Bildens einer Dioden-Verunreinigungsregion des ersten Leitfähigkeitstyps auf bzw. an der ersten Fläche der Halbleiterschicht, so dass sie in Kontakt ist mit der ersten Sinker-Schicht, und einen Schritt des Bildens einer ersten Verdrahtung, so dass diese mit der Dioden-Verunreinigungsregion elektrisch verbunden wird, und einen Schritt des Bildens einer zweiten Verdrahtung, so dass diese mit der zweiten Sinker-Schicht elektrisch verbunden wird.
  • {Wirkungen der Erfindung}
  • Gemäß dem Halbleiterbauteil gemäß einen Aspekt der vorliegenden Erfindung wird die Struktur einer Zenerdiode durch einen pn-Übergang zwischen der Dioden-Verunreinigungsregion und der ersten Sinker-Schicht gebildet, die im Inneren der Halbleiterschicht gebildet ist. Die Zenerdiode mit einer derartigen Struktur hat eine Durchschlag- bzw. Durchbruchspannung (Zener-Spannung), die bestimmt ist durch die Konzentrationsbeziehung zwischen der Dioden-Verunreinigungsregion und der ersten Sinker-Schicht.
  • Der Betrieb der Zenerdiode, bei der beispielsweise die Dioden-Verunreinigungsregion von einem p-Typ ist und bei der die erste Sinker-Schicht, die zweite Halbleiterschicht (vergrabene Schicht) und die zweite Sinker-Schicht von einem n-Typ sind, wird nunmehr beschrieben. In diesem Fall, wenn eine Spannung zwischen der ersten Verdrahtung (Anode) und der zweiten Verdrahtung (Kathode) angelegt wird, wobei die erste Verdrahtung eine Niedrigpotentialseite ist und wobei die zweite Verdrahtung eine Hochpotentialseite ist, wird eine Umkehrspannung („reverse voltage“) an die Zenerdiode angelegt. Wenn diese Umkehrspannung die Durchbruchspannung überschreitet, tritt ein Durchschlagphänomen an der Schnittstelle (im Inneren der Halbleiterschicht) zwischen der Dioden-Verunreinigungsregion und der ersten Sinker-Schicht auf, und es fließt ein Strom. Hiernach fließt der Strom von der zweiten Sinker-Schicht zu der ersten Verdrahtung (Anode), und zwar über die zweite Halbleiterschicht und die erste Sinker-Schicht. Das Auftreten des Durchschlagphänomens der Zenerdiode im Inneren der Halbleiterschicht kann auf diese Art und Weise eine Änderung einer Durchbruchspannung mit der Zeit bzw. eine zeitliche Änderung der Durchschlagspannung unterdrücken.
  • Die erste Sinker-Schicht und die zweite Sinker-Schicht, die die Zenerdiode bilden, werden durch Verunreinigungsimplantierung unter Verwendung einer Maske gebildet, die zum Zeitpunkt des Bildens des ersten Grabens und des zweiten Grabens verwendet wird. Demgemäß besteht keine Notwendigkeit, eine dedizierte bzw. zugeordnete Maskenschicht zum Bilden der ersten Sinker-Schicht und der zweiten Sinker-Schicht hinzuzufügen. Dies ermöglicht es, eine Zunahme der Kosten zu unterdrücken.
  • Ein Faktor, der die Tiefe der ersten Sinker-Schicht und der zweiten Sinker-Schicht bestimmt, die sich ausgehend von der ersten Fläche der Halbleiterschicht hin zu den Bodenabschnitten des ersten Grabens und des zweiten Grabens erstrecken, ist ein Verunreinigungsimplantierungsbereich („impurity implantation range“) des zweiten Leitfähigkeitstyps für die Seitenflächen des ersten Grabens und des zweiten Grabens. Um die erste Sinker-Schicht und die zweite Sinker-Schicht in Kontakt zu bringen mit der zweiten Halbleiterschicht, ist es demgemäß nur erforderlich, den Verunreinigungsimplantierungsbereich des zweiten Leitfähigkeitstyps hin zu den Bodenabschnitten des ersten Grabens und dem zweiten Grabens zu erstrecken. Dies vereinfacht den Prozess und ermöglicht es, eine Zunahme der Kosten zu unterdrücken.
  • Im Gegensatz hierzu ist es bei der Art und Weise, bei der eine Verunreinigung selektiv in einen Flächenabschnitt der Halbleiterschicht implantiert wird und die Verunreinigung mit der zweiten Halbleiterschicht durch Wärmediffusion in Kontakt gebracht wird, notwendig, eine Wärmediffusion bei einer hohen Temperatur für eine lange Zeitspanne durchzuführen. Demgemäß führt die Wärmebehandlung zu einer Ausdehnung der zweiten Halbleiterschicht. Im Ergebnis müssen der erste Grabens und der zweite Graben tiefer gebildet werden. Dies kann zu einer Zunahme der Kosten führen.
  • Figurenliste
    • 1 ist eine schematische perspektivische Ansicht eines Halbleiterbauteils gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung.
    • 2 ist eine schematische Draufsicht des Halbleiterbauteil, wobei eine transparente Ansicht jenes Abschnittes bereitgestellt ist, der durch eine Zwei-Punkt-Strichlinie II in 1 dargestellt ist.
    • 3 ist eine Schnittansicht, die einen Querschnitt entlang III - III in 2 zeigt.
    • 4A bis 4F sind Ansichten, die jeweils einen Teil eines Herstellungsprozesses für das Halbleiterbauteil zeigen.
    • 5 ist eine Ansicht zum Erläutern der Betriebsweise des Halbleiterbauteils.
    • 6 ist eine Ansicht zum Erläutern einer Modifikation des Halbleiterbauteils.
    • 7 ist eine Ansicht zum Erläutern einer Modifikation des Halbleiterbauteils.
    • 8 ist eine Ansicht zum Erläutern einer Modifikation des Halbleiterbauteils.
  • {Beschreibung von Ausführungsformen}
  • Zunächst werden bevorzugte Ausführungsformen der vorliegenden Erfindung aufgelistet und beschrieben.
  • Ein Halbleiterbauteil gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung ist versehen mit einer Halbleiterschicht eines ersten Leitfähigkeitstyps, die eine erste Fläche und eine zweite Fläche auf einer der ersten Fläche gegenüberliegenden Seite aufweist, einer zweiten Halbleiterschicht eines zweiten Leitfähigkeitstyps, die in der Halbleiterschicht eingebettet ist, einem ersten Graben und einem zweiten Graben, die in der Halbleiterschicht derart gebildet sind, dass der erste Graben und der zweite Graben sich ausgehend von der ersten Fläche in einer Dickenrichtung der Halbleiterschicht erstrecken und die zweite Halbleiterschicht durchdringen („penetrate“), und zwar in einer Schnittansicht in einer Richtung, die die erste Fläche schneidet, einem ersten isolierenden Film, der auf wenigstens einer Seitenfläche des ersten Grabens gebildet ist, einem zweiten isolierenden Film, der auf wenigstens einer Seitenfläche des zweiten Grabens gebildet ist, einer ersten Sinker-Schicht des zweiten Leitfähigkeitstyps, die in einem ersten Abschnitt der Halbleiterschicht gebildet ist, der durch die zweite Halbleiterschicht, den ersten Graben und den zweiten Graben definiert ist, derart, dass die erste Sinker-Schicht sich in einer Tiefenrichtung des ersten Grabens erstreckt und in Kontakt steht mit der zweiten Halbleiterschicht und dem ersten isolierenden Film, einer zweiten Sinker-Schicht des zweiten Leitfähigkeitstyps, die in dem ersten Abschnitt der Halbleiterschicht gebildet ist, derart, dass die zweite Sinker-Schicht sich in einer Tiefenrichtung des zweiten Grabens erstreckt und in Kontakt steht mit der zweiten Halbleiterschicht und dem zweiten isolierenden Film, einer Dioden-Verunreinigungsregion des ersten Leitfähigkeitstyps, die an der ersten Fläche der Halbleiterschicht gebildet ist und durch einen pn-Übergang zwischen der ersten Sinker-Schicht und der Dioden-Verunreinigungsregion eine Zenerdiode bildet, einer ersten Verdrahtung, die mit der Dioden-Verunreinigungsregion elektrisch verbunden ist, und einer zweiten Verdrahtung, die mit der zweiten Sinker-Schicht elektrisch verbunden ist.
  • In dem Halbleiterbauteil gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung kann die erste Sinker-Schicht in Kontakt stehen mit dem ersten isolierenden Film, und zwar über die gesamte Tiefenrichtung des ersten Grabens.
  • In dem Halbleiterbauteil gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung kann die zweite Sinker-Schicht in Kontakt stehen mit dem zweiten isolierenden Film, und zwar über die gesamte Tiefenrichtung des zweiten Grabens.
  • In dem Halbleiterbauteil gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung kann die erste Sinker-Schicht eine Dicke von 0,5 µm bis 5 µm haben, und zwar in einer Richtung senkrecht zu der Tiefenrichtung des ersten Grabens.
  • In dem Halbleiterbauteil gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung kann die zweite Sinker-Schicht eine Dicke von 0,5 µm bis 5 µm haben, und zwar in einer Richtung senkrecht zu der Tiefenrichtung des zweiten Grabens.
  • In dem Halbleiterbauteil gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung kann die zweite Halbleiterschicht eine Dicke von 2 µm bis 10 µm haben.
  • Das Halbleiterbauteil gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung kann ferner eine erste Verunreinigungsregion des ersten Leitfähigkeitstyps aufweisen, die an einer Bodenfläche des ersten Grabens gebildet ist und eine höhere Verunreinigungskonzentration hat als die Halbleiterschicht, und kann einen ersten Leiter bzw. elektrischen Leiter aufweisen, der über den isolierenden Film in dem ersten Grabens eingebettet ist und der in Kontakt steht mit der ersten Verunreinigungsregion.
  • Das Halbleiterbauteil gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung kann ferner eine zweite Verunreinigungsregion des ersten Leitfähigkeitstyps aufweisen, die an einer Bodenfläche des zweiten Grabens gebildet ist und eine höhere Verunreinigungskonzentration hat als die Halbleiterschicht, und kann einen zweiten Leiter aufweisen, der in dem zweiten Graben eingebettet ist, und zwar über den zweiten isolierenden Film, und der in Kontakt steht mit der zweiten Verunreinigungsregion.
  • In dem Halbleiterbauteil gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung kann der erste isolierende Film an einer Seitenfläche und einer Bodenfläche des ersten Grabens gebildet sein, und das Halbleiterbauteil kann einen ersten Leiter aufweisen, der über den ersten isolierenden Film in dem ersten Graben eingebettet ist.
  • In dem Halbleiterbauteil gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung kann der zweite isolierende Film an einer Seitenfläche und einer Bodenfläche des zweiten Grabens gebildet sein, und das Halbleiterbauteil kann einen zweiten Leiter aufweisen, der über den zweiten isolierenden Film in dem zweiten Graben eingebettet ist.
  • In dem Halbleiterbauteil gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung kann die zweite Sinker-Schicht in einer Ringform gebildet sein, die die erste Sinker-Schicht in einer Draufsicht in einer Richtung entlang der ersten Fläche bzw. auf die erste Fläche umgibt.
  • In dem Halbleiterbauteil gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung, können die erste Sinker-Schicht und die zweite Sinker-Schicht in linearen Formen parallel zueinander gebildet sein, und zwar in einer Draufsicht in einer Richtung entlang der ersten Fläche bzw. auf die erste Fläche.
  • Ein Verfahren zum Herstellen eines Halbleiterbauteils gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung beinhaltet einen Schritt des Bildens eines ersten Grabens und eines zweiten Grabens durch selektives Entfernen, und zwar über eine Maske, einer Halbleiterschicht eines ersten Leitfähigkeitstyps, die eine erste Fläche und eine zweite Fläche auf einer der ersten Fläche gegenüberliegenden Seite aufweist und in die eine zweite Halbleiterschicht eines zweiten Leitfähigkeitstyps eingebettet ist, wobei der erste Graben und der zweite Graben sich ausgehend von der ersten Fläche in einer Dickenrichtung der Halbleiterschicht erstrecken und die zweite Halbleiterschicht in einer Schnittansicht in einer Richtung, die die erste Fläche schneidet, durchdringen, einen Schritt des Implantierens einer Verunreinigung des zweiten Leitfähigkeitstyps in Seitenflächen des ersten Grabens und des zweiten Grabens, während die Maske auf der Halbleiterschicht belassen wird, einen Schritt des Bildens eines ersten isolierenden Films auf wenigstens einer Seitenfläche des ersten Grabens, einen Schritt des Bildens eines zweiten isolierenden Films auf wenigstens einer Seitenfläche des zweiten Grabens, einen Schritt des Bildens einer ersten Sinker-Schicht des zweiten Leitfähigkeitstyps, und einer zweiten Sinker-Schicht des zweiten Leitfähigkeitstyps, und zwar durch Wärmediffusion einer Verunreinigung des zweiten Leitfähigkeitstyps, derart, dass sich die erste Sinker-Schicht in einer Tiefenrichtung des ersten Grabens erstreckt und in Kontakt steht mit der zweiten Halbleiterschicht und dem ersten isolierenden Film, und derart, dass sich die zweite Sinker-Schicht in einer Tiefenrichtung des zweiten Grabens erstreckt und in Kontakt befindet mit der zweiten Halbleiterschicht und dem zweiten isolierenden Film, einen Schritt des Bildens einer Dioden-Verunreinigungsregion des ersten Leitfähigkeitstyps auf der ersten Fläche der Halbleiterschicht, so dass sie in Kontakt ist mit der ersten Sinker-Schicht, einen Schritt des Bildens einer ersten Verdrahtung, so dass diese mit der Dioden-Verunreinigungsregion elektrisch verbunden wird, und einen Schritt des Bildens einer zweiten Verdrahtung, so dass diese mit der zweiten Sinker-Schicht elektrisch verbunden wird.
  • In dem Verfahren zum Herstellen des Halbleiterbauteils gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung kann der Schritt des Implantierens der Verunreinigung von dem zweiten Leitfähigkeitstyp einen Schritt des Implantierens einer Verunreinigung unter einem Neigungswinkel von 3° bis 7° in Bezug auf eine Normalenrichtung auf die erste Fläche der Halbleiterschicht beinhalten.
  • <Detaillierte Beschreibung von bevorzugten Ausführungsformen der vorliegenden Erfindung>
  • Als Nächstes werden bevorzugte Ausführungsformen der vorliegenden Erfindung im Detail unter Bezugnahme auf die beigefügte Zeichnungen beschrieben.
  • 1 ist eine schematische perspektivische Ansicht eines Halbleiterbauteils 1 gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung.
  • Das Halbleiterbauteil 1 ist beispielsweise ein LSI-Bauteil bzw. eine LSI-Schaltung in der Form eines Chips. Das Halbleiterbauteil 1 weist eine Diodenregion 2 auf, in der eine Zenerdiode 28 (die nachstehend beschrieben wird) gebildet ist, und zwar als eines der Bestandteile bzw. Bildungselemente der LSI-Schaltung. Obgleich dies in 1 nicht gezeigt ist, kann das Halbleiterbauteil 1 eine Region aufweisen, die sich von der Diodenregion 2 unterscheidet und in der andere funktionale Elemente (zum Beispiel ein LDMOS) gebildet sind.
  • 2 ist eine schematische Draufsicht des Halbleiterbauteils 1, wobei eine transparente Darstellung jenes Abschnittes bereitgestellt ist, der in 1 durch eine Zwei-Punkt-Strichlinie umgeben ist. 3 ist eine Schnittansicht, die einen Querschnitt entlang III-III in 2 zeigt.
  • Das Halbleiterbauteil 1 beinhaltet ein Halbleitersubstrat 3, eine vergrabene Schicht 4 als ein Beispiel der zweiten Halbleiterschicht gemäß der vorliegenden Erfindung, und eine Epitaxialschicht bzw. Epitaxieschicht 5. Die vergrabene Schicht 4 ist auf dem Halbleitersubstrat 3 gebildet, und die Epitaxialschicht 5 ist auf der vergrabenen Schicht 4 gebildet. Die vergrabene Schicht 4 ist sandwich-artig zwischen dem Halbleitersubstrat 3 und der Epitaxialschicht 5 angeordnet.
  • Das Halbleitersubstrat 3 weist eine Hauptfläche 6 und eine Rückfläche 7 auf, die in der Dickenrichtung des Halbleitersubstrats 3 in eine der Hauptfläche 6 entgegengesetzte Seite weist. Die Hauptfläche 6 ist eine Fläche, die in Kontakt steht mit der vergrabenen Schicht 4. Die Rückfläche 7 ist außerhalb des Halbleiterbauteils 1 vollständig freigelegt.
  • Das Halbleitersubstrat 3 ist in dieser bevorzugten Ausführungsform aus einem Silicium-(Si)-Substrat gebildet. Das Halbleitersubstrat kann jedoch aus einem anderen Material gebildet sein (zum Beispiel Siliciumcarbid (SiC)). Das Halbleitersubstrat 3 ist bei dieser bevorzugten Ausführungsform von einem p--Typ. Das Halbleitersubstrat 3 weist eine Verunreinigungskonzentration von beispielsweise 1 × 1014 cm-3 bis 1 × 1016 cm-3 auf. Das Halbleitersubstrat 3 hat eine Dicke von beispielsweise 500 µm bis 800 µm, und zwar vor einem Schleifvorgang.
  • Die vergrabene Schicht 4 weist eine erste Übergangsfläche („junction surface“) 8 und eine zweite Übergangsfläche 9 auf, die in der Dickenrichtung der vergrabenen Schicht 4 in die der ersten Übergangsfläche 8 gegenüberliegende Seite weist. Die erste Übergangsfläche 8 ist eine Fläche, die in Kontakt steht mit der Epitaxialschicht 5. Die zweite Übergangsfläche 9 ist eine Fläche, die in Kontakt steht mit der Hauptfläche 6 des Halbleitersubstrats 3.
  • Die vergrabene Schicht 4 ist bei dieser bevorzugten Ausführungsform aus Silicium (Si) gebildet. Die vergrabene Schicht kann jedoch aus einem anderen Material gebildet sein (zum Beispiel Siliciumcarbid (SiC)). Die vergrabene Schicht 4 ist bei dieser bevorzugten Ausführungsform vom n+-Typ. Die vergrabene Schicht 4 weist eine Verunreinigungskonzentration von beispielsweise 1 × 1017 cm-3 bis 1 × 1021 cm-3 auf. Die vergrabene Schicht 4 hat eine Dicke von beispielsweise 2 µm bis 10 µm.
  • Die Epitaxialschicht 5 weist eine Elementhauptfläche 10 und eine Übergangsfläche 11 auf, die in der Dickenrichtung der Epitaxialschicht 5 in die der Elementhauptfläche 10 entgegengesetzte Seite weist. Die Elementhauptfläche 10 ist eine Fläche, an der die Zenerdiode 28 (die nachstehend beschrieben wird) und funktionale Elemente wie ein LDMOS gebildet werden. Die Übergangsfläche 11 ist eine Fläche, die in Kontakt steht mit der ersten Übergangsfläche 8 der vergrabenen Schicht 4.
  • Die Epitaxialschicht 5 ist bei dieser bevorzugten Ausführungsform aus Silicium (Si) gebildet. Die Epitaxialschicht kann jedoch aus einem anderen Material gebildet sein (zum Beispiel Siliciumcarbid (SiC)). Die Epitaxialschicht 5 weist den gleichen Leitfähigkeitstyp auf wie das Halbleitersubstrat 3 und ist bei dieser bevorzugten Ausführungsform von einem p--Typ. Die Epitaxialschicht 5 weist eine Verunreinigungskonzentration von beispielsweise 1 × 1014 cm-3 bis 5 × 1017 cm-3 auf. Die Epitaxialschicht 5 weist eine Dicke von beispielsweise 3 µm bis 20 µm auf.
  • Unter Bezugnahme auf 2 ist die Diodenregion 2 gegenüber anderen Elementregionen mittels der Elementisolierungsstruktur isoliert, die in dem Halbleitersubstrat 3, der vergrabenen Schicht 4 und der Epitaxialschicht 5 gebildet ist. Genauer gesagt ist als ein Beispiel der Elementisolierungsstruktur ein zweiter Graben 13 in dem Halbleitersubstrat 3, der vergrabenen Schicht 4 und der Epitaxialschicht 5 gebildet. Wie es in 2 gezeigt ist, ist der zweite Graben 13 in eine Ringform gebildet, und zwar in einer Draufsicht entlang bzw. auf die Elementhauptfläche 10 der Epitaxialschicht 5. Dies besetzt bzw. setzt die Region, die von dem zweiten Graben 13 umgeben ist, als die Diodenregion 2. Bei dieser bevorzugten Ausführungsform ist der zweite Graben 13 in eine rechteckige Ringform gebildet. Der zweite Graben kann jedoch in eine beliebige Ringform gebildet sein.
  • Ein erster Graben 12 ist in der Diodenregion 2 gebildet. Wie es in 2 gezeigt ist, ist der erste Graben 12 in einer Draufsicht in einer linearen Form gebildet. Der erste Graben 12 ist von dem zweiten Graben 13 umgeben und ist gegenüber dem zweiten Graben 13 isoliert.
  • Wie es in 3 gezeigt ist, erstrecken sich der erste Grabens 12 und der zweite Grabens 13 ausgehend von der Elementhauptfläche 10 in einer Schnittansicht in der Dickenrichtung der Epitaxialschicht 5, und zwar in einer Richtung, die die Elementhauptfläche 10 der Epitaxialschicht 5 schneidet. Der erste Graben 12 und der zweite Graben 13 durchdringen die vergrabene Schicht 4 und haben Bodenabschnitte im Bereich der Mitte („midway“) entlang der Dickenrichtung des Halbleitersubstrats 3. Dies bildet in der Diodenregion 2 eine schwebende Region („floating region“) 14 als ein Beispiel des ersten Abschnittes gemäß der vorliegenden Erfindung aus einem Teil der Epitaxialschicht 5, und zwar definiert durch die vergrabene Schicht 4, den ersten Graben 12 und den zweiten Graben 13. Der erste Graben 12 und der zweite Graben 13 haben eine Tiefe von beispielsweise 5 µm bis 30 µm.
  • Auf der inneren Fläche des ersten Grabens 12 ist ein erster isolierenden Film 15 gebildet. Bei dieser bevorzugten Ausführungsform ist der erste isolierende Film 15 auf einer Seitenfläche 16 des ersten Grabens 12 gebildet, und die Seitenfläche 16 des ersten Grabens 12 ist von dem ersten isolierenden Film 15 bedeckt. Andererseits ist eine Bodenfläche 17 (Teil des Halbleitersubstrats 3) des ersten Grabens 12 nicht von dem ersten isolierenden Film 15 bedeckt. Eine erste Verunreinigungsregion 18 ist an der Bodenfläche 17 des ersten Grabens 12 gebildet. Die erste Verunreinigungsregion 18 hat den gleichen Leitfähigkeitstyp wie das Halbleitersubstrat 3 und ist bei dieser bevorzugten Ausführungsform vom p+-Typ. Die Verunreinigungskonzentration der ersten Verunreinigungsregion 18 ist höher als jene des Halbleitersubstrats 3 und beträgt beispielsweise 1 × 1018 cm-3 bis 5 × 1020 cm-3.
  • Ein erster Leiter bzw. elektrischer Leiter 19 ist in dem ersten Graben 12 eingebettet, und zwar über den ersten isolierenden Film 15. Der erste Leiter 19 ist ausgehend von der Bodenfläche 17 des ersten Grabens 12 hin zu dem Öffnungsende eingebettet und steht in Kontakt mit der ersten Verunreinigungsregion 18, und zwar an der Bodenfläche 17. Bei dieser bevorzugten Ausführungsform ist der erste Leiter 19 aus Verunreinigungs-dotiertem Polysilicium (zum Beispiel Polysilicium von p+-Typ) gebildet.
  • Ein zweiter isolierenden Film 20 ist an der inneren Fläche des zweiten Grabens 13 gebildet. Bei dieser bevorzugten Ausführungsform ist der zweite isolierende Film 20 an einer Seitenfläche 21 des zweiten Grabens 13 gebildet, und die Seitenfläche 21 des zweiten Grabens 13 ist von dem zweiten isolierenden Film 20 bedeckt. Andererseits ist eine Bodenfläche 22 (Teil des Halbleitersubstrats 3) des zweiten Grabens 13 nicht von dem zweiten isolierenden Film 20 bedeckt. Eine zweite Verunreinigungsregion 23 ist an der Bodenfläche 22 des zweiten Grabens 13 gebildet. Die zweite Verunreinigungsregion 23 hat den gleichen Leitfähigkeitstyp wie das Halbleitersubstrat 3 und ist bei dieser bevorzugten Ausführungsform von einem p+-Typ. Die Verunreinigungskonzentration der zweiten Verunreinigungsregion 23 ist höher als jene des Halbleitersubstrats 3 und beträgt beispielsweise 1 × 1018 cm-3 bis 5 × 1020 cm-3.
  • Ein zweiter Leiter 24 ist in den zweiten Graben 13 eingebettet, und zwar über den zweiten isolierenden Film 20. Der zweite Leiter 24 ist von der Bodenfläche 22 des zweiten Grabens 13 hin zu dem Öffnungsende eingebettet und steht in Kontakt mit der zweiten Verunreinigungsregion 23 an der Bodenfläche 22. Bei dieser bevorzugten Ausführungsform ist der zweite Leiter 24 aus Verunreinigungs-dotiertem Polysilicium (zum Beispiel Polysilicium vom p+-Typ) gebildet.
  • Unter Bezugnahme auf 3 sind eine erste Sinker-Schicht 25 und eine zweite Sinker-Schicht 26 in der schwebenden Region 14 gebildet.
  • Die erste Sinker-Schicht 25 erstreckt sich in der Tiefenrichtung des ersten Grabens 12 und steht in Kontakt mit der vergrabene Schicht 4 und dem ersten isolierenden Film 15. Genauer gesagt ist die erste Sinker-Schicht 25 in eine Ringform gebildet, die den ersten Graben 12 umgibt, wie es in 2 gezeigt ist, und steht in Kontakt mit dem gesamten ersten isolierenden Film 15 in der Tiefenrichtung des ersten Grabens 12, und zwar wie es in 3 gezeigt ist. Die erste Sinker-Schicht 25 hat in einer Richtung senkrecht zu der Tiefenrichtung des ersten Grabens 12 eine Dicke t1 von 0,5 µm bis 5 µm.
  • Eine Dioden-Verunreinigungsregion 27 ist an einem Endabschnitt der ersten Sinker-Schicht 25 gebildet, der entlang der Elementhauptfläche 10 angeordnet ist. Die Dioden-Verunreinigungsregion 27 liegt gegenüber der Elementhauptfläche 10 der Epitaxialschicht 5 frei. Wie es in 2 gezeigt ist, ist die Dioden-Verunreinigungsregion 27 in eine Ringform gebildet, die den ersten Graben 12 umgibt, und steht in Kontakt mit dem ersten isolierenden Film 15.
  • Die erste Sinker-Schicht 25 hat den gleichen Leitfähigkeitstyp wie die vergrabene Schicht 4 und ist bei dieser bevorzugten Ausführungsform vom n-Typ. Andererseits hat die Dioden-Verunreinigungsregion 27 den gleichen Leitfähigkeitstyp wie die Epitaxialschicht 5 und ist bei dieser bevorzugten Ausführungsform vom p+-Typ. Dies bildet einen pn-Übergang zwischen der ersten Sinker-Schicht 25 und der Dioden-Verunreinigungsregion 27. Der pn-Übergang bildet die Zenerdiode 28 in der Diodenregion 2.
  • Die Verunreinigungskonzentration der ersten Sinker-Schicht 25 ist ein Faktor zum Bestimmen der Durchschlagspannung bzw. Durchbruchspannung der Zenerdiode 28 und wird daher auf eine gewünschte Konzentration eingestellt. Bei dieser bevorzugten Ausführungsform ist die Verunreinigungskonzentration der ersten Sinker-Schicht 25 beispielsweise 1 × 1017 cm-3 bis 5 × 1020 cm-3. Andererseits ist die Verunreinigungskonzentration der Dioden-Verunreinigungsregion 27 höher als jene der Epitaxialschicht 5 und beträgt beispielsweise 1 × 1019 cm-3 bis 5 × 1020 cm-3.
  • Die zweite Sinker-Schicht 26 erstreckt sich in der Tiefenrichtung des zweiten Grabens 13 und steht in Kontakt mit der vergrabenen Schicht 4 und dem zweiten isolierenden Film 20. Genauer gesagt ist die zweite Sinker-Schicht 26 in eine Ringform entlang des zweiten Grabens 13 gebildet, wie es in 2 gezeigt ist, und steht in Kontakt mit dem gesamten zweiten isolierenden Film 20 in der Tiefenrichtung des zweiten Grabens 13, wie es in 3 gezeigt ist. Bei dieser Struktur ist die erste Sinker-Schicht 25 von der zweiten Sinker-Schicht 26 umgeben. Die zweite Sinker-Schicht 26 weist in einer Richtung senkrecht zu der Tiefenrichtung des zweiten Grabens 13 eine Dicke t2 von 0,5 µm bis 5 µm auf.
  • Eine Kontaktregion 29 ist an einem Endabschnitt der zweiten Sinker-Schicht 26 gebildet, der neben der Elementhauptfläche 10 angeordnet ist. Die Kontaktregion 29 liegt gegenüber der Elementhauptfläche 10 der Epitaxialschicht 5 frei. Wie es in 2 gezeigt ist, ist die Kontaktregion 29 in eine Ringform entlang des zweiten Grabens 13 gebildet und steht in Kontakt mit dem zweiten isolierenden Film 20.
  • Die zweite Sinker-Schicht 26 weist den gleichen Leitfähigkeitstyp auf wie die vergrabene Schicht 4 und ist bei dieser bevorzugten Ausführungsform vom n-Typ. In gleicher Weise hat die Kontaktregion 29 den gleichen Leitfähigkeitstyp wie die vergrabene Schicht 4 und ist bei dieser bevorzugten Ausführungsform vom n+-Typ. Die Verunreinigungskonzentration der zweiten Sinker-Schicht 26 beträgt beispielsweise 1 × 1017 cm-3 bis 5 × 1026 cm-3 bzw. 1 × 1017 cm-3 bis 5 × 1020 cm-3. Andererseits ist die Verunreinigungskonzentration der Kontaktregion 29 höher als jene der zweiten Sinker-Schicht 26 und beträgt beispielsweise 5 × 1019 cm-3 bis 5 × 1020 cm-3.
  • Ein isolierender Film 30 ist auf der Epitaxialschicht 5 gebildet. Der isolierende Film 30 kann als ein Zwischenschichtisolierfilm oder als ein Feldisolierfilm bezeichnet werden. Der isolierende Film 30 weist eine Vielzahl von ersten Kontaktöffnungen 31 zum selektiven Freilegen der Dioden-Verunreinigungsregion 27 und eine Vielzahl von zweiten Kontaktöffnungen 32 zum selektiven Freilegen der Kontaktregion 29 auf. Der isolierende Film 30 kann beispielsweise aus Siliciumoxid (SiO2) oder Siliciumnitrid (SiN) gebildet sein.
  • Erste Kontaktstopfen („contact plugs“) 33 und zweite Kontaktstopfen 34, die leitfähig sind, sind in den ersten Kontaktöffnungen 31 bzw. in den zweiten Kontaktöffnungen 32 eingebettet. Die ersten Kontaktstopfen 33 und die zweiten Kontaktstopfen 34 können beispielsweise aus Wolfram (W) gebildet sein.
  • Eine Anoden-Verdrahtung 35 als ein Beispiel der ersten Verdrahtung gemäß der vorliegenden Erfindung und eine Kathoden-Verdrahtung 36 als ein Beispiel der zweiten Verdrahtung gemäß der vorliegenden Erfindung sind auf dem isolierenden Film 30 gebildet. Die Anoden-Verdrahtung 35 ist elektrisch mit der Dioden-Verunreinigungsregion 27 verbunden, und zwar über den ersten Kontaktstopfen 33. Die Kathoden-Verdrahtung 36 ist elektrisch mit der zweiten Kontaktregion 29 verbunden und zwar über den zweiten Kontaktstopfen 34. Die Anoden-Verdrahtung 35 und die Kathoden-Verdrahtung 36 können beispielsweise aus Aluminium (Al) oder einer Legierung hiervon gebildet sein. Es ist anzumerken, dass die Anoden-Verdrahtung 35 und die Kathoden-Verdrahtung 36 jeweils als eine Anoden-Elektrode bzw. eine Kathoden-Elektrode bezeichnet werden können.
  • 4A bis 4F sind Ansichten, die Teile eines Herstellungsprozess für das Halbleiterbauteil 1 zeigen.
  • Wie es in 4A gezeigt ist, wird zur Herstellung des Halbleiterbauteils 1 eine Maske 37 auf der Elementhauptfläche 10 der Epitaxialschicht 5 gebildet, in der die vergrabene Schicht 4 gebildet ist. Die Maske 37 kann eine harte Maske sein, die beispielsweise aus Siliciumoxid (SiO2) gebildet ist. Als Nächstes werden der erste Graben 12 und der zweite Graben 13 gleichzeitig gebildet, und zwar durch selektives Ätzen der Epitaxialschicht 5 und der vergrabenen Schicht 4 über die Maske 37. Bei dieser Stufe werden die Bodenabschnitte des ersten Grabens 12 und des zweiten Grabens 13 im Bereich der Mitte entlang bzw. in der Dickenrichtung der vergrabenen Schicht 4 positioniert.
  • Als Nächstes wird, wie es in 4B gezeigt ist, eine Verunreinigung vom n-Typ in die Seitenflächen 16 und 21 des ersten Grabens 12 und des zweiten Grabens 13 implantiert, während die Maske 37 auf der Epitaxialschicht 5 belassen wird. Unter Bezugnahme auf 4B, bezeichnet „Xs“ Implantierungsorte der Verunreinigung vom n-Typ. In dieser bevorzugten Ausführungsform wird die Verunreinigung vom n-Typ unter einem Neigungswinkel θ von 3° bis 7° in Bezug auf eine Normalenrichtung n der Elementhauptfläche 10 der Epitaxialschicht 5 implantiert. Dies ermöglicht es, die Verunreinigung vom n-Typ effizient in die Seitenflächen 16 und 21 des ersten Grabens 12 und des zweiten Grabens 13 zu implantieren. Beim Bilden der Zenerdiode 28, die beispielsweise eine Durchbruchspannung von 5 V bis 9 V hat, kann die Verunreinigung vom n-Typ rotatorisch bzw. rotationsmäßig implementiert werden, und zwar mit einer Dosis von 1 × 1014 bis 5 × 1015 cm-2 unter einem Neigungswinkel θ von etwa 5°. Als die Verunreinigung vom n-Typ kann Phosphor (P) oder dergleichen verwendet werden.
  • Als Nächstes werden, wie es in 4C gezeigt ist, der erste Graben 12 und der zweite Graben 13 zusätzlich geätzt, während die Maske 37 auf der Epitaxialschicht 5 belassen wird. Dies ätzt den ersten Graben 12 und den zweiten Graben 13 weiter, um die Bodenabschnitte des ersten Grabens 12 und des zweiten Grabens 13 das Halbleitersubstrat 3 erreichen zu lassen. Anschließend wird die Maske 37 entfernt.
  • Als Nächstes wird, wie es in 4D gezeigt ist, ein isolierender Film 38 auf der inneren Fläche (der Seitenfläche 16 und der Bodenfläche 17) des ersten Grabens 12, auf der inneren Fläche (der Seitenfläche 21 und der Bodenfläche 22) des zweiten Grabens 13 und auf der Elementhauptfläche 10 der Epitaxialschicht 5 gebildet. Der isolierende Film 38 beinhaltet den ersten isolierenden Film 15, der auf der inneren Fläche des ersten Grabens 12 gebildet ist, und den zweiten isolierenden Film 20, der auf der inneren Fläche des zweiten Grabens 13 gebildet ist. Der isolierende Film 38 wird beispielsweise durch einen Wärmeoxidationsprozess gebildet. Bei diesem Prozess wird die Verunreinigung vom n-Typ in den Seitenflächen 16 und 21 des ersten Grabens 12 bzw. des zweiten Grabens 13 aufgrund der Wärme diffundiert, die zum Zeitpunkt des Bildens des isolierenden Films 38 erzeugt wird, wodurch die erste Sinker-Schicht 25 und die zweite Sinker-Schicht 26 gebildet werden.
  • Es ist anzumerken, dass der isolierende Film 38 durch ein CVD-Verfahren gebildet werden kann. In diesem Fall kann ein Wärmebehandlungsprozess zum Diffundieren der Verunreinigung vom n-Typ zusätzlich als ein Prozess durchgeführt werden, der sich von dem Prozess zum Bilden des isolierenden Films 38 unterscheidet.
  • Als Nächstes werden, wie es in 4E gezeigt ist, ein Abschnitt des ersten isolierenden Films 15, der an der Bodenfläche 17 des ersten Grabens 12 angeordnet ist, und ein Abschnitt des zweiten isolierenden Films 20, der an der Bodenfläche 22 des zweiten Grabens 13 angeordnet ist, durch Ätzen entfernt. Anschließend werden der erste Leiter 19 und der zweite Leiter 24 in den ersten Graben 12 bzw. in den zweiten Graben 13 eingebettet. Hiernach wird ein Abschnitt des isolierenden Films 38, der auf der Elementhauptfläche 10 der Epitaxialschicht 5 angeordnet ist, entfernt. Im Ergebnis wird die Elementhauptfläche 10 der Epitaxialschicht 5 freigelegt.
  • Als Nächstes werden, wie es in 4F gezeigt ist, eine Verunreinigung n-Typ und eine Verunreinigung vom p-Typ selektiv in die Elementhauptfläche 10 der Epitaxialschicht 5 implementiert. Als Nächstes wird die Epitaxialschicht 5 wärmebehandelt, um die Verunreinigung vom n-Typ und die Verunreinigung vom p-Typ zu diffundieren, wodurch die Kontaktregion 29 vom n+-Typ und die Dioden-Verunreinigungsregion 27 vom p+-Typ gebildet werden. Die Verunreinigung vom p-Typ in dem ersten Leiter 19 und dem zweiten Leiter 24 wird in das Halbleitersubstrat 3 diffundiert, um die erste Verunreinigungsregion 18 bzw. die zweite Verunreinigungsregion 23 an den Bodenflächen 17 bzw. 22 des ersten Grabens 12 bzw. des zweiten Grabens 13 zu bilden.
  • Als Nächstes wird der isolierende Film 30 auf der Epitaxialschicht 5 gebildet. Die ersten Kontaktöffnungen 31 und die zweiten Kontaktöffnungen 32 werden in dem isolierenden Film 30 gebildet. Als Nächstes werden die ersten Kontaktstopfen 33 und die zweiten Kontaktstopfen 34 in die ersten Kontaktöffnungen 31 bzw. in die zweiten Kontaktöffnungen 32 eingebettet. Anschließend wird die Struktur der Diodenregion 2, die oben beschrieben ist, erhalten, und zwar durch Bilden der Anoden-Verdrahtung 35 und der Kathoden-Verdrahtung 36 auf dem isolierenden Film 30.
  • Gemäß dem Halbleiterbauteil 1 wird die Struktur der Zenerdiode 28 durch einen pn-Übergang zwischen der Dioden-Verunreinigungsregion 27 und der ersten Sinker-Schicht 25 gebildet, die im Inneren der Epitaxialschicht 5 gebildet ist. Die Zenerdiode 28 mit der obigen Struktur weist die Durchbruchspannung (Zener-Spannung) auf, die durch die Konzentrationsbeziehung zwischen der Dioden-Verunreinigungsregion 27 und der ersten Sinker-Schicht 25 bestimmt ist.
  • Unter Bezugnahme auf 5, wenn eine Spannung zwischen der Anoden-Verdrahtung 35 und der Kathoden-Verdrahtung 36 angelegt wird, wobei die Anoden-Verdrahtung 35 auf der Niedrigpotentialseite liegt und die Kathoden-Verdrahtung 36 auf der Hochpotentialseite liegt, wird eine Umkehrspannung an die Zenerdiode 28 angelegt. Wenn diese Umkehrspannung die Durchbruchspannung überschreitet, tritt an der Schnittstelle (dem Inneren der Epitaxialschicht 5) zwischen der Dioden-Verunreinigungsregion 27 und der ersten Sinker-Schicht 25 ein Durchschlagphänomen auf und es fließt ein Strom. Hiernach fließt der Strom von der zweiten Sinker-Schicht 26 in die Anoden-Verdrahtung 35, und zwar über die vergrabene Schicht 4 und die erste Sinker-Schicht 25, wie es durch den Pfeil angedeutet ist. Das Auftreten des Durchschlagphänomens der Zenerdiode 28 im Inneren der Epitaxialschicht 5 kann auf diese Art und Weise eine Änderung der Durchbruchspannung über der Zeit bzw. eine zeitliche Veränderung der Durchbruchspannung unterdrücken.
  • Die erste Sinker-Schicht 25 und die zweite Sinker-Schicht 26, die die Zenerdiode 28 bilden, werden durch eine Verunreinigungsimplantierung vom n-Typ gebildet, und zwar unter Verwendung der Maske 37, die zum Zeitpunkt des Bildens des ersten Grabens 12 und des zweiten Grabens 13 verwendet wird (4B). Demgemäß besteht keine Notwendigkeit, eine dedizierte Maskenschicht zum Bilden der ersten Sinker-Schicht 25 und der zweiten Sinker-Schicht 26 hinzuzufügen. Dies ermöglicht es, eine Zunahme der Kosten zu unterdrücken.
  • Ein Faktor, der die Tiefe der ersten Sinker-Schicht 25 und der zweiten Sinker-Schicht 26 bestimmt, die sich von der Elementhauptfläche 10 der Epitaxialschicht 5 hin zu den Bodenabschnitten des ersten Grabens 12 bzw. des zweiten Grabens 13 erstrecken, ist ein Verunreinigungsimplantierungsbereich („impurity implantation range“) vom n-Typ für die Seitenflächen 16 und 21 des ersten Grabens 12 und des zweiten Grabens 13. Um die erste Sinker-Schicht 25 und die zweite Sinker-Schicht 26 in Kontakt mit der vergrabenen Schicht 4 zu bringen, ist es demgemäß nur erforderlich, den Verunreinigungsimplantierungsbereich vom n-Typ sich hin zu den Bodenabschnitten des ersten Grabens 12 und des zweiten Grabens 13 erstrecken zu lassen. Dies vereinfacht den Prozess und ermöglicht es, eine Zunahme der Kosten zu unterdrücken.
  • Im Gegensatz hierzu ist es bei der Art und Weise des selektiven Implantierens einer Verunreinigung in einen Flächenabschnitt der Epitaxialschicht 5 und des Inkontaktbringens der Verunreinigung mit der vergrabenen Schicht 4 durch Wärmediffusion notwendig, eine Wärmediffusion mit hoher Temperatur für eine lange Zeitspanne durchzuführen. Demgemäß erweitert die Wärmebehandlung die vergrabene Schicht 4. Als ein Ergebnis hiervon müssen der erste Graben 12 und der zweite Graben 13 tiefer gebildet werden. Dies kann zu einer Zunahme der Kosten führen.
  • Obgleich eine bevorzugte Ausführungsform der vorliegenden Erfindung oben beschrieben worden ist, kann die vorliegende Erfindung in anderen bevorzugten Ausführungsformen ausgeführt werden.
  • Beispielsweise sind in der bevorzugten Ausführungsform der erste Graben 12 und der zweite Graben 13 separat voneinander gebildet, und die erste Sinker-Schicht 25 und die zweite Sinker-Schicht 26 sind in einer Ringform entlang des ersten Grabens 12 und des zweiten Grabens 13 gebildet. Im Gegensatz hierzu, wie es in 6 gezeigt ist, können der erste Graben 12 und der zweite Graben 13, obgleich sie in einer Schnittansicht voneinander getrennt sind, in einer Draufsicht kontinuierlich miteinander bzw. durchgehend gebildet werden.
  • Genauer gesagt wird ein Graben 39 mit einer rechteckigen Ringform in Draufsicht in der Epitaxialschicht 5, der vergrabenen Schicht 4 und dem Halbleitersubstrat 3 gebildet. Ein Paar von gegenüberliegenden Abschnitten des Grabens 39 kann als der erste Graben 12 und der zweite Graben 13 bezeichnet werden. In diesem Fall kann die erste Sinker-Schicht 25 in einer linearen Form gebildet sein, die sich in einer Draufsicht entlang des ersten Grabens 12 erstreckt, und die zweite Sinker-Schicht 26 kann in einer linearen Form gebildet sein, die sich in einer Draufsicht entlang des zweiten Grabens 13 erstreckt. Demgemäß können die erste Sinker-Schicht 25 und die zweite Sinker-Schicht 26 lineare Formen haben, die in einer Draufsicht parallel zueinander sind.
  • Wie es in 7 gezeigt ist, kann der erste isolierende Film 15 einstückig mit bzw. an der Seitenfläche 16 und der Bodenfläche 17 des ersten Grabens 12 gebildet sein, und der zweite isolierende Film 20 kann einstückig mit bzw. an der Seitenfläche 21 und an der Bodenfläche 22 des zweiten Grabens 13 gebildet sein. In diesem Fall ist es möglich, dass die erste Verunreinigungsregion 18 und die zweite Verunreinigungsregion 23 nicht gebildet sind.
  • Zusätzlich hierzu, wie es in 8 gezeigt ist, ermöglicht das Bilden eines isolierenden Films 40 auf dem Halbleitersubstrat 3, dass die vergrabene Schicht 4 und die Epitaxialschicht 5 eine SOI („Silicium auf Isolator, „silicone on insulator“)-Struktur haben.
  • Ferner wird in der obigen bevorzugten Ausführungsform die Kathode (zweite Sinker-Schicht 26) so gebildet, dass sie die Anode (erste Sinker-Schicht 25) umgibt. Die Positionen der Anode und der Kathode können jedoch vertauscht werden.
  • Neben dem Obigen können innerhalb des Schutzbereiches der Gegenstände, die in den Ansprüchen beschrieben sind, verschiedene Konstruktionsänderungen vorgenommen werden.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2019114393 [0001]
    • JP 59117174 A [0004]

Claims (14)

  1. Halbleiterbauteil mit: einer Halbleiterschicht eines ersten Leitfähigkeitstyps, die eine erste Fläche und eine zweite Fläche auf einer der ersten Fläche gegenüberliegenden Seite aufweist; einer zweiten Halbleiterschicht eines zweiten Leitfähigkeitstyps, die in der Halbleiterschicht eingebettet ist; einem ersten Graben und einem zweiten Graben, die in der Halbleiterschicht derart gebildet sind, dass der erste Graben und der zweite Graben sich ausgehend von der ersten Fläche in einer Dickenrichtung der Halbleiterschicht erstrecken und die zweite Halbleiterschicht durchdringen, und zwar in einer Schnittansicht in einer Richtung, die die erste Fläche schneidet; einem ersten isolierenden Film, der auf wenigstens einer Seitenfläche des ersten Grabens gebildet ist; einem zweiten isolierenden Film, der auf wenigstens einer Seitenfläche des zweiten Grabens gebildet ist; einer ersten Sinker-Schicht des zweiten Leitfähigkeitstyps, die in einem ersten Abschnitt der Halbleiterschicht gebildet ist, der definiert ist durch die zweite Halbleiterschicht, den ersten Graben und den zweiten Graben, und zwar derart, dass die erste Sinker-Schicht sich in einer Tiefenrichtung des ersten Grabens erstreckt und sich in Kontakt befindet mit der zweiten Halbleiterschicht und dem ersten isolierenden Film; einer zweiten Sinker-Schicht des zweiten Leitfähigkeitstyps, die in dem ersten Abschnitt der Halbleiterschicht gebildet ist, derart, dass die zweite Sinker-Schicht sich in einer Tiefenrichtung des zweiten Grabens erstreckt und sich in Kontakt befindet mit der zweiten Halbleiterschicht und dem zweiten isolierenden Film; einer Dioden-Verunreinigungsregion des ersten Leitfähigkeitstyps, die auf der ersten Fläche der Halbleiterschicht gebildet ist und durch einen pn-Übergang zwischen der ersten Sinker-Schicht und der Dioden-Verunreinigungsregion eine Zenerdiode bildet; einer ersten Verdrahtung, die elektrisch mit der Dioden-Verunreinigungsregion verbunden ist; und einer zweiten Verdrahtung, die elektrisch mit der zweiten Sinker-Schicht verbunden ist.
  2. Halbleiterbauteil nach Anspruch 1, wobei die erste Sinker-Schicht sich mit dem ersten isolierenden Film über die gesamte Tiefenrichtung des ersten Grabens in Kontakt befindet.
  3. Halbleiterbauteil nach Anspruch 1, wobei die zweite Sinker-Schicht sich mit dem zweiten isolierenden Film über die gesamte Tiefenrichtung des zweiten Grabens in Kontakt befindet.
  4. Halbleiterbauteil nach Anspruch 1, wobei die Sinker-Schicht in einer Richtung senkrecht zu der Tiefenrichtung des ersten Grabens eine Dicke von 0,5 µm bis 5 µm hat.
  5. Halbleiterbauteil nach Anspruch 1, wobei die zweite Sinker-Schicht in einer Richtung senkrecht zu der Tiefenrichtung des zweiten Grabens eine Dicke von 0,5 µm bis 5 µm hat.
  6. Halbleiterbauteil nach Anspruch 1, wobei die zweite Halbleiterschicht eine Dicke von 2 µm bis 10 µm hat.
  7. Halbleiterbauteil nach Anspruch 1, ferner mit: einer ersten Verunreinigungsregion des ersten Leitfähigkeitstyps, die auf einer Bodenfläche des ersten Grabens gebildet ist und eine höhere Verunreinigungskonzentration hat als die Halbleiterschicht; und einem ersten Leiter, der über den ersten isolierenden Film in dem ersten Graben eingebettet ist und sich in Kontakt befindet mit der ersten Verunreinigungsregion.
  8. Halbleiterbauteil nach Anspruch 1, ferner mit: einer zweiten Verunreinigungsregion des ersten Leitfähigkeitstyps, die auf einer Bodenfläche des zweiten Grabens gebildet ist und eine höhere Verunreinigungskonzentration hat als die Halbleiterschicht; und einem zweiten Leiter, der über den zweiten isolierenden Film in dem zweiten Graben eingebettet ist und sich in Kontakt befindet mit der zweiten Verunreinigungsregion.
  9. Halbleiterbauteil nach Anspruch 1, wobei der erste isolierende Film auf einer Seitenfläche und einer Bodenfläche des ersten Grabens gebildet ist, und wobei das Halbleiterbauteil einen ersten Leiter aufweist, der über den ersten isolierenden Film in dem ersten Graben eingebettet ist.
  10. Halbleiterbauteil nach Anspruch 1, wobei der zweite isolierende Film auf einer Seitenfläche und einer Bodenfläche des zweiten Grabens gebildet ist, und wobei das Halbleiterbauteil einen zweiten Leiter aufweist, der über den zweiten isolierenden Film in dem zweiten Graben eingebettet ist.
  11. Halbleiterbauteil nach Anspruch 1, wobei die zweite Sinker-Schicht in eine Ringform gebildet ist, die die erste Sinker-Schicht umgibt, und zwar in einer Draufsicht in einer Richtung entlang der ersten Fläche bzw. auf die erste Fläche.
  12. Halbleiterbauteil nach Anspruch 1, wobei die erste Sinker-Schicht und die zweite Sinker-Schicht in linearen Formen parallel zueinander gebildet sind, und zwar in einer Draufsicht in einer Richtung entlang der ersten Fläche bzw. auf die erste Fläche.
  13. Verfahren zum Herstellen eines Halbleiterbauteils, wobei das Verfahren aufweist: einen Schritt des Bildens eines ersten Grabens und eines zweiten Grabens durch selektives Entfernen, und zwar über eine Maske, einer Halbleiterschicht eines ersten Leitfähigkeitstyps, die eine erste Fläche und eine zweite Fläche auf einer der ersten Fläche gegenüberliegenden Seite aufweist und in die eine zweite Halbleiterschicht eines zweiten Leitfähigkeitstyps eingebettet ist, wobei der erste Graben und der zweite Graben sich ausgehend von der ersten Fläche in einer Dickenrichtung der Halbleiterschicht erstrecken und die zweite Halbleiterschicht in einer Schnittansicht in einer Richtung, die die erste Fläche schneidet, durchdringen; einen Schritt des Implantierens einer Verunreinigung des zweiten Leitfähigkeitstyps in Seitenflächen des ersten Grabens und des zweiten Grabens, während die Maske auf der Halbleiterschicht belassen wird; einen Schritt des Bildens eines ersten isolierenden Films auf wenigstens einer Seitenfläche des ersten Grabens; einen Schritt des Bildens eines zweiten isolierenden Films auf wenigstens einer Seitenfläche des zweiten Grabens; einen Schritt des Bildens einer ersten Sinker-Schicht des zweiten Leitfähigkeitstyps, und einer zweiten Sinker-Schicht des zweiten Leitfähigkeitstyps, und zwar durch Wärmediffusion einer Verunreinigung des zweiten Leitfähigkeitstyps, derart, dass sich die erste Sinker-Schicht in einer Tiefenrichtung des ersten Grabens erstreckt und in Kontakt steht mit der zweiten Halbleiterschicht und dem ersten isolierenden Film, und derart, dass sich die zweite Sinker-Schicht in einer Tiefenrichtung des zweiten Grabens erstreckt und in Kontakt befindet mit der zweiten Halbleiterschicht und dem zweiten isolierenden Film; einen Schritt des Bildens einer Dioden-Verunreinigungsregion des ersten Leitfähigkeitstyps auf der ersten Fläche der Halbleiterschicht, so dass sie in Kontakt ist mit der ersten Sinker-Schicht; einen Schritt des Bildens einer ersten Verdrahtung, so dass diese mit der Dioden-Verunreinigungsregion elektrisch verbunden wird; und einen Schritt des Bildens einer zweiten Verdrahtung, so dass diese mit der zweiten Sinker-Schicht elektrisch verbunden wird.
  14. Verfahren zum Herstellen des Halbleiterbauteils nach Anspruch 13, wobei der Schritt des Implantierens der Verunreinigung des zweiten Leitfähigkeitstyps einen Schritt des Implantierens einer Verunreinigung unter einem Neigungswinkel von 3° bis 7° in Bezug auf eine Normalenrichtung der ersten Fläche der Halbleiterschicht beinhaltet.
DE102020115655.3A 2019-06-20 2020-06-15 Halbleiterbauteil und Verfahren zum Herstellen eines Halbleiterbauteils Active DE102020115655B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019114393A JP7368121B2 (ja) 2019-06-20 2019-06-20 半導体装置および半導体装置の製造方法
JP2019-114393 2019-06-20

Publications (2)

Publication Number Publication Date
DE102020115655A1 true DE102020115655A1 (de) 2020-12-24
DE102020115655B4 DE102020115655B4 (de) 2024-04-25

Family

ID=73654104

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020115655.3A Active DE102020115655B4 (de) 2019-06-20 2020-06-15 Halbleiterbauteil und Verfahren zum Herstellen eines Halbleiterbauteils

Country Status (3)

Country Link
US (1) US11114572B2 (de)
JP (1) JP7368121B2 (de)
DE (1) DE102020115655B4 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11869986B2 (en) * 2021-08-27 2024-01-09 Texas Instruments Incorporated Vertical deep trench and deep trench island based deep n-type well diode and diode triggered protection device
WO2023058553A1 (ja) * 2021-10-04 2023-04-13 株式会社村田製作所 過渡電圧吸収素子

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59117174A (ja) 1982-12-23 1984-07-06 Toshiba Corp 定電圧ダイオ−ド
JPS6214476A (ja) * 1985-07-11 1987-01-23 Nec Corp ツエナ−・ダイオ−ド
JP4029549B2 (ja) 2000-07-25 2008-01-09 日産自動車株式会社 半導体装置
US6855981B2 (en) * 2001-08-29 2005-02-15 Denso Corporation Silicon carbide power device having protective diode
JP4974474B2 (ja) 2004-06-22 2012-07-11 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP5206104B2 (ja) 2008-05-13 2013-06-12 株式会社デンソー ツェナーダイオードの製造方法
JP5558901B2 (ja) 2010-04-28 2014-07-23 株式会社東芝 ダイオード及びその製造方法
US9184255B2 (en) 2011-09-30 2015-11-10 Infineon Technologies Austria Ag Diode with controllable breakdown voltage
JP2013089677A (ja) 2011-10-14 2013-05-13 Toshiba Corp 半導体装置
FR3033938B1 (fr) 2015-03-19 2018-04-27 Stmicroelectronics (Rousset) Sas Diode zener a tension de claquage ajustable
JP6679908B2 (ja) 2015-12-11 2020-04-15 セイコーエプソン株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20200403104A1 (en) 2020-12-24
JP7368121B2 (ja) 2023-10-24
US11114572B2 (en) 2021-09-07
JP2021002548A (ja) 2021-01-07
DE102020115655B4 (de) 2024-04-25

Similar Documents

Publication Publication Date Title
DE69835183T2 (de) Verwendung eines getarnten Schaltkreises
DE3105118C2 (de) Verfahren zur Herstellung einer integrierten Schaltung mit komplementären bipolaren Transistoren und komplementären Isolierschicht-Gate-Feldeffekttransistoren auf einem gemeinsamen Substrat
DE60132994T2 (de) Verfahren zur herstellung eines leistungs-mosfets
DE102010042381B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102019201354A1 (de) Gate-Schnitt-Struktur mit Liner-Abstandshalter und zugehöriges Verfahren
DE102010042929A1 (de) Halbleitervorrichtung und deren Herstellungsverfahren
DE102010040842A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE112013006308T5 (de) Siliziumcarbid-Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102019200781A1 (de) Hochspannungs-Metall-Oxid-Halbleitertransistor mit niedrigem Ein-Widerstand
DE102020008064B4 (de) Tiefe grabenisolationsstruktur und verfahren zu deren herstellung
DE19520958C2 (de) Halbleitervorrichtung mit Wannenbereichen und Verfahren zur Herstellung der Halbleitervorrichtung
DE19654280B4 (de) Verfahren zur Herstellung einer Halbleitereinrichtung auf einem SOI-Wafer
DE112018006007T5 (de) Halbleitervorrichtung
DE10229653A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Harstellung
DE4221039C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit einem vertikalen Halbleiterelement und einem weiteren Halbleiterbauelement
EP0001574A1 (de) Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung
DE112016007257T5 (de) Siliziumcarbid-Halbleitervorrichtung
DE102020115655A1 (de) Halbleiterbauteil und Verfahren zum Herstellen eines Halbleiterbauteils
DE2922015A1 (de) Verfahren zur herstellung einer vlsi-schaltung
DE69924338T2 (de) Verfahren zur herstellung von halbleiterbauelementen mit einem graben-gate
DE102015101692A1 (de) Verfahren zum erzeugen eines grabens unter verwendung von epitaktischem lateralem überwachsen und tiefe vertikale grabenstruktur
DE102014108790A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit Vorrichtungstrennungsstrukturen und Halbleitervorrichtung
DE2640981A1 (de) Verfahren zur herstellung von halbleiteranordnungen unter verwendung einer schutzschicht aus oxid
DE102009010196B4 (de) Halbleiterbauelemente und Verfahren zu deren Herstellung
DE112013003623T5 (de) Halbleiterbauelement und Verfahren zum Herstellen von diesem

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division